TimeQuest Timing Analyzer report for adm_7606
Sat Dec 26 09:35:10 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Setup: 'fsmc_cs'
 14. Slow 1200mV 85C Model Setup: 'busy'
 15. Slow 1200mV 85C Model Setup: 'adc:u5|rd'
 16. Slow 1200mV 85C Model Setup: 'clk_25m'
 17. Slow 1200mV 85C Model Hold: 'fsmc_cs'
 18. Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 19. Slow 1200mV 85C Model Hold: 'adc:u5|rd'
 20. Slow 1200mV 85C Model Hold: 'busy'
 21. Slow 1200mV 85C Model Hold: 'clk_25m'
 22. Slow 1200mV 85C Model Recovery: 'adc:u5|rd'
 23. Slow 1200mV 85C Model Recovery: 'fsmc_nadv'
 24. Slow 1200mV 85C Model Recovery: 'busy'
 25. Slow 1200mV 85C Model Recovery: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 26. Slow 1200mV 85C Model Recovery: 'fsmc_cs'
 27. Slow 1200mV 85C Model Removal: 'busy'
 28. Slow 1200mV 85C Model Removal: 'fsmc_cs'
 29. Slow 1200mV 85C Model Removal: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 30. Slow 1200mV 85C Model Removal: 'fsmc_nadv'
 31. Slow 1200mV 85C Model Removal: 'adc:u5|rd'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'busy'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'fsmc_cs'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'fsmc_nadv'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'adc:u5|rd'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25m'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Slow 1200mV 85C Model Metastability Report
 49. Slow 1200mV 0C Model Fmax Summary
 50. Slow 1200mV 0C Model Setup Summary
 51. Slow 1200mV 0C Model Hold Summary
 52. Slow 1200mV 0C Model Recovery Summary
 53. Slow 1200mV 0C Model Removal Summary
 54. Slow 1200mV 0C Model Minimum Pulse Width Summary
 55. Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 56. Slow 1200mV 0C Model Setup: 'fsmc_cs'
 57. Slow 1200mV 0C Model Setup: 'adc:u5|rd'
 58. Slow 1200mV 0C Model Setup: 'busy'
 59. Slow 1200mV 0C Model Setup: 'clk_25m'
 60. Slow 1200mV 0C Model Hold: 'fsmc_cs'
 61. Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 62. Slow 1200mV 0C Model Hold: 'busy'
 63. Slow 1200mV 0C Model Hold: 'adc:u5|rd'
 64. Slow 1200mV 0C Model Hold: 'clk_25m'
 65. Slow 1200mV 0C Model Recovery: 'adc:u5|rd'
 66. Slow 1200mV 0C Model Recovery: 'fsmc_nadv'
 67. Slow 1200mV 0C Model Recovery: 'busy'
 68. Slow 1200mV 0C Model Recovery: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 69. Slow 1200mV 0C Model Recovery: 'fsmc_cs'
 70. Slow 1200mV 0C Model Removal: 'busy'
 71. Slow 1200mV 0C Model Removal: 'fsmc_cs'
 72. Slow 1200mV 0C Model Removal: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 73. Slow 1200mV 0C Model Removal: 'fsmc_nadv'
 74. Slow 1200mV 0C Model Removal: 'adc:u5|rd'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'busy'
 76. Slow 1200mV 0C Model Minimum Pulse Width: 'fsmc_cs'
 77. Slow 1200mV 0C Model Minimum Pulse Width: 'fsmc_nadv'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'adc:u5|rd'
 79. Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 80. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25m'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Propagation Delay
 86. Minimum Propagation Delay
 87. Output Enable Times
 88. Minimum Output Enable Times
 89. Output Disable Times
 90. Minimum Output Disable Times
 91. Slow 1200mV 0C Model Metastability Report
 92. Fast 1200mV 0C Model Setup Summary
 93. Fast 1200mV 0C Model Hold Summary
 94. Fast 1200mV 0C Model Recovery Summary
 95. Fast 1200mV 0C Model Removal Summary
 96. Fast 1200mV 0C Model Minimum Pulse Width Summary
 97. Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[1]'
 98. Fast 1200mV 0C Model Setup: 'fsmc_cs'
 99. Fast 1200mV 0C Model Setup: 'adc:u5|rd'
100. Fast 1200mV 0C Model Setup: 'busy'
101. Fast 1200mV 0C Model Setup: 'clk_25m'
102. Fast 1200mV 0C Model Hold: 'fsmc_cs'
103. Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[1]'
104. Fast 1200mV 0C Model Hold: 'busy'
105. Fast 1200mV 0C Model Hold: 'adc:u5|rd'
106. Fast 1200mV 0C Model Hold: 'clk_25m'
107. Fast 1200mV 0C Model Recovery: 'adc:u5|rd'
108. Fast 1200mV 0C Model Recovery: 'fsmc_nadv'
109. Fast 1200mV 0C Model Recovery: 'u1|altpll_component|auto_generated|pll1|clk[1]'
110. Fast 1200mV 0C Model Recovery: 'busy'
111. Fast 1200mV 0C Model Recovery: 'fsmc_cs'
112. Fast 1200mV 0C Model Removal: 'busy'
113. Fast 1200mV 0C Model Removal: 'fsmc_cs'
114. Fast 1200mV 0C Model Removal: 'u1|altpll_component|auto_generated|pll1|clk[1]'
115. Fast 1200mV 0C Model Removal: 'fsmc_nadv'
116. Fast 1200mV 0C Model Removal: 'adc:u5|rd'
117. Fast 1200mV 0C Model Minimum Pulse Width: 'busy'
118. Fast 1200mV 0C Model Minimum Pulse Width: 'fsmc_cs'
119. Fast 1200mV 0C Model Minimum Pulse Width: 'fsmc_nadv'
120. Fast 1200mV 0C Model Minimum Pulse Width: 'adc:u5|rd'
121. Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[1]'
122. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25m'
123. Setup Times
124. Hold Times
125. Clock to Output Times
126. Minimum Clock to Output Times
127. Propagation Delay
128. Minimum Propagation Delay
129. Output Enable Times
130. Minimum Output Enable Times
131. Output Disable Times
132. Minimum Output Disable Times
133. Fast 1200mV 0C Model Metastability Report
134. Multicorner Timing Analysis Summary
135. Setup Times
136. Hold Times
137. Clock to Output Times
138. Minimum Clock to Output Times
139. Propagation Delay
140. Minimum Propagation Delay
141. Board Trace Model Assignments
142. Input Transition Times
143. Signal Integrity Metrics (Slow 1200mv 0c Model)
144. Signal Integrity Metrics (Slow 1200mv 85c Model)
145. Signal Integrity Metrics (Fast 1200mv 0c Model)
146. Setup Transfers
147. Hold Transfers
148. Recovery Transfers
149. Removal Transfers
150. Report TCCS
151. Report RSKM
152. Unconstrained Paths
153. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; adm_7606                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE15F23C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.75        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  25.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+
; adc:u5|rd                                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { adc:u5|rd }                                      ;
; busy                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { busy }                                           ;
; clk_25m                                        ; Base      ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { clk_25m }                                        ;
; fsmc_cs                                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { fsmc_cs }                                        ;
; fsmc_nadv                                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                  ; { fsmc_nadv }                                      ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clk_25m ; u1|altpll_component|auto_generated|pll1|inclk[0] ; { u1|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                           ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; 142.61 MHz ; 142.61 MHz      ; u1|altpll_component|auto_generated|pll1|clk[1] ;                                                ;
; 171.17 MHz ; 171.17 MHz      ; clk_25m                                        ;                                                ;
; 277.01 MHz ; 238.04 MHz      ; fsmc_cs                                        ; limit due to minimum period restriction (tmin) ;
; 343.64 MHz ; 238.04 MHz      ; busy                                           ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[1] ; -6.197 ; -11.786       ;
; fsmc_cs                                        ; -3.140 ; -112.460      ;
; busy                                           ; -1.910 ; -93.458       ;
; adc:u5|rd                                      ; -1.867 ; -203.715      ;
; clk_25m                                        ; 34.158 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; fsmc_cs                                        ; -2.536 ; -20.221       ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.342 ; -0.342        ;
; adc:u5|rd                                      ; 0.306  ; 0.000         ;
; busy                                           ; 0.468  ; 0.000         ;
; clk_25m                                        ; 0.762  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; adc:u5|rd                                      ; -4.989 ; -636.247      ;
; fsmc_nadv                                      ; -4.882 ; -104.210      ;
; busy                                           ; -3.414 ; -47.412       ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; -3.048 ; -58.771       ;
; fsmc_cs                                        ; -2.615 ; -35.592       ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; busy                                           ; -1.274 ; -17.768       ;
; fsmc_cs                                        ; -0.737 ; -9.574        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.782  ; 0.000         ;
; fsmc_nadv                                      ; 3.637  ; 0.000         ;
; adc:u5|rd                                      ; 4.355  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; busy                                           ; -3.201 ; -167.863      ;
; fsmc_cs                                        ; -3.201 ; -122.822      ;
; fsmc_nadv                                      ; -3.000 ; -37.201       ;
; adc:u5|rd                                      ; -1.487 ; -190.336      ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; 9.699  ; 0.000         ;
; clk_25m                                        ; 19.765 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                 ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -6.197 ; fsmc_ctrl:u4|sample_start_r      ; adc:u5|sample_start_r1 ; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -4.558     ; 2.580      ;
; -4.678 ; fsmc_ctrl:u4|ad7606_read_start_r ; adc:u5|read_start_r1   ; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -4.540     ; 1.079      ;
; -0.844 ; busy                             ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.059     ; 1.086      ;
; -0.301 ; busy                             ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.059     ; 1.043      ;
; -0.067 ; adc:u5|rd                        ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 0.818      ;
; 0.429  ; adc:u5|rd                        ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 0.822      ;
; 12.988 ; adc:u5|rd_cnt[4]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 6.918      ;
; 13.184 ; adc:u5|rd_cnt[3]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 6.722      ;
; 13.386 ; adc:u5|rd_cnt[2]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 6.520      ;
; 13.622 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 6.284      ;
; 13.764 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 6.142      ;
; 14.446 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 5.476      ;
; 14.670 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 5.252      ;
; 14.900 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 5.022      ;
; 15.047 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 4.875      ;
; 15.254 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 4.668      ;
; 15.334 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.571      ;
; 15.334 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.571      ;
; 15.334 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.571      ;
; 15.334 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.571      ;
; 15.334 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.571      ;
; 15.460 ; adc:u5|rd_cnt[4]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 4.446      ;
; 15.504 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.401      ;
; 15.504 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.401      ;
; 15.504 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.401      ;
; 15.504 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.401      ;
; 15.504 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.401      ;
; 15.585 ; adc:u5|command.00010             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 4.337      ;
; 15.642 ; adc:u5|busy_cnt[5]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 4.282      ;
; 15.656 ; adc:u5|rd_cnt[3]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 4.250      ;
; 15.708 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.197      ;
; 15.708 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.197      ;
; 15.708 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.197      ;
; 15.708 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.197      ;
; 15.708 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.197      ;
; 15.712 ; adc:u5|busy_cnt[8]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 4.212      ;
; 15.747 ; adc:u5|busy_cnt[3]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 4.177      ;
; 15.842 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.063      ;
; 15.842 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.063      ;
; 15.842 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.063      ;
; 15.842 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.063      ;
; 15.842 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 4.063      ;
; 15.858 ; adc:u5|rd_cnt[2]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 4.048      ;
; 15.863 ; adc:u5|rd_low_cnt[3]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 4.059      ;
; 15.865 ; adc:u5|rd_low_cnt[4]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 4.057      ;
; 15.867 ; adc:u5|read_start_r1             ; adc:u5|read_start_r2   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.107     ; 4.027      ;
; 15.880 ; adc:u5|busy_cnt[2]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 4.044      ;
; 15.888 ; adc:u5|busy_cnt[7]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 4.036      ;
; 15.938 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 3.985      ;
; 16.011 ; adc:u5|rd_low_cnt[2]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.911      ;
; 16.013 ; adc:u5|busy_cnt[4]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 3.911      ;
; 16.088 ; adc:u5|busy_cnt[9]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 3.836      ;
; 16.094 ; adc:u5|rd_cnt[1]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 3.812      ;
; 16.095 ; adc:u5|rd_low_cnt[1]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.827      ;
; 16.194 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.711      ;
; 16.194 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.711      ;
; 16.194 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.711      ;
; 16.194 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.711      ;
; 16.194 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.711      ;
; 16.222 ; adc:u5|busy_cnt[6]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 3.702      ;
; 16.236 ; adc:u5|rd_cnt[0]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.095     ; 3.670      ;
; 16.259 ; adc:u5|command.00000             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.663      ;
; 16.474 ; adc:u5|rd_low_cnt[0]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.448      ;
; 16.479 ; adc:u5|command.00010             ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.426      ;
; 16.479 ; adc:u5|command.00010             ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.426      ;
; 16.479 ; adc:u5|command.00010             ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.426      ;
; 16.479 ; adc:u5|command.00010             ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.426      ;
; 16.479 ; adc:u5|command.00010             ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.096     ; 3.426      ;
; 16.531 ; adc:u5|command.00001             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.391      ;
; 16.532 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 3.391      ;
; 16.536 ; adc:u5|convb_cnt[4]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 3.387      ;
; 16.590 ; adc:u5|convb_cnt[3]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 3.333      ;
; 16.748 ; adc:u5|convb_cnt[1]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 3.175      ;
; 16.774 ; adc:u5|convb_cnt[2]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 3.149      ;
; 16.800 ; adc:u5|rd_low_cnt[4]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.122      ;
; 16.809 ; adc:u5|rd_low_cnt[3]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.113      ;
; 16.853 ; adc:u5|busy_cnt[1]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 3.071      ;
; 16.862 ; adc:u5|cs_cnt[3]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 3.061      ;
; 16.916 ; adc:u5|cs_cnt[1]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 3.006      ;
; 16.941 ; adc:u5|busy_cnt[0]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.077     ; 2.983      ;
; 16.947 ; adc:u5|rd_low_cnt[2]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.975      ;
; 17.014 ; adc:u5|cs_cnt[0]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.908      ;
; 17.047 ; adc:u5|cs_cnt[3]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.875      ;
; 17.067 ; adc:u5|convb_cnt[1]              ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.856      ;
; 17.079 ; adc:u5|rd_high_cnt[3]            ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.843      ;
; 17.081 ; adc:u5|cs_cnt[2]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.842      ;
; 17.125 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.798      ;
; 17.142 ; adc:u5|convb_cnt[0]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.781      ;
; 17.143 ; adc:u5|rd_low_cnt[1]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.779      ;
; 17.150 ; adc:u5|rd_high_cnt[3]            ; adc:u5|command.00010   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.772      ;
; 17.157 ; adc:u5|convb_cnt[0]              ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.766      ;
; 17.158 ; adc:u5|cs_cnt[2]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.764      ;
; 17.170 ; adc:u5|busy_cnt[0]               ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.753      ;
; 17.171 ; adc:u5|cs_cnt[6]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.752      ;
; 17.194 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.729      ;
; 17.199 ; adc:u5|cs_cnt[1]                 ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.723      ;
; 17.199 ; adc:u5|invalid_cnt[1]            ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.724      ;
; 17.204 ; adc:u5|conva_cnt[4]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.719      ;
; 17.205 ; adc:u5|cs_cnt[5]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.079     ; 2.717      ;
; 17.212 ; adc:u5|busy_cnt[1]               ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.078     ; 2.711      ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fsmc_cs'                                                                                                                                                                              ;
+--------+-------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.140 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.498      ;
; -3.140 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.498      ;
; -3.108 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.469      ;
; -3.108 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.469      ;
; -3.108 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.471      ;
; -3.108 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.471      ;
; -3.101 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.476      ;
; -3.101 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.476      ;
; -3.101 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.466      ;
; -3.101 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.466      ;
; -3.093 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.461      ;
; -3.093 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.461      ;
; -3.092 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.465      ;
; -3.092 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.465      ;
; -3.085 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.466      ;
; -3.085 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.466      ;
; -3.071 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.440      ;
; -3.071 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.440      ;
; -3.070 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.851      ; 5.449      ;
; -3.070 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.851      ; 5.449      ;
; -3.065 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.849      ; 5.442      ;
; -3.065 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.849      ; 5.442      ;
; -3.063 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.852      ; 5.443      ;
; -3.063 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.852      ; 5.443      ;
; -3.049 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.430      ;
; -3.049 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.430      ;
; -3.034 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.839      ; 5.401      ;
; -3.032 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.844      ; 5.404      ;
; -3.032 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.844      ; 5.404      ;
; -3.028 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.839      ; 5.395      ;
; -2.935 ; rst:u2|cnt_rst[2] ; adc:u5|rden_r~_emulated                                                                                          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.888      ;
; -2.899 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.257      ;
; -2.899 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.257      ;
; -2.867 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.228      ;
; -2.867 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.228      ;
; -2.867 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.230      ;
; -2.867 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.230      ;
; -2.860 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.235      ;
; -2.860 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.235      ;
; -2.860 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.225      ;
; -2.860 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.225      ;
; -2.852 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.220      ;
; -2.852 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.220      ;
; -2.851 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.224      ;
; -2.851 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.224      ;
; -2.844 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.225      ;
; -2.844 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.225      ;
; -2.830 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.199      ;
; -2.830 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.199      ;
; -2.829 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.851      ; 5.208      ;
; -2.829 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.851      ; 5.208      ;
; -2.824 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.849      ; 5.201      ;
; -2.824 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.849      ; 5.201      ;
; -2.822 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.852      ; 5.202      ;
; -2.822 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.852      ; 5.202      ;
; -2.808 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.189      ;
; -2.808 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.189      ;
; -2.793 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.839      ; 5.160      ;
; -2.791 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.844      ; 5.163      ;
; -2.791 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.844      ; 5.163      ;
; -2.787 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.839      ; 5.154      ;
; -2.774 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.132      ;
; -2.774 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.132      ;
; -2.772 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.130      ;
; -2.772 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.830      ; 5.130      ;
; -2.742 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.103      ;
; -2.742 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.103      ;
; -2.742 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.105      ;
; -2.742 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.105      ;
; -2.740 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.101      ;
; -2.740 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.833      ; 5.101      ;
; -2.740 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.103      ;
; -2.740 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.835      ; 5.103      ;
; -2.735 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.110      ;
; -2.735 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.110      ;
; -2.735 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.100      ;
; -2.735 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.100      ;
; -2.733 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.108      ;
; -2.733 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.847      ; 5.108      ;
; -2.733 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.098      ;
; -2.733 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.837      ; 5.098      ;
; -2.727 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.095      ;
; -2.727 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.095      ;
; -2.726 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.099      ;
; -2.726 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.099      ;
; -2.725 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.093      ;
; -2.725 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.840      ; 5.093      ;
; -2.724 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.097      ;
; -2.724 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.845      ; 5.097      ;
; -2.719 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.100      ;
; -2.719 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.100      ;
; -2.717 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.098      ;
; -2.717 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.853      ; 5.098      ;
; -2.705 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.074      ;
; -2.705 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.074      ;
; -2.704 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.851      ; 5.083      ;
; -2.704 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.851      ; 5.083      ;
; -2.703 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.072      ;
; -2.703 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.841      ; 5.072      ;
; -2.702 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.851      ; 5.081      ;
+--------+-------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'busy'                                                                                                                                                                                  ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.910 ; adc:u5|address[11] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.910 ; adc:u5|address[11] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.876      ;
; -1.904 ; adc:u5|address[11] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.876      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.889 ; adc:u5|address[9]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.855      ;
; -1.883 ; adc:u5|address[9]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.855      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.870 ; adc:u5|address[10] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.836      ;
; -1.864 ; adc:u5|address[10] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.836      ;
; -1.802 ; adc:u5|address[1]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.117     ; 2.706      ;
; -1.801 ; adc:u5|address[2]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.117     ; 2.705      ;
; -1.707 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.235      ; 3.010      ;
; -1.707 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.235      ; 3.010      ;
; -1.706 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.242      ; 3.016      ;
; -1.703 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.284      ; 3.055      ;
; -1.703 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.284      ; 3.055      ;
; -1.702 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.291      ; 3.061      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.693 ; adc:u5|wr_state[0] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.039     ; 2.675      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.668 ; adc:u5|address[7]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.634      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.667 ; adc:u5|address[5]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.633      ;
; -1.662 ; adc:u5|address[7]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.634      ;
; -1.661 ; adc:u5|address[5]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.633      ;
; -1.651 ; adc:u5|address[3]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.117     ; 2.555      ;
; -1.650 ; adc:u5|address[0]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.616      ;
; -1.647 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ; busy         ; busy        ; 1.000        ; 0.248      ; 2.963      ;
; -1.647 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ; busy         ; busy        ; 1.000        ; 0.248      ; 2.963      ;
; -1.646 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; busy         ; busy        ; 1.000        ; 0.255      ; 2.969      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.618 ; adc:u5|address[8]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.055     ; 2.584      ;
; -1.613 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ; busy         ; busy        ; 1.000        ; 0.287      ; 2.968      ;
; -1.613 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 1.000        ; 0.287      ; 2.968      ;
; -1.612 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; busy         ; busy        ; 1.000        ; 0.294      ; 2.974      ;
; -1.612 ; adc:u5|address[8]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.584      ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc:u5|rd'                                                                                                               ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.867 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.013      ; 4.301      ;
; -1.853 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.282      ;
; -1.834 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.263      ;
; -1.824 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.013      ; 4.258      ;
; -1.824 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.013      ; 4.258      ;
; -1.822 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.251      ;
; -1.822 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.251      ;
; -1.820 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.011      ; 4.252      ;
; -1.820 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.011      ; 4.252      ;
; -1.813 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.242      ;
; -1.813 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.242      ;
; -1.813 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.242      ;
; -1.813 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.242      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 4.232      ;
; -1.804 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.999      ; 4.224      ;
; -1.802 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.231      ;
; -1.798 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.007      ; 4.226      ;
; -1.782 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.213      ;
; -1.781 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.004      ; 4.206      ;
; -1.773 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.204      ;
; -1.773 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.204      ;
; -1.769 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.000      ; 4.190      ;
; -1.767 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.198      ;
; -1.767 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.198      ;
; -1.764 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.995      ; 4.180      ;
; -1.761 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 4.184      ;
; -1.761 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.000      ; 4.182      ;
; -1.753 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.186      ;
; -1.751 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.993      ; 4.165      ;
; -1.745 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.176      ;
; -1.721 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.994      ; 4.136      ;
; -1.704 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.137      ;
; -1.704 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 4.127      ;
; -1.702 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.013      ; 4.136      ;
; -1.699 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.991      ; 4.111      ;
; -1.694 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.127      ;
; -1.694 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.127      ;
; -1.694 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.127      ;
; -1.694 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.127      ;
; -1.694 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.127      ;
; -1.694 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.127      ;
; -1.694 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.127      ;
; -1.692 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.125      ;
; -1.692 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.125      ;
; -1.692 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.125      ;
; -1.692 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.125      ;
; -1.691 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.124      ;
; -1.691 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.124      ;
; -1.691 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.124      ;
; -1.691 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.009      ; 4.121      ;
; -1.688 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.004      ; 4.113      ;
; -1.686 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.011      ; 4.118      ;
; -1.671 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.013      ; 4.105      ;
; -1.670 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.103      ;
; -1.666 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.999      ; 4.086      ;
; -1.663 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.096      ;
; -1.657 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.086      ;
; -1.646 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.001      ; 4.068      ;
; -1.628 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.013      ; 4.062      ;
; -1.628 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.013      ; 4.062      ;
; -1.626 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.055      ;
; -1.626 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.055      ;
; -1.624 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.011      ; 4.056      ;
; -1.624 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.011      ; 4.056      ;
; -1.617 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 4.040      ;
; -1.617 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 4.040      ;
; -1.617 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.046      ;
; -1.617 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.046      ;
; -1.617 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.046      ;
; -1.617 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.046      ;
; -1.613 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 4.036      ;
; -1.610 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.043      ;
; -1.610 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 4.043      ;
; -1.608 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.999      ; 4.028      ;
; -1.606 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.035      ;
; -1.603 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.000      ; 4.024      ;
; -1.602 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.007      ; 4.030      ;
; -1.586 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.004      ; 4.011      ;
; -1.586 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.017      ;
; -1.585 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.004      ; 4.010      ;
; -1.580 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 4.009      ;
; -1.577 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.008      ;
; -1.577 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.008      ;
; -1.573 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.000      ; 3.994      ;
; -1.571 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.002      ;
; -1.571 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 4.002      ;
; -1.568 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.995      ; 3.984      ;
; -1.566 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db4[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 3.989      ;
; -1.565 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.002      ; 3.988      ;
; -1.565 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.000      ; 3.986      ;
; -1.557 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.012      ; 3.990      ;
; -1.556 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.994      ; 3.971      ;
; -1.555 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.993      ; 3.969      ;
; -1.553 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.001      ; 3.975      ;
; -1.549 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.010      ; 3.980      ;
; -1.548 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 3.977      ;
; -1.548 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 3.977      ;
; -1.548 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 2.008      ; 3.977      ;
; -1.542 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.995      ; 3.958      ;
; -1.530 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.990      ; 3.941      ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_25m'                                                                                 ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 34.158 ; led:u3|counter[16] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 5.765      ;
; 34.273 ; led:u3|counter[17] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 5.650      ;
; 34.633 ; led:u3|counter[13] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 5.290      ;
; 34.678 ; led:u3|counter[12] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 5.246      ;
; 34.956 ; led:u3|counter[0]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.968      ;
; 34.969 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.953      ;
; 34.977 ; led:u3|counter[0]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.947      ;
; 35.135 ; led:u3|counter[9]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.789      ;
; 35.141 ; led:u3|counter[7]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.783      ;
; 35.225 ; led:u3|counter[0]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.699      ;
; 35.252 ; led:u3|counter[7]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.672      ;
; 35.273 ; led:u3|counter[7]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.651      ;
; 35.279 ; led:u3|counter[7]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.645      ;
; 35.311 ; led:u3|counter[1]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.611      ;
; 35.317 ; led:u3|counter[1]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.605      ;
; 35.338 ; led:u3|counter[1]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.584      ;
; 35.353 ; led:u3|counter[2]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.569      ;
; 35.354 ; led:u3|counter[10] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.570      ;
; 35.358 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[4]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.564      ;
; 35.374 ; led:u3|counter[2]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.548      ;
; 35.375 ; led:u3|counter[10] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.549      ;
; 35.453 ; led:u3|counter[3]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.469      ;
; 35.459 ; led:u3|counter[3]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.463      ;
; 35.471 ; led:u3|counter[0]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.453      ;
; 35.480 ; led:u3|counter[3]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.442      ;
; 35.495 ; led:u3|counter[4]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.427      ;
; 35.516 ; led:u3|counter[4]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.406      ;
; 35.531 ; led:u3|counter[12] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.393      ;
; 35.544 ; led:u3|counter[2]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.378      ;
; 35.552 ; led:u3|counter[12] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.372      ;
; 35.556 ; led:u3|counter[10] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.368      ;
; 35.596 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.326      ;
; 35.598 ; led:u3|counter[6]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.324      ;
; 35.599 ; led:u3|counter[5]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.323      ;
; 35.605 ; led:u3|counter[5]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.317      ;
; 35.626 ; led:u3|counter[5]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.296      ;
; 35.642 ; led:u3|counter[6]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.280      ;
; 35.647 ; led:u3|counter[10] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.277      ;
; 35.663 ; led:u3|counter[6]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.259      ;
; 35.674 ; led:u3|counter[9]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.250      ;
; 35.679 ; led:u3|counter[9]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.245      ;
; 35.697 ; led:u3|counter[4]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.225      ;
; 35.700 ; led:u3|counter[9]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.224      ;
; 35.702 ; led:u3|counter[8]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.220      ;
; 35.734 ; led:u3|counter[19] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.188      ;
; 35.767 ; led:u3|counter[7]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.157      ;
; 35.770 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.152      ;
; 35.778 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.144      ;
; 35.786 ; led:u3|counter[19] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.136      ;
; 35.788 ; led:u3|counter[8]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.134      ;
; 35.807 ; led:u3|counter[12] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.117      ;
; 35.809 ; led:u3|counter[8]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.113      ;
; 35.832 ; led:u3|counter[1]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.090      ;
; 35.843 ; led:u3|counter[6]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.079      ;
; 35.846 ; led:u3|counter[15] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.076      ;
; 35.852 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.070      ;
; 35.855 ; led:u3|counter[15] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.067      ;
; 35.867 ; led:u3|counter[15] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.055      ;
; 35.868 ; led:u3|counter[2]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.054      ;
; 35.869 ; led:u3|counter[10] ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 4.055      ;
; 35.888 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[6]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.034      ;
; 35.888 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 4.034      ;
; 35.915 ; led:u3|counter[0]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 4.008      ;
; 35.926 ; rst:u2|cnt_rst[4]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.996      ;
; 35.963 ; led:u3|counter[11] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.959      ;
; 35.969 ; led:u3|counter[7]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.954      ;
; 35.974 ; led:u3|counter[3]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.948      ;
; 35.990 ; led:u3|counter[8]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.932      ;
; 36.001 ; led:u3|counter[1]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.920      ;
; 36.010 ; led:u3|counter[4]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.912      ;
; 36.017 ; led:u3|counter[11] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.905      ;
; 36.021 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.901      ;
; 36.023 ; led:u3|counter[11] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.899      ;
; 36.044 ; led:u3|counter[11] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.878      ;
; 36.046 ; led:u3|counter[12] ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 3.878      ;
; 36.066 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.856      ;
; 36.101 ; led:u3|counter[20] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.821      ;
; 36.107 ; led:u3|counter[0]  ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.816      ;
; 36.111 ; led:u3|counter[0]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.812      ;
; 36.120 ; led:u3|counter[5]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.802      ;
; 36.143 ; led:u3|counter[3]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.778      ;
; 36.157 ; led:u3|counter[6]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.765      ;
; 36.171 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[4]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.751      ;
; 36.186 ; led:u3|counter[13] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.737      ;
; 36.192 ; led:u3|counter[13] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.731      ;
; 36.193 ; led:u3|counter[14] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.730      ;
; 36.194 ; led:u3|counter[9]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.077     ; 3.730      ;
; 36.213 ; led:u3|counter[13] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.710      ;
; 36.226 ; led:u3|counter[0]  ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.697      ;
; 36.227 ; led:u3|counter[14] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.696      ;
; 36.229 ; led:u3|counter[5]  ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.692      ;
; 36.233 ; led:u3|counter[5]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.688      ;
; 36.234 ; led:u3|counter[2]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.687      ;
; 36.240 ; led:u3|counter[6]  ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.681      ;
; 36.244 ; led:u3|counter[6]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.677      ;
; 36.248 ; led:u3|counter[14] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.675      ;
; 36.259 ; led:u3|counter[19] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.663      ;
; 36.289 ; led:u3|counter[5]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.080     ; 3.632      ;
; 36.303 ; led:u3|counter[8]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.079     ; 3.619      ;
; 36.337 ; led:u3|counter[10] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.078     ; 3.586      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fsmc_cs'                                                                                                                                                                                                                            ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                          ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -2.536 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 1.723      ;
; -2.467 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 1.792      ;
; -0.662 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.842      ; 4.014      ;
; -0.615 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.839      ; 4.058      ;
; -0.609 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.838      ; 4.063      ;
; -0.602 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.083      ;
; -0.600 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.837      ; 4.071      ;
; -0.600 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.837      ; 4.071      ;
; -0.599 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.843      ; 4.078      ;
; -0.599 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.086      ;
; -0.593 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.842      ; 4.083      ;
; -0.568 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.117      ;
; -0.565 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.833      ; 4.102      ;
; -0.564 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.849      ; 4.119      ;
; -0.564 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.849      ; 4.119      ;
; -0.559 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.842      ; 4.117      ;
; -0.558 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.850      ; 4.126      ;
; -0.557 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.850      ; 4.127      ;
; -0.550 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.847      ; 4.131      ;
; -0.550 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.847      ; 4.131      ;
; -0.546 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.830      ; 4.118      ;
; -0.546 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.839      ; 4.127      ;
; -0.545 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.845      ; 4.134      ;
; -0.541 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.828      ; 4.121      ;
; -0.540 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.145      ;
; -0.540 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.838      ; 4.132      ;
; -0.533 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.152      ;
; -0.532 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.843      ; 4.145      ;
; -0.531 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.837      ; 4.140      ;
; -0.531 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.837      ; 4.140      ;
; -0.530 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.843      ; 4.147      ;
; -0.530 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.155      ;
; -0.527 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.839      ; 4.146      ;
; -0.516 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.845      ; 4.163      ;
; -0.515 ; adc:u5|read_start_r3         ; adc:u5|rden_r~_emulated                                                                                          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.744      ;
; -0.515 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.838      ; 4.157      ;
; -0.499 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.834      ; 4.169      ;
; -0.499 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.834      ; 4.169      ;
; -0.499 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.186      ;
; -0.496 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.833      ; 4.171      ;
; -0.495 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.830      ; 4.169      ;
; -0.495 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.849      ; 4.188      ;
; -0.495 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.849      ; 4.188      ;
; -0.490 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.842      ; 4.186      ;
; -0.489 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.850      ; 4.195      ;
; -0.488 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.850      ; 4.196      ;
; -0.481 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.833      ; 4.186      ;
; -0.481 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.847      ; 4.200      ;
; -0.481 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.847      ; 4.200      ;
; -0.477 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.830      ; 4.187      ;
; -0.476 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.845      ; 4.203      ;
; -0.472 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.828      ; 4.190      ;
; -0.471 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.851      ; 4.214      ;
; -0.463 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.843      ; 4.214      ;
; -0.458 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.828      ; 4.204      ;
; -0.458 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.839      ; 4.215      ;
; -0.447 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.845      ; 4.232      ;
; -0.446 ; adc:u5|read_start_r2         ; adc:u5|rden_r~_emulated                                                                                          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.813      ;
; -0.446 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.838      ; 4.226      ;
; -0.430 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.834      ; 4.238      ;
; -0.430 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.834      ; 4.238      ;
; -0.426 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.830      ; 4.238      ;
; -0.412 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.833      ; 4.255      ;
; -0.389 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.828      ; 4.273      ;
; -0.295 ; fsmc_ctrl:u4|address_reg[0]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.474      ; 2.421      ;
; -0.260 ; fsmc_ctrl:u4|address_reg[0]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.474      ; 2.456      ;
; -0.242 ; fsmc_ctrl:u4|address_reg[8]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.110      ;
; -0.231 ; fsmc_ctrl:u4|address_reg[7]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.121      ;
; -0.209 ; fsmc_ctrl:u4|address_reg[8]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.143      ;
; -0.198 ; fsmc_ctrl:u4|address_reg[7]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.154      ;
; -0.056 ; fsmc_ctrl:u4|address_reg[13] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.296      ;
; -0.045 ; fsmc_ctrl:u4|address_reg[14] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.307      ;
; -0.027 ; fsmc_ctrl:u4|address_reg[14] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.325      ;
; -0.023 ; fsmc_ctrl:u4|address_reg[13] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.329      ;
; 0.033  ; fsmc_ctrl:u4|address_reg[19] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.474      ; 2.749      ;
; 0.043  ; fsmc_ctrl:u4|address_reg[22] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.474      ; 2.759      ;
; 0.047  ; fsmc_ctrl:u4|address_reg[3]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.100      ;
; 0.048  ; rst:u2|cnt_rst[6]            ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 1.555      ;
; 0.064  ; fsmc_ctrl:u4|address_reg[22] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.474      ; 2.780      ;
; 0.066  ; fsmc_ctrl:u4|address_reg[19] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.474      ; 2.782      ;
; 0.074  ; fsmc_ctrl:u4|address_reg[3]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.127      ;
; 0.083  ; fsmc_ctrl:u4|address_reg[15] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.435      ;
; 0.093  ; fsmc_ctrl:u4|address_reg[18] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.445      ;
; 0.106  ; fsmc_ctrl:u4|address_reg[6]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.159      ;
; 0.111  ; fsmc_ctrl:u4|address_reg[2]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.164      ;
; 0.115  ; fsmc_ctrl:u4|address_reg[9]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.467      ;
; 0.115  ; fsmc_ctrl:u4|address_reg[10] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.467      ;
; 0.116  ; fsmc_ctrl:u4|address_reg[15] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.468      ;
; 0.126  ; fsmc_ctrl:u4|address_reg[18] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.478      ;
; 0.148  ; fsmc_ctrl:u4|address_reg[9]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.500      ;
; 0.148  ; fsmc_ctrl:u4|address_reg[10] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.500      ;
; 0.155  ; fsmc_ctrl:u4|address_reg[6]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.208      ;
; 0.156  ; fsmc_ctrl:u4|address_reg[1]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.209      ;
; 0.162  ; fsmc_ctrl:u4|address_reg[1]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.215      ;
; 0.214  ; fsmc_ctrl:u4|address_reg[2]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.267      ;
; 0.292  ; fsmc_ctrl:u4|address_reg[4]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.811      ; 2.345      ;
; 0.296  ; rst:u2|cnt_rst[1]            ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 1.803      ;
; 0.300  ; fsmc_ctrl:u4|address_reg[11] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.652      ;
; 0.301  ; fsmc_ctrl:u4|address_reg[12] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.653      ;
; 0.333  ; fsmc_ctrl:u4|address_reg[11] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.110      ; 2.685      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.342 ; adc:u5|rd              ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.533      ; 0.764      ;
; 0.140  ; adc:u5|rd              ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.533      ; 0.746      ;
; 0.455  ; adc:u5|command.00000   ; adc:u5|command.00000   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; busy                   ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.409      ; 1.033      ;
; 0.456  ; adc:u5|state[0]        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456  ; adc:u5|rd_low_cnt[0]   ; adc:u5|rd_low_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456  ; adc:u5|invalid_cnt[0]  ; adc:u5|invalid_cnt[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456  ; adc:u5|ad_rst_cnt[0]   ; adc:u5|ad_rst_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.746      ;
; 0.495  ; adc:u5|ad_rst_cnt[0]   ; adc:u5|ad_rst_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.785      ;
; 0.516  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.807      ;
; 0.518  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_r         ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.809      ;
; 0.519  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.809      ;
; 0.521  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.812      ;
; 0.521  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.811      ;
; 0.563  ; adc:u5|state[2]        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.853      ;
; 0.676  ; adc:u5|rd_low_cnt[0]   ; adc:u5|rd_low_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.966      ;
; 0.681  ; adc:u5|invalid_cnt[0]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 0.971      ;
; 0.701  ; adc:u5|sample_start_r2 ; adc:u5|sample_start_r3 ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 0.992      ;
; 0.748  ; adc:u5|cs_cnt[5]       ; adc:u5|cs_cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.039      ;
; 0.748  ; adc:u5|conva_cnt[2]    ; adc:u5|conva_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.039      ;
; 0.748  ; adc:u5|invalid_cnt[1]  ; adc:u5|invalid_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.038      ;
; 0.749  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.040      ;
; 0.749  ; adc:u5|busy_cnt[5]     ; adc:u5|busy_cnt[5]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.039      ;
; 0.749  ; adc:u5|invalid_cnt[3]  ; adc:u5|invalid_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.039      ;
; 0.750  ; adc:u5|busy_cnt[2]     ; adc:u5|busy_cnt[2]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.040      ;
; 0.750  ; adc:u5|busy_cnt[4]     ; adc:u5|busy_cnt[4]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.040      ;
; 0.750  ; adc:u5|busy_cnt[9]     ; adc:u5|busy_cnt[9]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.040      ;
; 0.750  ; adc:u5|busy_cnt[7]     ; adc:u5|busy_cnt[7]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.040      ;
; 0.750  ; adc:u5|rd_low_cnt[3]   ; adc:u5|rd_low_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.040      ;
; 0.751  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.042      ;
; 0.751  ; adc:u5|conva_cnt[4]    ; adc:u5|conva_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.042      ;
; 0.751  ; adc:u5|convb_cnt[2]    ; adc:u5|convb_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.041      ;
; 0.751  ; adc:u5|rd_high_cnt[2]  ; adc:u5|rd_high_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.042      ;
; 0.751  ; adc:u5|rd_low_cnt[2]   ; adc:u5|rd_low_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.041      ;
; 0.752  ; adc:u5|busy_cnt[6]     ; adc:u5|busy_cnt[6]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.042      ;
; 0.752  ; adc:u5|rd_low_cnt[4]   ; adc:u5|rd_low_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.042      ;
; 0.753  ; adc:u5|convb_cnt[4]    ; adc:u5|convb_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.043      ;
; 0.753  ; adc:u5|rd_high_cnt[4]  ; adc:u5|rd_high_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.044      ;
; 0.754  ; adc:u5|invalid_cnt[4]  ; adc:u5|invalid_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.044      ;
; 0.758  ; adc:u5|ad_rst_cnt[2]   ; adc:u5|ad_rst_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.048      ;
; 0.760  ; adc:u5|rd_low_cnt[0]   ; adc:u5|command.00010   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.050      ;
; 0.762  ; adc:u5|ad_rst_cnt[4]   ; adc:u5|ad_rst_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.052      ;
; 0.765  ; adc:u5|cs_cnt[3]       ; adc:u5|cs_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.056      ;
; 0.767  ; adc:u5|rd_high_cnt[3]  ; adc:u5|rd_high_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.058      ;
; 0.769  ; adc:u5|busy_cnt[8]     ; adc:u5|busy_cnt[8]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.059      ;
; 0.772  ; adc:u5|cs_cnt[0]       ; adc:u5|cs_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.063      ;
; 0.782  ; adc:u5|rd_high_cnt[0]  ; adc:u5|rd_high_cnt[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.073      ;
; 0.784  ; adc:u5|rd_high_cnt[0]  ; adc:u5|rd_high_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.075      ;
; 0.791  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.081      ;
; 0.794  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_r         ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.084      ;
; 0.796  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.087      ;
; 0.797  ; adc:u5|convb_cnt[0]    ; adc:u5|state[1]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.087      ;
; 0.841  ; adc:u5|rd_cnt[0]       ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.131      ;
; 0.905  ; adc:u5|busy2           ; adc:u5|busy_sig        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.195      ;
; 0.920  ; adc:u5|invalid_cnt[2]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.210      ;
; 0.928  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.219      ;
; 0.929  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.220      ;
; 0.935  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.226      ;
; 0.935  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.226      ;
; 0.941  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[0]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.231      ;
; 0.947  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.237      ;
; 0.948  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[1]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.238      ;
; 0.958  ; adc:u5|ad_rst_cnt[3]   ; adc:u5|ad_rst_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.248      ;
; 0.976  ; adc:u5|rd_cnt[4]       ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.266      ;
; 0.997  ; busy                   ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.409      ; 1.075      ;
; 1.043  ; adc:u5|state[1]        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.333      ;
; 1.052  ; adc:u5|rd_high_cnt[4]  ; adc:u5|rd_high_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.343      ;
; 1.057  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.348      ;
; 1.058  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.349      ;
; 1.064  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.355      ;
; 1.064  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.355      ;
; 1.068  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.359      ;
; 1.068  ; adc:u5|invalid_cnt[1]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.358      ;
; 1.069  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.360      ;
; 1.075  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.366      ;
; 1.075  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.366      ;
; 1.077  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[0]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.367      ;
; 1.081  ; adc:u5|state[0]        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.371      ;
; 1.083  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.373      ;
; 1.084  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[1]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.374      ;
; 1.099  ; adc:u5|busy_sig        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.389      ;
; 1.101  ; adc:u5|conva_cnt[3]    ; adc:u5|conva_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.392      ;
; 1.102  ; adc:u5|rd_high_cnt[1]  ; adc:u5|rd_high_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.393      ;
; 1.103  ; adc:u5|conva_cnt[1]    ; adc:u5|conva_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.394      ;
; 1.103  ; adc:u5|busy_cnt[5]     ; adc:u5|busy_cnt[6]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.393      ;
; 1.103  ; adc:u5|convb_cnt[3]    ; adc:u5|convb_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.393      ;
; 1.104  ; adc:u5|busy_cnt[3]     ; adc:u5|busy_cnt[4]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.394      ;
; 1.104  ; adc:u5|rd_low_cnt[3]   ; adc:u5|rd_low_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.394      ;
; 1.104  ; adc:u5|invalid_cnt[3]  ; adc:u5|invalid_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.394      ;
; 1.104  ; adc:u5|busy_cnt[7]     ; adc:u5|busy_cnt[8]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.394      ;
; 1.105  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[2]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.395      ;
; 1.106  ; adc:u5|rd_low_cnt[1]   ; adc:u5|rd_low_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.396      ;
; 1.108  ; adc:u5|busy_sig        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.398      ;
; 1.110  ; adc:u5|cs_cnt[6]       ; adc:u5|cs_cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.401      ;
; 1.110  ; adc:u5|cs_cnt[2]       ; adc:u5|cs_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.401      ;
; 1.111  ; adc:u5|busy_cnt[4]     ; adc:u5|busy_cnt[5]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.401      ;
; 1.112  ; adc:u5|invalid_cnt[2]  ; adc:u5|invalid_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.402      ;
; 1.112  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.403      ;
; 1.112  ; adc:u5|rd_low_cnt[2]   ; adc:u5|rd_low_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.402      ;
; 1.112  ; adc:u5|rd_high_cnt[2]  ; adc:u5|rd_high_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.403      ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc:u5|rd'                                                                                                               ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.306 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.628      ; 2.716      ;
; 0.329 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.641      ; 2.752      ;
; 0.337 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.613      ; 2.732      ;
; 0.366 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.616      ; 2.764      ;
; 0.375 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.618      ; 2.775      ;
; 0.399 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.616      ; 2.797      ;
; 0.421 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 2.839      ;
; 0.421 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 2.839      ;
; 0.436 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 2.855      ;
; 0.436 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 2.855      ;
; 0.436 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 2.855      ;
; 0.436 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 2.855      ;
; 0.436 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 2.855      ;
; 0.436 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 2.855      ;
; 0.451 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 2.863      ;
; 0.452 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 2.864      ;
; 0.453 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 2.859      ;
; 0.458 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.627      ; 2.867      ;
; 0.458 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.627      ; 2.867      ;
; 0.470 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 2.876      ;
; 0.501 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.634      ; 2.917      ;
; 0.501 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 2.908      ;
; 0.502 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.623      ; 2.907      ;
; 0.502 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.623      ; 2.907      ;
; 0.544 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 2.950      ;
; 0.551 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 2.968      ;
; 0.554 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.617      ; 2.953      ;
; 0.565 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 2.982      ;
; 0.565 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 2.982      ;
; 0.583 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 2.990      ;
; 0.583 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 2.990      ;
; 0.612 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.628      ; 3.022      ;
; 0.635 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.641      ; 3.058      ;
; 0.636 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 3.055      ;
; 0.651 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 3.070      ;
; 0.672 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.616      ; 3.070      ;
; 0.678 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.090      ;
; 0.681 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.618      ; 3.081      ;
; 0.685 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 3.102      ;
; 0.700 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.631      ; 3.113      ;
; 0.705 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.616      ; 3.103      ;
; 0.712 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.119      ;
; 0.725 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.628      ; 3.135      ;
; 0.727 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.134      ;
; 0.734 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.141      ;
; 0.741 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 3.160      ;
; 0.748 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.641      ; 3.171      ;
; 0.749 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.156      ;
; 0.757 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.169      ;
; 0.779 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.191      ;
; 0.781 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.188      ;
; 0.785 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.616      ; 3.183      ;
; 0.789 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.637      ; 3.208      ;
; 0.794 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.618      ; 3.194      ;
; 0.795 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db4[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.613      ; 3.190      ;
; 0.802 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.634      ; 3.218      ;
; 0.802 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.634      ; 3.218      ;
; 0.807 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.634      ; 3.223      ;
; 0.808 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.623      ; 3.213      ;
; 0.808 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.623      ; 3.213      ;
; 0.808 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.220      ;
; 0.815 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 3.232      ;
; 0.816 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.619      ; 3.217      ;
; 0.816 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.228      ;
; 0.817 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.224      ;
; 0.818 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.616      ; 3.216      ;
; 0.822 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.634      ; 3.238      ;
; 0.822 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.634      ; 3.238      ;
; 0.823 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 3.240      ;
; 0.834 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db6[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.246      ;
; 0.836 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.619      ; 3.237      ;
; 0.839 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.246      ;
; 0.840 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 3.246      ;
; 0.842 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 3.248      ;
; 0.843 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 3.261      ;
; 0.847 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.641      ; 3.270      ;
; 0.847 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.641      ; 3.270      ;
; 0.848 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.619      ; 3.249      ;
; 0.849 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db5[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.628      ; 3.259      ;
; 0.850 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 3.256      ;
; 0.857 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 3.274      ;
; 0.860 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.617      ; 3.259      ;
; 0.860 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 3.266      ;
; 0.862 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 3.268      ;
; 0.863 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.628      ; 3.273      ;
; 0.863 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 3.281      ;
; 0.865 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.624      ; 3.271      ;
; 0.865 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.625      ; 3.272      ;
; 0.869 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.281      ;
; 0.870 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.630      ; 3.282      ;
; 0.871 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db5[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.633      ; 3.286      ;
; 0.871 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 3.288      ;
; 0.871 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 3.288      ;
; 0.876 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.635      ; 3.293      ;
; 0.879 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db4[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 3.297      ;
; 0.879 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db4[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 3.297      ;
; 0.881 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.613      ; 3.276      ;
; 0.881 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db5[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 3.299      ;
; 0.881 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db5[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 3.299      ;
; 0.881 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db5[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.636      ; 3.299      ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'busy'                                                                                                                                                                                  ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.468 ; adc:u5|vin_db6[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.107      ; 1.359      ;
; 0.485 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.508      ; 1.247      ;
; 0.485 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.508      ; 1.247      ;
; 0.485 ; adc:u5|wr_state[1] ; adc:u5|wr_state[1]                                                                                               ; busy         ; busy        ; 0.000        ; 0.049      ; 0.746      ;
; 0.490 ; adc:u5|vin_db8[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.127      ; 1.401      ;
; 0.490 ; adc:u5|vin_db6[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.122      ; 1.396      ;
; 0.499 ; adc:u5|vin_db2[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.121      ; 1.404      ;
; 0.505 ; adc:u5|vin_db7[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.382      ; 1.671      ;
; 0.508 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.508      ; 1.270      ;
; 0.515 ; adc:u5|vin_db1[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.129      ; 1.428      ;
; 0.520 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.508      ; 1.282      ;
; 0.520 ; adc:u5|vin_db7[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.096      ; 1.400      ;
; 0.520 ; adc:u5|vin_db7[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.119      ; 1.423      ;
; 0.522 ; adc:u5|vin_db7[15] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.112      ; 1.418      ;
; 0.522 ; adc:u5|vin_db4[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.111      ; 1.417      ;
; 0.525 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.508      ; 1.287      ;
; 0.528 ; adc:u5|vin_db4[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.119      ; 1.431      ;
; 0.536 ; adc:u5|vin_db4[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.362      ; 1.682      ;
; 0.538 ; adc:u5|vin_db3[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.110      ; 1.432      ;
; 0.540 ; adc:u5|vin_db5[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.127      ; 1.451      ;
; 0.542 ; adc:u5|vin_db1[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.111      ; 1.437      ;
; 0.543 ; adc:u5|vin_db8[15] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.112      ; 1.439      ;
; 0.543 ; adc:u5|vin_db4[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.106      ; 1.433      ;
; 0.545 ; adc:u5|vin_db4[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.362      ; 1.691      ;
; 0.547 ; adc:u5|vin_db3[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.382      ; 1.713      ;
; 0.549 ; adc:u5|vin_db4[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.071      ; 1.404      ;
; 0.556 ; adc:u5|vin_db3[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.133      ; 1.473      ;
; 0.559 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.508      ; 1.321      ;
; 0.559 ; adc:u5|vin_db1[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.071      ; 1.414      ;
; 0.560 ; adc:u5|vin_db2[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.106      ; 1.450      ;
; 0.566 ; adc:u5|vin_db4[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.062      ; 1.412      ;
; 0.573 ; adc:u5|vin_db6[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.062      ; 1.419      ;
; 0.574 ; adc:u5|vin_db8[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.096      ; 1.454      ;
; 0.575 ; adc:u5|vin_db5[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.119      ; 1.478      ;
; 0.576 ; adc:u5|vin_db4[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.113      ; 1.473      ;
; 0.576 ; adc:u5|vin_db6[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.115      ; 1.475      ;
; 0.578 ; adc:u5|vin_db3[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.119      ; 1.481      ;
; 0.580 ; adc:u5|vin_db3[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.081      ; 1.445      ;
; 0.582 ; adc:u5|vin_db8[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.071      ; 1.437      ;
; 0.587 ; adc:u5|vin_db8[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.107      ; 1.478      ;
; 0.588 ; adc:u5|vin_db5[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.062      ; 1.434      ;
; 0.589 ; adc:u5|vin_db7[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.086      ; 1.459      ;
; 0.593 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.757      ; 1.604      ;
; 0.594 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.757      ; 1.605      ;
; 0.594 ; adc:u5|vin_db5[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.381      ; 1.759      ;
; 0.594 ; adc:u5|vin_db1[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.096      ; 1.474      ;
; 0.594 ; adc:u5|vin_db4[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.111      ; 1.489      ;
; 0.594 ; adc:u5|vin_db2[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.118      ; 1.496      ;
; 0.599 ; adc:u5|vin_db2[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.362      ; 1.745      ;
; 0.602 ; adc:u5|vin_db7[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.062      ; 1.448      ;
; 0.603 ; adc:u5|vin_db2[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.078      ; 1.465      ;
; 0.603 ; adc:u5|vin_db8[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.096      ; 1.483      ;
; 0.604 ; adc:u5|vin_db3[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.269      ; 1.657      ;
; 0.604 ; adc:u5|vin_db6[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.075      ; 1.463      ;
; 0.610 ; adc:u5|vin_db2[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.265      ; 1.659      ;
; 0.611 ; adc:u5|vin_db5[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.097      ; 1.492      ;
; 0.613 ; adc:u5|vin_db7[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.116      ; 1.513      ;
; 0.617 ; adc:u5|vin_db5[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.113      ; 1.514      ;
; 0.618 ; adc:u5|vin_db8[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.062      ; 1.464      ;
; 0.618 ; adc:u5|vin_db2[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.110      ; 1.512      ;
; 0.618 ; adc:u5|vin_db5[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.111      ; 1.513      ;
; 0.620 ; adc:u5|vin_db6[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.270      ; 1.674      ;
; 0.622 ; adc:u5|vin_db7[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 0.999      ; 1.405      ;
; 0.625 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.757      ; 1.636      ;
; 0.625 ; adc:u5|vin_db1[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.071      ; 1.480      ;
; 0.626 ; adc:u5|vin_db8[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.259      ; 1.669      ;
; 0.627 ; adc:u5|vin_db7[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.270      ; 1.681      ;
; 0.627 ; adc:u5|vin_db4[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.110      ; 1.521      ;
; 0.629 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.757      ; 1.640      ;
; 0.630 ; adc:u5|vin_db1[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.123      ; 1.537      ;
; 0.632 ; adc:u5|vin_db7[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.081      ; 1.497      ;
; 0.632 ; adc:u5|vin_db6[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.247      ; 1.663      ;
; 0.635 ; adc:u5|vin_db6[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.363      ; 1.782      ;
; 0.635 ; adc:u5|vin_db6[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.062      ; 1.481      ;
; 0.639 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.664      ; 1.557      ;
; 0.640 ; adc:u5|vin_db6[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.114      ; 1.538      ;
; 0.643 ; adc:u5|vin_db4[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.269      ; 1.696      ;
; 0.643 ; adc:u5|vin_db1[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.258      ; 1.685      ;
; 0.645 ; adc:u5|vin_db7[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.259      ; 1.688      ;
; 0.645 ; adc:u5|vin_db1[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 0.999      ; 1.428      ;
; 0.645 ; adc:u5|vin_db5[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 0.999      ; 1.428      ;
; 0.646 ; adc:u5|vin_db8[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.362      ; 1.792      ;
; 0.646 ; adc:u5|vin_db3[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.099      ; 1.529      ;
; 0.650 ; adc:u5|vin_db2[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.113      ; 1.547      ;
; 0.650 ; adc:u5|vin_db8[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 0.999      ; 1.433      ;
; 0.657 ; adc:u5|vin_db8[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.239      ; 1.680      ;
; 0.657 ; adc:u5|vin_db1[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.382      ; 1.823      ;
; 0.657 ; adc:u5|vin_db5[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 0.999      ; 1.440      ;
; 0.658 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.664      ; 1.576      ;
; 0.660 ; adc:u5|vin_db3[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.259      ; 1.703      ;
; 0.661 ; adc:u5|vin_db2[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.118      ; 1.563      ;
; 0.663 ; adc:u5|vin_db4[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.258      ; 1.705      ;
; 0.664 ; adc:u5|vin_db8[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.269      ; 1.717      ;
; 0.665 ; adc:u5|vin_db3[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.256      ; 1.705      ;
; 0.665 ; adc:u5|vin_db2[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.065      ; 1.514      ;
; 0.670 ; adc:u5|vin_db6[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.240      ; 1.694      ;
; 0.670 ; adc:u5|vin_db5[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.074      ; 1.528      ;
; 0.671 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.641      ; 1.566      ;
; 0.671 ; adc:u5|vin_db1[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.257      ; 1.712      ;
; 0.671 ; adc:u5|vin_db2[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.239      ; 1.694      ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_25m'                                                                                 ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.762 ; led:u3|counter[1]  ; led:u3|counter[1]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; led:u3|counter[17] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; led:u3|counter[13] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; led:u3|counter[5]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; led:u3|counter[3]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; led:u3|counter[21] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; led:u3|counter[2]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; led:u3|counter[16] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; led:u3|counter[14] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; led:u3|counter[8]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; led:u3|counter[6]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; led:u3|counter[4]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; led:u3|counter[22] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.058      ;
; 0.772 ; rst:u2|cnt_rst[7]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.063      ;
; 0.785 ; led:u3|counter[11] ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.076      ;
; 0.789 ; led:u3|counter[18] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.080      ;
; 1.038 ; led:u3|counter[23] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.329      ;
; 1.071 ; led:u3|counter[21] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.363      ;
; 1.117 ; led:u3|counter[1]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.408      ;
; 1.117 ; led:u3|counter[13] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.408      ;
; 1.118 ; led:u3|counter[5]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; led:u3|counter[3]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; led:u3|counter[17] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; led:u3|counter[21] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.410      ;
; 1.126 ; led:u3|counter[2]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; led:u3|counter[16] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; led:u3|counter[4]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.418      ;
; 1.135 ; led:u3|counter[2]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; led:u3|counter[14] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; led:u3|counter[6]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; led:u3|counter[4]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; led:u3|counter[16] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.427      ;
; 1.177 ; led:u3|counter[22] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.469      ;
; 1.248 ; led:u3|counter[1]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.539      ;
; 1.249 ; led:u3|counter[3]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.540      ;
; 1.251 ; rst:u2|cnt_rst[5]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.542      ;
; 1.257 ; led:u3|counter[1]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.548      ;
; 1.257 ; led:u3|counter[13] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.548      ;
; 1.258 ; led:u3|counter[5]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.549      ;
; 1.258 ; led:u3|counter[3]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.549      ;
; 1.266 ; led:u3|counter[2]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.557      ;
; 1.267 ; led:u3|counter[8]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.558      ;
; 1.267 ; led:u3|counter[14] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.558      ;
; 1.272 ; led:u3|counter[11] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.562      ;
; 1.275 ; led:u3|counter[2]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.566      ;
; 1.276 ; led:u3|counter[14] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.567      ;
; 1.276 ; led:u3|counter[4]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.567      ;
; 1.281 ; led:u3|counter[11] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.571      ;
; 1.290 ; led:u3|counter[18] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.581      ;
; 1.299 ; led:u3|counter[18] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.590      ;
; 1.321 ; led:u3|counter[0]  ; led:u3|counter[1]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.613      ;
; 1.374 ; led:u3|counter[0]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.666      ;
; 1.388 ; led:u3|counter[1]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.679      ;
; 1.388 ; led:u3|counter[13] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.679      ;
; 1.389 ; led:u3|counter[17] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.680      ;
; 1.397 ; led:u3|counter[1]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.688      ;
; 1.397 ; led:u3|counter[13] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.688      ;
; 1.398 ; led:u3|counter[3]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.689      ;
; 1.398 ; led:u3|counter[17] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.689      ;
; 1.407 ; led:u3|counter[6]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.698      ;
; 1.407 ; led:u3|counter[16] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.698      ;
; 1.408 ; led:u3|counter[8]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.698      ;
; 1.415 ; led:u3|counter[2]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.706      ;
; 1.416 ; led:u3|counter[16] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.707      ;
; 1.416 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.707      ;
; 1.417 ; led:u3|counter[8]  ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.707      ;
; 1.421 ; led:u3|counter[11] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.711      ;
; 1.461 ; led:u3|counter[0]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.753      ;
; 1.465 ; led:u3|counter[9]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.757      ;
; 1.478 ; rst:u2|cnt_rst[4]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.769      ;
; 1.514 ; led:u3|counter[0]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.806      ;
; 1.529 ; led:u3|counter[5]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.820      ;
; 1.530 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.821      ;
; 1.537 ; led:u3|counter[1]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.828      ;
; 1.547 ; led:u3|counter[14] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.838      ;
; 1.547 ; led:u3|counter[4]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.838      ;
; 1.548 ; led:u3|counter[6]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.838      ;
; 1.552 ; led:u3|counter[11] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.842      ;
; 1.556 ; led:u3|counter[14] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.847      ;
; 1.557 ; led:u3|counter[6]  ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.847      ;
; 1.557 ; led:u3|counter[8]  ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.847      ;
; 1.561 ; led:u3|counter[11] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.851      ;
; 1.583 ; led:u3|counter[19] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.077      ; 1.872      ;
; 1.584 ; led:u3|counter[19] ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.077      ; 1.873      ;
; 1.585 ; led:u3|counter[19] ; led:u3|counter[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.077      ; 1.874      ;
; 1.585 ; led:u3|counter[18] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.875      ;
; 1.586 ; led:u3|counter[18] ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.876      ;
; 1.587 ; led:u3|counter[19] ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.077      ; 1.876      ;
; 1.587 ; led:u3|counter[19] ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.077      ; 1.876      ;
; 1.587 ; led:u3|counter[18] ; led:u3|counter[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.877      ;
; 1.589 ; led:u3|counter[18] ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.879      ;
; 1.589 ; led:u3|counter[18] ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.879      ;
; 1.601 ; led:u3|counter[0]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.893      ;
; 1.604 ; led:u3|counter[12] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.895      ;
; 1.606 ; led:u3|counter[9]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.897      ;
; 1.623 ; led:u3|counter[10] ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.915      ;
; 1.635 ; led:u3|counter[20] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.925      ;
; 1.654 ; led:u3|counter[0]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.080      ; 1.946      ;
; 1.657 ; led:u3|counter[15] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.078      ; 1.947      ;
; 1.665 ; led:u3|counter[12] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.079      ; 1.956      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'adc:u5|rd'                                                                           ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.989 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.167      ;
; -4.989 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.167      ;
; -4.986 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.316     ; 5.161      ;
; -4.985 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.163      ;
; -4.985 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.163      ;
; -4.985 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.163      ;
; -4.985 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.163      ;
; -4.985 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.163      ;
; -4.985 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.163      ;
; -4.974 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.334     ; 5.131      ;
; -4.974 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.334     ; 5.131      ;
; -4.974 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 5.130      ;
; -4.972 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.323     ; 5.140      ;
; -4.972 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.323     ; 5.140      ;
; -4.972 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.323     ; 5.140      ;
; -4.971 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.323     ; 5.139      ;
; -4.971 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.323     ; 5.139      ;
; -4.971 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.323     ; 5.139      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.308     ; 5.153      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.144      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.144      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.144      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.144      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.314     ; 5.147      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.314     ; 5.147      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.319     ; 5.142      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.319     ; 5.142      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.330     ; 5.131      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.330     ; 5.131      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.144      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.308     ; 5.153      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.308     ; 5.153      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.313     ; 5.148      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.970 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.312     ; 5.149      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.321     ; 5.139      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.321     ; 5.139      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.143      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.321     ; 5.139      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.321     ; 5.139      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.321     ; 5.139      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.320     ; 5.140      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.320     ; 5.140      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.324     ; 5.136      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.324     ; 5.136      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.332     ; 5.128      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.332     ; 5.128      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.143      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.143      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.143      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.320     ; 5.140      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.320     ; 5.140      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.321     ; 5.139      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.143      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.320     ; 5.140      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.314     ; 5.146      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.314     ; 5.146      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.325     ; 5.135      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.324     ; 5.136      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.317     ; 5.143      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.324     ; 5.136      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.314     ; 5.146      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.325     ; 5.135      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.324     ; 5.136      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.315     ; 5.145      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.329     ; 5.131      ;
; -4.969 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.318     ; 5.142      ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'fsmc_nadv'                                                                                     ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.882 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 5.133      ;
; -4.882 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 5.133      ;
; -4.882 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 5.133      ;
; -4.882 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 5.133      ;
; -4.882 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 5.133      ;
; -4.641 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.892      ;
; -4.641 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.892      ;
; -4.641 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.892      ;
; -4.641 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.892      ;
; -4.641 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.892      ;
; -4.628 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.879      ;
; -4.628 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.879      ;
; -4.628 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.879      ;
; -4.628 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.879      ;
; -4.628 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.879      ;
; -4.575 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.826      ;
; -4.575 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.826      ;
; -4.575 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.826      ;
; -4.575 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.826      ;
; -4.575 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.826      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.533 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 5.148      ;
; -4.380 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.631      ;
; -4.380 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.631      ;
; -4.380 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.631      ;
; -4.380 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.631      ;
; -4.380 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.631      ;
; -4.329 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.580      ;
; -4.329 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.580      ;
; -4.329 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.580      ;
; -4.329 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.580      ;
; -4.329 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.580      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.292 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.907      ;
; -4.291 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.542      ;
; -4.291 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.542      ;
; -4.291 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.542      ;
; -4.291 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.542      ;
; -4.291 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.740     ; 4.542      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.276 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.891      ;
; -4.234 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.077     ; 5.148      ;
; -4.234 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.077     ; 5.148      ;
; -4.234 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.077     ; 5.148      ;
; -4.234 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.077     ; 5.148      ;
; -4.234 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.077     ; 5.148      ;
; -4.234 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.077     ; 5.148      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.223 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.838      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
; -4.028 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.376     ; 4.643      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'busy'                                                                                ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.414 ; rst:u2|cnt_rst[2] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.653      ;
; -3.414 ; rst:u2|cnt_rst[2] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.653      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.382 ; rst:u2|cnt_rst[2] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.659      ;
; -3.182 ; rst:u2|cnt_rst[4] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.421      ;
; -3.182 ; rst:u2|cnt_rst[4] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.421      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.150 ; rst:u2|cnt_rst[4] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.427      ;
; -3.129 ; rst:u2|cnt_rst[5] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.368      ;
; -3.129 ; rst:u2|cnt_rst[5] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.368      ;
; -3.113 ; rst:u2|cnt_rst[0] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.352      ;
; -3.113 ; rst:u2|cnt_rst[0] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.352      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.097 ; rst:u2|cnt_rst[5] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.374      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -3.081 ; rst:u2|cnt_rst[0] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.358      ;
; -2.934 ; rst:u2|cnt_rst[3] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.173      ;
; -2.934 ; rst:u2|cnt_rst[3] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.173      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.902 ; rst:u2|cnt_rst[3] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.179      ;
; -2.881 ; rst:u2|cnt_rst[7] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.120      ;
; -2.881 ; rst:u2|cnt_rst[7] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.120      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.849 ; rst:u2|cnt_rst[7] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.126      ;
; -2.839 ; rst:u2|cnt_rst[1] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.078      ;
; -2.839 ; rst:u2|cnt_rst[1] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 4.078      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.807 ; rst:u2|cnt_rst[1] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.286      ; 4.084      ;
; -2.566 ; rst:u2|cnt_rst[6] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 3.805      ;
; -2.566 ; rst:u2|cnt_rst[6] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.248      ; 3.805      ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                             ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -3.048 ; busy              ; adc:u5|rd_cnt[1]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 3.528      ;
; -3.048 ; busy              ; adc:u5|rd_cnt[2]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 3.528      ;
; -3.048 ; busy              ; adc:u5|rd_cnt[3]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 3.528      ;
; -3.048 ; busy              ; adc:u5|rd_cnt[4]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 3.528      ;
; -3.048 ; busy              ; adc:u5|rd_cnt[0]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 3.528      ;
; -2.877 ; busy              ; adc:u5|rd              ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 3.357      ;
; -2.547 ; busy              ; adc:u5|rd_cnt[1]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 3.527      ;
; -2.547 ; busy              ; adc:u5|rd_cnt[2]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 3.527      ;
; -2.547 ; busy              ; adc:u5|rd_cnt[3]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 3.527      ;
; -2.547 ; busy              ; adc:u5|rd_cnt[4]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 3.527      ;
; -2.547 ; busy              ; adc:u5|rd_cnt[0]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 3.527      ;
; -2.450 ; busy              ; adc:u5|rd              ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 3.430      ;
; -2.271 ; busy              ; adc:u5|invalid_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|invalid_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|invalid_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|invalid_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|invalid_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|rd_low_cnt[1]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|rd_low_cnt[2]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|rd_low_cnt[3]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|rd_low_cnt[4]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.271 ; busy              ; adc:u5|rd_low_cnt[0]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.040      ; 2.752      ;
; -2.243 ; busy              ; adc:u5|command.00000   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -2.243 ; busy              ; adc:u5|command.00001   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -2.243 ; busy              ; adc:u5|rd_high_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -2.243 ; busy              ; adc:u5|rd_high_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -2.243 ; busy              ; adc:u5|rd_high_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -2.243 ; busy              ; adc:u5|rd_high_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -2.243 ; busy              ; adc:u5|rd_high_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -2.243 ; busy              ; adc:u5|command.00010   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.039      ; 2.723      ;
; -1.788 ; busy              ; adc:u5|invalid_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|invalid_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|invalid_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|invalid_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|invalid_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|rd_low_cnt[1]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|rd_low_cnt[2]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|rd_low_cnt[3]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|rd_low_cnt[4]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.788 ; busy              ; adc:u5|rd_low_cnt[0]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.040      ; 2.769      ;
; -1.754 ; busy              ; adc:u5|command.00000   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; -1.754 ; busy              ; adc:u5|command.00001   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; -1.754 ; busy              ; adc:u5|rd_high_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; -1.754 ; busy              ; adc:u5|rd_high_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; -1.754 ; busy              ; adc:u5|rd_high_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; -1.754 ; busy              ; adc:u5|rd_high_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; -1.754 ; busy              ; adc:u5|rd_high_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; -1.754 ; busy              ; adc:u5|command.00010   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.039      ; 2.734      ;
; 11.476 ; rst:u2|cnt_rst[2] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.917     ; 5.418      ;
; 11.708 ; rst:u2|cnt_rst[4] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.917     ; 5.186      ;
; 11.761 ; rst:u2|cnt_rst[5] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.917     ; 5.133      ;
; 11.777 ; rst:u2|cnt_rst[0] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.917     ; 5.117      ;
; 11.956 ; rst:u2|cnt_rst[3] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.917     ; 4.938      ;
; 11.978 ; rst:u2|cnt_rst[2] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.819     ; 5.154      ;
; 11.978 ; rst:u2|cnt_rst[2] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.819     ; 5.154      ;
; 11.980 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 5.151      ;
; 11.980 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 5.151      ;
; 11.980 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 5.151      ;
; 11.980 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 5.151      ;
; 11.980 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 5.151      ;
; 11.997 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.806     ; 5.148      ;
; 12.000 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.817     ; 5.134      ;
; 12.000 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.817     ; 5.134      ;
; 12.000 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.824     ; 5.127      ;
; 12.000 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.818     ; 5.133      ;
; 12.000 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.818     ; 5.133      ;
; 12.009 ; rst:u2|cnt_rst[7] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.917     ; 4.885      ;
; 12.051 ; rst:u2|cnt_rst[1] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.917     ; 4.843      ;
; 12.219 ; rst:u2|cnt_rst[0] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.819     ; 4.913      ;
; 12.219 ; rst:u2|cnt_rst[0] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.819     ; 4.913      ;
; 12.221 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.910      ;
; 12.221 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.910      ;
; 12.221 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.910      ;
; 12.221 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.910      ;
; 12.221 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.910      ;
; 12.238 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.806     ; 4.907      ;
; 12.241 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.817     ; 4.893      ;
; 12.241 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.817     ; 4.893      ;
; 12.241 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.824     ; 4.886      ;
; 12.241 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.818     ; 4.892      ;
; 12.241 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.818     ; 4.892      ;
; 12.241 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.890      ;
; 12.241 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.890      ;
; 12.241 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.890      ;
; 12.241 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.890      ;
; 12.241 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.890      ;
; 12.242 ; rst:u2|cnt_rst[4] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.819     ; 4.890      ;
; 12.242 ; rst:u2|cnt_rst[4] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.819     ; 4.890      ;
; 12.254 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.806     ; 4.891      ;
; 12.254 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.817     ; 4.880      ;
; 12.254 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.817     ; 4.880      ;
; 12.254 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.818     ; 4.879      ;
; 12.254 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.818     ; 4.879      ;
; 12.255 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.824     ; 4.872      ;
; 12.294 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.837      ;
; 12.294 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.837      ;
; 12.294 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.837      ;
; 12.294 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.837      ;
; 12.294 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.820     ; 4.837      ;
; 12.295 ; rst:u2|cnt_rst[5] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.819     ; 4.837      ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'fsmc_cs'                                                                                           ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.615 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 5.148      ;
; -2.615 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 5.148      ;
; -2.374 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.907      ;
; -2.374 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.907      ;
; -2.358 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.891      ;
; -2.358 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.891      ;
; -2.342 ; rst:u2|cnt_rst[2] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.295      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.335 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.288      ;
; -2.305 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.838      ;
; -2.305 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.838      ;
; -2.110 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.643      ;
; -2.110 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.643      ;
; -2.110 ; rst:u2|cnt_rst[4] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.063      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.103 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.056      ;
; -2.062 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.595      ;
; -2.062 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.595      ;
; -2.057 ; rst:u2|cnt_rst[5] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.010      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.050 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 4.003      ;
; -2.041 ; rst:u2|cnt_rst[0] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.994      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.034 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.987      ;
; -2.024 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.557      ;
; -2.024 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.552      ; 4.557      ;
; -1.862 ; rst:u2|cnt_rst[3] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.815      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.855 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.808      ;
; -1.809 ; rst:u2|cnt_rst[7] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.762      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.802 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.755      ;
; -1.767 ; rst:u2|cnt_rst[1] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.720      ;
; -1.760 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.713      ;
; -1.760 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.713      ;
; -1.760 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.713      ;
; -1.760 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.713      ;
; -1.760 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.713      ;
; -1.760 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.713      ;
; -1.760 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.472      ; 3.713      ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'busy'                                                                                                                        ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.274 ; adc:u5|sample_start_r3 ; adc:u5|address[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.235      ; 2.253      ;
; -1.240 ; adc:u5|sample_start_r3 ; adc:u5|wr_state[0] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.195      ; 2.247      ;
; -1.240 ; adc:u5|sample_start_r3 ; adc:u5|wr_state[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.195      ; 2.247      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.366 ; adc:u5|sample_start_r1 ; adc:u5|address[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.241      ; 3.167      ;
; -0.332 ; adc:u5|sample_start_r1 ; adc:u5|wr_state[0] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.201      ; 3.161      ;
; -0.332 ; adc:u5|sample_start_r1 ; adc:u5|wr_state[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 3.201      ; 3.161      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.679  ; rst:u2|cnt_rst[6]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.443      ;
; 2.713  ; rst:u2|cnt_rst[6]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.437      ;
; 2.713  ; rst:u2|cnt_rst[6]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.437      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.940  ; rst:u2|cnt_rst[1]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.704      ;
; 2.974  ; rst:u2|cnt_rst[1]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.698      ;
; 2.974  ; rst:u2|cnt_rst[1]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.698      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 2.993  ; rst:u2|cnt_rst[3]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.757      ;
; 3.027  ; rst:u2|cnt_rst[3]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.751      ;
; 3.027  ; rst:u2|cnt_rst[3]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.751      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.068  ; rst:u2|cnt_rst[7]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 3.832      ;
; 3.102  ; rst:u2|cnt_rst[7]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.826      ;
; 3.102  ; rst:u2|cnt_rst[7]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.482      ; 3.826      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.246  ; rst:u2|cnt_rst[5]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.010      ;
; 3.247  ; rst:u2|cnt_rst[4]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.011      ;
; 3.247  ; rst:u2|cnt_rst[4]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.011      ;
; 3.247  ; rst:u2|cnt_rst[4]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.011      ;
; 3.247  ; rst:u2|cnt_rst[4]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.522      ; 4.011      ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'fsmc_cs'                                                                                                                                 ;
+--------+----------------------+----------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                          ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[1]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[3]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[4]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[5]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[6]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[7]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[8]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[9]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[10]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.737 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[11]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.522      ;
; -0.730 ; adc:u5|read_start_r3 ; adc:u5|rden_r~_emulated          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.529      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[1]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[3]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[4]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[5]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[6]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[7]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[8]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[9]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[10]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.668 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[11]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.591      ;
; -0.661 ; adc:u5|read_start_r2 ; adc:u5|rden_r~_emulated          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.467      ; 3.598      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.629  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.136      ;
; 1.636  ; rst:u2|cnt_rst[6]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.143      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.890  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.397      ;
; 1.897  ; rst:u2|cnt_rst[1]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.404      ;
; 1.929  ; rst:u2|cnt_rst[6]    ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.839      ; 4.020      ;
; 1.929  ; rst:u2|cnt_rst[6]    ; fsmc_ctrl:u4|sample_start_r      ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.839      ; 4.020      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.943  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.450      ;
; 1.950  ; rst:u2|cnt_rst[3]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.457      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.018  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.525      ;
; 2.025  ; rst:u2|cnt_rst[7]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.532      ;
; 2.190  ; rst:u2|cnt_rst[1]    ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.839      ; 4.281      ;
; 2.190  ; rst:u2|cnt_rst[1]    ; fsmc_ctrl:u4|sample_start_r      ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.839      ; 4.281      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.196  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.703      ;
; 2.197  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.704      ;
; 2.197  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.704      ;
; 2.197  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.704      ;
; 2.197  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.704      ;
; 2.197  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.704      ;
; 2.197  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.755      ; 3.704      ;
+--------+----------------------+----------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                 ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 1.782 ; busy                 ; adc:u5|command.00000  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.782 ; busy                 ; adc:u5|command.00001  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.782 ; busy                 ; adc:u5|rd_high_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.782 ; busy                 ; adc:u5|rd_high_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.782 ; busy                 ; adc:u5|rd_high_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.782 ; busy                 ; adc:u5|rd_high_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.782 ; busy                 ; adc:u5|rd_high_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.782 ; busy                 ; adc:u5|command.00010  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.638      ;
; 1.816 ; busy                 ; adc:u5|invalid_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|invalid_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|invalid_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|invalid_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|invalid_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|rd_low_cnt[1]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|rd_low_cnt[2]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|rd_low_cnt[3]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|rd_low_cnt[4]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.816 ; busy                 ; adc:u5|rd_low_cnt[0]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.534      ; 2.672      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 1.972 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.263      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.049 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.340      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.240 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.531      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[6]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[5]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[9]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[7]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.249 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[8]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.539      ;
; 2.263 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.554      ;
; 2.263 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.554      ;
; 2.263 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.554      ;
; 2.263 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.554      ;
; 2.263 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.554      ;
; 2.263 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.554      ;
; 2.270 ; busy                 ; adc:u5|command.00000  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.270 ; busy                 ; adc:u5|command.00001  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.270 ; busy                 ; adc:u5|rd_high_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.270 ; busy                 ; adc:u5|rd_high_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.270 ; busy                 ; adc:u5|rd_high_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.270 ; busy                 ; adc:u5|rd_high_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.270 ; busy                 ; adc:u5|rd_high_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.270 ; busy                 ; adc:u5|command.00010  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.626      ;
; 2.297 ; busy                 ; adc:u5|invalid_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|invalid_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|invalid_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|invalid_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|invalid_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|rd_low_cnt[1]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|rd_low_cnt[2]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|rd_low_cnt[3]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|rd_low_cnt[4]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.297 ; busy                 ; adc:u5|rd_low_cnt[0]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.534      ; 2.653      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.317 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.608      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[6]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[5]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[9]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[7]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.326 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[8]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.616      ;
; 2.327 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.618      ;
; 2.327 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.618      ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'fsmc_nadv'                                                                                     ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 3.637 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.020      ;
; 3.637 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.020      ;
; 3.637 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.020      ;
; 3.637 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.020      ;
; 3.637 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.020      ;
; 3.637 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.020      ;
; 3.898 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.281      ;
; 3.898 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.281      ;
; 3.898 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.281      ;
; 3.898 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.281      ;
; 3.898 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.281      ;
; 3.898 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.281      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.948 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.020      ;
; 3.951 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.334      ;
; 3.951 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.334      ;
; 3.951 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.334      ;
; 3.951 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.334      ;
; 3.951 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.334      ;
; 3.951 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.334      ;
; 4.025 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.408      ;
; 4.025 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.408      ;
; 4.025 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.408      ;
; 4.025 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.408      ;
; 4.025 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.408      ;
; 4.025 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.408      ;
; 4.204 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.587      ;
; 4.204 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.587      ;
; 4.204 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.587      ;
; 4.204 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.587      ;
; 4.204 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.587      ;
; 4.204 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.587      ;
; 4.205 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.588      ;
; 4.205 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.588      ;
; 4.205 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.588      ;
; 4.205 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.588      ;
; 4.205 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.588      ;
; 4.205 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.588      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.209 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.281      ;
; 4.226 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.609      ;
; 4.226 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.609      ;
; 4.226 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.609      ;
; 4.226 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.609      ;
; 4.226 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.609      ;
; 4.226 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.609      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.262 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.334      ;
; 4.314 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.550     ; 4.006      ;
; 4.314 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.550     ; 4.006      ;
; 4.314 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.550     ; 4.006      ;
; 4.314 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.550     ; 4.006      ;
; 4.314 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.550     ; 4.006      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.336 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.170     ; 4.408      ;
; 4.421 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.804      ;
; 4.421 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.804      ;
; 4.421 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.804      ;
; 4.421 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.804      ;
; 4.421 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.141      ; 4.804      ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'adc:u5|rd'                                                                           ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.011      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.011      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.091     ; 4.006      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.080     ; 4.017      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.080     ; 4.017      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.080     ; 4.017      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.080     ; 4.017      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.080     ; 4.017      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.079     ; 4.018      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.079     ; 4.018      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.007      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.080     ; 4.017      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.079     ; 4.018      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.007      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.080     ; 4.017      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.020      ;
; 4.355 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.091     ; 4.006      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.087     ; 4.011      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.012      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.015      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.087     ; 4.011      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.097     ; 4.001      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.073     ; 4.025      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.089     ; 4.009      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.008      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.089     ; 4.009      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.082     ; 4.016      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.082     ; 4.016      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.015      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.015      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.082     ; 4.016      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.015      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.081     ; 4.017      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.087     ; 4.011      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.015      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.079     ; 4.019      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.008      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.015      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.008      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.091     ; 4.007      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.008      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.008      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.091     ; 4.007      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.079     ; 4.019      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.090     ; 4.008      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.081     ; 4.017      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.084     ; 4.014      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.084     ; 4.014      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.084     ; 4.014      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.084     ; 4.014      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.084     ; 4.014      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.084     ; 4.014      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.015      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.098     ; 4.000      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.097     ; 4.001      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.098     ; 4.000      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.096     ; 4.002      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.021      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.082     ; 4.016      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.021      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.073     ; 4.025      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.073     ; 4.025      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.092     ; 4.006      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.078     ; 4.020      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.077     ; 4.021      ;
; 4.356 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.092     ; 4.006      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.013      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.013      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.098     ; 4.001      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.098     ; 4.001      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.083     ; 4.016      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.013      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.013      ;
; 4.357 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.086     ; 4.013      ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'busy'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; busy  ; Rise       ; busy                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[0]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[10]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[11]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[1]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[2]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[3]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[4]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[5]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[6]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[7]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[8]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[9]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|wr_state[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|wr_state[1]                                                                                               ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|wr_state[0]                                                                                               ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|wr_state[1]                                                                                               ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[0]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[10]                                                                                               ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[11]                                                                                               ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[1]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[2]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[3]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[4]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[5]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[6]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[7]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[8]                                                                                                ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[9]                                                                                                ;
; 0.223  ; 0.458        ; 0.235          ; Low Pulse Width  ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 0.223  ; 0.458        ; 0.235          ; Low Pulse Width  ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_we_reg       ;
; 0.225  ; 0.460        ; 0.235          ; Low Pulse Width  ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 0.228  ; 0.463        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; 0.229  ; 0.464        ; 0.235          ; Low Pulse Width  ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 0.229  ; 0.464        ; 0.235          ; Low Pulse Width  ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ;
; 0.230  ; 0.465        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.230  ; 0.465        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.230  ; 0.465        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; 0.231  ; 0.466        ; 0.235          ; Low Pulse Width  ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 0.231  ; 0.466        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 0.231  ; 0.466        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_we_reg        ;
; 0.232  ; 0.467        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 0.233  ; 0.468        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.233  ; 0.468        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.233  ; 0.468        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.233  ; 0.468        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.233  ; 0.468        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 0.233  ; 0.468        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; 0.234  ; 0.469        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 0.234  ; 0.469        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 0.235  ; 0.470        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 0.235  ; 0.470        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_we_reg        ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fsmc_cs'                                                                                                                                                ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fsmc_cs ; Rise       ; fsmc_cs                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|rden_r~_emulated                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|sample_start_r                                                                                      ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ;
; 0.138  ; 0.358        ; 0.220          ; High Pulse Width ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|sample_start_r                                                                                      ;
; 0.186  ; 0.421        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ;
; 0.186  ; 0.421        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ;
; 0.186  ; 0.421        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ;
; 0.186  ; 0.421        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ;
; 0.188  ; 0.423        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 0.188  ; 0.423        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ;
; 0.188  ; 0.423        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.188  ; 0.423        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ;
; 0.188  ; 0.423        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 0.188  ; 0.423        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ;
; 0.189  ; 0.424        ; 0.235          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[0]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[10]                                                                                       ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[11]                                                                                       ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[1]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[2]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[3]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[4]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[5]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[6]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[7]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[8]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[9]                                                                                        ;
; 0.203  ; 0.391        ; 0.188          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|rden_r~_emulated                                                                                          ;
; 0.335  ; 0.570        ; 0.235          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.335  ; 0.570        ; 0.235          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ;
; 0.335  ; 0.570        ; 0.235          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ;
; 0.335  ; 0.570        ; 0.235          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ;
; 0.335  ; 0.570        ; 0.235          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 0.335  ; 0.570        ; 0.235          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ;
; 0.335  ; 0.570        ; 0.235          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fsmc_nadv'                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fsmc_nadv ; Rise       ; fsmc_nadv                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; 0.155  ; 0.375        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; 0.221  ; 0.441        ; 0.220          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; 0.393  ; 0.581        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[1]|clk        ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[2]|clk        ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[3]|clk        ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[4]|clk        ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[5]|clk        ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[6]|clk        ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_nadv~input|o            ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[10]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[11]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[12]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[13]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[14]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[15]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[16]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[17]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[18]|clk       ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[7]|clk        ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[8]|clk        ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[9]|clk        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[0]|clk        ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[19]|clk       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[20]|clk       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[21]|clk       ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[22]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_nadv~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_nadv~input|i            ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[0]|clk        ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[19]|clk       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[20]|clk       ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[21]|clk       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'adc:u5|rd'                                            ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[12] ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00000   ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00001   ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00010   ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[0]  ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[1]  ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[2]  ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[3]  ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[4]  ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r2   ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r3   ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r2 ;
; 9.699 ; 9.919        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r3 ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[0]  ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[1]  ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[2]  ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[3]  ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[4]  ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[0]   ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[1]   ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[2]   ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[3]   ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[4]   ;
; 9.700 ; 9.920        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r1 ;
; 9.701 ; 9.921        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[0]       ;
; 9.701 ; 9.921        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[1]       ;
; 9.701 ; 9.921        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[2]       ;
; 9.701 ; 9.921        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[3]       ;
; 9.701 ; 9.921        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[4]       ;
; 9.702 ; 9.922        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r1   ;
; 9.703 ; 9.923        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[0]   ;
; 9.703 ; 9.923        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[1]   ;
; 9.703 ; 9.923        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[2]   ;
; 9.703 ; 9.923        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[3]   ;
; 9.703 ; 9.923        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[4]   ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy2           ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_sig        ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[0]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[1]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[2]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[3]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[4]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_r         ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[0]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[1]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[2]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[3]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[4]    ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_r         ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[0]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[1]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[2]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[3]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[4]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[5]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[6]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[7]       ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_r            ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[0]        ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[1]        ;
; 9.705 ; 9.925        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[2]        ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[0]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[1]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[2]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[3]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[4]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[5]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[6]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[7]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[8]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[9]     ;
; 9.706 ; 9.926        ; 0.220          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd              ;
; 9.805 ; 9.963        ; 0.158          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy1           ;
; 9.883 ; 10.036       ; 0.153          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy1           ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[0]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[1]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[2]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[3]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[4]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[5]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[6]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[7]       ;
; 9.884 ; 10.072       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_r            ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy2           ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[0]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[1]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[2]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[3]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[4]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[5]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[6]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[7]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[8]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[9]     ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_sig        ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[0]    ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[1]    ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[2]    ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[3]    ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[4]    ;
; 9.885 ; 10.073       ; 0.188          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_r         ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25m'                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[0]                                        ;
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[1]                                        ;
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[2]                                        ;
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[3]                                        ;
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[4]                                        ;
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[5]                                        ;
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[6]                                        ;
; 19.765 ; 19.985       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[7]                                        ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[13]                                       ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[14]                                       ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[16]                                       ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[17]                                       ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[18]                                       ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[21]                                       ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[22]                                       ;
; 19.767 ; 19.987       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|led                                               ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[11]                                       ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[15]                                       ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[19]                                       ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[1]                                        ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[20]                                       ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[23]                                       ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[2]                                        ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[3]                                        ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[4]                                        ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[5]                                        ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[6]                                        ;
; 19.770 ; 19.990       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[8]                                        ;
; 19.771 ; 19.991       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[0]                                        ;
; 19.771 ; 19.991       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[10]                                       ;
; 19.771 ; 19.991       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[12]                                       ;
; 19.771 ; 19.991       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[7]                                        ;
; 19.771 ; 19.991       ; 0.220          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[9]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[0]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[10]                                       ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[11]                                       ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[12]                                       ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[15]                                       ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[19]                                       ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[1]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[20]                                       ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[23]                                       ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[2]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[3]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[4]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[5]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[6]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[7]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[8]                                        ;
; 19.821 ; 20.009       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[9]                                        ;
; 19.823 ; 20.011       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[13]                                       ;
; 19.823 ; 20.011       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[14]                                       ;
; 19.823 ; 20.011       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[16]                                       ;
; 19.823 ; 20.011       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[17]                                       ;
; 19.823 ; 20.011       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[18]                                       ;
; 19.823 ; 20.011       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[21]                                       ;
; 19.823 ; 20.011       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[22]                                       ;
; 19.824 ; 20.012       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|led                                               ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[0]                                        ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[1]                                        ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[2]                                        ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[3]                                        ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[4]                                        ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[5]                                        ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[6]                                        ;
; 19.825 ; 20.013       ; 0.188          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[7]                                        ;
; 19.910 ; 19.910       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.910 ; 19.910       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.954 ; 19.954       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.960 ; 19.960       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[0]|clk                                        ;
; 19.960 ; 19.960       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[10]|clk                                       ;
; 19.960 ; 19.960       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[12]|clk                                       ;
; 19.960 ; 19.960       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[7]|clk                                        ;
; 19.960 ; 19.960       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[9]|clk                                        ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[11]|clk                                       ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[15]|clk                                       ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[19]|clk                                       ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[1]|clk                                        ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[20]|clk                                       ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[23]|clk                                       ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[2]|clk                                        ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[3]|clk                                        ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[4]|clk                                        ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[5]|clk                                        ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[6]|clk                                        ;
; 19.961 ; 19.961       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[8]|clk                                        ;
; 19.963 ; 19.963       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[13]|clk                                       ;
; 19.963 ; 19.963       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[14]|clk                                       ;
; 19.963 ; 19.963       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[16]|clk                                       ;
; 19.963 ; 19.963       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[17]|clk                                       ;
; 19.963 ; 19.963       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[18]|clk                                       ;
; 19.963 ; 19.963       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[21]|clk                                       ;
; 19.963 ; 19.963       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[22]|clk                                       ;
; 19.964 ; 19.964       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|led|clk                                               ;
; 19.965 ; 19.965       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~inputclkctrl|inclk[0]                            ;
; 19.965 ; 19.965       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~inputclkctrl|outclk                              ;
; 19.965 ; 19.965       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[0]|clk                                        ;
; 19.965 ; 19.965       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[1]|clk                                        ;
; 19.965 ; 19.965       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[2]|clk                                        ;
; 19.965 ; 19.965       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[3]|clk                                        ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; 3.958 ; 4.094 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; 2.537 ; 2.801 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; 2.882 ; 3.143 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; 3.193 ; 3.406 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; 3.055 ; 3.261 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; 3.481 ; 3.676 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; 2.525 ; 2.782 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; 2.925 ; 3.146 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; 3.738 ; 3.894 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; 3.958 ; 4.094 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; 3.051 ; 3.204 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; 3.298 ; 3.519 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; 3.785 ; 3.924 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; 3.108 ; 3.374 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; 2.790 ; 3.078 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; 3.146 ; 3.389 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; 3.205 ; 3.514 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; 2.460 ; 2.707 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; 1.914 ; 2.154 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; 1.926 ; 2.162 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; 2.086 ; 2.341 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; 2.219 ; 2.454 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; 2.251 ; 2.480 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; 2.279 ; 2.510 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; 2.460 ; 2.707 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; 2.810 ; 3.013 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 2.615 ; 2.821 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 1.480 ; 1.692 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 1.450 ; 1.654 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 2.269 ; 2.417 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 2.086 ; 2.294 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 1.877 ; 2.072 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 2.130 ; 2.320 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 2.437 ; 2.616 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 2.546 ; 2.765 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 2.547 ; 2.760 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 2.515 ; 2.743 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 2.312 ; 2.514 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 2.810 ; 2.986 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 2.804 ; 3.013 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 2.513 ; 2.734 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 2.343 ; 2.547 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; 1.221 ; 1.264 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; -1.524 ; -1.771 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; -1.746 ; -1.945 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; -1.718 ; -1.922 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; -2.131 ; -2.356 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; -2.171 ; -2.378 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; -1.987 ; -2.240 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; -1.779 ; -2.000 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; -1.788 ; -1.999 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; -2.110 ; -2.319 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; -2.402 ; -2.588 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; -1.524 ; -1.771 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; -2.002 ; -2.277 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; -1.941 ; -2.101 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; -2.087 ; -2.350 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; -2.053 ; -2.319 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; -2.009 ; -2.230 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; -1.955 ; -2.131 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; -1.454 ; -1.669 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; -1.454 ; -1.669 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; -1.465 ; -1.677 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; -1.636 ; -1.877 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; -1.778 ; -1.989 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; -1.808 ; -2.013 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; -1.836 ; -2.043 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; -2.026 ; -2.259 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; -0.984 ; -1.165 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; -2.158 ; -2.339 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; -1.014 ; -1.202 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; -0.984 ; -1.165 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; -1.771 ; -1.898 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; -1.612 ; -1.809 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; -1.396 ; -1.567 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; -1.655 ; -1.834 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; -1.974 ; -2.142 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; -2.079 ; -2.285 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; -2.080 ; -2.280 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; -2.049 ; -2.264 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; -1.837 ; -2.017 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; -2.315 ; -2.469 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; -2.327 ; -2.523 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; -2.046 ; -2.254 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; -1.868 ; -2.048 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; -0.565 ; -0.607 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;        ; 5.425  ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 5.175  ;        ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 7.971  ; 7.843  ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 17.938 ; 17.961 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 15.728 ; 15.771 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 16.954 ; 16.923 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 15.611 ; 15.547 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 16.360 ; 16.320 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 14.139 ; 14.162 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 16.716 ; 16.549 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 15.726 ; 15.794 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 15.888 ; 15.891 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 17.938 ; 17.961 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 15.054 ; 15.029 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 16.903 ; 16.986 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 15.206 ; 15.219 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 15.820 ; 15.915 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 17.761 ; 17.900 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 17.515 ; 17.561 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 16.940 ; 16.870 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 19.642 ; 19.341 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 17.143 ; 16.789 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 18.978 ; 18.318 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 18.422 ; 17.857 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 18.466 ; 18.059 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 17.044 ; 16.682 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 18.753 ; 18.104 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 17.791 ; 17.385 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 17.652 ; 17.225 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 19.198 ; 18.744 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 17.015 ; 16.584 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 18.612 ; 18.249 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 17.503 ; 17.088 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 17.163 ; 16.841 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 19.642 ; 19.341 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 19.271 ; 18.817 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 18.191 ; 17.735 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 20.067 ; 20.118 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 17.857 ; 17.928 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 19.083 ; 19.080 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 17.740 ; 17.704 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 18.489 ; 18.477 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 16.268 ; 16.319 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 18.845 ; 18.706 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 17.855 ; 17.951 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 18.017 ; 18.048 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 20.067 ; 20.118 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 17.183 ; 17.186 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 19.032 ; 19.143 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 17.335 ; 17.376 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 17.949 ; 18.072 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 19.890 ; 20.057 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 19.644 ; 19.718 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 19.069 ; 19.027 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 5.839  ; 5.619  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 6.750  ; 6.840  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 4.845  ; 5.047  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 6.205  ; 6.209  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;        ; 5.235  ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 4.991  ;        ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 7.699  ; 7.573  ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 12.852 ; 12.873 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 13.833 ; 13.861 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 13.713 ; 13.631 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 13.373 ; 13.276 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 14.127 ; 14.061 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 13.084 ; 13.100 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 14.392 ; 14.195 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 13.645 ; 13.668 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 13.626 ; 13.657 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 14.660 ; 14.596 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 12.852 ; 12.873 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 14.798 ; 14.818 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 13.140 ; 13.207 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 12.945 ; 12.992 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 14.941 ; 15.055 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 15.075 ; 14.984 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 14.573 ; 14.472 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 12.852 ; 12.873 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 13.833 ; 13.861 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 13.713 ; 13.631 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 13.373 ; 13.276 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 14.127 ; 14.061 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 13.084 ; 13.100 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 14.392 ; 14.195 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 13.645 ; 13.668 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 13.626 ; 13.657 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 14.660 ; 14.596 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 12.852 ; 12.873 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 14.798 ; 14.818 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 13.140 ; 13.207 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 12.945 ; 12.992 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 14.941 ; 15.055 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 15.075 ; 14.984 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 14.573 ; 14.472 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 11.654 ; 11.569 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 12.649 ; 12.554 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 12.584 ; 12.349 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 12.244 ; 11.994 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 12.952 ; 12.770 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 11.875 ; 11.811 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 13.208 ; 12.888 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 12.516 ; 12.386 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 12.505 ; 12.372 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 13.451 ; 13.307 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 11.654 ; 11.569 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 13.596 ; 13.527 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 12.011 ; 11.925 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 11.743 ; 11.701 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 13.739 ; 13.764 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 13.873 ; 13.693 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 13.398 ; 13.156 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 4.590  ; 4.451  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 6.103  ; 6.188  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 4.211  ; 4.408  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 5.579  ; 5.582  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; fsmc_rd    ; fsmc_db[0]  ; 18.823 ; 10.887 ; 11.492 ; 19.157 ;
; fsmc_rd    ; fsmc_db[1]  ; 20.049 ; 10.628 ; 11.197 ; 20.309 ;
; fsmc_rd    ; fsmc_db[2]  ; 18.706 ; 10.528 ; 11.099 ; 18.933 ;
; fsmc_rd    ; fsmc_db[3]  ; 19.455 ; 11.661 ; 12.356 ; 19.706 ;
; fsmc_rd    ; fsmc_db[4]  ; 17.234 ; 11.277 ; 11.938 ; 17.548 ;
; fsmc_rd    ; fsmc_db[5]  ; 19.811 ; 11.261 ; 11.924 ; 19.935 ;
; fsmc_rd    ; fsmc_db[6]  ; 18.821 ; 11.314 ; 11.977 ; 19.180 ;
; fsmc_rd    ; fsmc_db[7]  ; 18.983 ; 11.314 ; 11.977 ; 19.277 ;
; fsmc_rd    ; fsmc_db[8]  ; 21.033 ; 11.649 ; 12.330 ; 21.347 ;
; fsmc_rd    ; fsmc_db[9]  ; 18.149 ; 11.649 ; 12.330 ; 18.415 ;
; fsmc_rd    ; fsmc_db[10] ; 19.998 ; 11.661 ; 12.356 ; 20.372 ;
; fsmc_rd    ; fsmc_db[11] ; 18.301 ; 11.649 ; 12.330 ; 18.605 ;
; fsmc_rd    ; fsmc_db[12] ; 18.915 ; 11.667 ; 12.361 ; 19.301 ;
; fsmc_rd    ; fsmc_db[13] ; 20.856 ; 11.667 ; 12.361 ; 21.286 ;
; fsmc_rd    ; fsmc_db[14] ; 20.610 ; 11.549 ; 12.232 ; 20.947 ;
; fsmc_rd    ; fsmc_db[15] ; 20.035 ; 11.285 ; 11.946 ; 20.256 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; fsmc_rd    ; fsmc_db[0]  ; 10.616 ; 10.477 ; 11.038 ; 10.899 ;
; fsmc_rd    ; fsmc_db[1]  ; 10.367 ; 10.228 ; 10.755 ; 10.616 ;
; fsmc_rd    ; fsmc_db[2]  ; 10.269 ; 10.128 ; 10.657 ; 10.516 ;
; fsmc_rd    ; fsmc_db[3]  ; 11.359 ; 11.220 ; 11.868 ; 11.729 ;
; fsmc_rd    ; fsmc_db[4]  ; 10.990 ; 10.851 ; 11.467 ; 11.328 ;
; fsmc_rd    ; fsmc_db[5]  ; 10.975 ; 10.836 ; 11.453 ; 11.314 ;
; fsmc_rd    ; fsmc_db[6]  ; 11.026 ; 10.887 ; 11.505 ; 11.366 ;
; fsmc_rd    ; fsmc_db[7]  ; 11.026 ; 10.887 ; 11.505 ; 11.366 ;
; fsmc_rd    ; fsmc_db[8]  ; 11.347 ; 11.208 ; 11.843 ; 11.704 ;
; fsmc_rd    ; fsmc_db[9]  ; 11.347 ; 11.208 ; 11.843 ; 11.704 ;
; fsmc_rd    ; fsmc_db[10] ; 11.359 ; 11.220 ; 11.868 ; 11.729 ;
; fsmc_rd    ; fsmc_db[11] ; 11.347 ; 11.208 ; 11.843 ; 11.704 ;
; fsmc_rd    ; fsmc_db[12] ; 11.365 ; 11.226 ; 11.873 ; 11.734 ;
; fsmc_rd    ; fsmc_db[13] ; 11.365 ; 11.226 ; 11.873 ; 11.734 ;
; fsmc_rd    ; fsmc_db[14] ; 11.249 ; 11.108 ; 11.745 ; 11.604 ;
; fsmc_rd    ; fsmc_db[15] ; 10.998 ; 10.859 ; 11.474 ; 11.335 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 7.713  ; 7.572  ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 8.106  ; 7.967  ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.811  ; 7.672  ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.713  ; 7.572  ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.970  ; 8.831  ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 8.552  ; 8.413  ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 8.538  ; 8.399  ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 8.591  ; 8.452  ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 8.591  ; 8.452  ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.944  ; 8.805  ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.944  ; 8.805  ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.970  ; 8.831  ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.944  ; 8.805  ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.975  ; 8.836  ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.975  ; 8.836  ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.846  ; 8.705  ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 8.560  ; 8.421  ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 7.713  ; 7.572  ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 8.106  ; 7.967  ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.811  ; 7.672  ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.713  ; 7.572  ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.970  ; 8.831  ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 8.552  ; 8.413  ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 8.538  ; 8.399  ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 8.591  ; 8.452  ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 8.591  ; 8.452  ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.944  ; 8.805  ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.944  ; 8.805  ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.970  ; 8.831  ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.944  ; 8.805  ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.975  ; 8.836  ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.975  ; 8.836  ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.846  ; 8.705  ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 8.560  ; 8.421  ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 9.870  ; 9.729  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 10.263 ; 10.124 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 9.968  ; 9.829  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 9.870  ; 9.729  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 11.127 ; 10.988 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 10.709 ; 10.570 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 10.695 ; 10.556 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 10.748 ; 10.609 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 10.748 ; 10.609 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 11.101 ; 10.962 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 11.101 ; 10.962 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 11.127 ; 10.988 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 11.101 ; 10.962 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 11.132 ; 10.993 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 11.132 ; 10.993 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 11.003 ; 10.862 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 10.717 ; 10.578 ; Rise       ; fsmc_nadv       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 7.469 ; 7.328 ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.850 ; 7.711 ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.567 ; 7.428 ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.469 ; 7.328 ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.680 ; 8.541 ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 8.279 ; 8.140 ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 8.265 ; 8.126 ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 8.317 ; 8.178 ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 8.317 ; 8.178 ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.655 ; 8.516 ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.655 ; 8.516 ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.680 ; 8.541 ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.655 ; 8.516 ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.685 ; 8.546 ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.685 ; 8.546 ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.557 ; 8.416 ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 8.286 ; 8.147 ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 7.469 ; 7.328 ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.850 ; 7.711 ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.567 ; 7.428 ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.469 ; 7.328 ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.680 ; 8.541 ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 8.279 ; 8.140 ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 8.265 ; 8.126 ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 8.317 ; 8.178 ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 8.317 ; 8.178 ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.655 ; 8.516 ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.655 ; 8.516 ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.680 ; 8.541 ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.655 ; 8.516 ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.685 ; 8.546 ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.685 ; 8.546 ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.557 ; 8.416 ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 8.286 ; 8.147 ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 8.316 ; 8.175 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 8.697 ; 8.558 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 8.414 ; 8.275 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 8.316 ; 8.175 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 9.527 ; 9.388 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 9.126 ; 8.987 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 9.112 ; 8.973 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 9.164 ; 9.025 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 9.164 ; 9.025 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 9.502 ; 9.363 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 9.502 ; 9.363 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 9.527 ; 9.388 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 9.502 ; 9.363 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 9.532 ; 9.393 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 9.532 ; 9.393 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 9.404 ; 9.263 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 9.133 ; 8.994 ; Rise       ; fsmc_nadv       ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 7.433     ; 7.574     ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.792     ; 7.931     ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.533     ; 7.672     ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.433     ; 7.574     ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.566     ; 8.705     ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 8.182     ; 8.321     ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 8.166     ; 8.305     ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 8.219     ; 8.358     ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 8.219     ; 8.358     ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.554     ; 8.693     ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.554     ; 8.693     ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.566     ; 8.705     ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.554     ; 8.693     ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.572     ; 8.711     ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.572     ; 8.711     ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.454     ; 8.595     ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 8.190     ; 8.329     ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 7.433     ; 7.574     ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.792     ; 7.931     ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.533     ; 7.672     ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.433     ; 7.574     ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.566     ; 8.705     ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 8.182     ; 8.321     ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 8.166     ; 8.305     ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 8.219     ; 8.358     ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 8.219     ; 8.358     ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.554     ; 8.693     ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.554     ; 8.693     ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.566     ; 8.705     ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.554     ; 8.693     ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.572     ; 8.711     ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.572     ; 8.711     ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.454     ; 8.595     ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 8.190     ; 8.329     ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 9.562     ; 9.703     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 9.921     ; 10.060    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 9.662     ; 9.801     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 9.562     ; 9.703     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 10.695    ; 10.834    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 10.311    ; 10.450    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 10.295    ; 10.434    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 10.348    ; 10.487    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 10.348    ; 10.487    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 10.683    ; 10.822    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 10.683    ; 10.822    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 10.695    ; 10.834    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 10.683    ; 10.822    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 10.701    ; 10.840    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 10.701    ; 10.840    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 10.583    ; 10.724    ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 10.319    ; 10.458    ; Rise       ; fsmc_nadv       ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 7.190     ; 7.331     ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.539     ; 7.678     ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.290     ; 7.429     ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.190     ; 7.331     ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.282     ; 8.421     ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.913     ; 8.052     ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.898     ; 8.037     ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.949     ; 8.088     ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.949     ; 8.088     ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.270     ; 8.409     ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.270     ; 8.409     ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.282     ; 8.421     ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.270     ; 8.409     ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.288     ; 8.427     ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.288     ; 8.427     ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.170     ; 8.311     ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.921     ; 8.060     ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 7.190     ; 7.331     ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.539     ; 7.678     ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.290     ; 7.429     ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.190     ; 7.331     ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.282     ; 8.421     ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.913     ; 8.052     ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.898     ; 8.037     ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.949     ; 8.088     ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.949     ; 8.088     ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.270     ; 8.409     ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.270     ; 8.409     ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.282     ; 8.421     ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.270     ; 8.409     ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.288     ; 8.427     ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.288     ; 8.427     ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.170     ; 8.311     ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.921     ; 8.060     ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 8.030     ; 8.171     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 8.379     ; 8.518     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 8.130     ; 8.269     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 8.030     ; 8.171     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 9.122     ; 9.261     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 8.753     ; 8.892     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 8.738     ; 8.877     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 8.789     ; 8.928     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 8.789     ; 8.928     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 9.110     ; 9.249     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 9.110     ; 9.249     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 9.122     ; 9.261     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 9.110     ; 9.249     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 9.128     ; 9.267     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 9.128     ; 9.267     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 9.010     ; 9.151     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 8.761     ; 8.900     ; Rise       ; fsmc_nadv       ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                           ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
; 150.17 MHz ; 150.17 MHz      ; u1|altpll_component|auto_generated|pll1|clk[1] ;                                                ;
; 183.45 MHz ; 183.45 MHz      ; clk_25m                                        ;                                                ;
; 296.03 MHz ; 238.04 MHz      ; fsmc_cs                                        ; limit due to minimum period restriction (tmin) ;
; 372.3 MHz  ; 238.04 MHz      ; busy                                           ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[1] ; -5.647 ; -10.446       ;
; fsmc_cs                                        ; -2.931 ; -103.123      ;
; adc:u5|rd                                      ; -1.951 ; -215.083      ;
; busy                                           ; -1.686 ; -84.072       ;
; clk_25m                                        ; 34.549 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; fsmc_cs                                        ; -2.117 ; -12.918       ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.452 ; -0.452        ;
; busy                                           ; 0.320  ; 0.000         ;
; adc:u5|rd                                      ; 0.490  ; 0.000         ;
; clk_25m                                        ; 0.706  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; adc:u5|rd                                      ; -4.577 ; -584.373      ;
; fsmc_nadv                                      ; -4.312 ; -91.340       ;
; busy                                           ; -3.064 ; -42.572       ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; -2.588 ; -49.239       ;
; fsmc_cs                                        ; -2.270 ; -33.944       ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                    ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; busy                                           ; -1.200 ; -16.728       ;
; fsmc_cs                                        ; -0.497 ; -6.453        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.568  ; 0.000         ;
; fsmc_nadv                                      ; 3.126  ; 0.000         ;
; adc:u5|rd                                      ; 4.006  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; busy                                           ; -3.201 ; -167.863      ;
; fsmc_cs                                        ; -3.201 ; -122.822      ;
; fsmc_nadv                                      ; -3.000 ; -37.201       ;
; adc:u5|rd                                      ; -1.487 ; -190.336      ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; 9.698  ; 0.000         ;
; clk_25m                                        ; 19.753 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                  ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -5.647 ; fsmc_ctrl:u4|sample_start_r      ; adc:u5|sample_start_r1 ; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -4.104     ; 2.485      ;
; -4.167 ; fsmc_ctrl:u4|ad7606_read_start_r ; adc:u5|read_start_r1   ; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -4.083     ; 1.026      ;
; -0.632 ; busy                             ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.081      ; 1.020      ;
; -0.110 ; busy                             ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.081      ; 0.998      ;
; 0.137  ; adc:u5|rd                        ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.177      ; 0.732      ;
; 0.624  ; adc:u5|rd                        ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.177      ; 0.745      ;
; 13.341 ; adc:u5|rd_cnt[4]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.083     ; 6.578      ;
; 13.505 ; adc:u5|rd_cnt[3]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.083     ; 6.414      ;
; 13.673 ; adc:u5|rd_cnt[2]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.083     ; 6.246      ;
; 13.879 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.083     ; 6.040      ;
; 14.044 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.083     ; 5.875      ;
; 14.804 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 5.130      ;
; 15.026 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 4.908      ;
; 15.245 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 4.689      ;
; 15.381 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 4.553      ;
; 15.590 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 4.344      ;
; 15.650 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.266      ;
; 15.650 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.266      ;
; 15.650 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.266      ;
; 15.650 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.266      ;
; 15.650 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.266      ;
; 15.717 ; adc:u5|rd_cnt[4]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.199      ;
; 15.797 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.119      ;
; 15.797 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.119      ;
; 15.797 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.119      ;
; 15.797 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.119      ;
; 15.797 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.119      ;
; 15.881 ; adc:u5|rd_cnt[3]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 4.035      ;
; 15.887 ; adc:u5|command.00010             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 4.047      ;
; 15.902 ; adc:u5|busy_cnt[5]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 4.030      ;
; 15.961 ; adc:u5|busy_cnt[3]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.971      ;
; 15.969 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.947      ;
; 15.969 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.947      ;
; 15.969 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.947      ;
; 15.969 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.947      ;
; 15.969 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.947      ;
; 15.993 ; adc:u5|busy_cnt[8]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.939      ;
; 16.007 ; adc:u5|read_start_r1             ; adc:u5|read_start_r2   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.099     ; 3.896      ;
; 16.049 ; adc:u5|rd_cnt[2]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.867      ;
; 16.096 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.820      ;
; 16.096 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.820      ;
; 16.096 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.820      ;
; 16.096 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.820      ;
; 16.096 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.820      ;
; 16.104 ; adc:u5|busy_cnt[2]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.828      ;
; 16.120 ; adc:u5|rd_low_cnt[4]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 3.814      ;
; 16.120 ; adc:u5|rd_low_cnt[3]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 3.814      ;
; 16.145 ; adc:u5|busy_cnt[7]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.787      ;
; 16.210 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 3.721      ;
; 16.227 ; adc:u5|busy_cnt[4]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.705      ;
; 16.255 ; adc:u5|rd_cnt[1]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.661      ;
; 16.260 ; adc:u5|rd_low_cnt[2]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 3.674      ;
; 16.313 ; adc:u5|busy_cnt[9]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.619      ;
; 16.357 ; adc:u5|rd_low_cnt[1]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 3.577      ;
; 16.410 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.506      ;
; 16.410 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.506      ;
; 16.410 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.506      ;
; 16.410 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.506      ;
; 16.410 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.506      ;
; 16.420 ; adc:u5|rd_cnt[0]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.496      ;
; 16.439 ; adc:u5|busy_cnt[6]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.493      ;
; 16.455 ; adc:u5|command.00000             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 3.479      ;
; 16.642 ; adc:u5|rd_low_cnt[0]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 3.292      ;
; 16.678 ; adc:u5|command.00010             ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.238      ;
; 16.678 ; adc:u5|command.00010             ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.238      ;
; 16.678 ; adc:u5|command.00010             ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.238      ;
; 16.678 ; adc:u5|command.00010             ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.238      ;
; 16.678 ; adc:u5|command.00010             ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.086     ; 3.238      ;
; 16.726 ; adc:u5|command.00001             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.068     ; 3.208      ;
; 16.768 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 3.163      ;
; 16.858 ; adc:u5|convb_cnt[3]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.074      ;
; 16.861 ; adc:u5|convb_cnt[4]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 3.071      ;
; 17.011 ; adc:u5|busy_cnt[1]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.921      ;
; 17.021 ; adc:u5|convb_cnt[1]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.911      ;
; 17.047 ; adc:u5|cs_cnt[3]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.884      ;
; 17.063 ; adc:u5|convb_cnt[2]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.869      ;
; 17.065 ; adc:u5|rd_low_cnt[4]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.866      ;
; 17.072 ; adc:u5|rd_low_cnt[3]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.859      ;
; 17.112 ; adc:u5|busy_cnt[0]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.820      ;
; 17.185 ; adc:u5|rd_low_cnt[2]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.746      ;
; 17.216 ; adc:u5|cs_cnt[1]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.715      ;
; 17.293 ; adc:u5|cs_cnt[2]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.638      ;
; 17.307 ; adc:u5|cs_cnt[0]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.624      ;
; 17.311 ; adc:u5|rd_high_cnt[3]            ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.620      ;
; 17.329 ; adc:u5|cs_cnt[3]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.602      ;
; 17.348 ; adc:u5|rd_low_cnt[1]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.583      ;
; 17.361 ; adc:u5|rd_high_cnt[3]            ; adc:u5|command.00010   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.570      ;
; 17.361 ; adc:u5|convb_cnt[0]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.571      ;
; 17.372 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.559      ;
; 17.373 ; adc:u5|convb_cnt[1]              ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.559      ;
; 17.379 ; adc:u5|cs_cnt[6]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.552      ;
; 17.395 ; adc:u5|cs_cnt[5]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.536      ;
; 17.396 ; adc:u5|conva_cnt[4]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.536      ;
; 17.402 ; adc:u5|convb_cnt[0]              ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.530      ;
; 17.417 ; adc:u5|cs_cnt[0]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.514      ;
; 17.422 ; adc:u5|busy_cnt[0]               ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.509      ;
; 17.432 ; adc:u5|cs_cnt[2]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.499      ;
; 17.440 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.491      ;
; 17.452 ; adc:u5|conva_cnt[3]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.070     ; 2.480      ;
; 17.467 ; adc:u5|cs_cnt[1]                 ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.071     ; 2.464      ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fsmc_cs'                                                                                                                                                                               ;
+--------+-------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.931 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 5.073      ;
; -2.931 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 5.073      ;
; -2.904 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.642      ; 5.065      ;
; -2.896 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 5.059      ;
; -2.895 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 5.043      ;
; -2.895 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 5.043      ;
; -2.891 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 5.036      ;
; -2.891 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 5.036      ;
; -2.890 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 5.039      ;
; -2.886 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 5.035      ;
; -2.885 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.633      ; 5.037      ;
; -2.885 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.633      ; 5.037      ;
; -2.880 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.639      ; 5.038      ;
; -2.880 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.639      ; 5.038      ;
; -2.876 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.645      ; 5.040      ;
; -2.865 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.645      ; 5.029      ;
; -2.861 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.634      ; 5.014      ;
; -2.861 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.634      ; 5.014      ;
; -2.859 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.632      ; 5.010      ;
; -2.858 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.640      ; 5.017      ;
; -2.855 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 5.010      ;
; -2.855 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 5.010      ;
; -2.853 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.642      ; 5.014      ;
; -2.848 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 5.011      ;
; -2.842 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.640      ; 5.001      ;
; -2.833 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.996      ;
; -2.827 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.990      ;
; -2.823 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.978      ;
; -2.823 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.978      ;
; -2.823 ; rst:u2|cnt_rst[2] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.632      ; 4.974      ;
; -2.774 ; rst:u2|cnt_rst[2] ; adc:u5|rden_r~_emulated                                                                                          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.549      ;
; -2.712 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 4.854      ;
; -2.712 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 4.854      ;
; -2.685 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.642      ; 4.846      ;
; -2.677 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.840      ;
; -2.676 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 4.824      ;
; -2.676 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 4.824      ;
; -2.672 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 4.817      ;
; -2.672 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 4.817      ;
; -2.671 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 4.820      ;
; -2.667 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 4.816      ;
; -2.666 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.633      ; 4.818      ;
; -2.666 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.633      ; 4.818      ;
; -2.661 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.639      ; 4.819      ;
; -2.661 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.639      ; 4.819      ;
; -2.657 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.645      ; 4.821      ;
; -2.652 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 4.794      ;
; -2.652 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 4.794      ;
; -2.646 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.645      ; 4.810      ;
; -2.642 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.634      ; 4.795      ;
; -2.642 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.634      ; 4.795      ;
; -2.640 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.632      ; 4.791      ;
; -2.639 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.640      ; 4.798      ;
; -2.636 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.791      ;
; -2.636 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.791      ;
; -2.634 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.642      ; 4.795      ;
; -2.629 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.792      ;
; -2.625 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.642      ; 4.786      ;
; -2.623 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.640      ; 4.782      ;
; -2.617 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.780      ;
; -2.616 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 4.764      ;
; -2.616 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 4.764      ;
; -2.614 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.777      ;
; -2.612 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 4.757      ;
; -2.612 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 4.757      ;
; -2.611 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 4.760      ;
; -2.608 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.771      ;
; -2.607 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 4.756      ;
; -2.606 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.633      ; 4.758      ;
; -2.606 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.633      ; 4.758      ;
; -2.604 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.759      ;
; -2.604 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.759      ;
; -2.604 ; rst:u2|cnt_rst[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.632      ; 4.755      ;
; -2.601 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.639      ; 4.759      ;
; -2.601 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.639      ; 4.759      ;
; -2.597 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.645      ; 4.761      ;
; -2.591 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 4.733      ;
; -2.591 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.623      ; 4.733      ;
; -2.586 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.645      ; 4.750      ;
; -2.582 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.634      ; 4.735      ;
; -2.582 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.634      ; 4.735      ;
; -2.580 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.632      ; 4.731      ;
; -2.579 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.640      ; 4.738      ;
; -2.576 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.731      ;
; -2.576 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.636      ; 4.731      ;
; -2.574 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.642      ; 4.735      ;
; -2.569 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.732      ;
; -2.564 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.642      ; 4.725      ;
; -2.563 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.640      ; 4.722      ;
; -2.556 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.719      ;
; -2.555 ; rst:u2|cnt_rst[0] ; adc:u5|rden_r~_emulated                                                                                          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.330      ;
; -2.555 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 4.703      ;
; -2.555 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.629      ; 4.703      ;
; -2.554 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.717      ;
; -2.551 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 4.696      ;
; -2.551 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.626      ; 4.696      ;
; -2.550 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 4.699      ;
; -2.548 ; rst:u2|cnt_rst[5] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.644      ; 4.711      ;
; -2.546 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.630      ; 4.695      ;
; -2.545 ; rst:u2|cnt_rst[4] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.633      ; 4.697      ;
+--------+-------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc:u5|rd'                                                                                                                ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.951 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 4.043      ;
; -1.938 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 4.027      ;
; -1.927 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 4.016      ;
; -1.923 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 4.015      ;
; -1.923 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 4.015      ;
; -1.916 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 4.004      ;
; -1.916 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 4.004      ;
; -1.916 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 4.004      ;
; -1.916 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 4.004      ;
; -1.906 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.658      ; 3.986      ;
; -1.900 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.661      ; 3.983      ;
; -1.898 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.990      ;
; -1.898 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.990      ;
; -1.896 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.985      ;
; -1.896 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.985      ;
; -1.889 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.978      ;
; -1.873 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.665      ; 3.960      ;
; -1.870 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.668      ; 3.960      ;
; -1.868 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.660      ; 3.950      ;
; -1.867 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.663      ; 3.952      ;
; -1.859 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.668      ; 3.949      ;
; -1.859 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.668      ; 3.949      ;
; -1.853 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.662      ; 3.937      ;
; -1.853 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.660      ; 3.935      ;
; -1.844 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.655      ; 3.921      ;
; -1.843 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.653      ; 3.918      ;
; -1.834 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.925      ;
; -1.834 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.925      ;
; -1.827 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.919      ;
; -1.814 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.905      ;
; -1.812 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.903      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.900      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.900      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.900      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.900      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.900      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.900      ;
; -1.809 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.900      ;
; -1.790 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.881      ;
; -1.790 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.881      ;
; -1.790 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.881      ;
; -1.790 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.881      ;
; -1.788 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.654      ; 3.864      ;
; -1.787 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.879      ;
; -1.781 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.661      ; 3.864      ;
; -1.778 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.869      ;
; -1.778 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.869      ;
; -1.778 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.869      ;
; -1.774 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.863      ;
; -1.772 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.671      ; 3.865      ;
; -1.772 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.650      ; 3.844      ;
; -1.769 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.861      ;
; -1.765 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.668      ; 3.855      ;
; -1.762 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.662      ; 3.846      ;
; -1.759 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.851      ;
; -1.759 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.851      ;
; -1.757 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.660      ; 3.839      ;
; -1.755 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.658      ; 3.835      ;
; -1.752 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 3.840      ;
; -1.752 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 3.840      ;
; -1.752 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 3.840      ;
; -1.752 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.666      ; 3.840      ;
; -1.742 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.658      ; 3.822      ;
; -1.739 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.671      ; 3.832      ;
; -1.736 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.661      ; 3.819      ;
; -1.734 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.826      ;
; -1.734 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.826      ;
; -1.732 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.821      ;
; -1.732 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.821      ;
; -1.725 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.814      ;
; -1.713 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.671      ; 3.806      ;
; -1.712 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.801      ;
; -1.709 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.665      ; 3.796      ;
; -1.706 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.668      ; 3.796      ;
; -1.705 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.661      ; 3.788      ;
; -1.705 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.661      ; 3.788      ;
; -1.704 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.660      ; 3.786      ;
; -1.703 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.663      ; 3.788      ;
; -1.695 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.660      ; 3.777      ;
; -1.695 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.668      ; 3.785      ;
; -1.695 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.668      ; 3.785      ;
; -1.689 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.662      ; 3.773      ;
; -1.689 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.660      ; 3.771      ;
; -1.680 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.655      ; 3.757      ;
; -1.679 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.771      ;
; -1.679 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.771      ;
; -1.679 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db7[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.653      ; 3.754      ;
; -1.670 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.761      ;
; -1.670 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.761      ;
; -1.663 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.670      ; 3.755      ;
; -1.658 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db4[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.661      ; 3.741      ;
; -1.651 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.662      ; 3.735      ;
; -1.650 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.661      ; 3.733      ;
; -1.650 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.741      ;
; -1.648 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.667      ; 3.737      ;
; -1.648 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.739      ;
; -1.645 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.736      ;
; -1.645 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.736      ;
; -1.645 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.736      ;
; -1.645 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.669      ; 3.736      ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'busy'                                                                                                                                                                                   ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.686 ; adc:u5|address[11] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.686 ; adc:u5|address[11] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.659      ;
; -1.681 ; adc:u5|address[11] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.044     ; 2.659      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.652 ; adc:u5|address[9]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.625      ;
; -1.647 ; adc:u5|address[9]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.044     ; 2.625      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.615 ; adc:u5|address[10] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.588      ;
; -1.613 ; adc:u5|address[1]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.112     ; 2.523      ;
; -1.613 ; adc:u5|address[2]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.112     ; 2.523      ;
; -1.610 ; adc:u5|address[10] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.044     ; 2.588      ;
; -1.554 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.187      ; 2.800      ;
; -1.553 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.182      ; 2.794      ;
; -1.553 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.182      ; 2.794      ;
; -1.545 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.244      ; 2.848      ;
; -1.544 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.239      ; 2.842      ;
; -1.544 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.239      ; 2.842      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.533 ; adc:u5|wr_state[0] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.033     ; 2.522      ;
; -1.499 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; busy         ; busy        ; 1.000        ; 0.200      ; 2.758      ;
; -1.498 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ; busy         ; busy        ; 1.000        ; 0.195      ; 2.752      ;
; -1.498 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ; busy         ; busy        ; 1.000        ; 0.195      ; 2.752      ;
; -1.487 ; adc:u5|address[3]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.112     ; 2.397      ;
; -1.448 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; busy         ; busy        ; 1.000        ; 0.239      ; 2.746      ;
; -1.447 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ; busy         ; busy        ; 1.000        ; 0.234      ; 2.740      ;
; -1.447 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 1.000        ; 0.234      ; 2.740      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[5]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.446 ; adc:u5|address[7]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.419      ;
; -1.441 ; adc:u5|address[5]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.044     ; 2.419      ;
; -1.441 ; adc:u5|address[7]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.044     ; 2.419      ;
; -1.422 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.213      ; 2.694      ;
; -1.421 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.208      ; 2.688      ;
; -1.421 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.208      ; 2.688      ;
; -1.418 ; adc:u5|address[5]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.112     ; 2.328      ;
; -1.418 ; adc:u5|address[7]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.112     ; 2.328      ;
; -1.413 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.238      ; 2.710      ;
; -1.413 ; adc:u5|address[8]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.386      ;
; -1.413 ; adc:u5|address[8]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 2.386      ;
; -1.413 ; adc:u5|address[8]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.386      ;
; -1.413 ; adc:u5|address[8]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.386      ;
; -1.413 ; adc:u5|address[8]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.386      ;
; -1.413 ; adc:u5|address[8]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.386      ;
; -1.413 ; adc:u5|address[8]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.049     ; 2.386      ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_25m'                                                                                  ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 34.549 ; led:u3|counter[16] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 5.382      ;
; 34.693 ; led:u3|counter[17] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 5.238      ;
; 35.042 ; led:u3|counter[13] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.889      ;
; 35.079 ; led:u3|counter[12] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.853      ;
; 35.235 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.697      ;
; 35.351 ; led:u3|counter[0]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.581      ;
; 35.407 ; led:u3|counter[0]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.525      ;
; 35.446 ; led:u3|counter[9]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.486      ;
; 35.478 ; led:u3|counter[7]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.454      ;
; 35.572 ; led:u3|counter[7]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.360      ;
; 35.628 ; led:u3|counter[7]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.304      ;
; 35.632 ; led:u3|counter[0]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.300      ;
; 35.658 ; led:u3|counter[10] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.274      ;
; 35.702 ; led:u3|counter[7]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.230      ;
; 35.714 ; led:u3|counter[10] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.218      ;
; 35.730 ; led:u3|counter[1]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.201      ;
; 35.735 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[4]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.197      ;
; 35.736 ; led:u3|counter[2]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.195      ;
; 35.739 ; led:u3|counter[1]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.192      ;
; 35.786 ; led:u3|counter[1]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.145      ;
; 35.792 ; led:u3|counter[2]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.139      ;
; 35.815 ; led:u3|counter[0]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.117      ;
; 35.816 ; led:u3|counter[10] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.116      ;
; 35.822 ; led:u3|counter[12] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.110      ;
; 35.851 ; led:u3|counter[3]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.080      ;
; 35.857 ; led:u3|counter[4]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.074      ;
; 35.860 ; led:u3|counter[3]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.071      ;
; 35.878 ; led:u3|counter[12] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.054      ;
; 35.907 ; led:u3|counter[3]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.024      ;
; 35.913 ; led:u3|counter[4]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.018      ;
; 35.924 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 4.008      ;
; 35.931 ; led:u3|counter[6]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 4.000      ;
; 35.939 ; led:u3|counter[10] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.993      ;
; 35.944 ; led:u3|counter[2]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.987      ;
; 35.973 ; led:u3|counter[9]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.959      ;
; 35.978 ; led:u3|counter[5]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.953      ;
; 35.984 ; led:u3|counter[6]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.947      ;
; 35.987 ; led:u3|counter[5]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.944      ;
; 35.989 ; led:u3|counter[19] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.942      ;
; 36.029 ; led:u3|counter[9]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.903      ;
; 36.034 ; led:u3|counter[5]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.897      ;
; 36.036 ; led:u3|counter[8]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.895      ;
; 36.036 ; led:u3|counter[7]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.896      ;
; 36.040 ; led:u3|counter[6]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.891      ;
; 36.046 ; led:u3|counter[9]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.886      ;
; 36.068 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.864      ;
; 36.076 ; led:u3|counter[4]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.855      ;
; 36.076 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.856      ;
; 36.091 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.841      ;
; 36.097 ; led:u3|counter[15] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.834      ;
; 36.103 ; led:u3|counter[12] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.829      ;
; 36.110 ; led:u3|counter[8]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.821      ;
; 36.122 ; led:u3|counter[10] ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.810      ;
; 36.128 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.804      ;
; 36.136 ; led:u3|counter[19] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.795      ;
; 36.153 ; led:u3|counter[15] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.778      ;
; 36.163 ; rst:u2|cnt_rst[4]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.769      ;
; 36.166 ; led:u3|counter[8]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.765      ;
; 36.194 ; led:u3|counter[1]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.737      ;
; 36.199 ; led:u3|counter[15] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.732      ;
; 36.200 ; led:u3|counter[2]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.731      ;
; 36.203 ; led:u3|counter[6]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.728      ;
; 36.223 ; led:u3|counter[11] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.708      ;
; 36.248 ; led:u3|counter[0]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.684      ;
; 36.264 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.668      ;
; 36.275 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[6]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.657      ;
; 36.286 ; led:u3|counter[12] ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.646      ;
; 36.286 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.646      ;
; 36.315 ; led:u3|counter[3]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.616      ;
; 36.318 ; led:u3|counter[7]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.614      ;
; 36.321 ; led:u3|counter[4]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.610      ;
; 36.329 ; led:u3|counter[8]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.602      ;
; 36.338 ; led:u3|counter[11] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.593      ;
; 36.343 ; led:u3|counter[20] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.588      ;
; 36.347 ; led:u3|counter[11] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.584      ;
; 36.355 ; led:u3|counter[1]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.576      ;
; 36.360 ; led:u3|counter[14] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.571      ;
; 36.375 ; led:u3|counter[0]  ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.557      ;
; 36.379 ; led:u3|counter[0]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.553      ;
; 36.394 ; led:u3|counter[11] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.537      ;
; 36.419 ; led:u3|counter[19] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.512      ;
; 36.437 ; led:u3|counter[9]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.495      ;
; 36.442 ; led:u3|counter[5]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.489      ;
; 36.448 ; led:u3|counter[6]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.483      ;
; 36.469 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[4]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.463      ;
; 36.476 ; led:u3|counter[3]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.455      ;
; 36.479 ; led:u3|counter[5]  ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.452      ;
; 36.483 ; led:u3|counter[13] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.448      ;
; 36.483 ; led:u3|counter[5]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.448      ;
; 36.488 ; led:u3|counter[14] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.443      ;
; 36.489 ; led:u3|counter[6]  ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.442      ;
; 36.492 ; led:u3|counter[13] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.439      ;
; 36.493 ; led:u3|counter[6]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.438      ;
; 36.510 ; led:u3|counter[0]  ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.422      ;
; 36.539 ; led:u3|counter[13] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.392      ;
; 36.544 ; led:u3|counter[14] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.387      ;
; 36.545 ; rst:u2|cnt_rst[6]  ; rst:u2|cnt_rst[6]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.387      ;
; 36.553 ; rst:u2|cnt_rst[5]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.379      ;
; 36.555 ; led:u3|counter[10] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.070     ; 3.377      ;
; 36.560 ; led:u3|counter[2]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.071     ; 3.371      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fsmc_cs'                                                                                                                                                                                                                             ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                          ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -2.117 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 1.544      ;
; -2.052 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 1.609      ;
; -0.440 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.229      ; 3.599      ;
; -0.400 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.226      ; 3.636      ;
; -0.392 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.225      ; 3.643      ;
; -0.387 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.237      ; 3.660      ;
; -0.386 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.238      ; 3.662      ;
; -0.375 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.229      ; 3.664      ;
; -0.372 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.224      ; 3.662      ;
; -0.372 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.224      ; 3.662      ;
; -0.365 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.228      ; 3.673      ;
; -0.346 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.236      ; 3.700      ;
; -0.341 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.237      ; 3.706      ;
; -0.340 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.235      ; 3.705      ;
; -0.340 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.235      ; 3.705      ;
; -0.339 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.221      ; 3.692      ;
; -0.335 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.226      ; 3.701      ;
; -0.334 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.229      ; 3.705      ;
; -0.329 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.236      ; 3.717      ;
; -0.327 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.225      ; 3.708      ;
; -0.325 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.233      ; 3.718      ;
; -0.325 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.233      ; 3.718      ;
; -0.322 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.237      ; 3.725      ;
; -0.321 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.218      ; 3.707      ;
; -0.321 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.238      ; 3.727      ;
; -0.319 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.231      ; 3.722      ;
; -0.316 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.238      ; 3.732      ;
; -0.313 ; fsmc_ctrl:u4|address_reg[0]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.254      ; 2.166      ;
; -0.312 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.215      ; 3.713      ;
; -0.307 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.224      ; 3.727      ;
; -0.307 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.224      ; 3.727      ;
; -0.303 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.228      ; 3.735      ;
; -0.302 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.226      ; 3.734      ;
; -0.300 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.228      ; 3.738      ;
; -0.295 ; adc:u5|read_start_r3         ; adc:u5|rden_r~_emulated                                                                                          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.366      ;
; -0.295 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.231      ; 3.746      ;
; -0.293 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.225      ; 3.742      ;
; -0.281 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.236      ; 3.765      ;
; -0.280 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.222      ; 3.752      ;
; -0.280 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.222      ; 3.752      ;
; -0.276 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.237      ; 3.771      ;
; -0.275 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.235      ; 3.770      ;
; -0.275 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.235      ; 3.770      ;
; -0.274 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.221      ; 3.757      ;
; -0.273 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.218      ; 3.755      ;
; -0.269 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.229      ; 3.770      ;
; -0.264 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.236      ; 3.782      ;
; -0.263 ; fsmc_ctrl:u4|address_reg[0]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.254      ; 2.216      ;
; -0.262 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.221      ; 3.769      ;
; -0.260 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.233      ; 3.783      ;
; -0.260 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.233      ; 3.783      ;
; -0.256 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.218      ; 3.772      ;
; -0.254 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.231      ; 3.787      ;
; -0.251 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.238      ; 3.797      ;
; -0.247 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.215      ; 3.778      ;
; -0.241 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.215      ; 3.784      ;
; -0.238 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.228      ; 3.800      ;
; -0.237 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.226      ; 3.799      ;
; -0.230 ; adc:u5|read_start_r2         ; adc:u5|rden_r~_emulated                                                                                          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.431      ;
; -0.230 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.231      ; 3.811      ;
; -0.228 ; fsmc_ctrl:u4|address_reg[7]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 1.902      ;
; -0.228 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.225      ; 3.807      ;
; -0.220 ; fsmc_ctrl:u4|address_reg[8]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 1.910      ;
; -0.215 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.222      ; 3.817      ;
; -0.215 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.222      ; 3.817      ;
; -0.208 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.218      ; 3.820      ;
; -0.197 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.221      ; 3.834      ;
; -0.193 ; fsmc_ctrl:u4|address_reg[7]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 1.937      ;
; -0.185 ; fsmc_ctrl:u4|address_reg[8]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 1.945      ;
; -0.176 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 4.215      ; 3.849      ;
; -0.057 ; fsmc_ctrl:u4|address_reg[14] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.073      ;
; -0.049 ; fsmc_ctrl:u4|address_reg[13] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.081      ;
; -0.022 ; fsmc_ctrl:u4|address_reg[14] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.108      ;
; -0.014 ; fsmc_ctrl:u4|address_reg[13] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.116      ;
; -0.005 ; fsmc_ctrl:u4|address_reg[22] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.254      ; 2.474      ;
; 0.004  ; fsmc_ctrl:u4|address_reg[19] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.254      ; 2.483      ;
; 0.030  ; fsmc_ctrl:u4|address_reg[22] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.254      ; 2.509      ;
; 0.039  ; fsmc_ctrl:u4|address_reg[19] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 2.254      ; 2.518      ;
; 0.057  ; fsmc_ctrl:u4|address_reg[18] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.187      ;
; 0.066  ; fsmc_ctrl:u4|address_reg[15] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.196      ;
; 0.092  ; fsmc_ctrl:u4|address_reg[18] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.222      ;
; 0.101  ; fsmc_ctrl:u4|address_reg[15] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.231      ;
; 0.105  ; fsmc_ctrl:u4|address_reg[3]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 1.934      ;
; 0.109  ; fsmc_ctrl:u4|address_reg[3]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 1.938      ;
; 0.110  ; fsmc_ctrl:u4|address_reg[6]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 1.939      ;
; 0.116  ; fsmc_ctrl:u4|address_reg[9]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.246      ;
; 0.116  ; fsmc_ctrl:u4|address_reg[10] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.246      ;
; 0.123  ; fsmc_ctrl:u4|address_reg[2]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 1.952      ;
; 0.123  ; rst:u2|cnt_rst[6]            ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 1.400      ;
; 0.148  ; fsmc_ctrl:u4|address_reg[1]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 1.977      ;
; 0.151  ; fsmc_ctrl:u4|address_reg[9]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.281      ;
; 0.151  ; fsmc_ctrl:u4|address_reg[10] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.281      ;
; 0.161  ; fsmc_ctrl:u4|address_reg[6]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 1.990      ;
; 0.214  ; fsmc_ctrl:u4|address_reg[1]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 2.043      ;
; 0.235  ; fsmc_ctrl:u4|address_reg[2]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 2.064      ;
; 0.265  ; fsmc_ctrl:u4|address_reg[4]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.604      ; 2.094      ;
; 0.287  ; fsmc_ctrl:u4|address_reg[12] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.417      ;
; 0.287  ; fsmc_ctrl:u4|address_reg[11] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.417      ;
; 0.322  ; fsmc_ctrl:u4|address_reg[12] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.452      ;
; 0.322  ; fsmc_ctrl:u4|address_reg[11] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.905      ; 2.452      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                         ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.452 ; adc:u5|rd              ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.610      ; 0.693      ;
; 0.024  ; adc:u5|rd              ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.610      ; 0.669      ;
; 0.337  ; busy                   ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.488      ; 0.988      ;
; 0.403  ; adc:u5|command.00000   ; adc:u5|command.00000   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.404  ; adc:u5|state[0]        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; adc:u5|rd_low_cnt[0]   ; adc:u5|rd_low_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; adc:u5|invalid_cnt[0]  ; adc:u5|invalid_cnt[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; adc:u5|ad_rst_cnt[0]   ; adc:u5|ad_rst_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.669      ;
; 0.460  ; adc:u5|ad_rst_cnt[0]   ; adc:u5|ad_rst_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.725      ;
; 0.478  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.743      ;
; 0.480  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_r         ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.745      ;
; 0.483  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.748      ;
; 0.483  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.748      ;
; 0.486  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.751      ;
; 0.519  ; adc:u5|state[2]        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.784      ;
; 0.629  ; adc:u5|rd_low_cnt[0]   ; adc:u5|rd_low_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.894      ;
; 0.635  ; adc:u5|invalid_cnt[0]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.900      ;
; 0.648  ; adc:u5|sample_start_r2 ; adc:u5|sample_start_r3 ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.913      ;
; 0.695  ; adc:u5|busy_cnt[4]     ; adc:u5|busy_cnt[4]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.961      ;
; 0.695  ; adc:u5|conva_cnt[2]    ; adc:u5|conva_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.960      ;
; 0.697  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.963      ;
; 0.697  ; adc:u5|cs_cnt[5]       ; adc:u5|cs_cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.963      ;
; 0.697  ; adc:u5|busy_cnt[9]     ; adc:u5|busy_cnt[9]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.963      ;
; 0.697  ; adc:u5|invalid_cnt[3]  ; adc:u5|invalid_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.962      ;
; 0.697  ; adc:u5|invalid_cnt[1]  ; adc:u5|invalid_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.962      ;
; 0.698  ; adc:u5|busy_cnt[2]     ; adc:u5|busy_cnt[2]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.964      ;
; 0.698  ; adc:u5|busy_cnt[5]     ; adc:u5|busy_cnt[5]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.964      ;
; 0.698  ; adc:u5|busy_cnt[7]     ; adc:u5|busy_cnt[7]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.964      ;
; 0.698  ; adc:u5|rd_low_cnt[2]   ; adc:u5|rd_low_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.963      ;
; 0.699  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.965      ;
; 0.699  ; adc:u5|rd_low_cnt[3]   ; adc:u5|rd_low_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.964      ;
; 0.700  ; adc:u5|busy_cnt[6]     ; adc:u5|busy_cnt[6]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.966      ;
; 0.700  ; adc:u5|conva_cnt[4]    ; adc:u5|conva_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.965      ;
; 0.700  ; adc:u5|rd_low_cnt[4]   ; adc:u5|rd_low_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.965      ;
; 0.701  ; adc:u5|convb_cnt[2]    ; adc:u5|convb_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.966      ;
; 0.701  ; adc:u5|rd_high_cnt[2]  ; adc:u5|rd_high_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.967      ;
; 0.701  ; adc:u5|rd_high_cnt[4]  ; adc:u5|rd_high_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.967      ;
; 0.703  ; adc:u5|convb_cnt[4]    ; adc:u5|convb_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.968      ;
; 0.704  ; adc:u5|invalid_cnt[4]  ; adc:u5|invalid_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.969      ;
; 0.706  ; adc:u5|rd_low_cnt[0]   ; adc:u5|command.00010   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.971      ;
; 0.707  ; adc:u5|ad_rst_cnt[2]   ; adc:u5|ad_rst_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.972      ;
; 0.710  ; adc:u5|cs_cnt[3]       ; adc:u5|cs_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.976      ;
; 0.711  ; adc:u5|rd_high_cnt[3]  ; adc:u5|rd_high_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; adc:u5|ad_rst_cnt[4]   ; adc:u5|ad_rst_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 0.976      ;
; 0.714  ; adc:u5|busy_cnt[8]     ; adc:u5|busy_cnt[8]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.980      ;
; 0.722  ; adc:u5|cs_cnt[0]       ; adc:u5|cs_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.988      ;
; 0.736  ; adc:u5|rd_high_cnt[0]  ; adc:u5|rd_high_cnt[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.002      ;
; 0.738  ; adc:u5|rd_high_cnt[0]  ; adc:u5|rd_high_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.004      ;
; 0.742  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.007      ;
; 0.744  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.009      ;
; 0.745  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_r         ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.010      ;
; 0.748  ; adc:u5|convb_cnt[0]    ; adc:u5|state[1]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.013      ;
; 0.782  ; adc:u5|rd_cnt[0]       ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.048      ;
; 0.837  ; adc:u5|busy2           ; adc:u5|busy_sig        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.102      ;
; 0.853  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.119      ;
; 0.854  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.120      ;
; 0.860  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.126      ;
; 0.860  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.126      ;
; 0.860  ; busy                   ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.488      ; 1.011      ;
; 0.862  ; adc:u5|invalid_cnt[2]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.127      ;
; 0.863  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[0]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.129      ;
; 0.869  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.135      ;
; 0.870  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[1]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.136      ;
; 0.876  ; adc:u5|rd_cnt[4]       ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.142      ;
; 0.877  ; adc:u5|ad_rst_cnt[3]   ; adc:u5|ad_rst_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.142      ;
; 0.964  ; adc:u5|state[1]        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.229      ;
; 0.970  ; adc:u5|rd_high_cnt[4]  ; adc:u5|rd_high_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.236      ;
; 0.972  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.238      ;
; 0.973  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.239      ;
; 0.977  ; adc:u5|busy_sig        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.242      ;
; 0.978  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.244      ;
; 0.979  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.245      ;
; 0.983  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.249      ;
; 0.984  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.250      ;
; 0.984  ; adc:u5|invalid_cnt[1]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.249      ;
; 0.990  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.256      ;
; 0.990  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.256      ;
; 0.998  ; adc:u5|busy1           ; adc:u5|busy2           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.359      ;
; 1.002  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[0]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.268      ;
; 1.002  ; adc:u5|state[0]        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.267      ;
; 1.007  ; adc:u5|rd_cnt[1]       ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.273      ;
; 1.008  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.274      ;
; 1.009  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[1]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.275      ;
; 1.014  ; adc:u5|busy_cnt[4]     ; adc:u5|busy_cnt[5]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.280      ;
; 1.016  ; adc:u5|invalid_cnt[2]  ; adc:u5|command.00000   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.281      ;
; 1.016  ; adc:u5|cs_cnt[6]       ; adc:u5|cs_cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.282      ;
; 1.017  ; adc:u5|rd_low_cnt[2]   ; adc:u5|rd_low_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.282      ;
; 1.018  ; adc:u5|busy_sig        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.283      ;
; 1.018  ; adc:u5|busy_cnt[3]     ; adc:u5|busy_cnt[4]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.284      ;
; 1.018  ; adc:u5|conva_cnt[1]    ; adc:u5|conva_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.283      ;
; 1.018  ; adc:u5|convb_cnt[3]    ; adc:u5|convb_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.283      ;
; 1.018  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.284      ;
; 1.018  ; adc:u5|cs_cnt[2]       ; adc:u5|cs_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.284      ;
; 1.019  ; adc:u5|invalid_cnt[2]  ; adc:u5|invalid_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.284      ;
; 1.019  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[2]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.285      ;
; 1.019  ; adc:u5|invalid_cnt[3]  ; adc:u5|invalid_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.284      ;
; 1.019  ; adc:u5|busy_cnt[6]     ; adc:u5|busy_cnt[7]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.285      ;
; 1.020  ; adc:u5|rd_high_cnt[2]  ; adc:u5|rd_high_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.286      ;
; 1.021  ; adc:u5|conva_cnt[3]    ; adc:u5|conva_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.286      ;
; 1.021  ; adc:u5|rd_high_cnt[1]  ; adc:u5|rd_high_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.287      ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'busy'                                                                                                                                                                                   ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; adc:u5|vin_db6[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.155      ; 1.235      ;
; 0.324 ; adc:u5|vin_db8[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.187      ; 1.271      ;
; 0.325 ; adc:u5|vin_db6[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.185      ; 1.270      ;
; 0.343 ; adc:u5|vin_db7[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.411      ; 1.514      ;
; 0.354 ; adc:u5|vin_db2[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.168      ; 1.282      ;
; 0.364 ; adc:u5|vin_db4[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.159      ; 1.283      ;
; 0.364 ; adc:u5|vin_db7[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.167      ; 1.291      ;
; 0.366 ; adc:u5|vin_db7[15] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.160      ; 1.286      ;
; 0.367 ; adc:u5|vin_db1[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.176      ; 1.303      ;
; 0.369 ; adc:u5|vin_db7[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.145      ; 1.274      ;
; 0.369 ; adc:u5|vin_db4[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.168      ; 1.297      ;
; 0.372 ; adc:u5|vin_db4[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.394      ; 1.526      ;
; 0.374 ; adc:u5|vin_db5[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.187      ; 1.321      ;
; 0.378 ; adc:u5|vin_db4[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.394      ; 1.532      ;
; 0.380 ; adc:u5|vin_db3[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.159      ; 1.299      ;
; 0.381 ; adc:u5|vin_db3[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.410      ; 1.551      ;
; 0.384 ; adc:u5|vin_db8[15] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.160      ; 1.304      ;
; 0.384 ; adc:u5|vin_db1[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.159      ; 1.303      ;
; 0.388 ; adc:u5|vin_db4[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.155      ; 1.303      ;
; 0.390 ; adc:u5|vin_db3[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.191      ; 1.341      ;
; 0.391 ; adc:u5|vin_db4[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.120      ; 1.271      ;
; 0.401 ; adc:u5|vin_db1[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.121      ; 1.282      ;
; 0.404 ; adc:u5|vin_db4[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.175      ; 1.339      ;
; 0.409 ; adc:u5|vin_db2[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.155      ; 1.324      ;
; 0.409 ; adc:u5|vin_db4[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.110      ; 1.279      ;
; 0.411 ; adc:u5|vin_db8[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.145      ; 1.316      ;
; 0.414 ; adc:u5|vin_db3[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.168      ; 1.342      ;
; 0.414 ; adc:u5|vin_db5[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.168      ; 1.342      ;
; 0.416 ; adc:u5|vin_db6[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.111      ; 1.287      ;
; 0.419 ; adc:u5|vin_db4[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.174      ; 1.353      ;
; 0.419 ; adc:u5|vin_db6[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.164      ; 1.343      ;
; 0.422 ; adc:u5|vin_db8[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.121      ; 1.303      ;
; 0.423 ; adc:u5|vin_db5[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.410      ; 1.593      ;
; 0.424 ; adc:u5|vin_db3[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.130      ; 1.314      ;
; 0.424 ; adc:u5|vin_db7[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.141      ; 1.325      ;
; 0.428 ; adc:u5|vin_db3[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.313      ; 1.501      ;
; 0.429 ; adc:u5|vin_db5[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.110      ; 1.299      ;
; 0.430 ; adc:u5|wr_state[1] ; adc:u5|wr_state[1]                                                                                               ; busy         ; busy        ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; adc:u5|vin_db2[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.394      ; 1.584      ;
; 0.431 ; adc:u5|vin_db8[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.156      ; 1.347      ;
; 0.432 ; adc:u5|vin_db1[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.145      ; 1.337      ;
; 0.436 ; adc:u5|vin_db2[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.166      ; 1.362      ;
; 0.438 ; adc:u5|vin_db8[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.145      ; 1.343      ;
; 0.439 ; adc:u5|vin_db2[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.310      ; 1.509      ;
; 0.440 ; adc:u5|vin_db2[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.175      ; 1.375      ;
; 0.442 ; adc:u5|vin_db7[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.176      ; 1.378      ;
; 0.442 ; adc:u5|vin_db5[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.174      ; 1.376      ;
; 0.443 ; adc:u5|vin_db6[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.125      ; 1.328      ;
; 0.444 ; adc:u5|vin_db5[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.174      ; 1.378      ;
; 0.446 ; adc:u5|vin_db7[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.110      ; 1.316      ;
; 0.448 ; adc:u5|vin_db2[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.127      ; 1.335      ;
; 0.449 ; adc:u5|vin_db4[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.175      ; 1.384      ;
; 0.450 ; adc:u5|vin_db5[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.146      ; 1.356      ;
; 0.450 ; adc:u5|vin_db1[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.186      ; 1.396      ;
; 0.451 ; adc:u5|vin_db7[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.064      ; 1.275      ;
; 0.452 ; adc:u5|vin_db6[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.314      ; 1.526      ;
; 0.459 ; adc:u5|vin_db7[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.314      ; 1.533      ;
; 0.459 ; adc:u5|vin_db1[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.121      ; 1.340      ;
; 0.460 ; adc:u5|vin_db8[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.110      ; 1.330      ;
; 0.461 ; adc:u5|vin_db6[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.176      ; 1.397      ;
; 0.461 ; adc:u5|vin_db6[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.395      ; 1.616      ;
; 0.463 ; adc:u5|vin_db8[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.298      ; 1.521      ;
; 0.464 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.445      ; 1.139      ;
; 0.464 ; adc:u5|vin_db4[14] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.313      ; 1.537      ;
; 0.468 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.445      ; 1.143      ;
; 0.468 ; adc:u5|vin_db6[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.289      ; 1.517      ;
; 0.470 ; adc:u5|vin_db1[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.298      ; 1.528      ;
; 0.470 ; adc:u5|vin_db1[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.065      ; 1.295      ;
; 0.471 ; adc:u5|vin_db6[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.111      ; 1.342      ;
; 0.472 ; adc:u5|vin_db2[15] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.175      ; 1.407      ;
; 0.472 ; adc:u5|vin_db7[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.298      ; 1.530      ;
; 0.472 ; adc:u5|vin_db5[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.064      ; 1.296      ;
; 0.473 ; adc:u5|vin_db8[11] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.394      ; 1.627      ;
; 0.474 ; adc:u5|vin_db8[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.065      ; 1.299      ;
; 0.475 ; adc:u5|vin_db7[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.130      ; 1.365      ;
; 0.479 ; adc:u5|vin_db8[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.282      ; 1.521      ;
; 0.481 ; adc:u5|vin_db3[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.149      ; 1.390      ;
; 0.481 ; adc:u5|vin_db5[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.064      ; 1.305      ;
; 0.482 ; adc:u5|vin_db8[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.313      ; 1.555      ;
; 0.482 ; adc:u5|vin_db4[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.298      ; 1.540      ;
; 0.483 ; adc:u5|vin_db1[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.411      ; 1.654      ;
; 0.487 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.445      ; 1.162      ;
; 0.488 ; adc:u5|vin_db3[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.296      ; 1.544      ;
; 0.488 ; adc:u5|vin_db7[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.176      ; 1.424      ;
; 0.493 ; adc:u5|vin_db2[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.282      ; 1.535      ;
; 0.494 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.445      ; 1.169      ;
; 0.494 ; adc:u5|vin_db1[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.297      ; 1.551      ;
; 0.494 ; adc:u5|vin_db3[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.298      ; 1.552      ;
; 0.495 ; adc:u5|vin_db6[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.314      ; 1.569      ;
; 0.498 ; adc:u5|vin_db6[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.065      ; 1.323      ;
; 0.498 ; adc:u5|vin_db2[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.166      ; 1.424      ;
; 0.502 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.445      ; 1.177      ;
; 0.502 ; adc:u5|vin_db5[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.289      ; 1.551      ;
; 0.504 ; adc:u5|vin_db6[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.283      ; 1.547      ;
; 0.505 ; adc:u5|vin_db2[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.113      ; 1.378      ;
; 0.507 ; adc:u5|vin_db4[13] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.282      ; 1.549      ;
; 0.509 ; adc:u5|vin_db5[10] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.123      ; 1.392      ;
; 0.511 ; adc:u5|vin_db6[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ; adc:u5|rd    ; busy        ; -0.500       ; 1.134      ; 1.405      ;
; 0.518 ; adc:u5|vin_db5[12] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ; adc:u5|rd    ; busy        ; -0.500       ; 1.297      ; 1.575      ;
; 0.519 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.445      ; 1.194      ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc:u5|rd'                                                                                                                ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.490 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.211      ; 2.466      ;
; 0.508 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.220      ; 2.493      ;
; 0.519 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.197      ; 2.481      ;
; 0.540 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.505      ;
; 0.548 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.202      ; 2.515      ;
; 0.567 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.532      ;
; 0.595 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.218      ; 2.578      ;
; 0.595 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.218      ; 2.578      ;
; 0.598 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.580      ;
; 0.598 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.580      ;
; 0.598 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.580      ;
; 0.598 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.580      ;
; 0.598 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.580      ;
; 0.598 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.580      ;
; 0.624 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.596      ;
; 0.625 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.602      ;
; 0.626 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.603      ;
; 0.632 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.209      ; 2.606      ;
; 0.632 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.209      ; 2.606      ;
; 0.637 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.609      ;
; 0.656 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.215      ; 2.636      ;
; 0.662 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.635      ;
; 0.665 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.205      ; 2.635      ;
; 0.665 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.205      ; 2.635      ;
; 0.707 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.679      ;
; 0.711 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.676      ;
; 0.712 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.694      ;
; 0.715 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.697      ;
; 0.715 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.697      ;
; 0.737 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.710      ;
; 0.737 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.710      ;
; 0.795 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.211      ; 2.771      ;
; 0.813 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.220      ; 2.798      ;
; 0.818 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.800      ;
; 0.833 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.213      ; 2.811      ;
; 0.837 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.814      ;
; 0.838 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.820      ;
; 0.845 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.810      ;
; 0.848 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.830      ;
; 0.853 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.202      ; 2.820      ;
; 0.872 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.837      ;
; 0.876 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.858      ;
; 0.885 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.211      ; 2.861      ;
; 0.886 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.859      ;
; 0.903 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.220      ; 2.888      ;
; 0.906 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.879      ;
; 0.906 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.879      ;
; 0.907 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.884      ;
; 0.910 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.883      ;
; 0.925 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.902      ;
; 0.926 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.899      ;
; 0.931 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.908      ;
; 0.935 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.900      ;
; 0.936 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.918      ;
; 0.942 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.216      ; 2.923      ;
; 0.942 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.216      ; 2.923      ;
; 0.943 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.202      ; 2.910      ;
; 0.944 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.917      ;
; 0.947 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.929      ;
; 0.950 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db4[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.197      ; 2.912      ;
; 0.952 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.202      ; 2.919      ;
; 0.961 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.215      ; 2.941      ;
; 0.962 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.927      ;
; 0.964 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.937      ;
; 0.966 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.943      ;
; 0.970 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.942      ;
; 0.970 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.205      ; 2.940      ;
; 0.970 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.205      ; 2.940      ;
; 0.974 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.206      ; 2.945      ;
; 0.976 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.218      ; 2.959      ;
; 0.977 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.959      ;
; 0.984 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.216      ; 2.965      ;
; 0.984 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.216      ; 2.965      ;
; 0.990 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.220      ; 2.975      ;
; 0.990 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.220      ; 2.975      ;
; 0.994 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.202      ; 2.961      ;
; 1.002 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.202      ; 2.969      ;
; 1.008 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.980      ;
; 1.009 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.981      ;
; 1.012 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.984      ;
; 1.012 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.207      ; 2.984      ;
; 1.014 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.211      ; 2.990      ;
; 1.015 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.988      ;
; 1.015 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db6[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.992      ;
; 1.016 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.200      ; 2.981      ;
; 1.016 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.206      ; 2.987      ;
; 1.017 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db5[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.209      ; 2.991      ;
; 1.017 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 2.999      ;
; 1.018 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.218      ; 3.001      ;
; 1.020 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 3.002      ;
; 1.020 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.217      ; 3.002      ;
; 1.021 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.212      ; 2.998      ;
; 1.022 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.215      ; 3.002      ;
; 1.022 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.215      ; 3.002      ;
; 1.025 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db8[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.208      ; 2.998      ;
; 1.026 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db4[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.218      ; 3.009      ;
; 1.026 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db4[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.218      ; 3.009      ;
; 1.026 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.216      ; 3.007      ;
; 1.026 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.216      ; 3.007      ;
; 1.027 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 2.218      ; 3.010      ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_25m'                                                                                  ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.706 ; led:u3|counter[17] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; led:u3|counter[1]  ; led:u3|counter[1]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.972      ;
; 0.708 ; led:u3|counter[13] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; led:u3|counter[2]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; led:u3|counter[21] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; led:u3|counter[5]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; led:u3|counter[3]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.975      ;
; 0.711 ; led:u3|counter[14] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; led:u3|counter[22] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; led:u3|counter[16] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; led:u3|counter[8]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; led:u3|counter[6]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; led:u3|counter[4]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.978      ;
; 0.717 ; rst:u2|cnt_rst[7]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 0.982      ;
; 0.727 ; led:u3|counter[11] ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.993      ;
; 0.731 ; led:u3|counter[18] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 0.997      ;
; 0.923 ; led:u3|counter[23] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.189      ;
; 0.960 ; led:u3|counter[21] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.226      ;
; 1.027 ; led:u3|counter[2]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.293      ;
; 1.028 ; led:u3|counter[1]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.294      ;
; 1.028 ; led:u3|counter[17] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.294      ;
; 1.030 ; led:u3|counter[16] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; led:u3|counter[4]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.296      ;
; 1.032 ; led:u3|counter[13] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; led:u3|counter[21] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.299      ;
; 1.033 ; led:u3|counter[5]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.299      ;
; 1.033 ; led:u3|counter[3]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.299      ;
; 1.042 ; led:u3|counter[2]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.308      ;
; 1.045 ; led:u3|counter[14] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.311      ;
; 1.046 ; led:u3|counter[6]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.312      ;
; 1.046 ; led:u3|counter[16] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.312      ;
; 1.046 ; led:u3|counter[4]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.312      ;
; 1.050 ; led:u3|counter[22] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.316      ;
; 1.121 ; led:u3|counter[1]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.387      ;
; 1.125 ; rst:u2|cnt_rst[5]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.390      ;
; 1.128 ; led:u3|counter[3]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.394      ;
; 1.142 ; led:u3|counter[11] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.408      ;
; 1.149 ; led:u3|counter[2]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.415      ;
; 1.150 ; led:u3|counter[1]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.416      ;
; 1.151 ; led:u3|counter[8]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.417      ;
; 1.151 ; led:u3|counter[14] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.417      ;
; 1.154 ; led:u3|counter[13] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.420      ;
; 1.155 ; led:u3|counter[5]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.421      ;
; 1.155 ; led:u3|counter[3]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.421      ;
; 1.164 ; led:u3|counter[2]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.430      ;
; 1.167 ; led:u3|counter[14] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.433      ;
; 1.168 ; led:u3|counter[4]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.434      ;
; 1.171 ; led:u3|counter[11] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.437      ;
; 1.172 ; led:u3|counter[18] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.438      ;
; 1.181 ; led:u3|counter[0]  ; led:u3|counter[1]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.447      ;
; 1.187 ; led:u3|counter[18] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.453      ;
; 1.243 ; led:u3|counter[1]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.509      ;
; 1.244 ; led:u3|counter[17] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.510      ;
; 1.248 ; led:u3|counter[13] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.514      ;
; 1.272 ; led:u3|counter[1]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.538      ;
; 1.272 ; led:u3|counter[17] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.538      ;
; 1.273 ; led:u3|counter[8]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.539      ;
; 1.274 ; led:u3|counter[6]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.540      ;
; 1.274 ; led:u3|counter[16] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.540      ;
; 1.276 ; led:u3|counter[13] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.542      ;
; 1.277 ; led:u3|counter[3]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.543      ;
; 1.285 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.550      ;
; 1.286 ; led:u3|counter[2]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.552      ;
; 1.288 ; led:u3|counter[0]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.554      ;
; 1.290 ; led:u3|counter[8]  ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.556      ;
; 1.290 ; led:u3|counter[16] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.556      ;
; 1.293 ; led:u3|counter[11] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.559      ;
; 1.303 ; led:u3|counter[0]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.569      ;
; 1.313 ; led:u3|counter[9]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.579      ;
; 1.319 ; rst:u2|cnt_rst[4]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.584      ;
; 1.372 ; led:u3|counter[5]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.638      ;
; 1.386 ; led:u3|counter[11] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.652      ;
; 1.394 ; led:u3|counter[1]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.660      ;
; 1.395 ; led:u3|counter[14] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.661      ;
; 1.395 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.660      ;
; 1.396 ; led:u3|counter[6]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.662      ;
; 1.396 ; led:u3|counter[4]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.662      ;
; 1.410 ; led:u3|counter[0]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.676      ;
; 1.411 ; led:u3|counter[14] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.677      ;
; 1.412 ; led:u3|counter[6]  ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.678      ;
; 1.412 ; led:u3|counter[8]  ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.678      ;
; 1.415 ; led:u3|counter[11] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.681      ;
; 1.425 ; led:u3|counter[0]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.691      ;
; 1.435 ; led:u3|counter[12] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.701      ;
; 1.435 ; led:u3|counter[9]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.701      ;
; 1.437 ; led:u3|counter[18] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.702      ;
; 1.439 ; led:u3|counter[18] ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.704      ;
; 1.439 ; led:u3|counter[18] ; led:u3|counter[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.704      ;
; 1.442 ; led:u3|counter[18] ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.707      ;
; 1.442 ; led:u3|counter[18] ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.707      ;
; 1.447 ; led:u3|counter[10] ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.713      ;
; 1.466 ; led:u3|counter[20] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.732      ;
; 1.487 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.752      ;
; 1.489 ; led:u3|counter[19] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.754      ;
; 1.491 ; led:u3|counter[19] ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.756      ;
; 1.491 ; led:u3|counter[19] ; led:u3|counter[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.756      ;
; 1.492 ; led:u3|counter[13] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.758      ;
; 1.494 ; led:u3|counter[5]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.760      ;
; 1.494 ; led:u3|counter[3]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.071      ; 1.760      ;
; 1.494 ; led:u3|counter[19] ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.070      ; 1.759      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'adc:u5|rd'                                                                            ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -4.577 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.734      ;
; -4.577 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.734      ;
; -4.577 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.734      ;
; -4.576 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.334     ; 4.734      ;
; -4.576 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.334     ; 4.734      ;
; -4.576 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.337     ; 4.731      ;
; -4.576 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.334     ; 4.734      ;
; -4.576 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.334     ; 4.734      ;
; -4.576 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.334     ; 4.734      ;
; -4.569 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.355     ; 4.706      ;
; -4.569 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.355     ; 4.706      ;
; -4.569 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.355     ; 4.706      ;
; -4.567 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.724      ;
; -4.567 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.724      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.339     ; 4.719      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.343     ; 4.715      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.713      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.339     ; 4.719      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.339     ; 4.719      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.339     ; 4.719      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.337     ; 4.721      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.337     ; 4.721      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.339     ; 4.719      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.337     ; 4.721      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.723      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.723      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.713      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.339     ; 4.719      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.713      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.723      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.713      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.337     ; 4.721      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.339     ; 4.719      ;
; -4.566 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.344     ; 4.714      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.343     ; 4.714      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.343     ; 4.714      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.343     ; 4.714      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.343     ; 4.714      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.341     ; 4.716      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.341     ; 4.716      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.338     ; 4.719      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.338     ; 4.719      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.338     ; 4.719      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.338     ; 4.719      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.341     ; 4.716      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.341     ; 4.716      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.721      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.721      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.721      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.343     ; 4.714      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.341     ; 4.716      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.712      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.721      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.712      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.712      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.712      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.340     ; 4.717      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.340     ; 4.717      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.340     ; 4.717      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.340     ; 4.717      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.340     ; 4.717      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.340     ; 4.717      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.341     ; 4.716      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.338     ; 4.719      ;
; -4.565 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.721      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.342     ; 4.714      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.332     ; 4.724      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.346     ; 4.710      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.711      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.345     ; 4.711      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.349     ; 4.707      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.349     ; 4.707      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.350     ; 4.706      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.349     ; 4.707      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.350     ; 4.706      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.721      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.721      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.332     ; 4.724      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.332     ; 4.724      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.347     ; 4.709      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.347     ; 4.709      ;
; -4.564 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.346     ; 4.710      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.351     ; 4.704      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.719      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.719      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.719      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.720      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.335     ; 4.720      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.719      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.719      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.336     ; 4.719      ;
; -4.563 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.351     ; 4.704      ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'fsmc_nadv'                                                                                      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.312 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.710      ;
; -4.312 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.710      ;
; -4.312 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.710      ;
; -4.312 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.710      ;
; -4.312 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.710      ;
; -4.111 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.509      ;
; -4.111 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.509      ;
; -4.111 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.509      ;
; -4.111 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.509      ;
; -4.111 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.509      ;
; -4.017 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.415      ;
; -4.017 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.415      ;
; -4.017 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.415      ;
; -4.017 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.415      ;
; -4.017 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.415      ;
; -3.989 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.387      ;
; -3.989 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.387      ;
; -3.989 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.387      ;
; -3.989 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.387      ;
; -3.989 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.387      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.977 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.724      ;
; -3.833 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.231      ;
; -3.833 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.231      ;
; -3.833 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.231      ;
; -3.833 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.231      ;
; -3.833 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.231      ;
; -3.804 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.202      ;
; -3.804 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.202      ;
; -3.804 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.202      ;
; -3.804 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.202      ;
; -3.804 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.202      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.776 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.523      ;
; -3.745 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.143      ;
; -3.745 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.143      ;
; -3.745 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.143      ;
; -3.745 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.143      ;
; -3.745 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.594     ; 4.143      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.682 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.429      ;
; -3.676 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; 0.056      ; 4.724      ;
; -3.676 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; 0.056      ; 4.724      ;
; -3.676 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; 0.056      ; 4.724      ;
; -3.676 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; 0.056      ; 4.724      ;
; -3.676 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; 0.056      ; 4.724      ;
; -3.676 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; 0.056      ; 4.724      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.654 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.401      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
; -3.498 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.245     ; 4.245      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'busy'                                                                                 ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.064 ; rst:u2|cnt_rst[2] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.406      ;
; -3.064 ; rst:u2|cnt_rst[2] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.406      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -3.037 ; rst:u2|cnt_rst[2] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.418      ;
; -2.863 ; rst:u2|cnt_rst[4] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.205      ;
; -2.863 ; rst:u2|cnt_rst[4] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.205      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.836 ; rst:u2|cnt_rst[4] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.217      ;
; -2.769 ; rst:u2|cnt_rst[0] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.111      ;
; -2.769 ; rst:u2|cnt_rst[0] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.111      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.742 ; rst:u2|cnt_rst[0] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.123      ;
; -2.741 ; rst:u2|cnt_rst[5] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.083      ;
; -2.741 ; rst:u2|cnt_rst[5] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 4.083      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.714 ; rst:u2|cnt_rst[5] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 4.095      ;
; -2.585 ; rst:u2|cnt_rst[3] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.927      ;
; -2.585 ; rst:u2|cnt_rst[3] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.927      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.558 ; rst:u2|cnt_rst[3] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.939      ;
; -2.556 ; rst:u2|cnt_rst[7] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.898      ;
; -2.556 ; rst:u2|cnt_rst[7] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.898      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.529 ; rst:u2|cnt_rst[7] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.910      ;
; -2.497 ; rst:u2|cnt_rst[1] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.839      ;
; -2.497 ; rst:u2|cnt_rst[1] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.839      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.470 ; rst:u2|cnt_rst[1] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.389      ; 3.851      ;
; -2.242 ; rst:u2|cnt_rst[6] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.584      ;
; -2.242 ; rst:u2|cnt_rst[6] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; 0.350      ; 3.584      ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                              ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -2.588 ; busy              ; adc:u5|rd_cnt[1]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 3.204      ;
; -2.588 ; busy              ; adc:u5|rd_cnt[2]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 3.204      ;
; -2.588 ; busy              ; adc:u5|rd_cnt[3]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 3.204      ;
; -2.588 ; busy              ; adc:u5|rd_cnt[4]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 3.204      ;
; -2.588 ; busy              ; adc:u5|rd_cnt[0]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 3.204      ;
; -2.435 ; busy              ; adc:u5|rd              ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.177      ; 3.054      ;
; -2.233 ; busy              ; adc:u5|rd_cnt[1]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 3.349      ;
; -2.233 ; busy              ; adc:u5|rd_cnt[2]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 3.349      ;
; -2.233 ; busy              ; adc:u5|rd_cnt[3]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 3.349      ;
; -2.233 ; busy              ; adc:u5|rd_cnt[4]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 3.349      ;
; -2.233 ; busy              ; adc:u5|rd_cnt[0]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 3.349      ;
; -2.130 ; busy              ; adc:u5|rd              ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.177      ; 3.249      ;
; -1.892 ; busy              ; adc:u5|invalid_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|invalid_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|invalid_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|invalid_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|invalid_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|rd_low_cnt[1]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|rd_low_cnt[2]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|rd_low_cnt[3]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|rd_low_cnt[4]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.892 ; busy              ; adc:u5|rd_low_cnt[0]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.175      ; 2.509      ;
; -1.868 ; busy              ; adc:u5|command.00000   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.868 ; busy              ; adc:u5|command.00001   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.868 ; busy              ; adc:u5|rd_high_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.868 ; busy              ; adc:u5|rd_high_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.868 ; busy              ; adc:u5|rd_high_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.868 ; busy              ; adc:u5|rd_high_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.868 ; busy              ; adc:u5|rd_high_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.868 ; busy              ; adc:u5|command.00010   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.174      ; 2.484      ;
; -1.487 ; busy              ; adc:u5|invalid_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|invalid_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|invalid_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|invalid_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|invalid_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|rd_low_cnt[1]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|rd_low_cnt[2]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|rd_low_cnt[3]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|rd_low_cnt[4]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.487 ; busy              ; adc:u5|rd_low_cnt[0]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.175      ; 2.604      ;
; -1.453 ; busy              ; adc:u5|command.00000   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; -1.453 ; busy              ; adc:u5|command.00001   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; -1.453 ; busy              ; adc:u5|rd_high_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; -1.453 ; busy              ; adc:u5|rd_high_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; -1.453 ; busy              ; adc:u5|rd_high_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; -1.453 ; busy              ; adc:u5|rd_high_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; -1.453 ; busy              ; adc:u5|rd_high_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; -1.453 ; busy              ; adc:u5|command.00010   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; 0.174      ; 2.569      ;
; 12.268 ; rst:u2|cnt_rst[2] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 5.018      ;
; 12.469 ; rst:u2|cnt_rst[4] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 4.817      ;
; 12.563 ; rst:u2|cnt_rst[0] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 4.723      ;
; 12.591 ; rst:u2|cnt_rst[5] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 4.695      ;
; 12.747 ; rst:u2|cnt_rst[3] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 4.539      ;
; 12.776 ; rst:u2|cnt_rst[7] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 4.510      ;
; 12.796 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.721      ;
; 12.796 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.721      ;
; 12.796 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.721      ;
; 12.796 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.721      ;
; 12.796 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.721      ;
; 12.797 ; rst:u2|cnt_rst[2] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.720      ;
; 12.797 ; rst:u2|cnt_rst[2] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.720      ;
; 12.805 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.423     ; 4.724      ;
; 12.805 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.436     ; 4.711      ;
; 12.805 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.436     ; 4.711      ;
; 12.805 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.444     ; 4.703      ;
; 12.806 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.437     ; 4.709      ;
; 12.806 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.437     ; 4.709      ;
; 12.835 ; rst:u2|cnt_rst[1] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 4.451      ;
; 12.997 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.520      ;
; 12.997 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.520      ;
; 12.997 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.520      ;
; 12.997 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.520      ;
; 12.997 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.520      ;
; 12.998 ; rst:u2|cnt_rst[4] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.519      ;
; 12.998 ; rst:u2|cnt_rst[4] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.519      ;
; 13.006 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.423     ; 4.523      ;
; 13.006 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.436     ; 4.510      ;
; 13.006 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.436     ; 4.510      ;
; 13.006 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.444     ; 4.502      ;
; 13.007 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.437     ; 4.508      ;
; 13.007 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.437     ; 4.508      ;
; 13.090 ; rst:u2|cnt_rst[6] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.531     ; 4.196      ;
; 13.091 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.426      ;
; 13.091 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.426      ;
; 13.091 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.426      ;
; 13.091 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.426      ;
; 13.091 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.426      ;
; 13.092 ; rst:u2|cnt_rst[0] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.425      ;
; 13.092 ; rst:u2|cnt_rst[0] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.425      ;
; 13.100 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.423     ; 4.429      ;
; 13.100 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.436     ; 4.416      ;
; 13.100 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.436     ; 4.416      ;
; 13.100 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.444     ; 4.408      ;
; 13.101 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.437     ; 4.414      ;
; 13.101 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.437     ; 4.414      ;
; 13.119 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.398      ;
; 13.119 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.398      ;
; 13.119 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.398      ;
; 13.119 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.398      ;
; 13.119 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -2.435     ; 4.398      ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'fsmc_cs'                                                                                            ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.270 ; rst:u2|cnt_rst[2] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.045      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.265 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 4.040      ;
; -2.247 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.724      ;
; -2.247 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.724      ;
; -2.069 ; rst:u2|cnt_rst[4] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.844      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.064 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.839      ;
; -2.046 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.523      ;
; -2.046 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.523      ;
; -1.975 ; rst:u2|cnt_rst[0] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.750      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.970 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.745      ;
; -1.952 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.429      ;
; -1.952 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.429      ;
; -1.947 ; rst:u2|cnt_rst[5] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.722      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.942 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.717      ;
; -1.924 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.401      ;
; -1.924 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.401      ;
; -1.791 ; rst:u2|cnt_rst[3] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.566      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.786 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.561      ;
; -1.768 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.245      ;
; -1.768 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.245      ;
; -1.762 ; rst:u2|cnt_rst[7] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.537      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.757 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.532      ;
; -1.739 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.216      ;
; -1.739 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 1.495      ; 4.216      ;
; -1.703 ; rst:u2|cnt_rst[1] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.478      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
; -1.698 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.293      ; 3.473      ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'busy'                                                                                                                         ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.200 ; adc:u5|sample_start_r3 ; adc:u5|address[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.947      ; 2.022      ;
; -1.164 ; adc:u5|sample_start_r3 ; adc:u5|wr_state[0] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.907      ; 2.018      ;
; -1.164 ; adc:u5|sample_start_r3 ; adc:u5|wr_state[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.907      ; 2.018      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.385 ; adc:u5|sample_start_r1 ; adc:u5|address[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.954      ; 2.844      ;
; -0.349 ; adc:u5|sample_start_r1 ; adc:u5|wr_state[0] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.914      ; 2.840      ;
; -0.349 ; adc:u5|sample_start_r1 ; adc:u5|wr_state[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 2.914      ; 2.840      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.251  ; rst:u2|cnt_rst[6]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.078      ;
; 2.287  ; rst:u2|cnt_rst[6]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.074      ;
; 2.287  ; rst:u2|cnt_rst[6]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.074      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.486  ; rst:u2|cnt_rst[1]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.313      ;
; 2.522  ; rst:u2|cnt_rst[1]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.309      ;
; 2.522  ; rst:u2|cnt_rst[1]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.309      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.551  ; rst:u2|cnt_rst[3]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.378      ;
; 2.587  ; rst:u2|cnt_rst[3]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.374      ;
; 2.587  ; rst:u2|cnt_rst[3]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.374      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.602  ; rst:u2|cnt_rst[7]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.429      ;
; 2.638  ; rst:u2|cnt_rst[7]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.425      ;
; 2.638  ; rst:u2|cnt_rst[7]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.425      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.752  ; rst:u2|cnt_rst[4]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.579      ;
; 2.788  ; rst:u2|cnt_rst[4]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.575      ;
; 2.788  ; rst:u2|cnt_rst[4]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.562      ; 3.575      ;
; 2.811  ; rst:u2|cnt_rst[5]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.638      ;
; 2.811  ; rst:u2|cnt_rst[5]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.602      ; 3.638      ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'fsmc_cs'                                                                                                                                  ;
+--------+----------------------+----------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                          ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[1]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[3]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[4]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[5]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[6]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[7]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[8]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[9]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[10]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.497 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[11]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.164      ;
; -0.489 ; adc:u5|read_start_r3 ; adc:u5|rden_r~_emulated          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.172      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[1]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[3]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[4]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[5]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[6]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[7]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[8]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[9]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[10]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.432 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[11]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.229      ;
; -0.424 ; adc:u5|read_start_r2 ; adc:u5|rden_r~_emulated          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 3.886      ; 3.237      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.535  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.812      ;
; 1.543  ; rst:u2|cnt_rst[6]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 2.820      ;
; 1.618  ; rst:u2|cnt_rst[6]    ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.605      ;
; 1.618  ; rst:u2|cnt_rst[6]    ; fsmc_ctrl:u4|sample_start_r      ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.605      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.770  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.047      ;
; 1.778  ; rst:u2|cnt_rst[1]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.055      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.835  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.112      ;
; 1.843  ; rst:u2|cnt_rst[3]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.120      ;
; 1.853  ; rst:u2|cnt_rst[1]    ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.840      ;
; 1.853  ; rst:u2|cnt_rst[1]    ; fsmc_ctrl:u4|sample_start_r      ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.840      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.886  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.163      ;
; 1.894  ; rst:u2|cnt_rst[7]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.171      ;
; 1.918  ; rst:u2|cnt_rst[3]    ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.905      ;
; 1.918  ; rst:u2|cnt_rst[3]    ; fsmc_ctrl:u4|sample_start_r      ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.905      ;
; 1.969  ; rst:u2|cnt_rst[7]    ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.956      ;
; 1.969  ; rst:u2|cnt_rst[7]    ; fsmc_ctrl:u4|sample_start_r      ; clk_25m                                        ; fsmc_cs     ; 0.000        ; 1.752      ; 3.956      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[1]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[2]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[3]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[4]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[5]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[6]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[7]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[8]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[9]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[10]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.036  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[11]       ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.313      ;
; 2.044  ; rst:u2|cnt_rst[4]    ; adc:u5|rden_r~_emulated          ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.321      ;
; 2.095  ; rst:u2|cnt_rst[5]    ; adc:u5|ram_rdaddress_r[0]        ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.542      ; 3.372      ;
+--------+----------------------+----------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                  ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 1.568 ; busy                 ; adc:u5|command.00000  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.568 ; busy                 ; adc:u5|command.00001  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.568 ; busy                 ; adc:u5|rd_high_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.568 ; busy                 ; adc:u5|rd_high_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.568 ; busy                 ; adc:u5|rd_high_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.568 ; busy                 ; adc:u5|rd_high_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.568 ; busy                 ; adc:u5|rd_high_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.568 ; busy                 ; adc:u5|command.00010  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.480      ;
; 1.601 ; busy                 ; adc:u5|invalid_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|invalid_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|invalid_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|invalid_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|invalid_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|rd_low_cnt[1]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|rd_low_cnt[2]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|rd_low_cnt[3]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|rd_low_cnt[4]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.601 ; busy                 ; adc:u5|rd_low_cnt[0]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.607      ; 2.513      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.769 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.035      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.861 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.127      ;
; 1.988 ; busy                 ; adc:u5|command.00000  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 1.988 ; busy                 ; adc:u5|command.00001  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 1.988 ; busy                 ; adc:u5|rd_high_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 1.988 ; busy                 ; adc:u5|rd_high_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 1.988 ; busy                 ; adc:u5|rd_high_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 1.988 ; busy                 ; adc:u5|rd_high_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 1.988 ; busy                 ; adc:u5|rd_high_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 1.988 ; busy                 ; adc:u5|command.00010  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.400      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.008 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.273      ;
; 2.012 ; busy                 ; adc:u5|invalid_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|invalid_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|invalid_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|invalid_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|invalid_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|rd_low_cnt[1]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|rd_low_cnt[2]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|rd_low_cnt[3]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|rd_low_cnt[4]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.012 ; busy                 ; adc:u5|rd_low_cnt[0]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.607      ; 2.424      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[6]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[5]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[9]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[7]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.019 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[8]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.284      ;
; 2.031 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.296      ;
; 2.031 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.296      ;
; 2.031 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.296      ;
; 2.031 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.296      ;
; 2.031 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.296      ;
; 2.031 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.296      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.091 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.357      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.100 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.365      ;
; 2.111 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.376      ;
; 2.111 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.376      ;
; 2.111 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[6]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.376      ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'fsmc_nadv'                                                                                      ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 3.126 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.605      ;
; 3.126 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.605      ;
; 3.126 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.605      ;
; 3.126 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.605      ;
; 3.126 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.605      ;
; 3.126 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.605      ;
; 3.361 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.840      ;
; 3.361 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.840      ;
; 3.361 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.840      ;
; 3.361 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.840      ;
; 3.361 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.840      ;
; 3.361 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.840      ;
; 3.426 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.905      ;
; 3.426 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.905      ;
; 3.426 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.905      ;
; 3.426 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.905      ;
; 3.426 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.905      ;
; 3.426 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.905      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.439 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.605      ;
; 3.477 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.956      ;
; 3.477 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.956      ;
; 3.477 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.956      ;
; 3.477 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.956      ;
; 3.477 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.956      ;
; 3.477 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 3.956      ;
; 3.627 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.106      ;
; 3.627 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.106      ;
; 3.627 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.106      ;
; 3.627 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.106      ;
; 3.627 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.106      ;
; 3.627 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.106      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.674 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.840      ;
; 3.686 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.165      ;
; 3.686 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.165      ;
; 3.686 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.165      ;
; 3.686 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.165      ;
; 3.686 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.165      ;
; 3.686 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.165      ;
; 3.718 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.197      ;
; 3.718 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.197      ;
; 3.718 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.197      ;
; 3.718 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.197      ;
; 3.718 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.197      ;
; 3.718 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.197      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.739 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.905      ;
; 3.790 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.424     ; 3.591      ;
; 3.790 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.424     ; 3.591      ;
; 3.790 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.424     ; 3.591      ;
; 3.790 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.424     ; 3.591      ;
; 3.790 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.424     ; 3.591      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.790 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.059     ; 3.956      ;
; 3.885 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.364      ;
; 3.885 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.364      ;
; 3.885 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.364      ;
; 3.885 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.364      ;
; 3.885 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; 0.254      ; 4.364      ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'adc:u5|rd'                                                                            ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 4.006 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.134     ; 3.597      ;
; 4.006 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.134     ; 3.597      ;
; 4.006 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.134     ; 3.597      ;
; 4.006 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.134     ; 3.597      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.137     ; 3.595      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.137     ; 3.595      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.137     ; 3.595      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.137     ; 3.595      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.137     ; 3.595      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.135     ; 3.597      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.135     ; 3.597      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.594      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.126     ; 3.606      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.594      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.594      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.594      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.594      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.586      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.586      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.132     ; 3.600      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.132     ; 3.600      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.132     ; 3.600      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.135     ; 3.597      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.135     ; 3.597      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.602      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.602      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.137     ; 3.595      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.135     ; 3.597      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.603      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.603      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.603      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.602      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.603      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.139     ; 3.593      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.139     ; 3.593      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.603      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.134     ; 3.598      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.134     ; 3.598      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.135     ; 3.597      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.603      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.586      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.586      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.586      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.603      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.132     ; 3.600      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.126     ; 3.606      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.126     ; 3.606      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.602      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.128     ; 3.604      ;
; 4.007 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.586      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.587      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.595      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.595      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.595      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.139     ; 3.594      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.604      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.604      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.141     ; 3.592      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.604      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.131     ; 3.602      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.131     ; 3.602      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.131     ; 3.602      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.131     ; 3.602      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.140     ; 3.593      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.139     ; 3.594      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.139     ; 3.594      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.140     ; 3.593      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.140     ; 3.593      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.140     ; 3.593      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.139     ; 3.594      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.131     ; 3.602      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.144     ; 3.589      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.144     ; 3.589      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.595      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.133     ; 3.600      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.138     ; 3.595      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.146     ; 3.587      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.604      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.604      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.604      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.130     ; 3.603      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.144     ; 3.589      ;
; 4.008 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.129     ; 3.604      ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'busy'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; busy  ; Rise       ; busy                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[0]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[10]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[11]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[1]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[2]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[3]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[4]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[5]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[6]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[7]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[8]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|address[9]                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|wr_state[0]                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; busy  ; Rise       ; adc:u5|wr_state[1]                                                                                               ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[0]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[10]                                                                                               ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[11]                                                                                               ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[1]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[2]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[3]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[4]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[5]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[6]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[7]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[8]                                                                                                ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|address[9]                                                                                                ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|wr_state[0]                                                                                               ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; busy  ; Rise       ; adc:u5|wr_state[1]                                                                                               ;
; 0.149  ; 0.379        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 0.150  ; 0.380        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 0.150  ; 0.380        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_we_reg        ;
; 0.151  ; 0.381        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; 0.152  ; 0.382        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; 0.152  ; 0.382        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 0.152  ; 0.382        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 0.152  ; 0.382        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_we_reg        ;
; 0.152  ; 0.382        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 0.152  ; 0.382        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_we_reg        ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_we_reg        ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 0.153  ; 0.383        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; 0.154  ; 0.384        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 0.154  ; 0.384        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_we_reg        ;
; 0.159  ; 0.389        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; 0.159  ; 0.389        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 0.160  ; 0.390        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 0.160  ; 0.390        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 0.160  ; 0.390        ; 0.230          ; High Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fsmc_cs'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fsmc_cs ; Rise       ; fsmc_cs                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|rden_r~_emulated                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|sample_start_r                                                                                      ;
; 0.023  ; 0.239        ; 0.216          ; High Pulse Width ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ;
; 0.023  ; 0.239        ; 0.216          ; High Pulse Width ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|sample_start_r                                                                                      ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ;
; 0.083  ; 0.313        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 0.084  ; 0.314        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ;
; 0.085  ; 0.315        ; 0.230          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[0]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[10]                                                                                       ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[11]                                                                                       ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[1]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[2]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[3]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[4]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[5]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[6]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[7]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[8]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[9]                                                                                        ;
; 0.085  ; 0.269        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Fall       ; adc:u5|rden_r~_emulated                                                                                          ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; fsmc_cs ; Rise       ; u4|wrn~clkctrl|inclk[0]                                                                                          ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; fsmc_cs ; Rise       ; u4|wrn~clkctrl|outclk                                                                                            ;
; 0.293  ; 0.293        ; 0.000          ; High Pulse Width ; fsmc_cs ; Rise       ; u4|ad7606_read_start_r|clk                                                                                       ;
; 0.293  ; 0.293        ; 0.000          ; High Pulse Width ; fsmc_cs ; Rise       ; u4|sample_start_r|clk                                                                                            ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; fsmc_cs ; Rise       ; u4|read_clk~clkctrl|inclk[0]                                                                                     ;
; 0.307  ; 0.307        ; 0.000          ; High Pulse Width ; fsmc_cs ; Rise       ; u4|read_clk~clkctrl|outclk                                                                                       ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; fsmc_cs ; Rise       ; u5|ram_rdaddress_r[0]|clk                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fsmc_nadv'                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fsmc_nadv ; Rise       ; fsmc_nadv                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; 0.028  ; 0.244        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; 0.103  ; 0.319        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[1]|clk        ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[2]|clk        ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[3]|clk        ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[4]|clk        ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[5]|clk        ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[6]|clk        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[10]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[11]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[12]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[13]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[14]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[15]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[16]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[17]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[18]|clk       ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[7]|clk        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[8]|clk        ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[9]|clk        ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[0]|clk        ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[19]|clk       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[20]|clk       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[21]|clk       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[22]|clk       ;
; 0.446  ; 0.630        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; 0.446  ; 0.630        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; 0.446  ; 0.630        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; 0.446  ; 0.630        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; 0.446  ; 0.630        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_nadv~input|o            ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_nadv~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_nadv~input|i            ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_nadv~input|o            ;
; 0.561  ; 0.745        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; 0.561  ; 0.745        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; 0.561  ; 0.745        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; 0.561  ; 0.745        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; 0.561  ; 0.745        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; 0.561  ; 0.745        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[0]|clk        ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[19]|clk       ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[20]|clk       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'adc:u5|rd'                                             ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[12] ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                      ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[0]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[1]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[2]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[3]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[4]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[5]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[6]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[7]       ;
; 9.698 ; 9.914        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_r            ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[0]   ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[1]   ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[2]   ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[3]   ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[4]   ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy2           ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[0]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[1]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[2]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[3]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[4]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[5]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[6]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[7]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[8]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[9]     ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_sig        ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[0]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[1]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[2]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[3]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[4]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_r         ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[0]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[1]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[2]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[3]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[4]    ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_r         ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd              ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[0]       ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[1]       ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[2]       ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[3]       ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[4]       ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r1   ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[0]        ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[1]        ;
; 9.699 ; 9.915        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[2]        ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00000   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00001   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00010   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[0]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[1]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[2]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[3]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[4]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[0]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[1]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[2]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[3]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[4]  ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[0]   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[1]   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[2]   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[3]   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[4]   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r2   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r3   ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r1 ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r2 ;
; 9.700 ; 9.916        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r3 ;
; 9.823 ; 9.978        ; 0.155          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy1           ;
; 9.870 ; 10.020       ; 0.150          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy1           ;
; 9.895 ; 10.079       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r1 ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00000   ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00001   ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00010   ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[0]  ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[1]  ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[2]  ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[3]  ;
; 9.896 ; 10.080       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[4]  ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy2           ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[0]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[1]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[2]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[3]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[4]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[5]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[6]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[7]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[8]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[9]     ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_sig        ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[0]    ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[1]    ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[2]    ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[3]    ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[4]    ;
; 9.897 ; 10.081       ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_r         ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25m'                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[11]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[13]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[14]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[15]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[16]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[17]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[18]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[19]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[1]                                        ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[20]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[21]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[22]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[23]                                       ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[2]                                        ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[3]                                        ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[4]                                        ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[5]                                        ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[6]                                        ;
; 19.753 ; 19.969       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[8]                                        ;
; 19.754 ; 19.970       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[0]                                        ;
; 19.754 ; 19.970       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[10]                                       ;
; 19.754 ; 19.970       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[12]                                       ;
; 19.754 ; 19.970       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[7]                                        ;
; 19.754 ; 19.970       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[9]                                        ;
; 19.754 ; 19.970       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|led                                               ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[0]                                        ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[1]                                        ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[2]                                        ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[3]                                        ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[4]                                        ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[5]                                        ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[6]                                        ;
; 19.756 ; 19.972       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[7]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[0]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[1]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[2]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[3]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[4]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[5]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[6]                                        ;
; 19.842 ; 20.026       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[7]                                        ;
; 19.843 ; 20.027       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|led                                               ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[0]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[10]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[11]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[12]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[13]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[14]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[15]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[16]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[17]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[18]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[19]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[1]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[20]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[21]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[22]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[23]                                       ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[2]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[3]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[4]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[5]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[6]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[7]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[8]                                        ;
; 19.844 ; 20.028       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[9]                                        ;
; 19.918 ; 19.918       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.918 ; 19.918       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[0]|clk                                        ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[1]|clk                                        ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[2]|clk                                        ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[3]|clk                                        ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[4]|clk                                        ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[5]|clk                                        ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[6]|clk                                        ;
; 19.974 ; 19.974       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[7]|clk                                        ;
; 19.975 ; 19.975       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.976 ; 19.976       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[0]|clk                                        ;
; 19.976 ; 19.976       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[10]|clk                                       ;
; 19.976 ; 19.976       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[12]|clk                                       ;
; 19.976 ; 19.976       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[7]|clk                                        ;
; 19.976 ; 19.976       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[9]|clk                                        ;
; 19.976 ; 19.976       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|led|clk                                               ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[11]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[13]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[14]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[15]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[16]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[17]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[18]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[19]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[1]|clk                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[20]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[21]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[22]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[23]|clk                                       ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[2]|clk                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[3]|clk                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[4]|clk                                        ;
; 19.977 ; 19.977       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[5]|clk                                        ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; 3.690 ; 3.584 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; 2.315 ; 2.439 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; 2.656 ; 2.744 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; 2.954 ; 2.973 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; 2.835 ; 2.828 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; 3.237 ; 3.216 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; 2.303 ; 2.420 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; 2.688 ; 2.745 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; 3.451 ; 3.415 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; 3.690 ; 3.584 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; 2.805 ; 2.764 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; 3.064 ; 3.060 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; 3.524 ; 3.437 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; 2.873 ; 2.945 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; 2.559 ; 2.667 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; 2.915 ; 2.968 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; 2.960 ; 3.065 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; 2.103 ; 2.225 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; 1.590 ; 1.689 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; 1.598 ; 1.696 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; 1.743 ; 1.875 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; 1.879 ; 1.982 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; 1.913 ; 2.002 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; 1.939 ; 2.030 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; 2.103 ; 2.225 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; 2.448 ; 2.485 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 2.263 ; 2.307 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 1.170 ; 1.236 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 1.139 ; 1.200 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 1.929 ; 1.891 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 1.740 ; 1.793 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 1.555 ; 1.577 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 1.783 ; 1.821 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 2.093 ; 2.117 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 2.188 ; 2.255 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 2.184 ; 2.256 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 2.156 ; 2.240 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 1.969 ; 2.020 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 2.448 ; 2.440 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 2.429 ; 2.485 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 2.154 ; 2.224 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 2.005 ; 2.041 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; 1.030 ; 1.052 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; -1.386 ; -1.491 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; -1.600 ; -1.651 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; -1.573 ; -1.634 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; -1.976 ; -2.025 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; -2.016 ; -2.041 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; -1.839 ; -1.919 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; -1.629 ; -1.707 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; -1.641 ; -1.704 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; -1.942 ; -1.989 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; -2.217 ; -2.251 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; -1.386 ; -1.491 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; -1.859 ; -1.950 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; -1.809 ; -1.792 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; -1.930 ; -2.013 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; -1.899 ; -1.988 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; -1.869 ; -1.911 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; -1.806 ; -1.820 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; -1.173 ; -1.256 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; -1.173 ; -1.256 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; -1.180 ; -1.263 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; -1.336 ; -1.460 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; -1.481 ; -1.568 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; -1.513 ; -1.587 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; -1.538 ; -1.614 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; -1.711 ; -1.826 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; -0.715 ; -0.761 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; -1.849 ; -1.879 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; -0.745 ; -0.797 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; -0.715 ; -0.761 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; -1.474 ; -1.426 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; -1.309 ; -1.358 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; -1.116 ; -1.125 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; -1.351 ; -1.384 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; -1.672 ; -1.693 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; -1.764 ; -1.826 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; -1.760 ; -1.826 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; -1.732 ; -1.811 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; -1.539 ; -1.575 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; -1.997 ; -1.978 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; -1.995 ; -2.046 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; -1.730 ; -1.794 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; -1.572 ; -1.595 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; -0.447 ; -0.470 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;        ; 4.997  ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 4.626  ;        ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 7.292  ; 7.080  ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 16.517 ; 16.591 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 14.430 ; 14.575 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 15.563 ; 15.671 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 14.371 ; 14.374 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 15.028 ; 15.079 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 12.973 ; 13.112 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 15.372 ; 15.305 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 14.443 ; 14.594 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 14.585 ; 14.688 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 16.517 ; 16.591 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 13.830 ; 13.899 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 15.505 ; 15.750 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 13.983 ; 14.028 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 14.490 ; 14.765 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 16.344 ; 16.561 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 16.094 ; 16.273 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 15.583 ; 15.633 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 18.101 ; 17.381 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 15.756 ; 15.064 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 17.503 ; 16.447 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 17.003 ; 16.029 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 17.033 ; 16.212 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 15.638 ; 14.985 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 17.323 ; 16.248 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 16.387 ; 15.593 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 16.250 ; 15.475 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 17.694 ; 16.833 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 15.667 ; 14.882 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 17.110 ; 16.429 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 16.127 ; 15.326 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 15.764 ; 15.130 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 18.101 ; 17.381 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 17.761 ; 16.943 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 16.752 ; 15.917 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 18.573 ; 18.664 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 16.486 ; 16.648 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 17.619 ; 17.744 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 16.427 ; 16.447 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 17.084 ; 17.152 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 15.029 ; 15.185 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 17.428 ; 17.378 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 16.499 ; 16.667 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 16.641 ; 16.761 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 18.573 ; 18.664 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 15.886 ; 15.972 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 17.561 ; 17.823 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 16.039 ; 16.101 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 16.546 ; 16.838 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 18.400 ; 18.634 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 18.150 ; 18.346 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 17.639 ; 17.706 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 5.397  ; 5.208  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 6.097  ; 6.326  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 4.457  ; 4.716  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 5.613  ; 5.706  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;        ; 4.799  ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 4.439  ;        ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 7.025  ; 6.817  ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 11.740 ; 11.894 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 12.665 ; 12.781 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 12.556 ; 12.571 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 12.267 ; 12.254 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 12.971 ; 12.956 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 11.973 ; 12.107 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 13.226 ; 13.065 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 12.512 ; 12.593 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 12.454 ; 12.616 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 13.496 ; 13.434 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 11.740 ; 11.894 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 13.548 ; 13.691 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 12.028 ; 12.192 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 11.826 ; 12.011 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 13.719 ; 13.869 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 13.833 ; 13.828 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 13.395 ; 13.334 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 11.740 ; 11.894 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 12.665 ; 12.781 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 12.556 ; 12.571 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 12.267 ; 12.254 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 12.971 ; 12.956 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 11.973 ; 12.107 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 13.226 ; 13.065 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 12.512 ; 12.593 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 12.454 ; 12.616 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 13.496 ; 13.434 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 11.740 ; 11.894 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 13.548 ; 13.691 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 12.028 ; 12.192 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 11.826 ; 12.011 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 13.719 ; 13.869 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 13.833 ; 13.828 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 13.395 ; 13.334 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 10.666 ; 10.518 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 11.592 ; 11.426 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 11.715 ; 11.216 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 11.426 ; 10.899 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 11.904 ; 11.617 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 10.877 ; 10.852 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 12.153 ; 11.821 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 11.671 ; 11.238 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 11.540 ; 11.260 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 12.400 ; 12.180 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 10.666 ; 10.518 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 12.460 ; 12.502 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 11.134 ; 10.837 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 10.738 ; 10.749 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 12.631 ; 12.682 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 12.765 ; 12.610 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 12.338 ; 11.948 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 4.294  ; 4.096  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 5.508  ; 5.728  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 3.879  ; 4.130  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 5.043  ; 5.131  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; fsmc_rd    ; fsmc_db[0]  ; 17.135 ; 9.768  ; 10.340 ; 17.482 ;
; fsmc_rd    ; fsmc_db[1]  ; 18.268 ; 9.545  ; 10.048 ; 18.578 ;
; fsmc_rd    ; fsmc_db[2]  ; 17.076 ; 9.450  ; 9.982  ; 17.281 ;
; fsmc_rd    ; fsmc_db[3]  ; 17.733 ; 10.465 ; 11.163 ; 17.986 ;
; fsmc_rd    ; fsmc_db[4]  ; 15.678 ; 10.118 ; 10.765 ; 16.019 ;
; fsmc_rd    ; fsmc_db[5]  ; 18.077 ; 10.103 ; 10.751 ; 18.212 ;
; fsmc_rd    ; fsmc_db[6]  ; 17.148 ; 10.152 ; 10.806 ; 17.501 ;
; fsmc_rd    ; fsmc_db[7]  ; 17.290 ; 10.152 ; 10.806 ; 17.595 ;
; fsmc_rd    ; fsmc_db[8]  ; 19.222 ; 10.455 ; 11.138 ; 19.498 ;
; fsmc_rd    ; fsmc_db[9]  ; 16.535 ; 10.455 ; 11.138 ; 16.806 ;
; fsmc_rd    ; fsmc_db[10] ; 18.210 ; 10.465 ; 11.163 ; 18.657 ;
; fsmc_rd    ; fsmc_db[11] ; 16.688 ; 10.455 ; 11.138 ; 16.935 ;
; fsmc_rd    ; fsmc_db[12] ; 17.195 ; 10.471 ; 11.169 ; 17.672 ;
; fsmc_rd    ; fsmc_db[13] ; 19.049 ; 10.471 ; 11.169 ; 19.468 ;
; fsmc_rd    ; fsmc_db[14] ; 18.799 ; 10.360 ; 11.072 ; 19.180 ;
; fsmc_rd    ; fsmc_db[15] ; 18.288 ; 10.127 ; 10.772 ; 18.540 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; fsmc_rd    ; fsmc_db[0]  ; 9.516  ; 9.399  ; 9.931  ; 9.814  ;
; fsmc_rd    ; fsmc_db[1]  ; 9.302  ; 9.185  ; 9.651  ; 9.534  ;
; fsmc_rd    ; fsmc_db[2]  ; 9.236  ; 9.090  ; 9.585  ; 9.439  ;
; fsmc_rd    ; fsmc_db[3]  ; 10.185 ; 10.068 ; 10.722 ; 10.605 ;
; fsmc_rd    ; fsmc_db[4]  ; 9.852  ; 9.735  ; 10.339 ; 10.222 ;
; fsmc_rd    ; fsmc_db[5]  ; 9.837  ; 9.720  ; 10.326 ; 10.209 ;
; fsmc_rd    ; fsmc_db[6]  ; 9.884  ; 9.767  ; 10.378 ; 10.261 ;
; fsmc_rd    ; fsmc_db[7]  ; 9.884  ; 9.767  ; 10.378 ; 10.261 ;
; fsmc_rd    ; fsmc_db[8]  ; 10.175 ; 10.058 ; 10.697 ; 10.580 ;
; fsmc_rd    ; fsmc_db[9]  ; 10.175 ; 10.058 ; 10.697 ; 10.580 ;
; fsmc_rd    ; fsmc_db[10] ; 10.185 ; 10.068 ; 10.722 ; 10.605 ;
; fsmc_rd    ; fsmc_db[11] ; 10.175 ; 10.058 ; 10.697 ; 10.580 ;
; fsmc_rd    ; fsmc_db[12] ; 10.191 ; 10.074 ; 10.727 ; 10.610 ;
; fsmc_rd    ; fsmc_db[13] ; 10.191 ; 10.074 ; 10.727 ; 10.610 ;
; fsmc_rd    ; fsmc_db[14] ; 10.109 ; 9.963  ; 10.631 ; 10.485 ;
; fsmc_rd    ; fsmc_db[15] ; 9.860  ; 9.743  ; 10.346 ; 10.229 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 7.075  ; 6.929  ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.433  ; 7.316  ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.141  ; 7.024  ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.075  ; 6.929  ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.256  ; 8.139  ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.858  ; 7.741  ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.844  ; 7.727  ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.899  ; 7.782  ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.899  ; 7.782  ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.231  ; 8.114  ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.231  ; 8.114  ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.256  ; 8.139  ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.231  ; 8.114  ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.262  ; 8.145  ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.262  ; 8.145  ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.165  ; 8.019  ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.865  ; 7.748  ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 7.075  ; 6.929  ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.433  ; 7.316  ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.141  ; 7.024  ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.075  ; 6.929  ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.256  ; 8.139  ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.858  ; 7.741  ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.844  ; 7.727  ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.899  ; 7.782  ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.899  ; 7.782  ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.231  ; 8.114  ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 8.231  ; 8.114  ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 8.256  ; 8.139  ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 8.231  ; 8.114  ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 8.262  ; 8.145  ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 8.262  ; 8.145  ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 8.165  ; 8.019  ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.865  ; 7.748  ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 9.148  ; 9.002  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 9.506  ; 9.389  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 9.214  ; 9.097  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 9.148  ; 9.002  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 10.329 ; 10.212 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 9.931  ; 9.814  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 9.917  ; 9.800  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 9.972  ; 9.855  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 9.972  ; 9.855  ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 10.304 ; 10.187 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 10.304 ; 10.187 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 10.329 ; 10.212 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 10.304 ; 10.187 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 10.335 ; 10.218 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 10.335 ; 10.218 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 10.238 ; 10.092 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 9.938  ; 9.821  ; Rise       ; fsmc_nadv       ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 6.847 ; 6.701 ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.193 ; 7.076 ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.913 ; 6.796 ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.847 ; 6.701 ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 7.984 ; 7.867 ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.601 ; 7.484 ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.588 ; 7.471 ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.640 ; 7.523 ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.640 ; 7.523 ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 7.959 ; 7.842 ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 7.959 ; 7.842 ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 7.984 ; 7.867 ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 7.959 ; 7.842 ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 7.989 ; 7.872 ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 7.989 ; 7.872 ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 7.893 ; 7.747 ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.608 ; 7.491 ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 6.847 ; 6.701 ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.193 ; 7.076 ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.913 ; 6.796 ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.847 ; 6.701 ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 7.984 ; 7.867 ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.601 ; 7.484 ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.588 ; 7.471 ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.640 ; 7.523 ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.640 ; 7.523 ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 7.959 ; 7.842 ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 7.959 ; 7.842 ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 7.984 ; 7.867 ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 7.959 ; 7.842 ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 7.989 ; 7.872 ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 7.989 ; 7.872 ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 7.893 ; 7.747 ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.608 ; 7.491 ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 7.752 ; 7.606 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 8.098 ; 7.981 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 7.818 ; 7.701 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 7.752 ; 7.606 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 8.889 ; 8.772 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 8.506 ; 8.389 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 8.493 ; 8.376 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 8.545 ; 8.428 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 8.545 ; 8.428 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 8.864 ; 8.747 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 8.864 ; 8.747 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 8.889 ; 8.772 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 8.864 ; 8.747 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 8.894 ; 8.777 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 8.894 ; 8.777 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 8.798 ; 8.652 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 8.513 ; 8.396 ; Rise       ; fsmc_nadv       ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 6.745     ; 6.891     ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.063     ; 7.180     ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.840     ; 6.957     ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.745     ; 6.891     ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 7.760     ; 7.877     ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.413     ; 7.530     ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.398     ; 7.515     ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.447     ; 7.564     ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.447     ; 7.564     ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 7.750     ; 7.867     ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 7.750     ; 7.867     ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 7.760     ; 7.877     ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 7.750     ; 7.867     ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 7.766     ; 7.883     ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 7.766     ; 7.883     ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 7.655     ; 7.801     ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.422     ; 7.539     ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 6.745     ; 6.891     ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.063     ; 7.180     ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.840     ; 6.957     ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.745     ; 6.891     ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 7.760     ; 7.877     ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.413     ; 7.530     ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.398     ; 7.515     ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.447     ; 7.564     ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.447     ; 7.564     ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 7.750     ; 7.867     ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 7.750     ; 7.867     ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 7.760     ; 7.877     ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 7.750     ; 7.867     ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 7.766     ; 7.883     ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 7.766     ; 7.883     ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 7.655     ; 7.801     ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.422     ; 7.539     ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 8.801     ; 8.947     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 9.119     ; 9.236     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 8.896     ; 9.013     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 8.801     ; 8.947     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 9.816     ; 9.933     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 9.469     ; 9.586     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 9.454     ; 9.571     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 9.503     ; 9.620     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 9.503     ; 9.620     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 9.806     ; 9.923     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 9.806     ; 9.923     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 9.816     ; 9.933     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 9.806     ; 9.923     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 9.822     ; 9.939     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 9.822     ; 9.939     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 9.711     ; 9.857     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 9.478     ; 9.595     ; Rise       ; fsmc_nadv       ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 6.528     ; 6.674     ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 6.837     ; 6.954     ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.623     ; 6.740     ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.528     ; 6.674     ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 7.506     ; 7.623     ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.173     ; 7.290     ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.158     ; 7.275     ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.205     ; 7.322     ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.205     ; 7.322     ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 7.496     ; 7.613     ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 7.496     ; 7.613     ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 7.506     ; 7.623     ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 7.496     ; 7.613     ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 7.512     ; 7.629     ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 7.512     ; 7.629     ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 7.401     ; 7.547     ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.181     ; 7.298     ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 6.528     ; 6.674     ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 6.837     ; 6.954     ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.623     ; 6.740     ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.528     ; 6.674     ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 7.506     ; 7.623     ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.173     ; 7.290     ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.158     ; 7.275     ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.205     ; 7.322     ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.205     ; 7.322     ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 7.496     ; 7.613     ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 7.496     ; 7.613     ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 7.506     ; 7.623     ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 7.496     ; 7.613     ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 7.512     ; 7.629     ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 7.512     ; 7.629     ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 7.401     ; 7.547     ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 7.181     ; 7.298     ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 7.301     ; 7.447     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 7.610     ; 7.727     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 7.396     ; 7.513     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 7.301     ; 7.447     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 8.279     ; 8.396     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 7.946     ; 8.063     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 7.931     ; 8.048     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 7.978     ; 8.095     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 7.978     ; 8.095     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 8.269     ; 8.386     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 8.269     ; 8.386     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 8.279     ; 8.396     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 8.269     ; 8.386     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 8.285     ; 8.402     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 8.285     ; 8.402     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 8.174     ; 8.320     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 7.954     ; 8.071     ; Rise       ; fsmc_nadv       ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[1] ; -2.342 ; -4.495        ;
; fsmc_cs                                        ; -0.727 ; -21.007       ;
; adc:u5|rd                                      ; -0.378 ; -32.231       ;
; busy                                           ; -0.224 ; -7.183        ;
; clk_25m                                        ; 37.529 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; fsmc_cs                                        ; -1.488 ; -19.430       ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.150 ; -0.150        ;
; busy                                           ; 0.151  ; 0.000         ;
; adc:u5|rd                                      ; 0.173  ; 0.000         ;
; clk_25m                                        ; 0.304  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                   ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; adc:u5|rd                                      ; -2.029 ; -258.645      ;
; fsmc_nadv                                      ; -1.842 ; -38.958       ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; -1.681 ; -32.912       ;
; busy                                           ; -1.075 ; -14.906       ;
; fsmc_cs                                        ; -0.833 ; -6.883        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                    ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; busy                                           ; -0.690 ; -9.630        ;
; fsmc_cs                                        ; -0.686 ; -8.917        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.794  ; 0.000         ;
; fsmc_nadv                                      ; 1.774  ; 0.000         ;
; adc:u5|rd                                      ; 2.199  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; busy                                           ; -3.000 ; -73.885       ;
; fsmc_cs                                        ; -3.000 ; -56.670       ;
; fsmc_nadv                                      ; -3.000 ; -28.602       ;
; adc:u5|rd                                      ; -1.000 ; -128.000      ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; 9.786  ; 0.000         ;
; clk_25m                                        ; 19.445 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                  ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -2.342 ; fsmc_ctrl:u4|sample_start_r      ; adc:u5|sample_start_r1 ; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -2.059     ; 1.210      ;
; -1.585 ; fsmc_ctrl:u4|ad7606_read_start_r ; adc:u5|read_start_r1   ; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -2.044     ; 0.468      ;
; -0.568 ; busy                             ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.121     ; 0.824      ;
; 0.122  ; adc:u5|rd                        ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.070     ; 0.350      ;
; 0.309  ; busy                             ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.121     ; 0.447      ;
; 0.640  ; adc:u5|rd                        ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.070     ; 0.332      ;
; 16.934 ; adc:u5|rd_cnt[4]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.041     ; 3.012      ;
; 17.009 ; adc:u5|rd_cnt[3]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.041     ; 2.937      ;
; 17.027 ; adc:u5|rd_cnt[2]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.041     ; 2.919      ;
; 17.107 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.041     ; 2.839      ;
; 17.157 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.041     ; 2.789      ;
; 17.608 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 2.346      ;
; 17.688 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 2.266      ;
; 17.788 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 2.166      ;
; 17.840 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 2.114      ;
; 17.902 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 2.038      ;
; 17.902 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 2.038      ;
; 17.902 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 2.038      ;
; 17.902 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 2.038      ;
; 17.902 ; adc:u5|rd_high_cnt[3]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 2.038      ;
; 17.975 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.965      ;
; 17.975 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.965      ;
; 17.975 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.965      ;
; 17.975 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.965      ;
; 17.975 ; adc:u5|rd_high_cnt[1]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.965      ;
; 17.989 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.965      ;
; 18.051 ; adc:u5|rd_cnt[4]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.044     ; 1.892      ;
; 18.065 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.875      ;
; 18.065 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.875      ;
; 18.065 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.875      ;
; 18.065 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.875      ;
; 18.065 ; adc:u5|rd_high_cnt[2]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.875      ;
; 18.112 ; adc:u5|command.00010             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.842      ;
; 18.123 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.817      ;
; 18.123 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.817      ;
; 18.123 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.817      ;
; 18.123 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.817      ;
; 18.123 ; adc:u5|rd_high_cnt[4]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.817      ;
; 18.126 ; adc:u5|rd_cnt[3]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.044     ; 1.817      ;
; 18.130 ; adc:u5|busy_cnt[3]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.822      ;
; 18.133 ; adc:u5|read_start_r1             ; adc:u5|read_start_r2   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.054     ; 1.800      ;
; 18.144 ; adc:u5|rd_cnt[2]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.044     ; 1.799      ;
; 18.155 ; adc:u5|rd_low_cnt[4]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.799      ;
; 18.161 ; adc:u5|rd_low_cnt[3]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.793      ;
; 18.167 ; adc:u5|busy_cnt[5]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.785      ;
; 18.182 ; adc:u5|busy_cnt[8]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.770      ;
; 18.197 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.743      ;
; 18.197 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.743      ;
; 18.197 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.743      ;
; 18.197 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.743      ;
; 18.197 ; adc:u5|rd_high_cnt[0]            ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.743      ;
; 18.224 ; adc:u5|rd_cnt[1]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.044     ; 1.719      ;
; 18.230 ; adc:u5|rd_low_cnt[2]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.724      ;
; 18.244 ; adc:u5|rd_cnt[0]                 ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.708      ;
; 18.259 ; adc:u5|busy_cnt[7]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.693      ;
; 18.265 ; adc:u5|busy_cnt[2]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.687      ;
; 18.274 ; adc:u5|rd_cnt[0]                 ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.044     ; 1.669      ;
; 18.315 ; adc:u5|command.00000             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.639      ;
; 18.320 ; adc:u5|rd_low_cnt[1]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.634      ;
; 18.322 ; adc:u5|busy_cnt[4]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.630      ;
; 18.344 ; adc:u5|command.00010             ; adc:u5|rd_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.596      ;
; 18.344 ; adc:u5|command.00010             ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.596      ;
; 18.344 ; adc:u5|command.00010             ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.596      ;
; 18.344 ; adc:u5|command.00010             ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.596      ;
; 18.344 ; adc:u5|command.00010             ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.047     ; 1.596      ;
; 18.346 ; adc:u5|busy_cnt[9]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.606      ;
; 18.401 ; adc:u5|rd_low_cnt[0]             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.553      ;
; 18.403 ; adc:u5|busy_cnt[6]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.549      ;
; 18.488 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.464      ;
; 18.500 ; adc:u5|convb_cnt[4]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.452      ;
; 18.506 ; adc:u5|command.00001             ; adc:u5|rd              ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.033     ; 1.448      ;
; 18.572 ; adc:u5|convb_cnt[3]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.380      ;
; 18.593 ; adc:u5|convb_cnt[1]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.359      ;
; 18.617 ; adc:u5|busy_cnt[1]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.335      ;
; 18.622 ; adc:u5|convb_cnt[2]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.330      ;
; 18.645 ; adc:u5|cs_cnt[1]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.307      ;
; 18.651 ; adc:u5|rd_low_cnt[4]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.300      ;
; 18.657 ; adc:u5|rd_low_cnt[3]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.294      ;
; 18.663 ; adc:u5|cs_cnt[3]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.289      ;
; 18.695 ; adc:u5|cs_cnt[0]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.257      ;
; 18.703 ; adc:u5|convb_cnt[1]              ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.249      ;
; 18.709 ; adc:u5|cs_cnt[3]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.243      ;
; 18.726 ; adc:u5|rd_low_cnt[2]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.225      ;
; 18.733 ; adc:u5|busy_cnt[0]               ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.219      ;
; 18.761 ; adc:u5|cs_cnt[2]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.191      ;
; 18.766 ; adc:u5|rd_high_cnt[3]            ; adc:u5|command.00010   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.185      ;
; 18.771 ; adc:u5|rd_high_cnt[3]            ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.180      ;
; 18.772 ; adc:u5|busy_cnt[1]               ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.179      ;
; 18.780 ; adc:u5|cs_cnt[1]                 ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.172      ;
; 18.780 ; adc:u5|invalid_cnt[1]            ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.171      ;
; 18.780 ; adc:u5|convb_cnt[0]              ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.172      ;
; 18.781 ; adc:u5|convb_cnt[0]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.171      ;
; 18.782 ; adc:u5|cs_cnt[5]                 ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.170      ;
; 18.787 ; adc:u5|rd_low_cnt[1]             ; adc:u5|command.00001   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.164      ;
; 18.791 ; adc:u5|conva_cnt[3]              ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.161      ;
; 18.791 ; adc:u5|busy_cnt[0]               ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.160      ;
; 18.793 ; adc:u5|cs_cnt[5]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.159      ;
; 18.794 ; adc:u5|rd_cnt[1]                 ; adc:u5|rd_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.158      ;
; 18.798 ; adc:u5|cs_cnt[2]                 ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.035     ; 1.154      ;
; 18.810 ; adc:u5|busy_cnt[3]               ; adc:u5|busy_cnt[1]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -0.036     ; 1.141      ;
+--------+----------------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fsmc_cs'                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.727 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.169      ; 2.385      ;
; -0.708 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.171      ; 2.368      ;
; -0.697 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.176      ; 2.362      ;
; -0.692 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.162      ; 2.343      ;
; -0.692 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.162      ; 2.343      ;
; -0.676 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.164      ; 2.329      ;
; -0.675 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.166      ; 2.330      ;
; -0.675 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.166      ; 2.330      ;
; -0.672 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.173      ; 2.334      ;
; -0.672 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.164      ; 2.325      ;
; -0.659 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.777      ;
; -0.657 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.169      ; 2.315      ;
; -0.656 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.173      ; 2.318      ;
; -0.648 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.172      ; 2.309      ;
; -0.648 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.172      ; 2.309      ;
; -0.647 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.173      ; 2.309      ;
; -0.647 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.173      ; 2.309      ;
; -0.642 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.171      ; 2.302      ;
; -0.642 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.171      ; 2.302      ;
; -0.641 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.180      ; 2.310      ;
; -0.641 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.180      ; 2.310      ;
; -0.640 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.111      ; 1.760      ;
; -0.639 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.754      ;
; -0.637 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.178      ; 2.304      ;
; -0.632 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.175      ; 2.296      ;
; -0.632 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.175      ; 2.296      ;
; -0.631 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.179      ; 2.299      ;
; -0.631 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.179      ; 2.299      ;
; -0.630 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.176      ; 2.295      ;
; -0.625 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.178      ; 2.292      ;
; -0.624 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.102      ; 1.735      ;
; -0.624 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.102      ; 1.735      ;
; -0.623 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.180      ; 2.292      ;
; -0.623 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.180      ; 2.292      ;
; -0.616 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.169      ; 2.274      ;
; -0.616 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.102      ; 1.727      ;
; -0.616 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.102      ; 1.727      ;
; -0.614 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.103      ; 1.726      ;
; -0.608 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.104      ; 1.721      ;
; -0.607 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.722      ;
; -0.607 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.722      ;
; -0.604 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.104      ; 1.717      ;
; -0.599 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.714      ;
; -0.599 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.714      ;
; -0.598 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.103      ; 1.710      ;
; -0.597 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.171      ; 2.257      ;
; -0.596 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|rden_r~_emulated                                                                                          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 2.085      ;
; -0.596 ; rst:u2|cnt_rst[2]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.171      ; 2.256      ;
; -0.596 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.104      ; 1.709      ;
; -0.596 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.104      ; 1.709      ;
; -0.592 ; rst:u2|cnt_rst[0]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.169      ; 2.250      ;
; -0.590 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.103      ; 1.702      ;
; -0.590 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.103      ; 1.702      ;
; -0.589 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.707      ;
; -0.586 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.176      ; 2.251      ;
; -0.583 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.110      ; 1.702      ;
; -0.583 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.110      ; 1.702      ;
; -0.582 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.101      ; 1.692      ;
; -0.582 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.101      ; 1.692      ;
; -0.581 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.162      ; 2.232      ;
; -0.581 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.162      ; 2.232      ;
; -0.581 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.699      ;
; -0.581 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.699      ;
; -0.580 ; rst:u2|cnt_rst[0]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.171      ; 2.240      ;
; -0.580 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.112      ; 1.701      ;
; -0.580 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.112      ; 1.701      ;
; -0.579 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.113      ; 1.701      ;
; -0.579 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.113      ; 1.701      ;
; -0.575 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.110      ; 1.694      ;
; -0.575 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.110      ; 1.694      ;
; -0.574 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.101      ; 1.684      ;
; -0.574 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.101      ; 1.684      ;
; -0.573 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.108      ; 1.690      ;
; -0.572 ; rst:u2|cnt_rst[0]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.162      ; 2.223      ;
; -0.572 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.687      ;
; -0.572 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.112      ; 1.693      ;
; -0.572 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.112      ; 1.693      ;
; -0.571 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.113      ; 1.693      ;
; -0.571 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.113      ; 1.693      ;
; -0.568 ; rst:u2|cnt_rst[0]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.162      ; 2.219      ;
; -0.568 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.686      ;
; -0.568 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.686      ;
; -0.566 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.108      ; 1.683      ;
; -0.565 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.164      ; 2.218      ;
; -0.564 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.166      ; 2.219      ;
; -0.564 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.166      ; 2.219      ;
; -0.564 ; rst:u2|cnt_rst[0]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.176      ; 2.229      ;
; -0.564 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.115      ; 1.688      ;
; -0.564 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.115      ; 1.688      ;
; -0.564 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.110      ; 1.683      ;
; -0.564 ; adc:u5|rden_r~_emulated                                                                      ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.110      ; 1.683      ;
; -0.564 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.679      ;
; -0.564 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.106      ; 1.679      ;
; -0.561 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.173      ; 2.223      ;
; -0.561 ; rst:u2|cnt_rst[5]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.164      ; 2.214      ;
; -0.560 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.678      ;
; -0.560 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.109      ; 1.678      ;
; -0.558 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.108      ; 1.675      ;
; -0.558 ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; fsmc_cs      ; fsmc_cs     ; 1.000        ; 0.108      ; 1.675      ;
; -0.557 ; rst:u2|cnt_rst[0]                                                                            ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.164      ; 2.210      ;
+--------+----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc:u5|rd'                                                                                                                ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -0.378 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.822      ;
; -0.371 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.812      ;
; -0.371 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.812      ;
; -0.358 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.020      ; 1.785      ;
; -0.353 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.032      ; 1.792      ;
; -0.349 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.036      ; 1.792      ;
; -0.349 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.784      ;
; -0.348 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.788      ;
; -0.348 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.788      ;
; -0.348 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.788      ;
; -0.348 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.788      ;
; -0.347 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.787      ;
; -0.344 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.030      ; 1.781      ;
; -0.343 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.784      ;
; -0.342 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.777      ;
; -0.336 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.778      ;
; -0.336 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.778      ;
; -0.336 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.780      ;
; -0.335 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.029      ; 1.771      ;
; -0.321 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.762      ;
; -0.321 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.032      ; 1.760      ;
; -0.318 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.036      ; 1.761      ;
; -0.318 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.036      ; 1.761      ;
; -0.317 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.761      ;
; -0.316 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.758      ;
; -0.313 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.024      ; 1.744      ;
; -0.309 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.023      ; 1.739      ;
; -0.306 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.748      ;
; -0.306 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.748      ;
; -0.303 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.747      ;
; -0.302 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.737      ;
; -0.298 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.740      ;
; -0.296 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.737      ;
; -0.296 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.737      ;
; -0.295 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.737      ;
; -0.295 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.737      ;
; -0.295 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.737      ;
; -0.294 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.036      ; 1.737      ;
; -0.294 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.729      ;
; -0.294 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.736      ;
; -0.294 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db8[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.736      ;
; -0.292 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.733      ;
; -0.292 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db5[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.727      ;
; -0.288 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.022      ; 1.717      ;
; -0.286 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.023      ; 1.716      ;
; -0.286 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.023      ; 1.716      ;
; -0.286 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.023      ; 1.716      ;
; -0.285 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db8[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.729      ;
; -0.283 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.036      ; 1.726      ;
; -0.283 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.020      ; 1.710      ;
; -0.278 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db5[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.719      ;
; -0.278 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db5[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.719      ;
; -0.278 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.032      ; 1.717      ;
; -0.278 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.718      ;
; -0.276 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.032      ; 1.715      ;
; -0.276 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.032      ; 1.715      ;
; -0.276 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.718      ;
; -0.275 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.031      ; 1.713      ;
; -0.275 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.030      ; 1.712      ;
; -0.274 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.036      ; 1.717      ;
; -0.274 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.709      ;
; -0.273 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.713      ;
; -0.273 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.713      ;
; -0.273 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.713      ;
; -0.273 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db6[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.713      ;
; -0.269 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.030      ; 1.706      ;
; -0.268 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.709      ;
; -0.267 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.702      ;
; -0.267 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.702      ;
; -0.265 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db7[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.032      ; 1.704      ;
; -0.265 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db8[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.020      ; 1.692      ;
; -0.261 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.703      ;
; -0.261 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db5[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.703      ;
; -0.261 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.705      ;
; -0.260 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db8[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.032      ; 1.699      ;
; -0.260 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db8[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.029      ; 1.696      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db3[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.030      ; 1.696      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.701      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.701      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.701      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.701      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.701      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.701      ;
; -0.259 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.035      ; 1.701      ;
; -0.258 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.023      ; 1.688      ;
; -0.256 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db8[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.036      ; 1.699      ;
; -0.256 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db8[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.691      ;
; -0.255 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db6[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.695      ;
; -0.255 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db6[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.695      ;
; -0.255 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db6[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.695      ;
; -0.255 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db6[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.033      ; 1.695      ;
; -0.252 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.696      ;
; -0.252 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.037      ; 1.696      ;
; -0.252 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db4[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.687      ;
; -0.252 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db4[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.028      ; 1.687      ;
; -0.251 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db6[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.030      ; 1.688      ;
; -0.251 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db5[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.030      ; 1.688      ;
; -0.250 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db8[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.034      ; 1.691      ;
; -0.249 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.029      ; 1.685      ;
; -0.249 ; adc:u5|rd_cnt[4] ; adc:u5|vin_db1[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; 0.500        ; 1.029      ; 1.685      ;
+--------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'busy'                                                                                                                                                                                   ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.224 ; adc:u5|address[11] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.224 ; adc:u5|address[11] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.206      ;
; -0.221 ; adc:u5|address[11] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.022     ; 1.206      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.209 ; adc:u5|address[10] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.191      ;
; -0.206 ; adc:u5|address[10] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.022     ; 1.191      ;
; -0.195 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.116      ; 1.340      ;
; -0.195 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.116      ; 1.340      ;
; -0.193 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.119      ; 1.341      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.187 ; adc:u5|address[9]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.169      ;
; -0.186 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.166      ; 1.381      ;
; -0.186 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.166      ; 1.381      ;
; -0.184 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.169      ; 1.382      ;
; -0.184 ; adc:u5|address[9]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.022     ; 1.169      ;
; -0.153 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ; busy         ; busy        ; 1.000        ; 0.127      ; 1.309      ;
; -0.153 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ; busy         ; busy        ; 1.000        ; 0.127      ; 1.309      ;
; -0.151 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ; busy         ; busy        ; 1.000        ; 0.130      ; 1.310      ;
; -0.146 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ; busy         ; busy        ; 1.000        ; 0.143      ; 1.318      ;
; -0.146 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 1.000        ; 0.143      ; 1.318      ;
; -0.144 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ; busy         ; busy        ; 1.000        ; 0.146      ; 1.319      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.141 ; adc:u5|wr_state[0] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.016     ; 1.132      ;
; -0.140 ; adc:u5|address[2]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 1.098      ;
; -0.140 ; adc:u5|address[1]  ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 1.000        ; -0.049     ; 1.098      ;
; -0.137 ; adc:u5|address[1]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.119      ;
; -0.133 ; adc:u5|address[1]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.115      ;
; -0.132 ; adc:u5|address[0]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.114      ;
; -0.121 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.137      ; 1.287      ;
; -0.121 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.137      ; 1.287      ;
; -0.119 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.140      ; 1.288      ;
; -0.116 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.143      ; 1.288      ;
; -0.116 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.143      ; 1.288      ;
; -0.115 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_we_reg        ; busy         ; busy        ; 1.000        ; 0.144      ; 1.288      ;
; -0.115 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.144      ; 1.288      ;
; -0.114 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.146      ; 1.289      ;
; -0.113 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ; busy         ; busy        ; 1.000        ; 0.147      ; 1.289      ;
; -0.110 ; adc:u5|vin_db1[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ; adc:u5|rd    ; busy        ; 0.500        ; 0.245      ; 0.854      ;
; -0.108 ; adc:u5|vin_db2[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ; adc:u5|rd    ; busy        ; 0.500        ; 0.345      ; 0.952      ;
; -0.106 ; adc:u5|vin_db2[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ; adc:u5|rd    ; busy        ; 0.500        ; 0.289      ; 0.894      ;
; -0.105 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ; busy         ; busy        ; 1.000        ; 0.099      ; 1.233      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[5]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
; -0.101 ; adc:u5|address[7]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 1.000        ; -0.025     ; 1.083      ;
+--------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_25m'                                                                                  ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 37.529 ; led:u3|counter[16] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.423      ;
; 37.566 ; led:u3|counter[17] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.386      ;
; 37.731 ; led:u3|counter[13] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.221      ;
; 37.760 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 2.191      ;
; 37.765 ; led:u3|counter[12] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.187      ;
; 37.837 ; led:u3|counter[0]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.115      ;
; 37.852 ; led:u3|counter[0]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.100      ;
; 37.883 ; led:u3|counter[7]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.069      ;
; 37.897 ; led:u3|counter[9]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.055      ;
; 37.898 ; led:u3|counter[7]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.054      ;
; 37.899 ; led:u3|counter[0]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.053      ;
; 37.899 ; led:u3|counter[7]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.053      ;
; 37.905 ; led:u3|counter[1]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 2.046      ;
; 37.920 ; led:u3|counter[1]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 2.031      ;
; 37.922 ; led:u3|counter[7]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 2.030      ;
; 37.944 ; led:u3|counter[1]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 2.007      ;
; 37.945 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[4]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 2.006      ;
; 37.969 ; led:u3|counter[3]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.982      ;
; 37.983 ; led:u3|counter[2]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.968      ;
; 37.984 ; led:u3|counter[3]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.967      ;
; 37.998 ; led:u3|counter[2]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.953      ;
; 38.008 ; led:u3|counter[3]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.943      ;
; 38.037 ; led:u3|counter[5]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.914      ;
; 38.043 ; led:u3|counter[10] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.909      ;
; 38.051 ; led:u3|counter[4]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.900      ;
; 38.052 ; led:u3|counter[5]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.899      ;
; 38.058 ; led:u3|counter[10] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.894      ;
; 38.058 ; led:u3|counter[2]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.893      ;
; 38.065 ; led:u3|counter[10] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.887      ;
; 38.066 ; led:u3|counter[4]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.885      ;
; 38.069 ; led:u3|counter[9]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.883      ;
; 38.069 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.882      ;
; 38.076 ; led:u3|counter[5]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.875      ;
; 38.077 ; led:u3|counter[0]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.875      ;
; 38.084 ; led:u3|counter[9]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.868      ;
; 38.097 ; led:u3|counter[10] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.855      ;
; 38.105 ; led:u3|counter[19] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.846      ;
; 38.108 ; led:u3|counter[9]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.844      ;
; 38.110 ; led:u3|counter[12] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.842      ;
; 38.119 ; led:u3|counter[6]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.832      ;
; 38.123 ; led:u3|counter[7]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.829      ;
; 38.124 ; led:u3|counter[4]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.827      ;
; 38.125 ; led:u3|counter[12] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.827      ;
; 38.130 ; led:u3|counter[6]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.821      ;
; 38.134 ; led:u3|counter[6]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.817      ;
; 38.137 ; led:u3|counter[15] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.814      ;
; 38.144 ; led:u3|counter[19] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.807      ;
; 38.145 ; led:u3|counter[1]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.806      ;
; 38.152 ; led:u3|counter[15] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.799      ;
; 38.154 ; led:u3|counter[12] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.798      ;
; 38.166 ; led:u3|counter[8]  ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.785      ;
; 38.173 ; rst:u2|cnt_rst[3]  ; rst:u2|cnt_rst[6]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.778      ;
; 38.175 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.776      ;
; 38.176 ; led:u3|counter[15] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.775      ;
; 38.178 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.773      ;
; 38.183 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.768      ;
; 38.187 ; led:u3|counter[8]  ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.764      ;
; 38.192 ; led:u3|counter[6]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.759      ;
; 38.202 ; led:u3|counter[8]  ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.749      ;
; 38.208 ; led:u3|counter[0]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.744      ;
; 38.209 ; led:u3|counter[3]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.742      ;
; 38.223 ; led:u3|counter[2]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.728      ;
; 38.231 ; led:u3|counter[7]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.721      ;
; 38.234 ; led:u3|counter[11] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.717      ;
; 38.235 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.716      ;
; 38.244 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[0]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.707      ;
; 38.249 ; led:u3|counter[11] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.702      ;
; 38.253 ; led:u3|counter[1]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.698      ;
; 38.260 ; led:u3|counter[8]  ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.691      ;
; 38.267 ; led:u3|counter[11] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.684      ;
; 38.273 ; led:u3|counter[11] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.678      ;
; 38.277 ; led:u3|counter[5]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.674      ;
; 38.283 ; led:u3|counter[10] ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.669      ;
; 38.291 ; led:u3|counter[4]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.660      ;
; 38.309 ; led:u3|counter[9]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.643      ;
; 38.311 ; led:u3|counter[13] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.641      ;
; 38.315 ; rst:u2|cnt_rst[4]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.636      ;
; 38.317 ; led:u3|counter[3]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.634      ;
; 38.324 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[5]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.627      ;
; 38.326 ; led:u3|counter[13] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.626      ;
; 38.350 ; led:u3|counter[13] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.602      ;
; 38.350 ; led:u3|counter[12] ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.602      ;
; 38.353 ; led:u3|counter[14] ; led:u3|led         ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.599      ;
; 38.359 ; led:u3|counter[6]  ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.592      ;
; 38.363 ; rst:u2|cnt_rst[1]  ; rst:u2|cnt_rst[4]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.588      ;
; 38.367 ; led:u3|counter[19] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.584      ;
; 38.367 ; led:u3|counter[2]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.584      ;
; 38.372 ; led:u3|counter[0]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.580      ;
; 38.374 ; led:u3|counter[20] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.577      ;
; 38.385 ; led:u3|counter[5]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.566      ;
; 38.390 ; led:u3|counter[0]  ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.562      ;
; 38.392 ; led:u3|counter[14] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.560      ;
; 38.395 ; led:u3|counter[0]  ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.557      ;
; 38.395 ; led:u3|counter[7]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.557      ;
; 38.406 ; led:u3|counter[10] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.546      ;
; 38.407 ; led:u3|counter[14] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.545      ;
; 38.414 ; led:u3|counter[0]  ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.538      ;
; 38.417 ; led:u3|counter[9]  ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.535      ;
; 38.417 ; led:u3|counter[1]  ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 40.000       ; -0.036     ; 1.534      ;
; 38.418 ; led:u3|counter[7]  ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 40.000       ; -0.035     ; 1.534      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fsmc_cs'                                                                                                                                                                                                                             ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                                                                                                          ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.488 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 0.689      ;
; -1.475 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 0.702      ;
; -0.626 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.674      ; 1.732      ;
; -0.613 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.674      ; 1.745      ;
; -0.605 ; adc:u5|read_start_r3         ; adc:u5|rden_r~_emulated                                                                                          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.572      ;
; -0.597 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.757      ;
; -0.597 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.757      ;
; -0.594 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.762      ;
; -0.592 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.771      ;
; -0.592 ; adc:u5|read_start_r2         ; adc:u5|rden_r~_emulated                                                                                          ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.585      ;
; -0.587 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.776      ;
; -0.586 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.671      ; 1.769      ;
; -0.584 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.770      ;
; -0.584 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.770      ;
; -0.581 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.775      ;
; -0.579 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.784      ;
; -0.575 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.779      ;
; -0.574 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.789      ;
; -0.573 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.671      ; 1.782      ;
; -0.571 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.792      ;
; -0.569 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.677      ; 1.792      ;
; -0.569 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.677      ; 1.792      ;
; -0.569 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.678      ; 1.793      ;
; -0.567 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.674      ; 1.791      ;
; -0.567 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.676      ; 1.793      ;
; -0.567 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.676      ; 1.793      ;
; -0.563 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.678      ; 1.799      ;
; -0.562 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.792      ;
; -0.559 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.797      ;
; -0.559 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.671      ; 1.796      ;
; -0.558 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.805      ;
; -0.558 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.805      ;
; -0.556 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.677      ; 1.805      ;
; -0.556 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.677      ; 1.805      ;
; -0.556 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.678      ; 1.806      ;
; -0.554 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.665      ; 1.795      ;
; -0.554 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.674      ; 1.804      ;
; -0.554 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.676      ; 1.806      ;
; -0.554 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.676      ; 1.806      ;
; -0.553 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.801      ;
; -0.551 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.805      ;
; -0.550 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.678      ; 1.812      ;
; -0.548 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.808      ;
; -0.546 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.668      ; 1.806      ;
; -0.546 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.668      ; 1.806      ;
; -0.546 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.810      ;
; -0.546 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.671      ; 1.809      ;
; -0.545 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.679      ; 1.818      ;
; -0.541 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.665      ; 1.808      ;
; -0.540 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.670      ; 1.814      ;
; -0.539 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.663      ; 1.808      ;
; -0.538 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.818      ;
; -0.535 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.665      ; 1.814      ;
; -0.535 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.672      ; 1.821      ;
; -0.533 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.668      ; 1.819      ;
; -0.533 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.668      ; 1.819      ;
; -0.532 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.663      ; 1.815      ;
; -0.526 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.663      ; 1.821      ;
; -0.522 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.665      ; 1.827      ;
; -0.521 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.660      ; 1.823      ;
; -0.520 ; adc:u5|read_start_r3         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.660      ; 1.824      ;
; -0.519 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.663      ; 1.828      ;
; -0.508 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.660      ; 1.836      ;
; -0.507 ; adc:u5|read_start_r2         ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.660      ; 1.837      ;
; -0.223 ; fsmc_ctrl:u4|address_reg[0]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.109      ; 1.000      ;
; -0.207 ; fsmc_ctrl:u4|address_reg[7]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.855      ;
; -0.197 ; fsmc_ctrl:u4|address_reg[7]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.865      ;
; -0.194 ; fsmc_ctrl:u4|address_reg[0]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.109      ; 1.029      ;
; -0.168 ; fsmc_ctrl:u4|address_reg[8]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.894      ;
; -0.158 ; fsmc_ctrl:u4|address_reg[8]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.904      ;
; -0.152 ; rst:u2|cnt_rst[6]            ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 0.628      ;
; -0.146 ; fsmc_ctrl:u4|address_reg[14] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.916      ;
; -0.136 ; fsmc_ctrl:u4|address_reg[14] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.926      ;
; -0.109 ; fsmc_ctrl:u4|address_reg[13] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.953      ;
; -0.107 ; fsmc_ctrl:u4|address_reg[22] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.109      ; 1.116      ;
; -0.105 ; fsmc_ctrl:u4|address_reg[2]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.845      ;
; -0.099 ; fsmc_ctrl:u4|address_reg[13] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.963      ;
; -0.097 ; fsmc_ctrl:u4|address_reg[22] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.109      ; 1.126      ;
; -0.088 ; fsmc_ctrl:u4|address_reg[18] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.974      ;
; -0.085 ; fsmc_ctrl:u4|address_reg[1]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.865      ;
; -0.078 ; fsmc_ctrl:u4|address_reg[3]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.872      ;
; -0.078 ; fsmc_ctrl:u4|address_reg[18] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 0.984      ;
; -0.067 ; fsmc_ctrl:u4|address_reg[19] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.109      ; 1.156      ;
; -0.066 ; fsmc_ctrl:u4|address_reg[6]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.884      ;
; -0.063 ; fsmc_ctrl:u4|address_reg[3]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.887      ;
; -0.057 ; fsmc_ctrl:u4|address_reg[19] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 1.109      ; 1.166      ;
; -0.050 ; rst:u2|cnt_rst[1]            ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 0.730      ;
; -0.049 ; fsmc_ctrl:u4|address_reg[6]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.901      ;
; -0.047 ; fsmc_ctrl:u4|address_reg[15] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 1.015      ;
; -0.039 ; fsmc_ctrl:u4|address_reg[1]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.911      ;
; -0.037 ; fsmc_ctrl:u4|address_reg[15] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 1.025      ;
; -0.035 ; fsmc_ctrl:u4|address_reg[4]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.915      ;
; -0.033 ; rst:u2|cnt_rst[3]            ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 0.747      ;
; -0.027 ; fsmc_ctrl:u4|address_reg[10] ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 1.035      ;
; -0.020 ; fsmc_ctrl:u4|address_reg[9]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 1.042      ;
; -0.019 ; rst:u2|cnt_rst[7]            ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 0.761      ;
; -0.017 ; fsmc_ctrl:u4|address_reg[10] ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 1.045      ;
; -0.014 ; fsmc_ctrl:u4|address_reg[2]  ; fsmc_ctrl:u4|sample_start_r                                                                                      ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.936      ;
; -0.010 ; fsmc_ctrl:u4|address_reg[9]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.948      ; 1.052      ;
; -0.010 ; fsmc_ctrl:u4|address_reg[5]  ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ; fsmc_nadv                                      ; fsmc_cs     ; 0.000        ; 0.836      ; 0.940      ;
+--------+------------------------------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                         ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.150 ; adc:u5|rd              ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.168      ; 0.307      ;
; 0.187  ; adc:u5|rd_low_cnt[0]   ; adc:u5|rd_low_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; adc:u5|command.00000   ; adc:u5|command.00000   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; adc:u5|invalid_cnt[0]  ; adc:u5|invalid_cnt[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; adc:u5|state[0]        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; adc:u5|ad_rst_cnt[0]   ; adc:u5|ad_rst_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.307      ;
; 0.201  ; busy                   ; adc:u5|busy1           ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.104      ; 0.442      ;
; 0.205  ; adc:u5|ad_rst_cnt[0]   ; adc:u5|ad_rst_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.324      ;
; 0.213  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.332      ;
; 0.216  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_r         ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.335      ;
; 0.217  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.336      ;
; 0.218  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.337      ;
; 0.218  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.337      ;
; 0.236  ; adc:u5|state[2]        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.355      ;
; 0.267  ; adc:u5|sample_start_r2 ; adc:u5|sample_start_r3 ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.387      ;
; 0.268  ; adc:u5|rd_low_cnt[0]   ; adc:u5|rd_low_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.388      ;
; 0.273  ; adc:u5|invalid_cnt[0]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.393      ;
; 0.291  ; adc:u5|rd_low_cnt[0]   ; adc:u5|command.00010   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.411      ;
; 0.299  ; adc:u5|busy_cnt[4]     ; adc:u5|busy_cnt[4]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; adc:u5|busy_cnt[5]     ; adc:u5|busy_cnt[5]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; adc:u5|busy_cnt[9]     ; adc:u5|busy_cnt[9]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; adc:u5|conva_cnt[2]    ; adc:u5|conva_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.418      ;
; 0.299  ; adc:u5|invalid_cnt[3]  ; adc:u5|invalid_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.419      ;
; 0.300  ; adc:u5|busy_cnt[6]     ; adc:u5|busy_cnt[6]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|busy_cnt[2]     ; adc:u5|busy_cnt[2]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|busy_cnt[7]     ; adc:u5|busy_cnt[7]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|rd_high_cnt[2]  ; adc:u5|rd_high_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|rd_high_cnt[4]  ; adc:u5|rd_high_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|rd_low_cnt[2]   ; adc:u5|rd_low_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|rd_low_cnt[3]   ; adc:u5|rd_low_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|rd_low_cnt[4]   ; adc:u5|rd_low_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; adc:u5|invalid_cnt[1]  ; adc:u5|invalid_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.301  ; adc:u5|cs_cnt[5]       ; adc:u5|cs_cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; adc:u5|conva_cnt[4]    ; adc:u5|conva_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; adc:u5|convb_cnt[2]    ; adc:u5|convb_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.420      ;
; 0.301  ; adc:u5|invalid_cnt[4]  ; adc:u5|invalid_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.421      ;
; 0.302  ; adc:u5|convb_cnt[4]    ; adc:u5|convb_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.421      ;
; 0.306  ; adc:u5|rd_high_cnt[3]  ; adc:u5|rd_high_cnt[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; adc:u5|ad_rst_cnt[4]   ; adc:u5|ad_rst_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; adc:u5|ad_rst_cnt[2]   ; adc:u5|ad_rst_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307  ; adc:u5|cs_cnt[3]       ; adc:u5|cs_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; adc:u5|busy_cnt[8]     ; adc:u5|busy_cnt[8]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.428      ;
; 0.312  ; adc:u5|cs_cnt[0]       ; adc:u5|cs_cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.431      ;
; 0.319  ; adc:u5|rd_high_cnt[0]  ; adc:u5|rd_high_cnt[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.439      ;
; 0.320  ; adc:u5|rd_high_cnt[0]  ; adc:u5|rd_high_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.440      ;
; 0.321  ; adc:u5|convb_cnt[0]    ; adc:u5|state[1]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.440      ;
; 0.323  ; adc:u5|conva_cnt[0]    ; adc:u5|conva_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.442      ;
; 0.323  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.442      ;
; 0.326  ; adc:u5|convb_cnt[0]    ; adc:u5|convb_r         ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.445      ;
; 0.336  ; adc:u5|busy2           ; adc:u5|busy_sig        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.455      ;
; 0.348  ; adc:u5|rd_cnt[0]       ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.467      ;
; 0.358  ; adc:u5|rd              ; adc:u5|rd              ; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; -0.500       ; 0.168      ; 0.315      ;
; 0.370  ; adc:u5|invalid_cnt[2]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.490      ;
; 0.374  ; adc:u5|ad_rst_cnt[3]   ; adc:u5|ad_rst_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.493      ;
; 0.377  ; adc:u5|rd_cnt[4]       ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.496      ;
; 0.385  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.504      ;
; 0.387  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.506      ;
; 0.389  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[0]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.509      ;
; 0.392  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.511      ;
; 0.393  ; adc:u5|cs_cnt[4]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.512      ;
; 0.396  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.516      ;
; 0.397  ; adc:u5|busy_cnt[0]     ; adc:u5|busy_cnt[1]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.517      ;
; 0.410  ; adc:u5|state[1]        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.529      ;
; 0.420  ; adc:u5|state[0]        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.539      ;
; 0.425  ; adc:u5|busy_sig        ; adc:u5|state[2]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.544      ;
; 0.434  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[0]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.554      ;
; 0.436  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.555      ;
; 0.437  ; adc:u5|rd_high_cnt[4]  ; adc:u5|rd_high_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.557      ;
; 0.437  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.556      ;
; 0.439  ; adc:u5|invalid_cnt[1]  ; adc:u5|invalid_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.559      ;
; 0.440  ; adc:u5|rd_cnt[1]       ; adc:u5|rd_cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.559      ;
; 0.440  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.559      ;
; 0.440  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[3]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.560      ;
; 0.441  ; adc:u5|invalid_cnt[2]  ; adc:u5|command.00000   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.561      ;
; 0.441  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[1]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.561      ;
; 0.442  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.561      ;
; 0.443  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.562      ;
; 0.443  ; adc:u5|cs_cnt[1]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.562      ;
; 0.444  ; adc:u5|command.00001   ; adc:u5|command.00010   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.564      ;
; 0.447  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.566      ;
; 0.448  ; adc:u5|busy_cnt[5]     ; adc:u5|busy_cnt[6]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; adc:u5|invalid_cnt[3]  ; adc:u5|invalid_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; adc:u5|cs_cnt[7]       ; adc:u5|cs_r            ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.567      ;
; 0.449  ; adc:u5|rd_high_cnt[1]  ; adc:u5|rd_high_cnt[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.569      ;
; 0.449  ; adc:u5|rd_low_cnt[3]   ; adc:u5|rd_low_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.569      ;
; 0.449  ; adc:u5|conva_cnt[3]    ; adc:u5|conva_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.568      ;
; 0.449  ; adc:u5|convb_cnt[3]    ; adc:u5|convb_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.568      ;
; 0.449  ; adc:u5|busy_cnt[7]     ; adc:u5|busy_cnt[8]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.569      ;
; 0.450  ; adc:u5|busy_cnt[3]     ; adc:u5|busy_cnt[4]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.570      ;
; 0.450  ; adc:u5|conva_cnt[1]    ; adc:u5|conva_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.569      ;
; 0.451  ; adc:u5|busy_sig        ; adc:u5|state[0]        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.570      ;
; 0.451  ; adc:u5|busy_cnt[1]     ; adc:u5|busy_cnt[2]     ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.571      ;
; 0.451  ; adc:u5|rd_low_cnt[1]   ; adc:u5|rd_low_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.571      ;
; 0.453  ; adc:u5|rd_high_cnt[1]  ; adc:u5|rd_high_cnt[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; adc:u5|ad_rst_cnt[1]   ; adc:u5|ad_rst_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.573      ;
; 0.455  ; adc:u5|rd_cnt[3]       ; adc:u5|rd_cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; adc:u5|rd_high_cnt[3]  ; adc:u5|rd_high_cnt[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; adc:u5|rd_low_cnt[1]   ; adc:u5|rd_low_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.576      ;
+--------+------------------------+------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'busy'                                                                                                                                                                                   ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.515      ;
; 0.153 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.517      ;
; 0.156 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.670      ;
; 0.160 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.674      ;
; 0.163 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.677      ;
; 0.164 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.528      ;
; 0.166 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.680      ;
; 0.170 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.534      ;
; 0.171 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.535      ;
; 0.177 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.541      ;
; 0.190 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.704      ;
; 0.196 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.653      ;
; 0.200 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.657      ;
; 0.201 ; adc:u5|wr_state[1] ; adc:u5|wr_state[1]                                                                                               ; busy         ; busy        ; 0.000        ; 0.022      ; 0.307      ;
; 0.204 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.661      ;
; 0.205 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.662      ;
; 0.206 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.641      ;
; 0.207 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.664      ;
; 0.211 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.668      ;
; 0.212 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.659      ;
; 0.214 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.671      ;
; 0.214 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.661      ;
; 0.216 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.663      ;
; 0.217 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.674      ;
; 0.218 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.653      ;
; 0.225 ; adc:u5|address[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.682      ;
; 0.228 ; adc:u5|address[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.663      ;
; 0.233 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.680      ;
; 0.239 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.674      ;
; 0.250 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.697      ;
; 0.250 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.685      ;
; 0.251 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.698      ;
; 0.262 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.697      ;
; 0.263 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.777      ;
; 0.264 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.628      ;
; 0.289 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.803      ;
; 0.291 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.668      ;
; 0.291 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.651      ;
; 0.296 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.353      ; 0.753      ;
; 0.297 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.674      ;
; 0.299 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.813      ;
; 0.301 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.678      ;
; 0.304 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.664      ;
; 0.305 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.659      ;
; 0.306 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.683      ;
; 0.306 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.683      ;
; 0.309 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.194      ; 0.607      ;
; 0.311 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.671      ;
; 0.313 ; adc:u5|address[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.673      ;
; 0.314 ; adc:u5|address[7]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.668      ;
; 0.315 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.692      ;
; 0.315 ; adc:u5|address[5]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.669      ;
; 0.315 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.669      ;
; 0.315 ; adc:u5|address[10] ; adc:u5|address[10]                                                                                               ; busy         ; busy        ; 0.000        ; 0.022      ; 0.421      ;
; 0.321 ; adc:u5|address[11] ; adc:u5|address[11]                                                                                               ; busy         ; busy        ; 0.000        ; 0.022      ; 0.427      ;
; 0.323 ; adc:u5|address[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.677      ;
; 0.324 ; adc:u5|address[5]  ; adc:u5|address[5]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.430      ;
; 0.324 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.678      ;
; 0.325 ; adc:u5|address[2]  ; adc:u5|address[2]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.431      ;
; 0.325 ; adc:u5|address[1]  ; adc:u5|address[1]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.431      ;
; 0.325 ; adc:u5|address[7]  ; adc:u5|address[7]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.431      ;
; 0.326 ; adc:u5|address[6]  ; adc:u5|address[6]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.432      ;
; 0.327 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.687      ;
; 0.327 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.687      ;
; 0.329 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.776      ;
; 0.335 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.695      ;
; 0.336 ; adc:u5|address[4]  ; adc:u5|address[4]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.442      ;
; 0.337 ; adc:u5|address[3]  ; adc:u5|address[3]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.443      ;
; 0.337 ; adc:u5|address[8]  ; adc:u5|address[8]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.443      ;
; 0.337 ; adc:u5|address[9]  ; adc:u5|address[9]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.443      ;
; 0.341 ; adc:u5|address[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.855      ;
; 0.345 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.792      ;
; 0.347 ; adc:u5|address[0]  ; adc:u5|address[0]                                                                                                ; busy         ; busy        ; 0.000        ; 0.022      ; 0.453      ;
; 0.365 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_we_reg       ; busy         ; busy        ; 0.000        ; 0.359      ; 0.828      ;
; 0.369 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.804      ;
; 0.370 ; adc:u5|wr_state[0] ; adc:u5|wr_state[1]                                                                                               ; busy         ; busy        ; 0.000        ; 0.024      ; 0.478      ;
; 0.391 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.826      ;
; 0.397 ; adc:u5|address[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.343      ; 0.844      ;
; 0.398 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ; busy         ; busy        ; 0.000        ; 0.276      ; 0.778      ;
; 0.402 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.837      ;
; 0.403 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_we_reg        ; busy         ; busy        ; 0.000        ; 0.250      ; 0.757      ;
; 0.412 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.789      ;
; 0.413 ; adc:u5|address[0]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.410      ; 0.927      ;
; 0.427 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.791      ;
; 0.430 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.807      ;
; 0.430 ; adc:u5|wr_state[0] ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_we_reg       ; busy         ; busy        ; 0.000        ; 0.426      ; 0.960      ;
; 0.431 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.273      ; 0.808      ;
; 0.431 ; adc:u5|address[9]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.194      ; 0.729      ;
; 0.441 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.331      ; 0.876      ;
; 0.443 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.803      ;
; 0.452 ; adc:u5|address[1]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.806      ;
; 0.454 ; adc:u5|address[4]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.814      ;
; 0.460 ; adc:u5|address[6]  ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.248      ; 0.812      ;
; 0.461 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.256      ; 0.821      ;
; 0.464 ; adc:u5|address[3]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.194      ; 0.762      ;
; 0.466 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ; busy         ; busy        ; 0.000        ; 0.260      ; 0.830      ;
; 0.466 ; adc:u5|address[8]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.194      ; 0.764      ;
; 0.468 ; adc:u5|address[2]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.194      ; 0.766      ;
; 0.468 ; adc:u5|address[6]  ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ; busy         ; busy        ; 0.000        ; 0.250      ; 0.822      ;
; 0.468 ; adc:u5|wr_state[1] ; adc:u5|wr_state[0]                                                                                               ; busy         ; busy        ; 0.000        ; 0.024      ; 0.576      ;
+-------+--------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc:u5|rd'                                                                                                                ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.173 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.158      ;
; 0.176 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.167      ;
; 0.191 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.324      ; 1.169      ;
; 0.192 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.323      ; 1.169      ;
; 0.194 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.320      ; 1.168      ;
; 0.204 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.323      ; 1.181      ;
; 0.225 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.216      ;
; 0.225 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.216      ;
; 0.225 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.216      ;
; 0.225 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.216      ;
; 0.225 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.216      ;
; 0.225 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.216      ;
; 0.241 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.338      ; 1.233      ;
; 0.241 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.338      ; 1.233      ;
; 0.244 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.228      ;
; 0.246 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.230      ;
; 0.255 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.245      ;
; 0.255 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.241      ;
; 0.259 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.244      ;
; 0.262 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.328      ; 1.244      ;
; 0.262 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.328      ; 1.244      ;
; 0.266 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.250      ;
; 0.266 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.250      ;
; 0.266 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.333      ; 1.253      ;
; 0.277 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.268      ;
; 0.280 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.266      ;
; 0.281 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.324      ; 1.259      ;
; 0.283 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.274      ;
; 0.283 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.274      ;
; 0.292 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.278      ;
; 0.292 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db1[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.278      ;
; 0.324 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.315      ;
; 0.331 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.315      ;
; 0.335 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.321      ;
; 0.341 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.332      ;
; 0.344 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.329      ;
; 0.347 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.338      ;
; 0.351 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.342      ;
; 0.352 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.338      ;
; 0.356 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db4[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.334      ; 1.344      ;
; 0.356 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.346      ;
; 0.356 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.325      ; 1.335      ;
; 0.356 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.346      ;
; 0.361 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.346      ;
; 0.362 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.346      ;
; 0.362 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.324      ; 1.340      ;
; 0.363 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.348      ;
; 0.363 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.323      ; 1.340      ;
; 0.363 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.347      ;
; 0.364 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.355      ;
; 0.365 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.356      ;
; 0.369 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.355      ;
; 0.371 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db7[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.338      ; 1.363      ;
; 0.372 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.358      ;
; 0.375 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.323      ; 1.352      ;
; 0.378 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db8[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.364      ;
; 0.379 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.365      ;
; 0.389 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.379      ;
; 0.389 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.379      ;
; 0.389 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.375      ;
; 0.390 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.375      ;
; 0.391 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.381      ;
; 0.391 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.325      ; 1.370      ;
; 0.391 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.381      ;
; 0.392 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.381      ;
; 0.392 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.381      ;
; 0.393 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.378      ;
; 0.393 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.384      ;
; 0.396 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db3[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.387      ;
; 0.396 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.381      ;
; 0.398 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.387      ;
; 0.398 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.387      ;
; 0.398 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.387      ;
; 0.398 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.387      ;
; 0.398 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.387      ;
; 0.398 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.387      ;
; 0.398 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.335      ; 1.387      ;
; 0.398 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.383      ;
; 0.399 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db3[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.385      ;
; 0.401 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.391      ;
; 0.406 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db7[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.338      ; 1.398      ;
; 0.408 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db6[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.331      ; 1.393      ;
; 0.408 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[13] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.324      ; 1.386      ;
; 0.408 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db2[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.392      ;
; 0.409 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.323      ; 1.386      ;
; 0.409 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db4[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.320      ; 1.383      ;
; 0.410 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[15] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.338      ; 1.402      ;
; 0.410 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db2[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.401      ;
; 0.412 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.402      ;
; 0.412 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[14] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.336      ; 1.402      ;
; 0.414 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db7[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.325      ; 1.393      ;
; 0.415 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.406      ;
; 0.415 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.337      ; 1.406      ;
; 0.415 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db1[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.399      ;
; 0.418 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.328      ; 1.400      ;
; 0.418 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db4[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.320      ; 1.392      ;
; 0.420 ; adc:u5|rd_cnt[1] ; adc:u5|vin_db6[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.404      ;
; 0.421 ; adc:u5|rd_cnt[2] ; adc:u5|vin_db1[12] ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.323      ; 1.398      ;
; 0.422 ; adc:u5|rd_cnt[0] ; adc:u5|vin_db8[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.330      ; 1.406      ;
; 0.424 ; adc:u5|rd_cnt[3] ; adc:u5|vin_db3[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd   ; -0.500       ; 1.332      ; 1.410      ;
+-------+------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_25m'                                                                                  ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; led:u3|counter[1]  ; led:u3|counter[1]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; led:u3|counter[17] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; led:u3|counter[5]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; led:u3|counter[3]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; led:u3|counter[2]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; led:u3|counter[13] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; led:u3|counter[8]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; led:u3|counter[4]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; led:u3|counter[21] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; led:u3|counter[14] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; led:u3|counter[6]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; led:u3|counter[22] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; led:u3|counter[16] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; rst:u2|cnt_rst[7]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.429      ;
; 0.315 ; led:u3|counter[11] ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.435      ;
; 0.318 ; led:u3|counter[18] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.437      ;
; 0.412 ; led:u3|counter[23] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.532      ;
; 0.423 ; led:u3|counter[21] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.543      ;
; 0.452 ; led:u3|counter[22] ; led:u3|led         ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; led:u3|counter[1]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; led:u3|counter[3]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; led:u3|counter[5]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; led:u3|counter[17] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; led:u3|counter[13] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; led:u3|counter[21] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.575      ;
; 0.463 ; led:u3|counter[2]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; led:u3|counter[4]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; led:u3|counter[16] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; led:u3|counter[2]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; led:u3|counter[4]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; led:u3|counter[6]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; led:u3|counter[14] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; led:u3|counter[16] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.588      ;
; 0.516 ; led:u3|counter[1]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; led:u3|counter[3]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; led:u3|counter[1]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; rst:u2|cnt_rst[5]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; led:u3|counter[3]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; led:u3|counter[5]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; led:u3|counter[13] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.640      ;
; 0.528 ; led:u3|counter[11] ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.647      ;
; 0.529 ; led:u3|counter[2]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; led:u3|counter[8]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; led:u3|counter[11] ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; led:u3|counter[14] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.650      ;
; 0.532 ; led:u3|counter[2]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; led:u3|counter[4]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; led:u3|counter[14] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.653      ;
; 0.540 ; led:u3|counter[0]  ; led:u3|counter[1]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.660      ;
; 0.542 ; led:u3|counter[18] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.661      ;
; 0.543 ; led:u3|counter[0]  ; led:u3|counter[2]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.663      ;
; 0.545 ; led:u3|counter[18] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.664      ;
; 0.582 ; led:u3|counter[1]  ; led:u3|counter[5]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; led:u3|counter[17] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.702      ;
; 0.584 ; led:u3|counter[13] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.703      ;
; 0.585 ; led:u3|counter[1]  ; led:u3|counter[6]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; led:u3|counter[3]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; led:u3|counter[17] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.705      ;
; 0.587 ; led:u3|counter[13] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.706      ;
; 0.597 ; led:u3|counter[11] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.716      ;
; 0.597 ; led:u3|counter[8]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.716      ;
; 0.597 ; led:u3|counter[6]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; led:u3|counter[16] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.717      ;
; 0.598 ; led:u3|counter[2]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.718      ;
; 0.600 ; led:u3|counter[8]  ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.719      ;
; 0.601 ; led:u3|counter[16] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.720      ;
; 0.603 ; rst:u2|cnt_rst[2]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.723      ;
; 0.606 ; led:u3|counter[0]  ; led:u3|counter[3]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.726      ;
; 0.609 ; led:u3|counter[0]  ; led:u3|counter[4]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.729      ;
; 0.610 ; rst:u2|cnt_rst[4]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.730      ;
; 0.612 ; led:u3|counter[9]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.732      ;
; 0.633 ; led:u3|counter[19] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.752      ;
; 0.635 ; led:u3|counter[19] ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.754      ;
; 0.636 ; led:u3|counter[19] ; led:u3|counter[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.755      ;
; 0.638 ; led:u3|counter[19] ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.757      ;
; 0.638 ; led:u3|counter[19] ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.757      ;
; 0.647 ; led:u3|counter[18] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.766      ;
; 0.649 ; led:u3|counter[18] ; led:u3|counter[10] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.768      ;
; 0.649 ; led:u3|counter[5]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.769      ;
; 0.650 ; led:u3|counter[18] ; led:u3|counter[0]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.769      ;
; 0.651 ; led:u3|counter[1]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.771      ;
; 0.651 ; rst:u2|cnt_rst[0]  ; rst:u2|cnt_rst[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.771      ;
; 0.653 ; led:u3|counter[18] ; led:u3|counter[7]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.772      ;
; 0.653 ; led:u3|counter[18] ; led:u3|counter[9]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.772      ;
; 0.653 ; led:u3|counter[19] ; led:u3|counter[15] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; led:u3|counter[19] ; led:u3|counter[23] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; led:u3|counter[7]  ; led:u3|counter[8]  ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.773      ;
; 0.654 ; led:u3|counter[19] ; led:u3|counter[19] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; led:u3|counter[19] ; led:u3|counter[20] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.774      ;
; 0.660 ; led:u3|counter[11] ; led:u3|counter[17] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.779      ;
; 0.661 ; led:u3|counter[15] ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.780      ;
; 0.662 ; led:u3|counter[4]  ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.782      ;
; 0.663 ; led:u3|counter[11] ; led:u3|counter[18] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.782      ;
; 0.663 ; led:u3|counter[14] ; led:u3|counter[21] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.782      ;
; 0.664 ; led:u3|counter[6]  ; led:u3|counter[13] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.783      ;
; 0.666 ; led:u3|counter[8]  ; led:u3|counter[16] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.785      ;
; 0.666 ; led:u3|counter[14] ; led:u3|counter[22] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.785      ;
; 0.666 ; led:u3|counter[12] ; led:u3|counter[12] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.785      ;
; 0.667 ; led:u3|counter[6]  ; led:u3|counter[14] ; clk_25m      ; clk_25m     ; 0.000        ; 0.035      ; 0.786      ;
; 0.668 ; led:u3|counter[10] ; led:u3|counter[11] ; clk_25m      ; clk_25m     ; 0.000        ; 0.036      ; 0.788      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'adc:u5|rd'                                                                            ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.029 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.372      ;
; -2.029 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.372      ;
; -2.028 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.371      ;
; -2.028 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.371      ;
; -2.028 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.371      ;
; -2.028 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.137     ; 2.368      ;
; -2.028 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.371      ;
; -2.028 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.371      ;
; -2.028 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.134     ; 2.371      ;
; -2.025 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.151     ; 2.351      ;
; -2.025 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.151     ; 2.351      ;
; -2.025 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.151     ; 2.351      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.146     ; 2.352      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.357      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.357      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.146     ; 2.352      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.138     ; 2.360      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.362      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.362      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.147     ; 2.351      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.148     ; 2.350      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.147     ; 2.351      ;
; -2.021 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[15] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.363      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.143     ; 2.354      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.143     ; 2.354      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.143     ; 2.354      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.143     ; 2.354      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.143     ; 2.354      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[0]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.148     ; 2.349      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.139     ; 2.358      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.139     ; 2.358      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[1]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.139     ; 2.358      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[2]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.142     ; 2.355      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[3]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.137     ; 2.360      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.137     ; 2.360      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[4]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.137     ; 2.360      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[5]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.143     ; 2.354      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[6]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[7]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.142     ; 2.355      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.142     ; 2.355      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[8]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[10] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[9]  ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.141     ; 2.356      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.149     ; 2.348      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.148     ; 2.349      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[11] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.149     ; 2.348      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[12] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.146     ; 2.351      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db7[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db6[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.136     ; 2.361      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db5[13] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.137     ; 2.360      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db4[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db3[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db2[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db1[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.135     ; 2.362      ;
; -2.020 ; rst:u2|cnt_rst[2] ; adc:u5|vin_db8[14] ; clk_25m      ; adc:u5|rd   ; 0.500        ; -0.143     ; 2.354      ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'fsmc_nadv'                                                                                      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.842 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.355      ;
; -1.842 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.355      ;
; -1.842 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.355      ;
; -1.842 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.355      ;
; -1.842 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.355      ;
; -1.736 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.249      ;
; -1.736 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.249      ;
; -1.736 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.249      ;
; -1.736 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.249      ;
; -1.736 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.249      ;
; -1.691 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.204      ;
; -1.691 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.204      ;
; -1.691 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.204      ;
; -1.691 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.204      ;
; -1.691 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.204      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.690 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.364      ;
; -1.628 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.141      ;
; -1.628 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.141      ;
; -1.628 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.141      ;
; -1.628 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.141      ;
; -1.628 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.141      ;
; -1.597 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.110      ;
; -1.597 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.110      ;
; -1.597 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.110      ;
; -1.597 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.110      ;
; -1.597 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.110      ;
; -1.591 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.104      ;
; -1.591 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.104      ;
; -1.591 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.104      ;
; -1.591 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.104      ;
; -1.591 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.104      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.584 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.258      ;
; -1.578 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.364      ;
; -1.578 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.364      ;
; -1.578 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.364      ;
; -1.578 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.364      ;
; -1.578 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.364      ;
; -1.578 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.364      ;
; -1.573 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.086      ;
; -1.573 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.086      ;
; -1.573 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.086      ;
; -1.573 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.086      ;
; -1.573 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.464     ; 2.086      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.539 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.213      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.476 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.150      ;
; -1.472 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.258      ;
; -1.472 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.258      ;
; -1.472 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.258      ;
; -1.472 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.258      ;
; -1.472 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.258      ;
; -1.472 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.191     ; 2.258      ;
; -1.445 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.119      ;
; -1.445 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.119      ;
; -1.445 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.119      ;
; -1.445 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.119      ;
; -1.445 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 1.000        ; -0.303     ; 2.119      ;
+--------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                              ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -1.681 ; busy              ; adc:u5|rd_cnt[1]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.074     ; 2.034      ;
; -1.681 ; busy              ; adc:u5|rd_cnt[2]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.074     ; 2.034      ;
; -1.681 ; busy              ; adc:u5|rd_cnt[3]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.074     ; 2.034      ;
; -1.681 ; busy              ; adc:u5|rd_cnt[4]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.074     ; 2.034      ;
; -1.681 ; busy              ; adc:u5|rd_cnt[0]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.074     ; 2.034      ;
; -1.585 ; busy              ; adc:u5|rd              ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.070     ; 1.942      ;
; -1.281 ; busy              ; adc:u5|invalid_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|invalid_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|invalid_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|invalid_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|invalid_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|rd_low_cnt[1]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|rd_low_cnt[2]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|rd_low_cnt[3]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|rd_low_cnt[4]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.281 ; busy              ; adc:u5|rd_low_cnt[0]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.635      ;
; -1.264 ; busy              ; adc:u5|command.00000   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -1.264 ; busy              ; adc:u5|command.00001   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -1.264 ; busy              ; adc:u5|rd_high_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -1.264 ; busy              ; adc:u5|rd_high_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -1.264 ; busy              ; adc:u5|rd_high_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -1.264 ; busy              ; adc:u5|rd_high_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -1.264 ; busy              ; adc:u5|rd_high_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -1.264 ; busy              ; adc:u5|command.00010   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.073     ; 1.618      ;
; -0.681 ; busy              ; adc:u5|rd_cnt[1]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.074     ; 1.534      ;
; -0.681 ; busy              ; adc:u5|rd_cnt[2]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.074     ; 1.534      ;
; -0.681 ; busy              ; adc:u5|rd_cnt[3]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.074     ; 1.534      ;
; -0.681 ; busy              ; adc:u5|rd_cnt[4]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.074     ; 1.534      ;
; -0.681 ; busy              ; adc:u5|rd_cnt[0]       ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.074     ; 1.534      ;
; -0.612 ; busy              ; adc:u5|rd              ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.070     ; 1.469      ;
; -0.353 ; busy              ; adc:u5|invalid_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|invalid_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|invalid_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|invalid_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|invalid_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|rd_low_cnt[1]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|rd_low_cnt[2]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|rd_low_cnt[3]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|rd_low_cnt[4]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.353 ; busy              ; adc:u5|rd_low_cnt[0]   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.207      ;
; -0.343 ; busy              ; adc:u5|command.00000   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; -0.343 ; busy              ; adc:u5|command.00001   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; -0.343 ; busy              ; adc:u5|rd_high_cnt[0]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; -0.343 ; busy              ; adc:u5|rd_high_cnt[1]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; -0.343 ; busy              ; adc:u5|rd_high_cnt[2]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; -0.343 ; busy              ; adc:u5|rd_high_cnt[3]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; -0.343 ; busy              ; adc:u5|rd_high_cnt[4]  ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; -0.343 ; busy              ; adc:u5|command.00010   ; busy         ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1.000        ; -0.073     ; 1.197      ;
; 15.980 ; rst:u2|cnt_rst[2] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.456     ; 2.451      ;
; 16.086 ; rst:u2|cnt_rst[0] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.456     ; 2.345      ;
; 16.131 ; rst:u2|cnt_rst[4] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.456     ; 2.300      ;
; 16.166 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.365      ;
; 16.166 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.365      ;
; 16.166 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.365      ;
; 16.166 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.365      ;
; 16.166 ; rst:u2|cnt_rst[2] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.365      ;
; 16.166 ; rst:u2|cnt_rst[2] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.365      ;
; 16.166 ; rst:u2|cnt_rst[2] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.365      ;
; 16.174 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.399     ; 2.364      ;
; 16.174 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 2.356      ;
; 16.174 ; rst:u2|cnt_rst[2] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 2.356      ;
; 16.174 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 2.355      ;
; 16.174 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 2.355      ;
; 16.175 ; rst:u2|cnt_rst[2] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.414     ; 2.348      ;
; 16.192 ; rst:u2|cnt_rst[5] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.456     ; 2.239      ;
; 16.225 ; rst:u2|cnt_rst[3] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.456     ; 2.206      ;
; 16.231 ; rst:u2|cnt_rst[7] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.456     ; 2.200      ;
; 16.249 ; rst:u2|cnt_rst[1] ; adc:u5|busy1           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.456     ; 2.182      ;
; 16.272 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.259      ;
; 16.272 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.259      ;
; 16.272 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.259      ;
; 16.272 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.259      ;
; 16.272 ; rst:u2|cnt_rst[0] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.259      ;
; 16.272 ; rst:u2|cnt_rst[0] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.259      ;
; 16.272 ; rst:u2|cnt_rst[0] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.259      ;
; 16.280 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.399     ; 2.258      ;
; 16.280 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 2.250      ;
; 16.280 ; rst:u2|cnt_rst[0] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 2.250      ;
; 16.280 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 2.249      ;
; 16.280 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 2.249      ;
; 16.281 ; rst:u2|cnt_rst[0] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.414     ; 2.242      ;
; 16.317 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.214      ;
; 16.317 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.214      ;
; 16.317 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.214      ;
; 16.317 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.214      ;
; 16.317 ; rst:u2|cnt_rst[4] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.214      ;
; 16.317 ; rst:u2|cnt_rst[4] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.214      ;
; 16.317 ; rst:u2|cnt_rst[4] ; adc:u5|busy_sig        ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.214      ;
; 16.325 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r1   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.399     ; 2.213      ;
; 16.325 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r2   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 2.205      ;
; 16.325 ; rst:u2|cnt_rst[4] ; adc:u5|read_start_r3   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.407     ; 2.205      ;
; 16.325 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r2 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 2.204      ;
; 16.325 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r3 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.408     ; 2.204      ;
; 16.326 ; rst:u2|cnt_rst[4] ; adc:u5|sample_start_r1 ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.414     ; 2.197      ;
; 16.382 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[1]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.149      ;
; 16.382 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[2]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.149      ;
; 16.382 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[3]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.149      ;
; 16.382 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[4]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.149      ;
; 16.382 ; rst:u2|cnt_rst[5] ; adc:u5|ad_rst_cnt[0]   ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.149      ;
; 16.382 ; rst:u2|cnt_rst[5] ; adc:u5|busy2           ; clk_25m      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 20.000       ; -1.406     ; 2.149      ;
+--------+-------------------+------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'busy'                                                                                 ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.075 ; rst:u2|cnt_rst[2] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 2.044      ;
; -1.075 ; rst:u2|cnt_rst[2] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 2.044      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -1.063 ; rst:u2|cnt_rst[2] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 2.048      ;
; -0.969 ; rst:u2|cnt_rst[0] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.938      ;
; -0.969 ; rst:u2|cnt_rst[0] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.938      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.957 ; rst:u2|cnt_rst[0] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.942      ;
; -0.924 ; rst:u2|cnt_rst[4] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.893      ;
; -0.924 ; rst:u2|cnt_rst[4] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.893      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.912 ; rst:u2|cnt_rst[4] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.897      ;
; -0.858 ; rst:u2|cnt_rst[5] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.827      ;
; -0.858 ; rst:u2|cnt_rst[5] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.827      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.846 ; rst:u2|cnt_rst[5] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.831      ;
; -0.830 ; rst:u2|cnt_rst[3] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.799      ;
; -0.830 ; rst:u2|cnt_rst[3] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.799      ;
; -0.824 ; rst:u2|cnt_rst[7] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.793      ;
; -0.824 ; rst:u2|cnt_rst[7] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.793      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.818 ; rst:u2|cnt_rst[3] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.803      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.812 ; rst:u2|cnt_rst[7] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.797      ;
; -0.806 ; rst:u2|cnt_rst[1] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.775      ;
; -0.806 ; rst:u2|cnt_rst[1] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.775      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[0]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[1]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[2]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[3]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[4]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[5]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[6]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[7]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[8]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[10] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[11] ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.794 ; rst:u2|cnt_rst[1] ; adc:u5|address[9]  ; clk_25m      ; busy        ; 1.000        ; 0.008      ; 1.779      ;
; -0.659 ; rst:u2|cnt_rst[6] ; adc:u5|wr_state[0] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.628      ;
; -0.659 ; rst:u2|cnt_rst[6] ; adc:u5|wr_state[1] ; clk_25m      ; busy        ; 1.000        ; -0.008     ; 1.628      ;
+--------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'fsmc_cs'                                                                                            ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.833 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.364      ;
; -0.833 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.364      ;
; -0.727 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.258      ;
; -0.727 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.258      ;
; -0.682 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.213      ;
; -0.682 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.213      ;
; -0.619 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.150      ;
; -0.619 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.150      ;
; -0.588 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.119      ;
; -0.588 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.119      ;
; -0.582 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.113      ;
; -0.582 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.113      ;
; -0.564 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.095      ;
; -0.564 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 2.095      ;
; -0.417 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|ad7606_read_start_r ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 1.948      ;
; -0.417 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|sample_start_r      ; clk_25m      ; fsmc_cs     ; 1.000        ; 0.564      ; 1.948      ;
; -0.405 ; rst:u2|cnt_rst[2] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.894      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.401 ; rst:u2|cnt_rst[2] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.890      ;
; -0.299 ; rst:u2|cnt_rst[0] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.788      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.295 ; rst:u2|cnt_rst[0] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.784      ;
; -0.254 ; rst:u2|cnt_rst[4] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.743      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.250 ; rst:u2|cnt_rst[4] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.739      ;
; -0.188 ; rst:u2|cnt_rst[5] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.677      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.184 ; rst:u2|cnt_rst[5] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.673      ;
; -0.160 ; rst:u2|cnt_rst[3] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.649      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.156 ; rst:u2|cnt_rst[3] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.645      ;
; -0.154 ; rst:u2|cnt_rst[7] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.643      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[5]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[6]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[7]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[8]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[9]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[10]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.150 ; rst:u2|cnt_rst[7] ; adc:u5|ram_rdaddress_r[11]       ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.639      ;
; -0.136 ; rst:u2|cnt_rst[1] ; adc:u5|rden_r~_emulated          ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.625      ;
; -0.132 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[0]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.621      ;
; -0.132 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[1]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.621      ;
; -0.132 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[2]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.621      ;
; -0.132 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[3]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.621      ;
; -0.132 ; rst:u2|cnt_rst[1] ; adc:u5|ram_rdaddress_r[4]        ; clk_25m      ; fsmc_cs     ; 0.500        ; 1.022      ; 1.621      ;
+--------+-------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'busy'                                                                                                                         ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node            ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.690 ; adc:u5|sample_start_r3 ; adc:u5|address[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.473      ; 0.947      ;
; -0.675 ; adc:u5|sample_start_r3 ; adc:u5|wr_state[0] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.456      ; 0.945      ;
; -0.675 ; adc:u5|sample_start_r3 ; adc:u5|wr_state[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.456      ; 0.945      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.329 ; adc:u5|sample_start_r1 ; adc:u5|address[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.479      ; 1.314      ;
; -0.314 ; adc:u5|sample_start_r1 ; adc:u5|wr_state[0] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.462      ; 1.312      ;
; -0.314 ; adc:u5|sample_start_r1 ; adc:u5|wr_state[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; busy        ; 0.000        ; 1.462      ; 1.312      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.221  ; rst:u2|cnt_rst[6]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.450      ;
; 1.236  ; rst:u2|cnt_rst[6]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.448      ;
; 1.236  ; rst:u2|cnt_rst[6]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.448      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.323  ; rst:u2|cnt_rst[1]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.552      ;
; 1.338  ; rst:u2|cnt_rst[1]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.550      ;
; 1.338  ; rst:u2|cnt_rst[1]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.550      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.340  ; rst:u2|cnt_rst[3]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.569      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.354  ; rst:u2|cnt_rst[7]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.583      ;
; 1.355  ; rst:u2|cnt_rst[3]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.567      ;
; 1.355  ; rst:u2|cnt_rst[3]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.567      ;
; 1.369  ; rst:u2|cnt_rst[7]      ; adc:u5|wr_state[0] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.581      ;
; 1.369  ; rst:u2|cnt_rst[7]      ; adc:u5|wr_state[1] ; clk_25m                                        ; busy        ; 0.000        ; 0.098      ; 1.581      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[4]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[5]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[6]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[7]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[8]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[10] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[11] ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.432  ; rst:u2|cnt_rst[4]      ; adc:u5|address[9]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.661      ;
; 1.440  ; rst:u2|cnt_rst[0]      ; adc:u5|address[0]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.669      ;
; 1.440  ; rst:u2|cnt_rst[0]      ; adc:u5|address[1]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.669      ;
; 1.440  ; rst:u2|cnt_rst[0]      ; adc:u5|address[2]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.669      ;
; 1.440  ; rst:u2|cnt_rst[0]      ; adc:u5|address[3]  ; clk_25m                                        ; busy        ; 0.000        ; 0.115      ; 1.669      ;
+--------+------------------------+--------------------+------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'fsmc_cs'                                                                                                                            ;
+--------+----------------------+----------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                    ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.686 ; adc:u5|read_start_r3 ; adc:u5|ram_rdaddress_r[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.491      ;
; -0.685 ; adc:u5|read_start_r3 ; adc:u5|rden_r~_emulated    ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.492      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[0]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[1]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[2]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[3]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[4]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[5]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[6]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[7]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[8]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[9]  ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[10] ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.673 ; adc:u5|read_start_r2 ; adc:u5|ram_rdaddress_r[11] ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.504      ;
; -0.672 ; adc:u5|read_start_r2 ; adc:u5|rden_r~_emulated    ; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs     ; -0.500       ; 2.513      ; 1.505      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[0]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[1]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[2]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[3]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[4]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[5]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[6]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[7]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[8]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[9]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[10] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.537  ; rst:u2|cnt_rst[6]    ; adc:u5|ram_rdaddress_r[11] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.317      ;
; 0.538  ; rst:u2|cnt_rst[6]    ; adc:u5|rden_r~_emulated    ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.318      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[0]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[1]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[2]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[3]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[4]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[5]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[6]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[7]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[8]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[9]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[10] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.639  ; rst:u2|cnt_rst[1]    ; adc:u5|ram_rdaddress_r[11] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.419      ;
; 0.640  ; rst:u2|cnt_rst[1]    ; adc:u5|rden_r~_emulated    ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.420      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[0]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[1]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[2]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[3]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[4]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[5]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[6]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[7]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[8]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[9]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[10] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.656  ; rst:u2|cnt_rst[3]    ; adc:u5|ram_rdaddress_r[11] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.436      ;
; 0.657  ; rst:u2|cnt_rst[3]    ; adc:u5|rden_r~_emulated    ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.437      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[0]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[1]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[2]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[3]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[4]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[5]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[6]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[7]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[8]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[9]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[10] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.670  ; rst:u2|cnt_rst[7]    ; adc:u5|ram_rdaddress_r[11] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.450      ;
; 0.671  ; rst:u2|cnt_rst[7]    ; adc:u5|rden_r~_emulated    ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.451      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[0]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[1]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[2]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[3]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[4]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[5]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[6]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[7]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[8]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[9]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[10] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.748  ; rst:u2|cnt_rst[4]    ; adc:u5|ram_rdaddress_r[11] ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.528      ;
; 0.749  ; rst:u2|cnt_rst[4]    ; adc:u5|rden_r~_emulated    ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.529      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[0]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[1]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[2]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[3]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[4]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[5]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[6]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[7]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
; 0.756  ; rst:u2|cnt_rst[0]    ; adc:u5|ram_rdaddress_r[8]  ; clk_25m                                        ; fsmc_cs     ; -0.500       ; 1.156      ; 1.536      ;
+--------+----------------------+----------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                  ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.794 ; busy                 ; adc:u5|command.00000  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.794 ; busy                 ; adc:u5|command.00001  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.794 ; busy                 ; adc:u5|rd_high_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.794 ; busy                 ; adc:u5|rd_high_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.794 ; busy                 ; adc:u5|rd_high_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.794 ; busy                 ; adc:u5|rd_high_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.794 ; busy                 ; adc:u5|rd_high_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.794 ; busy                 ; adc:u5|command.00010  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.154      ;
; 0.803 ; busy                 ; adc:u5|invalid_cnt[0] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|invalid_cnt[1] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|invalid_cnt[2] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|invalid_cnt[3] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|invalid_cnt[4] ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|rd_low_cnt[1]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|rd_low_cnt[2]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|rd_low_cnt[3]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|rd_low_cnt[4]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.803 ; busy                 ; adc:u5|rd_low_cnt[0]  ; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.166      ; 1.163      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; adc:u5|ad_rst_cnt[1] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.938      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.903 ; adc:u5|ad_rst_cnt[4] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.022      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|state[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.934 ; adc:u5|ad_rst_cnt[1] ; adc:u5|convb_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.053      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[6]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[5]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[9]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[7]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.936 ; adc:u5|ad_rst_cnt[1] ; adc:u5|busy_cnt[8]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.055      ;
; 0.942 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.061      ;
; 0.942 ; adc:u5|ad_rst_cnt[1] ; adc:u5|conva_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.061      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 0.956 ; adc:u5|ad_rst_cnt[2] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.075      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[2]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[1]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|state[0]       ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[1]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[4]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_cnt[3]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.025 ; adc:u5|ad_rst_cnt[4] ; adc:u5|convb_r        ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.144      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[1]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[2]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[6]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_r           ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[0]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[4]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[7]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[5]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.026 ; adc:u5|ad_rst_cnt[3] ; adc:u5|cs_cnt[3]      ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.145      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[0]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[1]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[6]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[2]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[3]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[4]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[5]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[9]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[7]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.027 ; adc:u5|ad_rst_cnt[4] ; adc:u5|busy_cnt[8]    ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.146      ;
; 1.033 ; adc:u5|ad_rst_cnt[4] ; adc:u5|conva_cnt[2]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.152      ;
; 1.033 ; adc:u5|ad_rst_cnt[4] ; adc:u5|conva_cnt[0]   ; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.152      ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'fsmc_nadv'                                                                                      ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.774 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.796      ;
; 1.774 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.796      ;
; 1.774 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.796      ;
; 1.774 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.796      ;
; 1.774 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.796      ;
; 1.774 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.796      ;
; 1.876 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.898      ;
; 1.876 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.898      ;
; 1.876 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.898      ;
; 1.876 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.898      ;
; 1.876 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.898      ;
; 1.876 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.898      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.890 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.796      ;
; 1.893 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.915      ;
; 1.893 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.915      ;
; 1.893 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.915      ;
; 1.893 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.915      ;
; 1.893 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.915      ;
; 1.893 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.915      ;
; 1.907 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.929      ;
; 1.907 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.929      ;
; 1.907 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.929      ;
; 1.907 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.929      ;
; 1.907 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.929      ;
; 1.907 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 1.929      ;
; 1.985 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.007      ;
; 1.985 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.007      ;
; 1.985 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.007      ;
; 1.985 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.007      ;
; 1.985 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.007      ;
; 1.985 ; rst:u2|cnt_rst[4] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.007      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.992 ; rst:u2|cnt_rst[1] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.898      ;
; 1.993 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.015      ;
; 1.993 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.015      ;
; 1.993 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.015      ;
; 1.993 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.015      ;
; 1.993 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.015      ;
; 1.993 ; rst:u2|cnt_rst[0] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.015      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.009 ; rst:u2|cnt_rst[3] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.915      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[8]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[7]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[10] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[9]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[13] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[14] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[11] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[12] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[15] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[18] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[17] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.023 ; rst:u2|cnt_rst[7] ; fsmc_ctrl:u4|address_reg[16] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.208     ; 1.929      ;
; 2.036 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.058      ;
; 2.036 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.058      ;
; 2.036 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.058      ;
; 2.036 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.058      ;
; 2.036 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.058      ;
; 2.036 ; rst:u2|cnt_rst[5] ; fsmc_ctrl:u4|address_reg[6]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.058      ;
; 2.048 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[19] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.375     ; 1.787      ;
; 2.048 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[22] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.375     ; 1.787      ;
; 2.048 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[21] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.375     ; 1.787      ;
; 2.048 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[20] ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.375     ; 1.787      ;
; 2.048 ; rst:u2|cnt_rst[6] ; fsmc_ctrl:u4|address_reg[0]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.375     ; 1.787      ;
; 2.088 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[3]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.110      ;
; 2.088 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[2]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.110      ;
; 2.088 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[5]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.110      ;
; 2.088 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[4]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.110      ;
; 2.088 ; rst:u2|cnt_rst[2] ; fsmc_ctrl:u4|address_reg[1]  ; clk_25m      ; fsmc_nadv   ; 0.000        ; -0.092     ; 2.110      ;
+-------+-------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'adc:u5|rd'                                                                            ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.199 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[12] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.792      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.791      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.792      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.790      ;
; 2.200 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.792      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.026     ; 1.789      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.026     ; 1.789      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.026     ; 1.789      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.790      ;
; 2.201 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[10] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.026     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.035     ; 1.781      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.026     ; 1.790      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[1]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[2]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.029     ; 1.787      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.791      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.791      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.791      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.792      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.793      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.793      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.793      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[5]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.793      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.793      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.794      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.794      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.794      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db6[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.793      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.794      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.029     ; 1.787      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[7]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.029     ; 1.787      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.022     ; 1.794      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[8]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.027     ; 1.789      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.024     ; 1.792      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db2[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.788      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[11] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.035     ; 1.781      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[13] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.025     ; 1.791      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[14] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.023     ; 1.793      ;
; 2.202 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[15] ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.029     ; 1.787      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db8[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.031     ; 1.786      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.030     ; 1.787      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.030     ; 1.787      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.031     ; 1.786      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[0]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.030     ; 1.787      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db3[3]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.036     ; 1.781      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db1[4]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.036     ; 1.781      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db4[6]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.031     ; 1.786      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db7[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.034     ; 1.783      ;
; 2.203 ; rst:u2|cnt_rst[6] ; adc:u5|vin_db5[9]  ; clk_25m      ; adc:u5|rd   ; -0.500       ; -0.028     ; 1.789      ;
+-------+-------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'busy'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; busy  ; Rise       ; busy                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[0]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[10]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[11]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[1]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[2]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[3]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[4]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[5]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[6]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[7]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[8]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|address[9]                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|wr_state[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; busy  ; Rise       ; adc:u5|wr_state[1]                                                                                               ;
; -0.242 ; -0.012       ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -0.242 ; -0.012       ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -0.242 ; -0.012       ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~porta_we_reg       ;
; -0.223 ; 0.007        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -0.223 ; 0.007        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -0.223 ; 0.007        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~porta_we_reg       ;
; -0.220 ; 0.010        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_address_reg0  ;
; -0.220 ; 0.010        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -0.220 ; 0.010        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~porta_we_reg        ;
; -0.218 ; 0.012        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -0.218 ; 0.012        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_we_reg       ;
; -0.217 ; 0.013        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -0.216 ; 0.014        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -0.216 ; 0.014        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -0.216 ; 0.014        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~porta_we_reg        ;
; -0.211 ; 0.019        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -0.211 ; 0.019        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -0.211 ; 0.019        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~porta_we_reg        ;
; -0.210 ; 0.020        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -0.210 ; 0.020        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -0.209 ; 0.021        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~porta_we_reg        ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~porta_we_reg        ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -0.205 ; 0.025        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~porta_we_reg       ;
; -0.203 ; 0.027        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -0.203 ; 0.027        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -0.203 ; 0.027        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~porta_we_reg        ;
; -0.203 ; 0.027        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; -0.203 ; 0.027        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_we_reg        ;
; -0.202 ; 0.028        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; -0.200 ; 0.030        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -0.200 ; 0.030        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~porta_we_reg       ;
; -0.200 ; 0.030        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -0.200 ; 0.030        ; 0.230          ; Low Pulse Width ; busy  ; Rise       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~porta_we_reg        ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fsmc_cs'                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fsmc_cs ; Rise       ; fsmc_cs                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[0]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[10]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[11]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[1]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[2]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[3]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[4]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[5]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[6]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[7]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[8]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[9]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Fall       ; adc:u5|rden_r~_emulated                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|sample_start_r                                                                                      ;
; -0.174 ; 0.056        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -0.174 ; 0.056        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a5~portb_re_reg        ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a0~portb_re_reg        ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a10~portb_re_reg       ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a12~portb_re_reg       ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a1~portb_re_reg        ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a3~portb_re_reg        ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a4~portb_re_reg        ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a6~portb_re_reg        ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a7~portb_re_reg        ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -0.173 ; 0.057        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a8~portb_re_reg        ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a13~portb_re_reg       ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a14~portb_re_reg       ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u1|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a9~portb_re_reg        ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -0.172 ; 0.058        ; 0.230          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u7|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|ram_block1a15~portb_re_reg       ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ad_ram:u8|altsyncram:altsyncram_component|altsyncram_3bn1:auto_generated|rden_b_store                     ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[0]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[10]                                                                                       ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[11]                                                                                       ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[1]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[2]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[3]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[4]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[5]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[6]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[7]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[8]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|ram_rdaddress_r[9]                                                                                        ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; fsmc_cs ; Fall       ; adc:u5|rden_r~_emulated                                                                                          ;
; -0.116 ; 0.068        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|ad7606_read_start_r                                                                                 ;
; -0.116 ; 0.068        ; 0.184          ; Low Pulse Width  ; fsmc_cs ; Rise       ; fsmc_ctrl:u4|sample_start_r                                                                                      ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; fsmc_cs ; Rise       ; u5|u1|altsyncram_component|auto_generated|ram_block1a5|clk1                                                      ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; fsmc_cs ; Rise       ; u5|ram_rdaddress_r[0]|clk                                                                                        ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; fsmc_cs ; Rise       ; u5|ram_rdaddress_r[10]|clk                                                                                       ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; fsmc_cs ; Rise       ; u5|ram_rdaddress_r[11]|clk                                                                                       ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; fsmc_cs ; Rise       ; u5|ram_rdaddress_r[1]|clk                                                                                        ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; fsmc_cs ; Rise       ; u5|ram_rdaddress_r[2]|clk                                                                                        ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; fsmc_cs ; Rise       ; u5|ram_rdaddress_r[3]|clk                                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fsmc_nadv'                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; fsmc_nadv ; Rise       ; fsmc_nadv                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[1]|clk        ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[2]|clk        ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[3]|clk        ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[4]|clk        ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[5]|clk        ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[6]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[10]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[11]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[12]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[13]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[14]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[15]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[16]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[17]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[18]|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[7]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[8]|clk        ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[9]|clk        ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[0]|clk        ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[19]|clk       ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[20]|clk       ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[21]|clk       ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; u4|address_reg[22]|clk       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_nadv~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_nadv~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fsmc_nadv ; Rise       ; fsmc_nadv~input|i            ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[0]  ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[19] ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[20] ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[21] ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[22] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[10] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[11] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[12] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[13] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[14] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[15] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[16] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[17] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[18] ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[7]  ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[8]  ;
; 0.712  ; 0.928        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[9]  ;
; 0.726  ; 0.942        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[1]  ;
; 0.726  ; 0.942        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[2]  ;
; 0.726  ; 0.942        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[3]  ;
; 0.726  ; 0.942        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[4]  ;
; 0.726  ; 0.942        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[5]  ;
; 0.726  ; 0.942        ; 0.216          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_ctrl:u4|address_reg[6]  ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; fsmc_nadv~input|o            ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[0]|clk        ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[19]|clk       ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; fsmc_nadv ; Rise       ; u4|address_reg[20]|clk       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'adc:u5|rd'                                             ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db2[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db3[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db4[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db5[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db6[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; adc:u5|rd ; Fall       ; adc:u5|vin_db7[12] ;
+--------+--------------+----------------+------------+-----------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[1]'                                                      ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[0]   ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[1]   ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[2]   ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[3]   ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[4]   ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[0]    ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[1]    ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[2]    ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[3]    ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_cnt[4]    ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|conva_r         ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd              ;
; 9.786 ; 10.002       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r1 ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy2           ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[0]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[1]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[2]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[3]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[4]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[5]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[6]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[7]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[8]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[9]     ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_sig        ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00000   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00001   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|command.00010   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[0]    ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[1]    ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[2]    ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[3]    ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_cnt[4]    ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|convb_r         ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[0]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[1]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[2]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[3]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[4]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[5]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[6]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[7]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_r            ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[0]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[1]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[2]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[3]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|invalid_cnt[4]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[0]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[1]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[2]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[3]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[4]       ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[0]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[1]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[2]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[3]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_high_cnt[4]  ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[0]   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[1]   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[2]   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[3]   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_low_cnt[4]   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r1   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r2   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|read_start_r3   ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r2 ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|sample_start_r3 ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[0]        ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[1]        ;
; 9.787 ; 10.003       ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|state[2]        ;
; 9.792 ; 9.947        ; 0.155          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy1           ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[0]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[1]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[2]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[3]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[4]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[5]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[6]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_cnt[7]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|cs_r            ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[0]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[1]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[2]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[3]       ;
; 9.810 ; 9.994        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|rd_cnt[4]       ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[0]   ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[1]   ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[2]   ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[3]   ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|ad_rst_cnt[4]   ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy2           ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[0]     ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[1]     ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[2]     ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[3]     ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[4]     ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[5]     ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[6]     ;
; 9.811 ; 9.995        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; adc:u5|busy_cnt[7]     ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25m'                                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[0]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[10]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[11]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[12]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[13]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[14]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[15]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[16]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[17]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[18]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[19]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[1]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[20]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[21]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[22]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[23]                                       ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[2]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[3]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[4]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[5]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[6]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[7]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[8]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|counter[9]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[0]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[1]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[2]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[3]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[4]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[5]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[6]                                        ;
; 19.445 ; 19.629       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; rst:u2|cnt_rst[7]                                        ;
; 19.446 ; 19.630       ; 0.184          ; Low Pulse Width  ; clk_25m ; Rise       ; led:u3|led                                               ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 19.620 ; 19.620       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|o                                          ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[0]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[1]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[2]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[3]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[4]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[5]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[6]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u2|cnt_rst[7]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[0]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[10]|clk                                       ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[11]|clk                                       ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[12]|clk                                       ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[15]|clk                                       ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[19]|clk                                       ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[1]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[20]|clk                                       ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[23]|clk                                       ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[2]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[3]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[4]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[5]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[6]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[7]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[8]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[9]|clk                                        ;
; 19.624 ; 19.624       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|led|clk                                               ;
; 19.625 ; 19.625       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[13]|clk                                       ;
; 19.625 ; 19.625       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[14]|clk                                       ;
; 19.625 ; 19.625       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[16]|clk                                       ;
; 19.625 ; 19.625       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[17]|clk                                       ;
; 19.625 ; 19.625       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[18]|clk                                       ;
; 19.625 ; 19.625       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[21]|clk                                       ;
; 19.625 ; 19.625       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u3|counter[22]|clk                                       ;
; 19.629 ; 19.629       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.634 ; 19.634       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~inputclkctrl|inclk[0]                            ;
; 19.634 ; 19.634       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~inputclkctrl|outclk                              ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; clk_25m ; Rise       ; clk_25m~input|i                                          ;
; 20.153 ; 20.369       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[13]                                       ;
; 20.153 ; 20.369       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[14]                                       ;
; 20.153 ; 20.369       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[16]                                       ;
; 20.153 ; 20.369       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[17]                                       ;
; 20.153 ; 20.369       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[18]                                       ;
; 20.153 ; 20.369       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[21]                                       ;
; 20.153 ; 20.369       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[22]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[0]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[10]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[11]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[12]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[15]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[19]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[1]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[20]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[23]                                       ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[2]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[3]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[4]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[5]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[6]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[7]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[8]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|counter[9]                                        ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; led:u3|led                                               ;
; 20.154 ; 20.370       ; 0.216          ; High Pulse Width ; clk_25m ; Rise       ; rst:u2|cnt_rst[0]                                        ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; 1.680 ; 2.363 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; 1.130 ; 1.741 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; 1.276 ; 1.912 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; 1.387 ; 2.032 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; 1.346 ; 2.012 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; 1.495 ; 2.177 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; 1.111 ; 1.722 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; 1.276 ; 1.908 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; 1.616 ; 2.284 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; 1.680 ; 2.363 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; 1.297 ; 1.938 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; 1.457 ; 2.155 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; 1.609 ; 2.296 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; 1.351 ; 2.019 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; 1.248 ; 1.934 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; 1.387 ; 2.045 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; 1.395 ; 2.075 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; 1.217 ; 1.785 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; 0.984 ; 1.565 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; 0.991 ; 1.569 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; 1.048 ; 1.619 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; 1.131 ; 1.699 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; 1.139 ; 1.710 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; 1.152 ; 1.725 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; 1.217 ; 1.785 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; 1.384 ; 2.014 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 1.282 ; 1.878 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 0.799 ; 1.359 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 0.768 ; 1.327 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 1.140 ; 1.744 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 1.066 ; 1.642 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 0.983 ; 1.566 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 1.081 ; 1.659 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 1.188 ; 1.769 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 1.262 ; 1.855 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 1.261 ; 1.855 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 1.255 ; 1.847 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 1.180 ; 1.776 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 1.384 ; 2.014 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 1.383 ; 1.985 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 1.226 ; 1.821 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 1.181 ; 1.780 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; 0.611 ; 0.988 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; -0.678 ; -1.263 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; -0.774 ; -1.357 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; -0.767 ; -1.347 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; -0.948 ; -1.577 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; -0.959 ; -1.589 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; -0.886 ; -1.517 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; -0.790 ; -1.388 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; -0.795 ; -1.391 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; -0.934 ; -1.544 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; -1.035 ; -1.649 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; -0.678 ; -1.263 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; -0.906 ; -1.547 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; -0.842 ; -1.441 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; -0.926 ; -1.575 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; -0.915 ; -1.557 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; -0.887 ; -1.510 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; -0.857 ; -1.462 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; -0.783 ; -1.351 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; -0.783 ; -1.351 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; -0.789 ; -1.355 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; -0.850 ; -1.414 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; -0.937 ; -1.493 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; -0.945 ; -1.503 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; -0.957 ; -1.518 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; -1.025 ; -1.586 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; -0.566 ; -1.113 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; -1.081 ; -1.663 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; -0.597 ; -1.145 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; -0.566 ; -1.113 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; -0.925 ; -1.515 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; -0.859 ; -1.429 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; -0.775 ; -1.344 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; -0.874 ; -1.446 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; -0.985 ; -1.559 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; -1.056 ; -1.642 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; -1.055 ; -1.642 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; -1.049 ; -1.635 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; -0.973 ; -1.555 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; -1.168 ; -1.784 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; -1.172 ; -1.767 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; -1.021 ; -1.608 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; -0.974 ; -1.558 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; -0.311 ; -0.688 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;       ; 2.542 ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 2.638 ;       ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 3.758 ; 3.845 ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 8.233 ; 8.614 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.211 ; 7.524 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 7.719 ; 8.022 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 7.078 ; 7.424 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 7.520 ; 7.793 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 6.520 ; 6.787 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 7.611 ; 7.911 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 7.237 ; 7.557 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 7.293 ; 7.605 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.212 ; 8.614 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 6.884 ; 7.142 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 7.869 ; 8.253 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 6.949 ; 7.290 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 7.308 ; 7.536 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 8.233 ; 8.614 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 8.017 ; 8.441 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 7.732 ; 8.042 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 9.040 ; 9.514 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 7.820 ; 8.071 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 8.551 ; 8.902 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 8.276 ; 8.616 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 8.380 ; 8.740 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 7.779 ; 8.033 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 8.468 ; 8.769 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 8.090 ; 8.376 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 8.040 ; 8.326 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 8.739 ; 9.126 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 7.756 ; 7.979 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 8.586 ; 8.972 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 7.967 ; 8.266 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 7.872 ; 8.155 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 9.040 ; 9.514 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 8.799 ; 9.284 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 8.252 ; 8.569 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 9.116 ; 9.149 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 8.094 ; 8.059 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 8.602 ; 8.557 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 7.961 ; 7.959 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 8.403 ; 8.328 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 7.403 ; 7.322 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 8.494 ; 8.446 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 8.120 ; 8.092 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 8.176 ; 8.140 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 9.095 ; 9.149 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 7.767 ; 7.677 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 8.752 ; 8.788 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 7.832 ; 7.825 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 8.191 ; 8.071 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 9.116 ; 9.149 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 8.900 ; 8.976 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 8.615 ; 8.577 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 2.658 ; 2.592 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 3.513 ; 3.360 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 2.297 ; 2.270 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 3.235 ; 3.111 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;       ; 2.462 ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 2.553 ;       ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 3.637 ; 3.720 ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 5.955 ; 6.170 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 6.353 ; 6.652 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.297 ; 6.596 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.085 ; 6.388 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 6.438 ; 6.776 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 6.038 ; 6.320 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 6.565 ; 6.861 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 6.298 ; 6.606 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 6.295 ; 6.597 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 6.705 ; 7.088 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 5.955 ; 6.170 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 6.895 ; 7.306 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 6.072 ; 6.363 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 6.013 ; 6.272 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 6.943 ; 7.367 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 6.905 ; 7.351 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 6.666 ; 7.000 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 5.955 ; 6.170 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 6.353 ; 6.652 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.297 ; 6.596 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.085 ; 6.388 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 6.438 ; 6.776 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 6.038 ; 6.320 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 6.565 ; 6.861 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 6.298 ; 6.606 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 6.295 ; 6.597 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 6.705 ; 7.088 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 5.955 ; 6.170 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 6.895 ; 7.306 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 6.072 ; 6.363 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 6.013 ; 6.272 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 6.943 ; 7.367 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 6.905 ; 7.351 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 6.666 ; 7.000 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 5.278 ; 5.261 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 5.735 ; 5.740 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 5.632 ; 5.832 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 5.420 ; 5.668 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 5.764 ; 5.888 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 5.409 ; 5.411 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 5.949 ; 5.949 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 5.633 ; 5.886 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 5.633 ; 5.773 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 6.076 ; 6.179 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 5.278 ; 5.261 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 6.320 ; 6.397 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 5.407 ; 5.533 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 5.406 ; 5.363 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 6.370 ; 6.458 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 6.313 ; 6.442 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 5.989 ; 6.105 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 2.061 ; 2.101 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 3.207 ; 3.057 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 1.997 ; 1.972 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 2.940 ; 2.818 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+-------------+-------+-------+-------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+------------+-------------+-------+-------+-------+--------+
; fsmc_rd    ; fsmc_db[0]  ; 8.716 ; 5.147 ; 5.757 ; 9.223  ;
; fsmc_rd    ; fsmc_db[1]  ; 9.224 ; 5.017 ; 5.643 ; 9.721  ;
; fsmc_rd    ; fsmc_db[2]  ; 8.583 ; 4.955 ; 5.547 ; 9.123  ;
; fsmc_rd    ; fsmc_db[3]  ; 9.025 ; 5.548 ; 6.117 ; 9.492  ;
; fsmc_rd    ; fsmc_db[4]  ; 8.025 ; 5.346 ; 5.938 ; 8.486  ;
; fsmc_rd    ; fsmc_db[5]  ; 9.116 ; 5.332 ; 5.926 ; 9.610  ;
; fsmc_rd    ; fsmc_db[6]  ; 8.742 ; 5.370 ; 5.956 ; 9.256  ;
; fsmc_rd    ; fsmc_db[7]  ; 8.798 ; 5.370 ; 5.956 ; 9.304  ;
; fsmc_rd    ; fsmc_db[8]  ; 9.717 ; 5.539 ; 6.102 ; 10.313 ;
; fsmc_rd    ; fsmc_db[9]  ; 8.389 ; 5.539 ; 6.102 ; 8.841  ;
; fsmc_rd    ; fsmc_db[10] ; 9.374 ; 5.548 ; 6.117 ; 9.952  ;
; fsmc_rd    ; fsmc_db[11] ; 8.454 ; 5.539 ; 6.102 ; 8.989  ;
; fsmc_rd    ; fsmc_db[12] ; 8.813 ; 5.554 ; 6.122 ; 9.235  ;
; fsmc_rd    ; fsmc_db[13] ; 9.738 ; 5.554 ; 6.122 ; 10.313 ;
; fsmc_rd    ; fsmc_db[14] ; 9.522 ; 5.477 ; 6.006 ; 10.140 ;
; fsmc_rd    ; fsmc_db[15] ; 9.237 ; 5.355 ; 5.946 ; 9.741  ;
+------------+-------------+-------+-------+-------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; fsmc_rd    ; fsmc_db[0]  ; 5.029 ; 4.969 ; 5.555 ; 5.495 ;
; fsmc_rd    ; fsmc_db[1]  ; 4.905 ; 4.845 ; 5.445 ; 5.385 ;
; fsmc_rd    ; fsmc_db[2]  ; 4.809 ; 4.783 ; 5.349 ; 5.323 ;
; fsmc_rd    ; fsmc_db[3]  ; 5.414 ; 5.354 ; 5.900 ; 5.840 ;
; fsmc_rd    ; fsmc_db[4]  ; 5.221 ; 5.161 ; 5.729 ; 5.669 ;
; fsmc_rd    ; fsmc_db[5]  ; 5.207 ; 5.147 ; 5.717 ; 5.657 ;
; fsmc_rd    ; fsmc_db[6]  ; 5.243 ; 5.183 ; 5.746 ; 5.686 ;
; fsmc_rd    ; fsmc_db[7]  ; 5.243 ; 5.183 ; 5.746 ; 5.686 ;
; fsmc_rd    ; fsmc_db[8]  ; 5.406 ; 5.346 ; 5.886 ; 5.826 ;
; fsmc_rd    ; fsmc_db[9]  ; 5.406 ; 5.346 ; 5.886 ; 5.826 ;
; fsmc_rd    ; fsmc_db[10] ; 5.414 ; 5.354 ; 5.900 ; 5.840 ;
; fsmc_rd    ; fsmc_db[11] ; 5.406 ; 5.346 ; 5.886 ; 5.826 ;
; fsmc_rd    ; fsmc_db[12] ; 5.420 ; 5.360 ; 5.906 ; 5.846 ;
; fsmc_rd    ; fsmc_db[13] ; 5.420 ; 5.360 ; 5.906 ; 5.846 ;
; fsmc_rd    ; fsmc_db[14] ; 5.310 ; 5.284 ; 5.790 ; 5.764 ;
; fsmc_rd    ; fsmc_db[15] ; 5.229 ; 5.169 ; 5.736 ; 5.676 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 3.848 ; 3.822 ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 4.058 ; 3.998 ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.944 ; 3.884 ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.848 ; 3.822 ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 4.418 ; 4.358 ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 4.239 ; 4.179 ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 4.227 ; 4.167 ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 4.257 ; 4.197 ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 4.257 ; 4.197 ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 4.403 ; 4.343 ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 4.403 ; 4.343 ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 4.418 ; 4.358 ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 4.403 ; 4.343 ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 4.423 ; 4.363 ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 4.423 ; 4.363 ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 4.307 ; 4.281 ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 4.247 ; 4.187 ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 3.848 ; 3.822 ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 4.058 ; 3.998 ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.944 ; 3.884 ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.848 ; 3.822 ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 4.418 ; 4.358 ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 4.239 ; 4.179 ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 4.227 ; 4.167 ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 4.257 ; 4.197 ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 4.257 ; 4.197 ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 4.403 ; 4.343 ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 4.403 ; 4.343 ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 4.418 ; 4.358 ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 4.403 ; 4.343 ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 4.423 ; 4.363 ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 4.423 ; 4.363 ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 4.307 ; 4.281 ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 4.247 ; 4.187 ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 4.383 ; 4.357 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 4.593 ; 4.533 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 4.479 ; 4.419 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 4.383 ; 4.357 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 4.953 ; 4.893 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 4.774 ; 4.714 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 4.762 ; 4.702 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 4.792 ; 4.732 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 4.792 ; 4.732 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 4.938 ; 4.878 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 4.938 ; 4.878 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 4.953 ; 4.893 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 4.938 ; 4.878 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 4.958 ; 4.898 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 4.958 ; 4.898 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 4.842 ; 4.816 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 4.782 ; 4.722 ; Rise       ; fsmc_nadv       ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 3.747 ; 3.721 ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 3.953 ; 3.893 ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.843 ; 3.783 ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.747 ; 3.721 ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 4.298 ; 4.238 ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 4.127 ; 4.067 ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 4.115 ; 4.055 ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 4.144 ; 4.084 ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 4.144 ; 4.084 ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 4.284 ; 4.224 ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 4.284 ; 4.224 ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 4.298 ; 4.238 ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 4.284 ; 4.224 ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 4.304 ; 4.244 ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 4.304 ; 4.244 ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 4.188 ; 4.162 ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 4.134 ; 4.074 ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 3.747 ; 3.721 ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 3.953 ; 3.893 ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.843 ; 3.783 ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.747 ; 3.721 ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 4.298 ; 4.238 ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 4.127 ; 4.067 ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 4.115 ; 4.055 ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 4.144 ; 4.084 ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 4.144 ; 4.084 ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 4.284 ; 4.224 ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 4.284 ; 4.224 ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 4.298 ; 4.238 ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 4.284 ; 4.224 ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 4.304 ; 4.244 ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 4.304 ; 4.244 ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 4.188 ; 4.162 ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 4.134 ; 4.074 ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 3.684 ; 3.658 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 3.890 ; 3.830 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 3.780 ; 3.720 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 3.684 ; 3.658 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 4.235 ; 4.175 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 4.064 ; 4.004 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 4.052 ; 3.992 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 4.081 ; 4.021 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 4.081 ; 4.021 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 4.221 ; 4.161 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 4.221 ; 4.161 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 4.235 ; 4.175 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 4.221 ; 4.161 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 4.241 ; 4.181 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 4.241 ; 4.181 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 4.125 ; 4.099 ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 4.071 ; 4.011 ; Rise       ; fsmc_nadv       ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 3.450     ; 3.476     ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 3.642     ; 3.702     ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.512     ; 3.572     ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.450     ; 3.476     ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 4.043     ; 4.103     ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 3.841     ; 3.901     ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 3.827     ; 3.887     ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 3.865     ; 3.925     ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 3.865     ; 3.925     ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 4.034     ; 4.094     ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 4.034     ; 4.094     ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 4.043     ; 4.103     ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 4.034     ; 4.094     ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 4.049     ; 4.109     ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 4.049     ; 4.109     ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 3.972     ; 3.998     ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 3.850     ; 3.910     ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 3.450     ; 3.476     ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 3.642     ; 3.702     ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.512     ; 3.572     ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.450     ; 3.476     ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 4.043     ; 4.103     ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 3.841     ; 3.901     ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 3.827     ; 3.887     ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 3.865     ; 3.925     ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 3.865     ; 3.925     ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 4.034     ; 4.094     ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 4.034     ; 4.094     ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 4.043     ; 4.103     ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 4.034     ; 4.094     ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 4.049     ; 4.109     ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 4.049     ; 4.109     ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 3.972     ; 3.998     ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 3.850     ; 3.910     ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 4.333     ; 4.359     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 4.525     ; 4.585     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 4.395     ; 4.455     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 4.333     ; 4.359     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 4.926     ; 4.986     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 4.724     ; 4.784     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 4.710     ; 4.770     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 4.748     ; 4.808     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 4.748     ; 4.808     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 4.917     ; 4.977     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 4.917     ; 4.977     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 4.926     ; 4.986     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 4.917     ; 4.977     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 4.932     ; 4.992     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 4.932     ; 4.992     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 4.855     ; 4.881     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 4.733     ; 4.793     ; Rise       ; fsmc_nadv       ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; fsmc_db[*]   ; fsmc_cs    ; 3.351     ; 3.377     ; Rise       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 3.537     ; 3.597     ; Rise       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.413     ; 3.473     ; Rise       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.351     ; 3.377     ; Rise       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 3.922     ; 3.982     ; Rise       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 3.729     ; 3.789     ; Rise       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 3.715     ; 3.775     ; Rise       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 3.751     ; 3.811     ; Rise       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 3.751     ; 3.811     ; Rise       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 3.914     ; 3.974     ; Rise       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 3.914     ; 3.974     ; Rise       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 3.922     ; 3.982     ; Rise       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 3.914     ; 3.974     ; Rise       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 3.928     ; 3.988     ; Rise       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 3.928     ; 3.988     ; Rise       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 3.852     ; 3.878     ; Rise       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 3.737     ; 3.797     ; Rise       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_cs    ; 3.351     ; 3.377     ; Fall       ; fsmc_cs         ;
;  fsmc_db[0]  ; fsmc_cs    ; 3.537     ; 3.597     ; Fall       ; fsmc_cs         ;
;  fsmc_db[1]  ; fsmc_cs    ; 3.413     ; 3.473     ; Fall       ; fsmc_cs         ;
;  fsmc_db[2]  ; fsmc_cs    ; 3.351     ; 3.377     ; Fall       ; fsmc_cs         ;
;  fsmc_db[3]  ; fsmc_cs    ; 3.922     ; 3.982     ; Fall       ; fsmc_cs         ;
;  fsmc_db[4]  ; fsmc_cs    ; 3.729     ; 3.789     ; Fall       ; fsmc_cs         ;
;  fsmc_db[5]  ; fsmc_cs    ; 3.715     ; 3.775     ; Fall       ; fsmc_cs         ;
;  fsmc_db[6]  ; fsmc_cs    ; 3.751     ; 3.811     ; Fall       ; fsmc_cs         ;
;  fsmc_db[7]  ; fsmc_cs    ; 3.751     ; 3.811     ; Fall       ; fsmc_cs         ;
;  fsmc_db[8]  ; fsmc_cs    ; 3.914     ; 3.974     ; Fall       ; fsmc_cs         ;
;  fsmc_db[9]  ; fsmc_cs    ; 3.914     ; 3.974     ; Fall       ; fsmc_cs         ;
;  fsmc_db[10] ; fsmc_cs    ; 3.922     ; 3.982     ; Fall       ; fsmc_cs         ;
;  fsmc_db[11] ; fsmc_cs    ; 3.914     ; 3.974     ; Fall       ; fsmc_cs         ;
;  fsmc_db[12] ; fsmc_cs    ; 3.928     ; 3.988     ; Fall       ; fsmc_cs         ;
;  fsmc_db[13] ; fsmc_cs    ; 3.928     ; 3.988     ; Fall       ; fsmc_cs         ;
;  fsmc_db[14] ; fsmc_cs    ; 3.852     ; 3.878     ; Fall       ; fsmc_cs         ;
;  fsmc_db[15] ; fsmc_cs    ; 3.737     ; 3.797     ; Fall       ; fsmc_cs         ;
; fsmc_db[*]   ; fsmc_nadv  ; 3.759     ; 3.785     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[0]  ; fsmc_nadv  ; 3.945     ; 4.005     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[1]  ; fsmc_nadv  ; 3.821     ; 3.881     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[2]  ; fsmc_nadv  ; 3.759     ; 3.785     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[3]  ; fsmc_nadv  ; 4.330     ; 4.390     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[4]  ; fsmc_nadv  ; 4.137     ; 4.197     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[5]  ; fsmc_nadv  ; 4.123     ; 4.183     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[6]  ; fsmc_nadv  ; 4.159     ; 4.219     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[7]  ; fsmc_nadv  ; 4.159     ; 4.219     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[8]  ; fsmc_nadv  ; 4.322     ; 4.382     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[9]  ; fsmc_nadv  ; 4.322     ; 4.382     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[10] ; fsmc_nadv  ; 4.330     ; 4.390     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[11] ; fsmc_nadv  ; 4.322     ; 4.382     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[12] ; fsmc_nadv  ; 4.336     ; 4.396     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[13] ; fsmc_nadv  ; 4.336     ; 4.396     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[14] ; fsmc_nadv  ; 4.260     ; 4.286     ; Rise       ; fsmc_nadv       ;
;  fsmc_db[15] ; fsmc_nadv  ; 4.145     ; 4.205     ; Rise       ; fsmc_nadv       ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                ; -6.197   ; -2.536  ; -4.989   ; -1.274  ; -3.201              ;
;  adc:u5|rd                                      ; -1.951   ; 0.173   ; -4.989   ; 2.199   ; -1.487              ;
;  busy                                           ; -1.910   ; 0.151   ; -3.414   ; -1.274  ; -3.201              ;
;  clk_25m                                        ; 34.158   ; 0.304   ; N/A      ; N/A     ; 19.445              ;
;  fsmc_cs                                        ; -3.140   ; -2.536  ; -2.615   ; -0.737  ; -3.201              ;
;  fsmc_nadv                                      ; N/A      ; N/A     ; -4.882   ; 1.774   ; -3.000              ;
;  u1|altpll_component|auto_generated|pll1|clk[1] ; -6.197   ; -0.452  ; -3.048   ; 0.794   ; 9.698               ;
; Design-wide TNS                                 ; -421.419 ; -20.563 ; -882.232 ; -27.342 ; -518.222            ;
;  adc:u5|rd                                      ; -215.083 ; 0.000   ; -636.247 ; 0.000   ; -190.336            ;
;  busy                                           ; -93.458  ; 0.000   ; -47.412  ; -17.768 ; -167.863            ;
;  clk_25m                                        ; 0.000    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  fsmc_cs                                        ; -112.460 ; -20.221 ; -35.592  ; -9.574  ; -122.822            ;
;  fsmc_nadv                                      ; N/A      ; N/A     ; -104.210 ; 0.000   ; -37.201             ;
;  u1|altpll_component|auto_generated|pll1|clk[1] ; -11.786  ; -0.452  ; -58.771  ; 0.000   ; 0.000               ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; 3.958 ; 4.094 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; 2.537 ; 2.801 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; 2.882 ; 3.143 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; 3.193 ; 3.406 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; 3.055 ; 3.261 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; 3.481 ; 3.676 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; 2.525 ; 2.782 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; 2.925 ; 3.146 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; 3.738 ; 3.894 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; 3.958 ; 4.094 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; 3.051 ; 3.204 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; 3.298 ; 3.519 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; 3.785 ; 3.924 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; 3.108 ; 3.374 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; 2.790 ; 3.078 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; 3.146 ; 3.389 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; 3.205 ; 3.514 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; 2.460 ; 2.707 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; 1.914 ; 2.154 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; 1.926 ; 2.162 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; 2.086 ; 2.341 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; 2.219 ; 2.454 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; 2.251 ; 2.480 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; 2.279 ; 2.510 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; 2.460 ; 2.707 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; 2.810 ; 3.013 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 2.615 ; 2.821 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 1.480 ; 1.692 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 1.450 ; 1.654 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 2.269 ; 2.417 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 2.086 ; 2.294 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 1.877 ; 2.072 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 2.130 ; 2.320 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 2.437 ; 2.616 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 2.546 ; 2.765 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 2.547 ; 2.760 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 2.515 ; 2.743 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 2.312 ; 2.514 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 2.810 ; 2.986 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 2.804 ; 3.013 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 2.513 ; 2.734 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 2.343 ; 2.547 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; 1.221 ; 1.264 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; db[*]        ; adc:u5|rd  ; -0.678 ; -1.263 ; Fall       ; adc:u5|rd                                      ;
;  db[0]       ; adc:u5|rd  ; -0.774 ; -1.357 ; Fall       ; adc:u5|rd                                      ;
;  db[1]       ; adc:u5|rd  ; -0.767 ; -1.347 ; Fall       ; adc:u5|rd                                      ;
;  db[2]       ; adc:u5|rd  ; -0.948 ; -1.577 ; Fall       ; adc:u5|rd                                      ;
;  db[3]       ; adc:u5|rd  ; -0.959 ; -1.589 ; Fall       ; adc:u5|rd                                      ;
;  db[4]       ; adc:u5|rd  ; -0.886 ; -1.517 ; Fall       ; adc:u5|rd                                      ;
;  db[5]       ; adc:u5|rd  ; -0.790 ; -1.388 ; Fall       ; adc:u5|rd                                      ;
;  db[6]       ; adc:u5|rd  ; -0.795 ; -1.391 ; Fall       ; adc:u5|rd                                      ;
;  db[7]       ; adc:u5|rd  ; -0.934 ; -1.544 ; Fall       ; adc:u5|rd                                      ;
;  db[8]       ; adc:u5|rd  ; -1.035 ; -1.649 ; Fall       ; adc:u5|rd                                      ;
;  db[9]       ; adc:u5|rd  ; -0.678 ; -1.263 ; Fall       ; adc:u5|rd                                      ;
;  db[10]      ; adc:u5|rd  ; -0.906 ; -1.547 ; Fall       ; adc:u5|rd                                      ;
;  db[11]      ; adc:u5|rd  ; -0.842 ; -1.441 ; Fall       ; adc:u5|rd                                      ;
;  db[12]      ; adc:u5|rd  ; -0.926 ; -1.575 ; Fall       ; adc:u5|rd                                      ;
;  db[13]      ; adc:u5|rd  ; -0.915 ; -1.557 ; Fall       ; adc:u5|rd                                      ;
;  db[14]      ; adc:u5|rd  ; -0.887 ; -1.510 ; Fall       ; adc:u5|rd                                      ;
;  db[15]      ; adc:u5|rd  ; -0.857 ; -1.462 ; Fall       ; adc:u5|rd                                      ;
; fsmc_ab[*]   ; fsmc_nadv  ; -0.783 ; -1.256 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[0]  ; fsmc_nadv  ; -0.783 ; -1.256 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[1]  ; fsmc_nadv  ; -0.789 ; -1.263 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[2]  ; fsmc_nadv  ; -0.850 ; -1.414 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[3]  ; fsmc_nadv  ; -0.937 ; -1.493 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[4]  ; fsmc_nadv  ; -0.945 ; -1.503 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[5]  ; fsmc_nadv  ; -0.957 ; -1.518 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_ab[6]  ; fsmc_nadv  ; -1.025 ; -1.586 ; Rise       ; fsmc_nadv                                      ;
; fsmc_db[*]   ; fsmc_nadv  ; -0.566 ; -0.761 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; -1.081 ; -1.663 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; -0.597 ; -0.797 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; -0.566 ; -0.761 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; -0.925 ; -1.426 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; -0.859 ; -1.358 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; -0.775 ; -1.125 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; -0.874 ; -1.384 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; -0.985 ; -1.559 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; -1.056 ; -1.642 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; -1.055 ; -1.642 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; -1.049 ; -1.635 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; -0.973 ; -1.555 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; -1.168 ; -1.784 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; -1.172 ; -1.767 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; -1.021 ; -1.608 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; -0.974 ; -1.558 ; Rise       ; fsmc_nadv                                      ;
; busy         ; clk_25m    ; -0.311 ; -0.470 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;        ; 5.425  ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 5.175  ;        ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 7.971  ; 7.843  ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 17.938 ; 17.961 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 15.728 ; 15.771 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 16.954 ; 16.923 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 15.611 ; 15.547 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 16.360 ; 16.320 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 14.139 ; 14.162 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 16.716 ; 16.549 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 15.726 ; 15.794 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 15.888 ; 15.891 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 17.938 ; 17.961 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 15.054 ; 15.029 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 16.903 ; 16.986 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 15.206 ; 15.219 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 15.820 ; 15.915 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 17.761 ; 17.900 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 17.515 ; 17.561 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 16.940 ; 16.870 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 19.642 ; 19.341 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 17.143 ; 16.789 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 18.978 ; 18.318 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 18.422 ; 17.857 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 18.466 ; 18.059 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 17.044 ; 16.682 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 18.753 ; 18.104 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 17.791 ; 17.385 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 17.652 ; 17.225 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 19.198 ; 18.744 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 17.015 ; 16.584 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 18.612 ; 18.249 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 17.503 ; 17.088 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 17.163 ; 16.841 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 19.642 ; 19.341 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 19.271 ; 18.817 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 18.191 ; 17.735 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 20.067 ; 20.118 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 17.857 ; 17.928 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 19.083 ; 19.080 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 17.740 ; 17.704 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 18.489 ; 18.477 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 16.268 ; 16.319 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 18.845 ; 18.706 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 17.855 ; 17.951 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 18.017 ; 18.048 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 20.067 ; 20.118 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 17.183 ; 17.186 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 19.032 ; 19.143 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 17.335 ; 17.376 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 17.949 ; 18.072 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 19.890 ; 20.057 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 19.644 ; 19.718 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 19.069 ; 19.027 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 5.839  ; 5.619  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 6.750  ; 6.840  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 4.845  ; 5.047  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 6.205  ; 6.209  ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; rd_sig       ; adc:u5|rd  ;       ; 2.462 ; Rise       ; adc:u5|rd                                      ;
; rd_sig       ; adc:u5|rd  ; 2.553 ;       ; Fall       ; adc:u5|rd                                      ;
; fpga_ledb    ; clk_25m    ; 3.637 ; 3.720 ; Rise       ; clk_25m                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 5.955 ; 6.170 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 6.353 ; 6.652 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.297 ; 6.596 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.085 ; 6.388 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 6.438 ; 6.776 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 6.038 ; 6.320 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 6.565 ; 6.861 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 6.298 ; 6.606 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 6.295 ; 6.597 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 6.705 ; 7.088 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 5.955 ; 6.170 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 6.895 ; 7.306 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 6.072 ; 6.363 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 6.013 ; 6.272 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 6.943 ; 7.367 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 6.905 ; 7.351 ; Rise       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 6.666 ; 7.000 ; Rise       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_cs    ; 5.955 ; 6.170 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[0]  ; fsmc_cs    ; 6.353 ; 6.652 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[1]  ; fsmc_cs    ; 6.297 ; 6.596 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[2]  ; fsmc_cs    ; 6.085 ; 6.388 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[3]  ; fsmc_cs    ; 6.438 ; 6.776 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[4]  ; fsmc_cs    ; 6.038 ; 6.320 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[5]  ; fsmc_cs    ; 6.565 ; 6.861 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[6]  ; fsmc_cs    ; 6.298 ; 6.606 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[7]  ; fsmc_cs    ; 6.295 ; 6.597 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[8]  ; fsmc_cs    ; 6.705 ; 7.088 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[9]  ; fsmc_cs    ; 5.955 ; 6.170 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[10] ; fsmc_cs    ; 6.895 ; 7.306 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[11] ; fsmc_cs    ; 6.072 ; 6.363 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[12] ; fsmc_cs    ; 6.013 ; 6.272 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[13] ; fsmc_cs    ; 6.943 ; 7.367 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[14] ; fsmc_cs    ; 6.905 ; 7.351 ; Fall       ; fsmc_cs                                        ;
;  fsmc_db[15] ; fsmc_cs    ; 6.666 ; 7.000 ; Fall       ; fsmc_cs                                        ;
; fsmc_db[*]   ; fsmc_nadv  ; 5.278 ; 5.261 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[0]  ; fsmc_nadv  ; 5.735 ; 5.740 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[1]  ; fsmc_nadv  ; 5.632 ; 5.832 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[2]  ; fsmc_nadv  ; 5.420 ; 5.668 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[3]  ; fsmc_nadv  ; 5.764 ; 5.888 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[4]  ; fsmc_nadv  ; 5.409 ; 5.411 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[5]  ; fsmc_nadv  ; 5.949 ; 5.949 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[6]  ; fsmc_nadv  ; 5.633 ; 5.886 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[7]  ; fsmc_nadv  ; 5.633 ; 5.773 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[8]  ; fsmc_nadv  ; 6.076 ; 6.179 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[9]  ; fsmc_nadv  ; 5.278 ; 5.261 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[10] ; fsmc_nadv  ; 6.320 ; 6.397 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[11] ; fsmc_nadv  ; 5.407 ; 5.533 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[12] ; fsmc_nadv  ; 5.406 ; 5.363 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[13] ; fsmc_nadv  ; 6.370 ; 6.458 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[14] ; fsmc_nadv  ; 6.313 ; 6.442 ; Rise       ; fsmc_nadv                                      ;
;  fsmc_db[15] ; fsmc_nadv  ; 5.989 ; 6.105 ; Rise       ; fsmc_nadv                                      ;
; ad_rst       ; clk_25m    ; 2.061 ; 2.101 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; conva        ; clk_25m    ; 3.207 ; 3.057 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; convb        ; clk_25m    ; 1.997 ; 1.972 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
; cs           ; clk_25m    ; 2.940 ; 2.818 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; fsmc_rd    ; fsmc_db[0]  ; 18.823 ; 10.887 ; 11.492 ; 19.157 ;
; fsmc_rd    ; fsmc_db[1]  ; 20.049 ; 10.628 ; 11.197 ; 20.309 ;
; fsmc_rd    ; fsmc_db[2]  ; 18.706 ; 10.528 ; 11.099 ; 18.933 ;
; fsmc_rd    ; fsmc_db[3]  ; 19.455 ; 11.661 ; 12.356 ; 19.706 ;
; fsmc_rd    ; fsmc_db[4]  ; 17.234 ; 11.277 ; 11.938 ; 17.548 ;
; fsmc_rd    ; fsmc_db[5]  ; 19.811 ; 11.261 ; 11.924 ; 19.935 ;
; fsmc_rd    ; fsmc_db[6]  ; 18.821 ; 11.314 ; 11.977 ; 19.180 ;
; fsmc_rd    ; fsmc_db[7]  ; 18.983 ; 11.314 ; 11.977 ; 19.277 ;
; fsmc_rd    ; fsmc_db[8]  ; 21.033 ; 11.649 ; 12.330 ; 21.347 ;
; fsmc_rd    ; fsmc_db[9]  ; 18.149 ; 11.649 ; 12.330 ; 18.415 ;
; fsmc_rd    ; fsmc_db[10] ; 19.998 ; 11.661 ; 12.356 ; 20.372 ;
; fsmc_rd    ; fsmc_db[11] ; 18.301 ; 11.649 ; 12.330 ; 18.605 ;
; fsmc_rd    ; fsmc_db[12] ; 18.915 ; 11.667 ; 12.361 ; 19.301 ;
; fsmc_rd    ; fsmc_db[13] ; 20.856 ; 11.667 ; 12.361 ; 21.286 ;
; fsmc_rd    ; fsmc_db[14] ; 20.610 ; 11.549 ; 12.232 ; 20.947 ;
; fsmc_rd    ; fsmc_db[15] ; 20.035 ; 11.285 ; 11.946 ; 20.256 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; fsmc_rd    ; fsmc_db[0]  ; 5.029 ; 4.969 ; 5.555 ; 5.495 ;
; fsmc_rd    ; fsmc_db[1]  ; 4.905 ; 4.845 ; 5.445 ; 5.385 ;
; fsmc_rd    ; fsmc_db[2]  ; 4.809 ; 4.783 ; 5.349 ; 5.323 ;
; fsmc_rd    ; fsmc_db[3]  ; 5.414 ; 5.354 ; 5.900 ; 5.840 ;
; fsmc_rd    ; fsmc_db[4]  ; 5.221 ; 5.161 ; 5.729 ; 5.669 ;
; fsmc_rd    ; fsmc_db[5]  ; 5.207 ; 5.147 ; 5.717 ; 5.657 ;
; fsmc_rd    ; fsmc_db[6]  ; 5.243 ; 5.183 ; 5.746 ; 5.686 ;
; fsmc_rd    ; fsmc_db[7]  ; 5.243 ; 5.183 ; 5.746 ; 5.686 ;
; fsmc_rd    ; fsmc_db[8]  ; 5.406 ; 5.346 ; 5.886 ; 5.826 ;
; fsmc_rd    ; fsmc_db[9]  ; 5.406 ; 5.346 ; 5.886 ; 5.826 ;
; fsmc_rd    ; fsmc_db[10] ; 5.414 ; 5.354 ; 5.900 ; 5.840 ;
; fsmc_rd    ; fsmc_db[11] ; 5.406 ; 5.346 ; 5.886 ; 5.826 ;
; fsmc_rd    ; fsmc_db[12] ; 5.420 ; 5.360 ; 5.906 ; 5.846 ;
; fsmc_rd    ; fsmc_db[13] ; 5.420 ; 5.360 ; 5.906 ; 5.846 ;
; fsmc_rd    ; fsmc_db[14] ; 5.310 ; 5.284 ; 5.790 ; 5.764 ;
; fsmc_rd    ; fsmc_db[15] ; 5.229 ; 5.169 ; 5.736 ; 5.676 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fpga_ledb   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_sig      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; conva       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; convb       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad_rst      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pange       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; os[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; os[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; os[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fsmc_db[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------+
; Input Transition Times                                         ;
+-------------+--------------+-----------------+-----------------+
; Pin         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------+--------------+-----------------+-----------------+
; fsmc_clk    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[7]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[7]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[8]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[9]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[10] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[11] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[12] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[13] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[14] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_db[15] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_25m     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; busy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_nadv   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[6]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[5]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[4]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_ab[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_rd     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_cs     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[8]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[9]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[10]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[11]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[12]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[13]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[14]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db[15]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fsmc_wr     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledb   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; rd_sig      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; cs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; conva       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; convb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; ad_rst      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; pange       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; os[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; os[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; os[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledb   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; rd_sig      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; cs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; conva       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; convb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; ad_rst      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; pange       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; os[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; os[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; os[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_ledb   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rd_sig      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; cs          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; conva       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; convb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ad_rst      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; pange       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; os[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; os[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; os[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; fsmc_db[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; fsmc_db[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; fsmc_db[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; fsmc_db[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd                                      ; 0        ; 0        ; 640      ; 0        ;
; adc:u5|rd                                      ; busy                                           ; 0        ; 128      ; 0        ; 0        ;
; busy                                           ; busy                                           ; 497      ; 0        ; 0        ; 0        ;
; clk_25m                                        ; clk_25m                                        ; 580      ; 0        ; 0        ; 0        ;
; clk_25m                                        ; fsmc_cs                                        ; 0        ; 0        ; 376      ; 0        ;
; fsmc_cs                                        ; fsmc_cs                                        ; 1        ; 0        ; 0        ; 329      ;
; fsmc_nadv                                      ; fsmc_cs                                        ; 69       ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs                                        ; 0        ; 0        ; 94       ; 0        ;
; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 2        ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 584      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; u1|altpll_component|auto_generated|pll1|clk[1] ; adc:u5|rd                                      ; 0        ; 0        ; 640      ; 0        ;
; adc:u5|rd                                      ; busy                                           ; 0        ; 128      ; 0        ; 0        ;
; busy                                           ; busy                                           ; 497      ; 0        ; 0        ; 0        ;
; clk_25m                                        ; clk_25m                                        ; 580      ; 0        ; 0        ; 0        ;
; clk_25m                                        ; fsmc_cs                                        ; 0        ; 0        ; 376      ; 0        ;
; fsmc_cs                                        ; fsmc_cs                                        ; 1        ; 0        ; 0        ; 329      ;
; fsmc_nadv                                      ; fsmc_cs                                        ; 69       ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs                                        ; 0        ; 0        ; 94       ; 0        ;
; adc:u5|rd                                      ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; fsmc_cs                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 2        ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 584      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                          ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk_25m                                        ; adc:u5|rd                                      ; 0        ; 0        ; 1024     ; 0        ;
; clk_25m                                        ; busy                                           ; 112      ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; busy                                           ; 28       ; 0        ; 0        ; 0        ;
; clk_25m                                        ; fsmc_cs                                        ; 16       ; 0        ; 104      ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs                                        ; 0        ; 0        ; 26       ; 0        ;
; clk_25m                                        ; fsmc_nadv                                      ; 184      ; 0        ; 0        ; 0        ;
; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 24       ; 24       ; 0        ; 0        ;
; clk_25m                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 112      ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 136      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                           ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; clk_25m                                        ; adc:u5|rd                                      ; 0        ; 0        ; 1024     ; 0        ;
; clk_25m                                        ; busy                                           ; 112      ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; busy                                           ; 28       ; 0        ; 0        ; 0        ;
; clk_25m                                        ; fsmc_cs                                        ; 16       ; 0        ; 104      ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; fsmc_cs                                        ; 0        ; 0        ; 26       ; 0        ;
; clk_25m                                        ; fsmc_nadv                                      ; 184      ; 0        ; 0        ; 0        ;
; busy                                           ; u1|altpll_component|auto_generated|pll1|clk[1] ; 24       ; 24       ; 0        ; 0        ;
; clk_25m                                        ; u1|altpll_component|auto_generated|pll1|clk[1] ; 112      ; 0        ; 0        ; 0        ;
; u1|altpll_component|auto_generated|pll1|clk[1] ; u1|altpll_component|auto_generated|pll1|clk[1] ; 136      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 183   ; 183  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 438   ; 438  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat Dec 26 09:35:04 2020
Info: Command: quartus_sta adm_7606 -c adm_7606
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adm_7606.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 40.000 -waveform {0.000 20.000} -name clk_25m clk_25m
    Info (332110): create_generated_clock -source {u1|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u1|altpll_component|auto_generated|pll1|clk[1]} {u1|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name busy busy
    Info (332105): create_clock -period 1.000 -name fsmc_cs fsmc_cs
    Info (332105): create_clock -period 1.000 -name adc:u5|rd adc:u5|rd
    Info (332105): create_clock -period 1.000 -name fsmc_nadv fsmc_nadv
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.197
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.197             -11.786 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -3.140            -112.460 fsmc_cs 
    Info (332119):    -1.910             -93.458 busy 
    Info (332119):    -1.867            -203.715 adc:u5|rd 
    Info (332119):    34.158               0.000 clk_25m 
Info (332146): Worst-case hold slack is -2.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.536             -20.221 fsmc_cs 
    Info (332119):    -0.342              -0.342 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.306               0.000 adc:u5|rd 
    Info (332119):     0.468               0.000 busy 
    Info (332119):     0.762               0.000 clk_25m 
Info (332146): Worst-case recovery slack is -4.989
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.989            -636.247 adc:u5|rd 
    Info (332119):    -4.882            -104.210 fsmc_nadv 
    Info (332119):    -3.414             -47.412 busy 
    Info (332119):    -3.048             -58.771 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -2.615             -35.592 fsmc_cs 
Info (332146): Worst-case removal slack is -1.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.274             -17.768 busy 
    Info (332119):    -0.737              -9.574 fsmc_cs 
    Info (332119):     1.782               0.000 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.637               0.000 fsmc_nadv 
    Info (332119):     4.355               0.000 adc:u5|rd 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -167.863 busy 
    Info (332119):    -3.201            -122.822 fsmc_cs 
    Info (332119):    -3.000             -37.201 fsmc_nadv 
    Info (332119):    -1.487            -190.336 adc:u5|rd 
    Info (332119):     9.699               0.000 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    19.765               0.000 clk_25m 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.647             -10.446 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -2.931            -103.123 fsmc_cs 
    Info (332119):    -1.951            -215.083 adc:u5|rd 
    Info (332119):    -1.686             -84.072 busy 
    Info (332119):    34.549               0.000 clk_25m 
Info (332146): Worst-case hold slack is -2.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.117             -12.918 fsmc_cs 
    Info (332119):    -0.452              -0.452 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.320               0.000 busy 
    Info (332119):     0.490               0.000 adc:u5|rd 
    Info (332119):     0.706               0.000 clk_25m 
Info (332146): Worst-case recovery slack is -4.577
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.577            -584.373 adc:u5|rd 
    Info (332119):    -4.312             -91.340 fsmc_nadv 
    Info (332119):    -3.064             -42.572 busy 
    Info (332119):    -2.588             -49.239 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -2.270             -33.944 fsmc_cs 
Info (332146): Worst-case removal slack is -1.200
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.200             -16.728 busy 
    Info (332119):    -0.497              -6.453 fsmc_cs 
    Info (332119):     1.568               0.000 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     3.126               0.000 fsmc_nadv 
    Info (332119):     4.006               0.000 adc:u5|rd 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -167.863 busy 
    Info (332119):    -3.201            -122.822 fsmc_cs 
    Info (332119):    -3.000             -37.201 fsmc_nadv 
    Info (332119):    -1.487            -190.336 adc:u5|rd 
    Info (332119):     9.698               0.000 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    19.753               0.000 clk_25m 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.342              -4.495 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.727             -21.007 fsmc_cs 
    Info (332119):    -0.378             -32.231 adc:u5|rd 
    Info (332119):    -0.224              -7.183 busy 
    Info (332119):    37.529               0.000 clk_25m 
Info (332146): Worst-case hold slack is -1.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.488             -19.430 fsmc_cs 
    Info (332119):    -0.150              -0.150 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.151               0.000 busy 
    Info (332119):     0.173               0.000 adc:u5|rd 
    Info (332119):     0.304               0.000 clk_25m 
Info (332146): Worst-case recovery slack is -2.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.029            -258.645 adc:u5|rd 
    Info (332119):    -1.842             -38.958 fsmc_nadv 
    Info (332119):    -1.681             -32.912 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -1.075             -14.906 busy 
    Info (332119):    -0.833              -6.883 fsmc_cs 
Info (332146): Worst-case removal slack is -0.690
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.690              -9.630 busy 
    Info (332119):    -0.686              -8.917 fsmc_cs 
    Info (332119):     0.794               0.000 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     1.774               0.000 fsmc_nadv 
    Info (332119):     2.199               0.000 adc:u5|rd 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -73.885 busy 
    Info (332119):    -3.000             -56.670 fsmc_cs 
    Info (332119):    -3.000             -28.602 fsmc_nadv 
    Info (332119):    -1.000            -128.000 adc:u5|rd 
    Info (332119):     9.786               0.000 u1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    19.445               0.000 clk_25m 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4699 megabytes
    Info: Processing ended: Sat Dec 26 09:35:10 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


