# 组合逻辑建模

## 组合逻辑定义

- 组合逻辑电路在逻辑上的特点是**在任意时刻的输入仅仅取决于该时刻的输入，与电路的原来的状态无关，不涉及对信号跳变沿的处理，无存储电路，也没有反馈电路**

- 常见的组合逻辑电路结构：

  - - 多路选择器

      比较器

    - 加法器

    - 乘法器

    - 双向三态门

    - 总线
  
- 两种常用的RTL级描述方法：

  - always模块中的敏感列表为电平敏感信号的电路

     - 敏感列表为所有条件信号和输入信号
     - 使用if,case,for等RTL关键字结构
     - 使用阻塞赋值语句"="
     - 模块中的信号必须定义为reg型，电路中无寄存器
  - assign语句描述的电路
     - 利用条件符"?"描述组合逻辑电路
     - 信号只能被定义为wire型
     - 复杂组合逻辑时，多条assign语句或者多重嵌套"?"
     - 代码的可读性比较差 
    
    

    