<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2019.2.1 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="44" Path="C:/Users/koki-ryu/core_pipeline3/core_pipeline3.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="67dd9af7637647e59156e5e5fb8cfc27"/>
    <Option Name="Part" Val="xcku040-ffva1156-2-e"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val="xilinx.com:kcu105:part0:1.6"/>
    <Option Name="BoardPartRepoPaths" Val="$PPRDIR/../AppData/Roaming/Xilinx/Vivado/2019.2/xhub/board_store"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPOutputRepo" Val="C:/Users/koki-ryu/core_pipeline/core_pipeline.cache/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PPRDIR/../core_pipeline/core_pipeline.ip_user_files"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSABoardId" Val="kcu105"/>
    <Option Name="WTXSimLaunchSim" Val="0"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="0"/>
    <Option Name="WTModelSimExportSim" Val="0"/>
    <Option Name="WTQuestaExportSim" Val="0"/>
    <Option Name="WTIesExportSim" Val="0"/>
    <Option Name="WTVcsExportSim" Val="0"/>
    <Option Name="WTRivieraExportSim" Val="0"/>
    <Option Name="WTActivehdlExportSim" Val="0"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="1024"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="SimTypes" Val="bfm"/>
    <Option Name="SimTypes" Val="tlm"/>
    <Option Name="SimTypes" Val="tlm_dpi"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
    <Option Name="DcpsUptoDate" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/FPU.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/FPU.v"/>
          <Attr Name="ImportTime" Val="1613405652"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/block_ram.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/block_ram.v"/>
          <Attr Name="ImportTime" Val="1608513861"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/exec.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/exec.v"/>
          <Attr Name="ImportTime" Val="1613023471"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fabsneg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fabsneg.v"/>
          <Attr Name="ImportTime" Val="1613405767"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fadd.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fadd.v"/>
          <Attr Name="ImportTime" Val="1613405658"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fdiv.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fdiv.v"/>
          <Attr Name="ImportTime" Val="1613405698"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/feq.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/feq.v"/>
          <Attr Name="ImportTime" Val="1613405749"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fhalf.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fhalf.v"/>
          <Attr Name="ImportTime" Val="1613405723"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/finv.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/finv.v"/>
          <Attr Name="ImportTime" Val="1613405706"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/finv_load_table.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/finv_load_table.v"/>
          <Attr Name="ImportTime" Val="1613405711"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fis.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fis.v"/>
          <Attr Name="ImportTime" Val="1613405795"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fle.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fle.v"/>
          <Attr Name="ImportTime" Val="1613405754"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fless.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fless.v"/>
          <Attr Name="ImportTime" Val="1613405772"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/floor.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/floor.v"/>
          <Attr Name="ImportTime" Val="1613405741"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fminmax.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fminmax.v"/>
          <Attr Name="ImportTime" Val="1613405785"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/module/fmul.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fmul.v"/>
          <Attr Name="ImportTime" Val="1613405837"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/fsub.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/fsub.v"/>
          <Attr Name="ImportTime" Val="1613405664"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/ftoi.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/ftoi.v"/>
          <Attr Name="ImportTime" Val="1613405727"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/instr_mem.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/instr_mem.v"/>
          <Attr Name="ImportTime" Val="1608513861"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/itof.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/itof.v"/>
          <Attr Name="ImportTime" Val="1613405735"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/mem_pipe.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/mem_pipe.v"/>
          <Attr Name="ImportTime" Val="1612709782"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/registerfile.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/registerfile.v"/>
          <Attr Name="ImportTime" Val="1608513861"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/sqrt.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/sqrt.v"/>
          <Attr Name="ImportTime" Val="1613405803"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/FPU/module/sqrt_load_table.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/FPU/module/sqrt_load_table.v"/>
          <Attr Name="ImportTime" Val="1613405808"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/ALU.sv">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/ALU.sv"/>
          <Attr Name="ImportTime" Val="1607352032"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/decode.sv">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/decode.sv"/>
          <Attr Name="ImportTime" Val="1612865684"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/uart_rx.sv">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/uart_rx.sv"/>
          <Attr Name="ImportTime" Val="1606141709"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/uart_tx.sv">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/uart_tx.sv"/>
          <Attr Name="ImportTime" Val="1607786771"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/core.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/core.v"/>
          <Attr Name="ImportTime" Val="1612865674"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/bd/design_1/design_1.bd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_core_0_0/design_1_core_0_0.xci">
          <Proxy FileSetName="design_1_core_0_0"/>
        </CompFileExtendedInfo>
        <CompFileExtendedInfo CompFileName="design_1.bd" FileRelPathName="ip/design_1_util_vector_logic_0_0/design_1_util_vector_logic_0_0.xci">
          <Proxy FileSetName="design_1_util_vector_logic_0_0"/>
        </CompFileExtendedInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/bd/design_1/hdl/design_1_wrapper.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/tests/fib_from_compiler_in_out_b.mem">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/core/tests/fib_from_compiler_in_out_b.mem"/>
          <Attr Name="ImportTime" Val="1606141709"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/min-rt/min-rtASCII128.inst.mem">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/tests/min-rt/min-rtASCII128.inst.mem"/>
          <Attr Name="ImportTime" Val="1613023426"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/min-rt/min-rtASCII128.data.mem">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/tests/min-rt/min-rtASCII128.data.mem"/>
          <Attr Name="ImportTime" Val="1613023421"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/tests/min-rt.inst.mem">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/tests/min-rt.inst.mem"/>
          <Attr Name="ImportTime" Val="1613196766"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/tests/min-rt.data.mem">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../Documents/cpuex/tests/min-rt.data.mem"/>
          <Attr Name="ImportTime" Val="1613196766"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="design_1_wrapper"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PPRDIR/../core_pipeline/core_pipeline.srcs/constrs_1/imports/new/kcu.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../cpuex_fpu_core/cpuex_fpu_core.srcs/constrs_1/imports/new/kcu.xdc"/>
          <Attr Name="ImportTime" Val="1606142970"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="core"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopRTLFile" Val="$PPRDIR/../core_pipeline/core_pipeline.srcs/sources_1/imports/cpuex/core/core.v"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="utils_1" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
      <Filter Type="Utils"/>
      <Config>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_util_vector_logic_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_util_vector_logic_0_0">
      <Config>
        <Option Name="TopModule" Val="design_1_util_vector_logic_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="design_1_core_0_0" Type="BlockSrcs" RelSrcDir="$PSRCDIR/design_1_core_0_0">
      <Config>
        <Option Name="TopModule" Val="design_1_core_0_0"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="11">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xcku040-ffva1156-2-e" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="design_1_util_vector_logic_0_0_synth_1" Type="Ft3:Synth" SrcSet="design_1_util_vector_logic_0_0" Part="xcku040-ffva1156-2-e" ConstrsSet="design_1_util_vector_logic_0_0" Description="Vivado Synthesis Defaults" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_util_vector_logic_0_0_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="design_1_core_0_0_synth_1" Type="Ft3:Synth" SrcSet="design_1_core_0_0" Part="xcku040-ffva1156-2-e" ConstrsSet="design_1_core_0_0" Description="Vivado Synthesis Defaults" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" Dir="$PRUNDIR/design_1_core_0_0_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xcku040-ffva1156-2-e" ConstrsSet="constrs_1" Description="Default settings for Implementation." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design" EnableStepBool="1"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="design_1_util_vector_logic_0_0_impl_1" Type="Ft2:EntireDesign" Part="xcku040-ffva1156-2-e" ConstrsSet="design_1_util_vector_logic_0_0" Description="Default settings for Implementation." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" SynthRun="design_1_util_vector_logic_0_0_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design" EnableStepBool="1"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="design_1_core_0_0_impl_1" Type="Ft2:EntireDesign" Part="xcku040-ffva1156-2-e" ConstrsSet="design_1_core_0_0" Description="Default settings for Implementation." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" SynthRun="design_1_core_0_0_synth_1" IncludeInArchive="false" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2019"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design" EnableStepBool="1"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2019"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
  </Runs>
  <Board>
    <Jumpers/>
  </Board>
  <DashboardSummary Version="1" Minor="0">
    <Dashboards>
      <Dashboard Name="default_dashboard">
        <Gadgets>
          <Gadget Name="drc_1" Type="drc" Version="1" Row="2" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_drc_0 "/>
          </Gadget>
          <Gadget Name="methodology_1" Type="methodology" Version="1" Row="2" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_methodology_0 "/>
          </Gadget>
          <Gadget Name="power_1" Type="power" Version="1" Row="1" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_power_0 "/>
          </Gadget>
          <Gadget Name="timing_1" Type="timing" Version="1" Row="0" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_timing_summary_0 "/>
          </Gadget>
          <Gadget Name="utilization_1" Type="utilization" Version="1" Row="0" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="synth_1#synth_1_synth_report_utilization_0 "/>
            <GadgetParam Name="RUN.STEP" Type="string" Value="synth_design"/>
            <GadgetParam Name="RUN.TYPE" Type="string" Value="synthesis"/>
          </Gadget>
          <Gadget Name="utilization_2" Type="utilization" Version="1" Row="1" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_place_report_utilization_0 "/>
          </Gadget>
        </Gadgets>
      </Dashboard>
      <CurrentDashboard>default_dashboard</CurrentDashboard>
    </Dashboards>
  </DashboardSummary>
</Project>
