Flow report for Question1
Thu Jan 02 13:43:58 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Thu Jan 02 13:43:17 2020       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; Question1                                   ;
; Top-level Entity Name              ; Question1                                   ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 9,534 / 49,760 ( 19 % )                     ;
;     Total combinational functions  ; 7,562 / 49,760 ( 15 % )                     ;
;     Dedicated logic registers      ; 6,078 / 49,760 ( 12 % )                     ;
; Total registers                    ; 6236                                        ;
; Total pins                         ; 96 / 360 ( 27 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 207,840 / 1,677,312 ( 12 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 3 / 4 ( 75 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 01/02/2020 13:35:29 ;
; Main task         ; Compilation         ;
; Revision Name     ; Question1           ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                          ;
+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; Assignment Name                      ; Value                                                                                                                                                                             ; Default Value ; Entity Name ; Section Id       ;
+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+
; COMPILER_SIGNATURE_ID                ; 189895495960221.157794692510000                                                                                                                                                   ; --            ; --          ; --               ;
; ECO_REGENERATE_REPORT                ; On                                                                                                                                                                                ; Off           ; --          ; --               ;
; ENABLE_SIGNALTAP                     ; On                                                                                                                                                                                ; --            ; --          ; --               ;
; FITTER_EFFORT                        ; Standard Fit                                                                                                                                                                      ; Auto Fit      ; --          ; --               ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                                                                                ; --            ; --          ; --               ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                                                                                 ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr3_qsys/synthesis/../ddr3_qsys.cmp                                                                                                                                              ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr3_qsys/synthesis/../../ddr3_qsys.qsys                                                                                                                                          ; --            ; --          ; --               ;
; MISC_FILE                            ; ddr3_qsys/synthesis/submodules/alt_mem_ddrx_define.iv                                                                                                                             ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL50_inst.v                                                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL50_bb.v                                                                                                                                                           ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL50.cmp                                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL50.ppf                                                                                                                                                            ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/fifo256x32to64_inst.v                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/fifo256x32to64_bb.v                                                                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/fifo256x32to64.cmp                                                                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/fifo256x64to32_inst.v                                                                                                                                                ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/fifo256x64to32_bb.v                                                                                                                                                  ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/fifo256x64to32.cmp                                                                                                                                                   ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL_VGA_inst.v                                                                                                                                                       ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL_VGA_bb.v                                                                                                                                                         ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL_VGA.cmp                                                                                                                                                          ; --            ; --          ; --               ;
; MISC_FILE                            ; ../quartusip/PLL_VGA.ppf                                                                                                                                                          ; --            ; --          ; --               ;
; MUX_RESTRUCTURE                      ; Off                                                                                                                                                                               ; Auto          ; --          ; --               ;
; OPTIMIZATION_MODE                    ; Aggressive Performance                                                                                                                                                            ; Balanced      ; --          ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                 ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                 ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                        ; --            ; --          ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                        ; --            ; --          ; --               ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                                                                                                                                            ; --            ; --          ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                                                                                                                                            ; --            ; --          ; Top              ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                                                                                                                                            ; --            ; --          ; Top              ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC       ; On                                                                                                                                                                                ; Off           ; --          ; --               ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING ; On                                                                                                                                                                                ; Off           ; --          ; --               ;
; PLACEMENT_EFFORT_MULTIPLIER          ; 4.0                                                                                                                                                                               ; 1.0           ; --          ; --               ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                                                                                               ; --            ; --          ; --               ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                             ; --            ; --          ; --               ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                                                                                      ; --            ; --          ; --               ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL     ; MAXIMUM                                                                                                                                                                           ; Normal        ; --          ; --               ;
; SLD_FILE                             ; ddr3_qsys/synthesis/ddr3_qsys.debuginfo                                                                                                                                           ; --            ; --          ; --               ;
; SLD_FILE                             ; db/stp1_auto_stripped.stp                                                                                                                                                         ; --            ; --          ; --               ;
; SLD_INFO                             ; QSYS_NAME ddr3_qsys HAS_SOPCINFO 1 GENERATION_ID 1543650565                                                                                                                       ; --            ; ddr3_qsys   ; --               ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=44                                                                                                                                                                  ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=44                                                                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_BITS=44                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                                                                                           ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=158                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=4096                                                                                                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                        ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                    ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                                                                                                 ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                                         ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                                                                                               ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=4096                                                                                                                                                             ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                          ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_PIPELINE=0                                                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_PIPELINE=0                                                                                                                                                                ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_COUNTER_PIPELINE=0                                                                                                                                                            ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                              ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                      ; --            ; --          ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                     ; --            ; --          ; auto_signaltap_0 ;
; SOPCINFO_FILE                        ; ddr3_qsys/synthesis/../../ddr3_qsys.sopcinfo                                                                                                                                      ; --            ; --          ; --               ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                                                                                ; --            ; --          ; --               ;
; USE_SIGNALTAP_FILE                   ; output_files/stp1.stp                                                                                                                                                             ; --            ; --          ; --               ;
+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:02:32     ; 1.0                     ; 954 MB              ; 00:03:12                           ;
; Fitter                    ; 00:04:54     ; 1.1                     ; 1372 MB             ; 00:06:22                           ;
; Assembler                 ; 00:00:11     ; 1.0                     ; 602 MB              ; 00:00:11                           ;
; TimeQuest Timing Analyzer ; 00:00:38     ; 1.3                     ; 848 MB              ; 00:00:47                           ;
; Total                     ; 00:08:15     ; --                      ; --                  ; 00:10:32                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                          ;
+---------------------------+------------------+-------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name     ; OS Version ; Processor type ;
+---------------------------+------------------+-------------+------------+----------------+
; Analysis & Synthesis      ; ASUS             ; Windows 8.1 ; 6.3        ; x86_64         ;
; Fitter                    ; ASUS             ; Windows 8.1 ; 6.3        ; x86_64         ;
; Assembler                 ; ASUS             ; Windows 8.1 ; 6.3        ; x86_64         ;
; TimeQuest Timing Analyzer ; ASUS             ; Windows 8.1 ; 6.3        ; x86_64         ;
+---------------------------+------------------+-------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off Question1 -c Question1
quartus_fit --read_settings_files=off --write_settings_files=off Question1 -c Question1
quartus_asm --read_settings_files=off --write_settings_files=off Question1 -c Question1
quartus_sta Question1 -c Question1



