终于将dma的功能试验成功了！文档主要分为两个部分：`edu.c`是如何模拟DMA功能的；如何通过编写驱动来测试这个DMA功能。

# 1. edu.c --> DMA

首先，在edu.c的`pci_edu_realize`函数中，有这样一段话：

```c
static void pci_edu_realize(PCIDevice *pdev, Error **errp)
{
	... ...
    timer_init_ms(&edu->dma_timer, QEMU_CLOCK_VIRTUAL, edu_dma_timer, edu);
	... ...
}
```

这句话使用了`timer_init_ms`函数创建了一个定时器。QEMU官网对它的解释是这样的：

```c
/**

* timer_init_ms:
* @ts: the timer to be initialised
* @type: the clock to associate with the timer
* @cb: the callback to call when the timer expires
* @opaque: the opaque pointer to pass to the callback
*
* Initialize a timer with millisecond scale on the default timer list
* associated with the clock.
* See timer_init_full for details.
*/

static inline void timer_init_ms(QEMUTimer *ts, QEMUClockType type,
QEMUTimerCB *cb, void *opaque){
	timer_init(ts, type, SCALE_MS, cb, opaque);
}
```

其中调用的这个`timer_init`也不过是将这个时钟放到默认的时钟列表里罢了。更重要的是，这句话只是初始化一个时钟，并告诉系统当到点的时候执行第三个参数`edu_dma_timer`这个函数指针指向的函数。那么接下来就看看这个函数到底做了什么：

```c
static void edu_dma_timer(void *opaque)
{
    EduState *edu = opaque;
    bool raise_irq = false;

    if (!(edu->dma.cmd & EDU_DMA_RUN)) {
        return;
    }

    if (EDU_DMA_DIR(edu->dma.cmd) == EDU_DMA_FROM_PCI) {
        uint64_t dst = edu->dma.dst;
        edu_check_range(dst, edu->dma.cnt, DMA_START, DMA_SIZE);
        dst -= DMA_START;
        pci_dma_read(&edu->pdev, edu_clamp_addr(edu, edu->dma.src),
                edu->dma_buf + dst, edu->dma.cnt);
    } else {
        uint64_t src = edu->dma.src;
        edu_check_range(src, edu->dma.cnt, DMA_START, DMA_SIZE);
        src -= DMA_START;
        pci_dma_write(&edu->pdev, edu_clamp_addr(edu, edu->dma.dst),
                edu->dma_buf + src, edu->dma.cnt);
    }

    edu->dma.cmd &= ~EDU_DMA_RUN;
    if (edu->dma.cmd & EDU_DMA_IRQ) {
        raise_irq = true;
    }

    if (raise_irq) {
        edu_raise_irq(edu, DMA_IRQ);
    }
}
```

其中的`if-else`分支是我们问题的关键。首先它将`edu->dma.cmd`的值取出来，而这个值在edu.c中的定义是这样的：

```c
case 0x98:
        if (!(val & EDU_DMA_RUN)) {
            break;
        }
        dma_rw(edu, true, &val, &edu->dma.cmd, true);
        break;
```

可以看到，这一位就是我们之前所说的edu命令的寄存器，它的功能是这样的：

```txt
0x98 (RW) : DMA command register, bitwise OR
0x01 -- start transfer
0x02 -- direction (0: from RAM to EDU, 1: from EDU to RAM)
0x04 -- raise interrupt 0x100 after finishing the DMA IRQ controller
```

其中的0x02就是`edu_dma_timer`中`if-else`判断的关键条件。在其中，它首先调用了`EDU_DMA_DIR`函数去计算一个变量，而这个函数是这样定义的：

```c
#define EDU_DMA_DIR(cmd)        (((cmd) & 0x2) >> 1)
```

那么我们可以假设一下：假设我们传的值是0x2，也就是二进制的010的话，那么经过这个函数的运算，结果就是0x1。而等号右边的`EDU_DMA_FROM_PCI`这个宏的定义是0，因此这个判断不成立，走else分支。而else分支调用的`pci_dma_write`函数的作用是：edu去写内存。也就是数据是从edu向着内存流动的。而如果我们传的数如果是这样的：`x0x`，也就是中间那位是0的话，最终一定是走向if分支，也就是数据从内存向edu流动。经过上面的假设，对于这句话的理解就清晰了许多：

```txt
0x02 -- direction (0: from RAM to EDU, 1: from EDU to RAM)
```

**知道了定时器是怎么来的，也知道了定时器是怎么工作的，接下来的问题是：什么时候写定时器？这就涉及到edu的写操作了**：

```c
case 0x80:
        dma_rw(edu, true, &val, &edu->dma.src, false);
        break;
    case 0x88:
        dma_rw(edu, true, &val, &edu->dma.dst, false);
        break;
    case 0x90:
        dma_rw(edu, true, &val, &edu->dma.cnt, false);
        break;
    case 0x98:
        if (!(val & EDU_DMA_RUN)) {
            break;
        }
        dma_rw(edu, true, &val, &edu->dma.cmd, true);
        break;
```

可以看到，对于和DMA相关的地址，edu的做法是统统调用`dma_rw`这个函数。那么接下来就看看这个函数是如何运作的：

```c
static void dma_rw(EduState *edu, bool write, dma_addr_t *val, dma_addr_t *dma,
                bool timer)
{
    if (write && (edu->dma.cmd & EDU_DMA_RUN)) {
        return;
    }

    if (write) {
        *dma = *val;
    } else {
        *val = *dma;
    }

    if (timer) {
        timer_mod(&edu->dma_timer, qemu_clock_get_ms(QEMU_CLOCK_VIRTUAL) + 100);
    }
}

```

我们还是以0x98为例。当对0x98进行写操作之后，这个函数的最后一个参数是true。这意味着`dma_rw`的最后一个if将被运行，也就会调用这个`timer_mod`。这个函数的作用就相当于给定时器定个时间，当时间到了之后，就会触发`edu_dma_timer`这个函数。**因此，我们每写一次0x98，就上一次闹铃，就执行一次`edu_dma_timer`！**

---

接下来，对于DMA的小细节做一个补充。首先是这个读写的真实对象，在`edu_dma_timer`是这样的：

```c
pci_dma_read(&edu->pdev, edu_clamp_addr(edu, edu->dma.src),
                edu->dma_buf + dst, edu->dma.cnt);
                
pci_dma_write(&edu->pdev, edu_clamp_addr(edu, edu->dma.dst),
                edu->dma_buf + src, edu->dma.cnt);
```

我们能看到，其实真正参与读写的是`edu->dma_buf`这个成员，而它的声明是这样的：

```c
char dma_buf[DMA_SIZE];
```

**所以这只是edu给我们表演的把戏：看上去是读写的地址，其实它只是把一个字符数组封装成了地址而已。这也是edu设计者的精妙之处，简简单单的几句c语言就模拟了真实的设备。**

另一个点，是关于dma_mask的。在edu.c中，对于这个mask的初始化是这样的：

```c
edu->dma_mask = (1UL << 28) - 1;
```

将一个无符号的长整形1左移28位后减掉1，结果是28个1，所以这个设备的掩码就是28位。**这也是接下来编写驱动需要的关键信息**。

# 2. edu_dma_driver

在[[9. edu_dma|上次的报告]]中，其实已经介绍得八九不离十，我们只差两句话就能写出正确的结果了。下面分别介绍一下这两个函数。

首先是`pci_set_master`，官方的解释是这样的：

```c
/**

pci_set_master() will enable DMA by setting the bus master bit in the PCI_COMMAND register. It also fixes the latency timer value if it's set to something bogus by the BIOS.  pci_clear_master() will disable DMA by clearing the bus master bit.

 * pci_set_master - enables bus-mastering for device dev
 * @dev: the PCI device to enable
 *
 * Enables bus-mastering on the device and calls pcibios_set_master()
 * to do the needed arch specific settings.
 */
void pci_set_master(struct pci_dev *dev)
{
        __pci_set_master(dev, true);
        pcibios_set_master(dev);
}
EXPORT_SYMBOL(pci_set_master);
```

因此我们只有设置了master，才能让这个设备具有dma功能，**这在某种程度上也是对`pci_enable_device`函数的补充**。接下来就是设置掩码了，使用的是这个函数：

```c
int dma_set_coherent_mask(struct device *dev, u64 mask);
```

关于这个函数的详细描述可以在[这个网址](https://www.kernel.org/doc/Documentation/DMA-API-HOWTO.txt)找到，这也是之前提到过的内核文档地址。需要强调的就是这个coherent的作用。之前我曾经提过一嘴，**`dma_alloc_coherent`函数申请到的地址空间是内存一直性(Consistent Memory)的，因此这里也需要设置内存一致性的掩码才可以**。

有了这两部，接下来就按部就班即可了，因此直接给出`probe`函数和中断处理函数的代码了：

```c
static int pci_probe(struct pci_dev *dev, const struct pci_device_id *id)
{
	dev_info(&(dev->dev), "pci_probe\n");
	major = register_chrdev(0, CDEV_NAME, &fops);
	pdev = dev;
	if (pci_enable_device(dev) < 0) {
		dev_err(&(dev->dev), "pci_enable_device\n");
		goto error;
	}
	
	pci_set_master(dev);
	dma_set_coherent_mask(&(dev->dev), DMA_BIT_MASK(28));

	if (pci_request_region(dev, BAR, "myregion0")) {
		dev_err(&(dev->dev), "pci_request_region\n");
		goto error;
	}
	mmio = pci_iomap(dev, BAR, pci_resource_len(dev, BAR));
	
	if (request_irq(dev->irq, irq_handler, IRQF_SHARED, "pci_irq_handler0", &major) < 0) {
		dev_err(&(dev->dev), "request_irq\n");
		goto error;
	}


	temp = ioread32(mmio + 0x20);
	printk("num in 0x20: %d\n", temp);
	iowrite32(0x07, mmio + 0x08);

	addr = dma_alloc_coherent(&(dev->dev), 4, &dma_handle, GFP_ATOMIC);
	*((volatile u32*)addr) = 0x12345678;

//	dma_set_coherent_mask(&(dev->dev), DMA_BIT_MASK(28));

	printk("[edu_dma]addr: %p\n", addr);

	printk("[edu_dma]start copy from mem to edu:\n");
	
	iowrite32((u32)dma_handle, mmio + 0x80);
	printk("[edu_dma]src address: %x\n", ioread32(mmio + 0x80));
	
	iowrite32(0x40000, mmio + 0x88);
	printk("[edu_dma]dst address: %x\n", ioread32(mmio + 0x88));
	
	iowrite32(4, mmio + 0x90);
	printk("[edu_dma]length: %x\n", ioread32(mmio + 0x90));
	
	iowrite32(0x1, mmio + 0x98);
	printk("[edu_dma]command: %x\n", ioread32(mmio + 0x98));
	
	while(ioread32(mmio + 0x98) & 1);

	addr_rec = dma_alloc_coherent(&(dev->dev), 4, &dma_handle_rec, GFP_ATOMIC);

	printk("[edu_dma]addr_rec: %p\n", addr_rec);

	printk("[edu_dma]start copy from edu to mem:\n");
	
	iowrite32(0x40000, mmio + 0x80);	
	printk("[edu_dma]src address: %x\n", ioread32(mmio + 0x80));
	
	iowrite32((u32)dma_handle_rec, mmio + 0x88);
	printk("[edu_dma]dst address: %x\n", ioread32(mmio + 0x88));
	
	iowrite32(4, mmio + 0x90);
	printk("[edu_dma]length: %x\n", ioread32(mmio + 0x90));
	
	iowrite32(0x1 | 0x2 | 0x4, mmio + 0x98);
	printk("[edu_dma]command: %x\n", ioread32(mmio + 0x98));
	
	while(ioread32(mmio + 0x98) & 1);

	printk("[edu_dma]read addr_rec: %llx\n", (unsigned long long)(*((u32*)addr_rec)));
	printk("[edu_dma]num in 0x98: %d\n", ioread32(mmio + 0x98));

	printk("[edu_dma]finish push back\n");
	int irqs = ioread32(mmio + 0x24);
	printk("[edu_dma]irq status register: %d\n", irqs);

	dma_free_coherent(&(dev->dev), 4, addr, dma_handle);
	dma_free_coherent(&(dev->dev), 4, addr_rec, dma_handle_rec);


	return 0;
error:
	return 1;
}
```

**只是加了这两句话，就这两句：**

```c
pci_set_master(dev);
dma_set_coherent_mask(&(dev->dev), DMA_BIT_MASK(28));
```

而中断处理的函数就更随意了，想怎么写就怎么写：

```c
static irqreturn_t irq_handler(int irq, void *dev)
{
	int devi;
	irqreturn_t ret;
	u32 irq_status;

	devi = *(int *)dev;
	if (devi == major) {
		irq_status = ioread32(mmio + IO_IRQ_STATUS);
		pr_info("irq_handler irq = %d dev = %d irq_status = %llx\n",
				irq, devi, (unsigned long long)irq_status);
		/* Must do this ACK, or else the interrupts just keeps firing. */

		int res;
		res = ioread32(mmio + 0x08);
		printk("fact reasult: %d\n", res);
		printk("[edu_dma]interrupt, addr_rec: %p\n", addr_rec);
		printk("[edu_dma]src dma: %x\n", ioread32(addr));
		printk("[edu_dma]res dma: %llx\n", (unsigned long long)(*((u32*)addr_rec)));			



		iowrite32(irq_status, mmio + IO_IRQ_ACK);
		ret = IRQ_HANDLED;
	} else {
		ret = IRQ_NONE;
	}
	return ret;
}
```

另外，我还做了两次读取`addr_rec`的操作：一次是在probe里搬完之后立刻读，另一次是在接到中断之后读，这两次都给出了正确的结果。

另外附上dma和内存进行交互的过程：

![[Drawing 2022-10-27 21.11.01.excalidraw|700]]

