TimeQuest Timing Analyzer report for MSXDOS2_Top
Sun Jan 22 21:56:03 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clock|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'i_clock|altpll_component|pll|clk[0]'
 13. Slow Model Recovery: 'A[11]'
 14. Slow Model Recovery: 'i_clock|altpll_component|pll|clk[0]'
 15. Slow Model Removal: 'A[11]'
 16. Slow Model Removal: 'i_clock|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'A[11]'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow Model Minimum Pulse Width: 'i_clock|altpll_component|pll|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'i_clock|altpll_component|pll|clk[0]'
 36. Fast Model Hold: 'i_clock|altpll_component|pll|clk[0]'
 37. Fast Model Recovery: 'A[11]'
 38. Fast Model Recovery: 'i_clock|altpll_component|pll|clk[0]'
 39. Fast Model Removal: 'A[11]'
 40. Fast Model Removal: 'i_clock|altpll_component|pll|clk[0]'
 41. Fast Model Minimum Pulse Width: 'A[11]'
 42. Fast Model Minimum Pulse Width: 'CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'i_clock|altpll_component|pll|clk[0]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Progagation Delay
 60. Minimum Progagation Delay
 61. Setup Transfers
 62. Hold Transfers
 63. Recovery Transfers
 64. Removal Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSXDOS2_Top                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                          ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------+-----------------------------------------+
; Clock Name                          ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                ; Targets                                 ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------+-----------------------------------------+
; A[11]                               ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                       ; { A[11] }                               ;
; CLOCK_50                            ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                       ; { CLOCK_50 }                            ;
; i_clock|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; i_clock|altpll_component|pll|inclk[0] ; { i_clock|altpll_component|pll|clk[0] } ;
+-------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+---------------------------------------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+------------+-----------------+-------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note ;
+------------+-----------------+-------------------------------------+------+
; 194.17 MHz ; 194.17 MHz      ; i_clock|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i_clock|altpll_component|pll|clk[0] ; -7.266 ; -138.857      ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; i_clock|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+-------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow Model Recovery Summary                                  ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; A[11]                               ; 5.420  ; 0.000         ;
; i_clock|altpll_component|pll|clk[0] ; 38.407 ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Removal Summary                                   ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; A[11]                               ; -4.727 ; -42.071       ;
; i_clock|altpll_component|pll|clk[0] ; 1.345  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; A[11]                               ; -1.469 ; -34.463       ;
; CLOCK_50                            ; 10.000 ; 0.000         ;
; i_clock|altpll_component|pll|clk[0] ; 18.889 ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clock|altpll_component|pll|clk[0]'                                                                                                                                    ;
+--------+--------------------------------+-----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -7.266 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.227     ; 1.077      ;
; -7.262 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 1.054      ;
; -7.244 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.227     ; 1.055      ;
; -7.118 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 0.910      ;
; -7.118 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 0.910      ;
; -7.116 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 0.908      ;
; -7.115 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 0.907      ;
; -7.115 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 0.907      ;
; -7.114 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 0.906      ;
; -7.109 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -7.246     ; 0.901      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[0]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[1]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[2]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[3]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[4]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[5]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[6]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[7]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[9]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[11]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[12]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[13]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[14]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[15]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[10]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -4.205 ; A[11]                          ; tmr_cnt_q[8]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[0]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[1]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[2]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[3]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[4]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[5]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[6]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[7]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[9]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[11]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[12]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[13]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[14]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[15]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[10]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; -3.705 ; A[11]                          ; tmr_cnt_q[8]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; 0.110      ; 4.853      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[12]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[13]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[14]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[15]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[10]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.850 ; tmr_cnt_q[14]                  ; tmr_cnt_q[8]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.188      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[12]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[13]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[14]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[15]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[10]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.890 ; tmr_cnt_q[13]                  ; tmr_cnt_q[8]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.148      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[12]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[13]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[14]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[15]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[10]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.900 ; tmr_cnt_q[12]                  ; tmr_cnt_q[8]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.138      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
; 34.943 ; tmr_cnt_q[10]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 5.095      ;
+--------+--------------------------------+-----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clock|altpll_component|pll|clk[0]'                                                                                                                                         ;
+-------+---------------------------------+---------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.445 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.636 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.922      ;
; 0.638 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.641 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.947      ;
; 0.661 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.947      ;
; 0.784 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.857 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.144      ;
; 0.858 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.145      ;
; 0.867 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.153      ;
; 0.922 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.208      ;
; 0.922 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.208      ;
; 0.922 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.208      ;
; 0.945 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.961 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.968 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 0.983 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.269      ;
; 0.986 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 1.007 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.016 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.025 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.310      ;
; 1.026 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.030 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.315      ;
; 1.107 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.392      ;
; 1.142 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.428      ;
; 1.152 ; spi:portaspi|state_s.s_done     ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.438      ;
; 1.209 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.486      ;
; 1.210 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.496      ;
; 1.251 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.537      ;
; 1.252 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.538      ;
; 1.254 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.263 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.300 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.585      ;
; 1.323 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.608      ;
; 1.341 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.641      ;
; 1.345 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.014      ; 1.645      ;
; 1.400 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.413 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.698      ;
; 1.434 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.711      ;
; 1.435 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.712      ;
; 1.435 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.712      ;
; 1.438 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.715      ;
; 1.438 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.715      ;
; 1.439 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.716      ;
; 1.439 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.716      ;
; 1.448 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.479 ; spi:portaspi|ff_clr_s           ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.765      ;
; 1.480 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.528 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
+-------+---------------------------------+---------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[11]'                                                                                                                                ;
+-------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.420 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.238      ; 2.856      ;
; 5.479 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 7.227      ; 2.786      ;
+-------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_clock|altpll_component|pll|clk[0]'                                                                                                              ;
+--------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 38.407 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.631      ;
+--------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[11]'                                                                                                                                  ;
+--------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -4.727 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.227      ; 2.786      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
; -4.668 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 7.238      ; 2.856      ;
+--------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_clock|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.345 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
+-------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[11]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[11] ; Rise       ; A[11]                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[6]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[6]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[7]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[7]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[6]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[6]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[7]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[7]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Fall       ; sd_sel_q[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Fall       ; sd_sel_q[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Fall       ; sd_sel_q[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Fall       ; sd_sel_q[1]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|start_s               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|start_s               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; A[11]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; A[11]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; Equal4~3|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; Equal4~3|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; Equal4~3|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; Equal4~3|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|start_s|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|start_s|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[6]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|inclk[0] ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clock|altpll_component|pll|clk[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------------------+
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[0]                         ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[0]                         ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[1]                         ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[1]                         ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[2]                         ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[2]                         ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[3]                         ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[3]                         ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_clr_s                           ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_clr_s                           ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_q                               ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_q                               ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|prev_spi_clk_s                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|prev_spi_clk_s                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[0]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[0]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[1]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[1]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[2]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[2]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[3]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[3]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[4]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[4]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[5]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[5]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[6]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[6]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[7]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[7]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[8]                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[8]                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_buf_s                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_buf_s                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_out_s                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_out_s                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[0]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[0]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[1]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[1]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[2]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[2]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[3]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[3]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[4]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[4]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[5]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[5]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[6]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[6]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[7]                      ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[7]                      ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_cleaning                 ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_cleaning                 ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_done                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_done                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_idle                     ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_idle                     ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_running                  ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_running                  ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|wait_n_s                           ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|wait_n_s                           ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[0]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[0]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[10]                                   ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[10]                                   ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[11]                                   ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[11]                                   ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[12]                                   ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[12]                                   ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[13]                                   ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[13]                                   ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[14]                                   ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[14]                                   ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[15]                                   ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[15]                                   ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[1]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[1]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[2]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[2]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[3]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[3]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[4]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[4]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[5]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[5]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[6]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[6]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[7]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[7]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[8]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[8]                                    ;
; 18.889 ; 20.000       ; 1.111          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[9]                                    ;
; 18.889 ; 20.000       ; 1.111          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[9]                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; portaspi|count_q[0]|clk                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; portaspi|count_q[0]|clk                         ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; A[*]      ; A[11]      ; 4.284  ; 4.284  ; Rise       ; A[11]                               ;
;  A[12]    ; A[11]      ; 4.284  ; 4.284  ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 4.574  ; 4.574  ; Rise       ; A[11]                               ;
;  D[0]     ; A[11]      ; 3.105  ; 3.105  ; Rise       ; A[11]                               ;
;  D[1]     ; A[11]      ; 3.376  ; 3.376  ; Rise       ; A[11]                               ;
;  D[2]     ; A[11]      ; 3.874  ; 3.874  ; Rise       ; A[11]                               ;
;  D[3]     ; A[11]      ; 3.264  ; 3.264  ; Rise       ; A[11]                               ;
;  D[4]     ; A[11]      ; 3.354  ; 3.354  ; Rise       ; A[11]                               ;
;  D[5]     ; A[11]      ; 3.430  ; 3.430  ; Rise       ; A[11]                               ;
;  D[6]     ; A[11]      ; 4.245  ; 4.245  ; Rise       ; A[11]                               ;
;  D[7]     ; A[11]      ; 4.574  ; 4.574  ; Rise       ; A[11]                               ;
; RD_n      ; A[11]      ; 0.051  ; 0.051  ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 0.067  ; 0.067  ; Fall       ; A[11]                               ;
;  D[0]     ; A[11]      ; -0.360 ; -0.360 ; Fall       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.067  ; 0.067  ; Fall       ; A[11]                               ;
; A[*]      ; CLOCK_50   ; 14.458 ; 14.458 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[0]     ; CLOCK_50   ; 7.671  ; 7.671  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[1]     ; CLOCK_50   ; 13.856 ; 13.856 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[2]     ; CLOCK_50   ; 14.005 ; 14.005 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[3]     ; CLOCK_50   ; 14.458 ; 14.458 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[4]     ; CLOCK_50   ; 14.300 ; 14.300 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[5]     ; CLOCK_50   ; 10.624 ; 10.624 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[6]     ; CLOCK_50   ; 11.009 ; 11.009 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[7]     ; CLOCK_50   ; 11.031 ; 11.031 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[8]     ; CLOCK_50   ; 10.793 ; 10.793 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[9]     ; CLOCK_50   ; 11.638 ; 11.638 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[10]    ; CLOCK_50   ; 11.844 ; 11.844 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[11]    ; CLOCK_50   ; 4.705  ; 4.705  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[12]    ; CLOCK_50   ; 9.885  ; 9.885  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[13]    ; CLOCK_50   ; 8.834  ; 8.834  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[14]    ; CLOCK_50   ; 8.905  ; 8.905  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[15]    ; CLOCK_50   ; 10.320 ; 10.320 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; D[*]      ; CLOCK_50   ; 7.354  ; 7.354  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]     ; CLOCK_50   ; 6.256  ; 6.256  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]     ; CLOCK_50   ; 6.574  ; 6.574  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]     ; CLOCK_50   ; 6.568  ; 6.568  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]     ; CLOCK_50   ; 6.592  ; 6.592  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]     ; CLOCK_50   ; 6.602  ; 6.602  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]     ; CLOCK_50   ; 7.233  ; 7.233  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]     ; CLOCK_50   ; 7.354  ; 7.354  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]     ; CLOCK_50   ; 7.270  ; 7.270  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; KEY[*]    ; CLOCK_50   ; 9.651  ; 9.651  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 9.651  ; 9.651  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_DAT    ; CLOCK_50   ; 6.314  ; 6.314  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SLTSL_n   ; CLOCK_50   ; 10.100 ; 10.100 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 7.052  ; 7.052  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; 7.052  ; 7.052  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WR_n      ; CLOCK_50   ; 10.496 ; 10.496 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+-----------+------------+---------+---------+------------+-------------------------------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                     ;
+-----------+------------+---------+---------+------------+-------------------------------------+
; A[*]      ; A[11]      ; -2.090  ; -2.090  ; Rise       ; A[11]                               ;
;  A[12]    ; A[11]      ; -2.090  ; -2.090  ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 1.057   ; 1.057   ; Rise       ; A[11]                               ;
;  D[0]     ; A[11]      ; 1.001   ; 1.001   ; Rise       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.686   ; 0.686   ; Rise       ; A[11]                               ;
;  D[2]     ; A[11]      ; 1.039   ; 1.039   ; Rise       ; A[11]                               ;
;  D[3]     ; A[11]      ; 1.057   ; 1.057   ; Rise       ; A[11]                               ;
;  D[4]     ; A[11]      ; 0.681   ; 0.681   ; Rise       ; A[11]                               ;
;  D[5]     ; A[11]      ; 0.102   ; 0.102   ; Rise       ; A[11]                               ;
;  D[6]     ; A[11]      ; 0.016   ; 0.016   ; Rise       ; A[11]                               ;
;  D[7]     ; A[11]      ; 0.041   ; 0.041   ; Rise       ; A[11]                               ;
; RD_n      ; A[11]      ; 0.206   ; 0.206   ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 0.608   ; 0.608   ; Fall       ; A[11]                               ;
;  D[0]     ; A[11]      ; 0.608   ; 0.608   ; Fall       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.181   ; 0.181   ; Fall       ; A[11]                               ;
; A[*]      ; CLOCK_50   ; -4.017  ; -4.017  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[0]     ; CLOCK_50   ; -6.983  ; -6.983  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[1]     ; CLOCK_50   ; -13.168 ; -13.168 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[2]     ; CLOCK_50   ; -13.317 ; -13.317 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[3]     ; CLOCK_50   ; -13.770 ; -13.770 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[4]     ; CLOCK_50   ; -13.612 ; -13.612 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[5]     ; CLOCK_50   ; -9.936  ; -9.936  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[6]     ; CLOCK_50   ; -10.321 ; -10.321 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[7]     ; CLOCK_50   ; -10.343 ; -10.343 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[8]     ; CLOCK_50   ; -10.105 ; -10.105 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[9]     ; CLOCK_50   ; -10.950 ; -10.950 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[10]    ; CLOCK_50   ; -11.156 ; -11.156 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[11]    ; CLOCK_50   ; -4.017  ; -4.017  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[12]    ; CLOCK_50   ; -9.197  ; -9.197  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[13]    ; CLOCK_50   ; -8.146  ; -8.146  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[14]    ; CLOCK_50   ; -8.217  ; -8.217  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[15]    ; CLOCK_50   ; -9.632  ; -9.632  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; D[*]      ; CLOCK_50   ; -6.008  ; -6.008  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]     ; CLOCK_50   ; -6.008  ; -6.008  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]     ; CLOCK_50   ; -6.326  ; -6.326  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]     ; CLOCK_50   ; -6.320  ; -6.320  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]     ; CLOCK_50   ; -6.344  ; -6.344  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]     ; CLOCK_50   ; -6.354  ; -6.354  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]     ; CLOCK_50   ; -6.985  ; -6.985  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]     ; CLOCK_50   ; -7.106  ; -7.106  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]     ; CLOCK_50   ; -7.022  ; -7.022  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; KEY[*]    ; CLOCK_50   ; -7.442  ; -7.442  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -7.442  ; -7.442  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_DAT    ; CLOCK_50   ; -6.066  ; -6.066  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SLTSL_n   ; CLOCK_50   ; -9.412  ; -9.412  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -6.364  ; -6.364  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; -6.364  ; -6.364  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WR_n      ; CLOCK_50   ; -9.808  ; -9.808  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+-----------+------------+---------+---------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+------------+--------+--------+------------+-------------------------------------+
; D[*]         ; A[11]      ; 12.654 ; 12.654 ; Rise       ; A[11]                               ;
;  D[0]        ; A[11]      ; 11.891 ; 11.891 ; Rise       ; A[11]                               ;
;  D[1]        ; A[11]      ; 12.654 ; 12.654 ; Rise       ; A[11]                               ;
;  D[2]        ; A[11]      ; 12.147 ; 12.147 ; Rise       ; A[11]                               ;
;  D[3]        ; A[11]      ; 11.486 ; 11.486 ; Rise       ; A[11]                               ;
;  D[4]        ; A[11]      ; 11.520 ; 11.520 ; Rise       ; A[11]                               ;
;  D[5]        ; A[11]      ; 12.230 ; 12.230 ; Rise       ; A[11]                               ;
;  D[6]        ; A[11]      ; 12.532 ; 12.532 ; Rise       ; A[11]                               ;
;  D[7]        ; A[11]      ; 12.566 ; 12.566 ; Rise       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 15.967 ; 15.967 ; Rise       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 10.592 ; 10.592 ; Rise       ; A[11]                               ;
;  FL_ADDR[14] ; A[11]      ; 14.168 ; 14.168 ; Rise       ; A[11]                               ;
;  FL_ADDR[15] ; A[11]      ; 14.514 ; 14.514 ; Rise       ; A[11]                               ;
;  FL_ADDR[16] ; A[11]      ; 14.645 ; 14.645 ; Rise       ; A[11]                               ;
;  FL_ADDR[17] ; A[11]      ; 15.108 ; 15.108 ; Rise       ; A[11]                               ;
;  FL_ADDR[18] ; A[11]      ; 15.453 ; 15.453 ; Rise       ; A[11]                               ;
;  FL_ADDR[19] ; A[11]      ; 15.563 ; 15.563 ; Rise       ; A[11]                               ;
;  FL_ADDR[20] ; A[11]      ; 15.967 ; 15.967 ; Rise       ; A[11]                               ;
;  FL_ADDR[21] ; A[11]      ; 15.774 ; 15.774 ; Rise       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 13.411 ; 13.411 ; Rise       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 13.013 ; 13.013 ; Rise       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 12.209 ; 12.209 ; Rise       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 13.099 ; 13.099 ; Rise       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 12.215 ; 12.215 ; Rise       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 12.942 ; 12.942 ; Rise       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 12.513 ; 12.513 ; Rise       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 13.411 ; 13.411 ; Rise       ; A[11]                               ;
; HEX3[*]      ; A[11]      ; 16.256 ; 16.256 ; Rise       ; A[11]                               ;
;  HEX3[0]     ; A[11]      ; 15.953 ; 15.953 ; Rise       ; A[11]                               ;
;  HEX3[1]     ; A[11]      ; 15.354 ; 15.354 ; Rise       ; A[11]                               ;
;  HEX3[2]     ; A[11]      ; 16.256 ; 16.256 ; Rise       ; A[11]                               ;
;  HEX3[3]     ; A[11]      ; 15.080 ; 15.080 ; Rise       ; A[11]                               ;
;  HEX3[4]     ; A[11]      ; 14.719 ; 14.719 ; Rise       ; A[11]                               ;
;  HEX3[5]     ; A[11]      ; 15.063 ; 15.063 ; Rise       ; A[11]                               ;
;  HEX3[6]     ; A[11]      ; 15.277 ; 15.277 ; Rise       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 9.906  ; 9.906  ; Rise       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 9.906  ; 9.906  ; Rise       ; A[11]                               ;
; LEDR[*]      ; A[11]      ; 10.895 ; 10.895 ; Rise       ; A[11]                               ;
;  LEDR[0]     ; A[11]      ; 8.156  ; 8.156  ; Rise       ; A[11]                               ;
;  LEDR[1]     ; A[11]      ; 8.198  ; 8.198  ; Rise       ; A[11]                               ;
;  LEDR[2]     ; A[11]      ; 8.628  ; 8.628  ; Rise       ; A[11]                               ;
;  LEDR[3]     ; A[11]      ; 8.910  ; 8.910  ; Rise       ; A[11]                               ;
;  LEDR[4]     ; A[11]      ; 8.923  ; 8.923  ; Rise       ; A[11]                               ;
;  LEDR[5]     ; A[11]      ; 10.895 ; 10.895 ; Rise       ; A[11]                               ;
;  LEDR[6]     ; A[11]      ; 10.861 ; 10.861 ; Rise       ; A[11]                               ;
;  LEDR[7]     ; A[11]      ; 10.651 ; 10.651 ; Rise       ; A[11]                               ;
;  LEDR[8]     ; A[11]      ; 10.366 ; 10.366 ; Rise       ; A[11]                               ;
; D[*]         ; A[11]      ; 16.113 ; 16.113 ; Fall       ; A[11]                               ;
;  D[0]        ; A[11]      ; 12.838 ; 12.838 ; Fall       ; A[11]                               ;
;  D[1]        ; A[11]      ; 16.113 ; 16.113 ; Fall       ; A[11]                               ;
;  D[2]        ; A[11]      ; 15.191 ; 15.191 ; Fall       ; A[11]                               ;
;  D[3]        ; A[11]      ; 9.183  ; 9.183  ; Fall       ; A[11]                               ;
;  D[4]        ; A[11]      ; 9.217  ; 9.217  ; Fall       ; A[11]                               ;
;  D[5]        ; A[11]      ; 9.927  ; 9.927  ; Fall       ; A[11]                               ;
;  D[6]        ; A[11]      ; 10.229 ; 10.229 ; Fall       ; A[11]                               ;
;  D[7]        ; A[11]      ; 10.263 ; 10.263 ; Fall       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 10.592 ; 10.592 ; Fall       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 10.592 ; 10.592 ; Fall       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 13.411 ; 13.411 ; Fall       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 13.013 ; 13.013 ; Fall       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 12.209 ; 12.209 ; Fall       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 13.099 ; 13.099 ; Fall       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 12.215 ; 12.215 ; Fall       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 12.942 ; 12.942 ; Fall       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 12.513 ; 12.513 ; Fall       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 13.411 ; 13.411 ; Fall       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 9.906  ; 9.906  ; Fall       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 9.906  ; 9.906  ; Fall       ; A[11]                               ;
; SD_DAT3      ; A[11]      ; 10.860 ; 10.860 ; Fall       ; A[11]                               ;
; D[*]         ; CLOCK_50   ; 7.291  ; 7.291  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]        ; CLOCK_50   ; 6.318  ; 6.318  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]        ; CLOCK_50   ; 7.291  ; 7.291  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]        ; CLOCK_50   ; 6.870  ; 6.870  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]        ; CLOCK_50   ; 5.696  ; 5.696  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]        ; CLOCK_50   ; 5.747  ; 5.747  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]        ; CLOCK_50   ; 6.909  ; 6.909  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]        ; CLOCK_50   ; 6.767  ; 6.767  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]        ; CLOCK_50   ; 7.037  ; 7.037  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CLK       ; CLOCK_50   ; 3.991  ; 3.991  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CMD       ; CLOCK_50   ; 4.325  ; 4.325  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WAIT_n       ; CLOCK_50   ; 5.659  ; 5.659  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+--------------+------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+------------+--------+--------+------------+-------------------------------------+
; D[*]         ; A[11]      ; 8.108  ; 8.108  ; Rise       ; A[11]                               ;
;  D[0]        ; A[11]      ; 8.520  ; 8.520  ; Rise       ; A[11]                               ;
;  D[1]        ; A[11]      ; 9.677  ; 9.677  ; Rise       ; A[11]                               ;
;  D[2]        ; A[11]      ; 9.064  ; 9.064  ; Rise       ; A[11]                               ;
;  D[3]        ; A[11]      ; 8.108  ; 8.108  ; Rise       ; A[11]                               ;
;  D[4]        ; A[11]      ; 8.161  ; 8.161  ; Rise       ; A[11]                               ;
;  D[5]        ; A[11]      ; 8.851  ; 8.851  ; Rise       ; A[11]                               ;
;  D[6]        ; A[11]      ; 9.165  ; 9.165  ; Rise       ; A[11]                               ;
;  D[7]        ; A[11]      ; 9.186  ; 9.186  ; Rise       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 10.592 ; 10.592 ; Rise       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 10.592 ; 10.592 ; Rise       ; A[11]                               ;
;  FL_ADDR[14] ; A[11]      ; 11.800 ; 11.800 ; Rise       ; A[11]                               ;
;  FL_ADDR[15] ; A[11]      ; 12.146 ; 12.146 ; Rise       ; A[11]                               ;
;  FL_ADDR[16] ; A[11]      ; 12.277 ; 12.277 ; Rise       ; A[11]                               ;
;  FL_ADDR[17] ; A[11]      ; 12.530 ; 12.530 ; Rise       ; A[11]                               ;
;  FL_ADDR[18] ; A[11]      ; 11.414 ; 11.414 ; Rise       ; A[11]                               ;
;  FL_ADDR[19] ; A[11]      ; 11.524 ; 11.524 ; Rise       ; A[11]                               ;
;  FL_ADDR[20] ; A[11]      ; 11.608 ; 11.608 ; Rise       ; A[11]                               ;
;  FL_ADDR[21] ; A[11]      ; 10.982 ; 10.982 ; Rise       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 12.209 ; 12.209 ; Rise       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 13.013 ; 13.013 ; Rise       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 12.209 ; 12.209 ; Rise       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 13.099 ; 13.099 ; Rise       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 12.215 ; 12.215 ; Rise       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 12.942 ; 12.942 ; Rise       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 12.513 ; 12.513 ; Rise       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 13.411 ; 13.411 ; Rise       ; A[11]                               ;
; HEX3[*]      ; A[11]      ; 11.533 ; 11.533 ; Rise       ; A[11]                               ;
;  HEX3[0]     ; A[11]      ; 12.760 ; 12.760 ; Rise       ; A[11]                               ;
;  HEX3[1]     ; A[11]      ; 12.161 ; 12.161 ; Rise       ; A[11]                               ;
;  HEX3[2]     ; A[11]      ; 13.097 ; 13.097 ; Rise       ; A[11]                               ;
;  HEX3[3]     ; A[11]      ; 11.886 ; 11.886 ; Rise       ; A[11]                               ;
;  HEX3[4]     ; A[11]      ; 11.533 ; 11.533 ; Rise       ; A[11]                               ;
;  HEX3[5]     ; A[11]      ; 11.909 ; 11.909 ; Rise       ; A[11]                               ;
;  HEX3[6]     ; A[11]      ; 12.086 ; 12.086 ; Rise       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 9.906  ; 9.906  ; Rise       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 9.906  ; 9.906  ; Rise       ; A[11]                               ;
; LEDR[*]      ; A[11]      ; 8.156  ; 8.156  ; Rise       ; A[11]                               ;
;  LEDR[0]     ; A[11]      ; 8.156  ; 8.156  ; Rise       ; A[11]                               ;
;  LEDR[1]     ; A[11]      ; 8.198  ; 8.198  ; Rise       ; A[11]                               ;
;  LEDR[2]     ; A[11]      ; 8.628  ; 8.628  ; Rise       ; A[11]                               ;
;  LEDR[3]     ; A[11]      ; 8.910  ; 8.910  ; Rise       ; A[11]                               ;
;  LEDR[4]     ; A[11]      ; 8.923  ; 8.923  ; Rise       ; A[11]                               ;
;  LEDR[5]     ; A[11]      ; 10.895 ; 10.895 ; Rise       ; A[11]                               ;
;  LEDR[6]     ; A[11]      ; 10.861 ; 10.861 ; Rise       ; A[11]                               ;
;  LEDR[7]     ; A[11]      ; 10.651 ; 10.651 ; Rise       ; A[11]                               ;
;  LEDR[8]     ; A[11]      ; 10.366 ; 10.366 ; Rise       ; A[11]                               ;
; D[*]         ; A[11]      ; 8.108  ; 8.108  ; Fall       ; A[11]                               ;
;  D[0]        ; A[11]      ; 8.520  ; 8.520  ; Fall       ; A[11]                               ;
;  D[1]        ; A[11]      ; 9.677  ; 9.677  ; Fall       ; A[11]                               ;
;  D[2]        ; A[11]      ; 9.064  ; 9.064  ; Fall       ; A[11]                               ;
;  D[3]        ; A[11]      ; 8.108  ; 8.108  ; Fall       ; A[11]                               ;
;  D[4]        ; A[11]      ; 8.161  ; 8.161  ; Fall       ; A[11]                               ;
;  D[5]        ; A[11]      ; 8.851  ; 8.851  ; Fall       ; A[11]                               ;
;  D[6]        ; A[11]      ; 9.165  ; 9.165  ; Fall       ; A[11]                               ;
;  D[7]        ; A[11]      ; 9.186  ; 9.186  ; Fall       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 10.592 ; 10.592 ; Fall       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 10.592 ; 10.592 ; Fall       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 12.209 ; 12.209 ; Fall       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 13.013 ; 13.013 ; Fall       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 12.209 ; 12.209 ; Fall       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 13.099 ; 13.099 ; Fall       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 12.215 ; 12.215 ; Fall       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 12.942 ; 12.942 ; Fall       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 12.513 ; 12.513 ; Fall       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 13.411 ; 13.411 ; Fall       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 9.906  ; 9.906  ; Fall       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 9.906  ; 9.906  ; Fall       ; A[11]                               ;
; SD_DAT3      ; A[11]      ; 10.860 ; 10.860 ; Fall       ; A[11]                               ;
; D[*]         ; CLOCK_50   ; 4.033  ; 4.033  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]        ; CLOCK_50   ; 4.450  ; 4.450  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]        ; CLOCK_50   ; 5.772  ; 5.772  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]        ; CLOCK_50   ; 5.268  ; 5.268  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]        ; CLOCK_50   ; 4.033  ; 4.033  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]        ; CLOCK_50   ; 4.069  ; 4.069  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]        ; CLOCK_50   ; 4.777  ; 4.777  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]        ; CLOCK_50   ; 5.093  ; 5.093  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]        ; CLOCK_50   ; 5.112  ; 5.112  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CLK       ; CLOCK_50   ; 3.991  ; 3.991  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CMD       ; CLOCK_50   ; 4.325  ; 4.325  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WAIT_n       ; CLOCK_50   ; 5.659  ; 5.659  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; D[0]        ; 12.034 ; 12.122 ; 12.122 ; 12.034 ;
; A[0]       ; D[1]        ; 14.537 ; 14.537 ; 14.537 ; 14.537 ;
; A[0]       ; D[2]        ; 13.615 ; 13.615 ; 13.615 ; 13.615 ;
; A[0]       ; D[3]        ; 11.351 ; 11.351 ; 11.351 ; 11.351 ;
; A[0]       ; D[4]        ; 11.406 ; 11.406 ; 11.406 ; 11.406 ;
; A[0]       ; D[5]        ; 12.364 ; 12.364 ; 12.364 ; 12.364 ;
; A[0]       ; D[6]        ; 12.409 ; 12.409 ; 12.409 ; 12.409 ;
; A[0]       ; D[7]        ; 12.433 ; 12.433 ; 12.433 ; 12.433 ;
; A[0]       ; FL_ADDR[0]  ; 10.662 ;        ;        ; 10.662 ;
; A[0]       ; HEX0[0]     ; 11.219 ; 11.219 ; 11.219 ; 11.219 ;
; A[0]       ; HEX0[1]     ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; A[0]       ; HEX0[2]     ;        ; 11.025 ; 11.025 ;        ;
; A[0]       ; HEX0[3]     ; 11.028 ; 11.028 ; 11.028 ; 11.028 ;
; A[0]       ; HEX0[4]     ; 11.373 ;        ;        ; 11.373 ;
; A[0]       ; HEX0[5]     ; 11.371 ;        ;        ; 11.371 ;
; A[0]       ; HEX0[6]     ; 11.251 ; 11.251 ; 11.251 ; 11.251 ;
; A[1]       ; D[0]        ; 18.220 ; 18.308 ; 18.308 ; 18.220 ;
; A[1]       ; D[1]        ; 20.038 ; 20.038 ; 20.038 ; 20.038 ;
; A[1]       ; D[2]        ; 19.466 ; 19.466 ; 19.466 ; 19.466 ;
; A[1]       ; D[3]        ; 17.537 ; 17.537 ; 17.537 ; 17.537 ;
; A[1]       ; D[4]        ; 17.592 ; 17.592 ; 17.592 ; 17.592 ;
; A[1]       ; D[5]        ; 18.550 ; 18.550 ; 18.550 ; 18.550 ;
; A[1]       ; D[6]        ; 18.595 ; 18.595 ; 18.595 ; 18.595 ;
; A[1]       ; D[7]        ; 18.619 ; 18.619 ; 18.619 ; 18.619 ;
; A[1]       ; FL_ADDR[1]  ; 10.751 ;        ;        ; 10.751 ;
; A[1]       ; HEX0[0]     ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; A[1]       ; HEX0[1]     ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; A[1]       ; HEX0[2]     ; 11.457 ;        ;        ; 11.457 ;
; A[1]       ; HEX0[3]     ; 11.442 ; 11.442 ; 11.442 ; 11.442 ;
; A[1]       ; HEX0[4]     ;        ; 11.759 ; 11.759 ;        ;
; A[1]       ; HEX0[5]     ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; A[1]       ; HEX0[6]     ; 11.687 ; 11.687 ; 11.687 ; 11.687 ;
; A[2]       ; D[0]        ; 18.369 ; 18.457 ; 18.457 ; 18.369 ;
; A[2]       ; D[1]        ; 20.187 ; 20.187 ; 20.187 ; 20.187 ;
; A[2]       ; D[2]        ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; A[2]       ; D[3]        ; 17.686 ; 17.686 ; 17.686 ; 17.686 ;
; A[2]       ; D[4]        ; 17.741 ; 17.741 ; 17.741 ; 17.741 ;
; A[2]       ; D[5]        ; 18.699 ; 18.699 ; 18.699 ; 18.699 ;
; A[2]       ; D[6]        ; 18.744 ; 18.744 ; 18.744 ; 18.744 ;
; A[2]       ; D[7]        ; 18.768 ; 18.768 ; 18.768 ; 18.768 ;
; A[2]       ; FL_ADDR[2]  ; 9.954  ;        ;        ; 9.954  ;
; A[2]       ; HEX0[0]     ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; A[2]       ; HEX0[1]     ; 11.659 ;        ;        ; 11.659 ;
; A[2]       ; HEX0[2]     ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; A[2]       ; HEX0[3]     ; 11.347 ; 11.347 ; 11.347 ; 11.347 ;
; A[2]       ; HEX0[4]     ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; A[2]       ; HEX0[5]     ; 11.663 ; 11.663 ; 11.663 ; 11.663 ;
; A[2]       ; HEX0[6]     ; 11.577 ; 11.577 ; 11.577 ; 11.577 ;
; A[3]       ; D[0]        ; 18.822 ; 18.910 ; 18.910 ; 18.822 ;
; A[3]       ; D[1]        ; 20.640 ; 20.640 ; 20.640 ; 20.640 ;
; A[3]       ; D[2]        ; 20.068 ; 20.068 ; 20.068 ; 20.068 ;
; A[3]       ; D[3]        ; 18.139 ; 18.139 ; 18.139 ; 18.139 ;
; A[3]       ; D[4]        ; 18.194 ; 18.194 ; 18.194 ; 18.194 ;
; A[3]       ; D[5]        ; 19.152 ; 19.152 ; 19.152 ; 19.152 ;
; A[3]       ; D[6]        ; 19.197 ; 19.197 ; 19.197 ; 19.197 ;
; A[3]       ; D[7]        ; 19.221 ; 19.221 ; 19.221 ; 19.221 ;
; A[3]       ; FL_ADDR[3]  ; 9.586  ;        ;        ; 9.586  ;
; A[3]       ; HEX0[0]     ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; A[3]       ; HEX0[1]     ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[3]       ; HEX0[2]     ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; A[3]       ; HEX0[3]     ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; A[3]       ; HEX0[4]     ;        ; 12.066 ; 12.066 ;        ;
; A[3]       ; HEX0[5]     ; 12.065 ; 12.065 ; 12.065 ; 12.065 ;
; A[3]       ; HEX0[6]     ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; A[4]       ; D[0]        ; 18.752 ; 18.664 ; 18.664 ; 18.752 ;
; A[4]       ; D[1]        ; 20.482 ; 20.482 ; 20.482 ; 20.482 ;
; A[4]       ; D[2]        ; 19.910 ; 19.910 ; 19.910 ; 19.910 ;
; A[4]       ; D[3]        ; 17.981 ; 17.981 ; 17.981 ; 17.981 ;
; A[4]       ; D[4]        ; 18.036 ; 18.036 ; 18.036 ; 18.036 ;
; A[4]       ; D[5]        ; 18.994 ; 18.994 ; 18.994 ; 18.994 ;
; A[4]       ; D[6]        ; 19.039 ; 19.039 ; 19.039 ; 19.039 ;
; A[4]       ; D[7]        ; 19.063 ; 19.063 ; 19.063 ; 19.063 ;
; A[4]       ; FL_ADDR[4]  ; 10.128 ;        ;        ; 10.128 ;
; A[4]       ; HEX1[0]     ; 11.915 ; 11.915 ; 11.915 ; 11.915 ;
; A[4]       ; HEX1[1]     ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; A[4]       ; HEX1[2]     ;        ; 11.867 ; 11.867 ;        ;
; A[4]       ; HEX1[3]     ; 11.891 ; 11.891 ; 11.891 ; 11.891 ;
; A[4]       ; HEX1[4]     ; 11.930 ;        ;        ; 11.930 ;
; A[4]       ; HEX1[5]     ; 11.932 ;        ;        ; 11.932 ;
; A[4]       ; HEX1[6]     ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; A[5]       ; D[0]        ; 15.076 ; 14.988 ; 14.988 ; 15.076 ;
; A[5]       ; D[1]        ; 16.806 ; 16.806 ; 16.806 ; 16.806 ;
; A[5]       ; D[2]        ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; A[5]       ; D[3]        ; 14.305 ; 14.305 ; 14.305 ; 14.305 ;
; A[5]       ; D[4]        ; 14.360 ; 14.360 ; 14.360 ; 14.360 ;
; A[5]       ; D[5]        ; 15.318 ; 15.318 ; 15.318 ; 15.318 ;
; A[5]       ; D[6]        ; 15.363 ; 15.363 ; 15.363 ; 15.363 ;
; A[5]       ; D[7]        ; 15.387 ; 15.387 ; 15.387 ; 15.387 ;
; A[5]       ; FL_ADDR[5]  ; 9.619  ;        ;        ; 9.619  ;
; A[5]       ; HEX1[0]     ; 11.757 ; 11.757 ; 11.757 ; 11.757 ;
; A[5]       ; HEX1[1]     ; 11.722 ; 11.722 ; 11.722 ; 11.722 ;
; A[5]       ; HEX1[2]     ; 11.742 ;        ;        ; 11.742 ;
; A[5]       ; HEX1[3]     ; 11.749 ; 11.749 ; 11.749 ; 11.749 ;
; A[5]       ; HEX1[4]     ;        ; 11.780 ; 11.780 ;        ;
; A[5]       ; HEX1[5]     ; 11.782 ; 11.782 ; 11.782 ; 11.782 ;
; A[5]       ; HEX1[6]     ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; A[6]       ; D[0]        ; 15.461 ; 15.373 ; 15.373 ; 15.461 ;
; A[6]       ; D[1]        ; 17.191 ; 17.191 ; 17.191 ; 17.191 ;
; A[6]       ; D[2]        ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[6]       ; D[3]        ; 14.690 ; 14.690 ; 14.690 ; 14.690 ;
; A[6]       ; D[4]        ; 14.745 ; 14.745 ; 14.745 ; 14.745 ;
; A[6]       ; D[5]        ; 15.703 ; 15.703 ; 15.703 ; 15.703 ;
; A[6]       ; D[6]        ; 15.748 ; 15.748 ; 15.748 ; 15.748 ;
; A[6]       ; D[7]        ; 15.772 ; 15.772 ; 15.772 ; 15.772 ;
; A[6]       ; FL_ADDR[6]  ; 10.749 ;        ;        ; 10.749 ;
; A[6]       ; HEX1[0]     ; 12.086 ; 12.086 ; 12.086 ; 12.086 ;
; A[6]       ; HEX1[1]     ; 12.052 ;        ;        ; 12.052 ;
; A[6]       ; HEX1[2]     ; 12.032 ; 12.032 ; 12.032 ; 12.032 ;
; A[6]       ; HEX1[3]     ; 12.066 ; 12.066 ; 12.066 ; 12.066 ;
; A[6]       ; HEX1[4]     ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; A[6]       ; HEX1[5]     ; 12.101 ; 12.101 ; 12.101 ; 12.101 ;
; A[6]       ; HEX1[6]     ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; A[7]       ; D[0]        ; 15.483 ; 15.395 ; 15.395 ; 15.483 ;
; A[7]       ; D[1]        ; 17.213 ; 17.213 ; 17.213 ; 17.213 ;
; A[7]       ; D[2]        ; 16.641 ; 16.641 ; 16.641 ; 16.641 ;
; A[7]       ; D[3]        ; 14.712 ; 14.712 ; 14.712 ; 14.712 ;
; A[7]       ; D[4]        ; 14.767 ; 14.767 ; 14.767 ; 14.767 ;
; A[7]       ; D[5]        ; 15.725 ; 15.725 ; 15.725 ; 15.725 ;
; A[7]       ; D[6]        ; 15.770 ; 15.770 ; 15.770 ; 15.770 ;
; A[7]       ; D[7]        ; 15.794 ; 15.794 ; 15.794 ; 15.794 ;
; A[7]       ; FL_ADDR[7]  ; 10.724 ;        ;        ; 10.724 ;
; A[7]       ; HEX1[0]     ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; A[7]       ; HEX1[1]     ; 11.718 ; 11.718 ; 11.718 ; 11.718 ;
; A[7]       ; HEX1[2]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; A[7]       ; HEX1[3]     ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; A[7]       ; HEX1[4]     ;        ; 11.762 ; 11.762 ;        ;
; A[7]       ; HEX1[5]     ; 11.765 ; 11.765 ; 11.765 ; 11.765 ;
; A[7]       ; HEX1[6]     ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; A[8]       ; D[0]        ; 15.604 ; 15.604 ; 15.604 ; 15.604 ;
; A[8]       ; D[1]        ; 16.975 ; 16.975 ; 16.975 ; 16.975 ;
; A[8]       ; D[2]        ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; A[8]       ; D[3]        ; 15.199 ; 15.199 ; 15.199 ; 15.199 ;
; A[8]       ; D[4]        ; 15.233 ; 15.233 ; 15.233 ; 15.233 ;
; A[8]       ; D[5]        ; 15.943 ; 15.943 ; 15.943 ; 15.943 ;
; A[8]       ; D[6]        ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; A[8]       ; D[7]        ; 16.279 ; 16.279 ; 16.279 ; 16.279 ;
; A[8]       ; FL_ADDR[8]  ; 10.067 ;        ;        ; 10.067 ;
; A[8]       ; HEX2[0]     ; 12.529 ; 12.529 ; 12.529 ; 12.529 ;
; A[8]       ; HEX2[1]     ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; A[8]       ; HEX2[2]     ;        ; 12.572 ; 12.572 ;        ;
; A[8]       ; HEX2[3]     ; 11.690 ; 11.690 ; 11.690 ; 11.690 ;
; A[8]       ; HEX2[4]     ; 12.443 ;        ;        ; 12.443 ;
; A[8]       ; HEX2[5]     ; 12.023 ;        ;        ; 12.023 ;
; A[8]       ; HEX2[6]     ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
; A[8]       ; LEDG[0]     ; 10.559 ;        ;        ; 10.559 ;
; A[9]       ; D[0]        ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[9]       ; D[1]        ; 17.807 ; 17.807 ; 17.807 ; 17.807 ;
; A[9]       ; D[2]        ; 17.235 ; 17.235 ; 17.235 ; 17.235 ;
; A[9]       ; D[3]        ; 16.077 ; 16.077 ; 16.077 ; 16.077 ;
; A[9]       ; D[4]        ; 16.111 ; 16.111 ; 16.111 ; 16.111 ;
; A[9]       ; D[5]        ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; A[9]       ; D[6]        ; 17.123 ; 17.123 ; 17.123 ; 17.123 ;
; A[9]       ; D[7]        ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[9]       ; FL_ADDR[9]  ; 10.266 ;        ;        ; 10.266 ;
; A[9]       ; HEX2[0]     ; 12.996 ; 12.996 ; 12.996 ; 12.996 ;
; A[9]       ; HEX2[1]     ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; A[9]       ; HEX2[2]     ; 13.045 ;        ;        ; 13.045 ;
; A[9]       ; HEX2[3]     ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; A[9]       ; HEX2[4]     ;        ; 12.873 ; 12.873 ;        ;
; A[9]       ; HEX2[5]     ; 12.491 ; 12.491 ; 12.491 ; 12.491 ;
; A[9]       ; HEX2[6]     ; 13.349 ; 13.349 ; 13.349 ; 13.349 ;
; A[9]       ; LEDG[1]     ; 10.326 ;        ;        ; 10.326 ;
; A[10]      ; D[0]        ; 16.689 ; 16.689 ; 16.689 ; 16.689 ;
; A[10]      ; D[1]        ; 18.013 ; 18.013 ; 18.013 ; 18.013 ;
; A[10]      ; D[2]        ; 17.441 ; 17.441 ; 17.441 ; 17.441 ;
; A[10]      ; D[3]        ; 16.284 ; 16.284 ; 16.284 ; 16.284 ;
; A[10]      ; D[4]        ; 16.318 ; 16.318 ; 16.318 ; 16.318 ;
; A[10]      ; D[5]        ; 17.028 ; 17.028 ; 17.028 ; 17.028 ;
; A[10]      ; D[6]        ; 17.330 ; 17.330 ; 17.330 ; 17.330 ;
; A[10]      ; D[7]        ; 17.364 ; 17.364 ; 17.364 ; 17.364 ;
; A[10]      ; FL_ADDR[10] ; 10.900 ;        ;        ; 10.900 ;
; A[10]      ; HEX2[0]     ; 12.814 ; 12.814 ; 12.814 ; 12.814 ;
; A[10]      ; HEX2[1]     ; 11.969 ;        ;        ; 11.969 ;
; A[10]      ; HEX2[2]     ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; A[10]      ; HEX2[3]     ; 11.976 ; 11.976 ; 11.976 ; 11.976 ;
; A[10]      ; HEX2[4]     ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; A[10]      ; HEX2[5]     ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; A[10]      ; HEX2[6]     ; 13.161 ; 13.161 ; 13.161 ; 13.161 ;
; A[10]      ; LEDG[2]     ; 9.917  ;        ;        ; 9.917  ;
; A[12]      ; D[0]        ; 14.337 ; 14.249 ; 14.249 ; 14.337 ;
; A[12]      ; D[1]        ; 16.067 ; 16.067 ; 16.067 ; 16.067 ;
; A[12]      ; D[2]        ; 15.495 ; 15.495 ; 15.495 ; 15.495 ;
; A[12]      ; D[3]        ; 13.566 ; 13.566 ; 13.566 ; 13.566 ;
; A[12]      ; D[4]        ; 13.621 ; 13.621 ; 13.621 ; 13.621 ;
; A[12]      ; D[5]        ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; A[12]      ; D[6]        ; 14.624 ; 14.624 ; 14.624 ; 14.624 ;
; A[12]      ; D[7]        ; 14.648 ; 14.648 ; 14.648 ; 14.648 ;
; A[12]      ; FL_ADDR[12] ; 10.205 ;        ;        ; 10.205 ;
; A[12]      ; HEX3[0]     ; 13.884 ; 13.884 ; 13.884 ; 13.884 ;
; A[12]      ; HEX3[1]     ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; A[12]      ; HEX3[2]     ;        ; 14.189 ; 14.189 ;        ;
; A[12]      ; HEX3[3]     ; 13.010 ; 13.010 ; 13.010 ; 13.010 ;
; A[12]      ; HEX3[4]     ; 12.656 ;        ;        ; 12.656 ;
; A[12]      ; HEX3[5]     ; 13.028 ;        ;        ; 13.028 ;
; A[12]      ; HEX3[6]     ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; A[12]      ; LEDG[4]     ; 11.094 ;        ;        ; 11.094 ;
; A[13]      ; D[0]        ; 13.485 ; 13.717 ; 13.717 ; 13.485 ;
; A[13]      ; D[1]        ; 15.016 ; 15.016 ; 15.016 ; 15.016 ;
; A[13]      ; D[2]        ; 14.444 ; 14.444 ; 14.444 ; 14.444 ;
; A[13]      ; D[3]        ; 13.053 ; 13.312 ; 13.312 ; 13.053 ;
; A[13]      ; D[4]        ; 13.053 ; 13.346 ; 13.346 ; 13.053 ;
; A[13]      ; D[5]        ; 13.528 ; 14.056 ; 14.056 ; 13.528 ;
; A[13]      ; D[6]        ; 13.573 ; 14.358 ; 14.358 ; 13.573 ;
; A[13]      ; D[7]        ; 13.753 ; 14.392 ; 14.392 ; 13.753 ;
; A[13]      ; FL_ADDR[13] ; 12.838 ; 12.838 ; 12.838 ; 12.838 ;
; A[13]      ; FL_ADDR[14] ; 13.355 ; 13.355 ; 13.355 ; 13.355 ;
; A[13]      ; FL_ADDR[15] ; 13.344 ; 13.344 ; 13.344 ; 13.344 ;
; A[13]      ; FL_ADDR[16] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; A[13]      ; FL_ADDR[17] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; A[13]      ; FL_ADDR[18] ; 13.409 ; 13.409 ; 13.409 ; 13.409 ;
; A[13]      ; FL_ADDR[19] ; 13.162 ; 13.162 ; 13.162 ; 13.162 ;
; A[13]      ; FL_ADDR[20] ; 13.566 ; 13.566 ; 13.566 ; 13.566 ;
; A[13]      ; FL_ADDR[21] ; 13.373 ; 13.373 ; 13.373 ; 13.373 ;
; A[13]      ; HEX3[0]     ; 14.783 ; 14.783 ; 14.783 ; 14.783 ;
; A[13]      ; HEX3[1]     ; 14.184 ; 14.184 ; 14.184 ; 14.184 ;
; A[13]      ; HEX3[2]     ; 15.086 ; 15.086 ; 15.086 ; 15.086 ;
; A[13]      ; HEX3[3]     ; 13.910 ; 13.910 ; 13.910 ; 13.910 ;
; A[13]      ; HEX3[4]     ; 13.549 ; 13.549 ; 13.549 ; 13.549 ;
; A[13]      ; HEX3[5]     ; 13.893 ; 13.893 ; 13.893 ; 13.893 ;
; A[13]      ; HEX3[6]     ; 14.107 ; 14.107 ; 14.107 ; 14.107 ;
; A[13]      ; LEDG[5]     ; 9.911  ;        ;        ; 9.911  ;
; A[14]      ; D[0]        ; 13.556 ; 13.788 ; 13.788 ; 13.556 ;
; A[14]      ; D[1]        ; 15.087 ; 15.087 ; 15.087 ; 15.087 ;
; A[14]      ; D[2]        ; 14.515 ; 14.515 ; 14.515 ; 14.515 ;
; A[14]      ; D[3]        ; 13.124 ; 13.383 ; 13.383 ; 13.124 ;
; A[14]      ; D[4]        ; 13.124 ; 13.417 ; 13.417 ; 13.124 ;
; A[14]      ; D[5]        ; 13.599 ; 14.127 ; 14.127 ; 13.599 ;
; A[14]      ; D[6]        ; 13.644 ; 14.429 ; 14.429 ; 13.644 ;
; A[14]      ; D[7]        ; 13.824 ; 14.463 ; 14.463 ; 13.824 ;
; A[14]      ; FL_ADDR[14] ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; A[14]      ; FL_ADDR[15] ; 15.127 ; 15.127 ; 15.127 ; 15.127 ;
; A[14]      ; FL_ADDR[16] ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; A[14]      ; FL_ADDR[17] ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; A[14]      ; FL_ADDR[18] ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
; A[14]      ; FL_ADDR[19] ; 14.945 ; 14.945 ; 14.945 ; 14.945 ;
; A[14]      ; FL_ADDR[20] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
; A[14]      ; FL_ADDR[21] ; 15.156 ; 15.156 ; 15.156 ; 15.156 ;
; A[14]      ; HEX3[0]     ; 16.566 ; 16.566 ; 16.566 ; 16.566 ;
; A[14]      ; HEX3[1]     ; 15.967 ; 15.967 ; 15.967 ; 15.967 ;
; A[14]      ; HEX3[2]     ; 16.869 ; 16.869 ; 16.869 ; 16.869 ;
; A[14]      ; HEX3[3]     ; 15.693 ; 15.693 ; 15.693 ; 15.693 ;
; A[14]      ; HEX3[4]     ; 15.332 ; 15.332 ; 15.332 ; 15.332 ;
; A[14]      ; HEX3[5]     ; 15.676 ; 15.676 ; 15.676 ; 15.676 ;
; A[14]      ; HEX3[6]     ; 15.890 ; 15.890 ; 15.890 ; 15.890 ;
; A[14]      ; LEDG[6]     ; 10.370 ;        ;        ; 10.370 ;
; A[15]      ; D[0]        ; 15.203 ; 14.971 ; 14.971 ; 15.203 ;
; A[15]      ; D[1]        ; 16.502 ; 16.502 ; 16.502 ; 16.502 ;
; A[15]      ; D[2]        ; 15.930 ; 15.930 ; 15.930 ; 15.930 ;
; A[15]      ; D[3]        ; 14.798 ; 14.539 ; 14.539 ; 14.798 ;
; A[15]      ; D[4]        ; 14.832 ; 14.539 ; 14.539 ; 14.832 ;
; A[15]      ; D[5]        ; 15.542 ; 15.014 ; 15.014 ; 15.542 ;
; A[15]      ; D[6]        ; 15.844 ; 15.059 ; 15.059 ; 15.844 ;
; A[15]      ; D[7]        ; 15.878 ; 15.239 ; 15.239 ; 15.878 ;
; A[15]      ; LEDG[7]     ; 10.316 ;        ;        ; 10.316 ;
; FL_DQ[0]   ; D[0]        ; 12.046 ;        ;        ; 12.046 ;
; FL_DQ[1]   ; D[1]        ; 13.742 ; 13.742 ; 13.742 ; 13.742 ;
; FL_DQ[2]   ; D[2]        ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; FL_DQ[3]   ; D[3]        ; 11.537 ;        ;        ; 11.537 ;
; FL_DQ[4]   ; D[4]        ; 11.690 ;        ;        ; 11.690 ;
; FL_DQ[5]   ; D[5]        ; 11.978 ;        ;        ; 11.978 ;
; FL_DQ[6]   ; D[6]        ; 12.477 ;        ;        ; 12.477 ;
; FL_DQ[7]   ; D[7]        ; 12.258 ;        ;        ; 12.258 ;
; RD_n       ; D[0]        ; 15.172 ; 15.261 ; 15.261 ; 15.172 ;
; RD_n       ; D[1]        ; 16.991 ; 16.991 ; 16.991 ; 16.991 ;
; RD_n       ; D[2]        ; 16.419 ; 16.419 ; 16.419 ; 16.419 ;
; RD_n       ; D[3]        ; 14.489 ; 14.489 ; 14.489 ; 14.489 ;
; RD_n       ; D[4]        ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; RD_n       ; D[5]        ; 15.502 ; 15.502 ; 15.502 ; 15.502 ;
; RD_n       ; D[6]        ; 15.547 ; 15.547 ; 15.547 ; 15.547 ;
; RD_n       ; D[7]        ; 15.571 ; 15.571 ; 15.571 ; 15.571 ;
; RD_n       ; FL_OE_N     ; 10.055 ;        ;        ; 10.055 ;
; SLTSL_n    ; BUSDIR_n    ; 12.380 ;        ;        ; 12.380 ;
; SLTSL_n    ; D[0]        ; 14.358 ; 14.447 ; 14.447 ; 14.358 ;
; SLTSL_n    ; D[1]        ; 16.177 ; 16.177 ; 16.177 ; 16.177 ;
; SLTSL_n    ; D[2]        ; 15.605 ; 15.605 ; 15.605 ; 15.605 ;
; SLTSL_n    ; D[3]        ; 13.889 ; 13.675 ; 13.675 ; 13.889 ;
; SLTSL_n    ; D[4]        ; 13.923 ; 13.730 ; 13.730 ; 13.923 ;
; SLTSL_n    ; D[5]        ; 14.688 ; 14.688 ; 14.688 ; 14.688 ;
; SLTSL_n    ; D[6]        ; 14.935 ; 14.733 ; 14.733 ; 14.935 ;
; SLTSL_n    ; D[7]        ; 14.969 ; 14.757 ; 14.757 ; 14.969 ;
; SLTSL_n    ; FL_ADDR[14] ; 16.294 ; 16.294 ; 16.294 ; 16.294 ;
; SLTSL_n    ; FL_ADDR[15] ; 16.640 ; 16.640 ; 16.640 ; 16.640 ;
; SLTSL_n    ; FL_ADDR[16] ; 16.771 ; 16.771 ; 16.771 ; 16.771 ;
; SLTSL_n    ; FL_ADDR[17] ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; SLTSL_n    ; FL_ADDR[18] ; 16.705 ; 16.705 ; 16.705 ; 16.705 ;
; SLTSL_n    ; FL_ADDR[19] ; 16.458 ; 16.458 ; 16.458 ; 16.458 ;
; SLTSL_n    ; FL_ADDR[20] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; SLTSL_n    ; FL_ADDR[21] ; 16.669 ; 16.669 ; 16.669 ; 16.669 ;
; SLTSL_n    ; FL_CE_N     ; 13.476 ;        ;        ; 13.476 ;
; SLTSL_n    ; HEX3[0]     ; 18.079 ; 18.079 ; 18.079 ; 18.079 ;
; SLTSL_n    ; HEX3[1]     ; 17.480 ; 17.480 ; 17.480 ; 17.480 ;
; SLTSL_n    ; HEX3[2]     ; 18.382 ; 18.382 ; 18.382 ; 18.382 ;
; SLTSL_n    ; HEX3[3]     ; 17.206 ; 17.206 ; 17.206 ; 17.206 ;
; SLTSL_n    ; HEX3[4]     ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; SLTSL_n    ; HEX3[5]     ; 17.189 ; 17.189 ; 17.189 ; 17.189 ;
; SLTSL_n    ; HEX3[6]     ; 17.403 ; 17.403 ; 17.403 ; 17.403 ;
; SLTSL_n    ; LEDR[9]     ;        ; 12.938 ; 12.938 ;        ;
; SW[0]      ; D[1]        ;        ; 7.227  ; 7.227  ;        ;
; SW[1]      ; D[1]        ; 7.910  ; 7.910  ; 7.910  ; 7.910  ;
; SW[2]      ; D[2]        ;        ; 6.639  ; 6.639  ;        ;
; SW[3]      ; D[2]        ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; SW[8]      ; FL_ADDR[13] ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; SW[8]      ; FL_ADDR[14] ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; SW[8]      ; FL_ADDR[15] ; 9.941  ; 9.941  ; 9.941  ; 9.941  ;
; SW[8]      ; FL_ADDR[16] ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; SW[8]      ; FL_ADDR[17] ; 10.535 ; 10.535 ; 10.535 ; 10.535 ;
; SW[8]      ; FL_ADDR[18] ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; SW[8]      ; FL_ADDR[19] ; 9.759  ; 9.759  ; 9.759  ; 9.759  ;
; SW[8]      ; FL_ADDR[20] ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; SW[8]      ; FL_ADDR[21] ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[8]      ; HEX3[0]     ; 11.380 ; 11.380 ; 11.380 ; 11.380 ;
; SW[8]      ; HEX3[1]     ; 10.781 ; 10.781 ; 10.781 ; 10.781 ;
; SW[8]      ; HEX3[2]     ; 11.683 ; 11.683 ; 11.683 ; 11.683 ;
; SW[8]      ; HEX3[3]     ; 10.507 ; 10.507 ; 10.507 ; 10.507 ;
; SW[8]      ; HEX3[4]     ; 10.146 ; 10.146 ; 10.146 ; 10.146 ;
; SW[8]      ; HEX3[5]     ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; SW[8]      ; HEX3[6]     ; 10.704 ; 10.704 ; 10.704 ; 10.704 ;
; SW[9]      ; BUSDIR_n    ;        ; 9.368  ; 9.368  ;        ;
; SW[9]      ; D[0]        ; 11.856 ; 11.767 ; 11.767 ; 11.856 ;
; SW[9]      ; D[1]        ; 13.586 ; 13.586 ; 13.586 ; 13.586 ;
; SW[9]      ; D[2]        ; 13.014 ; 13.014 ; 13.014 ; 13.014 ;
; SW[9]      ; D[3]        ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; SW[9]      ; D[4]        ; 11.139 ; 11.139 ; 11.139 ; 11.139 ;
; SW[9]      ; D[5]        ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; SW[9]      ; D[6]        ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; SW[9]      ; D[7]        ; 12.166 ; 12.166 ; 12.166 ; 12.166 ;
; SW[9]      ; FL_ADDR[14] ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; SW[9]      ; FL_ADDR[15] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; SW[9]      ; FL_ADDR[16] ; 13.759 ; 13.759 ; 13.759 ; 13.759 ;
; SW[9]      ; FL_ADDR[17] ; 14.222 ; 14.222 ; 14.222 ; 14.222 ;
; SW[9]      ; FL_ADDR[18] ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; SW[9]      ; FL_ADDR[19] ; 13.446 ; 13.446 ; 13.446 ; 13.446 ;
; SW[9]      ; FL_ADDR[20] ; 13.850 ; 13.850 ; 13.850 ; 13.850 ;
; SW[9]      ; FL_ADDR[21] ; 13.657 ; 13.657 ; 13.657 ; 13.657 ;
; SW[9]      ; FL_CE_N     ;        ; 10.464 ; 10.464 ;        ;
; SW[9]      ; HEX3[0]     ; 15.067 ; 15.067 ; 15.067 ; 15.067 ;
; SW[9]      ; HEX3[1]     ; 14.468 ; 14.468 ; 14.468 ; 14.468 ;
; SW[9]      ; HEX3[2]     ; 15.370 ; 15.370 ; 15.370 ; 15.370 ;
; SW[9]      ; HEX3[3]     ; 14.194 ; 14.194 ; 14.194 ; 14.194 ;
; SW[9]      ; HEX3[4]     ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; SW[9]      ; HEX3[5]     ; 14.177 ; 14.177 ; 14.177 ; 14.177 ;
; SW[9]      ; HEX3[6]     ; 14.391 ; 14.391 ; 14.391 ; 14.391 ;
; SW[9]      ; LEDR[9]     ; 9.926  ;        ;        ; 9.926  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; D[0]        ; 11.485 ; 12.034 ; 12.034 ; 11.485 ;
; A[0]       ; D[1]        ; 12.724 ; 13.376 ; 13.376 ; 12.724 ;
; A[0]       ; D[2]        ; 12.167 ; 12.763 ; 12.763 ; 12.167 ;
; A[0]       ; D[3]        ; 11.073 ; 11.351 ; 11.351 ; 11.073 ;
; A[0]       ; D[4]        ; 11.126 ; 11.406 ; 11.406 ; 11.126 ;
; A[0]       ; D[5]        ; 11.816 ; 12.364 ; 12.364 ; 11.816 ;
; A[0]       ; D[6]        ; 12.130 ; 12.409 ; 12.409 ; 12.130 ;
; A[0]       ; D[7]        ; 12.151 ; 12.433 ; 12.433 ; 12.151 ;
; A[0]       ; FL_ADDR[0]  ; 10.662 ;        ;        ; 10.662 ;
; A[0]       ; HEX0[0]     ; 11.219 ; 11.219 ; 11.219 ; 11.219 ;
; A[0]       ; HEX0[1]     ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; A[0]       ; HEX0[2]     ;        ; 11.025 ; 11.025 ;        ;
; A[0]       ; HEX0[3]     ; 11.028 ; 11.028 ; 11.028 ; 11.028 ;
; A[0]       ; HEX0[4]     ; 11.373 ;        ;        ; 11.373 ;
; A[0]       ; HEX0[5]     ; 11.371 ;        ;        ; 11.371 ;
; A[0]       ; HEX0[6]     ; 11.251 ; 11.251 ; 11.251 ; 11.251 ;
; A[1]       ; D[0]        ; 17.671 ; 18.220 ; 18.220 ; 17.671 ;
; A[1]       ; D[1]        ; 18.828 ; 18.828 ; 18.828 ; 18.828 ;
; A[1]       ; D[2]        ; 18.215 ; 18.215 ; 18.215 ; 18.215 ;
; A[1]       ; D[3]        ; 17.259 ; 17.537 ; 17.537 ; 17.259 ;
; A[1]       ; D[4]        ; 17.312 ; 17.592 ; 17.592 ; 17.312 ;
; A[1]       ; D[5]        ; 18.002 ; 18.550 ; 18.550 ; 18.002 ;
; A[1]       ; D[6]        ; 18.316 ; 18.595 ; 18.595 ; 18.316 ;
; A[1]       ; D[7]        ; 18.337 ; 18.619 ; 18.619 ; 18.337 ;
; A[1]       ; FL_ADDR[1]  ; 10.751 ;        ;        ; 10.751 ;
; A[1]       ; HEX0[0]     ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; A[1]       ; HEX0[1]     ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; A[1]       ; HEX0[2]     ; 11.457 ;        ;        ; 11.457 ;
; A[1]       ; HEX0[3]     ; 11.442 ; 11.442 ; 11.442 ; 11.442 ;
; A[1]       ; HEX0[4]     ;        ; 11.759 ; 11.759 ;        ;
; A[1]       ; HEX0[5]     ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; A[1]       ; HEX0[6]     ; 11.687 ; 11.687 ; 11.687 ; 11.687 ;
; A[2]       ; D[0]        ; 17.820 ; 18.369 ; 18.369 ; 17.820 ;
; A[2]       ; D[1]        ; 18.977 ; 18.977 ; 18.977 ; 18.977 ;
; A[2]       ; D[2]        ; 18.364 ; 18.364 ; 18.364 ; 18.364 ;
; A[2]       ; D[3]        ; 17.408 ; 17.686 ; 17.686 ; 17.408 ;
; A[2]       ; D[4]        ; 17.461 ; 17.741 ; 17.741 ; 17.461 ;
; A[2]       ; D[5]        ; 18.151 ; 18.699 ; 18.699 ; 18.151 ;
; A[2]       ; D[6]        ; 18.465 ; 18.744 ; 18.744 ; 18.465 ;
; A[2]       ; D[7]        ; 18.486 ; 18.768 ; 18.768 ; 18.486 ;
; A[2]       ; FL_ADDR[2]  ; 9.954  ;        ;        ; 9.954  ;
; A[2]       ; HEX0[0]     ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; A[2]       ; HEX0[1]     ; 11.659 ;        ;        ; 11.659 ;
; A[2]       ; HEX0[2]     ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; A[2]       ; HEX0[3]     ; 11.347 ; 11.347 ; 11.347 ; 11.347 ;
; A[2]       ; HEX0[4]     ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; A[2]       ; HEX0[5]     ; 11.663 ; 11.663 ; 11.663 ; 11.663 ;
; A[2]       ; HEX0[6]     ; 11.577 ; 11.577 ; 11.577 ; 11.577 ;
; A[3]       ; D[0]        ; 18.273 ; 18.822 ; 18.822 ; 18.273 ;
; A[3]       ; D[1]        ; 19.430 ; 19.430 ; 19.430 ; 19.430 ;
; A[3]       ; D[2]        ; 18.817 ; 18.817 ; 18.817 ; 18.817 ;
; A[3]       ; D[3]        ; 17.861 ; 18.139 ; 18.139 ; 17.861 ;
; A[3]       ; D[4]        ; 17.914 ; 18.194 ; 18.194 ; 17.914 ;
; A[3]       ; D[5]        ; 18.604 ; 19.152 ; 19.152 ; 18.604 ;
; A[3]       ; D[6]        ; 18.918 ; 19.197 ; 19.197 ; 18.918 ;
; A[3]       ; D[7]        ; 18.939 ; 19.221 ; 19.221 ; 18.939 ;
; A[3]       ; FL_ADDR[3]  ; 9.586  ;        ;        ; 9.586  ;
; A[3]       ; HEX0[0]     ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; A[3]       ; HEX0[1]     ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[3]       ; HEX0[2]     ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; A[3]       ; HEX0[3]     ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; A[3]       ; HEX0[4]     ;        ; 12.066 ; 12.066 ;        ;
; A[3]       ; HEX0[5]     ; 12.065 ; 12.065 ; 12.065 ; 12.065 ;
; A[3]       ; HEX0[6]     ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; A[4]       ; D[0]        ; 18.664 ; 18.115 ; 18.115 ; 18.664 ;
; A[4]       ; D[1]        ; 19.272 ; 19.272 ; 19.272 ; 19.272 ;
; A[4]       ; D[2]        ; 18.659 ; 18.659 ; 18.659 ; 18.659 ;
; A[4]       ; D[3]        ; 17.981 ; 17.703 ; 17.703 ; 17.981 ;
; A[4]       ; D[4]        ; 18.036 ; 17.756 ; 17.756 ; 18.036 ;
; A[4]       ; D[5]        ; 18.994 ; 18.446 ; 18.446 ; 18.994 ;
; A[4]       ; D[6]        ; 19.039 ; 18.760 ; 18.760 ; 19.039 ;
; A[4]       ; D[7]        ; 19.063 ; 18.781 ; 18.781 ; 19.063 ;
; A[4]       ; FL_ADDR[4]  ; 10.128 ;        ;        ; 10.128 ;
; A[4]       ; HEX1[0]     ; 11.915 ; 11.915 ; 11.915 ; 11.915 ;
; A[4]       ; HEX1[1]     ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; A[4]       ; HEX1[2]     ;        ; 11.867 ; 11.867 ;        ;
; A[4]       ; HEX1[3]     ; 11.891 ; 11.891 ; 11.891 ; 11.891 ;
; A[4]       ; HEX1[4]     ; 11.930 ;        ;        ; 11.930 ;
; A[4]       ; HEX1[5]     ; 11.932 ;        ;        ; 11.932 ;
; A[4]       ; HEX1[6]     ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; A[5]       ; D[0]        ; 14.988 ; 14.439 ; 14.439 ; 14.988 ;
; A[5]       ; D[1]        ; 15.596 ; 15.596 ; 15.596 ; 15.596 ;
; A[5]       ; D[2]        ; 14.983 ; 14.983 ; 14.983 ; 14.983 ;
; A[5]       ; D[3]        ; 14.305 ; 14.027 ; 14.027 ; 14.305 ;
; A[5]       ; D[4]        ; 14.360 ; 14.080 ; 14.080 ; 14.360 ;
; A[5]       ; D[5]        ; 15.318 ; 14.770 ; 14.770 ; 15.318 ;
; A[5]       ; D[6]        ; 15.363 ; 15.084 ; 15.084 ; 15.363 ;
; A[5]       ; D[7]        ; 15.387 ; 15.105 ; 15.105 ; 15.387 ;
; A[5]       ; FL_ADDR[5]  ; 9.619  ;        ;        ; 9.619  ;
; A[5]       ; HEX1[0]     ; 11.757 ; 11.757 ; 11.757 ; 11.757 ;
; A[5]       ; HEX1[1]     ; 11.722 ; 11.722 ; 11.722 ; 11.722 ;
; A[5]       ; HEX1[2]     ; 11.742 ;        ;        ; 11.742 ;
; A[5]       ; HEX1[3]     ; 11.749 ; 11.749 ; 11.749 ; 11.749 ;
; A[5]       ; HEX1[4]     ;        ; 11.780 ; 11.780 ;        ;
; A[5]       ; HEX1[5]     ; 11.782 ; 11.782 ; 11.782 ; 11.782 ;
; A[5]       ; HEX1[6]     ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; A[6]       ; D[0]        ; 15.373 ; 14.824 ; 14.824 ; 15.373 ;
; A[6]       ; D[1]        ; 15.981 ; 15.981 ; 15.981 ; 15.981 ;
; A[6]       ; D[2]        ; 15.368 ; 15.368 ; 15.368 ; 15.368 ;
; A[6]       ; D[3]        ; 14.690 ; 14.412 ; 14.412 ; 14.690 ;
; A[6]       ; D[4]        ; 14.745 ; 14.465 ; 14.465 ; 14.745 ;
; A[6]       ; D[5]        ; 15.703 ; 15.155 ; 15.155 ; 15.703 ;
; A[6]       ; D[6]        ; 15.748 ; 15.469 ; 15.469 ; 15.748 ;
; A[6]       ; D[7]        ; 15.772 ; 15.490 ; 15.490 ; 15.772 ;
; A[6]       ; FL_ADDR[6]  ; 10.749 ;        ;        ; 10.749 ;
; A[6]       ; HEX1[0]     ; 12.086 ; 12.086 ; 12.086 ; 12.086 ;
; A[6]       ; HEX1[1]     ; 12.052 ;        ;        ; 12.052 ;
; A[6]       ; HEX1[2]     ; 12.032 ; 12.032 ; 12.032 ; 12.032 ;
; A[6]       ; HEX1[3]     ; 12.066 ; 12.066 ; 12.066 ; 12.066 ;
; A[6]       ; HEX1[4]     ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; A[6]       ; HEX1[5]     ; 12.101 ; 12.101 ; 12.101 ; 12.101 ;
; A[6]       ; HEX1[6]     ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; A[7]       ; D[0]        ; 15.395 ; 14.846 ; 14.846 ; 15.395 ;
; A[7]       ; D[1]        ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; A[7]       ; D[2]        ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; A[7]       ; D[3]        ; 14.712 ; 14.434 ; 14.434 ; 14.712 ;
; A[7]       ; D[4]        ; 14.767 ; 14.487 ; 14.487 ; 14.767 ;
; A[7]       ; D[5]        ; 15.725 ; 15.177 ; 15.177 ; 15.725 ;
; A[7]       ; D[6]        ; 15.770 ; 15.491 ; 15.491 ; 15.770 ;
; A[7]       ; D[7]        ; 15.794 ; 15.512 ; 15.512 ; 15.794 ;
; A[7]       ; FL_ADDR[7]  ; 10.724 ;        ;        ; 10.724 ;
; A[7]       ; HEX1[0]     ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; A[7]       ; HEX1[1]     ; 11.718 ; 11.718 ; 11.718 ; 11.718 ;
; A[7]       ; HEX1[2]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; A[7]       ; HEX1[3]     ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; A[7]       ; HEX1[4]     ;        ; 11.762 ; 11.762 ;        ;
; A[7]       ; HEX1[5]     ; 11.765 ; 11.765 ; 11.765 ; 11.765 ;
; A[7]       ; HEX1[6]     ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; A[8]       ; D[0]        ; 15.157 ; 14.608 ; 14.608 ; 15.157 ;
; A[8]       ; D[1]        ; 15.368 ; 15.368 ; 15.368 ; 15.368 ;
; A[8]       ; D[2]        ; 15.008 ; 15.008 ; 15.008 ; 15.008 ;
; A[8]       ; D[3]        ; 14.474 ; 14.196 ; 14.196 ; 14.474 ;
; A[8]       ; D[4]        ; 14.529 ; 14.249 ; 14.249 ; 14.529 ;
; A[8]       ; D[5]        ; 15.311 ; 14.939 ; 14.939 ; 15.311 ;
; A[8]       ; D[6]        ; 15.361 ; 15.253 ; 15.253 ; 15.361 ;
; A[8]       ; D[7]        ; 15.556 ; 15.274 ; 15.274 ; 15.556 ;
; A[8]       ; FL_ADDR[8]  ; 10.067 ;        ;        ; 10.067 ;
; A[8]       ; HEX2[0]     ; 12.529 ; 12.529 ; 12.529 ; 12.529 ;
; A[8]       ; HEX2[1]     ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; A[8]       ; HEX2[2]     ;        ; 12.572 ; 12.572 ;        ;
; A[8]       ; HEX2[3]     ; 11.690 ; 11.690 ; 11.690 ; 11.690 ;
; A[8]       ; HEX2[4]     ; 12.443 ;        ;        ; 12.443 ;
; A[8]       ; HEX2[5]     ; 12.023 ;        ;        ; 12.023 ;
; A[8]       ; HEX2[6]     ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
; A[8]       ; LEDG[0]     ; 10.559 ;        ;        ; 10.559 ;
; A[9]       ; D[0]        ; 15.995 ; 15.440 ; 15.440 ; 15.995 ;
; A[9]       ; D[1]        ; 16.246 ; 16.246 ; 16.246 ; 16.246 ;
; A[9]       ; D[2]        ; 15.829 ; 15.829 ; 15.829 ; 15.829 ;
; A[9]       ; D[3]        ; 15.312 ; 15.028 ; 15.028 ; 15.312 ;
; A[9]       ; D[4]        ; 15.367 ; 15.081 ; 15.081 ; 15.367 ;
; A[9]       ; D[5]        ; 16.189 ; 15.771 ; 15.771 ; 16.189 ;
; A[9]       ; D[6]        ; 16.239 ; 16.085 ; 16.085 ; 16.239 ;
; A[9]       ; D[7]        ; 16.394 ; 16.106 ; 16.106 ; 16.394 ;
; A[9]       ; FL_ADDR[9]  ; 10.266 ;        ;        ; 10.266 ;
; A[9]       ; HEX2[0]     ; 12.996 ; 12.996 ; 12.996 ; 12.996 ;
; A[9]       ; HEX2[1]     ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; A[9]       ; HEX2[2]     ; 13.045 ;        ;        ; 13.045 ;
; A[9]       ; HEX2[3]     ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; A[9]       ; HEX2[4]     ;        ; 12.873 ; 12.873 ;        ;
; A[9]       ; HEX2[5]     ; 12.491 ; 12.491 ; 12.491 ; 12.491 ;
; A[9]       ; HEX2[6]     ; 13.349 ; 13.349 ; 13.349 ; 13.349 ;
; A[9]       ; LEDG[1]     ; 10.326 ;        ;        ; 10.326 ;
; A[10]      ; D[0]        ; 15.855 ; 15.646 ; 15.646 ; 15.855 ;
; A[10]      ; D[1]        ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; A[10]      ; D[2]        ; 15.491 ; 15.491 ; 15.491 ; 15.491 ;
; A[10]      ; D[3]        ; 15.423 ; 15.234 ; 15.234 ; 15.423 ;
; A[10]      ; D[4]        ; 15.423 ; 15.287 ; 15.287 ; 15.423 ;
; A[10]      ; D[5]        ; 15.794 ; 15.794 ; 15.794 ; 15.794 ;
; A[10]      ; D[6]        ; 15.844 ; 15.844 ; 15.844 ; 15.844 ;
; A[10]      ; D[7]        ; 16.123 ; 16.123 ; 16.123 ; 16.123 ;
; A[10]      ; FL_ADDR[10] ; 10.900 ;        ;        ; 10.900 ;
; A[10]      ; HEX2[0]     ; 12.814 ; 12.814 ; 12.814 ; 12.814 ;
; A[10]      ; HEX2[1]     ; 11.969 ;        ;        ; 11.969 ;
; A[10]      ; HEX2[2]     ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; A[10]      ; HEX2[3]     ; 11.976 ; 11.976 ; 11.976 ; 11.976 ;
; A[10]      ; HEX2[4]     ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; A[10]      ; HEX2[5]     ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; A[10]      ; HEX2[6]     ; 13.161 ; 13.161 ; 13.161 ; 13.161 ;
; A[10]      ; LEDG[2]     ; 9.917  ;        ;        ; 9.917  ;
; A[12]      ; D[0]        ; 13.526 ; 13.526 ; 13.526 ; 13.526 ;
; A[12]      ; D[1]        ; 13.522 ; 13.522 ; 13.522 ; 13.522 ;
; A[12]      ; D[2]        ; 13.162 ; 13.162 ; 13.162 ; 13.162 ;
; A[12]      ; D[3]        ; 13.094 ; 13.094 ; 13.094 ; 13.094 ;
; A[12]      ; D[4]        ; 13.094 ; 13.094 ; 13.094 ; 13.094 ;
; A[12]      ; D[5]        ; 13.465 ; 13.465 ; 13.465 ; 13.465 ;
; A[12]      ; D[6]        ; 13.515 ; 13.515 ; 13.515 ; 13.515 ;
; A[12]      ; D[7]        ; 13.794 ; 13.794 ; 13.794 ; 13.794 ;
; A[12]      ; FL_ADDR[12] ; 10.205 ;        ;        ; 10.205 ;
; A[12]      ; HEX3[0]     ; 13.884 ; 13.884 ; 13.884 ; 13.884 ;
; A[12]      ; HEX3[1]     ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; A[12]      ; HEX3[2]     ;        ; 14.189 ; 14.189 ;        ;
; A[12]      ; HEX3[3]     ; 13.010 ; 13.010 ; 13.010 ; 13.010 ;
; A[12]      ; HEX3[4]     ; 12.656 ;        ;        ; 12.656 ;
; A[12]      ; HEX3[5]     ; 13.028 ;        ;        ; 13.028 ;
; A[12]      ; HEX3[6]     ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; A[12]      ; LEDG[4]     ; 11.094 ;        ;        ; 11.094 ;
; A[13]      ; D[0]        ; 13.198 ; 12.649 ; 12.649 ; 13.198 ;
; A[13]      ; D[1]        ; 13.481 ; 13.481 ; 13.481 ; 13.481 ;
; A[13]      ; D[2]        ; 13.121 ; 13.121 ; 13.121 ; 13.121 ;
; A[13]      ; D[3]        ; 12.515 ; 12.237 ; 12.237 ; 12.515 ;
; A[13]      ; D[4]        ; 12.570 ; 12.290 ; 12.290 ; 12.570 ;
; A[13]      ; D[5]        ; 13.424 ; 12.980 ; 12.980 ; 13.424 ;
; A[13]      ; D[6]        ; 13.474 ; 13.294 ; 13.294 ; 13.474 ;
; A[13]      ; D[7]        ; 13.597 ; 13.315 ; 13.315 ; 13.597 ;
; A[13]      ; FL_ADDR[13] ; 12.838 ; 12.838 ; 12.838 ; 12.838 ;
; A[13]      ; FL_ADDR[14] ; 13.355 ; 13.355 ; 13.355 ; 13.355 ;
; A[13]      ; FL_ADDR[15] ; 13.344 ; 13.344 ; 13.344 ; 13.344 ;
; A[13]      ; FL_ADDR[16] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; A[13]      ; FL_ADDR[17] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; A[13]      ; FL_ADDR[18] ; 13.409 ; 13.409 ; 13.409 ; 13.409 ;
; A[13]      ; FL_ADDR[19] ; 13.162 ; 13.162 ; 13.162 ; 13.162 ;
; A[13]      ; FL_ADDR[20] ; 13.566 ; 13.566 ; 13.566 ; 13.566 ;
; A[13]      ; FL_ADDR[21] ; 13.373 ; 13.373 ; 13.373 ; 13.373 ;
; A[13]      ; HEX3[0]     ; 14.006 ; 14.006 ; 14.006 ; 14.006 ;
; A[13]      ; HEX3[1]     ; 13.407 ; 13.407 ; 13.407 ; 13.407 ;
; A[13]      ; HEX3[2]     ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; A[13]      ; HEX3[3]     ; 13.132 ; 13.132 ; 13.132 ; 13.132 ;
; A[13]      ; HEX3[4]     ; 12.778 ; 12.778 ; 12.778 ; 12.778 ;
; A[13]      ; HEX3[5]     ; 13.155 ; 13.155 ; 13.155 ; 13.155 ;
; A[13]      ; HEX3[6]     ; 13.331 ; 13.331 ; 13.331 ; 13.331 ;
; A[13]      ; LEDG[5]     ; 9.911  ;        ;        ; 9.911  ;
; A[14]      ; D[0]        ; 13.269 ; 12.720 ; 12.720 ; 13.269 ;
; A[14]      ; D[1]        ; 13.552 ; 13.552 ; 13.552 ; 13.552 ;
; A[14]      ; D[2]        ; 13.192 ; 13.192 ; 13.192 ; 13.192 ;
; A[14]      ; D[3]        ; 12.586 ; 12.308 ; 12.308 ; 12.586 ;
; A[14]      ; D[4]        ; 12.641 ; 12.361 ; 12.361 ; 12.641 ;
; A[14]      ; D[5]        ; 13.495 ; 13.051 ; 13.051 ; 13.495 ;
; A[14]      ; D[6]        ; 13.545 ; 13.365 ; 13.365 ; 13.545 ;
; A[14]      ; D[7]        ; 13.668 ; 13.386 ; 13.386 ; 13.668 ;
; A[14]      ; FL_ADDR[14] ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; A[14]      ; FL_ADDR[15] ; 14.712 ; 14.712 ; 14.712 ; 14.712 ;
; A[14]      ; FL_ADDR[16] ; 14.765 ; 14.765 ; 14.765 ; 14.765 ;
; A[14]      ; FL_ADDR[17] ; 15.322 ; 15.322 ; 15.322 ; 15.322 ;
; A[14]      ; FL_ADDR[18] ; 14.402 ; 14.402 ; 14.402 ; 14.402 ;
; A[14]      ; FL_ADDR[19] ; 13.914 ; 13.914 ; 13.914 ; 13.914 ;
; A[14]      ; FL_ADDR[20] ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; A[14]      ; FL_ADDR[21] ; 13.788 ; 13.788 ; 13.788 ; 13.788 ;
; A[14]      ; HEX3[0]     ; 15.741 ; 15.741 ; 15.741 ; 15.741 ;
; A[14]      ; HEX3[1]     ; 15.142 ; 15.142 ; 15.142 ; 15.142 ;
; A[14]      ; HEX3[2]     ; 16.078 ; 16.078 ; 16.078 ; 16.078 ;
; A[14]      ; HEX3[3]     ; 14.867 ; 14.867 ; 14.867 ; 14.867 ;
; A[14]      ; HEX3[4]     ; 14.514 ; 14.514 ; 14.514 ; 14.514 ;
; A[14]      ; HEX3[5]     ; 14.890 ; 14.890 ; 14.890 ; 14.890 ;
; A[14]      ; HEX3[6]     ; 15.067 ; 15.067 ; 15.067 ; 15.067 ;
; A[14]      ; LEDG[6]     ; 10.370 ;        ;        ; 10.370 ;
; A[15]      ; D[0]        ; 14.135 ; 14.684 ; 14.684 ; 14.135 ;
; A[15]      ; D[1]        ; 14.967 ; 14.967 ; 14.967 ; 14.967 ;
; A[15]      ; D[2]        ; 14.607 ; 14.607 ; 14.607 ; 14.607 ;
; A[15]      ; D[3]        ; 13.723 ; 14.001 ; 14.001 ; 13.723 ;
; A[15]      ; D[4]        ; 13.776 ; 14.056 ; 14.056 ; 13.776 ;
; A[15]      ; D[5]        ; 14.466 ; 14.910 ; 14.910 ; 14.466 ;
; A[15]      ; D[6]        ; 14.780 ; 14.960 ; 14.960 ; 14.780 ;
; A[15]      ; D[7]        ; 14.801 ; 15.083 ; 15.083 ; 14.801 ;
; A[15]      ; LEDG[7]     ; 10.316 ;        ;        ; 10.316 ;
; FL_DQ[0]   ; D[0]        ; 12.046 ;        ;        ; 12.046 ;
; FL_DQ[1]   ; D[1]        ; 13.742 ; 13.742 ; 13.742 ; 13.742 ;
; FL_DQ[2]   ; D[2]        ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; FL_DQ[3]   ; D[3]        ; 11.537 ;        ;        ; 11.537 ;
; FL_DQ[4]   ; D[4]        ; 11.690 ;        ;        ; 11.690 ;
; FL_DQ[5]   ; D[5]        ; 11.978 ;        ;        ; 11.978 ;
; FL_DQ[6]   ; D[6]        ; 12.477 ;        ;        ; 12.477 ;
; FL_DQ[7]   ; D[7]        ; 12.258 ;        ;        ; 12.258 ;
; RD_n       ; D[0]        ; 11.272 ; 11.272 ; 11.272 ; 11.272 ;
; RD_n       ; D[1]        ; 11.268 ; 11.268 ; 11.268 ; 11.268 ;
; RD_n       ; D[2]        ; 10.908 ; 10.908 ; 10.908 ; 10.908 ;
; RD_n       ; D[3]        ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; RD_n       ; D[4]        ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; RD_n       ; D[5]        ; 11.211 ; 11.211 ; 11.211 ; 11.211 ;
; RD_n       ; D[6]        ; 11.261 ; 11.261 ; 11.261 ; 11.261 ;
; RD_n       ; D[7]        ; 11.540 ; 11.540 ; 11.540 ; 11.540 ;
; RD_n       ; FL_OE_N     ; 10.055 ;        ;        ; 10.055 ;
; SLTSL_n    ; BUSDIR_n    ; 12.380 ;        ;        ; 12.380 ;
; SLTSL_n    ; D[0]        ; 11.198 ; 11.198 ; 11.198 ; 11.198 ;
; SLTSL_n    ; D[1]        ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; SLTSL_n    ; D[2]        ; 10.834 ; 10.834 ; 10.834 ; 10.834 ;
; SLTSL_n    ; D[3]        ; 10.766 ; 10.766 ; 10.766 ; 10.766 ;
; SLTSL_n    ; D[4]        ; 10.766 ; 10.766 ; 10.766 ; 10.766 ;
; SLTSL_n    ; D[5]        ; 11.137 ; 11.137 ; 11.137 ; 11.137 ;
; SLTSL_n    ; D[6]        ; 11.187 ; 11.187 ; 11.187 ; 11.187 ;
; SLTSL_n    ; D[7]        ; 11.466 ; 11.466 ; 11.466 ; 11.466 ;
; SLTSL_n    ; FL_ADDR[14] ; 16.294 ; 16.294 ; 16.294 ; 16.294 ;
; SLTSL_n    ; FL_ADDR[15] ; 15.858 ; 15.858 ; 15.858 ; 15.858 ;
; SLTSL_n    ; FL_ADDR[16] ; 15.916 ; 15.916 ; 15.916 ; 15.916 ;
; SLTSL_n    ; FL_ADDR[17] ; 16.741 ; 16.741 ; 16.741 ; 16.741 ;
; SLTSL_n    ; FL_ADDR[18] ; 15.555 ; 15.555 ; 15.555 ; 15.555 ;
; SLTSL_n    ; FL_ADDR[19] ; 15.625 ; 15.625 ; 15.625 ; 15.625 ;
; SLTSL_n    ; FL_ADDR[20] ; 15.948 ; 15.948 ; 15.948 ; 15.948 ;
; SLTSL_n    ; FL_ADDR[21] ; 15.330 ; 15.330 ; 15.330 ; 15.330 ;
; SLTSL_n    ; FL_CE_N     ; 13.476 ;        ;        ; 13.476 ;
; SLTSL_n    ; HEX3[0]     ; 17.254 ; 17.254 ; 17.254 ; 17.254 ;
; SLTSL_n    ; HEX3[1]     ; 16.655 ; 16.655 ; 16.655 ; 16.655 ;
; SLTSL_n    ; HEX3[2]     ; 17.591 ; 17.591 ; 17.591 ; 17.591 ;
; SLTSL_n    ; HEX3[3]     ; 16.380 ; 16.380 ; 16.380 ; 16.380 ;
; SLTSL_n    ; HEX3[4]     ; 16.027 ; 16.027 ; 16.027 ; 16.027 ;
; SLTSL_n    ; HEX3[5]     ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; SLTSL_n    ; HEX3[6]     ; 16.580 ; 16.580 ; 16.580 ; 16.580 ;
; SLTSL_n    ; LEDR[9]     ;        ; 12.938 ; 12.938 ;        ;
; SW[0]      ; D[1]        ;        ; 7.227  ; 7.227  ;        ;
; SW[1]      ; D[1]        ; 7.910  ; 7.910  ; 7.910  ; 7.910  ;
; SW[2]      ; D[2]        ;        ; 6.639  ; 6.639  ;        ;
; SW[3]      ; D[2]        ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; SW[8]      ; FL_ADDR[13] ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; SW[8]      ; FL_ADDR[14] ; 9.519  ; 9.519  ; 9.519  ; 9.519  ;
; SW[8]      ; FL_ADDR[15] ; 9.431  ; 9.431  ; 9.431  ; 9.431  ;
; SW[8]      ; FL_ADDR[16] ; 9.913  ; 9.913  ; 9.913  ; 9.913  ;
; SW[8]      ; FL_ADDR[17] ; 10.376 ; 10.376 ; 10.376 ; 10.376 ;
; SW[8]      ; FL_ADDR[18] ; 9.160  ; 9.160  ; 9.160  ; 9.160  ;
; SW[8]      ; FL_ADDR[19] ; 9.266  ; 9.266  ; 9.266  ; 9.266  ;
; SW[8]      ; FL_ADDR[20] ; 9.670  ; 9.670  ; 9.670  ; 9.670  ;
; SW[8]      ; FL_ADDR[21] ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; SW[8]      ; HEX3[0]     ; 10.479 ; 10.479 ; 10.479 ; 10.479 ;
; SW[8]      ; HEX3[1]     ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; SW[8]      ; HEX3[2]     ; 10.816 ; 10.816 ; 10.816 ; 10.816 ;
; SW[8]      ; HEX3[3]     ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; SW[8]      ; HEX3[4]     ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; SW[8]      ; HEX3[5]     ; 9.628  ; 9.628  ; 9.628  ; 9.628  ;
; SW[8]      ; HEX3[6]     ; 9.805  ; 9.805  ; 9.805  ; 9.805  ;
; SW[9]      ; BUSDIR_n    ;        ; 9.368  ; 9.368  ;        ;
; SW[9]      ; D[0]        ; 8.222  ; 8.222  ; 8.222  ; 8.222  ;
; SW[9]      ; D[1]        ; 8.218  ; 8.218  ; 8.218  ; 8.218  ;
; SW[9]      ; D[2]        ; 7.858  ; 7.858  ; 7.858  ; 7.858  ;
; SW[9]      ; D[3]        ; 7.790  ; 7.790  ; 7.790  ; 7.790  ;
; SW[9]      ; D[4]        ; 7.790  ; 7.790  ; 7.790  ; 7.790  ;
; SW[9]      ; D[5]        ; 8.161  ; 8.161  ; 8.161  ; 8.161  ;
; SW[9]      ; D[6]        ; 8.211  ; 8.211  ; 8.211  ; 8.211  ;
; SW[9]      ; D[7]        ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; SW[9]      ; FL_ADDR[14] ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; SW[9]      ; FL_ADDR[15] ; 12.846 ; 12.846 ; 12.846 ; 12.846 ;
; SW[9]      ; FL_ADDR[16] ; 12.904 ; 12.904 ; 12.904 ; 12.904 ;
; SW[9]      ; FL_ADDR[17] ; 13.729 ; 13.729 ; 13.729 ; 13.729 ;
; SW[9]      ; FL_ADDR[18] ; 12.543 ; 12.543 ; 12.543 ; 12.543 ;
; SW[9]      ; FL_ADDR[19] ; 12.613 ; 12.613 ; 12.613 ; 12.613 ;
; SW[9]      ; FL_ADDR[20] ; 12.936 ; 12.936 ; 12.936 ; 12.936 ;
; SW[9]      ; FL_ADDR[21] ; 12.318 ; 12.318 ; 12.318 ; 12.318 ;
; SW[9]      ; FL_CE_N     ;        ; 10.464 ; 10.464 ;        ;
; SW[9]      ; HEX3[0]     ; 14.242 ; 14.242 ; 14.242 ; 14.242 ;
; SW[9]      ; HEX3[1]     ; 13.643 ; 13.643 ; 13.643 ; 13.643 ;
; SW[9]      ; HEX3[2]     ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; SW[9]      ; HEX3[3]     ; 13.368 ; 13.368 ; 13.368 ; 13.368 ;
; SW[9]      ; HEX3[4]     ; 13.015 ; 13.015 ; 13.015 ; 13.015 ;
; SW[9]      ; HEX3[5]     ; 13.391 ; 13.391 ; 13.391 ; 13.391 ;
; SW[9]      ; HEX3[6]     ; 13.568 ; 13.568 ; 13.568 ; 13.568 ;
; SW[9]      ; LEDR[9]     ; 9.926  ;        ;        ; 9.926  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[11]      ; 11.227 ;      ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 11.659 ;      ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 11.655 ;      ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 11.295 ;      ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 11.227 ;      ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 11.227 ;      ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 11.598 ;      ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 11.648 ;      ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 11.927 ;      ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 8.924  ;      ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 9.356  ;      ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 9.352  ;      ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 8.992  ;      ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 8.924  ;      ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 8.924  ;      ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 9.295  ;      ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 9.345  ;      ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 9.624  ;      ; Fall       ; A[11]           ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[11]      ; 8.924 ;      ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 9.356 ;      ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 9.352 ;      ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 8.992 ;      ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 8.924 ;      ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 8.924 ;      ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 9.295 ;      ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 9.345 ;      ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 9.624 ;      ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 8.924 ;      ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 9.356 ;      ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 9.352 ;      ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 8.992 ;      ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 8.924 ;      ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 8.924 ;      ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 9.295 ;      ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 9.345 ;      ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 9.624 ;      ; Fall       ; A[11]           ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[11]      ; 11.227    ;           ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 11.659    ;           ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 11.655    ;           ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 11.295    ;           ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 11.227    ;           ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 11.227    ;           ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 11.598    ;           ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 11.648    ;           ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 11.927    ;           ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 8.924     ;           ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 9.356     ;           ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 9.352     ;           ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 8.992     ;           ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 8.924     ;           ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 8.924     ;           ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 9.295     ;           ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 9.345     ;           ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 9.624     ;           ; Fall       ; A[11]           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[11]      ; 8.924     ;           ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 9.356     ;           ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 9.352     ;           ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 8.992     ;           ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 8.924     ;           ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 8.924     ;           ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 9.295     ;           ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 9.345     ;           ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 9.624     ;           ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 8.924     ;           ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 9.356     ;           ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 9.352     ;           ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 8.992     ;           ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 8.924     ;           ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 8.924     ;           ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 9.295     ;           ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 9.345     ;           ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 9.624     ;           ; Fall       ; A[11]           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; i_clock|altpll_component|pll|clk[0] ; -3.254 ; -61.061       ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; i_clock|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+-------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Fast Model Recovery Summary                                  ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; A[11]                               ; 3.620  ; 0.000         ;
; i_clock|altpll_component|pll|clk[0] ; 39.227 ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Removal Summary                                   ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; A[11]                               ; -2.759 ; -24.679       ;
; i_clock|altpll_component|pll|clk[0] ; 0.653  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; A[11]                               ; -1.222 ; -28.222       ;
; CLOCK_50                            ; 10.000 ; 0.000         ;
; i_clock|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clock|altpll_component|pll|clk[0]'                                                                                                                                    ;
+--------+--------------------------------+-----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                     ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -3.254 ; spi:portaspi|start_s           ; spi:portaspi|ff_q           ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.809     ; 0.477      ;
; -3.238 ; spi:portaspi|start_s           ; spi:portaspi|wait_n_s       ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.809     ; 0.461      ;
; -3.232 ; spi:portaspi|spi_data_buf_s[7] ; spi:portaspi|shift_reg_s[8] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.440      ;
; -3.188 ; spi:portaspi|spi_data_buf_s[3] ; spi:portaspi|shift_reg_s[4] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.396      ;
; -3.187 ; spi:portaspi|spi_data_buf_s[4] ; spi:portaspi|shift_reg_s[5] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.395      ;
; -3.186 ; spi:portaspi|spi_data_buf_s[6] ; spi:portaspi|shift_reg_s[7] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.394      ;
; -3.185 ; spi:portaspi|spi_data_buf_s[2] ; spi:portaspi|shift_reg_s[3] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.393      ;
; -3.185 ; spi:portaspi|spi_data_buf_s[5] ; spi:portaspi|shift_reg_s[6] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.393      ;
; -3.184 ; spi:portaspi|spi_data_buf_s[1] ; spi:portaspi|shift_reg_s[2] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.392      ;
; -3.182 ; spi:portaspi|spi_data_buf_s[0] ; spi:portaspi|shift_reg_s[1] ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -3.824     ; 0.390      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[0]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[1]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[2]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[3]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[4]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[5]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[6]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[7]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[9]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[11]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[12]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[13]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[14]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[15]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[10]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.815 ; A[11]                          ; tmr_cnt_q[8]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 0.500        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[0]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[1]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[2]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[3]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[4]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[5]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[6]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[7]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[9]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[11]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[12]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[13]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[14]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[15]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[10]               ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; -1.315 ; A[11]                          ; tmr_cnt_q[8]                ; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 1.000        ; -0.259     ; 2.088      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[12]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[13]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[14]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[15]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[10]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.920 ; tmr_cnt_q[14]                  ; tmr_cnt_q[8]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.112      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[12]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[13]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[14]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[15]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[10]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.951 ; tmr_cnt_q[12]                  ; tmr_cnt_q[8]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.081      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[12]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[13]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[14]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[15]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[10]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.970 ; tmr_cnt_q[13]                  ; tmr_cnt_q[8]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.062      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[0]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[1]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[2]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[3]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[4]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[5]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[6]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[7]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[9]                ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
; 37.997 ; tmr_cnt_q[10]                  ; tmr_cnt_q[11]               ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.035      ;
+--------+--------------------------------+-----------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clock|altpll_component|pll|clk[0]'                                                                                                                                         ;
+-------+---------------------------------+---------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[0]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[1]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi:portaspi|count_q[3]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi:portaspi|spi_clk_out_s      ; spi:portaspi|spi_clk_out_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; spi:portaspi|wait_n_s           ; spi:portaspi|wait_n_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; tmr_cnt_q[15]                   ; tmr_cnt_q[15]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[0]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[1]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; spi:portaspi|count_q[1]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.265 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|state_s.s_done     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; spi:portaspi|prev_spi_clk_s     ; spi:portaspi|spi_clk_out_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.325 ; spi:portaspi|state_s.s_cleaning ; spi:portaspi|state_s.s_running  ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.330 ; spi:portaspi|ff_q               ; spi:portaspi|state_s.s_cleaning ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|prev_spi_clk_s     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.486      ;
; 0.346 ; spi:portaspi|state_s.s_done     ; spi:portaspi|state_s.s_idle     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.498      ;
; 0.355 ; tmr_cnt_q[0]                    ; tmr_cnt_q[0]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; tmr_cnt_q[1]                    ; tmr_cnt_q[1]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; tmr_cnt_q[2]                    ; tmr_cnt_q[2]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; tmr_cnt_q[9]                    ; tmr_cnt_q[9]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; tmr_cnt_q[11]                   ; tmr_cnt_q[11]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; tmr_cnt_q[4]                    ; tmr_cnt_q[4]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tmr_cnt_q[7]                    ; tmr_cnt_q[7]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tmr_cnt_q[13]                   ; tmr_cnt_q[13]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tmr_cnt_q[14]                   ; tmr_cnt_q[14]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|shift_reg_s[2]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|shift_reg_s[4]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|shift_reg_s[5]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|shift_reg_s[8]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|shift_reg_s[7]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_out_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; spi:portaspi|count_q[0]         ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; tmr_cnt_q[3]                    ; tmr_cnt_q[3]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; tmr_cnt_q[10]                   ; tmr_cnt_q[10]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; tmr_cnt_q[8]                    ; tmr_cnt_q[8]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; tmr_cnt_q[5]                    ; tmr_cnt_q[5]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; tmr_cnt_q[6]                    ; tmr_cnt_q[6]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; tmr_cnt_q[12]                   ; tmr_cnt_q[12]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.378 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|shift_reg_s[3]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|shift_reg_s[6]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; spi:portaspi|count_q[2]         ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.391 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; spi:portaspi|state_s.s_idle     ; spi:portaspi|state_s.s_cleaning ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.544      ;
; 0.410 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|spi_data_q[0]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.562      ;
; 0.413 ; spi:portaspi|shift_reg_s[6]     ; spi:portaspi|spi_data_q[6]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.419 ; spi:portaspi|shift_reg_s[7]     ; spi:portaspi|spi_data_q[7]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.431 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[1]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[2]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; spi:portaspi|state_s.s_running  ; spi:portaspi|count_q[3]         ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.583      ;
; 0.435 ; spi:portaspi|shift_reg_s[0]     ; spi:portaspi|shift_reg_s[1]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.587      ;
; 0.437 ; spi:portaspi|state_s.s_done     ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.444 ; spi:portaspi|count_q[3]         ; spi:portaspi|state_s.s_done     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.448 ; spi:portaspi|ff_q               ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.457 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[8]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.603      ;
; 0.464 ; spi:portaspi|spi_clk_buf_s      ; spi:portaspi|spi_clk_buf_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.616      ;
; 0.492 ; spi:portaspi|state_s.s_running  ; spi:portaspi|wait_n_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.644      ;
; 0.493 ; tmr_cnt_q[0]                    ; tmr_cnt_q[1]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; tmr_cnt_q[1]                    ; tmr_cnt_q[2]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; spi:portaspi|shift_reg_s[4]     ; spi:portaspi|spi_data_q[4]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; tmr_cnt_q[2]                    ; tmr_cnt_q[3]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; tmr_cnt_q[9]                    ; tmr_cnt_q[10]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; tmr_cnt_q[11]                   ; tmr_cnt_q[12]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; spi:portaspi|shift_reg_s[5]     ; spi:portaspi|spi_data_q[5]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; tmr_cnt_q[14]                   ; tmr_cnt_q[15]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; tmr_cnt_q[13]                   ; tmr_cnt_q[14]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; tmr_cnt_q[4]                    ; tmr_cnt_q[5]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; spi:portaspi|shift_reg_s[3]     ; spi:portaspi|spi_data_q[3]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.507 ; spi:portaspi|state_s.s_running  ; spi:portaspi|state_s.s_done     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; tmr_cnt_q[8]                    ; tmr_cnt_q[9]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; tmr_cnt_q[10]                   ; tmr_cnt_q[11]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; tmr_cnt_q[3]                    ; tmr_cnt_q[4]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; tmr_cnt_q[6]                    ; tmr_cnt_q[7]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; tmr_cnt_q[12]                   ; tmr_cnt_q[13]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; tmr_cnt_q[5]                    ; tmr_cnt_q[6]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; tmr_cnt_q[0]                    ; tmr_cnt_q[2]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; tmr_cnt_q[1]                    ; tmr_cnt_q[3]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; tmr_cnt_q[9]                    ; tmr_cnt_q[11]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; tmr_cnt_q[2]                    ; tmr_cnt_q[4]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; tmr_cnt_q[11]                   ; tmr_cnt_q[13]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; spi:portaspi|state_s.s_running  ; spi:portaspi|spi_clk_buf_s      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; tmr_cnt_q[13]                   ; tmr_cnt_q[15]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; tmr_cnt_q[4]                    ; tmr_cnt_q[6]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; spi:portaspi|shift_reg_s[1]     ; spi:portaspi|spi_data_q[1]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 0.704      ;
; 0.543 ; spi:portaspi|shift_reg_s[2]     ; spi:portaspi|spi_data_q[2]      ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 0.706      ;
; 0.546 ; tmr_cnt_q[8]                    ; tmr_cnt_q[10]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; tmr_cnt_q[10]                   ; tmr_cnt_q[12]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; tmr_cnt_q[3]                    ; tmr_cnt_q[5]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; tmr_cnt_q[12]                   ; tmr_cnt_q[14]                   ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; tmr_cnt_q[5]                    ; tmr_cnt_q[7]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; spi:portaspi|ff_clr_s           ; spi:portaspi|ff_clr_s           ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.700      ;
; 0.554 ; tmr_cnt_q[7]                    ; tmr_cnt_q[8]                    ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[5]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.703      ;
; 0.558 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[4]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.704      ;
; 0.558 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[6]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.704      ;
; 0.559 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[3]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.705      ;
; 0.561 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[2]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.707      ;
; 0.561 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[7]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.707      ;
; 0.561 ; spi:portaspi|state_s.s_running  ; spi:portaspi|shift_reg_s[1]     ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.707      ;
+-------+---------------------------------+---------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[11]'                                                                                                                                ;
+-------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.620 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.818      ; 1.230      ;
; 3.639 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 1.000        ; 3.809      ; 1.202      ;
+-------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_clock|altpll_component|pll|clk[0]'                                                                                                              ;
+--------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 39.227 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
+--------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[11]'                                                                                                                                  ;
+--------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -2.759 ; spi:portaspi|ff_clr_s ; spi:portaspi|start_s           ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.809      ; 1.202      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[2] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[1] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[0] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[3] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[4] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[5] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[6] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
; -2.740 ; spi:portaspi|ff_clr_s ; spi:portaspi|spi_data_buf_s[7] ; i_clock|altpll_component|pll|clk[0] ; A[11]       ; 0.000        ; 3.818      ; 1.230      ;
+--------+-----------------------+--------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_clock|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node           ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.653 ; spi:portaspi|ff_clr_s ; spi:portaspi|ff_q ; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
+-------+-----------------------+-------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[11]'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[11] ; Rise       ; A[11]                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank2_q[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank2_q[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Fall       ; sd_sel_q[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Fall       ; sd_sel_q[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Fall       ; sd_sel_q[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Fall       ; sd_sel_q[1]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|spi_data_buf_s[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[11] ; Rise       ; spi:portaspi|start_s               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[11] ; Rise       ; spi:portaspi|start_s               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; A[11]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; A[11]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; Equal4~3|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; Equal4~3|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; Equal4~3|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; Equal4~3|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_cs_s~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|spi_data_buf_s[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|spi_data_buf_s[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; portaspi|start_s|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; portaspi|start_s|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[11] ; Rise       ; rom_bank1_q[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[11] ; Rise       ; rom_bank1_q[6]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; i_clock|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clock|altpll_component|pll|clk[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[0]                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[0]                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[1]                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[1]                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[2]                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[2]                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[3]                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|count_q[3]                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_clr_s                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_clr_s                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_q                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|ff_q                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|prev_spi_clk_s                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|prev_spi_clk_s                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[0]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[0]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[1]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[1]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[2]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[2]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[3]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[3]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[4]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[4]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[5]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[5]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[6]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[6]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[7]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[7]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[8]                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|shift_reg_s[8]                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_buf_s                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_buf_s                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_out_s                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_clk_out_s                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[0]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[0]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[1]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[1]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[2]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[2]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[3]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[3]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[4]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[4]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[5]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[5]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[6]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[6]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[7]                      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|spi_data_q[7]                      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_cleaning                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_cleaning                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_done                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_done                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_idle                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_idle                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_running                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|state_s.s_running                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|wait_n_s                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; spi:portaspi|wait_n_s                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[0]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[0]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[10]                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[10]                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[11]                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[11]                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[12]                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[12]                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[13]                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[13]                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[14]                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[14]                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[15]                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[15]                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[1]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[1]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[2]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[2]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[3]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[3]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[4]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[4]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[5]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[5]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[6]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[6]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[7]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[7]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[8]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[8]                                    ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[9]                                    ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; tmr_cnt_q[9]                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|inclk[0] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; i_clock|altpll_component|_clk0~clkctrl|outclk   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; i_clock|altpll_component|pll|clk[0] ; Rise       ; portaspi|count_q[0]|clk                         ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; i_clock|altpll_component|pll|clk[0] ; Rise       ; portaspi|count_q[0]|clk                         ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+-----------+------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+------------+-------+-------+------------+-------------------------------------+
; A[*]      ; A[11]      ; 2.476 ; 2.476 ; Rise       ; A[11]                               ;
;  A[12]    ; A[11]      ; 2.476 ; 2.476 ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 2.525 ; 2.525 ; Rise       ; A[11]                               ;
;  D[0]     ; A[11]      ; 1.929 ; 1.929 ; Rise       ; A[11]                               ;
;  D[1]     ; A[11]      ; 2.015 ; 2.015 ; Rise       ; A[11]                               ;
;  D[2]     ; A[11]      ; 2.203 ; 2.203 ; Rise       ; A[11]                               ;
;  D[3]     ; A[11]      ; 1.945 ; 1.945 ; Rise       ; A[11]                               ;
;  D[4]     ; A[11]      ; 1.995 ; 1.995 ; Rise       ; A[11]                               ;
;  D[5]     ; A[11]      ; 2.059 ; 2.059 ; Rise       ; A[11]                               ;
;  D[6]     ; A[11]      ; 2.345 ; 2.345 ; Rise       ; A[11]                               ;
;  D[7]     ; A[11]      ; 2.525 ; 2.525 ; Rise       ; A[11]                               ;
; RD_n      ; A[11]      ; 0.293 ; 0.293 ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 0.184 ; 0.184 ; Fall       ; A[11]                               ;
;  D[0]     ; A[11]      ; 0.073 ; 0.073 ; Fall       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.184 ; 0.184 ; Fall       ; A[11]                               ;
; A[*]      ; CLOCK_50   ; 7.055 ; 7.055 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[0]     ; CLOCK_50   ; 4.311 ; 4.311 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[1]     ; CLOCK_50   ; 6.778 ; 6.778 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[2]     ; CLOCK_50   ; 6.863 ; 6.863 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[3]     ; CLOCK_50   ; 7.055 ; 7.055 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[4]     ; CLOCK_50   ; 6.983 ; 6.983 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[5]     ; CLOCK_50   ; 5.443 ; 5.443 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[6]     ; CLOCK_50   ; 5.590 ; 5.590 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[7]     ; CLOCK_50   ; 5.603 ; 5.603 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[8]     ; CLOCK_50   ; 5.484 ; 5.484 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[9]     ; CLOCK_50   ; 5.848 ; 5.848 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[10]    ; CLOCK_50   ; 5.918 ; 5.918 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[11]    ; CLOCK_50   ; 2.315 ; 2.315 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[12]    ; CLOCK_50   ; 5.178 ; 5.178 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[13]    ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[14]    ; CLOCK_50   ; 4.740 ; 4.740 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[15]    ; CLOCK_50   ; 5.340 ; 5.340 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; D[*]      ; CLOCK_50   ; 4.149 ; 4.149 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]     ; CLOCK_50   ; 3.690 ; 3.690 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]     ; CLOCK_50   ; 3.801 ; 3.801 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]     ; CLOCK_50   ; 3.793 ; 3.793 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]     ; CLOCK_50   ; 3.812 ; 3.812 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]     ; CLOCK_50   ; 3.819 ; 3.819 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]     ; CLOCK_50   ; 4.135 ; 4.135 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]     ; CLOCK_50   ; 4.144 ; 4.144 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]     ; CLOCK_50   ; 4.149 ; 4.149 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; KEY[*]    ; CLOCK_50   ; 5.101 ; 5.101 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 5.101 ; 5.101 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_DAT    ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SLTSL_n   ; CLOCK_50   ; 5.220 ; 5.220 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 3.314 ; 3.314 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; 3.314 ; 3.314 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WR_n      ; CLOCK_50   ; 5.391 ; 5.391 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; A[*]      ; A[11]      ; -1.126 ; -1.126 ; Rise       ; A[11]                               ;
;  A[12]    ; A[11]      ; -1.126 ; -1.126 ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 0.212  ; 0.212  ; Rise       ; A[11]                               ;
;  D[0]     ; A[11]      ; 0.177  ; 0.177  ; Rise       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.068  ; 0.068  ; Rise       ; A[11]                               ;
;  D[2]     ; A[11]      ; 0.212  ; 0.212  ; Rise       ; A[11]                               ;
;  D[3]     ; A[11]      ; 0.203  ; 0.203  ; Rise       ; A[11]                               ;
;  D[4]     ; A[11]      ; 0.062  ; 0.062  ; Rise       ; A[11]                               ;
;  D[5]     ; A[11]      ; -0.234 ; -0.234 ; Rise       ; A[11]                               ;
;  D[6]     ; A[11]      ; -0.217 ; -0.217 ; Rise       ; A[11]                               ;
;  D[7]     ; A[11]      ; -0.262 ; -0.262 ; Rise       ; A[11]                               ;
; RD_n      ; A[11]      ; -0.162 ; -0.162 ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 0.047  ; 0.047  ; Fall       ; A[11]                               ;
;  D[0]     ; A[11]      ; 0.047  ; 0.047  ; Fall       ; A[11]                               ;
;  D[1]     ; A[11]      ; -0.064 ; -0.064 ; Fall       ; A[11]                               ;
; A[*]      ; CLOCK_50   ; -2.003 ; -2.003 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[0]     ; CLOCK_50   ; -3.999 ; -3.999 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[1]     ; CLOCK_50   ; -6.466 ; -6.466 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[2]     ; CLOCK_50   ; -6.551 ; -6.551 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[3]     ; CLOCK_50   ; -6.743 ; -6.743 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[4]     ; CLOCK_50   ; -6.671 ; -6.671 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[5]     ; CLOCK_50   ; -5.131 ; -5.131 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[6]     ; CLOCK_50   ; -5.278 ; -5.278 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[7]     ; CLOCK_50   ; -5.291 ; -5.291 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[8]     ; CLOCK_50   ; -5.172 ; -5.172 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[9]     ; CLOCK_50   ; -5.536 ; -5.536 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[10]    ; CLOCK_50   ; -5.606 ; -5.606 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[11]    ; CLOCK_50   ; -2.003 ; -2.003 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[12]    ; CLOCK_50   ; -4.866 ; -4.866 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[13]    ; CLOCK_50   ; -4.398 ; -4.398 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[14]    ; CLOCK_50   ; -4.428 ; -4.428 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[15]    ; CLOCK_50   ; -5.028 ; -5.028 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; D[*]      ; CLOCK_50   ; -3.570 ; -3.570 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]     ; CLOCK_50   ; -3.570 ; -3.570 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]     ; CLOCK_50   ; -3.681 ; -3.681 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]     ; CLOCK_50   ; -3.673 ; -3.673 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]     ; CLOCK_50   ; -3.692 ; -3.692 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]     ; CLOCK_50   ; -3.699 ; -3.699 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]     ; CLOCK_50   ; -4.015 ; -4.015 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]     ; CLOCK_50   ; -4.024 ; -4.024 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]     ; CLOCK_50   ; -4.029 ; -4.029 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; KEY[*]    ; CLOCK_50   ; -4.222 ; -4.222 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.222 ; -4.222 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_DAT    ; CLOCK_50   ; -3.588 ; -3.588 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SLTSL_n   ; CLOCK_50   ; -4.908 ; -4.908 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -3.002 ; -3.002 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; -3.002 ; -3.002 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WR_n      ; CLOCK_50   ; -5.079 ; -5.079 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+--------------+------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+------------+-------+-------+------------+-------------------------------------+
; D[*]         ; A[11]      ; 5.522 ; 5.522 ; Rise       ; A[11]                               ;
;  D[0]        ; A[11]      ; 5.192 ; 5.192 ; Rise       ; A[11]                               ;
;  D[1]        ; A[11]      ; 5.522 ; 5.522 ; Rise       ; A[11]                               ;
;  D[2]        ; A[11]      ; 5.249 ; 5.249 ; Rise       ; A[11]                               ;
;  D[3]        ; A[11]      ; 5.012 ; 5.012 ; Rise       ; A[11]                               ;
;  D[4]        ; A[11]      ; 5.034 ; 5.034 ; Rise       ; A[11]                               ;
;  D[5]        ; A[11]      ; 5.336 ; 5.336 ; Rise       ; A[11]                               ;
;  D[6]        ; A[11]      ; 5.439 ; 5.439 ; Rise       ; A[11]                               ;
;  D[7]        ; A[11]      ; 5.461 ; 5.461 ; Rise       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 7.283 ; 7.283 ; Rise       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 5.558 ; 5.558 ; Rise       ; A[11]                               ;
;  FL_ADDR[14] ; A[11]      ; 6.653 ; 6.653 ; Rise       ; A[11]                               ;
;  FL_ADDR[15] ; A[11]      ; 6.730 ; 6.730 ; Rise       ; A[11]                               ;
;  FL_ADDR[16] ; A[11]      ; 6.798 ; 6.798 ; Rise       ; A[11]                               ;
;  FL_ADDR[17] ; A[11]      ; 7.010 ; 7.010 ; Rise       ; A[11]                               ;
;  FL_ADDR[18] ; A[11]      ; 7.109 ; 7.109 ; Rise       ; A[11]                               ;
;  FL_ADDR[19] ; A[11]      ; 7.110 ; 7.110 ; Rise       ; A[11]                               ;
;  FL_ADDR[20] ; A[11]      ; 7.283 ; 7.283 ; Rise       ; A[11]                               ;
;  FL_ADDR[21] ; A[11]      ; 7.221 ; 7.221 ; Rise       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 6.497 ; 6.497 ; Rise       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 6.337 ; 6.337 ; Rise       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 6.073 ; 6.073 ; Rise       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 6.390 ; 6.390 ; Rise       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 6.102 ; 6.102 ; Rise       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 6.348 ; 6.348 ; Rise       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 6.204 ; 6.204 ; Rise       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 6.497 ; 6.497 ; Rise       ; A[11]                               ;
; HEX3[*]      ; A[11]      ; 7.480 ; 7.480 ; Rise       ; A[11]                               ;
;  HEX3[0]     ; A[11]      ; 7.150 ; 7.150 ; Rise       ; A[11]                               ;
;  HEX3[1]     ; A[11]      ; 7.088 ; 7.088 ; Rise       ; A[11]                               ;
;  HEX3[2]     ; A[11]      ; 7.480 ; 7.480 ; Rise       ; A[11]                               ;
;  HEX3[3]     ; A[11]      ; 6.861 ; 6.861 ; Rise       ; A[11]                               ;
;  HEX3[4]     ; A[11]      ; 6.721 ; 6.721 ; Rise       ; A[11]                               ;
;  HEX3[5]     ; A[11]      ; 6.884 ; 6.884 ; Rise       ; A[11]                               ;
;  HEX3[6]     ; A[11]      ; 6.966 ; 6.966 ; Rise       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 5.200 ; 5.200 ; Rise       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 5.200 ; 5.200 ; Rise       ; A[11]                               ;
; LEDR[*]      ; A[11]      ; 5.437 ; 5.437 ; Rise       ; A[11]                               ;
;  LEDR[0]     ; A[11]      ; 3.811 ; 3.811 ; Rise       ; A[11]                               ;
;  LEDR[1]     ; A[11]      ; 3.842 ; 3.842 ; Rise       ; A[11]                               ;
;  LEDR[2]     ; A[11]      ; 4.044 ; 4.044 ; Rise       ; A[11]                               ;
;  LEDR[3]     ; A[11]      ; 4.142 ; 4.142 ; Rise       ; A[11]                               ;
;  LEDR[4]     ; A[11]      ; 4.172 ; 4.172 ; Rise       ; A[11]                               ;
;  LEDR[5]     ; A[11]      ; 5.437 ; 5.437 ; Rise       ; A[11]                               ;
;  LEDR[6]     ; A[11]      ; 5.370 ; 5.370 ; Rise       ; A[11]                               ;
;  LEDR[7]     ; A[11]      ; 5.337 ; 5.337 ; Rise       ; A[11]                               ;
;  LEDR[8]     ; A[11]      ; 5.140 ; 5.140 ; Rise       ; A[11]                               ;
; D[*]         ; A[11]      ; 7.299 ; 7.299 ; Fall       ; A[11]                               ;
;  D[0]        ; A[11]      ; 6.053 ; 6.053 ; Fall       ; A[11]                               ;
;  D[1]        ; A[11]      ; 7.299 ; 7.299 ; Fall       ; A[11]                               ;
;  D[2]        ; A[11]      ; 6.880 ; 6.880 ; Fall       ; A[11]                               ;
;  D[3]        ; A[11]      ; 3.955 ; 3.955 ; Fall       ; A[11]                               ;
;  D[4]        ; A[11]      ; 3.977 ; 3.977 ; Fall       ; A[11]                               ;
;  D[5]        ; A[11]      ; 4.279 ; 4.279 ; Fall       ; A[11]                               ;
;  D[6]        ; A[11]      ; 4.382 ; 4.382 ; Fall       ; A[11]                               ;
;  D[7]        ; A[11]      ; 4.404 ; 4.404 ; Fall       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 5.558 ; 5.558 ; Fall       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 5.558 ; 5.558 ; Fall       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 6.497 ; 6.497 ; Fall       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 6.337 ; 6.337 ; Fall       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 6.073 ; 6.073 ; Fall       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 6.390 ; 6.390 ; Fall       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 6.102 ; 6.102 ; Fall       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 6.348 ; 6.348 ; Fall       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 6.204 ; 6.204 ; Fall       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 6.497 ; 6.497 ; Fall       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 5.200 ; 5.200 ; Fall       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 5.200 ; 5.200 ; Fall       ; A[11]                               ;
; SD_DAT3      ; A[11]      ; 5.395 ; 5.395 ; Fall       ; A[11]                               ;
; D[*]         ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]        ; CLOCK_50   ; 2.473 ; 2.473 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]        ; CLOCK_50   ; 2.895 ; 2.895 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]        ; CLOCK_50   ; 2.659 ; 2.659 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]        ; CLOCK_50   ; 2.213 ; 2.213 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]        ; CLOCK_50   ; 2.244 ; 2.244 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]        ; CLOCK_50   ; 2.700 ; 2.700 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]        ; CLOCK_50   ; 2.658 ; 2.658 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]        ; CLOCK_50   ; 2.755 ; 2.755 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CLK       ; CLOCK_50   ; 1.584 ; 1.584 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CMD       ; CLOCK_50   ; 1.711 ; 1.711 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WAIT_n       ; CLOCK_50   ; 2.305 ; 2.305 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+--------------+------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+------------+-------+-------+------------+-------------------------------------+
; D[*]         ; A[11]      ; 3.562 ; 3.562 ; Rise       ; A[11]                               ;
;  D[0]        ; A[11]      ; 3.751 ; 3.751 ; Rise       ; A[11]                               ;
;  D[1]        ; A[11]      ; 4.223 ; 4.223 ; Rise       ; A[11]                               ;
;  D[2]        ; A[11]      ; 3.916 ; 3.916 ; Rise       ; A[11]                               ;
;  D[3]        ; A[11]      ; 3.562 ; 3.562 ; Rise       ; A[11]                               ;
;  D[4]        ; A[11]      ; 3.598 ; 3.598 ; Rise       ; A[11]                               ;
;  D[5]        ; A[11]      ; 3.886 ; 3.886 ; Rise       ; A[11]                               ;
;  D[6]        ; A[11]      ; 3.999 ; 3.999 ; Rise       ; A[11]                               ;
;  D[7]        ; A[11]      ; 4.012 ; 4.012 ; Rise       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 4.945 ; 4.945 ; Rise       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 5.558 ; 5.558 ; Rise       ; A[11]                               ;
;  FL_ADDR[14] ; A[11]      ; 5.307 ; 5.307 ; Rise       ; A[11]                               ;
;  FL_ADDR[15] ; A[11]      ; 5.384 ; 5.384 ; Rise       ; A[11]                               ;
;  FL_ADDR[16] ; A[11]      ; 5.452 ; 5.452 ; Rise       ; A[11]                               ;
;  FL_ADDR[17] ; A[11]      ; 5.522 ; 5.522 ; Rise       ; A[11]                               ;
;  FL_ADDR[18] ; A[11]      ; 5.127 ; 5.127 ; Rise       ; A[11]                               ;
;  FL_ADDR[19] ; A[11]      ; 5.128 ; 5.128 ; Rise       ; A[11]                               ;
;  FL_ADDR[20] ; A[11]      ; 5.169 ; 5.169 ; Rise       ; A[11]                               ;
;  FL_ADDR[21] ; A[11]      ; 4.945 ; 4.945 ; Rise       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 6.073 ; 6.073 ; Rise       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 6.337 ; 6.337 ; Rise       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 6.073 ; 6.073 ; Rise       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 6.390 ; 6.390 ; Rise       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 6.102 ; 6.102 ; Rise       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 6.348 ; 6.348 ; Rise       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 6.204 ; 6.204 ; Rise       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 6.497 ; 6.497 ; Rise       ; A[11]                               ;
; HEX3[*]      ; A[11]      ; 5.110 ; 5.110 ; Rise       ; A[11]                               ;
;  HEX3[0]     ; A[11]      ; 5.537 ; 5.537 ; Rise       ; A[11]                               ;
;  HEX3[1]     ; A[11]      ; 5.475 ; 5.475 ; Rise       ; A[11]                               ;
;  HEX3[2]     ; A[11]      ; 5.863 ; 5.863 ; Rise       ; A[11]                               ;
;  HEX3[3]     ; A[11]      ; 5.248 ; 5.248 ; Rise       ; A[11]                               ;
;  HEX3[4]     ; A[11]      ; 5.110 ; 5.110 ; Rise       ; A[11]                               ;
;  HEX3[5]     ; A[11]      ; 5.271 ; 5.271 ; Rise       ; A[11]                               ;
;  HEX3[6]     ; A[11]      ; 5.356 ; 5.356 ; Rise       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 5.200 ; 5.200 ; Rise       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 5.200 ; 5.200 ; Rise       ; A[11]                               ;
; LEDR[*]      ; A[11]      ; 3.811 ; 3.811 ; Rise       ; A[11]                               ;
;  LEDR[0]     ; A[11]      ; 3.811 ; 3.811 ; Rise       ; A[11]                               ;
;  LEDR[1]     ; A[11]      ; 3.842 ; 3.842 ; Rise       ; A[11]                               ;
;  LEDR[2]     ; A[11]      ; 4.044 ; 4.044 ; Rise       ; A[11]                               ;
;  LEDR[3]     ; A[11]      ; 4.142 ; 4.142 ; Rise       ; A[11]                               ;
;  LEDR[4]     ; A[11]      ; 4.172 ; 4.172 ; Rise       ; A[11]                               ;
;  LEDR[5]     ; A[11]      ; 5.437 ; 5.437 ; Rise       ; A[11]                               ;
;  LEDR[6]     ; A[11]      ; 5.370 ; 5.370 ; Rise       ; A[11]                               ;
;  LEDR[7]     ; A[11]      ; 5.337 ; 5.337 ; Rise       ; A[11]                               ;
;  LEDR[8]     ; A[11]      ; 5.140 ; 5.140 ; Rise       ; A[11]                               ;
; D[*]         ; A[11]      ; 3.562 ; 3.562 ; Fall       ; A[11]                               ;
;  D[0]        ; A[11]      ; 3.751 ; 3.751 ; Fall       ; A[11]                               ;
;  D[1]        ; A[11]      ; 4.223 ; 4.223 ; Fall       ; A[11]                               ;
;  D[2]        ; A[11]      ; 3.916 ; 3.916 ; Fall       ; A[11]                               ;
;  D[3]        ; A[11]      ; 3.562 ; 3.562 ; Fall       ; A[11]                               ;
;  D[4]        ; A[11]      ; 3.598 ; 3.598 ; Fall       ; A[11]                               ;
;  D[5]        ; A[11]      ; 3.886 ; 3.886 ; Fall       ; A[11]                               ;
;  D[6]        ; A[11]      ; 3.999 ; 3.999 ; Fall       ; A[11]                               ;
;  D[7]        ; A[11]      ; 4.012 ; 4.012 ; Fall       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 5.558 ; 5.558 ; Fall       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 5.558 ; 5.558 ; Fall       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 6.073 ; 6.073 ; Fall       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 6.337 ; 6.337 ; Fall       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 6.073 ; 6.073 ; Fall       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 6.390 ; 6.390 ; Fall       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 6.102 ; 6.102 ; Fall       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 6.348 ; 6.348 ; Fall       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 6.204 ; 6.204 ; Fall       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 6.497 ; 6.497 ; Fall       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 5.200 ; 5.200 ; Fall       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 5.200 ; 5.200 ; Fall       ; A[11]                               ;
; SD_DAT3      ; A[11]      ; 5.395 ; 5.395 ; Fall       ; A[11]                               ;
; D[*]         ; CLOCK_50   ; 1.630 ; 1.630 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]        ; CLOCK_50   ; 1.821 ; 1.821 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]        ; CLOCK_50   ; 2.363 ; 2.363 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]        ; CLOCK_50   ; 2.093 ; 2.093 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]        ; CLOCK_50   ; 1.630 ; 1.630 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]        ; CLOCK_50   ; 1.654 ; 1.654 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]        ; CLOCK_50   ; 1.954 ; 1.954 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]        ; CLOCK_50   ; 2.069 ; 2.069 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]        ; CLOCK_50   ; 2.079 ; 2.079 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CLK       ; CLOCK_50   ; 1.584 ; 1.584 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CMD       ; CLOCK_50   ; 1.711 ; 1.711 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WAIT_n       ; CLOCK_50   ; 2.305 ; 2.305 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; D[0]        ; 5.925 ; 5.930 ; 5.930 ; 5.925 ;
; A[0]       ; D[1]        ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; A[0]       ; D[2]        ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; A[0]       ; D[3]        ; 5.646 ; 5.646 ; 5.646 ; 5.646 ;
; A[0]       ; D[4]        ; 5.680 ; 5.680 ; 5.680 ; 5.680 ;
; A[0]       ; D[5]        ; 6.062 ; 6.062 ; 6.062 ; 6.062 ;
; A[0]       ; D[6]        ; 6.082 ; 6.082 ; 6.082 ; 6.082 ;
; A[0]       ; D[7]        ; 6.095 ; 6.095 ; 6.095 ; 6.095 ;
; A[0]       ; FL_ADDR[0]  ; 5.572 ;       ;       ; 5.572 ;
; A[0]       ; HEX0[0]     ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; A[0]       ; HEX0[1]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; A[0]       ; HEX0[2]     ;       ; 5.648 ; 5.648 ;       ;
; A[0]       ; HEX0[3]     ; 5.652 ; 5.652 ; 5.652 ; 5.652 ;
; A[0]       ; HEX0[4]     ; 5.786 ;       ;       ; 5.786 ;
; A[0]       ; HEX0[5]     ; 5.786 ;       ;       ; 5.786 ;
; A[0]       ; HEX0[6]     ; 5.727 ; 5.727 ; 5.727 ; 5.727 ;
; A[1]       ; D[0]        ; 8.392 ; 8.423 ; 8.423 ; 8.392 ;
; A[1]       ; D[1]        ; 9.100 ; 9.100 ; 9.100 ; 9.100 ;
; A[1]       ; D[2]        ; 8.809 ; 8.809 ; 8.809 ; 8.809 ;
; A[1]       ; D[3]        ; 8.113 ; 8.113 ; 8.113 ; 8.113 ;
; A[1]       ; D[4]        ; 8.147 ; 8.147 ; 8.147 ; 8.147 ;
; A[1]       ; D[5]        ; 8.529 ; 8.529 ; 8.529 ; 8.529 ;
; A[1]       ; D[6]        ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; A[1]       ; D[7]        ; 8.562 ; 8.562 ; 8.562 ; 8.562 ;
; A[1]       ; FL_ADDR[1]  ; 5.616 ;       ;       ; 5.616 ;
; A[1]       ; HEX0[0]     ; 5.829 ; 5.829 ; 5.829 ; 5.829 ;
; A[1]       ; HEX0[1]     ; 5.912 ; 5.912 ; 5.912 ; 5.912 ;
; A[1]       ; HEX0[2]     ; 5.800 ;       ;       ; 5.800 ;
; A[1]       ; HEX0[3]     ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; A[1]       ; HEX0[4]     ;       ; 5.924 ; 5.924 ;       ;
; A[1]       ; HEX0[5]     ; 5.922 ; 5.922 ; 5.922 ; 5.922 ;
; A[1]       ; HEX0[6]     ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; A[2]       ; D[0]        ; 8.477 ; 8.508 ; 8.508 ; 8.477 ;
; A[2]       ; D[1]        ; 9.185 ; 9.185 ; 9.185 ; 9.185 ;
; A[2]       ; D[2]        ; 8.894 ; 8.894 ; 8.894 ; 8.894 ;
; A[2]       ; D[3]        ; 8.198 ; 8.198 ; 8.198 ; 8.198 ;
; A[2]       ; D[4]        ; 8.232 ; 8.232 ; 8.232 ; 8.232 ;
; A[2]       ; D[5]        ; 8.614 ; 8.614 ; 8.614 ; 8.614 ;
; A[2]       ; D[6]        ; 8.634 ; 8.634 ; 8.634 ; 8.634 ;
; A[2]       ; D[7]        ; 8.647 ; 8.647 ; 8.647 ; 8.647 ;
; A[2]       ; FL_ADDR[2]  ; 5.278 ;       ;       ; 5.278 ;
; A[2]       ; HEX0[0]     ; 5.803 ; 5.803 ; 5.803 ; 5.803 ;
; A[2]       ; HEX0[1]     ; 5.869 ;       ;       ; 5.869 ;
; A[2]       ; HEX0[2]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; A[2]       ; HEX0[3]     ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[2]       ; HEX0[4]     ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[2]       ; HEX0[5]     ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; A[2]       ; HEX0[6]     ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; A[3]       ; D[0]        ; 8.669 ; 8.700 ; 8.700 ; 8.669 ;
; A[3]       ; D[1]        ; 9.377 ; 9.377 ; 9.377 ; 9.377 ;
; A[3]       ; D[2]        ; 9.086 ; 9.086 ; 9.086 ; 9.086 ;
; A[3]       ; D[3]        ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; A[3]       ; D[4]        ; 8.424 ; 8.424 ; 8.424 ; 8.424 ;
; A[3]       ; D[5]        ; 8.806 ; 8.806 ; 8.806 ; 8.806 ;
; A[3]       ; D[6]        ; 8.826 ; 8.826 ; 8.826 ; 8.826 ;
; A[3]       ; D[7]        ; 8.839 ; 8.839 ; 8.839 ; 8.839 ;
; A[3]       ; FL_ADDR[3]  ; 5.118 ;       ;       ; 5.118 ;
; A[3]       ; HEX0[0]     ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; A[3]       ; HEX0[1]     ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; A[3]       ; HEX0[2]     ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; A[3]       ; HEX0[3]     ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; A[3]       ; HEX0[4]     ;       ; 6.094 ; 6.094 ;       ;
; A[3]       ; HEX0[5]     ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; A[3]       ; HEX0[6]     ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; A[4]       ; D[0]        ; 8.628 ; 8.597 ; 8.597 ; 8.628 ;
; A[4]       ; D[1]        ; 9.305 ; 9.305 ; 9.305 ; 9.305 ;
; A[4]       ; D[2]        ; 9.014 ; 9.014 ; 9.014 ; 9.014 ;
; A[4]       ; D[3]        ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; A[4]       ; D[4]        ; 8.352 ; 8.352 ; 8.352 ; 8.352 ;
; A[4]       ; D[5]        ; 8.734 ; 8.734 ; 8.734 ; 8.734 ;
; A[4]       ; D[6]        ; 8.754 ; 8.754 ; 8.754 ; 8.754 ;
; A[4]       ; D[7]        ; 8.767 ; 8.767 ; 8.767 ; 8.767 ;
; A[4]       ; FL_ADDR[4]  ; 5.312 ;       ;       ; 5.312 ;
; A[4]       ; HEX1[0]     ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; A[4]       ; HEX1[1]     ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; A[4]       ; HEX1[2]     ;       ; 6.004 ; 6.004 ;       ;
; A[4]       ; HEX1[3]     ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; A[4]       ; HEX1[4]     ; 6.034 ;       ;       ; 6.034 ;
; A[4]       ; HEX1[5]     ; 6.046 ;       ;       ; 6.046 ;
; A[4]       ; HEX1[6]     ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; A[5]       ; D[0]        ; 7.088 ; 7.057 ; 7.057 ; 7.088 ;
; A[5]       ; D[1]        ; 7.765 ; 7.765 ; 7.765 ; 7.765 ;
; A[5]       ; D[2]        ; 7.474 ; 7.474 ; 7.474 ; 7.474 ;
; A[5]       ; D[3]        ; 6.778 ; 6.778 ; 6.778 ; 6.778 ;
; A[5]       ; D[4]        ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; A[5]       ; D[5]        ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; A[5]       ; D[6]        ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
; A[5]       ; D[7]        ; 7.227 ; 7.227 ; 7.227 ; 7.227 ;
; A[5]       ; FL_ADDR[5]  ; 5.078 ;       ;       ; 5.078 ;
; A[5]       ; HEX1[0]     ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; A[5]       ; HEX1[1]     ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[5]       ; HEX1[2]     ; 5.962 ;       ;       ; 5.962 ;
; A[5]       ; HEX1[3]     ; 5.972 ; 5.972 ; 5.972 ; 5.972 ;
; A[5]       ; HEX1[4]     ;       ; 5.993 ; 5.993 ;       ;
; A[5]       ; HEX1[5]     ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; A[5]       ; HEX1[6]     ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; A[6]       ; D[0]        ; 7.235 ; 7.204 ; 7.204 ; 7.235 ;
; A[6]       ; D[1]        ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; A[6]       ; D[2]        ; 7.621 ; 7.621 ; 7.621 ; 7.621 ;
; A[6]       ; D[3]        ; 6.925 ; 6.925 ; 6.925 ; 6.925 ;
; A[6]       ; D[4]        ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; A[6]       ; D[5]        ; 7.341 ; 7.341 ; 7.341 ; 7.341 ;
; A[6]       ; D[6]        ; 7.361 ; 7.361 ; 7.361 ; 7.361 ;
; A[6]       ; D[7]        ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[6]       ; FL_ADDR[6]  ; 5.632 ;       ;       ; 5.632 ;
; A[6]       ; HEX1[0]     ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; A[6]       ; HEX1[1]     ; 6.039 ;       ;       ; 6.039 ;
; A[6]       ; HEX1[2]     ; 6.053 ; 6.053 ; 6.053 ; 6.053 ;
; A[6]       ; HEX1[3]     ; 6.052 ; 6.052 ; 6.052 ; 6.052 ;
; A[6]       ; HEX1[4]     ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; A[6]       ; HEX1[5]     ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; A[6]       ; HEX1[6]     ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; A[7]       ; D[0]        ; 7.248 ; 7.217 ; 7.217 ; 7.248 ;
; A[7]       ; D[1]        ; 7.925 ; 7.925 ; 7.925 ; 7.925 ;
; A[7]       ; D[2]        ; 7.634 ; 7.634 ; 7.634 ; 7.634 ;
; A[7]       ; D[3]        ; 6.938 ; 6.938 ; 6.938 ; 6.938 ;
; A[7]       ; D[4]        ; 6.972 ; 6.972 ; 6.972 ; 6.972 ;
; A[7]       ; D[5]        ; 7.354 ; 7.354 ; 7.354 ; 7.354 ;
; A[7]       ; D[6]        ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[7]       ; D[7]        ; 7.387 ; 7.387 ; 7.387 ; 7.387 ;
; A[7]       ; FL_ADDR[7]  ; 5.593 ;       ;       ; 5.593 ;
; A[7]       ; HEX1[0]     ; 5.941 ; 5.941 ; 5.941 ; 5.941 ;
; A[7]       ; HEX1[1]     ; 5.909 ; 5.909 ; 5.909 ; 5.909 ;
; A[7]       ; HEX1[2]     ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[7]       ; HEX1[3]     ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; A[7]       ; HEX1[4]     ;       ; 5.944 ; 5.944 ;       ;
; A[7]       ; HEX1[5]     ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; A[7]       ; HEX1[6]     ; 5.961 ; 5.961 ; 5.961 ; 5.961 ;
; A[8]       ; D[0]        ; 7.339 ; 7.339 ; 7.339 ; 7.339 ;
; A[8]       ; D[1]        ; 7.806 ; 7.806 ; 7.806 ; 7.806 ;
; A[8]       ; D[2]        ; 7.515 ; 7.515 ; 7.515 ; 7.515 ;
; A[8]       ; D[3]        ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; A[8]       ; D[4]        ; 7.181 ; 7.181 ; 7.181 ; 7.181 ;
; A[8]       ; D[5]        ; 7.483 ; 7.483 ; 7.483 ; 7.483 ;
; A[8]       ; D[6]        ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; A[8]       ; D[7]        ; 7.608 ; 7.608 ; 7.608 ; 7.608 ;
; A[8]       ; FL_ADDR[8]  ; 5.353 ;       ;       ; 5.353 ;
; A[8]       ; HEX2[0]     ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; A[8]       ; HEX2[1]     ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[8]       ; HEX2[2]     ;       ; 6.201 ; 6.201 ;       ;
; A[8]       ; HEX2[3]     ; 5.918 ; 5.918 ; 5.918 ; 5.918 ;
; A[8]       ; HEX2[4]     ; 6.156 ;       ;       ; 6.156 ;
; A[8]       ; HEX2[5]     ; 6.027 ;       ;       ; 6.027 ;
; A[8]       ; HEX2[6]     ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; A[8]       ; LEDG[0]     ; 5.482 ;       ;       ; 5.482 ;
; A[9]       ; D[0]        ; 7.615 ; 7.615 ; 7.615 ; 7.615 ;
; A[9]       ; D[1]        ; 8.169 ; 8.169 ; 8.169 ; 8.169 ;
; A[9]       ; D[2]        ; 7.878 ; 7.878 ; 7.878 ; 7.878 ;
; A[9]       ; D[3]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; A[9]       ; D[4]        ; 7.457 ; 7.457 ; 7.457 ; 7.457 ;
; A[9]       ; D[5]        ; 7.759 ; 7.759 ; 7.759 ; 7.759 ;
; A[9]       ; D[6]        ; 7.862 ; 7.862 ; 7.862 ; 7.862 ;
; A[9]       ; D[7]        ; 7.884 ; 7.884 ; 7.884 ; 7.884 ;
; A[9]       ; FL_ADDR[9]  ; 5.419 ;       ;       ; 5.419 ;
; A[9]       ; HEX2[0]     ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; A[9]       ; HEX2[1]     ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; A[9]       ; HEX2[2]     ; 6.345 ;       ;       ; 6.345 ;
; A[9]       ; HEX2[3]     ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; A[9]       ; HEX2[4]     ;       ; 6.291 ; 6.291 ;       ;
; A[9]       ; HEX2[5]     ; 6.164 ; 6.164 ; 6.164 ; 6.164 ;
; A[9]       ; HEX2[6]     ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[9]       ; LEDG[1]     ; 5.365 ;       ;       ; 5.365 ;
; A[10]      ; D[0]        ; 7.705 ; 7.705 ; 7.705 ; 7.705 ;
; A[10]      ; D[1]        ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[10]      ; D[2]        ; 7.948 ; 7.948 ; 7.948 ; 7.948 ;
; A[10]      ; D[3]        ; 7.525 ; 7.525 ; 7.525 ; 7.525 ;
; A[10]      ; D[4]        ; 7.547 ; 7.547 ; 7.547 ; 7.547 ;
; A[10]      ; D[5]        ; 7.849 ; 7.849 ; 7.849 ; 7.849 ;
; A[10]      ; D[6]        ; 7.952 ; 7.952 ; 7.952 ; 7.952 ;
; A[10]      ; D[7]        ; 7.974 ; 7.974 ; 7.974 ; 7.974 ;
; A[10]      ; FL_ADDR[10] ; 5.674 ;       ;       ; 5.674 ;
; A[10]      ; HEX2[0]     ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; A[10]      ; HEX2[1]     ; 5.984 ;       ;       ; 5.984 ;
; A[10]      ; HEX2[2]     ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; A[10]      ; HEX2[3]     ; 6.011 ; 6.011 ; 6.011 ; 6.011 ;
; A[10]      ; HEX2[4]     ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; A[10]      ; HEX2[5]     ; 6.118 ; 6.118 ; 6.118 ; 6.118 ;
; A[10]      ; HEX2[6]     ; 6.397 ; 6.397 ; 6.397 ; 6.397 ;
; A[10]      ; LEDG[2]     ; 5.206 ;       ;       ; 5.206 ;
; A[12]      ; D[0]        ; 6.823 ; 6.792 ; 6.792 ; 6.823 ;
; A[12]      ; D[1]        ; 7.500 ; 7.500 ; 7.500 ; 7.500 ;
; A[12]      ; D[2]        ; 7.209 ; 7.209 ; 7.209 ; 7.209 ;
; A[12]      ; D[3]        ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; A[12]      ; D[4]        ; 6.547 ; 6.547 ; 6.547 ; 6.547 ;
; A[12]      ; D[5]        ; 6.929 ; 6.929 ; 6.929 ; 6.929 ;
; A[12]      ; D[6]        ; 6.949 ; 6.949 ; 6.949 ; 6.949 ;
; A[12]      ; D[7]        ; 6.962 ; 6.962 ; 6.962 ; 6.962 ;
; A[12]      ; FL_ADDR[12] ; 5.443 ;       ;       ; 5.443 ;
; A[12]      ; HEX3[0]     ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; A[12]      ; HEX3[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; A[12]      ; HEX3[2]     ;       ; 7.026 ; 7.026 ;       ;
; A[12]      ; HEX3[3]     ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; A[12]      ; HEX3[4]     ; 6.272 ;       ;       ; 6.272 ;
; A[12]      ; HEX3[5]     ; 6.438 ;       ;       ; 6.438 ;
; A[12]      ; HEX3[6]     ; 6.517 ; 6.517 ; 6.517 ; 6.517 ;
; A[12]      ; LEDG[4]     ; 5.742 ;       ;       ; 5.742 ;
; A[13]      ; D[0]        ; 6.442 ; 6.530 ; 6.530 ; 6.442 ;
; A[13]      ; D[1]        ; 7.032 ; 7.032 ; 7.032 ; 7.032 ;
; A[13]      ; D[2]        ; 6.741 ; 6.741 ; 6.741 ; 6.741 ;
; A[13]      ; D[3]        ; 6.235 ; 6.350 ; 6.350 ; 6.235 ;
; A[13]      ; D[4]        ; 6.235 ; 6.372 ; 6.372 ; 6.235 ;
; A[13]      ; D[5]        ; 6.461 ; 6.674 ; 6.674 ; 6.461 ;
; A[13]      ; D[6]        ; 6.481 ; 6.777 ; 6.777 ; 6.481 ;
; A[13]      ; D[7]        ; 6.521 ; 6.799 ; 6.799 ; 6.521 ;
; A[13]      ; FL_ADDR[13] ; 6.361 ; 6.361 ; 6.361 ; 6.361 ;
; A[13]      ; FL_ADDR[14] ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; A[13]      ; FL_ADDR[15] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[13]      ; FL_ADDR[16] ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; A[13]      ; FL_ADDR[17] ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; A[13]      ; FL_ADDR[18] ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; A[13]      ; FL_ADDR[19] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; A[13]      ; FL_ADDR[20] ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; A[13]      ; FL_ADDR[21] ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; A[13]      ; HEX3[0]     ; 6.944 ; 6.944 ; 6.944 ; 6.944 ;
; A[13]      ; HEX3[1]     ; 6.882 ; 6.882 ; 6.882 ; 6.882 ;
; A[13]      ; HEX3[2]     ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; A[13]      ; HEX3[3]     ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; A[13]      ; HEX3[4]     ; 6.515 ; 6.515 ; 6.515 ; 6.515 ;
; A[13]      ; HEX3[5]     ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; A[13]      ; HEX3[6]     ; 6.760 ; 6.760 ; 6.760 ; 6.760 ;
; A[13]      ; LEDG[5]     ; 5.224 ;       ;       ; 5.224 ;
; A[14]      ; D[0]        ; 6.472 ; 6.560 ; 6.560 ; 6.472 ;
; A[14]      ; D[1]        ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; A[14]      ; D[2]        ; 6.771 ; 6.771 ; 6.771 ; 6.771 ;
; A[14]      ; D[3]        ; 6.265 ; 6.380 ; 6.380 ; 6.265 ;
; A[14]      ; D[4]        ; 6.265 ; 6.402 ; 6.402 ; 6.265 ;
; A[14]      ; D[5]        ; 6.491 ; 6.704 ; 6.704 ; 6.491 ;
; A[14]      ; D[6]        ; 6.511 ; 6.807 ; 6.807 ; 6.511 ;
; A[14]      ; D[7]        ; 6.551 ; 6.829 ; 6.829 ; 6.551 ;
; A[14]      ; FL_ADDR[14] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[14]      ; FL_ADDR[15] ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; A[14]      ; FL_ADDR[16] ; 7.229 ; 7.229 ; 7.229 ; 7.229 ;
; A[14]      ; FL_ADDR[17] ; 7.441 ; 7.441 ; 7.441 ; 7.441 ;
; A[14]      ; FL_ADDR[18] ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; A[14]      ; FL_ADDR[19] ; 7.120 ; 7.120 ; 7.120 ; 7.120 ;
; A[14]      ; FL_ADDR[20] ; 7.293 ; 7.293 ; 7.293 ; 7.293 ;
; A[14]      ; FL_ADDR[21] ; 7.231 ; 7.231 ; 7.231 ; 7.231 ;
; A[14]      ; HEX3[0]     ; 7.581 ; 7.581 ; 7.581 ; 7.581 ;
; A[14]      ; HEX3[1]     ; 7.519 ; 7.519 ; 7.519 ; 7.519 ;
; A[14]      ; HEX3[2]     ; 7.911 ; 7.911 ; 7.911 ; 7.911 ;
; A[14]      ; HEX3[3]     ; 7.292 ; 7.292 ; 7.292 ; 7.292 ;
; A[14]      ; HEX3[4]     ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; A[14]      ; HEX3[5]     ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; A[14]      ; HEX3[6]     ; 7.397 ; 7.397 ; 7.397 ; 7.397 ;
; A[14]      ; LEDG[6]     ; 5.384 ;       ;       ; 5.384 ;
; A[15]      ; D[0]        ; 7.160 ; 7.072 ; 7.072 ; 7.160 ;
; A[15]      ; D[1]        ; 7.662 ; 7.662 ; 7.662 ; 7.662 ;
; A[15]      ; D[2]        ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; A[15]      ; D[3]        ; 6.980 ; 6.865 ; 6.865 ; 6.980 ;
; A[15]      ; D[4]        ; 7.002 ; 6.865 ; 6.865 ; 7.002 ;
; A[15]      ; D[5]        ; 7.304 ; 7.091 ; 7.091 ; 7.304 ;
; A[15]      ; D[6]        ; 7.407 ; 7.111 ; 7.111 ; 7.407 ;
; A[15]      ; D[7]        ; 7.429 ; 7.151 ; 7.151 ; 7.429 ;
; A[15]      ; LEDG[7]     ; 5.363 ;       ;       ; 5.363 ;
; FL_DQ[0]   ; D[0]        ; 6.010 ;       ;       ; 6.010 ;
; FL_DQ[1]   ; D[1]        ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; FL_DQ[2]   ; D[2]        ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; FL_DQ[3]   ; D[3]        ; 5.773 ;       ;       ; 5.773 ;
; FL_DQ[4]   ; D[4]        ; 5.808 ;       ;       ; 5.808 ;
; FL_DQ[5]   ; D[5]        ; 5.985 ;       ;       ; 5.985 ;
; FL_DQ[6]   ; D[6]        ; 6.153 ;       ;       ; 6.153 ;
; FL_DQ[7]   ; D[7]        ; 6.072 ;       ;       ; 6.072 ;
; RD_n       ; D[0]        ; 7.133 ; 7.164 ; 7.164 ; 7.133 ;
; RD_n       ; D[1]        ; 7.841 ; 7.841 ; 7.841 ; 7.841 ;
; RD_n       ; D[2]        ; 7.550 ; 7.550 ; 7.550 ; 7.550 ;
; RD_n       ; D[3]        ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; RD_n       ; D[4]        ; 6.888 ; 6.888 ; 6.888 ; 6.888 ;
; RD_n       ; D[5]        ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; RD_n       ; D[6]        ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; RD_n       ; D[7]        ; 7.303 ; 7.303 ; 7.303 ; 7.303 ;
; RD_n       ; FL_OE_N     ; 5.316 ;       ;       ; 5.316 ;
; SLTSL_n    ; BUSDIR_n    ; 6.132 ;       ;       ; 6.132 ;
; SLTSL_n    ; D[0]        ; 6.829 ; 6.860 ; 6.860 ; 6.829 ;
; SLTSL_n    ; D[1]        ; 7.537 ; 7.537 ; 7.537 ; 7.537 ;
; SLTSL_n    ; D[2]        ; 7.246 ; 7.246 ; 7.246 ; 7.246 ;
; SLTSL_n    ; D[3]        ; 6.577 ; 6.550 ; 6.550 ; 6.577 ;
; SLTSL_n    ; D[4]        ; 6.599 ; 6.584 ; 6.584 ; 6.599 ;
; SLTSL_n    ; D[5]        ; 6.966 ; 6.966 ; 6.966 ; 6.966 ;
; SLTSL_n    ; D[6]        ; 7.004 ; 6.986 ; 6.986 ; 7.004 ;
; SLTSL_n    ; D[7]        ; 7.026 ; 6.999 ; 6.999 ; 7.026 ;
; SLTSL_n    ; FL_ADDR[14] ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; SLTSL_n    ; FL_ADDR[15] ; 7.723 ; 7.723 ; 7.723 ; 7.723 ;
; SLTSL_n    ; FL_ADDR[16] ; 7.791 ; 7.791 ; 7.791 ; 7.791 ;
; SLTSL_n    ; FL_ADDR[17] ; 8.003 ; 8.003 ; 8.003 ; 8.003 ;
; SLTSL_n    ; FL_ADDR[18] ; 7.784 ; 7.784 ; 7.784 ; 7.784 ;
; SLTSL_n    ; FL_ADDR[19] ; 7.682 ; 7.682 ; 7.682 ; 7.682 ;
; SLTSL_n    ; FL_ADDR[20] ; 7.855 ; 7.855 ; 7.855 ; 7.855 ;
; SLTSL_n    ; FL_ADDR[21] ; 7.793 ; 7.793 ; 7.793 ; 7.793 ;
; SLTSL_n    ; FL_CE_N     ; 6.605 ;       ;       ; 6.605 ;
; SLTSL_n    ; HEX3[0]     ; 8.143 ; 8.143 ; 8.143 ; 8.143 ;
; SLTSL_n    ; HEX3[1]     ; 8.081 ; 8.081 ; 8.081 ; 8.081 ;
; SLTSL_n    ; HEX3[2]     ; 8.473 ; 8.473 ; 8.473 ; 8.473 ;
; SLTSL_n    ; HEX3[3]     ; 7.854 ; 7.854 ; 7.854 ; 7.854 ;
; SLTSL_n    ; HEX3[4]     ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; SLTSL_n    ; HEX3[5]     ; 7.877 ; 7.877 ; 7.877 ; 7.877 ;
; SLTSL_n    ; HEX3[6]     ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; SLTSL_n    ; LEDR[9]     ;       ; 6.293 ; 6.293 ;       ;
; SW[0]      ; D[1]        ;       ; 3.286 ; 3.286 ;       ;
; SW[1]      ; D[1]        ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; SW[2]      ; D[2]        ;       ; 2.999 ; 2.999 ;       ;
; SW[3]      ; D[2]        ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; SW[8]      ; FL_ADDR[13] ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; SW[8]      ; FL_ADDR[14] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[8]      ; FL_ADDR[15] ; 4.432 ; 4.432 ; 4.432 ; 4.432 ;
; SW[8]      ; FL_ADDR[16] ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; SW[8]      ; FL_ADDR[17] ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; SW[8]      ; FL_ADDR[18] ; 4.493 ; 4.493 ; 4.493 ; 4.493 ;
; SW[8]      ; FL_ADDR[19] ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
; SW[8]      ; FL_ADDR[20] ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; SW[8]      ; FL_ADDR[21] ; 4.502 ; 4.502 ; 4.502 ; 4.502 ;
; SW[8]      ; HEX3[0]     ; 4.852 ; 4.852 ; 4.852 ; 4.852 ;
; SW[8]      ; HEX3[1]     ; 4.790 ; 4.790 ; 4.790 ; 4.790 ;
; SW[8]      ; HEX3[2]     ; 5.182 ; 5.182 ; 5.182 ; 5.182 ;
; SW[8]      ; HEX3[3]     ; 4.563 ; 4.563 ; 4.563 ; 4.563 ;
; SW[8]      ; HEX3[4]     ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; SW[8]      ; HEX3[5]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[8]      ; HEX3[6]     ; 4.668 ; 4.668 ; 4.668 ; 4.668 ;
; SW[9]      ; BUSDIR_n    ;       ; 4.242 ; 4.242 ;       ;
; SW[9]      ; D[0]        ; 5.142 ; 5.111 ; 5.111 ; 5.142 ;
; SW[9]      ; D[1]        ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; SW[9]      ; D[2]        ; 5.528 ; 5.528 ; 5.528 ; 5.528 ;
; SW[9]      ; D[3]        ; 4.832 ; 4.832 ; 4.832 ; 4.832 ;
; SW[9]      ; D[4]        ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; SW[9]      ; D[5]        ; 5.248 ; 5.248 ; 5.248 ; 5.248 ;
; SW[9]      ; D[6]        ; 5.268 ; 5.268 ; 5.268 ; 5.268 ;
; SW[9]      ; D[7]        ; 5.281 ; 5.281 ; 5.281 ; 5.281 ;
; SW[9]      ; FL_ADDR[14] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; SW[9]      ; FL_ADDR[15] ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; SW[9]      ; FL_ADDR[16] ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; SW[9]      ; FL_ADDR[17] ; 6.113 ; 6.113 ; 6.113 ; 6.113 ;
; SW[9]      ; FL_ADDR[18] ; 5.894 ; 5.894 ; 5.894 ; 5.894 ;
; SW[9]      ; FL_ADDR[19] ; 5.792 ; 5.792 ; 5.792 ; 5.792 ;
; SW[9]      ; FL_ADDR[20] ; 5.965 ; 5.965 ; 5.965 ; 5.965 ;
; SW[9]      ; FL_ADDR[21] ; 5.903 ; 5.903 ; 5.903 ; 5.903 ;
; SW[9]      ; FL_CE_N     ;       ; 4.715 ; 4.715 ;       ;
; SW[9]      ; HEX3[0]     ; 6.253 ; 6.253 ; 6.253 ; 6.253 ;
; SW[9]      ; HEX3[1]     ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; SW[9]      ; HEX3[2]     ; 6.583 ; 6.583 ; 6.583 ; 6.583 ;
; SW[9]      ; HEX3[3]     ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; SW[9]      ; HEX3[4]     ; 5.824 ; 5.824 ; 5.824 ; 5.824 ;
; SW[9]      ; HEX3[5]     ; 5.987 ; 5.987 ; 5.987 ; 5.987 ;
; SW[9]      ; HEX3[6]     ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; SW[9]      ; LEDR[9]     ; 4.403 ;       ;       ; 4.403 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; D[0]        ; 5.721 ; 5.925 ; 5.925 ; 5.721 ;
; A[0]       ; D[1]        ; 6.233 ; 6.475 ; 6.475 ; 6.233 ;
; A[0]       ; D[2]        ; 5.942 ; 6.168 ; 6.168 ; 5.942 ;
; A[0]       ; D[3]        ; 5.532 ; 5.646 ; 5.646 ; 5.532 ;
; A[0]       ; D[4]        ; 5.568 ; 5.680 ; 5.680 ; 5.568 ;
; A[0]       ; D[5]        ; 5.856 ; 6.062 ; 6.062 ; 5.856 ;
; A[0]       ; D[6]        ; 5.969 ; 6.082 ; 6.082 ; 5.969 ;
; A[0]       ; D[7]        ; 5.982 ; 6.095 ; 6.095 ; 5.982 ;
; A[0]       ; FL_ADDR[0]  ; 5.572 ;       ;       ; 5.572 ;
; A[0]       ; HEX0[0]     ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; A[0]       ; HEX0[1]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; A[0]       ; HEX0[2]     ;       ; 5.648 ; 5.648 ;       ;
; A[0]       ; HEX0[3]     ; 5.652 ; 5.652 ; 5.652 ; 5.652 ;
; A[0]       ; HEX0[4]     ; 5.786 ;       ;       ; 5.786 ;
; A[0]       ; HEX0[5]     ; 5.786 ;       ;       ; 5.786 ;
; A[0]       ; HEX0[6]     ; 5.727 ; 5.727 ; 5.727 ; 5.727 ;
; A[1]       ; D[0]        ; 8.214 ; 8.392 ; 8.392 ; 8.214 ;
; A[1]       ; D[1]        ; 8.686 ; 8.686 ; 8.686 ; 8.686 ;
; A[1]       ; D[2]        ; 8.379 ; 8.379 ; 8.379 ; 8.379 ;
; A[1]       ; D[3]        ; 8.025 ; 8.113 ; 8.113 ; 8.025 ;
; A[1]       ; D[4]        ; 8.061 ; 8.147 ; 8.147 ; 8.061 ;
; A[1]       ; D[5]        ; 8.349 ; 8.529 ; 8.529 ; 8.349 ;
; A[1]       ; D[6]        ; 8.462 ; 8.549 ; 8.549 ; 8.462 ;
; A[1]       ; D[7]        ; 8.475 ; 8.562 ; 8.562 ; 8.475 ;
; A[1]       ; FL_ADDR[1]  ; 5.616 ;       ;       ; 5.616 ;
; A[1]       ; HEX0[0]     ; 5.829 ; 5.829 ; 5.829 ; 5.829 ;
; A[1]       ; HEX0[1]     ; 5.912 ; 5.912 ; 5.912 ; 5.912 ;
; A[1]       ; HEX0[2]     ; 5.800 ;       ;       ; 5.800 ;
; A[1]       ; HEX0[3]     ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; A[1]       ; HEX0[4]     ;       ; 5.924 ; 5.924 ;       ;
; A[1]       ; HEX0[5]     ; 5.922 ; 5.922 ; 5.922 ; 5.922 ;
; A[1]       ; HEX0[6]     ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; A[2]       ; D[0]        ; 8.299 ; 8.477 ; 8.477 ; 8.299 ;
; A[2]       ; D[1]        ; 8.771 ; 8.771 ; 8.771 ; 8.771 ;
; A[2]       ; D[2]        ; 8.464 ; 8.464 ; 8.464 ; 8.464 ;
; A[2]       ; D[3]        ; 8.110 ; 8.198 ; 8.198 ; 8.110 ;
; A[2]       ; D[4]        ; 8.146 ; 8.232 ; 8.232 ; 8.146 ;
; A[2]       ; D[5]        ; 8.434 ; 8.614 ; 8.614 ; 8.434 ;
; A[2]       ; D[6]        ; 8.547 ; 8.634 ; 8.634 ; 8.547 ;
; A[2]       ; D[7]        ; 8.560 ; 8.647 ; 8.647 ; 8.560 ;
; A[2]       ; FL_ADDR[2]  ; 5.278 ;       ;       ; 5.278 ;
; A[2]       ; HEX0[0]     ; 5.803 ; 5.803 ; 5.803 ; 5.803 ;
; A[2]       ; HEX0[1]     ; 5.869 ;       ;       ; 5.869 ;
; A[2]       ; HEX0[2]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; A[2]       ; HEX0[3]     ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[2]       ; HEX0[4]     ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[2]       ; HEX0[5]     ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; A[2]       ; HEX0[6]     ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; A[3]       ; D[0]        ; 8.491 ; 8.669 ; 8.669 ; 8.491 ;
; A[3]       ; D[1]        ; 8.963 ; 8.963 ; 8.963 ; 8.963 ;
; A[3]       ; D[2]        ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; A[3]       ; D[3]        ; 8.302 ; 8.390 ; 8.390 ; 8.302 ;
; A[3]       ; D[4]        ; 8.338 ; 8.424 ; 8.424 ; 8.338 ;
; A[3]       ; D[5]        ; 8.626 ; 8.806 ; 8.806 ; 8.626 ;
; A[3]       ; D[6]        ; 8.739 ; 8.826 ; 8.826 ; 8.739 ;
; A[3]       ; D[7]        ; 8.752 ; 8.839 ; 8.839 ; 8.752 ;
; A[3]       ; FL_ADDR[3]  ; 5.118 ;       ;       ; 5.118 ;
; A[3]       ; HEX0[0]     ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; A[3]       ; HEX0[1]     ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; A[3]       ; HEX0[2]     ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; A[3]       ; HEX0[3]     ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; A[3]       ; HEX0[4]     ;       ; 6.094 ; 6.094 ;       ;
; A[3]       ; HEX0[5]     ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; A[3]       ; HEX0[6]     ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; A[4]       ; D[0]        ; 8.597 ; 8.419 ; 8.419 ; 8.597 ;
; A[4]       ; D[1]        ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[4]       ; D[2]        ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[4]       ; D[3]        ; 8.318 ; 8.230 ; 8.230 ; 8.318 ;
; A[4]       ; D[4]        ; 8.352 ; 8.266 ; 8.266 ; 8.352 ;
; A[4]       ; D[5]        ; 8.734 ; 8.554 ; 8.554 ; 8.734 ;
; A[4]       ; D[6]        ; 8.754 ; 8.667 ; 8.667 ; 8.754 ;
; A[4]       ; D[7]        ; 8.767 ; 8.680 ; 8.680 ; 8.767 ;
; A[4]       ; FL_ADDR[4]  ; 5.312 ;       ;       ; 5.312 ;
; A[4]       ; HEX1[0]     ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; A[4]       ; HEX1[1]     ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; A[4]       ; HEX1[2]     ;       ; 6.004 ; 6.004 ;       ;
; A[4]       ; HEX1[3]     ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; A[4]       ; HEX1[4]     ; 6.034 ;       ;       ; 6.034 ;
; A[4]       ; HEX1[5]     ; 6.046 ;       ;       ; 6.046 ;
; A[4]       ; HEX1[6]     ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; A[5]       ; D[0]        ; 7.057 ; 6.879 ; 6.879 ; 7.057 ;
; A[5]       ; D[1]        ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; A[5]       ; D[2]        ; 7.044 ; 7.044 ; 7.044 ; 7.044 ;
; A[5]       ; D[3]        ; 6.778 ; 6.690 ; 6.690 ; 6.778 ;
; A[5]       ; D[4]        ; 6.812 ; 6.726 ; 6.726 ; 6.812 ;
; A[5]       ; D[5]        ; 7.194 ; 7.014 ; 7.014 ; 7.194 ;
; A[5]       ; D[6]        ; 7.214 ; 7.127 ; 7.127 ; 7.214 ;
; A[5]       ; D[7]        ; 7.227 ; 7.140 ; 7.140 ; 7.227 ;
; A[5]       ; FL_ADDR[5]  ; 5.078 ;       ;       ; 5.078 ;
; A[5]       ; HEX1[0]     ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; A[5]       ; HEX1[1]     ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[5]       ; HEX1[2]     ; 5.962 ;       ;       ; 5.962 ;
; A[5]       ; HEX1[3]     ; 5.972 ; 5.972 ; 5.972 ; 5.972 ;
; A[5]       ; HEX1[4]     ;       ; 5.993 ; 5.993 ;       ;
; A[5]       ; HEX1[5]     ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; A[5]       ; HEX1[6]     ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; A[6]       ; D[0]        ; 7.204 ; 7.026 ; 7.026 ; 7.204 ;
; A[6]       ; D[1]        ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; A[6]       ; D[2]        ; 7.191 ; 7.191 ; 7.191 ; 7.191 ;
; A[6]       ; D[3]        ; 6.925 ; 6.837 ; 6.837 ; 6.925 ;
; A[6]       ; D[4]        ; 6.959 ; 6.873 ; 6.873 ; 6.959 ;
; A[6]       ; D[5]        ; 7.341 ; 7.161 ; 7.161 ; 7.341 ;
; A[6]       ; D[6]        ; 7.361 ; 7.274 ; 7.274 ; 7.361 ;
; A[6]       ; D[7]        ; 7.374 ; 7.287 ; 7.287 ; 7.374 ;
; A[6]       ; FL_ADDR[6]  ; 5.632 ;       ;       ; 5.632 ;
; A[6]       ; HEX1[0]     ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; A[6]       ; HEX1[1]     ; 6.039 ;       ;       ; 6.039 ;
; A[6]       ; HEX1[2]     ; 6.053 ; 6.053 ; 6.053 ; 6.053 ;
; A[6]       ; HEX1[3]     ; 6.052 ; 6.052 ; 6.052 ; 6.052 ;
; A[6]       ; HEX1[4]     ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; A[6]       ; HEX1[5]     ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; A[6]       ; HEX1[6]     ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; A[7]       ; D[0]        ; 7.217 ; 7.039 ; 7.039 ; 7.217 ;
; A[7]       ; D[1]        ; 7.511 ; 7.511 ; 7.511 ; 7.511 ;
; A[7]       ; D[2]        ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; A[7]       ; D[3]        ; 6.938 ; 6.850 ; 6.850 ; 6.938 ;
; A[7]       ; D[4]        ; 6.972 ; 6.886 ; 6.886 ; 6.972 ;
; A[7]       ; D[5]        ; 7.354 ; 7.174 ; 7.174 ; 7.354 ;
; A[7]       ; D[6]        ; 7.374 ; 7.287 ; 7.287 ; 7.374 ;
; A[7]       ; D[7]        ; 7.387 ; 7.300 ; 7.300 ; 7.387 ;
; A[7]       ; FL_ADDR[7]  ; 5.593 ;       ;       ; 5.593 ;
; A[7]       ; HEX1[0]     ; 5.941 ; 5.941 ; 5.941 ; 5.941 ;
; A[7]       ; HEX1[1]     ; 5.909 ; 5.909 ; 5.909 ; 5.909 ;
; A[7]       ; HEX1[2]     ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[7]       ; HEX1[3]     ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; A[7]       ; HEX1[4]     ;       ; 5.944 ; 5.944 ;       ;
; A[7]       ; HEX1[5]     ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; A[7]       ; HEX1[6]     ; 5.961 ; 5.961 ; 5.961 ; 5.961 ;
; A[8]       ; D[0]        ; 7.098 ; 6.920 ; 6.920 ; 7.098 ;
; A[8]       ; D[1]        ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; A[8]       ; D[2]        ; 7.085 ; 7.085 ; 7.085 ; 7.085 ;
; A[8]       ; D[3]        ; 6.819 ; 6.731 ; 6.731 ; 6.819 ;
; A[8]       ; D[4]        ; 6.853 ; 6.767 ; 6.767 ; 6.853 ;
; A[8]       ; D[5]        ; 7.212 ; 7.055 ; 7.055 ; 7.212 ;
; A[8]       ; D[6]        ; 7.244 ; 7.168 ; 7.168 ; 7.244 ;
; A[8]       ; D[7]        ; 7.268 ; 7.181 ; 7.181 ; 7.268 ;
; A[8]       ; FL_ADDR[8]  ; 5.353 ;       ;       ; 5.353 ;
; A[8]       ; HEX2[0]     ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; A[8]       ; HEX2[1]     ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[8]       ; HEX2[2]     ;       ; 6.201 ; 6.201 ;       ;
; A[8]       ; HEX2[3]     ; 5.918 ; 5.918 ; 5.918 ; 5.918 ;
; A[8]       ; HEX2[4]     ; 6.156 ;       ;       ; 6.156 ;
; A[8]       ; HEX2[5]     ; 6.027 ;       ;       ; 6.027 ;
; A[8]       ; HEX2[6]     ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; A[8]       ; LEDG[0]     ; 5.482 ;       ;       ; 5.482 ;
; A[9]       ; D[0]        ; 7.461 ; 7.283 ; 7.283 ; 7.461 ;
; A[9]       ; D[1]        ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[9]       ; D[2]        ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; A[9]       ; D[3]        ; 7.182 ; 7.094 ; 7.094 ; 7.182 ;
; A[9]       ; D[4]        ; 7.216 ; 7.130 ; 7.130 ; 7.216 ;
; A[9]       ; D[5]        ; 7.488 ; 7.418 ; 7.418 ; 7.488 ;
; A[9]       ; D[6]        ; 7.520 ; 7.520 ; 7.520 ; 7.520 ;
; A[9]       ; D[7]        ; 7.606 ; 7.544 ; 7.544 ; 7.606 ;
; A[9]       ; FL_ADDR[9]  ; 5.419 ;       ;       ; 5.419 ;
; A[9]       ; HEX2[0]     ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; A[9]       ; HEX2[1]     ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; A[9]       ; HEX2[2]     ; 6.345 ;       ;       ; 6.345 ;
; A[9]       ; HEX2[3]     ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; A[9]       ; HEX2[4]     ;       ; 6.291 ; 6.291 ;       ;
; A[9]       ; HEX2[5]     ; 6.164 ; 6.164 ; 6.164 ; 6.164 ;
; A[9]       ; HEX2[6]     ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[9]       ; LEDG[1]     ; 5.365 ;       ;       ; 5.365 ;
; A[10]      ; D[0]        ; 7.413 ; 7.353 ; 7.353 ; 7.413 ;
; A[10]      ; D[1]        ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; A[10]      ; D[2]        ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; A[10]      ; D[3]        ; 7.206 ; 7.164 ; 7.164 ; 7.206 ;
; A[10]      ; D[4]        ; 7.206 ; 7.200 ; 7.200 ; 7.206 ;
; A[10]      ; D[5]        ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[10]      ; D[6]        ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; A[10]      ; D[7]        ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; A[10]      ; FL_ADDR[10] ; 5.674 ;       ;       ; 5.674 ;
; A[10]      ; HEX2[0]     ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; A[10]      ; HEX2[1]     ; 5.984 ;       ;       ; 5.984 ;
; A[10]      ; HEX2[2]     ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; A[10]      ; HEX2[3]     ; 6.011 ; 6.011 ; 6.011 ; 6.011 ;
; A[10]      ; HEX2[4]     ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; A[10]      ; HEX2[5]     ; 6.118 ; 6.118 ; 6.118 ; 6.118 ;
; A[10]      ; HEX2[6]     ; 6.397 ; 6.397 ; 6.397 ; 6.397 ;
; A[10]      ; LEDG[2]     ; 5.206 ;       ;       ; 5.206 ;
; A[12]      ; D[0]        ; 6.488 ; 6.488 ; 6.488 ; 6.488 ;
; A[12]      ; D[1]        ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; A[12]      ; D[2]        ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; A[12]      ; D[3]        ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; A[12]      ; D[4]        ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; A[12]      ; D[5]        ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; A[12]      ; D[6]        ; 6.481 ; 6.481 ; 6.481 ; 6.481 ;
; A[12]      ; D[7]        ; 6.567 ; 6.567 ; 6.567 ; 6.567 ;
; A[12]      ; FL_ADDR[12] ; 5.443 ;       ;       ; 5.443 ;
; A[12]      ; HEX3[0]     ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; A[12]      ; HEX3[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; A[12]      ; HEX3[2]     ;       ; 7.026 ; 7.026 ;       ;
; A[12]      ; HEX3[3]     ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; A[12]      ; HEX3[4]     ; 6.272 ;       ;       ; 6.272 ;
; A[12]      ; HEX3[5]     ; 6.438 ;       ;       ; 6.438 ;
; A[12]      ; HEX3[6]     ; 6.517 ; 6.517 ; 6.517 ; 6.517 ;
; A[12]      ; LEDG[4]     ; 5.742 ;       ;       ; 5.742 ;
; A[13]      ; D[0]        ; 6.324 ; 6.146 ; 6.146 ; 6.324 ;
; A[13]      ; D[1]        ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; A[13]      ; D[2]        ; 6.286 ; 6.286 ; 6.286 ; 6.286 ;
; A[13]      ; D[3]        ; 6.045 ; 5.957 ; 5.957 ; 6.045 ;
; A[13]      ; D[4]        ; 6.079 ; 5.993 ; 5.993 ; 6.079 ;
; A[13]      ; D[5]        ; 6.403 ; 6.281 ; 6.281 ; 6.403 ;
; A[13]      ; D[6]        ; 6.435 ; 6.394 ; 6.394 ; 6.435 ;
; A[13]      ; D[7]        ; 6.494 ; 6.407 ; 6.407 ; 6.494 ;
; A[13]      ; FL_ADDR[13] ; 6.361 ; 6.361 ; 6.361 ; 6.361 ;
; A[13]      ; FL_ADDR[14] ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; A[13]      ; FL_ADDR[15] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[13]      ; FL_ADDR[16] ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; A[13]      ; FL_ADDR[17] ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; A[13]      ; FL_ADDR[18] ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; A[13]      ; FL_ADDR[19] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; A[13]      ; FL_ADDR[20] ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; A[13]      ; FL_ADDR[21] ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; A[13]      ; HEX3[0]     ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; A[13]      ; HEX3[1]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; A[13]      ; HEX3[2]     ; 7.008 ; 7.008 ; 7.008 ; 7.008 ;
; A[13]      ; HEX3[3]     ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; A[13]      ; HEX3[4]     ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; A[13]      ; HEX3[5]     ; 6.416 ; 6.416 ; 6.416 ; 6.416 ;
; A[13]      ; HEX3[6]     ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; A[13]      ; LEDG[5]     ; 5.224 ;       ;       ; 5.224 ;
; A[14]      ; D[0]        ; 6.354 ; 6.176 ; 6.176 ; 6.354 ;
; A[14]      ; D[1]        ; 6.466 ; 6.466 ; 6.466 ; 6.466 ;
; A[14]      ; D[2]        ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; A[14]      ; D[3]        ; 6.075 ; 5.987 ; 5.987 ; 6.075 ;
; A[14]      ; D[4]        ; 6.109 ; 6.023 ; 6.023 ; 6.109 ;
; A[14]      ; D[5]        ; 6.433 ; 6.311 ; 6.311 ; 6.433 ;
; A[14]      ; D[6]        ; 6.465 ; 6.424 ; 6.424 ; 6.465 ;
; A[14]      ; D[7]        ; 6.524 ; 6.437 ; 6.437 ; 6.524 ;
; A[14]      ; FL_ADDR[14] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[14]      ; FL_ADDR[15] ; 7.053 ; 7.053 ; 7.053 ; 7.053 ;
; A[14]      ; FL_ADDR[16] ; 7.053 ; 7.053 ; 7.053 ; 7.053 ;
; A[14]      ; FL_ADDR[17] ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; A[14]      ; FL_ADDR[18] ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; A[14]      ; FL_ADDR[19] ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; A[14]      ; FL_ADDR[20] ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; A[14]      ; FL_ADDR[21] ; 6.693 ; 6.693 ; 6.693 ; 6.693 ;
; A[14]      ; HEX3[0]     ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; A[14]      ; HEX3[1]     ; 7.252 ; 7.252 ; 7.252 ; 7.252 ;
; A[14]      ; HEX3[2]     ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; A[14]      ; HEX3[3]     ; 7.025 ; 7.025 ; 7.025 ; 7.025 ;
; A[14]      ; HEX3[4]     ; 6.887 ; 6.887 ; 6.887 ; 6.887 ;
; A[14]      ; HEX3[5]     ; 7.048 ; 7.048 ; 7.048 ; 7.048 ;
; A[14]      ; HEX3[6]     ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[14]      ; LEDG[6]     ; 5.384 ;       ;       ; 5.384 ;
; A[15]      ; D[0]        ; 6.776 ; 6.954 ; 6.954 ; 6.776 ;
; A[15]      ; D[1]        ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; A[15]      ; D[2]        ; 6.916 ; 6.916 ; 6.916 ; 6.916 ;
; A[15]      ; D[3]        ; 6.587 ; 6.675 ; 6.675 ; 6.587 ;
; A[15]      ; D[4]        ; 6.623 ; 6.709 ; 6.709 ; 6.623 ;
; A[15]      ; D[5]        ; 6.911 ; 7.033 ; 7.033 ; 6.911 ;
; A[15]      ; D[6]        ; 7.024 ; 7.065 ; 7.065 ; 7.024 ;
; A[15]      ; D[7]        ; 7.037 ; 7.124 ; 7.124 ; 7.037 ;
; A[15]      ; LEDG[7]     ; 5.363 ;       ;       ; 5.363 ;
; FL_DQ[0]   ; D[0]        ; 6.010 ;       ;       ; 6.010 ;
; FL_DQ[1]   ; D[1]        ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; FL_DQ[2]   ; D[2]        ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; FL_DQ[3]   ; D[3]        ; 5.773 ;       ;       ; 5.773 ;
; FL_DQ[4]   ; D[4]        ; 5.808 ;       ;       ; 5.808 ;
; FL_DQ[5]   ; D[5]        ; 5.985 ;       ;       ; 5.985 ;
; FL_DQ[6]   ; D[6]        ; 6.153 ;       ;       ; 6.153 ;
; FL_DQ[7]   ; D[7]        ; 6.072 ;       ;       ; 6.072 ;
; RD_n       ; D[0]        ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; RD_n       ; D[1]        ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; RD_n       ; D[2]        ; 5.498 ; 5.498 ; 5.498 ; 5.498 ;
; RD_n       ; D[3]        ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; RD_n       ; D[4]        ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; RD_n       ; D[5]        ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; RD_n       ; D[6]        ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; RD_n       ; D[7]        ; 5.733 ; 5.733 ; 5.733 ; 5.733 ;
; RD_n       ; FL_OE_N     ; 5.316 ;       ;       ; 5.316 ;
; SLTSL_n    ; BUSDIR_n    ; 6.132 ;       ;       ; 6.132 ;
; SLTSL_n    ; D[0]        ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SLTSL_n    ; D[1]        ; 5.606 ; 5.606 ; 5.606 ; 5.606 ;
; SLTSL_n    ; D[2]        ; 5.456 ; 5.456 ; 5.456 ; 5.456 ;
; SLTSL_n    ; D[3]        ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; SLTSL_n    ; D[4]        ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; SLTSL_n    ; D[5]        ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; SLTSL_n    ; D[6]        ; 5.605 ; 5.605 ; 5.605 ; 5.605 ;
; SLTSL_n    ; D[7]        ; 5.691 ; 5.691 ; 5.691 ; 5.691 ;
; SLTSL_n    ; FL_ADDR[14] ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; SLTSL_n    ; FL_ADDR[15] ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; SLTSL_n    ; FL_ADDR[16] ; 7.489 ; 7.489 ; 7.489 ; 7.489 ;
; SLTSL_n    ; FL_ADDR[17] ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; SLTSL_n    ; FL_ADDR[18] ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; SLTSL_n    ; FL_ADDR[19] ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; SLTSL_n    ; FL_ADDR[20] ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; SLTSL_n    ; FL_ADDR[21] ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; SLTSL_n    ; FL_CE_N     ; 6.605 ;       ;       ; 6.605 ;
; SLTSL_n    ; HEX3[0]     ; 7.876 ; 7.876 ; 7.876 ; 7.876 ;
; SLTSL_n    ; HEX3[1]     ; 7.814 ; 7.814 ; 7.814 ; 7.814 ;
; SLTSL_n    ; HEX3[2]     ; 8.202 ; 8.202 ; 8.202 ; 8.202 ;
; SLTSL_n    ; HEX3[3]     ; 7.587 ; 7.587 ; 7.587 ; 7.587 ;
; SLTSL_n    ; HEX3[4]     ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; SLTSL_n    ; HEX3[5]     ; 7.610 ; 7.610 ; 7.610 ; 7.610 ;
; SLTSL_n    ; HEX3[6]     ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; SLTSL_n    ; LEDR[9]     ;       ; 6.293 ; 6.293 ;       ;
; SW[0]      ; D[1]        ;       ; 3.286 ; 3.286 ;       ;
; SW[1]      ; D[1]        ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; SW[2]      ; D[2]        ;       ; 2.999 ; 2.999 ;       ;
; SW[3]      ; D[2]        ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; SW[8]      ; FL_ADDR[13] ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; SW[8]      ; FL_ADDR[14] ; 4.318 ; 4.318 ; 4.318 ; 4.318 ;
; SW[8]      ; FL_ADDR[15] ; 4.257 ; 4.257 ; 4.257 ; 4.257 ;
; SW[8]      ; FL_ADDR[16] ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW[8]      ; FL_ADDR[17] ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; SW[8]      ; FL_ADDR[18] ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; SW[8]      ; FL_ADDR[19] ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; SW[8]      ; FL_ADDR[20] ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; SW[8]      ; FL_ADDR[21] ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; SW[8]      ; HEX3[0]     ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; SW[8]      ; HEX3[1]     ; 4.486 ; 4.486 ; 4.486 ; 4.486 ;
; SW[8]      ; HEX3[2]     ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; SW[8]      ; HEX3[3]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; SW[8]      ; HEX3[4]     ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; SW[8]      ; HEX3[5]     ; 4.282 ; 4.282 ; 4.282 ; 4.282 ;
; SW[8]      ; HEX3[6]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; SW[9]      ; BUSDIR_n    ;       ; 4.242 ; 4.242 ;       ;
; SW[9]      ; D[0]        ; 3.761 ; 3.761 ; 3.761 ; 3.761 ;
; SW[9]      ; D[1]        ; 3.755 ; 3.755 ; 3.755 ; 3.755 ;
; SW[9]      ; D[2]        ; 3.605 ; 3.605 ; 3.605 ; 3.605 ;
; SW[9]      ; D[3]        ; 3.554 ; 3.554 ; 3.554 ; 3.554 ;
; SW[9]      ; D[4]        ; 3.554 ; 3.554 ; 3.554 ; 3.554 ;
; SW[9]      ; D[5]        ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[9]      ; D[6]        ; 3.754 ; 3.754 ; 3.754 ; 3.754 ;
; SW[9]      ; D[7]        ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; SW[9]      ; FL_ADDR[14] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; SW[9]      ; FL_ADDR[15] ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[9]      ; FL_ADDR[16] ; 5.599 ; 5.599 ; 5.599 ; 5.599 ;
; SW[9]      ; FL_ADDR[17] ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; SW[9]      ; FL_ADDR[18] ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; SW[9]      ; FL_ADDR[19] ; 5.446 ; 5.446 ; 5.446 ; 5.446 ;
; SW[9]      ; FL_ADDR[20] ; 5.586 ; 5.586 ; 5.586 ; 5.586 ;
; SW[9]      ; FL_ADDR[21] ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[9]      ; FL_CE_N     ;       ; 4.715 ; 4.715 ;       ;
; SW[9]      ; HEX3[0]     ; 5.986 ; 5.986 ; 5.986 ; 5.986 ;
; SW[9]      ; HEX3[1]     ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; SW[9]      ; HEX3[2]     ; 6.312 ; 6.312 ; 6.312 ; 6.312 ;
; SW[9]      ; HEX3[3]     ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; SW[9]      ; HEX3[4]     ; 5.559 ; 5.559 ; 5.559 ; 5.559 ;
; SW[9]      ; HEX3[5]     ; 5.720 ; 5.720 ; 5.720 ; 5.720 ;
; SW[9]      ; HEX3[6]     ; 5.805 ; 5.805 ; 5.805 ; 5.805 ;
; SW[9]      ; LEDR[9]     ; 4.403 ;       ;       ; 4.403 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[11]      ; 4.897 ;      ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 5.104 ;      ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 5.098 ;      ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 4.948 ;      ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 4.897 ;      ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 4.897 ;      ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 5.065 ;      ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 5.097 ;      ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 5.183 ;      ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 3.840 ;      ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 4.047 ;      ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 4.041 ;      ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 3.891 ;      ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 3.840 ;      ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 3.840 ;      ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 4.008 ;      ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 4.040 ;      ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 4.126 ;      ; Fall       ; A[11]           ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[11]      ; 3.840 ;      ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 4.047 ;      ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 4.041 ;      ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 3.891 ;      ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 3.840 ;      ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 3.840 ;      ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 4.008 ;      ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 4.040 ;      ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 4.126 ;      ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 3.840 ;      ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 4.047 ;      ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 4.041 ;      ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 3.891 ;      ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 3.840 ;      ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 3.840 ;      ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 4.008 ;      ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 4.040 ;      ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 4.126 ;      ; Fall       ; A[11]           ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[11]      ; 4.897     ;           ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 5.104     ;           ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 5.098     ;           ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 4.948     ;           ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 4.897     ;           ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 4.897     ;           ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 5.065     ;           ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 5.097     ;           ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 5.183     ;           ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 3.840     ;           ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 4.047     ;           ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 4.041     ;           ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 3.891     ;           ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 3.840     ;           ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 3.840     ;           ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 4.008     ;           ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 4.040     ;           ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 4.126     ;           ; Fall       ; A[11]           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[11]      ; 3.840     ;           ; Rise       ; A[11]           ;
;  D[0]     ; A[11]      ; 4.047     ;           ; Rise       ; A[11]           ;
;  D[1]     ; A[11]      ; 4.041     ;           ; Rise       ; A[11]           ;
;  D[2]     ; A[11]      ; 3.891     ;           ; Rise       ; A[11]           ;
;  D[3]     ; A[11]      ; 3.840     ;           ; Rise       ; A[11]           ;
;  D[4]     ; A[11]      ; 3.840     ;           ; Rise       ; A[11]           ;
;  D[5]     ; A[11]      ; 4.008     ;           ; Rise       ; A[11]           ;
;  D[6]     ; A[11]      ; 4.040     ;           ; Rise       ; A[11]           ;
;  D[7]     ; A[11]      ; 4.126     ;           ; Rise       ; A[11]           ;
; D[*]      ; A[11]      ; 3.840     ;           ; Fall       ; A[11]           ;
;  D[0]     ; A[11]      ; 4.047     ;           ; Fall       ; A[11]           ;
;  D[1]     ; A[11]      ; 4.041     ;           ; Fall       ; A[11]           ;
;  D[2]     ; A[11]      ; 3.891     ;           ; Fall       ; A[11]           ;
;  D[3]     ; A[11]      ; 3.840     ;           ; Fall       ; A[11]           ;
;  D[4]     ; A[11]      ; 3.840     ;           ; Fall       ; A[11]           ;
;  D[5]     ; A[11]      ; 4.008     ;           ; Fall       ; A[11]           ;
;  D[6]     ; A[11]      ; 4.040     ;           ; Fall       ; A[11]           ;
;  D[7]     ; A[11]      ; 4.126     ;           ; Fall       ; A[11]           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+--------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                     ; -7.266   ; 0.215 ; 3.620    ; -4.727  ; -1.469              ;
;  A[11]                               ; N/A      ; N/A   ; 3.620    ; -4.727  ; -1.469              ;
;  CLOCK_50                            ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  i_clock|altpll_component|pll|clk[0] ; -7.266   ; 0.215 ; 38.407   ; 0.653   ; 18.889              ;
; Design-wide TNS                      ; -138.857 ; 0.0   ; 0.0      ; -42.071 ; -34.463             ;
;  A[11]                               ; N/A      ; N/A   ; 0.000    ; -42.071 ; -34.463             ;
;  CLOCK_50                            ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  i_clock|altpll_component|pll|clk[0] ; -138.857 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------+
; Setup Times                                                                                 ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; A[*]      ; A[11]      ; 4.284  ; 4.284  ; Rise       ; A[11]                               ;
;  A[12]    ; A[11]      ; 4.284  ; 4.284  ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 4.574  ; 4.574  ; Rise       ; A[11]                               ;
;  D[0]     ; A[11]      ; 3.105  ; 3.105  ; Rise       ; A[11]                               ;
;  D[1]     ; A[11]      ; 3.376  ; 3.376  ; Rise       ; A[11]                               ;
;  D[2]     ; A[11]      ; 3.874  ; 3.874  ; Rise       ; A[11]                               ;
;  D[3]     ; A[11]      ; 3.264  ; 3.264  ; Rise       ; A[11]                               ;
;  D[4]     ; A[11]      ; 3.354  ; 3.354  ; Rise       ; A[11]                               ;
;  D[5]     ; A[11]      ; 3.430  ; 3.430  ; Rise       ; A[11]                               ;
;  D[6]     ; A[11]      ; 4.245  ; 4.245  ; Rise       ; A[11]                               ;
;  D[7]     ; A[11]      ; 4.574  ; 4.574  ; Rise       ; A[11]                               ;
; RD_n      ; A[11]      ; 0.293  ; 0.293  ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 0.184  ; 0.184  ; Fall       ; A[11]                               ;
;  D[0]     ; A[11]      ; 0.073  ; 0.073  ; Fall       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.184  ; 0.184  ; Fall       ; A[11]                               ;
; A[*]      ; CLOCK_50   ; 14.458 ; 14.458 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[0]     ; CLOCK_50   ; 7.671  ; 7.671  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[1]     ; CLOCK_50   ; 13.856 ; 13.856 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[2]     ; CLOCK_50   ; 14.005 ; 14.005 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[3]     ; CLOCK_50   ; 14.458 ; 14.458 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[4]     ; CLOCK_50   ; 14.300 ; 14.300 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[5]     ; CLOCK_50   ; 10.624 ; 10.624 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[6]     ; CLOCK_50   ; 11.009 ; 11.009 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[7]     ; CLOCK_50   ; 11.031 ; 11.031 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[8]     ; CLOCK_50   ; 10.793 ; 10.793 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[9]     ; CLOCK_50   ; 11.638 ; 11.638 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[10]    ; CLOCK_50   ; 11.844 ; 11.844 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[11]    ; CLOCK_50   ; 4.705  ; 4.705  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[12]    ; CLOCK_50   ; 9.885  ; 9.885  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[13]    ; CLOCK_50   ; 8.834  ; 8.834  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[14]    ; CLOCK_50   ; 8.905  ; 8.905  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[15]    ; CLOCK_50   ; 10.320 ; 10.320 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; D[*]      ; CLOCK_50   ; 7.354  ; 7.354  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]     ; CLOCK_50   ; 6.256  ; 6.256  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]     ; CLOCK_50   ; 6.574  ; 6.574  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]     ; CLOCK_50   ; 6.568  ; 6.568  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]     ; CLOCK_50   ; 6.592  ; 6.592  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]     ; CLOCK_50   ; 6.602  ; 6.602  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]     ; CLOCK_50   ; 7.233  ; 7.233  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]     ; CLOCK_50   ; 7.354  ; 7.354  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]     ; CLOCK_50   ; 7.270  ; 7.270  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; KEY[*]    ; CLOCK_50   ; 9.651  ; 9.651  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 9.651  ; 9.651  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_DAT    ; CLOCK_50   ; 6.314  ; 6.314  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SLTSL_n   ; CLOCK_50   ; 10.100 ; 10.100 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 7.052  ; 7.052  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; 7.052  ; 7.052  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WR_n      ; CLOCK_50   ; 10.496 ; 10.496 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+-----------+------------+--------+--------+------------+-------------------------------------+
; A[*]      ; A[11]      ; -1.126 ; -1.126 ; Rise       ; A[11]                               ;
;  A[12]    ; A[11]      ; -1.126 ; -1.126 ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 1.057  ; 1.057  ; Rise       ; A[11]                               ;
;  D[0]     ; A[11]      ; 1.001  ; 1.001  ; Rise       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.686  ; 0.686  ; Rise       ; A[11]                               ;
;  D[2]     ; A[11]      ; 1.039  ; 1.039  ; Rise       ; A[11]                               ;
;  D[3]     ; A[11]      ; 1.057  ; 1.057  ; Rise       ; A[11]                               ;
;  D[4]     ; A[11]      ; 0.681  ; 0.681  ; Rise       ; A[11]                               ;
;  D[5]     ; A[11]      ; 0.102  ; 0.102  ; Rise       ; A[11]                               ;
;  D[6]     ; A[11]      ; 0.016  ; 0.016  ; Rise       ; A[11]                               ;
;  D[7]     ; A[11]      ; 0.041  ; 0.041  ; Rise       ; A[11]                               ;
; RD_n      ; A[11]      ; 0.206  ; 0.206  ; Rise       ; A[11]                               ;
; D[*]      ; A[11]      ; 0.608  ; 0.608  ; Fall       ; A[11]                               ;
;  D[0]     ; A[11]      ; 0.608  ; 0.608  ; Fall       ; A[11]                               ;
;  D[1]     ; A[11]      ; 0.181  ; 0.181  ; Fall       ; A[11]                               ;
; A[*]      ; CLOCK_50   ; -2.003 ; -2.003 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[0]     ; CLOCK_50   ; -3.999 ; -3.999 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[1]     ; CLOCK_50   ; -6.466 ; -6.466 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[2]     ; CLOCK_50   ; -6.551 ; -6.551 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[3]     ; CLOCK_50   ; -6.743 ; -6.743 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[4]     ; CLOCK_50   ; -6.671 ; -6.671 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[5]     ; CLOCK_50   ; -5.131 ; -5.131 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[6]     ; CLOCK_50   ; -5.278 ; -5.278 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[7]     ; CLOCK_50   ; -5.291 ; -5.291 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[8]     ; CLOCK_50   ; -5.172 ; -5.172 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[9]     ; CLOCK_50   ; -5.536 ; -5.536 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[10]    ; CLOCK_50   ; -5.606 ; -5.606 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[11]    ; CLOCK_50   ; -2.003 ; -2.003 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[12]    ; CLOCK_50   ; -4.866 ; -4.866 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[13]    ; CLOCK_50   ; -4.398 ; -4.398 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[14]    ; CLOCK_50   ; -4.428 ; -4.428 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  A[15]    ; CLOCK_50   ; -5.028 ; -5.028 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; D[*]      ; CLOCK_50   ; -3.570 ; -3.570 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]     ; CLOCK_50   ; -3.570 ; -3.570 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]     ; CLOCK_50   ; -3.681 ; -3.681 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]     ; CLOCK_50   ; -3.673 ; -3.673 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]     ; CLOCK_50   ; -3.692 ; -3.692 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]     ; CLOCK_50   ; -3.699 ; -3.699 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]     ; CLOCK_50   ; -4.015 ; -4.015 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]     ; CLOCK_50   ; -4.024 ; -4.024 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]     ; CLOCK_50   ; -4.029 ; -4.029 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; KEY[*]    ; CLOCK_50   ; -4.222 ; -4.222 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.222 ; -4.222 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_DAT    ; CLOCK_50   ; -3.588 ; -3.588 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SLTSL_n   ; CLOCK_50   ; -4.908 ; -4.908 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -3.002 ; -3.002 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; -3.002 ; -3.002 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WR_n      ; CLOCK_50   ; -5.079 ; -5.079 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+--------------+------------+--------+--------+------------+-------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+--------------+------------+--------+--------+------------+-------------------------------------+
; D[*]         ; A[11]      ; 12.654 ; 12.654 ; Rise       ; A[11]                               ;
;  D[0]        ; A[11]      ; 11.891 ; 11.891 ; Rise       ; A[11]                               ;
;  D[1]        ; A[11]      ; 12.654 ; 12.654 ; Rise       ; A[11]                               ;
;  D[2]        ; A[11]      ; 12.147 ; 12.147 ; Rise       ; A[11]                               ;
;  D[3]        ; A[11]      ; 11.486 ; 11.486 ; Rise       ; A[11]                               ;
;  D[4]        ; A[11]      ; 11.520 ; 11.520 ; Rise       ; A[11]                               ;
;  D[5]        ; A[11]      ; 12.230 ; 12.230 ; Rise       ; A[11]                               ;
;  D[6]        ; A[11]      ; 12.532 ; 12.532 ; Rise       ; A[11]                               ;
;  D[7]        ; A[11]      ; 12.566 ; 12.566 ; Rise       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 15.967 ; 15.967 ; Rise       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 10.592 ; 10.592 ; Rise       ; A[11]                               ;
;  FL_ADDR[14] ; A[11]      ; 14.168 ; 14.168 ; Rise       ; A[11]                               ;
;  FL_ADDR[15] ; A[11]      ; 14.514 ; 14.514 ; Rise       ; A[11]                               ;
;  FL_ADDR[16] ; A[11]      ; 14.645 ; 14.645 ; Rise       ; A[11]                               ;
;  FL_ADDR[17] ; A[11]      ; 15.108 ; 15.108 ; Rise       ; A[11]                               ;
;  FL_ADDR[18] ; A[11]      ; 15.453 ; 15.453 ; Rise       ; A[11]                               ;
;  FL_ADDR[19] ; A[11]      ; 15.563 ; 15.563 ; Rise       ; A[11]                               ;
;  FL_ADDR[20] ; A[11]      ; 15.967 ; 15.967 ; Rise       ; A[11]                               ;
;  FL_ADDR[21] ; A[11]      ; 15.774 ; 15.774 ; Rise       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 13.411 ; 13.411 ; Rise       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 13.013 ; 13.013 ; Rise       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 12.209 ; 12.209 ; Rise       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 13.099 ; 13.099 ; Rise       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 12.215 ; 12.215 ; Rise       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 12.942 ; 12.942 ; Rise       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 12.513 ; 12.513 ; Rise       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 13.411 ; 13.411 ; Rise       ; A[11]                               ;
; HEX3[*]      ; A[11]      ; 16.256 ; 16.256 ; Rise       ; A[11]                               ;
;  HEX3[0]     ; A[11]      ; 15.953 ; 15.953 ; Rise       ; A[11]                               ;
;  HEX3[1]     ; A[11]      ; 15.354 ; 15.354 ; Rise       ; A[11]                               ;
;  HEX3[2]     ; A[11]      ; 16.256 ; 16.256 ; Rise       ; A[11]                               ;
;  HEX3[3]     ; A[11]      ; 15.080 ; 15.080 ; Rise       ; A[11]                               ;
;  HEX3[4]     ; A[11]      ; 14.719 ; 14.719 ; Rise       ; A[11]                               ;
;  HEX3[5]     ; A[11]      ; 15.063 ; 15.063 ; Rise       ; A[11]                               ;
;  HEX3[6]     ; A[11]      ; 15.277 ; 15.277 ; Rise       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 9.906  ; 9.906  ; Rise       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 9.906  ; 9.906  ; Rise       ; A[11]                               ;
; LEDR[*]      ; A[11]      ; 10.895 ; 10.895 ; Rise       ; A[11]                               ;
;  LEDR[0]     ; A[11]      ; 8.156  ; 8.156  ; Rise       ; A[11]                               ;
;  LEDR[1]     ; A[11]      ; 8.198  ; 8.198  ; Rise       ; A[11]                               ;
;  LEDR[2]     ; A[11]      ; 8.628  ; 8.628  ; Rise       ; A[11]                               ;
;  LEDR[3]     ; A[11]      ; 8.910  ; 8.910  ; Rise       ; A[11]                               ;
;  LEDR[4]     ; A[11]      ; 8.923  ; 8.923  ; Rise       ; A[11]                               ;
;  LEDR[5]     ; A[11]      ; 10.895 ; 10.895 ; Rise       ; A[11]                               ;
;  LEDR[6]     ; A[11]      ; 10.861 ; 10.861 ; Rise       ; A[11]                               ;
;  LEDR[7]     ; A[11]      ; 10.651 ; 10.651 ; Rise       ; A[11]                               ;
;  LEDR[8]     ; A[11]      ; 10.366 ; 10.366 ; Rise       ; A[11]                               ;
; D[*]         ; A[11]      ; 16.113 ; 16.113 ; Fall       ; A[11]                               ;
;  D[0]        ; A[11]      ; 12.838 ; 12.838 ; Fall       ; A[11]                               ;
;  D[1]        ; A[11]      ; 16.113 ; 16.113 ; Fall       ; A[11]                               ;
;  D[2]        ; A[11]      ; 15.191 ; 15.191 ; Fall       ; A[11]                               ;
;  D[3]        ; A[11]      ; 9.183  ; 9.183  ; Fall       ; A[11]                               ;
;  D[4]        ; A[11]      ; 9.217  ; 9.217  ; Fall       ; A[11]                               ;
;  D[5]        ; A[11]      ; 9.927  ; 9.927  ; Fall       ; A[11]                               ;
;  D[6]        ; A[11]      ; 10.229 ; 10.229 ; Fall       ; A[11]                               ;
;  D[7]        ; A[11]      ; 10.263 ; 10.263 ; Fall       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 10.592 ; 10.592 ; Fall       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 10.592 ; 10.592 ; Fall       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 13.411 ; 13.411 ; Fall       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 13.013 ; 13.013 ; Fall       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 12.209 ; 12.209 ; Fall       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 13.099 ; 13.099 ; Fall       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 12.215 ; 12.215 ; Fall       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 12.942 ; 12.942 ; Fall       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 12.513 ; 12.513 ; Fall       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 13.411 ; 13.411 ; Fall       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 9.906  ; 9.906  ; Fall       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 9.906  ; 9.906  ; Fall       ; A[11]                               ;
; SD_DAT3      ; A[11]      ; 10.860 ; 10.860 ; Fall       ; A[11]                               ;
; D[*]         ; CLOCK_50   ; 7.291  ; 7.291  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]        ; CLOCK_50   ; 6.318  ; 6.318  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]        ; CLOCK_50   ; 7.291  ; 7.291  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]        ; CLOCK_50   ; 6.870  ; 6.870  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]        ; CLOCK_50   ; 5.696  ; 5.696  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]        ; CLOCK_50   ; 5.747  ; 5.747  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]        ; CLOCK_50   ; 6.909  ; 6.909  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]        ; CLOCK_50   ; 6.767  ; 6.767  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]        ; CLOCK_50   ; 7.037  ; 7.037  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CLK       ; CLOCK_50   ; 3.991  ; 3.991  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CMD       ; CLOCK_50   ; 4.325  ; 4.325  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WAIT_n       ; CLOCK_50   ; 5.659  ; 5.659  ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+--------------+------------+-------+-------+------------+-------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+--------------+------------+-------+-------+------------+-------------------------------------+
; D[*]         ; A[11]      ; 3.562 ; 3.562 ; Rise       ; A[11]                               ;
;  D[0]        ; A[11]      ; 3.751 ; 3.751 ; Rise       ; A[11]                               ;
;  D[1]        ; A[11]      ; 4.223 ; 4.223 ; Rise       ; A[11]                               ;
;  D[2]        ; A[11]      ; 3.916 ; 3.916 ; Rise       ; A[11]                               ;
;  D[3]        ; A[11]      ; 3.562 ; 3.562 ; Rise       ; A[11]                               ;
;  D[4]        ; A[11]      ; 3.598 ; 3.598 ; Rise       ; A[11]                               ;
;  D[5]        ; A[11]      ; 3.886 ; 3.886 ; Rise       ; A[11]                               ;
;  D[6]        ; A[11]      ; 3.999 ; 3.999 ; Rise       ; A[11]                               ;
;  D[7]        ; A[11]      ; 4.012 ; 4.012 ; Rise       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 4.945 ; 4.945 ; Rise       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 5.558 ; 5.558 ; Rise       ; A[11]                               ;
;  FL_ADDR[14] ; A[11]      ; 5.307 ; 5.307 ; Rise       ; A[11]                               ;
;  FL_ADDR[15] ; A[11]      ; 5.384 ; 5.384 ; Rise       ; A[11]                               ;
;  FL_ADDR[16] ; A[11]      ; 5.452 ; 5.452 ; Rise       ; A[11]                               ;
;  FL_ADDR[17] ; A[11]      ; 5.522 ; 5.522 ; Rise       ; A[11]                               ;
;  FL_ADDR[18] ; A[11]      ; 5.127 ; 5.127 ; Rise       ; A[11]                               ;
;  FL_ADDR[19] ; A[11]      ; 5.128 ; 5.128 ; Rise       ; A[11]                               ;
;  FL_ADDR[20] ; A[11]      ; 5.169 ; 5.169 ; Rise       ; A[11]                               ;
;  FL_ADDR[21] ; A[11]      ; 4.945 ; 4.945 ; Rise       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 6.073 ; 6.073 ; Rise       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 6.337 ; 6.337 ; Rise       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 6.073 ; 6.073 ; Rise       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 6.390 ; 6.390 ; Rise       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 6.102 ; 6.102 ; Rise       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 6.348 ; 6.348 ; Rise       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 6.204 ; 6.204 ; Rise       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 6.497 ; 6.497 ; Rise       ; A[11]                               ;
; HEX3[*]      ; A[11]      ; 5.110 ; 5.110 ; Rise       ; A[11]                               ;
;  HEX3[0]     ; A[11]      ; 5.537 ; 5.537 ; Rise       ; A[11]                               ;
;  HEX3[1]     ; A[11]      ; 5.475 ; 5.475 ; Rise       ; A[11]                               ;
;  HEX3[2]     ; A[11]      ; 5.863 ; 5.863 ; Rise       ; A[11]                               ;
;  HEX3[3]     ; A[11]      ; 5.248 ; 5.248 ; Rise       ; A[11]                               ;
;  HEX3[4]     ; A[11]      ; 5.110 ; 5.110 ; Rise       ; A[11]                               ;
;  HEX3[5]     ; A[11]      ; 5.271 ; 5.271 ; Rise       ; A[11]                               ;
;  HEX3[6]     ; A[11]      ; 5.356 ; 5.356 ; Rise       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 5.200 ; 5.200 ; Rise       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 5.200 ; 5.200 ; Rise       ; A[11]                               ;
; LEDR[*]      ; A[11]      ; 3.811 ; 3.811 ; Rise       ; A[11]                               ;
;  LEDR[0]     ; A[11]      ; 3.811 ; 3.811 ; Rise       ; A[11]                               ;
;  LEDR[1]     ; A[11]      ; 3.842 ; 3.842 ; Rise       ; A[11]                               ;
;  LEDR[2]     ; A[11]      ; 4.044 ; 4.044 ; Rise       ; A[11]                               ;
;  LEDR[3]     ; A[11]      ; 4.142 ; 4.142 ; Rise       ; A[11]                               ;
;  LEDR[4]     ; A[11]      ; 4.172 ; 4.172 ; Rise       ; A[11]                               ;
;  LEDR[5]     ; A[11]      ; 5.437 ; 5.437 ; Rise       ; A[11]                               ;
;  LEDR[6]     ; A[11]      ; 5.370 ; 5.370 ; Rise       ; A[11]                               ;
;  LEDR[7]     ; A[11]      ; 5.337 ; 5.337 ; Rise       ; A[11]                               ;
;  LEDR[8]     ; A[11]      ; 5.140 ; 5.140 ; Rise       ; A[11]                               ;
; D[*]         ; A[11]      ; 3.562 ; 3.562 ; Fall       ; A[11]                               ;
;  D[0]        ; A[11]      ; 3.751 ; 3.751 ; Fall       ; A[11]                               ;
;  D[1]        ; A[11]      ; 4.223 ; 4.223 ; Fall       ; A[11]                               ;
;  D[2]        ; A[11]      ; 3.916 ; 3.916 ; Fall       ; A[11]                               ;
;  D[3]        ; A[11]      ; 3.562 ; 3.562 ; Fall       ; A[11]                               ;
;  D[4]        ; A[11]      ; 3.598 ; 3.598 ; Fall       ; A[11]                               ;
;  D[5]        ; A[11]      ; 3.886 ; 3.886 ; Fall       ; A[11]                               ;
;  D[6]        ; A[11]      ; 3.999 ; 3.999 ; Fall       ; A[11]                               ;
;  D[7]        ; A[11]      ; 4.012 ; 4.012 ; Fall       ; A[11]                               ;
; FL_ADDR[*]   ; A[11]      ; 5.558 ; 5.558 ; Fall       ; A[11]                               ;
;  FL_ADDR[11] ; A[11]      ; 5.558 ; 5.558 ; Fall       ; A[11]                               ;
; HEX2[*]      ; A[11]      ; 6.073 ; 6.073 ; Fall       ; A[11]                               ;
;  HEX2[0]     ; A[11]      ; 6.337 ; 6.337 ; Fall       ; A[11]                               ;
;  HEX2[1]     ; A[11]      ; 6.073 ; 6.073 ; Fall       ; A[11]                               ;
;  HEX2[2]     ; A[11]      ; 6.390 ; 6.390 ; Fall       ; A[11]                               ;
;  HEX2[3]     ; A[11]      ; 6.102 ; 6.102 ; Fall       ; A[11]                               ;
;  HEX2[4]     ; A[11]      ; 6.348 ; 6.348 ; Fall       ; A[11]                               ;
;  HEX2[5]     ; A[11]      ; 6.204 ; 6.204 ; Fall       ; A[11]                               ;
;  HEX2[6]     ; A[11]      ; 6.497 ; 6.497 ; Fall       ; A[11]                               ;
; LEDG[*]      ; A[11]      ; 5.200 ; 5.200 ; Fall       ; A[11]                               ;
;  LEDG[3]     ; A[11]      ; 5.200 ; 5.200 ; Fall       ; A[11]                               ;
; SD_DAT3      ; A[11]      ; 5.395 ; 5.395 ; Fall       ; A[11]                               ;
; D[*]         ; CLOCK_50   ; 1.630 ; 1.630 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[0]        ; CLOCK_50   ; 1.821 ; 1.821 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[1]        ; CLOCK_50   ; 2.363 ; 2.363 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[2]        ; CLOCK_50   ; 2.093 ; 2.093 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[3]        ; CLOCK_50   ; 1.630 ; 1.630 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[4]        ; CLOCK_50   ; 1.654 ; 1.654 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[5]        ; CLOCK_50   ; 1.954 ; 1.954 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[6]        ; CLOCK_50   ; 2.069 ; 2.069 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
;  D[7]        ; CLOCK_50   ; 2.079 ; 2.079 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CLK       ; CLOCK_50   ; 1.584 ; 1.584 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; SD_CMD       ; CLOCK_50   ; 1.711 ; 1.711 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
; WAIT_n       ; CLOCK_50   ; 2.305 ; 2.305 ; Rise       ; i_clock|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; D[0]        ; 12.034 ; 12.122 ; 12.122 ; 12.034 ;
; A[0]       ; D[1]        ; 14.537 ; 14.537 ; 14.537 ; 14.537 ;
; A[0]       ; D[2]        ; 13.615 ; 13.615 ; 13.615 ; 13.615 ;
; A[0]       ; D[3]        ; 11.351 ; 11.351 ; 11.351 ; 11.351 ;
; A[0]       ; D[4]        ; 11.406 ; 11.406 ; 11.406 ; 11.406 ;
; A[0]       ; D[5]        ; 12.364 ; 12.364 ; 12.364 ; 12.364 ;
; A[0]       ; D[6]        ; 12.409 ; 12.409 ; 12.409 ; 12.409 ;
; A[0]       ; D[7]        ; 12.433 ; 12.433 ; 12.433 ; 12.433 ;
; A[0]       ; FL_ADDR[0]  ; 10.662 ;        ;        ; 10.662 ;
; A[0]       ; HEX0[0]     ; 11.219 ; 11.219 ; 11.219 ; 11.219 ;
; A[0]       ; HEX0[1]     ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; A[0]       ; HEX0[2]     ;        ; 11.025 ; 11.025 ;        ;
; A[0]       ; HEX0[3]     ; 11.028 ; 11.028 ; 11.028 ; 11.028 ;
; A[0]       ; HEX0[4]     ; 11.373 ;        ;        ; 11.373 ;
; A[0]       ; HEX0[5]     ; 11.371 ;        ;        ; 11.371 ;
; A[0]       ; HEX0[6]     ; 11.251 ; 11.251 ; 11.251 ; 11.251 ;
; A[1]       ; D[0]        ; 18.220 ; 18.308 ; 18.308 ; 18.220 ;
; A[1]       ; D[1]        ; 20.038 ; 20.038 ; 20.038 ; 20.038 ;
; A[1]       ; D[2]        ; 19.466 ; 19.466 ; 19.466 ; 19.466 ;
; A[1]       ; D[3]        ; 17.537 ; 17.537 ; 17.537 ; 17.537 ;
; A[1]       ; D[4]        ; 17.592 ; 17.592 ; 17.592 ; 17.592 ;
; A[1]       ; D[5]        ; 18.550 ; 18.550 ; 18.550 ; 18.550 ;
; A[1]       ; D[6]        ; 18.595 ; 18.595 ; 18.595 ; 18.595 ;
; A[1]       ; D[7]        ; 18.619 ; 18.619 ; 18.619 ; 18.619 ;
; A[1]       ; FL_ADDR[1]  ; 10.751 ;        ;        ; 10.751 ;
; A[1]       ; HEX0[0]     ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; A[1]       ; HEX0[1]     ; 11.768 ; 11.768 ; 11.768 ; 11.768 ;
; A[1]       ; HEX0[2]     ; 11.457 ;        ;        ; 11.457 ;
; A[1]       ; HEX0[3]     ; 11.442 ; 11.442 ; 11.442 ; 11.442 ;
; A[1]       ; HEX0[4]     ;        ; 11.759 ; 11.759 ;        ;
; A[1]       ; HEX0[5]     ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; A[1]       ; HEX0[6]     ; 11.687 ; 11.687 ; 11.687 ; 11.687 ;
; A[2]       ; D[0]        ; 18.369 ; 18.457 ; 18.457 ; 18.369 ;
; A[2]       ; D[1]        ; 20.187 ; 20.187 ; 20.187 ; 20.187 ;
; A[2]       ; D[2]        ; 19.615 ; 19.615 ; 19.615 ; 19.615 ;
; A[2]       ; D[3]        ; 17.686 ; 17.686 ; 17.686 ; 17.686 ;
; A[2]       ; D[4]        ; 17.741 ; 17.741 ; 17.741 ; 17.741 ;
; A[2]       ; D[5]        ; 18.699 ; 18.699 ; 18.699 ; 18.699 ;
; A[2]       ; D[6]        ; 18.744 ; 18.744 ; 18.744 ; 18.744 ;
; A[2]       ; D[7]        ; 18.768 ; 18.768 ; 18.768 ; 18.768 ;
; A[2]       ; FL_ADDR[2]  ; 9.954  ;        ;        ; 9.954  ;
; A[2]       ; HEX0[0]     ; 11.538 ; 11.538 ; 11.538 ; 11.538 ;
; A[2]       ; HEX0[1]     ; 11.659 ;        ;        ; 11.659 ;
; A[2]       ; HEX0[2]     ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; A[2]       ; HEX0[3]     ; 11.347 ; 11.347 ; 11.347 ; 11.347 ;
; A[2]       ; HEX0[4]     ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; A[2]       ; HEX0[5]     ; 11.663 ; 11.663 ; 11.663 ; 11.663 ;
; A[2]       ; HEX0[6]     ; 11.577 ; 11.577 ; 11.577 ; 11.577 ;
; A[3]       ; D[0]        ; 18.822 ; 18.910 ; 18.910 ; 18.822 ;
; A[3]       ; D[1]        ; 20.640 ; 20.640 ; 20.640 ; 20.640 ;
; A[3]       ; D[2]        ; 20.068 ; 20.068 ; 20.068 ; 20.068 ;
; A[3]       ; D[3]        ; 18.139 ; 18.139 ; 18.139 ; 18.139 ;
; A[3]       ; D[4]        ; 18.194 ; 18.194 ; 18.194 ; 18.194 ;
; A[3]       ; D[5]        ; 19.152 ; 19.152 ; 19.152 ; 19.152 ;
; A[3]       ; D[6]        ; 19.197 ; 19.197 ; 19.197 ; 19.197 ;
; A[3]       ; D[7]        ; 19.221 ; 19.221 ; 19.221 ; 19.221 ;
; A[3]       ; FL_ADDR[3]  ; 9.586  ;        ;        ; 9.586  ;
; A[3]       ; HEX0[0]     ; 11.912 ; 11.912 ; 11.912 ; 11.912 ;
; A[3]       ; HEX0[1]     ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[3]       ; HEX0[2]     ; 11.715 ; 11.715 ; 11.715 ; 11.715 ;
; A[3]       ; HEX0[3]     ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; A[3]       ; HEX0[4]     ;        ; 12.066 ; 12.066 ;        ;
; A[3]       ; HEX0[5]     ; 12.065 ; 12.065 ; 12.065 ; 12.065 ;
; A[3]       ; HEX0[6]     ; 11.931 ; 11.931 ; 11.931 ; 11.931 ;
; A[4]       ; D[0]        ; 18.752 ; 18.664 ; 18.664 ; 18.752 ;
; A[4]       ; D[1]        ; 20.482 ; 20.482 ; 20.482 ; 20.482 ;
; A[4]       ; D[2]        ; 19.910 ; 19.910 ; 19.910 ; 19.910 ;
; A[4]       ; D[3]        ; 17.981 ; 17.981 ; 17.981 ; 17.981 ;
; A[4]       ; D[4]        ; 18.036 ; 18.036 ; 18.036 ; 18.036 ;
; A[4]       ; D[5]        ; 18.994 ; 18.994 ; 18.994 ; 18.994 ;
; A[4]       ; D[6]        ; 19.039 ; 19.039 ; 19.039 ; 19.039 ;
; A[4]       ; D[7]        ; 19.063 ; 19.063 ; 19.063 ; 19.063 ;
; A[4]       ; FL_ADDR[4]  ; 10.128 ;        ;        ; 10.128 ;
; A[4]       ; HEX1[0]     ; 11.915 ; 11.915 ; 11.915 ; 11.915 ;
; A[4]       ; HEX1[1]     ; 11.887 ; 11.887 ; 11.887 ; 11.887 ;
; A[4]       ; HEX1[2]     ;        ; 11.867 ; 11.867 ;        ;
; A[4]       ; HEX1[3]     ; 11.891 ; 11.891 ; 11.891 ; 11.891 ;
; A[4]       ; HEX1[4]     ; 11.930 ;        ;        ; 11.930 ;
; A[4]       ; HEX1[5]     ; 11.932 ;        ;        ; 11.932 ;
; A[4]       ; HEX1[6]     ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; A[5]       ; D[0]        ; 15.076 ; 14.988 ; 14.988 ; 15.076 ;
; A[5]       ; D[1]        ; 16.806 ; 16.806 ; 16.806 ; 16.806 ;
; A[5]       ; D[2]        ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; A[5]       ; D[3]        ; 14.305 ; 14.305 ; 14.305 ; 14.305 ;
; A[5]       ; D[4]        ; 14.360 ; 14.360 ; 14.360 ; 14.360 ;
; A[5]       ; D[5]        ; 15.318 ; 15.318 ; 15.318 ; 15.318 ;
; A[5]       ; D[6]        ; 15.363 ; 15.363 ; 15.363 ; 15.363 ;
; A[5]       ; D[7]        ; 15.387 ; 15.387 ; 15.387 ; 15.387 ;
; A[5]       ; FL_ADDR[5]  ; 9.619  ;        ;        ; 9.619  ;
; A[5]       ; HEX1[0]     ; 11.757 ; 11.757 ; 11.757 ; 11.757 ;
; A[5]       ; HEX1[1]     ; 11.722 ; 11.722 ; 11.722 ; 11.722 ;
; A[5]       ; HEX1[2]     ; 11.742 ;        ;        ; 11.742 ;
; A[5]       ; HEX1[3]     ; 11.749 ; 11.749 ; 11.749 ; 11.749 ;
; A[5]       ; HEX1[4]     ;        ; 11.780 ; 11.780 ;        ;
; A[5]       ; HEX1[5]     ; 11.782 ; 11.782 ; 11.782 ; 11.782 ;
; A[5]       ; HEX1[6]     ; 11.773 ; 11.773 ; 11.773 ; 11.773 ;
; A[6]       ; D[0]        ; 15.461 ; 15.373 ; 15.373 ; 15.461 ;
; A[6]       ; D[1]        ; 17.191 ; 17.191 ; 17.191 ; 17.191 ;
; A[6]       ; D[2]        ; 16.619 ; 16.619 ; 16.619 ; 16.619 ;
; A[6]       ; D[3]        ; 14.690 ; 14.690 ; 14.690 ; 14.690 ;
; A[6]       ; D[4]        ; 14.745 ; 14.745 ; 14.745 ; 14.745 ;
; A[6]       ; D[5]        ; 15.703 ; 15.703 ; 15.703 ; 15.703 ;
; A[6]       ; D[6]        ; 15.748 ; 15.748 ; 15.748 ; 15.748 ;
; A[6]       ; D[7]        ; 15.772 ; 15.772 ; 15.772 ; 15.772 ;
; A[6]       ; FL_ADDR[6]  ; 10.749 ;        ;        ; 10.749 ;
; A[6]       ; HEX1[0]     ; 12.086 ; 12.086 ; 12.086 ; 12.086 ;
; A[6]       ; HEX1[1]     ; 12.052 ;        ;        ; 12.052 ;
; A[6]       ; HEX1[2]     ; 12.032 ; 12.032 ; 12.032 ; 12.032 ;
; A[6]       ; HEX1[3]     ; 12.066 ; 12.066 ; 12.066 ; 12.066 ;
; A[6]       ; HEX1[4]     ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; A[6]       ; HEX1[5]     ; 12.101 ; 12.101 ; 12.101 ; 12.101 ;
; A[6]       ; HEX1[6]     ; 12.105 ; 12.105 ; 12.105 ; 12.105 ;
; A[7]       ; D[0]        ; 15.483 ; 15.395 ; 15.395 ; 15.483 ;
; A[7]       ; D[1]        ; 17.213 ; 17.213 ; 17.213 ; 17.213 ;
; A[7]       ; D[2]        ; 16.641 ; 16.641 ; 16.641 ; 16.641 ;
; A[7]       ; D[3]        ; 14.712 ; 14.712 ; 14.712 ; 14.712 ;
; A[7]       ; D[4]        ; 14.767 ; 14.767 ; 14.767 ; 14.767 ;
; A[7]       ; D[5]        ; 15.725 ; 15.725 ; 15.725 ; 15.725 ;
; A[7]       ; D[6]        ; 15.770 ; 15.770 ; 15.770 ; 15.770 ;
; A[7]       ; D[7]        ; 15.794 ; 15.794 ; 15.794 ; 15.794 ;
; A[7]       ; FL_ADDR[7]  ; 10.724 ;        ;        ; 10.724 ;
; A[7]       ; HEX1[0]     ; 11.751 ; 11.751 ; 11.751 ; 11.751 ;
; A[7]       ; HEX1[1]     ; 11.718 ; 11.718 ; 11.718 ; 11.718 ;
; A[7]       ; HEX1[2]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; A[7]       ; HEX1[3]     ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; A[7]       ; HEX1[4]     ;        ; 11.762 ; 11.762 ;        ;
; A[7]       ; HEX1[5]     ; 11.765 ; 11.765 ; 11.765 ; 11.765 ;
; A[7]       ; HEX1[6]     ; 11.772 ; 11.772 ; 11.772 ; 11.772 ;
; A[8]       ; D[0]        ; 15.604 ; 15.604 ; 15.604 ; 15.604 ;
; A[8]       ; D[1]        ; 16.975 ; 16.975 ; 16.975 ; 16.975 ;
; A[8]       ; D[2]        ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; A[8]       ; D[3]        ; 15.199 ; 15.199 ; 15.199 ; 15.199 ;
; A[8]       ; D[4]        ; 15.233 ; 15.233 ; 15.233 ; 15.233 ;
; A[8]       ; D[5]        ; 15.943 ; 15.943 ; 15.943 ; 15.943 ;
; A[8]       ; D[6]        ; 16.245 ; 16.245 ; 16.245 ; 16.245 ;
; A[8]       ; D[7]        ; 16.279 ; 16.279 ; 16.279 ; 16.279 ;
; A[8]       ; FL_ADDR[8]  ; 10.067 ;        ;        ; 10.067 ;
; A[8]       ; HEX2[0]     ; 12.529 ; 12.529 ; 12.529 ; 12.529 ;
; A[8]       ; HEX2[1]     ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; A[8]       ; HEX2[2]     ;        ; 12.572 ; 12.572 ;        ;
; A[8]       ; HEX2[3]     ; 11.690 ; 11.690 ; 11.690 ; 11.690 ;
; A[8]       ; HEX2[4]     ; 12.443 ;        ;        ; 12.443 ;
; A[8]       ; HEX2[5]     ; 12.023 ;        ;        ; 12.023 ;
; A[8]       ; HEX2[6]     ; 12.878 ; 12.878 ; 12.878 ; 12.878 ;
; A[8]       ; LEDG[0]     ; 10.559 ;        ;        ; 10.559 ;
; A[9]       ; D[0]        ; 16.482 ; 16.482 ; 16.482 ; 16.482 ;
; A[9]       ; D[1]        ; 17.807 ; 17.807 ; 17.807 ; 17.807 ;
; A[9]       ; D[2]        ; 17.235 ; 17.235 ; 17.235 ; 17.235 ;
; A[9]       ; D[3]        ; 16.077 ; 16.077 ; 16.077 ; 16.077 ;
; A[9]       ; D[4]        ; 16.111 ; 16.111 ; 16.111 ; 16.111 ;
; A[9]       ; D[5]        ; 16.821 ; 16.821 ; 16.821 ; 16.821 ;
; A[9]       ; D[6]        ; 17.123 ; 17.123 ; 17.123 ; 17.123 ;
; A[9]       ; D[7]        ; 17.157 ; 17.157 ; 17.157 ; 17.157 ;
; A[9]       ; FL_ADDR[9]  ; 10.266 ;        ;        ; 10.266 ;
; A[9]       ; HEX2[0]     ; 12.996 ; 12.996 ; 12.996 ; 12.996 ;
; A[9]       ; HEX2[1]     ; 12.158 ; 12.158 ; 12.158 ; 12.158 ;
; A[9]       ; HEX2[2]     ; 13.045 ;        ;        ; 13.045 ;
; A[9]       ; HEX2[3]     ; 12.164 ; 12.164 ; 12.164 ; 12.164 ;
; A[9]       ; HEX2[4]     ;        ; 12.873 ; 12.873 ;        ;
; A[9]       ; HEX2[5]     ; 12.491 ; 12.491 ; 12.491 ; 12.491 ;
; A[9]       ; HEX2[6]     ; 13.349 ; 13.349 ; 13.349 ; 13.349 ;
; A[9]       ; LEDG[1]     ; 10.326 ;        ;        ; 10.326 ;
; A[10]      ; D[0]        ; 16.689 ; 16.689 ; 16.689 ; 16.689 ;
; A[10]      ; D[1]        ; 18.013 ; 18.013 ; 18.013 ; 18.013 ;
; A[10]      ; D[2]        ; 17.441 ; 17.441 ; 17.441 ; 17.441 ;
; A[10]      ; D[3]        ; 16.284 ; 16.284 ; 16.284 ; 16.284 ;
; A[10]      ; D[4]        ; 16.318 ; 16.318 ; 16.318 ; 16.318 ;
; A[10]      ; D[5]        ; 17.028 ; 17.028 ; 17.028 ; 17.028 ;
; A[10]      ; D[6]        ; 17.330 ; 17.330 ; 17.330 ; 17.330 ;
; A[10]      ; D[7]        ; 17.364 ; 17.364 ; 17.364 ; 17.364 ;
; A[10]      ; FL_ADDR[10] ; 10.900 ;        ;        ; 10.900 ;
; A[10]      ; HEX2[0]     ; 12.814 ; 12.814 ; 12.814 ; 12.814 ;
; A[10]      ; HEX2[1]     ; 11.969 ;        ;        ; 11.969 ;
; A[10]      ; HEX2[2]     ; 12.856 ; 12.856 ; 12.856 ; 12.856 ;
; A[10]      ; HEX2[3]     ; 11.976 ; 11.976 ; 11.976 ; 11.976 ;
; A[10]      ; HEX2[4]     ; 12.722 ; 12.722 ; 12.722 ; 12.722 ;
; A[10]      ; HEX2[5]     ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; A[10]      ; HEX2[6]     ; 13.161 ; 13.161 ; 13.161 ; 13.161 ;
; A[10]      ; LEDG[2]     ; 9.917  ;        ;        ; 9.917  ;
; A[12]      ; D[0]        ; 14.337 ; 14.249 ; 14.249 ; 14.337 ;
; A[12]      ; D[1]        ; 16.067 ; 16.067 ; 16.067 ; 16.067 ;
; A[12]      ; D[2]        ; 15.495 ; 15.495 ; 15.495 ; 15.495 ;
; A[12]      ; D[3]        ; 13.566 ; 13.566 ; 13.566 ; 13.566 ;
; A[12]      ; D[4]        ; 13.621 ; 13.621 ; 13.621 ; 13.621 ;
; A[12]      ; D[5]        ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; A[12]      ; D[6]        ; 14.624 ; 14.624 ; 14.624 ; 14.624 ;
; A[12]      ; D[7]        ; 14.648 ; 14.648 ; 14.648 ; 14.648 ;
; A[12]      ; FL_ADDR[12] ; 10.205 ;        ;        ; 10.205 ;
; A[12]      ; HEX3[0]     ; 13.884 ; 13.884 ; 13.884 ; 13.884 ;
; A[12]      ; HEX3[1]     ; 13.284 ; 13.284 ; 13.284 ; 13.284 ;
; A[12]      ; HEX3[2]     ;        ; 14.189 ; 14.189 ;        ;
; A[12]      ; HEX3[3]     ; 13.010 ; 13.010 ; 13.010 ; 13.010 ;
; A[12]      ; HEX3[4]     ; 12.656 ;        ;        ; 12.656 ;
; A[12]      ; HEX3[5]     ; 13.028 ;        ;        ; 13.028 ;
; A[12]      ; HEX3[6]     ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; A[12]      ; LEDG[4]     ; 11.094 ;        ;        ; 11.094 ;
; A[13]      ; D[0]        ; 13.485 ; 13.717 ; 13.717 ; 13.485 ;
; A[13]      ; D[1]        ; 15.016 ; 15.016 ; 15.016 ; 15.016 ;
; A[13]      ; D[2]        ; 14.444 ; 14.444 ; 14.444 ; 14.444 ;
; A[13]      ; D[3]        ; 13.053 ; 13.312 ; 13.312 ; 13.053 ;
; A[13]      ; D[4]        ; 13.053 ; 13.346 ; 13.346 ; 13.053 ;
; A[13]      ; D[5]        ; 13.528 ; 14.056 ; 14.056 ; 13.528 ;
; A[13]      ; D[6]        ; 13.573 ; 14.358 ; 14.358 ; 13.573 ;
; A[13]      ; D[7]        ; 13.753 ; 14.392 ; 14.392 ; 13.753 ;
; A[13]      ; FL_ADDR[13] ; 12.838 ; 12.838 ; 12.838 ; 12.838 ;
; A[13]      ; FL_ADDR[14] ; 13.355 ; 13.355 ; 13.355 ; 13.355 ;
; A[13]      ; FL_ADDR[15] ; 13.344 ; 13.344 ; 13.344 ; 13.344 ;
; A[13]      ; FL_ADDR[16] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; A[13]      ; FL_ADDR[17] ; 13.938 ; 13.938 ; 13.938 ; 13.938 ;
; A[13]      ; FL_ADDR[18] ; 13.409 ; 13.409 ; 13.409 ; 13.409 ;
; A[13]      ; FL_ADDR[19] ; 13.162 ; 13.162 ; 13.162 ; 13.162 ;
; A[13]      ; FL_ADDR[20] ; 13.566 ; 13.566 ; 13.566 ; 13.566 ;
; A[13]      ; FL_ADDR[21] ; 13.373 ; 13.373 ; 13.373 ; 13.373 ;
; A[13]      ; HEX3[0]     ; 14.783 ; 14.783 ; 14.783 ; 14.783 ;
; A[13]      ; HEX3[1]     ; 14.184 ; 14.184 ; 14.184 ; 14.184 ;
; A[13]      ; HEX3[2]     ; 15.086 ; 15.086 ; 15.086 ; 15.086 ;
; A[13]      ; HEX3[3]     ; 13.910 ; 13.910 ; 13.910 ; 13.910 ;
; A[13]      ; HEX3[4]     ; 13.549 ; 13.549 ; 13.549 ; 13.549 ;
; A[13]      ; HEX3[5]     ; 13.893 ; 13.893 ; 13.893 ; 13.893 ;
; A[13]      ; HEX3[6]     ; 14.107 ; 14.107 ; 14.107 ; 14.107 ;
; A[13]      ; LEDG[5]     ; 9.911  ;        ;        ; 9.911  ;
; A[14]      ; D[0]        ; 13.556 ; 13.788 ; 13.788 ; 13.556 ;
; A[14]      ; D[1]        ; 15.087 ; 15.087 ; 15.087 ; 15.087 ;
; A[14]      ; D[2]        ; 14.515 ; 14.515 ; 14.515 ; 14.515 ;
; A[14]      ; D[3]        ; 13.124 ; 13.383 ; 13.383 ; 13.124 ;
; A[14]      ; D[4]        ; 13.124 ; 13.417 ; 13.417 ; 13.124 ;
; A[14]      ; D[5]        ; 13.599 ; 14.127 ; 14.127 ; 13.599 ;
; A[14]      ; D[6]        ; 13.644 ; 14.429 ; 14.429 ; 13.644 ;
; A[14]      ; D[7]        ; 13.824 ; 14.463 ; 14.463 ; 13.824 ;
; A[14]      ; FL_ADDR[14] ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; A[14]      ; FL_ADDR[15] ; 15.127 ; 15.127 ; 15.127 ; 15.127 ;
; A[14]      ; FL_ADDR[16] ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; A[14]      ; FL_ADDR[17] ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; A[14]      ; FL_ADDR[18] ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
; A[14]      ; FL_ADDR[19] ; 14.945 ; 14.945 ; 14.945 ; 14.945 ;
; A[14]      ; FL_ADDR[20] ; 15.349 ; 15.349 ; 15.349 ; 15.349 ;
; A[14]      ; FL_ADDR[21] ; 15.156 ; 15.156 ; 15.156 ; 15.156 ;
; A[14]      ; HEX3[0]     ; 16.566 ; 16.566 ; 16.566 ; 16.566 ;
; A[14]      ; HEX3[1]     ; 15.967 ; 15.967 ; 15.967 ; 15.967 ;
; A[14]      ; HEX3[2]     ; 16.869 ; 16.869 ; 16.869 ; 16.869 ;
; A[14]      ; HEX3[3]     ; 15.693 ; 15.693 ; 15.693 ; 15.693 ;
; A[14]      ; HEX3[4]     ; 15.332 ; 15.332 ; 15.332 ; 15.332 ;
; A[14]      ; HEX3[5]     ; 15.676 ; 15.676 ; 15.676 ; 15.676 ;
; A[14]      ; HEX3[6]     ; 15.890 ; 15.890 ; 15.890 ; 15.890 ;
; A[14]      ; LEDG[6]     ; 10.370 ;        ;        ; 10.370 ;
; A[15]      ; D[0]        ; 15.203 ; 14.971 ; 14.971 ; 15.203 ;
; A[15]      ; D[1]        ; 16.502 ; 16.502 ; 16.502 ; 16.502 ;
; A[15]      ; D[2]        ; 15.930 ; 15.930 ; 15.930 ; 15.930 ;
; A[15]      ; D[3]        ; 14.798 ; 14.539 ; 14.539 ; 14.798 ;
; A[15]      ; D[4]        ; 14.832 ; 14.539 ; 14.539 ; 14.832 ;
; A[15]      ; D[5]        ; 15.542 ; 15.014 ; 15.014 ; 15.542 ;
; A[15]      ; D[6]        ; 15.844 ; 15.059 ; 15.059 ; 15.844 ;
; A[15]      ; D[7]        ; 15.878 ; 15.239 ; 15.239 ; 15.878 ;
; A[15]      ; LEDG[7]     ; 10.316 ;        ;        ; 10.316 ;
; FL_DQ[0]   ; D[0]        ; 12.046 ;        ;        ; 12.046 ;
; FL_DQ[1]   ; D[1]        ; 13.742 ; 13.742 ; 13.742 ; 13.742 ;
; FL_DQ[2]   ; D[2]        ; 13.110 ; 13.110 ; 13.110 ; 13.110 ;
; FL_DQ[3]   ; D[3]        ; 11.537 ;        ;        ; 11.537 ;
; FL_DQ[4]   ; D[4]        ; 11.690 ;        ;        ; 11.690 ;
; FL_DQ[5]   ; D[5]        ; 11.978 ;        ;        ; 11.978 ;
; FL_DQ[6]   ; D[6]        ; 12.477 ;        ;        ; 12.477 ;
; FL_DQ[7]   ; D[7]        ; 12.258 ;        ;        ; 12.258 ;
; RD_n       ; D[0]        ; 15.172 ; 15.261 ; 15.261 ; 15.172 ;
; RD_n       ; D[1]        ; 16.991 ; 16.991 ; 16.991 ; 16.991 ;
; RD_n       ; D[2]        ; 16.419 ; 16.419 ; 16.419 ; 16.419 ;
; RD_n       ; D[3]        ; 14.489 ; 14.489 ; 14.489 ; 14.489 ;
; RD_n       ; D[4]        ; 14.544 ; 14.544 ; 14.544 ; 14.544 ;
; RD_n       ; D[5]        ; 15.502 ; 15.502 ; 15.502 ; 15.502 ;
; RD_n       ; D[6]        ; 15.547 ; 15.547 ; 15.547 ; 15.547 ;
; RD_n       ; D[7]        ; 15.571 ; 15.571 ; 15.571 ; 15.571 ;
; RD_n       ; FL_OE_N     ; 10.055 ;        ;        ; 10.055 ;
; SLTSL_n    ; BUSDIR_n    ; 12.380 ;        ;        ; 12.380 ;
; SLTSL_n    ; D[0]        ; 14.358 ; 14.447 ; 14.447 ; 14.358 ;
; SLTSL_n    ; D[1]        ; 16.177 ; 16.177 ; 16.177 ; 16.177 ;
; SLTSL_n    ; D[2]        ; 15.605 ; 15.605 ; 15.605 ; 15.605 ;
; SLTSL_n    ; D[3]        ; 13.889 ; 13.675 ; 13.675 ; 13.889 ;
; SLTSL_n    ; D[4]        ; 13.923 ; 13.730 ; 13.730 ; 13.923 ;
; SLTSL_n    ; D[5]        ; 14.688 ; 14.688 ; 14.688 ; 14.688 ;
; SLTSL_n    ; D[6]        ; 14.935 ; 14.733 ; 14.733 ; 14.935 ;
; SLTSL_n    ; D[7]        ; 14.969 ; 14.757 ; 14.757 ; 14.969 ;
; SLTSL_n    ; FL_ADDR[14] ; 16.294 ; 16.294 ; 16.294 ; 16.294 ;
; SLTSL_n    ; FL_ADDR[15] ; 16.640 ; 16.640 ; 16.640 ; 16.640 ;
; SLTSL_n    ; FL_ADDR[16] ; 16.771 ; 16.771 ; 16.771 ; 16.771 ;
; SLTSL_n    ; FL_ADDR[17] ; 17.234 ; 17.234 ; 17.234 ; 17.234 ;
; SLTSL_n    ; FL_ADDR[18] ; 16.705 ; 16.705 ; 16.705 ; 16.705 ;
; SLTSL_n    ; FL_ADDR[19] ; 16.458 ; 16.458 ; 16.458 ; 16.458 ;
; SLTSL_n    ; FL_ADDR[20] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; SLTSL_n    ; FL_ADDR[21] ; 16.669 ; 16.669 ; 16.669 ; 16.669 ;
; SLTSL_n    ; FL_CE_N     ; 13.476 ;        ;        ; 13.476 ;
; SLTSL_n    ; HEX3[0]     ; 18.079 ; 18.079 ; 18.079 ; 18.079 ;
; SLTSL_n    ; HEX3[1]     ; 17.480 ; 17.480 ; 17.480 ; 17.480 ;
; SLTSL_n    ; HEX3[2]     ; 18.382 ; 18.382 ; 18.382 ; 18.382 ;
; SLTSL_n    ; HEX3[3]     ; 17.206 ; 17.206 ; 17.206 ; 17.206 ;
; SLTSL_n    ; HEX3[4]     ; 16.845 ; 16.845 ; 16.845 ; 16.845 ;
; SLTSL_n    ; HEX3[5]     ; 17.189 ; 17.189 ; 17.189 ; 17.189 ;
; SLTSL_n    ; HEX3[6]     ; 17.403 ; 17.403 ; 17.403 ; 17.403 ;
; SLTSL_n    ; LEDR[9]     ;        ; 12.938 ; 12.938 ;        ;
; SW[0]      ; D[1]        ;        ; 7.227  ; 7.227  ;        ;
; SW[1]      ; D[1]        ; 7.910  ; 7.910  ; 7.910  ; 7.910  ;
; SW[2]      ; D[2]        ;        ; 6.639  ; 6.639  ;        ;
; SW[3]      ; D[2]        ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; SW[8]      ; FL_ADDR[13] ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; SW[8]      ; FL_ADDR[14] ; 9.952  ; 9.952  ; 9.952  ; 9.952  ;
; SW[8]      ; FL_ADDR[15] ; 9.941  ; 9.941  ; 9.941  ; 9.941  ;
; SW[8]      ; FL_ADDR[16] ; 10.072 ; 10.072 ; 10.072 ; 10.072 ;
; SW[8]      ; FL_ADDR[17] ; 10.535 ; 10.535 ; 10.535 ; 10.535 ;
; SW[8]      ; FL_ADDR[18] ; 10.006 ; 10.006 ; 10.006 ; 10.006 ;
; SW[8]      ; FL_ADDR[19] ; 9.759  ; 9.759  ; 9.759  ; 9.759  ;
; SW[8]      ; FL_ADDR[20] ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; SW[8]      ; FL_ADDR[21] ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[8]      ; HEX3[0]     ; 11.380 ; 11.380 ; 11.380 ; 11.380 ;
; SW[8]      ; HEX3[1]     ; 10.781 ; 10.781 ; 10.781 ; 10.781 ;
; SW[8]      ; HEX3[2]     ; 11.683 ; 11.683 ; 11.683 ; 11.683 ;
; SW[8]      ; HEX3[3]     ; 10.507 ; 10.507 ; 10.507 ; 10.507 ;
; SW[8]      ; HEX3[4]     ; 10.146 ; 10.146 ; 10.146 ; 10.146 ;
; SW[8]      ; HEX3[5]     ; 10.490 ; 10.490 ; 10.490 ; 10.490 ;
; SW[8]      ; HEX3[6]     ; 10.704 ; 10.704 ; 10.704 ; 10.704 ;
; SW[9]      ; BUSDIR_n    ;        ; 9.368  ; 9.368  ;        ;
; SW[9]      ; D[0]        ; 11.856 ; 11.767 ; 11.767 ; 11.856 ;
; SW[9]      ; D[1]        ; 13.586 ; 13.586 ; 13.586 ; 13.586 ;
; SW[9]      ; D[2]        ; 13.014 ; 13.014 ; 13.014 ; 13.014 ;
; SW[9]      ; D[3]        ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; SW[9]      ; D[4]        ; 11.139 ; 11.139 ; 11.139 ; 11.139 ;
; SW[9]      ; D[5]        ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; SW[9]      ; D[6]        ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; SW[9]      ; D[7]        ; 12.166 ; 12.166 ; 12.166 ; 12.166 ;
; SW[9]      ; FL_ADDR[14] ; 13.282 ; 13.282 ; 13.282 ; 13.282 ;
; SW[9]      ; FL_ADDR[15] ; 13.628 ; 13.628 ; 13.628 ; 13.628 ;
; SW[9]      ; FL_ADDR[16] ; 13.759 ; 13.759 ; 13.759 ; 13.759 ;
; SW[9]      ; FL_ADDR[17] ; 14.222 ; 14.222 ; 14.222 ; 14.222 ;
; SW[9]      ; FL_ADDR[18] ; 13.693 ; 13.693 ; 13.693 ; 13.693 ;
; SW[9]      ; FL_ADDR[19] ; 13.446 ; 13.446 ; 13.446 ; 13.446 ;
; SW[9]      ; FL_ADDR[20] ; 13.850 ; 13.850 ; 13.850 ; 13.850 ;
; SW[9]      ; FL_ADDR[21] ; 13.657 ; 13.657 ; 13.657 ; 13.657 ;
; SW[9]      ; FL_CE_N     ;        ; 10.464 ; 10.464 ;        ;
; SW[9]      ; HEX3[0]     ; 15.067 ; 15.067 ; 15.067 ; 15.067 ;
; SW[9]      ; HEX3[1]     ; 14.468 ; 14.468 ; 14.468 ; 14.468 ;
; SW[9]      ; HEX3[2]     ; 15.370 ; 15.370 ; 15.370 ; 15.370 ;
; SW[9]      ; HEX3[3]     ; 14.194 ; 14.194 ; 14.194 ; 14.194 ;
; SW[9]      ; HEX3[4]     ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; SW[9]      ; HEX3[5]     ; 14.177 ; 14.177 ; 14.177 ; 14.177 ;
; SW[9]      ; HEX3[6]     ; 14.391 ; 14.391 ; 14.391 ; 14.391 ;
; SW[9]      ; LEDR[9]     ; 9.926  ;        ;        ; 9.926  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; D[0]        ; 5.721 ; 5.925 ; 5.925 ; 5.721 ;
; A[0]       ; D[1]        ; 6.233 ; 6.475 ; 6.475 ; 6.233 ;
; A[0]       ; D[2]        ; 5.942 ; 6.168 ; 6.168 ; 5.942 ;
; A[0]       ; D[3]        ; 5.532 ; 5.646 ; 5.646 ; 5.532 ;
; A[0]       ; D[4]        ; 5.568 ; 5.680 ; 5.680 ; 5.568 ;
; A[0]       ; D[5]        ; 5.856 ; 6.062 ; 6.062 ; 5.856 ;
; A[0]       ; D[6]        ; 5.969 ; 6.082 ; 6.082 ; 5.969 ;
; A[0]       ; D[7]        ; 5.982 ; 6.095 ; 6.095 ; 5.982 ;
; A[0]       ; FL_ADDR[0]  ; 5.572 ;       ;       ; 5.572 ;
; A[0]       ; HEX0[0]     ; 5.696 ; 5.696 ; 5.696 ; 5.696 ;
; A[0]       ; HEX0[1]     ; 5.761 ; 5.761 ; 5.761 ; 5.761 ;
; A[0]       ; HEX0[2]     ;       ; 5.648 ; 5.648 ;       ;
; A[0]       ; HEX0[3]     ; 5.652 ; 5.652 ; 5.652 ; 5.652 ;
; A[0]       ; HEX0[4]     ; 5.786 ;       ;       ; 5.786 ;
; A[0]       ; HEX0[5]     ; 5.786 ;       ;       ; 5.786 ;
; A[0]       ; HEX0[6]     ; 5.727 ; 5.727 ; 5.727 ; 5.727 ;
; A[1]       ; D[0]        ; 8.214 ; 8.392 ; 8.392 ; 8.214 ;
; A[1]       ; D[1]        ; 8.686 ; 8.686 ; 8.686 ; 8.686 ;
; A[1]       ; D[2]        ; 8.379 ; 8.379 ; 8.379 ; 8.379 ;
; A[1]       ; D[3]        ; 8.025 ; 8.113 ; 8.113 ; 8.025 ;
; A[1]       ; D[4]        ; 8.061 ; 8.147 ; 8.147 ; 8.061 ;
; A[1]       ; D[5]        ; 8.349 ; 8.529 ; 8.529 ; 8.349 ;
; A[1]       ; D[6]        ; 8.462 ; 8.549 ; 8.549 ; 8.462 ;
; A[1]       ; D[7]        ; 8.475 ; 8.562 ; 8.562 ; 8.475 ;
; A[1]       ; FL_ADDR[1]  ; 5.616 ;       ;       ; 5.616 ;
; A[1]       ; HEX0[0]     ; 5.829 ; 5.829 ; 5.829 ; 5.829 ;
; A[1]       ; HEX0[1]     ; 5.912 ; 5.912 ; 5.912 ; 5.912 ;
; A[1]       ; HEX0[2]     ; 5.800 ;       ;       ; 5.800 ;
; A[1]       ; HEX0[3]     ; 5.787 ; 5.787 ; 5.787 ; 5.787 ;
; A[1]       ; HEX0[4]     ;       ; 5.924 ; 5.924 ;       ;
; A[1]       ; HEX0[5]     ; 5.922 ; 5.922 ; 5.922 ; 5.922 ;
; A[1]       ; HEX0[6]     ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; A[2]       ; D[0]        ; 8.299 ; 8.477 ; 8.477 ; 8.299 ;
; A[2]       ; D[1]        ; 8.771 ; 8.771 ; 8.771 ; 8.771 ;
; A[2]       ; D[2]        ; 8.464 ; 8.464 ; 8.464 ; 8.464 ;
; A[2]       ; D[3]        ; 8.110 ; 8.198 ; 8.198 ; 8.110 ;
; A[2]       ; D[4]        ; 8.146 ; 8.232 ; 8.232 ; 8.146 ;
; A[2]       ; D[5]        ; 8.434 ; 8.614 ; 8.614 ; 8.434 ;
; A[2]       ; D[6]        ; 8.547 ; 8.634 ; 8.634 ; 8.547 ;
; A[2]       ; D[7]        ; 8.560 ; 8.647 ; 8.647 ; 8.560 ;
; A[2]       ; FL_ADDR[2]  ; 5.278 ;       ;       ; 5.278 ;
; A[2]       ; HEX0[0]     ; 5.803 ; 5.803 ; 5.803 ; 5.803 ;
; A[2]       ; HEX0[1]     ; 5.869 ;       ;       ; 5.869 ;
; A[2]       ; HEX0[2]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; A[2]       ; HEX0[3]     ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[2]       ; HEX0[4]     ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[2]       ; HEX0[5]     ; 5.892 ; 5.892 ; 5.892 ; 5.892 ;
; A[2]       ; HEX0[6]     ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; A[3]       ; D[0]        ; 8.491 ; 8.669 ; 8.669 ; 8.491 ;
; A[3]       ; D[1]        ; 8.963 ; 8.963 ; 8.963 ; 8.963 ;
; A[3]       ; D[2]        ; 8.656 ; 8.656 ; 8.656 ; 8.656 ;
; A[3]       ; D[3]        ; 8.302 ; 8.390 ; 8.390 ; 8.302 ;
; A[3]       ; D[4]        ; 8.338 ; 8.424 ; 8.424 ; 8.338 ;
; A[3]       ; D[5]        ; 8.626 ; 8.806 ; 8.806 ; 8.626 ;
; A[3]       ; D[6]        ; 8.739 ; 8.826 ; 8.826 ; 8.739 ;
; A[3]       ; D[7]        ; 8.752 ; 8.839 ; 8.839 ; 8.752 ;
; A[3]       ; FL_ADDR[3]  ; 5.118 ;       ;       ; 5.118 ;
; A[3]       ; HEX0[0]     ; 6.005 ; 6.005 ; 6.005 ; 6.005 ;
; A[3]       ; HEX0[1]     ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; A[3]       ; HEX0[2]     ; 5.957 ; 5.957 ; 5.957 ; 5.957 ;
; A[3]       ; HEX0[3]     ; 5.962 ; 5.962 ; 5.962 ; 5.962 ;
; A[3]       ; HEX0[4]     ;       ; 6.094 ; 6.094 ;       ;
; A[3]       ; HEX0[5]     ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; A[3]       ; HEX0[6]     ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; A[4]       ; D[0]        ; 8.597 ; 8.419 ; 8.419 ; 8.597 ;
; A[4]       ; D[1]        ; 8.891 ; 8.891 ; 8.891 ; 8.891 ;
; A[4]       ; D[2]        ; 8.584 ; 8.584 ; 8.584 ; 8.584 ;
; A[4]       ; D[3]        ; 8.318 ; 8.230 ; 8.230 ; 8.318 ;
; A[4]       ; D[4]        ; 8.352 ; 8.266 ; 8.266 ; 8.352 ;
; A[4]       ; D[5]        ; 8.734 ; 8.554 ; 8.554 ; 8.734 ;
; A[4]       ; D[6]        ; 8.754 ; 8.667 ; 8.667 ; 8.754 ;
; A[4]       ; D[7]        ; 8.767 ; 8.680 ; 8.680 ; 8.767 ;
; A[4]       ; FL_ADDR[4]  ; 5.312 ;       ;       ; 5.312 ;
; A[4]       ; HEX1[0]     ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; A[4]       ; HEX1[1]     ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; A[4]       ; HEX1[2]     ;       ; 6.004 ; 6.004 ;       ;
; A[4]       ; HEX1[3]     ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; A[4]       ; HEX1[4]     ; 6.034 ;       ;       ; 6.034 ;
; A[4]       ; HEX1[5]     ; 6.046 ;       ;       ; 6.046 ;
; A[4]       ; HEX1[6]     ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; A[5]       ; D[0]        ; 7.057 ; 6.879 ; 6.879 ; 7.057 ;
; A[5]       ; D[1]        ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; A[5]       ; D[2]        ; 7.044 ; 7.044 ; 7.044 ; 7.044 ;
; A[5]       ; D[3]        ; 6.778 ; 6.690 ; 6.690 ; 6.778 ;
; A[5]       ; D[4]        ; 6.812 ; 6.726 ; 6.726 ; 6.812 ;
; A[5]       ; D[5]        ; 7.194 ; 7.014 ; 7.014 ; 7.194 ;
; A[5]       ; D[6]        ; 7.214 ; 7.127 ; 7.127 ; 7.214 ;
; A[5]       ; D[7]        ; 7.227 ; 7.140 ; 7.140 ; 7.227 ;
; A[5]       ; FL_ADDR[5]  ; 5.078 ;       ;       ; 5.078 ;
; A[5]       ; HEX1[0]     ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; A[5]       ; HEX1[1]     ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; A[5]       ; HEX1[2]     ; 5.962 ;       ;       ; 5.962 ;
; A[5]       ; HEX1[3]     ; 5.972 ; 5.972 ; 5.972 ; 5.972 ;
; A[5]       ; HEX1[4]     ;       ; 5.993 ; 5.993 ;       ;
; A[5]       ; HEX1[5]     ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; A[5]       ; HEX1[6]     ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; A[6]       ; D[0]        ; 7.204 ; 7.026 ; 7.026 ; 7.204 ;
; A[6]       ; D[1]        ; 7.498 ; 7.498 ; 7.498 ; 7.498 ;
; A[6]       ; D[2]        ; 7.191 ; 7.191 ; 7.191 ; 7.191 ;
; A[6]       ; D[3]        ; 6.925 ; 6.837 ; 6.837 ; 6.925 ;
; A[6]       ; D[4]        ; 6.959 ; 6.873 ; 6.873 ; 6.959 ;
; A[6]       ; D[5]        ; 7.341 ; 7.161 ; 7.161 ; 7.341 ;
; A[6]       ; D[6]        ; 7.361 ; 7.274 ; 7.274 ; 7.361 ;
; A[6]       ; D[7]        ; 7.374 ; 7.287 ; 7.287 ; 7.374 ;
; A[6]       ; FL_ADDR[6]  ; 5.632 ;       ;       ; 5.632 ;
; A[6]       ; HEX1[0]     ; 6.072 ; 6.072 ; 6.072 ; 6.072 ;
; A[6]       ; HEX1[1]     ; 6.039 ;       ;       ; 6.039 ;
; A[6]       ; HEX1[2]     ; 6.053 ; 6.053 ; 6.053 ; 6.053 ;
; A[6]       ; HEX1[3]     ; 6.052 ; 6.052 ; 6.052 ; 6.052 ;
; A[6]       ; HEX1[4]     ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; A[6]       ; HEX1[5]     ; 6.094 ; 6.094 ; 6.094 ; 6.094 ;
; A[6]       ; HEX1[6]     ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; A[7]       ; D[0]        ; 7.217 ; 7.039 ; 7.039 ; 7.217 ;
; A[7]       ; D[1]        ; 7.511 ; 7.511 ; 7.511 ; 7.511 ;
; A[7]       ; D[2]        ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; A[7]       ; D[3]        ; 6.938 ; 6.850 ; 6.850 ; 6.938 ;
; A[7]       ; D[4]        ; 6.972 ; 6.886 ; 6.886 ; 6.972 ;
; A[7]       ; D[5]        ; 7.354 ; 7.174 ; 7.174 ; 7.354 ;
; A[7]       ; D[6]        ; 7.374 ; 7.287 ; 7.287 ; 7.374 ;
; A[7]       ; D[7]        ; 7.387 ; 7.300 ; 7.300 ; 7.387 ;
; A[7]       ; FL_ADDR[7]  ; 5.593 ;       ;       ; 5.593 ;
; A[7]       ; HEX1[0]     ; 5.941 ; 5.941 ; 5.941 ; 5.941 ;
; A[7]       ; HEX1[1]     ; 5.909 ; 5.909 ; 5.909 ; 5.909 ;
; A[7]       ; HEX1[2]     ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[7]       ; HEX1[3]     ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; A[7]       ; HEX1[4]     ;       ; 5.944 ; 5.944 ;       ;
; A[7]       ; HEX1[5]     ; 5.956 ; 5.956 ; 5.956 ; 5.956 ;
; A[7]       ; HEX1[6]     ; 5.961 ; 5.961 ; 5.961 ; 5.961 ;
; A[8]       ; D[0]        ; 7.098 ; 6.920 ; 6.920 ; 7.098 ;
; A[8]       ; D[1]        ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; A[8]       ; D[2]        ; 7.085 ; 7.085 ; 7.085 ; 7.085 ;
; A[8]       ; D[3]        ; 6.819 ; 6.731 ; 6.731 ; 6.819 ;
; A[8]       ; D[4]        ; 6.853 ; 6.767 ; 6.767 ; 6.853 ;
; A[8]       ; D[5]        ; 7.212 ; 7.055 ; 7.055 ; 7.212 ;
; A[8]       ; D[6]        ; 7.244 ; 7.168 ; 7.168 ; 7.244 ;
; A[8]       ; D[7]        ; 7.268 ; 7.181 ; 7.181 ; 7.268 ;
; A[8]       ; FL_ADDR[8]  ; 5.353 ;       ;       ; 5.353 ;
; A[8]       ; HEX2[0]     ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; A[8]       ; HEX2[1]     ; 5.893 ; 5.893 ; 5.893 ; 5.893 ;
; A[8]       ; HEX2[2]     ;       ; 6.201 ; 6.201 ;       ;
; A[8]       ; HEX2[3]     ; 5.918 ; 5.918 ; 5.918 ; 5.918 ;
; A[8]       ; HEX2[4]     ; 6.156 ;       ;       ; 6.156 ;
; A[8]       ; HEX2[5]     ; 6.027 ;       ;       ; 6.027 ;
; A[8]       ; HEX2[6]     ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; A[8]       ; LEDG[0]     ; 5.482 ;       ;       ; 5.482 ;
; A[9]       ; D[0]        ; 7.461 ; 7.283 ; 7.283 ; 7.461 ;
; A[9]       ; D[1]        ; 7.521 ; 7.521 ; 7.521 ; 7.521 ;
; A[9]       ; D[2]        ; 7.371 ; 7.371 ; 7.371 ; 7.371 ;
; A[9]       ; D[3]        ; 7.182 ; 7.094 ; 7.094 ; 7.182 ;
; A[9]       ; D[4]        ; 7.216 ; 7.130 ; 7.130 ; 7.216 ;
; A[9]       ; D[5]        ; 7.488 ; 7.418 ; 7.418 ; 7.488 ;
; A[9]       ; D[6]        ; 7.520 ; 7.520 ; 7.520 ; 7.520 ;
; A[9]       ; D[7]        ; 7.606 ; 7.544 ; 7.544 ; 7.606 ;
; A[9]       ; FL_ADDR[9]  ; 5.419 ;       ;       ; 5.419 ;
; A[9]       ; HEX2[0]     ; 6.300 ; 6.300 ; 6.300 ; 6.300 ;
; A[9]       ; HEX2[1]     ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
; A[9]       ; HEX2[2]     ; 6.345 ;       ;       ; 6.345 ;
; A[9]       ; HEX2[3]     ; 6.057 ; 6.057 ; 6.057 ; 6.057 ;
; A[9]       ; HEX2[4]     ;       ; 6.291 ; 6.291 ;       ;
; A[9]       ; HEX2[5]     ; 6.164 ; 6.164 ; 6.164 ; 6.164 ;
; A[9]       ; HEX2[6]     ; 6.444 ; 6.444 ; 6.444 ; 6.444 ;
; A[9]       ; LEDG[1]     ; 5.365 ;       ;       ; 5.365 ;
; A[10]      ; D[0]        ; 7.413 ; 7.353 ; 7.353 ; 7.413 ;
; A[10]      ; D[1]        ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; A[10]      ; D[2]        ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; A[10]      ; D[3]        ; 7.206 ; 7.164 ; 7.164 ; 7.206 ;
; A[10]      ; D[4]        ; 7.206 ; 7.200 ; 7.200 ; 7.206 ;
; A[10]      ; D[5]        ; 7.374 ; 7.374 ; 7.374 ; 7.374 ;
; A[10]      ; D[6]        ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; A[10]      ; D[7]        ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; A[10]      ; FL_ADDR[10] ; 5.674 ;       ;       ; 5.674 ;
; A[10]      ; HEX2[0]     ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; A[10]      ; HEX2[1]     ; 5.984 ;       ;       ; 5.984 ;
; A[10]      ; HEX2[2]     ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; A[10]      ; HEX2[3]     ; 6.011 ; 6.011 ; 6.011 ; 6.011 ;
; A[10]      ; HEX2[4]     ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; A[10]      ; HEX2[5]     ; 6.118 ; 6.118 ; 6.118 ; 6.118 ;
; A[10]      ; HEX2[6]     ; 6.397 ; 6.397 ; 6.397 ; 6.397 ;
; A[10]      ; LEDG[2]     ; 5.206 ;       ;       ; 5.206 ;
; A[12]      ; D[0]        ; 6.488 ; 6.488 ; 6.488 ; 6.488 ;
; A[12]      ; D[1]        ; 6.482 ; 6.482 ; 6.482 ; 6.482 ;
; A[12]      ; D[2]        ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; A[12]      ; D[3]        ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; A[12]      ; D[4]        ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; A[12]      ; D[5]        ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; A[12]      ; D[6]        ; 6.481 ; 6.481 ; 6.481 ; 6.481 ;
; A[12]      ; D[7]        ; 6.567 ; 6.567 ; 6.567 ; 6.567 ;
; A[12]      ; FL_ADDR[12] ; 5.443 ;       ;       ; 5.443 ;
; A[12]      ; HEX3[0]     ; 6.699 ; 6.699 ; 6.699 ; 6.699 ;
; A[12]      ; HEX3[1]     ; 6.636 ; 6.636 ; 6.636 ; 6.636 ;
; A[12]      ; HEX3[2]     ;       ; 7.026 ; 7.026 ;       ;
; A[12]      ; HEX3[3]     ; 6.409 ; 6.409 ; 6.409 ; 6.409 ;
; A[12]      ; HEX3[4]     ; 6.272 ;       ;       ; 6.272 ;
; A[12]      ; HEX3[5]     ; 6.438 ;       ;       ; 6.438 ;
; A[12]      ; HEX3[6]     ; 6.517 ; 6.517 ; 6.517 ; 6.517 ;
; A[12]      ; LEDG[4]     ; 5.742 ;       ;       ; 5.742 ;
; A[13]      ; D[0]        ; 6.324 ; 6.146 ; 6.146 ; 6.324 ;
; A[13]      ; D[1]        ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; A[13]      ; D[2]        ; 6.286 ; 6.286 ; 6.286 ; 6.286 ;
; A[13]      ; D[3]        ; 6.045 ; 5.957 ; 5.957 ; 6.045 ;
; A[13]      ; D[4]        ; 6.079 ; 5.993 ; 5.993 ; 6.079 ;
; A[13]      ; D[5]        ; 6.403 ; 6.281 ; 6.281 ; 6.403 ;
; A[13]      ; D[6]        ; 6.435 ; 6.394 ; 6.394 ; 6.435 ;
; A[13]      ; D[7]        ; 6.494 ; 6.407 ; 6.407 ; 6.494 ;
; A[13]      ; FL_ADDR[13] ; 6.361 ; 6.361 ; 6.361 ; 6.361 ;
; A[13]      ; FL_ADDR[14] ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; A[13]      ; FL_ADDR[15] ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; A[13]      ; FL_ADDR[16] ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; A[13]      ; FL_ADDR[17] ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; A[13]      ; FL_ADDR[18] ; 6.585 ; 6.585 ; 6.585 ; 6.585 ;
; A[13]      ; FL_ADDR[19] ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; A[13]      ; FL_ADDR[20] ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; A[13]      ; FL_ADDR[21] ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; A[13]      ; HEX3[0]     ; 6.682 ; 6.682 ; 6.682 ; 6.682 ;
; A[13]      ; HEX3[1]     ; 6.620 ; 6.620 ; 6.620 ; 6.620 ;
; A[13]      ; HEX3[2]     ; 7.008 ; 7.008 ; 7.008 ; 7.008 ;
; A[13]      ; HEX3[3]     ; 6.393 ; 6.393 ; 6.393 ; 6.393 ;
; A[13]      ; HEX3[4]     ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; A[13]      ; HEX3[5]     ; 6.416 ; 6.416 ; 6.416 ; 6.416 ;
; A[13]      ; HEX3[6]     ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; A[13]      ; LEDG[5]     ; 5.224 ;       ;       ; 5.224 ;
; A[14]      ; D[0]        ; 6.354 ; 6.176 ; 6.176 ; 6.354 ;
; A[14]      ; D[1]        ; 6.466 ; 6.466 ; 6.466 ; 6.466 ;
; A[14]      ; D[2]        ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; A[14]      ; D[3]        ; 6.075 ; 5.987 ; 5.987 ; 6.075 ;
; A[14]      ; D[4]        ; 6.109 ; 6.023 ; 6.023 ; 6.109 ;
; A[14]      ; D[5]        ; 6.433 ; 6.311 ; 6.311 ; 6.433 ;
; A[14]      ; D[6]        ; 6.465 ; 6.424 ; 6.424 ; 6.465 ;
; A[14]      ; D[7]        ; 6.524 ; 6.437 ; 6.437 ; 6.524 ;
; A[14]      ; FL_ADDR[14] ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; A[14]      ; FL_ADDR[15] ; 7.053 ; 7.053 ; 7.053 ; 7.053 ;
; A[14]      ; FL_ADDR[16] ; 7.053 ; 7.053 ; 7.053 ; 7.053 ;
; A[14]      ; FL_ADDR[17] ; 7.264 ; 7.264 ; 7.264 ; 7.264 ;
; A[14]      ; FL_ADDR[18] ; 6.909 ; 6.909 ; 6.909 ; 6.909 ;
; A[14]      ; FL_ADDR[19] ; 6.692 ; 6.692 ; 6.692 ; 6.692 ;
; A[14]      ; FL_ADDR[20] ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; A[14]      ; FL_ADDR[21] ; 6.693 ; 6.693 ; 6.693 ; 6.693 ;
; A[14]      ; HEX3[0]     ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; A[14]      ; HEX3[1]     ; 7.252 ; 7.252 ; 7.252 ; 7.252 ;
; A[14]      ; HEX3[2]     ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; A[14]      ; HEX3[3]     ; 7.025 ; 7.025 ; 7.025 ; 7.025 ;
; A[14]      ; HEX3[4]     ; 6.887 ; 6.887 ; 6.887 ; 6.887 ;
; A[14]      ; HEX3[5]     ; 7.048 ; 7.048 ; 7.048 ; 7.048 ;
; A[14]      ; HEX3[6]     ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; A[14]      ; LEDG[6]     ; 5.384 ;       ;       ; 5.384 ;
; A[15]      ; D[0]        ; 6.776 ; 6.954 ; 6.954 ; 6.776 ;
; A[15]      ; D[1]        ; 7.066 ; 7.066 ; 7.066 ; 7.066 ;
; A[15]      ; D[2]        ; 6.916 ; 6.916 ; 6.916 ; 6.916 ;
; A[15]      ; D[3]        ; 6.587 ; 6.675 ; 6.675 ; 6.587 ;
; A[15]      ; D[4]        ; 6.623 ; 6.709 ; 6.709 ; 6.623 ;
; A[15]      ; D[5]        ; 6.911 ; 7.033 ; 7.033 ; 6.911 ;
; A[15]      ; D[6]        ; 7.024 ; 7.065 ; 7.065 ; 7.024 ;
; A[15]      ; D[7]        ; 7.037 ; 7.124 ; 7.124 ; 7.037 ;
; A[15]      ; LEDG[7]     ; 5.363 ;       ;       ; 5.363 ;
; FL_DQ[0]   ; D[0]        ; 6.010 ;       ;       ; 6.010 ;
; FL_DQ[1]   ; D[1]        ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; FL_DQ[2]   ; D[2]        ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; FL_DQ[3]   ; D[3]        ; 5.773 ;       ;       ; 5.773 ;
; FL_DQ[4]   ; D[4]        ; 5.808 ;       ;       ; 5.808 ;
; FL_DQ[5]   ; D[5]        ; 5.985 ;       ;       ; 5.985 ;
; FL_DQ[6]   ; D[6]        ; 6.153 ;       ;       ; 6.153 ;
; FL_DQ[7]   ; D[7]        ; 6.072 ;       ;       ; 6.072 ;
; RD_n       ; D[0]        ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; RD_n       ; D[1]        ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; RD_n       ; D[2]        ; 5.498 ; 5.498 ; 5.498 ; 5.498 ;
; RD_n       ; D[3]        ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; RD_n       ; D[4]        ; 5.447 ; 5.447 ; 5.447 ; 5.447 ;
; RD_n       ; D[5]        ; 5.615 ; 5.615 ; 5.615 ; 5.615 ;
; RD_n       ; D[6]        ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; RD_n       ; D[7]        ; 5.733 ; 5.733 ; 5.733 ; 5.733 ;
; RD_n       ; FL_OE_N     ; 5.316 ;       ;       ; 5.316 ;
; SLTSL_n    ; BUSDIR_n    ; 6.132 ;       ;       ; 6.132 ;
; SLTSL_n    ; D[0]        ; 5.612 ; 5.612 ; 5.612 ; 5.612 ;
; SLTSL_n    ; D[1]        ; 5.606 ; 5.606 ; 5.606 ; 5.606 ;
; SLTSL_n    ; D[2]        ; 5.456 ; 5.456 ; 5.456 ; 5.456 ;
; SLTSL_n    ; D[3]        ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; SLTSL_n    ; D[4]        ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; SLTSL_n    ; D[5]        ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; SLTSL_n    ; D[6]        ; 5.605 ; 5.605 ; 5.605 ; 5.605 ;
; SLTSL_n    ; D[7]        ; 5.691 ; 5.691 ; 5.691 ; 5.691 ;
; SLTSL_n    ; FL_ADDR[14] ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; SLTSL_n    ; FL_ADDR[15] ; 7.485 ; 7.485 ; 7.485 ; 7.485 ;
; SLTSL_n    ; FL_ADDR[16] ; 7.489 ; 7.489 ; 7.489 ; 7.489 ;
; SLTSL_n    ; FL_ADDR[17] ; 7.801 ; 7.801 ; 7.801 ; 7.801 ;
; SLTSL_n    ; FL_ADDR[18] ; 7.340 ; 7.340 ; 7.340 ; 7.340 ;
; SLTSL_n    ; FL_ADDR[19] ; 7.336 ; 7.336 ; 7.336 ; 7.336 ;
; SLTSL_n    ; FL_ADDR[20] ; 7.476 ; 7.476 ; 7.476 ; 7.476 ;
; SLTSL_n    ; FL_ADDR[21] ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; SLTSL_n    ; FL_CE_N     ; 6.605 ;       ;       ; 6.605 ;
; SLTSL_n    ; HEX3[0]     ; 7.876 ; 7.876 ; 7.876 ; 7.876 ;
; SLTSL_n    ; HEX3[1]     ; 7.814 ; 7.814 ; 7.814 ; 7.814 ;
; SLTSL_n    ; HEX3[2]     ; 8.202 ; 8.202 ; 8.202 ; 8.202 ;
; SLTSL_n    ; HEX3[3]     ; 7.587 ; 7.587 ; 7.587 ; 7.587 ;
; SLTSL_n    ; HEX3[4]     ; 7.449 ; 7.449 ; 7.449 ; 7.449 ;
; SLTSL_n    ; HEX3[5]     ; 7.610 ; 7.610 ; 7.610 ; 7.610 ;
; SLTSL_n    ; HEX3[6]     ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; SLTSL_n    ; LEDR[9]     ;       ; 6.293 ; 6.293 ;       ;
; SW[0]      ; D[1]        ;       ; 3.286 ; 3.286 ;       ;
; SW[1]      ; D[1]        ; 3.530 ; 3.530 ; 3.530 ; 3.530 ;
; SW[2]      ; D[2]        ;       ; 2.999 ; 2.999 ;       ;
; SW[3]      ; D[2]        ; 3.824 ; 3.824 ; 3.824 ; 3.824 ;
; SW[8]      ; FL_ADDR[13] ; 4.264 ; 4.264 ; 4.264 ; 4.264 ;
; SW[8]      ; FL_ADDR[14] ; 4.318 ; 4.318 ; 4.318 ; 4.318 ;
; SW[8]      ; FL_ADDR[15] ; 4.257 ; 4.257 ; 4.257 ; 4.257 ;
; SW[8]      ; FL_ADDR[16] ; 4.430 ; 4.430 ; 4.430 ; 4.430 ;
; SW[8]      ; FL_ADDR[17] ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; SW[8]      ; FL_ADDR[18] ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; SW[8]      ; FL_ADDR[19] ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; SW[8]      ; FL_ADDR[20] ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; SW[8]      ; FL_ADDR[21] ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; SW[8]      ; HEX3[0]     ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; SW[8]      ; HEX3[1]     ; 4.486 ; 4.486 ; 4.486 ; 4.486 ;
; SW[8]      ; HEX3[2]     ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; SW[8]      ; HEX3[3]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; SW[8]      ; HEX3[4]     ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; SW[8]      ; HEX3[5]     ; 4.282 ; 4.282 ; 4.282 ; 4.282 ;
; SW[8]      ; HEX3[6]     ; 4.367 ; 4.367 ; 4.367 ; 4.367 ;
; SW[9]      ; BUSDIR_n    ;       ; 4.242 ; 4.242 ;       ;
; SW[9]      ; D[0]        ; 3.761 ; 3.761 ; 3.761 ; 3.761 ;
; SW[9]      ; D[1]        ; 3.755 ; 3.755 ; 3.755 ; 3.755 ;
; SW[9]      ; D[2]        ; 3.605 ; 3.605 ; 3.605 ; 3.605 ;
; SW[9]      ; D[3]        ; 3.554 ; 3.554 ; 3.554 ; 3.554 ;
; SW[9]      ; D[4]        ; 3.554 ; 3.554 ; 3.554 ; 3.554 ;
; SW[9]      ; D[5]        ; 3.722 ; 3.722 ; 3.722 ; 3.722 ;
; SW[9]      ; D[6]        ; 3.754 ; 3.754 ; 3.754 ; 3.754 ;
; SW[9]      ; D[7]        ; 3.840 ; 3.840 ; 3.840 ; 3.840 ;
; SW[9]      ; FL_ADDR[14] ; 5.756 ; 5.756 ; 5.756 ; 5.756 ;
; SW[9]      ; FL_ADDR[15] ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[9]      ; FL_ADDR[16] ; 5.599 ; 5.599 ; 5.599 ; 5.599 ;
; SW[9]      ; FL_ADDR[17] ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; SW[9]      ; FL_ADDR[18] ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; SW[9]      ; FL_ADDR[19] ; 5.446 ; 5.446 ; 5.446 ; 5.446 ;
; SW[9]      ; FL_ADDR[20] ; 5.586 ; 5.586 ; 5.586 ; 5.586 ;
; SW[9]      ; FL_ADDR[21] ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[9]      ; FL_CE_N     ;       ; 4.715 ; 4.715 ;       ;
; SW[9]      ; HEX3[0]     ; 5.986 ; 5.986 ; 5.986 ; 5.986 ;
; SW[9]      ; HEX3[1]     ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; SW[9]      ; HEX3[2]     ; 6.312 ; 6.312 ; 6.312 ; 6.312 ;
; SW[9]      ; HEX3[3]     ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; SW[9]      ; HEX3[4]     ; 5.559 ; 5.559 ; 5.559 ; 5.559 ;
; SW[9]      ; HEX3[5]     ; 5.720 ; 5.720 ; 5.720 ; 5.720 ;
; SW[9]      ; HEX3[6]     ; 5.805 ; 5.805 ; 5.805 ; 5.805 ;
; SW[9]      ; LEDR[9]     ; 4.403 ;       ;       ; 4.403 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 42       ; 32       ; 0        ; 0        ;
; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 553      ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; A[11]                               ; i_clock|altpll_component|pll|clk[0] ; 42       ; 32       ; 0        ; 0        ;
; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 553      ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                    ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; i_clock|altpll_component|pll|clk[0] ; A[11]                               ; 9        ; 0        ; 0        ; 0        ;
; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                     ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; i_clock|altpll_component|pll|clk[0] ; A[11]                               ; 9        ; 0        ; 0        ; 0        ;
; i_clock|altpll_component|pll|clk[0] ; i_clock|altpll_component|pll|clk[0] ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 764   ; 764  ;
; Unconstrained Output Ports      ; 83    ; 83   ;
; Unconstrained Output Port Paths ; 559   ; 559  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 22 21:56:02 2023
Info: Command: quartus_sta MSXDOS2_Top -c MSXDOS2_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSXDOS2_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {i_clock|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {i_clock|altpll_component|pll|clk[0]} {i_clock|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[11] A[11]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.266
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.266      -138.857 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 5.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.420         0.000 A[11] 
    Info (332119):    38.407         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is -4.727
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.727       -42.071 A[11] 
    Info (332119):     1.345         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -34.463 A[11] 
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    18.889         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.254
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.254       -61.061 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 3.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.620         0.000 A[11] 
    Info (332119):    39.227         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is -2.759
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.759       -24.679 A[11] 
    Info (332119):     0.653         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -28.222 A[11] 
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    19.000         0.000 i_clock|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Sun Jan 22 21:56:03 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


