# 4.1 教材としてのMOS寸法と対象プロセス

本節では、sky130 や 0.18µm などのプロセス技術において用いられる  
**MOSトランジスタの基本寸法とその教育的意味**について整理します。

---

## 🎯 対象プロセスとその特性

| プロセス | 実効ノード | 特徴 | 教材としての利点 |
|----------|-------------|------|-------------------|
| sky130   | 約130nm相当 | オープンPDK、PDモデル完備、MPW可能 | 無償で設計・評価が可能、実装可能性が高い |
| 0.18µm   | 180nm        | 商用PDK（TSMC, X-Fab等）、教育IPが豊富 | モデルが安定、設計自由度が高い |

📌 どちらも、**FinFET以前のプレーナ型MOS構造**であり、構造観察と設計が直感的に学べる。

---

## 📐 寸法規模の例（W/L, Lmin）

| 項目 | sky130 | 0.18µm |
|------|--------|--------|
| 最小ゲート長 $begin:math:text$ L_{\\text{min}} $end:math:text$ | 約150nm | 約180nm |
| 推奨ゲート幅 $begin:math:text$ W $end:math:text$ | 数µm〜数10µm | 同左 |
| LDD構造 | 対応（構造非公開） | 一般的に採用 |

> 教材では、**W/L比の制御によるId特性の変化**や、**遅延・リークとの関係**を体験的に学ぶことができる。

---

## 📘 MOS寸法と教材テーマの関係

| 教材テーマ | 寸法との関係 |
|------------|--------------|
| Id-Vg, Id-Vd カーブ測定 | W/L 比が gm や Vth に与える影響を確認 |
| デジタル論理回路の遅延 | Lmin 短縮により遅延短縮 vs. リーク増加 |
| アナログ回路のgm制御 | 幅Wを広げることでトランスコンダクタンス制御 |
| バラつきと信頼性評価 | 小W・小Lでばらつき顕著に（Monte Carlo解析へ） |

---

## 🧠 教育上の注意点と利点

- **現代プロセス（5nm, FinFET）では寸法がブラックボックス化**しており、初学者には不適
- sky130や0.18µmでは、**設計ルール・物理寸法・動作原理が直結**
- MOSの**「サイズ設計」→「動作結果」**を直感的に結びつけることができる

---

## 🔄 今後への接続

次節では、これらの寸法要素を踏まえて、MOSトランジスタの  
**電気的な基本特性（Vth, gm, Id特性, サブスレッショルド挙動など）**を定量的に理解します。

👉 [4.2 MOSトランジスタの動作原理と特性](4.2_mos_characteristics.md) に進みます。

---
