TimeQuest Timing Analyzer report for trabalhofinalcd
Wed Apr 05 01:41:37 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; trabalhofinalcd                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 302.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.311 ; -221.390           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.449 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -148.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.311 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.245      ;
; -2.257 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.196      ;
; -2.257 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.196      ;
; -2.257 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.196      ;
; -2.194 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.061     ; 3.128      ;
; -2.156 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.090      ;
; -2.150 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.061     ; 3.084      ;
; -2.143 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.082      ;
; -2.143 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 3.082      ;
; -2.133 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.402     ; 2.726      ;
; -2.132 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.061     ; 3.066      ;
; -2.100 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.436     ; 2.659      ;
; -2.083 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.402     ; 2.676      ;
; -2.081 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.067     ; 3.009      ;
; -2.079 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.065     ; 3.009      ;
; -2.057 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.061     ; 2.991      ;
; -2.056 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.061     ; 2.990      ;
; -2.029 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.968      ;
; -2.029 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.968      ;
; -2.029 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.968      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.019 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.953      ;
; -2.018 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.072     ; 2.941      ;
; -1.998 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.061     ; 2.932      ;
; -1.997 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.931      ;
; -1.958 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.061     ; 2.892      ;
; -1.949 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.888      ;
; -1.949 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.888      ;
; -1.949 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.888      ;
; -1.947 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.875      ;
; -1.935 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.067     ; 2.863      ;
; -1.922 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst4|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.068     ; 2.849      ;
; -1.915 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.854      ;
; -1.915 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.854      ;
; -1.915 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.854      ;
; -1.915 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.854      ;
; -1.915 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.854      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.811      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.811      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.811      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.811      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.811      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.811      ;
; -1.873 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.811      ;
; -1.849 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.764      ;
; -1.849 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.764      ;
; -1.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; 0.266      ; 3.105      ;
; -1.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.266      ; 3.105      ;
; -1.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.266      ; 3.105      ;
; -1.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.266      ; 3.105      ;
; -1.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.266      ; 3.105      ;
; -1.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.266      ; 3.105      ;
; -1.835 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.774      ;
; -1.835 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.774      ;
; -1.835 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.774      ;
; -1.835 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.774      ;
; -1.835 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.056     ; 2.774      ;
; -1.826 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst1|inst2  ; clk          ; clk         ; 1.000        ; -0.078     ; 2.743      ;
; -1.822 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.058     ; 2.759      ;
; -1.809 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.268      ; 3.072      ;
; -1.800 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.298      ; 3.093      ;
; -1.799 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.272      ; 3.066      ;
; -1.789 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 1.000        ; 0.272      ; 3.056      ;
; -1.779 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 1.000        ; 0.267      ; 3.041      ;
; -1.779 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 1.000        ; 0.267      ; 3.041      ;
; -1.779 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 1.000        ; 0.267      ; 3.041      ;
; -1.772 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; 0.268      ; 3.035      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.766 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.057     ; 2.704      ;
; -1.759 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.272      ; 3.026      ;
; -1.750 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 1.000        ; 0.272      ; 3.017      ;
; -1.749 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ; clk          ; clk         ; 1.000        ; 0.271      ; 3.015      ;
; -1.746 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.676      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.743 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.061     ; 2.677      ;
; -1.742 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.295      ; 3.032      ;
; -1.741 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.652      ;
; -1.740 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.651      ;
; -1.740 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.651      ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.449 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.452      ; 1.058      ;
; 0.483 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.420      ; 1.060      ;
; 0.639 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.857      ;
; 0.640 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.061      ; 0.858      ;
; 0.684 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.280      ;
; 0.690 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.908      ;
; 0.731 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst5|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.432      ; 1.320      ;
; 0.732 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.328      ;
; 0.745 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; clk          ; clk         ; 0.000        ; -0.288     ; 0.614      ;
; 0.764 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.360      ;
; 0.772 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.419      ; 1.348      ;
; 0.787 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.362      ;
; 0.788 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.368      ;
; 0.797 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.421      ; 1.375      ;
; 0.801 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.376      ;
; 0.801 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.376      ;
; 0.832 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.458      ; 1.447      ;
; 0.843 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.058      ;
; 0.860 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.436      ; 1.453      ;
; 0.865 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.418      ; 1.440      ;
; 0.867 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.085      ;
; 0.868 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.451      ;
; 0.877 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.419      ; 1.453      ;
; 0.879 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.113      ;
; 0.888 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.421      ; 1.466      ;
; 0.893 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.421      ; 1.471      ;
; 0.893 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.111      ;
; 0.896 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.114      ;
; 0.905 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.123      ;
; 0.907 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.125      ;
; 0.909 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.505      ;
; 0.910 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.125      ;
; 0.923 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.141      ;
; 0.924 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.061      ; 1.142      ;
; 0.931 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst5|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.432      ; 1.520      ;
; 0.949 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.160      ;
; 0.980 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.576      ;
; 0.985 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 0.000        ; 0.061      ; 1.203      ;
; 0.987 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.198      ;
; 0.987 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.436      ; 1.580      ;
; 0.989 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.226      ;
; 0.998 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.594      ;
; 0.999 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.236      ;
; 0.999 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.104      ; 1.260      ;
; 1.005 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.396      ; 1.558      ;
; 1.007 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.218      ;
; 1.024 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.264      ;
; 1.025 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.265      ;
; 1.029 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.266      ;
; 1.034 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.268      ;
; 1.037 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.275      ;
; 1.038 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.276      ;
; 1.039 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.279      ;
; 1.047 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.284      ;
; 1.048 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.644      ;
; 1.049 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.286      ;
; 1.058 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.641      ;
; 1.060 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.297      ;
; 1.064 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst1|inst2  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.301      ;
; 1.069 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.309      ;
; 1.071 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.305      ;
; 1.083 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.307      ;
; 1.085 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.104      ; 1.346      ;
; 1.091 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.329      ;
; 1.092 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.330      ;
; 1.096 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.336      ;
; 1.096 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.421      ; 1.674      ;
; 1.102 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.336      ;
; 1.102 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.336      ;
; 1.102 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.426      ; 1.685      ;
; 1.103 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.343      ;
; 1.108 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.433      ; 1.698      ;
; 1.109 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.343      ;
; 1.114 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.348      ;
; 1.123 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.123 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.334      ;
; 1.127 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.367      ;
; 1.131 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.435      ; 1.723      ;
; 1.133 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.373      ;
; 1.135 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.434      ; 1.726      ;
; 1.136 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.374      ;
; 1.137 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.375      ;
; 1.137 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.372      ;
; 1.139 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.377      ;
; 1.141 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.375      ;
; 1.141 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.375      ;
; 1.142 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.377      ;
; 1.144 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst3|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.058      ; 1.359      ;
; 1.146 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.419      ; 1.722      ;
; 1.153 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.387      ;
; 1.156 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.396      ;
; 1.158 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.398      ;
; 1.159 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.397      ;
; 1.162 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.373      ;
; 1.163 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.077      ; 1.397      ;
; 1.168 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.403      ;
; 1.168 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.408      ;
; 1.169 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.404      ;
; 1.175 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.439      ; 1.771      ;
; 1.177 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.415      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst3|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst4|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst5|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst6|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst3|inst2  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 3.405 ; 3.832 ; Rise       ; clk             ;
; read       ; clk        ; 0.534 ; 0.597 ; Rise       ; clk             ;
; sw0        ; clk        ; 2.347 ; 2.775 ; Rise       ; clk             ;
; sw1        ; clk        ; 2.298 ; 2.766 ; Rise       ; clk             ;
; sw2        ; clk        ; 2.183 ; 2.604 ; Rise       ; clk             ;
; sw3        ; clk        ; 1.933 ; 2.415 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.822 ; 2.244 ; Rise       ; clk             ;
; sw5        ; clk        ; 2.143 ; 2.605 ; Rise       ; clk             ;
; sw6        ; clk        ; 1.679 ; 2.118 ; Rise       ; clk             ;
; sw7        ; clk        ; 2.074 ; 2.508 ; Rise       ; clk             ;
; sw8        ; clk        ; 3.367 ; 3.857 ; Rise       ; clk             ;
; sw9        ; clk        ; 3.037 ; 3.490 ; Rise       ; clk             ;
; write      ; clk        ; 1.742 ; 1.863 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -2.400 ; -2.821 ; Rise       ; clk             ;
; read       ; clk        ; 0.297  ; 0.241  ; Rise       ; clk             ;
; sw0        ; clk        ; -1.493 ; -1.901 ; Rise       ; clk             ;
; sw1        ; clk        ; -1.504 ; -1.924 ; Rise       ; clk             ;
; sw2        ; clk        ; -1.238 ; -1.646 ; Rise       ; clk             ;
; sw3        ; clk        ; -1.356 ; -1.764 ; Rise       ; clk             ;
; sw4        ; clk        ; -1.450 ; -1.863 ; Rise       ; clk             ;
; sw5        ; clk        ; -0.982 ; -1.384 ; Rise       ; clk             ;
; sw6        ; clk        ; -1.304 ; -1.718 ; Rise       ; clk             ;
; sw7        ; clk        ; -1.501 ; -1.903 ; Rise       ; clk             ;
; sw8        ; clk        ; -2.424 ; -2.874 ; Rise       ; clk             ;
; sw9        ; clk        ; -2.107 ; -2.523 ; Rise       ; clk             ;
; write      ; clk        ; 0.011  ; -0.055 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 6.037 ; 6.040 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.860 ; 5.848 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.781 ; 5.778 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 6.037 ; 6.040 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.589 ; 5.597 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.488 ; 5.471 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.941 ; 5.934 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.477 ; 5.456 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 6.004 ; 5.981 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.613 ; 6.659 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.613 ; 6.659 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.966 ; 5.937 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.966 ; 5.988 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.961 ; 5.953 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.048 ; 6.031 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.008 ; 6.026 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.846 ; 5.850 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.358 ; 6.338 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 7.333 ; 7.531 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.545 ; 5.556 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 6.063 ; 6.058 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.575 ; 5.615 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 7.333 ; 7.531 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.864 ; 5.850 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.849 ; 5.876 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.539 ; 5.557 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 8.695 ; 8.657 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.328 ; 8.275 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.457 ; 8.424 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.321 ; 8.258 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.695 ; 8.657 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.406 ; 8.376 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.249 ; 8.194 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 8.200 ; 8.143 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.236 ; 8.198 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.360 ; 5.337 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.728 ; 5.715 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.653 ; 5.648 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.899 ; 5.899 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.469 ; 5.475 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.370 ; 5.352 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.806 ; 5.797 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.360 ; 5.337 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.867 ; 5.843 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.714 ; 5.716 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.452 ; 6.494 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.830 ; 5.801 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.831 ; 5.850 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.826 ; 5.816 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.909 ; 5.891 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.870 ; 5.886 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.714 ; 5.716 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.207 ; 6.186 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.393 ; 5.391 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.425 ; 5.433 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.393 ; 5.391 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.923 ; 5.916 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.454 ; 5.490 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 7.193 ; 7.386 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.732 ; 5.716 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.718 ; 5.741 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.419 ; 5.434 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.971 ; 5.915 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 5.971 ; 5.915 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 6.190 ; 6.116 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 6.252 ; 6.189 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.484 ; 6.435 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.598 ; 6.534 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 5.978 ; 5.930 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.540 ; 6.522 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.549 ; 6.545 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 334.45 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.990 ; -186.998          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.426 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -148.000                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.990 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.930      ;
; -1.954 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.897      ;
; -1.954 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.897      ;
; -1.954 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.897      ;
; -1.852 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.792      ;
; -1.841 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.784      ;
; -1.841 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.784      ;
; -1.841 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.784      ;
; -1.841 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.784      ;
; -1.841 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.784      ;
; -1.839 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.779      ;
; -1.828 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.768      ;
; -1.808 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.357     ; 2.446      ;
; -1.786 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.726      ;
; -1.776 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.388     ; 2.383      ;
; -1.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.702      ;
; -1.760 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.700      ;
; -1.750 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.357     ; 2.388      ;
; -1.736 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.058     ; 2.673      ;
; -1.735 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.672      ;
; -1.714 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.657      ;
; -1.714 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.657      ;
; -1.714 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.657      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.704 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.644      ;
; -1.689 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.629      ;
; -1.685 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.628      ;
; -1.685 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.628      ;
; -1.685 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.628      ;
; -1.684 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.055     ; 2.624      ;
; -1.678 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.610      ;
; -1.663 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.058     ; 2.600      ;
; -1.656 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.596      ;
; -1.628 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst4|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.060     ; 2.563      ;
; -1.618 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.060     ; 2.553      ;
; -1.601 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.544      ;
; -1.601 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.544      ;
; -1.601 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.544      ;
; -1.601 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.544      ;
; -1.601 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.544      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.537      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.537      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.537      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.537      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.537      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.537      ;
; -1.594 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.537      ;
; -1.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; 0.236      ; 2.823      ;
; -1.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.236      ; 2.823      ;
; -1.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.236      ; 2.823      ;
; -1.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.236      ; 2.823      ;
; -1.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.236      ; 2.823      ;
; -1.592 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.236      ; 2.823      ;
; -1.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.515      ;
; -1.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.515      ;
; -1.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.515      ;
; -1.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.515      ;
; -1.572 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.515      ;
; -1.562 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.485      ;
; -1.562 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.485      ;
; -1.557 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst1|inst2  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.480      ;
; -1.543 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.053     ; 2.485      ;
; -1.543 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.265      ; 2.803      ;
; -1.522 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; 0.245      ; 2.762      ;
; -1.509 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.249      ; 2.753      ;
; -1.507 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 1.000        ; 0.249      ; 2.751      ;
; -1.504 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.246      ; 2.745      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.503 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.055     ; 2.443      ;
; -1.499 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 1.000        ; 0.234      ; 2.728      ;
; -1.499 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 1.000        ; 0.234      ; 2.728      ;
; -1.499 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 1.000        ; 0.234      ; 2.728      ;
; -1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.433      ;
; -1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.433      ;
; -1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.433      ;
; -1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.433      ;
; -1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.433      ;
; -1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.433      ;
; -1.490 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.433      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.052     ; 2.428      ;
; -1.473 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.249      ; 2.717      ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.426 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.403      ; 0.973      ;
; 0.442 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.968      ;
; 0.568 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.569 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.768      ;
; 0.619 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.818      ;
; 0.626 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.391      ; 1.161      ;
; 0.641 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst5|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.392      ; 1.177      ;
; 0.657 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.398      ; 1.199      ;
; 0.676 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; clk          ; clk         ; 0.000        ; -0.263     ; 0.557      ;
; 0.701 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.398      ; 1.243      ;
; 0.718 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.371      ; 1.233      ;
; 0.726 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ; clk          ; clk         ; 0.000        ; 0.376      ; 1.246      ;
; 0.735 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.372      ; 1.251      ;
; 0.736 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.372      ; 1.252      ;
; 0.738 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.372      ; 1.254      ;
; 0.743 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.262      ;
; 0.769 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.408      ; 1.321      ;
; 0.770 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.052      ; 0.966      ;
; 0.776 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.786 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.389      ; 1.319      ;
; 0.799 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.998      ;
; 0.800 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.372      ; 1.316      ;
; 0.802 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.001      ;
; 0.808 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.007      ;
; 0.810 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.331      ;
; 0.812 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.060      ; 1.016      ;
; 0.812 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.371      ; 1.327      ;
; 0.813 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst5|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.392      ; 1.349      ;
; 0.813 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.012      ;
; 0.823 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.342      ;
; 0.829 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.398      ; 1.371      ;
; 0.831 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.052      ; 1.027      ;
; 0.831 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.350      ;
; 0.833 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.055      ; 1.032      ;
; 0.837 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.055      ; 1.036      ;
; 0.866 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.059      ;
; 0.886 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.391      ; 1.421      ;
; 0.887 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.086      ;
; 0.892 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.395      ; 1.431      ;
; 0.894 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.095      ; 1.133      ;
; 0.896 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.398      ; 1.438      ;
; 0.900 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.093      ;
; 0.905 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.914 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.921 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.114      ;
; 0.923 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.359      ; 1.426      ;
; 0.938 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.155      ;
; 0.940 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.157      ;
; 0.944 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.157      ;
; 0.947 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.164      ;
; 0.947 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.163      ;
; 0.948 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.165      ;
; 0.952 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.952 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.391      ; 1.487      ;
; 0.959 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.175      ;
; 0.961 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.177      ;
; 0.971 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.187      ;
; 0.972 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.095      ; 1.211      ;
; 0.976 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst1|inst2  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.192      ;
; 0.979 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.196      ;
; 0.980 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.194      ;
; 0.981 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.502      ;
; 0.987 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.189      ;
; 1.000 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.217      ;
; 1.001 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 1.005 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.388      ; 1.537      ;
; 1.007 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.224      ;
; 1.008 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.221      ;
; 1.008 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.221      ;
; 1.012 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.531      ;
; 1.015 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.232      ;
; 1.017 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.230      ;
; 1.019 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.233      ;
; 1.020 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst3|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.052      ; 1.216      ;
; 1.022 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.543      ;
; 1.024 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.241      ;
; 1.026 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.388      ; 1.558      ;
; 1.032 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.225      ;
; 1.033 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.250      ;
; 1.033 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.247      ;
; 1.034 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.395      ; 1.573      ;
; 1.042 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.256      ;
; 1.044 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.261      ;
; 1.045 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.259      ;
; 1.045 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.259      ;
; 1.045 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.262      ;
; 1.046 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.262      ;
; 1.048 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.265      ;
; 1.051 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.397      ; 1.592      ;
; 1.053 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.267      ;
; 1.055 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.371      ; 1.570      ;
; 1.056 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 0.000        ; 0.055      ; 1.255      ;
; 1.057 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.059 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.276      ;
; 1.060 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.073      ; 1.277      ;
; 1.060 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst6|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 0.000        ; 0.075      ; 1.279      ;
; 1.063 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.391      ; 1.598      ;
; 1.067 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.260      ;
; 1.068 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.281      ;
; 1.069 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.283      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst3|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst4|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst5|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst6|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst3|inst2  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 3.000 ; 3.355 ; Rise       ; clk             ;
; read       ; clk        ; 0.507 ; 0.616 ; Rise       ; clk             ;
; sw0        ; clk        ; 2.042 ; 2.387 ; Rise       ; clk             ;
; sw1        ; clk        ; 2.006 ; 2.365 ; Rise       ; clk             ;
; sw2        ; clk        ; 1.890 ; 2.226 ; Rise       ; clk             ;
; sw3        ; clk        ; 1.661 ; 2.058 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.557 ; 1.916 ; Rise       ; clk             ;
; sw5        ; clk        ; 1.853 ; 2.227 ; Rise       ; clk             ;
; sw6        ; clk        ; 1.431 ; 1.786 ; Rise       ; clk             ;
; sw7        ; clk        ; 1.790 ; 2.143 ; Rise       ; clk             ;
; sw8        ; clk        ; 2.969 ; 3.387 ; Rise       ; clk             ;
; sw9        ; clk        ; 2.662 ; 3.049 ; Rise       ; clk             ;
; write      ; clk        ; 1.598 ; 1.726 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -2.086 ; -2.447 ; Rise       ; clk             ;
; read       ; clk        ; 0.260  ; 0.150  ; Rise       ; clk             ;
; sw0        ; clk        ; -1.267 ; -1.608 ; Rise       ; clk             ;
; sw1        ; clk        ; -1.281 ; -1.639 ; Rise       ; clk             ;
; sw2        ; clk        ; -1.045 ; -1.370 ; Rise       ; clk             ;
; sw3        ; clk        ; -1.142 ; -1.476 ; Rise       ; clk             ;
; sw4        ; clk        ; -1.231 ; -1.581 ; Rise       ; clk             ;
; sw5        ; clk        ; -0.810 ; -1.134 ; Rise       ; clk             ;
; sw6        ; clk        ; -1.101 ; -1.441 ; Rise       ; clk             ;
; sw7        ; clk        ; -1.282 ; -1.601 ; Rise       ; clk             ;
; sw8        ; clk        ; -2.118 ; -2.491 ; Rise       ; clk             ;
; sw9        ; clk        ; -1.824 ; -2.167 ; Rise       ; clk             ;
; write      ; clk        ; 0.015  ; -0.117 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.722 ; 5.670 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.554 ; 5.532 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.478 ; 5.435 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.722 ; 5.670 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.307 ; 5.300 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.215 ; 5.176 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.641 ; 5.583 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.205 ; 5.162 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.691 ; 5.644 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.263 ; 6.240 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.263 ; 6.240 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.664 ; 5.606 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.671 ; 5.635 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.649 ; 5.595 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.730 ; 5.685 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.699 ; 5.653 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.536 ; 5.515 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.004 ; 5.944 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 7.013 ; 7.163 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.261 ; 5.255 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.232 ; 5.216 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.737 ; 5.709 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.294 ; 5.281 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 7.013 ; 7.163 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.555 ; 5.538 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.542 ; 5.515 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.256 ; 5.234 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 8.133 ; 8.044 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 7.744 ; 7.678 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 7.882 ; 7.785 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 7.759 ; 7.664 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.133 ; 8.044 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 7.872 ; 7.804 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 7.698 ; 7.631 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 7.654 ; 7.560 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 7.680 ; 7.577 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 5.101 ; 5.058 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.435 ; 5.412 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.363 ; 5.320 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 5.597 ; 5.545 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.199 ; 5.190 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.111 ; 5.072 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.519 ; 5.461 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.101 ; 5.058 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 5.568 ; 5.520 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 5.418 ; 5.396 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.116 ; 6.093 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.541 ; 5.484 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.548 ; 5.511 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.527 ; 5.474 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 5.605 ; 5.559 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 5.574 ; 5.528 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.418 ; 5.396 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 5.868 ; 5.809 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 5.127 ; 5.110 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.155 ; 5.147 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.127 ; 5.110 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 5.612 ; 5.583 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.186 ; 5.172 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 6.888 ; 7.035 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.437 ; 5.419 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.425 ; 5.397 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.150 ; 5.127 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.645 ; 5.572 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 5.645 ; 5.572 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 5.853 ; 5.737 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 5.912 ; 5.813 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 6.125 ; 6.034 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 6.228 ; 6.134 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 5.659 ; 5.590 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 6.183 ; 6.100 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 6.184 ; 6.129 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.951 ; -69.762           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.234 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -156.586                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.951 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.844 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.824 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.775      ;
; -0.819 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.774      ;
; -0.819 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.774      ;
; -0.819 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.774      ;
; -0.808 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.759      ;
; -0.806 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.757      ;
; -0.795 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.039     ; 1.743      ;
; -0.790 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.239     ; 1.538      ;
; -0.788 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.219     ; 1.556      ;
; -0.787 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.736      ;
; -0.786 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.737      ;
; -0.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.717      ;
; -0.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.717      ;
; -0.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.717      ;
; -0.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.717      ;
; -0.762 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.717      ;
; -0.757 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.708      ;
; -0.756 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.711      ;
; -0.756 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.711      ;
; -0.756 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.711      ;
; -0.740 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.219     ; 1.508      ;
; -0.735 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.043     ; 1.679      ;
; -0.733 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst4|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.679      ;
; -0.730 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.681      ;
; -0.728 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.675      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.712 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.663      ;
; -0.710 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.661      ;
; -0.699 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.654      ;
; -0.699 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.654      ;
; -0.699 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.654      ;
; -0.699 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.654      ;
; -0.699 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.654      ;
; -0.692 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.643      ;
; -0.672 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.619      ;
; -0.665 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 1.000        ; 0.142      ; 1.794      ;
; -0.658 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.140      ; 1.785      ;
; -0.651 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.604      ;
; -0.651 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.604      ;
; -0.645 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.584      ;
; -0.645 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.584      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.590      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.590      ;
; -0.635 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.590      ;
; -0.633 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.157      ; 1.777      ;
; -0.633 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst1|inst2  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.573      ;
; -0.629 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.142      ; 1.758      ;
; -0.618 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 1.000        ; 0.142      ; 1.747      ;
; -0.618 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 1.000        ; 0.142      ; 1.747      ;
; -0.618 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 1.000        ; 0.142      ; 1.747      ;
; -0.607 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.560      ;
; -0.603 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ; clk          ; clk         ; 1.000        ; 0.144      ; 1.734      ;
; -0.599 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.726      ;
; -0.599 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.726      ;
; -0.599 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.726      ;
; -0.599 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.726      ;
; -0.599 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.726      ;
; -0.599 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; 0.140      ; 1.726      ;
; -0.585 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.534      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.536      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.522      ;
; -0.583 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 1.000        ; -0.048     ; 1.522      ;
; -0.582 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 1.000        ; 0.142      ; 1.711      ;
; -0.580 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; 0.160      ; 1.727      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.531      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.533      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.533      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.533      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.533      ;
; -0.578 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.533      ;
; -0.575 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 1.000        ; 0.142      ; 1.704      ;
; -0.571 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.507      ;
; -0.571 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst1|inst2  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.511      ;
; -0.564 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst1|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.514      ;
+--------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                           ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.234 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.247      ; 0.565      ;
; 0.266 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.577      ;
; 0.346 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.346 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.363 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.370 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst5|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.689      ;
; 0.372 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.239      ; 0.695      ;
; 0.380 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.241      ; 0.705      ;
; 0.395 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ; clk          ; clk         ; 0.000        ; -0.153     ; 0.326      ;
; 0.398 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.241      ; 0.723      ;
; 0.418 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.730      ;
; 0.432 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.747      ;
; 0.434 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.745      ;
; 0.435 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.748      ;
; 0.438 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.749      ;
; 0.440 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.251      ; 0.775      ;
; 0.452 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.237      ; 0.773      ;
; 0.462 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.577      ;
; 0.464 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.776      ;
; 0.467 ; REG_1BYTE:DATA_REG|REG_1BIT:inst12|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.597      ;
; 0.469 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.781      ;
; 0.470 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.786      ;
; 0.473 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.241      ; 0.798      ;
; 0.475 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.788      ;
; 0.478 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.480 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst1|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst|inst2                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.600      ;
; 0.480 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst8|inst2                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.600      ;
; 0.481 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst5|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.800      ;
; 0.482 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst|inst2                           ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.602      ;
; 0.483 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.227      ; 0.794      ;
; 0.484 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst10|inst2                         ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.604      ;
; 0.485 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.798      ;
; 0.485 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.605      ;
; 0.495 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.610      ;
; 0.518 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.239      ; 0.841      ;
; 0.520 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst10|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.522 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.241      ; 0.847      ;
; 0.526 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.058      ; 0.668      ;
; 0.531 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.644      ;
; 0.531 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.543 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.672      ;
; 0.545 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.658      ;
; 0.546 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.675      ;
; 0.551 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.682      ;
; 0.551 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.682      ;
; 0.556 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.686      ;
; 0.558 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.690      ;
; 0.559 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.689      ;
; 0.564 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.691      ;
; 0.564 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst9|inst2                          ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.239      ; 0.887      ;
; 0.569 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.698      ;
; 0.572 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst1|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.888      ;
; 0.572 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.703      ;
; 0.575 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst7|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst13|inst2                        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.716      ;
; 0.575 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.704      ;
; 0.576 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.705      ;
; 0.579 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.708      ;
; 0.579 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.214      ; 0.877      ;
; 0.581 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.694      ;
; 0.585 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.229      ; 0.898      ;
; 0.586 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.237      ; 0.907      ;
; 0.588 ; REG_1BYTE:ADDRESS_REG|REG_1BIT:inst8|inst2                          ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.712      ;
; 0.592 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.724      ;
; 0.592 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.908      ;
; 0.593 ; REG_1BYTE:DATA_REG|REG_1BIT:inst|inst2                              ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst9|REG_1BIT_SWAP:inst1|inst2  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.722      ;
; 0.593 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.724      ;
; 0.594 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.721      ;
; 0.602 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst|REG_1BIT_SWAP:inst1|inst2   ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.235      ; 0.921      ;
; 0.608 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.738      ;
; 0.608 ; REG_1BYTE:DATA_REG|REG_1BIT:inst10|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.735      ;
; 0.609 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.736      ;
; 0.609 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.736      ;
; 0.609 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.241      ; 0.934      ;
; 0.611 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.741      ;
; 0.611 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.741      ;
; 0.611 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst3|inst2  ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst9|inst2                         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.729      ;
; 0.613 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.744      ;
; 0.616 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst11|inst2                        ; clk          ; clk         ; 0.000        ; 0.237      ; 0.937      ;
; 0.618 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.746      ;
; 0.618 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.745      ;
; 0.619 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.749      ;
; 0.619 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.749      ;
; 0.619 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.750      ;
; 0.620 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.228      ; 0.932      ;
; 0.620 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.751      ;
; 0.620 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.751      ;
; 0.621 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst8|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst14|inst2                        ; clk          ; clk         ; 0.000        ; 0.239      ; 0.944      ;
; 0.625 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.738      ;
; 0.628 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.755      ;
; 0.628 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.755      ;
; 0.628 ; REG_1BYTE:DATA_REG|REG_1BIT:inst9|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.759      ;
; 0.628 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.758      ;
; 0.628 ; REG_1BYTE:DATA_REG|REG_1BIT:inst13|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.758      ;
; 0.629 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.029      ; 0.742      ;
; 0.631 ; REG_1BYTE:DATA_REG|REG_1BIT:inst11|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ; clk          ; clk         ; 0.000        ; 0.043      ; 0.758      ;
; 0.631 ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ; REG_1BYTE:DATA_OUT_REG|REG_1BIT:inst12|inst2                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.751      ;
; 0.634 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst8|REG_1BIT_SWAP:inst8|inst2  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.764      ;
; 0.635 ; REG_1BYTE:DATA_REG|REG_1BIT:inst14|inst2                            ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst8|inst2 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.763      ;
; 0.637 ; REG_1BYTE:DATA_REG|REG_1BIT:inst8|inst2                             ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst2|inst2 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.765      ;
+-------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                              ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst10|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst11|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst12|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst13|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst14|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst15|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst16|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst17|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst18|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst1|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst2|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst3|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst4|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst5|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst6|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst7|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst19|REG_1BIT_SWAP:inst8|inst2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst3|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst4|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst5|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst6|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst7|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst1|REG_1BIT_SWAP:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst3|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst4|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst5|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst6|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst7|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst6|REG_1BIT_SWAP:inst8|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MEM_16ADD_SWAP:inst|REG_1BYTE_SWAP:inst7|REG_1BIT_SWAP:inst3|inst2  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 1.890 ; 2.551 ; Rise       ; clk             ;
; read       ; clk        ; 0.333 ; 0.567 ; Rise       ; clk             ;
; sw0        ; clk        ; 1.292 ; 1.924 ; Rise       ; clk             ;
; sw1        ; clk        ; 1.282 ; 1.937 ; Rise       ; clk             ;
; sw2        ; clk        ; 1.208 ; 1.841 ; Rise       ; clk             ;
; sw3        ; clk        ; 1.088 ; 1.741 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.013 ; 1.597 ; Rise       ; clk             ;
; sw5        ; clk        ; 1.182 ; 1.819 ; Rise       ; clk             ;
; sw6        ; clk        ; 0.931 ; 1.541 ; Rise       ; clk             ;
; sw7        ; clk        ; 1.167 ; 1.769 ; Rise       ; clk             ;
; sw8        ; clk        ; 1.934 ; 2.522 ; Rise       ; clk             ;
; sw9        ; clk        ; 1.724 ; 2.278 ; Rise       ; clk             ;
; write      ; clk        ; 0.948 ; 1.280 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -1.330 ; -1.933 ; Rise       ; clk             ;
; read       ; clk        ; 0.161  ; -0.116 ; Rise       ; clk             ;
; sw0        ; clk        ; -0.819 ; -1.403 ; Rise       ; clk             ;
; sw1        ; clk        ; -0.833 ; -1.428 ; Rise       ; clk             ;
; sw2        ; clk        ; -0.672 ; -1.252 ; Rise       ; clk             ;
; sw3        ; clk        ; -0.748 ; -1.346 ; Rise       ; clk             ;
; sw4        ; clk        ; -0.801 ; -1.379 ; Rise       ; clk             ;
; sw5        ; clk        ; -0.551 ; -1.142 ; Rise       ; clk             ;
; sw6        ; clk        ; -0.719 ; -1.314 ; Rise       ; clk             ;
; sw7        ; clk        ; -0.826 ; -1.421 ; Rise       ; clk             ;
; sw8        ; clk        ; -1.352 ; -1.974 ; Rise       ; clk             ;
; sw9        ; clk        ; -1.152 ; -1.740 ; Rise       ; clk             ;
; write      ; clk        ; -0.018 ; -0.275 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.567 ; 3.655 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.456 ; 3.547 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.412 ; 3.486 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.567 ; 3.655 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.330 ; 3.401 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.247 ; 3.306 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.505 ; 3.607 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.232 ; 3.294 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.538 ; 3.627 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.885 ; 4.047 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.885 ; 4.047 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.516 ; 3.617 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.533 ; 3.645 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.525 ; 3.610 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.559 ; 3.638 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.552 ; 3.628 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.447 ; 3.513 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.713 ; 3.798 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 4.542 ; 4.762 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.293 ; 3.364 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.257 ; 3.329 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.571 ; 3.684 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.310 ; 3.387 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 4.542 ; 4.762 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.461 ; 3.531 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.471 ; 3.558 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.285 ; 3.345 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 5.089 ; 5.178 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 4.877 ; 4.919 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 4.913 ; 5.014 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 4.866 ; 4.895 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 5.089 ; 5.178 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 4.917 ; 5.050 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 4.825 ; 4.862 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 4.795 ; 4.851 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 4.801 ; 4.859 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.165 ; 3.224 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.379 ; 3.466 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.337 ; 3.408 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.486 ; 3.570 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.258 ; 3.327 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.180 ; 3.237 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.426 ; 3.523 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.165 ; 3.224 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.459 ; 3.544 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.371 ; 3.434 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.792 ; 3.947 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.437 ; 3.533 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.454 ; 3.561 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.446 ; 3.527 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.479 ; 3.555 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.471 ; 3.543 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.371 ; 3.434 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.626 ; 3.707 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.189 ; 3.258 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.224 ; 3.292 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.189 ; 3.258 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.491 ; 3.599 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.240 ; 3.314 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 4.460 ; 4.675 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.385 ; 3.451 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.395 ; 3.478 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.216 ; 3.273 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.519 ; 3.554 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.625 ; 3.662 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.651 ; 3.683 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.773 ; 3.822 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.835 ; 3.884 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.779 ; 3.861 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.803 ; 3.874 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.311   ; 0.234 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.311   ; 0.234 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -221.39  ; 0.0   ; 0.0      ; 0.0     ; -156.586            ;
;  clk             ; -221.390 ; 0.000 ; N/A      ; N/A     ; -156.586            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; confirm_sw ; clk        ; 3.405 ; 3.832 ; Rise       ; clk             ;
; read       ; clk        ; 0.534 ; 0.616 ; Rise       ; clk             ;
; sw0        ; clk        ; 2.347 ; 2.775 ; Rise       ; clk             ;
; sw1        ; clk        ; 2.298 ; 2.766 ; Rise       ; clk             ;
; sw2        ; clk        ; 2.183 ; 2.604 ; Rise       ; clk             ;
; sw3        ; clk        ; 1.933 ; 2.415 ; Rise       ; clk             ;
; sw4        ; clk        ; 1.822 ; 2.244 ; Rise       ; clk             ;
; sw5        ; clk        ; 2.143 ; 2.605 ; Rise       ; clk             ;
; sw6        ; clk        ; 1.679 ; 2.118 ; Rise       ; clk             ;
; sw7        ; clk        ; 2.074 ; 2.508 ; Rise       ; clk             ;
; sw8        ; clk        ; 3.367 ; 3.857 ; Rise       ; clk             ;
; sw9        ; clk        ; 3.037 ; 3.490 ; Rise       ; clk             ;
; write      ; clk        ; 1.742 ; 1.863 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; confirm_sw ; clk        ; -1.330 ; -1.933 ; Rise       ; clk             ;
; read       ; clk        ; 0.297  ; 0.241  ; Rise       ; clk             ;
; sw0        ; clk        ; -0.819 ; -1.403 ; Rise       ; clk             ;
; sw1        ; clk        ; -0.833 ; -1.428 ; Rise       ; clk             ;
; sw2        ; clk        ; -0.672 ; -1.252 ; Rise       ; clk             ;
; sw3        ; clk        ; -0.748 ; -1.346 ; Rise       ; clk             ;
; sw4        ; clk        ; -0.801 ; -1.379 ; Rise       ; clk             ;
; sw5        ; clk        ; -0.551 ; -1.134 ; Rise       ; clk             ;
; sw6        ; clk        ; -0.719 ; -1.314 ; Rise       ; clk             ;
; sw7        ; clk        ; -0.826 ; -1.421 ; Rise       ; clk             ;
; sw8        ; clk        ; -1.352 ; -1.974 ; Rise       ; clk             ;
; sw9        ; clk        ; -1.152 ; -1.740 ; Rise       ; clk             ;
; write      ; clk        ; 0.015  ; -0.055 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 6.037 ; 6.040 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 5.860 ; 5.848 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 5.781 ; 5.778 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 6.037 ; 6.040 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 5.589 ; 5.597 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 5.488 ; 5.471 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 5.941 ; 5.934 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 5.477 ; 5.456 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 6.004 ; 5.981 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 6.613 ; 6.659 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 6.613 ; 6.659 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 5.966 ; 5.937 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 5.966 ; 5.988 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 5.961 ; 5.953 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 6.048 ; 6.031 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 6.008 ; 6.026 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 5.846 ; 5.850 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 6.358 ; 6.338 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 7.333 ; 7.531 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 5.545 ; 5.556 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 5.512 ; 5.512 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 6.063 ; 6.058 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 5.575 ; 5.615 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 7.333 ; 7.531 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 5.864 ; 5.850 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 5.849 ; 5.876 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 5.539 ; 5.557 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 8.695 ; 8.657 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 8.328 ; 8.275 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 8.457 ; 8.424 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 8.321 ; 8.258 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 8.695 ; 8.657 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 8.406 ; 8.376 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 8.249 ; 8.194 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 8.200 ; 8.143 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 8.236 ; 8.198 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; address_reg_out[*]  ; clk        ; 3.165 ; 3.224 ; Rise       ; clk             ;
;  address_reg_out[0] ; clk        ; 3.379 ; 3.466 ; Rise       ; clk             ;
;  address_reg_out[1] ; clk        ; 3.337 ; 3.408 ; Rise       ; clk             ;
;  address_reg_out[2] ; clk        ; 3.486 ; 3.570 ; Rise       ; clk             ;
;  address_reg_out[3] ; clk        ; 3.258 ; 3.327 ; Rise       ; clk             ;
;  address_reg_out[4] ; clk        ; 3.180 ; 3.237 ; Rise       ; clk             ;
;  address_reg_out[5] ; clk        ; 3.426 ; 3.523 ; Rise       ; clk             ;
;  address_reg_out[6] ; clk        ; 3.165 ; 3.224 ; Rise       ; clk             ;
;  address_reg_out[7] ; clk        ; 3.459 ; 3.544 ; Rise       ; clk             ;
; data_out[*]         ; clk        ; 3.371 ; 3.434 ; Rise       ; clk             ;
;  data_out[0]        ; clk        ; 3.792 ; 3.947 ; Rise       ; clk             ;
;  data_out[1]        ; clk        ; 3.437 ; 3.533 ; Rise       ; clk             ;
;  data_out[2]        ; clk        ; 3.454 ; 3.561 ; Rise       ; clk             ;
;  data_out[3]        ; clk        ; 3.446 ; 3.527 ; Rise       ; clk             ;
;  data_out[4]        ; clk        ; 3.479 ; 3.555 ; Rise       ; clk             ;
;  data_out[5]        ; clk        ; 3.471 ; 3.543 ; Rise       ; clk             ;
;  data_out[6]        ; clk        ; 3.371 ; 3.434 ; Rise       ; clk             ;
;  data_out[7]        ; clk        ; 3.626 ; 3.707 ; Rise       ; clk             ;
; data_reg_out[*]     ; clk        ; 3.189 ; 3.258 ; Rise       ; clk             ;
;  data_reg_out[0]    ; clk        ; 3.224 ; 3.292 ; Rise       ; clk             ;
;  data_reg_out[1]    ; clk        ; 3.189 ; 3.258 ; Rise       ; clk             ;
;  data_reg_out[2]    ; clk        ; 3.491 ; 3.599 ; Rise       ; clk             ;
;  data_reg_out[3]    ; clk        ; 3.240 ; 3.314 ; Rise       ; clk             ;
;  data_reg_out[4]    ; clk        ; 4.460 ; 4.675 ; Rise       ; clk             ;
;  data_reg_out[5]    ; clk        ; 3.385 ; 3.451 ; Rise       ; clk             ;
;  data_reg_out[6]    ; clk        ; 3.395 ; 3.478 ; Rise       ; clk             ;
;  data_reg_out[7]    ; clk        ; 3.216 ; 3.273 ; Rise       ; clk             ;
; morte[*]            ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  morte[0]           ; clk        ; 3.519 ; 3.554 ; Rise       ; clk             ;
;  morte[1]           ; clk        ; 3.625 ; 3.662 ; Rise       ; clk             ;
;  morte[2]           ; clk        ; 3.651 ; 3.683 ; Rise       ; clk             ;
;  morte[3]           ; clk        ; 3.773 ; 3.822 ; Rise       ; clk             ;
;  morte[4]           ; clk        ; 3.835 ; 3.884 ; Rise       ; clk             ;
;  morte[5]           ; clk        ; 3.504 ; 3.543 ; Rise       ; clk             ;
;  morte[6]           ; clk        ; 3.779 ; 3.861 ; Rise       ; clk             ;
;  morte[7]           ; clk        ; 3.803 ; 3.874 ; Rise       ; clk             ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; address_reg_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address_reg_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_reg_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; morte[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm_sw              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw9                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw8                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; read                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; write                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; address_reg_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; address_reg_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; data_reg_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_reg_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; morte[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 852      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 852      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 193   ; 193  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 184   ; 184  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Apr 05 01:41:35 2023
Info: Command: quartus_sta trabalhofinalcd -c trabalhofinalcd
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'trabalhofinalcd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.311            -221.390 clk 
Info (332146): Worst-case hold slack is 0.449
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.449               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -148.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.990
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.990            -186.998 clk 
Info (332146): Worst-case hold slack is 0.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.426               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -148.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.951
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.951             -69.762 clk 
Info (332146): Worst-case hold slack is 0.234
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.234               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -156.586 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4708 megabytes
    Info: Processing ended: Wed Apr 05 01:41:37 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


