# 03. Pipelined MIPS-Lite CPU
###### 課程：
計算機組織
###### 使用語言：
Verilog
###### 說明：
使用Verilog HDL 與 Modelsim 模擬器，以ALU Design 為基礎，設計一個 Pipelined MIPS-Lite CPU，實現16道MIPS指令。  
(包含add、sub、and、or、srl、slt、ori、lw、sw、beq、j、jr、divu、nop、mfhi、mflo指令)
