Fitter report for syn_fpga_top
Sun Dec 16 01:45:18 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 16 01:45:17 2012            ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2.11 SJ Web Edition ;
; Revision Name                      ; syn_fpga_top                                     ;
; Top-level Entity Name              ; syn_fpga_top                                     ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C20F484C7                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 9,690 / 18,752 ( 52 % )                          ;
;     Total combinational functions  ; 8,345 / 18,752 ( 45 % )                          ;
;     Dedicated logic registers      ; 6,161 / 18,752 ( 33 % )                          ;
; Total registers                    ; 6296                                             ;
; Total pins                         ; 146 / 315 ( 46 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 107,904 / 239,616 ( 45 % )                       ;
; Embedded Multiplier 9-bit elements ; 32 / 52 ( 62 % )                                 ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Fitter Initial Placement Seed                                              ; 3                              ; 1                              ;
; Fitter Effort                                                              ; Standard Fit                   ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                         ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[8]                                                                                                                                                           ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~_Duplicate_1 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out         ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|SCLK_reg                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SD_CLK                                                                                                                                                            ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|SCLK_reg                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|SCLK_reg~_Duplicate_1                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|shift_reg[7]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SD_CMD                                                                                                                                                            ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|shift_reg[7]                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|shift_reg[7]~_Duplicate_1                                                                             ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[0]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[1]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[2]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[3]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[4]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[5]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[6]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[7]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[8]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[9]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                      ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[10]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                     ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[11]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                     ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_bank[0]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                         ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_bank[1]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                         ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[0]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                         ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[0]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[0]                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[1]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[1]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[1]                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[2]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[2]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[2]                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[3]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                         ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_cmd[3]                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[0]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[0]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[0]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[1]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[1]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[1]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[2]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[2]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[2]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[3]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[3]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[3]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[4]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[4]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[4]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[5]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[5]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[5]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[6]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[6]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[6]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[7]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[7]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[7]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[8]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[8]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[8]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[9]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                        ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[9]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[9]~_Duplicate_1                                                                                          ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[10]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                       ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[10]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[10]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[11]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                       ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[11]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[11]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[12]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                       ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[12]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[12]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[13]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                       ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[13]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[13]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[14]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                       ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[14]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[14]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[15]                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                       ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[15]                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_data[15]~_Duplicate_1                                                                                         ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_dqm[0]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                         ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_dqm[1]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                         ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_1                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_1                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_1                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_2                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_2                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_2                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_3                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_3                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_3                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_4                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_4                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_4                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_5                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_5                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_5                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_6                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_6                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_6                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_7                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_7                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_7                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_8                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_8                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_8                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_9                                                                                                 ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_9                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                        ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_9                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_10                                                                                                ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_10                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                       ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_10                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_11                                                                                                ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_11                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                       ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_11                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_12                                                                                                ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_12                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                       ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_12                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_13                                                                                                ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_13                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                       ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_13                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_14                                                                                                ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_14                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                       ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_14                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_15                                                                                                ; REGOUT           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|oe~_Duplicate_15                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                       ; OE               ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[0]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[1]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[2]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[3]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[4]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[5]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[6]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[7]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[8]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[9]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                        ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[10]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                       ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[11]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                       ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[12]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                       ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[13]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                       ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[14]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                       ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[15]                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                       ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; UART_RXD                                                                                                                                                          ; COMBOUT          ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|txd                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; UART_TXD                                                                                                                                                          ; DATAIN           ;                       ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|txd                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|i2c_scl_od                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; I2C_SCLK                                                                                                                                                          ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|i2c_scl_od                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|i2c_scl_od~_Duplicate_1                                                       ; REGOUT           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|i2c_scl_od                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|sdo_f                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; I2C_SDAT                                                                                                                                                          ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|sdo_f                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|sdo_f~_Duplicate_1                                                            ; REGOUT           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|sdo_f                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[0]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[0]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[1]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[1]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[2]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[2]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[3]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[3]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[4]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[4]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[5]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[5]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[6]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[6]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[7]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[7]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[8]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[8]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[9]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[9]                                                                                                                                                      ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[10]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[10]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[11]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[11]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[12]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[12]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[13]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[13]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[14]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[14]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[15]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[15]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[16]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[16]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR[17]                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[17]                                                                                                                                                     ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_CE_N                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_CE_N                                                                                                                                                         ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_LB_N                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_LB_N                                                                                                                                                         ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_OE_N                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_OE_N                                                                                                                                                         ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_OE_N                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_OE_N~_Duplicate_1                                                   ; REGOUT           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_UB_N                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_UB_N                                                                                                                                                         ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_WE_N                                                                                                                                                         ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1                                                   ; REGOUT           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[0]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[1]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[2]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[3]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[4]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[5]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[6]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[7]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[8]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[9]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[10]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[11]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[12]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[13]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[14]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|writedata_reg[15]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_lpcm_od[0]                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; AUD_ADCDAT                                                                                                                                                        ; COMBOUT          ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|aud_adc_lrc_od                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUD_ADCLRCK                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|aud_blck_od                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUD_BCLK                                                                                                                                                          ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|aud_blck_od                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|aud_blck_od~_Duplicate_1                                            ; REGOUT           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|aud_dac_dat_od                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUD_DACDAT                                                                                                                                                        ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|aud_dac_lrc_od                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUD_DACLRCK                                                                                                                                                       ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[0]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[0]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[0]~8                                                        ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[1]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[1]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[1]~9                                                        ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[2]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[2]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[2]~10                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[3]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[3]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[3]~11                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[4]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[4]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[4]~12                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[5]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[5]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[5]~13                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[6]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[6]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[6]~14                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[7]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[7]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[7]~15                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[8]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[0]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[8]~0                                                        ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[9]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[1]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[9]~1                                                        ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[10]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[2]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[10]~2                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[11]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[3]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[11]~3                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[12]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[4]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[12]~4                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[13]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[5]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[13]~5                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[14]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[6]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[14]~6                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[15]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDR[7]                                                                                                                                                           ; DATAIN           ;                       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_data_od[15]~7                                                       ; Deleted         ; Register Packing ; Fast Output Register assignment        ; COMBOUT   ;                ;                                                                                                                                                                   ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                           ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity   ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[0]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[10]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[11]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[12]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[13]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[14]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[15]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[1]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[2]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[3]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[4]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[5]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[6]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[7]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[8]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[9]       ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; limbus_sys_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_addr[9]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_bank[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_bank[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_cmd[0]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_cmd[1]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_cmd[2]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_cmd[3]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_dqm[0]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; limbus_sys_sdram ;              ; m_dqm[1]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; limbus_sys_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 15430 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 15430 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 15220   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/WorK/Synesthesia/wxp/synesthesia/dgn/syn/syn_fpga_top.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                              ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                        ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 9,690 / 18,752 ( 52 % )                                                                                                                                      ;
;     -- Combinational with no register       ; 3529                                                                                                                                                         ;
;     -- Register only                        ; 1345                                                                                                                                                         ;
;     -- Combinational with a register        ; 4816                                                                                                                                                         ;
;                                             ;                                                                                                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                              ;
;     -- 4 input functions                    ; 3245                                                                                                                                                         ;
;     -- 3 input functions                    ; 3188                                                                                                                                                         ;
;     -- <=2 input functions                  ; 1912                                                                                                                                                         ;
;     -- Register only                        ; 1345                                                                                                                                                         ;
;                                             ;                                                                                                                                                              ;
; Logic elements by mode                      ;                                                                                                                                                              ;
;     -- normal mode                          ; 6160                                                                                                                                                         ;
;     -- arithmetic mode                      ; 2185                                                                                                                                                         ;
;                                             ;                                                                                                                                                              ;
; Total registers*                            ; 6,296 / 19,649 ( 32 % )                                                                                                                                      ;
;     -- Dedicated logic registers            ; 6,161 / 18,752 ( 33 % )                                                                                                                                      ;
;     -- I/O registers                        ; 135 / 897 ( 15 % )                                                                                                                                           ;
;                                             ;                                                                                                                                                              ;
; Total LABs:  partially or completely used   ; 719 / 1,172 ( 61 % )                                                                                                                                         ;
; User inserted logic elements                ; 0                                                                                                                                                            ;
; Virtual pins                                ; 0                                                                                                                                                            ;
; I/O pins                                    ; 146 / 315 ( 46 % )                                                                                                                                           ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )                                                                                                                                               ;
; Global signals                              ; 10                                                                                                                                                           ;
; M4Ks                                        ; 31 / 52 ( 60 % )                                                                                                                                             ;
; Total block memory bits                     ; 107,904 / 239,616 ( 45 % )                                                                                                                                   ;
; Total block memory implementation bits      ; 142,848 / 239,616 ( 60 % )                                                                                                                                   ;
; Embedded Multiplier 9-bit elements          ; 32 / 52 ( 62 % )                                                                                                                                             ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                                                               ;
; Global clocks                               ; 10 / 16 ( 63 % )                                                                                                                                             ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                                                              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                                ;
; Average interconnect usage (total/H/V)      ; 19% / 19% / 18%                                                                                                                                              ;
; Peak interconnect usage (total/H/V)         ; 24% / 25% / 24%                                                                                                                                              ;
; Maximum fan-out node                        ; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~clkctrl ;
; Maximum fan-out                             ; 5060                                                                                                                                                         ;
; Highest non-global fan-out signal           ; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|global_reset~0                                                                                     ;
; Highest non-global fan-out                  ; 393                                                                                                                                                          ;
; Total fan-out                               ; 51770                                                                                                                                                        ;
; Average fan-out                             ; 3.30                                                                                                                                                         ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 9556 / 18752 ( 50 % ) ; 134 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 3471                  ; 58                    ; 0                              ;
;     -- Register only                        ; 1333                  ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 4752                  ; 64                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 3193                  ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 3143                  ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 1887                  ; 25                    ; 0                              ;
;     -- Register only                        ; 1333                  ; 12                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 6042                  ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 2181                  ; 4                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 6220                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 6085 / 18752 ( 32 % ) ; 76 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 135                   ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 710 / 1172 ( 60 % )   ; 12 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 146                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 32 / 52 ( 61 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 107904                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 142848                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M4K                                         ; 31 / 52 ( 59 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 2 / 20 ( 10 % )       ; 6 / 20 ( 30 % )                ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 6454                  ; 118                   ; 4                              ;
;     -- Registered Input Connections         ; 6189                  ; 83                    ; 0                              ;
;     -- Output Connections                   ; 217                   ; 173                   ; 6186                           ;
;     -- Registered Output Connections        ; 4                     ; 133                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 52199                 ; 836                   ; 6196                           ;
;     -- Registered Connections               ; 25496                 ; 516                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 289                   ; 6190                           ;
;     -- sld_hub:auto_hub                     ; 289                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 6190                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 52                    ; 22                    ; 4                              ;
;     -- Output Ports                         ; 108                   ; 39                    ; 7                              ;
;     -- Bidir Ports                          ; 33                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 2                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B6    ; 3        ; 3            ; 27           ; 0           ; 1                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SD_DAT      ; W20   ; 6        ; 50           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD    ; F14   ; 4        ; 35           ; 27           ; 2           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_ADCLRCK   ; A6    ; 3        ; 3            ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_BCLK      ; A4    ; 3        ; 1            ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK   ; A5    ; 3        ; 3            ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; V20   ; 6        ; 50           ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CMD        ; Y20   ; 6        ; 50           ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_DAT3       ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; G12   ; 4        ; 31           ; 27           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 5                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; yes           ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|bit_idx_f[3] (inverted)                ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1 (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 41 ( 93 % ) ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 10 / 43 ( 23 % ) ; 3.3V          ; --           ;
; 4        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 26 / 36 ( 72 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 39 / 43 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; SD_DAT3                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; SD_DAT                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; SD_CMD                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                      ;
+----------------------------------+----------------------------------------------------------+----------------------------------------------------+
; Name                             ; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|pll ; mclk_pll:mclk_pll_inst|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------------------+----------------------------------------------------+
; SDC pin name                     ; syn_sys_pll_inst|altpll_component|pll                    ; mclk_pll_inst|altpll_component|pll                 ;
; PLL mode                         ; Normal                                                   ; Normal                                             ;
; Compensate clock                 ; clock0                                                   ; clock0                                             ;
; Compensated input/output pins    ; --                                                       ; --                                                 ;
; Self reset on gated loss of lock ; Off                                                      ; Off                                                ;
; Gate lock counter                ; --                                                       ; --                                                 ;
; Input frequency 0                ; 50.0 MHz                                                 ; 24.0 MHz                                           ;
; Input frequency 1                ; --                                                       ; --                                                 ;
; Nominal PFD frequency            ; 50.0 MHz                                                 ; 12.0 MHz                                           ;
; Nominal VCO frequency            ; 1000.0 MHz                                               ; 300.0 MHz                                          ;
; VCO post scale                   ; --                                                       ; 2                                                  ;
; VCO multiply                     ; --                                                       ; --                                                 ;
; VCO divide                       ; --                                                       ; --                                                 ;
; Freq min lock                    ; 25.0 MHz                                                 ; 24.0 MHz                                           ;
; Freq max lock                    ; 50.0 MHz                                                 ; 40.0 MHz                                           ;
; M VCO Tap                        ; 0                                                        ; 0                                                  ;
; M Initial                        ; 4                                                        ; 1                                                  ;
; M value                          ; 20                                                       ; 25                                                 ;
; N value                          ; 1                                                        ; 2                                                  ;
; Preserve PLL counter order       ; Off                                                      ; Off                                                ;
; PLL location                     ; PLL_1                                                    ; PLL_3                                              ;
; Inclk0 signal                    ; CLOCK_50                                                 ; CLOCK_24[0]                                        ;
; Inclk1 signal                    ; --                                                       ; --                                                 ;
; Inclk0 signal type               ; Dedicated Pin                                            ; Dedicated Pin                                      ;
; Inclk1 signal type               ; --                                                       ; --                                                 ;
+----------------------------------+----------------------------------------------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                          ;
+------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------+
; Name                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                 ;
+------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------+
; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)        ; 50/50      ; C0      ; 20            ; 10/10 Even ; 4       ; 0       ; syn_sys_pll_inst|altpll_component|pll|clk[0] ;
; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 50/50      ; C1      ; 10            ; 5/5 Even   ; 4       ; 0       ; syn_sys_pll_inst|altpll_component|pll|clk[1] ;
; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk2 ; clock2       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ; syn_sys_pll_inst|altpll_component|pll|clk[2] ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk0       ; clock0       ; 25   ; 54  ; 11.11 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 27            ; 14/13 Odd  ; 1       ; 0       ; mclk_pll_inst|altpll_component|pll|clk[0]    ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk1       ; clock1       ; 25   ; 48  ; 12.5 MHz         ; 0 (0 ps)        ; 50/50      ; C1      ; 24            ; 12/12 Even ; 1       ; 0       ; mclk_pll_inst|altpll_component|pll|clk[1]    ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk2       ; clock2       ; 25   ; 32  ; 18.75 MHz        ; 0 (0 ps)        ; 50/50      ; C2      ; 16            ; 8/8 Even   ; 1       ; 0       ; mclk_pll_inst|altpll_component|pll|clk[2]    ;
+------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+----------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                              ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |syn_fpga_top                                                                                                     ; 9690 (1)    ; 6161 (0)                  ; 135 (135)     ; 107904      ; 31   ; 32           ; 0       ; 16        ; 146  ; 0            ; 3529 (1)     ; 1345 (0)          ; 4816 (0)         ; |syn_fpga_top                                                                                                                                                                                                                                                                                                                                    ;              ;
;    |limbus_sys:limbus_sys_inst|                                                                                   ; 3800 (0)    ; 2360 (0)                  ; 0 (0)         ; 11264       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1407 (0)     ; 351 (0)           ; 2042 (0)         ; |syn_fpga_top|limbus_sys:limbus_sys_inst                                                                                                                                                                                                                                                                                                         ;              ;
;       |altera_avalon_sc_fifo:acortex_dc_fifo_in_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:acortex_dc_fifo_in_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:cortex_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 132 (132)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 129 (129)        ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:cortex_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:fft_cache_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 261 (261)   ; 257 (257)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 257 (257)        ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:fft_cache_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:perf_cntr_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:perf_cntr_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:sdcard_spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdcard_spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                    ;              ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                         ; 72 (72)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 4 (4)             ; 44 (44)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                            ;              ;
;       |altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:timer_1us_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:timer_1us_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                   ;              ;
;       |altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_master_translator:cpu_data_master_translator|                                                ; 12 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                              ;              ;
;       |altera_merlin_master_translator:cpu_instruction_master_translator|                                         ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_agent:cortex_mm_sl_s0_translator_avalon_universal_slave_0_agent|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:cortex_mm_sl_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_agent:fft_cache_mm_sl_s0_translator_avalon_universal_slave_0_agent|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:fft_cache_mm_sl_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                              ; 13 (10)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (9)       ; 0 (0)             ; 3 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                            ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_agent:timer_0_s1_translator_avalon_universal_slave_0_agent|                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:timer_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:timer_1us_s1_translator_avalon_universal_slave_0_agent|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:timer_1us_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                        ;              ;
;       |altera_merlin_slave_translator:acortex_dc_fifo_in_translator|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:acortex_dc_fifo_in_translator                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                           ; 40 (40)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 37 (37)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:fft_cache_mm_sl_s0_translator|                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:fft_cache_mm_sl_s0_translator                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 18 (18)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:perf_cntr_control_slave_translator|                                         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:perf_cntr_control_slave_translator                                                                                                                                                                                                                                       ;              ;
;       |altera_merlin_slave_translator:sdcard_spi_spi_control_port_translator|                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:sdcard_spi_spi_control_port_translator                                                                                                                                                                                                                                   ;              ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                             ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                      ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 9 (9)             ; 10 (10)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:timer_1us_s1_translator|                                                    ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:timer_1us_s1_translator                                                                                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_translator:uart_0_s1_translator|                                                       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                     ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                             ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                           ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                                                 ; 69 (69)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 4 (4)             ; 45 (45)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                               ;              ;
;       |altera_reset_controller:rst_controller|                                                                    ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 1 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                  ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                       ;              ;
;       |limbus_sys_acortex_dc_fifo:acortex_dc_fifo|                                                                ; 106 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 38 (0)            ; 48 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo                                                                                                                                                                                                                                                              ;              ;
;          |limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|                               ; 106 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 38 (0)            ; 48 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls                                                                                                                                                                                     ;              ;
;             |limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|                                               ; 106 (2)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (2)       ; 38 (0)            ; 48 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo                                                                                                                               ;              ;
;                |dcfifo:dual_clock_fifo|                                                                           ; 104 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 38 (0)            ; 48 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo                                                                                                        ;              ;
;                   |dcfifo_bpk1:auto_generated|                                                                    ; 104 (25)    ; 86 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 38 (14)           ; 48 (8)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated                                                                             ;              ;
;                      |a_gray2bin_bcb:wrptr_g_gray2bin|                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_gray2bin_bcb:wrptr_g_gray2bin                                             ;              ;
;                      |a_gray2bin_bcb:ws_dgrp_gray2bin|                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_gray2bin_bcb:ws_dgrp_gray2bin                                             ;              ;
;                      |a_graycounter_5fc:wrptr_gp|                                                                 ; 20 (20)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 15 (15)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp                                                  ;              ;
;                      |a_graycounter_f86:rdptr_g1p|                                                                ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_f86:rdptr_g1p                                                 ;              ;
;                      |alt_synch_pipe_icb:rs_dgwp|                                                                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 4 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|alt_synch_pipe_icb:rs_dgwp                                                  ;              ;
;                         |dffpipe_gd9:dffpipe16|                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|alt_synch_pipe_icb:rs_dgwp|dffpipe_gd9:dffpipe16                            ;              ;
;                      |alt_synch_pipe_mc8:ws_dgrp|                                                                 ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 5 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|alt_synch_pipe_mc8:ws_dgrp                                                  ;              ;
;                         |dffpipe_hd9:dffpipe20|                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|alt_synch_pipe_mc8:ws_dgrp|dffpipe_hd9:dffpipe20                            ;              ;
;                      |cmpr_s16:rdempty_eq_comp|                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|cmpr_s16:rdempty_eq_comp                                                    ;              ;
;                      |cmpr_s16:wrfull_eq_comp|                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|cmpr_s16:wrfull_eq_comp                                                     ;              ;
;                      |dffpipe_fd9:ws_brp|                                                                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|dffpipe_fd9:ws_brp                                                          ;              ;
;                      |dffpipe_fd9:ws_bwp|                                                                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|dffpipe_fd9:ws_bwp                                                          ;              ;
;                      |dffpipe_ngh:rdaclr|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|dffpipe_ngh:rdaclr                                                          ;              ;
;       |limbus_sys_addr_router:addr_router|                                                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_addr_router:addr_router                                                                                                                                                                                                                                                                      ;              ;
;       |limbus_sys_addr_router_001:addr_router_001|                                                                ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001                                                                                                                                                                                                                                                              ;              ;
;       |limbus_sys_cmd_xbar_demux:cmd_xbar_demux|                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                ;              ;
;       |limbus_sys_cmd_xbar_demux:rsp_xbar_demux_001|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                            ;              ;
;       |limbus_sys_cmd_xbar_demux:rsp_xbar_demux|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                ;              ;
;       |limbus_sys_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                        ;              ;
;       |limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001|                                                                  ; 50 (46)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (21)      ; 1 (1)             ; 26 (24)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                ;              ;
;          |altera_merlin_arbitrator:arb|                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                   ;              ;
;       |limbus_sys_cmd_xbar_mux:cmd_xbar_mux|                                                                      ; 54 (50)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (46)      ; 0 (0)             ; 6 (4)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                    ;              ;
;          |altera_merlin_arbitrator:arb|                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                       ;              ;
;       |limbus_sys_cpu:cpu|                                                                                        ; 1004 (708)  ; 514 (326)                 ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 450 (374)    ; 96 (41)           ; 458 (294)        ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu                                                                                                                                                                                                                                                                                      ;              ;
;          |limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|                                                  ; 295 (38)    ; 187 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (6)       ; 55 (0)            ; 164 (32)         ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci                                                                                                                                                                                                                                ;              ;
;             |limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|               ; 146 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 53 (0)            ; 43 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper                                                                                                                                          ;              ;
;                |limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|              ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 46 (43)           ; 3 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|                    ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 7 (3)             ; 40 (40)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:limbus_sys_cpu_jtag_debug_module_phy|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:limbus_sys_cpu_jtag_debug_module_phy                                                                              ;              ;
;             |limbus_sys_cpu_nios2_avalon_reg:the_limbus_sys_cpu_nios2_avalon_reg|                                 ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_avalon_reg:the_limbus_sys_cpu_nios2_avalon_reg                                                                                                                                                            ;              ;
;             |limbus_sys_cpu_nios2_oci_break:the_limbus_sys_cpu_nios2_oci_break|                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_oci_break:the_limbus_sys_cpu_nios2_oci_break                                                                                                                                                              ;              ;
;             |limbus_sys_cpu_nios2_oci_debug:the_limbus_sys_cpu_nios2_oci_debug|                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_oci_debug:the_limbus_sys_cpu_nios2_oci_debug                                                                                                                                                              ;              ;
;             |limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|                                         ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 43 (43)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem                                                                                                                                                                    ;              ;
;                |limbus_sys_cpu_ociram_lpm_dram_bdp_component_module:limbus_sys_cpu_ociram_lpm_dram_bdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|limbus_sys_cpu_ociram_lpm_dram_bdp_component_module:limbus_sys_cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|limbus_sys_cpu_ociram_lpm_dram_bdp_component_module:limbus_sys_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_6682:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|limbus_sys_cpu_ociram_lpm_dram_bdp_component_module:limbus_sys_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6682:auto_generated          ;              ;
;          |limbus_sys_cpu_register_bank_a_module:limbus_sys_cpu_register_bank_a|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_a_module:limbus_sys_cpu_register_bank_a                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_a_module:limbus_sys_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_pbg1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_a_module:limbus_sys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_pbg1:auto_generated                                                                                                                                                        ;              ;
;          |limbus_sys_cpu_register_bank_b_module:limbus_sys_cpu_register_bank_b|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_b_module:limbus_sys_cpu_register_bank_b                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_b_module:limbus_sys_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                       ;              ;
;                |altsyncram_qbg1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_b_module:limbus_sys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_qbg1:auto_generated                                                                                                                                                        ;              ;
;          |limbus_sys_cpu_test_bench:the_limbus_sys_cpu_test_bench|                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_test_bench:the_limbus_sys_cpu_test_bench                                                                                                                                                                                                                              ;              ;
;       |limbus_sys_jtag_uart:jtag_uart|                                                                            ; 164 (40)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (19)      ; 23 (3)            ; 97 (18)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                          ;              ;
;          |alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|                                               ; 73 (73)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 20 (20)           ; 39 (39)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                 ;              ;
;          |limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r                                                                                                                                                                                                          ;              ;
;             |scfifo:rfifo|                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                             ;              ;
;                |scfifo_1n21:auto_generated|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_rj7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_fjb:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                             ;              ;
;                      |dpram_5h21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                              ;              ;
;          |limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w                                                                                                                                                                                                          ;              ;
;             |scfifo:wfifo|                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                             ;              ;
;                |scfifo_1n21:auto_generated|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                  ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                             ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                    ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                     ;              ;
;                         |cntr_rj7:count_usedw|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                       ;              ;
;                      |cntr_fjb:wr_ptr|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                             ;              ;
;                      |dpram_5h21:FIFOram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                          ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                              ;              ;
;       |limbus_sys_perf_cntr:perf_cntr|                                                                            ; 670 (670)   ; 420 (420)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 250 (250)    ; 0 (0)             ; 420 (420)        ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr                                                                                                                                                                                                                                                                          ;              ;
;       |limbus_sys_rsp_xbar_mux:rsp_xbar_mux|                                                                      ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                    ;              ;
;       |limbus_sys_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                              ; 147 (147)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 63 (63)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                            ;              ;
;       |limbus_sys_sdcard_spi:sdcard_spi|                                                                          ; 164 (164)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 47 (47)           ; 73 (73)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi                                                                                                                                                                                                                                                                        ;              ;
;       |limbus_sys_sdram:sdram|                                                                                    ; 358 (247)   ; 206 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (126)    ; 67 (17)           ; 139 (107)        ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram                                                                                                                                                                                                                                                                                  ;              ;
;          |limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|                            ; 112 (112)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 50 (50)           ; 36 (36)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module                                                                                                                                                                                                      ;              ;
;       |limbus_sys_timer_0:timer_0|                                                                                ; 155 (155)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 27 (27)           ; 93 (93)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0                                                                                                                                                                                                                                                                              ;              ;
;       |limbus_sys_timer_1us:timer_1us|                                                                            ; 44 (44)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 6 (6)             ; 23 (23)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us                                                                                                                                                                                                                                                                          ;              ;
;       |limbus_sys_uart_0:uart_0|                                                                                  ; 139 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 19 (0)            ; 74 (0)           ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0                                                                                                                                                                                                                                                                                ;              ;
;          |limbus_sys_uart_0_regs:the_limbus_sys_uart_0_regs|                                                      ; 48 (48)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 15 (15)           ; 21 (21)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_regs:the_limbus_sys_uart_0_regs                                                                                                                                                                                                                              ;              ;
;          |limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|                                                          ; 57 (56)     ; 37 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (2)             ; 34 (34)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx                                                                                                                                                                                                                                  ;              ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                              ;              ;
;          |limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|                                                          ; 41 (41)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 26 (26)          ; |syn_fpga_top|limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx                                                                                                                                                                                                                                  ;              ;
;    |mclk_pll:mclk_pll_inst|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|mclk_pll:mclk_pll_inst                                                                                                                                                                                                                                                                                                             ;              ;
;       |altpll:altpll_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|mclk_pll:mclk_pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                     ;              ;
;    |sld_hub:auto_hub|                                                                                             ; 134 (90)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (42)      ; 12 (11)           ; 64 (39)          ; |syn_fpga_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                   ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |syn_fpga_top|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                           ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |syn_fpga_top|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                         ;              ;
;    |syn_cortex_top:syn_cortex_top_inst|                                                                           ; 5788 (0)    ; 3725 (0)                  ; 0 (0)         ; 96640       ; 25   ; 32           ; 0       ; 16        ; 0    ; 0            ; 2063 (0)     ; 982 (0)           ; 2743 (1)         ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst                                                                                                                                                                                                                                                                                                 ;              ;
;       |acortex_top:acortex_top_inst|                                                                              ; 1198 (47)   ; 713 (9)                   ; 0 (0)         ; 45056       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 483 (38)     ; 106 (1)           ; 609 (36)         ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst                                                                                                                                                                                                                                                                    ;              ;
;          |acortex2fgyrus_bffr:ac2fg_lbffr_inst|                                                                   ; 16 (10)     ; 14 (8)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (0)             ; 10 (8)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst                                                                                                                                                                                                                               ;              ;
;             |pcm_sample_ram:pcm_ram_0|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_0                                                                                                                                                                                                      ;              ;
;                |altsyncram:altsyncram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_0|altsyncram:altsyncram_component                                                                                                                                                                      ;              ;
;                   |altsyncram_cck1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_0|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated                                                                                                                                       ;              ;
;             |pcm_sample_ram:pcm_ram_1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_1                                                                                                                                                                                                      ;              ;
;                |altsyncram:altsyncram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_1|altsyncram:altsyncram_component                                                                                                                                                                      ;              ;
;                   |altsyncram_cck1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_1|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated                                                                                                                                       ;              ;
;             |pulse_sync_tggl:psync_inst|                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pulse_sync_tggl:psync_inst                                                                                                                                                                                                    ;              ;
;          |acortex2fgyrus_bffr:ac2fg_rbffr_inst|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst                                                                                                                                                                                                                               ;              ;
;             |pcm_sample_ram:pcm_ram_0|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_0                                                                                                                                                                                                      ;              ;
;                |altsyncram:altsyncram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_0|altsyncram:altsyncram_component                                                                                                                                                                      ;              ;
;                   |altsyncram_cck1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_0|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated                                                                                                                                       ;              ;
;             |pcm_sample_ram:pcm_ram_1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_1                                                                                                                                                                                                      ;              ;
;                |altsyncram:altsyncram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_1|altsyncram:altsyncram_component                                                                                                                                                                      ;              ;
;                   |altsyncram_cck1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_1|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated                                                                                                                                       ;              ;
;          |acortex_lb:acortex_lb_inst|                                                                             ; 106 (106)   ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 19 (19)           ; 25 (25)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst                                                                                                                                                                                                                                         ;              ;
;          |adc_cap_ram:adc_lcap_ram_inst|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_lcap_ram_inst                                                                                                                                                                                                                                      ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_lcap_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                      ;              ;
;                |altsyncram_5vt1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_lcap_ram_inst|altsyncram:altsyncram_component|altsyncram_5vt1:auto_generated                                                                                                                                                                       ;              ;
;          |adc_cap_ram:adc_rcap_ram_inst|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_rcap_ram_inst                                                                                                                                                                                                                                      ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_rcap_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                      ;              ;
;                |altsyncram_5vt1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_rcap_ram_inst|altsyncram:altsyncram_component|altsyncram_5vt1:auto_generated                                                                                                                                                                       ;              ;
;          |i2c_master:i2c_inst|                                                                                    ; 155 (155)   ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 10 (10)           ; 58 (58)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst                                                                                                                                                                                                                                                ;              ;
;          |pcm_fifo:pcm_ff_lchnl|                                                                                  ; 40 (0)      ; 36 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 36 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl                                                                                                                                                                                                                                              ;              ;
;             |scfifo:scfifo_component|                                                                             ; 40 (0)      ; 36 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 36 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component                                                                                                                                                                                                                      ;              ;
;                |scfifo_uj81:auto_generated|                                                                       ; 40 (0)      ; 36 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 36 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated                                                                                                                                                                                           ;              ;
;                   |a_dpfifo_5q81:dpfifo|                                                                          ; 40 (17)     ; 36 (13)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 36 (13)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo                                                                                                                                                                      ;              ;
;                      |altsyncram_p8a1:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|altsyncram_p8a1:FIFOram                                                                                                                                              ;              ;
;                      |cntr_gjb:rd_ptr_msb|                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|cntr_gjb:rd_ptr_msb                                                                                                                                                  ;              ;
;                      |cntr_hjb:wr_ptr|                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|cntr_hjb:wr_ptr                                                                                                                                                      ;              ;
;                      |cntr_tj7:usedw_counter|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|cntr_tj7:usedw_counter                                                                                                                                               ;              ;
;          |pcm_fifo:pcm_ff_rchnl|                                                                                  ; 41 (0)      ; 34 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl                                                                                                                                                                                                                                              ;              ;
;             |scfifo:scfifo_component|                                                                             ; 41 (0)      ; 34 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component                                                                                                                                                                                                                      ;              ;
;                |scfifo_uj81:auto_generated|                                                                       ; 41 (0)      ; 34 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 35 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated                                                                                                                                                                                           ;              ;
;                   |a_dpfifo_5q81:dpfifo|                                                                          ; 41 (18)     ; 34 (11)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 35 (12)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo                                                                                                                                                                      ;              ;
;                      |altsyncram_p8a1:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|altsyncram_p8a1:FIFOram                                                                                                                                              ;              ;
;                      |cntr_gjb:rd_ptr_msb|                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|cntr_gjb:rd_ptr_msb                                                                                                                                                  ;              ;
;                      |cntr_hjb:wr_ptr|                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|cntr_hjb:wr_ptr                                                                                                                                                      ;              ;
;                      |cntr_tj7:usedw_counter|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|cntr_tj7:usedw_counter                                                                                                                                               ;              ;
;          |sram_arb:sram_arb_inst|                                                                                 ; 53 (53)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 45 (45)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_arb:sram_arb_inst                                                                                                                                                                                                                                             ;              ;
;          |sram_drvr:sram_drvr_inst|                                                                               ; 55 (55)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 1 (1)             ; 17 (17)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst                                                                                                                                                                                                                                           ;              ;
;          |sram_ff_cntrlr:sram_ff_cntrlr_inst|                                                                     ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 22 (22)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_ff_cntrlr:sram_ff_cntrlr_inst                                                                                                                                                                                                                                 ;              ;
;          |sram_lb:sram_lb_inst|                                                                                   ; 69 (69)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 22 (22)           ; 35 (35)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst                                                                                                                                                                                                                                               ;              ;
;          |wav_prsr:wav_prsr_inst|                                                                                 ; 345 (345)   ; 179 (179)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 166 (166)    ; 6 (6)             ; 173 (173)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst                                                                                                                                                                                                                                             ;              ;
;             |wav_hdr_ram:wav_hdr_ram_inst|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|wav_hdr_ram:wav_hdr_ram_inst                                                                                                                                                                                                                ;              ;
;                |altsyncram:altsyncram_component|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|wav_hdr_ram:wav_hdr_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                ;              ;
;                   |altsyncram_u8q1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|wav_hdr_ram:wav_hdr_ram_inst|altsyncram:altsyncram_component|altsyncram_u8q1:auto_generated                                                                                                                                                 ;              ;
;          |wm8731_drvr_dac:dac_drvr_inst|                                                                          ; 245 (236)   ; 191 (185)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (51)      ; 40 (37)           ; 151 (151)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst                                                                                                                                                                                                                                      ;              ;
;             |clk_mux:clk_mux_inst|                                                                                ; 9 (3)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (0)             ; 3 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|clk_mux:clk_mux_inst                                                                                                                                                                                                                 ;              ;
;                |dd_sync:clk_sync_xeno[0].dd_sync_clk_inst|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|clk_mux:clk_mux_inst|dd_sync:clk_sync_xeno[0].dd_sync_clk_inst                                                                                                                                                                       ;              ;
;                |dd_sync:clk_sync_xeno[2].dd_sync_clk_inst|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|clk_mux:clk_mux_inst|dd_sync:clk_sync_xeno[2].dd_sync_clk_inst                                                                                                                                                                       ;              ;
;                |dd_sync:clk_sync_xeno[3].dd_sync_clk_inst|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|clk_mux:clk_mux_inst|dd_sync:clk_sync_xeno[3].dd_sync_clk_inst                                                                                                                                                                       ;              ;
;       |dd_sync:acortex_irq_sync|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|dd_sync:acortex_irq_sync                                                                                                                                                                                                                                                                        ;              ;
;       |fft_cache_mm_sl:fft_cache_mm_sl_inst|                                                                      ; 38 (38)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 33 (33)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fft_cache_mm_sl:fft_cache_mm_sl_inst                                                                                                                                                                                                                                                            ;              ;
;       |fft_res_ram:fft_res_ram_lchnl_inst|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_lchnl_inst                                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:altsyncram_component|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_lchnl_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                              ;              ;
;             |altsyncram_uvp1:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_lchnl_inst|altsyncram:altsyncram_component|altsyncram_uvp1:auto_generated                                                                                                                                                                                               ;              ;
;       |fft_res_ram:fft_res_ram_rchnl_inst|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_rchnl_inst                                                                                                                                                                                                                                                              ;              ;
;          |altsyncram:altsyncram_component|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_rchnl_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                              ;              ;
;             |altsyncram_uvp1:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_rchnl_inst|altsyncram:altsyncram_component|altsyncram_uvp1:auto_generated                                                                                                                                                                                               ;              ;
;       |fgyrus_top:fgyrus_lchnl_inst|                                                                              ; 1795 (109)  ; 1176 (0)                  ; 0 (0)         ; 16384       ; 4    ; 16           ; 0       ; 8         ; 0    ; 0            ; 619 (109)    ; 221 (0)           ; 955 (0)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst                                                                                                                                                                                                                                                                    ;              ;
;          |butterfly_wing:butterfly_wing_inst|                                                                     ; 449 (196)   ; 420 (196)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 29 (0)       ; 53 (7)            ; 367 (189)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst                                                                                                                                                                                                                                 ;              ;
;             |complex_mult:complex_mult_inst|                                                                      ; 253 (0)     ; 224 (0)                   ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 29 (0)       ; 46 (0)            ; 178 (0)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst                                                                                                                                                                                                  ;              ;
;                |complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|                      ; 253 (0)     ; 224 (0)                   ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 29 (0)       ; 46 (0)            ; 178 (0)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component                                                                                                                      ;              ;
;                   |altmult_add:mult_add1|                                                                         ; 141 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (0)       ; 18 (0)            ; 94 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1                                                                                                ;              ;
;                      |mult_add_hh42:auto_generated|                                                               ; 141 (79)    ; 112 (32)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (29)      ; 18 (0)            ; 94 (50)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated                                                                   ;              ;
;                         |ded_mult_7f51:ded_mult1|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult                  ;              ;
;                         |ded_mult_7f51:ded_mult2|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 22 (22)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult                  ;              ;
;                   |altmult_add:mult_add2|                                                                         ; 112 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 84 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2                                                                                                ;              ;
;                      |mult_add_gg42:auto_generated|                                                               ; 112 (40)    ; 112 (32)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 84 (40)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated                                                                   ;              ;
;                         |ded_mult_7f51:ded_mult1|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 30 (30)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult                  ;              ;
;                         |ded_mult_7f51:ded_mult2|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 22 (22)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult                  ;              ;
;          |cordic_ram:cordic_ram_inst|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|cordic_ram:cordic_ram_inst                                                                                                                                                                                                                                         ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                         ;              ;
;                |altsyncram_r0o1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component|altsyncram_r0o1:auto_generated                                                                                                                                                                          ;              ;
;                   |altsyncram_6sv1:altsyncram1|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component|altsyncram_r0o1:auto_generated|altsyncram_6sv1:altsyncram1                                                                                                                                              ;              ;
;          |fft_cache_ram:fft_cache_im_ram_inst|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst                                                                                                                                                                                                                                ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                ;              ;
;                |altsyncram_sco1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated                                                                                                                                                                 ;              ;
;          |fft_cache_ram:fft_cache_real_ram_inst|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst                                                                                                                                                                                                                              ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                              ;              ;
;                |altsyncram_sco1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated                                                                                                                                                               ;              ;
;          |fgyrus_fsm:fgyrus_fsm_inst|                                                                             ; 1126 (847)  ; 700 (562)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 423 (282)    ; 157 (157)         ; 546 (408)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst                                                                                                                                                                                                                                         ;              ;
;             |divider_rad4:div_rad4_inst|                                                                          ; 279 (279)   ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (141)    ; 0 (0)             ; 138 (138)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst                                                                                                                                                                                                              ;              ;
;          |fgyrus_lb:fgyrus_lb_inst|                                                                               ; 115 (115)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 11 (11)           ; 46 (46)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst                                                                                                                                                                                                                                           ;              ;
;          |twiddle_ram:twiddle_ram_inst|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|twiddle_ram:twiddle_ram_inst                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|twiddle_ram:twiddle_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                       ;              ;
;                |altsyncram_q4s1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|twiddle_ram:twiddle_ram_inst|altsyncram:altsyncram_component|altsyncram_q4s1:auto_generated                                                                                                                                                                        ;              ;
;       |fgyrus_top:fgyrus_rchnl_inst|                                                                              ; 1830 (107)  ; 1215 (0)                  ; 0 (0)         ; 16384       ; 4    ; 16           ; 0       ; 8         ; 0    ; 0            ; 614 (106)    ; 247 (0)           ; 969 (3)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst                                                                                                                                                                                                                                                                    ;              ;
;          |butterfly_wing:butterfly_wing_inst|                                                                     ; 449 (196)   ; 420 (196)                 ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 29 (0)       ; 53 (7)            ; 367 (189)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst                                                                                                                                                                                                                                 ;              ;
;             |complex_mult:complex_mult_inst|                                                                      ; 253 (0)     ; 224 (0)                   ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 29 (0)       ; 46 (0)            ; 178 (0)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst                                                                                                                                                                                                  ;              ;
;                |complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|                      ; 253 (0)     ; 224 (0)                   ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 29 (0)       ; 46 (0)            ; 178 (0)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component                                                                                                                      ;              ;
;                   |altmult_add:mult_add1|                                                                         ; 141 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (0)       ; 18 (0)            ; 94 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1                                                                                                ;              ;
;                      |mult_add_hh42:auto_generated|                                                               ; 141 (79)    ; 112 (32)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (29)      ; 18 (0)            ; 94 (50)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated                                                                   ;              ;
;                         |ded_mult_7f51:ded_mult1|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult                  ;              ;
;                         |ded_mult_7f51:ded_mult2|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 22 (22)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult                  ;              ;
;                   |altmult_add:mult_add2|                                                                         ; 112 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 84 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2                                                                                                ;              ;
;                      |mult_add_gg42:auto_generated|                                                               ; 112 (40)    ; 112 (32)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 84 (40)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated                                                                   ;              ;
;                         |ded_mult_7f51:ded_mult1|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 30 (30)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult                  ;              ;
;                         |ded_mult_7f51:ded_mult2|                                                                 ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 22 (22)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2                                           ;              ;
;                            |ded_mult_lga1:left_mult|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult                   ;              ;
;                            |ded_mult_sna1:right_mult|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult                  ;              ;
;          |cordic_ram:cordic_ram_inst|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|cordic_ram:cordic_ram_inst                                                                                                                                                                                                                                         ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                         ;              ;
;                |altsyncram_r0o1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component|altsyncram_r0o1:auto_generated                                                                                                                                                                          ;              ;
;                   |altsyncram_6sv1:altsyncram1|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component|altsyncram_r0o1:auto_generated|altsyncram_6sv1:altsyncram1                                                                                                                                              ;              ;
;          |fft_cache_ram:fft_cache_im_ram_inst|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst                                                                                                                                                                                                                                ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                ;              ;
;                |altsyncram_sco1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated                                                                                                                                                                 ;              ;
;          |fft_cache_ram:fft_cache_real_ram_inst|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst                                                                                                                                                                                                                              ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                              ;              ;
;                |altsyncram_sco1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated                                                                                                                                                               ;              ;
;          |fgyrus_fsm:fgyrus_fsm_inst|                                                                             ; 1120 (841)  ; 700 (562)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 416 (275)    ; 151 (151)         ; 553 (415)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst                                                                                                                                                                                                                                         ;              ;
;             |divider_rad4:div_rad4_inst|                                                                          ; 279 (279)   ; 138 (138)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (141)    ; 0 (0)             ; 138 (138)        ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst                                                                                                                                                                                                              ;              ;
;          |fgyrus_lb:fgyrus_lb_inst|                                                                               ; 160 (160)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 43 (43)           ; 54 (54)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst                                                                                                                                                                                                                                           ;              ;
;          |twiddle_ram:twiddle_ram_inst|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|twiddle_ram:twiddle_ram_inst                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|twiddle_ram:twiddle_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                       ;              ;
;                |altsyncram_q4s1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|twiddle_ram:twiddle_ram_inst|altsyncram:altsyncram_component|altsyncram_q4s1:auto_generated                                                                                                                                                                        ;              ;
;       |syn_cortex_lb:syn_cortex_lb_inst|                                                                          ; 64 (64)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 1 (1)             ; 36 (36)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst                                                                                                                                                                                                                                                                ;              ;
;       |syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|                                                                  ; 269 (86)    ; 239 (84)                  ; 0 (0)         ; 10368       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (2)       ; 139 (47)          ; 100 (36)         ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst                                                                                                                                                                                                                                                        ;              ;
;          |ff_32w_128d:rsp_ff_inst|                                                                                ; 77 (0)      ; 64 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 36 (0)            ; 29 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst                                                                                                                                                                                                                                ;              ;
;             |dcfifo:dcfifo_component|                                                                             ; 77 (0)      ; 64 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 36 (0)            ; 29 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component                                                                                                                                                                                                        ;              ;
;                |dcfifo_lqn1:auto_generated|                                                                       ; 77 (28)     ; 64 (25)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (3)       ; 36 (20)           ; 29 (1)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated                                                                                                                                                                             ;              ;
;                   |a_graycounter_5fc:wrptr_gp|                                                                    ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_5fc:wrptr_gp                                                                                                                                                  ;              ;
;                   |a_graycounter_f86:rdptr_g1p|                                                                   ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_f86:rdptr_g1p                                                                                                                                                 ;              ;
;                   |alt_synch_pipe_kcb:rs_dgwp|                                                                    ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|alt_synch_pipe_kcb:rs_dgwp                                                                                                                                                  ;              ;
;                      |dffpipe_kd9:dffpipe6|                                                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|alt_synch_pipe_kcb:rs_dgwp|dffpipe_kd9:dffpipe6                                                                                                                             ;              ;
;                   |altsyncram_7ku:fifo_ram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|altsyncram_7ku:fifo_ram                                                                                                                                                     ;              ;
;                   |cmpr_s16:rdempty_eq_comp|                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|cmpr_s16:rdempty_eq_comp                                                                                                                                                    ;              ;
;                   |dffpipe_ngh:rdaclr|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                          ;              ;
;          |ff_96w_128d:xtn_ff_inst|                                                                                ; 107 (0)     ; 91 (0)                    ; 0 (0)         ; 6272        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 56 (0)            ; 35 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst                                                                                                                                                                                                                                ;              ;
;             |dcfifo:dcfifo_component|                                                                             ; 107 (0)     ; 91 (0)                    ; 0 (0)         ; 6272        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 56 (0)            ; 35 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component                                                                                                                                                                                                        ;              ;
;                |dcfifo_bon1:auto_generated|                                                                       ; 107 (39)    ; 91 (33)                   ; 0 (0)         ; 6272        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (6)       ; 56 (23)           ; 35 (1)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated                                                                                                                                                                             ;              ;
;                   |a_graycounter_5fc:wrptr_gp|                                                                    ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_5fc:wrptr_gp                                                                                                                                                  ;              ;
;                   |a_graycounter_f86:rdptr_g1p|                                                                   ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_f86:rdptr_g1p                                                                                                                                                 ;              ;
;                   |alt_synch_pipe_jcb:rs_dgwp|                                                                    ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|alt_synch_pipe_jcb:rs_dgwp                                                                                                                                                  ;              ;
;                      |dffpipe_id9:dffpipe9|                                                                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|alt_synch_pipe_jcb:rs_dgwp|dffpipe_id9:dffpipe9                                                                                                                             ;              ;
;                   |alt_synch_pipe_nc8:ws_dgrp|                                                                    ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|alt_synch_pipe_nc8:ws_dgrp                                                                                                                                                  ;              ;
;                      |dffpipe_jd9:dffpipe14|                                                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|alt_synch_pipe_nc8:ws_dgrp|dffpipe_jd9:dffpipe14                                                                                                                            ;              ;
;                   |altsyncram_rku:fifo_ram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6272        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|altsyncram_rku:fifo_ram                                                                                                                                                     ;              ;
;                   |cmpr_s16:rdempty_eq_comp|                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|cmpr_s16:rdempty_eq_comp                                                                                                                                                    ;              ;
;                   |cmpr_s16:wrfull_eq_comp|                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|cmpr_s16:wrfull_eq_comp                                                                                                                                                     ;              ;
;                   |dffpipe_9d9:wraclr|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|dffpipe_9d9:wraclr                                                                                                                                                          ;              ;
;                   |dffpipe_ahe:rdaclr|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|dffpipe_ahe:rdaclr                                                                                                                                                          ;              ;
;       |vcortex_top:vcortex_top_inst|                                                                              ; 598 (0)     ; 309 (0)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 289 (0)      ; 263 (0)           ; 46 (0)           ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst                                                                                                                                                                                                                                                                    ;              ;
;          |pwm_gen:pwm_gen_inst|                                                                                   ; 277 (277)   ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (260)    ; 0 (0)             ; 17 (17)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst                                                                                                                                                                                                                                               ;              ;
;          |pwm_ram:pwm_ram_inst|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:altsyncram_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component                                                                                                                                                                                                               ;              ;
;                |altsyncram_1b72:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated                                                                                                                                                                                ;              ;
;          |pwm_refresh:pwm_refresh_inst|                                                                           ; 292 (292)   ; 267 (267)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 258 (258)         ; 9 (9)            ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst                                                                                                                                                                                                                                       ;              ;
;          |vcortex_lb:vcortex_lb_inst|                                                                             ; 29 (29)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 20 (20)          ; |syn_fpga_top|syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst                                                                                                                                                                                                                                         ;              ;
;    |syn_sys_pll:syn_sys_pll_inst|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_sys_pll:syn_sys_pll_inst                                                                                                                                                                                                                                                                                                       ;              ;
;       |altpll:altpll_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |syn_fpga_top|syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                               ;              ;
+-------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ;
+---------------+----------+---------------+---------------+-----------------------+------------+
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 325 ps    ; (0) 0 ps              ; (0) 101 ps ;
; SRAM_DQ[0]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; I2C_SDAT      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; (0) 95 ps  ;
; CLOCK_24[1]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --         ;
; CLOCK_27[0]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --         ;
; CLOCK_27[1]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --         ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --         ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --         ;
; KEY[1]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --         ;
; KEY[2]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --         ;
; KEY[3]        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --         ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --         ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --         ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; AUD_ADCLRCK   ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; AUD_DACLRCK   ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; AUD_BCLK      ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --         ;
; SD_DAT3       ; Output   ; --            ; --            ; --                    ; --         ;
; SD_CMD        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; KEY[0]        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --         ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --         ;
; CLOCK_24[0]   ; Input    ; --            ; --            ; --                    ; --         ;
; SD_DAT        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --         ;
; UART_RXD      ; Input    ; --            ; (0) 312 ps    ; (0) 0 ps              ; --         ;
; AUD_ADCDAT    ; Input    ; --            ; (0) 312 ps    ; (0) 0 ps              ; --         ;
+---------------+----------+---------------+---------------+-----------------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                        ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                                 ;                   ;         ;
; DRAM_DQ[1]                                                                                                                 ;                   ;         ;
; DRAM_DQ[2]                                                                                                                 ;                   ;         ;
; DRAM_DQ[3]                                                                                                                 ;                   ;         ;
; DRAM_DQ[4]                                                                                                                 ;                   ;         ;
; DRAM_DQ[5]                                                                                                                 ;                   ;         ;
; DRAM_DQ[6]                                                                                                                 ;                   ;         ;
; DRAM_DQ[7]                                                                                                                 ;                   ;         ;
; DRAM_DQ[8]                                                                                                                 ;                   ;         ;
; DRAM_DQ[9]                                                                                                                 ;                   ;         ;
; DRAM_DQ[10]                                                                                                                ;                   ;         ;
; DRAM_DQ[11]                                                                                                                ;                   ;         ;
; DRAM_DQ[12]                                                                                                                ;                   ;         ;
; DRAM_DQ[13]                                                                                                                ;                   ;         ;
; DRAM_DQ[14]                                                                                                                ;                   ;         ;
; DRAM_DQ[15]                                                                                                                ;                   ;         ;
; SRAM_DQ[0]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~11                ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~2                 ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~12                ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~14                ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~13                ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~3                 ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~15                ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~16                ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~5                 ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~4                 ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~6                 ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                                                                ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~7                 ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~8                 ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~9                 ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~10                ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata~0                 ; 0                 ; 6       ;
; I2C_SDAT                                                                                                                   ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|nack_detected_f~1               ; 0                 ; 6       ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|data_f~12                       ; 0                 ; 6       ;
; CLOCK_24[1]                                                                                                                ;                   ;         ;
; CLOCK_27[0]                                                                                                                ;                   ;         ;
; CLOCK_27[1]                                                                                                                ;                   ;         ;
; KEY[1]                                                                                                                     ;                   ;         ;
; KEY[2]                                                                                                                     ;                   ;         ;
; KEY[3]                                                                                                                     ;                   ;         ;
; KEY[0]                                                                                                                     ;                   ;         ;
;      - mclk_pll:mclk_pll_inst|altpll:altpll_component|pll                                                                  ; 1                 ; 6       ;
;      - syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|pll                                                            ; 1                 ; 6       ;
; CLOCK_50                                                                                                                   ;                   ;         ;
; CLOCK_24[0]                                                                                                                ;                   ;         ;
; SD_DAT                                                                                                                     ;                   ;         ;
;      - limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|MISO_reg~0                                              ; 1                 ; 6       ;
; UART_RXD                                                                                                                   ;                   ;         ;
; AUD_ADCDAT                                                                                                                 ;                   ;         ;
;      - syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[0] ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                   ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_24[0]                                                                                                                                                                                                                                                                                            ; PIN_B12            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                               ; PIN_L1             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                 ; PIN_R22            ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                           ; JTAG_X1_Y14_N0     ; 162     ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                           ; JTAG_X1_Y14_N0     ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:cortex_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[127]~131                                                                                                                                                                  ; LCCOMB_X19_Y12_N22 ; 127     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:fft_cache_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[255]~259                                                                                                                                                               ; LCCOMB_X12_Y14_N24 ; 255     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                 ; LCCOMB_X4_Y8_N4    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                 ; LCCOMB_X3_Y8_N14   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                 ; LCCOMB_X3_Y8_N22   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                 ; LCCOMB_X3_Y8_N2    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                 ; LCCOMB_X3_Y8_N0    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                 ; LCCOMB_X4_Y8_N30   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                 ; LCCOMB_X4_Y8_N16   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~8                                                                                                                                                                             ; LCCOMB_X3_Y9_N6    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                         ; LCCOMB_X4_Y8_N26   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                       ; LCCOMB_X4_Y8_N28   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:fft_cache_mm_sl_s0_translator|waitrequest_reset_override                                                                                                                                                                                     ; LCFF_X9_Y12_N9     ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter|data_reg[14]~0                                                                                                                                                                                                                    ; LCCOMB_X6_Y6_N22   ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                           ; LCFF_X6_Y9_N23     ; 75      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~_Duplicate_1                                                                                                                                      ; LCFF_X24_Y4_N17    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~_Duplicate_1                                                                                                                                      ; LCFF_X24_Y4_N17    ; 5060    ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                       ; LCCOMB_X24_Y4_N0   ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|cmpr_s16:rdempty_eq_comp|aneb_result_wire[0]~4  ; LCCOMB_X13_Y15_N30 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                   ; LCFF_X15_Y16_N17   ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|rdcnt_addr_ena                                  ; LCCOMB_X14_Y15_N16 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|valid_wrreq~1                                   ; LCCOMB_X10_Y15_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                 ; LCCOMB_X6_Y7_N4    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                     ; LCCOMB_X6_Y7_N12   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X7_Y7_N6    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                         ; LCCOMB_X8_Y7_N28   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                  ; LCFF_X11_Y7_N9     ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_alu_result~14                                                                                                                                                                                                                                          ; LCCOMB_X11_Y5_N22  ; 51      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_new_inst                                                                                                                                                                                                                                               ; LCFF_X10_Y9_N17    ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_valid                                                                                                                                                                                                                                                  ; LCFF_X9_Y9_N9      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                        ; LCCOMB_X6_Y3_N24   ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|F_valid~2                                                                                                                                                                                                                                                ; LCCOMB_X12_Y7_N24  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                          ; LCFF_X12_Y5_N1     ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                         ; LCFF_X10_Y6_N27    ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_src1~19                                                                                                                                                                                                                                                ; LCCOMB_X13_Y4_N10  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                              ; LCCOMB_X13_Y3_N0   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                      ; LCCOMB_X10_Y5_N22  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                ; LCCOMB_X15_Y5_N16  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                              ; LCCOMB_X7_Y4_N26   ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_valid                                                                                                                                                                                                                                                  ; LCFF_X9_Y9_N27     ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_byte0_data[5]~0                                                                                                                                                                                                                                    ; LCCOMB_X14_Y8_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                    ; LCCOMB_X14_Y8_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                          ; LCCOMB_X12_Y9_N28  ; 30      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|jxuir                    ; LCFF_X21_Y5_N15    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X20_Y5_N14  ; 15      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X20_Y5_N6   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X21_Y5_N0   ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X20_Y5_N2   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X21_Y5_N29    ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|sr[13]~13                      ; LCCOMB_X19_Y8_N18  ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|sr[19]~19                      ; LCCOMB_X20_Y8_N20  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|sr[36]~29                      ; LCCOMB_X20_Y8_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:limbus_sys_cpu_jtag_debug_module_phy|virtual_state_sdr~0                              ; LCCOMB_X19_Y8_N14  ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:limbus_sys_cpu_jtag_debug_module_phy|virtual_state_uir~0                              ; LCCOMB_X21_Y5_N18  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_avalon_reg:the_limbus_sys_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                ; LCCOMB_X14_Y7_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                          ; LCCOMB_X20_Y7_N10  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonDReg[23]~15                                                                                                                         ; LCCOMB_X20_Y7_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonWr                                                                                                                                  ; LCFF_X9_Y7_N17     ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|comb~1                                                                                                                                 ; LCCOMB_X9_Y7_N12   ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                             ; LCCOMB_X19_Y15_N14 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                       ; LCCOMB_X19_Y11_N8  ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|wdata[2]~0                                                                                                                                                                          ; LCCOMB_X19_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                     ; LCCOMB_X19_Y14_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                    ; LCCOMB_X11_Y10_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                      ; LCFF_X12_Y10_N27   ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|ien_AE~2                                                                                                                                                                                                                                     ; LCCOMB_X12_Y10_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                     ; LCCOMB_X12_Y10_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                     ; LCCOMB_X14_Y12_N8  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                      ; LCCOMB_X19_Y15_N16 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                       ; LCFF_X12_Y10_N21   ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                     ; LCCOMB_X14_Y10_N26 ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always0~0                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N6   ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always10~0                                                                                                                                                                                                                                   ; LCCOMB_X9_Y18_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always1~0                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always3~0                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N10  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always4~0                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always6~0                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N14  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always7~0                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always9~0                                                                                                                                                                                                                                    ; LCCOMB_X9_Y18_N24  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|global_reset~0                                                                                                                                                                                                                               ; LCCOMB_X9_Y18_N22  ; 393     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|always11~0                                                                                                                                                                                                                                 ; LCCOMB_X16_Y12_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|always6~0                                                                                                                                                                                                                                  ; LCCOMB_X13_Y11_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|control_wr_strobe                                                                                                                                                                                                                          ; LCCOMB_X12_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                 ; LCCOMB_X9_Y11_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|p1_slowcount~1                                                                                                                                                                                                                             ; LCCOMB_X16_Y12_N8  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|shift_reg[0]~11                                                                                                                                                                                                                            ; LCCOMB_X16_Y12_N2  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|slaveselect_wr_strobe                                                                                                                                                                                                                      ; LCCOMB_X14_Y11_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|transmitting~5                                                                                                                                                                                                                             ; LCCOMB_X15_Y12_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|write_tx_holding                                                                                                                                                                                                                           ; LCCOMB_X14_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|Selector27~6                                                                                                                                                                                                                                         ; LCCOMB_X2_Y4_N20   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|Selector34~2                                                                                                                                                                                                                                         ; LCCOMB_X3_Y4_N12   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                           ; LCCOMB_X1_Y5_N4    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                         ; LCCOMB_X2_Y6_N10   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                                                                                                                                                                                            ; LCCOMB_X2_Y6_N4    ; 18      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|f_select                                                                                                                                                                                                                                             ; LCCOMB_X2_Y6_N2    ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                            ; LCCOMB_X5_Y6_N20   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                            ; LCCOMB_X5_Y6_N10   ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[2]~0                                                                                                                                                                                                                                          ; LCCOMB_X1_Y4_N28   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                    ; LCFF_X2_Y5_N1      ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|always0~0                                                                                                                                                                                                                                        ; LCCOMB_X6_Y13_N16  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|always0~1                                                                                                                                                                                                                                        ; LCCOMB_X6_Y13_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                ; LCCOMB_X7_Y13_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                               ; LCCOMB_X7_Y9_N0    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                               ; LCCOMB_X7_Y9_N22   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|snap_strobe~2                                                                                                                                                                                                                                    ; LCCOMB_X6_Y9_N28   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|always0~0                                                                                                                                                                                                                                    ; LCCOMB_X8_Y8_N8    ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|always0~1                                                                                                                                                                                                                                    ; LCCOMB_X7_Y8_N12   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|control_wr_strobe                                                                                                                                                                                                                            ; LCCOMB_X8_Y8_N0    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|snap_strobe~0                                                                                                                                                                                                                                ; LCCOMB_X7_Y8_N10   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_regs:the_limbus_sys_uart_0_regs|control_wr_strobe~0                                                                                                                                                                              ; LCCOMB_X5_Y10_N20  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|got_new_char                                                                                                                                                                                         ; LCCOMB_X6_Y10_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]~0                                                                                                                                             ; LCCOMB_X3_Y11_N8   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|always4~0                                                                                                                                                                                            ; LCCOMB_X2_Y10_N24  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|tx_wr_strobe_onset~1                                                                                                                                                                                 ; LCCOMB_X4_Y10_N12  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                      ; LCCOMB_X3_Y10_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                   ; PLL_3              ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk1                                                                                                                                                                                                                                                   ; PLL_3              ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk2                                                                                                                                                                                                                                                   ; PLL_3              ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                               ; LCFF_X22_Y11_N31   ; 70      ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y8_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y8_N10  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                                                        ; LCCOMB_X21_Y9_N4   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y11_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y8_N26  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y8_N14  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y10_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                                            ; LCCOMB_X21_Y10_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                            ; LCCOMB_X23_Y10_N10 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                    ; LCFF_X22_Y11_N13   ; 12      ; Async. clear                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                   ; LCFF_X22_Y11_N11   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                    ; LCFF_X22_Y11_N5    ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                    ; LCFF_X21_Y10_N17   ; 42      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                    ; LCFF_X21_Y10_N29   ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y11_N22 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                   ; LCFF_X22_Y9_N17    ; 29      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|comb~0                                                                                                                                                                                            ; LCCOMB_X42_Y15_N24 ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|comb~1                                                                                                                                                                                            ; LCCOMB_X42_Y15_N4  ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|Mux13~4                                                                                                                                                                                                     ; LCCOMB_X35_Y6_N4   ; 1       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|blk_adc_lcap_wren_c                                                                                                                                                                                         ; LCCOMB_X37_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|blk_adc_rcap_wren_c                                                                                                                                                                                         ; LCCOMB_X35_Y6_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_rst_l_f                                                                                                                                                                                                                        ; LCFF_X33_Y7_N7     ; 657     ; Async. clear                          ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_cntr_f[7]                                                                                                                                                                                                                      ; LCFF_X37_Y7_N21    ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|comb~0                                                                                                                                                                                                                                 ; LCCOMB_X37_Y7_N30  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|Selector11~0                                                                                                                                                                                                       ; LCCOMB_X27_Y5_N16  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|addr_f[7]~0                                                                                                                                                                                                        ; LCCOMB_X29_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|bit_idx_f[3]                                                                                                                                                                                                       ; LCFF_X27_Y6_N31    ; 12      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|bit_idx_f~12                                                                                                                                                                                                       ; LCCOMB_X24_Y5_N26  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|clk_div_val_f[7]~2                                                                                                                                                                                                 ; LCCOMB_X27_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|data_f~5                                                                                                                                                                                                           ; LCCOMB_X29_Y5_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|i2c_prd_cntr_f~26                                                                                                                                                                                                  ; LCCOMB_X24_Y7_N14  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|_~0                                                                                                                                      ; LCCOMB_X27_Y9_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|_~4                                                                                                                                      ; LCCOMB_X23_Y9_N4   ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_arb:sram_arb_inst|Equal0~0                                                                                                                                                                                                        ; LCCOMB_X26_Y4_N22  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_arb:sram_arb_inst|Mux20~1                                                                                                                                                                                                         ; LCCOMB_X33_Y4_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1                                                                                                                                                                                        ; LCFF_X19_Y1_N17    ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[15]~1                                                                                                                                                                                                ; LCCOMB_X27_Y4_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|lb_rd_data_od[7]~0                                                                                                                                                                                                ; LCCOMB_X37_Y5_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|sram_data_f[13]~1                                                                                                                                                                                                 ; LCCOMB_X32_Y7_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|sram_mm_addr_od[0]~3                                                                                                                                                                                              ; LCCOMB_X32_Y7_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|sram_mm_addr_od[16]~2                                                                                                                                                                                             ; LCCOMB_X32_Y7_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|always4~10                                                                                                                                                                                                      ; LCCOMB_X36_Y3_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|hdr_ram_rd_addr_f[2]~1                                                                                                                                                                                          ; LCCOMB_X37_Y8_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|hdr_ram_wr_en_c~0                                                                                                                                                                                               ; LCCOMB_X39_Y5_N0   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|next_state[5]~4                                                                                                                                                                                                 ; LCCOMB_X36_Y3_N2   ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|num_chnnls_f                                                                                                                                                                                                    ; LCFF_X36_Y5_N5     ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_data_size_f[19]~35                                                                                                                                                                                          ; LCCOMB_X36_Y5_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_ff_ldata_od[15]~19                                                                                                                                                                                          ; LCCOMB_X39_Y5_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_ff_rdata_od[15]~35                                                                                                                                                                                          ; LCCOMB_X39_Y5_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_ff_wr_en_oh                                                                                                                                                                                                 ; LCFF_X39_Y5_N9     ; 48      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pst_vec_f[5]~1                                                                                                                                                                                                  ; LCCOMB_X35_Y5_N4   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|Selector46~0                                                                                                                                                                                             ; LCCOMB_X26_Y9_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|Selector78~0                                                                                                                                                                                             ; LCCOMB_X27_Y9_N28  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_lpcm_od[10]~0                                                                                                                                                                                 ; LCCOMB_X38_Y7_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_lpcm_od[26]~2                                                                                                                                                                                 ; LCCOMB_X38_Y7_N10  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[10]~0                                                                                                                                                                                 ; LCCOMB_X38_Y7_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[26]~2                                                                                                                                                                                 ; LCCOMB_X38_Y7_N2   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc_drvr_en_f                                                                                                                                                                                            ; LCFF_X27_Y9_N27    ; 12      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc_drvr_en_f~1                                                                                                                                                                                          ; LCCOMB_X26_Y6_N0   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fs_div_val_f[10]~0                                                                                                                                                                                       ; LCCOMB_X26_Y6_N18  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fsm_pstate.IDLE_S~0                                                                                                                                                                                      ; LCCOMB_X27_Y9_N16  ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|mclk_en_f~2                                                                                                                                                                                              ; LCCOMB_X26_Y6_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|pcm_ff_rd_ack_oh                                                                                                                                                                                         ; LCFF_X27_Y9_N7     ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|update_adc_data_f                                                                                                                                                                                        ; LCFF_X25_Y9_N9     ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fft_cache_mm_sl:fft_cache_mm_sl_inst|WideOr0                                                                                                                                                                                                                        ; LCCOMB_X13_Y12_N22 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|WideOr0                                                                                                                                                                                             ; LCCOMB_X35_Y19_N8  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_im_ram_wr_en_c                                                                                                                                                                                                                     ; LCCOMB_X45_Y18_N10 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_real_ram_wr_en_c                                                                                                                                                                                                                   ; LCCOMB_X44_Y20_N18 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|div_load_f                                                                                                                                                                                                  ; LCFF_X44_Y20_N11   ; 139     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|cntr[5]~9                                                                                                                                                                        ; LCCOMB_X44_Y23_N20 ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_rd_addr_od[3]~25                                                                                                                                                                                    ; LCCOMB_X46_Y19_N24 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_en_oh                                                                                                                                                                                            ; LCFF_X45_Y18_N5    ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_stage_no_f[6]~0                                                                                                                                                                                         ; LCCOMB_X46_Y21_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.ABS_S~0                                                                                                                                                                                          ; LCCOMB_X44_Y20_N28 ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.CORDIC_S~0                                                                                                                                                                                       ; LCCOMB_X43_Y19_N18 ; 84      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.DECIMATE_S~0                                                                                                                                                                                     ; LCCOMB_X47_Y20_N18 ; 12      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.FFT_S~0                                                                                                                                                                                          ; LCCOMB_X46_Y21_N26 ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|norm_pre_div_data_f                                                                                                                                                                                         ; LCFF_X39_Y22_N31   ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[5]                                                                                                                                                                                                ; LCFF_X45_Y20_N13   ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[6]                                                                                                                                                                                                ; LCFF_X45_Y20_N19   ; 89      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_offset_f[6]~23                                                                                                                                                                                       ; LCCOMB_X46_Y21_N28 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|WideNor0                                                                                                                                                                                                      ; LCCOMB_X35_Y15_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[3]~0                                                                                                                                                                                      ; LCCOMB_X33_Y8_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2cordic_ram_wr_en_oh                                                                                                                                                                                        ; LCFF_X37_Y15_N25   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2twiddle_ram_wr_en_oh                                                                                                                                                                                       ; LCFF_X37_Y15_N11   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb_rd_data_od[6]~0                                                                                                                                                                                            ; LCCOMB_X35_Y15_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|WideOr0                                                                                                                                                                                             ; LCCOMB_X32_Y12_N22 ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_im_ram_wr_en_c                                                                                                                                                                                                                     ; LCCOMB_X44_Y15_N20 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_real_ram_wr_en_c                                                                                                                                                                                                                   ; LCCOMB_X44_Y15_N30 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|div_load_f                                                                                                                                                                                                  ; LCFF_X47_Y14_N1    ; 139     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|cntr[0]~9                                                                                                                                                                        ; LCCOMB_X46_Y13_N4  ; 72      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_rd_addr_od[6]~25                                                                                                                                                                                    ; LCCOMB_X46_Y14_N26 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_en_oh                                                                                                                                                                                            ; LCFF_X29_Y14_N9    ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_stage_no_f[6]~0                                                                                                                                                                                         ; LCCOMB_X47_Y15_N20 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.ABS_S~0                                                                                                                                                                                          ; LCCOMB_X47_Y14_N30 ; 75      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.CORDIC_S~0                                                                                                                                                                                       ; LCCOMB_X40_Y11_N0  ; 84      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.DECIMATE_S~0                                                                                                                                                                                     ; LCCOMB_X47_Y15_N16 ; 10      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.FFT_S~0                                                                                                                                                                                          ; LCCOMB_X47_Y15_N26 ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|norm_pre_div_data_f                                                                                                                                                                                         ; LCFF_X40_Y12_N5    ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[5]                                                                                                                                                                                                ; LCFF_X47_Y14_N9    ; 73      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[6]                                                                                                                                                                                                ; LCFF_X47_Y14_N11   ; 89      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_offset_f[6]~23                                                                                                                                                                                       ; LCCOMB_X47_Y15_N22 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[3]~0                                                                                                                                                                                      ; LCCOMB_X33_Y8_N12  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2cordic_ram_wr_en_oh                                                                                                                                                                                        ; LCFF_X37_Y15_N3    ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2twiddle_ram_wr_en_oh                                                                                                                                                                                       ; LCFF_X37_Y15_N21   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|lb_rd_valid_od                                                                                                                                                                                                                     ; LCFF_X32_Y17_N17   ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|lb_rd_valid_od~0                                                                                                                                                                                                                   ; LCCOMB_X36_Y15_N18 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|cmpr_s16:rdempty_eq_comp|aneb_result_wire[0]~4                                                                                                  ; LCCOMB_X18_Y16_N6  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                                                                                                   ; LCFF_X21_Y16_N27   ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|rdcnt_addr_ena                                                                                                                                  ; LCCOMB_X20_Y16_N28 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|dffpipe_9d9:wraclr|dffe13a[0]                                                                                                                   ; LCFF_X18_Y12_N7    ; 44      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|dffpipe_ahe:rdaclr|dffe7a[0]                                                                                                                    ; LCFF_X21_Y15_N15   ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|rdcnt_addr_ena                                                                                                                                  ; LCCOMB_X21_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|valid_wrreq~1                                                                                                                                   ; LCCOMB_X18_Y12_N0  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[10]                                                                                                                                                                                                             ; LCFF_X34_Y15_N15   ; 47      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[11]                                                                                                                                                                                                             ; LCFF_X34_Y15_N9    ; 31      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[1]                                                                                                                                                                                                              ; LCFF_X25_Y12_N7    ; 87      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[2]                                                                                                                                                                                                              ; LCFF_X32_Y14_N17   ; 51      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|wait_for_rsp_f~0                                                                                                                                                                                                           ; LCCOMB_X21_Y15_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_refresh_oh                                                                                                                                                                                                    ; LCFF_X45_Y9_N7     ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~1                                                                                                                                                                                                ; LCCOMB_X46_Y9_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~11                                                                                                                                                                                               ; LCCOMB_X45_Y8_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~13                                                                                                                                                                                               ; LCCOMB_X45_Y11_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~15                                                                                                                                                                                               ; LCCOMB_X47_Y9_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~16                                                                                                                                                                                               ; LCCOMB_X46_Y9_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~17                                                                                                                                                                                               ; LCCOMB_X46_Y9_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~18                                                                                                                                                                                               ; LCCOMB_X46_Y9_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~19                                                                                                                                                                                               ; LCCOMB_X46_Y7_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~20                                                                                                                                                                                               ; LCCOMB_X46_Y7_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~21                                                                                                                                                                                               ; LCCOMB_X45_Y8_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~22                                                                                                                                                                                               ; LCCOMB_X46_Y9_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~23                                                                                                                                                                                               ; LCCOMB_X47_Y9_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~3                                                                                                                                                                                                ; LCCOMB_X46_Y9_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~5                                                                                                                                                                                                ; LCCOMB_X46_Y9_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~7                                                                                                                                                                                                ; LCCOMB_X46_Y7_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~9                                                                                                                                                                                                ; LCCOMB_X46_Y7_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|pwm_gen_en_oh                                                                                                                                                                                               ; LCFF_X35_Y15_N21   ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|pwm_ram_wr_en_oh                                                                                                                                                                                            ; LCCOMB_X37_Y15_N16 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|rd_delay_vec[1]                                                                                                                                                                                             ; LCFF_X35_Y15_N15   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk0                                                                                                                                                                                                                                             ; PLL_1              ; 3697    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk1                                                                                                                                                                                                                                             ; PLL_1              ; 2451    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                              ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                      ; JTAG_X1_Y14_N0   ; 162     ; Global Clock         ; GCLK1            ; --                        ;
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~_Duplicate_1 ; LCFF_X24_Y4_N17  ; 5060    ; Global Clock         ; GCLK15           ; --                        ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk0                                                                                                              ; PLL_3            ; 3       ; Global Clock         ; GCLK11           ; --                        ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk1                                                                                                              ; PLL_3            ; 3       ; Global Clock         ; GCLK10           ; --                        ;
; mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk2                                                                                                              ; PLL_3            ; 3       ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                          ; LCFF_X22_Y11_N31 ; 70      ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                               ; LCFF_X22_Y11_N13 ; 12      ; Global Clock         ; GCLK13           ; --                        ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_rst_l_f                                                                                   ; LCFF_X33_Y7_N7   ; 657     ; Global Clock         ; GCLK14           ; --                        ;
; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk0                                                                                                        ; PLL_1            ; 3697    ; Global Clock         ; GCLK3            ; --                        ;
; syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk1                                                                                                        ; PLL_1            ; 2451    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|global_reset~0                                                                                                                                                                                                                                                              ; 393     ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:fft_cache_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~1                                                                                                                                                                                                        ; 258     ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:fft_cache_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[255]~259                                                                                                                                                                                              ; 255     ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|div_load_f                                                                                                                                                                                                                                 ; 139     ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|div_load_f                                                                                                                                                                                                                                 ; 139     ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|wrfull                                                                                                                                                                         ; 131     ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:cortex_mm_sl_s0_translator_avalon_universal_slave_0_agent|m0_read~1                                                                                                                                                                                                              ; 129     ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:cortex_mm_sl_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[127]~131                                                                                                                                                                                                 ; 127     ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                                         ; 100     ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate~4                                                                                                                                                                                                                               ; 98      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate~4                                                                                                                                                                                                                               ; 97      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate~5                                                                                                                                                                                                                               ; 90      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[6]                                                                                                                                                                                                                               ; 89      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[6]                                                                                                                                                                                                                               ; 89      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate~5                                                                                                                                                                                                                               ; 89      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[1]                                                                                                                                                                                                                                             ; 87      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.CORDIC_S~0                                                                                                                                                                                                                      ; 84      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.CORDIC_S~0                                                                                                                                                                                                                      ; 84      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                                                                         ; 81      ;
; ~GND                                                                                                                                                                                                                                                                                                                                  ; 78      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[0]                                                                                                                                                                                                                                             ; 78      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                    ; 77      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.ABS_S~0                                                                                                                                                                                                                         ; 75      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.ABS_S~0                                                                                                                                                                                                                         ; 75      ;
; limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                          ; 75      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[9]                                                                                                                                                                                                                                             ; 74      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[5]                                                                                                                                                                                                                               ; 73      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[5]                                                                                                                                                                                                                               ; 73      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                         ; 73      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|cntr[0]~9                                                                                                                                                                                                       ; 72      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|cntr[5]~9                                                                                                                                                                                                       ; 72      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[8]                                                                                                                                                                                                                                             ; 70      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|acortex_aud_src_sel_od                                                                                                                                                                                                                     ; 69      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|Add1~4                                                                                                                                                                                                          ; 66      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|Add1~4                                                                                                                                                                                                          ; 66      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|WideOr0                                                                                                                                                                                                                            ; 65      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|WideOr0                                                                                                                                                                                                                            ; 65      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|pst_vec[3]                                                                                                                                                                                                                         ; 64      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|pst_vec[3]                                                                                                                                                                                                                         ; 64      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always9~0                                                                                                                                                                                                                                                                   ; 64      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always6~0                                                                                                                                                                                                                                                                   ; 64      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always3~0                                                                                                                                                                                                                                                                   ; 64      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always0~0                                                                                                                                                                                                                                                                   ; 64      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0                                ; 64      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                   ; 63      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|WideNor0~0                                                                                                                                                                                                                              ; 62      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate~6                                                                                                                                                                                                                               ; 58      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate~6                                                                                                                                                                                                                               ; 58      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_rst_l_f                                                                                                                                                                                                                                                       ; 54      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[31]                                                                                                                                                          ; 54      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[31]                                                                                                                                                          ; 54      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                        ; 53      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_alu_result~14                                                                                                                                                                                                                                                                         ; 51      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[2]                                                                                                                                                                                                                                             ; 51      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                ; 49      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[6]~1                                                                                                                                                                                                               ; 48      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[6]~0                                                                                                                                                                                                               ; 48      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[8]~1                                                                                                                                                                                                               ; 48      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[8]~0                                                                                                                                                                                                               ; 48      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_ff_wr_en_oh                                                                                                                                                                                                                                ; 48      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_arb:sram_arb_inst|im_rd_valid_oh                                                                                                                                                                                                                                 ; 47      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[10]                                                                                                                                                                                                                                            ; 47      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                              ; 45      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|dffpipe_9d9:wraclr|dffe13a[0]                                                                                                                                                  ; 44      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[12]                                                                                                                                                                                                                                            ; 44      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|cmpr_s16:rdempty_eq_comp|aneb_result_wire[0]~4                                                                                                                                 ; 43      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_arb:sram_arb_inst|arb_sel_f[0]                                                                                                                                                                                                                                   ; 43      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|rd_address                                                                                                                                                                                              ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                                        ; 42      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                   ; 42      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                 ; 41      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                           ; 41      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                           ; 41      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                        ; 41      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_real_ram_wr_en_oh                                                                                                                                                                                                                     ; 40      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_im_ram_wr_en_oh                                                                                                                                                                                                                       ; 40      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_real_ram_wr_en_oh                                                                                                                                                                                                                     ; 40      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_im_ram_wr_en_oh                                                                                                                                                                                                                       ; 40      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb_rd_data_od[9]~1                                                                                                                                                                                                                           ; 40      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                       ; 39      ;
; limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter|data_reg[14]~0                                                                                                                                                                                                                                                   ; 39      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:limbus_sys_cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                             ; 39      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[15]                                                                                                                                                                                                                                 ; 38      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Equal2~0                                                                                                                                                                                                                                     ; 38      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fsm_pstate.RCHANNEL_S~0                                                                                                                                                                                                                 ; 38      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Equal3~0                                                                                                                                                                                                                                     ; 38      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|bps_f                                                                                                                                                                                                                                          ; 37      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|num_chnnls_f                                                                                                                                                                                                                                   ; 37      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                    ; 37      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                   ; 37      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[31]                                                                                                                                                            ; 37      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[31]                                                                                                                                                            ; 37      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~0                                                                                                                                                                                                                                                                    ; 36      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                          ; 36      ;
; syn_cortex_top:syn_cortex_top_inst|fft_cache_mm_sl:fft_cache_mm_sl_inst|av_read_data_valid_oh                                                                                                                                                                                                                                         ; 36      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|av_read_data_valid_oh                                                                                                                                                                                                                                     ; 36      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fsm_pstate.LCHANNEL_S~0                                                                                                                                                                                                                 ; 36      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|update_adc_data_f                                                                                                                                                                                                                       ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                   ; 35      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~1                                                                                                                                                                                                                                                                    ; 35      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|last_word_f                                                                                                                                                                                                                                    ; 35      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:perf_cntr_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                ; 35      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_ld                                                                                                                                                                                                                                                                               ; 35      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Equal5~1                                                                                                                                                                                                                                     ; 35      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|F_valid~2                                                                                                                                                                                                                                                                               ; 34      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~10                                                                                                                                                                                                                                                                   ; 34      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~7                                                                                                                                                                                                                                                                    ; 34      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~4                                                                                                                                                                                                                                                                    ; 34      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                    ; 34      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|next_state[5]~4                                                                                                                                                                                                                                ; 34      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|quot_bits[0]                                                                                                                                                                                                    ; 33      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|quot_bits[0]                                                                                                                                                                                                    ; 33      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|norm_pre_div_data_f                                                                                                                                                                                                                        ; 33      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|norm_pre_div_data_f                                                                                                                                                                                                                        ; 33      ;
; syn_cortex_top:syn_cortex_top_inst|fft_cache_mm_sl:fft_cache_mm_sl_inst|fft_res_l_n_r_sel_f[0]                                                                                                                                                                                                                                        ; 33      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~9                                                                                                                                                                                                                                                                    ; 33      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~6                                                                                                                                                                                                                                                                    ; 33      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~3                                                                                                                                                                                                                                                                    ; 33      ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|lb_rd_valid_od~0                                                                                                                                                                                                                                                  ; 33      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                     ; 33      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:fft_cache_mm_sl_s0_translator|waitrequest_reset_override                                                                                                                                                                                                                    ; 33      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_logic_op[0]                                                                                                                                                                                                                                                                           ; 33      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                                           ; 33      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|snap_strobe~2                                                                                                                                                                                                                                                                   ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_data_size_f[19]~35                                                                                                                                                                                                                         ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_ff_ldata_od[15]~19                                                                                                                                                                                                                         ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pcm_ff_rdata_od[15]~35                                                                                                                                                                                                                         ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|WideNor0                                                                                                                                                                                                                                     ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Selector17~0                                                                                                                                                                                                                                 ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|norm_post_div_data_1d                                                                                                                                                                                                                      ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|norm_post_div_data_1d                                                                                                                                                                                                                      ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb_rd_data_od[6]~0                                                                                                                                                                                                                           ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                       ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                       ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always10~0                                                                                                                                                                                                                                                                  ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always7~0                                                                                                                                                                                                                                                                   ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always4~0                                                                                                                                                                                                                                                                   ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|always1~0                                                                                                                                                                                                                                                                   ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|fft_cache_mm_sl:fft_cache_mm_sl_inst|WideOr0                                                                                                                                                                                                                                                       ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|fft_cache_mm_sl:fft_cache_mm_sl_inst|fft_res_l_n_r_sel_f[1]                                                                                                                                                                                                                                        ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~11                                                                                                                                                                                                                                                                   ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~8                                                                                                                                                                                                                                                                    ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~5                                                                                                                                                                                                                                                                    ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|Equal0~2                                                                                                                                                                                                                                                                    ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|jdo[36]                                                 ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|jdo[37]                                                 ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                  ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_src1~19                                                                                                                                                                                                                                                                               ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                          ; 32      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                                           ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|Selector46~0                                                                                                                                                                                                                            ; 32      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|Selector78~0                                                                                                                                                                                                                            ; 32      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                  ; 31      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|pcm_ff_rd_ack_oh                                                                                                                                                                                                                        ; 31      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[11]                                                                                                                                                                                                                                            ; 31      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                         ; 30      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                                                         ; 30      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                  ; 29      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[2]~1                                                                                                                                                                                                                    ; 29      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[8]~1                                                                                                                                                                                                                    ; 29      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[18]~2                                                                                                                                                                                                                                                                              ; 29      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                                                                                                                  ; 29      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb_rd_data_od[6]~3                                                                                                                                                                                                                           ; 28      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[21]~0                                                                                                                                                                                                                   ; 28      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[23]~0                                                                                                                                                                                                                   ; 28      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|readdata[5]~0                                                                                                                                                                                                                     ; 28      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                        ; 28      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[5]                                                                                                                                                                                                                                                                         ; 28      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                        ; 27      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_logic                                                                                                                                                                                                                                                                            ; 27      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                                                               ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                        ; 26      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_avalon_reg:the_limbus_sys_cpu_nios2_avalon_reg|oci_ienable[12]                                                                                                                                               ; 26      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                            ; 26      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                 ; 26      ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|blk_vcortex_wr_en_oh~0                                                                                                                                                                                                                                            ; 26      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|Equal3~0                                                                                                                                                                                                                                                                    ; 26      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                     ; 25      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.FFT_S~0                                                                                                                                                                                                                         ; 24      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.FFT_S~0                                                                                                                                                                                                                         ; 24      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb_rd_data_od[9]~2                                                                                                                                                                                                                           ; 24      ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|lb_rd_data_od[15]~0                                                                                                                                                                                                                                               ; 24      ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|lb_rd_valid_od~1                                                                                                                                                                                                                                                  ; 24      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                ; 24      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                 ; 24      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                  ; 24      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[0]                                                                                                                                                                                                                       ; 23      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[0]                                                                                                                                                                                                                       ; 23      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_src1~18                                                                                                                                                                                                                                                                               ; 23      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|Equal0~1                                                                                                                                                                                                                                   ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                      ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                          ; 22      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                ; 22      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                       ; 22      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[0]                                                                                                                                                                                                                                          ; 22      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                           ; 22      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|f_select                                                                                                                                                                                                                                                                            ; 22      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                                   ; 22      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                ; 21      ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                      ; 21      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                 ; 21      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_addr_od[3]                                                                                                                                                                                                                                             ; 21      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_arb:sram_arb_inst|arb_sel_f[1]                                                                                                                                                                                                                                   ; 21      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                              ; 21      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|rd_delay_vec[3]                                                                                                                                                                                                                              ; 20      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|rd_delay_vec[3]                                                                                                                                                                                                                              ; 20      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_fill_bit~1                                                                                                                                                                                                                                                                           ; 20      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                ; 20      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                 ; 20      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|Equal3~1                                                                                                                                                                                                                                                                    ; 20      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:sdcard_spi_spi_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                                                                            ; 20      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                      ; 20      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                   ; 20      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[15]                                                                                                                                                                                                                  ; 19      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_lpcm_od[15]                                                                                                                                                                                                                  ; 19      ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|Equal11~2                                                                                                                                                                                                                                                       ; 19      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                 ; 19      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                             ; 19      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                                             ; 19      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                  ; 19      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[0]                                                                                                                                                                                                                                                                          ; 19      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Equal5~0                                                                                                                                                                                                                                     ; 19      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[3]                                                                                                                                                                                                                                                                          ; 18      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|sr[19]~19                                                     ; 18      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_valid                                                                                                                                                                                                                                                                                 ; 18      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                ; 18      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                        ; 18      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                               ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|pwm_gen_en_oh                                                                                                                                                                                                                              ; 18      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                                                                                  ; 18      ;
; limbus_sys:limbus_sys_inst|altera_merlin_master_translator:cpu_data_master_translator|uav_read~0                                                                                                                                                                                                                                      ; 18      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|always5~0                                                                                                                                                                                                                                                                           ; 18      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|init_done                                                                                                                                                                                                                                                                           ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|bit_idx_f[0]                                                                                                                                                                                                                                      ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|bit_idx_f[1]                                                                                                                                                                                                                                      ; 18      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                                         ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[0]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[1]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[2]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[3]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[4]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[5]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[6]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[7]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[8]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[9]                                                                                                                                                                                                                                    ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[10]                                                                                                                                                                                                                                   ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[11]                                                                                                                                                                                                                                   ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[12]                                                                                                                                                                                                                                   ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[13]                                                                                                                                                                                                                                   ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[14]                                                                                                                                                                                                                                   ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_gen:pwm_gen_inst|pwm_cntr_f[15]                                                                                                                                                                                                                                   ; 18      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|rd_delay_vec[1]                                                                                                                                                                                                                            ; 17      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|always2~1                                                                                                                                                                                                                                        ; 17      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                         ; 17      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                 ; 17      ;
; limbus_sys:limbus_sys_inst|altera_merlin_master_translator:cpu_data_master_translator|uav_write~0                                                                                                                                                                                                                                     ; 17      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[1]                                                                                                                                                                                                                                          ; 17      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_read                                                                                                                                                                                                                                                                                  ; 17      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                   ; 17      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|pwm_line_no_f[3]                                                                                                                                                                                                                         ; 17      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                                                                         ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                          ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                              ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|sram_mm_addr_od[0]~3                                                                                                                                                                                                                             ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_lpcm_od[10]~0                                                                                                                                                                                                                ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[10]~0                                                                                                                                                                                                                ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|lb_rd_data_od[7]~0                                                                                                                                                                                                                               ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_addr_od[6]                                                                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_addr_od[5]                                                                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_addr_od[4]                                                                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_addr_od[3]                                                                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_addr_od[2]                                                                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_addr_od[1]                                                                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_addr_od[0]                                                                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|reg_code_sel_del_f[1]                                                                                                                                                                                                                      ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|pwm_ram_sel_del_f[1]                                                                                                                                                                                                                       ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[2]                                                                                                                                                                                                                       ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[2]                                                                                                                                                                                                                       ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_lb:sram_lb_inst|sram_data_f[13]~1                                                                                                                                                                                                                                ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                     ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                      ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[15]~1                                                                                                                                                                                                                               ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|data_f~5                                                                                                                                                                                                                                          ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_arb:sram_arb_inst|Mux20~1                                                                                                                                                                                                                                        ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_rsp_xbar_mux:rsp_xbar_mux|src_payload~7                                                                                                                                                                                                                                                         ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                                                          ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                                          ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|sr~17                                                         ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_src2_lo~0                                                                                                                                                                                                                                                                             ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                                ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|_~0                                                                                                                                                                     ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                     ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~23                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~22                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~21                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~20                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~19                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~18                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~17                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~16                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~15                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~13                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~11                                                                                                                                                                                                                              ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~9                                                                                                                                                                                                                               ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~7                                                                                                                                                                                                                               ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~5                                                                                                                                                                                                                               ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~3                                                                                                                                                                                                                               ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|Decoder0~1                                                                                                                                                                                                                               ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|always6~0                                                                                                                                                                                                                                                                 ; 16      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|pending                                                                                                                                                                                                                                                                             ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_WE_N~_Duplicate_1                                                                                                                                                                                                                       ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[9]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[10]                                                                                                                                                                           ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[11]                                                                                                                                                                           ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[12]                                                                                                                                                                           ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[13]                                                                                                                                                                           ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[14]                                                                                                                                                                           ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[15]                                                                                                                                                                           ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[1]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[2]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[3]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[4]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[5]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[6]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[7]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[8]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|q_b[0]                                                                                                                                                                            ; 16      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_lpcm_od[26]~2                                                                                                                                                                                                                ; 15      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[26]~2                                                                                                                                                                                                                ; 15      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                             ; 15      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                ; 15      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                        ; 15      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_br_cmp                                                                                                                                                                                                                                                                           ; 15      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                    ; 15      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_sysclk:the_limbus_sys_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                  ; 15      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                         ; 14      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[31]~25                                                                                                                                                                                                                                                                     ; 14      ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                    ; 14      ;
; limbus_sys:limbus_sys_inst|limbus_sys_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~8                                                                                                                                                                                                                                                 ; 14      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|_~4                                                                                                                                                                     ; 14      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:uart_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                              ; 14      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                                       ; 14      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[2]                                                                                                                                                                                                                                          ; 14      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                         ; 14      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_test_bench:the_limbus_sys_cpu_test_bench|d_write                                                                                                                                                                                                                         ; 14      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                   ; 14      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|lb_wr_valid_od~2                                                                                                                                                                                                                           ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.FFT_WAIT_S~0                                                                                                                                                                                                                    ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|Equal3~3                                                                                                                                                                                                                                                                    ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|fsm_pstate[3]                                                                                                                                                                                                                                  ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|fsm_pstate[4]                                                                                                                                                                                                                                  ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[4]                                                                                                                                                                                                                                                                          ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                                                          ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                 ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|do_load_shifter                                                                                                                                                                                                                     ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|limbus_sys_cpu_jtag_debug_module_tck:the_limbus_sys_cpu_jtag_debug_module_tck|sr[13]~13                                                     ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                                                          ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[3]                                                                                                                                                                                                                                          ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|Equal2~0                                                                                                                                                                                                                                ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_state.000                                                                                                                                                                                                                                                                         ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fsm_pstate~5                                                                                                                                                                                                                            ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fsm_pstate~4                                                                                                                                                                                                                            ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|entries[0]                                                                                                                                                                                              ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11~DATAOUT27 ; 13      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|entries[1]                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                  ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                              ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.FFT_WAIT_S~0                                                                                                                                                                                                                    ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|always4~0                                                                                                                                                                                                                                  ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.DECIMATE_S~0                                                                                                                                                                                                                    ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[2]~2                                                                                                                                                                                                                    ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[8]~2                                                                                                                                                                                                                    ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                                  ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                                                                                                                                  ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|dffpipe_ahe:rdaclr|dffe7a[0]                                                                                                                                                   ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|lb_rd_valid_od                                                                                                                                                                                                                                                    ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                                                          ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|Equal2~0                                                                                                                                                                                                                                                                                ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fsm_pstate.IDLE_S~0                                                                                                                                                                                                                     ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                            ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|Equal9~1                                                                                                                                                                                                                                                        ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc_drvr_en_f                                                                                                                                                                                                                           ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|fsm_pstate~4                                                                                                                                                                                                                                      ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_addr[2]~0                                                                                                                                                                                                                                                                         ; 12      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|transmitting                                                                                                                                                                                                                                                              ; 12      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|bit_idx_f[3]                                                                                                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                   ; 11      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|Equal0~2                                                                                                                                                                                                                            ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[2]~3                                                                                                                                                                                                                    ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[8]~3                                                                                                                                                                                                                    ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|always4~0                                                                                                                                                                                                                                  ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.IDLE_S~0                                                                                                                                                                                                                        ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.IDLE_S~0                                                                                                                                                                                                                        ; 11      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|do_start_rx                                                                                                                                                                                                                         ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[1]                                                                                                                                                                                                                       ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[1]                                                                                                                                                                                                                       ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|Mux0~3                                                                                                                                                                                                                                         ; 11      ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                     ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|Equal12~0                                                                                                                                                                                                                                      ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|fs_div_val_f[10]~0                                                                                                                                                                                                                      ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|rst_field_c~0                                                                                                                                                                                                                                  ; 11      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter~0                                                                                                                                                                                                                                 ; 11      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                 ; 11      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                              ; 11      ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                           ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[7]                                                                                                                                                                                                                                          ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[6]                                                                                                                                                                                                                                          ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[5]                                                                                                                                                                                                                                          ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[4]                                                                                                                                                                                                                                          ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|Equal4~4                                                                                                                                                                                                                                          ; 11      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                             ; 11      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                         ; 11      ;
; limbus_sys:limbus_sys_inst|altera_merlin_master_translator:cpu_data_master_translator|write_accepted                                                                                                                                                                                                                                  ; 11      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~1                                                                                                                                                                                                                     ; 11      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                                     ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|bclk_gen_vec[7]                                                                                                                                                                                                                         ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|fsm_pstate~5                                                                                                                                                                                                                                      ; 11      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                                   ; 11      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|f_pop                                                                                                                                                                                                                                                                               ; 11      ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_cntr_f[7]                                                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                          ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                          ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|transmitting~5                                                                                                                                                                                                                                                            ; 10      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fsm_pstate.DECIMATE_S~0                                                                                                                                                                                                                    ; 10      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[21]~6                                                                                                                                                                                                                   ; 10      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[23]~6                                                                                                                                                                                                                   ; 10      ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Equal4~0                                                                                                                                                                                                                                     ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]~0                                                                                                                                                                            ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|data_to_cpu[8]~2                                                                                                                                                                                                                                                          ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|got_new_char                                                                                                                                                                                                                        ; 10      ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|blk_fgyrus_rchnl_wr_en_oh~0                                                                                                                                                                                                                                       ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|cmpr_s16:rdempty_eq_comp|aneb_result_wire[0]~4                                 ; 10      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                              ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|always4~0                                                                                                                                                                                                                           ; 10      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                              ; 10      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                              ; 10      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                              ; 10      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|valid_wrreq~1                                                                                                                                                                  ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                 ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_jmp_direct                                                                                                                                                                                                                                                                       ; 10      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                              ; 10      ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[2]                                                                                                                                       ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[0]                                       ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[3]                                       ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[2]                                       ; 10      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:timer_1us_s1_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                                                                                                                                                ; 10      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:acortex_dc_fifo_in_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                     ; 10      ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:timer_1us_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                           ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                        ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_break                                                                                                                                                                                                                                                                            ; 10      ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][64]                                                                                                                                                                                                               ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_valid                                                                                                                                                                                                                                                                            ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|Equal133~0                                                                                                                                                                                                                                                                              ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_regs:the_limbus_sys_uart_0_regs|control_wr_strobe~0                                                                                                                                                                                                             ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                        ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                         ; 10      ;
; limbus_sys:limbus_sys_inst|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                                                                                   ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                                                         ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|limbus_sys_sdram_input_efifo_module:the_limbus_sys_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_addr[11]                                                                                                                                                                                                                                                                          ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                                           ; 10      ;
; limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~_Duplicate_1                                                                                                                                                                     ; 10      ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[12]                                                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                                          ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|write_strobe~2                                                                                                                                                                                                                                                              ; 9       ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~3                                                                                                                                                                                                                    ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|shift_reg[0]~11                                                                                                                                                                                                                                                           ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[3]                                                                                                                                                                                                                               ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|pst_vec_f[3]                                                                                                                                                                                                                               ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2cordic_ram_rd_en_oh                                                                                                                                                                                                                       ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2cordic_ram_rd_en_oh                                                                                                                                                                                                                       ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_en_oh                                                                                                                                                                                                                      ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|pst_vec_f[5]~1                                                                                                                                                                                                                                 ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|Equal1~0                                                                                                                                                                                                                                       ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                                                          ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                            ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[2]                                                                                                                                       ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|tx_wr_strobe_onset~1                                                                                                                                                                                                                ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|valid_wrreq~1                                                                  ; 9       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                              ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                                          ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                 ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[1]~1                                                                                                                                                                     ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[0]                                                                                                                                       ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[3]                                                                                                                                       ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[1]                                       ; 9       ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                  ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                              ; 9       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdcard_spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                           ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|blk_i2c_wr_en_oh                                                                                                                                                                                                                           ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                                                                          ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|ram_rd_delay_f[1]                                                                                                                                                                                                                        ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|shift_reg[0]~2                                                                                                                                                                                                                                                            ; 9       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                   ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|pwm_line_no_f[2]                                                                                                                                                                                                                         ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|pwm_line_no_f[1]                                                                                                                                                                                                                         ; 9       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|pwm_line_no_f[0]                                                                                                                                                                                                                         ; 9       ;
; limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                                          ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                              ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|i2c_prd_cntr_f~26                                                                                                                                                                                                                                 ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|clk_div_val_f[7]~2                                                                                                                                                                                                                                ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[5]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[6]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[8]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[11]                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[12]                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[13]                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[14]                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[15]                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[7]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|cordic_ram_rd_addr_od~7                                                                                                                                                                                                                    ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|hdr_ram_rd_addr_f[2]~1                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|blk_adc_lcap_wren_c                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_lb:acortex_lb_inst|blk_adc_rcap_wren_c                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|cordic_ram_rd_addr_od~7                                                                                                                                                                                                                    ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[4]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[3]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[0]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[9]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[1]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|Selector5~3                                                                                                                                                                                                                                    ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[10]                                                                                                                                                                                                                        ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2twiddle_ram_rd_en_oh                                                                                                                                                                                                                      ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_real_ram_rd_en_oh                                                                                                                                                                                                                     ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_im_ram_rd_en_oh                                                                                                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|lb_rd_data_od[5]~0                                                                                                                                                                                                                             ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2twiddle_ram_rd_en_oh                                                                                                                                                                                                                      ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_real_ram_rd_en_oh                                                                                                                                                                                                                     ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2fft_im_ram_rd_en_oh                                                                                                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[2]                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|reg_data_f[7]                                                                                                                                                                                                                                ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[3]                                                                                                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_lb:fgyrus_lb_inst|fgyrus_post_norm_od[3]                                                                                                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_en_oh                                                                                                                                                                                                                      ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|wdata[2]~0                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[2]                                                                                                                                       ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                   ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                            ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|fsm_pstate[2]                                                                                                                                                                                                                                  ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|fsm_pstate[0]                                                                                                                                                                                                                                  ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[0]                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[2]                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|data_f~12                                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|addr_f[7]~0                                                                                                                                                                                                                                       ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                   ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_byte0_data[5]~0                                                                                                                                                                                                                                                                   ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~1                                                                                                                                                                                                                                                 ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_ctrl_b_is_dst~1                                                                                                                                                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|wait_for_rsp_f~0                                                                                                                                                                                                                                          ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[3]                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[0]                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|rdcnt_addr_ena                                                                                                                                                                 ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|vcortex_lb:vcortex_lb_inst|Equal1~0                                                                                                                                                                                                                                   ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[1]                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[4]                                                                                                                                       ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[5]                                                                                                                                       ; 8       ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                    ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                               ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                                          ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|write_tx_holding                                                                                                                                                                                                                                                          ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                               ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|Equal4~4                                                                                                                                                                                                                                                        ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|control_wr_strobe                                                                                                                                                                                                                                                         ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|fsm_pstate.DATA_0_S~0                                                                                                                                                                                                                             ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|fsm_pstate~6                                                                                                                                                                                                                                      ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[0]                                                                                                                                                           ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[0]                                                                                                                                                           ; 8       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|word_cntr_f[2]                                                                                                                                                                                                                                 ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                            ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                            ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                            ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[8]                                                                                                                                                                                                                                                                         ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                                         ; 8       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                              ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_rd_addr_od[6]~25                                                                                                                                                                                                                   ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_rd_addr_od[3]~25                                                                                                                                                                                                                   ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_offset_f[6]~23                                                                                                                                                                                                                      ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_offset_f[6]~23                                                                                                                                                                                                                      ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|Selector0~9                                                                                                                                                                                                                                ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|Selector1~9                                                                                                                                                                                                                                ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|Add0~14                                                                                                                                                                                                                                    ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|Add0~14                                                                                                                                                                                                                                    ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[1]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[2]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[3]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[4]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[5]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[6]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_stage_no_f[6]~0                                                                                                                                                                                                                        ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[1]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[2]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[3]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[4]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[5]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[6]                                                                                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_stage_no_f[6]~0                                                                                                                                                                                                                        ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[6]~1                                                                                                                                                                                                                    ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|data_rdy_oh                                                                                                                                                                                                                        ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[1]~0                                                                                                                                                                                                                    ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|snap_strobe~0                                                                                                                                                                                                                                                               ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[31]~26                                                                                                                                                                                                                                                                     ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_rx:the_limbus_sys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                              ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|always0~1                                                                                                                                                                                                                                                                   ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|always0~0                                                                                                                                                                                                                                                                   ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[3]                                                                                                                                       ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[0]                                                                                                                                       ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|data_to_cpu[2]~0                                                                                                                                                                                                                                                          ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[1]                                       ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|rdcnt_addr_ena                                                                                                                                                                 ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                 ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|Equal3~2                                                                                                                                                                                                                                                                    ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_avalon_reg:the_limbus_sys_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                               ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[1]                                                                                                                                       ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[3]                                                                                                                                       ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[15]                                                                                                                                                                                                                                                                         ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[14]                                                                                                                                                                                                                                                                         ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[13]                                                                                                                                                                                                                                                                         ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[12]                                                                                                                                                                                                                                                                         ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                                                         ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                 ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_rsp_xbar_mux_001:rsp_xbar_mux_001|src_data[10]~13                                                                                                                                                                                                                                               ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|bclk_gen_vec[4]                                                                                                                                                                                                                         ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[5]                                                                                                                                       ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[4]                                                                                                                                       ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[1]                                                                                                                                       ; 7       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                ; 7       ;
; limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                                                                                                ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|Equal2~9                                                                                                                                                                                                                                                                                ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|Equal2~5                                                                                                                                                                                                                                                                                ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[5]                                       ; 7       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:acortex_dc_fifo_in_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                    ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|nack_detected_f                                                                                                                                                                                                                                   ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|Equal4~2                                                                                                                                                                                                                                                        ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                                                                                                                        ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                          ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|m_count[2]                                                                                                                                                                                                                                                                          ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_jtag_debug_module_wrapper:the_limbus_sys_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:limbus_sys_cpu_jtag_debug_module_phy|virtual_state_cdr                                                               ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|tx_holding_primed                                                                                                                                                                                                                                                         ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|bps_f                                                                                                                                                                                                                                   ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[9]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[10]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[11]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[12]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[13]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[14]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[15]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[1]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[2]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[3]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[4]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[5]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[6]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[7]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[8]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[0]                                                                                                                                                             ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[9]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[10]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[11]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[12]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[13]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[14]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[15]                                                                                                                                                          ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[1]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[2]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[3]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[4]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[5]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[6]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[7]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[8]                                                                                                                                                           ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[0]                                                                                                                                                             ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|word_cntr_f[0]                                                                                                                                                                                                                                 ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|word_cntr_f[1]                                                                                                                                                                                                                                 ; 7       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|bit_idx_f[2]                                                                                                                                                                                                                                      ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[10]                                                                                                                                                                                                                                                                        ; 7       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[20]                                                                                                                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                                                          ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                    ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|Equal4~6                                                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[28]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[27]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[29]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[30]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[31]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[25]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[26]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[16]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[17]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[19]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[20]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[21]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[22]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[23]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[24]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|lb2ram_wr_data_od[18]                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|WideNor0                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|divider_rad4:div_rad4_inst|WideNor0                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[0]                                                                                                                                                                                                                           ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_cntr_f[0]                                                                                                                                                                                                                           ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|i2c_master:i2c_inst|Selector11~0                                                                                                                                                                                                                                      ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|lb_rd_data_od[5]~1                                                                                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Equal5~4                                                                                                                                                                                                                                     ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[29]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[29]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[21]~5                                                                                                                                                                                                                   ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_res_wr_data_od[23]~5                                                                                                                                                                                                                   ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[28]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[24]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[28]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[24]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[30]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[30]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[27]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[27]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[23]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[23]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|Add4~9                                                                                                                                                                                                                                     ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_stage_no_f[6]                                                                                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_im_en_oh                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|Add4~9                                                                                                                                                                                                                                     ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_stage_no_f[6]                                                                                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_im_en_oh                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|data_rdy_oh                                                                                                                                                                                                                        ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[20]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[20]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[15]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[19]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[15]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[19]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[12]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[12]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[16]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[21]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[25]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[16]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[21]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[25]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[13]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[13]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[17]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[22]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[26]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[17]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[22]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[26]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[14]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[18]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[14]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[18]                                                                                                                                                                                                                ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|blk_vcortex_rd_en_oh~0                                                                                                                                                                                                                                            ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|rdcnt_addr_ena                                                                 ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                    ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_perf_cntr:perf_cntr|global_enable                                                                                                                                                                                                                                                               ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[5]                                                                                                                                       ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[4]                                                                                                                                       ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[1]                                                                                                                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[0]                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[2]                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[4]                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                         ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|period_l_wr_strobe~3                                                                                                                                                                                                                                                            ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                     ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[14]                                                                                                                                                                                                                                 ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[13]                                                                                                                                                                                                                                 ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[12]                                                                                                                                                                                                                                 ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[11]                                                                                                                                                                                                                                 ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[10]                                                                                                                                                                                                                                 ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[8]                                                                                                                                                                                                                                  ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[9]                                                                                                                                                                                                                                  ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[5]                                                                                                                                                                                                                                  ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|fsm_pstate[1]                                                                                                                                                                                                                                  ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[1]                                                                                                                                                                                                                                  ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[5]                                                                                                                                       ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[4]                                                                                                                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_dst_regnum[3]~0                                                                                                                                                                                                                                                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_uart_0:uart_0|limbus_sys_uart_0_tx:the_limbus_sys_uart_0_tx|tx_ready                                                                                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_refresh:pwm_refresh_inst|addr_cntr_en_f                                                                                                                                                                                                                           ; 6       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~8                                                                                                                                                                                                            ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|parity11                                            ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|Equal0~0                                                                                                                                                              ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|D_ctrl_retaddr~0                                                                                                                                                                                                                                                                        ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_valid                                                                                                                                                                                                                                                                                 ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[8]                                                                                                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[9]                                                                                                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[10]                                                                                                                                                                                                                                         ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|lb_wr_data_od[15]                                                                                                                                                                                                                                         ; 6       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                           ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[4]                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[7]                                       ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_5fc:wrptr_gp|counter13a[6]                                       ; 6       ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:timer_1us_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                                                           ; 6       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                            ; 6       ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                               ; 6       ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                               ; 6       ;
; limbus_sys:limbus_sys_inst|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                         ; 6       ;
; limbus_sys:limbus_sys_inst|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~2                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_ff_cntrlr:sram_ff_cntrlr_inst|sram_empty_oh                                                                                                                                                                                                                      ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_addr_router_001:addr_router_001|src_channel[10]~3                                                                                                                                                                                                                                               ; 6       ;
; limbus_sys:limbus_sys_inst|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                                                                             ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|i_read                                                                                                                                                                                                                                                                                  ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|always11~0                                                                                                                                                                                                                                                                ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|state[4]                                                                                                                                                                                                                                                                  ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|state[0]                                                                                                                                                                                                                                                                  ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|pending~4                                                                                                                                                                                                                                                                           ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|ram_wptr_f[6]                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|ram_wptr_f[5]                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|ram_wptr_f[4]                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|ram_wptr_f[3]                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|ram_wptr_f[2]                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|ram_wptr_f[1]                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|ram_wptr_f[0]                                                                                                                                                                                                                    ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[16]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[17]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[18]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[19]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[20]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[21]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[22]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[23]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[24]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[25]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[26]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[27]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[28]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[29]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[30]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[9]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[10]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[11]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[12]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[13]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[14]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[15]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[16]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[17]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[18]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[19]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[20]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[21]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[22]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[23]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[24]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[25]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[26]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[27]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[28]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[29]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[30]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[1]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[2]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[3]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[4]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[5]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[6]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[7]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[8]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[16]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[17]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[18]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[19]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[20]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[21]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[22]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[23]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[24]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[25]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[26]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[27]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[28]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[29]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[30]                                                                                                                                                          ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[9]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[10]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[11]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[12]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[13]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[14]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[15]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[16]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[17]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[18]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[19]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[20]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[21]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[22]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[23]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[24]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[25]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[26]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[27]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[28]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[29]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[30]                                                                                                                                                            ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[1]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[2]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[3]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[4]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[5]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[6]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[7]                                                                                                                                                             ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|q_b[8]                                                                                                                                                             ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                         ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|word_cntr_f[4]                                                                                                                                                                                                                                 ; 6       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|word_cntr_f[3]                                                                                                                                                                                                                                 ; 6       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_alu_result[13]                                                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~7                                                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                              ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                         ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                         ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                         ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                         ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                               ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_lb:fgyrus_lb_inst|Equal4~1                                                                                                                                                                                                                                     ; 5       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|lb_rd_data_od[5]~2                                                                                                                                                                                                                             ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|Selector13~2                                                                                                                                                                                                                                   ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|blk_fgyrus_rchnl_rd_en_oh~0                                                                                                                                                                                                                                       ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|syn_cortex_lb:syn_cortex_lb_inst|blk_fgyrus_lchnl_rd_en_oh~1                                                                                                                                                                                                                                       ; 5       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[31]                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[31]                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|Selector0~5                                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[11]                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[11]                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[8]                                                                                                                                                                                                                 ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[8]                                                                                                                                                                                                                 ; 5       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|data_to_cpu[13]~3                                                                                                                                                                                                                                                         ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[6]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[5]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[4]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[3]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[2]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[1]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[0]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[10]                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[9]                                                                                                                                                                                                                 ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[6]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[5]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[4]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[3]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[2]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[1]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_addr_od[0]                                                                                                                                                                                                                      ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[10]                                                                                                                                                                                                                ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|fft_ram_wr_real_data_od[9]                                                                                                                                                                                                                 ; 5       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[3]                                       ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_acortex_dc_fifo:acortex_dc_fifo|limbus_sys_acortex_dc_fifo_dcfifo_with_controls:the_dcfifo_with_controls|limbus_sys_acortex_dc_fifo_dual_clock_fifo:the_dcfifo|dcfifo:dual_clock_fifo|dcfifo_bpk1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[5]                                       ; 5       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_sdcard_spi:sdcard_spi|ROE                                                                                                                                                                                                                                                                       ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_timer_1us:timer_1us|control_wr_strobe                                                                                                                                                                                                                                                           ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[7]                                                                                                                                                                                                                                  ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[6]                                                                                                                                                                                                                                  ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[3]                                                                                                                                                                                                                                  ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[4]                                                                                                                                                                                                                                  ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[2]                                                                                                                                                                                                                                  ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|readdata[0]                                                                                                                                                                                                                                  ; 5       ;
; limbus_sys:limbus_sys_inst|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:limbus_sys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                    ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_avalon_reg:the_limbus_sys_cpu_nios2_avalon_reg|Equal0~2                                                                                                                                                      ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                                                                                                          ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_fill_bit~0                                                                                                                                                                                                                                                                           ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|R_ctrl_ld_signed                                                                                                                                                                                                                                                                        ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|E_control_rd_data[2]~0                                                                                                                                                                                                                                                                  ; 5       ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                         ; 5       ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|tggl_f[0]                                                                                                                                                                                                                                      ; 5       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+--------------------------+
; Name                                                                                                                                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                        ; Location                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+--------------------------+
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_ocimem:the_limbus_sys_cpu_nios2_ocimem|limbus_sys_cpu_ociram_lpm_dram_bdp_component_module:limbus_sys_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6682:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; limbus_sys_cpu_ociram_default_contents.mif ; M4K_X17_Y7, M4K_X17_Y6   ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_a_module:limbus_sys_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_pbg1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; limbus_sys_cpu_rf_ram_a.mif                ; M4K_X17_Y4               ;
; limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_register_bank_b_module:limbus_sys_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_qbg1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; limbus_sys_cpu_rf_ram_b.mif                ; M4K_X17_Y5               ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_r:the_limbus_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M4K_X17_Y10              ;
; limbus_sys:limbus_sys_inst|limbus_sys_jtag_uart:jtag_uart|limbus_sys_jtag_uart_scfifo_w:the_limbus_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                       ; M4K_X17_Y15              ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_0|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y22              ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_lbffr_inst|pcm_sample_ram:pcm_ram_1|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y21              ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_0|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y13              ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex2fgyrus_bffr:ac2fg_rbffr_inst|pcm_sample_ram:pcm_ram_1|altsyncram:altsyncram_component|altsyncram_cck1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y12              ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_lcap_ram_inst|altsyncram:altsyncram_component|altsyncram_5vt1:auto_generated|ALTSYNCRAM                                                                                                                                                              ; M4K  ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 256                         ; 16                          ; 4096                ; 1    ; ../rtl/altera/adc_cap_ram.mif              ; M4K_X41_Y6               ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|adc_cap_ram:adc_rcap_ram_inst|altsyncram:altsyncram_component|altsyncram_5vt1:auto_generated|ALTSYNCRAM                                                                                                                                                              ; M4K  ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 256                         ; 16                          ; 4096                ; 1    ; ../rtl/altera/adc_cap_ram.mif              ; M4K_X41_Y7               ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_lchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|altsyncram_p8a1:FIFOram|ALTSYNCRAM                                                                                                                                     ; M4K  ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                                       ; M4K_X17_Y9, M4K_X17_Y8   ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|pcm_fifo:pcm_ff_rchnl|scfifo:scfifo_component|scfifo_uj81:auto_generated|a_dpfifo_5q81:dpfifo|altsyncram_p8a1:FIFOram|ALTSYNCRAM                                                                                                                                     ; M4K  ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None                                       ; M4K_X41_Y9, M4K_X41_Y8   ;
; syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wav_prsr:wav_prsr_inst|wav_hdr_ram:wav_hdr_ram_inst|altsyncram:altsyncram_component|altsyncram_u8q1:auto_generated|ALTSYNCRAM                                                                                                                                        ; M4K  ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y5               ;
; syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_lchnl_inst|altsyncram:altsyncram_component|altsyncram_uvp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                      ; M4K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; ../rtl/altera/fft_res_ram.mif              ; M4K_X17_Y18              ;
; syn_cortex_top:syn_cortex_top_inst|fft_res_ram:fft_res_ram_rchnl_inst|altsyncram:altsyncram_component|altsyncram_uvp1:auto_generated|ALTSYNCRAM                                                                                                                                                                                      ; M4K  ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; ../rtl/altera/fft_res_ram.mif              ; M4K_X17_Y14              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component|altsyncram_r0o1:auto_generated|altsyncram_6sv1:altsyncram1|ALTSYNCRAM                                                                                                                                     ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; ../rtl/altera/cordic_ram.mif               ; M4K_X41_Y19              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y23              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y20              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|twiddle_ram:twiddle_ram_inst|altsyncram:altsyncram_component|altsyncram_q4s1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; ../rtl/altera/twiddle_ram.mif              ; M4K_X41_Y18              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|cordic_ram:cordic_ram_inst|altsyncram:altsyncram_component|altsyncram_r0o1:auto_generated|altsyncram_6sv1:altsyncram1|ALTSYNCRAM                                                                                                                                     ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; ../rtl/altera/cordic_ram.mif               ; M4K_X41_Y16              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_im_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|ALTSYNCRAM                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y15              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fft_cache_ram:fft_cache_real_ram_inst|altsyncram:altsyncram_component|altsyncram_sco1:auto_generated|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X41_Y14              ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|twiddle_ram:twiddle_ram_inst|altsyncram:altsyncram_component|altsyncram_q4s1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; ../rtl/altera/twiddle_ram.mif              ; M4K_X41_Y17              ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_32w_128d:rsp_ff_inst|dcfifo:dcfifo_component|dcfifo_lqn1:auto_generated|altsyncram_7ku:fifo_ram|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                                       ; M4K_X17_Y16              ;
; syn_cortex_top:syn_cortex_top_inst|syn_lb_cdc_bridge:syn_lb_cdc_bridge_inst|ff_96w_128d:xtn_ff_inst|dcfifo:dcfifo_component|dcfifo_bon1:auto_generated|altsyncram_rku:fifo_ram|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 96           ; 128          ; 96           ; yes                    ; no                      ; yes                    ; no                      ; 12288 ; 128                         ; 49                          ; 128                         ; 49                          ; 6272                ; 2    ; None                                       ; M4K_X17_Y12, M4K_X17_Y13 ;
; syn_cortex_top:syn_cortex_top_inst|vcortex_top:vcortex_top_inst|pwm_ram:pwm_ram_inst|altsyncram:altsyncram_component|altsyncram_1b72:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; M4K  ; True Dual Port   ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 256   ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None                                       ; M4K_X41_Y11              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 16          ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 16          ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 32          ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 8           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y20_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y18_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y10_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y8_N0  ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y9_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add1|mult_add_hh42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y7_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y24_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y22_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y14_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_out11     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_sna1:right_mult|mac_mult10 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y23_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y21_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult2|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_out9       ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|butterfly_wing:butterfly_wing_inst|complex_mult:complex_mult_inst|complex_mult_altmult_complex_eip:complex_mult_altmult_complex_eip_component|altmult_add:mult_add2|mult_add_gg42:auto_generated|ded_mult_7f51:ded_mult1|ded_mult_lga1:left_mult|mac_mult8   ;                            ; DSPMULT_X28_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 14,821 / 54,004 ( 27 % ) ;
; C16 interconnects          ; 84 / 2,100 ( 4 % )       ;
; C4 interconnects           ; 6,852 / 36,000 ( 19 % )  ;
; Direct links               ; 2,814 / 54,004 ( 5 % )   ;
; Global clocks              ; 10 / 16 ( 63 % )         ;
; Local interconnects        ; 4,248 / 18,752 ( 23 % )  ;
; R24 interconnects          ; 186 / 1,900 ( 10 % )     ;
; R4 interconnects           ; 9,285 / 46,920 ( 20 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.48) ; Number of LABs  (Total = 719) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 28                            ;
; 2                                           ; 11                            ;
; 3                                           ; 11                            ;
; 4                                           ; 9                             ;
; 5                                           ; 3                             ;
; 6                                           ; 10                            ;
; 7                                           ; 11                            ;
; 8                                           ; 12                            ;
; 9                                           ; 18                            ;
; 10                                          ; 18                            ;
; 11                                          ; 19                            ;
; 12                                          ; 29                            ;
; 13                                          ; 32                            ;
; 14                                          ; 36                            ;
; 15                                          ; 48                            ;
; 16                                          ; 424                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.42) ; Number of LABs  (Total = 719) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 591                           ;
; 1 Clock                            ; 627                           ;
; 1 Clock enable                     ; 290                           ;
; 1 Sync. clear                      ; 63                            ;
; 1 Sync. load                       ; 59                            ;
; 2 Async. clears                    ; 21                            ;
; 2 Clock enables                    ; 69                            ;
; 2 Clocks                           ; 20                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.08) ; Number of LABs  (Total = 719) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 28                            ;
; 2                                            ; 20                            ;
; 3                                            ; 1                             ;
; 4                                            ; 9                             ;
; 5                                            ; 3                             ;
; 6                                            ; 9                             ;
; 7                                            ; 6                             ;
; 8                                            ; 8                             ;
; 9                                            ; 6                             ;
; 10                                           ; 10                            ;
; 11                                           ; 6                             ;
; 12                                           ; 8                             ;
; 13                                           ; 16                            ;
; 14                                           ; 14                            ;
; 15                                           ; 12                            ;
; 16                                           ; 34                            ;
; 17                                           ; 20                            ;
; 18                                           ; 22                            ;
; 19                                           ; 23                            ;
; 20                                           ; 41                            ;
; 21                                           ; 28                            ;
; 22                                           ; 42                            ;
; 23                                           ; 29                            ;
; 24                                           ; 39                            ;
; 25                                           ; 23                            ;
; 26                                           ; 35                            ;
; 27                                           ; 37                            ;
; 28                                           ; 28                            ;
; 29                                           ; 22                            ;
; 30                                           ; 23                            ;
; 31                                           ; 18                            ;
; 32                                           ; 99                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.99) ; Number of LABs  (Total = 719) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 56                            ;
; 2                                               ; 24                            ;
; 3                                               ; 27                            ;
; 4                                               ; 24                            ;
; 5                                               ; 25                            ;
; 6                                               ; 38                            ;
; 7                                               ; 38                            ;
; 8                                               ; 43                            ;
; 9                                               ; 59                            ;
; 10                                              ; 44                            ;
; 11                                              ; 38                            ;
; 12                                              ; 36                            ;
; 13                                              ; 36                            ;
; 14                                              ; 29                            ;
; 15                                              ; 37                            ;
; 16                                              ; 149                           ;
; 17                                              ; 9                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.96) ; Number of LABs  (Total = 719) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 19                            ;
; 4                                            ; 24                            ;
; 5                                            ; 25                            ;
; 6                                            ; 18                            ;
; 7                                            ; 15                            ;
; 8                                            ; 21                            ;
; 9                                            ; 10                            ;
; 10                                           ; 16                            ;
; 11                                           ; 20                            ;
; 12                                           ; 24                            ;
; 13                                           ; 20                            ;
; 14                                           ; 13                            ;
; 15                                           ; 32                            ;
; 16                                           ; 23                            ;
; 17                                           ; 24                            ;
; 18                                           ; 22                            ;
; 19                                           ; 50                            ;
; 20                                           ; 27                            ;
; 21                                           ; 18                            ;
; 22                                           ; 20                            ;
; 23                                           ; 20                            ;
; 24                                           ; 18                            ;
; 25                                           ; 11                            ;
; 26                                           ; 20                            ;
; 27                                           ; 24                            ;
; 28                                           ; 29                            ;
; 29                                           ; 18                            ;
; 30                                           ; 24                            ;
; 31                                           ; 33                            ;
; 32                                           ; 53                            ;
; 33                                           ; 7                             ;
; 34                                           ; 0                             ;
; 35                                           ; 9                             ;
; 36                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition
    Info: Processing started: Sun Dec 16 01:40:26 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off syn_fpga_top -c syn_fpga_top
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "syn_fpga_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk2 port
Info (15535): Implemented PLL "mclk_pll:mclk_pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 25, clock division of 54, and phase shift of 0 degrees (0 ps) for mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 25, clock division of 48, and phase shift of 0 degrees (0 ps) for mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 25, clock division of 32, and phase shift of 0 degrees (0 ps) for mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk2 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176549): Two registers, "syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_lpcm_od[0]" and "syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[0]", will not be used to create a differential port connection between the non-LVDS I/O pin "AUD_ADCDAT" and its complement pin
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_bon1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_jd9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_id9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_bpk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_hd9:dffpipe20|dffe21a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_gd9:dffpipe16|dffe17a* 
    Info (332165): Entity dcfifo_lqn1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ld9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_kd9:dffpipe6|dffe7a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332173): Ignored filter: *ws_dgrp|dffpipe_ld9:dffpipe9|dffe10a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332048): Ignored set_false_path: Argument <to> is not an object ID
Info (332104): Reading SDC File: 'syn_fpga_top.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   90.000 mclk_pll_inst|altpll_component|pll|clk[0]
    Info (332111):   80.000 mclk_pll_inst|altpll_component|pll|clk[1]
    Info (332111):   53.333 mclk_pll_inst|altpll_component|pll|clk[2]
    Info (332111):   41.667 pin_clock_24
    Info (332111):   20.000 pin_clock_50
    Info (332111):   20.000 syn_sys_pll_inst|altpll_component|pll|clk[0]
    Info (332111):   10.000 syn_sys_pll_inst|altpll_component|pll|clk[1]
    Info (332111):   10.000 syn_sys_pll_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node mclk_pll:mclk_pll_inst|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node syn_sys_pll:syn_sys_pll_inst|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node limbus_sys:limbus_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|active_rnw~3
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|active_cs_n~1
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|W_rf_wren
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_refs[0]
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_refs[2]
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_sdram:sdram|i_refs[1]
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_oci_debug:the_limbus_sys_cpu_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node limbus_sys:limbus_sys_inst|limbus_sys_cpu:cpu|limbus_sys_cpu_nios2_oci:the_limbus_sys_cpu_nios2_oci|limbus_sys_cpu_nios2_oci_debug:the_limbus_sys_cpu_nios2_oci_debug|resetlatch~0
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_lchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_real_is_zero_3d
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|fgyrus_top:fgyrus_rchnl_inst|fgyrus_fsm:fgyrus_fsm_inst|sample_real_is_zero_3d
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|acortex_rst_l_f 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~0
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~1
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~2
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~3
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~4
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~5
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~6
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~7
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~8
        Info (176357): Destination node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|sram_drvr:sram_drvr_inst|SRAM_ADDR~9
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Warning (176225): Can't pack node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[0] to I/O pin
    Warning (176227): Can't pack node syn_cortex_top:syn_cortex_top_inst|acortex_top:acortex_top_inst|wm8731_drvr_dac:dac_drvr_inst|adc2fgyrus_rpcm_od[0] and I/O node AUD_ADCDAT -- no registers available for I/O cell
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Input Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176218): Packed 135 registers into blocks of type I/O
    Extra Info (176220): Created 42 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:34
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:55
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:39
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:01:12
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 134 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Sun Dec 16 01:45:28 2012
    Info: Elapsed time: 00:05:02
    Info: Total CPU time (on all processors): 00:04:41


