---
title: "[베릴로그 HDL] 07. 행위 수준 모델링"
date: 2025-03-20 01:18:00 +09:00
categories: [Verilog, 베릴로그공부]
tags:
  [
    verilog,
    systemverilog,
    Vivado,
    Vitis
  ]
---

# 7. 행위 수준 모델링


## 7.1. 구조적 프로시저
✅ Verilog에서 구조적 프로시저(Structured Procedures)란?

구조적 프로시저(Structural Procedure)는 Verilog 또는 **하드웨어 설계에서 하드웨어 구조를 명시적으로 설명하는 방식**을 의미합니다.

Verilog에서 **구조적 프로시저(Structured Procedures)**는 **행동적 모델링**에서 사용되는 **절차적 블록**을 정의하는 방법입니다.

이는 시뮬레이션의 흐름을 제어하고, 반복적인 동작을 모델링하는 데 사용됩니다. 주요 프로시저로는 **initial**과 **always**가 있습니다.

#### 📌 1. initial 프로시저

- **기능**:
    - 시뮬레이션 시작 시 **한 번만 실행**됩니다.
    - 주로 변수 초기화, 입력 신호 생성 등에 사용됩니다.

- **예시**:

```verilog
module InitialExample;
    reg [7:0] data;

    initial begin
        data = 8'b10101010; // 초기값 설정
        $display("Initial Data = %b", data);
    end
endmodule
```
✔ 설명:

- `initial` 블록은 시뮬레이션 시작 시 한 번 실행되어 `data`에 초기값을 설정합니다.

#### 📌 2. always 프로시저

- **기능**:
    - 시뮬레이션 시작 후 반복적으로 실행됩니다.
    - 주로 타이밍 제어와 함께 사용하여 반복적인 동작을 모델링합니다.

예시:

```verilog
module AlwaysExample;
    reg [7:0] counter;

    always @(posedge clk) begin
        counter = counter + 1; // 클럭 상승 엣지에서 카운터 증가
    end

    initial begin
        $monitor("Counter = %d", counter);
    end
endmodule
```

✔ 설명:

- `always` 블록은 클럭 상승 엣지에서 카운터를 증가시킵니다.

- `initial` 블록은 카운터의 값을 모니터링합니다.


### 7.1.1. initial 구문
✅ Verilog에서 initial 구문이란?

Verilog의 initial 구문은 시뮬레이션 시작 시 한 번만 실행되는 절차적 블록입니다. 

이는 주로 `변수 초기화, 시뮬레이션 환경 설정, 테스트 벤치 작성`에 사용됩니다.

#### 📌 initial 구문의 특징

1. 시작 및 실행

    - `initial` 블록은 시뮬레이션 시작 시 시간 0에서 시작합니다.

    - 시뮬레이션 동안 한 번만 수행되고, 다시는 수행되지 않습니다.

2. 독립적 실행

    - 여러 개의 `initial` 블록이 있을 경우, 각 블록은 시간 0에서 동시에 시작하고, 다른 블록과 상관없이 독립적으로 수행을 마칩니다.

3. 문장 묶음

    - 여러 개의 행위 수준 문장은 반드시 `begin`과 `end` 키워드로 묶어야 합니다.

#### 📌 initial 구문의 사용 목적

1. 변수 초기화

    - 변수를 선언할 때 초기값을 설정할 수 있습니다.

    ```verilog
    reg clock; // 변수 정의
    initial clock = 0; // 값을 0으로 설정
    // 또는 변수 선언 시 초기화
    reg clock = 0;
    ```

2. 시뮬레이션 환경 설정

    - 시뮬레이션 환경을 설정하는 데 사용됩니다.

3. 테스트 벤치

    - 테스트 벤치에서 입력 신호를 생성하거나 모니터링하는 데 사용됩니다.


#### 📌 initial 구문 사용 예제

예제 1: 변수 초기화

```verilog
module InitialExample;
    reg [7:0] data;

    initial begin
        data = 8'b10101010; // 초기값 설정
        $display("Initial Data = %b", data);
    end
endmodule
```

✔ 설명:

- `initial` 블록은 시뮬레이션 시작 시 한 번 실행되어 `data`에 초기값을 설정합니다.

예제 2: 시뮬레이션 환경 설정

```verilog
module SimulationSetup;
    reg clk;

    initial begin
        clk = 0; // 클럭 초기화
        forever #5 clk = ~clk; // 클럭 생성
    end
endmodule
```

✔ 설명:

- `initial` 블록에서 클럭을 초기화하고, 클럭 신호를 생성합니다.

예제 3: 테스트 벤치

```verilog
module TestBench;
    reg [7:0] input_data;

    initial begin
        input_data = 8'b00000000; // 입력 데이터 초기화
        #10 input_data = 8'b11111111; // 입력 데이터 변경
        #10 $finish; // 시뮬레이션 종료
    end
endmodule
```

✔ 설명:

- `initial` 블록에서 입력 데이터를 초기화하고, 일정 시간 후에 변경합니다


### 7.1.2. always 구문  
✅ Verilog에서 always 구문이란?

Verilog의 `always` 구문은 시뮬레이션 시작 시 시간 0에서 시작하여, 내부의 문장을 **루프 형식으로 연속 수행**하는 절차적 블록입니다. 

이는 주로 **타이밍 제어, 상태 머신 구현**, 그리고 **연속 할당**에 사용됩니다.

#### 📌 always 구문의 특징

1. 시작 및 실행

    - always 블록은 시뮬레이션 시작 시 시간 0에서 시작합니다.

    - 내부의 문장을 루프 형식으로 연속적으로 수행합니다.

2. 트리거링

    - always 블록은 특정 이벤트나 클럭 신호에 의해 트리거되어 실행됩니다.

#### 📌 always 구문의 사용 목적

1. 타이밍 제어

    - 클럭 신호나 이벤트에 의해 트리거되어 실행됩니다.

    - 예를 들어, 클럭 상승 엣지에서 특정 동작을 수행하는 데 사용됩니다.
        ```verilog
        always @(posedge clk) begin
            // 클럭 상승 엣지에서 수행할 동작
        end
        ```

2. 상태 머신 구현

    - 상태 머신의 상태 전이를 모델링하는 데 사용됩니다.

    - 예를 들어, 현재 상태와 입력에 따라 다음 상태를 결정하는 데 사용됩니다.

        ```verilog
        always @(posedge clk) begin
            case(current_state)
                STATE_A: begin
                    // 상태 A에서 다음 상태로 전이
                end
                STATE_B: begin
                    // 상태 B에서 다음 상태로 전이
                end
            endcase
        end
        ```

3. 연속 할당

    - `assign` 문 대신 `always` 블록을 사용하여 **연속 할당을 수행할 수 있습니다.**

    - 예를 들어, 특정 조건에 따라 신호를 연속적으로 업데이트하는 데 사용됩니다.

        ```verilog
        always @(a or b) begin
            out = a + b; // a 또는 b가 변경될 때 out을 업데이트함
        end
        ```

#### 📌 always 구문 사용 예제

**예제 1: 타이밍 제어**

```verilog
module TimingControl;
    reg [7:0] counter;
    reg clk;

    initial begin
        clk = 0;
        forever #5 clk = ~clk; // 클럭 생성
    end

    always @(posedge clk) begin
        counter = counter + 1; // 클럭 상승 엣지에서 카운터 증가
    end

    initial begin
        $monitor("Counter = %d", counter);
    end
endmodule
```
✔ 설명:

- always 블록은 클럭 상승 엣지에서 카운터를 증가시킵니다.


**예제 2: 상태 머신 구현**

```verilog
module StateMachine;
    reg [1:0] current_state;
    reg [1:0] next_state;
    reg input_signal;

    always @(posedge clk) begin
        case(current_state)
            2'b00: begin
                if (input_signal) begin
                    next_state = 2'b01;
                end else begin
                    next_state = 2'b00;
                end
            end
            2'b01: begin
                next_state = 2'b10;
            end
            default: next_state = 2'b00;
        endcase
        current_state = next_state;
    end

    initial begin
        $monitor("Current State = %b", current_state);
    end
endmodule
```

✔ 설명:

- always 블록은 현재 상태와 입력 신호에 따라 다음 상태를 결정합니다.

**예제 3: 연속 할당**

```verilog
module ContinuousAssignment;
    reg [7:0] a;
    reg [7:0] b;
    reg [7:0] out;

    always @(a or b) begin
        out = a + b; // a 또는 b가 변경될 때 out을 업데이트함
    end

    initial begin
        $monitor("a = %d, b = %d -> out = %d", a, b, out);
    end
endmodule
```

✔ 설명:

- always 블록은 a 또는 b가 변경될 때 out을 업데이트합니다.






### 7.2. 절차적 할당
Verilog에서 **절차적 할당(Procedural Assignment)**은 절차적 블록 내에서 변수에 값을 할당하는 방법입니다. 

이는 **initial**이나 **always** 블록에서 사용되며, `reg`, `integer`, `real`, 또는 `time` 변수의 값을 갱신합니다.

변수에 할당된 값은 절차적 할당 방법으로 다른 값이 갱신되기 전까지 변치않고 유지된다.

#### 📌 절차적 할당의 특징

1. 변수 타입

    - 절차적 할당은 `reg`, `integer`, `real`, 또는 `time` 변수에만 사용할 수 있습니다.

2. 할당 연산자

    - 블로킹 할당: `=`는 즉시 값을 할당하며, 주로 `initial` 블록에서 사용됩니다.

    - 논블로킹 할당: `<=`는 이벤트 큐에 등록되어 이벤트 발생 시 값을 할당하며, 주로 `always` 블록에서 사용됩니다.

3. 할당 순서

    - 절차적 블록 내에서 할당 순서가 중요할 수 있습니다.

    - 순서에 따라 변수의 값이 달라질 수 있습니다.

#### 📌 절차적 할당 사용 예제

**예제 1: 블로킹 할당 (initial 블록)**

```verilog
module ImmediateAssignmentExample;
    reg [7:0] data;

    initial begin
        data = 8'b10101010; // 즉시 할당
        $display("Initial Data = %b", data);
    end
endmodule
```
✔ 설명:

- `initial` 블록에서 즉시 할당을 사용하여 `data`에 초기값을 설정합니다.

**예제 2: 논블로킹 할당 (always 블록)**

```verilog
module NonBlockingAssignmentExample;
    reg [7:0] counter;
    reg clk;

    initial begin
        clk = 0;
        forever #5 clk = ~clk; // 클럭 생성
    end

    always @(posedge clk) begin
        counter <= counter + 1; // 비동기 할당
    end

    initial begin
        $monitor("Counter = %d", counter);
    end
endmodule

```

✔ 설명:

- `always` 블록에서 비동기 할당을 사용하여 클럭 상승 엣지에서 카운터를 증가시킵니다.


### 7.2.1. 블로킹 문장
✅ Verilog에서 블로킹 문장(Blocking Statement)이란?

Verilog의 **블로킹 문장**은 **절차적 블록 내에서 즉시 실행되는 문장**으로, 할당 연산자 `=`를 사용하여 변수에 값을 즉시 할당합니다.

이는 주로 `initial` 블록이나 `always` 블록에서 사용되며, `reg` 타입의 변수에만 적용됩니다.

#### 📌 블로킹 문장의 특징

1. 즉시 실행

    - 블로킹 문장은 즉시 실행되며, 할당 연산자 `=`를 사용하여 변수에 값을 즉시 할당합니다.

2. 순차적 실행

    - 절차적 블록 내에서 **순차적으로 실행**됩니다.

    - 각 문장이 이전 문장이 완료된 후에 실행됩니다.

#### 📌 블로킹 문장의 주의사항

1. 변수 타입 제한

    - 블로킹 문장은 `reg` 타입의 변수에만 사용할 수 있습니다.

2. 할당 순서 중요성

    - 절차적 블록 내에서 할당 순서가 중요할 수 있습니다.

    - 순서에 따라 변수의 값이 달라질 수 있습니다.

#### 📌 블로킹 문장 사용 예제

예제 1: initial 블록에서 블로킹 문장 사용

```verilog
module BlockingExample;
    reg [7:0] data;

    initial begin
        data = 8'b10101010; // 즉시 할당
        $display("Initial Data = %b", data);
    end
endmodule
```

✔ 설명:

- `initial` 블록에서 블로킹 문장을 사용하여 `data`에 초기값을 즉시 할당합니다.

예제 2: always 블록에서 블로킹 문장 사용

```verilog
module BlockingInAlways;
    reg [7:0] counter;
    reg clk;

    initial begin
        clk = 0;
        forever #5 clk = ~clk; // 클럭 생성
    end

    always @(posedge clk) begin
        counter = counter + 1; // 블로킹 문장을 사용한 즉시 할당
    end

    initial begin
        $monitor("Counter = %d", counter);
    end
endmodule
```
✔ 설명:

- always 블록에서 블로킹 문장을 사용하여 클럭 상승 엣지에서 카운터를 즉시 증가시킵니다.



### 7.2.2. 논블로킹 문장
✅ Verilog에서 논블로킹 문장(Non-Blocking Statement)이란?

Verilog의 **논블로킹** 문장은 절차적 블록 내에서 비동기적으로 실행되는 문장으로, 할당 연산자 `<=`를 사용하여 변수에 값을 비동기적으로 할당합니다. 

이는 주로 `always` 블록에서 사용되며, `reg` 타입의 변수에만 적용됩니다.

#### 📌 논블로킹 문장의 특징

1. 비동기 실행

- 논블로킹 문장은 비동기적으로 실행되며, 할당 연산자 `<=`를 사용하여 변수에 값을 비동기적으로 할당합니다.

2. 이벤트 큐 등록

    - 할당은 이벤트 큐에 등록되어 이벤트 발생 시 실행됩니다.

    - 이는 **타이밍 제어**와 **상태 머신 구현**에 유용합니다.

#### 📌 논블로킹 문장의 주의사항

1. 변수 타입 제한

    - 논블로킹 문장은 `reg` 타입의 변수에만 사용할 수 있습니다.

2. 할당 순서 중요성

    - 절차적 블록 내에서 할당 순서가 중요할 수 있으며, 모든 논블로킹 할당은 같은 시간에 평가됩니다.

    - 이는 `동시성`을 보장하며, 순차적 실행과는 다릅니다.


#### 📌 논블로킹 문장 사용 예제

**예제 1: always 블록에서 논블로킹 문장 사용**

```verilog
module NonBlockingExample;
    reg [7:0] counter;
    reg clk;

    initial begin
        clk = 0;
        forever #5 clk = ~clk; // 클럭 생성
    end

    always @(posedge clk) begin
        counter <= counter + 1; // 비동기 할당
    end

    initial begin
        $monitor("Counter = %d", counter);
    end
endmodule
```

✔ 설명:

- `always` 블록에서 논블로킹 문장을 사용하여 클럭 상승 에지에서 카운터를 비동기적으로 증가시킵니다.

**예제 2: 상태 머신 구현**

```verilog
module StateMachine;
    reg [1:0] current_state;
    reg [1:0] next_state;
    reg input_signal;

    always @(posedge clk) begin
        case(current_state)
            2'b00: begin
                if (input_signal) begin
                    next_state <= 2'b01;
                end else begin
                    next_state <= 2'b00;
                end
            end
            2'b01: begin
                next_state <= 2'b10;
            end
            default: next_state <= 2'b00;
        endcase
        current_state <= next_state;
    end

    initial begin
        $monitor("Current State = %b", current_state);
    end
endmodule
```

✔ 설명:

- always 블록에서 논블로킹 문장을 사용하여 상태 전이를 비동기적으로 모델링합니다.


#### 논블로킹 할당 응용

```verilog
always@(posedge clk)
begin
    reg1 <= #1 in1;
    reg2 <= @(negedge clk) in2^in3;
    reg3 <= #1 reg1; //reg1 의 이전 값
end
```

각 클럭의 상승 엣지마다 논블로킹 할당을 위해 다음과 같은 일이 순차적으로 일어난다.

1. 클럭의 상승 엣지에서 오른쪽의 변수과 reg1 의 값을 읽는 동작이 수행된다.
    - 오른쪽의 수식은 계산을 하고, 시뮬레이션의 내부에 저장된다.

2. 각 할당문 내부에 선언된 지연에 의해 지정된 시간에 왼쪽 변수에 쓰기 동작이 수행된다.
    - reg1은 1단위 시간 후에, Reg2는 다음 클럭의 하강 엣지에서, reg3는 1단위 시간 후에 쓰기를 하도록 스케줄 되었다. 

3. 스케줄된 시간 단계에서 쓰기 동작이 수행된다. 내부에 저장된 오른쪽 수식의 값이 왼쪽 값으로 할당되기 때문에 쓰기 동작 명령이 수행되는 것은 중요하지 않다.
    - 예를 들어, reg3에 쓰기 연산이 수행되기 전에 reg1이 새로운 값에 쓰여젔더라도 reg3에는 읽기 연산 후에 저장된 reg1의 이전값이 할당된다.

4. 그러므로 reg1, reg2, reg3의 최종값은 할당이 수행되는 명령어에 독립적이다.

#### 문제점?
Verilog에서 논블로킹 문장을 사용하여 두 변수의 값을 교환하는 코드를 작성하려면, 두 변수의 값을 비동기적으로 교환해야 합니다. 
이는 논블로킹 할당을 사용하여 구현할 수 있습니다.
```verilog
always @(posedge clk) begin
    a <= b;
    b <= a;
end

```
이 코드는 논블로킹 할당을 사용하여 a와 b의 값을 교환하려고 하지만, 문제가 있습니다.
a와 b의 값이 동시에 평가되기 때문에, b <= a에서 사용되는 a의 값은 아직 변경되지 않은 기존 값입니다. 
따라서, 두 변수의 값이 동일하게 됩니다.

**올바른 논블로킹 변수 교환 방법**
올바르게 변수를 교환하려면 임시 변수를 사용해야 합니다. 
하지만 Verilog에서는 논블로킹 할당을 사용할 때 임시 변수를 사용하는 것이 불가능합니다.
대신, 블로킹 할당을 사용하여 임시 변수를 먼저 설정한 후, 논블로킹 할당으로 값을 교환할 수 있습니다.

```verilog
    reg temp_a 
    reg temp_b

always @(posedge clk) begin
    temp_a = a; // 블로킹 할당으로 임시 변수 설정
    temp_b = b;
    a <= temp_b; // 논블로킹 할당으로 교환
    b <= temp_a;
end

```

## 7.3.타이밍 제어

### 7.3.1. 지연 기반 타이밍 제어
✅ Verilog에서 지연 기반 타이밍 제어란?

Verilog의 지연 기반 타이밍 제어는 시뮬레이션에서 시간을 제어하는 방법으로, 문장의 실행을 지연시키거나 즉시 실행하는 데 사용됩니다. 

이는 정규 지연, 내부 할당 지연, 제로 지연으로 나뉩니다.

#### 📌 1. 정규 지연 제어

- 기호: `#`

- 사용법: #10 statement; (10 시간 단위 후에 실행)

- 설명: 문장을 만나고 실행하기까지의 시간을 지연시킵니다.

- 예제:
    ```
    verilog
    initial begin
        $display("Start");
        #10; // 10 시간 단위 후에 다음 문장이 실행됩니다.
        $display("After 10 time units");
    end
    ```

✔ 설명:

- `#10`은 문장을 10 시간 단위 후에 실행하도록 지연시킵니다.

#### 📌 2. 내부 할당 지연 제어

- 사용법: a = #10 1'b1; (할당 시 지연)

- 설명: 할당 연산자 오른쪽에 지연을 지정하여, 할당이 지연된 후에 실행됩니다.

- 예제:
    ```verilog
    reg a;

    initial begin
        a = #10 1'b1; // 10 시간 단위 후에 a에 1'b1을 할당
    end
    ```
✔ 설명:

- `a`에 `1'b1`을 할당하는 것이 10 시간 단위 후에 이루어집니다.

#### 📌 3. 제로 지연 제어

- 사용법: #0 statement; (즉시 실행)

- 설명: 지연 시간이 0이므로 즉시 실행되지만, 이벤트 큐에 등록되어 다음 시간 단계에서 평가됩니다.

- 예제:
    ```verilog
    initial begin
        $display("Start");
        #0; // 즉시 실행되지만, 이벤트 큐에 등록되어 다음 시간 단계에서 평가됩니다.
        $display("After zero delay");
    end
    ```

✔ 설명:

- #0은 즉시 실행되지만, 이벤트 큐에 등록되어 다음 시간 단계에서 평가됩니다.


### 7.3.2. 이벤트 기반 타이밍 제어
✅ Verilog에서 이벤트 기반 타이밍 제어(Event-Based Timing Control)란?

Verilog의 **이벤트 기반 타이밍 제어**는 신호의 변화나 특정 사건에 의해 트리거되어 절차적 블록을 실행하는 방법입니다. 

이는 정규 사건 제어, 명명된 사건 제어, 사건 OR 제어로 나뉩니다.

#### 📌 1. 정규 이벤트 제어 (Regular Event Control)

- 기호: `@`

- 사용법: @(posedge clk) (클록 상승 엣지에서 실행)

- 설명: 신호의 엣지에 의해 트리거됩니다. 예를 들어, 클록의 상승 에지나 하강 엣에서 실행할 수 있습니다.

- 예제:
    ```verilog
    always @(posedge clk) begin
        // 클럭 상승 에지에서 실행할 코드
    end
    ```

✔ 설명:

- 클럭의 상승 엣지에서 절차적 블록을 실행합니다.

#### 📌 2. 네임드 이벤트 제어 (Named Event Control)

- 기호: `event`

- 사용법: event received_data; (이벤트 선언), -> received_data; (이벤트 트리거)

- 설명: 명명된 이벤트를 선언하고, 특정 조건에서 트리거하여 실행할 수 있습니다. 이는 여러 프로세스를 동기화하는 데 유용합니다.

- 예제:
    ```verilog
    event received_data;

    always @(posedge clk) begin
        if (/* 특정 조건 */) begin
            -> received_data; // 이벤트 트리거
        end
    end

    always @(received_data) begin
        // 이벤트 발생 시 실행할 코드
    end
    ```
✔ 설명:

- 명명된 이벤트를 사용하여 여러 프로세스를 동기화합니다.


#### 📌 3. 이벤트 OR 제어 (Event OR Control)

- 기호: `or`, `,`

- 사용법: @(reset or clock or d) (리셋, 클록, 또는 d 중 하나의 사건 발생 시 실행)

- 설명: 여러 신호 중 하나의 변화에 의해 트리거됩니다. 이는 감지 목록을 사용하여 구현할 수 있습니다.

- 예제:
    ```verilog
    always @(reset or clock or d) begin
        // 리셋, 클록, 또는 d 중 하나의 변화 시 실행할 코드
    end
    ```

✔ 설명:

- 여러 신호 중 하나의 변화에 의해 절차적 블록을 실행합니다.


### 7.3.3. 레벨 감지 타이밍 제어
✅ Verilog에서 준위 구동 타이밍 제어(Level-Sensitive Timing Control)

Verilog의 **레벨 감지 타이밍 제어**는 신호의 레벨에 따라 절차적 블록을 실행하는 방법입니다. 

이는 `wait` 키워드를 사용하여 구현하며, 특정 조건이 만족될 때까지 실행을 지연시킵니다.

####📌 레벨 감지 타이밍 제어의 특징

1. `wait` 키워드 사용

    - `wait` 키워드는 특정 조건이 만족될 때까지 실행을 지연시킵니다.

2. 신호 레벨 기반 실행

    - 신호의 레벨이 특정 조건을 만족할 때 실행됩니다.

3. 예제:

    ```verilog
    wait (count_enable) #20 count = count + 1;
    ```

✔ 설명:

- count_enable 신호가 활성화된 상태에서 20 시간 단위 후에 `count`를 증가시킵니다.

#### 📌 레벨 감지 타이밍 제어의 사용법

- 기호: wait

- 사용법: wait (condition) statement; (특정 조건이 참일 때 실행)

- 설명: 신호의 레벨이 특정 조건을 만족할 때 실행됩니다.

- 예제:
    ```verilog
    module LevelSensitiveExample;
        reg count_enable;
        reg [7:0] count;

        initial begin
            count_enable = 1'b1; // 초기화
            wait (count_enable) begin
                count = count + 1; // count_enable가 활성화되면 count 증가
            end
        end
    endmodule
    ```

✔ 설명:

- count_enable가 활성화되면 count를 증가시킵니다.



## 7.4. 조건문
✅ Verilog에서 조건문이란?

Verilog의 조건문은 특정 조건에 따라 코드의 흐름을 제어하는 데 사용됩니다. 

이는 if, else, else if 문장을 사용하여 구현할 수 있습니다.

#### 📌 조건문 구조

1. else 문장이 없을 때

    - `if (<수식>) true_statement;`

    - 조건이 참일 때만 true_statement가 실행됩니다.

2. 하나의 else 문장이 있을 때

    - `if (<수식>) true_statement; else false_statement;`

    - 조건이 참일 때 `true_statement`가 실행되고, 거짓일 때 `false_statement`가 실행됩니다.

3. if, else if로 구성되어 있을 때

    - 여러 조건 중 하나가 참일 때 해당하는 문장이 실행됩니다.

        ```verilog
        if (<수식1>) statement1;
        else if (<수식2>) statement2;
        else if (<수식3>) statement3;
        else default_statement;
        ```

#### 📌 조건문 사용 예제

**예제 1: else 문장이 없는 경우**

```verilog
module IfExample;
    reg [7:0] data;

    initial begin
        if (data > 10) begin
            $display("Data is greater than 10");
        end
    end
endmodule
```

✔ 설명:

- data가 10보다 클 때만 메시지를 출력합니다.

**예제 2: 하나의 else 문장이 있는 경우**

```verilog
module IfElseExample;
    reg [7:0] data;

    initial begin
        if (data > 10) begin
            $display("Data is greater than 10");
        end else begin
            $display("Data is less than or equal to 10");
        end
    end
endmodule
```

✔ 설명:

- data가 10보다 클 때는 한 메시지를 출력하고, 그렇지 않으면 다른 메시지를 출력합니다.

**예제 3: if, else if로 구성된 경우**

```verilog
module IfElseIfExample;
    reg [7:0] data;

    initial begin
        if (data > 20) begin
            $display("Data is greater than 20");
        end else if (data > 10) begin
            $display("Data is between 11 and 20");
        end else begin
            $display("Data is less than or equal to 10");
        end
    end
endmodule
```
✔ 설명:

- 여러 조건 중 하나가 참일 때 해당하는 메시지를 출력합니다.



## 7.5 다중 분기
✅ Verilog에서 다중 분기란?

Verilog의 다중 분기는 여러 조건을 간결하게 표현하는 방법으로, 주로 case 문을 사용하여 구현합니다.

이는 if-else if 문을 사용할 때보다 코드를 더 간결하고 읽기 쉽게 만듭니다.

### 7.5.1. case 문
✅ Verilog에서 case 문이란?

Verilog의 case 문은 여러 조건을 간결하게 표현하는 방법으로, 주로 상태 머신, 디코더, 멀티플렉서 등 다양한 디지털 회로 설계에 사용됩니다.

이는 **expression**과 일치하는 **value**에 따라 코드를 실행합니다.

#### 📌 case 문 기본 구조

```verilog
case (expression)
    value1: begin
        // expression이 value1일 때 실행할 코드
    end
    value2: begin
        // expression이 value2일 때 실행할 코드
    end
    default: begin
        // expression이 위의 값과 일치하지 않을 때 실행할 코드
    end
endcase
```

- `default`는 선택 사항이다.

- 하나의 `case` 문에서 중복된 값을 사용할 수 없다.

- `case` 문장은 중첩될 수 있다.

- `case` 문장은 수식의 `0`,`1`,`x`,`z` 값과 비교를 하고 비트가 일치하는 것을 선택한다.
    - 만약 수식과 선택의 비프 폭이 일치하지 않으면, 수식과 선택된 것의 폭  중 더 큰 비트 폭에 맞춰서 나머지를 `0`으로 채운다.


### 7.5.2. casex, casez 키워드
✅ Verilog에서 casez와 casex란?

Verilog의 **casez**와 **casex**는 case 문의 변형으로, 비매칭 값을 처리하는 방식이 다릅니다.

이는 주로 **고임피던스(Z)**와 **알 수 없는 값(X)**을 don't care로 처리하여 코드를 간결하게 만드는 데 사용됩니다.

#### 📌 1. casez 문

- 기호: `casez`

- 특징: `Z(고임피던스)` 값을 don't care로 처리합니다.

    - 즉, `Z`가 포함된 비트는 무시됩니다.

    - `Z`를 가지는 모든 비트의 위치는 그 위치에 `?`로 나타낼 수도 있습니다.

- 예제:
    ```verilog
    reg [3:0] data;

    always @(data) begin
        casez (data)
            4'b0000: $display("Data is 0");
            4'b0001: $display("Data is 1");
            4'b001?: $display("Data is 2 or 3"); // Z는 don't care로 처리
            default: $display("Data is unknown");
        endcase
    end
    ```
✔ 설명:

- casez 문에서 Z는 don't care로 처리되므로, 4'b001?는 4'b0010과 4'b0011 모두에 해당합니다.

#### 📌 2. casex 문

- 기호: `casex`

- 특징: **X(알 수 없음)**과 Z(고임피던스) 값을 모두 don't care로 처리합니다.

    - 즉, X와 Z가 포함된 비트는 무시됩니다.

- 예제:
    ```verilog
    reg [3:0] data;

    always @(data) begin
        casex (data)
            4'b0000: $display("Data is 0");
            4'b0001: $display("Data is 1");
            4'b001?: $display("Data is 2 or 3"); // X와 Z는 don't care로 처리
            default: $display("Data is unknown");
        endcase
    end
    ```
✔ 설명:

- casex 문에서 X와 Z는 don't care로 처리되므로, 4'b001?는 4'b0010, 4'b0011, 4'b001z, 4'b001x 모두에 해당합니다.






## 7.6. 루프문
✅ Verilog에서 루프문이란?

Verilog의 루프문은 `initial` 또는 `always` 블록 내에서 사용되며, 반복적인 작업을 수행하는 데 사용됩니다.

루프는 지연 표현을 포함할 수 있습니다.

### 7.6.1. while 루프
✅ Verilog에서 while 루프란?

Verilog의 while 루프는 조건이 참인 동안 반복적으로 코드를 실행하는 데 사용됩니다.

이는 주로 테스트 벤치에서 사용되며, 반복적인 작업을 수행하는 데 유용합니다.

#### 📌 while 루프 기본 구조

```verilog
while (condition) begin
    // 조건이 참일 때 반복적으로 실행할 코드
end
```
- 조건: 반복 여부를 결정하는 조건입니다.

- 반복 코드: 조건이 참일 때 실행할 코드입니다.

#### 📌 while 루프 설명:

- 조건이 참인 동안 반복: 조건이 참인 동안 코드를 반복적으로 실행합니다.

- 테스트 벤치에서 주로 사용: 테스트 벤치에서 반복적인 작업을 수행하는 데 유용합니다.

- 예제:

    ```verilog
    reg [1:0] iter;

    initial begin
        iter = 0;
        while (iter < 4) begin
            $display("Iteration = %d", iter);
            iter = iter + 1;
        end
    end
    ```

    ✔ 설명:

    - iter가 4보다 작을 때 반복적으로 출력하고 iter를 증가시킵니다.

#### 📌 while 루프 작성 시 주의사항

1. 여러 문장 묶음 필요성

    - 여러 문장을 반복적으로 실행할 경우, `begin`과 `end`로 묶어야 합니다.

2. 조건 관리

    - 반복 조건이 명확히 지정되어야 하며, 조건이 거짓이 되면 루프가 종료됩니다.


### 7.6.2. for 루프
✅ Verilog에서 for 루프란?

Verilog의 for 루프는 초기화, 조건, 증감을 통해 반복적으로 코드를 실행하는 데 사용됩니다.

이는 주로 합성 가능한 코드에서 사용되며, 반복 횟수가 정해져 있을 때 유용합니다.

#### 📌 for 루프 기본 구조

verilog
for (initialization; condition; increment) begin
    // 반복적으로 실행할 코드
end

1. 초기화 상태

    - 루프 변수의 초기값을 설정합니다.

2. 종료 상태 판단

    - 반복 여부를 결정하는 조건입니다.

3. 제어 변수 증감

    - 루프 변수의 값을 변경하여 다음 반복을 준비합니다.

#### 📌for 루프 설명

- 초기화, 조건, 증감: 초기화, 조건, 증감을 통해 반복적으로 코드를 실행합니다.

- 합성 가능한 코드에서 주로 사용: 합성 가능한 코드에서 반복 횟수가 정해져 있을 때 유용합니다.

- 예제:

    ```verilog
    module ForLoopExample;
        reg [7:0] data;

        initial begin
            for (int i = 0; i < 10; i++) begin
                data = i;
                $display("Data = %d", data);
            end
        end
    endmodule
    ```

    ✔ 설명:

    - for 루프를 사용하여 0부터 9까지의 값을 data에 할당하고 출력합니다.

#### 📌 for 루프 작성 시 주의사항

1. 루프의 시작과 끝이 고정되어 있을 때 사용

    - for 루프는 대개 루프의 시작과 끝이 고정되어 있을 때 사용됩니다.

    - 만약 루프가 어떤 상태에서 단순히 반복을 한다면 while 루프를 사용하는 것이 더 좋습니다.

2. 여러 문장 묶음 필요성

    - 여러 문장을 반복적으로 실행할 경우, `begin`과 `end`로 묶어야 합니다.


### 7.6.3. Repeat 루프
✅ Verilog에서 repeat 루프란?

Verilog의 repeat 루프는 지정된 횟수만큼 반복적으로 코드를 실행하는 데 사용됩니다.

이는 주로 `상수` 또는 `하나의 변수`에 의해 정해진 횟수에 사용되며, `논리 수식의 루프`에는 적합하지 않습니다.

#### 📌 repeat 루프 기본 구조
```verilog
repeat (expression) begin
    // 지정된 횟수만큼 반복적으로 실행할 코드
end
```

- expression: 반복 횟수를 결정하는 `상수` 또는 `변수`입니다.

#### 📌 repeat 루프 설명

- 지정된 횟수만큼 반복: 지정된 횟수만큼 반복적으로 코드를 실행합니다.

- 상수 또는 변수 사용: 반복 횟수는 반드시 상수, 하나의 변수 또는 하나의 값이 될 수 있는 숫자로 지정되어야 합니다.

- 논리 수식의 루프에는 적합하지 않음: 논리 수식의 루프에는 while 루프가 더 적합합니다.


- repeat 루프 예제:

    ```verilog
    module RepeatLoopExample;
        reg [7:0] data;

        initial begin
            repeat (16) begin
                data = data + 1;
                $display("Data = %d", data);
            end
        end
    endmodule
    ```

    ✔ 설명:

    - repeat 루프를 사용하여 16회 반복적으로 data를 증가시키고 출력합니다.

#### 📌 repeat 루프 작성 시 주의사항

1. 반복 횟수 지정

    - 반복 횟수는 반드시 상수 또는 하나의 변수로 지정되어야 합니다.

2. 논리 수식의 루프에는 적합하지 않음

    - 논리 수식의 루프에는 while 루프를 사용하는 것이 더 적합합니다.

3. 여러 문장 묶음 필요성

    - 여러 문장을 반복적으로 실행할 경우, `begin`과 `end`로 묶어야 합니다.



### 7.6.4. Forever 루프
✅ Verilog에서 forever 루프란?

Verilog의 forever 루프는 무한히 반복적으로 코드를 실행하는 데 사용됩니다.

이는 주로 타이밍 제어와 함께 사용되며, 시뮬레이션의 종료 조건이 $finish 태스크를 만날 때까지 계속 수행됩니다.

`$finish` 태스크를 만날 때 까지 계속 수행 된다.

####📌 forever 루프 기본 구조

```verilog
forever begin
    // 무한히 반복적으로 실행할 코드
end
```

- 무한 반복: $finish 태스크를 만날 때까지 계속 반복됩니다.

#### 📌 forever 루프 설명

- 무한 반복: 무한히 반복적으로 코드를 실행합니다.

- 타이밍 제어와 함께 사용: 주로 타이밍 제어와 함께 사용되며, 클럭 생성 등에 유용합니다.

- 시뮬레이션 종료 조건: `$finish` 태스크를 만날 때까지 계속 수행됩니다.

- forever 루프 예제

    ```verilog
    module ForeverLoopExample;
        reg clk;

        initial begin
            clk = 0;
            forever #5 clk = ~clk; // 클럭을 무한히 토글링
        end
    endmodule
    ```

    ✔ 설명:

    - forever 루프를 사용하여 클럭을 무한히 토글링합니다.

#### 📌 forever 루프 작성 시 주의사항

1. 타이밍 제어 필요성

    - 만약 타이밍 제어 구조가 사용되지 않으면, 시뮬레이터는 이 문장을 시뮬레이션 시간의 진행 없이 무한히 수행하고 설계의 나머지 부분은 수행되지 않습니다.

2. 시뮬레이션 종료 조건

    - `$finish` 태스크를 만날 때까지 계속 수행됩니다.

3. 여러 문장 묶음 필요성

    - 여러 문장을 반복적으로 실행할 경우, `begin`과 `end`로 묶어야 합니다.



###### 2025 03 17




## 7.7. 순차 처리와 병렬 처리 블록
✅ Verilog에서 순차 처리와 병렬 처리 블록이란?

Verilog에서는 여러 문장을 그룹화하여 한 번에 처리하기 위해 블록문을 사용합니다. 

**begin**과 **end**는 문장을 그룹화하는 데 사용되며, 처리 방식에 따라 순차 처리 블록과 병렬 처리 블록으로 나뉩니다.


### 7.7.1 블록의 형태
✅ Verilog에서 블록의 형태: 순차 처리 블록과 병렬 처리 블록이

Verilog에서는 **순차 처리 블록(Sequential Block)**과 **병렬 처리 블록(Parallel Block)**을 사용하여 코드의 실행 순서와 방식을 제어합니다. 

이는 디지털 회로 설계에서 작업 흐름을 모델링하는 데 중요한 역할을 합니다.

#### 📌 순차 처리 블록 (Sequential Block)

1. 기본 구조

    ```verilog
    begin
        statement1;
        statement2;
         // ...
    end
    ```
2. 설명

    - 문장들이 지정된 순서대로 실행됩니다.

    - 이전 문장이 완료된 후에 다음 문장이 실행됩니다.

3. 예시
    ```verilog
    initial begin
        reg = 1'b0; // 먼저 실행
        #10 reg = 1'b1; // 10 시간 단위 후에 실행
    end

    ```
    ✔ 설명:

    - reg는 먼저 0으로 설정되고, 10 시간 단위 후에 1로 변경됩니다.

4. 특징

    - 순차적으로 실행되며, 이전 문장이 완료된 후에 다음 문장이 실행됩니다.

    - **논블로킹 할당(<=)**을 사용하는 경우, 동작이 비동기적으로 수행될 수 있습니다.


#### 📌 병렬 처리 블록 (Parallel Block)

1. 기본 구조

    ````verilog
    fork
        statement1;
        statement2;
        // ...
    join
    ```

2.설명

    - 모든 문장이 동시에 시작되며, 각 문장은 독립적으로 실행됩니다.

3. 예시

    ```verilog
    initial fork
        reg1 = 1'b0; // 동시에 시작
        #10 reg2 = 1'b1; // 동시에 시작
    join
    ```
    
    ✔ 설명:

    - reg1은 즉시 0으로 설정되고, 동시에 reg2는 10 시간 단위 후에 1로 설정됩니다.

4. 특징

    - 병렬 처리 블록의 모든 문장은 동시에 수행됩니다.

    - 각 문장은 독립적으로 실행되며, 지연 기반 또는 사건 기반 제어에 의해 순서가 조절될 수 있습니다.

    - 병렬 처리 블록의 모든 문장은 블록 안으로 들어온 시간에 수행을 시작합니다.


#### 📌 **Verilog 블록의 형태 특징**

| **항목**               | **설명**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **순차 처리 블록**       | `begin ... end`: 지정된 순서대로 실행                                   |
| **병렬 처리 블록**       | `fork ... join`: 모든 문장이 동시에 시작                                |
| **활용 목적**           | 절차적 작업 수행(순차) 및 동시 작업 모델링(병렬)                        |



### 7.7.2. 특별한 형태의 블록
✅ Verilog에서 특별한 형태의 블록

Verilog에서는 중첩 블록과 명명된 블록을 사용하여 코드의 구조를 명확히 하고, 특정 블록을 참조하거나 종료할 수 있습니다. 

이는 복잡한 절차적 작업을 효율적으로 관리하는 데 유용합니다.

#### 📌 중첩 블록
**설명**
- 중첩 블록은 순차 처리 블록과 병렬 처리 블록을 섞어서 사용할 수 있습니다. 이는 복잡한 작업 흐름을 모델링하는 데 유용합니다.


**예제**
1. 순차 블록 내의 중첩

    ```verilog
    initial begin
        // 외부 순차 블록
        begin
            // 내부 순차 블록
            #5 reg1 = 1'b1;
            #10 reg2 = 1'b0;
        end
        #20 reg3 = 1'b1;
    end
    ```
    ✔ 설명:

    - reg1과 reg2는 내부 순차 블록에서 실행되고, reg3는 외부 순차 블록에서 실행됩니다.


2. 병렬 블록 내의 중첩

    ```verilog
    initial fork
        // 외부 병렬 블록
        begin
            // 내부 순차 블록
            #5 reg1 = 1'b1;
            #10 reg2 = 1'b0;
        end
        #12 reg3 = 1'b1;
    join
    ```

    ✔ 설명:

    - reg1과 reg2는 내부 순차적으로 실행되지만, 외부 병렬로 실행됩니다.

    - reg3는 외부 병렬로 독립적으로 실행됩니다.


3. 순차 블록과 병렬 블록의 중첩

    ```verilog
    initial begin
        // 외부 순차 블록
        fork
            // 내부 병렬 블록
            #12 y <= 1'b1;
            begin
                // 내부 순차 블록
                #5 z <= 1'b0;
            end
        join
        #20 x <= 1'b1;
    end
    ```
    ✔ 설명:

    - 내부 병렬과 순차 처리를 혼합하여 작업 흐름을 모델링합니다.

##### 주의사항
- 변수 범위: 중첩된 블록 내에서 변수의 범위는 외부 블록에서 선언된 변수를 참조할 수 있습니다.

- 블록 종료: `disable` 키워드를 사용하여 특정 블록을 종료할 수 있습니다.

#### 📌 네임드 블록 (Named Blocks)
**설명**

네임드 블록은 이름을 지정하여 특정 블록을 참조하거나 종료할 수 있는 기능입니다. 이는 절차적 작업을 더 효율적으로 관리하는 데 유용합니다.

**구문**
```verilog
initial begin: block_name
    // statement1;
    // statement2;
end

disable block_name; // 네임드 블록 종료
```

**예제**
1. 기본 네임드 블록

    ```verilog
    initial begin: block_name
        reg = 0;
        repeat (10) begin
            reg = reg + 1;
            $display("Reg = %d", reg);
        end
    end

    disable block_name; // 특정 조건에서 네임드 블록 종료 가능
    ```

    ✔ 설명:

    - block_name이라는 이름이 붙은 네임드 블록을 정의하고, 필요 시 종료합니다.

2. 무한 루프와 네임드 블록

    ```verilog
    initial begin: loop_block
        forever begin
            if (condition) begin
                disable loop_block; // 조건이 만족되면 루프 종료
            end
        end
    end
    ```

    ✔ 설명:

    - 무한 루프를 정의하고, 특정 조건이 만족되면 루프를 종료합니다.


##### 주의사항
- 네임드 블록은 절차적 블록 내에서만 참조할 수 있다.

- 네임드 블록은 설계 계층 구조의 일부분이다.
    - 네임드 블록의 변수는 계층적 이름 참조를 사용해서 접근할 수 있다.

- 네임드 블록을 종료하기 위해서는 명확한 종료 조건이 필요하다.

- 네임드 블록을 위해 지역 변수가 선언될 수 있다.

- 네임드 블록은 무효화시킬 수 있다.

#### 📌네임드 블록의 무효화
✅ Verilog에서 네임드 블록의 무효화 (Disable Named Blocks)

Verilog에서 네임드 블록은 begin 또는 fork로 시작하는 블록에 이름을 지정하여 참조하거나 종료할 수 있는 기능입니다.

**무효화(Disable)**는 disable <block_name> 구문을 사용하여 해당 블록의 실행을 중단합니다.

1. 기본 개념
    - 네임드 블록: `begin` 또는 `fork`로 시작하는 블록에 이름을 지정하여 참조할 수 있습니다.

    - 무효화(Disable): `disable <block_name>` 구문을 사용하여 해당 블록의 실행을 중단합니다.

2. 적용 대상:

    - 절차적 블록 (e.g., initial, always)

    - 이름이 붙은 task

    - 루프 내부의 특정 블록

3. 구문
```verilog
disable <block_name>;
```
4. 동작 방식
- `disable` 키워드는 현재 실행 중인 네임드 블록만 종료합니다. 
        - 실행 중이지 않은 블록에는 영향을 미치지 않습니다.

- `disable`은 해당 블록 내에서 실행 중인 모든 문장을 즉시 중단합니다.



## 7.8. 블록 생성
✅ Verilog에서 블록 생성이란?

Verilog의 **블록 생성은** 시뮬레이션 시작 전에 코드 생성 및 디버깅을 지원하며, **파라미터화된 모델**의 생성을 쉽게 해줍니다. 

이는 **합성 가능한 코드**를 작성할 때 유용하며, 반복적인 작업이나 조건부 코드 생성을 자동화하는 데 사용됩니다.

#### 📌 블록 생성의 특징

1. 코드 자동 생성
`
    - 생성문은 변수, 함수, 테스트의 정의와 파생을 제어합니다.

    - 모든 파생은 모듈 범위 안에서 생성되어야 합니다.

2. 파생 형태
    
    - 생성된 파생은 다음 중 하나 이상의 형태가 될 수 있습니다:
     
    - 모듈
     
    - 사용자 정의 프리미티브
     
    - Verilog 게이트 프리미티브
     
    - 연속 할당문
     
    - `initial` 및 `always` 블록
     
3. 고유 이름 및 계층적 참조
     
    - 생성된 인스턴스는 고유의 이름으로 명명되며, 계층적으로 참조됩니다.
     
4. 데이터 타입 선언 가능
     
    - 생성 범위 내에서 다음과 같은 데이터 타입을 선언할 수 있습니다:
        - 넷(`wire`)
         
        - 레지스터(`reg`)
         
        - 정수(`integer`), 실수(`real`), 시간(`time`), 실시간(`realtime`)
         
        - 사건(`event`)
         
5. 파라미터 재정의
     
    - 순서나 이름 할당, defparam 문을 이용한 파라미터 재정의가 가능합니다.
     
    - 그러나 defparam 문은 같은 생성 범위 또는 계층적으로 파생된 파라미터 값을 수정합니다.
     
6. 제한 사항
     
    - 다음 모듈 선언 및 아이템은 생성문 안에서 사용할 수 없습니다:
        - 파라미터, 지역 파라미터
        
        - 입력/출력 선언
        
        - specify 블록
        
7. 모듈 간 연결 처리
        
    - 생성된 모듈 인스턴스 간의 연결은 일반 모듈 인스턴스 간의 연결 방법과 동일하게 처리됩니다.

#### 📌 블록 생성 방법

1. 루프 생성
    - 반복적인 작업을 자동화합니다.

2. 조건 생성
    - 특정 조건에 따라 코드 생성을 제어합니다.

3. 케이스 생성
    - 여러 조건 중 하나를 선택하여 코드 생성을 수행합니다.


#### 📌 블록 생성 예제

**예제 1**: 루프 생성

```verilog
module LoopGenerateExample;
    genvar i;

    generate
        for (i = 0; i < 4; i = i + 1) begin : gen_block
            and a_inst(out[i], in1[i], in2[i]); // AND 게이트를 반복적으로 생성
        end
    endgenerate
endmodule
```
✔ 설명:

- for 루프를 사용하여 4개의 AND 게이트를 자동으로 생성합니다.

- 각 인스턴스는 고유한 이름으로 명명됩니다 (gen_block[i]).

**예제 2**: 조건 생성
```verilog
module ConditionalGenerateExample #(parameter USE_AND = 1);
    generate
        if (USE_AND) begin : and_block
            and a_inst(out, in1, in2); // AND 게이트를 조건적으로 생성
        end else begin : or_block
            or o_inst(out, in1, in2); // OR 게이트를 조건적으로 생성
        end
    endgenerate
endmodule
```

✔ 설명:

- `USE_AND` 파라미터에 따라 `AND` 또는 `OR` 게이트가 조건적으로 생성됩니다.

예제 3: 케이스 생성

```verilog
module CaseGenerateExample #(parameter SELECT = 0);
    generate
        case (SELECT)
            0: begin : block0
                and a_inst(out, in1, in2); // AND 게이트를 선택적으로 생성
            end
            1: begin : block1
                or o_inst(out, in1, in2); // OR 게이트를 선택적으로 생성
            end
            default: begin : block_default
                xor x_inst(out, in1, in2); // XOR 게이트를 기본적으로 생성
            end
        endcase
    endgenerate
endmodule
```

✔ 설명:

- `SELECT` 값에 따라 `AND`, `OR` 또는 `XOR` 게이트가 선택적으로 생성됩니다.


### 7.8.1. 루프 생성
✅ Verilog에서 루프 생성 (Loop Generate)이란?

Verilog의 루프 생성은 반복적인 작업을 자동화하여 변수 선언, 모듈, 게이트 프리미티브, 연속 할당문, 그리고 initial 및 always 블록을 여러 번 
파생할 수 있게 합니다. 

이는 복잡한 작업을 간단하고 효율적으로 표현할 수 있도록 지원합니다

#### 📌 루프 생성의 특징

1. 코드 자동화

    - 루프 생성은 반복적인 작업을 간단하게 표현하여 코드를 자동으로 생성합니다.

2. `genvar` 변수 사용

    - `genvar`는 생성 블록 내에서만 사용되는 변수로, 디버깅 시에만 존재하며 시뮬레이션 시에는 존재하지 않습니다.

3. 계층적 이름 참조

    - 루프 생성에 의해 할당된 인스턴스는 계층적 이름 참조를 통해 접근할 수 있습니다.

4. 코드 풀어내기

    - 생성 블록 안의 코드는 시뮬레이션 전에 풀어져 일반적인 Verilog 코드로 변환됩니다.

#### 📌 루프 생성 사용 예제

**예제 1**: AND 게이트를 반복적으로 생성

```verilog
module LoopGenerateExample;
    genvar i;

    generate
        for (i = 0; i < 4; i = i + 1) begin : and_loop
            and g1(out[i], in1[i], in2[i]); // AND 게이트를 반복적으로 생성
        end
    endgenerate
endmodule
```

✔ 설명:

- 4개의 AND 게이트를 자동으로 생성합니다.

- 각 게이트는 고유한 계층적 이름 (and_loop.g1, and_loop.g1, ...)으로 명명됩니다.


**예제 2**: XOR 게이트를 반복적으로 생성

```verilog
module XorLoopExample;
    genvar j;

    generate
        for (j = 0; j < 8; j = j + 1) begin : xor_loop
            xor g2(out[j], in_a[j], in_b[j]); // XOR 게이트를 반복적으로 생성
        end
    endgenerate
endmodule
```

✔ 설명:

- 8개의 XOR 게이트를 자동으로 생성합니다.

- 각 XOR 게이트는 계층적 이름 (xor_loop.g2, xor_loop.g2, ...)으로 참조됩니다.


#### 📌 루프 생성 작성 시 주의사항

| **항목**               | **설명**                                                                 |
|-------------------------|-------------------------------------------------------------------------|
| **코드 풀어내기**       | 시뮬레이터는 생성 블록 안의 코드를 풀어 일반적인 Verilog 코드로 변환합니다. |
| **`genvar` 사용 제한**  | `genvar`는 생성 블록 내에서만 사용되며, 시뮬레이션 시에는 존재하지 않습니다. |
| **루프 묶음 제한**       | 루프 생성은 묶일 수 잇지만, 두 개의 루프가 같은 `genvar` 변수를 사용할 경우 묶을 수 없습니다.          |
| **계층적 이름 참조**     | 루프 생성 내 변수는 계층적 이름 참조를 통해 접근할 수 있습니다.            |





### 7.8.2. 조건 생성
✅ Verilog에서 조건 생성 (Conditional Generate)이란?

Verilog의 조건 생성은 if-else 구문과 유사하며, 특정 조건에 따라 모듈, 게이트 프리미티브, 연속 할당문, 또는 절차적 블록(initial, always)을 생성하는 데 사용됩니다. 

이는 파라미터화된 설계에서 조건부로 하드웨어를 생성하는 데 유용합니다.

#### 📌 조건 생성의 특징

1. 조건부 코드 생성

- 특정 조건에 따라 하드웨어 구성 요소를 선택적으로 생성합니다.

2. 지원되는 요소
    - 모듈 

    - 사용자 정의 프리미티브

    - 게이트 프리미티브

    - 연속 할당문
 
    - initial 및 always 블록

3. 구조

    ```verilog
    generate
        if (condition) begin
            // 조건이 참일 때 실행할 코드
        end else begin
            // 조건이 거짓일 때 실행할 코드
        end
    endgenerate
    ```

#### 📌 조건 생성 사용 예제

**예제 1**: AND 또는 OR 게이트 생성

```verilog
module ConditionalGenerateExample #(parameter USE_AND = 1);
    generate
        if (USE_AND) begin : and_block
            and a_inst(out, in1, in2); // AND 게이트를 생성
        end else begin : or_block
            or o_inst(out, in1, in2); // OR 게이트를 생성
        end
    endgenerate
endmodule
```

✔ 설명:

- 파라미터 `USE_AND` 값에 따라 `AND` 또는 `OR` 게이트가 생성됩니다.

`USE_AND = 1`이면 `AND` 게이트가 생성되고, 그렇지 않으면 `OR` 게이트가 생성됩니다.


예제 2: 절차적 블록을 조건적으로 생성

```verilog
module ProcBlockGenerate #(parameter ENABLE_PROC = 1);
    generate
        if (ENABLE_PROC) begin : proc_block
            always @(posedge clk) begin
                out <= in + 1; // 절차적 블록을 조건적으로 생성
            end
        end else begin : bypass_block
            assign out = in; // 연속 할당문을 조건적으로 생성
        end
    endgenerate
endmodule
```

✔ 설명:

- 파라미터 `ENABLE_PROC` 값에 따라 절차적 블록(always) 또는 연속 할당문(assign)이 조건적으로 생성됩니다.

### 7.8.3. 케이스 생성
✅ Verilog에서 케이스 생성 (Case Generate)이란?

Verilog의 케이스 생성은 특정 값에 따라 모듈, 게이트 프리미티브, 연속 할당문, 또는 절차적 블록(initial, always)을 생성하는 데 사용됩니다. 

이는 case 문과 유사하며, 파라미터화된 설계에서 여러 선택지를 기반으로 하드웨어를 구성하는 데 유용합니다.


#### 📌 케이스 생성의 특징

1. 값 기반 코드 생성

    - 특정 값에 따라 하드웨어 구성 요소를 선택적으로 생성합니다.

2. 지원되는 요소

    - 모듈

    - 사용자 정의 프리미티브

    - 게이트 프리미티브

    - 연속 할당문

    - initial 및 always 블록

3. 구조 
    ```verilog
    generate
        case (expression)
            value1: begin
                // expression이 value1일 때 실행할 코드
            end
            value2: begin
                // expression이 value2일 때 실행할 코드
            end
            default: begin
                // expression이 위 값과 일치하지 않을 때 실행할 코드
            end
        endcase
    endgenerate

    ```


#### 📌 케이스 생성 사용 예제

**예제 1**: 게이트 선택 생성

```verilog
module CaseGenerateExample #(parameter SELECT = 0);
    generate
        case (SELECT)
            0: begin : and_block
                and a_inst(out, in1, in2); // AND 게이트를 생성
            end
            1: begin : or_block
                or o_inst(out, in1, in2); // OR 게이트를 생성
            end
            2: begin : xor_block
                xor x_inst(out, in1, in2); // XOR 게이트를 생성
            end
            default: begin : default_block
                assign out = 1'b0; // 기본값 설정 (연속 할당문)
            end
        endcase
    endgenerate
endmodule
```
✔ 설명:

- 파라미터 `SELECT` 값에 따라 `AND`, `OR`, `XOR 게이트` 또는 `기본값`을 선택적으로 생성합니다.

**예제 2**: 절차적 블록 선택 생성

```verilog
module ProcBlockCaseGenerate #(parameter MODE = 0);
    generate
        case (MODE)
            0: begin : mode0_block
                always @(posedge clk) begin
                    out <= in + 1; // 절차적 블록을 생성 (증가 모드)
                end
            end
            1: begin : mode1_block
                always @(posedge clk) begin
                    out <= ~in; // 절차적 블록을 생성 (반전 모드)
                end
            end
            default: begin : default_block
                assign out = in; // 기본값 설정 (연속 할당문)
            end
        endcase
    endgenerate
endmodule
```

✔ 설명:

- 파라미터 `MODE` 값에 따라 절차적 블록(always) 또는 연속 할당문(assign)을 선택적으로 생성합니다.
