# Verilog Syntax

نام اشیا \(ماژول ها و داده ها\) در Verilog باید با یکی از حروف الفبا و یا علامت “\_” شروع شوند و می‌توانند شامل حروف، اعداد، “\_” و کاراکتر “$” باشند. Verilog به حروف کوچک و بزرگ نیز حساس است. بنابراین داده‌ای به اسم a با داده‌ا‌ی دیگر به اسم A یکسان نیست  توضیحات[^1] در Verilog با علامت «//» شروع می‌شود و تا انتهای آن خط ادامه دارد. توضیحات چند خطی[^2] در داخل «/\*» و «\*/» قرار می‌گیرند.

// Comments

/\* Multi line comments

[^2]: Multi Line Comments

