

================================================================
== Vivado HLS Report for 'FC_1u_64u_10u_s'
================================================================
* Date:           Fri Dec 27 20:28:19 2019

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        CIFAR_10
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|    12.592|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    ?|    ?|    ?|    ?|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------+-----+-----+----------+-----------+-----------+------+----------+
        |            |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |  Loop Name | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1    |  640|  640|         2|          1|          1|   640|    yes   |
        |- Loop 2    |    ?|    ?|         ?|          -|          -|     ?|    no    |
        | + L1       |    ?|    ?|         ?|          -|          -|     ?|    no    |
        |  ++ L1.1   |   64|   64|         2|          1|          1|    64|    yes   |
        |  ++ L2_L3  |    ?|    ?|         7|          1|          1|     ?|    yes   |
        |- Loop 3    |    ?|    ?|         2|          1|          1|     ?|    yes   |
        +------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|     16|       -|      -|    -|
|Expression       |        -|      9|       0|   1110|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      0|       0|   3126|    -|
|Memory           |       16|      -|     512|     16|    0|
|Multiplexer      |        -|      -|       -|   1314|    -|
|Register         |        0|      -|    2106|     96|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       16|     25|    2618|   5662|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        5|     11|       2|     10|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |          Instance         |        Module        | BRAM_18K| DSP48E| FF|  LUT | URAM|
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |cifar_10_mul_32s_bkb_U190  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U191  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    |cifar_10_mul_32s_bkb_U192  |cifar_10_mul_32s_bkb  |        0|      0|  0|  1042|    0|
    +---------------------------+----------------------+---------+-------+---+------+-----+
    |Total                      |                      |        0|      0|  0|  3126|    0|
    +---------------------------+----------------------+---------+-------+---+------+-----+

    * DSP48E: 
    +---------------------------+----------------------+--------------+
    |          Instance         |        Module        |  Expression  |
    +---------------------------+----------------------+--------------+
    |cifar_10_mac_mula3i2_U197  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U198  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U201  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U202  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U205  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U206  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U207  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mac_mula3i2_U208  |cifar_10_mac_mula3i2  | i0 + i1 * i2 |
    |cifar_10_mul_mul_2iS_U193  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U194  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U195  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U196  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U199  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U200  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U203  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    |cifar_10_mul_mul_2iS_U204  |cifar_10_mul_mul_2iS  |    i0 * i1   |
    +---------------------------+----------------------+--------------+

    * Memory: 
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |   Memory   |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |A_V_1_0_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_1_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_2_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_3_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_4_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_5_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_6_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_7_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_8_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_9_U   |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_10_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_11_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_12_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_13_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_14_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |A_V_1_15_U  |FC_1u_64u_10u_s_AdQK  |        0|  32|   1|    0|     4|   16|     1|           64|
    |B_V_1_0_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_1_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_2_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_3_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_4_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_5_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_6_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_7_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_8_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_9_U   |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_10_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_11_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_12_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_13_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_14_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    |B_V_1_15_U  |FC_1u_64u_10u_s_BdRK  |        1|   0|   0|    0|    40|   16|     1|          640|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total       |                      |       16| 512|  16|    0|   704|  512|    32|        11264|
    +------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |           Variable Name           | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |A_COL_ITER_fu_1575_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_4_fu_1991_p2              |     *    |      3|  0|  20|          32|          32|
    |mul_ln75_fu_1532_p2                |     *    |      3|  0|  20|          32|          32|
    |add_ln102_fu_1595_p2               |     +    |      0|  0|  38|          31|           1|
    |add_ln121_fu_1698_p2               |     +    |      0|  0|  41|          34|           1|
    |add_ln215_fu_1748_p2               |     +    |      0|  0|  15|           7|           7|
    |add_ln700_74_fu_1888_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_77_fu_1892_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_78_fu_1896_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_81_fu_1902_p2            |     +    |      0|  0|  39|          32|          32|
    |add_ln700_84_fu_1906_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_85_fu_1910_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_86_fu_1923_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln700_87_fu_1927_p2            |     +    |      0|  0|  32|          32|          32|
    |add_ln78_fu_2016_p2                |     +    |      0|  0|  14|          10|           1|
    |i_9_fu_2022_p2                     |     +    |      0|  0|  13|           4|           1|
    |i_fu_1554_p2                       |     +    |      0|  0|  39|          32|           1|
    |ib_fu_1704_p2                      |     +    |      0|  0|  39|           1|          32|
    |ic_fu_1762_p2                      |     +    |      0|  0|  12|           1|           3|
    |j_4_fu_1607_p2                     |     +    |      0|  0|  15|           7|           1|
    |j_fu_2091_p2                       |     +    |      0|  0|  15|           7|           1|
    |num_imag_fu_1565_p2                |     +    |      0|  0|  39|          32|           1|
    |sub_ln1371_4_fu_1959_p2            |     -    |      0|  0|  25|           1|          18|
    |sub_ln1371_fu_1933_p2              |     -    |      0|  0|  39|           1|          32|
    |and_ln82_fu_2077_p2                |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp1_stage0_11001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp2_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp3_stage0_01001          |    and   |      0|  0|   2|           1|           1|
    |ap_block_state17_pp1_stage0_iter1  |    and   |      0|  0|   2|           1|           1|
    |ap_block_state25_pp2_stage0_iter6  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2050                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2053                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2056                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2059                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2062                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2065                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2082                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2085                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2088                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2091                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2094                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2097                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2100                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2103                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2106                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2109                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2112                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2115                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2118                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2121                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2124                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2127                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2144                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2147                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2150                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2153                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2156                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2159                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2162                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2165                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2168                  |    and   |      0|  0|   2|           1|           1|
    |ap_condition_2171                  |    and   |      0|  0|   2|           1|           1|
    |icmp_ln102_fu_1590_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln105_fu_1601_p2              |   icmp   |      0|  0|  11|           7|           8|
    |icmp_ln108_fu_1621_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln121_fu_1693_p2              |   icmp   |      0|  0|  21|          34|          34|
    |icmp_ln124_4_fu_1775_p2            |   icmp   |      0|  0|   9|           3|           4|
    |icmp_ln124_fu_1710_p2              |   icmp   |      0|  0|   9|           3|           4|
    |icmp_ln149_fu_1549_p2              |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln72_fu_1497_p2               |   icmp   |      0|  0|  18|          32|           3|
    |icmp_ln78_fu_2010_p2               |   icmp   |      0|  0|  13|          10|          10|
    |icmp_ln79_fu_2028_p2               |   icmp   |      0|  0|  11|           7|           8|
    |icmp_ln82_4_fu_2005_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_5_fu_2055_p2             |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln82_fu_2072_p2               |   icmp   |      0|  0|  18|          32|          32|
    |icmp_ln95_fu_1510_p2               |   icmp   |      0|  0|  18|          32|           1|
    |icmp_ln96_fu_1560_p2               |   icmp   |      0|  0|  18|          32|          32|
    |ap_block_state1                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state12_pp0_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2                    |    or    |      0|  0|   2|           1|           1|
    |ap_block_state29_pp3_stage0_iter1  |    or    |      0|  0|   2|           1|           1|
    |output_data_fu_1978_p3             |  select  |      0|  0|  18|           1|          18|
    |select_ln127_7_fu_1716_p3          |  select  |      0|  0|   3|           1|           1|
    |select_ln127_8_fu_1724_p3          |  select  |      0|  0|  32|           1|          32|
    |select_ln127_fu_1916_p3            |  select  |      0|  0|  32|           1|           1|
    |select_ln78_7_fu_2047_p3           |  select  |      0|  0|   4|           1|           4|
    |select_ln78_8_fu_2060_p3           |  select  |      0|  0|   2|           1|           1|
    |select_ln78_fu_2034_p3             |  select  |      0|  0|   7|           1|           1|
    |ap_enable_pp0                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp1                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp2                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_pp3                      |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp2_iter1            |    xor   |      0|  0|   2|           2|           1|
    |ap_enable_reg_pp3_iter1            |    xor   |      0|  0|   2|           2|           1|
    +-----------------------------------+----------+-------+---+----+------------+------------+
    |Total                              |          |      9|  0|1110|         934|         861|
    +-----------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+-----+-----------+-----+-----------+
    |                Name                | LUT | Input Size| Bits| Total Bits|
    +------------------------------------+-----+-----------+-----+-----------+
    |A_V_1_0_address1                    |   15|          3|    2|          6|
    |A_V_1_0_d1                          |   15|          3|   16|         48|
    |A_V_1_10_address1                   |   15|          3|    2|          6|
    |A_V_1_10_d1                         |   15|          3|   16|         48|
    |A_V_1_11_address1                   |   15|          3|    2|          6|
    |A_V_1_11_d1                         |   15|          3|   16|         48|
    |A_V_1_12_address1                   |   15|          3|    2|          6|
    |A_V_1_12_d1                         |   15|          3|   16|         48|
    |A_V_1_13_address1                   |   15|          3|    2|          6|
    |A_V_1_13_d1                         |   15|          3|   16|         48|
    |A_V_1_14_address1                   |   15|          3|    2|          6|
    |A_V_1_14_d1                         |   15|          3|   16|         48|
    |A_V_1_15_address1                   |   15|          3|    2|          6|
    |A_V_1_15_d1                         |   15|          3|   16|         48|
    |A_V_1_1_address1                    |   15|          3|    2|          6|
    |A_V_1_1_d1                          |   15|          3|   16|         48|
    |A_V_1_2_address1                    |   15|          3|    2|          6|
    |A_V_1_2_d1                          |   15|          3|   16|         48|
    |A_V_1_3_address1                    |   15|          3|    2|          6|
    |A_V_1_3_d1                          |   15|          3|   16|         48|
    |A_V_1_4_address1                    |   15|          3|    2|          6|
    |A_V_1_4_d1                          |   15|          3|   16|         48|
    |A_V_1_5_address1                    |   15|          3|    2|          6|
    |A_V_1_5_d1                          |   15|          3|   16|         48|
    |A_V_1_6_address1                    |   15|          3|    2|          6|
    |A_V_1_6_d1                          |   15|          3|   16|         48|
    |A_V_1_7_address1                    |   15|          3|    2|          6|
    |A_V_1_7_d1                          |   15|          3|   16|         48|
    |A_V_1_8_address1                    |   15|          3|    2|          6|
    |A_V_1_8_d1                          |   15|          3|   16|         48|
    |A_V_1_9_address1                    |   15|          3|    2|          6|
    |A_V_1_9_d1                          |   15|          3|   16|         48|
    |B_V_1_0_address1                    |   15|          3|    6|         18|
    |B_V_1_0_d1                          |   15|          3|   16|         48|
    |B_V_1_10_address1                   |   15|          3|    6|         18|
    |B_V_1_10_d1                         |   15|          3|   16|         48|
    |B_V_1_11_address1                   |   15|          3|    6|         18|
    |B_V_1_11_d1                         |   15|          3|   16|         48|
    |B_V_1_12_address1                   |   15|          3|    6|         18|
    |B_V_1_12_d1                         |   15|          3|   16|         48|
    |B_V_1_13_address1                   |   15|          3|    6|         18|
    |B_V_1_13_d1                         |   15|          3|   16|         48|
    |B_V_1_14_address1                   |   15|          3|    6|         18|
    |B_V_1_14_d1                         |   15|          3|   16|         48|
    |B_V_1_15_address1                   |   15|          3|    6|         18|
    |B_V_1_15_d1                         |   15|          3|   16|         48|
    |B_V_1_1_address1                    |   15|          3|    6|         18|
    |B_V_1_1_d1                          |   15|          3|   16|         48|
    |B_V_1_2_address1                    |   15|          3|    6|         18|
    |B_V_1_2_d1                          |   15|          3|   16|         48|
    |B_V_1_3_address1                    |   15|          3|    6|         18|
    |B_V_1_3_d1                          |   15|          3|   16|         48|
    |B_V_1_4_address1                    |   15|          3|    6|         18|
    |B_V_1_4_d1                          |   15|          3|   16|         48|
    |B_V_1_5_address1                    |   15|          3|    6|         18|
    |B_V_1_5_d1                          |   15|          3|   16|         48|
    |B_V_1_6_address1                    |   15|          3|    6|         18|
    |B_V_1_6_d1                          |   15|          3|   16|         48|
    |B_V_1_7_address1                    |   15|          3|    6|         18|
    |B_V_1_7_d1                          |   15|          3|   16|         48|
    |B_V_1_8_address1                    |   15|          3|    6|         18|
    |B_V_1_8_d1                          |   15|          3|   16|         48|
    |B_V_1_9_address1                    |   15|          3|    6|         18|
    |B_V_1_9_d1                          |   15|          3|   16|         48|
    |ap_NS_fsm                           |  105|         22|    1|         22|
    |ap_done                             |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp1_iter1             |   15|          3|    1|          3|
    |ap_enable_reg_pp2_iter1             |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter6             |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1             |   15|          3|    1|          3|
    |ap_phi_mux_i_0_phi_fu_1452_p4       |    9|          2|    4|          8|
    |ap_phi_mux_ib_0_phi_fu_1407_p4      |    9|          2|   32|         64|
    |ap_phi_mux_ic_0_phi_fu_1430_p4      |    9|          2|    3|          6|
    |ap_phi_mux_p_0300_0_phi_fu_1418_p4  |    9|          2|   32|         64|
    |i3_0_reg_1348                       |    9|          2|   32|         64|
    |i_0_reg_1448                        |    9|          2|    4|          8|
    |ib_0_reg_1403                       |    9|          2|   32|         64|
    |ic_0_reg_1426                       |    9|          2|    3|          6|
    |in_stream_a_V_V_blk_n               |    9|          2|    1|          2|
    |indvar_flatten6_reg_1392            |    9|          2|   34|         68|
    |indvar_flatten_reg_1437             |    9|          2|   10|         20|
    |iter_0_reg_1370                     |    9|          2|   31|         62|
    |j2_0_reg_1381                       |    9|          2|    7|         14|
    |j_0_reg_1459                        |    9|          2|    7|         14|
    |num_imag_0_reg_1359                 |    9|          2|   32|         64|
    |out_stream_V_V_blk_n                |    9|          2|    1|          2|
    |out_stream_V_V_din                  |   15|          3|   32|         96|
    |p_0300_0_reg_1414                   |    9|          2|   32|         64|
    |real_start                          |    9|          2|    1|          2|
    +------------------------------------+-----+-----------+-----+-----------+
    |Total                               | 1314|        268|  977|       2649|
    +------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------+----+----+-----+-----------+
    |                  Name                 | FF | LUT| Bits| Const Bits|
    +---------------------------------------+----+----+-----+-----------+
    |A_COL_ITER_reg_2370                    |  32|   0|   32|          0|
    |A_ROW_3                                |  32|   0|   32|          0|
    |A_V_1_12_load_reg_2743                 |  16|   0|   16|          0|
    |A_V_1_14_load_reg_2758                 |  16|   0|   16|          0|
    |A_V_1_4_load_reg_2713                  |  16|   0|   16|          0|
    |A_V_1_6_load_reg_2728                  |  16|   0|   16|          0|
    |B_COL_3                                |  32|   0|   32|          0|
    |B_ROW_3                                |  32|   0|   32|          0|
    |B_ROW_3_load_reg_2319                  |  32|   0|   32|          0|
    |B_V_1_0_load_reg_2653                  |  16|   0|   16|          0|
    |B_V_1_10_load_reg_2693                 |  16|   0|   16|          0|
    |B_V_1_11_load_reg_2564                 |  16|   0|   16|          0|
    |B_V_1_12_load_reg_2748                 |  16|   0|   16|          0|
    |B_V_1_13_load_reg_2703                 |  16|   0|   16|          0|
    |B_V_1_14_load_reg_2763                 |  16|   0|   16|          0|
    |B_V_1_15_load_reg_2708                 |  16|   0|   16|          0|
    |B_V_1_1_load_reg_2549                  |  16|   0|   16|          0|
    |B_V_1_2_load_reg_2663                  |  16|   0|   16|          0|
    |B_V_1_3_load_reg_2554                  |  16|   0|   16|          0|
    |B_V_1_4_load_reg_2718                  |  16|   0|   16|          0|
    |B_V_1_5_load_reg_2673                  |  16|   0|   16|          0|
    |B_V_1_6_load_reg_2733                  |  16|   0|   16|          0|
    |B_V_1_7_load_reg_2678                  |  16|   0|   16|          0|
    |B_V_1_8_load_reg_2683                  |  16|   0|   16|          0|
    |B_V_1_9_load_reg_2559                  |  16|   0|   16|          0|
    |KER_bound_reg_2348                     |  32|   0|   32|          0|
    |KER_size_0_reg_2328                    |  32|   0|   32|          0|
    |KER_size_1_reg_2343                    |  32|   0|   32|          0|
    |OFMDim_current_3                       |  32|   0|   32|          0|
    |add_ln102_reg_2379                     |  31|   0|   31|          0|
    |add_ln700_73_reg_2778                  |  32|   0|   32|          0|
    |add_ln700_78_reg_2793                  |  32|   0|   32|          0|
    |add_ln700_79_reg_2783                  |  32|   0|   32|          0|
    |add_ln700_80_reg_2788                  |  32|   0|   32|          0|
    |add_ln700_85_reg_2798                  |  32|   0|   32|          0|
    |add_ln700_87_reg_2803                  |  32|   0|   32|          0|
    |add_ln700_reg_2773                     |  32|   0|   32|          0|
    |and_ln82_reg_2836                      |   1|   0|    1|          0|
    |ap_CS_fsm                              |  21|   0|   21|          0|
    |ap_done_reg                            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5                |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0                |   1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1                |   1|   0|    1|          0|
    |i3_0_reg_1348                          |  32|   0|   32|          0|
    |i_0_reg_1448                           |   4|   0|    4|          0|
    |ib_0_reg_1403                          |  32|   0|   32|          0|
    |ic_0_reg_1426                          |   3|   0|    3|          0|
    |ic_reg_2467                            |   3|   0|    3|          0|
    |icmp_ln108_reg_2393                    |   1|   0|    1|          0|
    |icmp_ln121_reg_2407                    |   1|   0|    1|          0|
    |icmp_ln124_4_reg_2569                  |   1|   0|    1|          0|
    |icmp_ln124_reg_2416                    |   1|   0|    1|          0|
    |icmp_ln149_reg_2353                    |   1|   0|    1|          0|
    |icmp_ln78_reg_2820                     |   1|   0|    1|          0|
    |indvar_flatten6_reg_1392               |  34|   0|   34|          0|
    |indvar_flatten_reg_1437                |  10|   0|   10|          0|
    |iter_0_reg_1370                        |  31|   0|   31|          0|
    |j2_0_reg_1381                          |   7|   0|    7|          0|
    |j_0_reg_1459                           |   7|   0|    7|          0|
    |mul_ln1352_73_reg_2658                 |  32|   0|   32|          0|
    |mul_ln1352_75_reg_2668                 |  32|   0|   32|          0|
    |mul_ln1352_77_reg_2723                 |  32|   0|   32|          0|
    |mul_ln1352_79_reg_2738                 |  32|   0|   32|          0|
    |mul_ln1352_81_reg_2688                 |  32|   0|   32|          0|
    |mul_ln1352_83_reg_2698                 |  32|   0|   32|          0|
    |mul_ln1352_85_reg_2753                 |  32|   0|   32|          0|
    |mul_ln1352_87_reg_2768                 |  32|   0|   32|          0|
    |mul_ln75_4_reg_2815                    |  32|   0|   32|          0|
    |mul_ln75_reg_2338                      |  32|   0|   32|          0|
    |num_imag_0_reg_1359                    |  32|   0|   32|          0|
    |num_imag_reg_2365                      |  32|   0|   32|          0|
    |p_0300_0_reg_1414                      |  32|   0|   32|          0|
    |reg_1489                               |   5|   0|    5|          0|
    |reg_1493                               |   5|   0|    5|          0|
    |select_ln127_7_reg_2421                |   3|   0|    3|          0|
    |select_ln127_8_reg_2426                |  32|   0|   32|          0|
    |select_ln78_7_reg_2829                 |   4|   0|    4|          0|
    |sext_ln215_179_reg_2431                |  64|   0|   64|          0|
    |sext_ln215_179_reg_2431_pp2_iter1_reg  |  64|   0|   64|          0|
    |start_once_reg                         |   1|   0|    1|          0|
    |tmp_64_reg_2333                        |  32|   0|   34|          2|
    |tmp_67_reg_2810                        |  17|   0|   17|          0|
    |tmp_V_308_reg_2283                     |  32|   0|   32|          0|
    |tmp_V_310_reg_2288                     |  32|   0|   32|          0|
    |tmp_V_312_reg_2296                     |  32|   0|   32|          0|
    |tmp_V_316_reg_2302                     |  32|   0|   32|          0|
    |tmp_V_318_reg_2310                     |  32|   0|   32|          0|
    |tmp_V_reg_2277                         |  32|   0|   32|          0|
    |trunc_ln180_7_reg_2840                 |   2|   0|    2|          0|
    |trunc_ln180_8_reg_2402                 |   2|   0|    2|          0|
    |trunc_ln180_9_reg_2397                 |   2|   0|    2|          0|
    |trunc_ln180_reg_2845                   |   2|   0|    2|          0|
    |zext_ln215_reg_2473                    |   3|   0|   64|         61|
    |icmp_ln121_reg_2407                    |  64|  32|    1|          0|
    |icmp_ln124_4_reg_2569                  |  64|  32|    1|          0|
    |icmp_ln124_reg_2416                    |  64|  32|    1|          0|
    +---------------------------------------+----+----+-----+-----------+
    |Total                                  |2106|  96| 1980|         63|
    +---------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+------------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+-------------------------+-----+-----+------------+------------------+--------------+
|ap_clk                   |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_rst                   |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_start                 |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|start_full_n             |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_done                  | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_continue              |  in |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_idle                  | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|ap_ready                 | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|start_out                | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|start_write              | out |    1| ap_ctrl_hs | FC<1u, 64u, 10u> | return value |
|in_stream_a_V_V_dout     |  in |   32|   ap_fifo  |  in_stream_a_V_V |    pointer   |
|in_stream_a_V_V_empty_n  |  in |    1|   ap_fifo  |  in_stream_a_V_V |    pointer   |
|in_stream_a_V_V_read     | out |    1|   ap_fifo  |  in_stream_a_V_V |    pointer   |
|out_stream_V_V_din       | out |   32|   ap_fifo  |  out_stream_V_V  |    pointer   |
|out_stream_V_V_full_n    |  in |    1|   ap_fifo  |  out_stream_V_V  |    pointer   |
|out_stream_V_V_write     | out |    1|   ap_fifo  |  out_stream_V_V  |    pointer   |
+-------------------------+-----+-----+------------+------------------+--------------+

