# Memory 时序逻辑
## 背景知识
这一部分的背景知识同样也是数电的内容，不过相对偏后，主要为时钟和D触发器，如果还记得的话应该复习一下难度不大
## 项目
### Bit/Register
由于最底层的DFF已经被内置实现过，所以本单元的项目实际上还是更偏组合逻辑（个人感觉）,Bit的实现图书里直接画出来了，然后Reg就是Bit的堆叠。
### PC
先计算出out(t)+1的值，然后按照书上实现要求的优先级，逐级通过Mux16选择，可以看到，reset的优先级最高，那么把reset控制的Mux16放在最后（离输出的reg最近），然后依次类推
### RAM
项目中需要实现好几个RAM，包括RAM8、RAM64、RAM512、RAM16K、RAM4K等，其实只要实现了RAM8，剩下的结构基本都是完全一样的。

RAM8的实现思路：
* 先通过DMux8Way把load通过address分成8份，连到8个reg的load上，完成对固定地址选择
* 在上面的基础上，把8个reg的in直接连到RAM8的in上，完成对固定地址的写的操作
* 把8个reg的out连到一个Mux8Way16上，通过address控制，完成对固定地址读的操作

完成RAM8之后，其实后面都一样了，需要注意的是因为RAM8中基础的存储单元是reg，没有地址的输入，而对于后面的RAM，以RAM64为例，基本的存储单元为RAM8，所以需要按照定义把输入地址的LSB连到每个RAM8的address上，完成书上所谓的“阶层式寻址机制（hierarchical addressing）”

