/* Generated by Yosys 0.9+2406 (git sha1 f44a4f90, gcc 8.4.0 -fPIC -Os) */

module counter(clk, reset, \result[0] , \result[1] , \result[2] , \result[3] , \result[4] , \result[5] , \result[6] , \result[7] );
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  input clk;
  input reset;
  output \result[0] ;
  output \result[1] ;
  output \result[2] ;
  output \result[3] ;
  output \result[4] ;
  output \result[5] ;
  output \result[6] ;
  output \result[7] ;
  dffr _21_ (
    .C(clk),
    .D(_03_),
    .Q(\result[0] ),
    .R(reset)
  );
  dffr _22_ (
    .C(clk),
    .D(_12_),
    .Q(\result[1] ),
    .R(reset)
  );
  dffr _23_ (
    .C(clk),
    .D(_13_),
    .Q(\result[2] ),
    .R(reset)
  );
  dffr _24_ (
    .C(clk),
    .D(_14_),
    .Q(\result[3] ),
    .R(reset)
  );
  dffr _25_ (
    .C(clk),
    .D(_15_),
    .Q(\result[4] ),
    .R(reset)
  );
  dffr _26_ (
    .C(clk),
    .D(_16_),
    .Q(\result[5] ),
    .R(reset)
  );
  dffr _27_ (
    .C(clk),
    .D(_17_),
    .Q(\result[6] ),
    .R(reset)
  );
  dffr _28_ (
    .C(clk),
    .D(_18_),
    .Q(\result[7] ),
    .R(reset)
  );
  assign _12_ = 4'h6 >> { \result[0] , \result[1]  };
  assign _03_ = 2'h1 >> \result[0] ;
  assign _13_ = 8'h6a >> { \result[0] , \result[1] , \result[2]  };
  assign _14_ = 16'h6aaa >> { \result[0] , \result[1] , \result[2] , \result[3]  };
  assign _15_ = 4'h6 >> { _00_, \result[4]  };
  assign _00_ = 16'h8000 >> { \result[0] , \result[1] , \result[2] , \result[3]  };
  assign _16_ = 8'h6a >> { _00_, \result[4] , \result[5]  };
  assign _17_ = 16'h6aaa >> { _00_, \result[4] , \result[5] , \result[6]  };
  assign _18_ = 4'h6 >> { _01_, \result[7]  };
  assign _01_ = 16'h8000 >> { _00_, \result[4] , \result[5] , \result[6]  };
  assign _02_ = 1'h0;
  assign _19_ = 1'h1;
  assign _20_ = 1'hx;
  assign _11_ = _03_;
  assign _10_ = \result[7] ;
  assign _09_ = \result[6] ;
  assign _08_ = \result[5] ;
  assign _07_ = \result[4] ;
  assign _06_ = \result[3] ;
  assign _05_ = \result[2] ;
  assign _04_ = \result[1] ;
endmodule
