# Programmierbare Logik

Modul Programmierbare Logik

Alle Projekte wurden in Quartus angelegt und auf einem Cyclone® IV FPGA getestet.


## 1.1    1-Bit Register und generisches Register
<br/>

## 1.2    Basis-Register PISO/PIPO/SIPO/SISO
<br/>

## 1.3    Shift-Register
<br/>

## 1.4    4-Bit-Addierer/Subtrahierer(Ripple)
<br/>

## 1.5    7-Segment-Anzeige 
<br/>

## 2.     Sequenzerkennung
<br/>

## 3.1    BCD-Counter, Umwandlung BCD-Aiken-Gray
<br/>

## 3.2    4-Bit-BCD-Addierer/Subtrahierer
<br/>

## 3.3.1  Zähler mit Minuten und Sekunden anzeige(7-Segment)
<br/>

## 3.3.2  24h Uhr mit Möglichkeit Uhrzeit einzustellen
<br/>

## 3.3.3  Start- und Stoppuhr
<br/>

## 4.     Booth-Algorithmus für 2 4-Bit-Zahlen im Zweierkomplement
<br/>
Beschreibungen folgen...
