Fitter report for WeightOptimization
Fri Nov 17 06:28:56 2017
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Non-Global High Fan-Out Signals
 21. Fitter DSP Block Usage Summary
 22. DSP Block Details
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 17 06:28:56 2017    ;
; Quartus II Version                 ; 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name                      ; WeightOptimization                       ;
; Top-level Entity Name              ; WeightOptimization                       ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C8F256C6                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 4,546 / 8,256 ( 55 % )                   ;
;     Total combinational functions  ; 4,546 / 8,256 ( 55 % )                   ;
;     Dedicated logic registers      ; 0 / 8,256 ( 0 % )                        ;
; Total registers                    ; 0                                        ;
; Total pins                         ; 144 / 182 ( 79 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 6 / 36 ( 17 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                            ; Action  ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[0]~20  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[0]~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[0]~20  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[0]~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[0]~20  ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[0]~22 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
; SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[0]~24 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4699 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4699 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4696    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Yenrong/Desktop/FYP_DrowsinessDetector/WeightOptimization/WeightOptimization.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 4,546 / 8,256 ( 55 % ) ;
;     -- Combinational with no register       ; 4546                   ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 0                      ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 687                    ;
;     -- 3 input functions                    ; 2892                   ;
;     -- <=2 input functions                  ; 967                    ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2569                   ;
;     -- arithmetic mode                      ; 1977                   ;
;                                             ;                        ;
; Total registers*                            ; 0 / 8,778 ( 0 % )      ;
;     -- Dedicated logic registers            ; 0 / 8,256 ( 0 % )      ;
;     -- I/O registers                        ; 0 / 522 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 330 / 516 ( 64 % )     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 144 / 182 ( 79 % )     ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )         ;
; Global signals                              ; 0                      ;
; M4Ks                                        ; 0 / 36 ( 0 % )         ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 6 / 36 ( 17 % )        ;
; DSP Blocks                                  ; 0 / 18 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 0 / 8 ( 0 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 16% / 16% / 16%        ;
; Peak interconnect usage (total/H/V)         ; 23% / 23% / 21%        ;
; Maximum fan-out node                        ; out1_cal[2][0]         ;
; Maximum fan-out                             ; 92                     ;
; Highest non-global fan-out signal           ; out1_cal[2][0]         ;
; Highest non-global fan-out                  ; 92                     ;
; Total fan-out                               ; 13056                  ;
; Average fan-out                             ; 2.78                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4546 / 8256 ( 55 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 4546                 ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 687                  ; 0                              ;
;     -- 3 input functions                    ; 2892                 ; 0                              ;
;     -- <=2 input functions                  ; 967                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2569                 ; 0                              ;
;     -- arithmetic mode                      ; 1977                 ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 0                    ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 8256 ( 0 % )     ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 330 / 516 ( 63 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 144                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 36 ( 16 % )      ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 13164                ; 0                              ;
;     -- Registered Connections               ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 114                  ; 0                              ;
;     -- Output Ports                         ; 30                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock             ; G4    ; 1        ; 0            ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; In                ; A4    ; 2        ; 3            ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Rst               ; M4    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WE                ; P6    ; 4        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][0] ; C14   ; 3        ; 34           ; 16           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][1] ; E15   ; 3        ; 34           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][2] ; E14   ; 3        ; 34           ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][3] ; D13   ; 3        ; 34           ; 16           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][4] ; C16   ; 3        ; 34           ; 15           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][5] ; G11   ; 2        ; 25           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][6] ; C11   ; 2        ; 28           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][7] ; F14   ; 3        ; 34           ; 15           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][8] ; A11   ; 2        ; 25           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[0][9] ; G10   ; 2        ; 25           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][0] ; E16   ; 3        ; 34           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][1] ; B9    ; 2        ; 18           ; 19           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][2] ; G16   ; 3        ; 34           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][3] ; G12   ; 3        ; 34           ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][4] ; A7    ; 2        ; 14           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][5] ; T11   ; 4        ; 21           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][6] ; F7    ; 2        ; 14           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][7] ; F9    ; 2        ; 21           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][8] ; D9    ; 2        ; 21           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[1][9] ; G13   ; 3        ; 34           ; 13           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][0] ; B13   ; 2        ; 30           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][1] ; A9    ; 2        ; 18           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][2] ; K10   ; 4        ; 25           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][3] ; H11   ; 3        ; 34           ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][4] ; H16   ; 3        ; 34           ; 10           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][5] ; J15   ; 3        ; 34           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][6] ; L10   ; 4        ; 23           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][7] ; F15   ; 3        ; 34           ; 12           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][8] ; D11   ; 2        ; 18           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_actual[2][9] ; F10   ; 2        ; 23           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][0]    ; C6    ; 2        ; 5            ; 19           ; 1           ; 92                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][1]    ; B6    ; 2        ; 9            ; 19           ; 1           ; 59                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][2]    ; D1    ; 1        ; 0            ; 15           ; 0           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][3]    ; B8    ; 2        ; 16           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][4]    ; D14   ; 3        ; 34           ; 17           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][5]    ; D2    ; 1        ; 0            ; 16           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][6]    ; C15   ; 3        ; 34           ; 15           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][7]    ; B7    ; 2        ; 14           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][8]    ; D10   ; 2        ; 18           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[0][9]    ; A8    ; 2        ; 16           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][0]    ; M14   ; 3        ; 34           ; 5            ; 0           ; 92                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][1]    ; L14   ; 3        ; 34           ; 7            ; 0           ; 59                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][2]    ; K13   ; 3        ; 34           ; 2            ; 2           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][3]    ; F13   ; 3        ; 34           ; 13           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][4]    ; J11   ; 3        ; 34           ; 12           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][5]    ; G15   ; 3        ; 34           ; 11           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][6]    ; L11   ; 4        ; 32           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][7]    ; F16   ; 3        ; 34           ; 12           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][8]    ; D15   ; 3        ; 34           ; 14           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[1][9]    ; E13   ; 3        ; 34           ; 13           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][0]    ; N15   ; 3        ; 34           ; 3            ; 0           ; 92                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][1]    ; M15   ; 3        ; 34           ; 6            ; 1           ; 59                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][2]    ; N16   ; 3        ; 34           ; 4            ; 2           ; 60                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][3]    ; A12   ; 2        ; 28           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][4]    ; H15   ; 3        ; 34           ; 10           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][5]    ; J16   ; 3        ; 34           ; 10           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][6]    ; A10   ; 2        ; 23           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][7]    ; B10   ; 2        ; 23           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][8]    ; P11   ; 4        ; 23           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out1_cal[2][9]    ; R11   ; 4        ; 21           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][0]     ; B12   ; 2        ; 28           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][1]     ; E5    ; 1        ; 0            ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][2]     ; M12   ; 3        ; 34           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][3]     ; P4    ; 4        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][4]     ; R7    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][5]     ; P3    ; 1        ; 0            ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][6]     ; R13   ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][7]     ; F3    ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][8]     ; J4    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[0][9]     ; D7    ; 2        ; 7            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][0]     ; D6    ; 2        ; 5            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][1]     ; C1    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][2]     ; T10   ; 4        ; 25           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][3]     ; N6    ; 4        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][4]     ; L1    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][5]     ; D4    ; 1        ; 0            ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][6]     ; T3    ; 4        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][7]     ; L3    ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][8]     ; N3    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[1][9]     ; P13   ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][0]     ; H12   ; 3        ; 34           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][1]     ; E6    ; 2        ; 1            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][2]     ; R3    ; 4        ; 1            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][3]     ; F6    ; 2        ; 1            ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][4]     ; L16   ; 3        ; 34           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][5]     ; E4    ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][6]     ; C4    ; 2        ; 5            ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][7]     ; K6    ; 4        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][8]     ; P15   ; 3        ; 34           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[2][9]     ; R6    ; 4        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][0]     ; R5    ; 4        ; 5            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][1]     ; E2    ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][2]     ; F5    ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][3]     ; N13   ; 3        ; 34           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][4]     ; T12   ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][5]     ; C5    ; 2        ; 5            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][6]     ; C2    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][7]     ; G7    ; 2        ; 7            ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][8]     ; T6    ; 4        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[3][9]     ; T7    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][0]     ; N4    ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][1]     ; P16   ; 3        ; 34           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][2]     ; H6    ; 1        ; 0            ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][3]     ; T4    ; 4        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][4]     ; M1    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][5]     ; D8    ; 2        ; 9            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][6]     ; A3    ; 2        ; 1            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][7]     ; A6    ; 2        ; 9            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][8]     ; F8    ; 2        ; 12           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; out_cal[4][9]     ; T14   ; 4        ; 32           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; delta1[0][0] ; M16   ; 3        ; 34           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][1] ; N9    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][2] ; L7    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][3] ; R8    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][4] ; R9    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][5] ; L8    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][6] ; N10   ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][7] ; T8    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][8] ; T9    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[0][9] ; K4    ; 1        ; 0            ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][0] ; P1    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][1] ; P2    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][2] ; B5    ; 2        ; 3            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][3] ; N1    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][4] ; M3    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][5] ; M2    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][6] ; K2    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][7] ; L2    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][8] ; K1    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[1][9] ; K5    ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][0] ; L9    ; 4        ; 23           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][1] ; R10   ; 4        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][2] ; K15   ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][3] ; K11   ; 4        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][4] ; L15   ; 3        ; 34           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][5] ; P12   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][6] ; N11   ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][7] ; K16   ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][8] ; D16   ; 3        ; 34           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; delta1[2][9] ; B11   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 32 / 43 ( 74 % ) ; 3.3V          ; --           ;
; 2        ; 37 / 46 ( 80 % ) ; 3.3V          ; --           ;
; 3        ; 42 / 47 ( 89 % ) ; 3.3V          ; --           ;
; 4        ; 36 / 46 ( 78 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 199        ; 2        ; out_cal[4][6]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 198        ; 2        ; In                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 187        ; 2        ; out_cal[4][7]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 179        ; 2        ; out1_actual[1][4]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 2        ; out1_cal[0][9]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 2        ; out1_actual[2][1]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 169        ; 2        ; out1_cal[2][6]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 165        ; 2        ; out1_actual[0][8]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 162        ; 2        ; out1_cal[2][3]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 2        ; delta1[1][2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 186        ; 2        ; out1_cal[0][1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 180        ; 2        ; out1_cal[0][7]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 2        ; out1_cal[0][3]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 2        ; out1_actual[1][1]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 168        ; 2        ; out1_cal[2][7]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 164        ; 2        ; delta1[2][9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 161        ; 2        ; out_cal[0][0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 159        ; 2        ; out1_actual[2][0]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; out_cal[1][1]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 3          ; 1        ; out_cal[3][6]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 194        ; 2        ; out_cal[2][6]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 193        ; 2        ; out_cal[3][5]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 192        ; 2        ; out1_cal[0][0]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 2        ; out1_actual[0][6]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 151        ; 3        ; out1_actual[0][0]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C15      ; 149        ; 3        ; out1_cal[0][6]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 150        ; 3        ; out1_actual[0][4]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 12         ; 1        ; out1_cal[0][2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 11         ; 1        ; out1_cal[0][5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; out_cal[1][5]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 191        ; 2        ; out_cal[1][0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 190        ; 2        ; out_cal[0][9]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 185        ; 2        ; out_cal[4][5]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 172        ; 2        ; out1_actual[1][8]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 174        ; 2        ; out1_cal[0][8]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 173        ; 2        ; out1_actual[2][8]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 152        ; 3        ; out1_actual[0][3]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D14      ; 154        ; 3        ; out1_cal[0][4]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D15      ; 144        ; 3        ; out1_cal[1][8]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 145        ; 3        ; delta1[2][8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 1        ; out_cal[3][1]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 14         ; 1        ; out_cal[2][5]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 5          ; 1        ; out_cal[0][1]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E6       ; 201        ; 2        ; out_cal[2][1]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ; 141        ; 3        ; out1_cal[1][9]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E14      ; 153        ; 3        ; out1_actual[0][2]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E15      ; 146        ; 3        ; out1_actual[0][1]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 147        ; 3        ; out1_actual[1][0]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; out_cal[0][7]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 6          ; 1        ; out_cal[3][2]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 202        ; 2        ; out_cal[2][3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 181        ; 2        ; out1_actual[1][6]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 2        ; out_cal[4][8]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 171        ; 2        ; out1_actual[1][7]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 170        ; 2        ; out1_actual[2][9]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 142        ; 3        ; out1_cal[1][3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 148        ; 3        ; out1_actual[0][7]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 135        ; 3        ; out1_actual[2][7]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 136        ; 3        ; out1_cal[1][7]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ; 15         ; 1        ; Clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G7       ; 189        ; 2        ; out_cal[3][7]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 166        ; 2        ; out1_actual[0][9]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 167        ; 2        ; out1_actual[0][5]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 139        ; 3        ; out1_actual[1][3]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G13      ; 140        ; 3        ; out1_actual[1][9]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 134        ; 3        ; out1_cal[1][5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 133        ; 3        ; out1_actual[1][2]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 27         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 17         ; 1        ; out_cal[4][2]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 138        ; 3        ; out1_actual[2][3]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H12      ; 131        ; 3        ; out_cal[2][0]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 129        ; 3        ; out1_cal[2][4]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H16      ; 130        ; 3        ; out1_actual[2][4]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 39         ; 1        ; out_cal[0][8]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 137        ; 3        ; out1_cal[1][4]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 128        ; 3        ; out1_actual[2][5]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 127        ; 3        ; out1_cal[2][5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 1        ; delta1[1][8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 1        ; delta1[1][6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 34         ; 1        ; delta1[0][9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 35         ; 1        ; delta1[1][9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 64         ; 4        ; out_cal[2][7]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K7       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 88         ; 4        ; out1_actual[2][2]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 87         ; 4        ; delta1[2][3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K12      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 104        ; 3        ; out1_cal[1][2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 126        ; 3        ; delta1[2][2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 125        ; 3        ; delta1[2][7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 37         ; 1        ; out_cal[1][4]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 1        ; delta1[1][7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 43         ; 1        ; out_cal[1][7]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 72         ; 4        ; delta1[0][2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 73         ; 4        ; delta1[0][5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 83         ; 4        ; delta1[2][0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 84         ; 4        ; out1_actual[2][6]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 100        ; 4        ; out1_cal[1][6]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L12      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 118        ; 3        ; out1_cal[1][1]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 119        ; 3        ; delta1[2][4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 120        ; 3        ; out_cal[2][4]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 40         ; 1        ; out_cal[4][4]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; delta1[1][5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 42         ; 1        ; delta1[1][4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 1        ; Rst                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 102        ; 3        ; out_cal[0][2]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M13      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 114        ; 3        ; out1_cal[1][0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M15      ; 115        ; 3        ; out1_cal[2][1]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 116        ; 3        ; delta1[0][0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 44         ; 1        ; delta1[1][3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 49         ; 1        ; out_cal[1][8]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 50         ; 1        ; out_cal[4][0]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 68         ; 4        ; out_cal[1][3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 78         ; 4        ; delta1[0][1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 79         ; 4        ; delta1[0][6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 89         ; 4        ; delta1[2][6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 105        ; 3        ; out_cal[3][3]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N14      ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 109        ; 3        ; out1_cal[2][0]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 110        ; 3        ; out1_cal[2][2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 46         ; 1        ; delta1[1][0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 47         ; 1        ; delta1[1][1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 51         ; 1        ; out_cal[0][5]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 4        ; out_cal[0][3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P5       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 67         ; 4        ; WE                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 82         ; 4        ; out1_cal[2][8]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 90         ; 4        ; delta1[2][5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 91         ; 4        ; out_cal[1][9]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 107        ; 3        ; out_cal[2][8]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 108        ; 3        ; out_cal[4][1]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 4        ; out_cal[2][2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 4        ; out_cal[3][0]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 66         ; 4        ; out_cal[2][9]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 71         ; 4        ; out_cal[0][4]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 75         ; 4        ; delta1[0][3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 77         ; 4        ; delta1[0][4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 85         ; 4        ; delta1[2][1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 81         ; 4        ; out1_cal[2][9]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 96         ; 4        ; out_cal[0][6]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 55         ; 4        ; out_cal[1][6]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 58         ; 4        ; out_cal[4][3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 65         ; 4        ; out_cal[3][8]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 70         ; 4        ; out_cal[3][9]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 74         ; 4        ; delta1[0][7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 76         ; 4        ; delta1[0][8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 86         ; 4        ; out_cal[1][2]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 80         ; 4        ; out1_actual[1][5]                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 92         ; 4        ; out_cal[3][4]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 97         ; 4        ; out_cal[4][9]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |WeightOptimization                       ; 4546 (1)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 144  ; 0            ; 4546 (1)     ; 0 (0)             ; 0 (0)            ; |WeightOptimization                                                                                                                     ;              ;
;    |Delta:delta1_0|                       ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_0                                                                                                      ;              ;
;       |lpm_divide:Div0|                   ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_0|lpm_divide:Div0                                                                                      ;              ;
;          |lpm_divide_ofm:auto_generated|  ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated                                                        ;              ;
;             |sign_div_unsign_2nh:divider| ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider                            ;              ;
;                |alt_u_div_65f:divider|    ; 309 (309)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (309)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider      ;              ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_0|lpm_mult:Mult0                                                                                       ;              ;
;          |mult_68t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_0|lpm_mult:Mult0|mult_68t:auto_generated                                                               ;              ;
;    |Delta:delta1_1|                       ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_1                                                                                                      ;              ;
;       |lpm_divide:Div0|                   ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_1|lpm_divide:Div0                                                                                      ;              ;
;          |lpm_divide_ofm:auto_generated|  ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated                                                        ;              ;
;             |sign_div_unsign_2nh:divider| ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider                            ;              ;
;                |alt_u_div_65f:divider|    ; 309 (309)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (309)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider      ;              ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_1|lpm_mult:Mult0                                                                                       ;              ;
;          |mult_68t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_1|lpm_mult:Mult0|mult_68t:auto_generated                                                               ;              ;
;    |Delta:delta1_2|                       ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_2                                                                                                      ;              ;
;       |lpm_divide:Div0|                   ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_2|lpm_divide:Div0                                                                                      ;              ;
;          |lpm_divide_ofm:auto_generated|  ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_2|lpm_divide:Div0|lpm_divide_ofm:auto_generated                                                        ;              ;
;             |sign_div_unsign_2nh:divider| ; 309 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_2|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider                            ;              ;
;                |alt_u_div_65f:divider|    ; 309 (309)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (309)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_2|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider      ;              ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_2|lpm_mult:Mult0                                                                                       ;              ;
;          |mult_68t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Delta:delta1_2|lpm_mult:Mult0|mult_68t:auto_generated                                                               ;              ;
;    |SigmoidPrime:sig1_0|                  ; 1166 (8)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1166 (8)     ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_2gm:auto_generated|  ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_cnh:divider| ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                |alt_u_div_q5f:divider|    ; 577 (577)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (577)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider ;              ;
;       |lpm_divide:Div1|                   ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_2gm:auto_generated|  ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_cnh:divider| ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                |alt_u_div_q5f:divider|    ; 581 (581)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (581)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider ;              ;
;    |SigmoidPrime:sig1_1|                  ; 1166 (8)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1166 (8)     ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_2gm:auto_generated|  ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_cnh:divider| ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                |alt_u_div_q5f:divider|    ; 577 (577)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (577)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider ;              ;
;       |lpm_divide:Div1|                   ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_2gm:auto_generated|  ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_cnh:divider| ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                |alt_u_div_q5f:divider|    ; 581 (581)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (581)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider ;              ;
;    |SigmoidPrime:sig1_2|                  ; 1166 (8)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1166 (8)     ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_2gm:auto_generated|  ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_cnh:divider| ; 577 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                |alt_u_div_q5f:divider|    ; 577 (577)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (577)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider ;              ;
;       |lpm_divide:Div1|                   ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_2gm:auto_generated|  ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_cnh:divider| ; 581 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (0)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider                       ;              ;
;                |alt_u_div_q5f:divider|    ; 581 (581)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (581)    ; 0 (0)             ; 0 (0)            ; |WeightOptimization|SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider ;              ;
;    |Subtraction:sub1_0|                   ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Subtraction:sub1_0                                                                                                  ;              ;
;    |Subtraction:sub1_1|                   ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Subtraction:sub1_1                                                                                                  ;              ;
;    |Subtraction:sub1_2|                   ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |WeightOptimization|Subtraction:sub1_2                                                                                                  ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Clock             ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; Rst               ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; WE                ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; In                ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[4][0]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[4][1]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[4][2]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[4][3]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[4][4]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[4][5]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[4][6]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[4][7]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[4][8]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[4][9]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[3][0]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[3][1]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[3][2]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[3][3]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[3][4]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[3][5]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[3][6]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[3][7]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[3][8]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[3][9]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[2][0]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[2][1]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[2][2]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[2][3]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[2][4]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[2][5]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[2][6]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[2][7]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[2][8]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[2][9]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[1][0]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[1][1]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[1][2]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[1][3]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[1][4]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[1][5]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[1][6]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[1][7]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[1][8]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[1][9]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[0][0]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[0][1]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[0][2]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[0][3]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[0][4]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[0][5]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[0][6]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; out_cal[0][7]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[0][8]     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out_cal[0][9]     ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --  ;
; delta1[2][0]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][1]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][2]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][3]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][4]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][5]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][6]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][7]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][8]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[2][9]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][0]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][1]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][2]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][3]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][4]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][5]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][6]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][7]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][8]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[1][9]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][0]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][1]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][2]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][3]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][4]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][5]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][6]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][7]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][8]      ; Output   ; --            ; --            ; --                    ; --  ;
; delta1[0][9]      ; Output   ; --            ; --            ; --                    ; --  ;
; out1_cal[2][0]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[2][9]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[2][9] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[2][8]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[2][8] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[2][7]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[2][7] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[2][6]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[2][6] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[2][5]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out1_actual[2][5] ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out1_cal[2][4]    ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out1_actual[2][4] ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; out1_cal[2][3]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[2][3] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[2][2]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[2][2] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[2][1]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[2][1] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[2][0] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[1][0]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[1][9]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][9] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[1][8]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][8] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[1][7]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][7] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[1][6]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[1][6] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[1][5]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][5] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[1][4]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][4] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[1][3]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][3] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[1][2]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][2] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[1][1]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[1][1] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[1][0] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[0][0]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[0][9]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[0][9] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[0][8]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[0][8] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[0][7]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[0][7] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[0][6]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[0][6] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[0][5]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[0][5] ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_cal[0][4]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[0][4] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[0][3]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[0][3] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[0][2]    ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[0][2] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_cal[0][1]    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --  ;
; out1_actual[0][1] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; out1_actual[0][0] ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Clock                                                                                                                                                 ;                   ;         ;
; Rst                                                                                                                                                   ;                   ;         ;
; WE                                                                                                                                                    ;                   ;         ;
; In                                                                                                                                                    ;                   ;         ;
; out_cal[4][0]                                                                                                                                         ;                   ;         ;
; out_cal[4][1]                                                                                                                                         ;                   ;         ;
; out_cal[4][2]                                                                                                                                         ;                   ;         ;
; out_cal[4][3]                                                                                                                                         ;                   ;         ;
; out_cal[4][4]                                                                                                                                         ;                   ;         ;
; out_cal[4][5]                                                                                                                                         ;                   ;         ;
; out_cal[4][6]                                                                                                                                         ;                   ;         ;
; out_cal[4][7]                                                                                                                                         ;                   ;         ;
; out_cal[4][8]                                                                                                                                         ;                   ;         ;
; out_cal[4][9]                                                                                                                                         ;                   ;         ;
; out_cal[3][0]                                                                                                                                         ;                   ;         ;
; out_cal[3][1]                                                                                                                                         ;                   ;         ;
; out_cal[3][2]                                                                                                                                         ;                   ;         ;
; out_cal[3][3]                                                                                                                                         ;                   ;         ;
; out_cal[3][4]                                                                                                                                         ;                   ;         ;
; out_cal[3][5]                                                                                                                                         ;                   ;         ;
; out_cal[3][6]                                                                                                                                         ;                   ;         ;
; out_cal[3][7]                                                                                                                                         ;                   ;         ;
; out_cal[3][8]                                                                                                                                         ;                   ;         ;
; out_cal[3][9]                                                                                                                                         ;                   ;         ;
; out_cal[2][0]                                                                                                                                         ;                   ;         ;
; out_cal[2][1]                                                                                                                                         ;                   ;         ;
; out_cal[2][2]                                                                                                                                         ;                   ;         ;
; out_cal[2][3]                                                                                                                                         ;                   ;         ;
; out_cal[2][4]                                                                                                                                         ;                   ;         ;
; out_cal[2][5]                                                                                                                                         ;                   ;         ;
; out_cal[2][6]                                                                                                                                         ;                   ;         ;
; out_cal[2][7]                                                                                                                                         ;                   ;         ;
; out_cal[2][8]                                                                                                                                         ;                   ;         ;
; out_cal[2][9]                                                                                                                                         ;                   ;         ;
; out_cal[1][0]                                                                                                                                         ;                   ;         ;
; out_cal[1][1]                                                                                                                                         ;                   ;         ;
; out_cal[1][2]                                                                                                                                         ;                   ;         ;
; out_cal[1][3]                                                                                                                                         ;                   ;         ;
; out_cal[1][4]                                                                                                                                         ;                   ;         ;
; out_cal[1][5]                                                                                                                                         ;                   ;         ;
; out_cal[1][6]                                                                                                                                         ;                   ;         ;
; out_cal[1][7]                                                                                                                                         ;                   ;         ;
; out_cal[1][8]                                                                                                                                         ;                   ;         ;
; out_cal[1][9]                                                                                                                                         ;                   ;         ;
; out_cal[0][0]                                                                                                                                         ;                   ;         ;
; out_cal[0][1]                                                                                                                                         ;                   ;         ;
; out_cal[0][2]                                                                                                                                         ;                   ;         ;
; out_cal[0][3]                                                                                                                                         ;                   ;         ;
; out_cal[0][4]                                                                                                                                         ;                   ;         ;
; out_cal[0][5]                                                                                                                                         ;                   ;         ;
; out_cal[0][6]                                                                                                                                         ;                   ;         ;
; out_cal[0][7]                                                                                                                                         ;                   ;         ;
; out_cal[0][8]                                                                                                                                         ;                   ;         ;
; out_cal[0][9]                                                                                                                                         ;                   ;         ;
; out1_cal[2][0]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~1                                                                                                                 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[0]~1 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~1                    ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~1                                                                                                                      ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~68            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[24]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[36]~75            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[48]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[60]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[72]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[84]~92            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[96]~101           ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[132]~132          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[156]~153          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[192]~184          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[204]~194          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[228]~213          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[252]~232          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[264]~242          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[276]~252          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[288]~262          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[300]~272          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[312]~282          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[324]~292          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[145]~295          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[169]~299          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[205]~306          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[217]~308          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[241]~312          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[265]~316          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[277]~318          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[289]~320          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[301]~322          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[313]~324          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[325]~326          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[108]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[120]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[133]~293          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[144]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[157]~297          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[168]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[181]~302          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[180]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[193]~304          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[216]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[229]~310          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[240]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[253]~314          ; 0                 ; 6       ;
; out1_cal[2][9]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_2|Add0~12                                                                                                                    ; 0                 ; 6       ;
;      - Subtraction:sub1_2|LessThan0~18                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~37                                                                                                                     ; 0                 ; 6       ;
; out1_actual[2][9]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~18                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_2|Add0~38                                                                                                                     ; 1                 ; 6       ;
; out1_cal[2][8]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_2|Add0~10                                                                                                                    ; 0                 ; 6       ;
;      - Subtraction:sub1_2|LessThan0~17                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~33                                                                                                                     ; 0                 ; 6       ;
; out1_actual[2][8]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~17                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~34                                                                                                                     ; 0                 ; 6       ;
; out1_cal[2][7]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_2|Add0~8                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_2|LessThan0~15                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~29                                                                                                                     ; 0                 ; 6       ;
; out1_actual[2][7]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~15                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_2|Add0~30                                                                                                                     ; 1                 ; 6       ;
; out1_cal[2][6]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_2|Add0~6                                                                                                                     ; 1                 ; 6       ;
;      - Subtraction:sub1_2|LessThan0~13                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_2|Add0~25                                                                                                                     ; 1                 ; 6       ;
; out1_actual[2][6]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~13                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_2|Add0~26                                                                                                                     ; 1                 ; 6       ;
; out1_cal[2][5]                                                                                                                                        ;                   ;         ;
; out1_actual[2][5]                                                                                                                                     ;                   ;         ;
; out1_cal[2][4]                                                                                                                                        ;                   ;         ;
; out1_actual[2][4]                                                                                                                                     ;                   ;         ;
; out1_cal[2][3]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_2|Add0~0                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_2|LessThan0~7                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~13                                                                                                                     ; 0                 ; 6       ;
; out1_actual[2][3]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~7                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~14                                                                                                                     ; 0                 ; 6       ;
; out1_cal[2][2]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~5                                                                                                                 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[2]~5 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~5                    ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~9                                                                                                                      ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~69            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 0                 ; 6       ;
; out1_actual[2][2]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~5                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~10                                                                                                                     ; 0                 ; 6       ;
; out1_cal[2][1]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~3                                                                                                                 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[1]~3 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~3                    ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~5                                                                                                                      ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~68            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_2|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 0                 ; 6       ;
; out1_actual[2][1]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~3                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~6                                                                                                                      ; 0                 ; 6       ;
; out1_actual[2][0]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_2|LessThan0~1                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_2|Add0~2                                                                                                                      ; 0                 ; 6       ;
; out1_cal[1][0]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~1                                                                                                                 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[0]~0  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~1                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~1                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[0]~0 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[0]~1 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~1                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~1                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~1                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~1                    ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~1                                                                                                                      ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~68            ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]               ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[24]               ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[36]~75            ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[48]               ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[60]               ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[72]               ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[84]~92            ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[96]~101           ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[132]~132          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[156]~153          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[192]~184          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[204]~194          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[228]~213          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[252]~232          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[264]~242          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[276]~252          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[288]~262          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[300]~272          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[312]~282          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[324]~292          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[145]~295          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[169]~299          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[205]~306          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[217]~308          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[241]~312          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[265]~316          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[277]~318          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[289]~320          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[301]~322          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[313]~324          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[325]~326          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[108]              ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[120]              ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[133]~293          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[144]              ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[157]~297          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[168]              ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[181]~302          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[180]              ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[193]~304          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[216]              ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[229]~310          ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[240]              ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[253]~314          ; 1                 ; 6       ;
; out1_cal[1][9]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_1|Add0~12                                                                                                                    ; 1                 ; 6       ;
;      - Subtraction:sub1_1|LessThan0~18                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~37                                                                                                                     ; 1                 ; 6       ;
; out1_actual[1][9]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~18                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~38                                                                                                                     ; 0                 ; 6       ;
; out1_cal[1][8]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_1|Add0~10                                                                                                                    ; 1                 ; 6       ;
;      - Subtraction:sub1_1|LessThan0~17                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~33                                                                                                                     ; 1                 ; 6       ;
; out1_actual[1][8]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~17                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~34                                                                                                                     ; 0                 ; 6       ;
; out1_cal[1][7]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_1|Add0~8                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_1|LessThan0~15                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~29                                                                                                                     ; 0                 ; 6       ;
; out1_actual[1][7]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~15                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~30                                                                                                                     ; 0                 ; 6       ;
; out1_cal[1][6]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_1|Add0~6                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_1|LessThan0~13                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~25                                                                                                                     ; 0                 ; 6       ;
; out1_actual[1][6]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~13                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~26                                                                                                                     ; 0                 ; 6       ;
; out1_cal[1][5]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_1|Add0~4                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_1|LessThan0~11                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~21                                                                                                                     ; 0                 ; 6       ;
; out1_actual[1][5]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~11                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~22                                                                                                                     ; 1                 ; 6       ;
; out1_cal[1][4]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_1|Add0~2                                                                                                                     ; 1                 ; 6       ;
;      - Subtraction:sub1_1|LessThan0~9                                                                                                                 ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~17                                                                                                                     ; 1                 ; 6       ;
; out1_actual[1][4]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~9                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~18                                                                                                                     ; 0                 ; 6       ;
; out1_cal[1][3]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_1|Add0~0                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_1|LessThan0~7                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~13                                                                                                                     ; 0                 ; 6       ;
; out1_actual[1][3]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~7                                                                                                                 ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~14                                                                                                                     ; 1                 ; 6       ;
; out1_cal[1][2]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~5                                                                                                                 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[2]~4  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[2]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[2]~4 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[2]~5 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~4                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[2]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~4                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~5                    ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~9                                                                                                                      ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~69            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 0                 ; 6       ;
; out1_actual[1][2]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~5                                                                                                                 ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~10                                                                                                                     ; 1                 ; 6       ;
; out1_cal[1][1]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~3                                                                                                                 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[1]~3 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~3                    ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~5                                                                                                                      ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~68            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_1|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 0                 ; 6       ;
; out1_actual[1][1]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~3                                                                                                                 ; 1                 ; 6       ;
;      - Subtraction:sub1_1|Add0~6                                                                                                                      ; 1                 ; 6       ;
; out1_actual[1][0]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_1|LessThan0~1                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_1|Add0~2                                                                                                                      ; 0                 ; 6       ;
; out1_cal[0][0]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~1                                                                                                                 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[0]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[0]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[0]~1 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~1                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~1                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~1                    ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~1                                                                                                                      ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~68            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[24]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[36]~75            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[48]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[60]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[72]               ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[84]~92            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[96]~101           ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[132]~132          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[156]~153          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[192]~184          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[204]~194          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[228]~213          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[252]~232          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[264]~242          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[276]~252          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[288]~262          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[300]~272          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[312]~282          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[324]~292          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[145]~295          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[169]~299          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[205]~306          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[217]~308          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[241]~312          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[265]~316          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[277]~318          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[289]~320          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[301]~322          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[313]~324          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[325]~326          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[108]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[120]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[133]~293          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[144]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[157]~297          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[168]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[181]~302          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[180]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[193]~304          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[216]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[229]~310          ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[240]              ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[253]~314          ; 0                 ; 6       ;
; out1_cal[0][9]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_0|Add0~12                                                                                                                    ; 0                 ; 6       ;
;      - Subtraction:sub1_0|LessThan0~18                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~37                                                                                                                     ; 0                 ; 6       ;
; out1_actual[0][9]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~18                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~38                                                                                                                     ; 0                 ; 6       ;
; out1_cal[0][8]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_0|Add0~10                                                                                                                    ; 0                 ; 6       ;
;      - Subtraction:sub1_0|LessThan0~17                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~33                                                                                                                     ; 0                 ; 6       ;
; out1_actual[0][8]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~17                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_0|Add0~34                                                                                                                     ; 1                 ; 6       ;
; out1_cal[0][7]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_0|Add0~8                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_0|LessThan0~15                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~29                                                                                                                     ; 0                 ; 6       ;
; out1_actual[0][7]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~15                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~30                                                                                                                     ; 0                 ; 6       ;
; out1_cal[0][6]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_0|Add0~6                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_0|LessThan0~13                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~25                                                                                                                     ; 0                 ; 6       ;
; out1_actual[0][6]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~13                                                                                                                ; 1                 ; 6       ;
;      - Subtraction:sub1_0|Add0~26                                                                                                                     ; 1                 ; 6       ;
; out1_cal[0][5]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_0|Add0~4                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_0|LessThan0~11                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~21                                                                                                                     ; 0                 ; 6       ;
; out1_actual[0][5]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~11                                                                                                                ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~22                                                                                                                     ; 0                 ; 6       ;
; out1_cal[0][4]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_0|Add0~2                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_0|LessThan0~9                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~17                                                                                                                     ; 0                 ; 6       ;
; out1_actual[0][4]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~9                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~18                                                                                                                     ; 0                 ; 6       ;
; out1_cal[0][3]                                                                                                                                        ;                   ;         ;
;      - SigmoidPrime:sig1_0|Add0~0                                                                                                                     ; 0                 ; 6       ;
;      - Subtraction:sub1_0|LessThan0~7                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~13                                                                                                                     ; 0                 ; 6       ;
; out1_actual[0][3]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~7                                                                                                                 ; 1                 ; 6       ;
;      - Subtraction:sub1_0|Add0~14                                                                                                                     ; 1                 ; 6       ;
; out1_cal[0][2]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~5                                                                                                                 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[2]~2  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[2]~2  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[2]~2  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[2]~2  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[2]~4  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[2]~2  ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[2]~2 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~4                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[2]~2 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~4                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[2]~2 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[2]~4 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[2]~5 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[2]~2 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~4                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~4                     ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[2]~2 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[2]~2 ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~4                    ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~5                    ; 1                 ; 6       ;
;      - Subtraction:sub1_0|Add0~9                                                                                                                      ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~69            ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]               ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 1                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 1                 ; 6       ;
; out1_actual[0][2]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~5                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~10                                                                                                                     ; 0                 ; 6       ;
; out1_cal[0][1]                                                                                                                                        ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~3                                                                                                                 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_17_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_16_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_13_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_11_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_19_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_25~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_7_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_8_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_6_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_5_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_4_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_21~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_3_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_2_result_int[1]~2  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_21_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_26~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_22_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_9_result_int[1]~0  ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_23_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_10_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_24_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_2~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_25_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_12_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_26_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_4~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_14_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_27_result_int[1]~2 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_28_result_int[1]~3 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_15_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_7~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_8~2                     ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_18_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_10~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|add_sub_20_result_int[1]~0 ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_13~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_14~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_15~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_16~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_17~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_18~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_19~2                    ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|op_20~3                    ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~5                                                                                                                      ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div0|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~68            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[13]~41            ; 0                 ; 6       ;
;      - SigmoidPrime:sig1_0|lpm_divide:Div1|lpm_divide_2gm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_q5f:divider|StageOut[12]~42            ; 0                 ; 6       ;
; out1_actual[0][1]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~3                                                                                                                 ; 1                 ; 6       ;
;      - Subtraction:sub1_0|Add0~6                                                                                                                      ; 1                 ; 6       ;
; out1_actual[0][0]                                                                                                                                     ;                   ;         ;
;      - Subtraction:sub1_0|LessThan0~1                                                                                                                 ; 0                 ; 6       ;
;      - Subtraction:sub1_0|Add0~2                                                                                                                      ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; out1_cal[0][0]                                                                                                                              ; 92      ;
; out1_cal[1][0]                                                                                                                              ; 92      ;
; out1_cal[2][0]                                                                                                                              ; 92      ;
; SigmoidPrime:sig1_0|Add0~14                                                                                                                 ; 66      ;
; SigmoidPrime:sig1_1|Add0~14                                                                                                                 ; 66      ;
; SigmoidPrime:sig1_2|Add0~14                                                                                                                 ; 66      ;
; out1_cal[0][2]                                                                                                                              ; 60      ;
; out1_cal[1][2]                                                                                                                              ; 60      ;
; out1_cal[2][2]                                                                                                                              ; 60      ;
; out1_cal[0][1]                                                                                                                              ; 59      ;
; out1_cal[1][1]                                                                                                                              ; 59      ;
; out1_cal[2][1]                                                                                                                              ; 59      ;
; SigmoidPrime:sig1_0|Add0~0                                                                                                                  ; 57      ;
; SigmoidPrime:sig1_1|Add0~0                                                                                                                  ; 57      ;
; SigmoidPrime:sig1_2|Add0~0                                                                                                                  ; 57      ;
; SigmoidPrime:sig1_0|Add0~6                                                                                                                  ; 52      ;
; SigmoidPrime:sig1_1|Add0~6                                                                                                                  ; 52      ;
; SigmoidPrime:sig1_2|Add0~6                                                                                                                  ; 52      ;
; SigmoidPrime:sig1_0|Add0~4                                                                                                                  ; 51      ;
; SigmoidPrime:sig1_0|Add0~2                                                                                                                  ; 51      ;
; SigmoidPrime:sig1_1|Add0~4                                                                                                                  ; 51      ;
; SigmoidPrime:sig1_1|Add0~2                                                                                                                  ; 51      ;
; SigmoidPrime:sig1_2|Add0~4                                                                                                                  ; 51      ;
; SigmoidPrime:sig1_2|Add0~2                                                                                                                  ; 51      ;
; SigmoidPrime:sig1_0|Add0~12                                                                                                                 ; 47      ;
; SigmoidPrime:sig1_1|Add0~12                                                                                                                 ; 47      ;
; SigmoidPrime:sig1_2|Add0~12                                                                                                                 ; 47      ;
; SigmoidPrime:sig1_0|Add0~10                                                                                                                 ; 46      ;
; SigmoidPrime:sig1_0|Add0~8                                                                                                                  ; 46      ;
; SigmoidPrime:sig1_1|Add0~10                                                                                                                 ; 46      ;
; SigmoidPrime:sig1_1|Add0~8                                                                                                                  ; 46      ;
; SigmoidPrime:sig1_2|Add0~10                                                                                                                 ; 46      ;
; SigmoidPrime:sig1_2|Add0~8                                                                                                                  ; 46      ;
; Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_16_result_int[11]~16 ; 29      ;
; Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_15_result_int[11]~16 ; 29      ;
; Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_14_result_int[11]~16 ; 29      ;
; Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_13_result_int[11]~16 ; 29      ;
; Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_12_result_int[11]~16 ; 29      ;
; Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_11_result_int[11]~16 ; 29      ;
; Delta:delta1_0|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_10_result_int[11]~16 ; 29      ;
; Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_16_result_int[11]~16 ; 29      ;
; Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_15_result_int[11]~16 ; 29      ;
; Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_14_result_int[11]~16 ; 29      ;
; Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_13_result_int[11]~16 ; 29      ;
; Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_12_result_int[11]~16 ; 29      ;
; Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_11_result_int[11]~16 ; 29      ;
; Delta:delta1_1|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_10_result_int[11]~16 ; 29      ;
; Delta:delta1_2|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_16_result_int[11]~16 ; 29      ;
; Delta:delta1_2|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_15_result_int[11]~16 ; 29      ;
; Delta:delta1_2|lpm_divide:Div0|lpm_divide_ofm:auto_generated|sign_div_unsign_2nh:divider|alt_u_div_65f:divider|add_sub_14_result_int[11]~16 ; 29      ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Delta:delta1_2|lpm_mult:Mult0|mult_68t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Delta:delta1_2|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y12_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Delta:delta1_1|lpm_mult:Mult0|mult_68t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Delta:delta1_1|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; Delta:delta1_0|lpm_mult:Mult0|mult_68t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Delta:delta1_0|lpm_mult:Mult0|mult_68t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 6,752 / 26,052 ( 26 % ) ;
; C16 interconnects          ; 34 / 1,156 ( 3 % )      ;
; C4 interconnects           ; 2,938 / 17,952 ( 16 % ) ;
; Direct links               ; 1,230 / 26,052 ( 5 % )  ;
; Global clocks              ; 0 / 8 ( 0 % )           ;
; Local interconnects        ; 1,339 / 8,256 ( 16 % )  ;
; R24 interconnects          ; 78 / 1,020 ( 8 % )      ;
; R4 interconnects           ; 3,650 / 22,440 ( 16 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.78) ; Number of LABs  (Total = 330) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 21                            ;
; 2                                           ; 4                             ;
; 3                                           ; 13                            ;
; 4                                           ; 8                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 5                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 1                             ;
; 14                                          ; 0                             ;
; 15                                          ; 5                             ;
; 16                                          ; 267                           ;
+---------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.88) ; Number of LABs  (Total = 330) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 21                            ;
; 2                                            ; 4                             ;
; 3                                            ; 13                            ;
; 4                                            ; 14                            ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 8                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 36                            ;
; 15                                           ; 106                           ;
; 16                                           ; 118                           ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.86) ; Number of LABs  (Total = 330) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 32                            ;
; 2                                                ; 9                             ;
; 3                                                ; 12                            ;
; 4                                                ; 5                             ;
; 5                                                ; 1                             ;
; 6                                                ; 5                             ;
; 7                                                ; 5                             ;
; 8                                                ; 9                             ;
; 9                                                ; 9                             ;
; 10                                               ; 26                            ;
; 11                                               ; 22                            ;
; 12                                               ; 24                            ;
; 13                                               ; 85                            ;
; 14                                               ; 4                             ;
; 15                                               ; 8                             ;
; 16                                               ; 74                            ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.43) ; Number of LABs  (Total = 330) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 19                            ;
; 3                                            ; 10                            ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 6                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 7                             ;
; 14                                           ; 2                             ;
; 15                                           ; 3                             ;
; 16                                           ; 8                             ;
; 17                                           ; 4                             ;
; 18                                           ; 11                            ;
; 19                                           ; 25                            ;
; 20                                           ; 11                            ;
; 21                                           ; 21                            ;
; 22                                           ; 10                            ;
; 23                                           ; 12                            ;
; 24                                           ; 14                            ;
; 25                                           ; 93                            ;
; 26                                           ; 22                            ;
; 27                                           ; 7                             ;
; 28                                           ; 9                             ;
; 29                                           ; 2                             ;
; 30                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Fri Nov 17 06:28:50 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off WeightOptimization -c WeightOptimization
Info: Automatically selected device EP2C8F256C6 for design WeightOptimization
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5F256C6 is compatible
    Info: Device EP2C15AF256C6 is compatible
    Info: Device EP2C20F256C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location F4
    Info: Pin ~LVDS54p/nCEO~ is reserved at location N14
Critical Warning: No exact pin location assignment(s) for 144 pins of 144 total pins
    Info: Pin Clock not assigned to an exact location on the device
    Info: Pin Rst not assigned to an exact location on the device
    Info: Pin WE not assigned to an exact location on the device
    Info: Pin In not assigned to an exact location on the device
    Info: Pin out_cal[4][0] not assigned to an exact location on the device
    Info: Pin out_cal[4][1] not assigned to an exact location on the device
    Info: Pin out_cal[4][2] not assigned to an exact location on the device
    Info: Pin out_cal[4][3] not assigned to an exact location on the device
    Info: Pin out_cal[4][4] not assigned to an exact location on the device
    Info: Pin out_cal[4][5] not assigned to an exact location on the device
    Info: Pin out_cal[4][6] not assigned to an exact location on the device
    Info: Pin out_cal[4][7] not assigned to an exact location on the device
    Info: Pin out_cal[4][8] not assigned to an exact location on the device
    Info: Pin out_cal[4][9] not assigned to an exact location on the device
    Info: Pin out_cal[3][0] not assigned to an exact location on the device
    Info: Pin out_cal[3][1] not assigned to an exact location on the device
    Info: Pin out_cal[3][2] not assigned to an exact location on the device
    Info: Pin out_cal[3][3] not assigned to an exact location on the device
    Info: Pin out_cal[3][4] not assigned to an exact location on the device
    Info: Pin out_cal[3][5] not assigned to an exact location on the device
    Info: Pin out_cal[3][6] not assigned to an exact location on the device
    Info: Pin out_cal[3][7] not assigned to an exact location on the device
    Info: Pin out_cal[3][8] not assigned to an exact location on the device
    Info: Pin out_cal[3][9] not assigned to an exact location on the device
    Info: Pin out_cal[2][0] not assigned to an exact location on the device
    Info: Pin out_cal[2][1] not assigned to an exact location on the device
    Info: Pin out_cal[2][2] not assigned to an exact location on the device
    Info: Pin out_cal[2][3] not assigned to an exact location on the device
    Info: Pin out_cal[2][4] not assigned to an exact location on the device
    Info: Pin out_cal[2][5] not assigned to an exact location on the device
    Info: Pin out_cal[2][6] not assigned to an exact location on the device
    Info: Pin out_cal[2][7] not assigned to an exact location on the device
    Info: Pin out_cal[2][8] not assigned to an exact location on the device
    Info: Pin out_cal[2][9] not assigned to an exact location on the device
    Info: Pin out_cal[1][0] not assigned to an exact location on the device
    Info: Pin out_cal[1][1] not assigned to an exact location on the device
    Info: Pin out_cal[1][2] not assigned to an exact location on the device
    Info: Pin out_cal[1][3] not assigned to an exact location on the device
    Info: Pin out_cal[1][4] not assigned to an exact location on the device
    Info: Pin out_cal[1][5] not assigned to an exact location on the device
    Info: Pin out_cal[1][6] not assigned to an exact location on the device
    Info: Pin out_cal[1][7] not assigned to an exact location on the device
    Info: Pin out_cal[1][8] not assigned to an exact location on the device
    Info: Pin out_cal[1][9] not assigned to an exact location on the device
    Info: Pin out_cal[0][0] not assigned to an exact location on the device
    Info: Pin out_cal[0][1] not assigned to an exact location on the device
    Info: Pin out_cal[0][2] not assigned to an exact location on the device
    Info: Pin out_cal[0][3] not assigned to an exact location on the device
    Info: Pin out_cal[0][4] not assigned to an exact location on the device
    Info: Pin out_cal[0][5] not assigned to an exact location on the device
    Info: Pin out_cal[0][6] not assigned to an exact location on the device
    Info: Pin out_cal[0][7] not assigned to an exact location on the device
    Info: Pin out_cal[0][8] not assigned to an exact location on the device
    Info: Pin out_cal[0][9] not assigned to an exact location on the device
    Info: Pin delta1[2][0] not assigned to an exact location on the device
    Info: Pin delta1[2][1] not assigned to an exact location on the device
    Info: Pin delta1[2][2] not assigned to an exact location on the device
    Info: Pin delta1[2][3] not assigned to an exact location on the device
    Info: Pin delta1[2][4] not assigned to an exact location on the device
    Info: Pin delta1[2][5] not assigned to an exact location on the device
    Info: Pin delta1[2][6] not assigned to an exact location on the device
    Info: Pin delta1[2][7] not assigned to an exact location on the device
    Info: Pin delta1[2][8] not assigned to an exact location on the device
    Info: Pin delta1[2][9] not assigned to an exact location on the device
    Info: Pin delta1[1][0] not assigned to an exact location on the device
    Info: Pin delta1[1][1] not assigned to an exact location on the device
    Info: Pin delta1[1][2] not assigned to an exact location on the device
    Info: Pin delta1[1][3] not assigned to an exact location on the device
    Info: Pin delta1[1][4] not assigned to an exact location on the device
    Info: Pin delta1[1][5] not assigned to an exact location on the device
    Info: Pin delta1[1][6] not assigned to an exact location on the device
    Info: Pin delta1[1][7] not assigned to an exact location on the device
    Info: Pin delta1[1][8] not assigned to an exact location on the device
    Info: Pin delta1[1][9] not assigned to an exact location on the device
    Info: Pin delta1[0][0] not assigned to an exact location on the device
    Info: Pin delta1[0][1] not assigned to an exact location on the device
    Info: Pin delta1[0][2] not assigned to an exact location on the device
    Info: Pin delta1[0][3] not assigned to an exact location on the device
    Info: Pin delta1[0][4] not assigned to an exact location on the device
    Info: Pin delta1[0][5] not assigned to an exact location on the device
    Info: Pin delta1[0][6] not assigned to an exact location on the device
    Info: Pin delta1[0][7] not assigned to an exact location on the device
    Info: Pin delta1[0][8] not assigned to an exact location on the device
    Info: Pin delta1[0][9] not assigned to an exact location on the device
    Info: Pin out1_cal[2][0] not assigned to an exact location on the device
    Info: Pin out1_cal[2][9] not assigned to an exact location on the device
    Info: Pin out1_actual[2][9] not assigned to an exact location on the device
    Info: Pin out1_cal[2][8] not assigned to an exact location on the device
    Info: Pin out1_actual[2][8] not assigned to an exact location on the device
    Info: Pin out1_cal[2][7] not assigned to an exact location on the device
    Info: Pin out1_actual[2][7] not assigned to an exact location on the device
    Info: Pin out1_cal[2][6] not assigned to an exact location on the device
    Info: Pin out1_actual[2][6] not assigned to an exact location on the device
    Info: Pin out1_cal[2][5] not assigned to an exact location on the device
    Info: Pin out1_actual[2][5] not assigned to an exact location on the device
    Info: Pin out1_cal[2][4] not assigned to an exact location on the device
    Info: Pin out1_actual[2][4] not assigned to an exact location on the device
    Info: Pin out1_cal[2][3] not assigned to an exact location on the device
    Info: Pin out1_actual[2][3] not assigned to an exact location on the device
    Info: Pin out1_cal[2][2] not assigned to an exact location on the device
    Info: Pin out1_actual[2][2] not assigned to an exact location on the device
    Info: Pin out1_cal[2][1] not assigned to an exact location on the device
    Info: Pin out1_actual[2][1] not assigned to an exact location on the device
    Info: Pin out1_actual[2][0] not assigned to an exact location on the device
    Info: Pin out1_cal[1][0] not assigned to an exact location on the device
    Info: Pin out1_cal[1][9] not assigned to an exact location on the device
    Info: Pin out1_actual[1][9] not assigned to an exact location on the device
    Info: Pin out1_cal[1][8] not assigned to an exact location on the device
    Info: Pin out1_actual[1][8] not assigned to an exact location on the device
    Info: Pin out1_cal[1][7] not assigned to an exact location on the device
    Info: Pin out1_actual[1][7] not assigned to an exact location on the device
    Info: Pin out1_cal[1][6] not assigned to an exact location on the device
    Info: Pin out1_actual[1][6] not assigned to an exact location on the device
    Info: Pin out1_cal[1][5] not assigned to an exact location on the device
    Info: Pin out1_actual[1][5] not assigned to an exact location on the device
    Info: Pin out1_cal[1][4] not assigned to an exact location on the device
    Info: Pin out1_actual[1][4] not assigned to an exact location on the device
    Info: Pin out1_cal[1][3] not assigned to an exact location on the device
    Info: Pin out1_actual[1][3] not assigned to an exact location on the device
    Info: Pin out1_cal[1][2] not assigned to an exact location on the device
    Info: Pin out1_actual[1][2] not assigned to an exact location on the device
    Info: Pin out1_cal[1][1] not assigned to an exact location on the device
    Info: Pin out1_actual[1][1] not assigned to an exact location on the device
    Info: Pin out1_actual[1][0] not assigned to an exact location on the device
    Info: Pin out1_cal[0][0] not assigned to an exact location on the device
    Info: Pin out1_cal[0][9] not assigned to an exact location on the device
    Info: Pin out1_actual[0][9] not assigned to an exact location on the device
    Info: Pin out1_cal[0][8] not assigned to an exact location on the device
    Info: Pin out1_actual[0][8] not assigned to an exact location on the device
    Info: Pin out1_cal[0][7] not assigned to an exact location on the device
    Info: Pin out1_actual[0][7] not assigned to an exact location on the device
    Info: Pin out1_cal[0][6] not assigned to an exact location on the device
    Info: Pin out1_actual[0][6] not assigned to an exact location on the device
    Info: Pin out1_cal[0][5] not assigned to an exact location on the device
    Info: Pin out1_actual[0][5] not assigned to an exact location on the device
    Info: Pin out1_cal[0][4] not assigned to an exact location on the device
    Info: Pin out1_actual[0][4] not assigned to an exact location on the device
    Info: Pin out1_cal[0][3] not assigned to an exact location on the device
    Info: Pin out1_actual[0][3] not assigned to an exact location on the device
    Info: Pin out1_cal[0][2] not assigned to an exact location on the device
    Info: Pin out1_actual[0][2] not assigned to an exact location on the device
    Info: Pin out1_cal[0][1] not assigned to an exact location on the device
    Info: Pin out1_actual[0][1] not assigned to an exact location on the device
    Info: Pin out1_actual[0][0] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Warning: Classic Timing Analyzer will not be available in a future release of the Quartus II software. Use the TimeQuest Timing Analyzer to run timing analysis on your design. Convert all the project settings and the timing constraints to TimeQuest Timing Analyzer equivalents.
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 144 (unused VREF, 3.3V VCCIO, 114 input, 30 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  46 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 15% of the available device resources
    Info: Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 30 output pins without output pin load capacitance assignment
    Info: Pin "delta1[2][0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[2][9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[1][9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "delta1[0][9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 321 megabytes
    Info: Processing ended: Fri Nov 17 06:28:57 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


