TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Tue Apr 30 21:03:53 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_sub_add'
 12. Slow Model Setup: 'Arena_clk'
 13. Slow Model Hold: 'Arena_clk'
 14. Slow Model Hold: 'Arena_sub_add'
 15. Slow Model Minimum Pulse Width: 'Arena_clk'
 16. Slow Model Minimum Pulse Width: 'Arena_button[0]'
 17. Slow Model Minimum Pulse Width: 'Arena_button[1]'
 18. Slow Model Minimum Pulse Width: 'Arena_sub_add'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'Arena_sub_add'
 29. Fast Model Setup: 'Arena_clk'
 30. Fast Model Hold: 'Arena_clk'
 31. Fast Model Hold: 'Arena_sub_add'
 32. Fast Model Minimum Pulse Width: 'Arena_clk'
 33. Fast Model Minimum Pulse Width: 'Arena_button[0]'
 34. Fast Model Minimum Pulse Width: 'Arena_button[1]'
 35. Fast Model Minimum Pulse Width: 'Arena_sub_add'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Arena_button[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[0] } ;
; Arena_button[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[1] } ;
; Arena_clk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }       ;
; Arena_sub_add   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_sub_add }   ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; Arena_sub_add ; -16.534 ; -635.793      ;
; Arena_clk     ; -0.953  ; -2.328        ;
+---------------+---------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.284 ; -2.907        ;
; Arena_sub_add ; 1.106  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Slow Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_clk       ; -1.380 ; -65.380       ;
; Arena_button[0] ; -1.380 ; -1.380        ;
; Arena_button[1] ; -1.380 ; -1.380        ;
; Arena_sub_add   ; -1.380 ; -1.380        ;
+-----------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_sub_add'                                                                                                                                                                     ;
+---------+--------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -16.534 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 16.731     ;
; -16.401 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 16.598     ;
; -16.386 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 16.583     ;
; -16.346 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 16.473     ;
; -16.290 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.143      ; 16.477     ;
; -16.213 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 16.340     ;
; -16.198 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 16.325     ;
; -16.132 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.154      ; 16.329     ;
; -16.102 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 16.219     ;
; -15.999 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.154      ; 16.196     ;
; -15.984 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.154      ; 16.181     ;
; -15.950 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 16.147     ;
; -15.888 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.144      ; 16.075     ;
; -15.762 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 15.889     ;
; -15.740 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.152      ; 15.936     ;
; -15.720 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 15.917     ;
; -15.693 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 15.890     ;
; -15.689 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.152      ; 15.885     ;
; -15.607 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.152      ; 15.803     ;
; -15.592 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.152      ; 15.788     ;
; -15.548 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.154      ; 15.745     ;
; -15.532 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 15.659     ;
; -15.509 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.025     ; 15.649     ;
; -15.505 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 15.632     ;
; -15.501 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.038     ; 15.627     ;
; -15.496 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.142      ; 15.682     ;
; -15.376 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.025     ; 15.516     ;
; -15.361 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.025     ; 15.501     ;
; -15.318 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.154      ; 15.515     ;
; -15.291 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.154      ; 15.488     ;
; -15.287 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 15.483     ;
; -15.265 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.035     ; 15.395     ;
; -15.220 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.023     ; 15.373     ;
; -15.156 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.152      ; 15.352     ;
; -15.087 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.023     ; 15.240     ;
; -15.072 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.023     ; 15.225     ;
; -15.028 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.154      ; 14.729     ;
; -14.976 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.033     ; 15.119     ;
; -14.965 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.154      ; 14.666     ;
; -14.934 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.093      ; 14.541     ;
; -14.926 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.152      ; 15.122     ;
; -14.925 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.025     ; 15.065     ;
; -14.899 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.152      ; 15.095     ;
; -14.895 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.151      ; 15.090     ;
; -14.871 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.093      ; 14.478     ;
; -14.857 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.144      ; 14.548     ;
; -14.828 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.154      ; 14.529     ;
; -14.776 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.143      ; 14.963     ;
; -14.763 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.083      ; 14.360     ;
; -14.734 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.093      ; 14.341     ;
; -14.695 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.025     ; 14.835     ;
; -14.668 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.025     ; 14.808     ;
; -14.664 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.026     ; 14.803     ;
; -14.636 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.023     ; 14.789     ;
; -14.628 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 14.259     ;
; -14.620 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.063     ; 14.729     ;
; -14.604 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.142      ; 14.790     ;
; -14.594 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.142      ; 14.780     ;
; -14.588 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 14.705     ;
; -14.565 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 14.196     ;
; -14.531 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.013     ; 14.831     ;
; -14.487 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.063     ; 14.596     ;
; -14.475 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.248      ; 14.137     ;
; -14.472 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.063     ; 14.581     ;
; -14.457 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.046     ; 14.078     ;
; -14.428 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.036     ; 14.059     ;
; -14.418 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.157      ; 14.619     ;
; -14.416 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.048     ; 14.532     ;
; -14.412 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.248      ; 14.074     ;
; -14.406 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.048     ; 14.522     ;
; -14.406 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.023     ; 14.559     ;
; -14.398 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.013     ; 14.698     ;
; -14.383 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.013     ; 14.683     ;
; -14.379 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.023     ; 14.532     ;
; -14.376 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.073     ; 14.475     ;
; -14.375 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.024     ; 14.527     ;
; -14.374 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.144      ; 14.561     ;
; -14.343 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.142      ; 14.529     ;
; -14.312 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 14.509     ;
; -14.308 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.143      ; 13.998     ;
; -14.304 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.238      ; 13.956     ;
; -14.287 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.023     ; 14.577     ;
; -14.275 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.248      ; 13.937     ;
; -14.263 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.154      ; 13.964     ;
; -14.230 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.033     ; 14.361     ;
; -14.214 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.082      ; 13.810     ;
; -14.203 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.154      ; 13.904     ;
; -14.202 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.143      ; 14.388     ;
; -14.196 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.143      ; 13.886     ;
; -14.192 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.143      ; 14.378     ;
; -14.192 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.034     ; 13.837     ;
; -14.169 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.093      ; 13.776     ;
; -14.155 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.048     ; 14.271     ;
; -14.129 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.034     ; 13.774     ;
; -14.124 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 14.251     ;
; -14.109 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.093      ; 13.716     ;
; -14.102 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.082      ; 13.698     ;
; -14.062 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.157      ; 14.263     ;
; -14.038 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.153      ; 13.738     ;
; -14.036 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.153      ; 14.233     ;
+---------+--------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.953 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.092     ; 0.408      ;
; -0.390 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.033     ; 0.408      ;
; -0.176 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.224     ; 0.488      ;
; -0.086 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.676      ; 3.298      ;
; -0.083 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.131     ; 0.488      ;
; -0.072 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.124     ; 0.484      ;
; -0.065 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.703      ; 3.304      ;
; -0.054 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.683      ; 3.273      ;
; -0.053 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.683      ; 3.272      ;
; -0.051 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.688      ; 3.275      ;
; -0.050 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.032      ; 0.618      ;
; -0.043 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.703      ; 3.282      ;
; -0.042 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.680      ; 3.258      ;
; -0.042 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.680      ; 3.258      ;
; -0.042 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.680      ; 3.258      ;
; -0.040 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.685      ; 3.261      ;
; -0.040 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.091     ; 0.485      ;
; -0.039 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.685      ; 3.260      ;
; -0.026 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.059      ; 0.621      ;
; -0.021 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.679      ; 3.236      ;
; -0.020 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.679      ; 3.235      ;
; -0.020 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.677      ; 3.233      ;
; -0.009 ; Arena_32bitInput:inst2|Arena_octet0[15]                                      ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.053      ; 1.098      ;
; -0.008 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.680      ; 3.224      ;
; -0.006 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.676      ; 3.218      ;
; -0.002 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.690      ; 3.228      ;
; -0.002 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.691      ; 3.229      ;
; -0.001 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.691      ; 3.228      ;
; 0.006  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.680      ; 3.210      ;
; 0.018  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.003     ; 0.515      ;
; 0.031  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.674      ; 3.179      ;
; 0.031  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.680      ; 3.185      ;
; 0.032  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.681      ; 3.185      ;
; 0.037  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.685      ; 3.184      ;
; 0.037  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.681      ; 3.180      ;
; 0.047  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.027      ; 0.516      ;
; 0.051  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.001     ; 0.484      ;
; 0.054  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.682      ; 3.164      ;
; 0.059  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.682      ; 3.159      ;
; 0.061  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.676      ; 3.151      ;
; 0.061  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.018      ; 0.493      ;
; 0.062  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.681      ; 3.155      ;
; 0.065  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.016      ; 0.487      ;
; 0.066  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.023      ; 0.493      ;
; 0.067  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.676      ; 3.145      ;
; 0.069  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.025      ; 0.492      ;
; 0.074  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.704      ; 3.166      ;
; 0.074  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.034      ; 0.496      ;
; 0.077  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.704      ; 3.163      ;
; 0.077  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.025      ; 0.484      ;
; 0.077  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.022      ; 0.481      ;
; 0.078  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.031      ; 0.489      ;
; 0.079  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.027      ; 0.484      ;
; 0.080  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.032      ; 0.488      ;
; 0.082  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.029      ; 0.483      ;
; 0.085  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.034      ; 0.485      ;
; 0.087  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.039      ; 0.488      ;
; 0.088  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.032      ; 0.480      ;
; 0.089  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.033      ; 0.480      ;
; 0.089  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.034      ; 0.481      ;
; 0.089  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.037      ; 0.484      ;
; 0.101  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.058      ; 0.493      ;
; 0.106  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.060      ; 0.490      ;
; 0.108  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.056      ; 0.484      ;
; 0.111  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.064      ; 0.489      ;
; 0.113  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.066      ; 0.489      ;
; 0.116  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.063      ; 0.483      ;
; 0.126  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.123     ; 0.787      ;
; 0.160  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.061      ; 0.937      ;
; 0.180  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.093     ; 0.763      ;
; 0.183  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.093     ; 0.760      ;
; 0.185  ; Arena_32bitInput:inst2|Arena_octet1[3]                                       ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; -0.040     ; 0.811      ;
; 0.204  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.063     ; 0.769      ;
; 0.253  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.027      ; 0.810      ;
; 0.254  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.017      ; 0.799      ;
; 0.264  ; Arena_32bitInput:inst2|Arena_octet0[0]                                       ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.054      ; 0.826      ;
; 0.264  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.026      ; 0.798      ;
; 0.265  ; Arena_32bitInput:inst2|Arena_octet0[8]                                       ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.047      ; 0.818      ;
; 0.271  ; Arena_32bitInput:inst2|Arena_octet0[4]                                       ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.054      ; 0.819      ;
; 0.272  ; Arena_32bitInput:inst2|Arena_octet1[9]                                       ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.092      ; 0.856      ;
; 0.278  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.001     ; 0.757      ;
; 0.280  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.000      ; 0.756      ;
; 0.282  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.064      ; 0.818      ;
; 0.282  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.131     ; 0.623      ;
; 0.293  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.025      ; 0.768      ;
; 0.298  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.021      ; 0.759      ;
; 0.300  ; Arena_32bitInput:inst2|Arena_octet1[10]                                      ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.085      ; 0.821      ;
; 0.302  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.026      ; 0.760      ;
; 0.307  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.035      ; 0.764      ;
; 0.309  ; Arena_32bitInput:inst2|Arena_octet0[2]                                       ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.057      ; 0.784      ;
; 0.309  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.033      ; 0.760      ;
; 0.310  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.031      ; 0.757      ;
; 0.314  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.034      ; 0.756      ;
; 0.320  ; Arena_32bitInput:inst2|Arena_octet0[1]                                       ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.058      ; 0.774      ;
; 0.337  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.061      ; 0.760      ;
; 0.337  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.060      ; 0.759      ;
; 0.340  ; Arena_32bitInput:inst2|Arena_octet1[14]                                      ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.075      ; 0.771      ;
; 0.342  ; Arena_32bitInput:inst2|Arena_octet1[11]                                      ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.087      ; 0.781      ;
; 0.343  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.064      ; 0.757      ;
; 0.345  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.081     ; 0.610      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.284 ; Arena_32bitInput:inst2|Arena_octet1[6]                                       ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.102      ; 0.084      ;
; -0.283 ; Arena_32bitInput:inst2|Arena_octet1[2]                                       ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.101      ; 0.084      ;
; -0.282 ; Arena_32bitInput:inst2|Arena_octet1[5]                                       ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.100      ; 0.084      ;
; -0.274 ; Arena_32bitInput:inst2|Arena_octet1[4]                                       ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.092      ; 0.084      ;
; -0.272 ; Arena_32bitInput:inst2|Arena_octet1[8]                                       ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.090      ; 0.084      ;
; -0.271 ; Arena_32bitInput:inst2|Arena_octet1[7]                                       ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.089      ; 0.084      ;
; -0.267 ; Arena_32bitInput:inst2|Arena_octet1[0]                                       ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.085      ; 0.084      ;
; -0.258 ; Arena_32bitInput:inst2|Arena_octet1[13]                                      ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.076      ; 0.084      ;
; -0.236 ; Arena_32bitInput:inst2|Arena_octet0[9]                                       ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.054      ; 0.084      ;
; -0.234 ; Arena_32bitInput:inst2|Arena_octet0[3]                                       ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.052      ; 0.084      ;
; -0.126 ; Arena_32bitInput:inst2|Arena_octet0[10]                                      ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; -0.056     ; 0.084      ;
; -0.120 ; Arena_32bitInput:inst2|Arena_octet0[11]                                      ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; -0.062     ; 0.084      ;
; 0.170  ; Arena_32bitInput:inst2|Arena_octet0[14]                                      ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.052      ; 0.488      ;
; 0.183  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.032      ; 0.481      ;
; 0.193  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.704      ; 3.163      ;
; 0.196  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.704      ; 3.166      ;
; 0.203  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.676      ; 3.145      ;
; 0.208  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.681      ; 3.155      ;
; 0.209  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.676      ; 3.151      ;
; 0.211  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.682      ; 3.159      ;
; 0.216  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.682      ; 3.164      ;
; 0.233  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.685      ; 3.184      ;
; 0.233  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.681      ; 3.180      ;
; 0.238  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.681      ; 3.185      ;
; 0.239  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.674      ; 3.179      ;
; 0.239  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.680      ; 3.185      ;
; 0.264  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.680      ; 3.210      ;
; 0.271  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.691      ; 3.228      ;
; 0.272  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.690      ; 3.228      ;
; 0.272  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.691      ; 3.229      ;
; 0.276  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.676      ; 3.218      ;
; 0.278  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.680      ; 3.224      ;
; 0.281  ; Arena_32bitInput:inst2|Arena_octet1[1]                                       ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.084      ; 0.631      ;
; 0.285  ; Arena_32bitInput:inst2|Arena_octet1[15]                                      ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.073      ; 0.624      ;
; 0.290  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.679      ; 3.235      ;
; 0.290  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.677      ; 3.233      ;
; 0.291  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.679      ; 3.236      ;
; 0.292  ; Arena_32bitInput:inst2|Arena_octet0[12]                                      ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; -0.079     ; 0.479      ;
; 0.297  ; Arena_32bitInput:inst2|Arena_octet1[12]                                      ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.102      ; 0.665      ;
; 0.305  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.040      ; 0.611      ;
; 0.308  ; Arena_32bitInput:inst2|Arena_octet0[6]                                       ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.053      ; 0.627      ;
; 0.309  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.685      ; 3.260      ;
; 0.310  ; Arena_32bitInput:inst2|Arena_octet0[5]                                       ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.055      ; 0.631      ;
; 0.310  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.685      ; 3.261      ;
; 0.312  ; Arena_32bitInput:inst2|Arena_octet0[7]                                       ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.052      ; 0.630      ;
; 0.312  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.680      ; 3.258      ;
; 0.312  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.680      ; 3.258      ;
; 0.312  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.680      ; 3.258      ;
; 0.313  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.703      ; 3.282      ;
; 0.318  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.034      ; 0.618      ;
; 0.321  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.688      ; 3.275      ;
; 0.321  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.033      ; 0.620      ;
; 0.323  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.683      ; 3.272      ;
; 0.323  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.031      ; 0.620      ;
; 0.324  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.683      ; 3.273      ;
; 0.327  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.022      ; 0.615      ;
; 0.335  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.703      ; 3.304      ;
; 0.335  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.018      ; 0.619      ;
; 0.347  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.037      ; 0.650      ;
; 0.356  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.676      ; 3.298      ;
; 0.356  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.129     ; 0.493      ;
; 0.377  ; Arena_32bitInput:inst2|Arena_octet0[13]                                      ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.050      ; 0.693      ;
; 0.425  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.081     ; 0.610      ;
; 0.427  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.064      ; 0.757      ;
; 0.428  ; Arena_32bitInput:inst2|Arena_octet1[11]                                      ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.087      ; 0.781      ;
; 0.430  ; Arena_32bitInput:inst2|Arena_octet1[14]                                      ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.075      ; 0.771      ;
; 0.433  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.061      ; 0.760      ;
; 0.433  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.060      ; 0.759      ;
; 0.441  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.033     ; 0.408      ;
; 0.450  ; Arena_32bitInput:inst2|Arena_octet0[1]                                       ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.058      ; 0.774      ;
; 0.456  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.034      ; 0.756      ;
; 0.460  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.031      ; 0.757      ;
; 0.461  ; Arena_32bitInput:inst2|Arena_octet0[2]                                       ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.057      ; 0.784      ;
; 0.461  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.033      ; 0.760      ;
; 0.463  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.035      ; 0.764      ;
; 0.468  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.026      ; 0.760      ;
; 0.470  ; Arena_32bitInput:inst2|Arena_octet1[10]                                      ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.085      ; 0.821      ;
; 0.472  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.021      ; 0.759      ;
; 0.477  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.025      ; 0.768      ;
; 0.488  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.064      ; 0.818      ;
; 0.488  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.131     ; 0.623      ;
; 0.490  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.000      ; 0.756      ;
; 0.492  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.001     ; 0.757      ;
; 0.498  ; Arena_32bitInput:inst2|Arena_octet1[9]                                       ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.092      ; 0.856      ;
; 0.499  ; Arena_32bitInput:inst2|Arena_octet0[4]                                       ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.054      ; 0.819      ;
; 0.505  ; Arena_32bitInput:inst2|Arena_octet0[8]                                       ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.047      ; 0.818      ;
; 0.506  ; Arena_32bitInput:inst2|Arena_octet0[0]                                       ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.054      ; 0.826      ;
; 0.506  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.026      ; 0.798      ;
; 0.516  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.017      ; 0.799      ;
; 0.517  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.027      ; 0.810      ;
; 0.566  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.063     ; 0.769      ;
; 0.585  ; Arena_32bitInput:inst2|Arena_octet1[3]                                       ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; -0.040     ; 0.811      ;
; 0.587  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.093     ; 0.760      ;
; 0.590  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.093     ; 0.763      ;
; 0.610  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.061      ; 0.937      ;
; 0.644  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.123     ; 0.787      ;
; 0.654  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.063      ; 0.483      ;
; 0.657  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.066      ; 0.489      ;
; 0.659  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.064      ; 0.489      ;
; 0.662  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.056      ; 0.484      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.106 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.130      ; 1.236      ;
; 1.264 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.017     ; 1.247      ;
; 1.284 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 1.263      ;
; 1.422 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.150      ; 1.572      ;
; 1.437 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.130      ; 1.567      ;
; 1.640 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.093      ; 1.733      ;
; 1.641 ; Arena_32bitAccumulator:inst|inst3[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.000      ; 1.641      ;
; 1.649 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.618      ;
; 1.661 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.070     ; 1.591      ;
; 1.661 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.149      ; 1.810      ;
; 1.720 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.151      ; 1.871      ;
; 1.726 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.017     ; 1.709      ;
; 1.726 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.089      ; 1.315      ;
; 1.735 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.129      ; 1.864      ;
; 1.749 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 1.724      ;
; 1.756 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 1.734      ;
; 1.769 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 1.737      ;
; 1.774 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.091      ; 1.865      ;
; 1.774 ; Arena_32bitAccumulator:inst|inst2[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.743      ;
; 1.784 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.040     ; 1.744      ;
; 1.786 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.753      ;
; 1.797 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.763      ;
; 1.802 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.035     ; 1.767      ;
; 1.807 ; Arena_32bitAccumulator:inst|inst3[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.064     ; 1.743      ;
; 1.809 ; Arena_32bitAccumulator:inst|inst3[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.064     ; 1.745      ;
; 1.820 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.130      ; 1.450      ;
; 1.831 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.797      ;
; 1.834 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.081      ; 1.915      ;
; 1.863 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 1.831      ;
; 1.875 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.040     ; 1.835      ;
; 1.880 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.225      ; 1.605      ;
; 1.895 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.025     ; 1.370      ;
; 1.901 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.868      ;
; 1.906 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 1.872      ;
; 1.911 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.020     ; 1.891      ;
; 1.913 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.001      ; 1.914      ;
; 1.927 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.022     ; 1.405      ;
; 1.943 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.917      ;
; 1.944 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.018     ; 1.926      ;
; 1.947 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.150      ; 2.097      ;
; 1.967 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.941      ;
; 2.012 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.093      ; 2.105      ;
; 2.040 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.034     ; 2.006      ;
; 2.041 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.061     ; 1.980      ;
; 2.043 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.025     ; 1.518      ;
; 2.046 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.151      ; 2.197      ;
; 2.048 ; Arena_32bitAccumulator:inst|inst2[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.073     ; 1.975      ;
; 2.063 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.151      ; 2.214      ;
; 2.069 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.030     ; 2.039      ;
; 2.073 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.245      ; 1.818      ;
; 2.076 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.072      ; 2.148      ;
; 2.084 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.551      ;
; 2.118 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.129      ; 2.247      ;
; 2.118 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.058     ; 1.560      ;
; 2.122 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.131      ; 2.253      ;
; 2.131 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.018     ; 2.113      ;
; 2.136 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.131      ; 2.267      ;
; 2.162 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.023     ; 1.639      ;
; 2.181 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.027     ; 1.654      ;
; 2.199 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.090      ; 1.789      ;
; 2.218 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.093      ; 2.311      ;
; 2.219 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.125      ; 1.844      ;
; 2.223 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.016     ; 1.707      ;
; 2.230 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.032     ; 2.198      ;
; 2.249 ; Arena_32bitAccumulator:inst|inst2[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.003     ; 2.246      ;
; 2.251 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.224      ; 1.975      ;
; 2.257 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.034     ; 1.723      ;
; 2.261 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.025     ; 1.736      ;
; 2.262 ; Arena_32bitAccumulator:inst|inst2[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.032     ; 1.730      ;
; 2.267 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.064      ; 2.331      ;
; 2.269 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.031     ; 1.738      ;
; 2.270 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.070      ; 1.840      ;
; 2.299 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.028     ; 2.271      ;
; 2.314 ; Arena_32bitAccumulator:inst|inst3[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.066     ; 1.748      ;
; 2.315 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.124      ; 1.939      ;
; 2.319 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.032     ; 1.787      ;
; 2.337 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.039     ; 1.798      ;
; 2.362 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.829      ;
; 2.373 ; Arena_32bitAccumulator:inst|inst3[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.063     ; 1.810      ;
; 2.381 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.040     ; 2.341      ;
; 2.394 ; Arena_32bitAccumulator:inst|inst2[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.031     ; 1.863      ;
; 2.407 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.069      ; 1.976      ;
; 2.408 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.018     ; 1.890      ;
; 2.411 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 2.375      ;
; 2.418 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.151      ; 2.069      ;
; 2.421 ; Arena_32bitAccumulator:inst|inst3[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.032     ; 1.889      ;
; 2.425 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.060     ; 1.865      ;
; 2.440 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.070      ; 2.010      ;
; 2.442 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.091      ; 2.033      ;
; 2.449 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.150      ; 2.599      ;
; 2.457 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.060     ; 2.397      ;
; 2.462 ; Arena_32bitAccumulator:inst|inst3[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.001      ; 1.963      ;
; 2.466 ; Arena_32bitAccumulator:inst|inst2[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.004     ; 2.462      ;
; 2.469 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.032     ; 1.937      ;
; 2.481 ; Arena_32bitAccumulator:inst|inst3[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.063      ; 2.544      ;
; 2.492 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.031     ; 1.961      ;
; 2.492 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.090      ; 2.082      ;
; 2.495 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.245      ; 2.240      ;
; 2.496 ; Arena_32bitAccumulator:inst|inst3[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.027     ; 2.469      ;
; 2.497 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.069      ; 2.566      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[0]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[1]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 5.464  ; 5.464  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 4.852  ; 4.852  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 4.996  ; 4.996  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 4.926  ; 4.926  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 5.047  ; 5.047  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 4.622  ; 4.622  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 5.022  ; 5.022  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 5.464  ; 5.464  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 5.244  ; 5.244  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 5.130  ; 5.130  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 4.817  ; 4.817  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 4.453  ; 4.453  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 4.796  ; 4.796  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 4.916  ; 4.916  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 4.968  ; 4.968  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.829  ; 4.829  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.543  ; 4.543  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 5.501  ; 5.501  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 5.439  ; 5.439  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 4.876  ; 4.876  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 4.965  ; 4.965  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 4.744  ; 4.744  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 4.354  ; 4.354  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 4.786  ; 4.786  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 5.413  ; 5.413  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 4.870  ; 4.870  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 4.700  ; 4.700  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 4.764  ; 4.764  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 4.607  ; 4.607  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 5.103  ; 5.103  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 5.501  ; 5.501  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 4.559  ; 4.559  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 5.033  ; 5.033  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.569  ; 4.569  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.586  ; 0.586  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 21.208 ; 21.208 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 18.434 ; 18.434 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; -3.783 ; -3.783 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -4.175 ; -4.175 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -4.168 ; -4.168 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -4.253 ; -4.253 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -4.184 ; -4.184 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -3.786 ; -3.786 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -4.340 ; -4.340 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -4.412 ; -4.412 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -4.226 ; -4.226 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -4.258 ; -4.258 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -4.148 ; -4.148 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -3.783 ; -3.783 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -4.126 ; -4.126 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -4.250 ; -4.250 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -4.135 ; -4.135 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -4.001 ; -4.001 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -3.865 ; -3.865 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; -3.688 ; -3.688 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -4.760 ; -4.760 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -4.194 ; -4.194 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -4.293 ; -4.293 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -4.070 ; -4.070 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -3.688 ; -3.688 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -4.121 ; -4.121 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -4.277 ; -4.277 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -4.174 ; -4.174 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -4.028 ; -4.028 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -3.936 ; -3.936 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -3.925 ; -3.925 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -4.274 ; -4.274 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -4.252 ; -4.252 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -3.887 ; -3.887 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -4.200 ; -4.200 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -3.890 ; -3.890 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; -0.193 ; -0.193 ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -5.450 ; -5.450 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -5.607 ; -5.607 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 8.489 ; 8.489 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 8.067 ; 8.067 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 7.146 ; 7.146 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 7.054 ; 7.054 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 7.329 ; 7.329 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 7.368 ; 7.368 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 7.376 ; 7.376 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 7.087 ; 7.087 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 6.853 ; 6.853 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 6.590 ; 6.590 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 7.644 ; 7.644 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 6.911 ; 6.911 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 6.686 ; 6.686 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 6.585 ; 6.585 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 6.295 ; 6.295 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 6.262 ; 6.262 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 6.807 ; 6.807 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 7.163 ; 7.163 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 7.181 ; 7.181 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 7.069 ; 7.069 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 6.910 ; 6.910 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 6.588 ; 6.588 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 7.329 ; 7.329 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 7.128 ; 7.128 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 6.905 ; 6.905 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 7.708 ; 7.708 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 8.489 ; 8.489 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 7.595 ; 7.595 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 7.997 ; 7.997 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 7.566 ; 7.566 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 7.486 ; 7.486 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 7.498 ; 7.498 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 7.468 ; 7.468 ; Rise       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk  ; 9.368 ; 9.368 ; Rise       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk  ; 9.351 ; 9.351 ; Rise       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk  ; 9.316 ; 9.316 ; Rise       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk  ; 9.368 ; 9.368 ; Rise       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk  ; 9.332 ; 9.332 ; Rise       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk  ; 9.680 ; 9.680 ; Rise       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk  ; 9.669 ; 9.669 ; Rise       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk  ; 9.176 ; 9.176 ; Rise       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk  ; 9.007 ; 9.007 ; Rise       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk  ; 9.006 ; 9.006 ; Rise       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk  ; 8.859 ; 8.859 ; Rise       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk  ; 8.955 ; 8.955 ; Rise       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk  ; 8.988 ; 8.988 ; Rise       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk  ; 9.064 ; 9.064 ; Rise       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk  ; 8.974 ; 8.974 ; Rise       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk  ; 8.655 ; 8.655 ; Rise       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk  ; 8.660 ; 8.660 ; Rise       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk  ; 8.641 ; 8.641 ; Rise       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk  ; 8.741 ; 8.741 ; Rise       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk  ; 8.993 ; 8.993 ; Rise       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk  ; 8.975 ; 8.975 ; Rise       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk  ; 7.803 ; 7.803 ; Rise       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk  ; 7.875 ; 7.875 ; Rise       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk  ; 8.217 ; 8.217 ; Rise       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk  ; 8.233 ; 8.233 ; Rise       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk  ; 7.728 ; 7.728 ; Rise       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk  ; 7.892 ; 7.892 ; Rise       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk  ; 8.190 ; 8.190 ; Rise       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk  ; 8.564 ; 8.564 ; Rise       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk  ; 8.583 ; 8.583 ; Rise       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk  ; 8.609 ; 8.609 ; Rise       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk  ; 8.928 ; 8.928 ; Rise       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk  ; 8.866 ; 8.866 ; Rise       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk  ; 9.234 ; 9.234 ; Rise       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk  ; 8.635 ; 8.635 ; Rise       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk  ; 7.676 ; 7.676 ; Rise       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk  ; 8.403 ; 8.403 ; Rise       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk  ; 8.375 ; 8.375 ; Rise       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk  ; 7.744 ; 7.744 ; Rise       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk  ; 8.422 ; 8.422 ; Rise       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk  ; 7.732 ; 7.732 ; Rise       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk  ; 8.506 ; 8.506 ; Rise       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk  ; 9.542 ; 9.542 ; Rise       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk  ; 9.584 ; 9.584 ; Rise       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk  ; 9.549 ; 9.549 ; Rise       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk  ; 9.981 ; 9.981 ; Rise       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk  ; 9.733 ; 9.733 ; Rise       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk  ; 9.562 ; 9.562 ; Rise       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk  ; 9.574 ; 9.574 ; Rise       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk  ; 8.628 ; 8.628 ; Rise       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk  ; 8.602 ; 8.602 ; Rise       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk  ; 8.916 ; 8.916 ; Rise       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk  ; 8.638 ; 8.638 ; Rise       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk  ; 8.932 ; 8.932 ; Rise       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk  ; 8.968 ; 8.968 ; Rise       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk  ; 8.960 ; 8.960 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit          ; Arena_clk  ; 7.295 ; 7.295 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 6.577 ; 6.577 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 6.262 ; 6.262 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 8.067 ; 8.067 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 7.146 ; 7.146 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 7.054 ; 7.054 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 7.329 ; 7.329 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 7.368 ; 7.368 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 7.376 ; 7.376 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 7.087 ; 7.087 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 6.853 ; 6.853 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 6.590 ; 6.590 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 7.644 ; 7.644 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 6.911 ; 6.911 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 6.686 ; 6.686 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 6.585 ; 6.585 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 6.295 ; 6.295 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 6.262 ; 6.262 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 6.807 ; 6.807 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 7.163 ; 7.163 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 7.181 ; 7.181 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 7.069 ; 7.069 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 6.910 ; 6.910 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 6.588 ; 6.588 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 7.329 ; 7.329 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 7.128 ; 7.128 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 6.905 ; 6.905 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 7.708 ; 7.708 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 8.489 ; 8.489 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 7.595 ; 7.595 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 7.997 ; 7.997 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 7.566 ; 7.566 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 7.486 ; 7.486 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 7.498 ; 7.498 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 7.468 ; 7.468 ; Rise       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk  ; 8.033 ; 8.033 ; Rise       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk  ; 8.020 ; 8.020 ; Rise       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk  ; 7.990 ; 7.990 ; Rise       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk  ; 8.032 ; 8.032 ; Rise       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk  ; 8.001 ; 8.001 ; Rise       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk  ; 8.332 ; 8.332 ; Rise       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk  ; 8.338 ; 8.338 ; Rise       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk  ; 7.995 ; 7.995 ; Rise       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk  ; 7.840 ; 7.840 ; Rise       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk  ; 7.829 ; 7.829 ; Rise       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk  ; 7.680 ; 7.680 ; Rise       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk  ; 7.788 ; 7.788 ; Rise       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk  ; 7.819 ; 7.819 ; Rise       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk  ; 7.896 ; 7.896 ; Rise       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk  ; 7.497 ; 7.497 ; Rise       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk  ; 7.179 ; 7.179 ; Rise       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk  ; 7.183 ; 7.183 ; Rise       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk  ; 7.165 ; 7.165 ; Rise       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk  ; 7.263 ; 7.263 ; Rise       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk  ; 7.512 ; 7.512 ; Rise       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk  ; 7.496 ; 7.496 ; Rise       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk  ; 7.458 ; 7.458 ; Rise       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk  ; 7.498 ; 7.498 ; Rise       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk  ; 7.813 ; 7.813 ; Rise       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk  ; 7.857 ; 7.857 ; Rise       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk  ; 7.352 ; 7.352 ; Rise       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk  ; 7.514 ; 7.514 ; Rise       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk  ; 7.814 ; 7.814 ; Rise       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk  ; 7.607 ; 7.607 ; Rise       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk  ; 7.629 ; 7.629 ; Rise       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk  ; 7.669 ; 7.669 ; Rise       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk  ; 7.983 ; 7.983 ; Rise       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk  ; 7.936 ; 7.936 ; Rise       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk  ; 8.313 ; 8.313 ; Rise       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk  ; 7.694 ; 7.694 ; Rise       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk  ; 7.002 ; 7.002 ; Rise       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk  ; 7.703 ; 7.703 ; Rise       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk  ; 7.671 ; 7.671 ; Rise       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk  ; 7.038 ; 7.038 ; Rise       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk  ; 8.171 ; 8.171 ; Rise       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk  ; 7.025 ; 7.025 ; Rise       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk  ; 8.229 ; 8.229 ; Rise       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk  ; 8.068 ; 8.068 ; Rise       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk  ; 8.110 ; 8.110 ; Rise       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk  ; 8.075 ; 8.075 ; Rise       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk  ; 8.508 ; 8.508 ; Rise       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk  ; 8.259 ; 8.259 ; Rise       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk  ; 8.088 ; 8.088 ; Rise       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk  ; 8.100 ; 8.100 ; Rise       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk  ; 8.144 ; 8.144 ; Rise       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk  ; 8.130 ; 8.130 ; Rise       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk  ; 8.441 ; 8.441 ; Rise       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk  ; 8.159 ; 8.159 ; Rise       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk  ; 8.461 ; 8.461 ; Rise       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk  ; 8.497 ; 8.497 ; Rise       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk  ; 8.489 ; 8.489 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit          ; Arena_clk  ; 7.295 ; 7.295 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 6.577 ; 6.577 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_sub_add ; -6.466 ; -248.710      ;
; Arena_clk     ; -0.117 ; -0.117        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.268 ; -9.642        ;
; Arena_sub_add ; 0.591  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Fast Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_clk       ; -1.380 ; -65.380       ;
; Arena_button[0] ; -1.380 ; -1.380        ;
; Arena_button[1] ; -1.380 ; -1.380        ;
; Arena_sub_add   ; -1.380 ; -1.380        ;
+-----------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_sub_add'                                                                                                                                                                    ;
+--------+--------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -6.466 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 7.062      ;
; -6.414 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 7.010      ;
; -6.402 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 6.998      ;
; -6.397 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.091     ; 6.952      ;
; -6.359 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.016     ; 6.947      ;
; -6.345 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.091     ; 6.900      ;
; -6.333 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.091     ; 6.888      ;
; -6.301 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.007     ; 6.894      ;
; -6.290 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.099     ; 6.837      ;
; -6.249 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.007     ; 6.842      ;
; -6.237 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.007     ; 6.830      ;
; -6.232 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 6.827      ;
; -6.194 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.015     ; 6.779      ;
; -6.166 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 6.263      ;
; -6.163 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.092     ; 6.717      ;
; -6.143 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.008     ; 6.239      ;
; -6.139 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 6.731      ;
; -6.135 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 6.731      ;
; -6.133 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 6.729      ;
; -6.127 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.040     ; 6.180      ;
; -6.124 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 6.719      ;
; -6.104 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.041     ; 6.156      ;
; -6.087 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 6.679      ;
; -6.086 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.015     ; 6.175      ;
; -6.075 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 6.667      ;
; -6.067 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 6.659      ;
; -6.066 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.091     ; 6.621      ;
; -6.065 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 6.162      ;
; -6.064 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.091     ; 6.619      ;
; -6.055 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.092     ; 6.609      ;
; -6.047 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 6.092      ;
; -6.038 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.084     ; 6.601      ;
; -6.032 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.017     ; 6.616      ;
; -6.026 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.040     ; 6.079      ;
; -6.001 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.091     ; 6.059      ;
; -5.986 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.084     ; 6.549      ;
; -5.978 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.092     ; 6.035      ;
; -5.974 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.084     ; 6.537      ;
; -5.970 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.007     ; 6.563      ;
; -5.968 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.007     ; 6.561      ;
; -5.959 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 6.551      ;
; -5.940 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.040      ; 6.011      ;
; -5.936 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.083     ; 6.504      ;
; -5.931 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.092     ; 6.486      ;
; -5.921 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.099     ; 5.971      ;
; -5.917 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.039      ; 5.987      ;
; -5.905 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.010     ; 6.496      ;
; -5.900 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.091     ; 5.958      ;
; -5.884 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.083     ; 6.452      ;
; -5.876 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.016     ; 5.964      ;
; -5.872 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.083     ; 6.440      ;
; -5.860 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.032      ; 5.923      ;
; -5.839 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.040      ; 5.910      ;
; -5.837 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.049     ; 5.881      ;
; -5.835 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.016     ; 5.923      ;
; -5.829 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.091     ; 6.389      ;
; -5.813 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 5.910      ;
; -5.808 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 6.400      ;
; -5.806 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 6.398      ;
; -5.804 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.085     ; 6.366      ;
; -5.804 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.089     ; 5.871      ;
; -5.802 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 5.899      ;
; -5.797 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.010     ; 6.388      ;
; -5.796 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.049     ; 5.840      ;
; -5.781 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.090     ; 5.847      ;
; -5.774 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.040     ; 5.827      ;
; -5.763 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.040     ; 5.816      ;
; -5.724 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.008     ; 5.820      ;
; -5.724 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.097     ; 5.783      ;
; -5.715 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.016     ; 6.303      ;
; -5.711 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.100     ; 5.760      ;
; -5.707 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.084     ; 6.270      ;
; -5.705 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.084     ; 6.268      ;
; -5.705 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.015     ; 5.794      ;
; -5.704 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.016     ; 5.792      ;
; -5.703 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.089     ; 5.770      ;
; -5.702 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.084     ; 6.269      ;
; -5.696 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.085     ; 6.258      ;
; -5.694 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.108     ; 6.235      ;
; -5.685 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.041     ; 5.737      ;
; -5.670 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.100     ; 5.719      ;
; -5.666 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 5.711      ;
; -5.665 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.049     ; 5.709      ;
; -5.661 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.078     ; 6.301      ;
; -5.650 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.031      ; 5.712      ;
; -5.648 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.091     ; 5.706      ;
; -5.646 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.099     ; 6.193      ;
; -5.642 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.108     ; 6.183      ;
; -5.641 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.017     ; 6.228      ;
; -5.640 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.017     ; 6.227      ;
; -5.637 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.091     ; 5.695      ;
; -5.630 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.108     ; 6.171      ;
; -5.626 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.007     ; 5.723      ;
; -5.609 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.078     ; 6.249      ;
; -5.609 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.031      ; 5.671      ;
; -5.605 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.083     ; 6.173      ;
; -5.603 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.083     ; 6.171      ;
; -5.597 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.078     ; 6.237      ;
; -5.594 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.084     ; 6.161      ;
; -5.593 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.005     ; 6.192      ;
+--------+--------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.117 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.051     ; 0.172      ;
; 0.296  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.025     ; 0.211      ;
; 0.341  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.021      ; 0.212      ;
; 0.346  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.023      ; 0.209      ;
; 0.358  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.089      ; 0.263      ;
; 0.368  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.045      ; 0.209      ;
; 0.372  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.066      ; 0.226      ;
; 0.373  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.105      ; 0.264      ;
; 0.392  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.068      ; 0.208      ;
; 0.392  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.088      ; 0.228      ;
; 0.400  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.084      ; 0.216      ;
; 0.400  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.083      ; 0.215      ;
; 0.401  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.082      ; 0.213      ;
; 0.402  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.081      ; 0.211      ;
; 0.406  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.090      ; 0.216      ;
; 0.408  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.088      ; 0.212      ;
; 0.408  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.085      ; 0.209      ;
; 0.409  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.087      ; 0.210      ;
; 0.410  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.083      ; 0.205      ;
; 0.411  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.088      ; 0.209      ;
; 0.411  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.085      ; 0.206      ;
; 0.414  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.090      ; 0.208      ;
; 0.414  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.091      ; 0.209      ;
; 0.415  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.090      ; 0.207      ;
; 0.415  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.089      ; 0.206      ;
; 0.415  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.090      ; 0.207      ;
; 0.416  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.093      ; 0.209      ;
; 0.417  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; -0.019     ; 0.172      ;
; 0.422  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.105      ; 0.215      ;
; 0.424  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.105      ; 0.213      ;
; 0.427  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.104      ; 0.209      ;
; 0.428  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.109      ; 0.213      ;
; 0.431  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.109      ; 0.210      ;
; 0.432  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.107      ; 0.207      ;
; 0.507  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.653      ; 1.678      ;
; 0.508  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.654      ; 1.678      ;
; 0.543  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.652      ; 1.641      ;
; 0.543  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.651      ; 1.640      ;
; 0.572  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.669      ; 1.629      ;
; 0.575  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.613      ;
; 0.575  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.613      ;
; 0.576  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.669      ; 1.625      ;
; 0.577  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.611      ;
; 0.587  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.653      ; 1.598      ;
; 0.588  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.657      ; 1.601      ;
; 0.588  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.655      ; 1.599      ;
; 0.589  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.657      ; 1.600      ;
; 0.589  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.655      ; 1.598      ;
; 0.591  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.655      ; 1.596      ;
; 0.595  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.661      ; 1.598      ;
; 0.599  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.659      ; 1.592      ;
; 0.600  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.588      ;
; 0.601  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.659      ; 1.590      ;
; 0.602  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.664      ; 1.594      ;
; 0.604  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.664      ; 1.592      ;
; 0.604  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.654      ; 1.582      ;
; 0.604  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.663      ; 1.591      ;
; 0.618  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.659      ; 1.573      ;
; 0.625  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.652      ; 1.559      ;
; 0.626  ; Arena_32bitInput:inst2|Arena_octet0[15]                                      ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.103      ; 0.509      ;
; 0.634  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.554      ;
; 0.635  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.553      ;
; 0.635  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.553      ;
; 0.637  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.653      ; 1.548      ;
; 0.639  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.656      ; 1.549      ;
; 0.643  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.670      ; 1.559      ;
; 0.648  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.670      ; 1.554      ;
; 0.721  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.024      ; 0.335      ;
; 0.730  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.106      ; 0.408      ;
; 0.738  ; Arena_32bitInput:inst2|Arena_octet1[3]                                       ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.082      ; 0.376      ;
; 0.741  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.041      ; 0.332      ;
; 0.745  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.043      ; 0.330      ;
; 0.747  ; Arena_32bitInput:inst2|Arena_octet0[0]                                       ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.101      ; 0.386      ;
; 0.748  ; Arena_32bitInput:inst2|Arena_octet0[8]                                       ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.100      ; 0.384      ;
; 0.754  ; Arena_32bitInput:inst2|Arena_octet0[4]                                       ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.103      ; 0.381      ;
; 0.760  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.061      ; 0.333      ;
; 0.764  ; Arena_32bitInput:inst2|Arena_octet0[2]                                       ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.104      ; 0.372      ;
; 0.765  ; Arena_32bitInput:inst2|Arena_octet1[9]                                       ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.136      ; 0.403      ;
; 0.769  ; Arena_32bitInput:inst2|Arena_octet0[1]                                       ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 1.000        ; 0.105      ; 0.368      ;
; 0.771  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.069      ; 0.330      ;
; 0.771  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.082      ; 0.343      ;
; 0.773  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.068      ; 0.327      ;
; 0.774  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.088      ; 0.346      ;
; 0.775  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.086      ; 0.343      ;
; 0.780  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.081      ; 0.333      ;
; 0.780  ; Arena_32bitInput:inst2|Arena_octet1[10]                                      ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.130      ; 0.382      ;
; 0.782  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.085      ; 0.335      ;
; 0.787  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.091      ; 0.336      ;
; 0.787  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.021      ; 0.266      ;
; 0.788  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.108      ; 0.352      ;
; 0.789  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.088      ; 0.331      ;
; 0.791  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.086      ; 0.327      ;
; 0.791  ; Arena_32bitInput:inst2|Arena_octet1[14]                                      ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.124      ; 0.365      ;
; 0.792  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.089      ; 0.329      ;
; 0.792  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.090      ; 0.330      ;
; 0.792  ; Arena_32bitInput:inst2|Arena_octet1[11]                                      ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 1.000        ; 0.132      ; 0.372      ;
; 0.805  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.106      ; 0.333      ;
; 0.806  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.106      ; 0.332      ;
; 0.813  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.108      ; 0.327      ;
; 0.827  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.051      ; 0.256      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.268 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.670      ; 1.554      ;
; -0.263 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.670      ; 1.559      ;
; -0.259 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.549      ;
; -0.257 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.653      ; 1.548      ;
; -0.255 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.553      ;
; -0.255 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.553      ;
; -0.254 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.554      ;
; -0.250 ; Arena_32bitInput:inst2|Arena_octet1[6]                                     ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.140      ; 0.042      ;
; -0.250 ; Arena_32bitInput:inst2|Arena_octet1[5]                                     ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.140      ; 0.042      ;
; -0.249 ; Arena_32bitInput:inst2|Arena_octet1[2]                                     ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.139      ; 0.042      ;
; -0.245 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.652      ; 1.559      ;
; -0.245 ; Arena_32bitInput:inst2|Arena_octet1[4]                                     ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.135      ; 0.042      ;
; -0.244 ; Arena_32bitInput:inst2|Arena_octet1[8]                                     ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.134      ; 0.042      ;
; -0.242 ; Arena_32bitInput:inst2|Arena_octet1[7]                                     ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.132      ; 0.042      ;
; -0.240 ; Arena_32bitInput:inst2|Arena_octet1[0]                                     ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.130      ; 0.042      ;
; -0.238 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.659      ; 1.573      ;
; -0.235 ; Arena_32bitInput:inst2|Arena_octet1[13]                                    ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.125      ; 0.042      ;
; -0.224 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.663      ; 1.591      ;
; -0.224 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.664      ; 1.592      ;
; -0.224 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.654      ; 1.582      ;
; -0.222 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.664      ; 1.594      ;
; -0.221 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.659      ; 1.590      ;
; -0.220 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.588      ;
; -0.219 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.659      ; 1.592      ;
; -0.215 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.661      ; 1.598      ;
; -0.212 ; Arena_32bitInput:inst2|Arena_octet0[9]                                     ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.102      ; 0.042      ;
; -0.211 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.655      ; 1.596      ;
; -0.210 ; Arena_32bitInput:inst2|Arena_octet0[3]                                     ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.100      ; 0.042      ;
; -0.209 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.657      ; 1.600      ;
; -0.209 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.655      ; 1.598      ;
; -0.208 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.657      ; 1.601      ;
; -0.208 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.655      ; 1.599      ;
; -0.207 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.653      ; 1.598      ;
; -0.197 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.611      ;
; -0.196 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.669      ; 1.625      ;
; -0.195 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.613      ;
; -0.195 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.656      ; 1.613      ;
; -0.192 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.669      ; 1.629      ;
; -0.175 ; Arena_32bitInput:inst2|Arena_octet0[10]                                    ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.065      ; 0.042      ;
; -0.171 ; Arena_32bitInput:inst2|Arena_octet0[11]                                    ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.061      ; 0.042      ;
; -0.163 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.652      ; 1.641      ;
; -0.163 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.651      ; 1.640      ;
; -0.128 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.654      ; 1.678      ;
; -0.127 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.653      ; 1.678      ;
; -0.042 ; Arena_32bitInput:inst2|Arena_octet0[14]                                    ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.102      ; 0.212      ;
; -0.033 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.089      ; 0.208      ;
; -0.006 ; Arena_32bitInput:inst2|Arena_octet1[12]                                    ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.141      ; 0.287      ;
; 0.005  ; Arena_32bitInput:inst2|Arena_octet0[12]                                    ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.051      ; 0.208      ;
; 0.013  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.094      ; 0.259      ;
; 0.020  ; Arena_32bitInput:inst2|Arena_octet1[1]                                     ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.129      ; 0.301      ;
; 0.021  ; Arena_32bitInput:inst2|Arena_octet1[15]                                    ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.122      ; 0.295      ;
; 0.022  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.090      ; 0.264      ;
; 0.026  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.088      ; 0.266      ;
; 0.026  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.083      ; 0.261      ;
; 0.026  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.089      ; 0.267      ;
; 0.030  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.082      ; 0.264      ;
; 0.040  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.023      ; 0.215      ;
; 0.040  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.091      ; 0.283      ;
; 0.041  ; Arena_32bitInput:inst2|Arena_octet0[6]                                     ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.101      ; 0.294      ;
; 0.045  ; Arena_32bitInput:inst2|Arena_octet0[7]                                     ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.101      ; 0.298      ;
; 0.046  ; Arena_32bitInput:inst2|Arena_octet0[5]                                     ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.103      ; 0.301      ;
; 0.051  ; Arena_32bitInput:inst2|Arena_octet0[13]                                    ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.101      ; 0.304      ;
; 0.053  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.051      ; 0.256      ;
; 0.067  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.108      ; 0.327      ;
; 0.074  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.106      ; 0.332      ;
; 0.075  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.106      ; 0.333      ;
; 0.088  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.089      ; 0.329      ;
; 0.088  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.090      ; 0.330      ;
; 0.088  ; Arena_32bitInput:inst2|Arena_octet1[11]                                    ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.132      ; 0.372      ;
; 0.089  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.086      ; 0.327      ;
; 0.089  ; Arena_32bitInput:inst2|Arena_octet1[14]                                    ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.124      ; 0.365      ;
; 0.091  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.088      ; 0.331      ;
; 0.092  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.108      ; 0.352      ;
; 0.093  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.091      ; 0.336      ;
; 0.093  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.021      ; 0.266      ;
; 0.098  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.085      ; 0.335      ;
; 0.100  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.081      ; 0.333      ;
; 0.100  ; Arena_32bitInput:inst2|Arena_octet1[10]                                    ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.130      ; 0.382      ;
; 0.105  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.086      ; 0.343      ;
; 0.106  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.088      ; 0.346      ;
; 0.107  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.068      ; 0.327      ;
; 0.109  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.082      ; 0.343      ;
; 0.109  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.069      ; 0.330      ;
; 0.111  ; Arena_32bitInput:inst2|Arena_octet0[1]                                     ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.105      ; 0.368      ;
; 0.115  ; Arena_32bitInput:inst2|Arena_octet1[9]                                     ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.136      ; 0.403      ;
; 0.116  ; Arena_32bitInput:inst2|Arena_octet0[2]                                     ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.104      ; 0.372      ;
; 0.120  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.061      ; 0.333      ;
; 0.126  ; Arena_32bitInput:inst2|Arena_octet0[4]                                     ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.103      ; 0.381      ;
; 0.132  ; Arena_32bitInput:inst2|Arena_octet0[8]                                     ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.100      ; 0.384      ;
; 0.133  ; Arena_32bitInput:inst2|Arena_octet0[0]                                     ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.000        ; 0.101      ; 0.386      ;
; 0.135  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.043      ; 0.330      ;
; 0.139  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.041      ; 0.332      ;
; 0.142  ; Arena_32bitInput:inst2|Arena_octet1[3]                                     ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; 0.000        ; 0.082      ; 0.376      ;
; 0.150  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.106      ; 0.408      ;
; 0.159  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.024      ; 0.335      ;
; 0.191  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit         ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.000        ; -0.019     ; 0.172      ;
; 0.232  ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.670      ; 1.554      ;
; 0.237  ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.670      ; 1.559      ;
; 0.241  ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.656      ; 1.549      ;
; 0.243  ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.653      ; 1.548      ;
+--------+----------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.591 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 0.569      ;
; 0.660 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.081     ; 0.579      ;
; 0.695 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.082     ; 0.613      ;
; 0.733 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 0.723      ;
; 0.741 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 0.719      ;
; 0.817 ; Arena_32bitAccumulator:inst|inst3[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.069     ; 0.748      ;
; 0.826 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.738      ;
; 0.836 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.041     ; 0.795      ;
; 0.844 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 0.833      ;
; 0.861 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.082     ; 0.779      ;
; 0.864 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.085     ; 0.779      ;
; 0.868 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.009     ; 0.859      ;
; 0.872 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.083     ; 0.789      ;
; 0.874 ; Arena_32bitAccumulator:inst|inst2[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 0.785      ;
; 0.876 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 0.853      ;
; 0.878 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 0.789      ;
; 0.880 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.113     ; 0.767      ;
; 0.883 ; Arena_32bitAccumulator:inst|inst2[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.795      ;
; 0.888 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.798      ;
; 0.892 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.091     ; 0.801      ;
; 0.892 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.094     ; 0.798      ;
; 0.894 ; Arena_32bitAccumulator:inst|inst3[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.108     ; 0.786      ;
; 0.899 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.044     ; 0.855      ;
; 0.907 ; Arena_32bitAccumulator:inst|inst3[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.108     ; 0.799      ;
; 0.909 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.819      ;
; 0.915 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 0.826      ;
; 0.925 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 0.832      ;
; 0.931 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.068     ; 0.863      ;
; 0.931 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.051     ; 0.880      ;
; 0.933 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.080     ; 0.853      ;
; 0.942 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 0.853      ;
; 0.947 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.857      ;
; 0.955 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.082     ; 0.873      ;
; 0.958 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.086     ; 0.872      ;
; 0.961 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 0.951      ;
; 0.963 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.086     ; 0.877      ;
; 0.995 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.009     ; 0.986      ;
; 0.995 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.106     ; 0.889      ;
; 1.002 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.009     ; 0.993      ;
; 1.002 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.041     ; 0.961      ;
; 1.010 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.922      ;
; 1.013 ; Arena_32bitAccumulator:inst|inst2[14] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.114     ; 0.899      ;
; 1.014 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.924      ;
; 1.032 ; Arena_32bitAccumulator:inst|inst2[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.057     ; 0.975      ;
; 1.032 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 1.011      ;
; 1.034 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 1.011      ;
; 1.038 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.082     ; 0.956      ;
; 1.039 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 1.018      ;
; 1.079 ; Arena_32bitAccumulator:inst|inst2[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.071     ; 1.008      ;
; 1.086 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 0.994      ;
; 1.090 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.043     ; 1.047      ;
; 1.116 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.086     ; 1.030      ;
; 1.123 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.061     ; 1.062      ;
; 1.144 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 1.051      ;
; 1.157 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.065      ;
; 1.159 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.046     ; 0.613      ;
; 1.171 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 1.161      ;
; 1.174 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.105     ; 1.069      ;
; 1.184 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.022     ; 0.662      ;
; 1.187 ; Arena_32bitAccumulator:inst|inst2[7]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.072     ; 1.115      ;
; 1.201 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.022     ; 1.179      ;
; 1.203 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.084     ; 0.619      ;
; 1.205 ; Arena_32bitAccumulator:inst|inst3[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 1.117      ;
; 1.207 ; Arena_32bitAccumulator:inst|inst3[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.061     ; 1.146      ;
; 1.209 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.026      ; 0.735      ;
; 1.214 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.056     ; 1.158      ;
; 1.227 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.014     ; 1.213      ;
; 1.228 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 1.140      ;
; 1.236 ; Arena_32bitAccumulator:inst|inst2[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.096     ; 1.140      ;
; 1.236 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.083     ; 0.653      ;
; 1.237 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 1.214      ;
; 1.243 ; Arena_32bitAccumulator:inst|inst2[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 1.154      ;
; 1.256 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.166      ;
; 1.261 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.014     ; 1.247      ;
; 1.262 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 1.173      ;
; 1.271 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.106     ; 1.165      ;
; 1.274 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.085     ; 0.689      ;
; 1.277 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 1.188      ;
; 1.285 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.112     ; 1.173      ;
; 1.289 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.091     ; 1.198      ;
; 1.298 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.089     ; 0.709      ;
; 1.300 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.056     ; 1.244      ;
; 1.301 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.038      ; 0.839      ;
; 1.314 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 1.304      ;
; 1.317 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.105     ; 0.712      ;
; 1.320 ; Arena_32bitAccumulator:inst|inst2[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.085     ; 1.235      ;
; 1.324 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 1.313      ;
; 1.328 ; Arena_32bitAccumulator:inst|inst2[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.091     ; 1.237      ;
; 1.330 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.086     ; 1.244      ;
; 1.333 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.083     ; 0.750      ;
; 1.340 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.100     ; 1.240      ;
; 1.349 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 1.260      ;
; 1.355 ; Arena_32bitAccumulator:inst|inst2[11] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.094     ; 1.261      ;
; 1.356 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 1.332      ;
; 1.357 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.088     ; 0.769      ;
; 1.357 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.025      ; 0.882      ;
; 1.358 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.042     ; 0.816      ;
; 1.360 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.081     ; 0.779      ;
; 1.363 ; Arena_32bitAccumulator:inst|inst2[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 1.275      ;
; 1.364 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.022     ; 0.842      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[0]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[1]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 2.884  ; 2.884  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 2.625  ; 2.625  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 2.664  ; 2.664  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 2.654  ; 2.654  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 2.686  ; 2.686  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 2.459  ; 2.459  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 2.664  ; 2.664  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 2.884  ; 2.884  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 2.792  ; 2.792  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 2.749  ; 2.749  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 2.582  ; 2.582  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 2.370  ; 2.370  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 2.591  ; 2.591  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 2.639  ; 2.639  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 2.606  ; 2.606  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 2.601  ; 2.601  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 2.421  ; 2.421  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 2.911  ; 2.911  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 2.890  ; 2.890  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 2.621  ; 2.621  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 2.686  ; 2.686  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 2.576  ; 2.576  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 2.344  ; 2.344  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 2.567  ; 2.567  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 2.895  ; 2.895  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 2.606  ; 2.606  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 2.576  ; 2.576  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 2.597  ; 2.597  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 2.443  ; 2.443  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 2.735  ; 2.735  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 2.911  ; 2.911  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 2.434  ; 2.434  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 2.703  ; 2.703  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 2.448  ; 2.448  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; -0.007 ; -0.007 ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 9.435  ; 9.435  ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 8.290  ; 8.290  ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; -2.097 ; -2.097 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -2.349 ; -2.349 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -2.316 ; -2.316 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -2.380 ; -2.380 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -2.325 ; -2.325 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -2.106 ; -2.106 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -2.383 ; -2.383 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -2.438 ; -2.438 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -2.360 ; -2.360 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -2.381 ; -2.381 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -2.309 ; -2.309 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -2.097 ; -2.097 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -2.317 ; -2.317 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -2.368 ; -2.368 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -2.255 ; -2.255 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -2.250 ; -2.250 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -2.145 ; -2.145 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; -2.072 ; -2.072 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -2.611 ; -2.611 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -2.340 ; -2.340 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -2.412 ; -2.412 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -2.302 ; -2.302 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -2.072 ; -2.072 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -2.295 ; -2.295 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -2.409 ; -2.409 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -2.317 ; -2.317 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -2.302 ; -2.302 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -2.248 ; -2.248 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -2.165 ; -2.165 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -2.386 ; -2.386 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -2.377 ; -2.377 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -2.160 ; -2.160 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -2.352 ; -2.352 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -2.169 ; -2.169 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.268  ; 0.268  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -2.857 ; -2.857 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -2.967 ; -2.967 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 4.595 ; 4.595 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 4.370 ; 4.370 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 3.966 ; 3.966 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 3.929 ; 3.929 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 4.032 ; 4.032 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 4.075 ; 4.075 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 4.065 ; 4.065 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 3.941 ; 3.941 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 3.837 ; 3.837 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 3.698 ; 3.698 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 4.194 ; 4.194 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 3.901 ; 3.901 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 3.762 ; 3.762 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 3.700 ; 3.700 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 3.565 ; 3.565 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 3.546 ; 3.546 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 3.807 ; 3.807 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 3.969 ; 3.969 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 4.016 ; 4.016 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 3.927 ; 3.927 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 3.864 ; 3.864 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 3.696 ; 3.696 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 4.038 ; 4.038 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 3.992 ; 3.992 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 3.880 ; 3.880 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 4.254 ; 4.254 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 4.595 ; 4.595 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 4.163 ; 4.163 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 4.351 ; 4.351 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 4.169 ; 4.169 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 4.137 ; 4.137 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 4.155 ; 4.155 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 4.119 ; 4.119 ; Rise       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk  ; 4.968 ; 4.968 ; Rise       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk  ; 5.010 ; 5.010 ; Rise       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk  ; 4.939 ; 4.939 ; Rise       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk  ; 4.965 ; 4.965 ; Rise       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk  ; 5.007 ; 5.007 ; Rise       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk  ; 5.175 ; 5.175 ; Rise       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk  ; 5.085 ; 5.085 ; Rise       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk  ; 4.908 ; 4.908 ; Rise       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk  ; 4.829 ; 4.829 ; Rise       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk  ; 4.823 ; 4.823 ; Rise       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk  ; 4.737 ; 4.737 ; Rise       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk  ; 4.778 ; 4.778 ; Rise       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk  ; 4.810 ; 4.810 ; Rise       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk  ; 4.847 ; 4.847 ; Rise       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk  ; 4.834 ; 4.834 ; Rise       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk  ; 4.660 ; 4.660 ; Rise       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk  ; 4.654 ; 4.654 ; Rise       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk  ; 4.655 ; 4.655 ; Rise       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk  ; 4.711 ; 4.711 ; Rise       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk  ; 4.820 ; 4.820 ; Rise       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk  ; 4.832 ; 4.832 ; Rise       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk  ; 4.253 ; 4.253 ; Rise       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk  ; 4.288 ; 4.288 ; Rise       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk  ; 4.456 ; 4.456 ; Rise       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk  ; 4.454 ; 4.454 ; Rise       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk  ; 4.202 ; 4.202 ; Rise       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk  ; 4.291 ; 4.291 ; Rise       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk  ; 4.435 ; 4.435 ; Rise       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk  ; 4.615 ; 4.615 ; Rise       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk  ; 4.604 ; 4.604 ; Rise       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk  ; 4.627 ; 4.627 ; Rise       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk  ; 4.780 ; 4.780 ; Rise       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk  ; 4.760 ; 4.760 ; Rise       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk  ; 4.977 ; 4.977 ; Rise       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk  ; 4.651 ; 4.651 ; Rise       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk  ; 4.192 ; 4.192 ; Rise       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk  ; 4.576 ; 4.576 ; Rise       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk  ; 4.539 ; 4.539 ; Rise       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk  ; 4.218 ; 4.218 ; Rise       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk  ; 4.562 ; 4.562 ; Rise       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk  ; 4.214 ; 4.214 ; Rise       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk  ; 4.615 ; 4.615 ; Rise       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk  ; 5.051 ; 5.051 ; Rise       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk  ; 5.084 ; 5.084 ; Rise       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk  ; 5.058 ; 5.058 ; Rise       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk  ; 5.296 ; 5.296 ; Rise       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk  ; 5.149 ; 5.149 ; Rise       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk  ; 5.062 ; 5.062 ; Rise       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk  ; 5.082 ; 5.082 ; Rise       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk  ; 4.633 ; 4.633 ; Rise       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk  ; 4.599 ; 4.599 ; Rise       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk  ; 4.757 ; 4.757 ; Rise       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk  ; 4.633 ; 4.633 ; Rise       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk  ; 4.761 ; 4.761 ; Rise       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk  ; 4.796 ; 4.796 ; Rise       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk  ; 4.792 ; 4.792 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit          ; Arena_clk  ; 3.934 ; 3.934 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 3.570 ; 3.570 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 3.546 ; 3.546 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 4.370 ; 4.370 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 3.966 ; 3.966 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 3.929 ; 3.929 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 4.032 ; 4.032 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 4.075 ; 4.075 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 4.065 ; 4.065 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 3.941 ; 3.941 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 3.837 ; 3.837 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 3.698 ; 3.698 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 4.194 ; 4.194 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 3.901 ; 3.901 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 3.762 ; 3.762 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 3.700 ; 3.700 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 3.565 ; 3.565 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 3.546 ; 3.546 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 3.807 ; 3.807 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 3.969 ; 3.969 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 4.016 ; 4.016 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 3.927 ; 3.927 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 3.864 ; 3.864 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 3.696 ; 3.696 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 4.038 ; 4.038 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 3.992 ; 3.992 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 3.880 ; 3.880 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 4.254 ; 4.254 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 4.595 ; 4.595 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 4.163 ; 4.163 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 4.351 ; 4.351 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 4.169 ; 4.169 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 4.137 ; 4.137 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 4.155 ; 4.155 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 4.119 ; 4.119 ; Rise       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk  ; 4.372 ; 4.372 ; Rise       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk  ; 4.422 ; 4.422 ; Rise       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk  ; 4.334 ; 4.334 ; Rise       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk  ; 4.374 ; 4.374 ; Rise       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk  ; 4.413 ; 4.413 ; Rise       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk  ; 4.568 ; 4.568 ; Rise       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk  ; 4.500 ; 4.500 ; Rise       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk  ; 4.365 ; 4.365 ; Rise       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk  ; 4.296 ; 4.296 ; Rise       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk  ; 4.283 ; 4.283 ; Rise       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk  ; 4.196 ; 4.196 ; Rise       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk  ; 4.246 ; 4.246 ; Rise       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk  ; 4.277 ; 4.277 ; Rise       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk  ; 4.315 ; 4.315 ; Rise       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk  ; 4.144 ; 4.144 ; Rise       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk  ; 3.971 ; 3.971 ; Rise       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk  ; 3.963 ; 3.963 ; Rise       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk  ; 3.964 ; 3.964 ; Rise       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk  ; 4.022 ; 4.022 ; Rise       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk  ; 4.126 ; 4.126 ; Rise       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk  ; 4.143 ; 4.143 ; Rise       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk  ; 4.078 ; 4.078 ; Rise       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk  ; 4.115 ; 4.115 ; Rise       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk  ; 4.286 ; 4.286 ; Rise       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk  ; 4.281 ; 4.281 ; Rise       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk  ; 4.032 ; 4.032 ; Rise       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk  ; 4.124 ; 4.124 ; Rise       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk  ; 4.263 ; 4.263 ; Rise       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk  ; 4.166 ; 4.166 ; Rise       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk  ; 4.155 ; 4.155 ; Rise       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk  ; 4.194 ; 4.194 ; Rise       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk  ; 4.341 ; 4.341 ; Rise       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk  ; 4.325 ; 4.325 ; Rise       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk  ; 4.532 ; 4.532 ; Rise       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk  ; 4.212 ; 4.212 ; Rise       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk  ; 3.877 ; 3.877 ; Rise       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk  ; 4.267 ; 4.267 ; Rise       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk  ; 4.221 ; 4.221 ; Rise       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk  ; 3.904 ; 3.904 ; Rise       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk  ; 4.446 ; 4.446 ; Rise       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk  ; 3.897 ; 3.897 ; Rise       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk  ; 4.499 ; 4.499 ; Rise       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk  ; 4.379 ; 4.379 ; Rise       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk  ; 4.412 ; 4.412 ; Rise       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk  ; 4.387 ; 4.387 ; Rise       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk  ; 4.624 ; 4.624 ; Rise       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk  ; 4.477 ; 4.477 ; Rise       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk  ; 4.390 ; 4.390 ; Rise       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk  ; 4.410 ; 4.410 ; Rise       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk  ; 4.425 ; 4.425 ; Rise       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk  ; 4.405 ; 4.405 ; Rise       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk  ; 4.561 ; 4.561 ; Rise       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk  ; 4.434 ; 4.434 ; Rise       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk  ; 4.570 ; 4.570 ; Rise       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk  ; 4.608 ; 4.608 ; Rise       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk  ; 4.604 ; 4.604 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit          ; Arena_clk  ; 3.934 ; 3.934 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 3.570 ; 3.570 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -16.534  ; -0.284 ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.380              ;
;  Arena_clk       ; -0.953   ; -0.284 ; N/A      ; N/A     ; -1.380              ;
;  Arena_sub_add   ; -16.534  ; 0.591  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -638.121 ; -9.642 ; 0.0      ; 0.0     ; -69.52              ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.380              ;
;  Arena_clk       ; -2.328   ; -9.642 ; N/A      ; N/A     ; -65.380             ;
;  Arena_sub_add   ; -635.793 ; 0.000  ; N/A      ; N/A     ; -1.380              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 5.464  ; 5.464  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 4.852  ; 4.852  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 4.996  ; 4.996  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 4.926  ; 4.926  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 5.047  ; 5.047  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 4.622  ; 4.622  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 5.022  ; 5.022  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 5.464  ; 5.464  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 5.244  ; 5.244  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 5.130  ; 5.130  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 4.817  ; 4.817  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 4.453  ; 4.453  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 4.796  ; 4.796  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 4.916  ; 4.916  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 4.968  ; 4.968  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.829  ; 4.829  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.543  ; 4.543  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 5.501  ; 5.501  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 5.439  ; 5.439  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 4.876  ; 4.876  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 4.965  ; 4.965  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 4.744  ; 4.744  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 4.354  ; 4.354  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 4.786  ; 4.786  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 5.413  ; 5.413  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 4.870  ; 4.870  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 4.700  ; 4.700  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 4.764  ; 4.764  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 4.607  ; 4.607  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 5.103  ; 5.103  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 5.501  ; 5.501  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 4.559  ; 4.559  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 5.033  ; 5.033  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.569  ; 4.569  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.586  ; 0.586  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 21.208 ; 21.208 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 18.434 ; 18.434 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; -2.097 ; -2.097 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -2.349 ; -2.349 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -2.316 ; -2.316 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -2.380 ; -2.380 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -2.325 ; -2.325 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -2.106 ; -2.106 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -2.383 ; -2.383 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -2.438 ; -2.438 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -2.360 ; -2.360 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -2.381 ; -2.381 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -2.309 ; -2.309 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -2.097 ; -2.097 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -2.317 ; -2.317 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -2.368 ; -2.368 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -2.255 ; -2.255 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -2.250 ; -2.250 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -2.145 ; -2.145 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; -2.072 ; -2.072 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -2.611 ; -2.611 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -2.340 ; -2.340 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -2.412 ; -2.412 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -2.302 ; -2.302 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -2.072 ; -2.072 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -2.295 ; -2.295 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -2.409 ; -2.409 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -2.317 ; -2.317 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -2.302 ; -2.302 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -2.248 ; -2.248 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -2.165 ; -2.165 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -2.386 ; -2.386 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -2.377 ; -2.377 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -2.160 ; -2.160 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -2.352 ; -2.352 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -2.169 ; -2.169 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.268  ; 0.268  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -2.857 ; -2.857 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -2.967 ; -2.967 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 8.489 ; 8.489 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 8.067 ; 8.067 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 7.146 ; 7.146 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 7.054 ; 7.054 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 7.329 ; 7.329 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 7.368 ; 7.368 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 7.376 ; 7.376 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 7.087 ; 7.087 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 6.853 ; 6.853 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 6.590 ; 6.590 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 7.644 ; 7.644 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 6.911 ; 6.911 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 6.686 ; 6.686 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 6.585 ; 6.585 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 6.295 ; 6.295 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 6.262 ; 6.262 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 6.807 ; 6.807 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 7.163 ; 7.163 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 7.181 ; 7.181 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 7.069 ; 7.069 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 6.910 ; 6.910 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 6.588 ; 6.588 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 7.329 ; 7.329 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 7.128 ; 7.128 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 6.905 ; 6.905 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 7.708 ; 7.708 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 8.489 ; 8.489 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 7.595 ; 7.595 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 7.997 ; 7.997 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 7.566 ; 7.566 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 7.486 ; 7.486 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 7.498 ; 7.498 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 7.468 ; 7.468 ; Rise       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk  ; 9.368 ; 9.368 ; Rise       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk  ; 9.351 ; 9.351 ; Rise       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk  ; 9.316 ; 9.316 ; Rise       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk  ; 9.368 ; 9.368 ; Rise       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk  ; 9.332 ; 9.332 ; Rise       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk  ; 9.680 ; 9.680 ; Rise       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk  ; 9.669 ; 9.669 ; Rise       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk  ; 9.176 ; 9.176 ; Rise       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk  ; 9.007 ; 9.007 ; Rise       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk  ; 9.006 ; 9.006 ; Rise       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk  ; 8.859 ; 8.859 ; Rise       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk  ; 8.955 ; 8.955 ; Rise       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk  ; 8.988 ; 8.988 ; Rise       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk  ; 9.064 ; 9.064 ; Rise       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk  ; 8.974 ; 8.974 ; Rise       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk  ; 8.655 ; 8.655 ; Rise       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk  ; 8.660 ; 8.660 ; Rise       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk  ; 8.641 ; 8.641 ; Rise       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk  ; 8.741 ; 8.741 ; Rise       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk  ; 8.993 ; 8.993 ; Rise       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk  ; 8.975 ; 8.975 ; Rise       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk  ; 7.803 ; 7.803 ; Rise       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk  ; 7.875 ; 7.875 ; Rise       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk  ; 8.217 ; 8.217 ; Rise       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk  ; 8.233 ; 8.233 ; Rise       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk  ; 7.728 ; 7.728 ; Rise       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk  ; 7.892 ; 7.892 ; Rise       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk  ; 8.190 ; 8.190 ; Rise       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk  ; 8.564 ; 8.564 ; Rise       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk  ; 8.583 ; 8.583 ; Rise       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk  ; 8.609 ; 8.609 ; Rise       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk  ; 8.928 ; 8.928 ; Rise       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk  ; 8.866 ; 8.866 ; Rise       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk  ; 9.234 ; 9.234 ; Rise       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk  ; 8.635 ; 8.635 ; Rise       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk  ; 7.676 ; 7.676 ; Rise       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk  ; 8.403 ; 8.403 ; Rise       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk  ; 8.375 ; 8.375 ; Rise       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk  ; 7.744 ; 7.744 ; Rise       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk  ; 8.422 ; 8.422 ; Rise       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk  ; 7.732 ; 7.732 ; Rise       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk  ; 8.506 ; 8.506 ; Rise       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk  ; 9.542 ; 9.542 ; Rise       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk  ; 9.584 ; 9.584 ; Rise       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk  ; 9.549 ; 9.549 ; Rise       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk  ; 9.981 ; 9.981 ; Rise       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk  ; 9.733 ; 9.733 ; Rise       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk  ; 9.562 ; 9.562 ; Rise       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk  ; 9.574 ; 9.574 ; Rise       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk  ; 8.628 ; 8.628 ; Rise       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk  ; 8.602 ; 8.602 ; Rise       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk  ; 8.916 ; 8.916 ; Rise       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk  ; 8.638 ; 8.638 ; Rise       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk  ; 8.932 ; 8.932 ; Rise       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk  ; 8.968 ; 8.968 ; Rise       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk  ; 8.960 ; 8.960 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit          ; Arena_clk  ; 7.295 ; 7.295 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 6.577 ; 6.577 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+------------+-------+-------+------------+-----------------+
; Arena_AccumOut_32bit[*]   ; Arena_clk  ; 3.546 ; 3.546 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk  ; 4.370 ; 4.370 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk  ; 3.966 ; 3.966 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk  ; 3.929 ; 3.929 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk  ; 4.032 ; 4.032 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk  ; 4.075 ; 4.075 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk  ; 4.065 ; 4.065 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk  ; 3.941 ; 3.941 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk  ; 3.837 ; 3.837 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk  ; 3.698 ; 3.698 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk  ; 4.194 ; 4.194 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk  ; 3.901 ; 3.901 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk  ; 3.762 ; 3.762 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk  ; 3.700 ; 3.700 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk  ; 3.565 ; 3.565 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk  ; 3.546 ; 3.546 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk  ; 3.807 ; 3.807 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk  ; 3.969 ; 3.969 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk  ; 4.016 ; 4.016 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk  ; 3.927 ; 3.927 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk  ; 3.864 ; 3.864 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk  ; 3.696 ; 3.696 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk  ; 4.038 ; 4.038 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk  ; 3.992 ; 3.992 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk  ; 3.880 ; 3.880 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk  ; 4.254 ; 4.254 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk  ; 4.595 ; 4.595 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk  ; 4.163 ; 4.163 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk  ; 4.351 ; 4.351 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk  ; 4.169 ; 4.169 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk  ; 4.137 ; 4.137 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk  ; 4.155 ; 4.155 ; Rise       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk  ; 4.119 ; 4.119 ; Rise       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk  ; 4.372 ; 4.372 ; Rise       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk  ; 4.422 ; 4.422 ; Rise       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk  ; 4.334 ; 4.334 ; Rise       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk  ; 4.374 ; 4.374 ; Rise       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk  ; 4.413 ; 4.413 ; Rise       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk  ; 4.568 ; 4.568 ; Rise       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk  ; 4.500 ; 4.500 ; Rise       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk  ; 4.365 ; 4.365 ; Rise       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk  ; 4.296 ; 4.296 ; Rise       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk  ; 4.283 ; 4.283 ; Rise       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk  ; 4.196 ; 4.196 ; Rise       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk  ; 4.246 ; 4.246 ; Rise       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk  ; 4.277 ; 4.277 ; Rise       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk  ; 4.315 ; 4.315 ; Rise       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk  ; 4.144 ; 4.144 ; Rise       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk  ; 3.971 ; 3.971 ; Rise       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk  ; 3.963 ; 3.963 ; Rise       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk  ; 3.964 ; 3.964 ; Rise       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk  ; 4.022 ; 4.022 ; Rise       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk  ; 4.126 ; 4.126 ; Rise       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk  ; 4.143 ; 4.143 ; Rise       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk  ; 4.078 ; 4.078 ; Rise       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk  ; 4.115 ; 4.115 ; Rise       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk  ; 4.286 ; 4.286 ; Rise       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk  ; 4.281 ; 4.281 ; Rise       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk  ; 4.032 ; 4.032 ; Rise       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk  ; 4.124 ; 4.124 ; Rise       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk  ; 4.263 ; 4.263 ; Rise       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk  ; 4.166 ; 4.166 ; Rise       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk  ; 4.155 ; 4.155 ; Rise       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk  ; 4.194 ; 4.194 ; Rise       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk  ; 4.341 ; 4.341 ; Rise       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk  ; 4.325 ; 4.325 ; Rise       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk  ; 4.532 ; 4.532 ; Rise       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk  ; 4.212 ; 4.212 ; Rise       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk  ; 3.877 ; 3.877 ; Rise       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk  ; 4.267 ; 4.267 ; Rise       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk  ; 4.221 ; 4.221 ; Rise       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk  ; 3.904 ; 3.904 ; Rise       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk  ; 4.446 ; 4.446 ; Rise       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk  ; 3.897 ; 3.897 ; Rise       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk  ; 4.499 ; 4.499 ; Rise       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk  ; 4.379 ; 4.379 ; Rise       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk  ; 4.412 ; 4.412 ; Rise       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk  ; 4.387 ; 4.387 ; Rise       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk  ; 4.624 ; 4.624 ; Rise       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk  ; 4.477 ; 4.477 ; Rise       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk  ; 4.390 ; 4.390 ; Rise       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk  ; 4.410 ; 4.410 ; Rise       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk  ; 4.425 ; 4.425 ; Rise       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk  ; 4.405 ; 4.405 ; Rise       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk  ; 4.561 ; 4.561 ; Rise       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk  ; 4.434 ; 4.434 ; Rise       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk  ; 4.570 ; 4.570 ; Rise       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk  ; 4.608 ; 4.608 ; Rise       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk  ; 4.604 ; 4.604 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit          ; Arena_clk  ; 3.934 ; 3.934 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk  ; 3.570 ; 3.570 ; Fall       ; Arena_clk       ;
+---------------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[1] ; Arena_clk     ; 16       ; 0        ; 0        ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 64       ; 64       ; 1        ; 1        ;
; Arena_clk       ; Arena_sub_add ; 589716   ; 0        ; 1238     ; 0        ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[1] ; Arena_clk     ; 16       ; 0        ; 0        ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 64       ; 64       ; 1        ; 1        ;
; Arena_clk       ; Arena_sub_add ; 589716   ; 0        ; 1238     ; 0        ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 90    ; 90   ;
; Unconstrained Output Port Paths ; 258   ; 258  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 30 21:03:50 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 100 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_button[0] Arena_button[0]
    Info (332105): create_clock -period 1.000 -name Arena_sub_add Arena_sub_add
    Info (332105): create_clock -period 1.000 -name Arena_button[1] Arena_button[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.534      -635.793 Arena_sub_add 
    Info (332119):    -0.953        -2.328 Arena_clk 
Info (332146): Worst-case hold slack is -0.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.284        -2.907 Arena_clk 
    Info (332119):     1.106         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_button[0] 
    Info (332119):    -1.380        -1.380 Arena_button[1] 
    Info (332119):    -1.380        -1.380 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.466
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.466      -248.710 Arena_sub_add 
    Info (332119):    -0.117        -0.117 Arena_clk 
Info (332146): Worst-case hold slack is -0.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.268        -9.642 Arena_clk 
    Info (332119):     0.591         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_button[0] 
    Info (332119):    -1.380        -1.380 Arena_button[1] 
    Info (332119):    -1.380        -1.380 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4636 megabytes
    Info: Processing ended: Tue Apr 30 21:03:53 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


