集成电路产业技术发展趋势探讨 刘新阳  等 企业视界
中兴通讯技术
2023  年 12 月    第 29 卷第  6 期   Dec . 2023    Vol . 29  No. 6力。随着未来越来越多的大模型应用落地 ，更大的算力需求
将被释放 。由于芯片算力 =晶体管密度 ×芯片面积 ×利用
率，因此算力的提升需要从 3个方向同时发力 ，在先进工
艺、先进封装 、架构创新等方向多路径创新 。
2.1 先进工艺
晶体管密度的提升来自于先进工艺的不断演进 。数十年
来，摩尔定律是集成电路技术发展的主旋律 ：每18～24个
月实现性能 、功耗 、面积 （PPA）性能翻倍 ，推动着集成电
路从技术 、产品到产业持续指数发展 。尽管摩尔定律现在有
所放缓 ，但是在光刻技术 、材料 、晶体管结构等的推动下仍
在持续演进 。如表 1所示 ，工艺制程对 PPA 提升的贡献是其
他路径所无法替代的 。提高晶体管密度可以使产品集成度增
加，从而可在单位面积上实现更多的功能 ；提升晶体管速度
可以提高工作频率 ，进而提升产品性能 ；降低晶体管功耗有
助于减少整机功耗 ，从而让产品变得更加节能 。
因此 ，国际领先的晶圆厂均在持续提高工艺水平 。TSMC 在晶圆代工制造领域仍处于绝对领
先地位 ，主节点 2年一代 ，保持持续领先
优势 。可以预见 ，装备技术和材料科学的
持续进步 ，将为集成电路的持续微缩提供
技术基础 ，推动先进工艺制程在未来数年
里继续向 1 nm节点发展 。
2.2 先进封装
在半导体制程工艺提升放缓的趋势
下，使用先进封装实现更高集成度 ，可以
扩展芯片面积 ，从而提升算力 ，这成为业
界越来越关注的技术方向 。先进封装分为
2.5D封装和 3D封装 。前者在二维平面扩
展芯片面积 ，后者在三维竖直方向堆叠扩
展芯片面积 。硅通孔 （TSV）技术是先进
封装的基础技术之一 。高密度高深宽比的
TSV 制备效果直接关系到集成技术的可靠
性和良率等问题 。
2.5D封装可以通过扇出 、硅桥 、硅中
介层 、重分布中介层 、混合中介层等方式
实现 。目前业界主流且已实现量产的代表
技 术 包 括 CoWoS （TSMC ）、 InFO_oS
（TSMC ） 、EMIB （Intel）等，如图 3所示 。
2.5D封装需求强劲 ，尺寸和结构持续发
展，其中大尺寸是发展趋势 。单芯片制造
的最大面积上限由光刻机的光罩尺寸 （reticle ）决定 。当前
2.5D封装尺寸可达 3.3×reticle 面积 （3 000 mm2左右 ） ，未来
2年预计可达 6×reticle 面积 （5 000 mm2左右 ） 。与此同时 ，
晶圆级封装也得到越来越多的应用 。中国主流晶圆厂和封测
厂等封装产业链各环节厂商纷纷建立 2.5D先进封装能力 。
相比于 2.5D封装 ，3D封装可以提供更高带宽 、更低延
迟、更低功耗 、更强系统集成能力 。与此同时 ，3D封装的
封装复杂度 、成本也更高 。目前 ，3D封装在中央处理器 /图
形处理器 、存储 、光电合封芯片等领域都已经实现应用 。同
▼表1 TSMC 典型工艺节点对性能 、功耗 、面积（PPA）的提升
工艺节点
28 nm
16 nm
7 nm
5 nm
3 nm归一到 28 nm
晶体管密度
1.00×
1.56×
4.68×
8.56×
13.36×性能
1.00×
1.42×
1.91×
2.20×
2.53×功耗
1.00×
0.50×
0.17×
0.14×
0.10×图1 模型计算特征与芯片关键指标
图2 模型训练计算量与摩尔定律随时间发展增速对比[13]计算量
内存占用量
访存量
通信量
…… ……存储带宽 ：几TB/s
互联带宽 ：几百 GB/s存储容量 ：几十到几百 GB算力：几百到上千 TFLOPS
芯片关键指标 模型计算特征
最先进模型训练计算量增长趋势
年训练计算量 （1015次浮点计算 ）Transformer 模型：750x/2年
摩尔定律 ：2x/2年1E+09
1E+08
1E+07
1E+06
1E+05
1E+04
1E+03
1E+02
2012  2013  2014  2015  2016  2017  2018  2019  2020  2021AlexNetVGGSeq2Seq ResNetInceptionV 3Xception
Transformer
ELMoResNet
DenseNetGPT- 1BERTXLNet
MoCo ResNet 50Wav2Vec 2.0GPT- 3
Microsoft T-NLG
Megatron LM
68