## 组合逻辑电路

- 特点：
	- 组合逻辑电路：任意时刻的输出仅取决于该时刻的输入，而与电路的历史状况无关（无记忆）
	- *时序逻辑电路：任意时刻的输出不仅取决于该时刻的输入，还与电路的历史状况有关（有记忆）*
- 功能描述：逻辑函数
- 组合逻辑电路的分析方法：![[Pasted image 20241009165001.png]]
- 组合逻辑电路的设计方法：
	- ![[Pasted image 20241009165024.png]]
	- ![[Pasted image 20241009165054.png]]
## 中规模的集成电路
#### 加法器
- 1位加法器：
	- 半加器：不考虑来自低位的进位，将两个1位的二进制数相加
		- 实现：![[Pasted image 20241014095531.png]]
	- 全加器：考虑来自低位的进位
		- 实现：从1化简逻辑式![[Pasted image 20241014095732.png]]从0化简逻辑式![[Pasted image 20241014100210.png]]
- 多位加法器：
	- 串行进位加法器：![[Pasted image 20241014100249.png]]
	- 超前进位加法器：
		- 基本原理：传递到第i位的进位输入信号是第i位之前各位加数的函数，可事先计算得到![[Pasted image 20241014100756.png]]
	- 减法运算：采用补码进行运算
		- 若为负数，加上其反码之后再加1即可
		- ![[Pasted image 20241014101845.png]]
- 加法器的应用：
	- 基本原理：若逻辑函数可变换成输入变量 与常量相加，或逻辑函数可变换成输入变量与输入变量相加，都可以用加法器实现
	- ![[Pasted image 20241014102053.png]]
#### 数值比较器
用来比较两个二进制数的数值大小
- 1位数值比较器：![[Pasted image 20241014102746.png]]
- 多位数值比较器：从高位比起，只有高位相等，才比较下一位
	- ![[Pasted image 20241014103401.png]]
	- ![[Pasted image 20241014103503.png]]
	- 另一种实现：对上述结果的传入，使用了三位编码表示高位的比较结果，可以缩短至两位编码![[Pasted image 20241014104238.png]]
#### 数据选择器
- 又称多路选择器：![[Pasted image 20241014104650.png]]
- 工作原理：在n位地址的控制下，从 2^n 个输入数据中选择一路输出
- 四选一数据选择器：
	- 功能表：![[Pasted image 20241014104946.png]]
	- 八选一数据选择器实现：![[Pasted image 20241014105538.png]]S用于控制工作与否
	- 双四选一数据选择器：![[Pasted image 20241014105746.png]]
	- 四选一到八选一的扩展：![[Pasted image 20241014110158.png]]
- 应用： 具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数
	- ![[Pasted image 20241014110639.png]]
	- ![[Pasted image 20241014111828.png]]
#### 编码器
- 普通编码器：
	- 特点：任何时刻有且仅有一个编码信号输入
	- 8-3普通编码器：
		- 真值表和逻辑函数：![[Pasted image 20241014112338.png]]
		- 实现：![[Pasted image 20241016152118.png]]
		- 特点：简单，但不能处理不满足约束条件的情况
- 优先编码器：
		- 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码
		- 真值表和逻辑函数：![[Pasted image 20241016152534.png]]
			- 问题：不能区分最低优先级的输入情况
		- 实现：![[Pasted image 20241016153227.png]]S'为选通信号端，控制其是否工作
			- 对附加输出端的解释：![[Pasted image 20241016153813.png]]
			- 输出函数：![[Pasted image 20241016154357.png]]
		- 扩展优先编码器：
			- 分析优先权，处理附加输出端的关系和总的4位输出和两片的三线输出的关系，进行扩展
			- ![[Pasted image 20241016155248.png]]
		- 二-十进制优先编码器![[Pasted image 20241016155625.png]]
		- 应用：键盘的编码![[Pasted image 20241016160052.png]]
#### 译码器
- 二进制译码器：
	- 真值表与逻辑函数：![[Pasted image 20241016161141.png]]
	- 二极管实现：![[Pasted image 20241016161201.png]]
	- 集成译码器：存在三个输入控制端![[Pasted image 20241016161300.png]]
		- 功能表：![[Pasted image 20241016161317.png]]
	- 扩展集成译码器：![[Pasted image 20241016161651.png]]
- 应用：译码器给出n变量的全部最小项，组合起来可以获得任意不大于n的逻辑函数
	- 例：![[Pasted image 20241016162150.png]]
	- 显示译码器：驱动显示器件显示数字或字符
		- 介绍：![[Pasted image 20241016162414.png]]
		- 真值表与逻辑函数：![[Pasted image 20241016162437.png]]![[Pasted image 20241016162623.png]]
		- 实现：![[Pasted image 20241016163000.png]]
			- 灯测试输入LT'：当$LT'=0$时，点亮所有的输出端
			- 灭零输入RBI'：$A_3A_2A_1A_0=0000$时，若$RBI'=0$，则灭灯
			- 灭灯输入/灭零输出：$RBO'=0$表示译码器熄灭了本来显示的0；$RI'=0$时，无论输入是什么，都熄灭
				- ![[Pasted image 20241016163752.png]]
		- 伪码拒绝译码电路：通过一个与或非门实现![[Pasted image 20241016163950.png]]
## 组合逻辑电路的动态特性

- 组合电路的$t_{pd}$与$t_{cd}$特性：
	- **$t_{pd}$取最长路径的$t_{pd}$之和，$t_{cd}$取最短路径的$t_{cd}$之和**![[Pasted image 20241021095556.png]]
- 组合逻辑电路中的竞争-冒险现象：
	- 两个输入**同时向相反的逻辑电平变化**，称存在**竞争**；因竞争而可能在输出产生尖峰脉冲的现象，称为**竞争冒险**![[Pasted image 20241021100437.png]]
		- 对复合逻辑门，应该拆分到最小的门电路去看，例如：![[Pasted image 20241021100659.png]]
	- 竞争冒险现象的危害：会产生不需要的输出跳变，影响电路的工作
	- 消除竞争冒险现象的方法：
		- 接入滤波电容：尖峰脉冲很窄，用很小的电容就可将尖峰削弱到$V_{IH}$以下![[Pasted image 20241021102023.png]]
		- 接入选通脉冲：用与门控制输出与否，确保输出正确的结果，将脉冲隐藏在电路内部![[Pasted image 20241021102030.png]]
		- 修改逻辑设计：增加冗余的逻辑项，控制输出![[Pasted image 20241021102010.png]]
## 基于FPGA的电路设计

- 可编程逻辑阵列：用传输门控制电路的连接与通断，实现编程功能，利用与或式实现逻辑函数![[Pasted image 20241021103116.png]]
- 仿真：功能仿真与时序仿真
- 硬件描述语言：
	- 数据流描述：![[Pasted image 20241021111312.png]]
	- 结构描述：![[Pasted image 20241021111453.png]]
	- 行为描述：![[Pasted image 20241021111729.png]]`begin`和`end`语句中间是串行逻辑
		- `case`选择语句：![[Pasted image 20241021111848.png]]
	- 值：![[Pasted image 20241021112021.png]]
	- 常量：![[Pasted image 20241021112029.png]]
	- 运算符：![[Pasted image 20241021112040.png]]![[Pasted image 20241021112046.png]]