
`define YSYX_23060077_INST_WIDTH          32
`define YSYX_23060077_DATA_WIDTH          32
`define YSYX_23060077_CSR_WIDTH           12
`define YSYX_23060077_REG_WIDTH            5


`define YSYX_23060077_ALU_OPT_WIDTH      18
`define YSYX_23060077_ALU_ADD           'd0
`define YSYX_23060077_ALU_SUB           'd1
`define YSYX_23060077_ALU_SLL           'd2
`define YSYX_23060077_ALU_SLT           'd3
`define YSYX_23060077_ALU_SLTU          'd4
`define YSYX_23060077_ALU_XOR           'd5
`define YSYX_23060077_ALU_SRL           'd6
`define YSYX_23060077_ALU_SRA           'd7
`define YSYX_23060077_ALU_OR            'd8
`define YSYX_23060077_ALU_AND           'd9
`define YSYX_23060077_ALU_PC            'd10
`define YSYX_23060077_ALU_BRU           'd11

`define YSYX_23060077_ALU_MUL           'd12
`define YSYX_23060077_ALU_DIV           'd13
`define YSYX_23060077_ALU_MULDIV_BIT0   'd14
`define YSYX_23060077_ALU_MULDIV_BIT1   'd15


`define YSYX_23060077_SRC_SEL_WIDTH      2

`define YSYX_23060077_LSU_OPT_WIDTH      2


// csr reg addr
`define YSYX_23060077_CSR_ADDR_WIDTH      12

`define YSYX_23060077_AXI_ADDR_WIDTH          32
`define YSYX_23060077_AXI_DATA_WIDTH          64

