TimeQuest Timing Analyzer report for GSensor
Thu Apr 23 22:10:06 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Thu Apr 23 22:10:04 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.72 MHz ; 67.72 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 5.233 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.353 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 15.517 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.260 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.485 ; 0.000                           ;
+---------+-------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                   ;
+-------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 5.233 ; vga:u_vga|out_red                ; out_red                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.130     ; 2.637      ;
; 5.236 ; vga:u_vga|out_green              ; out_green               ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.127     ; 2.637      ;
; 5.237 ; vga:u_vga|out_v_sync             ; out_v_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237 ; vga:u_vga|out_h_sync             ; out_h_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237 ; vga:u_vga|out_blue               ; out_blue                ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 6.810 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.136     ;
; 6.810 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.136     ;
; 6.810 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.136     ;
; 6.810 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.136     ;
; 6.810 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.136     ;
; 6.810 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.136     ;
; 6.826 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.120     ;
; 6.826 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.120     ;
; 6.826 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.120     ;
; 6.826 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.120     ;
; 6.826 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.120     ;
; 6.826 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.120     ;
; 6.921 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.025     ;
; 6.937 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 13.009     ;
; 6.945 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 13.008     ;
; 6.947 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 13.006     ;
; 6.961 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.992     ;
; 6.963 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.990     ;
; 6.987 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.959     ;
; 6.987 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.959     ;
; 6.993 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.953     ;
; 6.993 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.953     ;
; 6.993 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.953     ;
; 6.993 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.953     ;
; 6.993 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.953     ;
; 6.993 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.953     ;
; 7.001 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.945     ;
; 7.001 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.945     ;
; 7.001 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.945     ;
; 7.001 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.945     ;
; 7.001 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.945     ;
; 7.001 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.945     ;
; 7.003 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.943     ;
; 7.003 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.943     ;
; 7.104 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.842     ;
; 7.107 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.839     ;
; 7.107 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.839     ;
; 7.107 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.839     ;
; 7.107 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.839     ;
; 7.107 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.839     ;
; 7.107 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.839     ;
; 7.112 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.834     ;
; 7.128 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.825     ;
; 7.130 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.823     ;
; 7.136 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.817     ;
; 7.138 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.815     ;
; 7.170 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.776     ;
; 7.170 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.776     ;
; 7.173 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.773     ;
; 7.178 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.768     ;
; 7.178 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.768     ;
; 7.189 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.757     ;
; 7.218 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.728     ;
; 7.242 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.711     ;
; 7.244 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 12.709     ;
; 7.284 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.662     ;
; 7.284 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.662     ;
; 7.356 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.590     ;
; 7.364 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.582     ;
; 7.366 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.586     ;
; 7.366 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.586     ;
; 7.436 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 12.509     ;
; 7.436 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 12.509     ;
; 7.436 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 12.509     ;
; 7.436 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 12.509     ;
; 7.436 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 12.509     ;
; 7.436 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 12.509     ;
; 7.453 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.499     ;
; 7.453 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.499     ;
; 7.453 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.499     ;
; 7.453 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.499     ;
; 7.453 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.499     ;
; 7.453 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.499     ;
; 7.463 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.483     ;
; 7.463 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.483     ;
; 7.463 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.483     ;
; 7.463 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.483     ;
; 7.463 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.483     ;
; 7.463 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.483     ;
; 7.470 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 12.476     ;
; 7.528 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.424     ;
; 7.528 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.424     ;
; 7.528 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.424     ;
; 7.528 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.424     ;
; 7.528 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.424     ;
; 7.528 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.424     ;
; 7.531 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.421     ;
; 7.531 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.421     ;
; 7.531 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.421     ;
; 7.531 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.421     ;
; 7.531 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.421     ;
; 7.531 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.421     ;
; 7.547 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 12.398     ;
; 7.547 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.405     ;
; 7.547 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 12.405     ;
+-------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                                       ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; vga:u_vga|data_a_roc[99]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.371      ; 0.911      ;
; 0.357 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[7]         ; vga:u_vga|data_sub_disp[7]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[6]         ; vga:u_vga|data_sub_disp[6]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[11]        ; vga:u_vga|data_sub_disp[11]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[51]        ; vga:u_vga|data_mis_disp[51]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[50]        ; vga:u_vga|data_mis_disp[50]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[58]        ; vga:u_vga|data_mis_disp[58]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[59]        ; vga:u_vga|data_mis_disp[59]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[11]        ; vga:u_vga|data_mis_disp[11]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[26]        ; vga:u_vga|data_mis_disp[26]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[27]        ; vga:u_vga|data_mis_disp[27]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[18]        ; vga:u_vga|data_mis_disp[18]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[19]        ; vga:u_vga|data_mis_disp[19]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[43]        ; vga:u_vga|data_mis_disp[43]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[35]        ; vga:u_vga|data_mis_disp[35]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[45]        ; vga:u_vga|data_mis_disp[45]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[13]        ; vga:u_vga|data_mis_disp[13]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[60]        ; vga:u_vga|data_mis_disp[60]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[44]        ; vga:u_vga|data_mis_disp[44]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[4]         ; vga:u_vga|data_mis_disp[4]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[20]        ; vga:u_vga|data_mis_disp[20]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[52]        ; vga:u_vga|data_mis_disp[52]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[36]        ; vga:u_vga|data_mis_disp[36]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[53]        ; vga:u_vga|data_mis_disp[53]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[5]         ; vga:u_vga|data_mis_disp[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[21]        ; vga:u_vga|data_mis_disp[21]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_mis_disp[49]        ; vga:u_vga|data_mis_disp[49]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_sub[11]           ; vga:u_vga|data_a_sub[11]                                                                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_a_sub[8]            ; vga:u_vga|data_a_sub[8]                                                                                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[13]        ; vga:u_vga|data_roc_disp[13]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[45]        ; vga:u_vga|data_roc_disp[45]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[61]        ; vga:u_vga|data_roc_disp[61]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[29]        ; vga:u_vga|data_roc_disp[29]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[53]        ; vga:u_vga|data_roc_disp[53]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[5]         ; vga:u_vga|data_roc_disp[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[37]        ; vga:u_vga|data_roc_disp[37]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[23]        ; vga:u_vga|data_roc_disp[23]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[55]        ; vga:u_vga|data_roc_disp[55]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[39]        ; vga:u_vga|data_roc_disp[39]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[63]        ; vga:u_vga|data_roc_disp[63]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[15]        ; vga:u_vga|data_roc_disp[15]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[31]        ; vga:u_vga|data_roc_disp[31]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[12]        ; vga:u_vga|data_roc_disp[12]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[44]        ; vga:u_vga|data_roc_disp[44]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[60]        ; vga:u_vga|data_roc_disp[60]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[28]        ; vga:u_vga|data_roc_disp[28]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[26]        ; vga:u_vga|data_roc_disp[26]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[10]        ; vga:u_vga|data_roc_disp[10]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[58]        ; vga:u_vga|data_roc_disp[58]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[42]        ; vga:u_vga|data_roc_disp[42]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[59]        ; vga:u_vga|data_roc_disp[59]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[77]        ; vga:u_vga|data_roc_disp[77]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[69]        ; vga:u_vga|data_roc_disp[69]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[65]        ; vga:u_vga|data_roc_disp[65]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[73]        ; vga:u_vga|data_roc_disp[73]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[64]        ; vga:u_vga|data_roc_disp[64]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[72]        ; vga:u_vga|data_roc_disp[72]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[68]        ; vga:u_vga|data_roc_disp[68]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[76]        ; vga:u_vga|data_roc_disp[76]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[70]        ; vga:u_vga|data_roc_disp[70]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[78]        ; vga:u_vga|data_roc_disp[78]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[66]        ; vga:u_vga|data_roc_disp[66]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[74]        ; vga:u_vga|data_roc_disp[74]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[79]        ; vga:u_vga|data_roc_disp[79]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[67]        ; vga:u_vga|data_roc_disp[67]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[75]        ; vga:u_vga|data_roc_disp[75]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[71]        ; vga:u_vga|data_roc_disp[71]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[97]        ; vga:u_vga|data_roc_disp[97]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[96]        ; vga:u_vga|data_roc_disp[96]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[99]        ; vga:u_vga|data_roc_disp[99]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[98]        ; vga:u_vga|data_roc_disp[98]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[104]       ; vga:u_vga|data_roc_disp[104]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[105]       ; vga:u_vga|data_roc_disp[105]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[107]       ; vga:u_vga|data_roc_disp[107]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[106]       ; vga:u_vga|data_roc_disp[106]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[100]       ; vga:u_vga|data_roc_disp[100]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[101]       ; vga:u_vga|data_roc_disp[101]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[102]       ; vga:u_vga|data_roc_disp[102]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[103]       ; vga:u_vga|data_roc_disp[103]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[84]        ; vga:u_vga|data_roc_disp[84]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[80]        ; vga:u_vga|data_roc_disp[80]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[81]        ; vga:u_vga|data_roc_disp[81]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[85]        ; vga:u_vga|data_roc_disp[85]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[86]        ; vga:u_vga|data_roc_disp[86]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[87]        ; vga:u_vga|data_roc_disp[87]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[82]        ; vga:u_vga|data_roc_disp[82]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[83]        ; vga:u_vga|data_roc_disp[83]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[92]        ; vga:u_vga|data_roc_disp[92]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[88]        ; vga:u_vga|data_roc_disp[88]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[89]        ; vga:u_vga|data_roc_disp[89]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.517 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.146      ;
; 15.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.138      ;
; 15.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.138      ;
; 15.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.138      ;
; 15.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.352     ; 2.138      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.759 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.350     ; 1.906      ;
; 15.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.347     ; 1.720      ;
; 15.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.347     ; 1.720      ;
; 15.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.347     ; 1.720      ;
; 15.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.347     ; 1.720      ;
; 15.948 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.347     ; 1.720      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.260 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.859     ; 1.558      ;
; 3.260 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.859     ; 1.558      ;
; 3.260 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.859     ; 1.558      ;
; 3.260 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.859     ; 1.558      ;
; 3.260 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.859     ; 1.558      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.444 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.863     ; 1.738      ;
; 3.672 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.864     ; 1.965      ;
; 3.672 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.864     ; 1.965      ;
; 3.672 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.864     ; 1.965      ;
; 3.672 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.864     ; 1.965      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
; 3.674 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.865     ; 1.966      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0    ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~portb_address_reg0 ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~portb_address_reg0   ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0    ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0     ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg          ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_datain_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_we_reg       ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~portb_datain_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~portb_datain_reg0    ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                                          ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                                         ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                                        ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                           ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                                        ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[11]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[12]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[13]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[14]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[15]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[16]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[17]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[18]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[19]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[20]                                                                                          ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[100]                                                                                                   ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[102]                                                                                                   ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[104]                                                                                                   ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[107]                                                                                                   ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[14]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[30]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[37]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[43]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[47]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[49]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[53]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[5]                                                                                                     ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[63]                                                                                                    ;
; 9.593 ; 9.777        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_roc[99]                                                                                                    ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[0]                                                                                           ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[10]                                                                                          ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[1]                                                                                           ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[2]                                                                                           ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[3]                                                                                           ;
; 9.594 ; 9.778        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[4]                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.661 ; 7.148 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.674 ; 5.275 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -4.521 ; -5.051 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.950 ; -4.526 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.631 ; 5.449 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.790 ; 6.659 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.001 ; 8.103 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.165 ; 6.379 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.043 ; 4.871 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.572 ; 5.786 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.246 ; 5.290 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.683 ; 4.596 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.685 ; 4.598 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.682 ; 4.595 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.572 ; 5.786 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.082 ; 5.960 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.965 ; 4.843 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.105     ; 6.227     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.961     ; 5.083     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 70.14 MHz ; 70.14 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.742 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.037 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.902 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.484 ; 0.000                          ;
+---------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                    ;
+-------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 5.742 ; vga:u_vga|out_red                ; out_red                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.916     ; 2.342      ;
; 5.744 ; vga:u_vga|out_green              ; out_green               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.914     ; 2.342      ;
; 5.746 ; vga:u_vga|out_v_sync             ; out_v_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746 ; vga:u_vga|out_h_sync             ; out_h_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746 ; vga:u_vga|out_blue               ; out_blue                ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 8.116 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.838     ;
; 8.116 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.838     ;
; 8.116 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.838     ;
; 8.116 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.838     ;
; 8.116 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.838     ;
; 8.116 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.838     ;
; 8.136 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.818     ;
; 8.136 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.818     ;
; 8.136 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.818     ;
; 8.136 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.818     ;
; 8.136 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.818     ;
; 8.136 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.818     ;
; 8.237 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.717     ;
; 8.257 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.702     ;
; 8.257 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.697     ;
; 8.267 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.692     ;
; 8.277 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.682     ;
; 8.283 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.671     ;
; 8.283 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.671     ;
; 8.283 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.671     ;
; 8.283 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.671     ;
; 8.283 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.671     ;
; 8.283 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.671     ;
; 8.286 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.668     ;
; 8.286 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.668     ;
; 8.286 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.668     ;
; 8.286 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.668     ;
; 8.286 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.668     ;
; 8.286 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.668     ;
; 8.287 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.672     ;
; 8.289 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.664     ;
; 8.289 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.664     ;
; 8.309 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.644     ;
; 8.309 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.644     ;
; 8.369 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.585     ;
; 8.369 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.585     ;
; 8.369 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.585     ;
; 8.369 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.585     ;
; 8.369 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.585     ;
; 8.369 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.585     ;
; 8.404 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.550     ;
; 8.407 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.547     ;
; 8.424 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.535     ;
; 8.427 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.532     ;
; 8.434 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.525     ;
; 8.437 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.522     ;
; 8.456 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.497     ;
; 8.456 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.497     ;
; 8.457 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.496     ;
; 8.459 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.494     ;
; 8.459 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.494     ;
; 8.477 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.476     ;
; 8.490 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.464     ;
; 8.510 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.449     ;
; 8.520 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.439     ;
; 8.542 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.411     ;
; 8.542 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.411     ;
; 8.611 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.347     ;
; 8.611 ; vga:u_vga|h_cnt[8]               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.347     ;
; 8.624 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.329     ;
; 8.627 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.326     ;
; 8.659 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.295     ;
; 8.659 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.295     ;
; 8.659 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.295     ;
; 8.659 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.295     ;
; 8.659 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.295     ;
; 8.659 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.295     ;
; 8.688 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.271     ;
; 8.688 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.271     ;
; 8.688 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.271     ;
; 8.688 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.271     ;
; 8.688 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.271     ;
; 8.688 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.271     ;
; 8.700 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.254     ;
; 8.700 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.254     ;
; 8.700 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.254     ;
; 8.700 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.254     ;
; 8.700 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.254     ;
; 8.700 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.254     ;
; 8.710 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.243     ;
; 8.722 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.237     ;
; 8.722 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.237     ;
; 8.722 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.237     ;
; 8.722 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.237     ;
; 8.722 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.237     ;
; 8.722 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.237     ;
; 8.741 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.218     ;
; 8.741 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.218     ;
; 8.741 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.218     ;
; 8.741 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.218     ;
; 8.741 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.218     ;
; 8.741 ; vga:u_vga|h_cnt[2]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 11.218     ;
; 8.744 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.214     ;
; 8.744 ; vga:u_vga|h_cnt[9]               ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.214     ;
; 8.780 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 11.174     ;
+-------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                  ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; spi_ee_config:u_spi_ee_config|direction    ; spi_ee_config:u_spi_ee_config|direction    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status ; spi_ee_config:u_spi_ee_config|clear_status ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back    ; spi_ee_config:u_spi_ee_config|read_back    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready   ; spi_ee_config:u_spi_ee_config|read_ready   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte    ; spi_ee_config:u_spi_ee_config|high_byte    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|shift_shooter[3]                 ; vga:u_vga|shift_shooter[3]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|shift_shooter[2]                 ; vga:u_vga|shift_shooter[2]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|shift_shooter[1]                 ; vga:u_vga|shift_shooter[1]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[13]                ; vga:u_vga|data_roc_disp[13]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[45]                ; vga:u_vga|data_roc_disp[45]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[61]                ; vga:u_vga|data_roc_disp[61]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[29]                ; vga:u_vga|data_roc_disp[29]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[53]                ; vga:u_vga|data_roc_disp[53]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[5]                 ; vga:u_vga|data_roc_disp[5]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[37]                ; vga:u_vga|data_roc_disp[37]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[7]                 ; vga:u_vga|data_roc_disp[7]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[23]                ; vga:u_vga|data_roc_disp[23]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[55]                ; vga:u_vga|data_roc_disp[55]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[39]                ; vga:u_vga|data_roc_disp[39]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[63]                ; vga:u_vga|data_roc_disp[63]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[15]                ; vga:u_vga|data_roc_disp[15]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[31]                ; vga:u_vga|data_roc_disp[31]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[12]                ; vga:u_vga|data_roc_disp[12]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[44]                ; vga:u_vga|data_roc_disp[44]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[60]                ; vga:u_vga|data_roc_disp[60]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[28]                ; vga:u_vga|data_roc_disp[28]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[26]                ; vga:u_vga|data_roc_disp[26]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[10]                ; vga:u_vga|data_roc_disp[10]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[58]                ; vga:u_vga|data_roc_disp[58]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[42]                ; vga:u_vga|data_roc_disp[42]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[59]                ; vga:u_vga|data_roc_disp[59]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[77]                ; vga:u_vga|data_roc_disp[77]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[69]                ; vga:u_vga|data_roc_disp[69]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[65]                ; vga:u_vga|data_roc_disp[65]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[73]                ; vga:u_vga|data_roc_disp[73]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[64]                ; vga:u_vga|data_roc_disp[64]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[72]                ; vga:u_vga|data_roc_disp[72]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[68]                ; vga:u_vga|data_roc_disp[68]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[76]                ; vga:u_vga|data_roc_disp[76]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[70]                ; vga:u_vga|data_roc_disp[70]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[78]                ; vga:u_vga|data_roc_disp[78]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[66]                ; vga:u_vga|data_roc_disp[66]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[74]                ; vga:u_vga|data_roc_disp[74]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[79]                ; vga:u_vga|data_roc_disp[79]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[67]                ; vga:u_vga|data_roc_disp[67]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[75]                ; vga:u_vga|data_roc_disp[75]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[71]                ; vga:u_vga|data_roc_disp[71]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[97]                ; vga:u_vga|data_roc_disp[97]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[96]                ; vga:u_vga|data_roc_disp[96]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[99]                ; vga:u_vga|data_roc_disp[99]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[98]                ; vga:u_vga|data_roc_disp[98]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[104]               ; vga:u_vga|data_roc_disp[104]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[105]               ; vga:u_vga|data_roc_disp[105]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[107]               ; vga:u_vga|data_roc_disp[107]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[106]               ; vga:u_vga|data_roc_disp[106]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[100]               ; vga:u_vga|data_roc_disp[100]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[101]               ; vga:u_vga|data_roc_disp[101]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[102]               ; vga:u_vga|data_roc_disp[102]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[103]               ; vga:u_vga|data_roc_disp[103]               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reset_delay:u_reset_delay|cont[20]         ; reset_delay:u_reset_delay|cont[20]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[9]                 ; vga:u_vga|data_sub_disp[9]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[5]                 ; vga:u_vga|data_sub_disp[5]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[3]                 ; vga:u_vga|data_sub_disp[3]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[0]                 ; vga:u_vga|data_sub_disp[0]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[84]                ; vga:u_vga|data_roc_disp[84]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[80]                ; vga:u_vga|data_roc_disp[80]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[81]                ; vga:u_vga|data_roc_disp[81]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[85]                ; vga:u_vga|data_roc_disp[85]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[86]                ; vga:u_vga|data_roc_disp[86]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[87]                ; vga:u_vga|data_roc_disp[87]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[82]                ; vga:u_vga|data_roc_disp[82]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[83]                ; vga:u_vga|data_roc_disp[83]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[92]                ; vga:u_vga|data_roc_disp[92]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[88]                ; vga:u_vga|data_roc_disp[88]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[89]                ; vga:u_vga|data_roc_disp[89]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[93]                ; vga:u_vga|data_roc_disp[93]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[90]                ; vga:u_vga|data_roc_disp[90]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[91]                ; vga:u_vga|data_roc_disp[91]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[94]                ; vga:u_vga|data_roc_disp[94]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[21]                ; vga:u_vga|data_roc_disp[21]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[47]                ; vga:u_vga|data_roc_disp[47]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[14]                ; vga:u_vga|data_roc_disp[14]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[30]                ; vga:u_vga|data_roc_disp[30]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[62]                ; vga:u_vga|data_roc_disp[62]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[46]                ; vga:u_vga|data_roc_disp[46]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[22]                ; vga:u_vga|data_roc_disp[22]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[6]                 ; vga:u_vga|data_roc_disp[6]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[54]                ; vga:u_vga|data_roc_disp[54]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[38]                ; vga:u_vga|data_roc_disp[38]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[20]                ; vga:u_vga|data_roc_disp[20]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[36]                ; vga:u_vga|data_roc_disp[36]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[4]                 ; vga:u_vga|data_roc_disp[4]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[52]                ; vga:u_vga|data_roc_disp[52]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[8]                 ; vga:u_vga|data_roc_disp[8]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[40]                ; vga:u_vga|data_roc_disp[40]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[24]                ; vga:u_vga|data_roc_disp[24]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[56]                ; vga:u_vga|data_roc_disp[56]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[0]                 ; vga:u_vga|data_roc_disp[0]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[16]                ; vga:u_vga|data_roc_disp[16]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[32]                ; vga:u_vga|data_roc_disp[32]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.037 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.060     ; 1.918      ;
; 16.039 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.059     ; 1.917      ;
; 16.039 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.059     ; 1.917      ;
; 16.039 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.059     ; 1.917      ;
; 16.039 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.059     ; 1.917      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.058     ; 1.693      ;
; 16.433 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.055     ; 1.527      ;
; 16.433 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.055     ; 1.527      ;
; 16.433 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.055     ; 1.527      ;
; 16.433 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.055     ; 1.527      ;
; 16.433 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.055     ; 1.527      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.902 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.623     ; 1.423      ;
; 2.902 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.623     ; 1.423      ;
; 2.902 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.623     ; 1.423      ;
; 2.902 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.623     ; 1.423      ;
; 2.902 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.623     ; 1.423      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.074 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.627     ; 1.591      ;
; 3.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.780      ;
; 3.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.780      ;
; 3.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.780      ;
; 3.264 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.780      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
; 3.272 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.628     ; 1.788      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.484 ; 9.714        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0    ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg          ;
; 9.485 ; 9.715        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0     ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0     ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~portb_address_reg0   ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_address_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_we_reg         ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~portb_datain_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_datain_reg0  ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                             ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                             ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                   ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                  ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                  ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                  ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                   ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                   ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                   ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                   ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                   ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                   ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                            ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                            ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                            ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                            ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                            ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                            ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                            ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                            ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                             ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                             ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.880 ; 6.313 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.083 ; 4.580 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.944 ; -4.411 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.442 ; -3.921 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.059 ; 5.002 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.256 ; 5.913 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.247 ; 7.232 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.256 ; 4.181 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.258 ; 4.183 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.691 ; 5.715 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.527 ; 4.475 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.147 ; 5.179 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.803 ; 4.742 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.185 ; 4.109 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.187 ; 4.111 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.147 ; 5.179 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.504 ; 5.362 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.521 ; 4.379 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.459     ; 5.601     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.421     ; 4.563     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 7.160 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.175 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.347 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 1.867 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.207 ; 0.000                          ;
+---------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                     ;
+--------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 7.160  ; vga:u_vga|out_red                ; out_red                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.136     ; 1.704      ;
; 7.162  ; vga:u_vga|out_green              ; out_green               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.134     ; 1.704      ;
; 7.164  ; vga:u_vga|out_v_sync             ; out_v_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_h_sync             ; out_h_sync              ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_blue               ; out_blue                ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 12.236 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.731      ;
; 12.236 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.731      ;
; 12.236 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.731      ;
; 12.236 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.731      ;
; 12.236 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.731      ;
; 12.236 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.731      ;
; 12.294 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.673      ;
; 12.300 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.670      ;
; 12.300 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.670      ;
; 12.302 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.665      ;
; 12.302 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.665      ;
; 12.302 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.665      ;
; 12.302 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.665      ;
; 12.302 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.665      ;
; 12.302 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.665      ;
; 12.360 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.607      ;
; 12.366 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.604      ;
; 12.366 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.604      ;
; 12.376 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.590      ;
; 12.376 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.590      ;
; 12.395 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.572      ;
; 12.395 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.572      ;
; 12.395 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.572      ;
; 12.395 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.572      ;
; 12.395 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.572      ;
; 12.395 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.572      ;
; 12.398 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.569      ;
; 12.398 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.569      ;
; 12.398 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.569      ;
; 12.398 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.569      ;
; 12.398 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.569      ;
; 12.398 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.569      ;
; 12.402 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.564      ;
; 12.402 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.564      ;
; 12.402 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.564      ;
; 12.402 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.564      ;
; 12.402 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.564      ;
; 12.402 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.564      ;
; 12.442 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.524      ;
; 12.442 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.524      ;
; 12.453 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.514      ;
; 12.456 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.511      ;
; 12.459 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.511      ;
; 12.459 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.511      ;
; 12.460 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.506      ;
; 12.462 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.508      ;
; 12.462 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.508      ;
; 12.466 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.503      ;
; 12.466 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.503      ;
; 12.505 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.461      ;
; 12.535 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.431      ;
; 12.535 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.431      ;
; 12.538 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.428      ;
; 12.538 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.428      ;
; 12.542 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|red_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.423      ;
; 12.542 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|green_signal  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.423      ;
; 12.571 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.395      ;
; 12.585 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.381      ;
; 12.585 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.381      ;
; 12.585 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.381      ;
; 12.585 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.381      ;
; 12.585 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.381      ;
; 12.585 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.381      ;
; 12.604 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.366      ;
; 12.604 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.366      ;
; 12.604 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.366      ;
; 12.604 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.366      ;
; 12.604 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.366      ;
; 12.604 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.366      ;
; 12.643 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.323      ;
; 12.648 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.305      ;
; 12.648 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.305      ;
; 12.649 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|reset_game    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.320      ;
; 12.649 ; vga:u_vga|v_cnt[2]               ; vga:u_vga|hit           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.320      ;
; 12.662 ; vga:u_vga|h_cnt[5]               ; vga:u_vga|index_life[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.308      ;
; 12.664 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.302      ;
; 12.667 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.299      ;
; 12.671 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|blue_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.042     ; 7.294      ;
; 12.673 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.294      ;
; 12.673 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.294      ;
; 12.673 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.294      ;
; 12.673 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.294      ;
; 12.673 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.294      ;
; 12.673 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 7.294      ;
; 12.675 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[2]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.295      ;
; 12.675 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.295      ;
; 12.675 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.295      ;
; 12.675 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.295      ;
; 12.675 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.295      ;
; 12.675 ; vga:u_vga|h_cnt[6]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.295      ;
; 12.679 ; vga:u_vga|v_cnt[7]               ; vga:u_vga|index_life[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.287      ;
; 12.679 ; vga:u_vga|v_cnt[7]               ; vga:u_vga|index_life[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.287      ;
; 12.679 ; vga:u_vga|v_cnt[7]               ; vga:u_vga|life[4]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.287      ;
; 12.679 ; vga:u_vga|v_cnt[7]               ; vga:u_vga|life[1]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.287      ;
; 12.679 ; vga:u_vga|v_cnt[7]               ; vga:u_vga|life[3]       ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 7.287      ;
+--------+----------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                        ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; vga:u_vga|data_a_roc[99]           ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.214      ; 0.493      ;
; 0.186 ; vga:u_vga|data_roc_disp[13]        ; vga:u_vga|data_roc_disp[13]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[45]        ; vga:u_vga|data_roc_disp[45]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[61]        ; vga:u_vga|data_roc_disp[61]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[29]        ; vga:u_vga|data_roc_disp[29]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[23]        ; vga:u_vga|data_roc_disp[23]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[55]        ; vga:u_vga|data_roc_disp[55]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[39]        ; vga:u_vga|data_roc_disp[39]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[63]        ; vga:u_vga|data_roc_disp[63]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[15]        ; vga:u_vga|data_roc_disp[15]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[31]        ; vga:u_vga|data_roc_disp[31]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[42]        ; vga:u_vga|data_roc_disp[42]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[59]        ; vga:u_vga|data_roc_disp[59]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[77]        ; vga:u_vga|data_roc_disp[77]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[69]        ; vga:u_vga|data_roc_disp[69]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[65]        ; vga:u_vga|data_roc_disp[65]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[73]        ; vga:u_vga|data_roc_disp[73]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[64]        ; vga:u_vga|data_roc_disp[64]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[72]        ; vga:u_vga|data_roc_disp[72]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[68]        ; vga:u_vga|data_roc_disp[68]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[76]        ; vga:u_vga|data_roc_disp[76]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[70]        ; vga:u_vga|data_roc_disp[70]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[78]        ; vga:u_vga|data_roc_disp[78]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[66]        ; vga:u_vga|data_roc_disp[66]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[74]        ; vga:u_vga|data_roc_disp[74]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[79]        ; vga:u_vga|data_roc_disp[79]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[67]        ; vga:u_vga|data_roc_disp[67]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[75]        ; vga:u_vga|data_roc_disp[75]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[71]        ; vga:u_vga|data_roc_disp[71]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[103]       ; vga:u_vga|data_roc_disp[103]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[84]        ; vga:u_vga|data_roc_disp[84]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[80]        ; vga:u_vga|data_roc_disp[80]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[81]        ; vga:u_vga|data_roc_disp[81]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[85]        ; vga:u_vga|data_roc_disp[85]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[86]        ; vga:u_vga|data_roc_disp[86]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[87]        ; vga:u_vga|data_roc_disp[87]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[83]        ; vga:u_vga|data_roc_disp[83]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[88]        ; vga:u_vga|data_roc_disp[88]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[89]        ; vga:u_vga|data_roc_disp[89]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[93]        ; vga:u_vga|data_roc_disp[93]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[90]        ; vga:u_vga|data_roc_disp[90]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[91]        ; vga:u_vga|data_roc_disp[91]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[21]        ; vga:u_vga|data_roc_disp[21]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[95]        ; vga:u_vga|data_roc_disp[95]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[80]        ; vga:u_vga|data_mis_disp[80]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[81]        ; vga:u_vga|data_mis_disp[81]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[84]        ; vga:u_vga|data_mis_disp[84]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[85]        ; vga:u_vga|data_mis_disp[85]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[82]        ; vga:u_vga|data_mis_disp[82]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[83]        ; vga:u_vga|data_mis_disp[83]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[86]        ; vga:u_vga|data_mis_disp[86]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[87]        ; vga:u_vga|data_mis_disp[87]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[89]        ; vga:u_vga|data_mis_disp[89]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[78]        ; vga:u_vga|data_mis_disp[78]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[68]        ; vga:u_vga|data_mis_disp[68]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[76]        ; vga:u_vga|data_mis_disp[76]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[70]        ; vga:u_vga|data_mis_disp[70]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[79]        ; vga:u_vga|data_mis_disp[79]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[71]        ; vga:u_vga|data_mis_disp[71]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[77]        ; vga:u_vga|data_mis_disp[77]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[69]        ; vga:u_vga|data_mis_disp[69]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[105]       ; vga:u_vga|data_mis_disp[105]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[37]        ; vga:u_vga|data_mis_disp[37]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[48]        ; vga:u_vga|data_mis_disp[48]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|reset_game               ; vga:u_vga|reset_game                                                                                                     ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|hit                      ; vga:u_vga|hit                                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_rocket_line[6]   ; vga:u_vga|current_rocket_line[6]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[10]                ; vga:u_vga|v_cnt[10]                                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[9]                 ; vga:u_vga|v_cnt[9]                                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[11]        ; vga:u_vga|data_sub_disp[11]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[107]       ; vga:u_vga|data_mis_disp[107]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[104]       ; vga:u_vga|data_mis_disp[104]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[101]       ; vga:u_vga|data_mis_disp[101]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[100]       ; vga:u_vga|data_mis_disp[100]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[103]       ; vga:u_vga|data_mis_disp[103]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[102]       ; vga:u_vga|data_mis_disp[102]                                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[97]        ; vga:u_vga|data_mis_disp[97]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[96]        ; vga:u_vga|data_mis_disp[96]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[99]        ; vga:u_vga|data_mis_disp[99]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[98]        ; vga:u_vga|data_mis_disp[98]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[51]        ; vga:u_vga|data_mis_disp[51]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[50]        ; vga:u_vga|data_mis_disp[50]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[58]        ; vga:u_vga|data_mis_disp[58]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[59]        ; vga:u_vga|data_mis_disp[59]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[11]        ; vga:u_vga|data_mis_disp[11]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[26]        ; vga:u_vga|data_mis_disp[26]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[27]        ; vga:u_vga|data_mis_disp[27]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[18]        ; vga:u_vga|data_mis_disp[18]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[19]        ; vga:u_vga|data_mis_disp[19]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[43]        ; vga:u_vga|data_mis_disp[43]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[35]        ; vga:u_vga|data_mis_disp[35]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[23]        ; vga:u_vga|data_mis_disp[23]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[7]         ; vga:u_vga|data_mis_disp[7]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_mis_disp[39]        ; vga:u_vga|data_mis_disp[39]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
+-------+------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.347 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.258      ;
; 17.348 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.257      ;
; 17.348 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.257      ;
; 17.348 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.257      ;
; 17.348 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.402     ; 1.257      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.493 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.400     ; 1.114      ;
; 17.609 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.000      ;
; 17.609 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.000      ;
; 17.609 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.000      ;
; 17.609 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.000      ;
; 17.609 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.398     ; 1.000      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.103     ; 0.848      ;
; 1.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.103     ; 0.848      ;
; 1.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.103     ; 0.848      ;
; 1.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.103     ; 0.848      ;
; 1.867 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.103     ; 0.848      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 1.969 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.106     ; 0.947      ;
; 2.085 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.107     ; 1.062      ;
; 2.085 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.107     ; 1.062      ;
; 2.085 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.107     ; 1.062      ;
; 2.085 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.107     ; 1.062      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
; 2.087 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.108     ; 1.063      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                          ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                      ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0    ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg          ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_address_reg0    ;
; 9.207 ; 9.437        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_we_reg          ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_address_reg0 ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_we_reg       ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0    ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~portb_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_address_reg0    ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_we_reg          ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_we_reg         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~porta_datain_reg0     ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0   ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg         ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~porta_datain_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0     ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~portb_address_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_address_reg0    ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_we_reg          ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a5~portb_datain_reg0     ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0   ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0            ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a70~portb_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~porta_datain_reg0     ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~porta_datain_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_address_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0    ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0             ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a3~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_missiles:u_ram_missiles|altsyncram:altsyncram_component|altsyncram_mbo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a1~portb_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a28~portb_datain_reg0    ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~porta_datain_reg0     ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0    ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0             ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a3~portb_datain_reg0     ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                             ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                            ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                            ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                  ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                             ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                             ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                             ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                             ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                     ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                     ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                   ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                  ;
+-------+--------------+----------------+-----------------+---------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 3.833 ; 4.552 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.727 ; 3.586 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.610 ; -3.340 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.303 ; -3.145 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.404 ; 3.200 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.898 ; 4.306 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.636 ; 4.770 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.838 ; 2.783 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.840 ; 2.785 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.540 ; 4.306 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.049 ; 2.854 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.189 ; 3.621 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.029 ; 3.129 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.189 ; 3.947 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.568 ; 3.475 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.893 ; 2.800 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.600     ; 3.693     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.959     ; 3.052     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.233 ; 0.175 ; 15.517   ; 1.867   ; 9.207               ;
;  CLOCK50         ; 5.233 ; 0.175 ; 15.517   ; 1.867   ; 9.207               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.661 ; 7.148 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.674 ; 5.275 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.610 ; -3.340 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.303 ; -3.145 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.631 ; 5.449 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.790 ; 6.659 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.001 ; 8.103 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.165 ; 6.379 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.049 ; 2.854 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.189 ; 3.621 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.029 ; 3.129 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.189 ; 3.947 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 11191757 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 11191757 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Thu Apr 23 22:10:03 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[2] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.233               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.517
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.517               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.260
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.260               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.485               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[2] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.742               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.037               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.902               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.484               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[2] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.160               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.347               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 1.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.867               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.207
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.207               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 694 megabytes
    Info: Processing ended: Thu Apr 23 22:10:06 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


