cpu 구조중 datapath 와 control 을 어떻게 하드웨어적으로 설계해야 명령어들을 구현할까
![[Pasted image 20241015211545.png]]
![[Pasted image 20241015212639.png]]

##### R-type/Load/Store
R-type : add sub or |
I-type : lw, or immediate
Store : sw sb

pc로 메모리에서 32bit를  (31:0) 뽑아내서 decoding 해서 무슨 type 명령어인지 판단한다.

##### SB (store branch) 는 어떻게 설계할까?
![[Pasted image 20241011080001.png]]
같으면 pc+12 , 다르면 pc+4

decode opcode => sb type이구나 . 
명령어 주소는 SignExt(imm12)<<1 : 한 칸 왼쪽 shift하고 32bit를 만들어서 더한다. 

zero 가 ALU 안에 있다
![[Pasted image 20241011080137.png]]

이가 구현되려면 datapath와 control 은 어떻게??
![[Pasted image 20241011080455.png]]
![[Pasted image 20241011080512.png]]
![[Pasted image 20241011080701.png]]

pc+4는 놔두고 현재 pc에서 ImmGen에서 한 칸 왼쪽 shift 하고 SignExt해서 더한다. 
zero가 true 면 Branch Target , false면 to branch control logic으로 간다. 

##### add, lw, or immediate , sw , sb [5개의 명령어] 전부 구현하려면  CPU는 아래와 같게 
decoding 시 opcode, function7, function3 을 보고 무슨 타입 명령어인지 판단한다. 

검정색 : datapath
하늘색: control signal 7개 (RegWrite, ALUSrc ...) 1bit x 6개 (ALU operation)4bit x 1개
![[Pasted image 20241011081027.png]]

PCSrc가 1이면 pc+4r 가 다음 명령어로 지정

하늘색  : control signal 어떤 거 선택할지 , 정보 저장( MemWrite or MemtoReg )
![[Pasted image 20241011081157.png]]
MemWrite : clock signal 이 edge에서 synchronos하게 돌아간다. 

어떻게 이루어지는지 더 살펴보자.

add sub and or lw sw beq 7의 명령어는 1cycle 돈다고 가정하자 

pc, 명령어메모리, 데이터메모리, 덧셈기 2개 , alu, 3개 mux, immgen

##### control signal 7개 (RegWrite, ALUSrc ...) 1bit x 6개 (ALU operation)4bit x 1개
![[Pasted image 20241011081720.png]]
##### R-type 명령어 
![[Pasted image 20241011081915.png]]
ALUsrc=0 
RegWrite=1
MemWrite=0
MemToReg=0
첫번째 adder PCsrc=0

![[Pasted image 20241011082105.png]]
OP : 이미 정한 7개의 signal 
![[Pasted image 20241011082201.png]]
##### I type 명령어
![[Pasted image 20241011082601.png]]

##### S type 명령어
![[Pasted image 20241011082948.png]]
##### SB type 명령어
  ![[Pasted image 20241011084251.png]]
  ![[Pasted image 20241011084326.png]]

#####  ALU  control
![[Pasted image 20241011084356.png]]
Load/Store : pc+offset 위에 4bit는 예시다 

##### RTL 설계로 ALU control의 input이 주어질때 output을 정한다. 
![[Pasted image 20241011084726.png]]

ALU Op란? ALU control 의 input 
![[Pasted image 20241011084809.png]]

총 6bit의 input 4bit의 output
![[Pasted image 20241011084937.png]]

##### 종합 add sub & | lw sw beq 7개의 명령어
![[Pasted image 20241011085409.png]]


가장 느리게 수행되는 명령어 store보다 load가 더 느리다. 기준으로 cycle 정한다.
=> memory 나 funcitonal units와 같은 resource 낭비 , cpu 성능 저하

따라서 multicycle implementation
명령어마다 서로 다른 clockcycle을 갖는다 가정하자. 
