# Electronic-System-Design_Experiment
大四上学期2020年秋季学期电子系统设计实验课文件

## 一、文件夹说明
### 1.实验报告文件夹中为实验报告（写完后即更新）

### 2.电子系统设计资料文件夹中为实验室服务器上参阅的资料

### 3.hw+数字文件夹为每次作业的代码

### 4.FPGA_EXP1文件夹中为第一次实验代码
#### FPGA_EXP1为3-8译码器，可以将对应输入的LED灯熄灭
1. 在实体中定义输入端口abc和输出端口y0_n，y1_n，y2_n，y3_n，y4_n，y5_n，y6_n，y7_n；</br>
2. 在结构体中定义输出端口最开始全部为1，即初始时刻所有的LED灯均点亮；</br>
3. 当输入abc为相应的二进制值时对应的输出端口置0，即对应十进制标号的LED灯熄灭；</br>
4. 将输入管脚定义为对应的DIP开关、将输出管脚定义为对应的LED灯即可实现功能；</br>
5. 编写testbench时类似于原vhd文件，定义相应的输入输出端口后在输入端口每隔20ns输入一个不同的输入信号即可在时序图中直观地看出设计的模块是否正常工作。</br>

#### counter4为DIP控制数码管，可以将对应的0-3输入显示在共阳极数码管上
1. 在实体中定义输入端口d0和d1和输出端口p，q；</br>
2. 当输入d1d0为相应的二进制值时对应的输出端口设置为数码管显示所需要的值，即可显示对应输入的数字；</br>
3. 由代码可知本实验中使用动态7段显示数码管为共阳极连接：</br>
显示0时g为熄灭其余点亮，故应输入0000001</br>
显示1时bc点亮其余熄灭，故应输入1001111</br>
显示2时cf为熄灭其余点亮，故应输入0010010</br>
显示3时ef为熄灭其余点亮，故应输入0000110</br>
4. 将输入管脚定义为对应的DIP开关、将输出管脚定义为对应的数码管管脚即可实现功能；</br>
5. 编写testbench时类似于原vhd文件，定义相应的输入输出端口后在输入端口每隔20ns输入一个不同的输入信号即可在时序图中直观地看出设计的模块是否正常工作。</br>

### 5.FPGA_EXP2文件夹中为第二次实验代码
divider_sel_hr.vhd   - 分频器</br>
seq_detec_hr.vhd     - 顶层模块</br>
seq_detec_hr_tb.vhd  - testbench</br>
seq_detector_hr.vhd  - 序列检测器</br>
seq_generator_hr.vhd - 序列生成器及选择器</br>
* 检测到对应序列时LED灯将闪烁一次。

## 二、文件说明
* 建立FPGA项目工程文件时可以参阅Altera FPGA 开发入门.pdf
* 2020_FPGA实验报告要求.docx