Fitter report for SystemFPGA
Fri May 15 21:01:18 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri May 15 21:01:18 2020       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; SystemFPGA                                  ;
; Top-level Entity Name           ; SystemFPGA                                  ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,364 / 32,070 ( 4 % )                      ;
; Total registers                 ; 1841                                        ;
; Total pins                      ; 22 / 457 ( 5 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 262,144 / 4,065,280 ( 6 % )                 ;
; Total RAM Blocks                ; 32 / 397 ( 8 % )                            ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                              ; Action           ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                             ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add0~117                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add0~118                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~1                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~1_OTERM2463                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~5                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~5_OTERM2461                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~9                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~9_OTERM2459                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~13                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~13_OTERM2457                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~17                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~17_OTERM2455                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~21                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~21_OTERM2453                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~25                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~25_OTERM2451                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~29                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~29_OTERM2449                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~33                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~33_OTERM2447                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~37                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~37_OTERM2445                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~41                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~41_OTERM2443                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~45                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~45_OTERM2441                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~49                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~49_OTERM2439                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~53                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~53_OTERM2437                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~57                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~57_OTERM2435                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~61                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~61_OTERM2433                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~65                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~66                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~69                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~69_OTERM2431                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~73                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~73_OTERM2429                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~77                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~77_OTERM2427                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~81                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~81_OTERM2425                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~85                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~85_OTERM2423                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~89                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~89_OTERM2421                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~93                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~93_OTERM2419                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~97                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~97_OTERM2417                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~101                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~101_OTERM2415                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~105                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~105_OTERM2413                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~109                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~109_OTERM2411                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~113                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~113_OTERM2409                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~117                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~117_OTERM2407                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~121                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~121_OTERM2405                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~125                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~125_OTERM2403                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add1~129_OTERM2401                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~1                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~1_OTERM2543                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~5                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~5_OTERM2541                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~9                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~9_OTERM2539                                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~13                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~13_OTERM2537                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~17                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~17_OTERM2535                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~21                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~21_OTERM2533                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~25                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~25_OTERM2531                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~29                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~29_OTERM2529                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~33                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~33_OTERM2527                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~37                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~37_OTERM2525                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~41                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~41_OTERM2523                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~45                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~45_OTERM2521                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~49                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~49_OTERM2519                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~53                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~53_OTERM2517                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~57                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~57_OTERM2515                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~61                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~61_OTERM2513                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~65                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~65_OTERM2511                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~69                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~69_OTERM2509                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~73                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~73_OTERM2507                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~77                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~77_OTERM2505                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~81                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~81_OTERM2503                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~85                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~85_OTERM2501                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~89                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~89_OTERM2499                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~93                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~93_OTERM2497                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~97                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~97_OTERM2495                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~101                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~101_OTERM2493                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~105                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~105_OTERM2491                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~109                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~109_OTERM2489                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~113                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~113_OTERM2487                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~117                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~117_OTERM2485                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~121                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~121_OTERM2483                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~125                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~125_OTERM2481                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~129_OTERM2479                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~0                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~0_OTERM301                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~0_RTM0303                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~0_RTM0303                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~1                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~1_OTERM179                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~1_RTM0181                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~1_RTM0181                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~2                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~2_OTERM2395                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~2_RTM02397                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~2_RTM02397                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~3                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~3_OTERM2385                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~3_RTM02387                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~3_RTM02387                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~4                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~4_OTERM711                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~5                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~5_OTERM2467                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~5_RTM02469                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~5_RTM02469                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~6                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~6_RTM0180                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~6_RTM0302                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~7                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~7_OTERM149                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~7_RTM0151                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~7_RTM0151                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~8                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~8_OTERM145                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~8_RTM0147                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~8_RTM0147                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~9                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~9_OTERM2381                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~10                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~10_OTERM990                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~10_RTM0992                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~10_RTM0992                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~11                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~11_OTERM994                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~12                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~12_OTERM1038                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~12_RTM01040                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~12_RTM01040                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~13                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~13_RTM0146                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~13_RTM0150                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~13_RTM0991                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~13_RTM01039                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~15                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~15_OTERM1042                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~16                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~16_OTERM2545                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~17                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~19                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~19_RTM02468                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~20                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~20_OTERM2477                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~21                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~21_OTERM2399                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~22                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~22_OTERM2465                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~23                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~24                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~24_OTERM2389                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~25                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~25_OTERM2471                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~26                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~26_RTM02386                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~26_RTM02396                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~28                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~28_OTERM2547                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~28_RTM02549                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~28_RTM02549                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~29                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~29_RTM02548                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|LessThan1~32                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Mux26~1                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Mux161~1                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Mux161~1_RTM02325                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Mux162~1_RTM02324                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Mux162~1_RTM02324                                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluCalc_RTM01262                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluCalc_RTM01262                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[0]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[1]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[2]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[3]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[4]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[5]                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[6]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[7]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[8]                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[9]                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[10]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[11]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[12]                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[13]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[14]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[15]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[16]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[17]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[18]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[19]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[20]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[21]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[22]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[23]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[24]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[25]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[26]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[27]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[28]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[29]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[30]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData1[31]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[0]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[1]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[2]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[3]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[4]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[5]                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[6]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[7]                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[8]                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[9]                                                                                                                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[10]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[11]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[12]                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[13]                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[14]                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[15]                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[16]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[17]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[18]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[19]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[20]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[21]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[22]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[23]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[24]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[25]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[26]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[27]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[28]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[29]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[30]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[31]                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpAnd                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpAnd_OTERM479                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpOr                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpOr_OTERM481                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSLL                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSLL_OTERM483                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSLT                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSLTU                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSLTU_OTERM1105                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSLT_OTERM1107                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSRA                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSRA_OTERM485                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSRL                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSRL_OTERM487                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpXor                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpXor_OTERM477                                                                                                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]                                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2365                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2367                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2369                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2371                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2373                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[2]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[2]_NEW2607_RTM02609                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[2]_OTERM2608                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]_NEW2604_RTM02606                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]_OTERM2605                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[4]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[4]_NEW2598_RTM02600                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[4]_OTERM2599                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[5]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[5]_NEW2592_RTM02594                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[5]_OTERM2593                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[6]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[6]_NEW2589_RTM02591                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[6]_OTERM2590                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[7]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[7]_NEW2586_RTM02588                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[7]_OTERM2587                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[8]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[8]_NEW2580_RTM02582                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[8]_OTERM2581                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[9]                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[9]_NEW2574_RTM02576                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[9]_OTERM2575                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[10]                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[10]_NEW2568_RTM02570                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[10]_OTERM2569                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[11]                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[11]_NEW2562_RTM02564                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[11]_OTERM2563                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[12]                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[12]_NEW2556_RTM02558                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[12]_OTERM2557                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[13]                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[13]_NEW2553_RTM02555                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[13]_OTERM2554                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[14]                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[14]_NEW2550_RTM02552                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[14]_OTERM2551                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[15]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[15]_NEW1116_RTM01118                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[15]_OTERM1117                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[15]_OTERM2375                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[15]_OTERM2377                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[16]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[16]_NEW2601_RTM02603                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[16]_OTERM2602                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[16]_OTERM2637                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[16]_OTERM2639                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[17]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[17]_NEW2595_RTM02597                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[17]_OTERM2596                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[17]_OTERM2633                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[17]_OTERM2635                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[20]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[20]_NEW2583_RTM02585                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[20]_OTERM2584                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[20]_OTERM2629                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[20]_OTERM2631                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[21]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[21]_NEW2577_RTM02579                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[21]_OTERM2578                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[21]_OTERM2625                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[21]_OTERM2627                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[22]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[22]_NEW2571_RTM02573                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[22]_OTERM2572                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[22]_OTERM2621                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[22]_OTERM2623                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[23]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[23]_NEW2565_RTM02567                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[23]_OTERM2566                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[23]_OTERM2617                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[23]_OTERM2619                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[24]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[24]_NEW2559_RTM02561                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[24]_OTERM2560                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[24]_OTERM2611                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[24]_OTERM2613                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[25]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[25]_NEW1113_RTM01115                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[25]_OTERM1114                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[25]_OTERM2347                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[25]_OTERM2349                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[25]_OTERM2351                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[25]_OTERM2353                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_NEW1110_RTM01112                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM1111                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2331                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2333                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2335                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2337                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[27]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[27]_NEW808_RTM0810                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[27]_OTERM809                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[27]_OTERM970                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[27]_OTERM972_OTERM2345                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[28]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[28]_NEW817_RTM0819                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[28]_OTERM818                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[28]_OTERM1082                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[28]_OTERM1084                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[28]_OTERM1086                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[28]_OTERM1088                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[29]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[29]_NEW814_RTM0816                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[29]_OTERM815                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[29]_OTERM1074                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[29]_OTERM1076                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[29]_OTERM1078                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[29]_OTERM1080                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_NEW811_RTM0813                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_OTERM812                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_OTERM1066                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_OTERM1068                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_OTERM1070                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_OTERM1072                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_NEW805_RTM0807                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM806                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM964                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM966                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM968_OTERM2327                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.jumpToAdr_RTM0724                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.jumpToAdr_RTM0724                                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.memToReg_RTM0846                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.memToReg_RTM0846                                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[2]                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[2]_NEW1101_RTM01103                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[2]_OTERM1102                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[3]                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[3]_NEW1098_RTM01100                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[3]_OTERM1099                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[4]                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[4]_NEW1095_RTM01097                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[4]_OTERM1096                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[5]                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[5]_NEW1092_RTM01094                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[5]_OTERM1093                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[6]                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[6]_NEW1089_RTM01091                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[6]_OTERM1090                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[7]                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[7]_NEW802_RTM0804                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[7]_OTERM803                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]_NEW470_RTM0472                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]_OTERM471                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]_OTERM579                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]_OTERM581_OTERM932                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]_OTERM581_OTERM934                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]_OTERM581_OTERM936                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[8]_OTERM581_OTERM938                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[9]                                                                                                              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[9]_NEW464_RTM0466                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[9]_OTERM465                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[9]_OTERM575                                                                                                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[9]_OTERM577_OTERM952                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[9]_OTERM577_OTERM954                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[10]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[10]_NEW458_RTM0460                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[10]_OTERM459                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[10]_OTERM571                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[10]_OTERM573_OTERM956                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[10]_OTERM573_OTERM958                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[11]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[11]_NEW452_RTM0454                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[11]_OTERM453                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[11]_OTERM567                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[11]_OTERM569_OTERM960                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[11]_OTERM569_OTERM962                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[12]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[12]_NEW446_RTM0448                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[12]_OTERM447                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[12]_OTERM563                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[12]_OTERM565_OTERM940                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[12]_OTERM565_OTERM942                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[13]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[13]_NEW440_RTM0442                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[13]_OTERM441                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[13]_OTERM559                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[13]_OTERM561_OTERM944                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[13]_OTERM561_OTERM946                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[14]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[14]_NEW434_RTM0436                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[14]_OTERM435                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[14]_OTERM555                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[14]_OTERM557_OTERM948                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[14]_OTERM557_OTERM950                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_NEW428_RTM0430                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_NEW428_RTM0725                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM429                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM713                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM715                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM717                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM719_OTERM1020                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM719_OTERM1022                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM719_OTERM1024                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM719_OTERM1026                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM721                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM723                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]_NEW413_RTM0415                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]_OTERM414                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]_OTERM499                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]_OTERM501_OTERM821                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]_OTERM501_OTERM823                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]_OTERM501_OTERM825_OTERM1214                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_NEW410_RTM0412                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_OTERM411                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_OTERM495                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_OTERM497_OTERM827                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_OTERM497_OTERM829_OTERM1206                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_OTERM497_OTERM829_OTERM1208                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_OTERM497_OTERM829_OTERM1210                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[17]_OTERM497_OTERM829_OTERM1212                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]_NEW407_RTM0409                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]_OTERM408                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]_OTERM547                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]_OTERM549_OTERM908                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]_OTERM549_OTERM910                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]_OTERM549_OTERM912                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[18]_OTERM549_OTERM914_OTERM1218                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]_NEW404_RTM0406                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]_OTERM405                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]_OTERM543                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]_OTERM545_OTERM916                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]_OTERM545_OTERM918                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]_OTERM545_OTERM920                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[19]_OTERM545_OTERM922_OTERM1216                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_NEW425_RTM0427                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM426                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM539                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM541_OTERM898                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM541_OTERM900_OTERM1257                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM541_OTERM900_OTERM1259                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM541_OTERM900_OTERM1261                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM541_OTERM902                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM541_OTERM904_OTERM1252                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM541_OTERM904_OTERM1254                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[21]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[21]_NEW422_RTM0424                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[21]_OTERM423                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[21]_OTERM535                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[21]_OTERM537_OTERM875                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[21]_OTERM537_OTERM877                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[21]_OTERM537_OTERM879_OTERM1224                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[22]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[22]_NEW419_RTM0421                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[22]_OTERM420                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[22]_OTERM531                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[22]_OTERM533_OTERM881                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[22]_OTERM533_OTERM883                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[22]_OTERM533_OTERM885_OTERM1222                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[23]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[23]_NEW416_RTM0418                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[23]_OTERM417                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[23]_OTERM527                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[23]_OTERM529_OTERM887                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[23]_OTERM529_OTERM889                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[23]_OTERM529_OTERM891_OTERM1220                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_NEW473_RTM0475                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM474                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM489                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM491                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM493_OTERM831                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM493_OTERM833                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM493_OTERM835_OTERM1265                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM493_OTERM835_OTERM1267                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM493_OTERM837                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_NEW467_RTM0469                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM468                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM551                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM553_OTERM924                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM553_OTERM926                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM553_OTERM928                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM553_OTERM930_OTERM2319                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM553_OTERM930_OTERM2321                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[25]_OTERM553_OTERM930_OTERM2323                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_NEW461_RTM0463                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM462                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM523                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM525_OTERM893_OTERM1226                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM525_OTERM893_OTERM1228                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM525_OTERM893_OTERM1230                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM525_OTERM895                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_NEW455_RTM0457                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM456                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM519                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM839_OTERM1248                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM839_OTERM1250                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM841                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM843                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM845                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]_NEW449_RTM0451                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]_OTERM450                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]_OTERM515                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]_OTERM517_OTERM849_OTERM1244                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]_OTERM517_OTERM849_OTERM1246                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]_OTERM517_OTERM851                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[28]_OTERM517_OTERM853                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]_NEW443_RTM0445                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]_OTERM444                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]_OTERM511                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]_OTERM513_OTERM856_OTERM1240                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]_OTERM513_OTERM856_OTERM1242                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]_OTERM513_OTERM858                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[29]_OTERM513_OTERM860                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]_NEW437_RTM0439                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]_OTERM438                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]_OTERM507                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]_OTERM509_OTERM863_OTERM1236                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]_OTERM509_OTERM863_OTERM1238                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]_OTERM509_OTERM865                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_NEW431_RTM0433                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_OTERM432                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_OTERM503                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_OTERM505_OTERM868                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_OTERM505_OTERM870_OTERM1232                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_OTERM505_OTERM870_OTERM1234                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_OTERM505_OTERM872                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn_OTERM781                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn_OTERM783                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn_OTERM785                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn_OTERM787                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn_OTERM789                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM1                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM3                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM5                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM617                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM619                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM621                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM623_OTERM1052                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM623_OTERM1054                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM623_OTERM1056                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM623_OTERM1058                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM623_OTERM1060                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM625                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM627                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM9_OTERM1028                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM9_OTERM1030                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM9_OTERM1032                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM11_OTERM765                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM11_OTERM767                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM11_OTERM769                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector1~0                                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector1~0_OTERM1012                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector1~0_RTM01014                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector1~0_RTM01014                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector1~1                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector1~1_RTM01013                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector2~0                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector3~0                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector5~0                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector6~1                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector8~1                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector14~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector15~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector16~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~0_RTM0330                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~1_OTERM693                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~2_OTERM633                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~2_RTM0635                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~2_RTM0635                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~3_RTM0236                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~3_RTM0634                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~1                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~1_RTM0655                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~1_RTM0655                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~2_OTERM1034                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~2_RTM0654                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~2_RTM01036                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~2_RTM01036                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector18~3_RTM01035                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~1_OTERM709_OTERM2473                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~2_OTERM661                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~2_RTM0663                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~2_RTM0663                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector19~3_RTM0662                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~0_OTERM691                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~1_OTERM707                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~2_OTERM697                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~3                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~3_RTM0647                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~3_RTM0647                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~4                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~4_OTERM1044                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~4_RTM0646                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~4_RTM01046                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~4_RTM01046                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~5                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector20~5_RTM01045                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~0_OTERM685                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~1_OTERM687                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~2_OTERM779                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~3                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~3_RTM0639                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~3_RTM0639                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~4                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~4_OTERM1016                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~4_RTM0638                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~4_RTM01018                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~4_RTM01018                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~5                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~5_RTM01017                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~7                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector21~7_OTERM1198                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~0_OTERM2339_OTERM2615                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~1                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~1_OTERM703                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~1_RTM0705                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~1_RTM0705                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~2_OTERM669                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~2_RTM0671                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~2_RTM0671                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~3_RTM0670                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~3_RTM0704                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~4                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~4_RTM01049                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~5                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~5_RTM01050                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector22~5_RTM01050                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~0_OTERM745                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~1_OTERM747                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~3                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~3_RTM0659                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~3_RTM0659                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~4                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~4_OTERM1004                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~4_RTM0658                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~4_RTM01006                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~4_RTM01006                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~6                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~6_RTM01005                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector23~7                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~0_OTERM2659                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~1_OTERM695                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~2_OTERM665                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~2_RTM0667                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~2_RTM0667                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~3_RTM0666                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~4                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~4_RTM02342                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~5                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~6                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~6_RTM02343                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector24~6_RTM02343                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~0_OTERM2359                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~3                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~3_RTM0651                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~3_RTM0651                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~4                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~4_RTM0650                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~4_RTM01002                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~4_RTM01002                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~4_RTM01002_OTERM2657                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~5                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~5_RTM01001                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector25~6                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~1_OTERM763                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~2_OTERM673                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~2_RTM0675                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~2_RTM0675                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector26~3_RTM0674                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~1_OTERM735                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~2_OTERM641                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~2_RTM0643                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~2_RTM0643                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector27~3_RTM0642                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~2_RTM0631                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~2_RTM0631                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~3                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~3_RTM0630                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~3_RTM0998                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~3_RTM0998                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~3_RTM0998_OTERM2661                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~4                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector28~4_RTM0997                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~0_OTERM689                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~1                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~1_NEW_REG328_OTERM1109                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~1_OTERM329                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~1_RTM0331                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~2                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~2_OTERM677                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~2_RTM0679                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~2_RTM0679                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector29~3_RTM0678                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector30~1                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector30~1_OTERM681                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector30~1_RTM0683                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector30~1_RTM0683                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector30~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector30~2_RTM0682                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector31~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector32~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector32~4                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector32~4_OTERM2379                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector32~6                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector32~7                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~0                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~0_OTERM169                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~1                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~1_OTERM153                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~2                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~2_OTERM197                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~3                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~3_OTERM213                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~4                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~4_OTERM229                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~5                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~5_OTERM155                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~6                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~6_OTERM2643                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~7                                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~7_OTERM235                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~7_RTM0237                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~7_RTM0237                                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~8                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~8_OTERM239                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~9                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~9_OTERM161                                                                                                          ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~10                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~10_OTERM157                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~11                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~11_OTERM2653                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~12                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~12_OTERM209                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~13                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~13_OTERM225                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~14                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~14_OTERM2645                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~15                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~15_OTERM201                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~16                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~16_OTERM217                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~17                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~17_OTERM165                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~18                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~18_OTERM159                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~19                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~19_OTERM2647                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~20                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~20_OTERM219                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~21                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~21_OTERM203                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~22                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~22_OTERM2649                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~23                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~23_OTERM255                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~24                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~24_OTERM261                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~35                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~35_OTERM183                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~36                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~36_OTERM189                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~37                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~39                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~39_OTERM185                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~55                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~55_OTERM1010                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~59                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~0                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~0_OTERM275                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~1                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~1_OTERM241                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~2                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~2_OTERM279                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~3                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~3_OTERM755                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~4                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~5                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~5_OTERM283                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~6                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~0                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~0_OTERM299                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~1                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~1_OTERM291                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~2                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~2_OTERM273                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~3                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~4                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~4_OTERM227                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~5                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~5_OTERM211                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~6                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~6_OTERM195                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~7                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~7_OTERM171                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~8                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~9                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~9_OTERM187                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~10                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~10_OTERM173                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~11                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~11_OTERM293                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~12                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~12_OTERM285                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~13                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~13_OTERM2651                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~14                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~14_OTERM199                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~15                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~15_OTERM297                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~16                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~16_OTERM289                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~17                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~17_OTERM277                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~18                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~19                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~19_OTERM223                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~20                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~20_Duplicate_57                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~20_OTERM207                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~21                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~21_Duplicate_56                                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~21_OTERM193                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~22                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~22_OTERM175                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~23                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~23_OTERM1204                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~24                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~24_OTERM2655                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~25                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~26                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~26_OTERM2355                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~27                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~28                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~28_OTERM177                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~29                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~29_OTERM295                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~30                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~30_OTERM287                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~31                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~31_OTERM1188                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~32                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~32_OTERM749                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~33                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~33_OTERM1200                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~34                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~34_OTERM757                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~35                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~36                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~37                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~38                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~38_OTERM281                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~39                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~39_OTERM2357                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~40                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~41                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~41_OTERM263                                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~42                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~43                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~44                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~44_OTERM265_OTERM775                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~44_OTERM265_OTERM777                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~45                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~46                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~46_OTERM799_OTERM974                                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~46_OTERM1008_OTERM1269                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~46_OTERM1008_OTERM1271                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~46_OTERM1008_OTERM1273                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~49                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~49_OTERM2383                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[2]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[3]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[4]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[5]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[6]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[7]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[8]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[9]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[10]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[11]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[12]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[13]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[14]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[15]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[25]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[26]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[28]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[29]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vJumpAdr[30]~0                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[2]~0                                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[16]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[17]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[20]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[21]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[22]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[23]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[24]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[27]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vNextPC[31]~0                                                                                                            ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[2]~0                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[3]~0                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[4]~0                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[5]~0                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[6]~1                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[7]~0                                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[15]~1                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~0                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~0_RTM0906                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~2                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~2_RTM0905                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~2_RTM0905                                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~2_RTM0905_RTM01255                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~3                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[20]~3_RTM01263                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[26]~0                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[26]~0_RTM0896                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[27]~0                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[27]~0_RTM0847                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[27]~2                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[28]~0                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[28]~0_RTM0854                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[29]~0                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[29]~0_RTM0861                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[30]~0                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[30]~0_RTM0866                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[31]~0                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|\Comb:vRegWriteData[31]~0_RTM0873                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|avm_d_address[27]~17                                                                                                           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|vAluSrc1~0                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|vAluSrc1~1                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|vAluSrc1~3                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[0]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[0]_OTERM403                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[0]_OTERM613                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[0]_OTERM615                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[1]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[1]_OTERM401                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[1]_OTERM609                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[1]_OTERM611                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[2]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[2]_OTERM399                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[2]_OTERM605                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[2]_OTERM607                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[3]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[3]_OTERM397                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[3]_OTERM601                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[3]_OTERM603                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[4]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[4]_OTERM395                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[4]_OTERM597                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[4]_OTERM599                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[5]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[5]_OTERM393                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[5]_OTERM593                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[5]_OTERM595                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[6]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[6]_OTERM391                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[6]_OTERM589                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[6]_OTERM591                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[7]                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[7]_OTERM389                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[7]_OTERM583                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[7]_OTERM585                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_leds:leds|data_out[7]_OTERM587                                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]_OTERM361                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]_OTERM363                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]_OTERM365                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM375                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM379                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM337                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM339                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM341                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM343                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM345                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM347                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]                             ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]_OTERM381                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]_OTERM383                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM317                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM319                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM321                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM323                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM325                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM327                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[1]                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[1]_OTERM385                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[1]_OTERM387                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM309             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM311             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM313             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM315             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1                    ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1275 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1277 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1279 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1281 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM349             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM351             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM353             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM355_OTERM801    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM357             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM359             ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM367               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM369               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM371               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM373               ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[1]                        ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s2_translator|read_latency_shift_reg[0]          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|read_latency_shift_reg[0]                  ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|wait_latency_counter[0]                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|wait_latency_counter[0]_OTERM333           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|wait_latency_counter[0]_OTERM335           ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|wait_latency_counter[1]                    ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                                                                                                                     ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[0]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[24]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[1]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[25]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[2]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[26]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[3]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[27]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[4]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[28]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[5]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[29]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[6]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[30]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[7]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[31]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[8]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[16]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[9]                                                                                                                   ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[17]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[10]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[18]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[11]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[19]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[12]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[20]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[13]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[21]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[14]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[22]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[15]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[23]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[16]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[8]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[17]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[9]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[18]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[10]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[19]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[11]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[20]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[12]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[21]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[13]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[22]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[14]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[23]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[15]                                     ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[24]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[0]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[25]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[1]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[26]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[2]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[27]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[3]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[28]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[4]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[29]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[5]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[30]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[6]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[31]                                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|q_a[7]                                      ; PORTADATAOUT     ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[4]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluData2[4]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpAdd                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpAdd~DUPLICATE                                                                                                       ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpAnd                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpAnd~DUPLICATE                                                                                                       ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpOr                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpOr~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[3]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[3]~DUPLICATE                                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[13]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[13]~DUPLICATE                                                                                                           ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[16]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[16]~DUPLICATE                                                                                                           ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[17]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[17]~DUPLICATE                                                                                                           ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[19]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[19]~DUPLICATE                                                                                                           ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Calc                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Calc~DUPLICATE                                                                                                       ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.CheckJump                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.CheckJump~DUPLICATE                                                                                                  ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[1]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[1]~DUPLICATE                                                                                                             ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]~DUPLICATE                                                                                                             ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[4]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[4]~DUPLICATE                                                                                                             ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[5]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[5]~DUPLICATE                                                                                                             ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[7]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[7]~DUPLICATE                                                                                                             ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[9]                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[9]~DUPLICATE                                                                                                             ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[10]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[10]~DUPLICATE                                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[11]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[11]~DUPLICATE                                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[13]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[13]~DUPLICATE                                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[14]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[14]~DUPLICATE                                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[18]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[18]~DUPLICATE                                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[19]                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[19]~DUPLICATE                                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_OTERM1068                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[30]_OTERM1068~DUPLICATE                                                                                                  ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM966                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM966~DUPLICATE                                                                                                   ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM713                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM713~DUPLICATE                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM539                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[20]_OTERM539~DUPLICATE                                                                                            ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM525_OTERM893_OTERM1228                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM525_OTERM893_OTERM1228~DUPLICATE                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][1]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][2]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][2]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][14]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][14]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][16]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][16]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][17]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][17]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][18]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][18]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][19]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[1][19]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][1]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][9]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][9]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][11]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][11]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][25]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][25]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][29]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[2][29]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][0]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][1]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][1]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][2]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][2]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][3]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][3]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][5]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][5]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][8]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][8]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][13]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][13]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][18]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[3][18]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[4][5]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[4][5]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[4][12]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[4][12]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[4][13]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[4][13]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[5][13]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[5][13]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[5][14]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[5][14]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[5][15]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[5][15]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][4]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][4]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][5]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][5]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][6]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][6]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][7]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][7]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][11]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][11]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][13]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][13]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][14]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][14]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][15]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][15]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][16]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][16]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][26]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][26]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][29]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][29]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][31]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[6][31]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][4]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][4]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][5]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][5]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][6]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][6]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][8]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][8]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][9]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][9]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][12]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][12]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][13]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][13]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][16]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][16]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][20]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][20]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][21]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[7][21]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[8][6]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[8][6]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[8][9]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[8][9]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[8][31]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[8][31]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[9][8]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[9][8]~DUPLICATE                                                                                                          ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[9][11]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[9][11]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[9][14]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[9][14]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[10][9]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[10][9]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[10][15]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[10][15]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[11][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[11][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[11][14]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[11][14]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[11][23]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[11][23]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][21]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][21]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][25]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][25]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][30]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][30]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][31]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[12][31]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][8]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][8]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][11]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][11]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][16]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][16]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][22]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][22]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][23]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[13][23]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][2]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][2]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][11]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][11]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][14]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][14]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][15]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][15]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][16]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][16]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][19]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][19]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][28]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[14][28]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][6]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][11]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][11]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][14]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][14]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][25]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[15][25]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][6]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][7]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][7]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][9]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][9]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][21]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[16][21]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][1]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][1]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][2]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][2]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][3]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][3]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][6]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][12]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][12]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][14]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][14]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][18]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][18]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][22]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][22]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][24]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][24]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][25]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][25]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][26]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[17][26]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[18][4]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[18][4]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[18][6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[18][6]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][4]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][4]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][10]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][10]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][11]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][11]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][14]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][14]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][21]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][21]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][23]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[19][23]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][4]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][4]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][11]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][11]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][15]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][15]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][21]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][21]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][29]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[20][29]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][1]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][1]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][3]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][3]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][4]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][4]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][8]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][8]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][12]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][12]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][23]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][23]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][29]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][29]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][31]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[21][31]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[22][19]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[22][19]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[22][23]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[22][23]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[22][25]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[22][25]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][1]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][1]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][3]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][3]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][21]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][21]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][26]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[23][26]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][4]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][4]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][6]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][8]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][8]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][10]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][10]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][11]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[24][11]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][3]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][3]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][16]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][16]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][22]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][22]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][24]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[25][24]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][1]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][1]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][2]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][2]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][11]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][11]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][16]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][16]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][19]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][19]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][28]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[26][28]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][2]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][2]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][3]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][3]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][4]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][4]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][6]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][9]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][9]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][10]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][10]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][19]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][19]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][22]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][22]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][24]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][24]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][25]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][25]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][26]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[27][26]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][3]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][3]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][7]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][7]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][24]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][24]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][26]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[28][26]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][1]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][1]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][6]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][6]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][18]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][18]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][21]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][21]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][24]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[29][24]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][9]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][9]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][24]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][24]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][29]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][29]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][30]                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[30][30]~DUPLICATE                                                                                                        ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[31][0]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[31][0]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[31][5]                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|RegFile[31][5]~DUPLICATE                                                                                                         ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~1_OTERM693                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|Selector17~1_OTERM693DUPLICATE                                                                                                   ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~7_OTERM235                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~7_OTERM235DUPLICATE                                                                                                   ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~8_OTERM239                                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~8_OTERM239DUPLICATE                                                                                                   ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~23_OTERM255                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~23_OTERM255DUPLICATE                                                                                                  ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~0_OTERM275                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight0~0_OTERM275DUPLICATE                                                                                                  ;                  ;                       ;
; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~34_OTERM757                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftRight1~34_OTERM757DUPLICATE                                                                                                 ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM317                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM317~DUPLICATE                    ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM319                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM319~DUPLICATE                    ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM321                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM321~DUPLICATE                    ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM359             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM359~DUPLICATE     ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM367               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM367~DUPLICATE       ;                  ;                       ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s2_translator|waitrequest_reset_override         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s2_translator|waitrequest_reset_override~DUPLICATE ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2944 ) ; 0.00 % ( 0 / 2944 )        ; 0.00 % ( 0 / 2944 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2944 ) ; 0.00 % ( 0 / 2944 )        ; 0.00 % ( 0 / 2944 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2944 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in X:/src/grpSystem/unitSystemFPGA/synlayResults/SystemFPGA.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,364 / 32,070        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,364                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,636 / 32,070        ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 377                   ;       ;
;         [b] ALMs used for LUT logic                         ; 832                   ;       ;
;         [c] ALMs used for registers                         ; 427                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 310 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 38 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 18                    ;       ;
;         [c] Due to LAB input limits                         ; 20                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 216 / 3,207           ; 7 %   ;
;     -- Logic LABs                                           ; 216                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,626                 ;       ;
;     -- 7 input functions                                    ; 457                   ;       ;
;     -- 6 input functions                                    ; 475                   ;       ;
;     -- 5 input functions                                    ; 194                   ;       ;
;     -- 4 input functions                                    ; 223                   ;       ;
;     -- <=3 input functions                                  ; 277                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 453                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,841                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,607 / 64,140        ; 3 %   ;
;         -- Secondary logic registers                        ; 234 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,623                 ;       ;
;         -- Routing optimization registers                   ; 218                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 22 / 457              ; 5 %   ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 32 / 397              ; 8 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 262,144 / 4,065,280   ; 6 %   ;
; Total block memory implementation bits                      ; 327,680 / 4,065,280   ; 8 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.9% / 1.9% / 1.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.0% / 32.7% / 29.7% ;       ;
; Maximum fan-out                                             ; 1905                  ;       ;
; Highest non-global fan-out                                  ; 1850                  ;       ;
; Total fan-out                                               ; 16930                 ;       ;
; Average fan-out                                             ; 4.24                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1364 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1364                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1636 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 377                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 832                   ; 0                              ;
;         [c] ALMs used for registers                         ; 427                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 310 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 38 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 18                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 20                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 216 / 3207 ( 7 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 216                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1626                  ; 0                              ;
;     -- 7 input functions                                    ; 457                   ; 0                              ;
;     -- 6 input functions                                    ; 475                   ; 0                              ;
;     -- 5 input functions                                    ; 194                   ; 0                              ;
;     -- 4 input functions                                    ; 223                   ; 0                              ;
;     -- <=3 input functions                                  ; 277                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 453                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1607 / 64140 ( 3 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 234 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1623                  ; 0                              ;
;         -- Routing optimization registers                   ; 218                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 22                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 262144                ; 0                              ;
; Total block memory implementation bits                      ; 327680                ; 0                              ;
; M10K block                                                  ; 32 / 397 ( 8 % )      ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 17954                 ; 0                              ;
;     -- Registered Connections                               ; 8517                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 12                    ; 0                              ;
;     -- Output Ports                                         ; 10                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1905                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY_0    ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDR[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 2 / 48 ( 4 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 7 / 80 ( 9 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY_0                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; Compilation Hierarchy Node                                               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                        ; Entity Name                           ; Library Name ;
+--------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; |SystemFPGA                                                              ; 1364.0 (2.2)         ; 1635.0 (4.5)                     ; 309.0 (2.3)                                       ; 38.0 (0.0)                       ; 0.0 (0.0)            ; 1626 (1)            ; 1841 (8)                  ; 0 (0)         ; 262144            ; 32    ; 0          ; 22   ; 0            ; |SystemFPGA                                                                                                                                ; SystemFPGA                            ; work         ;
;    |riscv_system:u0|                                                     ; 1361.8 (0.0)         ; 1630.5 (0.0)                     ; 306.7 (0.0)                                       ; 38.0 (0.0)                       ; 0.0 (0.0)            ; 1625 (0)            ; 1833 (0)                  ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0                                                                                                                ; riscv_system                          ; riscv_system ;
;       |Core:rv32ui_fsmd_0|                                               ; 1292.2 (1292.2)      ; 1550.6 (1550.6)                  ; 296.0 (296.0)                                     ; 37.6 (37.6)                      ; 0.0 (0.0)            ; 1525 (1525)         ; 1723 (1723)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|Core:rv32ui_fsmd_0                                                                                             ; Core                                  ; riscv_system ;
;       |altera_reset_controller:rst_controller|                           ; 3.0 (2.7)            ; 8.5 (5.3)                        ; 5.5 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|altera_reset_controller:rst_controller                                                                         ; altera_reset_controller               ; riscv_system ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                ; 0.3 (0.3)            ; 1.7 (1.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                          ; altera_reset_synchronizer             ; riscv_system ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                    ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                              ; altera_reset_synchronizer             ; riscv_system ;
;       |riscv_system_leds:leds|                                           ; 10.9 (10.9)          ; 10.7 (10.7)                      ; 0.2 (0.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_leds:leds                                                                                         ; riscv_system_leds                     ; riscv_system ;
;       |riscv_system_mm_interconnect_0:mm_interconnect_0|                 ; 50.4 (0.0)           ; 54.4 (0.0)                       ; 4.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 69 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0                                                               ; riscv_system_mm_interconnect_0        ; riscv_system ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                  ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                  ; altera_avalon_sc_fifo                 ; riscv_system ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|      ; 4.1 (4.1)            ; 4.2 (4.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo      ; altera_avalon_sc_fifo                 ; riscv_system ;
;          |altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|              ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo              ; altera_avalon_sc_fifo                 ; riscv_system ;
;          |altera_merlin_master_agent:rv32ui_fsmd_0_data_agent|           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:rv32ui_fsmd_0_data_agent           ; altera_merlin_master_agent            ; riscv_system ;
;          |altera_merlin_master_translator:rv32ui_fsmd_0_data_translator| ; 8.1 (8.1)            ; 8.1 (8.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator ; altera_merlin_master_translator       ; riscv_system ;
;          |altera_merlin_slave_agent:leds_s1_agent|                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                       ; altera_merlin_slave_agent             ; riscv_system ;
;          |altera_merlin_slave_agent:switches_s1_agent|                   ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switches_s1_agent                   ; altera_merlin_slave_agent             ; riscv_system ;
;          |altera_merlin_slave_translator:leds_s1_translator|             ; 8.4 (8.4)            ; 8.7 (8.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator             ; altera_merlin_slave_translator        ; riscv_system ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s2_translator| ; 0.7 (0.7)            ; 1.9 (1.9)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s2_translator ; altera_merlin_slave_translator        ; riscv_system ;
;          |altera_merlin_slave_translator:switches_s1_translator|         ; 6.2 (6.2)            ; 7.3 (7.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator         ; altera_merlin_slave_translator        ; riscv_system ;
;          |riscv_system_mm_interconnect_0_router:router|                  ; 10.2 (10.2)          ; 12.4 (12.4)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|riscv_system_mm_interconnect_0_router:router                  ; riscv_system_mm_interconnect_0_router ; riscv_system ;
;       |riscv_system_onchip_memory2_0:onchip_memory2_0|                   ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0                                                                 ; riscv_system_onchip_memory2_0         ; riscv_system ;
;          |altsyncram:the_altsyncram|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                       ; altsyncram                            ; work         ;
;             |altsyncram_k2d2:auto_generated|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated        ; altsyncram_k2d2                       ; work         ;
;       |riscv_system_switches:switches|                                   ; 4.0 (4.0)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SystemFPGA|riscv_system:u0|riscv_system_switches:switches                                                                                 ; riscv_system_switches                 ; riscv_system ;
+--------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY_0    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY_0                                                                                                                                            ;                   ;         ;
; SW[8]                                                                                                                                            ;                   ;         ;
; CLOCK_50                                                                                                                                         ;                   ;         ;
; SW[5]                                                                                                                                            ;                   ;         ;
;      - LEDR[0]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - LEDR[1]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - LEDR[2]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - LEDR[3]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - LEDR[4]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - LEDR[5]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - LEDR[6]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - LEDR[7]~reg0                                                                                                                              ; 1                 ; 0       ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[5]                                                                            ; 1                 ; 0       ;
; SW[0]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[0]                                                                            ; 0                 ; 0       ;
; SW[1]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[1]                                                                            ; 1                 ; 0       ;
; SW[2]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[2]                                                                            ; 0                 ; 0       ;
; SW[3]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[3]                                                                            ; 0                 ; 0       ;
; SW[4]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[4]                                                                            ; 1                 ; 0       ;
; SW[6]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[6]                                                                            ; 1                 ; 0       ;
; SW[7]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|riscv_system_switches:switches|read_mux_out[7]                                                                            ; 0                 ; 0       ;
; SW[9]                                                                                                                                            ;                   ;         ;
;      - riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 0       ;
;      - riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 0       ;
;      - riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                   ;
+------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                   ; Location             ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                               ; PIN_AF14             ; 1873    ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; SW[5]                                                                  ; PIN_AD12             ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; SW[9]                                                                  ; PIN_AE12             ; 3       ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~1                          ; LABCELL_X37_Y12_N36  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~10                         ; LABCELL_X27_Y11_N24  ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~13                         ; LABCELL_X35_Y10_N48  ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~14                         ; LABCELL_X35_Y10_N57  ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~15                         ; LABCELL_X35_Y10_N3   ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~16                         ; LABCELL_X35_Y10_N24  ; 40      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~17                         ; LABCELL_X35_Y10_N27  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~18                         ; LABCELL_X27_Y11_N6   ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~19                         ; LABCELL_X37_Y12_N27  ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~20                         ; LABCELL_X18_Y10_N39  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~21                         ; LABCELL_X35_Y10_N36  ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~22                         ; LABCELL_X35_Y10_N39  ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~23                         ; LABCELL_X36_Y10_N3   ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~24                         ; LABCELL_X36_Y10_N21  ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~25                         ; LABCELL_X35_Y10_N33  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~27                         ; LABCELL_X35_Y10_N54  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~28                         ; LABCELL_X36_Y10_N48  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~29                         ; LABCELL_X36_Y10_N51  ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~3                          ; LABCELL_X36_Y10_N39  ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~30                         ; LABCELL_X35_Y10_N6   ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~31                         ; LABCELL_X27_Y11_N57  ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~32                         ; LABCELL_X35_Y10_N15  ; 36      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~33                         ; LABCELL_X18_Y10_N0   ; 34      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~34                         ; LABCELL_X35_Y10_N42  ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~35                         ; LABCELL_X35_Y10_N30  ; 45      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~36                         ; LABCELL_X36_Y10_N54  ; 38      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~37                         ; LABCELL_X35_Y10_N45  ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~5                          ; LABCELL_X35_Y10_N21  ; 44      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~7                          ; LABCELL_X27_Y11_N48  ; 42      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~8                          ; MLABCELL_X21_Y10_N24 ; 37      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Decoder0~9                          ; LABCELL_X36_Y10_N42  ; 39      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|Mux26~1                             ; LABCELL_X31_Y16_N42  ; 14      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluCalc                           ; FF_X34_Y16_N5        ; 123     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Fetch                   ; FF_X37_Y14_N35       ; 10      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.ReadReg                 ; FF_X31_Y16_N59       ; 14      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.jumpToAdr                         ; FF_X42_Y15_N14       ; 34      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|altera_reset_controller:rst_controller|r_early_rst     ; FF_X36_Y9_N17        ; 32      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst      ; FF_X36_Y9_N50        ; 1850    ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|wren2~1 ; MLABCELL_X39_Y15_N30 ; 32      ; Write enable             ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------+----------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 1873    ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                             ;
+-------------------------------------------------------------------+---------+
; Name                                                              ; Fan-Out ;
+-------------------------------------------------------------------+---------+
; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst ; 1850    ;
; ~GND                                                              ; 516     ;
+-------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                               ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32          ; 0     ; X:/src/grpSystem/unitSystemFPGA/checkSystem.hex ; M10K_X26_Y8_N0, M10K_X26_Y9_N0, M10K_X26_Y13_N0, M10K_X26_Y14_N0, M10K_X38_Y13_N0, M10K_X41_Y17_N0, M10K_X41_Y9_N0, M10K_X38_Y9_N0, M10K_X41_Y16_N0, M10K_X26_Y12_N0, M10K_X41_Y10_N0, M10K_X41_Y14_N0, M10K_X41_Y13_N0, M10K_X38_Y10_N0, M10K_X38_Y16_N0, M10K_X38_Y14_N0, M10K_X26_Y15_N0, M10K_X38_Y17_N0, M10K_X38_Y18_N0, M10K_X38_Y15_N0, M10K_X26_Y16_N0, M10K_X41_Y15_N0, M10K_X26_Y10_N0, M10K_X26_Y11_N0, M10K_X38_Y12_N0, M10K_X41_Y12_N0, M10K_X38_Y11_N0, M10K_X26_Y18_N0, M10K_X38_Y19_N0, M10K_X26_Y17_N0, M10K_X41_Y11_N0, M10K_X26_Y19_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 6,850 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 80 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 2,196 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,038 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 334 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,050 / 84,580 ( 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 178 / 12,676 ( 1 % )    ;
; R14/C12 interconnect drivers                ; 233 / 20,720 ( 1 % )    ;
; R3 interconnects                            ; 2,677 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 4,166 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 4 / 360 ( 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 22        ; 0            ; 22        ; 0            ; 0            ; 22        ; 22        ; 0            ; 22        ; 22        ; 10           ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 22           ; 0         ; 22           ; 22           ; 0         ; 0         ; 22           ; 0         ; 0         ; 12           ; 22           ; 22           ; 22           ; 22           ; 12           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY_0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 60.5              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                   ; Destination Register                                                                                                                                              ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2371                                                                                                           ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.731             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2369                                                                                                           ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.730             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2365                                                                                                           ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.703             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2367                                                                                                           ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.618             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[2]                                                                                                                     ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a1~porta_address_reg0           ; 0.567             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[0]_OTERM2373                                                                                                           ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.545             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM966                                                                                                           ; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~129_OTERM2479                                                                                                             ; 0.488             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM491                                                                                                    ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[31]_OTERM968_OTERM2327                                                                                                 ; 0.479             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[11]                                                                                                                    ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a1~porta_address_reg0           ; 0.442             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[10]                                                                                                                    ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a1~porta_address_reg0           ; 0.442             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[13]                                                                                                                    ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a1~porta_address_reg0           ; 0.442             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a2~porta_address_reg0           ; 0.433             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM317                            ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1281 ; 0.401             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM353             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]_OTERM361                                ; 0.388             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[6]                                                                                                                     ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[6]                                                                                                                     ; 0.377             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.ReadReg                                                                                                            ; riscv_system:u0|Core:rv32ui_fsmd_0|ShiftLeft0~19_OTERM2647                                                                                                        ; 0.372             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM319                            ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1281 ; 0.368             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[5]                                                                                                                     ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[6]                                                                                                                     ; 0.366             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]_OTERM363                                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[0]_OTERM361                                ; 0.362             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|av_readdata_pre[6]                         ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[30]_OTERM509_OTERM863_OTERM1238                                                                                 ; 0.358             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM311             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; 0.357             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM309             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; 0.355             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.DataAccess0                                                                                                        ; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Wait1                                                                                                              ; 0.355             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM349             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.351             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[12]                                                                                                                    ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a2~porta_address_reg0           ; 0.337             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[9]                                                                                                                     ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a2~porta_address_reg0           ; 0.337             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[14]                                                                                                                    ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a2~porta_address_reg0           ; 0.337             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[7]                                                                                                                     ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a2~porta_address_reg0           ; 0.337             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[4]                                                                                                                     ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a2~porta_address_reg0           ; 0.337             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Calc                                                                                                               ; riscv_system:u0|Core:rv32ui_fsmd_0|R.csrRead                                                                                                                      ; 0.332             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[23]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[23]_OTERM2619                                                                                                          ; 0.327             ;
; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[1]                                                                                        ; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                 ; 0.327             ;
; riscv_system:u0|riscv_system_leds:leds|data_out[4]_OTERM599                                                                                                       ; LEDR[4]~reg0                                                                                                                                                      ; 0.326             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[24]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[24]_OTERM2613                                                                                                          ; 0.325             ;
; riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[3]                                                                     ; riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[4]                                                                     ; 0.322             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM359             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.320             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpSub                                                                                                               ; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[2]                                                                                                                 ; 0.314             ;
; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                        ; riscv_system:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                ; 0.311             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Fetch                                                                                                              ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn_OTERM789                                                                                                          ; 0.309             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[12]                                                                                                                   ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a30~portb_address_reg0          ; 0.307             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM351             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.305             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[16]_OTERM499                                                                                                    ; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~129_OTERM2479                                                                                                             ; 0.300             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|av_readdata_pre[3]                         ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM839_OTERM1250                                                                                 ; 0.300             ;
; riscv_system:u0|riscv_system_leds:leds|data_out[7]_OTERM587                                                                                                       ; LEDR[7]~reg0                                                                                                                                                      ; 0.298             ;
; riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[4]                                                                     ; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                 ; 0.292             ;
; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[3]                                                                                        ; riscv_system:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                        ; 0.292             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluOp.ALUOpAdd                                                                                                               ; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[2]                                                                                                                 ; 0.287             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[27]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM841                                                                                           ; 0.286             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM367               ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.279             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[8]                                                                                                                     ; riscv_system:u0|riscv_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_k2d2:auto_generated|ram_block1a2~porta_address_reg0           ; 0.277             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.WriteReg                                                                                                           ; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Fetch                                                                                                              ; 0.273             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[1]                                                                                                                     ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[22]                                                                                                                  ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[20]                                                                                                                  ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[21]                                                                                                                  ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[10]                                                                                                                  ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[3]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[7]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[9]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[1]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[0]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[4]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[2]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[6]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[8]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[23]                                                                                                                  ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curInst[5]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[3]                                                                                                                     ; 0.272             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.DataAccess1                                                                                                        ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteEn_OTERM789                                                                                                          ; 0.271             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|waitrequest_reset_override                 ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1281 ; 0.271             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[24]_OTERM489                                                                                                    ; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~129_OTERM2479                                                                                                             ; 0.271             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM321                            ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM327                            ; 0.270             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM327                            ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM327                            ; 0.270             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM323                            ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM327                            ; 0.270             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM325                            ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM327                            ; 0.270             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[30]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM7_OTERM623_OTERM1054                                                                                       ; 0.269             ;
; riscv_system:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain_out                     ; riscv_system:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                ; 0.269             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2335                                                                                                          ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2337                                                                                                          ; 0.269             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Trap                                                                                                               ; riscv_system:u0|Core:rv32ui_fsmd_0|R.ctrlState.Wait1                                                                                                              ; 0.267             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2333                                                                                                          ; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[26]_OTERM2337                                                                                                          ; 0.266             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.aluRes[26]                                                                                                                   ; riscv_system:u0|Core:rv32ui_fsmd_0|R.statusReg[0]_OTERM11_OTERM765                                                                                                ; 0.259             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[7]                             ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[31]_OTERM505_OTERM870_OTERM1234                                                                                 ; 0.255             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|av_readdata_pre[3]                             ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[27]_OTERM521_OTERM839_OTERM1250                                                                                 ; 0.255             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|av_readdata_pre[2]                         ; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[26]_OTERM525_OTERM893_OTERM1230                                                                                 ; 0.253             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM355_OTERM801    ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.253             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM375                                ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.253             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|read_latency_shift_reg[0]_OTERM357             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.253             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator|wait_latency_counter[0]_OTERM369               ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.253             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.regWriteData[15]_OTERM717                                                                                                    ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|mem_used[1]_OTERM377                                ; 0.253             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1277 ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; 0.251             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1275 ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; 0.251             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1279 ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; 0.251             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted~1_OTERM982_OTERM1281 ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; 0.251             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM343                    ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]_OTERM381                    ; 0.249             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM339                    ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]_OTERM381                    ; 0.249             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM341                    ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]_OTERM381                    ; 0.249             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM347                    ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]_OTERM381                    ; 0.249             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM313             ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:rv32ui_fsmd_0_data_translator|read_accepted_OTERM305             ; 0.249             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator|wait_latency_counter[0]_OTERM333           ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|mem_used[0]_OTERM319                            ; 0.249             ;
; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[0]_OTERM337                    ; riscv_system:u0|riscv_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s2_agent_rsp_fifo|mem_used[1]_OTERM381                    ; 0.249             ;
; riscv_system:u0|Core:rv32ui_fsmd_0|R.curPC[16]_OTERM2639                                                                                                          ; riscv_system:u0|Core:rv32ui_fsmd_0|Add2~129_OTERM2479                                                                                                             ; 0.249             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "SystemFPGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1321 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: '../riscv_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '../../../fhlow/synlayQuartus/TimingConstraints.tcl'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    5.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Block RAM
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 1444 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 148 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:07
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:22
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:32
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:32
Info (11888): Total time spent on timing analysis during the Fitter is 8.72 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:14
Info (144001): Generated suppressed messages file X:/src/grpSystem/unitSystemFPGA/synlayResults/SystemFPGA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 6290 megabytes
    Info: Processing ended: Fri May 15 21:01:19 2020
    Info: Elapsed time: 00:03:02
    Info: Total CPU time (on all processors): 00:06:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in X:/src/grpSystem/unitSystemFPGA/synlayResults/SystemFPGA.fit.smsg.


