<!doctype html>
<html class="no-js" lang="ja">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>🌸 ❗️ 🦍 キャッシュはパフォーマンスの王様です：プロセッサーは第4レベルのキャッシュを必要としますか 🤞🏽 🧗🏽 🕎</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="一般的な意味でのプロセッサの速度とメインDRAMの速度との間のギャップは、一般的な意味でも、過去30年間問題でした-この期間中に、ギャップは本当に大きくなり始めました。また、キャッシュ階層とそれを利用できるソフトウェアを作成する機器とプログラムの両方を開発したエンジニアは、見事に成功したと正直に言っ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>キャッシュはパフォーマンスの王様です：プロセッサーは第4レベルのキャッシュを必要としますか</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/485374/"><img src="https://habrastorage.org/getpro/habr/post_images/2ac/73c/219/2ac73c219095e9b2a9f772e767ba9cb7.jpg"><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
一般的な意味でのプロセッサの速度とメインDRAMの速度との間のギャップは、一般的な意味でも、過去30年間問題でした-この期間中に、ギャップは本当に大きくなり始めました。また、キャッシュ階層とそれを利用できるソフトウェアを作成する機器とプログラムの両方を開発したエンジニアは、見事に成功したと正直に言って価値があります。これは、人が考え出した最も困難なアーキテクチャの1つです。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ただし、DIMMとSSD形式のOptane 3D XPoint（相変化を伴うメモリのバリアント）などの不揮発性メモリ、および新しいプロトコル（CXL、OpenCAPI、CCIX、NVLinkおよびGen-Z）、問題が発生します：サーバーに第4レベルのキャッシュを追加する時が来ましたか？このような数のデバイスの動作はCPUの複雑さに依存するため（一部はより近いものもあれば、より遠いものも）、これらの他のタイプのメモリの遅延をマスクし、システム全体のスループットを向上させる別のキャッシュレベルが必要かどうかを考えるのは当然です。</font></font><br>
<a name="habracut"></a><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
機会を紹介するために、私たちは自分のメモリをじっくり調べ、同時に、IBM、Intel、AMD、Marvellのチップアーキテクチャの開発者と話し合って、サーバーでのL4キャッシュの使用について彼らがどう考えているかを理解しました。もちろん、L4キャッシュはパフォーマンスの新しい言葉ではありませんが、システムアーキテクチャではそれほど一般的ではありません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ただし、問題の歴史を振り返る前に。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
一度にコアが1つしかなかったプロセッサに一次キャッシュを追加することは、メモリサブシステムにレイテンシを追加する一方で、データ要求とプロセッサからの命令の平均レイテンシを削減する1980年代の妥協でした。 L1キャッシュは、最初はマザーボード上の外部SRAMに配置され、CPUとメモリの複合システムに接続されていました。このようなL1キャッシュは、クロック速度の点でも、ボード上の物理スペースの点でも、プロセッサーに非常に近く、CPUの負荷を増やすことができました。次に、これらのキャッシュを分割して、頻繁に使用されるデータを1つのブロックに格納し、一般的な命令を2番目のブロックに格納できるようにしました。これにより、パフォーマンスがわずかに向上しました。ある時点で、プロセッサのクロック速度とそれに対応するCPUとDRAMの速度のギャップを増やし、より太いものを追加しました。ただし、低速のL2キャッシュ（帯域幅の点では安価）も、最初はCPUケースの外側に配置され、次に統合されます。 CPUにコアが追加されるようになり、それらをロードするDRAMコントローラーが増えるにつれて、さらに大きなL3キャッシュブロックが階層に追加されました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
ほとんどの場合、そのようなシステムは非常にうまく機能しました。一部のCPU回路では、キャッシュ階層のレベルを反映する特定の実用的なルールさえ確認できます。これにより、4番目のレベルに関連する可能性を推定できます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Xeonプロセッサの多くの過去の世代の開発をリードしたIntelのチップエンジニア兼アーキテクトであるChris Gianosはこれを説明します。「キャッシュの各レベルでは、通常、これらすべてを価値のあるものにするために、前のレベルから十分に強くする必要があります。システムパフォーマンスを顕著に向上させるには、かなり興味深い呼び出しの頻度を達成する必要があります。ほんの数パーセントのケースでキャッシュデータに「陥る」と、気づきにくくなります。他のすべてはあなたの速度を遅くし、この増加はごくわずかです。したがって、比較的大きなキャッシュが必要であり、より高いレベルになると、本当に巨大なキャッシュが必要になります。現在、L2はメガバイトで測定され、L3は数十メガバイトまたは数百メガバイトで測定されます。したがって、L4キャッシュについて考え始めると、次に、ギガバイトではないにしても、数百メガバイトについて話します。そして、そのようなサイズは間違いなくそれらの高コストにつながります。このオプションが面白くなるためには、特定の条件が存在する必要があり、確かに安くはありません。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
私たちがインタビューしたAMDエンジニアは、会社がEpycプロセッサラインにL4キャッシュを追加するという印象を与えたくなかったため、匿名を希望しました。正確には、AMDはそのようなことは何も約束していません。ただし、それでも会社はこれが考慮すべき次の明白なステップであることを認識しており、Intelと同様に、すべてのエンジニアがL4キャッシュの実装を検討していると信じています。本質的に、AMDは、キャッシュレベルとレイテンシに関連するトレードオフが産業界と学界の両方で広く研究されており、新しいレベルごとに以前のレベルよりも大きくて遅いことが判明すると、DRAMへの全体的なパスを増やすことでトレードオフがあると言います。これは、Intel Gianosによっても示され、キャッシュへの成功した要求とそのボリュームの間のバランスを見つける必要性について話している。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
もちろん、IBMは2000年代にX86チップセットの一部にL4キャッシュを追加し、2010年代にはNUMAチップセットにL4キャッシュを追加しました（</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">不均一なメモリアクセス）</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">）System z11メインフレーム。 z11プロセッサーには4つのコアがあり、命令用に64 KB L1キャッシュ、データ用に128 KB L1キャッシュ、さらに各コアに1.5 MB L2キャッシュ、すべてのコアに24 MB L3共有キャッシュがあります。 z10のNUMAチップセットには、96 MB L4キャッシュの2つのバンク、つまり合計192 MBがありました。 IBMはz12をリリースすることにより、L1キャッシュのサイズをコアあたり98 KBに削減しましたが、L2キャッシュをコアあたり2 MBに増やし、L1の場合と同様に、命令用とデータ用に2つの部分に分割しました。また、L3キャッシュのサイズを6コアの48 MBに2倍にし、L4キャッシュのサイズをチップセット内の2つのチップの384 MBに増やしました。 System zプロセッサーの世代が変更されると、キャッシュサイズが大きくなり、9月に発表されたz15プロセッサーの場合、1組のL1キャッシュの重量はそれぞれ128 KB、1組のL2キャッシュの重量はそれぞれ4 MBになり、256コアの共通L3キャッシュの容量は256 MBになります。各メインフレームベイのL4キャッシュは960 MBで、5つのベイで構成されるシステム全体の合計ボリュームは4.68 GBです。</font></font><br>
<br><font style="vertical-align: inherit;"></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">以前</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
に</font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u=" rel="nofollow"><font style="vertical-align: inherit;">指摘したように</font></a><font style="vertical-align: inherit;">、Power8およびPower9プロセッサーはメモリーをバッファーし、IBMは各Centaurバッファーに16 MB L4キャッシュを追加しました。これは、32メモリースロットのソケットあたり128 MB L4キャッシュです。最も安価なPower9マシンにはメモリバッファーがないため、L4キャッシュはありません。 Power10ダイアグラムを開発したアーキテクトはPower11のダイアグラムの開発で忙しかったため、私たちの質問に答えることができませんでしたが、Power10の開発を管理したWilliam Starkは私たちに少し時間を見つけ、次のことに気付きました。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「一般的に、大規模な最終レベルのキャッシュは産業用システムのパフォーマンスを向上させるのに役立つという結論に達しました」とStarkは電子メールで説明しました。 「不揮発性メモリ、特にフェーズステートメモリに関連する高いレイテンシは、おそらくL4タイプのキャッシュに対して、ストレージメモリの階層にキャッシュリクエストを生成します。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
それがまさに私たちの考えたところです。ちなみに、L4キャッシュが将来のDDR5 DIMMのバッファメモリに近接しているとは限りません。おそらく、PCI-ExpressとL3プロセッサキャッシュの間、さらにはメモリバッファ内、およびPCI-ExpressとL3プロセッサキャッシュの間に配置することをお勧めします。おそらく、将来のサーバーアーキテクチャではI / Oコントローラーとメモリの上に配置する必要があります。</font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=ja&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">IntelのFoverosテクノロジー</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
これを別の観点から見ることも可能です。たとえば、IBMには水晶のサイズを変更する機会があり、エンジニアはL4キャッシュをSystem z NUMAバスまたはPower8およびPower9メモリバッファリングチップに追加することにしました。必要な機能がすべて実装された後も、トランジスタを追加する機会がありました。 Intel X86プロセッサのコア数は、余裕のあるL3キャッシュのサイズに依存しているように見えることがあります。 IntelがL3キャッシュの最大サイズを1つのクリスタルに割り当てているように見える場合があります。その後、3つの異なるサイズのXeonクリスタルがこれらの仕様に従って単純に作成されます。最新世代では、14 nmの製造プロセスで10、18、または28コアを備えています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
もちろん、これらはすべて純粋に学問的な問題ですが、IBMや他のチップセットメーカーがL4キャッシュを追加する動機となる可能性があります。</font><font style="vertical-align: inherit;">これはいくつかの場合に役立つだけでなく、かなり明白なことです。</font><font style="vertical-align: inherit;">System zメインフレームなどのI / Oモンスターでは、L4キャッシュは問題なくその場所にあり、すべてのお客様にメリットがあるため、これらのマシンのスループットが向上し、コア数が98〜99％のプロセッサー負荷で動作できるようになります。 、そしてメインフレームでのNUMAの規模は、最近大きく成長しています。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
L4キャッシュを組み込みのDRAMだけに（IBMがチップで行うように）、またははるかに高価なSRAMに基づいて作成する理由はありません。これは、Cray Research、Sun Microsystems、Oracle、BroadcomのチップアーキテクトであるRabin Sugumarが思い出させるものです。 、カビウム、マーベル：</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「私たちのL3キャッシュはすでに十分な大きさです」とSugumarは言います。 -したがって、L4に関心がある場合は、別のテクノロジーを使用して実行する必要があります。おそらくeDRAMまたはHBMまたはDRAMです。このコンテキストでは、HBMベースのL4キャッシュの実装は興味深いオプションのように見え、このキャッシュは帯域幅ほど待ち時間の問題を解決しません。 HBMの容量は制限されており、帯域幅は広いため、速度がある程度向上する可能性があります。また、特別な場合には、帯域幅が大幅に増加することもあります。」 Sugumar氏は、かなり多数のアプリケーションで、比較的多数のキャッシュミスが観察されると付け加えています。ただし、次のキャッシュレベルを追加する価値があるかどうかを計算する必要があります。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
L4キャッシュのようなもののもう1つの可能な使用例は、ローカルDRAMをキャッシュとして使用することです。 「私たちは実験室でそのような研究を行っていませんが、500 nsから1μsの距離で、ループの反対側のどこかで共有メモリに接続されたチップ上に高帯域幅インターフェイスがあるとします。次に、使用例の1つは、このデータを共有メモリからローカルDRAMに移動するキャッシュを作成することです。このメモリを管理するステートマシンの動作を想像できるため、ほとんどの場合、呼び出しはローカルDRAMに送られ、一般的な分散DRAMへの呼び出しの数を最小限に抑えることができます。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
このオプションは私たちにとって非常に興味深い種類のNUMAのようです。ちなみに、Sugumarは、不揮発性メモリが登場する前に、Sun Microsystemsで高速並列システム用の分散メモリに取り組んでいました。また、メモリ階層のこれらのさまざまなバリアントの問題の1つは、ネットワークまたはバスの障害が原因でそのうちの1つが失われると、マシン全体が落ちることです。 「分散メモリシステムでは、ネットワーク障害をよりエレガントに処理する必要があり、これにより設計が大幅に複雑になります。」</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
もう1つのポイントは、L4でさえない高レベルのキャッシュを、鉄を使用して最大限に、ソフトウェアを使用して最小限に実現することです。オペレーティングシステムのカーネルやその他のソフトウェアは、新しいカーネル、L3またはL4キャッシュ、またはアドレス指定可能な不揮発性メモリを追加する場合でも、ハードウェアに追いつくのに常にある程度の時間が必要です。</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
「ある時点で、余分なキャッシュレベルが避けられなくなります」とGianosは言います。</font><font style="vertical-align: inherit;">-最初のレベルのキャッシュがあり、ある時点で2番目のレベルが表示されました。</font><font style="vertical-align: inherit;">そして最後に3分の1を追加しました。</font><font style="vertical-align: inherit;">そしていつの日か私たちは四分の一を得るでしょう。</font><font style="vertical-align: inherit;">唯一の問題は、いつ、なぜかということです。</font><font style="vertical-align: inherit;">そして、このキャッシュの機能に関するあなたの観察は非常に興味深いようです。</font><font style="vertical-align: inherit;">しかしインテルは、そのようなものがいつ、なぜ公開されるのかをまだ決定していません。</font><font style="vertical-align: inherit;">他の企業もこの問題を調査しています。</font><font style="vertical-align: inherit;">調べないのはばかげている。</font><font style="vertical-align: inherit;">遅かれ早かれこれは起こりますが、すぐに起こるか、そうではありません。まだはっきりしていません。」</font></font></div>
      
    </div>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../ja485358/index.html">モバイル開発は簡単でつまらないですか？Yandexレポート</a></li>
<li><a href="../ja485362/index.html">簡単な例によるJavaScript ES2020の革新</a></li>
<li><a href="../ja485364/index.html">開発者が技術的負債に時間を浪費するのを止める方法</a></li>
<li><a href="../ja485370/index.html">開発者はマネージャーが取引を行うのをどのように支援できますか？</a></li>
<li><a href="../ja485372/index.html">不変について：ロシアAIカップ2019の9位の歴史</a></li>
<li><a href="../ja485376/index.html">フロントエンドを3倍高速にする方法と、リポジトリの代わりにコマンドを適用するタイミング ビデオ</a></li>
<li><a href="../ja485380/index.html">クラフトとITの成功</a></li>
<li><a href="../ja485384/index.html">NeurIPS 2019：今後10年間、MLのトレンド</a></li>
<li><a href="../ja485386/index.html">マイクロブラウザはいたるところにあります。しかし、私たちはそれらについて何を知っていますか？</a></li>
<li><a href="../ja485388/index.html">支配、苦しみ、笑顔</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>