![verilog运算优先级](../预学习/verilog运算优先级.png)

#### 声明
- wire表示声明一根电线以连接