{
  "background": "离散傅里叶变换（Discrete Fourier Transform，DFT）作为一种基本工具广泛应用于工程、科学以及数学领域。例如，通信信号处理中，常用DFT实现信号的正交频分复用（Orthogonal Frequency Division Multiplexing，OFDM）系统的时频域变换（见图1）。另外在信道估计中，也需要用到逆DFT（IDFT）和DFT以便对信道估计结果进行时域降噪（见图2）。在芯片设计中，DFT计算的硬件复杂度与其算法复杂度和数据元素取值范围相关。算法复杂度越高、数据取值范围越大，其硬件复杂度就越大。目前在实际产品中，一般采用快速傅里叶变换（Fast Fourier Transform，FFT）算法来快速实现DFT，其利用DFT变换的各种性质，可以大幅降低DFT的计算复杂度（参见[1][2]）。然而，随着无线通信技术的演进，天线阵面越来越大，通道数越来越多，通信带宽越来越大，对FFT的需求也越来越大，从而导致专用芯片上实现FFT的硬件开销也越大。为进一步降低芯片资源开销，一种可行的思路是将DFT矩阵分解成整数矩阵连乘的形式。",
  "problem_requirement": "本题在不同约束条件下，研究DFT的低复杂度计算方案，目的是对目前芯片中利用FFT计算DFT的方法进行替代，以降低硬件复杂度。给定已知的N维DFT矩阵，设计K个矩阵，使得矩阵在Frobenius范数意义下尽可能接近，即：\n\n其中为实值矩阵缩放因子，可根据约束条件不同来设计。相比于乘法，加法的硬件复杂度小得多，因此本题中只考虑乘法器的硬件复杂度：\n\n其中，q指示分解后的矩阵中元素的取值范围。在以下的问题2~5中，我们限制中元素实部和虚部的取值范围为。以为例，此时。L表示复数乘法的次数，其中与0、、或相乘时不计入复数乘法次数。例如：若，则下列矩阵乘法的硬件复杂度（，）：\n\n考虑以下两种约束条件：\n约束1：限定中每个矩阵的每行至多只有2个非零元素。\n约束2：限定中每个矩阵满足以下要求：\n\n其中，表示矩阵第行第列的元素。在问题2,3,4中，固定；在问题5中，以满足精度要求，并且使得硬件复杂度C尽量低。目前使用FFT进行DFT计算的方案硬件复杂度较高，因为我们希望研究一种替代方案来降低DFT计算的硬件复杂度，但同时我们对精度也有一定要求。请针对以下问题分别设计分解方法，既能最小化RMSE，同时又使得乘法器的数量尽量少。中矩阵的个数K的取值并没有限制，也是优化的变量之一。但需要注意，一般情况下，K越小，硬件复杂度越低，但是如果增加矩阵的个数可以使得矩阵中包含更多的简单元素（0、、或），硬件复杂度也可能会降低，因此，需要根据硬件复杂度C的定义合理的设计K。",
  "dataset_path": [],
  "dataset_description": {},
  "variable_description": [],
  "addendum": "问题1：首先通过减少乘法器个数来降低硬件复杂度。由于仅在非零元素相乘时需要使用乘法器，若矩阵中大部分元素均为0，则可减少乘法器的个数，因此希望为稀疏矩阵。对于的DFT矩阵，请在满足约束1的条件下，对最优化问题(6)中的变量和进行优化，并计算最小误差（ 即(6)的目标函数，下同）和方案的硬件复杂度（由于本题中没有限定元素的取值范围，因此在计算硬件复杂度时可默认）。\n\n问题2：讨论通过限制中元素实部和虚部取值范围的方式来减少硬件复杂度的方案。对于的DFT矩阵，请在满足约束2的条件下，对和进行优化，并计算最小误差和方案的硬件复杂度。\n\n问题3：同时限制的稀疏性和取值范围。对于的DFT矩阵，请在同时满足约束1和2的条件下，对和进行优化，并计算最小误差和方案的硬件复杂度。\n\n问题4：进一步研究对其它矩阵的分解方案。考虑矩阵，其中分别是和维的DFT矩阵，⊗表示Kronecker积（注意非DFT矩阵）。当, 时，请在同时满足约束1和2的条件下，对和进行优化，并计算最小误差和方案的硬件复杂度。\n\n问题5：在问题3的基础上加上精度的限制来研究矩阵分解方案。要求将精度限制在0.1以内，即RMSE≤0.1。对于的DFT矩阵，请在同时满足约束1和2的条件下，对和进行优化，并计算方案的硬件复杂度。"
}