TimeQuest Timing Analyzer report for obsonetw
Sun May 19 14:28:13 2024
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk_i'
 12. Hold: 'clk_i'
 13. Minimum Pulse Width: 'clk_i'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Setup Transfers
 19. Hold Transfers
 20. Report TCCS
 21. Report RSKM
 22. Unconstrained Paths
 23. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; obsonetw                                                        ;
; Device Family      ; Cyclone                                                         ;
; Device Name        ; EP1C3T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Slow Model                                                      ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk_i      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_i } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.62 MHz ; 82.62 MHz       ; clk_i      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk_i ; -11.103 ; -2667.382     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk_i ; 0.822 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk_i ; -1.583 ; -1195.691     ;
+-------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_i'                                                                                                                    ;
+---------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -11.103 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[29] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.027     ;
; -11.103 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[30] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.027     ;
; -11.094 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[29] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.018     ;
; -11.094 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[30] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.018     ;
; -11.091 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[10] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.015     ;
; -11.091 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[11] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.015     ;
; -11.091 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.015     ;
; -11.082 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[10] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.006     ;
; -11.082 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[11] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.006     ;
; -11.082 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 12.006     ;
; -11.024 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[4]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.987     ;
; -11.024 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[0]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.987     ;
; -11.024 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[1]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.987     ;
; -11.015 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[4]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.978     ;
; -11.015 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[0]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.978     ;
; -11.015 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[1]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.978     ;
; -10.927 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[8]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.890     ;
; -10.927 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[6]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.890     ;
; -10.920 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[31] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.883     ;
; -10.920 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[27] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.883     ;
; -10.918 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[8]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.881     ;
; -10.918 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[6]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.881     ;
; -10.911 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[31] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.874     ;
; -10.911 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[27] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.874     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[15] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[17] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[18] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[13] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[12] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[7]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[5]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[3]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.905 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[2]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.868     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[15] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[17] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[18] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[13] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[12] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[7]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[5]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[3]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.896 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[2]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.859     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[22] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[23] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[24] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[28] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[26] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[19] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[20] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.890 ; prescaler_i_s[5] ; UART:U1|rx_clock_counter_s[21] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.853     ;
; -10.886 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[29] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.810     ;
; -10.886 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[30] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.810     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[22] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[23] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[24] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[28] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[26] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[19] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[20] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[6] ; UART:U1|rx_clock_counter_s[21] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.844     ;
; -10.881 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[29] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.805     ;
; -10.881 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[30] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.805     ;
; -10.874 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[10] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.798     ;
; -10.874 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[11] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.798     ;
; -10.874 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.798     ;
; -10.869 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[10] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.793     ;
; -10.869 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[11] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.793     ;
; -10.869 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.793     ;
; -10.807 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[4]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.770     ;
; -10.807 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[0]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.770     ;
; -10.807 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[1]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.770     ;
; -10.802 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[4]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.765     ;
; -10.802 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[0]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.765     ;
; -10.802 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[1]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.765     ;
; -10.794 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[29] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.718     ;
; -10.794 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[30] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.718     ;
; -10.782 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[10] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.706     ;
; -10.782 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[11] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.706     ;
; -10.782 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.706     ;
; -10.730 ; prescaler_i_s[1] ; UART:U1|rx_clock_counter_s[29] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.654     ;
; -10.730 ; prescaler_i_s[1] ; UART:U1|rx_clock_counter_s[30] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.654     ;
; -10.718 ; prescaler_i_s[1] ; UART:U1|rx_clock_counter_s[10] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.642     ;
; -10.718 ; prescaler_i_s[1] ; UART:U1|rx_clock_counter_s[11] ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.642     ;
; -10.718 ; prescaler_i_s[1] ; UART:U1|rx_clock_counter_s[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.039     ; 11.642     ;
; -10.715 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[4]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.678     ;
; -10.715 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[0]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.678     ;
; -10.715 ; prescaler_i_s[4] ; UART:U1|rx_clock_counter_s[1]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.678     ;
; -10.710 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[8]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.673     ;
; -10.710 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[6]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.673     ;
; -10.705 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[8]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.668     ;
; -10.705 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[6]  ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.668     ;
; -10.703 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[31] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.666     ;
; -10.703 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[27] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.666     ;
; -10.698 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[31] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.661     ;
; -10.698 ; prescaler_i_s[2] ; UART:U1|rx_clock_counter_s[27] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.661     ;
; -10.688 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[15] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.651     ;
; -10.688 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[17] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.651     ;
; -10.688 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[18] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.651     ;
; -10.688 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[13] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.651     ;
; -10.688 ; prescaler_i_s[3] ; UART:U1|rx_clock_counter_s[12] ; clk_i        ; clk_i       ; 1.000        ; 0.000      ; 11.651     ;
+---------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_i'                                                                                                                                                        ;
+-------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.822 ; FIFO:U2|tail_s[1]                          ; FIFO:U2|tail_s[1]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; FIFO:U2|tail_s[3]                          ; FIFO:U2|tail_s[3]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; FIFO:U2|tail_s[7]                          ; FIFO:U2|tail_s[7]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; FIFO:U2|tail_s[9]                          ; FIFO:U2|tail_s[9]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; FIFO:U2|tail_s[8]                          ; FIFO:U2|tail_s[8]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.837      ;
; 0.822 ; FIFO:U2|tail_s[10]                         ; FIFO:U2|tail_s[10]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.837      ;
; 0.860 ; fifo_data_in[4]                            ; FIFO:U2|memory_rtl_0_bypass[29]           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.875      ;
; 0.867 ; fifo_data_in[5]                            ; FIFO:U2|memory_rtl_0_bypass[30]           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.882      ;
; 0.876 ; UART:U1|rx_byte_s[1]                       ; fifo_data_in[1]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 0.891      ;
; 1.032 ; FIFO:U2|memory_rtl_0_bypass[27]            ; FIFO:U2|fifo_data_o[2]                    ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.047      ;
; 1.032 ; UART:U1|rx_current_state_s.STATE_RX_IDLE   ; UART:U1|rx_current_state_s.STATE_RX_IDLE  ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.047      ;
; 1.038 ; fifo_data_in[3]                            ; FIFO:U2|memory_rtl_0_bypass[28]           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.053      ;
; 1.042 ; fifo_data_in[7]                            ; FIFO:U2|memory_rtl_0_bypass[32]           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.057      ;
; 1.043 ; my_rx_state.STATE_RX_WAITDATA              ; my_rx_state.STATE_RX_DATA                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.058      ;
; 1.045 ; qckbase_cnt[6]                             ; qckbase_cnt[7]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.060      ;
; 1.052 ; qckbase_cnt[19]                            ; qckbase_cnt[0]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.067      ;
; 1.057 ; out_uart_status[4]                         ; out_uart_status[4]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.072      ;
; 1.059 ; qckbase_cnt[8]                             ; qckbase_cnt[9]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.074      ;
; 1.060 ; db_o[5]~reg0                               ; db_o[5]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.075      ;
; 1.060 ; qckbase_cnt[12]                            ; qckbase_cnt[13]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.075      ;
; 1.061 ; wait_o~reg0                                ; wait_o~reg0                               ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.076      ;
; 1.061 ; qckbase_cnt[10]                            ; qckbase_cnt[11]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.076      ;
; 1.062 ; FIFO:U2|head_s[11]                         ; FIFO:U2|head_s[11]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.077      ;
; 1.063 ; my_cmd_state.STATE_CMD_IDLE                ; my_cmd_state.STATE_CMD_IDLE               ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.078      ;
; 1.063 ; qckbase_cnt[14]                            ; qckbase_cnt[15]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.078      ;
; 1.064 ; FIFO:U2|head_s[2]                          ; FIFO:U2|memory_rtl_0_bypass[5]            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.079      ;
; 1.070 ; UART:U1|tx_current_state_s.STATE_TX_FINISH ; UART:U1|tx_current_state_s.STATE_TX_IDLE  ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.085      ;
; 1.079 ; FIFO:U2|fifo_full_o                        ; out_uart_status[2]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.094      ;
; 1.081 ; out_tx_data[4]                             ; UART:U1|tx_data_s[4]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.096      ;
; 1.085 ; out_tx_data[3]                             ; UART:U1|tx_data_s[3]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.100      ;
; 1.103 ; out_tx_data[2]                             ; UART:U1|tx_data_s[2]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.118      ;
; 1.106 ; fifo_data_in[6]                            ; FIFO:U2|memory_rtl_0_bypass[31]           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.121      ;
; 1.110 ; out_tx_data[1]                             ; UART:U1|tx_data_s[1]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.125      ;
; 1.114 ; FIFO:U2|write_edge[0]                      ; FIFO:U2|write_edge[1]                     ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.129      ;
; 1.180 ; FIFO:U2|head_s[4]                          ; FIFO:U2|memory_rtl_0_bypass[9]            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.195      ;
; 1.223 ; out_uart_status[0]                         ; db_o[0]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.238      ;
; 1.224 ; UART:U1|rx_byte_s[0]                       ; UART:U1|rx_byte_s[0]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.239      ;
; 1.230 ; uart_tx_o                                  ; uart_tx_o                                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.245      ;
; 1.235 ; UART:U1|rx_current_state_s.STATE_RX_STOP   ; UART:U1|rx_current_state_s.STATE_RX_STOP  ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.250      ;
; 1.241 ; qckbase_cnt[9]                             ; qckbase_cnt[10]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.256      ;
; 1.244 ; qckbase_cnt[13]                            ; qckbase_cnt[14]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.259      ;
; 1.249 ; qckbase_cnt[11]                            ; qckbase_cnt[12]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.264      ;
; 1.250 ; qckbase_cnt[16]                            ; qckbase_cnt[0]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.265      ;
; 1.250 ; qckbase_cnt[5]                             ; qckbase_cnt[6]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.265      ;
; 1.250 ; FIFO:U2|head_s[10]                         ; FIFO:U2|memory_rtl_0_bypass[21]           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.265      ;
; 1.251 ; qckbase_cnt[16]                            ; qckbase_cnt[17]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.266      ;
; 1.255 ; qckbase_cnt[18]                            ; qckbase_cnt[19]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.270      ;
; 1.256 ; UART:U1|rx_byte_s[4]                       ; UART:U1|rx_byte_s[4]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.271      ;
; 1.257 ; qckbase_cnt[17]                            ; qckbase_cnt[18]                           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.272      ;
; 1.259 ; out_uart_status[6]                         ; out_uart_status[6]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.274      ;
; 1.259 ; qckbase_cnt[2]                             ; qckbase_cnt[3]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.274      ;
; 1.260 ; out_uart_status[6]                         ; db_o[6]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.275      ;
; 1.261 ; out_uart_status[6]                         ; db_o[7]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.276      ;
; 1.264 ; UART:U1|tx_current_state_s.STATE_TX_IDLE   ; UART:U1|TX_out_o                          ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.279      ;
; 1.266 ; out_tx_data[0]                             ; UART:U1|tx_data_s[0]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.281      ;
; 1.268 ; fifo_data_in[2]                            ; FIFO:U2|memory_rtl_0_bypass[27]           ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.283      ;
; 1.269 ; my_tx_state.STATE_TX_IDLE                  ; my_tx_state.STATE_TX_DATA                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.284      ;
; 1.269 ; UART:U1|tx_current_state_s.STATE_TX_IDLE   ; UART:U1|tx_clock_counter_s[13]            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.284      ;
; 1.270 ; my_tx_state.STATE_TX_IDLE                  ; my_tx_state.STATE_TX_IDLE                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.285      ;
; 1.273 ; my_rx_state.STATE_RX_FINISH                ; my_rx_state.STATE_RX_FINISH               ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.288      ;
; 1.290 ; my_rx_state.STATE_RX_IDLE                  ; my_rx_state.STATE_RX_WAITDATA             ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.305      ;
; 1.290 ; out_tx_data[7]                             ; UART:U1|tx_data_s[7]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.305      ;
; 1.293 ; UART:U1|rx_bit_index_s[2]                  ; UART:U1|rx_bit_index_s[2]                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.308      ;
; 1.295 ; UART:U1|tx_current_state_s.STATE_TX_DATA   ; UART:U1|tx_current_state_s.STATE_TX_DATA  ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.310      ;
; 1.295 ; UART:U1|tx_current_state_s.STATE_TX_DATA   ; UART:U1|tx_bit_index_s[1]                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.310      ;
; 1.298 ; UART:U1|tx_current_state_s.STATE_TX_DATA   ; UART:U1|tx_bit_index_s[0]                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.313      ;
; 1.312 ; UART:U1|rx_byte_s[6]                       ; UART:U1|rx_byte_s[6]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.327      ;
; 1.315 ; UART:U1|rx_byte_s[7]                       ; UART:U1|rx_byte_s[7]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.330      ;
; 1.321 ; FIFO:U2|memory_rtl_0_bypass[31]            ; FIFO:U2|fifo_data_o[6]                    ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.336      ;
; 1.321 ; UART:U1|rx_byte_s[5]                       ; UART:U1|rx_byte_s[5]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.336      ;
; 1.322 ; UART:U1|rx_byte_s[3]                       ; UART:U1|rx_byte_s[3]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.337      ;
; 1.326 ; FIFO:U2|head_s[1]                          ; FIFO:U2|head_s[1]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.341      ;
; 1.327 ; UART:U1|rx_current_state_s.STATE_RX_START  ; UART:U1|rx_current_state_s.STATE_RX_START ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.342      ;
; 1.329 ; UART:U1|rx_byte_s[1]                       ; UART:U1|rx_byte_s[1]                      ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.344      ;
; 1.329 ; UART:U1|rx_bit_index_s[0]                  ; UART:U1|rx_bit_index_s[0]                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.344      ;
; 1.329 ; UART:U1|rx_current_state_s.STATE_RX_IDLE   ; UART:U1|rx_current_state_s.STATE_RX_START ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.344      ;
; 1.330 ; FIFO:U2|head_s[4]                          ; FIFO:U2|head_s[4]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.345      ;
; 1.333 ; UART:U1|tx_clock_counter_s[0]              ; UART:U1|tx_clock_counter_s[0]             ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.348      ;
; 1.335 ; FIFO:U2|head_s[6]                          ; FIFO:U2|head_s[6]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.350      ;
; 1.335 ; out_uart_status[3]                         ; out_uart_status[3]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.350      ;
; 1.336 ; FIFO:U2|head_s[0]                          ; FIFO:U2|head_s[0]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.351      ;
; 1.337 ; UART:U1|tx_current_state_s.STATE_TX_START  ; UART:U1|tx_current_state_s.STATE_TX_START ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.352      ;
; 1.337 ; qckbase_cnt[1]                             ; qckbase_cnt[2]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.352      ;
; 1.340 ; FIFO:U2|head_s[10]                         ; FIFO:U2|head_s[10]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.355      ;
; 1.341 ; out_uart_status[4]                         ; db_o[4]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.356      ;
; 1.341 ; my_tx_state.STATE_TX_DATA                  ; uart_tx_o                                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.356      ;
; 1.342 ; UART:U1|tx_current_state_s.STATE_TX_START  ; UART:U1|tx_current_state_s.STATE_TX_DATA  ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.357      ;
; 1.343 ; out_uart_status[3]                         ; db_o[3]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.358      ;
; 1.344 ; qckbase_cnt[0]                             ; qckbase_cnt[1]                            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.359      ;
; 1.346 ; FIFO:U2|head_s[9]                          ; FIFO:U2|head_s[9]                         ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.361      ;
; 1.353 ; FIFO:U2|fifo_empty_o                       ; out_uart_status[0]                        ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.368      ;
; 1.358 ; my_rx_state.STATE_RX_FINISH                ; db_o[0]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.373      ;
; 1.358 ; my_rx_state.STATE_RX_FINISH                ; db_o[1]~reg0                              ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.373      ;
; 1.397 ; UART:U1|tx_current_state_s.STATE_TX_DATA   ; UART:U1|tx_current_state_s.STATE_TX_STOP  ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.412      ;
; 1.398 ; UART:U1|tx_current_state_s.STATE_TX_DATA   ; UART:U1|tx_bit_index_s[2]                 ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.413      ;
; 1.399 ; UART:U1|tx_current_state_s.STATE_TX_DATA   ; UART:U1|TX_active_o                       ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.414      ;
; 1.440 ; UART:U1|tx_current_state_s.STATE_TX_IDLE   ; UART:U1|tx_clock_counter_s[20]            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.455      ;
; 1.441 ; UART:U1|tx_current_state_s.STATE_TX_IDLE   ; UART:U1|tx_clock_counter_s[15]            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.456      ;
; 1.446 ; UART:U1|tx_current_state_s.STATE_TX_IDLE   ; UART:U1|tx_clock_counter_s[17]            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.461      ;
; 1.447 ; UART:U1|tx_current_state_s.STATE_TX_IDLE   ; UART:U1|tx_clock_counter_s[21]            ; clk_i        ; clk_i       ; 0.000        ; 0.000      ; 1.462      ;
+-------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk_i'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -1.583 ; 1.000        ; 2.583          ; Port Rate        ; clk_i ; Rise       ; clk_i                                                                                           ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk_i ; Rise       ; FIFO:U2|altsyncram:memory_rtl_0|altsyncram_mmg1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adr_i[*]  ; clk_i      ; 15.620 ; 15.620 ; Rise       ; clk_i           ;
;  adr_i[0] ; clk_i      ; 11.409 ; 11.409 ; Rise       ; clk_i           ;
;  adr_i[1] ; clk_i      ; 14.800 ; 14.800 ; Rise       ; clk_i           ;
;  adr_i[2] ; clk_i      ; 15.620 ; 15.620 ; Rise       ; clk_i           ;
;  adr_i[3] ; clk_i      ; 14.640 ; 14.640 ; Rise       ; clk_i           ;
;  adr_i[4] ; clk_i      ; 14.852 ; 14.852 ; Rise       ; clk_i           ;
;  adr_i[5] ; clk_i      ; 12.711 ; 12.711 ; Rise       ; clk_i           ;
;  adr_i[6] ; clk_i      ; 12.910 ; 12.910 ; Rise       ; clk_i           ;
;  adr_i[7] ; clk_i      ; 13.244 ; 13.244 ; Rise       ; clk_i           ;
; db_i[*]   ; clk_i      ; 10.777 ; 10.777 ; Rise       ; clk_i           ;
;  db_i[0]  ; clk_i      ; 8.447  ; 8.447  ; Rise       ; clk_i           ;
;  db_i[1]  ; clk_i      ; 10.777 ; 10.777 ; Rise       ; clk_i           ;
;  db_i[2]  ; clk_i      ; 10.131 ; 10.131 ; Rise       ; clk_i           ;
;  db_i[3]  ; clk_i      ; 9.965  ; 9.965  ; Rise       ; clk_i           ;
;  db_i[4]  ; clk_i      ; 10.298 ; 10.298 ; Rise       ; clk_i           ;
;  db_i[5]  ; clk_i      ; 10.254 ; 10.254 ; Rise       ; clk_i           ;
;  db_i[6]  ; clk_i      ; 9.289  ; 9.289  ; Rise       ; clk_i           ;
;  db_i[7]  ; clk_i      ; 9.562  ; 9.562  ; Rise       ; clk_i           ;
; iorq_i    ; clk_i      ; 11.229 ; 11.229 ; Rise       ; clk_i           ;
; rd_i      ; clk_i      ; 9.339  ; 9.339  ; Rise       ; clk_i           ;
; reset_i   ; clk_i      ; 9.049  ; 9.049  ; Rise       ; clk_i           ;
; tx_i      ; clk_i      ; 4.081  ; 4.081  ; Rise       ; clk_i           ;
; wrt_i     ; clk_i      ; 10.818 ; 10.818 ; Rise       ; clk_i           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adr_i[*]  ; clk_i      ; -5.517 ; -5.517 ; Rise       ; clk_i           ;
;  adr_i[0] ; clk_i      ; -5.517 ; -5.517 ; Rise       ; clk_i           ;
;  adr_i[1] ; clk_i      ; -8.892 ; -8.892 ; Rise       ; clk_i           ;
;  adr_i[2] ; clk_i      ; -9.712 ; -9.712 ; Rise       ; clk_i           ;
;  adr_i[3] ; clk_i      ; -8.732 ; -8.732 ; Rise       ; clk_i           ;
;  adr_i[4] ; clk_i      ; -8.944 ; -8.944 ; Rise       ; clk_i           ;
;  adr_i[5] ; clk_i      ; -6.803 ; -6.803 ; Rise       ; clk_i           ;
;  adr_i[6] ; clk_i      ; -7.002 ; -7.002 ; Rise       ; clk_i           ;
;  adr_i[7] ; clk_i      ; -7.336 ; -7.336 ; Rise       ; clk_i           ;
; db_i[*]   ; clk_i      ; -3.978 ; -3.978 ; Rise       ; clk_i           ;
;  db_i[0]  ; clk_i      ; -4.137 ; -4.137 ; Rise       ; clk_i           ;
;  db_i[1]  ; clk_i      ; -4.426 ; -4.426 ; Rise       ; clk_i           ;
;  db_i[2]  ; clk_i      ; -3.978 ; -3.978 ; Rise       ; clk_i           ;
;  db_i[3]  ; clk_i      ; -4.173 ; -4.173 ; Rise       ; clk_i           ;
;  db_i[4]  ; clk_i      ; -4.123 ; -4.123 ; Rise       ; clk_i           ;
;  db_i[5]  ; clk_i      ; -4.818 ; -4.818 ; Rise       ; clk_i           ;
;  db_i[6]  ; clk_i      ; -4.334 ; -4.334 ; Rise       ; clk_i           ;
;  db_i[7]  ; clk_i      ; -4.124 ; -4.124 ; Rise       ; clk_i           ;
; iorq_i    ; clk_i      ; -5.240 ; -5.240 ; Rise       ; clk_i           ;
; rd_i      ; clk_i      ; -4.587 ; -4.587 ; Rise       ; clk_i           ;
; reset_i   ; clk_i      ; -4.345 ; -4.345 ; Rise       ; clk_i           ;
; tx_i      ; clk_i      ; -4.029 ; -4.029 ; Rise       ; clk_i           ;
; wrt_i     ; clk_i      ; -5.541 ; -5.541 ; Rise       ; clk_i           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; db_o[*]   ; clk_i      ; 7.389 ; 7.389 ; Rise       ; clk_i           ;
;  db_o[0]  ; clk_i      ; 6.526 ; 6.526 ; Rise       ; clk_i           ;
;  db_o[1]  ; clk_i      ; 6.521 ; 6.521 ; Rise       ; clk_i           ;
;  db_o[2]  ; clk_i      ; 7.236 ; 7.236 ; Rise       ; clk_i           ;
;  db_o[3]  ; clk_i      ; 6.800 ; 6.800 ; Rise       ; clk_i           ;
;  db_o[4]  ; clk_i      ; 7.207 ; 7.207 ; Rise       ; clk_i           ;
;  db_o[5]  ; clk_i      ; 7.389 ; 7.389 ; Rise       ; clk_i           ;
;  db_o[6]  ; clk_i      ; 7.256 ; 7.256 ; Rise       ; clk_i           ;
;  db_o[7]  ; clk_i      ; 7.184 ; 7.184 ; Rise       ; clk_i           ;
; rx_o      ; clk_i      ; 6.587 ; 6.587 ; Rise       ; clk_i           ;
; wait_o    ; clk_i      ; 7.305 ; 7.305 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; db_o[*]   ; clk_i      ; 6.521 ; 6.521 ; Rise       ; clk_i           ;
;  db_o[0]  ; clk_i      ; 6.526 ; 6.526 ; Rise       ; clk_i           ;
;  db_o[1]  ; clk_i      ; 6.521 ; 6.521 ; Rise       ; clk_i           ;
;  db_o[2]  ; clk_i      ; 7.236 ; 7.236 ; Rise       ; clk_i           ;
;  db_o[3]  ; clk_i      ; 6.800 ; 6.800 ; Rise       ; clk_i           ;
;  db_o[4]  ; clk_i      ; 7.207 ; 7.207 ; Rise       ; clk_i           ;
;  db_o[5]  ; clk_i      ; 7.389 ; 7.389 ; Rise       ; clk_i           ;
;  db_o[6]  ; clk_i      ; 7.256 ; 7.256 ; Rise       ; clk_i           ;
;  db_o[7]  ; clk_i      ; 7.184 ; 7.184 ; Rise       ; clk_i           ;
; rx_o      ; clk_i      ; 6.587 ; 6.587 ; Rise       ; clk_i           ;
; wait_o    ; clk_i      ; 7.305 ; 7.305 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 423443   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 423443   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 900   ; 900  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 19 14:28:10 2024
Info: Command: quartus_sta obsonetw -c obsonetw
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Critical Warning: Synopsys Design Constraints File file not found: 'obsonetw.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk_i clk_i
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.103
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.103     -2667.382 clk_i 
Info: Worst-case hold slack is 0.822
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.822         0.000 clk_i 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.583
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.583     -1195.691 clk_i 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Sun May 19 14:28:13 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:00


