---
layout: post
title:  "CPU Architecture"
date:   2019-05-10 09:44:00
categories: Computer-Architecture
tags: Course
---

## CPU Overview

### Terminology

- PC: program counter，指向當前要執行的instruction，每執行一個指令PC + 4(利用adder)
- Register number:就是register
- ALU: 運算單元(加減乘除..，計算memory address)
- contro unit:因為整張流程圖有很多地方是不同線路交錯，也就是會有不同運算結果走同條線路，此時就要用multiplexer來決定要讓哪個值通過，例如PC可能傳回來的值是PC+4或者jmp後的address，此時就要用multiplexer決定要讓哪個值過，最後是PC該有的值。而control unit就是控制multiplexer的內容，control unit接收instruction as input，然後把結果傳給各個multiplexer告訴他們該讓哪個值過，其中也包括規範register/memory是write enable還是非write enable
- Datapath: 一個MIPS instruction他在CPU裡資料走的路線

### Logic design

- low voltage: 0
- high voltage: 1
- one wire per bit
- multi-bit data可以用multi-wire buses
- 1個ALU可以處理1個bit，所以要處理32bit data，要同時有32個ALU，然後32 bus處理
- 一般硬體有clock cycle，一個clock cycle能對register或memory做一次讀跟一次寫，所以要連續讀兩次就要兩個clock cycle
- clock有up,down，只有在clock從低變高或高變低才能執行寫入，如果又有write enable flag，則要同時有clock值變化且write enable要on，這兩條件符合才寫入


### CPU Overview

一個clock cycle，memory只能read一次write一次

#### Instruction Fetch

Instruction獨立自己一個memory，跟data memory是分開的

![](/assets/images/notes/CA/3-1.jpg)

#### R-Format Instruction

input有三個register，有兩個是input運算用，另一個是output address，就是最後算完要write reg時會把data寫到這個reg。<br />
regWrite決定register是不是write enalbe(依據instruction有沒有要寫道register決定)

![](/assets/images/notes/CA/3-2.jpg)

Total Workflow

![](/assets/images/notes/CA/3-6.jpg)

#### Load/Store Memory Instructions

有memory write-enable, read enable flag，確保不會在不該讀的時候讀memory，不該寫的時候寫進memory

![](/assets/images/notes/CA/3-7.jpg)

#### Branch

ALU進行cmp運算，兩值相減看是否為0，zeroflag傳給branch control logic，看要給PC + 4過還是adder算得新的address過

![](/assets/images/notes/CA/3-4.jpg)

### Full Datapath

![](/assets/images/notes/CA/3-5.jpg)

只要路線有由右往左寫的path就會有Hazard的發生，例如最後寫回Register

### Control

讀取instruction，送出signal給register, memory, ALU告訴他們應該要有的設定(EX: write enable, read enable, ALU operation, branch flag, ALU input source(memory or reg))

基本上只要讀取opcode大部分指令都可以決定，讀取opcode，就可以知道register, memory設定，只有是R-type的Instruction時，

#### ALU Control(second-level control unit)

不是所有情況都會用到。只有是R-format,要根據funct field的值來決定ALU要做的operation時才會用到。<br />
input control的signal + instruction,funct部分，產生對應的ALU OPcode signal(intermediate)，給ALU，告訴他是要執行ALU operation中的哪種運算(加減乘除)<br />
因為R-format還有funct這個field來決定要執行加減乘除，此時才會需要把funct的值一起input進來control產生signal。

### Cycle(Clock) time

用longest delay來決定: 最重的為load instruction<br />
Load Instruction datapth: `Instruction Memory` - > `register read` -> `ALU` -> `write memory` -> `write register` ，最長的datapath，大部分R-format可以少掉memory read/write這段

### Pipeline

讓多個instruction能夠執行，不是等一個instruction執行完才換下一個。
因為在執行ID時，下一個指令就可以開始IF了，所以速度變快。

指令的stage:<br />
- IF(Instruction Fetch)
	- Instruction fetch from memory
- ID
	- Instruction decode & register read
	- 對MIPS,RISC來講，因為instruction長的差不多，所以decode快，但像misc，instruciton decode就要比較久
- EX
	- Execute operation(ALU), calculate address
- MEM
	- memory access(read / write)
- WB
	- write register

並不是所有指令每個stage都要執行，但load每個stage都要，所以load指令花的時間最長。<br />
值得注意的是，可以設計成一個stage前半個clock cycle設定成write op，後半個clock cycle設定成read op。<br />
所以同時執行ID,WB是沒關係的，因為前半段會先write，接著同個stage後半段才read

speed up  = Time between instructions(non-pipline) / Number of stages<br />
越balance的stage，speeup越多(throughput增加，同時可以有多個指令在跑)

### Hazard

資源被occupied時，後面指令要wait，等到上一個指令弄完才能輪到他，導致很多clock time idle

#### Structure hazard

需要的resourece還在用(ALU, memory)，同時兩個instruction要store / write data。

#### Data hazard

reg,memory read write，後面指令要用的data前面指令也正在用。例如上個指令還在reg write，那下個指令要等register write完才能read。不然會讀到錯誤的值。

```
add $s0, $t0, $t1
sub $t2, $s0, $t3
```

add指令要先把資料寫進s0，sub才能讀取s0資料，造成bubble。

![](/assets/images/notes/CA/3-8.jpg)

#### Control hazard

branch的問題，因為branch決定要不要跳要時間運算，導致PC不知道要執行哪行指令，是要jmp還是直接PC+4

### Forwarding

因為Data hazard，後面指令的input為前面指令的output，那其實不用等到寫道register裡面再讀。可以ALU運算完後直接傳給下一個指令當input。這樣就可以節省很多時間(不用Write register)。<br />
舉例而言，我們可以在add ALU算完後，直接丟給sub指令的ID stage，這樣就可以少很多NOP。

```
add $s0, $t0, $t1
sub $t2, $s0, $t3
```

![](/assets/images/notes/CA/3-9.jpg)

又或者可以從memory load以後不用寫進register直接傳給下個指令

![](/assets/images/notes/CA/3-10.jpg)

branch也可以，直接把ALU運算完結果傳給下一個指令

### Code scheduling

Instruction reorder，把data hazard, conflict的instruction拆開，中間多插入一些後面的指令，後面指令先做，如果沒影響的話

### Branch prediction

Branch就算使用forwarding，還是難以避免有bubble，尤其在pipeline stage數目多時(課本只給5個)，那此時就會stall很多clock cycle。所以採用branch prediction先猜測下個instruction address，就不用stall。但猜錯的話也相對有penalty，要把現在執行的指令清掉(把stage register的值清空，這樣就不會read/write到register memory)，改成正確的那個，這樣結果就跟沒猜，等到結果出來再執行一樣。

![](/assets/images/notes/CA/3-11.jpg)

#### Static branch prediction

固定的猜法，不會因環境、狀況改變而猜不同值

#### Dynamic branch prediction

蒐集過去猜測狀況，來預測下次branch要怎麼猜

### Pipeline Register

雖然有做pipeline以及一些機制防止hazard，但還是有可能會有structure hazard，同時使用同個資源，例如：

```
add
lw
```

此時執行到最後的multiplexer(srcWB)，要決定是由add的值寫回register時，但此時lw因為比add晚執行ID，所以lw的op code送到control，control值被overwrite，把lw的signal傳給各個multiplexer，此時最後一個multiplexer(srcWB)，被overwrite成write register的input值是memroy address而不是ALU運算結果。

發生此問題的原因在於，後執行的指令把multiplexer改成符合自己的，導致先前指令可能原本multiplexer值被蓋掉。所以在每個stage要增加一個register，先把signal halt住，避免stage的information影響到其他stage，cache住的signal跟著instruction移動到下一個stage，也傳到下一個stage register halt住。