fsm p8009_180 {
  in  sync u8 p_in;
  out sync u8 p_out;
  void main() {
    if (p_in.valid) {
      if (p_in == 8'd0) {
        // Empty if statement
      }
      p_out.write(p_in);
    }
    fence;
  }
}
// @fec/golden {{{
//  module p8009_180(
//    input  wire       clk,
//    input  wire       rst,
//    input  wire [7:0] p_in,
//    input  wire       p_in__valid,
//    output reg  [7:0] p_out,
//    output reg        p_out__valid
//  );
//
//    always @(posedge clk) begin
//      if (rst) begin
//        p_out <= 8'd0;
//        p_out__valid <= 1'd0;
//      end else begin
//        if (p_in__valid) begin
//          p_out <= p_in;
//          p_out__valid <= 1'd1;
//        end else begin
//          p_out__valid <= 1'b0;
//        end
//      end
//    end
//
//  endmodule
// }}}
