/*
 
 
 
 */

module Core_top
  (
   input logic clk,
   input logic rstn
   );

endmodule // Core_top
