{
  "module_name": "igc_regs.h",
  "hash_id": "25c450bb21c435ce74db3c0778313e4fb24d1d9246e9473c9c6e5139decb44b6",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/intel/igc/igc_regs.h",
  "human_readable_source": " \n \n\n#ifndef _IGC_REGS_H_\n#define _IGC_REGS_H_\n\n \n#define IGC_CTRL\t\t0x00000   \n#define IGC_STATUS\t\t0x00008   \n#define IGC_EECD\t\t0x00010   \n#define IGC_CTRL_EXT\t\t0x00018   \n#define IGC_MDIC\t\t0x00020   \n#define IGC_CONNSW\t\t0x00034   \n#define IGC_VET\t\t\t0x00038   \n#define IGC_I225_PHPM\t\t0x00E14   \n#define IGC_GPHY_VERSION\t0x0001E   \n\n \n#define IGC_RXPBS\t\t0x02404   \n#define IGC_TXPBS\t\t0x03404   \n\n \n#define IGC_EERD\t\t0x12014   \n#define IGC_EEWR\t\t0x12018   \n\n \n#define IGC_FCAL\t\t0x00028   \n#define IGC_FCAH\t\t0x0002C   \n#define IGC_FCT\t\t\t0x00030   \n#define IGC_FCTTV\t\t0x00170   \n#define IGC_FCRTL\t\t0x02160   \n#define IGC_FCRTH\t\t0x02168   \n#define IGC_FCRTV\t\t0x02460   \n\n \n#define IGC_SW_FW_SYNC\t\t0x05B5C   \n#define IGC_SWSM\t\t0x05B50   \n#define IGC_FWSM\t\t0x05B54   \n\n \n#define IGC_FACTPS\t\t0x05B30\n\n \n#define IGC_EICR\t\t0x01580   \n#define IGC_EICS\t\t0x01520   \n#define IGC_EIMS\t\t0x01524   \n#define IGC_EIMC\t\t0x01528   \n#define IGC_EIAC\t\t0x0152C   \n#define IGC_EIAM\t\t0x01530   \n#define IGC_ICR\t\t\t0x01500   \n#define IGC_ICS\t\t\t0x01504   \n#define IGC_IMS\t\t\t0x01508   \n#define IGC_IMC\t\t\t0x0150C   \n#define IGC_IAM\t\t\t0x01510   \n \n#define IGC_EITR(_n)\t\t(0x01680 + (0x4 * (_n)))\n \n#define IGC_IVAR0\t\t0x01700\n#define IGC_IVAR_MISC\t\t0x01740   \n#define IGC_GPIE\t\t0x01514   \n\n \n#define IGC_MRQC\t\t0x05818  \n\n \n#define IGC_ETQF(_n)\t\t(0x05CB0 + (4 * (_n)))  \n#define IGC_FHFT(_n)\t\t(0x09000 + (256 * (_n)))  \n#define IGC_FHFT_EXT(_n)\t(0x09A00 + (256 * (_n)))  \n#define IGC_FHFTSL\t\t0x05804  \n\n \n#define IGC_ETQF_FILTER_ENABLE\tBIT(26)\n#define IGC_ETQF_QUEUE_ENABLE\tBIT(31)\n#define IGC_ETQF_QUEUE_SHIFT\t16\n#define IGC_ETQF_QUEUE_MASK\t0x00070000\n#define IGC_ETQF_ETYPE_MASK\t0x0000FFFF\n\n \n#define IGC_FHFT_LENGTH_MASK\tGENMASK(7, 0)\n#define IGC_FHFT_QUEUE_SHIFT\t8\n#define IGC_FHFT_QUEUE_MASK\tGENMASK(10, 8)\n#define IGC_FHFT_PRIO_SHIFT\t16\n#define IGC_FHFT_PRIO_MASK\tGENMASK(18, 16)\n#define IGC_FHFT_IMM_INT\tBIT(24)\n#define IGC_FHFT_DROP\t\tBIT(25)\n\n \n#define IGC_FHFTSL_FTSL_SHIFT\t0\n#define IGC_FHFTSL_FTSL_MASK\tGENMASK(1, 0)\n\n \n#define IGC_RETA(_i)\t\t(0x05C00 + ((_i) * 4))\n \n#define IGC_RSSRK(_i)\t\t(0x05C80 + ((_i) * 4))\n\n \n#define IGC_RCTL\t\t0x00100   \n#define IGC_SRRCTL(_n)\t\t(0x0C00C + ((_n) * 0x40))\n#define IGC_PSRTYPE(_i)\t\t(0x05480 + ((_i) * 4))\n#define IGC_RDBAL(_n)\t\t(0x0C000 + ((_n) * 0x40))\n#define IGC_RDBAH(_n)\t\t(0x0C004 + ((_n) * 0x40))\n#define IGC_RDLEN(_n)\t\t(0x0C008 + ((_n) * 0x40))\n#define IGC_RDH(_n)\t\t(0x0C010 + ((_n) * 0x40))\n#define IGC_RDT(_n)\t\t(0x0C018 + ((_n) * 0x40))\n#define IGC_RXDCTL(_n)\t\t(0x0C028 + ((_n) * 0x40))\n#define IGC_RQDPC(_n)\t\t(0x0C030 + ((_n) * 0x40))\n#define IGC_RXCSUM\t\t0x05000   \n#define IGC_RLPML\t\t0x05004   \n#define IGC_RFCTL\t\t0x05008   \n#define IGC_MTA\t\t\t0x05200   \n#define IGC_RA\t\t\t0x05400   \n#define IGC_UTA\t\t\t0x0A000   \n#define IGC_RAL(_n)\t\t(0x05400 + ((_n) * 0x08))\n#define IGC_RAH(_n)\t\t(0x05404 + ((_n) * 0x08))\n#define IGC_VLANPQF\t\t0x055B0   \n\n \n#define IGC_TCTL\t\t0x00400   \n#define IGC_TIPG\t\t0x00410   \n#define IGC_TDBAL(_n)\t\t(0x0E000 + ((_n) * 0x40))\n#define IGC_TDBAH(_n)\t\t(0x0E004 + ((_n) * 0x40))\n#define IGC_TDLEN(_n)\t\t(0x0E008 + ((_n) * 0x40))\n#define IGC_TDH(_n)\t\t(0x0E010 + ((_n) * 0x40))\n#define IGC_TDT(_n)\t\t(0x0E018 + ((_n) * 0x40))\n#define IGC_TXDCTL(_n)\t\t(0x0E028 + ((_n) * 0x40))\n\n \n#define IGC_MMDAC\t\t13  \n#define IGC_MMDAAD\t\t14  \n\n \n#define IGC_CRCERRS\t0x04000   \n#define IGC_ALGNERRC\t0x04004   \n#define IGC_RXERRC\t0x0400C   \n#define IGC_MPC\t\t0x04010   \n#define IGC_SCC\t\t0x04014   \n#define IGC_ECOL\t0x04018   \n#define IGC_MCC\t\t0x0401C   \n#define IGC_LATECOL\t0x04020   \n#define IGC_COLC\t0x04028   \n#define IGC_RERC\t0x0402C   \n#define IGC_DC\t\t0x04030   \n#define IGC_TNCRS\t0x04034   \n#define IGC_HTDPMC\t0x0403C   \n#define IGC_RLEC\t0x04040   \n#define IGC_XONRXC\t0x04048   \n#define IGC_XONTXC\t0x0404C   \n#define IGC_XOFFRXC\t0x04050   \n#define IGC_XOFFTXC\t0x04054   \n#define IGC_FCRUC\t0x04058   \n#define IGC_PRC64\t0x0405C   \n#define IGC_PRC127\t0x04060   \n#define IGC_PRC255\t0x04064   \n#define IGC_PRC511\t0x04068   \n#define IGC_PRC1023\t0x0406C   \n#define IGC_PRC1522\t0x04070   \n#define IGC_GPRC\t0x04074   \n#define IGC_BPRC\t0x04078   \n#define IGC_MPRC\t0x0407C   \n#define IGC_GPTC\t0x04080   \n#define IGC_GORCL\t0x04088   \n#define IGC_GORCH\t0x0408C   \n#define IGC_GOTCL\t0x04090   \n#define IGC_GOTCH\t0x04094   \n#define IGC_RNBC\t0x040A0   \n#define IGC_RUC\t\t0x040A4   \n#define IGC_RFC\t\t0x040A8   \n#define IGC_ROC\t\t0x040AC   \n#define IGC_RJC\t\t0x040B0   \n#define IGC_MGTPRC\t0x040B4   \n#define IGC_MGTPDC\t0x040B8   \n#define IGC_MGTPTC\t0x040BC   \n#define IGC_TORL\t0x040C0   \n#define IGC_TORH\t0x040C4   \n#define IGC_TOTL\t0x040C8   \n#define IGC_TOTH\t0x040CC   \n#define IGC_TPR\t\t0x040D0   \n#define IGC_TPT\t\t0x040D4   \n#define IGC_PTC64\t0x040D8   \n#define IGC_PTC127\t0x040DC   \n#define IGC_PTC255\t0x040E0   \n#define IGC_PTC511\t0x040E4   \n#define IGC_PTC1023\t0x040E8   \n#define IGC_PTC1522\t0x040EC   \n#define IGC_MPTC\t0x040F0   \n#define IGC_BPTC\t0x040F4   \n#define IGC_TSCTC\t0x040F8   \n#define IGC_IAC\t\t0x04100   \n#define IGC_RPTHC\t0x04104   \n#define IGC_TLPIC\t0x04148   \n#define IGC_RLPIC\t0x0414C   \n#define IGC_HGPTC\t0x04118   \n#define IGC_RXDMTC\t0x04120   \n#define IGC_HGORCL\t0x04128   \n#define IGC_HGORCH\t0x0412C   \n#define IGC_HGOTCL\t0x04130   \n#define IGC_HGOTCH\t0x04134   \n#define IGC_LENERRS\t0x04138   \n\n \n#define IGC_TSICR\t0x0B66C   \n#define IGC_TSIM\t0x0B674   \n#define IGC_TSAUXC\t0x0B640   \n#define IGC_TSYNCRXCTL\t0x0B620   \n#define IGC_TSYNCTXCTL\t0x0B614   \n#define IGC_TSYNCRXCFG\t0x05F50   \n#define IGC_TSSDP\t0x0003C   \n#define IGC_TRGTTIML0\t0x0B644  \n#define IGC_TRGTTIMH0\t0x0B648  \n#define IGC_TRGTTIML1\t0x0B64C  \n#define IGC_TRGTTIMH1\t0x0B650  \n#define IGC_FREQOUT0\t0x0B654  \n#define IGC_FREQOUT1\t0x0B658  \n#define IGC_AUXSTMPL0\t0x0B65C  \n#define IGC_AUXSTMPH0\t0x0B660  \n#define IGC_AUXSTMPL1\t0x0B664  \n#define IGC_AUXSTMPH1\t0x0B668  \n\n#define IGC_IMIR(_i)\t(0x05A80 + ((_i) * 4))   \n#define IGC_IMIREXT(_i)\t(0x05AA0 + ((_i) * 4))   \n\n#define IGC_FTQF(_n)\t(0x059E0 + (4 * (_n)))   \n\n \n#define IGC_TQAVCTRL\t\t0x3570\n#define IGC_TXQCTL(_n)\t\t(0x3344 + 0x4 * (_n))\n#define IGC_GTXOFFSET\t\t0x3310\n#define IGC_BASET_L\t\t0x3314\n#define IGC_BASET_H\t\t0x3318\n#define IGC_QBVCYCLET\t\t0x331C\n#define IGC_QBVCYCLET_S\t\t0x3320\n\n#define IGC_STQT(_n)\t\t(0x3324 + 0x4 * (_n))\n#define IGC_ENDQT(_n)\t\t(0x3334 + 0x4 * (_n))\n#define IGC_DTXMXPKTSZ\t\t0x355C\n\n#define IGC_TQAVCC(_n)\t\t(0x3004 + ((_n) * 0x40))\n#define IGC_TQAVHC(_n)\t\t(0x300C + ((_n) * 0x40))\n\n \n#define IGC_SYSTIML\t0x0B600   \n#define IGC_SYSTIMH\t0x0B604   \n#define IGC_SYSTIMR\t0x0B6F8   \n#define IGC_TIMINCA\t0x0B608   \n\n \n#define IGC_TXSTMPL_0\t\t0x0B618\n#define IGC_TXSTMPL_1\t\t0x0B698\n#define IGC_TXSTMPL_2\t\t0x0B6B8\n#define IGC_TXSTMPL_3\t\t0x0B6D8\n\n \n#define IGC_TXSTMPH_0\t\t0x0B61C\n#define IGC_TXSTMPH_1\t\t0x0B69C\n#define IGC_TXSTMPH_2\t\t0x0B6BC\n#define IGC_TXSTMPH_3\t\t0x0B6DC\n\n#define IGC_TXSTMPL\t0x0B618   \n#define IGC_TXSTMPH\t0x0B61C   \n\n#define IGC_TIMADJ\t0x0B60C   \n\n \n#define IGC_PTM_CTRL\t\t0x12540   \n#define IGC_PTM_STAT\t\t0x12544   \n#define IGC_PTM_CYCLE_CTRL\t0x1254C   \n\n \n#define IGC_PTM_T1_TIM0_L\t0x12558   \n#define IGC_PTM_T1_TIM0_H\t0x1255C   \n\n#define IGC_PTM_CURR_T2_L\t0x1258C   \n#define IGC_PTM_CURR_T2_H\t0x12590   \n#define IGC_PTM_PREV_T2_L\t0x12584   \n#define IGC_PTM_PREV_T2_H\t0x12588   \n#define IGC_PTM_PREV_T4M1\t0x12578   \n#define IGC_PTM_CURR_T4M1\t0x1257C   \n#define IGC_PTM_PREV_T3M2\t0x12580   \n#define IGC_PTM_TDELAY\t\t0x12594   \n\n#define IGC_PCIE_DIG_DELAY\t0x12550   \n#define IGC_PCIE_PHY_DELAY\t0x12554   \n\n \n#define IGC_MANC\t0x05820   \n\n \n#define IGC_SRWR\t0x12018\n\n \n#define IGC_WUC\t\t0x05800   \n#define IGC_WUFC\t0x05808   \n#define IGC_WUS\t\t0x05810   \n#define IGC_WUPL\t0x05900   \n#define IGC_WUFC_EXT\t0x0580C   \n\n \n#define IGC_WUPM_REG(_i)\t(0x05A00 + ((_i) * 4))\n\n \n#define IGC_EEER\t0x0E30  \n#define IGC_IPCNFG\t0x0E38  \n#define IGC_EEE_SU\t0x0E34  \n\n \n#define IGC_LTRC\t0x01A0  \n#define IGC_LTRMINV\t0x5BB0  \n#define IGC_LTRMAXV\t0x5BB4  \n\n \nstruct igc_hw;\nu32 igc_rd32(struct igc_hw *hw, u32 reg);\n\n \n#define wr32(reg, val) \\\ndo { \\\n\tu8 __iomem *hw_addr = READ_ONCE((hw)->hw_addr); \\\n\tif (!IGC_REMOVED(hw_addr)) \\\n\t\twritel((val), &hw_addr[(reg)]); \\\n} while (0)\n\n#define rd32(reg) (igc_rd32(hw, reg))\n\n#define wrfl() ((void)rd32(IGC_STATUS))\n\n#define array_wr32(reg, offset, value) \\\n\twr32((reg) + ((offset) << 2), (value))\n\n#define array_rd32(reg, offset) (igc_rd32(hw, (reg) + ((offset) << 2)))\n\n#define IGC_REMOVED(h) unlikely(!(h))\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}