
Slave1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  000009bc  00000a50  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000009bc  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000a  00800102  00800102  00000a52  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000a52  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000a84  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000138  00000000  00000000  00000ac4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00001409  00000000  00000000  00000bfc  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000b51  00000000  00000000  00002005  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000c67  00000000  00000000  00002b56  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000023c  00000000  00000000  000037c0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000073a  00000000  00000000  000039fc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000005b5  00000000  00000000  00004136  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000d8  00000000  00000000  000046eb  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   8:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
   c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  10:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  14:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  18:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  1c:	0c 94 d2 02 	jmp	0x5a4	; 0x5a4 <__vector_7>
  20:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  24:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  28:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  2c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  30:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  34:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  38:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  3c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  40:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  44:	0c 94 c3 02 	jmp	0x586	; 0x586 <__vector_17>
  48:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  4c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  50:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  54:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  58:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  5c:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  60:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  64:	0c 94 58 00 	jmp	0xb0	; 0xb0 <__bad_interrupt>
  68:	53 03       	mulsu	r21, r19
  6a:	5a 03       	fmul	r21, r18
  6c:	61 03       	mulsu	r22, r17
  6e:	6b 03       	fmul	r22, r19
  70:	75 03       	mulsu	r23, r21
  72:	7f 03       	fmul	r23, r23
  74:	89 03       	fmulsu	r16, r17

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_copy_data>:
  82:	11 e0       	ldi	r17, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	ec eb       	ldi	r30, 0xBC	; 188
  8a:	f9 e0       	ldi	r31, 0x09	; 9
  8c:	02 c0       	rjmp	.+4      	; 0x92 <__do_copy_data+0x10>
  8e:	05 90       	lpm	r0, Z+
  90:	0d 92       	st	X+, r0
  92:	a2 30       	cpi	r26, 0x02	; 2
  94:	b1 07       	cpc	r27, r17
  96:	d9 f7       	brne	.-10     	; 0x8e <__do_copy_data+0xc>

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a2 e0       	ldi	r26, 0x02	; 2
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	ac 30       	cpi	r26, 0x0C	; 12
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	0e 94 d7 01 	call	0x3ae	; 0x3ae <main>
  ac:	0c 94 dc 04 	jmp	0x9b8	; 0x9b8 <_exit>

000000b0 <__bad_interrupt>:
  b0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b4 <Escribir_Reg>:


#define ADDR_WRITE  ((DIRECCION_SENSOR << 1) | 0)
#define ADDR_READ   ((DIRECCION_SENSOR << 1) | 1)

void Escribir_Reg(uint8_t reg, uint8_t valor) {
  b4:	cf 93       	push	r28
  b6:	df 93       	push	r29
  b8:	d8 2f       	mov	r29, r24
  ba:	c6 2f       	mov	r28, r22
	I2C_Master_Start();
  bc:	0e 94 4f 01 	call	0x29e	; 0x29e <I2C_Master_Start>
	I2C_Master_Write(ADDR_WRITE);
  c0:	82 e5       	ldi	r24, 0x52	; 82
  c2:	0e 94 75 01 	call	0x2ea	; 0x2ea <I2C_Master_Write>
	I2C_Master_Write(COMANDO_BIT | reg);
  c6:	8d 2f       	mov	r24, r29
  c8:	80 68       	ori	r24, 0x80	; 128
  ca:	0e 94 75 01 	call	0x2ea	; 0x2ea <I2C_Master_Write>
	I2C_Master_Write(valor);
  ce:	8c 2f       	mov	r24, r28
  d0:	0e 94 75 01 	call	0x2ea	; 0x2ea <I2C_Master_Write>
	I2C_Master_Stop();
  d4:	0e 94 6d 01 	call	0x2da	; 0x2da <I2C_Master_Stop>
}
  d8:	df 91       	pop	r29
  da:	cf 91       	pop	r28
  dc:	08 95       	ret

000000de <Iniciar_Sensor>:

void Iniciar_Sensor(tiempo_t t, ganancia_t g) {
  de:	cf 93       	push	r28
  e0:	df 93       	push	r29
  e2:	d8 2f       	mov	r29, r24
  e4:	c6 2f       	mov	r28, r22

	Escribir_Reg(REG_ENABLE, CMD_ENCENDER);
  e6:	61 e0       	ldi	r22, 0x01	; 1
  e8:	80 e0       	ldi	r24, 0x00	; 0
  ea:	0e 94 5a 00 	call	0xb4	; 0xb4 <Escribir_Reg>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  ee:	8f ed       	ldi	r24, 0xDF	; 223
  f0:	9e e2       	ldi	r25, 0x2E	; 46
  f2:	01 97       	sbiw	r24, 0x01	; 1
  f4:	f1 f7       	brne	.-4      	; 0xf2 <Iniciar_Sensor+0x14>
  f6:	00 c0       	rjmp	.+0      	; 0xf8 <Iniciar_Sensor+0x1a>
  f8:	00 00       	nop
	_delay_ms(3);
	

	Escribir_Reg(REG_ENABLE, CMD_ENCENDER | CMD_ACTIVAR_ADC);
  fa:	63 e0       	ldi	r22, 0x03	; 3
  fc:	80 e0       	ldi	r24, 0x00	; 0
  fe:	0e 94 5a 00 	call	0xb4	; 0xb4 <Escribir_Reg>
	

	Escribir_Reg(REG_TIEMPO, t);
 102:	6d 2f       	mov	r22, r29
 104:	81 e0       	ldi	r24, 0x01	; 1
 106:	0e 94 5a 00 	call	0xb4	; 0xb4 <Escribir_Reg>
	Escribir_Reg(REG_CONTROL, g);
 10a:	6c 2f       	mov	r22, r28
 10c:	8f e0       	ldi	r24, 0x0F	; 15
 10e:	0e 94 5a 00 	call	0xb4	; 0xb4 <Escribir_Reg>
}
 112:	df 91       	pop	r29
 114:	cf 91       	pop	r28
 116:	08 95       	ret

00000118 <Leer_Sensor>:


void Leer_Sensor(DatosColor *d) {
 118:	0f 93       	push	r16
 11a:	1f 93       	push	r17
 11c:	cf 93       	push	r28
 11e:	df 93       	push	r29
 120:	00 d0       	rcall	.+0      	; 0x122 <Leer_Sensor+0xa>
 122:	cd b7       	in	r28, 0x3d	; 61
 124:	de b7       	in	r29, 0x3e	; 62
 126:	8c 01       	movw	r16, r24
	uint8_t bajo, alto;

	I2C_Master_Start();
 128:	0e 94 4f 01 	call	0x29e	; 0x29e <I2C_Master_Start>
	I2C_Master_Write(ADDR_WRITE);
 12c:	82 e5       	ldi	r24, 0x52	; 82
 12e:	0e 94 75 01 	call	0x2ea	; 0x2ea <I2C_Master_Write>
	I2C_Master_Write(COMANDO_BIT | REG_DATOS); 
 132:	84 e9       	ldi	r24, 0x94	; 148
 134:	0e 94 75 01 	call	0x2ea	; 0x2ea <I2C_Master_Write>
	
	I2C_Master_RepeatedStart();
 138:	0e 94 5e 01 	call	0x2bc	; 0x2bc <I2C_Master_RepeatedStart>
	I2C_Master_Write(ADDR_READ);
 13c:	83 e5       	ldi	r24, 0x53	; 83
 13e:	0e 94 75 01 	call	0x2ea	; 0x2ea <I2C_Master_Write>

	I2C_Master_Read(&bajo, 1);
 142:	61 e0       	ldi	r22, 0x01	; 1
 144:	ce 01       	movw	r24, r28
 146:	01 96       	adiw	r24, 0x01	; 1
 148:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	I2C_Master_Read(&alto, 1);
 14c:	61 e0       	ldi	r22, 0x01	; 1
 14e:	ce 01       	movw	r24, r28
 150:	02 96       	adiw	r24, 0x02	; 2
 152:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	d->c = (uint16_t)(alto << 8) | bajo;
 156:	80 e0       	ldi	r24, 0x00	; 0
 158:	9a 81       	ldd	r25, Y+2	; 0x02
 15a:	29 81       	ldd	r18, Y+1	; 0x01
 15c:	82 2b       	or	r24, r18
 15e:	f8 01       	movw	r30, r16
 160:	97 83       	std	Z+7, r25	; 0x07
 162:	86 83       	std	Z+6, r24	; 0x06

	//LEER ROJO
	I2C_Master_Read(&bajo, 1);
 164:	61 e0       	ldi	r22, 0x01	; 1
 166:	ce 01       	movw	r24, r28
 168:	01 96       	adiw	r24, 0x01	; 1
 16a:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	I2C_Master_Read(&alto, 1);
 16e:	61 e0       	ldi	r22, 0x01	; 1
 170:	ce 01       	movw	r24, r28
 172:	02 96       	adiw	r24, 0x02	; 2
 174:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	d->r = (uint16_t)(alto << 8) | bajo;
 178:	80 e0       	ldi	r24, 0x00	; 0
 17a:	9a 81       	ldd	r25, Y+2	; 0x02
 17c:	29 81       	ldd	r18, Y+1	; 0x01
 17e:	82 2b       	or	r24, r18
 180:	f8 01       	movw	r30, r16
 182:	91 83       	std	Z+1, r25	; 0x01
 184:	80 83       	st	Z, r24

	//LEER VERDE
	I2C_Master_Read(&bajo, 1);
 186:	61 e0       	ldi	r22, 0x01	; 1
 188:	ce 01       	movw	r24, r28
 18a:	01 96       	adiw	r24, 0x01	; 1
 18c:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	I2C_Master_Read(&alto, 1);
 190:	61 e0       	ldi	r22, 0x01	; 1
 192:	ce 01       	movw	r24, r28
 194:	02 96       	adiw	r24, 0x02	; 2
 196:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	d->g = (uint16_t)(alto << 8) | bajo;
 19a:	80 e0       	ldi	r24, 0x00	; 0
 19c:	9a 81       	ldd	r25, Y+2	; 0x02
 19e:	29 81       	ldd	r18, Y+1	; 0x01
 1a0:	82 2b       	or	r24, r18
 1a2:	f8 01       	movw	r30, r16
 1a4:	93 83       	std	Z+3, r25	; 0x03
 1a6:	82 83       	std	Z+2, r24	; 0x02

	//LEER AZUL
	I2C_Master_Read(&bajo, 1);
 1a8:	61 e0       	ldi	r22, 0x01	; 1
 1aa:	ce 01       	movw	r24, r28
 1ac:	01 96       	adiw	r24, 0x01	; 1
 1ae:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	I2C_Master_Read(&alto, 0);
 1b2:	60 e0       	ldi	r22, 0x00	; 0
 1b4:	ce 01       	movw	r24, r28
 1b6:	02 96       	adiw	r24, 0x02	; 2
 1b8:	0e 94 89 01 	call	0x312	; 0x312 <I2C_Master_Read>
	d->b = (uint16_t)(alto << 8) | bajo;
 1bc:	80 e0       	ldi	r24, 0x00	; 0
 1be:	9a 81       	ldd	r25, Y+2	; 0x02
 1c0:	29 81       	ldd	r18, Y+1	; 0x01
 1c2:	82 2b       	or	r24, r18
 1c4:	f8 01       	movw	r30, r16
 1c6:	95 83       	std	Z+5, r25	; 0x05
 1c8:	84 83       	std	Z+4, r24	; 0x04

	I2C_Master_Stop();
 1ca:	0e 94 6d 01 	call	0x2da	; 0x2da <I2C_Master_Stop>
 1ce:	0f 90       	pop	r0
 1d0:	0f 90       	pop	r0
 1d2:	df 91       	pop	r29
 1d4:	cf 91       	pop	r28
 1d6:	1f 91       	pop	r17
 1d8:	0f 91       	pop	r16
 1da:	08 95       	ret

000001dc <I2C_Master_Init>:


#include "I2C_LIB.h"


void I2C_Master_Init(unsigned long SCL_Clock, uint8_t Prescaler){
 1dc:	0f 93       	push	r16
 1de:	1f 93       	push	r17
 1e0:	cf 93       	push	r28
 1e2:	8b 01       	movw	r16, r22
 1e4:	9c 01       	movw	r18, r24
 1e6:	c4 2f       	mov	r28, r20

	DDRC &= ~((1<<DDC4)|(1<<DDC5));
 1e8:	87 b1       	in	r24, 0x07	; 7
 1ea:	8f 7c       	andi	r24, 0xCF	; 207
 1ec:	87 b9       	out	0x07, r24	; 7
	

	TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
 1ee:	e9 eb       	ldi	r30, 0xB9	; 185
 1f0:	f0 e0       	ldi	r31, 0x00	; 0
 1f2:	80 81       	ld	r24, Z
 1f4:	8c 7f       	andi	r24, 0xFC	; 252
 1f6:	80 83       	st	Z, r24
	
	switch(Prescaler){
 1f8:	44 30       	cpi	r20, 0x04	; 4
 1fa:	79 f0       	breq	.+30     	; 0x21a <I2C_Master_Init+0x3e>
 1fc:	18 f4       	brcc	.+6      	; 0x204 <I2C_Master_Init+0x28>
 1fe:	41 30       	cpi	r20, 0x01	; 1
 200:	31 f0       	breq	.+12     	; 0x20e <I2C_Master_Init+0x32>
 202:	23 c0       	rjmp	.+70     	; 0x24a <I2C_Master_Init+0x6e>
 204:	40 31       	cpi	r20, 0x10	; 16
 206:	91 f0       	breq	.+36     	; 0x22c <I2C_Master_Init+0x50>
 208:	40 34       	cpi	r20, 0x40	; 64
 20a:	c9 f0       	breq	.+50     	; 0x23e <I2C_Master_Init+0x62>
 20c:	1e c0       	rjmp	.+60     	; 0x24a <I2C_Master_Init+0x6e>
		case 1:
		
		TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
 20e:	e9 eb       	ldi	r30, 0xB9	; 185
 210:	f0 e0       	ldi	r31, 0x00	; 0
 212:	80 81       	ld	r24, Z
 214:	8c 7f       	andi	r24, 0xFC	; 252
 216:	80 83       	st	Z, r24
		break;
 218:	1e c0       	rjmp	.+60     	; 0x256 <I2C_Master_Init+0x7a>
		case 4:
		TWSR &= ~(1<<TWPS1);
 21a:	e9 eb       	ldi	r30, 0xB9	; 185
 21c:	f0 e0       	ldi	r31, 0x00	; 0
 21e:	80 81       	ld	r24, Z
 220:	8d 7f       	andi	r24, 0xFD	; 253
 222:	80 83       	st	Z, r24
		TWSR |= (1<<TWPS0);
 224:	80 81       	ld	r24, Z
 226:	81 60       	ori	r24, 0x01	; 1
 228:	80 83       	st	Z, r24
		break;
 22a:	15 c0       	rjmp	.+42     	; 0x256 <I2C_Master_Init+0x7a>
		case 16:
		TWSR &= ~(1<<TWPS0);
 22c:	e9 eb       	ldi	r30, 0xB9	; 185
 22e:	f0 e0       	ldi	r31, 0x00	; 0
 230:	80 81       	ld	r24, Z
 232:	8e 7f       	andi	r24, 0xFE	; 254
 234:	80 83       	st	Z, r24
		TWSR |= (1<<TWPS1);
 236:	80 81       	ld	r24, Z
 238:	82 60       	ori	r24, 0x02	; 2
 23a:	80 83       	st	Z, r24
		break;
 23c:	0c c0       	rjmp	.+24     	; 0x256 <I2C_Master_Init+0x7a>
		case 64:
		TWSR |= (1<<TWPS1)|(1<<TWPS0);
 23e:	e9 eb       	ldi	r30, 0xB9	; 185
 240:	f0 e0       	ldi	r31, 0x00	; 0
 242:	80 81       	ld	r24, Z
 244:	83 60       	ori	r24, 0x03	; 3
 246:	80 83       	st	Z, r24
		break;
 248:	06 c0       	rjmp	.+12     	; 0x256 <I2C_Master_Init+0x7a>
		default:
		TWSR &= ~((1<<TWPS1)|(1<<TWPS0));
 24a:	e9 eb       	ldi	r30, 0xB9	; 185
 24c:	f0 e0       	ldi	r31, 0x00	; 0
 24e:	80 81       	ld	r24, Z
 250:	8c 7f       	andi	r24, 0xFC	; 252
 252:	80 83       	st	Z, r24
		Prescaler = 1;
 254:	c1 e0       	ldi	r28, 0x01	; 1
		break;
	}
	

	TWBR = ((F_CPU/SCL_Clock)-16)/(2*Prescaler);
 256:	60 e0       	ldi	r22, 0x00	; 0
 258:	74 e2       	ldi	r23, 0x24	; 36
 25a:	84 ef       	ldi	r24, 0xF4	; 244
 25c:	90 e0       	ldi	r25, 0x00	; 0
 25e:	a9 01       	movw	r20, r18
 260:	98 01       	movw	r18, r16
 262:	0e 94 b4 04 	call	0x968	; 0x968 <__udivmodsi4>
 266:	ca 01       	movw	r24, r20
 268:	b9 01       	movw	r22, r18
 26a:	60 51       	subi	r22, 0x10	; 16
 26c:	71 09       	sbc	r23, r1
 26e:	81 09       	sbc	r24, r1
 270:	91 09       	sbc	r25, r1
 272:	4c 2f       	mov	r20, r28
 274:	50 e0       	ldi	r21, 0x00	; 0
 276:	9a 01       	movw	r18, r20
 278:	22 0f       	add	r18, r18
 27a:	33 1f       	adc	r19, r19
 27c:	03 2e       	mov	r0, r19
 27e:	00 0c       	add	r0, r0
 280:	44 0b       	sbc	r20, r20
 282:	55 0b       	sbc	r21, r21
 284:	0e 94 b4 04 	call	0x968	; 0x968 <__udivmodsi4>
 288:	20 93 b8 00 	sts	0x00B8, r18	; 0x8000b8 <__TEXT_REGION_LENGTH__+0x7f80b8>

	TWCR |= (1<<TWEN);
 28c:	ec eb       	ldi	r30, 0xBC	; 188
 28e:	f0 e0       	ldi	r31, 0x00	; 0
 290:	80 81       	ld	r24, Z
 292:	84 60       	ori	r24, 0x04	; 4
 294:	80 83       	st	Z, r24
}
 296:	cf 91       	pop	r28
 298:	1f 91       	pop	r17
 29a:	0f 91       	pop	r16
 29c:	08 95       	ret

0000029e <I2C_Master_Start>:

uint8_t I2C_Master_Start(void){

	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN);
 29e:	84 ea       	ldi	r24, 0xA4	; 164
 2a0:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	

	while (!(TWCR & (1<<TWINT)));
 2a4:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2a8:	88 23       	and	r24, r24
 2aa:	e4 f7       	brge	.-8      	; 0x2a4 <I2C_Master_Start+0x6>
	
	return ((TWSR & 0xF8) == 0x08);
 2ac:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 2b0:	98 7f       	andi	r25, 0xF8	; 248
 2b2:	81 e0       	ldi	r24, 0x01	; 1
 2b4:	98 30       	cpi	r25, 0x08	; 8
 2b6:	09 f0       	breq	.+2      	; 0x2ba <I2C_Master_Start+0x1c>
 2b8:	80 e0       	ldi	r24, 0x00	; 0
}
 2ba:	08 95       	ret

000002bc <I2C_Master_RepeatedStart>:

uint8_t I2C_Master_RepeatedStart(void){

	TWCR = (1<<TWINT)|(1<<TWSTA)|(1<<TWEN);
 2bc:	84 ea       	ldi	r24, 0xA4	; 164
 2be:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	while (!(TWCR & (1<<TWINT)));
 2c2:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2c6:	88 23       	and	r24, r24
 2c8:	e4 f7       	brge	.-8      	; 0x2c2 <I2C_Master_RepeatedStart+0x6>

	return ((TWSR & 0xF8) == 0x10);
 2ca:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 2ce:	98 7f       	andi	r25, 0xF8	; 248
 2d0:	81 e0       	ldi	r24, 0x01	; 1
 2d2:	90 31       	cpi	r25, 0x10	; 16
 2d4:	09 f0       	breq	.+2      	; 0x2d8 <I2C_Master_RepeatedStart+0x1c>
 2d6:	80 e0       	ldi	r24, 0x00	; 0
}
 2d8:	08 95       	ret

000002da <I2C_Master_Stop>:

void I2C_Master_Stop(void){
	TWCR = (1<<TWEN)|(1<<TWINT)|(1<<TWSTO);
 2da:	84 e9       	ldi	r24, 0x94	; 148
 2dc:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	while(TWCR & (1<<TWSTO));
 2e0:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2e4:	84 fd       	sbrc	r24, 4
 2e6:	fc cf       	rjmp	.-8      	; 0x2e0 <I2C_Master_Stop+0x6>
}
 2e8:	08 95       	ret

000002ea <I2C_Master_Write>:

uint8_t I2C_Master_Write(uint8_t dato){
	uint8_t estado;
	
	TWDR = dato;
 2ea:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
	TWCR = (1<<TWEN)|(1<<TWINT);
 2ee:	84 e8       	ldi	r24, 0x84	; 132
 2f0:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	
	while (!(TWCR & (1<<TWINT)));
 2f4:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 2f8:	88 23       	and	r24, r24
 2fa:	e4 f7       	brge	.-8      	; 0x2f4 <I2C_Master_Write+0xa>
	
	estado = TWSR & 0xF8;
 2fc:	80 91 b9 00 	lds	r24, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 300:	88 7f       	andi	r24, 0xF8	; 248
	

	if (estado == 0x18 || estado == 0x28) {
 302:	88 31       	cpi	r24, 0x18	; 24
 304:	21 f0       	breq	.+8      	; 0x30e <I2C_Master_Write+0x24>
 306:	88 32       	cpi	r24, 0x28	; 40
 308:	19 f4       	brne	.+6      	; 0x310 <I2C_Master_Write+0x26>
		return 1;
 30a:	81 e0       	ldi	r24, 0x01	; 1
 30c:	08 95       	ret
 30e:	81 e0       	ldi	r24, 0x01	; 1
		} else {
		return estado;
	}
}
 310:	08 95       	ret

00000312 <I2C_Master_Read>:


uint8_t I2C_Master_Read(uint8_t *buffer, uint8_t ack){
 312:	fc 01       	movw	r30, r24
	uint8_t estado;
	
	if (ack) {
 314:	66 23       	and	r22, r22
 316:	21 f0       	breq	.+8      	; 0x320 <I2C_Master_Read+0xe>

		TWCR = (1<<TWINT)|(1<<TWEN)|(1<<TWEA);
 318:	84 ec       	ldi	r24, 0xC4	; 196
 31a:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 31e:	03 c0       	rjmp	.+6      	; 0x326 <I2C_Master_Read+0x14>
		} else {

		TWCR = (1<<TWINT)|(1<<TWEN);
 320:	84 e8       	ldi	r24, 0x84	; 132
 322:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
	}
	
	while (!(TWCR & (1<<TWINT)));
 326:	90 91 bc 00 	lds	r25, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f80bc>
 32a:	99 23       	and	r25, r25
 32c:	e4 f7       	brge	.-8      	; 0x326 <I2C_Master_Read+0x14>
	
	estado = TWSR & 0xF8;
 32e:	90 91 b9 00 	lds	r25, 0x00B9	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f80b9>
 332:	98 7f       	andi	r25, 0xF8	; 248
	

	if (ack && estado != 0x50)
 334:	66 23       	and	r22, r22
 336:	11 f0       	breq	.+4      	; 0x33c <I2C_Master_Read+0x2a>
 338:	90 35       	cpi	r25, 0x50	; 80
 33a:	49 f4       	brne	.+18     	; 0x34e <I2C_Master_Read+0x3c>
	return 0;
	if (!ack && estado != 0x58)
 33c:	61 11       	cpse	r22, r1
 33e:	02 c0       	rjmp	.+4      	; 0x344 <I2C_Master_Read+0x32>
 340:	98 35       	cpi	r25, 0x58	; 88
 342:	39 f4       	brne	.+14     	; 0x352 <I2C_Master_Read+0x40>
	return 0;
	
	*buffer = TWDR;
 344:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f80bb>
 348:	80 83       	st	Z, r24
	return 1;
 34a:	81 e0       	ldi	r24, 0x01	; 1
 34c:	08 95       	ret
	
	estado = TWSR & 0xF8;
	

	if (ack && estado != 0x50)
	return 0;
 34e:	80 e0       	ldi	r24, 0x00	; 0
 350:	08 95       	ret
	if (!ack && estado != 0x58)
	return 0;
 352:	80 e0       	ldi	r24, 0x00	; 0
	
	*buffer = TWDR;
	return 1;
}
 354:	08 95       	ret

00000356 <setup>:
char ultimo_color = '0';

DatosColor c;

void setup(){
	DDRD |= (1 << PIN_ROJO) | (1 << PIN_AZUL) | (1 << PIN_DEBUG) | (1 << DIR_STEPPER);
 356:	8a b1       	in	r24, 0x0a	; 10
 358:	84 6b       	ori	r24, 0xB4	; 180
 35a:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~((1 << PIN_ROJO) | (1 << PIN_AZUL) | (1 << PIN_DEBUG));
 35c:	8b b1       	in	r24, 0x0b	; 11
 35e:	8b 7c       	andi	r24, 0xCB	; 203
 360:	8b b9       	out	0x0b, r24	; 11
	
	DDRB |= (1 << PORTB0);
 362:	84 b1       	in	r24, 0x04	; 4
 364:	81 60       	ori	r24, 0x01	; 1
 366:	84 b9       	out	0x04, r24	; 4
	
	SPI_INIT(SPI_SLAVE, DATA_MSB, CLOCK_LOW, FIRST_EDGE);
 368:	20 e0       	ldi	r18, 0x00	; 0
 36a:	40 e0       	ldi	r20, 0x00	; 0
 36c:	60 e0       	ldi	r22, 0x00	; 0
 36e:	80 e4       	ldi	r24, 0x40	; 64
 370:	0e 94 24 03 	call	0x648	; 0x648 <SPI_INIT>
	SPCR |= (1 << SPIE);
 374:	8c b5       	in	r24, 0x2c	; 44
 376:	80 68       	ori	r24, 0x80	; 128
 378:	8c bd       	out	0x2c, r24	; 44
	
	I2C_Master_Init(100000, 1);
 37a:	41 e0       	ldi	r20, 0x01	; 1
 37c:	60 ea       	ldi	r22, 0xA0	; 160
 37e:	76 e8       	ldi	r23, 0x86	; 134
 380:	81 e0       	ldi	r24, 0x01	; 1
 382:	90 e0       	ldi	r25, 0x00	; 0
 384:	0e 94 ee 00 	call	0x1dc	; 0x1dc <I2C_Master_Init>
	Iniciar_Sensor(TIEMPO_50MS, GANANCIA_4X);
 388:	61 e0       	ldi	r22, 0x01	; 1
 38a:	8b ee       	ldi	r24, 0xEB	; 235
 38c:	0e 94 6f 00 	call	0xde	; 0xde <Iniciar_Sensor>
	
	PWM1_Init();
 390:	0e 94 00 03 	call	0x600	; 0x600 <PWM1_Init>
	PWM2_Init();
 394:	0e 94 15 03 	call	0x62a	; 0x62a <PWM2_Init>
	
	update_DutyCycle1(1000);
 398:	88 ee       	ldi	r24, 0xE8	; 232
 39a:	93 e0       	ldi	r25, 0x03	; 3
 39c:	0e 94 10 03 	call	0x620	; 0x620 <update_DutyCycle1>
	TIMSK2 &= ~(1 << OCIE2A);
 3a0:	e0 e7       	ldi	r30, 0x70	; 112
 3a2:	f0 e0       	ldi	r31, 0x00	; 0
 3a4:	80 81       	ld	r24, Z
 3a6:	8d 7f       	andi	r24, 0xFD	; 253
 3a8:	80 83       	st	Z, r24
	
	sei();
 3aa:	78 94       	sei
 3ac:	08 95       	ret

000003ae <main>:
}

int main(void) {
	setup();
 3ae:	0e 94 ab 01 	call	0x356	; 0x356 <setup>
	while (1) {
		Leer_Sensor(&c);
 3b2:	84 e0       	ldi	r24, 0x04	; 4
 3b4:	91 e0       	ldi	r25, 0x01	; 1
 3b6:	0e 94 8c 00 	call	0x118	; 0x118 <Leer_Sensor>

		PORTD ^= (1 << PIN_DEBUG);
 3ba:	9b b1       	in	r25, 0x0b	; 11
 3bc:	80 e2       	ldi	r24, 0x20	; 32
 3be:	89 27       	eor	r24, r25
 3c0:	8b b9       	out	0x0b, r24	; 11
		
		
		if (c.c > 30) {
 3c2:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <c+0x6>
 3c6:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <c+0x7>
 3ca:	4f 97       	sbiw	r24, 0x1f	; 31
 3cc:	08 f4       	brcc	.+2      	; 0x3d0 <main+0x22>
 3ce:	cb c0       	rjmp	.+406    	; 0x566 <__EEPROM_REGION_LENGTH__+0x166>
			
			// 1. ES AZUL
			if ( ((uint32_t)c.b * 3 > (c.r + c.g) * 1.2) && (c.b > 50) ) {
 3d0:	04 e0       	ldi	r16, 0x04	; 4
 3d2:	11 e0       	ldi	r17, 0x01	; 1
 3d4:	f8 01       	movw	r30, r16
 3d6:	c4 81       	ldd	r28, Z+4	; 0x04
 3d8:	d5 81       	ldd	r29, Z+5	; 0x05
 3da:	ce 01       	movw	r24, r28
 3dc:	a0 e0       	ldi	r26, 0x00	; 0
 3de:	b0 e0       	ldi	r27, 0x00	; 0
 3e0:	ac 01       	movw	r20, r24
 3e2:	bd 01       	movw	r22, r26
 3e4:	44 0f       	add	r20, r20
 3e6:	55 1f       	adc	r21, r21
 3e8:	66 1f       	adc	r22, r22
 3ea:	77 1f       	adc	r23, r23
 3ec:	6a 01       	movw	r12, r20
 3ee:	7b 01       	movw	r14, r22
 3f0:	c8 0e       	add	r12, r24
 3f2:	d9 1e       	adc	r13, r25
 3f4:	ea 1e       	adc	r14, r26
 3f6:	fb 1e       	adc	r15, r27
 3f8:	c7 01       	movw	r24, r14
 3fa:	b6 01       	movw	r22, r12
 3fc:	0e 94 90 03 	call	0x720	; 0x720 <__floatunsisf>
 400:	4b 01       	movw	r8, r22
 402:	5c 01       	movw	r10, r24
 404:	f8 01       	movw	r30, r16
 406:	e0 80       	ld	r14, Z
 408:	f1 80       	ldd	r15, Z+1	; 0x01
 40a:	02 81       	ldd	r16, Z+2	; 0x02
 40c:	13 81       	ldd	r17, Z+3	; 0x03
 40e:	b7 01       	movw	r22, r14
 410:	60 0f       	add	r22, r16
 412:	71 1f       	adc	r23, r17
 414:	80 e0       	ldi	r24, 0x00	; 0
 416:	90 e0       	ldi	r25, 0x00	; 0
 418:	0e 94 90 03 	call	0x720	; 0x720 <__floatunsisf>
 41c:	2a e9       	ldi	r18, 0x9A	; 154
 41e:	39 e9       	ldi	r19, 0x99	; 153
 420:	49 e9       	ldi	r20, 0x99	; 153
 422:	5f e3       	ldi	r21, 0x3F	; 63
 424:	0e 94 d2 03 	call	0x7a4	; 0x7a4 <__mulsf3>
 428:	9b 01       	movw	r18, r22
 42a:	ac 01       	movw	r20, r24
 42c:	c5 01       	movw	r24, r10
 42e:	b4 01       	movw	r22, r8
 430:	0e 94 cd 03 	call	0x79a	; 0x79a <__gesf2>
 434:	18 16       	cp	r1, r24
 436:	7c f5       	brge	.+94     	; 0x496 <__EEPROM_REGION_LENGTH__+0x96>
 438:	c3 33       	cpi	r28, 0x33	; 51
 43a:	d1 05       	cpc	r29, r1
 43c:	60 f1       	brcs	.+88     	; 0x496 <__EEPROM_REGION_LENGTH__+0x96>
				COLOR_DETECTADO = '1';
 43e:	81 e3       	ldi	r24, 0x31	; 49
 440:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <COLOR_DETECTADO>
				PORTD |= (1 << PIN_AZUL);
 444:	8b b1       	in	r24, 0x0b	; 11
 446:	80 61       	ori	r24, 0x10	; 16
 448:	8b b9       	out	0x0b, r24	; 11
				PORTD &= ~(1 << PIN_ROJO);
 44a:	8b b1       	in	r24, 0x0b	; 11
 44c:	8b 7f       	andi	r24, 0xFB	; 251
 44e:	8b b9       	out	0x0b, r24	; 11
				
				
				if (ultimo_color != '1') {
 450:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 454:	81 33       	cpi	r24, 0x31	; 49
 456:	d1 f0       	breq	.+52     	; 0x48c <__EEPROM_REGION_LENGTH__+0x8c>
					PORTD |= (1 << DIR_STEPPER);
 458:	8b b1       	in	r24, 0x0b	; 11
 45a:	80 68       	ori	r24, 0x80	; 128
 45c:	8b b9       	out	0x0b, r24	; 11
					contador_pasos = 200;
 45e:	88 ec       	ldi	r24, 0xC8	; 200
 460:	90 e0       	ldi	r25, 0x00	; 0
 462:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <__data_end+0x1>
 466:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
					TIMSK2 |= (1 << OCIE2A);
 46a:	e0 e7       	ldi	r30, 0x70	; 112
 46c:	f0 e0       	ldi	r31, 0x00	; 0
 46e:	80 81       	ld	r24, Z
 470:	82 60       	ori	r24, 0x02	; 2
 472:	80 83       	st	Z, r24
					ultimo_color = '1';
 474:	81 e3       	ldi	r24, 0x31	; 49
 476:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 47a:	ff ef       	ldi	r31, 0xFF	; 255
 47c:	23 ec       	ldi	r18, 0xC3	; 195
 47e:	89 e0       	ldi	r24, 0x09	; 9
 480:	f1 50       	subi	r31, 0x01	; 1
 482:	20 40       	sbci	r18, 0x00	; 0
 484:	80 40       	sbci	r24, 0x00	; 0
 486:	e1 f7       	brne	.-8      	; 0x480 <__EEPROM_REGION_LENGTH__+0x80>
 488:	00 c0       	rjmp	.+0      	; 0x48a <__EEPROM_REGION_LENGTH__+0x8a>
 48a:	00 00       	nop
					_delay_ms(200);
				}
				update_DutyCycle1(1500);
 48c:	8c ed       	ldi	r24, 0xDC	; 220
 48e:	95 e0       	ldi	r25, 0x05	; 5
 490:	0e 94 10 03 	call	0x620	; 0x620 <update_DutyCycle1>
 494:	6e c0       	rjmp	.+220    	; 0x572 <__EEPROM_REGION_LENGTH__+0x172>
			}
			
			// 2. ES ROJO
			else if ( (c.r > c.g * 3.5) && (c.r > c.b * 1.8) ) {
 496:	b7 01       	movw	r22, r14
 498:	80 e0       	ldi	r24, 0x00	; 0
 49a:	90 e0       	ldi	r25, 0x00	; 0
 49c:	0e 94 90 03 	call	0x720	; 0x720 <__floatunsisf>
 4a0:	6b 01       	movw	r12, r22
 4a2:	7c 01       	movw	r14, r24
 4a4:	b8 01       	movw	r22, r16
 4a6:	80 e0       	ldi	r24, 0x00	; 0
 4a8:	90 e0       	ldi	r25, 0x00	; 0
 4aa:	0e 94 90 03 	call	0x720	; 0x720 <__floatunsisf>
 4ae:	20 e0       	ldi	r18, 0x00	; 0
 4b0:	30 e0       	ldi	r19, 0x00	; 0
 4b2:	40 e6       	ldi	r20, 0x60	; 96
 4b4:	50 e4       	ldi	r21, 0x40	; 64
 4b6:	0e 94 d2 03 	call	0x7a4	; 0x7a4 <__mulsf3>
 4ba:	9b 01       	movw	r18, r22
 4bc:	ac 01       	movw	r20, r24
 4be:	c7 01       	movw	r24, r14
 4c0:	b6 01       	movw	r22, r12
 4c2:	0e 94 cd 03 	call	0x79a	; 0x79a <__gesf2>
 4c6:	18 16       	cp	r1, r24
 4c8:	0c f0       	brlt	.+2      	; 0x4cc <__EEPROM_REGION_LENGTH__+0xcc>
 4ca:	3f c0       	rjmp	.+126    	; 0x54a <__EEPROM_REGION_LENGTH__+0x14a>
 4cc:	be 01       	movw	r22, r28
 4ce:	80 e0       	ldi	r24, 0x00	; 0
 4d0:	90 e0       	ldi	r25, 0x00	; 0
 4d2:	0e 94 90 03 	call	0x720	; 0x720 <__floatunsisf>
 4d6:	26 e6       	ldi	r18, 0x66	; 102
 4d8:	36 e6       	ldi	r19, 0x66	; 102
 4da:	46 ee       	ldi	r20, 0xE6	; 230
 4dc:	5f e3       	ldi	r21, 0x3F	; 63
 4de:	0e 94 d2 03 	call	0x7a4	; 0x7a4 <__mulsf3>
 4e2:	9b 01       	movw	r18, r22
 4e4:	ac 01       	movw	r20, r24
 4e6:	c7 01       	movw	r24, r14
 4e8:	b6 01       	movw	r22, r12
 4ea:	0e 94 cd 03 	call	0x79a	; 0x79a <__gesf2>
 4ee:	18 16       	cp	r1, r24
 4f0:	64 f5       	brge	.+88     	; 0x54a <__EEPROM_REGION_LENGTH__+0x14a>
				COLOR_DETECTADO = '2';
 4f2:	82 e3       	ldi	r24, 0x32	; 50
 4f4:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <COLOR_DETECTADO>
				PORTD |= (1 << PIN_ROJO);
 4f8:	8b b1       	in	r24, 0x0b	; 11
 4fa:	84 60       	ori	r24, 0x04	; 4
 4fc:	8b b9       	out	0x0b, r24	; 11
				PORTD &= ~(1 << PIN_AZUL);
 4fe:	8b b1       	in	r24, 0x0b	; 11
 500:	8f 7e       	andi	r24, 0xEF	; 239
 502:	8b b9       	out	0x0b, r24	; 11
				
				
				if (ultimo_color != '2') {
 504:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 508:	82 33       	cpi	r24, 0x32	; 50
 50a:	d1 f0       	breq	.+52     	; 0x540 <__EEPROM_REGION_LENGTH__+0x140>
					PORTD &= ~(1 << DIR_STEPPER);
 50c:	8b b1       	in	r24, 0x0b	; 11
 50e:	8f 77       	andi	r24, 0x7F	; 127
 510:	8b b9       	out	0x0b, r24	; 11
					contador_pasos = 200;
 512:	88 ec       	ldi	r24, 0xC8	; 200
 514:	90 e0       	ldi	r25, 0x00	; 0
 516:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <__data_end+0x1>
 51a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
					TIMSK2 |= (1 << OCIE2A);
 51e:	e0 e7       	ldi	r30, 0x70	; 112
 520:	f0 e0       	ldi	r31, 0x00	; 0
 522:	80 81       	ld	r24, Z
 524:	82 60       	ori	r24, 0x02	; 2
 526:	80 83       	st	Z, r24
					ultimo_color = '2';
 528:	82 e3       	ldi	r24, 0x32	; 50
 52a:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 52e:	9f ef       	ldi	r25, 0xFF	; 255
 530:	e3 ec       	ldi	r30, 0xC3	; 195
 532:	f9 e0       	ldi	r31, 0x09	; 9
 534:	91 50       	subi	r25, 0x01	; 1
 536:	e0 40       	sbci	r30, 0x00	; 0
 538:	f0 40       	sbci	r31, 0x00	; 0
 53a:	e1 f7       	brne	.-8      	; 0x534 <__EEPROM_REGION_LENGTH__+0x134>
 53c:	00 c0       	rjmp	.+0      	; 0x53e <__EEPROM_REGION_LENGTH__+0x13e>
 53e:	00 00       	nop
					_delay_ms(200);
				}
				update_DutyCycle1(1500);
 540:	8c ed       	ldi	r24, 0xDC	; 220
 542:	95 e0       	ldi	r25, 0x05	; 5
 544:	0e 94 10 03 	call	0x620	; 0x620 <update_DutyCycle1>
 548:	14 c0       	rjmp	.+40     	; 0x572 <__EEPROM_REGION_LENGTH__+0x172>
			}
			
			
			else {
				COLOR_DETECTADO = '0';
 54a:	80 e3       	ldi	r24, 0x30	; 48
 54c:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <COLOR_DETECTADO>
				PORTD &= ~((1 << PIN_ROJO) | (1 << PIN_AZUL));
 550:	8b b1       	in	r24, 0x0b	; 11
 552:	8b 7e       	andi	r24, 0xEB	; 235
 554:	8b b9       	out	0x0b, r24	; 11
				
				ultimo_color = '3';
 556:	83 e3       	ldi	r24, 0x33	; 51
 558:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
				update_DutyCycle1(1000);
 55c:	88 ee       	ldi	r24, 0xE8	; 232
 55e:	93 e0       	ldi	r25, 0x03	; 3
 560:	0e 94 10 03 	call	0x620	; 0x620 <update_DutyCycle1>
 564:	06 c0       	rjmp	.+12     	; 0x572 <__EEPROM_REGION_LENGTH__+0x172>
			}
		}


		else {
			COLOR_DETECTADO = '0';
 566:	80 e3       	ldi	r24, 0x30	; 48
 568:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <COLOR_DETECTADO>
			PORTD &= ~((1 << PIN_ROJO) | (1 << PIN_AZUL));
 56c:	8b b1       	in	r24, 0x0b	; 11
 56e:	8b 7e       	andi	r24, 0xEB	; 235
 570:	8b b9       	out	0x0b, r24	; 11
 572:	2f ef       	ldi	r18, 0xFF	; 255
 574:	80 e7       	ldi	r24, 0x70	; 112
 576:	92 e0       	ldi	r25, 0x02	; 2
 578:	21 50       	subi	r18, 0x01	; 1
 57a:	80 40       	sbci	r24, 0x00	; 0
 57c:	90 40       	sbci	r25, 0x00	; 0
 57e:	e1 f7       	brne	.-8      	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
 580:	00 c0       	rjmp	.+0      	; 0x582 <__EEPROM_REGION_LENGTH__+0x182>
 582:	00 00       	nop
 584:	16 cf       	rjmp	.-468    	; 0x3b2 <main+0x4>

00000586 <__vector_17>:
		
		_delay_ms(50);
	}
}

ISR(SPI_STC_vect){
 586:	1f 92       	push	r1
 588:	0f 92       	push	r0
 58a:	0f b6       	in	r0, 0x3f	; 63
 58c:	0f 92       	push	r0
 58e:	11 24       	eor	r1, r1
 590:	8f 93       	push	r24
	SPDR = COLOR_DETECTADO;
 592:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <COLOR_DETECTADO>
 596:	8e bd       	out	0x2e, r24	; 46
}
 598:	8f 91       	pop	r24
 59a:	0f 90       	pop	r0
 59c:	0f be       	out	0x3f, r0	; 63
 59e:	0f 90       	pop	r0
 5a0:	1f 90       	pop	r1
 5a2:	18 95       	reti

000005a4 <__vector_7>:

ISR(TIMER2_COMPA_vect)
{
 5a4:	1f 92       	push	r1
 5a6:	0f 92       	push	r0
 5a8:	0f b6       	in	r0, 0x3f	; 63
 5aa:	0f 92       	push	r0
 5ac:	11 24       	eor	r1, r1
 5ae:	8f 93       	push	r24
 5b0:	9f 93       	push	r25
 5b2:	ef 93       	push	r30
 5b4:	ff 93       	push	r31
	if (contador_pasos > 0) {
 5b6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 5ba:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <__data_end+0x1>
 5be:	89 2b       	or	r24, r25
 5c0:	71 f0       	breq	.+28     	; 0x5de <__vector_7+0x3a>
		PORTB ^= (1 << PORTB0);
 5c2:	95 b1       	in	r25, 0x05	; 5
 5c4:	81 e0       	ldi	r24, 0x01	; 1
 5c6:	89 27       	eor	r24, r25
 5c8:	85 b9       	out	0x05, r24	; 5
		contador_pasos--;
 5ca:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 5ce:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <__data_end+0x1>
 5d2:	01 97       	sbiw	r24, 0x01	; 1
 5d4:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <__data_end+0x1>
 5d8:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
 5dc:	08 c0       	rjmp	.+16     	; 0x5ee <__vector_7+0x4a>
		} else {
		PORTB &= ~(1 << PORTB0);
 5de:	85 b1       	in	r24, 0x05	; 5
 5e0:	8e 7f       	andi	r24, 0xFE	; 254
 5e2:	85 b9       	out	0x05, r24	; 5
		TIMSK2 &= ~(1 << OCIE2A);
 5e4:	e0 e7       	ldi	r30, 0x70	; 112
 5e6:	f0 e0       	ldi	r31, 0x00	; 0
 5e8:	80 81       	ld	r24, Z
 5ea:	8d 7f       	andi	r24, 0xFD	; 253
 5ec:	80 83       	st	Z, r24
	}
 5ee:	ff 91       	pop	r31
 5f0:	ef 91       	pop	r30
 5f2:	9f 91       	pop	r25
 5f4:	8f 91       	pop	r24
 5f6:	0f 90       	pop	r0
 5f8:	0f be       	out	0x3f, r0	; 63
 5fa:	0f 90       	pop	r0
 5fc:	1f 90       	pop	r1
 5fe:	18 95       	reti

00000600 <PWM1_Init>:

#include "PWM1.h"

void PWM1_Init(void) {
	// PB1 (OC1A) como salida (Arduino D9)
	DDRB |= (1 << PINB1);
 600:	84 b1       	in	r24, 0x04	; 4
 602:	82 60       	ori	r24, 0x02	; 2
 604:	84 b9       	out	0x04, r24	; 4
	
	// Modo Fast PWM con ICR1 como TOP (Modo 14)
	TCCR1A = (1 << COM1A1) | (1 << WGM11); // Clear OC1A on compare match, set at BOTTOM (non-inverting)
 606:	82 e8       	ldi	r24, 0x82	; 130
 608:	80 93 80 00 	sts	0x0080, r24	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM13) | (1 << CS11); // Prescaler 8
 60c:	82 e1       	ldi	r24, 0x12	; 18
 60e:	80 93 81 00 	sts	0x0081, r24	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
	ICR1 = 20000;
 612:	80 e2       	ldi	r24, 0x20	; 32
 614:	9e e4       	ldi	r25, 0x4E	; 78
 616:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 61a:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 61e:	08 95       	ret

00000620 <update_DutyCycle1>:
}

// Establece el ancho de pulso en ticks del Timer1
void update_DutyCycle1(uint16_t dutyCycle) {
	OCR1A = dutyCycle;
 620:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 624:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 628:	08 95       	ret

0000062a <PWM2_Init>:

#include "PWM2.h"

void PWM2_Init(void)
{
	DDRB |= (1<<PINB0);
 62a:	84 b1       	in	r24, 0x04	; 4
 62c:	81 60       	ori	r24, 0x01	; 1
 62e:	84 b9       	out	0x04, r24	; 4
	TCCR2A = (1<<WGM21);
 630:	82 e0       	ldi	r24, 0x02	; 2
 632:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
	TCCR2B = (1<<CS22)|(1<<CS21);
 636:	96 e0       	ldi	r25, 0x06	; 6
 638:	90 93 b1 00 	sts	0x00B1, r25	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
	OCR2A = 250;
 63c:	9a ef       	ldi	r25, 0xFA	; 250
 63e:	90 93 b3 00 	sts	0x00B3, r25	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
	TIMSK2 = (1<<OCIE0A);
 642:	80 93 70 00 	sts	0x0070, r24	; 0x800070 <__TEXT_REGION_LENGTH__+0x7f8070>
 646:	08 95       	ret

00000648 <SPI_INIT>:



void SPI_INIT(SPI_TYPE type, SPI_ORDER dataOrder, CLOCK_POLARITY clockPolarity, CLOCK_PHASE clockPhase){
	
	if(type &(1<<MSTR))
 648:	e8 2f       	mov	r30, r24
 64a:	e0 71       	andi	r30, 0x10	; 16
 64c:	f0 e0       	ldi	r31, 0x00	; 0
 64e:	30 97       	sbiw	r30, 0x00	; 0
 650:	51 f0       	breq	.+20     	; 0x666 <SPI_INIT+0x1e>
	{
	 SPI_DDR |= (1<<SPI_MOSI)|(1<<SPI_SCK)|(1<<SPI_SS);
 652:	94 b1       	in	r25, 0x04	; 4
 654:	9c 62       	ori	r25, 0x2C	; 44
 656:	94 b9       	out	0x04, r25	; 4
	 
	 SPI_DDR &= ~(1<<SPI_MISO);
 658:	94 b1       	in	r25, 0x04	; 4
 65a:	9f 7e       	andi	r25, 0xEF	; 239
 65c:	94 b9       	out	0x04, r25	; 4
	 
	 SPI_PORT |= (1<<SPI_SS);
 65e:	95 b1       	in	r25, 0x05	; 5
 660:	94 60       	ori	r25, 0x04	; 4
 662:	95 b9       	out	0x05, r25	; 5
 664:	06 c0       	rjmp	.+12     	; 0x672 <SPI_INIT+0x2a>
	}
	else
	{
		SPI_DDR |= (1<<SPI_MISO);
 666:	94 b1       	in	r25, 0x04	; 4
 668:	90 61       	ori	r25, 0x10	; 16
 66a:	94 b9       	out	0x04, r25	; 4
		
		SPI_DDR &= ~((1<<SPI_MOSI)|(1<<SPI_SCK)|(1<<SPI_SS));
 66c:	94 b1       	in	r25, 0x04	; 4
 66e:	93 7d       	andi	r25, 0xD3	; 211
 670:	94 b9       	out	0x04, r25	; 4
	}
	
	SPCR = (1<<SPE)|(1<<SPIE)|dataOrder|clockPolarity|clockPhase;
 672:	46 2b       	or	r20, r22
 674:	24 2b       	or	r18, r20
 676:	20 6c       	ori	r18, 0xC0	; 192
 678:	2c bd       	out	0x2c, r18	; 44
	
	if(type &(1<<MSTR))
 67a:	ef 2b       	or	r30, r31
 67c:	21 f0       	breq	.+8      	; 0x686 <SPI_INIT+0x3e>
	{
	SPCR |= (1<<MSTR);
 67e:	9c b5       	in	r25, 0x2c	; 44
 680:	90 61       	ori	r25, 0x10	; 16
 682:	9c bd       	out	0x2c, r25	; 44
 684:	03 c0       	rjmp	.+6      	; 0x68c <SPI_INIT+0x44>
	}
	else
	{
		SPCR &= ~(1<<MSTR);
 686:	9c b5       	in	r25, 0x2c	; 44
 688:	9f 7e       	andi	r25, 0xEF	; 239
 68a:	9c bd       	out	0x2c, r25	; 44
	}
	
	uint8_t V_TEMP = type & 0b00000111;
 68c:	e8 2f       	mov	r30, r24
 68e:	e7 70       	andi	r30, 0x07	; 7
	switch(V_TEMP) {
 690:	8e 2f       	mov	r24, r30
 692:	90 e0       	ldi	r25, 0x00	; 0
 694:	87 30       	cpi	r24, 0x07	; 7
 696:	91 05       	cpc	r25, r1
 698:	08 f0       	brcs	.+2      	; 0x69c <SPI_INIT+0x54>
 69a:	41 c0       	rjmp	.+130    	; 0x71e <SPI_INIT+0xd6>
 69c:	fc 01       	movw	r30, r24
 69e:	ec 5c       	subi	r30, 0xCC	; 204
 6a0:	ff 4f       	sbci	r31, 0xFF	; 255
 6a2:	0c 94 d6 04 	jmp	0x9ac	; 0x9ac <__tablejump2__>
		// DIV2
		case 0: 
			SPCR &= ~((1<<SPR1)|(1<<SPR0)); 
 6a6:	8c b5       	in	r24, 0x2c	; 44
 6a8:	8c 7f       	andi	r24, 0xFC	; 252
 6aa:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);            
 6ac:	8d b5       	in	r24, 0x2d	; 45
 6ae:	81 60       	ori	r24, 0x01	; 1
 6b0:	8d bd       	out	0x2d, r24	; 45
		break;
 6b2:	08 95       	ret
		// DIV4
		case 1: 
			SPCR &= ~((1<<SPR1)|(1<<SPR0));
 6b4:	8c b5       	in	r24, 0x2c	; 44
 6b6:	8c 7f       	andi	r24, 0xFC	; 252
 6b8:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);         
 6ba:	8d b5       	in	r24, 0x2d	; 45
 6bc:	8e 7f       	andi	r24, 0xFE	; 254
 6be:	8d bd       	out	0x2d, r24	; 45
		break;
 6c0:	08 95       	ret
		// DIV8
		case 2: 
			SPCR |= (1<<SPR0);
 6c2:	8c b5       	in	r24, 0x2c	; 44
 6c4:	81 60       	ori	r24, 0x01	; 1
 6c6:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1<<SPR1);
 6c8:	8c b5       	in	r24, 0x2c	; 44
 6ca:	8d 7f       	andi	r24, 0xFD	; 253
 6cc:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);            
 6ce:	8d b5       	in	r24, 0x2d	; 45
 6d0:	81 60       	ori	r24, 0x01	; 1
 6d2:	8d bd       	out	0x2d, r24	; 45
		break;
 6d4:	08 95       	ret
		 // DIV16
		case 3:
			SPCR |= (1<<SPR0);
 6d6:	8c b5       	in	r24, 0x2c	; 44
 6d8:	81 60       	ori	r24, 0x01	; 1
 6da:	8c bd       	out	0x2c, r24	; 44
			SPCR &= ~(1<<SPR1);
 6dc:	8c b5       	in	r24, 0x2c	; 44
 6de:	8d 7f       	andi	r24, 0xFD	; 253
 6e0:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);           
 6e2:	8d b5       	in	r24, 0x2d	; 45
 6e4:	8e 7f       	andi	r24, 0xFE	; 254
 6e6:	8d bd       	out	0x2d, r24	; 45
		break;
 6e8:	08 95       	ret
		// DIV32
		case 4: 
			SPCR &= ~(1<<SPR0);
 6ea:	8c b5       	in	r24, 0x2c	; 44
 6ec:	8e 7f       	andi	r24, 0xFE	; 254
 6ee:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 6f0:	8c b5       	in	r24, 0x2c	; 44
 6f2:	82 60       	ori	r24, 0x02	; 2
 6f4:	8c bd       	out	0x2c, r24	; 44
			SPSR |= (1<<SPI2X);             
 6f6:	8d b5       	in	r24, 0x2d	; 45
 6f8:	81 60       	ori	r24, 0x01	; 1
 6fa:	8d bd       	out	0x2d, r24	; 45
		break;
 6fc:	08 95       	ret
		 // DIV64
		case 5:
			SPCR &= ~(1<<SPR0);
 6fe:	8c b5       	in	r24, 0x2c	; 44
 700:	8e 7f       	andi	r24, 0xFE	; 254
 702:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 704:	8c b5       	in	r24, 0x2c	; 44
 706:	82 60       	ori	r24, 0x02	; 2
 708:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);            
 70a:	8d b5       	in	r24, 0x2d	; 45
 70c:	8e 7f       	andi	r24, 0xFE	; 254
 70e:	8d bd       	out	0x2d, r24	; 45
		break;
 710:	08 95       	ret
		// DIV128
		case 6: 
			SPCR |= (1<<SPR0)|(1<<SPR1);
 712:	8c b5       	in	r24, 0x2c	; 44
 714:	83 60       	ori	r24, 0x03	; 3
 716:	8c bd       	out	0x2c, r24	; 44
			SPSR &= ~(1<<SPI2X);            
 718:	8d b5       	in	r24, 0x2d	; 45
 71a:	8e 7f       	andi	r24, 0xFE	; 254
 71c:	8d bd       	out	0x2d, r24	; 45
 71e:	08 95       	ret

00000720 <__floatunsisf>:
 720:	e8 94       	clt
 722:	09 c0       	rjmp	.+18     	; 0x736 <__floatsisf+0x12>

00000724 <__floatsisf>:
 724:	97 fb       	bst	r25, 7
 726:	3e f4       	brtc	.+14     	; 0x736 <__floatsisf+0x12>
 728:	90 95       	com	r25
 72a:	80 95       	com	r24
 72c:	70 95       	com	r23
 72e:	61 95       	neg	r22
 730:	7f 4f       	sbci	r23, 0xFF	; 255
 732:	8f 4f       	sbci	r24, 0xFF	; 255
 734:	9f 4f       	sbci	r25, 0xFF	; 255
 736:	99 23       	and	r25, r25
 738:	a9 f0       	breq	.+42     	; 0x764 <__floatsisf+0x40>
 73a:	f9 2f       	mov	r31, r25
 73c:	96 e9       	ldi	r25, 0x96	; 150
 73e:	bb 27       	eor	r27, r27
 740:	93 95       	inc	r25
 742:	f6 95       	lsr	r31
 744:	87 95       	ror	r24
 746:	77 95       	ror	r23
 748:	67 95       	ror	r22
 74a:	b7 95       	ror	r27
 74c:	f1 11       	cpse	r31, r1
 74e:	f8 cf       	rjmp	.-16     	; 0x740 <__floatsisf+0x1c>
 750:	fa f4       	brpl	.+62     	; 0x790 <__floatsisf+0x6c>
 752:	bb 0f       	add	r27, r27
 754:	11 f4       	brne	.+4      	; 0x75a <__floatsisf+0x36>
 756:	60 ff       	sbrs	r22, 0
 758:	1b c0       	rjmp	.+54     	; 0x790 <__floatsisf+0x6c>
 75a:	6f 5f       	subi	r22, 0xFF	; 255
 75c:	7f 4f       	sbci	r23, 0xFF	; 255
 75e:	8f 4f       	sbci	r24, 0xFF	; 255
 760:	9f 4f       	sbci	r25, 0xFF	; 255
 762:	16 c0       	rjmp	.+44     	; 0x790 <__floatsisf+0x6c>
 764:	88 23       	and	r24, r24
 766:	11 f0       	breq	.+4      	; 0x76c <__floatsisf+0x48>
 768:	96 e9       	ldi	r25, 0x96	; 150
 76a:	11 c0       	rjmp	.+34     	; 0x78e <__floatsisf+0x6a>
 76c:	77 23       	and	r23, r23
 76e:	21 f0       	breq	.+8      	; 0x778 <__floatsisf+0x54>
 770:	9e e8       	ldi	r25, 0x8E	; 142
 772:	87 2f       	mov	r24, r23
 774:	76 2f       	mov	r23, r22
 776:	05 c0       	rjmp	.+10     	; 0x782 <__floatsisf+0x5e>
 778:	66 23       	and	r22, r22
 77a:	71 f0       	breq	.+28     	; 0x798 <__floatsisf+0x74>
 77c:	96 e8       	ldi	r25, 0x86	; 134
 77e:	86 2f       	mov	r24, r22
 780:	70 e0       	ldi	r23, 0x00	; 0
 782:	60 e0       	ldi	r22, 0x00	; 0
 784:	2a f0       	brmi	.+10     	; 0x790 <__floatsisf+0x6c>
 786:	9a 95       	dec	r25
 788:	66 0f       	add	r22, r22
 78a:	77 1f       	adc	r23, r23
 78c:	88 1f       	adc	r24, r24
 78e:	da f7       	brpl	.-10     	; 0x786 <__floatsisf+0x62>
 790:	88 0f       	add	r24, r24
 792:	96 95       	lsr	r25
 794:	87 95       	ror	r24
 796:	97 f9       	bld	r25, 7
 798:	08 95       	ret

0000079a <__gesf2>:
 79a:	0e 94 3f 04 	call	0x87e	; 0x87e <__fp_cmp>
 79e:	08 f4       	brcc	.+2      	; 0x7a2 <__gesf2+0x8>
 7a0:	8f ef       	ldi	r24, 0xFF	; 255
 7a2:	08 95       	ret

000007a4 <__mulsf3>:
 7a4:	0e 94 e5 03 	call	0x7ca	; 0x7ca <__mulsf3x>
 7a8:	0c 94 7a 04 	jmp	0x8f4	; 0x8f4 <__fp_round>
 7ac:	0e 94 6c 04 	call	0x8d8	; 0x8d8 <__fp_pscA>
 7b0:	38 f0       	brcs	.+14     	; 0x7c0 <__mulsf3+0x1c>
 7b2:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fp_pscB>
 7b6:	20 f0       	brcs	.+8      	; 0x7c0 <__mulsf3+0x1c>
 7b8:	95 23       	and	r25, r21
 7ba:	11 f0       	breq	.+4      	; 0x7c0 <__mulsf3+0x1c>
 7bc:	0c 94 63 04 	jmp	0x8c6	; 0x8c6 <__fp_inf>
 7c0:	0c 94 69 04 	jmp	0x8d2	; 0x8d2 <__fp_nan>
 7c4:	11 24       	eor	r1, r1
 7c6:	0c 94 ae 04 	jmp	0x95c	; 0x95c <__fp_szero>

000007ca <__mulsf3x>:
 7ca:	0e 94 8b 04 	call	0x916	; 0x916 <__fp_split3>
 7ce:	70 f3       	brcs	.-36     	; 0x7ac <__mulsf3+0x8>

000007d0 <__mulsf3_pse>:
 7d0:	95 9f       	mul	r25, r21
 7d2:	c1 f3       	breq	.-16     	; 0x7c4 <__mulsf3+0x20>
 7d4:	95 0f       	add	r25, r21
 7d6:	50 e0       	ldi	r21, 0x00	; 0
 7d8:	55 1f       	adc	r21, r21
 7da:	62 9f       	mul	r22, r18
 7dc:	f0 01       	movw	r30, r0
 7de:	72 9f       	mul	r23, r18
 7e0:	bb 27       	eor	r27, r27
 7e2:	f0 0d       	add	r31, r0
 7e4:	b1 1d       	adc	r27, r1
 7e6:	63 9f       	mul	r22, r19
 7e8:	aa 27       	eor	r26, r26
 7ea:	f0 0d       	add	r31, r0
 7ec:	b1 1d       	adc	r27, r1
 7ee:	aa 1f       	adc	r26, r26
 7f0:	64 9f       	mul	r22, r20
 7f2:	66 27       	eor	r22, r22
 7f4:	b0 0d       	add	r27, r0
 7f6:	a1 1d       	adc	r26, r1
 7f8:	66 1f       	adc	r22, r22
 7fa:	82 9f       	mul	r24, r18
 7fc:	22 27       	eor	r18, r18
 7fe:	b0 0d       	add	r27, r0
 800:	a1 1d       	adc	r26, r1
 802:	62 1f       	adc	r22, r18
 804:	73 9f       	mul	r23, r19
 806:	b0 0d       	add	r27, r0
 808:	a1 1d       	adc	r26, r1
 80a:	62 1f       	adc	r22, r18
 80c:	83 9f       	mul	r24, r19
 80e:	a0 0d       	add	r26, r0
 810:	61 1d       	adc	r22, r1
 812:	22 1f       	adc	r18, r18
 814:	74 9f       	mul	r23, r20
 816:	33 27       	eor	r19, r19
 818:	a0 0d       	add	r26, r0
 81a:	61 1d       	adc	r22, r1
 81c:	23 1f       	adc	r18, r19
 81e:	84 9f       	mul	r24, r20
 820:	60 0d       	add	r22, r0
 822:	21 1d       	adc	r18, r1
 824:	82 2f       	mov	r24, r18
 826:	76 2f       	mov	r23, r22
 828:	6a 2f       	mov	r22, r26
 82a:	11 24       	eor	r1, r1
 82c:	9f 57       	subi	r25, 0x7F	; 127
 82e:	50 40       	sbci	r21, 0x00	; 0
 830:	9a f0       	brmi	.+38     	; 0x858 <__DATA_REGION_LENGTH__+0x58>
 832:	f1 f0       	breq	.+60     	; 0x870 <__DATA_REGION_LENGTH__+0x70>
 834:	88 23       	and	r24, r24
 836:	4a f0       	brmi	.+18     	; 0x84a <__DATA_REGION_LENGTH__+0x4a>
 838:	ee 0f       	add	r30, r30
 83a:	ff 1f       	adc	r31, r31
 83c:	bb 1f       	adc	r27, r27
 83e:	66 1f       	adc	r22, r22
 840:	77 1f       	adc	r23, r23
 842:	88 1f       	adc	r24, r24
 844:	91 50       	subi	r25, 0x01	; 1
 846:	50 40       	sbci	r21, 0x00	; 0
 848:	a9 f7       	brne	.-22     	; 0x834 <__DATA_REGION_LENGTH__+0x34>
 84a:	9e 3f       	cpi	r25, 0xFE	; 254
 84c:	51 05       	cpc	r21, r1
 84e:	80 f0       	brcs	.+32     	; 0x870 <__DATA_REGION_LENGTH__+0x70>
 850:	0c 94 63 04 	jmp	0x8c6	; 0x8c6 <__fp_inf>
 854:	0c 94 ae 04 	jmp	0x95c	; 0x95c <__fp_szero>
 858:	5f 3f       	cpi	r21, 0xFF	; 255
 85a:	e4 f3       	brlt	.-8      	; 0x854 <__DATA_REGION_LENGTH__+0x54>
 85c:	98 3e       	cpi	r25, 0xE8	; 232
 85e:	d4 f3       	brlt	.-12     	; 0x854 <__DATA_REGION_LENGTH__+0x54>
 860:	86 95       	lsr	r24
 862:	77 95       	ror	r23
 864:	67 95       	ror	r22
 866:	b7 95       	ror	r27
 868:	f7 95       	ror	r31
 86a:	e7 95       	ror	r30
 86c:	9f 5f       	subi	r25, 0xFF	; 255
 86e:	c1 f7       	brne	.-16     	; 0x860 <__DATA_REGION_LENGTH__+0x60>
 870:	fe 2b       	or	r31, r30
 872:	88 0f       	add	r24, r24
 874:	91 1d       	adc	r25, r1
 876:	96 95       	lsr	r25
 878:	87 95       	ror	r24
 87a:	97 f9       	bld	r25, 7
 87c:	08 95       	ret

0000087e <__fp_cmp>:
 87e:	99 0f       	add	r25, r25
 880:	00 08       	sbc	r0, r0
 882:	55 0f       	add	r21, r21
 884:	aa 0b       	sbc	r26, r26
 886:	e0 e8       	ldi	r30, 0x80	; 128
 888:	fe ef       	ldi	r31, 0xFE	; 254
 88a:	16 16       	cp	r1, r22
 88c:	17 06       	cpc	r1, r23
 88e:	e8 07       	cpc	r30, r24
 890:	f9 07       	cpc	r31, r25
 892:	c0 f0       	brcs	.+48     	; 0x8c4 <__fp_cmp+0x46>
 894:	12 16       	cp	r1, r18
 896:	13 06       	cpc	r1, r19
 898:	e4 07       	cpc	r30, r20
 89a:	f5 07       	cpc	r31, r21
 89c:	98 f0       	brcs	.+38     	; 0x8c4 <__fp_cmp+0x46>
 89e:	62 1b       	sub	r22, r18
 8a0:	73 0b       	sbc	r23, r19
 8a2:	84 0b       	sbc	r24, r20
 8a4:	95 0b       	sbc	r25, r21
 8a6:	39 f4       	brne	.+14     	; 0x8b6 <__fp_cmp+0x38>
 8a8:	0a 26       	eor	r0, r26
 8aa:	61 f0       	breq	.+24     	; 0x8c4 <__fp_cmp+0x46>
 8ac:	23 2b       	or	r18, r19
 8ae:	24 2b       	or	r18, r20
 8b0:	25 2b       	or	r18, r21
 8b2:	21 f4       	brne	.+8      	; 0x8bc <__fp_cmp+0x3e>
 8b4:	08 95       	ret
 8b6:	0a 26       	eor	r0, r26
 8b8:	09 f4       	brne	.+2      	; 0x8bc <__fp_cmp+0x3e>
 8ba:	a1 40       	sbci	r26, 0x01	; 1
 8bc:	a6 95       	lsr	r26
 8be:	8f ef       	ldi	r24, 0xFF	; 255
 8c0:	81 1d       	adc	r24, r1
 8c2:	81 1d       	adc	r24, r1
 8c4:	08 95       	ret

000008c6 <__fp_inf>:
 8c6:	97 f9       	bld	r25, 7
 8c8:	9f 67       	ori	r25, 0x7F	; 127
 8ca:	80 e8       	ldi	r24, 0x80	; 128
 8cc:	70 e0       	ldi	r23, 0x00	; 0
 8ce:	60 e0       	ldi	r22, 0x00	; 0
 8d0:	08 95       	ret

000008d2 <__fp_nan>:
 8d2:	9f ef       	ldi	r25, 0xFF	; 255
 8d4:	80 ec       	ldi	r24, 0xC0	; 192
 8d6:	08 95       	ret

000008d8 <__fp_pscA>:
 8d8:	00 24       	eor	r0, r0
 8da:	0a 94       	dec	r0
 8dc:	16 16       	cp	r1, r22
 8de:	17 06       	cpc	r1, r23
 8e0:	18 06       	cpc	r1, r24
 8e2:	09 06       	cpc	r0, r25
 8e4:	08 95       	ret

000008e6 <__fp_pscB>:
 8e6:	00 24       	eor	r0, r0
 8e8:	0a 94       	dec	r0
 8ea:	12 16       	cp	r1, r18
 8ec:	13 06       	cpc	r1, r19
 8ee:	14 06       	cpc	r1, r20
 8f0:	05 06       	cpc	r0, r21
 8f2:	08 95       	ret

000008f4 <__fp_round>:
 8f4:	09 2e       	mov	r0, r25
 8f6:	03 94       	inc	r0
 8f8:	00 0c       	add	r0, r0
 8fa:	11 f4       	brne	.+4      	; 0x900 <__stack+0x1>
 8fc:	88 23       	and	r24, r24
 8fe:	52 f0       	brmi	.+20     	; 0x914 <__stack+0x15>
 900:	bb 0f       	add	r27, r27
 902:	40 f4       	brcc	.+16     	; 0x914 <__stack+0x15>
 904:	bf 2b       	or	r27, r31
 906:	11 f4       	brne	.+4      	; 0x90c <__stack+0xd>
 908:	60 ff       	sbrs	r22, 0
 90a:	04 c0       	rjmp	.+8      	; 0x914 <__stack+0x15>
 90c:	6f 5f       	subi	r22, 0xFF	; 255
 90e:	7f 4f       	sbci	r23, 0xFF	; 255
 910:	8f 4f       	sbci	r24, 0xFF	; 255
 912:	9f 4f       	sbci	r25, 0xFF	; 255
 914:	08 95       	ret

00000916 <__fp_split3>:
 916:	57 fd       	sbrc	r21, 7
 918:	90 58       	subi	r25, 0x80	; 128
 91a:	44 0f       	add	r20, r20
 91c:	55 1f       	adc	r21, r21
 91e:	59 f0       	breq	.+22     	; 0x936 <__fp_splitA+0x10>
 920:	5f 3f       	cpi	r21, 0xFF	; 255
 922:	71 f0       	breq	.+28     	; 0x940 <__fp_splitA+0x1a>
 924:	47 95       	ror	r20

00000926 <__fp_splitA>:
 926:	88 0f       	add	r24, r24
 928:	97 fb       	bst	r25, 7
 92a:	99 1f       	adc	r25, r25
 92c:	61 f0       	breq	.+24     	; 0x946 <__fp_splitA+0x20>
 92e:	9f 3f       	cpi	r25, 0xFF	; 255
 930:	79 f0       	breq	.+30     	; 0x950 <__fp_splitA+0x2a>
 932:	87 95       	ror	r24
 934:	08 95       	ret
 936:	12 16       	cp	r1, r18
 938:	13 06       	cpc	r1, r19
 93a:	14 06       	cpc	r1, r20
 93c:	55 1f       	adc	r21, r21
 93e:	f2 cf       	rjmp	.-28     	; 0x924 <__fp_split3+0xe>
 940:	46 95       	lsr	r20
 942:	f1 df       	rcall	.-30     	; 0x926 <__fp_splitA>
 944:	08 c0       	rjmp	.+16     	; 0x956 <__fp_splitA+0x30>
 946:	16 16       	cp	r1, r22
 948:	17 06       	cpc	r1, r23
 94a:	18 06       	cpc	r1, r24
 94c:	99 1f       	adc	r25, r25
 94e:	f1 cf       	rjmp	.-30     	; 0x932 <__fp_splitA+0xc>
 950:	86 95       	lsr	r24
 952:	71 05       	cpc	r23, r1
 954:	61 05       	cpc	r22, r1
 956:	08 94       	sec
 958:	08 95       	ret

0000095a <__fp_zero>:
 95a:	e8 94       	clt

0000095c <__fp_szero>:
 95c:	bb 27       	eor	r27, r27
 95e:	66 27       	eor	r22, r22
 960:	77 27       	eor	r23, r23
 962:	cb 01       	movw	r24, r22
 964:	97 f9       	bld	r25, 7
 966:	08 95       	ret

00000968 <__udivmodsi4>:
 968:	a1 e2       	ldi	r26, 0x21	; 33
 96a:	1a 2e       	mov	r1, r26
 96c:	aa 1b       	sub	r26, r26
 96e:	bb 1b       	sub	r27, r27
 970:	fd 01       	movw	r30, r26
 972:	0d c0       	rjmp	.+26     	; 0x98e <__udivmodsi4_ep>

00000974 <__udivmodsi4_loop>:
 974:	aa 1f       	adc	r26, r26
 976:	bb 1f       	adc	r27, r27
 978:	ee 1f       	adc	r30, r30
 97a:	ff 1f       	adc	r31, r31
 97c:	a2 17       	cp	r26, r18
 97e:	b3 07       	cpc	r27, r19
 980:	e4 07       	cpc	r30, r20
 982:	f5 07       	cpc	r31, r21
 984:	20 f0       	brcs	.+8      	; 0x98e <__udivmodsi4_ep>
 986:	a2 1b       	sub	r26, r18
 988:	b3 0b       	sbc	r27, r19
 98a:	e4 0b       	sbc	r30, r20
 98c:	f5 0b       	sbc	r31, r21

0000098e <__udivmodsi4_ep>:
 98e:	66 1f       	adc	r22, r22
 990:	77 1f       	adc	r23, r23
 992:	88 1f       	adc	r24, r24
 994:	99 1f       	adc	r25, r25
 996:	1a 94       	dec	r1
 998:	69 f7       	brne	.-38     	; 0x974 <__udivmodsi4_loop>
 99a:	60 95       	com	r22
 99c:	70 95       	com	r23
 99e:	80 95       	com	r24
 9a0:	90 95       	com	r25
 9a2:	9b 01       	movw	r18, r22
 9a4:	ac 01       	movw	r20, r24
 9a6:	bd 01       	movw	r22, r26
 9a8:	cf 01       	movw	r24, r30
 9aa:	08 95       	ret

000009ac <__tablejump2__>:
 9ac:	ee 0f       	add	r30, r30
 9ae:	ff 1f       	adc	r31, r31
 9b0:	05 90       	lpm	r0, Z+
 9b2:	f4 91       	lpm	r31, Z
 9b4:	e0 2d       	mov	r30, r0
 9b6:	09 94       	ijmp

000009b8 <_exit>:
 9b8:	f8 94       	cli

000009ba <__stop_program>:
 9ba:	ff cf       	rjmp	.-2      	; 0x9ba <__stop_program>
