Fitter report for ArrayUltrasound
Wed Nov 11 16:37:16 2015
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation LogicLock Region Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. LogicLock Region Resource Usage
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Dual Purpose and Dedicated Pins
 18. Bidir Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Output Pin Default Load For Reported TCO
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. |ArrayUltrasound|TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|altsyncram_5ac2:altsyncram1|ALTSYNCRAM
 32. |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|altsyncram_bmc2:altsyncram1|ALTSYNCRAM
 33. |ArrayUltrasound|LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|altsyncram_s3d2:altsyncram1|ALTSYNCRAM
 34. |ArrayUltrasound|Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|altsyncram_6ac2:altsyncram1|ALTSYNCRAM
 35. |ArrayUltrasound|Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|ALTSYNCRAM
 36. |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|altsyncram_enc2:altsyncram1|ALTSYNCRAM
 37. |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|altsyncram_qnc2:altsyncram1|ALTSYNCRAM
 38. |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|altsyncram_dnc2:altsyncram1|ALTSYNCRAM
 39. Fitter DSP Block Usage Summary
 40. DSP Block Details
 41. Interconnect Usage Summary
 42. LAB Logic Elements
 43. LAB-wide Signals
 44. LAB Signals Sourced
 45. LAB Signals Sourced Out
 46. LAB Distinct Inputs
 47. I/O Rules Summary
 48. I/O Rules Details
 49. I/O Rules Matrix
 50. Fitter Device Options
 51. Operating Settings and Conditions
 52. Estimated Delay Added for Hold Timing
 53. Fitter Messages
 54. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 11 16:37:16 2015    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; ArrayUltrasound                          ;
; Top-level Entity Name              ; ArrayUltrasound                          ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C40F484C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 14,841 / 39,600 ( 37 % )                 ;
;     Total combinational functions  ; 11,006 / 39,600 ( 28 % )                 ;
;     Dedicated logic registers      ; 12,277 / 39,600 ( 31 % )                 ;
; Total registers                    ; 12325                                    ;
; Total pins                         ; 118 / 332 ( 36 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 853,016 / 1,161,216 ( 73 % )             ;
; Embedded Multiplier 9-bit elements ; 16 / 252 ( 6 % )                         ;
; Total PLLs                         ; 2 / 4 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP3C40F484C8                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; PowerPlay Power Optimization                                       ; Extra effort                          ; Normal compilation                    ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                      ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                                   ; Off                                   ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                               ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                                   ; Off                                   ;
; Synchronizer Identification                                        ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.65        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  48.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+---------------------+------------------------+
; Pin Name            ; Reason                 ;
+---------------------+------------------------+
; E_P[0]              ; Missing drive strength ;
; E_P[1]              ; Missing drive strength ;
; E_P[2]              ; Missing drive strength ;
; E_P[3]              ; Missing drive strength ;
; E_P[4]              ; Missing drive strength ;
; E_P[5]              ; Missing drive strength ;
; E_P[6]              ; Missing drive strength ;
; E_P[7]              ; Missing drive strength ;
; E_P[8]              ; Missing drive strength ;
; E_P[9]              ; Missing drive strength ;
; E_P[10]             ; Missing drive strength ;
; E_P[11]             ; Missing drive strength ;
; E_P[12]             ; Missing drive strength ;
; E_P[13]             ; Missing drive strength ;
; E_P[14]             ; Missing drive strength ;
; E_P[15]             ; Missing drive strength ;
; E_N[0]              ; Missing drive strength ;
; E_N[1]              ; Missing drive strength ;
; E_N[2]              ; Missing drive strength ;
; E_N[3]              ; Missing drive strength ;
; E_N[4]              ; Missing drive strength ;
; E_N[5]              ; Missing drive strength ;
; E_N[6]              ; Missing drive strength ;
; E_N[7]              ; Missing drive strength ;
; E_N[8]              ; Missing drive strength ;
; E_N[9]              ; Missing drive strength ;
; E_N[10]             ; Missing drive strength ;
; E_N[11]             ; Missing drive strength ;
; E_N[12]             ; Missing drive strength ;
; E_N[13]             ; Missing drive strength ;
; E_N[14]             ; Missing drive strength ;
; E_N[15]             ; Missing drive strength ;
; HV_SW_CLR           ; Missing drive strength ;
; HV_SW_LE            ; Missing drive strength ;
; HV_SW_CLK           ; Missing drive strength ;
; HV_SW_DOUT          ; Missing drive strength ;
; HV_EN               ; Missing drive strength ;
; AX[0]               ; Missing drive strength ;
; AX[1]               ; Missing drive strength ;
; AX[2]               ; Missing drive strength ;
; AX[3]               ; Missing drive strength ;
; AY[0]               ; Missing drive strength ;
; AY[1]               ; Missing drive strength ;
; AY[2]               ; Missing drive strength ;
; MT_CS               ; Missing drive strength ;
; MT_Strobe           ; Missing drive strength ;
; MT_Data             ; Missing drive strength ;
; ADCLK               ; Missing drive strength ;
; sclk                ; Missing drive strength ;
; sync                ; Missing drive strength ;
; sdin                ; Missing drive strength ;
; HSync               ; Missing drive strength ;
; FSync               ; Missing drive strength ;
; TestCLK             ; Missing drive strength ;
; LCLK_o              ; Missing drive strength ;
; HS                  ; Missing drive strength ;
; VS                  ; Missing drive strength ;
; R_Data[0]           ; Missing drive strength ;
; R_Data[1]           ; Missing drive strength ;
; R_Data[2]           ; Missing drive strength ;
; R_Data[3]           ; Missing drive strength ;
; R_Data[4]           ; Missing drive strength ;
; R_Data[5]           ; Missing drive strength ;
; R_Data[6]           ; Missing drive strength ;
; R_Data[7]           ; Missing drive strength ;
; G_Data[0]           ; Missing drive strength ;
; G_Data[1]           ; Missing drive strength ;
; G_Data[2]           ; Missing drive strength ;
; G_Data[3]           ; Missing drive strength ;
; G_Data[4]           ; Missing drive strength ;
; G_Data[5]           ; Missing drive strength ;
; G_Data[6]           ; Missing drive strength ;
; G_Data[7]           ; Missing drive strength ;
; B_Data[0]           ; Missing drive strength ;
; B_Data[1]           ; Missing drive strength ;
; B_Data[2]           ; Missing drive strength ;
; B_Data[3]           ; Missing drive strength ;
; B_Data[4]           ; Missing drive strength ;
; B_Data[5]           ; Missing drive strength ;
; B_Data[6]           ; Missing drive strength ;
; B_Data[7]           ; Missing drive strength ;
; DE                  ; Missing drive strength ;
; LCD_RST             ; Missing drive strength ;
; LCD_PWM             ; Missing drive strength ;
; SPENA               ; Missing drive strength ;
; SPDA                ; Missing drive strength ;
; SPCK                ; Missing drive strength ;
; CC3200_SPI_DIN      ; Missing drive strength ;
; altera_reserved_tdo ; Missing drive strength ;
+---------------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                                                        ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+
; IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_m1p1:auto_generated|ram_block1a7~RAM_ENABLE_AND ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                  ;                  ;                       ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|ram_block1a15~RAM_ENABLE_AND                                         ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                  ;                  ;                       ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|ram_block1a31~RAM_ENABLE_AND                                         ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                  ;                  ;                       ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst8|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ram_block1a0~RAM_ENABLE_AND                                           ; Created         ; Placement        ; Power reduction                 ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[0]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[0]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[0]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[1]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[1]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[1]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[2]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[2]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[2]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[3]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[3]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[3]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[4]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[4]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[4]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[5]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[5]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[5]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[6]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[6]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[6]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[7]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[7]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[7]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[8]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[8]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[8]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[9]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[9]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|N[9]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[10]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[10]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|N[10]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[11]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[11]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|N[11]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[12]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[12]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|N[12]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[13]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[13]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|N[13]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[14]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[14]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|N[14]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|N[15]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_N[15]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|N[15]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[0]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[0]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[0]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[1]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[1]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[1]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[2]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[2]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[2]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[3]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[3]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[3]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[4]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[4]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[4]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[5]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[5]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[5]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[6]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[6]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[6]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[7]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[7]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[7]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[8]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[8]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[8]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[9]~reg0                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[9]~output    ; I                ;                       ;
; Transmit:Transmit_Inst|P[9]~reg0SLOAD_MUX                                                                                                                                   ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[10]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[10]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|P[10]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[11]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[11]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|P[11]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[12]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[12]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|P[12]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[13]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[13]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|P[13]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[14]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[14]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|P[14]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
; Transmit:Transmit_Inst|P[15]~reg0                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; E_P[15]~output   ; I                ;                       ;
; Transmit:Transmit_Inst|P[15]~reg0SLOAD_MUX                                                                                                                                  ; Created         ; Register Packing ; Fast Output Register assignment ; COMBOUT   ;                ;                  ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------+------------------+-----------------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 24073 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 24073 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                             ;
+------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------------+
; Partition Name         ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents               ;
+------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------------+
; Top                    ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                        ;
; Transmit:Transmit_Inst ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Transmit:Transmit_Inst ;
; sld_hub:sld_hub_inst   ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst   ;
+------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                     ;
+------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name         ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+------------------------+---------+-------------------+-------------------------+-------------------+
; Top                    ; 20522   ; 0                 ; N/A                     ; Source File       ;
; Transmit:Transmit_Inst ; 3160    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst   ; 391     ; 0                 ; N/A                     ; Source File       ;
+------------------------+---------+-------------------+-------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation LogicLock Region Preservation                                                                                                           ;
+------------------------+------------------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; Region Name            ; Partitions             ; Requested Origin ; Requested Width ; Requested Height ; Effective Origin ; Effective Width ; Effective Height ;
+------------------------+------------------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
; LVDS_AD:LVDS_AD_inst_A ; Top                    ; Floating         ; Auto            ; Auto             ; Floating         ; Auto            ; Auto             ;
; Transmit:Transmit_Inst ; Transmit:Transmit_Inst ; Floating         ; Auto            ; Auto             ; Floating         ; Auto            ; Auto             ;
+------------------------+------------------------+------------------+-----------------+------------------+------------------+-----------------+------------------+
Note: The effective origin and size are the region properties taking into account any post-fit logic assigned to the LogicLock region.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/畜牧业B超/阵列方案/乐普定制/fpga程序以及matlab参数计算/128阵元方案-fpga - 线阵/ArrayUltrasound - 16T32R-R60 - wifi/ArrayUltrasound.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                       ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                 ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 14,841 / 39,600 ( 37 % )                                                                                              ;
;     -- Combinational with no register       ; 2564                                                                                                                  ;
;     -- Register only                        ; 3835                                                                                                                  ;
;     -- Combinational with a register        ; 8442                                                                                                                  ;
;                                             ;                                                                                                                       ;
; Logic element usage by number of LUT inputs ;                                                                                                                       ;
;     -- 4 input functions                    ; 2853                                                                                                                  ;
;     -- 3 input functions                    ; 6367                                                                                                                  ;
;     -- <=2 input functions                  ; 1786                                                                                                                  ;
;     -- Register only                        ; 3835                                                                                                                  ;
;                                             ;                                                                                                                       ;
; Logic elements by mode                      ;                                                                                                                       ;
;     -- normal mode                          ; 5786                                                                                                                  ;
;     -- arithmetic mode                      ; 5220                                                                                                                  ;
;                                             ;                                                                                                                       ;
; Total registers*                            ; 12,325 / 41,185 ( 30 % )                                                                                              ;
;     -- Dedicated logic registers            ; 12,277 / 39,600 ( 31 % )                                                                                              ;
;     -- I/O registers                        ; 48 / 1,585 ( 3 % )                                                                                                    ;
;                                             ;                                                                                                                       ;
; Total LABs:  partially or completely used   ; 1,168 / 2,475 ( 47 % )                                                                                                ;
; User inserted logic elements                ; 0                                                                                                                     ;
; Virtual pins                                ; 0                                                                                                                     ;
; I/O pins                                    ; 118 / 332 ( 36 % )                                                                                                    ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                        ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                                                        ;
; Global signals                              ; 18                                                                                                                    ;
; M9Ks                                        ; 117 / 126 ( 93 % )                                                                                                    ;
; Total block memory bits                     ; 853,016 / 1,161,216 ( 73 % )                                                                                          ;
; Total block memory implementation bits      ; 1,078,272 / 1,161,216 ( 93 % )                                                                                        ;
; Embedded Multiplier 9-bit elements          ; 16 / 252 ( 6 % )                                                                                                      ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                                        ;
; Global clocks                               ; 18 / 20 ( 90 % )                                                                                                      ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                         ;
; Average interconnect usage (total/H/V)      ; 10% / 9% / 11%                                                                                                        ;
; Peak interconnect usage (total/H/V)         ; 25% / 21% / 29%                                                                                                       ;
; Maximum fan-out node                        ; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1]~clkctrl ;
; Maximum fan-out                             ; 10746                                                                                                                 ;
; Highest non-global fan-out signal           ; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                 ;
; Highest non-global fan-out                  ; 500                                                                                                                   ;
; Total fan-out                               ; 77457                                                                                                                 ;
; Average fan-out                             ; 2.94                                                                                                                  ;
+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                        ;
+---------------------------------------------+------------------------+------------------------+------------------------+
; Statistic                                   ; Root Region            ; LVDS_AD:LVDS_AD_inst_A ; Transmit:Transmit_Inst ;
+---------------------------------------------+------------------------+------------------------+------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                    ; Low                    ;
;                                             ;                        ;                        ;                        ;
; Total logic elements                        ; 12577 / 39600 ( 31 % ) ; 264 / 384 ( 68 % )     ; 2000 / 2720 ( 73 % )   ;
;     -- Combinational with no register       ; 1477                   ; 0                      ; 1087                   ;
;     -- Register only                        ; 3554                   ; 264                    ; 17                     ;
;     -- Combinational with a register        ; 7546                   ; 0                      ; 896                    ;
;                                             ;                        ;                        ;                        ;
; Logic element usage by number of LUT inputs ;                        ;                        ;                        ;
;     -- 4 input functions                    ; 2138                   ; 0                      ; 715                    ;
;     -- 3 input functions                    ; 5577                   ; 0                      ; 790                    ;
;     -- <=2 input functions                  ; 1308                   ; 0                      ; 478                    ;
;     -- Register only                        ; 3554                   ; 264                    ; 17                     ;
;                                             ;                        ;                        ;                        ;
; Logic elements by mode                      ;                        ;                        ;                        ;
;     -- normal mode                          ; 4056                   ; 0                      ; 1730                   ;
;     -- arithmetic mode                      ; 4967                   ; 0                      ; 253                    ;
;                                             ;                        ;                        ;                        ;
; Total registers                             ; 11148                  ; 264                    ; 913                    ;
;     -- Dedicated logic registers            ; 11100 / 39600 ( 28 % ) ; 264 / 384 ( 68 % )     ; 913 / 2720 ( 33 % )    ;
;     -- I/O registers                        ; 96                     ; 0                      ; 0                      ;
;                                             ;                        ;                        ;                        ;
; Total LABs:  partially or completely used   ; 987 / 2475 ( 39 % )    ; 23 / 24 ( 95 % )       ; 158 / 170 ( 92 % )     ;
;                                             ;                        ;                        ;                        ;
; Virtual pins                                ; 0                      ; 0                      ; 0                      ;
; I/O pins                                    ; 118                    ; 0                      ; 0                      ;
; Embedded Multiplier 9-bit elements          ; 16 / 252 ( 6 % )       ; 0                      ; 0                      ;
; Total memory bits                           ; 787472                 ; 0                      ; 65544                  ;
; Total RAM block bits                        ; 921600                 ; 0                      ; 156672                 ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0                      ; 0                      ;
; PLL                                         ; 2 / 4 ( 50 % )         ; 0                      ; 0                      ;
; M9K                                         ; 100 / 126 ( 79 % )     ; 0                      ; 17 / 17 ( 100 % )      ;
; Clock control block                         ; 18 / 24 ( 75 % )       ; 0                      ; 0                      ;
; Double Data Rate I/O output circuitry       ; 32 / 520 ( 6 % )       ; 0                      ; 0                      ;
;                                             ;                        ;                        ;                        ;
; Connections                                 ;                        ;                        ;                        ;
;     -- Input Connections                    ; 162                    ; 280                    ; 2494                   ;
;     -- Registered Input Connections         ; 129                    ; 268                    ; 1496                   ;
;     -- Output Connections                   ; 2774                   ; 96                     ; 66                     ;
;     -- Registered Output Connections        ; 730                    ; 96                     ; 25                     ;
;                                             ;                        ;                        ;                        ;
; Internal Connections                        ;                        ;                        ;                        ;
;     -- Total Connections                    ; 69903                  ; 858                    ; 10061                  ;
;     -- Registered Connections               ; 36984                  ; 612                    ; 4422                   ;
;                                             ;                        ;                        ;                        ;
; External Connections                        ;                        ;                        ;                        ;
;     -- Root Region                          ; 0                      ; 376                    ; 2560                   ;
;     -- LVDS_AD:LVDS_AD_inst_A               ; 376                    ; 0                      ; 0                      ;
;     -- Transmit:Transmit_Inst               ; 2560                   ; 0                      ; 0                      ;
;                                             ;                        ;                        ;                        ;
; Region Placement                            ;                        ;                        ;                        ;
;     -- Origin                               ; --                     ; X25_Y38                ; X53_Y1                 ;
;     -- Width                                ; --                     ; 6                      ; 11                     ;
;     -- Height                               ; --                     ; 4                      ; 17                     ;
+---------------------------------------------+------------------------+------------------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+---------------------------------------------+------------------------+------------------------+-----------------------+
; Statistic                                   ; Top                    ; Transmit:Transmit_Inst ; sld_hub:sld_hub_inst  ;
+---------------------------------------------+------------------------+------------------------+-----------------------+
; Difficulty Clustering Region                ; Low                    ; Low                    ; Low                   ;
;                                             ;                        ;                        ;                       ;
; Total logic elements                        ; 12578 / 39600 ( 31 % ) ; 2000 / 39600 ( 5 % )   ; 263 / 39600 ( < 1 % ) ;
;     -- Combinational with no register       ; 1363                   ; 1087                   ; 114                   ;
;     -- Register only                        ; 3797                   ; 17                     ; 21                    ;
;     -- Combinational with a register        ; 7418                   ; 896                    ; 128                   ;
;                                             ;                        ;                        ;                       ;
; Logic element usage by number of LUT inputs ;                        ;                        ;                       ;
;     -- 4 input functions                    ; 2046                   ; 715                    ; 92                    ;
;     -- 3 input functions                    ; 5453                   ; 790                    ; 124                   ;
;     -- <=2 input functions                  ; 1282                   ; 478                    ; 26                    ;
;     -- Register only                        ; 3797                   ; 17                     ; 21                    ;
;                                             ;                        ;                        ;                       ;
; Logic elements by mode                      ;                        ;                        ;                       ;
;     -- normal mode                          ; 3820                   ; 1730                   ; 236                   ;
;     -- arithmetic mode                      ; 4961                   ; 253                    ; 6                     ;
;                                             ;                        ;                        ;                       ;
; Total registers                             ; 11263                  ; 913                    ; 149                   ;
;     -- Dedicated logic registers            ; 11215 / 39600 ( 28 % ) ; 913 / 39600 ( 2 % )    ; 149 / 39600 ( < 1 % ) ;
;     -- I/O registers                        ; 96                     ; 0                      ; 0                     ;
;                                             ;                        ;                        ;                       ;
; Total LABs:  partially or completely used   ; 998 / 2475 ( 40 % )    ; 158 / 2475 ( 6 % )     ; 22 / 2475 ( < 1 % )   ;
;                                             ;                        ;                        ;                       ;
; Virtual pins                                ; 0                      ; 0                      ; 0                     ;
; I/O pins                                    ; 118                    ; 0                      ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 16 / 252 ( 6 % )       ; 0 / 252 ( 0 % )        ; 0 / 252 ( 0 % )       ;
; Total memory bits                           ; 787472                 ; 65544                  ; 0                     ;
; Total RAM block bits                        ; 921600                 ; 156672                 ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 2 / 4 ( 50 % )         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ;
; M9K                                         ; 100 / 126 ( 79 % )     ; 17 / 126 ( 13 % )      ; 0 / 126 ( 0 % )       ;
; Clock control block                         ; 17 / 24 ( 70 % )       ; 1 / 24 ( 4 % )         ; 0 / 24 ( 0 % )        ;
; Double Data Rate I/O output circuitry       ; 0 / 520 ( 0 % )        ; 32 / 520 ( 6 % )       ; 0 / 520 ( 0 % )       ;
;                                             ;                        ;                        ;                       ;
; Connections                                 ;                        ;                        ;                       ;
;     -- Input Connections                    ; 530                    ; 2257                   ; 240                   ;
;     -- Registered Input Connections         ; 270                    ; 1387                   ; 157                   ;
;     -- Output Connections                   ; 2556                   ; 65                     ; 406                   ;
;     -- Registered Output Connections        ; 560                    ; 57                     ; 405                   ;
;                                             ;                        ;                        ;                       ;
; Internal Connections                        ;                        ;                        ;                       ;
;     -- Total Connections                    ; 68767                  ; 10125                  ; 1773                  ;
;     -- Registered Connections               ; 36201                  ; 4345                   ; 1185                  ;
;                                             ;                        ;                        ;                       ;
; External Connections                        ;                        ;                        ;                       ;
;     -- Top                                  ; 496                    ; 2133                   ; 457                   ;
;     -- Transmit:Transmit_Inst               ; 2133                   ; 0                      ; 189                   ;
;     -- sld_hub:sld_hub_inst                 ; 457                    ; 189                    ; 0                     ;
;                                             ;                        ;                        ;                       ;
; Partition Interface                         ;                        ;                        ;                       ;
;     -- Input Ports                          ; 78                     ; 58                     ; 64                    ;
;     -- Output Ports                         ; 117                    ; 65                     ; 76                    ;
;     -- Bidir Ports                          ; 1                      ; 0                      ; 0                     ;
;                                             ;                        ;                        ;                       ;
; Registered Ports                            ;                        ;                        ;                       ;
;     -- Registered Input Ports               ; 0                      ; 26                     ; 3                     ;
;     -- Registered Output Ports              ; 0                      ; 57                     ; 66                    ;
;                                             ;                        ;                        ;                       ;
; Port Connectivity                           ;                        ;                        ;                       ;
;     -- Input Ports driven by GND            ; 0                      ; 0                      ; 17                    ;
;     -- Output Ports driven by GND           ; 0                      ; 4                      ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                      ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                      ; 0                     ;
;     -- Input Ports with no Source           ; 0                      ; 0                      ; 0                     ;
;     -- Output Ports with no Source          ; 0                      ; 0                      ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                      ; 3                      ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                      ; 24                    ;
+---------------------------------------------+------------------------+------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CC3200_SPI_CLK  ; J1    ; 1        ; 0            ; 28           ; 21           ; 25                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CC3200_SPI_CS   ; F1    ; 1        ; 0            ; 35           ; 14           ; 55                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CC3200_SPI_DOUT ; H2    ; 1        ; 0            ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; DCO             ; L6    ; 2        ; 0            ; 20           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ;
; DCO(n)          ; M6    ; 2        ; 0            ; 20           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; Fitter               ;
; Envelop         ; F2    ; 1        ; 0            ; 35           ; 7            ; 98                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; FCO             ; T21   ; 5        ; 67           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; FCO(n)          ; T22   ; 5        ; 67           ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTA            ; AA21  ; 5        ; 67           ; 2            ; 14           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTA(n)         ; AA22  ; 5        ; 67           ; 2            ; 21           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTB            ; Y21   ; 5        ; 67           ; 7            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTB(n)         ; Y22   ; 5        ; 67           ; 6            ; 14           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTC            ; W21   ; 5        ; 67           ; 8            ; 21           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTC(n)         ; W22   ; 5        ; 67           ; 7            ; 0            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTD            ; V21   ; 5        ; 67           ; 10           ; 0            ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTD(n)         ; V22   ; 5        ; 67           ; 10           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTE            ; R21   ; 5        ; 67           ; 13           ; 0            ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTE(n)         ; R22   ; 5        ; 67           ; 13           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTF            ; P21   ; 5        ; 67           ; 14           ; 0            ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTF(n)         ; P22   ; 5        ; 67           ; 14           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTG            ; N21   ; 5        ; 67           ; 18           ; 14           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTG(n)         ; N22   ; 5        ; 67           ; 18           ; 21           ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTH            ; M21   ; 5        ; 67           ; 18           ; 0            ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; OUTH(n)         ; M22   ; 5        ; 67           ; 18           ; 7            ; 0                     ; 0                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; sysclk          ; A12   ; 7        ; 34           ; 43           ; 0            ; 68                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; ADCLK          ; H22   ; 6        ; 67           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; AX[0]          ; C20   ; 6        ; 67           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; AX[1]          ; G14   ; 7        ; 54           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; AX[2]          ; G15   ; 7        ; 63           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; AX[3]          ; D20   ; 6        ; 67           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; AY[0]          ; H14   ; 7        ; 61           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; AY[1]          ; H15   ; 7        ; 61           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; AY[2]          ; H17   ; 6        ; 67           ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[0]      ; B5    ; 8        ; 11           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[1]      ; A6    ; 8        ; 25           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[2]      ; B6    ; 8        ; 22           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[3]      ; A7    ; 8        ; 25           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[4]      ; B7    ; 8        ; 25           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[5]      ; A8    ; 8        ; 25           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[6]      ; B8    ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; B_Data[7]      ; A9    ; 8        ; 32           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; CC3200_SPI_DIN ; H1    ; 1        ; 0            ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; DE             ; F14   ; 7        ; 63           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; E_N[0]         ; Y17   ; 4        ; 61           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[10]        ; F19   ; 6        ; 67           ; 37           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[11]        ; G17   ; 6        ; 67           ; 41           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[12]        ; H18   ; 6        ; 67           ; 35           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[13]        ; J18   ; 6        ; 67           ; 31           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[14]        ; K21   ; 6        ; 67           ; 27           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[15]        ; K19   ; 6        ; 67           ; 26           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[1]         ; AB16  ; 4        ; 45           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[2]         ; AB15  ; 4        ; 43           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[3]         ; T13   ; 4        ; 45           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[4]         ; U13   ; 4        ; 50           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[5]         ; U11   ; 3        ; 29           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[6]         ; V11   ; 3        ; 34           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[7]         ; Y8    ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[8]         ; D17   ; 7        ; 61           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_N[9]         ; F16   ; 7        ; 65           ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[0]         ; T14   ; 4        ; 52           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[10]        ; D19   ; 7        ; 59           ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[11]        ; G16   ; 7        ; 63           ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[12]        ; G18   ; 6        ; 67           ; 37           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[13]        ; H19   ; 6        ; 67           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[14]        ; K18   ; 6        ; 67           ; 30           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[15]        ; K17   ; 6        ; 67           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[1]         ; AA16  ; 4        ; 45           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[2]         ; W15   ; 4        ; 52           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[3]         ; U14   ; 4        ; 50           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[4]         ; W13   ; 4        ; 43           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[5]         ; U12   ; 4        ; 43           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[6]         ; Y10   ; 3        ; 34           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[7]         ; U10   ; 3        ; 22           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[8]         ; F17   ; 6        ; 67           ; 41           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; E_P[9]         ; C19   ; 7        ; 61           ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; FSync          ; V13   ; 4        ; 48           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; G_Data[0]      ; B9    ; 8        ; 29           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; G_Data[1]      ; A10   ; 8        ; 32           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; G_Data[2]      ; B10   ; 8        ; 32           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; G_Data[3]      ; A13   ; 7        ; 38           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; G_Data[4]      ; B13   ; 7        ; 38           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; G_Data[5]      ; A14   ; 7        ; 41           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; G_Data[6]      ; B14   ; 7        ; 38           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; G_Data[7]      ; A15   ; 7        ; 45           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HS             ; B19   ; 7        ; 56           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HSync          ; AB3   ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; HV_EN          ; J2    ; 1        ; 0            ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HV_SW_CLK      ; E16   ; 7        ; 65           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HV_SW_CLR      ; C15   ; 7        ; 50           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HV_SW_DOUT     ; C17   ; 7        ; 56           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; HV_SW_LE       ; E15   ; 7        ; 54           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LCD_PWM        ; A3    ; 8        ; 5            ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LCD_RST        ; B3    ; 8        ; 5            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; LCLK_o         ; B20   ; 7        ; 59           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MT_CS          ; T15   ; 4        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MT_Data        ; H16   ; 6        ; 67           ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; MT_Strobe      ; G13   ; 7        ; 52           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; PWDN           ; AB20  ; 4        ; 61           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[0]      ; B15   ; 7        ; 45           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[1]      ; A16   ; 7        ; 50           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[2]      ; B16   ; 7        ; 50           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[3]      ; A17   ; 7        ; 52           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[4]      ; B17   ; 7        ; 50           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[5]      ; A18   ; 7        ; 54           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[6]      ; B18   ; 7        ; 54           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; R_Data[7]      ; A19   ; 7        ; 56           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPCK           ; B4    ; 8        ; 7            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPDA           ; A5    ; 8        ; 14           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPENA          ; A4    ; 8        ; 9            ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_CLK        ; AA19  ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SPI_CS         ; AA18  ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; STBY           ; AA20  ; 4        ; 61           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; TestCLK        ; Y7    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; VS             ; A20   ; 7        ; 59           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sclk           ; AA17  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdin           ; AB17  ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sync           ; AB18  ; 4        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated       ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated       ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; K1       ; DATA0                                    ; As input tri-stated       ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                         ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                         ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                         ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                         ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                         ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R32n, DEV_OE                      ; Use as general purpose IO ; OUTG(n)                 ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R32p, DEV_CLRn                    ; Use as general purpose IO ; OUTG                    ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                         ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; K21      ; DIFFIO_R24p, CLKUSR                      ; Use as general purpose IO ; E_N[14]                 ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R24p, CLKUSR                      ; -                         ; E_N[10]                 ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R7n, PADD23                       ; Use as regular IO         ; E_P[12]                 ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R4n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO         ; AX[0]                   ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T45p, PADD0                       ; Use as regular IO         ; R_Data[6]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T41n, PADD1                       ; Use as regular IO         ; R_Data[3]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T41p, PADD2                       ; Use as regular IO         ; R_Data[4]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                       ; Use as regular IO         ; G_Data[7]               ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                       ; Use as regular IO         ; R_Data[0]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                       ; Use as regular IO         ; G_Data[5]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                      ; Use as regular IO         ; G_Data[6]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                      ; Use as regular IO         ; G_Data[3]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO         ; G_Data[4]               ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO         ; G_Data[2]               ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                      ; Use as regular IO         ; B_Data[7]               ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO         ; G_Data[0]               ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO         ; B_Data[5]               ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO         ; B_Data[6]               ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO         ; B_Data[3]               ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                       ; Use as regular IO         ; B_Data[4]               ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO         ; B_Data[1]               ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO         ; B_Data[2]               ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO         ; SPDA                    ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T6p, DATA8                        ; Use as regular IO         ; SPCK                    ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T4n, DATA10                       ; Use as regular IO         ; LCD_PWM                 ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11                       ; Use as regular IO         ; LCD_RST                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; SPI_Data ; AB19  ; 4        ; 59           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 36 ( 28 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 3        ; 7 / 42 ( 17 % )  ; 3.3V          ; --           ;
; 4        ; 21 / 43 ( 49 % ) ; 3.3V          ; --           ;
; 5        ; 18 / 42 ( 43 % ) ; 2.5V          ; --           ;
; 6        ; 16 / 37 ( 43 % ) ; 3.3V          ; --           ;
; 7        ; 32 / 43 ( 74 % ) ; 3.3V          ; --           ;
; 8        ; 16 / 43 ( 37 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; LCD_PWM                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 529        ; 8        ; SPENA                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 518        ; 8        ; SPDA                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 501        ; 8        ; B_Data[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 499        ; 8        ; B_Data[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 497        ; 8        ; B_Data[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 487        ; 8        ; B_Data[7]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 485        ; 8        ; G_Data[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; sysclk                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 473        ; 7        ; G_Data[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 469        ; 7        ; G_Data[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 458        ; 7        ; G_Data[7]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 448        ; 7        ; R_Data[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 446        ; 7        ; R_Data[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 437        ; 7        ; R_Data[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 435        ; 7        ; R_Data[7]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 430        ; 7        ; VS                                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; E_P[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 243        ; 4        ; sclk                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; SPI_CS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 252        ; 4        ; SPI_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 259        ; 4        ; STBY                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 274        ; 5        ; OUTA                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 273        ; 5        ; OUTA(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; HSync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 221        ; 4        ; E_N[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; E_N[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; sdin                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; sync                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; SPI_Data                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 260        ; 4        ; PWDN                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; LCD_RST                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; SPCK                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 523        ; 8        ; B_Data[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 502        ; 8        ; B_Data[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 500        ; 8        ; B_Data[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 498        ; 8        ; B_Data[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 488        ; 8        ; G_Data[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 486        ; 8        ; G_Data[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; G_Data[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 470        ; 7        ; G_Data[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 459        ; 7        ; R_Data[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 449        ; 7        ; R_Data[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 447        ; 7        ; R_Data[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 438        ; 7        ; R_Data[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 434        ; 7        ; HS                                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 431        ; 7        ; LCLK_o                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; HV_SW_CLR                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; HV_SW_DOUT                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; E_P[9]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 405        ; 6        ; AX[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; E_N[8]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; E_P[10]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 407        ; 6        ; AX[3]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; HV_SW_LE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 418        ; 7        ; HV_SW_CLK                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; CC3200_SPI_CS                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; Envelop                                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; DE                                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; E_N[9]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 410        ; 6        ; E_P[8]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; E_N[10]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 66         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; MT_Strobe                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 441        ; 7        ; AX[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 422        ; 7        ; AX[2]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 420        ; 7        ; E_P[11]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 411        ; 6        ; E_N[11]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 398        ; 6        ; E_P[12]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; CC3200_SPI_DIN                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 51         ; 1        ; CC3200_SPI_DOUT                                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; AY[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 424        ; 7        ; AY[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 393        ; 6        ; MT_Data                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 399        ; 6        ; AY[2]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 391        ; 6        ; E_N[12]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 386        ; 6        ; E_P[13]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; ADCLK                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 55         ; 1        ; CC3200_SPI_CLK                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 54         ; 1        ; HV_EN                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; E_N[13]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; E_P[15]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 370        ; 6        ; E_P[14]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 357        ; 6        ; E_N[15]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; E_N[14]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; DCO                                                       ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 71         ; 2        ; DCO(n)                                                    ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; OUTH                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 333        ; 5        ; OUTH(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; OUTG                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 331        ; 5        ; OUTG(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 320        ; 5        ; OUTF                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 319        ; 5        ; OUTF(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; OUTE                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 315        ; 5        ; OUTE(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; E_N[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 240        ; 4        ; E_P[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 241        ; 4        ; MT_CS                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; FCO                                                       ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 342        ; 5        ; FCO(n)                                                    ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; E_P[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 191        ; 3        ; E_N[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 222        ; 4        ; E_P[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 233        ; 4        ; E_N[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 235        ; 4        ; E_P[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; E_N[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 228        ; 4        ; FSync                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; OUTD                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; OUTD(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; E_P[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 239        ; 4        ; E_P[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; OUTC                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 292        ; 5        ; OUTC(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; TestCLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 175        ; 3        ; E_N[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; E_P[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; E_N[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; OUTB                                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 288        ; 5        ; OUTB(n)                                                   ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                             ;
+-------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+
; Name                          ; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll ;
+-------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+
; SDC pin name                  ; PLL_inst|altpll_component|auto_generated|pll1                       ; LVDS_AD_inst_A|altlvds_rx_component|auto_generated|lvds_rx_pll                                    ;
; PLL mode                      ; Normal                                                              ; Source Synchronous                                                                                ;
; Compensate clock              ; clock0                                                              ; clock0                                                                                            ;
; Compensated input/output pins ; --                                                                  ; OUTH, OUTH, OUTG, OUTF, OUTE, OUTD, OUTC, OUTB, OUTA, OUTG, OUTF, OUTE, OUTD, OUTC, OUTB, OUTA    ;
; Switchover type               ; --                                                                  ; --                                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                            ; 50.0 MHz                                                                                          ;
; Input frequency 1             ; --                                                                  ; --                                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ; 50.0 MHz                                                                                          ;
; Nominal VCO frequency         ; 599.9 MHz                                                           ; 599.9 MHz                                                                                         ;
; VCO post scale                ; 2                                                                   ; 2                                                                                                 ;
; VCO frequency control         ; Auto                                                                ; Auto                                                                                              ;
; VCO phase shift step          ; 208 ps                                                              ; 208 ps                                                                                            ;
; VCO multiply                  ; --                                                                  ; --                                                                                                ;
; VCO divide                    ; --                                                                  ; --                                                                                                ;
; Freq min lock                 ; 25.0 MHz                                                            ; 25.0 MHz                                                                                          ;
; Freq max lock                 ; 54.18 MHz                                                           ; 54.18 MHz                                                                                         ;
; M VCO Tap                     ; 0                                                                   ; 1                                                                                                 ;
; M Initial                     ; 1                                                                   ; 1                                                                                                 ;
; M value                       ; 12                                                                  ; 12                                                                                                ;
; N value                       ; 1                                                                   ; 1                                                                                                 ;
; Charge pump current           ; setting 1                                                           ; setting 1                                                                                         ;
; Loop filter resistance        ; setting 27                                                          ; setting 27                                                                                        ;
; Loop filter capacitance       ; setting 0                                                           ; setting 0                                                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ; 680 kHz to 980 kHz                                                                                ;
; Real time reconfigurable      ; Off                                                                 ; Off                                                                                               ;
; Scan chain MIF file           ; --                                                                  ; --                                                                                                ;
; Preserve PLL counter order    ; Off                                                                 ; Off                                                                                               ;
; PLL location                  ; PLL_3                                                               ; PLL_2                                                                                             ;
; Inclk0 signal                 ; sysclk                                                              ; FCO                                                                                               ;
; Inclk1 signal                 ; --                                                                  ; --                                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                       ; Dedicated Pin                                                                                     ;
; Inclk1 signal type            ; --                                                                  ; --                                                                                                ;
+-------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------+
; Name                                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                          ;
+---------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------+
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                               ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[0]                  ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                               ; clock1       ; 2    ; 5   ; 20.0 MHz         ; 0 (0 ps)      ; 1.50 (208 ps)    ; 50/50      ; C1      ; 30            ; 15/15 Even ; --            ; 1       ; 0       ; PLL_inst|altpll_component|auto_generated|pll1|clk[1]                  ;
; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|fast_clock              ; clock0       ; 6    ; 1   ; 300.0 MHz        ; -22 (-208 ps) ; 22.50 (208 ps)   ; 50/50      ; C0      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; LVDS_AD_inst_A|altlvds_rx_component|auto_generated|lvds_rx_pll|clk[0] ;
; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -4 (-208 ps)  ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; LVDS_AD_inst_A|altlvds_rx_component|auto_generated|lvds_rx_pll|clk[1] ;
+---------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                           ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ArrayUltrasound                                                       ; 14841 (569) ; 12277 (318)               ; 48 (48)       ; 853016      ; 117  ; 16           ; 0       ; 8         ; 118  ; 0            ; 2564 (251)   ; 3835 (83)         ; 8442 (242)       ; |ArrayUltrasound                                                                                                                                                                                                                              ;              ;
;    |ABS:ABS_inst|                                                      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |ArrayUltrasound|ABS:ABS_inst                                                                                                                                                                                                                 ;              ;
;       |lpm_abs:lpm_abs_component|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ArrayUltrasound|ABS:ABS_inst|lpm_abs:lpm_abs_component                                                                                                                                                                                       ;              ;
;    |AD9273_SPI_Config:AD9273_SPI_Config_Inst|                          ; 121 (54)    ; 62 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (28)      ; 9 (0)             ; 53 (26)          ; |ArrayUltrasound|AD9273_SPI_Config:AD9273_SPI_Config_Inst                                                                                                                                                                                     ;              ;
;       |SPI_AD:SPI_AD_Inst|                                             ; 67 (67)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 9 (9)             ; 27 (27)          ; |ArrayUltrasound|AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst                                                                                                                                                                  ;              ;
;    |ComWithCC3200:comb_141|                                            ; 67 (67)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 14 (14)           ; 26 (26)          ; |ArrayUltrasound|ComWithCC3200:comb_141                                                                                                                                                                                                       ;              ;
;    |IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst                                                                                                                                                                                           ;              ;
;       |alt3pram:alt3pram_component|                                    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component                                                                                                                                                               ;              ;
;          |altdpram:altdpram_component1|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                                  ;              ;
;             |altsyncram:ram_block|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                                             ;              ;
;                |altsyncram_m1p1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_m1p1:auto_generated                                                                              ;              ;
;          |altdpram:altdpram_component2|                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                  ;              ;
;             |altsyncram:ram_block|                                     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                             ;              ;
;                |altsyncram_m1p1:auto_generated|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_m1p1:auto_generated                                                                              ;              ;
;    |LOG_Table:LOG_Table_inst|                                          ; 68 (0)      ; 40 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 5 (0)             ; 35 (0)           ; |ArrayUltrasound|LOG_Table:LOG_Table_inst                                                                                                                                                                                                     ;              ;
;       |altsyncram:altsyncram_component|                                ; 68 (0)      ; 40 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 5 (0)             ; 35 (0)           ; |ArrayUltrasound|LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component                                                                                                                                                                     ;              ;
;          |altsyncram_fgb1:auto_generated|                              ; 68 (0)      ; 40 (0)                    ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 5 (0)             ; 35 (0)           ; |ArrayUltrasound|LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated                                                                                                                                      ;              ;
;             |altsyncram_s3d2:altsyncram1|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|altsyncram_s3d2:altsyncram1                                                                                                          ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                                ; 68 (46)     ; 40 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 5 (5)             ; 35 (26)          ; |ArrayUltrasound|LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                            ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|    ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                         ;              ;
;    |LVDS_AD:LVDS_AD_inst_A|                                            ; 264 (0)     ; 264 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 264 (0)           ; 0 (0)            ; |ArrayUltrasound|LVDS_AD:LVDS_AD_inst_A                                                                                                                                                                                                       ;              ;
;       |altlvds_rx:altlvds_rx_component|                                ; 264 (0)     ; 264 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 264 (0)           ; 0 (0)            ; |ArrayUltrasound|LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component                                                                                                                                                                       ;              ;
;          |LVDS_AD_lvds_rx:auto_generated|                              ; 264 (192)   ; 264 (192)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 264 (192)         ; 0 (0)            ; |ArrayUltrasound|LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated                                                                                                                                        ;              ;
;             |LVDS_AD_dffpipe:h_dffpipe|                                ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |ArrayUltrasound|LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|LVDS_AD_dffpipe:h_dffpipe                                                                                                              ;              ;
;             |LVDS_AD_dffpipe:l_dffpipe|                                ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |ArrayUltrasound|LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|LVDS_AD_dffpipe:l_dffpipe                                                                                                              ;              ;
;             |LVDS_AD_lvds_ddio_in:ddio_in|                             ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |ArrayUltrasound|LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|LVDS_AD_lvds_ddio_in:ddio_in                                                                                                           ;              ;
;    |PLL:PLL_inst|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|PLL:PLL_inst                                                                                                                                                                                                                 ;              ;
;       |altpll:altpll_component|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|PLL:PLL_inst|altpll:altpll_component                                                                                                                                                                                         ;              ;
;          |PLL_altpll:auto_generated|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                               ;              ;
;    |Receive:Receive_Inst|                                              ; 602 (432)   ; 239 (136)                 ; 0 (0)         ; 688128      ; 86   ; 16           ; 0       ; 8         ; 0    ; 0            ; 363 (296)    ; 11 (1)            ; 228 (135)        ; |ArrayUltrasound|Receive:Receive_Inst                                                                                                                                                                                                         ;              ;
;       |Apod:Apod_Inst|                                                 ; 126 (0)     ; 97 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 93 (0)           ; |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst                                                                                                                                                                                          ;              ;
;          |altsyncram:altsyncram_component|                             ; 126 (0)     ; 97 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 93 (0)           ; |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component                                                                                                                                                          ;              ;
;             |altsyncram_m4b1:auto_generated|                           ; 126 (0)     ; 97 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 93 (0)           ; |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated                                                                                                                           ;              ;
;                |altsyncram_bmc2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|altsyncram_bmc2:altsyncram1                                                                                               ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 126 (104)   ; 97 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (16)      ; 4 (4)             ; 93 (84)          ; |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                 ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                              ;              ;
;       |DAS_RF:DAS_RF_inst|                                             ; 21 (0)      ; 2 (0)                     ; 0 (0)         ; 245760      ; 30   ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 2 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DAS_RF:DAS_RF_inst                                                                                                                                                                                      ;              ;
;          |altsyncram:altsyncram_component|                             ; 21 (0)      ; 2 (0)                     ; 0 (0)         ; 245760      ; 30   ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 2 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component                                                                                                                                                      ;              ;
;             |altsyncram_vqn1:auto_generated|                           ; 21 (4)      ; 2 (2)                     ; 0 (0)         ; 245760      ; 30   ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (2)       ; 2 (2)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated                                                                                                                       ;              ;
;                |decode_ara:decode2|                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|decode_ara:decode2                                                                                                    ;              ;
;                |mux_9nb:mux3|                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|mux_9nb:mux3                                                                                                          ;              ;
;       |DPRAM:DPRAM_inst1|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst1                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst1|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst1|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DPRAM:DPRAM_inst2|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst2                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst2|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst2|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DPRAM:DPRAM_inst3|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst3                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst3|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst3|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DPRAM:DPRAM_inst4|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst4                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst4|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst4|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DPRAM:DPRAM_inst5|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst5                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst5|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst5|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DPRAM:DPRAM_inst6|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst6                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst6|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst6|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DPRAM:DPRAM_inst7|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst7                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst7|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst7|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DPRAM:DPRAM_inst8|                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst8                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst8|altsyncram:altsyncram_component                                                                                                                                                       ;              ;
;             |altsyncram_jgj1:auto_generated|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DPRAM:DPRAM_inst8|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated                                                                                                                        ;              ;
;       |DynamicFocus:DynamicFocus_inst|                                 ; 22 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 4 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst                                                                                                                                                                          ;              ;
;          |altsyncram:altsyncram_component|                             ; 22 (0)      ; 4 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 4 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component                                                                                                                                          ;              ;
;             |altsyncram_nv91:auto_generated|                           ; 22 (4)      ; 4 (4)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 4 (4)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated                                                                                                           ;              ;
;                |decode_67a:rden_decode|                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|decode_67a:rden_decode                                                                                    ;              ;
;                |mux_tlb:mux2|                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|mux_tlb:mux2                                                                                              ;              ;
;       |mult12_8:mult12_8_Inst1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst1                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst1|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst1|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;       |mult12_8:mult12_8_Inst2|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst2                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst2|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst2|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;       |mult12_8:mult12_8_Inst3|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst3                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst3|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst3|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;       |mult12_8:mult12_8_Inst4|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst4                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst4|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst4|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;       |mult12_8:mult12_8_Inst5|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst5                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst5|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst5|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;       |mult12_8:mult12_8_Inst6|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst6                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst6|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst6|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;       |mult12_8:mult12_8_Inst7|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst7                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst7|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst7|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;       |mult12_8:mult12_8_Inst8|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst8                                                                                                                                                                                 ;              ;
;          |lpm_mult:lpm_mult_component|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst8|lpm_mult:lpm_mult_component                                                                                                                                                     ;              ;
;             |mult_hap:auto_generated|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Receive:Receive_Inst|mult12_8:mult12_8_Inst8|lpm_mult:lpm_mult_component|mult_hap:auto_generated                                                                                                                             ;              ;
;    |TGC_ROM:TGC_ROM_inst|                                              ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |ArrayUltrasound|TGC_ROM:TGC_ROM_inst                                                                                                                                                                                                         ;              ;
;       |altsyncram:altsyncram_component|                                ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |ArrayUltrasound|TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component                                                                                                                                                                         ;              ;
;          |altsyncram_qpa1:auto_generated|                              ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 30 (0)           ; |ArrayUltrasound|TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated                                                                                                                                          ;              ;
;             |altsyncram_5ac2:altsyncram1|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|altsyncram_5ac2:altsyncram1                                                                                                              ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                                ; 62 (39)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (14)      ; 4 (4)             ; 30 (21)          ; |ArrayUltrasound|TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|    ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                             ;              ;
;    |Test:Test_inst|                                                    ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 34 (0)           ; |ArrayUltrasound|Test:Test_inst                                                                                                                                                                                                               ;              ;
;       |altsyncram:altsyncram_component|                                ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 34 (0)           ; |ArrayUltrasound|Test:Test_inst|altsyncram:altsyncram_component                                                                                                                                                                               ;              ;
;          |altsyncram_tva1:auto_generated|                              ; 62 (0)      ; 34 (0)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 34 (0)           ; |ArrayUltrasound|Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated                                                                                                                                                ;              ;
;             |altsyncram_6ac2:altsyncram1|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|altsyncram_6ac2:altsyncram1                                                                                                                    ;              ;
;             |sld_mod_ram_rom:mgl_prim2|                                ; 62 (39)     ; 34 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (14)      ; 0 (0)             ; 34 (25)          ; |ArrayUltrasound|Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                      ;              ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|    ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                   ;              ;
;    |Transmit:Transmit_Inst|                                            ; 2000 (1053) ; 913 (328)                 ; 0 (0)         ; 65544       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1087 (725)   ; 17 (9)            ; 896 (319)        ; |ArrayUltrasound|Transmit:Transmit_Inst                                                                                                                                                                                                       ;              ;
;       |EmitOneCH:EmitOneCH10|                                          ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH10                                                                                                                                                                                 ;              ;
;       |EmitOneCH:EmitOneCH11|                                          ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH11                                                                                                                                                                                 ;              ;
;       |EmitOneCH:EmitOneCH12|                                          ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH12                                                                                                                                                                                 ;              ;
;       |EmitOneCH:EmitOneCH13|                                          ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH13                                                                                                                                                                                 ;              ;
;       |EmitOneCH:EmitOneCH14|                                          ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH14                                                                                                                                                                                 ;              ;
;       |EmitOneCH:EmitOneCH15|                                          ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH15                                                                                                                                                                                 ;              ;
;       |EmitOneCH:EmitOneCH16|                                          ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH16                                                                                                                                                                                 ;              ;
;       |EmitOneCH:EmitOneCH1|                                           ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH1                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH2|                                           ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH2                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH3|                                           ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH3                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH4|                                           ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH4                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH5|                                           ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH5                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH6|                                           ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH6                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH7|                                           ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH7                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH8|                                           ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH8                                                                                                                                                                                  ;              ;
;       |EmitOneCH:EmitOneCH9|                                           ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|EmitOneCH:EmitOneCH9                                                                                                                                                                                  ;              ;
;       |HW_SW:HW_SW_inst|                                               ; 187 (0)     ; 159 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 155 (0)          ; |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst                                                                                                                                                                                      ;              ;
;          |altsyncram:altsyncram_component|                             ; 187 (0)     ; 159 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 155 (0)          ; |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component                                                                                                                                                      ;              ;
;             |altsyncram_j8b1:auto_generated|                           ; 187 (0)     ; 159 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 4 (0)             ; 155 (0)          ; |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated                                                                                                                       ;              ;
;                |altsyncram_qnc2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|altsyncram_qnc2:altsyncram1                                                                                           ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 187 (165)   ; 159 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (15)      ; 4 (4)             ; 155 (146)        ; |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                             ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                          ;              ;
;       |R_SEQ:R_SEQ_inst|                                               ; 188 (0)     ; 159 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 155 (0)          ; |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst                                                                                                                                                                                      ;              ;
;          |altsyncram:altsyncram_component|                             ; 188 (0)     ; 159 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 155 (0)          ; |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component                                                                                                                                                      ;              ;
;             |altsyncram_p7b1:auto_generated|                           ; 188 (0)     ; 159 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 4 (0)             ; 155 (0)          ; |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated                                                                                                                       ;              ;
;                |altsyncram_dnc2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|altsyncram_dnc2:altsyncram1                                                                                           ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 188 (165)   ; 159 (150)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (15)      ; 4 (4)             ; 155 (146)        ; |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                             ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                          ;              ;
;       |Test_Line:Test_Line_inst|                                       ; 54 (0)      ; 25 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 25 (0)           ; |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst                                                                                                                                                                              ;              ;
;          |altsyncram:altsyncram_component|                             ; 54 (0)      ; 25 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 25 (0)           ; |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component                                                                                                                                              ;              ;
;             |altsyncram_tdb1:auto_generated|                           ; 54 (0)      ; 25 (0)                    ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 25 (0)           ; |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated                                                                                                               ;              ;
;                |altsyncram_enc2:altsyncram1|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|altsyncram_enc2:altsyncram1                                                                                   ;              ;
;                |sld_mod_ram_rom:mgl_prim2|                             ; 54 (30)     ; 25 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (14)      ; 0 (0)             ; 25 (16)          ; |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                     ;              ;
;                   |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                  ;              ;
;    |lf:LF_Inst|                                                        ; 4048 (0)    ; 3843 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (0)      ; 1242 (0)          ; 2613 (0)         ; |ArrayUltrasound|lf:LF_Inst                                                                                                                                                                                                                   ;              ;
;       |lf_ast:lf_ast_inst|                                             ; 4048 (0)    ; 3843 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (0)      ; 1242 (0)          ; 2613 (0)         ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst                                                                                                                                                                                                ;              ;
;          |auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|      ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl                                                                                                                                         ;              ;
;          |auk_dspip_avalon_streaming_sink_fir_90:sink|                 ; 179 (30)    ; 144 (17)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (1)       ; 76 (0)            ; 80 (29)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink                                                                                                                                                    ;              ;
;             |scfifo:\normal_fifo:fifo_eab_off:in_fifo|                 ; 149 (3)     ; 127 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (2)       ; 76 (0)            ; 51 (1)           ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo                                                                                                           ;              ;
;                |a_fffifo:subfifo|                                      ; 146 (1)     ; 126 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 76 (0)            ; 50 (0)           ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo                                                                                          ;              ;
;                   |a_fefifo:fifo_state|                                ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                      ;              ;
;                   |lpm_counter:rd_ptr|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                       ;              ;
;                      |cntr_p9f:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated                                               ;              ;
;                   |lpm_ff:data_node[0][0]|                             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:data_node[0][0]                                                                   ;              ;
;                   |lpm_ff:data_node[0][2]|                             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:data_node[0][2]                                                                   ;              ;
;                   |lpm_ff:data_node[0][3]|                             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 5 (5)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:data_node[0][3]                                                                   ;              ;
;                   |lpm_ff:last_data_node[0]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                 ;              ;
;                   |lpm_ff:last_data_node[1]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 3 (3)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                 ;              ;
;                   |lpm_ff:last_data_node[2]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 6 (6)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]                                                                 ;              ;
;                   |lpm_ff:last_data_node[3]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]                                                                 ;              ;
;                   |lpm_ff:output_buffer|                               ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                     ;              ;
;                   |lpm_mux:last_row_data_out_mux|                      ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 22 (0)           ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                            ;              ;
;                      |mux_orc:auto_generated|                          ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 22 (22)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_orc:auto_generated                                     ;              ;
;                   |lpm_mux:row_data_out_mux[0]|                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:row_data_out_mux[0]                                                              ;              ;
;                      |mux_orc:auto_generated|                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:row_data_out_mux[0]|mux_orc:auto_generated                                       ;              ;
;          |auk_dspip_avalon_streaming_source_fir_90:source|             ; 43 (43)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (27)           ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source                                                                                                                                                ;              ;
;          |lf_st:fircore|                                               ; 3817 (0)    ; 3650 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (0)      ; 1131 (0)          ; 2519 (0)         ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore                                                                                                                                                                                  ;              ;
;             |par_ctrl:Uctrl|                                           ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|par_ctrl:Uctrl                                                                                                                                                                   ;              ;
;             |rom_lut_r_cen:Ur0_n_0_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_10_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur0_n_11_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur0_n_12_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur0_n_13_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur0_n_14_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur0_n_15_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_15_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur0_n_1_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_2_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_3_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_4_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_5_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_6_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_7_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_8_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur0_n_9_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_0_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_10_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur1_n_11_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur1_n_12_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur1_n_13_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur1_n_14_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur1_n_15_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_15_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur1_n_1_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_2_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_3_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_4_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_5_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_6_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_7_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_8_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur1_n_9_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_0_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_10_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur2_n_11_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur2_n_12_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur2_n_13_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur2_n_14_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur2_n_15_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_15_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur2_n_1_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_2_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_3_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_4_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_5_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_6_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_7_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_8_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur2_n_9_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_0_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_0_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_10_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_10_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur3_n_11_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_11_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur3_n_12_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_12_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur3_n_13_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_13_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur3_n_14_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_14_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur3_n_15_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_15_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur3_n_1_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_1_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_2_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_2_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_3_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_3_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_4_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_4_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_5_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_5_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_6_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_6_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_7_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_7_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_8_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_8_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur3_n_9_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur3_n_9_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_0_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_0_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_10_pp|                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_10_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur4_n_11_pp|                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_11_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur4_n_12_pp|                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_12_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur4_n_13_pp|                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_13_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur4_n_14_pp|                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_14_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur4_n_15_pp|                                ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_15_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur4_n_1_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_1_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_2_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_2_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_3_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_3_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_4_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_4_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_5_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_5_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_6_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_6_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_7_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_7_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_8_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_8_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur4_n_9_pp|                                 ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur4_n_9_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_0_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_0_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_10_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_10_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur5_n_11_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_11_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur5_n_12_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_12_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur5_n_13_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_13_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur5_n_14_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_14_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur5_n_15_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_15_pp                                                                                                                                                        ;              ;
;             |rom_lut_r_cen:Ur5_n_1_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_1_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_2_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_2_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_3_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_3_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_4_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_4_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_5_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_5_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_6_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_6_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_7_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_7_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_8_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_8_pp                                                                                                                                                         ;              ;
;             |rom_lut_r_cen:Ur5_n_9_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|rom_lut_r_cen:Ur5_n_9_pp                                                                                                                                                         ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                        ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 7 (7)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                        ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 7 (7)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                        ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 6 (6)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                        ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 7 (7)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                        ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                        ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 19 (19)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                        ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                        ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                        ; 20 (20)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                        ; 19 (19)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                        ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 12 (12)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                        ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 21 (21)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                        ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 7 (7)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                        ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                        ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                        ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 8 (8)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                        ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                        ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                        ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 20 (20)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                        ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                        ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                        ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 7 (7)             ; 9 (9)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                        ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                        ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 15 (15)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                        ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                        ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 22 (22)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|                        ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n|                        ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n|                        ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n|                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n|                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n|                        ; 27 (27)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n|                        ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n|                        ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 23 (23)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n|                        ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 14 (14)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_0_n|                        ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 10 (10)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_1_n|                        ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 13 (13)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_2_n|                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_2_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_3_n|                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_3_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_2_n_0_n|                        ; 27 (27)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_2_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_2_n_1_n|                        ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_2_n_1_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_3_n_0_n|                        ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 23 (23)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_3_n_0_n                                                                                                                                                ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                          ; 36 (36)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 24 (24)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                          ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 25 (25)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_2_n|                          ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 25 (25)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_2_n                                                                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                          ; 39 (39)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 8 (8)             ; 23 (23)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_1_n|                          ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 4 (4)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_1_n                                                                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_2_n_0_n|                          ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 20 (20)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|sadd_lpm_cen:Uadd_cen_l_2_n_0_n                                                                                                                                                  ;              ;
;             |tdl_da_lc:Utdldalc0n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc10n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc11n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc12n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc13n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc14n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc15n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc16n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc17n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc18n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc19n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc19n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc1n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc20n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc21n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc22n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc23n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc25n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc26n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc27n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc28n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc29n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc2n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc30n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc31n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc32n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc33n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc33n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc34n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc35n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc35n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc36n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc36n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc37n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc37n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc38n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc38n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc39n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc39n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc3n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc40n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc40n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc41n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc41n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc42n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc42n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc43n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc43n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc44n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc44n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc45n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc45n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc46n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc46n                                                                                                                                                            ;              ;
;             |tdl_da_lc:Utdldalc4n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc5n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc6n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc7n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc8n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                                                             ;              ;
;             |tdl_da_lc:Utdldalc9n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                                                             ;              ;
;             |uadd_cen:U_0_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_0_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_10_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_10_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_11_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_11_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_12_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_12_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_13_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_13_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_14_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_14_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_15_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_15_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_16_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_16_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_17_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_17_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_18_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_18_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_19_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_19_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_1_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_1_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_20_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_20_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_21_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_21_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_22_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_22_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_23_sym_add|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_23_sym_add                                                                                                                                                            ;              ;
;             |uadd_cen:U_2_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_2_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_3_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_3_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_4_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_4_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_5_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_5_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_6_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_6_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_7_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_7_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_8_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_8_sym_add                                                                                                                                                             ;              ;
;             |uadd_cen:U_9_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|lf:LF_Inst|lf_ast:lf_ast_inst|lf_st:fircore|uadd_cen:U_9_sym_add                                                                                                                                                             ;              ;
;    |matchfilter:MatchFilter_Inst|                                      ; 6732 (0)    ; 6347 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 385 (0)      ; 2165 (0)          ; 4182 (0)         ; |ArrayUltrasound|matchfilter:MatchFilter_Inst                                                                                                                                                                                                 ;              ;
;       |matchfilter_ast:matchfilter_ast_inst|                           ; 6732 (0)    ; 6347 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 385 (0)      ; 2165 (0)          ; 4182 (0)         ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst                                                                                                                                                            ;              ;
;          |auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|      ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl                                                                                                     ;              ;
;          |auk_dspip_avalon_streaming_sink_fir_90:sink|                 ; 154 (18)    ; 144 (17)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 78 (15)           ; 66 (2)           ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink                                                                                                                ;              ;
;             |scfifo:\normal_fifo:fifo_eab_off:in_fifo|                 ; 136 (3)     ; 127 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 63 (0)            ; 64 (1)           ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo                                                                       ;              ;
;                |a_fffifo:subfifo|                                      ; 133 (1)     ; 126 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 63 (0)            ; 63 (0)           ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo                                                      ;              ;
;                   |a_fefifo:fifo_state|                                ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ;              ;
;                   |lpm_counter:rd_ptr|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ;              ;
;                      |cntr_p9f:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated           ;              ;
;                   |lpm_ff:data_node[0][0]|                             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 2 (2)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:data_node[0][0]                               ;              ;
;                   |lpm_ff:data_node[0][2]|                             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:data_node[0][2]                               ;              ;
;                   |lpm_ff:data_node[0][3]|                             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:data_node[0][3]                               ;              ;
;                   |lpm_ff:last_data_node[0]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ;              ;
;                   |lpm_ff:last_data_node[1]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ;              ;
;                   |lpm_ff:last_data_node[2]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]                             ;              ;
;                   |lpm_ff:last_data_node[3]|                           ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]                             ;              ;
;                   |lpm_ff:output_buffer|                               ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ;              ;
;                   |lpm_mux:last_row_data_out_mux|                      ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 29 (0)           ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ;              ;
;                      |mux_orc:auto_generated|                          ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_orc:auto_generated ;              ;
;                   |lpm_mux:row_data_out_mux[0]|                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:row_data_out_mux[0]                          ;              ;
;                      |mux_orc:auto_generated|                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_mux:row_data_out_mux[0]|mux_orc:auto_generated   ;              ;
;          |auk_dspip_avalon_streaming_source_fir_90:source|             ; 61 (61)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 45 (45)           ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source                                                                                                            ;              ;
;          |matchfilter_st:fircore|                                      ; 6503 (0)    ; 6131 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 372 (0)      ; 2029 (0)          ; 4102 (0)         ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore                                                                                                                                     ;              ;
;             |par_ctrl:Uctrl|                                           ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|par_ctrl:Uctrl                                                                                                                      ;              ;
;             |rom_lut_r_cen:Ur0_n_0_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_10_pp|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_11_pp|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_12_pp|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_13_pp|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_14_pp|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_15_pp|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur0_n_1_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_2_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_3_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_4_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_5_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_6_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_7_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_8_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur0_n_9_pp|                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur0_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur10_n_0_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_0_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_10_pp|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_10_pp                                                                                                          ;              ;
;             |rom_lut_r_cen:Ur10_n_11_pp|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_11_pp                                                                                                          ;              ;
;             |rom_lut_r_cen:Ur10_n_12_pp|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_12_pp                                                                                                          ;              ;
;             |rom_lut_r_cen:Ur10_n_13_pp|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_13_pp                                                                                                          ;              ;
;             |rom_lut_r_cen:Ur10_n_14_pp|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_14_pp                                                                                                          ;              ;
;             |rom_lut_r_cen:Ur10_n_1_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_1_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_2_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_2_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_3_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_3_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_4_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_4_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_5_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_5_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_6_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_6_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_7_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_7_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_8_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_8_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur10_n_9_pp|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur10_n_9_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_0_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_10_pp|                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_11_pp|                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_12_pp|                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_13_pp|                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_14_pp|                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_15_pp|                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur1_n_1_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_2_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_3_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_4_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_5_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_6_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_7_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_8_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur1_n_9_pp|                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur1_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_0_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_10_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_11_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_12_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_13_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_14_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_15_pp|                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur2_n_1_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_2_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_3_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_4_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_5_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_6_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_7_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_8_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur2_n_9_pp|                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur2_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_0_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_10_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_11_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_12_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_13_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_14_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_15_pp|                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur3_n_1_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_2_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_3_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_4_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_5_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_6_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_7_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_8_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur3_n_9_pp|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur3_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_0_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_10_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_11_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_12_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_13_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_14_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_15_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur4_n_1_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_2_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_3_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_4_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_5_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_6_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_7_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_8_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur4_n_9_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur4_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_0_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_10_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur5_n_11_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur5_n_12_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur5_n_13_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur5_n_14_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur5_n_15_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur5_n_1_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_2_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_3_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_4_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_5_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_6_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_7_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_8_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur5_n_9_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur5_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_0_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_10_pp|                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur6_n_11_pp|                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur6_n_12_pp|                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur6_n_13_pp|                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur6_n_14_pp|                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur6_n_15_pp|                                ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur6_n_1_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_2_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_3_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_4_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_5_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_6_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_7_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_8_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur6_n_9_pp|                                 ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur6_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_0_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_10_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur7_n_11_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur7_n_12_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur7_n_13_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur7_n_14_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur7_n_15_pp|                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur7_n_1_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_2_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_3_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_4_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_5_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_6_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_7_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_8_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur7_n_9_pp|                                 ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur7_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_0_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_10_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur8_n_11_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur8_n_12_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur8_n_13_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur8_n_14_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur8_n_15_pp|                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur8_n_1_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_2_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_3_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_4_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_5_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_6_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_7_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_8_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur8_n_9_pp|                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur8_n_9_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_0_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_0_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_10_pp|                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_10_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur9_n_11_pp|                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_11_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur9_n_12_pp|                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_12_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur9_n_13_pp|                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_13_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur9_n_14_pp|                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_14_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur9_n_15_pp|                                ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_15_pp                                                                                                           ;              ;
;             |rom_lut_r_cen:Ur9_n_1_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_1_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_2_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_2_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_3_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_3_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_4_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_4_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_5_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_5_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_6_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_6_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_7_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_7_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_8_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_8_pp                                                                                                            ;              ;
;             |rom_lut_r_cen:Ur9_n_9_pp|                                 ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|rom_lut_r_cen:Ur9_n_9_pp                                                                                                            ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n|                        ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n|                        ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n|                        ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n|                        ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n|                        ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n|                        ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n|                        ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n|                        ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n|                        ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n|                        ; 21 (21)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n|                        ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n|                        ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_0_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_0_n_0_n|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_0_n_0_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_0_n_1_n|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_0_n_1_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_0_n_2_n|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_0_n_2_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_0_n_3_n|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_0_n_3_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_0_n_4_n|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_0_n_4_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_0_n_5_n|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_0_n_5_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_0_n_6_n|                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_0_n_6_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_1_n_0_n|                       ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_1_n_0_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_1_n_1_n|                       ; 24 (24)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 7 (7)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_1_n_1_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_1_n_2_n|                       ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_1_n_2_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_1_n_3_n|                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_1_n_3_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_2_n_0_n|                       ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 18 (18)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_2_n_0_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_2_n_1_n|                       ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_2_n_1_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_10_lut_l_3_n_0_n|                       ; 33 (33)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 12 (12)           ; 20 (20)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_10_lut_l_3_n_0_n                                                                                                  ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n|                        ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 5 (5)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n|                        ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 5 (5)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n|                        ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 5 (5)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n|                        ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 5 (5)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n|                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n|                        ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n|                        ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n|                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n|                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n|                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n|                        ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n|                        ; 27 (27)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_1_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n|                        ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n|                        ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n|                        ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n|                        ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n|                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n|                        ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n|                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n|                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n|                        ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n|                        ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n|                        ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n|                        ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n|                        ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n|                        ; 31 (31)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 19 (19)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_2_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n|                        ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n|                        ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n|                        ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 6 (6)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n|                        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n|                        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n|                        ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n|                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n|                        ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 7 (7)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n|                        ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n|                        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n|                        ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_3_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n|                        ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n|                        ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n|                        ; 19 (19)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n|                        ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n|                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n|                        ; 33 (33)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 18 (18)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_4_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n|                        ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n|                        ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_0_n|                        ; 19 (19)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_1_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_2_n|                        ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_1_n_3_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_2_n_0_n|                        ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_2_n_1_n|                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_5_lut_l_3_n_0_n|                        ; 33 (33)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_5_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_0_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_1_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_2_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_3_n|                        ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_4_n|                        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_5_n|                        ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_6_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_0_n_7_n|                        ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_1_n_0_n|                        ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_1_n_1_n|                        ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_1_n_2_n|                        ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_1_n_3_n|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_2_n_0_n|                        ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_2_n_1_n|                        ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_6_lut_l_3_n_0_n|                        ; 34 (34)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 18 (18)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_6_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_0_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_1_n|                        ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_2_n|                        ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_3_n|                        ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_4_n|                        ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_5_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_6_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_0_n_7_n|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_1_n_0_n|                        ; 20 (20)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 8 (8)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_1_n_1_n|                        ; 19 (19)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 6 (6)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_1_n_2_n|                        ; 17 (17)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_1_n_3_n|                        ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_2_n_0_n|                        ; 23 (23)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_2_n_1_n|                        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 19 (19)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_7_lut_l_3_n_0_n|                        ; 32 (32)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_7_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_0_n|                        ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_1_n|                        ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_2_n|                        ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_3_n|                        ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_4_n|                        ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_5_n|                        ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_6_n|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_0_n_7_n|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_1_n_0_n|                        ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_1_n_1_n|                        ; 22 (22)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_1_n_2_n|                        ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_1_n_3_n|                        ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_2_n_0_n|                        ; 24 (24)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_2_n_1_n|                        ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_8_lut_l_3_n_0_n|                        ; 35 (35)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 24 (24)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_8_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_0_n|                        ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_1_n|                        ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 7 (7)             ; 9 (9)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_2_n|                        ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 10 (10)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_3_n|                        ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 11 (11)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_4_n|                        ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_4_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_5_n|                        ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 14 (14)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_5_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_6_n|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_6_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_0_n_7_n|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_0_n_7_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_1_n_0_n|                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_1_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_1_n_1_n|                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_1_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_1_n_2_n|                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 15 (15)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_1_n_2_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_1_n_3_n|                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_1_n_3_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_2_n_0_n|                        ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 17 (17)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_2_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_2_n_1_n|                        ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_2_n_1_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_9_lut_l_3_n_0_n|                        ; 35 (35)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 23 (23)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_9_lut_l_3_n_0_n                                                                                                   ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_0_n|                          ; 32 (32)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 23 (23)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_0_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_1_n|                          ; 35 (35)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 24 (24)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_1_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_2_n|                          ; 37 (37)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 7 (7)             ; 24 (24)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_2_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_3_n|                          ; 38 (38)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 8 (8)             ; 24 (24)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_3_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_4_n|                          ; 38 (38)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 7 (7)             ; 25 (25)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_4_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_0_n_5_n|                          ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_0_n_5_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_0_n|                          ; 37 (37)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 7 (7)             ; 23 (23)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_0_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_1_n|                          ; 38 (38)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 7 (7)             ; 24 (24)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_1_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_1_n_2_n|                          ; 38 (38)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 7 (7)             ; 24 (24)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_1_n_2_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_2_n_0_n|                          ; 37 (37)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 25 (25)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_2_n_0_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_2_n_1_n|                          ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (27)           ; 4 (4)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_2_n_1_n                                                                                                     ;              ;
;             |sadd_lpm_cen:Uadd_cen_l_3_n_0_n|                          ; 36 (36)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 27 (27)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|sadd_lpm_cen:Uadd_cen_l_3_n_0_n                                                                                                     ;              ;
;             |tdl_da_lc:Utdldalc0n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc0n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc10n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc10n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc11n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc11n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc12n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc12n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc13n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc13n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc14n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc14n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc15n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc15n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc16n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc16n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc17n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc17n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc18n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc18n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc19n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc19n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc1n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc1n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc20n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc20n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc21n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc21n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc22n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc22n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc23n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc23n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc24n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc24n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc25n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc25n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc26n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc26n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc27n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc27n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc28n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc28n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc29n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc29n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc2n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc2n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc30n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc30n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc31n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc31n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc32n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc32n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc33n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc33n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc34n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc34n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc35n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc35n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc36n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc36n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc37n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc37n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc38n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc38n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc39n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc39n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc3n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc3n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc40n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc40n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc43n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc43n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc44n|                                    ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc44n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc45n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc45n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc46n|                                    ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc46n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc47n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc47n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc48n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc48n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc49n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc49n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc4n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc4n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc50n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc50n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc51n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc51n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc52n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc52n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc53n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc53n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc54n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc54n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc55n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc55n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc56n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc56n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc57n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc57n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc58n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc58n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc59n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc59n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc5n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc5n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc60n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc60n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc61n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc61n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc62n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc62n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc63n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc63n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc64n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc64n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc65n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc65n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc66n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc66n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc67n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc67n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc68n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc68n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc69n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc69n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc6n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc6n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc70n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc70n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc71n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc71n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc72n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc72n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc73n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc73n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc74n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc74n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc75n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc75n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc76n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc76n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc77n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc77n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc78n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc78n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc79n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc79n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc7n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc7n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc80n|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc80n                                                                                                               ;              ;
;             |tdl_da_lc:Utdldalc8n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc8n                                                                                                                ;              ;
;             |tdl_da_lc:Utdldalc9n|                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|tdl_da_lc:Utdldalc9n                                                                                                                ;              ;
;             |uadd_cen:U_0_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_0_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_10_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_10_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_11_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_11_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_12_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_12_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_13_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_13_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_14_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_14_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_15_sym_add|                                    ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 12 (12)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_15_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_16_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_16_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_17_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_17_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_18_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_18_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_19_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_19_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_1_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_1_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_20_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_20_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_21_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_21_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_22_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_22_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_23_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_23_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_24_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_24_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_25_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_25_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_26_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_26_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_27_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_27_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_28_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_28_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_29_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_29_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_2_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_2_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_30_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_30_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_31_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_31_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_32_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_32_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_33_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_33_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_34_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_34_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_35_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_35_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_36_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_36_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_37_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_37_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_38_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_38_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_39_sym_add|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_39_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_3_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_3_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_40_sym_add|                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_40_sym_add                                                                                                               ;              ;
;             |uadd_cen:U_4_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_4_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_5_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_5_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_6_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_6_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_7_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_7_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_8_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_8_sym_add                                                                                                                ;              ;
;             |uadd_cen:U_9_sym_add|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |ArrayUltrasound|matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|matchfilter_st:fircore|uadd_cen:U_9_sym_add                                                                                                                ;              ;
;    |sld_hub:sld_hub_inst|                                              ; 263 (218)   ; 149 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (99)     ; 21 (18)           ; 128 (101)        ; |ArrayUltrasound|sld_hub:sld_hub_inst                                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                        ; 25 (25)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 11 (11)          ; |ArrayUltrasound|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 16 (16)          ; |ArrayUltrasound|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                               ;              ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; E_P[0]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[1]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[2]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[3]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[4]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[5]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[6]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[7]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[8]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[9]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[10]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[11]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[12]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[13]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[14]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_P[15]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[0]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[1]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[2]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[3]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[4]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[5]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[6]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[7]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[8]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[9]          ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[10]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[11]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[12]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[13]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[14]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; E_N[15]         ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; HV_SW_CLR       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HV_SW_LE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HV_SW_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HV_SW_DOUT      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HV_EN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AX[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AX[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AX[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AX[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AY[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AY[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AY[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MT_CS           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MT_Strobe       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MT_Data         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADCLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DCO             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SPI_CLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_CS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STBY            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWDN            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sclk            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sync            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdin            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HSync           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FSync           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TestCLK         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCLK_o          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HS              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VS              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; R_Data[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; G_Data[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_Data[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DE              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RST         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_PWM         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPENA           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPDA            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPCK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CC3200_SPI_DIN  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_Data        ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sysclk          ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; OUTH            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTG            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTF            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTE            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTD            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTC            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTB            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTA            ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; Envelop         ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; CC3200_SPI_CS   ; Input    ; 6             ; 0             ; --                    ; --  ; --   ;
; CC3200_SPI_CLK  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; FCO             ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CC3200_SPI_DOUT ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; DCO(n)          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; OUTH(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTG(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTF(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTE(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTD(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTC(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTB(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; OUTA(n)         ; Input    ; --            ; --            ; 0                     ; --  ; --   ;
; FCO(n)          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; DCO                                                       ;                   ;         ;
; SPI_Data                                                  ;                   ;         ;
; sysclk                                                    ;                   ;         ;
; OUTH                                                      ;                   ;         ;
; OUTG                                                      ;                   ;         ;
; OUTF                                                      ;                   ;         ;
; OUTE                                                      ;                   ;         ;
; OUTD                                                      ;                   ;         ;
; OUTC                                                      ;                   ;         ;
; OUTB                                                      ;                   ;         ;
; OUTA                                                      ;                   ;         ;
; Envelop                                                   ;                   ;         ;
;      - Pr_Gate                                            ; 1                 ; 6       ;
;      - RX_Gate                                            ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|CC3200_SPI_DIN~1            ; 1                 ; 6       ;
;      - End_Gate                                           ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[7]~_emulated     ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[6]~_emulated     ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[5]~_emulated     ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[4]~_emulated     ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[3]~_emulated     ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[2]~_emulated     ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[1]~_emulated     ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[0]~_emulated     ; 1                 ; 6       ;
;      - Envelop~inputclkctrl                               ; 0                 ; 0       ;
; CC3200_SPI_CS                                             ;                   ;         ;
;      - ComWithCC3200:comb_141|CC3200_SPI_DIN~1            ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[7]~head_lut      ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Config_Data_Shift[14]~24    ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[6]~head_lut      ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[5]~head_lut      ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[4]~head_lut      ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[3]~head_lut      ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[2]~head_lut      ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[1]~head_lut      ; 0                 ; 6       ;
;      - ComWithCC3200:comb_141|Shift_Data[0]~head_lut      ; 0                 ; 6       ;
;      - CC3200_SPI_CS~inputclkctrl                         ; 1                 ; 0       ;
; CC3200_SPI_CLK                                            ;                   ;         ;
;      - CC3200_SPI_CLK~inputclkctrl                        ; 0                 ; 0       ;
; FCO                                                       ;                   ;         ;
; CC3200_SPI_DOUT                                           ;                   ;         ;
;      - ComWithCC3200:comb_141|Config_Data_Shift[8]~feeder ; 1                 ; 6       ;
;      - ComWithCC3200:comb_141|Config_Data_Shift[0]~feeder ; 1                 ; 6       ;
; DCO(n)                                                    ;                   ;         ;
; OUTH(n)                                                   ;                   ;         ;
; OUTG(n)                                                   ;                   ;         ;
; OUTF(n)                                                   ;                   ;         ;
; OUTE(n)                                                   ;                   ;         ;
; OUTD(n)                                                   ;                   ;         ;
; OUTC(n)                                                   ;                   ;         ;
; OUTB(n)                                                   ;                   ;         ;
; OUTA(n)                                                   ;                   ;         ;
; FCO(n)                                                    ;                   ;         ;
+-----------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------+--------+----------------------+------------------+---------------------------+
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|Addr_Counter[0]~27                                                                                                                                                                           ; LCCOMB_X43_Y1_N22  ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SND_DATA[5]~32                                                                                                                                                                               ; LCCOMB_X39_Y1_N20  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|LessThan0~0                                                                                                                                                               ; LCCOMB_X48_Y1_N22  ; 17      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|SPI_CS~1                                                                                                                                                                  ; LCCOMB_X48_Y1_N24  ; 13      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|SPI_Data~2                                                                                                                                                                ; LCCOMB_X49_Y1_N12  ; 2       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|SPI_Data~en                                                                                                                                                               ; FF_X50_Y1_N23      ; 1       ; Output enable                     ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|Wr_Data[7]~23                                                                                                                                                             ; LCCOMB_X48_Y1_N28  ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_Addr[2]~41                                                                                                                                                                               ; LCCOMB_X43_Y1_N16  ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_New_Word                                                                                                                                                                                 ; FF_X39_Y1_N13      ; 48      ; Async. clear, Latch enable        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; CC3200_SPI_CLK                                                                                                                                                                                                                        ; PIN_J1             ; 25      ; Clock                             ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CC3200_SPI_CS                                                                                                                                                                                                                         ; PIN_F1             ; 45      ; Async. clear, Clock, Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ComWithCC3200:comb_141|Config_Data_Shift[0]~26                                                                                                                                                                                        ; LCCOMB_X59_Y29_N26 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; ComWithCC3200:comb_141|Config_Data_Shift[14]~27                                                                                                                                                                                       ; LCCOMB_X59_Y29_N28 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; End_Gate                                                                                                                                                                                                                              ; FF_X38_Y11_N1      ; 2       ; Clock                             ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; End_Gate_Reg                                                                                                                                                                                                                          ; FF_X27_Y36_N19     ; 16      ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Envelop                                                                                                                                                                                                                               ; PIN_F2             ; 13      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Envelop                                                                                                                                                                                                                               ; PIN_F2             ; 86      ; Async. clear, Clock               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; FCO                                                                                                                                                                                                                                   ; PIN_T21            ; 1       ; Clock                             ; no     ; --                   ; --               ; --                        ;
; Focus_Num[1]                                                                                                                                                                                                                          ; FF_X36_Y10_N11     ; 100     ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_m1p1:auto_generated|ram_block1a7~RAM_ENABLE_AND                                                           ; LCCOMB_X59_Y28_N4  ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LF_Reg[2]~48                                                                                                                                                                                                                          ; LCCOMB_X61_Y27_N20 ; 8       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                                            ; LCCOMB_X55_Y21_N18 ; 4       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                                      ; LCCOMB_X55_Y21_N0  ; 8       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                                         ; LCCOMB_X57_Y23_N10 ; 4       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                                         ; LCCOMB_X55_Y21_N6  ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                                         ; LCCOMB_X55_Y21_N14 ; 13      ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]~17                                                                                              ; LCCOMB_X56_Y21_N26 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~18                                                    ; LCCOMB_X55_Y24_N4  ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~33                                               ; LCCOMB_X55_Y24_N10 ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~34                                               ; LCCOMB_X55_Y24_N28 ; 5       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|fast_clock                                                                                                                                      ; PLL_2              ; 184     ; Clock                             ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1]                                                                                                                         ; PLL_2              ; 10708   ; Clock                             ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; LessThan12~3                                                                                                                                                                                                                          ; LCCOMB_X63_Y22_N28 ; 16      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LessThan17~3                                                                                                                                                                                                                          ; LCCOMB_X60_Y28_N4  ; 8       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; LessThan2~10                                                                                                                                                                                                                          ; LCCOMB_X33_Y6_N22  ; 32      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; LessThan8~2                                                                                                                                                                                                                           ; LCCOMB_X60_Y26_N0  ; 10      ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                       ; PLL_3              ; 629     ; Clock                             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                       ; PLL_3              ; 92      ; Clock                             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Pr_Gate                                                                                                                                                                                                                               ; FF_X38_Y11_N25     ; 345     ; Async. clear, Clock, Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Pr_Gate                                                                                                                                                                                                                               ; FF_X38_Y11_N25     ; 134     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Pulse_Counter[12]~136                                                                                                                                                                                                                 ; LCCOMB_X38_Y11_N8  ; 31      ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; RST_Counter[18]~101                                                                                                                                                                                                                   ; LCCOMB_X38_Y4_N18  ; 33      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; RST_n                                                                                                                                                                                                                                 ; FF_X38_Y4_N29      ; 20      ; Async. clear                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; RX_Gate                                                                                                                                                                                                                               ; FF_X38_Y11_N3      ; 254     ; Async. clear, Clock               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; RX_Gate_Reg                                                                                                                                                                                                                           ; FF_X33_Y10_N3      ; 52      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; RX_Gate_Reg                                                                                                                                                                                                                           ; FF_X33_Y10_N3      ; 90      ; Async. clear, Latch enable        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Receive:Receive_Inst|Add1~26                                                                                                                                                                                                          ; LCCOMB_X34_Y16_N26 ; 31      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~2                                                                                                 ; LCCOMB_X57_Y25_N10 ; 7       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                           ; LCCOMB_X57_Y23_N28 ; 16      ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                              ; LCCOMB_X57_Y23_N22 ; 4       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                              ; LCCOMB_X57_Y23_N8  ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                              ; LCCOMB_X57_Y23_N14 ; 11      ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[33]~129                                                                                 ; LCCOMB_X57_Y25_N8  ; 64      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~15                                         ; LCCOMB_X59_Y26_N30 ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~38                                    ; LCCOMB_X59_Y26_N18 ; 5       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~39                                    ; LCCOMB_X59_Y26_N6  ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|decode_ara:decode2|eq_node[0]                                                                                                  ; LCCOMB_X33_Y24_N6  ; 24      ; Clock enable, Write enable        ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|decode_ara:decode2|eq_node[1]                                                                                                  ; LCCOMB_X33_Y24_N16 ; 24      ; Clock enable, Write enable        ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|ram_block1a15~RAM_ENABLE_AND                                                                                                   ; LCCOMB_X39_Y9_N16  ; 15      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|ram_block1a31~RAM_ENABLE_AND                                                                                                   ; LCCOMB_X37_Y4_N28  ; 15      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DAS_Value_IN[1]~93                                                                                                                                                                                               ; LCCOMB_X33_Y34_N30 ; 15      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst8|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ram_block1a0~RAM_ENABLE_AND                                                                                                     ; LCCOMB_X25_Y36_N8  ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|decode_67a:rden_decode|w_anode142w[2]                                                                              ; LCCOMB_X33_Y30_N30 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|decode_67a:rden_decode|w_anode165w[2]~1                                                                            ; LCCOMB_X33_Y30_N0  ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|LessThan1~3                                                                                                                                                                                                      ; LCCOMB_X25_Y36_N10 ; 18      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|So_Gate                                                                                                                                                                                                          ; FF_X25_Y36_N29     ; 106     ; Clock enable, Sync. clear         ; no     ; --                   ; --               ; --                        ;
; Receive:Receive_Inst|Wr_En                                                                                                                                                                                                            ; FF_X25_Y36_N17     ; 9       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; Sample_Gate_Reg                                                                                                                                                                                                                       ; FF_X51_Y7_N1       ; 2       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Sample_Gate_Reg                                                                                                                                                                                                                       ; FF_X51_Y7_N1       ; 17      ; Async. clear                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Send_Counter[3]~40                                                                                                                                                                                                                    ; LCCOMB_X60_Y25_N20 ; 17      ; Clock enable, Sync. clear         ; no     ; --                   ; --               ; --                        ;
; Send_Counter[3]~41                                                                                                                                                                                                                    ; LCCOMB_X60_Y25_N22 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Send_Data[7]~39                                                                                                                                                                                                                       ; LCCOMB_X60_Y25_N16 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                                                ; LCCOMB_X55_Y22_N6  ; 4       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                                          ; LCCOMB_X56_Y22_N8  ; 1       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                                             ; LCCOMB_X57_Y26_N18 ; 4       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                                             ; LCCOMB_X56_Y22_N26 ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                                             ; LCCOMB_X56_Y22_N14 ; 7       ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]~17                                                                                                  ; LCCOMB_X56_Y22_N16 ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~19                                                        ; LCCOMB_X55_Y22_N26 ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~27                                                   ; LCCOMB_X54_Y22_N18 ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3]~28                                                   ; LCCOMB_X55_Y22_N8  ; 5       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                                                      ; LCCOMB_X59_Y19_N10 ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~2                                                                                                                ; LCCOMB_X57_Y19_N22 ; 1       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                                                   ; LCCOMB_X54_Y19_N24 ; 1       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[13]~33                                                                                                       ; LCCOMB_X59_Y19_N6  ; 16      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~17                                                              ; LCCOMB_X53_Y19_N6  ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~34                                                         ; LCCOMB_X52_Y19_N4  ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~35                                                         ; LCCOMB_X53_Y19_N18 ; 5       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|AX[0]~8                                                                                                                                                                                                        ; LCCOMB_X61_Y17_N30 ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Delay_Counter[2]~47                                                                                                                                                                                            ; LCCOMB_X61_Y7_N2   ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH10|Emit_Counter[6]~46                                                                                                                                                                       ; LCCOMB_X61_Y10_N16 ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH10|LessThan0~2                                                                                                                                                                              ; LCCOMB_X60_Y10_N2  ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH11|Emit_Counter[6]~46                                                                                                                                                                       ; LCCOMB_X56_Y4_N22  ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH11|LessThan0~2                                                                                                                                                                              ; LCCOMB_X55_Y7_N4   ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH12|Emit_Counter[6]~46                                                                                                                                                                       ; LCCOMB_X59_Y9_N30  ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH12|LessThan0~3                                                                                                                                                                              ; LCCOMB_X55_Y10_N24 ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH13|Emit_Counter[6]~46                                                                                                                                                                       ; LCCOMB_X61_Y2_N2   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH13|LessThan0~3                                                                                                                                                                              ; LCCOMB_X55_Y6_N6   ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH14|Emit_Counter[6]~46                                                                                                                                                                       ; LCCOMB_X56_Y9_N10  ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH14|LessThan0~2                                                                                                                                                                              ; LCCOMB_X56_Y9_N28  ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH15|Emit_Counter[6]~46                                                                                                                                                                       ; LCCOMB_X53_Y2_N4   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH15|LessThan0~2                                                                                                                                                                              ; LCCOMB_X56_Y2_N18  ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH16|Emit_Counter[6]~46                                                                                                                                                                       ; LCCOMB_X53_Y5_N0   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH1|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X53_Y9_N2   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH2|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X54_Y4_N4   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH2|LessThan0~2                                                                                                                                                                               ; LCCOMB_X53_Y4_N6   ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH3|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X55_Y2_N4   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH3|LessThan0~2                                                                                                                                                                               ; LCCOMB_X53_Y10_N14 ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH4|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X53_Y7_N2   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH4|LessThan0~3                                                                                                                                                                               ; LCCOMB_X53_Y6_N0   ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH5|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X62_Y3_N2   ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH5|LessThan0~3                                                                                                                                                                               ; LCCOMB_X56_Y10_N24 ; 10      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH6|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X55_Y11_N12 ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH6|LessThan0~2                                                                                                                                                                               ; LCCOMB_X54_Y11_N10 ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH7|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X53_Y12_N28 ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH7|LessThan0~2                                                                                                                                                                               ; LCCOMB_X53_Y11_N2  ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH8|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X63_Y2_N28  ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH8|LessThan0~2                                                                                                                                                                               ; LCCOMB_X62_Y5_N24  ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH9|Emit_Counter[6]~46                                                                                                                                                                        ; LCCOMB_X55_Y5_N28  ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|EmitOneCH:EmitOneCH9|LessThan0~2                                                                                                                                                                               ; LCCOMB_X54_Y6_N18  ; 9       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~2                                                                                             ; LCCOMB_X55_Y16_N4  ; 8       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                       ; LCCOMB_X55_Y15_N8  ; 8       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                          ; LCCOMB_X55_Y16_N30 ; 4       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                          ; LCCOMB_X55_Y15_N20 ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                          ; LCCOMB_X55_Y15_N26 ; 8       ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[59]~257                                                                             ; LCCOMB_X56_Y5_N16  ; 128     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~16                                     ; LCCOMB_X55_Y15_N28 ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~28                                ; LCCOMB_X54_Y15_N0  ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~29                                ; LCCOMB_X55_Y15_N14 ; 5       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Pr_Gate_Trigger                                                                                                                                                                                                ; LCCOMB_X60_Y17_N10 ; 269     ; Async. clear, Latch enable        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~2                                                                                             ; LCCOMB_X56_Y16_N26 ; 8       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~1                                                                                       ; LCCOMB_X57_Y16_N12 ; 8       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                          ; LCCOMB_X56_Y15_N30 ; 4       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~7                                                                                          ; LCCOMB_X57_Y16_N20 ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~8                                                                                          ; LCCOMB_X57_Y16_N30 ; 8       ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[77]~257                                                                             ; LCCOMB_X57_Y16_N28 ; 128     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~13                                     ; LCCOMB_X57_Y17_N6  ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~34                                ; LCCOMB_X57_Y17_N30 ; 5       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~39                                ; LCCOMB_X55_Y17_N18 ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|SEL_Counter[3]~61                                                                                                                                                                                              ; LCCOMB_X61_Y17_N6  ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Sec_HW_Gate                                                                                                                                                                                                    ; FF_X61_Y7_N17      ; 145     ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Shift_Counter[4]~57                                                                                                                                                                                            ; LCCOMB_X63_Y1_N8   ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Shift_HW_SW[69]~516                                                                                                                                                                                            ; LCCOMB_X62_Y1_N24  ; 127     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Shift_SEQ[127]~514                                                                                                                                                                                             ; LCCOMB_X61_Y17_N28 ; 128     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|Equal1~1                                                                                     ; LCCOMB_X54_Y17_N20 ; 4       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~3                                                                               ; LCCOMB_X55_Y17_N20 ; 1       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~5                                                                                  ; LCCOMB_X55_Y17_N30 ; 1       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]~17                                                                       ; LCCOMB_X55_Y17_N2  ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~16                             ; LCCOMB_X54_Y16_N24 ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~27                        ; LCCOMB_X54_Y16_N14 ; 5       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~28                        ; LCCOMB_X54_Y16_N28 ; 5       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; WR_RAM_ADDR[0]~40                                                                                                                                                                                                                     ; LCCOMB_X57_Y28_N2  ; 8       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                          ; JTAG_X1_Y22_N0     ; 740     ; Clock                             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                          ; JTAG_X1_Y22_N0     ; 24      ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; comb~0                                                                                                                                                                                                                                ; LCCOMB_X59_Y28_N0  ; 5       ; Write enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                                                                                                                                        ; FF_X37_Y28_N29     ; 152     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                                                                                                                                 ; FF_X37_Y28_N15     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1                                                                                                                               ; FF_X37_Y28_N13     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2                                                                                                                               ; FF_X37_Y28_N11     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_3                                                                                                                               ; FF_X37_Y28_N9      ; 500     ; Clock enable, Sync. clear         ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_4                                                                                                                               ; FF_X37_Y28_N23     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_5                                                                                                                               ; FF_X37_Y28_N5      ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_6                                                                                                                               ; FF_X37_Y28_N31     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|data_take                                                                                                                                                   ; LCCOMB_X32_Y22_N30 ; 15      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|_~0                                                                                               ; LCCOMB_X32_Y22_N26 ; 3       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty                                                                   ; FF_X32_Y22_N17     ; 22      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[2]                                     ; FF_X32_Y22_N9      ; 20      ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|sink_state.run1                                                                                                                                             ; FF_X32_Y22_N29     ; 114     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|Mux1~0                                                                                                                                                  ; LCCOMB_X60_Y24_N0  ; 19      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|at_source_valid_s                                                                                                                                       ; FF_X60_Y24_N5      ; 140     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|at_source_valid_s                                                                                                                                       ; FF_X60_Y24_N5      ; 33      ; Async. clear                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|stall_controller_comb~2                                                                                                                                 ; LCCOMB_X54_Y26_N30 ; 20      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                                                                                                    ; FF_X23_Y14_N17     ; 133     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                                                                                             ; FF_X23_Y25_N19     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1                                                                                           ; FF_X23_Y14_N19     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_10                                                                                          ; FF_X23_Y25_N21     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_11                                                                                          ; FF_X23_Y14_N23     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2                                                                                           ; FF_X12_Y24_N29     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_3                                                                                           ; FF_X23_Y14_N1      ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_4                                                                                           ; FF_X23_Y25_N25     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_5                                                                                           ; FF_X23_Y14_N15     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_6                                                                                           ; FF_X23_Y25_N31     ; 500     ; Clock enable, Sync. clear         ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_7                                                                                           ; FF_X23_Y25_N29     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_8                                                                                           ; FF_X23_Y25_N23     ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_9                                                                                           ; FF_X23_Y14_N9      ; 500     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|data_take                                                                                                               ; LCCOMB_X9_Y7_N26   ; 15      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|_~0                                                           ; LCCOMB_X6_Y8_N0    ; 3       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty                               ; FF_X9_Y7_N17       ; 22      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|scfifo:\normal_fifo:fifo_eab_off:in_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[2] ; FF_X6_Y8_N23       ; 20      ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|sink_state.run1                                                                                                         ; FF_X9_Y7_N23       ; 114     ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|Mux1~0                                                                                                              ; LCCOMB_X32_Y22_N22 ; 28      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|valid_ctrl_inter~12                                                                                                 ; LCCOMB_X17_Y18_N24 ; 29      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                          ; FF_X54_Y20_N7      ; 117     ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                                                    ; FF_X55_Y19_N13     ; 5       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~297                                                                                                                                                                                                ; LCCOMB_X56_Y19_N4  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][3]                                                                                                                                                                                                    ; FF_X55_Y19_N23     ; 8       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]                                                                                                                                                                                                    ; FF_X54_Y18_N5      ; 12      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~304                                                                                                                                                                                                ; LCCOMB_X54_Y18_N14 ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][3]                                                                                                                                                                                                    ; FF_X54_Y18_N3      ; 12      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][0]                                                                                                                                                                                                    ; FF_X57_Y18_N13     ; 12      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][0]~311                                                                                                                                                                                                ; LCCOMB_X56_Y19_N8  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[3][3]                                                                                                                                                                                                    ; FF_X57_Y18_N19     ; 12      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[4][0]                                                                                                                                                                                                    ; FF_X57_Y22_N17     ; 11      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[4][0]~318                                                                                                                                                                                                ; LCCOMB_X57_Y21_N4  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[4][3]                                                                                                                                                                                                    ; FF_X57_Y22_N11     ; 8       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[5][0]                                                                                                                                                                                                    ; FF_X57_Y21_N17     ; 15      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[5][0]~325                                                                                                                                                                                                ; LCCOMB_X57_Y21_N8  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[5][3]                                                                                                                                                                                                    ; FF_X57_Y21_N19     ; 11      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[6][0]                                                                                                                                                                                                    ; FF_X56_Y21_N9      ; 17      ; Async. clear, Sync. load          ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[6][0]~332                                                                                                                                                                                                ; LCCOMB_X56_Y21_N14 ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[6][3]                                                                                                                                                                                                    ; FF_X56_Y21_N23     ; 8       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[7][0]                                                                                                                                                                                                    ; FF_X57_Y19_N21     ; 5       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[7][0]~339                                                                                                                                                                                                ; LCCOMB_X56_Y19_N28 ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[7][3]                                                                                                                                                                                                    ; FF_X57_Y19_N11     ; 9       ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[0]~54                                                                                                                                                                                                   ; LCCOMB_X55_Y18_N2  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[7]~59                                                                                                                                                                                                   ; LCCOMB_X53_Y19_N2  ; 2       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~55                                                                                                                                                                                                      ; LCCOMB_X55_Y20_N22 ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~258                                                                                                                                                                                         ; LCCOMB_X54_Y19_N4  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~265                                                                                                                                                                                         ; LCCOMB_X54_Y18_N0  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[3][0]~273                                                                                                                                                                                         ; LCCOMB_X57_Y18_N4  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[4][0]~280                                                                                                                                                                                         ; LCCOMB_X57_Y21_N24 ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[5][0]~287                                                                                                                                                                                         ; LCCOMB_X57_Y21_N14 ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[6][0]~294                                                                                                                                                                                         ; LCCOMB_X56_Y21_N6  ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[7][0]~301                                                                                                                                                                                         ; LCCOMB_X54_Y19_N26 ; 6       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~15                                                                                                                                                                            ; LCCOMB_X59_Y20_N0  ; 4       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~41                                                                                                                                                                       ; LCCOMB_X60_Y20_N0  ; 7       ; Sync. clear                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~42                                                                                                                                                                       ; LCCOMB_X59_Y20_N16 ; 7       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                               ; FF_X54_Y20_N1      ; 15      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                              ; FF_X54_Y20_N31     ; 12      ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                               ; FF_X55_Y20_N7      ; 80      ; Sync. load                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                               ; FF_X54_Y20_N27     ; 23      ; Async. clear                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                                        ; LCCOMB_X54_Y20_N4  ; 3       ; Clock enable                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                              ; FF_X53_Y20_N29     ; 55      ; Async. clear, Clock enable        ; no     ; --                   ; --               ; --                        ;
; sysclk                                                                                                                                                                                                                                ; PIN_A12            ; 3       ; Clock                             ; no     ; --                   ; --               ; --                        ;
; sysclk                                                                                                                                                                                                                                ; PIN_A12            ; 66      ; Clock                             ; yes    ; Global Clock         ; GCLK12           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                          ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_New_Word                                                         ; FF_X39_Y1_N13      ; 48      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; CC3200_SPI_CLK                                                                                                ; PIN_J1             ; 25      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; CC3200_SPI_CS                                                                                                 ; PIN_F1             ; 45      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; End_Gate                                                                                                      ; FF_X38_Y11_N1      ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Envelop                                                                                                       ; PIN_F2             ; 86      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|fast_clock              ; PLL_2              ; 184     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; PLL_2              ; 10708   ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                               ; PLL_3              ; 629     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                               ; PLL_3              ; 92      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Pr_Gate                                                                                                       ; FF_X38_Y11_N25     ; 345     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; RST_n                                                                                                         ; FF_X38_Y4_N29      ; 20      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; RX_Gate                                                                                                       ; FF_X38_Y11_N3      ; 254     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; RX_Gate_Reg                                                                                                   ; FF_X33_Y10_N3      ; 90      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Sample_Gate_Reg                                                                                               ; FF_X51_Y7_N1       ; 17      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; Transmit:Transmit_Inst|Pr_Gate_Trigger                                                                        ; LCCOMB_X60_Y17_N10 ; 269     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                  ; JTAG_X1_Y22_N0     ; 740     ; 34                                   ; Global Clock         ; GCLK1            ; --                        ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|at_source_valid_s               ; FF_X60_Y24_N5      ; 33      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sysclk                                                                                                        ; PIN_A12            ; 66      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+---------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_11              ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_10              ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_9               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_8               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_7               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_6               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_5               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_4               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_3               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1               ; 500     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                 ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_6                                                   ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_5                                                   ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_4                                                   ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_3                                                   ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_2                                                   ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup_1                                                   ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg~SynDup                                                     ; 500     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                                                            ; 152     ;
; Transmit:Transmit_Inst|Sec_HW_Gate                                                                                                                        ; 145     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|at_source_valid_s                                                           ; 139     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_controller_fir_90:intf_ctrl|stall_reg                        ; 133     ;
; Pr_Gate                                                                                                                                                   ; 133     ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2              ; 129     ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2              ; 129     ;
; Transmit:Transmit_Inst|Shift_SEQ[127]~514                                                                                                                 ; 128     ;
; Transmit:Transmit_Inst|Pr_Gate_Trigger                                                                                                                    ; 128     ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[77]~257 ; 128     ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[59]~257 ; 128     ;
; Transmit:Transmit_Inst|Shift_HW_SW[69]~516                                                                                                                ; 127     ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                              ; 117     ;
; matchfilter:MatchFilter_Inst|matchfilter_ast:matchfilter_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|sink_state.run1                             ; 114     ;
; lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_sink_fir_90:sink|sink_state.run1                                                                 ; 114     ;
; Receive:Receive_Inst|Equal1~0                                                                                                                             ; 106     ;
; Receive:Receive_Inst|So_Gate                                                                                                                              ; 106     ;
; Focus_Num[1]                                                                                                                                              ; 100     ;
; Focus_Num[0]                                                                                                                                              ; 89      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                   ; 80      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                   ; 76      ;
; Receive:Receive_Inst|Rd_addr[0]                                                                                                                           ; 66      ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                  ; 65      ;
; Receive:Receive_Inst|Rd_addr[10]                                                                                                                          ; 65      ;
; Receive:Receive_Inst|Rd_addr[9]                                                                                                                           ; 65      ;
; Receive:Receive_Inst|Rd_addr[8]                                                                                                                           ; 65      ;
; Receive:Receive_Inst|Rd_addr[7]                                                                                                                           ; 65      ;
; Receive:Receive_Inst|Rd_addr[6]                                                                                                                           ; 65      ;
; Receive:Receive_Inst|Rd_addr[5]                                                                                                                           ; 65      ;
; Receive:Receive_Inst|Rd_addr[4]                                                                                                                           ; 65      ;
; Receive:Receive_Inst|Rd_addr[3]                                                                                                                           ; 65      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF              ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_m1p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None             ; M9K_X58_Y30_N0, M9K_X58_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; IMG_TRI_BUFFER:IMG_TRI_BUFFER_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_m1p1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None             ; M9K_X58_Y31_N0, M9K_X58_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|altsyncram_s3d2:altsyncram1|ALTSYNCRAM                             ; AUTO ; True Dual Port   ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; LOG_Table.mif    ; M9K_X58_Y21_N0, M9K_X58_Y18_N0, M9K_X58_Y23_N0, M9K_X58_Y25_N0, M9K_X58_Y24_N0, M9K_X58_Y22_N0, M9K_X58_Y20_N0, M9K_X58_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|altsyncram_bmc2:altsyncram1|ALTSYNCRAM                  ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 64           ; 2048         ; 64           ; yes                    ; yes                     ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 2048                        ; 64                          ; 131072              ; 16   ; Apod.mif         ; M9K_X58_Y38_N0, M9K_X58_Y34_N0, M9K_X58_Y35_N0, M9K_X58_Y37_N0, M9K_X58_Y36_N0, M9K_X40_Y36_N0, M9K_X40_Y34_N0, M9K_X40_Y37_N0, M9K_X40_Y41_N0, M9K_X40_Y38_N0, M9K_X58_Y39_N0, M9K_X58_Y41_N0, M9K_X58_Y40_N0, M9K_X40_Y40_N0, M9K_X40_Y35_N0, M9K_X40_Y39_N0                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DAS_RF:DAS_RF_inst|altsyncram:altsyncram_component|altsyncram_vqn1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 16           ; 16384        ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 16384                       ; 15                          ; 16384                       ; 15                          ; 245760              ; 30   ; None             ; M9K_X40_Y3_N0, M9K_X40_Y5_N0, M9K_X24_Y17_N0, M9K_X40_Y9_N0, M9K_X40_Y16_N0, M9K_X40_Y12_N0, M9K_X40_Y8_N0, M9K_X40_Y7_N0, M9K_X24_Y14_N0, M9K_X24_Y13_N0, M9K_X24_Y15_N0, M9K_X24_Y11_N0, M9K_X40_Y15_N0, M9K_X40_Y10_N0, M9K_X24_Y16_N0, M9K_X24_Y12_N0, M9K_X24_Y10_N0, M9K_X24_Y9_N0, M9K_X24_Y4_N0, M9K_X24_Y6_N0, M9K_X24_Y3_N0, M9K_X24_Y5_N0, M9K_X24_Y7_N0, M9K_X24_Y8_N0, M9K_X40_Y14_N0, M9K_X40_Y11_N0, M9K_X40_Y4_N0, M9K_X40_Y6_N0, M9K_X40_Y17_N0, M9K_X40_Y13_N0                                               ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst1|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst2|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst3|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst4|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst5|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst6|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst7|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DPRAM:DPRAM_inst8|altsyncram:altsyncram_component|altsyncram_jgj1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 12           ; 512          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 6144   ; 512                         ; 12                          ; 512                         ; 12                          ; 6144                ; 1    ; None             ; M9K_X24_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|ALTSYNCRAM                              ; AUTO ; ROM              ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32   ; DynamicFocus.mif ; M9K_X24_Y33_N0, M9K_X40_Y25_N0, M9K_X40_Y29_N0, M9K_X24_Y23_N0, M9K_X40_Y21_N0, M9K_X40_Y28_N0, M9K_X40_Y24_N0, M9K_X40_Y18_N0, M9K_X40_Y33_N0, M9K_X40_Y26_N0, M9K_X24_Y27_N0, M9K_X40_Y23_N0, M9K_X24_Y20_N0, M9K_X40_Y32_N0, M9K_X40_Y30_N0, M9K_X24_Y19_N0, M9K_X24_Y31_N0, M9K_X24_Y26_N0, M9K_X24_Y30_N0, M9K_X24_Y22_N0, M9K_X24_Y18_N0, M9K_X24_Y28_N0, M9K_X24_Y24_N0, M9K_X40_Y20_N0, M9K_X40_Y31_N0, M9K_X40_Y19_N0, M9K_X40_Y27_N0, M9K_X40_Y22_N0, M9K_X24_Y25_N0, M9K_X24_Y32_N0, M9K_X24_Y29_N0, M9K_X24_Y21_N0 ;
; TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|altsyncram_5ac2:altsyncram1|ALTSYNCRAM                                 ; AUTO ; True Dual Port   ; Dual Clocks  ; 128          ; 8            ; 128          ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 1024   ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1    ; tgc.mif          ; M9K_X58_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|altsyncram_6ac2:altsyncram1|ALTSYNCRAM                                       ; AUTO ; True Dual Port   ; Dual Clocks  ; 1            ; 16           ; 1            ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 16     ; 1                           ; 16                          ; 1                           ; 16                          ; 16                  ; 1    ; test.mif         ; M9K_X58_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|altsyncram_qnc2:altsyncram1|ALTSYNCRAM              ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 128          ; 256          ; 128          ; yes                    ; yes                     ; yes                    ; no                      ; 32768  ; 256                         ; 128                         ; 256                         ; 128                         ; 32768               ; 8    ; HV_SW.mif        ; M9K_X58_Y8_N0, M9K_X58_Y4_N0, M9K_X58_Y7_N0, M9K_X58_Y6_N0, M9K_X58_Y5_N0, M9K_X58_Y2_N0, M9K_X58_Y3_N0, M9K_X58_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                         ;
; Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|altsyncram_dnc2:altsyncram1|ALTSYNCRAM              ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 128          ; 256          ; 128          ; yes                    ; yes                     ; yes                    ; no                      ; 32768  ; 256                         ; 128                         ; 256                         ; 128                         ; 32768               ; 8    ; R_SEQ.mif        ; M9K_X58_Y16_N0, M9K_X58_Y12_N0, M9K_X58_Y10_N0, M9K_X58_Y11_N0, M9K_X58_Y15_N0, M9K_X58_Y13_N0, M9K_X58_Y14_N0, M9K_X58_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                  ;
; Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|altsyncram_enc2:altsyncram1|ALTSYNCRAM      ; AUTO ; True Dual Port   ; Dual Clocks  ; 1            ; 8            ; 1            ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 8      ; 1                           ; 8                           ; 1                           ; 8                           ; 8                   ; 1    ; Test_Line.mif    ; M9K_X58_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|TGC_ROM:TGC_ROM_inst|altsyncram:altsyncram_component|altsyncram_qpa1:auto_generated|altsyncram_5ac2:altsyncram1|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|Receive:Receive_Inst|Apod:Apod_Inst|altsyncram:altsyncram_component|altsyncram_m4b1:auto_generated|altsyncram_bmc2:altsyncram1|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|LOG_Table:LOG_Table_inst|altsyncram:altsyncram_component|altsyncram_fgb1:auto_generated|altsyncram_s3d2:altsyncram1|ALTSYNCRAM ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+---------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|Test:Test_inst|altsyncram:altsyncram_component|altsyncram_tva1:auto_generated|altsyncram_6ac2:altsyncram1|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|Receive:Receive_Inst|DynamicFocus:DynamicFocus_inst|altsyncram:altsyncram_component|altsyncram_nv91:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|Transmit:Transmit_Inst|Test_Line:Test_Line_inst|altsyncram:altsyncram_component|altsyncram_tdb1:auto_generated|altsyncram_enc2:altsyncram1|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|Transmit:Transmit_Inst|HW_SW:HW_SW_inst|altsyncram:altsyncram_component|altsyncram_j8b1:auto_generated|altsyncram_qnc2:altsyncram1|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ArrayUltrasound|Transmit:Transmit_Inst|R_SEQ:R_SEQ_inst|altsyncram:altsyncram_component|altsyncram_p7b1:auto_generated|altsyncram_dnc2:altsyncram1|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 252               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 126               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 126               ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 252               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 8           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Receive:Receive_Inst|mult12_8:mult12_8_Inst8|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst8|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Receive:Receive_Inst|mult12_8:mult12_8_Inst7|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst7|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y35_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Receive:Receive_Inst|mult12_8:mult12_8_Inst6|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst6|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Receive:Receive_Inst|mult12_8:mult12_8_Inst5|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst5|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y39_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Receive:Receive_Inst|mult12_8:mult12_8_Inst2|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst2|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y38_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Receive:Receive_Inst|mult12_8:mult12_8_Inst1|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst1|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y40_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Receive:Receive_Inst|mult12_8:mult12_8_Inst4|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst4|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Receive:Receive_Inst|mult12_8:mult12_8_Inst3|lpm_mult:lpm_mult_component|mult_hap:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Receive:Receive_Inst|mult12_8:mult12_8_Inst3|lpm_mult:lpm_mult_component|mult_hap:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y37_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+----------------------------+---------------------------+
; Interconnect Resource Type ; Usage                     ;
+----------------------------+---------------------------+
; Block interconnects        ; 19,172 / 116,715 ( 16 % ) ;
; C16 interconnects          ; 154 / 3,886 ( 4 % )       ;
; C4 interconnects           ; 8,933 / 73,752 ( 12 % )   ;
; Direct links               ; 4,225 / 116,715 ( 4 % )   ;
; Global clocks              ; 18 / 20 ( 90 % )          ;
; Local interconnects        ; 4,785 / 39,600 ( 12 % )   ;
; R24 interconnects          ; 151 / 3,777 ( 4 % )       ;
; R4 interconnects           ; 10,227 / 99,858 ( 10 % )  ;
+----------------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.71) ; Number of LABs  (Total = 1168) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 28                             ;
; 2                                           ; 38                             ;
; 3                                           ; 24                             ;
; 4                                           ; 19                             ;
; 5                                           ; 18                             ;
; 6                                           ; 12                             ;
; 7                                           ; 15                             ;
; 8                                           ; 31                             ;
; 9                                           ; 43                             ;
; 10                                          ; 44                             ;
; 11                                          ; 55                             ;
; 12                                          ; 67                             ;
; 13                                          ; 74                             ;
; 14                                          ; 97                             ;
; 15                                          ; 130                            ;
; 16                                          ; 473                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.95) ; Number of LABs  (Total = 1168) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 155                            ;
; 1 Clock                            ; 1084                           ;
; 1 Clock enable                     ; 411                            ;
; 1 Sync. clear                      ; 14                             ;
; 1 Sync. load                       ; 17                             ;
; 2 Async. clears                    ; 8                              ;
; 2 Clock enables                    ; 568                            ;
; 2 Clocks                           ; 19                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 22.15) ; Number of LABs  (Total = 1168) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 18                             ;
; 2                                            ; 25                             ;
; 3                                            ; 17                             ;
; 4                                            ; 24                             ;
; 5                                            ; 11                             ;
; 6                                            ; 7                              ;
; 7                                            ; 10                             ;
; 8                                            ; 20                             ;
; 9                                            ; 9                              ;
; 10                                           ; 11                             ;
; 11                                           ; 10                             ;
; 12                                           ; 9                              ;
; 13                                           ; 8                              ;
; 14                                           ; 21                             ;
; 15                                           ; 20                             ;
; 16                                           ; 30                             ;
; 17                                           ; 22                             ;
; 18                                           ; 24                             ;
; 19                                           ; 32                             ;
; 20                                           ; 63                             ;
; 21                                           ; 39                             ;
; 22                                           ; 70                             ;
; 23                                           ; 57                             ;
; 24                                           ; 71                             ;
; 25                                           ; 59                             ;
; 26                                           ; 69                             ;
; 27                                           ; 54                             ;
; 28                                           ; 70                             ;
; 29                                           ; 26                             ;
; 30                                           ; 45                             ;
; 31                                           ; 46                             ;
; 32                                           ; 171                            ;
+----------------------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                           ;
+--------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 10.56) ; Number of LABs  (Total = 1168) ;
+--------------------------------------------------+--------------------------------+
; 0                                                ; 0                              ;
; 1                                                ; 91                             ;
; 2                                                ; 56                             ;
; 3                                                ; 36                             ;
; 4                                                ; 40                             ;
; 5                                                ; 30                             ;
; 6                                                ; 27                             ;
; 7                                                ; 35                             ;
; 8                                                ; 51                             ;
; 9                                                ; 65                             ;
; 10                                               ; 62                             ;
; 11                                               ; 60                             ;
; 12                                               ; 74                             ;
; 13                                               ; 80                             ;
; 14                                               ; 105                            ;
; 15                                               ; 86                             ;
; 16                                               ; 263                            ;
; 17                                               ; 3                              ;
; 18                                               ; 0                              ;
; 19                                               ; 1                              ;
; 20                                               ; 0                              ;
; 21                                               ; 3                              ;
+--------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.30) ; Number of LABs  (Total = 1168) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 5                              ;
; 2                                            ; 16                             ;
; 3                                            ; 49                             ;
; 4                                            ; 60                             ;
; 5                                            ; 52                             ;
; 6                                            ; 78                             ;
; 7                                            ; 77                             ;
; 8                                            ; 61                             ;
; 9                                            ; 51                             ;
; 10                                           ; 99                             ;
; 11                                           ; 81                             ;
; 12                                           ; 31                             ;
; 13                                           ; 24                             ;
; 14                                           ; 27                             ;
; 15                                           ; 22                             ;
; 16                                           ; 24                             ;
; 17                                           ; 13                             ;
; 18                                           ; 25                             ;
; 19                                           ; 21                             ;
; 20                                           ; 30                             ;
; 21                                           ; 31                             ;
; 22                                           ; 29                             ;
; 23                                           ; 28                             ;
; 24                                           ; 21                             ;
; 25                                           ; 28                             ;
; 26                                           ; 20                             ;
; 27                                           ; 21                             ;
; 28                                           ; 13                             ;
; 29                                           ; 16                             ;
; 30                                           ; 14                             ;
; 31                                           ; 12                             ;
; 32                                           ; 51                             ;
; 33                                           ; 31                             ;
; 34                                           ; 3                              ;
; 35                                           ; 2                              ;
; 36                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 112          ; 48           ; 112          ; 0            ; 0            ; 122       ; 112          ; 0            ; 122       ; 122       ; 5            ; 0            ; 0            ; 0            ; 6            ; 5            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 122       ; 114          ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 10           ; 74           ; 10           ; 122          ; 122          ; 0         ; 10           ; 122          ; 0         ; 0         ; 117          ; 122          ; 122          ; 122          ; 116          ; 117          ; 122          ; 116          ; 122          ; 122          ; 122          ; 122          ; 122          ; 122          ; 122          ; 122          ; 122          ; 0         ; 8            ; 122          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; E_P[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_P[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; E_N[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HV_SW_CLR           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HV_SW_LE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HV_SW_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HV_SW_DOUT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HV_EN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AX[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AX[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AX[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AX[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AY[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AY[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; AY[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MT_CS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MT_Strobe           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MT_Data             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADCLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DCO                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SPI_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SPI_CS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; STBY                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PWDN                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sclk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sync                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sdin                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HSync               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FSync               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; TestCLK             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCLK_o              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; HS                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; VS                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; R_Data[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; G_Data[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; B_Data[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DE                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_RST             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LCD_PWM             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SPENA               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SPDA                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SPCK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CC3200_SPI_DIN      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SPI_Data            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; sysclk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OUTH                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTG                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTF                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTE                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTD                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTC                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTB                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTA                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Envelop             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CC3200_SPI_CS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CC3200_SPI_CLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FCO                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CC3200_SPI_DOUT     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DCO(n)              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTH(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTG(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTF(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTE(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTD(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTC(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTB(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; OUTA(n)             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FCO(n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; On                       ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Wed Nov 11 16:35:03 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ArrayUltrasound -c ArrayUltrasound
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP3C40F484C8 for design "ArrayUltrasound"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: None of the inputs fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode are set as the compensated input
    Info: Input "OUTH" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTH" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTG" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTF" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTE" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTD" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTC" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTB" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTA" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTG" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTF" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTE" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTD" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTC" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTB" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info: Input "OUTA" that is fed by the compensated output clock of PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
Warning: Implemented PLL "LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|lvds_rx_pll" as Cyclone III PLL type, but with warnings
    Warning: Can't achieve requested value -33.7 degrees for clock output LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|fast_clock of parameter phase shift -- achieved value of -22.5 degrees
    Warning: Can't achieve requested value -5.6 degrees for clock output LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] of parameter phase shift -- achieved value of -3.7 degrees
    Info: Implementing clock multiplication of 6, clock division of 1, and phase shift of -22 degrees (-208 ps) for LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|fast_clock port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -4 degrees (-208 ps) for LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16F484C8 is compatible
    Info: Device EP3C55F484C8 is compatible
    Info: Device EP3C80F484C8 is compatible
    Info: Device EP3C120F484C8 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 10 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "DCO" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "DCO(n)"
    Warning: Pin "OUTH" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTH(n)"
    Warning: Pin "OUTG" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTG(n)"
    Warning: Pin "OUTF" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTF(n)"
    Warning: Pin "OUTE" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTE(n)"
    Warning: Pin "OUTD" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTD(n)"
    Warning: Pin "OUTC" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTC(n)"
    Warning: Pin "OUTB" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTB(n)"
    Warning: Pin "OUTA" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "OUTA(n)"
    Warning: Pin "FCO" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "FCO(n)"
Warning: No exact pin location assignment(s) for 5 pins of 108 total pins
    Info: Pin DCO not assigned to an exact location on the device
    Info: Pin HSync not assigned to an exact location on the device
    Info: Pin FSync not assigned to an exact location on the device
    Info: Pin TestCLK not assigned to an exact location on the device
    Info: Pin DE not assigned to an exact location on the device
Info: Fitter is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "comb_141|Line_Num[1]|combout" is a latch
    Warning: Node "comb_141|Line_Num[2]|combout" is a latch
    Warning: Node "comb_141|Line_Num[3]|combout" is a latch
    Warning: Node "comb_141|Line_Num[4]|combout" is a latch
    Warning: Node "comb_141|Line_Num[5]|combout" is a latch
    Warning: Node "comb_141|Line_Num[6]|combout" is a latch
    Warning: Node "comb_141|Line_Num[7]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH8[3]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH8[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH8[0]|combout" is a latch
    Warning: Node "Receive_Inst|Rd_Addr8[1]~latch|combout" is a latch
    Warning: Node "Receive_Inst|Rd_Addr8[2]~latch|combout" is a latch
    Warning: Node "comb_141|Gain[5]|combout" is a latch
    Warning: Node "comb_141|Gain[4]|combout" is a latch
    Warning: Node "comb_141|Gain[3]|combout" is a latch
    Warning: Node "comb_141|Gain[2]|combout" is a latch
    Warning: Node "comb_141|Gain[1]|combout" is a latch
    Warning: Node "comb_141|Gain[0]|combout" is a latch
    Warning: Node "comb_141|Zoom[1]|combout" is a latch
    Warning: Node "comb_141|Zoom[0]|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|Wr_Data[5]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|Wr_Data[4]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|Wr_Data[3]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|CMD[7]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|Wr_Data[2]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|Wr_Data[1]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|CMD[5]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|Wr_Data[0]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|CMD[4]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|CMD[3]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|CMD[2]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|CMD[1]~latch|combout" is a latch
    Warning: Node "AD9273_SPI_Config_Inst|SPI_AD_Inst|CMD[0]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[7]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[6]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[5]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[4]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[3]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[2]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[1]~latch|combout" is a latch
    Warning: Node "comb_141|Shift_Data[0]~latch|combout" is a latch
    Warning: Node "comb_141|Line_Num[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH1[7]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH16[7]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH2[2]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH15[2]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH7[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH4[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH11[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH6[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH3[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH3[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH2[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH2[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH4[2]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH15[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH15[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH14[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH14[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH11[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH10[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH13[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH13[2]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH5[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH5[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH4[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH13[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH12[1]|combout" is a latch
    Warning: Node "Transmit_Inst|Delay_CH12[0]|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[0]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[1]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[2]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[3]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[4]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[5]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[6]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[7]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[8]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[9]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[10]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[11]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[12]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[13]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[14]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[15]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[16]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[17]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[18]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[19]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[20]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[21]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[22]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[23]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[24]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[25]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[26]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[27]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[28]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[29]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[30]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[31]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[32]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[33]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[34]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[35]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[36]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[37]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[38]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[39]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[40]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[41]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[42]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[43]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[44]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[45]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[46]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[47]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[48]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[49]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[50]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[51]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[52]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[53]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[54]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[55]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[56]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[57]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[58]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[59]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[60]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[61]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[62]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[63]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[64]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[65]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[66]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[67]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[68]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[69]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[70]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[71]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[72]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[73]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[74]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[75]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[76]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[77]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[78]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[79]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[80]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[81]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[82]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[83]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[84]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[85]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[86]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[87]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[88]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[89]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[90]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[91]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[92]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[93]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[94]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[95]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[96]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[97]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[98]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[99]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[100]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[101]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[102]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[103]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[104]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[105]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[106]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[107]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[108]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[109]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[110]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[111]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[112]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[113]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[114]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[115]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[116]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[117]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[118]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[119]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[120]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[121]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[122]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[123]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[124]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[125]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[126]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_HW_SW[127]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[127]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[126]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[125]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[124]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[123]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[122]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[121]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[120]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[119]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[118]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[117]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[116]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[115]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[114]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[113]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[112]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[111]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[110]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[109]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[108]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[107]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[106]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[105]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[104]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[103]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[102]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[101]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[100]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[99]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[98]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[97]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[96]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[95]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[94]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[93]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[92]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[91]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[90]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[89]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[88]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[87]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[86]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[85]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[84]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[83]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[82]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[81]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[80]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[79]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[78]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[77]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[76]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[75]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[74]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[73]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[72]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[71]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[70]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[69]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[68]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[67]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[66]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[65]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[64]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[63]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[62]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[61]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[60]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[59]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[58]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[57]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[56]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[55]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[54]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[53]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[52]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[51]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[50]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[49]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[48]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[47]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[46]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[45]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[44]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[43]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[42]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[41]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[40]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[39]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[38]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[37]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[36]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[35]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[34]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[33]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[32]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[31]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[30]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[29]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[28]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[27]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[26]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[25]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[24]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[23]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[22]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[21]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[20]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[19]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[18]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[17]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[16]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[15]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[14]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[13]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[12]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[11]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[10]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[9]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[8]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[7]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[6]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[5]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[4]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[3]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[2]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[1]~latch|combout" is a latch
    Warning: Node "Transmit_Inst|Shift_SEQ[0]~latch|combout" is a latch
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
Critical Warning: Synopsys Design Constraints File file not found: 'ArrayUltrasound.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning: Node: FCO was determined to be a clock but was found without an associated clock assignment.
Warning: Node: sysclk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Pr_Gate was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Envelop was determined to be a clock but was found without an associated clock assignment.
Warning: Node: End_Gate was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CC3200_SPI_CLK was determined to be a clock but was found without an associated clock assignment.
Warning: Node: RX_Gate was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CC3200_SPI_CS was determined to be a clock but was found without an associated clock assignment.
Warning: Node: RX_Gate_Reg was determined to be a clock but was found without an associated clock assignment.
Warning: Node: AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_New_Word was determined to be a clock but was found without an associated clock assignment.
Warning: Node: Transmit:Transmit_Inst|Pr_Gate_Reg1 was determined to be a clock but was found without an associated clock assignment.
Info: PLL cross checking found inconsistent PLL clock settings:
    Info: Node: PLL_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Info: Node: PLL_inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Info: Node: LVDS_AD_inst_A|altlvds_rx_component|auto_generated|lvds_rx_pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Info: Node: LVDS_AD_inst_A|altlvds_rx_component|auto_generated|lvds_rx_pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|fast_clock (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node LVDS_AD:LVDS_AD_inst_A|altlvds_rx:altlvds_rx_component|LVDS_AD_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] (placed in counter C1 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node sysclk~input (placed in PIN A12 (CLK8, DIFFCLK_5n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ADCLK~output
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Pr_Gate 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sync~reg0
        Info: Destination node sdin~7
        Info: Destination node Send_Data[7]~39
        Info: Destination node Transmit:Transmit_Inst|AX[0]~8
        Info: Destination node Transmit:Transmit_Inst|Pr_Gate_Reg1
        Info: Destination node Transmit:Transmit_Inst|Shift_SEQ[127]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_SEQ[126]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_SEQ[125]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_SEQ[124]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_SEQ[123]~head_lut
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node Transmit:Transmit_Inst|Pr_Gate_Trigger 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[0]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[1]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[2]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[3]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[4]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[5]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[6]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[7]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[8]~head_lut
        Info: Destination node Transmit:Transmit_Inst|Shift_HW_SW[9]~head_lut
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node CC3200_SPI_CS~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ComWithCC3200:comb_141|CC3200_SPI_DIN~1
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[7]~head_lut
        Info: Destination node ComWithCC3200:comb_141|Config_Data_Shift[14]~24
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[6]~head_lut
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[5]~head_lut
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[4]~head_lut
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[3]~head_lut
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[2]~head_lut
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[1]~head_lut
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[0]~head_lut
Info: Pin CC3200_SPI_CS~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node CC3200_SPI_CLK~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Pin CC3200_SPI_CLK~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_New_Word 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_New_Word~5
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|CMD[15]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|Wr_Data[5]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|Wr_Data[4]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|Wr_Data[3]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|Wr_Data[2]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|CMD[7]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|Wr_Data[1]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|CMD[6]~head_lut
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|Wr_Data[0]~head_lut
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node Envelop~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Pr_Gate
        Info: Destination node RX_Gate
        Info: Destination node ComWithCC3200:comb_141|CC3200_SPI_DIN~1
        Info: Destination node End_Gate
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[7]~_emulated
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[6]~_emulated
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[5]~_emulated
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[4]~_emulated
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[3]~_emulated
        Info: Destination node ComWithCC3200:comb_141|Shift_Data[2]~_emulated
        Info: Non-global destination nodes limited to 10 nodes
Info: Pin Envelop~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node End_Gate 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node End_Gate_Reg
Info: Automatically promoted node RX_Gate 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node RX_Gate_Reg
Info: Automatically promoted node RX_Gate_Reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Receive:Receive_Inst|DAS_Value[12]
        Info: Destination node Receive:Receive_Inst|DAS_Value[13]
        Info: Destination node Receive:Receive_Inst|DAS_Value[14]
        Info: Destination node Receive:Receive_Inst|DAS_Value[9]
        Info: Destination node Receive:Receive_Inst|DAS_Value[8]
        Info: Destination node Receive:Receive_Inst|DAS_Value[7]
        Info: Destination node Receive:Receive_Inst|DAS_Value[6]
        Info: Destination node Receive:Receive_Inst|DAS_Value[4]
        Info: Destination node Receive:Receive_Inst|DAS_Value[0]
        Info: Destination node Receive:Receive_Inst|DAS_Value[3]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node lf:LF_Inst|lf_ast:lf_ast_inst|auk_dspip_avalon_streaming_source_fir_90:source|at_source_valid_s 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node LF_Reg[2]
        Info: Destination node LF_Reg[7]
        Info: Destination node LF_Reg[6]
        Info: Destination node LF_Reg[5]
        Info: Destination node LF_Reg[4]
        Info: Destination node LF_Reg[1]
        Info: Destination node LF_Reg[3]
        Info: Destination node LF_Reg[0]
        Info: Destination node Sum_Log[11]
        Info: Destination node Sum_Log[10]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node RST_n 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AD9273_SPI_Config:AD9273_SPI_Config_Inst|SND_DATA[5]~32
Info: Automatically promoted node Sample_Gate_Reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Receive:Receive_Inst|So_Gate
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Finished register packing
    Extra Info: Packed 32 registers into blocks of type I/O Output Buffer
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  26 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  37 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  23 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 18 total pin(s) used --  24 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  21 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  12 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  27 pins available
Warning: PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "SPI_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "PLL:PLL_inst|altpll:altpll_component|PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "sclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Removed nodes having a Fast Input or Output Register assignment from LogicLock regions
    Warning: Removed node "Transmit:Transmit_Inst|P[0]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[0]~reg0" to location DDIOOUTCELL_X52_Y0_N18
    Warning: Removed node "Transmit:Transmit_Inst|P[1]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[1]~reg0" to location DDIOOUTCELL_X45_Y0_N25
    Warning: Removed node "Transmit:Transmit_Inst|P[2]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[2]~reg0" to location DDIOOUTCELL_X52_Y0_N25
    Warning: Removed node "Transmit:Transmit_Inst|P[3]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[3]~reg0" to location DDIOOUTCELL_X50_Y0_N18
    Warning: Removed node "Transmit:Transmit_Inst|P[4]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[4]~reg0" to location DDIOOUTCELL_X43_Y0_N32
    Warning: Removed node "Transmit:Transmit_Inst|P[5]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[5]~reg0" to location DDIOOUTCELL_X43_Y0_N4
    Warning: Removed node "Transmit:Transmit_Inst|P[6]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[6]~reg0" to location DDIOOUTCELL_X34_Y0_N18
    Warning: Removed node "Transmit:Transmit_Inst|P[7]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[7]~reg0" to location DDIOOUTCELL_X22_Y0_N18
    Warning: Removed node "Transmit:Transmit_Inst|P[8]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[8]~reg0" to location DDIOOUTCELL_X67_Y41_N25
    Warning: Removed node "Transmit:Transmit_Inst|P[9]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[9]~reg0" to location DDIOOUTCELL_X61_Y43_N32
    Warning: Removed node "Transmit:Transmit_Inst|P[10]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[10]~reg0" to location DDIOOUTCELL_X59_Y43_N4
    Warning: Removed node "Transmit:Transmit_Inst|P[11]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[11]~reg0" to location DDIOOUTCELL_X63_Y43_N11
    Warning: Removed node "Transmit:Transmit_Inst|P[12]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[12]~reg0" to location DDIOOUTCELL_X67_Y37_N4
    Warning: Removed node "Transmit:Transmit_Inst|P[13]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[13]~reg0" to location DDIOOUTCELL_X67_Y34_N18
    Warning: Removed node "Transmit:Transmit_Inst|P[14]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[14]~reg0" to location DDIOOUTCELL_X67_Y30_N25
    Warning: Removed node "Transmit:Transmit_Inst|P[15]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|P[15]~reg0" to location DDIOOUTCELL_X67_Y29_N4
    Warning: Removed node "Transmit:Transmit_Inst|N[0]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[0]~reg0" to location DDIOOUTCELL_X61_Y0_N32
    Warning: Removed node "Transmit:Transmit_Inst|N[1]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[1]~reg0" to location DDIOOUTCELL_X45_Y0_N18
    Warning: Removed node "Transmit:Transmit_Inst|N[2]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[2]~reg0" to location DDIOOUTCELL_X43_Y0_N11
    Warning: Removed node "Transmit:Transmit_Inst|N[3]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[3]~reg0" to location DDIOOUTCELL_X45_Y0_N4
    Warning: Removed node "Transmit:Transmit_Inst|N[4]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[4]~reg0" to location DDIOOUTCELL_X50_Y0_N32
    Warning: Removed node "Transmit:Transmit_Inst|N[5]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[5]~reg0" to location DDIOOUTCELL_X29_Y0_N32
    Warning: Removed node "Transmit:Transmit_Inst|N[6]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[6]~reg0" to location DDIOOUTCELL_X34_Y0_N32
    Warning: Removed node "Transmit:Transmit_Inst|N[7]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[7]~reg0" to location DDIOOUTCELL_X18_Y0_N18
    Warning: Removed node "Transmit:Transmit_Inst|N[8]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[8]~reg0" to location DDIOOUTCELL_X61_Y43_N18
    Warning: Removed node "Transmit:Transmit_Inst|N[9]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[9]~reg0" to location DDIOOUTCELL_X65_Y43_N25
    Warning: Removed node "Transmit:Transmit_Inst|N[10]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[10]~reg0" to location DDIOOUTCELL_X67_Y37_N18
    Warning: Removed node "Transmit:Transmit_Inst|N[11]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[11]~reg0" to location DDIOOUTCELL_X67_Y41_N18
    Warning: Removed node "Transmit:Transmit_Inst|N[12]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[12]~reg0" to location DDIOOUTCELL_X67_Y35_N4
    Warning: Removed node "Transmit:Transmit_Inst|N[13]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[13]~reg0" to location DDIOOUTCELL_X67_Y31_N25
    Warning: Removed node "Transmit:Transmit_Inst|N[14]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[14]~reg0" to location DDIOOUTCELL_X67_Y27_N18
    Warning: Removed node "Transmit:Transmit_Inst|N[15]~reg0" from LogicLock region "Transmit:Transmit_Inst" -- node has a Fast Input or Output Register assignment
        Info: Assigned node "Transmit:Transmit_Inst|N[15]~reg0" to location DDIOOUTCELL_X67_Y26_N25
Info: Fitter preparation operations ending: elapsed time is 00:00:16
Info: Fitter placement preparation operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Fitter placement preparation operations ending: elapsed time is 00:00:17
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:31
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 44.993
    Info: -setup
    Info: -npaths 1
Info: Path #1: Setup slack is 44.993 
    Info: ===================================================================
    Info: From Node    : sld_hub:sld_hub_inst|irf_reg[1][2]
    Info: To Node      : sld_hub:sld_hub_inst|tdo
    Info: Launch Clock : altera_reserved_tck
    Info: Latch Clock  : altera_reserved_tck (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      4.864      4.864  R        clock network delay
    Info:      5.125      0.261     uTco  sld_hub:sld_hub_inst|irf_reg[1][2]
    Info:      5.125      0.000 RR  CELL  sld_hub_inst|irf_reg[1][2]|q
    Info:      5.911      0.786 RR    IC  Transmit_Inst|Test_Line_inst|altsyncram_component|auto_generated|mgl_prim2|tdo~2|datac
    Info:      6.238      0.327 RR  CELL  Transmit_Inst|Test_Line_inst|altsyncram_component|auto_generated|mgl_prim2|tdo~2|combout
    Info:      6.157     -0.081 RR    IC  Transmit_Inst|Test_Line_inst|altsyncram_component|auto_generated|mgl_prim2|tdo~3|datab
    Info:      6.629      0.472 RR  CELL  Transmit_Inst|Test_Line_inst|altsyncram_component|auto_generated|mgl_prim2|tdo~3|combout
    Info:      7.189      0.560 RR    IC  sld_hub_inst|tdo~4|datab
    Info:      7.661      0.472 RR  CELL  sld_hub_inst|tdo~4|combout
    Info:      7.585     -0.076 RR    IC  sld_hub_inst|tdo~5|dataa
    Info:      7.990      0.405 RR  CELL  sld_hub_inst|tdo~5|combout
    Info:      8.078      0.088 RR    IC  sld_hub_inst|tdo~6|datac
    Info:      8.405      0.327 RR  CELL  sld_hub_inst|tdo~6|combout
    Info:      8.945      0.540 RR    IC  sld_hub_inst|tdo~7|datab
    Info:      9.417      0.472 RR  CELL  sld_hub_inst|tdo~7|combout
    Info:      9.341     -0.076 RR    IC  sld_hub_inst|tdo~8|dataa
    Info:      9.832      0.491 RF  CELL  sld_hub_inst|tdo~8|combout
    Info:      9.832      0.000 FF    IC  sld_hub_inst|tdo|d
    Info:      9.947      0.115 FF  CELL  sld_hub:sld_hub_inst|tdo
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     54.919      4.919  F        clock network delay
    Info:     54.940      0.021     uTsu  sld_hub:sld_hub_inst|tdo
    Info: 
    Info: Data Arrival Time  :     9.947
    Info: Data Required Time :    54.940
    Info: Slack              :    44.993 
    Info: ===================================================================
    Info: 
Info: Fitter routing operations beginning
Info: Starting Vectorless Power Activity Estimation
Info: Completed Vectorless Power Activity Estimation
Info: Average interconnect usage is 9% of the available device resources
    Info: Peak interconnect usage is 23% of the available device resources in the region that extends from location X22_Y11 to location X33_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:22
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 6 pins must meet Altera requirements for 3.3V, 3.0V, and 2.5V interfaces
    Info: Pin SPI_Data uses I/O standard 3.3-V LVTTL at AB19
    Info: Pin sysclk uses I/O standard 3.3-V LVTTL at A12
    Info: Pin Envelop uses I/O standard 3.3-V LVTTL at F2
    Info: Pin CC3200_SPI_CS uses I/O standard 3.3-V LVTTL at F1
    Info: Pin CC3200_SPI_CLK uses I/O standard 3.3-V LVTTL at J1
    Info: Pin CC3200_SPI_DOUT uses I/O standard 3.3-V LVTTL at H2
Warning: Following 36 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin HSync has GND driving its datain port
    Info: Pin FSync has GND driving its datain port
    Info: Pin TestCLK has GND driving its datain port
    Info: Pin LCLK_o has GND driving its datain port
    Info: Pin HS has GND driving its datain port
    Info: Pin VS has GND driving its datain port
    Info: Pin R_Data[0] has GND driving its datain port
    Info: Pin R_Data[1] has GND driving its datain port
    Info: Pin R_Data[2] has GND driving its datain port
    Info: Pin R_Data[3] has GND driving its datain port
    Info: Pin R_Data[4] has GND driving its datain port
    Info: Pin R_Data[5] has GND driving its datain port
    Info: Pin R_Data[6] has GND driving its datain port
    Info: Pin R_Data[7] has GND driving its datain port
    Info: Pin G_Data[0] has GND driving its datain port
    Info: Pin G_Data[1] has GND driving its datain port
    Info: Pin G_Data[2] has GND driving its datain port
    Info: Pin G_Data[3] has GND driving its datain port
    Info: Pin G_Data[4] has GND driving its datain port
    Info: Pin G_Data[5] has GND driving its datain port
    Info: Pin G_Data[6] has GND driving its datain port
    Info: Pin G_Data[7] has GND driving its datain port
    Info: Pin B_Data[0] has GND driving its datain port
    Info: Pin B_Data[1] has GND driving its datain port
    Info: Pin B_Data[2] has GND driving its datain port
    Info: Pin B_Data[3] has GND driving its datain port
    Info: Pin B_Data[4] has GND driving its datain port
    Info: Pin B_Data[5] has GND driving its datain port
    Info: Pin B_Data[6] has GND driving its datain port
    Info: Pin B_Data[7] has GND driving its datain port
    Info: Pin DE has GND driving its datain port
    Info: Pin LCD_RST has GND driving its datain port
    Info: Pin LCD_PWM has GND driving its datain port
    Info: Pin SPENA has GND driving its datain port
    Info: Pin SPDA has GND driving its datain port
    Info: Pin SPCK has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: AD9273_SPI_Config:AD9273_SPI_Config_Inst|SPI_AD:SPI_AD_Inst|SPI_Data~en (inverted)
        Info: Type bi-directional pin SPI_Data uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file D:/畜牧业B超/阵列方案/乐普定制/fpga程序以及matlab参数计算/128阵元方案-fpga - 线阵/ArrayUltrasound - 16T32R-R60 - wifi/ArrayUltrasound.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 395 warnings
    Info: Peak virtual memory: 543 megabytes
    Info: Processing ended: Wed Nov 11 16:37:33 2015
    Info: Elapsed time: 00:02:30
    Info: Total CPU time (on all processors): 00:03:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/畜牧业B超/阵列方案/乐普定制/fpga程序以及matlab参数计算/128阵元方案-fpga - 线阵/ArrayUltrasound - 16T32R-R60 - wifi/ArrayUltrasound.fit.smsg.


