<!DOCTYPE html>
<html>
	<head>
	<meta charset="utf-8">
	<meta name="viewport" content="width=device-width">
	<meta http-equiv="Cache-Control" content="max-age=2592000">

	<title itemprop="name">Intelが開発者向けのPCIeカード型DG1を公開 | Coelacanth&#39;s Dream</title>
	<meta property="og:title" content="Intelが開発者向けのPCIeカード型DG1を公開 | Coelacanth&#39;s Dream" />
	<meta name="twitter:title" content="Intelが開発者向けのPCIeカード型DG1を公開 | Coelacanth&#39;s Dream" />
	<meta itemprop="name" content="Intelが開発者向けのPCIeカード型DG1を公開 | Coelacanth&#39;s Dream" />
	<meta name="application-name" content="Intelが開発者向けのPCIeカード型DG1を公開 | Coelacanth&#39;s Dream" />
	<meta property="og:site_name" content="Coelacanth&#39;s Dream" /><meta name="description" content="Intelは1月7日～1月10日(現地時間)に米国ネバダ州ラスベガス市で開催されている世界最大のデジタル関連展示会「CES 202... " />
	<meta itemprop="description" content="Intelは1月7日～1月10日(現地時間)に米国ネバダ州ラスベガス市で開催されている世界最大のデジタル関連展示会「CES 202... " />
	<meta property="og:description" content="Intelは1月7日～1月10日(現地時間)に米国ネバダ州ラスベガス市で開催されている世界最大のデジタル関連展示会「CES 202... " />
	<meta name="twitter:description" content="Intelは1月7日～1月10日(現地時間)に米国ネバダ州ラスベガス市で開催されている世界最大のデジタル関連展示会「CES 202... " /><base href="https://umio-yasuno.github.io/posts/2020/01/10/intel-dg1-unveil/">
	<link rel="canonical" href="https://umio-yasuno.github.io/posts/2020/01/10/intel-dg1-unveil/" itemprop="url" /> 
	<meta name="url" content="https://umio-yasuno.github.io/posts/2020/01/10/intel-dg1-unveil/" />
	<meta name="twitter:url" content="https://umio-yasuno.github.io/posts/2020/01/10/intel-dg1-unveil/" /> 
	<meta property="og:url" content="https://umio-yasuno.github.io/posts/2020/01/10/intel-dg1-unveil/" />
	<meta name="author" content="Umio Yasuno" />
	<meta name="keywords" content=" Intel, Gen12, DG1" />

	<meta property="og:locale" content="ja">
	

<link rel="preload" href="https://umio-yasuno.github.io/css/lain.min.css" as="style" importance="high">
	<link rel="preload" href="https://umio-yasuno.github.io/css/animation.min.css" as="style" importance="high">
		<link rel="stylesheet" href="https://umio-yasuno.github.io/css/lain.min.css">
		<link rel="stylesheet" href="https://umio-yasuno.github.io/css/animation.min.css">
		<link rel="icon" href="https://umio-yasuno.github.io/favicon.ico">
	</head>
    <body>
	<div class="text">
			<br>
<div class="title"><a href="https://umio-yasuno.github.io/">Coelacanth&#39;s Dream</a></div>
<br>

		<article>
		<h2><span class="page-title">Intelが開発者向けのPCIeカード型DG1を公開 </span></h2>
			

<blockquote>
<p>　Intelは1月7日～1月10日(現地時間)に米国ネバダ州ラスベガス市で開催されている世界最大のデジタル関連展示会「CES 2020」の開幕前日となる1月6日に記者会見を行ない、同社が開発している次世代GPUアーキテクチャとなる「Xe」(エックスイー)に基づいたクライアントPC向け単体GPUとなる「DG1」を搭載したノートPCのデモを行なった。<br />
　そして、9日には、そのDG1の開発用ボード「DG1:Software Development Vehicle」を、第1四半期中にソフトメーカーに出荷する計画であることを明らかにするとともに、PCI Expressのアドインカード形状になっているビデオカードを公開した。</p>
</blockquote>

<p>(引用元: <a href="https://pc.watch.impress.co.jp/docs/news/event/1228480.html" rel="nofollow noreferrer" target="_blank">Intel、同社初の単体GPU「DG1」搭載ビデオカードを初披露。開発者向けボードは第1四半期中に出荷 - PC Watch</a>)</p>

<p>ISV(Integrated Software Vendors)向けということで残念ながら自作PC市場で販売されることは今の所予定にないと思われる。<br />
実機デモが行われたことからGPUとして至って普通に使えるだろうから、何かの拍子に流れてくることを期待する。</p>

<p>Intelが公式に公開している高解像度画像を見ると、インターフェイスこそx16だが、データリンクはx8までであることがわかる。<br />
<a href="https://newsroom.intel.com/image-archive/images-intel-dgi-sdv/" rel="nofollow noreferrer" target="_blank">Images: Intel DG1 SDV - Intel Newsroom </a><br />
これはNVIDIAやAMDのGPUでもよくあり（例:RX 5500 XT）、PCI Expressの電力規定でx16インターフェイスでないと75Wをスロットからカードへ供給できない。<br />
PCI Expressの規格ではx4/x8だと25Wまでとなっているため、DG1の消費電力は25〜75Wの範囲内と推測される。<br />
X<sup>e</sup>を統合したTigerlake-U GT2はTDP 25W<sup class="footnote-ref" id="fnref:1"><a href="#fn:1">1</a></sup>ということがわかっており、DG1はそれよりも高いクロックで動作していることとなる。</p>

<p>カバーとバックプレートに覆われメモリは不明。</p>

<h4 id="dg2-推測">DG2 推測</h4>

<p><del>IntelはDG1-SDV（Software Deveiopment Vehicle）によってX<sup>e</sup>アーキテクチャへの最適化が可能になるとしている。<br />
また、IntelはX<sup>e</sup>アーキテクチャがスケーラブルであると語っており、モバイル向けからExascaleのHPCまでカバーする。<br />
最適化が可能、ということから細部は統一されるはずだ。<br />
SlicesがNVIDIAで言うGPC、AMDではShaderArrayに該当することになるだろう。</del></p>

<p><del>これらを合わせて考えると、DG1――Gen12LP――X<sup>e</sup><sub>LP</sub>――96EU――がX<sup>e</sup>アーキテクチャにおける単位となるのではないだろうか。
要は、Gen12LPは1 Slicesあたり6 Dual Sub-Slices、そしてDual Sub-Slicesあたり16EUという構成を取っているが、それより上のX<sup>e</sup><sub>HP</sub>ではSlicesを増やし、固定機能部やL3キャッシュ等も合わせて増やすと考えている。</del></p>

<p><del>大雑把にDG2（X<sup>e</sup><sub>HP</sub>?）のEU数を予想すると、288/384EUとかだろうか。<br />
ShadingUnitsは2304/3072となり、単純な規模で言えばNavi10に近くなる。<br />
まあ完全に予想なので自身でも信頼度10%くらいの感覚。</del></p>

<p><a href="https://hothardware.com/news/intel-dg2-discrete-graphics-rocket-lake-driver-leak" rel="nofollow noreferrer" target="_blank">Breaking: Intel DG2 Discrete Graphics Details Exposed In 10nm Rocket Lake Driver Leak - HotHardware</a><br />
X<sup>e</sup><sub>HP</sub>には3種の構成があり、それぞれ128/256/512 EU（1024/2048/4096 ShadingUnits）になる、という<strong>話</strong>。<br />
この場合、1 Slicesあたり8 Dual Sub-Slices（128EU）か、4 Dual Sub-Slices（64EU）となるだろうか。<br />
個人的な予想では前者にして出来るだけSlices内で処理を回しそうな気がする。<br />
IntelはGen11からSlices数を増やすのではなく、Slices内のSub-Slicesを増やす方向性を取り、それまではL3キャッシュに含まれていたShared Local Memory（SLM）64KB をSub-Slices内に移動させ、実行効率を向上させた。<br />
同L3キャッシュバンクにアクセスできるEUが多ければ性能、効率で有利になるのではないだろうか。（バランスの問題はあるが）<br />
<a href="https://software.intel.com/en-us/download/architecture-overview-for-intel-processor-graphics-gen11" rel="nofollow noreferrer" target="_blank">Architecture Overview for Intel® Processor Graphics Gen11 - Intel® Software</a>（PDF Page15）</p>

<p>また、Gen11で16 Pixel/Clockとなり、4 Slicesの512EUは64 Pixel/Clockと他社のハイエンドGPUと同じバランスになる。</p>

<p>ただ、グラフィック性能を最低限確保するため128EUでは4 Dual Sub-Slices（64EU）構成にするということも考えられる。</p>

<p><br>
結局の所素人考えなため、当たってたらいいよね程度に受け止めてほしい。</p>

<h4 id="外観感想">外観感想</h4>

<p>最後にどうでもいい話。<br />
カバーを見て最初に思ったのは結構おとなしめだということ。<br />
Intelは前々からイメージとしてド派手な見た目をしたコンセプトアートを公開していたため、その印象が頭に残っていた。<br />
開発者向けというのを考えれば無骨な方があっているのかもしれない。<br />
ただIntelも派手さを一切考えなかった訳ではなく、<br />
画像を見ると映像端子（スロットカバー）側に小さな穴があり、そこからLEDの光が入るとカバーの流線的なデザインが一気に映える。<br />
DG1より上のカードがどんなデザインになるか楽しみだ。</p>
<div class="footnotes">

<hr />

<ol>
<li id="fn:1"><a href="http://intelstudios.edgesuite.net/im/2019/pdf/2019_Intel_Investor_Meeting_Bryant.pdf#page=11" rel="nofollow noreferrer" target="_blank">2019 Intel Investor Meeting - 2019_Intel_Investor_Meeting_Bryant.pdf#page=11</a>
 <a class="footnote-return" href="#fnref:1"><sup>[return]</sup></a></li>
</ol>
</div>

<hr>
<footer><a href="https://umio-yasuno.github.io/tags">Tags</a>:<a href="https://umio-yasuno.github.io/tags/intel">Intel</a><a href="https://umio-yasuno.github.io/tags/gen12">Gen12</a><a href="https://umio-yasuno.github.io/tags/dg1">DG1</a><br><a href="https://umio-yasuno.github.io/categories">Categories</a>:<a href="https://umio-yasuno.github.io/categories/hardware">Hardware</a><a href="https://umio-yasuno.github.io/categories/gpu">GPU</a><a href="https://umio-yasuno.github.io/categories/intel">Intel</a><br>Lastmod : Jan 10, 18:00<br> Author : Umio Yasuno 
		<br><a href="https://umio-yasuno.github.io/about/" target="_blank">About</a>
		<a href="https://umio-yasuno.github.io/tags/database" target="_blank">Database</a>
		<address class="mail"> </address><br>
<div class="title"><a href="https://umio-yasuno.github.io/">Coelacanth&#39;s Dream</a></div>
<br>
</footer>

		</article>
	</div>
	<span class="lace"></span> 
    </body>
</html>
