 2
一. 中文摘要 
  本實驗利用磁控濺鍍法沉積 SiO2 薄膜於 Pt 基板上，並使用熱蒸鍍系統配合金屬遮
罩或黃光微影方法定義不同面積的銅上電極，完成金屬/絕緣層/金屬結構之電阻式記憶
元件。記憶時間特性於元件面積較大時，HRS 記憶時間較不穩定，主因為內部銅原子自
發性地組成導電路徑，所以面積越大越容易形成絲狀路徑，使記憶時間變短；當元件面
積越小，HRS 記憶時間因較不易形成絲狀路徑而獲得改善，相對的 LRS 較不穩定，主
因為銅絲狀路徑與周圍的濃度梯度造成銅原子擴散而使得絲狀路徑斷裂。利用氮摻雜於
SiO2 薄膜可有效降低銅的擴散速率，有效地改善記憶時間特性。因電阻式記憶體為類電
容結構，因在 Forming 和 Set 過程因轉態的電阻變化導致電容放電產生一瞬間電流，此
瞬間電流可能使元件損壞。本計畫提出一電路模型，以外加電容和電阻測試寄生效應的
影響，因元件電容會使電流快速上升，而系統電容會使電流上升較慢，因此放電時間主
要受系統寄生電容影響，而電流峰值主要受操作電壓影響，故只能降低操作電壓來降低
瞬間電流峰值。 
關鍵字：電阻式記憶體、二氧化矽、銅 
 
英文摘要 
A SiO2 layer was deposited to form a Cu/SiO2/Pt structure to investigate the electrochemical 
resistive random access memory (RRAM). The retention characteristics of the Cu/SiO2/Pt 
structure were investigated. The degradation of high resistance-state (HRS) retention was due 
to the formation of Cu conducting filaments by Cu diffusion within the SiO2 layer. Therefore, 
the device area and the Cu concentration within the SiO2 layer influenced the HRS retention 
characteristics. The degradation of the low resistance-state (LRS) retention was due to the Cu 
out-diffusion from the Cu conducting filament. Hence, the diffusion coefficient of Cu in the 
SiO2 layer determined the LRS retention characteristics. The effect of parasitic capacitance on 
the resistive switching behavior was also investigated. The transient current was generated by 
the discharge process of the charged parasitic capacitors. The peak of transient current can be 
reduced by a rounded-serious resistor during a forming process or a SET process (from a HRS 
to a LRS).  
Key words: RRAM, SiO2, retention, transient current 
 
二. 計畫的緣由與目的 
隨著資訊科技的進步，人們對於電子產品的功能要求也越來越高，所以對記憶體的
要求也日益增加。理想的非揮發性記憶體需具有讀取速度快、低操作電壓、低消耗功率、
結構簡單等特點，而電阻式記憶體符合以上的特點，極具未來發展潛力。記憶時間是記
憶體的重要指標，但目前許多非揮發性記憶體仍無法達成在室溫下記憶時間達十年以上
 4
0.05V 的連續讀取偏壓施加在元件上，對元件進行非破壞性讀取測試。由圖四可知，其
高低電阻狀態在持續 103 秒後仍無衰退現象，說明元件具有非破壞性讀取(non-destructive 
readout)特性。圖五為元件在連續操作的直流偏壓下，切換次數可達 500 次，高低電阻
比約為 104，說明其具有穩定的電阻切換特性。 
       
圖二 雙極性電流電壓(I-V)關係圖          圖三 元件記憶時間測試       
        
圖四 元件非破壞性讀取測試              圖五 記憶元件切換次數測試 
2. HRS記憶時間失效機制 
(a) 不同面積、不同退火參數與HRS記憶時間之影響 
圖六為退火 500℃90 分鐘之樣品，在 85℃不同面積下對記憶時間的測試。測試方法為在
處於 HRS 的同一面積下隨機選取 20 點，當狀態由 HRS 變至 LRS 時，定義為失效
(failure)。由圖可知，隨面積增加記憶時間也隨之減少，推測因在 SiO2 薄膜中絲狀路徑
是隨機形成的，所以面積越大越容易形成絲狀路徑，而使記憶時間縮短。圖七為於 500℃
下不同退火時間所製作之樣品，在量測面積直徑為 80 µm 且於 85 ℃下對 HRS 記憶時間
特性的量測。隨退火時間增加記憶時間也隨之下降，推測因退火時間越長，使更多的銅
原子擴散進入 SiO2 薄膜中，因此形成絲狀路徑的機率也提高，導致記憶時間變短。 
 6
 
 
 
 
 
 
 
 
圖十 加溫環境之LRS記憶時間測試       圖十一 不同退火時間對LRS記憶時間影響 
(b) 不同電阻、氮含量對LRS記憶時間之影響 
為了解LRS記憶時間失效的原因，於135℃下將元件轉於LRS狀態，利用控制絲狀路徑粗
細之方法，觀察電阻與LRS記憶時間的關係，如圖十二所示。由圖可知，LRS記憶時間
隨電阻上升而下降，代表絲狀路徑粗細會影響LRS記憶時間。推測為加溫狀態下，銅原
子較易獲得能量，而離開銅絲狀路徑，造成絲狀路徑斷裂。因控制不同絲狀路徑粗細可
影響LRS記憶時間，所以探討其對於活化能(Ea)的影響。藉由1/kT對時間做圖求出Ea，如
圖十三所示。低阻態電阻(RLRS)分別控制在1、10與50kΩ，不同量測溫度下進行測試。由
圖可知，不同粗細的絲狀路徑其活化能非常接近，約1.7~1.8eV之間，推測原因是銅離子
在SiO2薄膜中擴散速率是相當的，所以不會隨絲狀路徑的粗細而改變。圖十四為不同氮
含量樣品與基準片之LRS記憶時間特性圖，可看出隨著氮含量比例的增加其LRS記憶時
間也隨之增加，推測微薄膜內部摻入氮後將會降低銅的擴散速率，而延長其LRS記憶時
間。 
圖十二 不同LRS電阻之記憶時間差異  圖十三 不同LRS電阻下之記憶時間活化能差異 
 
4. 寄生電容對限制電流之影響 
任何電路、線路皆有寄生電容，加上元件本身及類電容結構，故在電阻轉態過程電容會
出現放電效應，此效應產生之瞬間電流會大於機台所設定之限制電流，故在此針對此放
電效應做探討。為了討論轉態電壓的影響，此部份利用熱化學效應主導的Pt/NiO/Pt樣品
 8
 
 
 
 
 
 
 
 
 
 
圖十八 量測電路並聯不同電容下，不同轉態電壓對Peak current之影響 
(c) 不同電容對Rise time和Fall time之影響 
圖十九為(a)改變元件寄生電容(b)改變系統電容對Rise time之影響；當Cs為定值時，若Cp
越小Rise time則呈下降趨勢；當Cp為定值時，若Cs越小Rise time亦呈下降趨勢；因Cs為
系統電容，故Cs不隨元件而改變，故證明影響Rise time在於元件寄生電容Cp。圖二十為
(a)改變元件寄生電容(b)改變系統電容對Fall time之影響；若Cs為定值時，Cp越小則Rise 
time呈相似趨勢；當Cp為定值時，Cs越小Rise time呈下降趨勢；故證明影響Fall time在於
系統電容Cs。 
 
 
 
 
 
 
 
圖19 (a)改變元件寄生電容(b)改變系統電容對Rise time之影響 
 
 
 
 
 
 
 
 
圖二十(a)改變元件寄生電容(b)改變系統電容對Fall time之影響 
 10
(2010). 
六. 計畫成果自評 
已完成原申請計畫內容，包括量測設備架設、電性與可靠度控制程式撰寫，並完整分析
Cu/SiO2/Pt 樣品的記憶時間劣化效應，得知電化學絲狀路徑的記憶劣化效應皆是由於銅
原子擴散所造成，HRS 記憶時間劣化是由於銅原子自行形成多條絲狀路徑，LRS 劣化則
是絲狀路徑因銅原子擴散而斷裂。另於量測過程中發現寄生效應對熱化學和電化學效應
RRAM 的影響，因此對於元件量測與元件設計上有更深入的改進與了解。參與本計畫之
研究生均可獲得完整的半導體製程、電性與可靠度量測與分析訓練，且具備文獻資料收
集及歸納分析能力，面對問題能獨自尋找解決之道，以建立學生半導體專業能力，為國
家社會培育專業人才，為經濟發展盡一份心力。 
本 年 度 獲 得 於 大 陸 青 島 舉 辦 2010IUMRS 會 議 之 Excellent poster paper 
Award，”Influence of SiO2 Layer on Resistive Switching” 
與本年度計畫相關發表論文如下: 
1. C. Y. Liu*, Y. H. Huang, J. Y. Ho, and C. C. Huang,”Retention Mechanism of Cu-doped 
SiO2-based Resistive Memory,” Journal of Physics D: Applied Physics, 44 
pp.205103-1~205103-4, 2011. (SCI) 
2. C. Y. Liu*, Y. C. Li, C. H. Lai, and S. K. Liu “Influence of SiO2 Layer on Resistive 
Switching Properties of SiO2/CuxO Stack Structure ” Materials Science Forum, 687, 
pp.106-111, 2011. (EI) 
3. C. Y. Liu*, P. W. Sung, C. H. Lai, and H. Y. Wang “Resistive Switching Characteristics of 
Cu/SiO2/Pt Structure” Materials Science Forum, 687, pp.167-173, 2011. (EI) 
4. C. H. Lai*, C. H. Chen, and C. Y. Liu, “Resistive switching and current conduction for 
thermally grown NiO thin film,” Materials Science Forum, 687, pp.163-166, 2011. (EI) 
5. C. Y. Liu* and P. W. Sung, “Different Resistive Switching Characteristics of a Cu/SiO2/Pt 
Structure,” Japanese Journal of Applied Physics, 50, pp.091101, 2011. (SCI) 
本年度成果尚在審稿中如下: 
1. C. Y. Liu*, J. Y. Ho, J. J. Huang, and H. Y. Wang, “Transient Current of Resistive 
Switching of a NiOx Resistive Memory” Japanese Journal of Applied Physics 
(Submitted) (SCI) 
2. C. Y. Liu*, J. J. Huang, and C. H. Lai, “Resistive Switching Characteristics of a Pt 
Nanoparticle-Embedded SiO2-based Memory,” Thin Solid Films (Submitted) (SCI) 
主持人本年度其他領域發表: 
1. C. Y. Liu, M. H. Weng*, and J. M. Lin, “Rapid Thermal Treatment for Improving Thermal 
Processing Stability of Ar-implanted Surface Passivated High-Resistivity Silicon,” IEEE 
Microwave and Wireless Components Letters, 21, pp.365-367, 2011. (SCI) 
2. H. Y. Wang, C. Y. Liu*, J. J. Huang, and T. Y. Yang, “Integration of a Humidity Sensor into 
a CMOS Process,” Sensor Letters, 2011. (Accepted) (SCI) 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：劉志益 計畫編號：99-2221-E-151-065- 
計畫名稱：後段製程材料於電阻式記憶體元件與材料之研究(II) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 2 150%  
博士生 0 1 0%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 7 3 233% 
主持人本計劃相
關共發表 2 篇 SCI
論文與 3 篇 EI 論
文，另有 2 篇 SCI
論文送審中，主持
人其他研究領域
共發表兩篇SCI論
文。 
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
