[โฉ๏ธ ุตูุญู ุงุตู](/README.md)

# ๐ข ูุฏุงุฑ ููุทู

## ๐ ุงุทูุงุนุงุช ฺฉู ุฏุฑุณ

<div align="center" style="direction: rtl">
    <table border="1" style="text-align: right;">
        <thead>
            <tr>
                <th>ฺฉุฏ ุฏุฑุณ</th>
                <th>ูุงุญุฏ</th>
                <th>ููุน ุฏุฑุณ</th>
                <th>ูู ูุงุฒ</th>
            </tr>
        </thead>
        <tbody>
            <tr>
                <td>7777130</td>
                <td>3</td>
                <td>ุงุตู</td>
                <td>ุฑุงุถุงุช ฺฏุณุณุชู</td>
            </tr>
        </tbody>
    </table>
</div>

# 

**ุชูุงู ููุงุฑุฏ ุฒุฑ ุจุฑ ุงุณุงุณ ุชุฏุฑุณ ุฏฺฉุชุฑ ุฑุดุช ุฏุฑ ุชุฑู 14011 ุงุณุช.**

## ๐ฏ ุงูุฏุงู ุฏุฑุณ
ุฏุฑ ุงู ุฏุฑุณ ุดูุง ุจุง ููุงูู ุณุฎุชโุงูุฒุงุฑ ุฏุฌุชุงู ู ูุฏุงุฑูุง ููุทู ุขุดูุง ุฎูุงูุฏ ุดุฏ. ุงู ุฏุฑุณ ุจู ุจุฑุฑุณ ูุฏุงุฑูุง ุชุฑฺฉุจ ู ุชุฑุชุจุ ููุงุด ุงุนุฏุงุฏุ ู ูุฏุงุฑูุง ูุญุงุณุจุงุช ูโูพุฑุฏุงุฒุฏ. ููฺูู ุจุฎุด ุงุฒ ุฏุฑุณ ุดุงูู ูพุฑูฺูโูุง ุนูู ุจุง ุฒุจุงูโูุง ุชูุตู ุณุฎุชโุงูุฒุงุฑ ูุงููุฏ Verilog  ุงุณุช.



![gif](./ุชุตุงูุฑ/giphy.gif)


## ๐ ููุงุจุน ุฏุฑุณ

- **S. Brown, Z. Vranesic. Fundamentals of Digital Logic with Verilog Design, 3rd Edition. McGrawHill, 2014.**  
  - **ุง ูุฑุงุด ฺูุงุฑู 2022 ฺฉู ุดุงูู ุทุฑุงุญ ุจุง VHDL ูุฒ ูโุดูุฏ.**  
  - ุชุฑุฌูู ูุงุฑุณ ูุฑุงุด ุณูู ุชูุณุท ุฒุงุฑุน ูพูุฑุ ุงูุชุดุงุฑุงุช ูุตุ 1394.
  
- [ููฺฉ ููุจุน](https://github.com/CE-SCU/scu-computer-engineering-courses/tree/main/%D9%86%D9%8A%D9%85%D8%B3%D8%A7%D9%84%203/%D9%85%D8%AF%D8%A7%D8%B1%D9%87%D8%A7%DB%8C%20%D9%85%D9%86%D8%B7%D9%82%DB%8C/%D9%85%D9%86%D8%A7%D8%A8%D8%B9)

## ๐ ุณูุงุจุณ ุฏุฑุณ

<div align="center" style="direction: rtl">
    <table border="1" style="text-align: right;">
        <thead>
            <tr>
                <th>ููุชู</th>
                <th>ุชุงุฑุฎ</th>
                <th>ูุจุงุญุซ ูพูุดุด ุฏุงุฏู ุดุฏู</th>
                <th>ุชูุถุญุงุช</th>
            </tr>
        </thead>
        <tbody>
            <tr>
                <td>1</td>
                <td>19/6</td>
                <td>ูุตู 1 ู ูุตู 2 ุชุง ุจุฎุด 7-2</td>
                <td></td>
            </tr>
            <tr>
                <td>2</td>
                <td>26/6</td>
                <td>ูุตู 2 ุชุง ุจุฎุด 11-2 + Verilog/VHDL</td>
                <td></td>
            </tr>
            <tr>
                <td>3</td>
                <td>2/7</td>
                <td>ูุตู 2 ุชุง ุจุฎุด 15-2</td>
                <td></td>
            </tr>
            <tr>
                <td>4</td>
                <td>9/7</td>
                <td>ูุตู 3 ุชุง ุจุฎุด 3-3</td>
                <td></td>
            </tr>
            <tr>
                <td>5</td>
                <td>16/7</td>
                <td>ูุตู 3 ุชุง ุจุฎุด 5-3 + Verilog/VHDL</td>
                <td></td>
            </tr>
            <tr>
                <td>6</td>
                <td>23/7</td>
                <td>ูุตู 3 ุชุง ุจุฎุด 7-3 ู ูุตู 4 ุชุง ุจุฎุด 1-4</td>
                <td></td>
            </tr>
            <tr>
                <td>7</td>
                <td>30/7</td>
                <td>ูุตู 4 ุชุง ุจุฎุด 6-4 + Verilog/VHDL</td>
                <td></td>
            </tr>
            <tr>
                <td>8</td>
                <td>7/8</td>
                <td>ุงูุชุญุงู ูุงูโุชุฑู</td>
                <td></td>
            </tr>
            <tr>
                <td>9</td>
                <td>14/8</td>
                <td>ูุตู 5 ุชุง ุจุฎุด 4-5</td>
                <td></td>
            </tr>
            <tr>
                <td>10</td>
                <td>21/8</td>
                <td>ูุตู 5 ุชุง ุจุฎุด 10-5</td>
                <td></td>
            </tr>
            <tr>
                <td>11</td>
                <td>28/8</td>
                <td>ูุตู 5 ุชุง ุจุฎุด 13-5 + Verilog/VHDL</td>
                <td></td>
            </tr>
            <tr>
                <td>12</td>
                <td>5/9</td>
                <td>ูุตู 5 ุชุง ุจุฎุด 15-5 ู ูุตู 6 ุชุง ุจุฎุด 1-6</td>
                <td></td>
            </tr>
            <tr>
                <td>13</td>
                <td>12/9</td>
                <td>ูุตู 6 ุชุง ุจุฎุด 4-6</td>
                <td></td>
            </tr>
            <tr>
                <td>14</td>
                <td>30/9</td>
                <td>ูุตู 6 ุชุง ุจุฎุด 7-6</td>
                <td></td>
            </tr>
            <tr>
                <td>15</td>
                <td>7/10</td>
                <td>ูุฑูุฑ ุฏุฑุณ</td>
                <td></td>
            </tr>
            <tr>
                <td>16</td>
                <td>16/10</td>
                <td>ุงูุชุญุงู</td>
                <td></td>
            </tr>
        </tbody>
    </table>
</div>

## ๐๏ธ ูุฑูโุงูุฒุงุฑูุง

- **ModelSim**  
  - ุง ูุฑ ูุฑูโุงูุฒุงุฑ ุฏฺฏุฑ ุจุฑุง ฺฉุงุฑ ุจุง Verilog

## ๐ฏ ุจุงุฑูโุจูุฏ

<div align="center" style="direction: rtl">
    <table border="1" style="text-align: right;">
        <thead>
            <tr>
                <th>ููุฑุฏ</th>
                <th>ููุฑู</th>
            </tr>
        </thead>
        <tbody>
            <tr>
                <td>ุชูุฑูโูุง</td>
                <td>10%</td>
            </tr>
            <tr>
                <td>ุขุฒููู ูุงูโุชุฑู</td>
                <td>30% (ูุตูู 1ุ 2 ู 3)</td>
            </tr>
            <tr>
                <td>ุขุฒููู ูพุงุงูโุชุฑู</td>
                <td>40% (ูุตูู 4ุ 5 ู 6)</td>
            </tr>
            <tr>
                <td>ูพุฑูฺูโูุง ุนูู</td>
                <td>10%</td>
            </tr>
            <tr>
                <td>ฺฉูุฒูุง</td>
                <td>10%</td>
            </tr>
        </tbody>
    </table>
</div>


## ุฏฺฏุฑ ููุงุจุน ููุฏ

[ูุฏุงุฑ ููุทู ุฏุฑุณ ุงูุฒุงุฑ ุดุฑู](https://ocw.sharif.ir/course/id/323/%D9%85%D8%AF%D8%A7%D8%B1-%D9%85%D9%86%D8%B7%D9%82%DB%8C)

---

ูููู ุจุงุดุฏ! ๐
