## 综合

#### 综合步骤

1. **translation 翻译**：分析HDL代码，用GTECH模型对HDL进行映射，这个模型是与技术库无关的

2. **logic optimization**：逻辑优化

3. **mapping 工艺映射**：进行逻辑映射和门级优化，将逻辑根据约束，映射为专门的技术目标单元库（target cell library）中的cell，形成综合后的网表

   在DC中，transition 对应命令为 read_verilog(read_vhdl等，或者**analyze+ elaborate**)，logic optimization 和 mapping 均在compile命令完成

#### 如何防止综合出不想要的latch

1.  case if等判断条件写全
2.  always 敏感列表（只对仿真有影响，但是综合工具会自动补全敏感向量列表，所以在综合之后的电路中是不会有latch）
3.  不要出现自己给自己赋值的情况
4.  不要出现组合逻辑环路

#### 如何确保可综合

- 时序逻辑用非阻塞赋值，组合逻辑用阻塞赋值，同一个always块中既有时序逻辑又有组合逻辑时用非阻塞赋值，不要在同一个always块中混合使用，不要在两个及以上always块中对同一个变量赋值
- 所有内部寄存器都能复位，通过复位使信号初始状态可预测
- 不混合使用上升下降沿（可以考虑使用倍频时钟来设计）
- 不使用initial，不要使用延时，不使用循环次数不确定的循环语句
- 防止出现非目的性的Latch
- 不使用用户自定义原语（UDP元件）
- 用always过程块描述组合逻辑，应在敏感信号列表中列出所有的输入信号。
- 尽量使用同步方式设计电路。

#### 可综合语句的电路

- mux：case、if条件互斥，会综合出带优先结构的mux；若条件若不互斥，综合工具可以综合出并行的mux。（x会被当成don't care 按逻辑最小化确定为0或1）

- 组合逻辑：always@（\*），其中\*为自动补全敏感列表确保不综合出latch；无反馈的assign

- 锁存器：带反馈的assign，未补全条件的if、case；未补全敏感列表的always@（），且描述的行为是电平敏感的；

- 三态元件与总线接口：具有高阻态分支的assign 

  ```verilog
  reg [31:0] clk_to_bus
  assign data_to_bus=bus_enable?clk_to_bus:32'bz;
  //连接到总线的单向接口，enable时两者连接，否则高阻态断开
  ```

- 触发器：不完整的if、case、always且描述的行为是边缘敏感的。

  当一个变量在被<u>**内部行为**</u>（非外部行为）引用前就被周期性赋值，综合过程将消除该变量。

  边缘敏感行为赋值并在行为外用到该变量，综合为触发器的输出。

#### 不可综合语句

1. initial：只能在test bench中使用，不能综合。（我用ISE9.1综合时，有的简单的initial也可以综合，不知道为什么） 
2. events：event在同步test bench时更有用，不能综合。 
3. real：不支持real数据类型的综合。 
4. time：不支持time数据类型的综合。 
5. force 和release：不支持force和release的综合。 
6. assign 和deassign：不支持对reg 数据类型的assign或deassign进行综合，支持对wire数据类型的assign或deassign进行综合。 
7. fork join：不可综合，可以使用非块语句达到同样的效果。 
8. primitives：支持门级原语的综合，不支持非门级原语的综合。 
9. table：不支持UDP 和table的综合。 
10. 敏感列表里同时带有posedge和negedge：如：always @(posedge clk or negedge clk) begin...end    这个always块不可综合。 
11. 同一个reg变量被多个always块驱动 
12. 延时：以#开头的延时不可综合成硬件电路延时，综合工具会忽略所有延时代码，但不会报错。 如：a=#10 b;    这里的#10是用于仿真时的延时，在综合的时候综合工具会忽略它。也就是说，在综合的时候上式等同于a=b; 
13. 与X、Z的比较：可能会有人喜欢在条件表达式中把数据和X(或Z)进行比较，殊不知这是不可综合的，综合工具同样会忽略。所以要确保信号只有两个状态：0或1。

#### 不可综合运算符

1. ​	===、！===、
2. 

#### 综合命令

- dont_use

  部分单元库的单元，由于工艺、性能功耗面积等原因，工艺厂商建议或者后端建议，不要使用的单元。在综合步骤设置dont_use属性，就可以避免综合使用这些单元。

- dont_touch

  对目标模块，设置dont_touch属性。会使得该目标模块，不进行任何优化。
  比如已经综合完成的IP，在系统综合的时候，对IP模块设置dont_touch属性。不再对该IP进行任何综合优化，大大节省系统综合时间，避免不必要的结果检查。
  比如时钟网络，不关心时钟的负载，所以前端综合不要求加buffer。后端加时钟树时，才会把这个dont_touch属性去掉。

#### 可综合与不可综合的语句总结

- 所有综合工具都支持的结构 always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor，buf，not，bufif0，bufif1，notif0，notif1，if，inout，input，instantitation，module，negedge，posedge，operators，output，parameter 
- 所有综合工具都不支持的结构 time，defparam，$finish，fork，join，initial，delays，UDP，wait 
- 有些工具支持有些工具不支持的结构 casex，casez，wand，triand，wor，trior，real，disable，forever，arrays，memories，repeat，task，while。


#### HVT，SVT，LVT Cell的区别

根据不同的阈值电压，工艺库里的Cell大致分为HVT，SVT/RVT，LVT。H高，L低，S中等（standard/Regular）。阈值电压低，速度快，但由于关断漏电导致功耗高。

#### 门电路的内部延迟的平衡

​	tf（falling delay），tr（rising delay）两者一般不同，特殊要求的门（如时钟切换电路的or门）	需要两者平衡，可以使用工艺库提供的特殊cell，或者用下列方法平衡。

​	<img src="C:/Users/APU/OneDrive/notes/pics/image-20201123174339411.png" alt="image-20201123174339411" style="zoom:67%;" />