## 3.5 并行存储器
转变CPU为中心的存储体系为内存为中心的存储体系：
	早期的计算机系统以 CPU 为中心。机器内部各个部件之间的信息传递都受 CPU 控制， I/O 设备与主存之间的信息交换也经过 CPU 的运算器。这种结构严重影响了 CPU 效能的发 挥，故以内存为中心的系统逐渐取代了以 CPU 为中心的结构。 这种以内存为中心的结构要求不仅 CPU 可以访问主存，而且其他部件(如 I/O 设备)也 可不经 CPU 而直接与主存交换信息。

CPU 和主存之间的数据交换速率，可以在不同==层次==采用不同的==技术==加速存 储器访问速度：
1. 芯片技术：
	提高单个芯片的访问速度。可以选用更高速的半导体器件，或者改善存储 芯片内部结构和对外接口方式。（[[存储系统-RAM&ROM#3.3.5 突发传输模式|突发传输技术]]，[[存储系统-RAM&ROM#3.3.6 同步 DRAM(SDRAM)|同步DRAM技术]]，[[存储系统-RAM&ROM#3.3.9 CDRAM|CDRAM技术]] ）
2. 结构技术：
	为了解决存储器与 CPU 速度不匹配问题，需要改进存储器与 CPU 之间的连接方式。（并行技术）
3. 系统结构技术：
	这是从整个存储系统的角度采用分层存储结构解决访问速度问题。
	例增加 [[存储系统-cache|cache]],，采用虚拟存储器等。


### 3.5.2 多模块交叉存储器

#### 1. 存储器的模块化组织
![[Pasted image 20250403133227.png|500]]
内次地址位越低变换速度越块，越高位变换速度越慢（[[格雷码]]所有位变化一致）
将地址线变为控制线

#### 2. 多模块交叉存储器的基本结构
用总线传送周期 $\tau$ 远小于 存储周期 T 


