---
layout: default
title: "DRAM技術導入とその戦略的位置づけ（1997–2001）"
description: "セイコーエプソン酒田事業所におけるDRAM技術導入の経緯と戦略的位置づけを、筆者の実体験をもとに整理したアーカイブ論文。"
tags: ["DRAM", "半導体プロセス", "エプソン", "技術移管", "酒田事業所", "ロジック展開"]
---

# 📝 序論 / Introduction

1997年、世界の半導体産業は急速な成長局面にあった。  
Windows 95 の普及、Intel Pentium II の登場、そして **8インチライン・0.35 µm世代プロセス**の商用化が進み、DRAM・ロジック両分野で国際競争が激化していた。

セイコーエプソンはこの時期、山形県酒田市に新たな**8インチ半導体工場**を建設し、巨額投資（1000億円超と推定）を行った。  
しかし、その狙いは **DRAM事業で勝つことそのものではなく**、むしろ **DRAMを通じて最新プロセス技術を吸収し、自前化すること** にあった。

具体的には以下の三段階を視野に入れていたと筆者は推測する。

1. **DRAM量産による先端プロセス習得**  
   - 三菱電機からの技術供与により、0.5 µm (16M DRAM) → 0.35 µm (64M DRAM) → 0.25 µm (64M DRAM) という三世代を順次導入。  
   - これにより酒田Fabは、短期間で世界最先端のCMOSプロセスを内製化可能となった。  

2. **先端ロジックへの展開**  
   - 習得したプロセスを、Xilinx などのファンドリ案件に応用。  
   - 配線モジュールやトランジスタ技術を吸収し、将来的なファンドリビジネスの基盤を築く。  

3. **社内製品への展開**  
   - 自社ASIC、ロジックICへ展開。  
   - さらに高耐圧・混載CMOSへ応用し、液晶ドライバやインクジェットヘッド駆動ICなど、エプソン独自の製品群を強化する。  

この「**DRAMを通じて先端プロセスを自前化し、最終的に独自デバイスで差別化する**」という戦略的布石こそが、酒田Fab建設の本質であった。  

当時、NEC・東芝・富士通・三菱といった日本の大手メーカーがDRAMを主導していたが、エプソンはその中で**三菱電機から技術移管を受ける道**を選んだ。  
その理由は以下のように整理できる。

- NEC・東芝は規模が大きく外部移管余地が少なかった  
- 富士通は自社Fab集中で外部供与困難  
- 三菱はエプソンと既存取引があり、**三世代一括移管を提示**  
- 熊本KD棟は酒田Fabと同じ8インチ対応で、相性が良かった  

筆者は入社式の場で、当時の安川社長が「この酒田Fabに勝負をかける」と述べたことを今でも鮮明に覚えている。  
この言葉は、DRAMという一見逆風の事業への投資を単なる冒険ではなく、**将来のロジック・混載CMOS展開へとつなげる挑戦**であったことを示していた。  

# 📘 第1章：0.5 µm 第1世代DRAMと 0.35 µm 第2世代DRAMの立ち上げ

## 1.1 0.5 µm 16M DRAM ― 酒田Fab最初の本番製品

酒田Fabで最初に取り組んだのは、**0.5 µm世代の16M DRAM**であった。  
これは工場を本格稼働させるための**最初の量産製品**として位置づけられており、現場にとっては極めて重要な意味を持っていた。  

経営的にも技術的にも、この製品を安定して立ち上げることが「酒田Fabは稼働可能な生産拠点である」ことを示す最初の証明であった。  

- 三菱熊本Fabで確立されたプロセスを導入  
- 酒田の8インチ設備との親和性が高く、大きなトラブルなく立ち上がった  
- 歩留まりも初期から安定し、短期間で量産化に到達  

この成功によってFabは稼働率を確保し、次の**0.35 µm 64M DRAM**へ挑戦する足場が整えられた。  

---

## 1.2 0.35 µm 64M DRAM ― 苦難の始まり

次のステップは、**0.35 µm世代の64M DRAM**であった。  
筆者がDRAMに参画したのはこのプロジェクトからであり、現場で最初の本格的な経験を積むことになった。  

### 1.2.1 初期投入と不具合
1997年秋、試作ロットを**30ロット以上投入**したが、ほぼすべてで**パターン形状が崩れ**、SEMで寸法を測ることすらできなかった。  

- 熊本Fabでは安定していたプロセスが、酒田では再現できない  
- 同じ装置・同じレシピを使っても、結果は形状不良の連続  
- Fab全体が「なぜ動かないのか」という重苦しい空気に包まれていた  

筆者もSEMに張り付く毎日を送り、**「ロットを流しても形ができない」**という絶望的な現実を目の当たりにした。

### 1.2.2 原因究明
原因は意外なところにあった。徹底調査の結果、**洗浄工程のフローが熊本と異なっていた**のである。  

| 工程比較 | 三菱 熊本Fab | エプソン 酒田Fab |
|----------|--------------|-------------------|
| 洗浄フロー | 硫酸過水 → アンモニア過水 → 塩酸過水 | アンモニア過水 → 塩酸過水 （硫酸過水省略） |

酒田では工程短縮のため、硫酸過水が省略されていた。  
しかしそれがウェーハ表面状態を変化させ、後工程のプラズマ処理と相互作用して**膜厚のばらつき**を生み出していた。

### 1.2.3 解決 ― 「鏡写し」
最終的な対応は、**熊本のプロセスを完全に「鏡写し」する**ことであった。  
この一手により異常は解消し、酒田Fabはようやく0.35 µm 64M DRAMの量産化に成功した。  

当時のキーワードはまさに「鏡写し」であり、筆者にとっては**現場で30ロット以上失敗を見届け、その後の完全移植で量産化を達成する**という強烈な原体験となった。  

---

## 1.3 小括

- **0.5 µm 16M DRAM**：酒田Fab最初の本番製品として立ち上げに成功、量産工場としての稼働を確立  
- **0.35 µm 64M DRAM**：30ロット以上の失敗 → 洗浄工程差異が原因 → 熊本の「鏡写し」で解決  

この対比は、酒田Fabの立ち上げ初期を象徴していた。  
そしてこの経験が、次の**0.25 µm 第3世代DRAM立ち上げ**において、筆者が最初から深く関与する土台となった。

---

# 📘 第2章：0.25 µm 第3世代 64M DRAMの立ち上げ

## 2.1 プロジェクト開始 ― フロッピー2枚からの出発

1998年、酒田Fabは次世代である**0.25 µm世代の64M DRAM**の立ち上げに挑んだ。  
筆者はこのプロジェクトに**最初からフル参画**することとなり、以後の半導体エンジニア人生の基盤となる経験を積むことになる。  

移管元は三菱熊本Fab（KD棟）であり、提供されたデータはわずか**フロッピー2枚**に収められた条件情報であった。  
ただし実際には、各個別要素技術の担当向けに **SCF（Short Cycle Feedback）方式用の仕様書**が別途渡されており、それを基に現場では立ち上げが進められた。  

---

## 2.2 当時の0.25 µm DRAMプロセス仕様（概要）

本プロジェクトで導入された0.25 µm世代プロセスは、当時の最先端DRAM専用仕様であり、ロジックプロセスとは異なる最適化が施されていた。

| 項目 / Item | 内容 / Description |
|------------|---------------------|
| **電源電圧 / Supply Voltage** | **2.5V 単一電源** |
| **ゲート酸化膜 / Gate Oxide** | 80Å 熱酸化膜 |
| **セルキャパシタ構造 / Cell Capacitor Structure** | スタック型キャパシタ（ONO誘電体） |
| **ウェル構成 / Well Structure** | トリプルウェル構造 |
| **ワードライン構造 / Word Line** | デバイデッドWL構造、WSA-ALA接続 |
| **ビットライン形成 / Bit Line** | BLとBLコンタクトを同時形成（WSB-CVD） |
| **ストレージノード処理 / Storage Node Surface Treatment** | 粗面化処理で容量1.5〜1.8倍向上 |

これらの技術要素は、DRAMセルの**高密度化・信頼性確保**を同時に実現するためのバランスであり、  
特に**Wプラグ導入**や**ONO誘電体**は歩留まり・保持特性に直結した。

---

## 2.3 SCF方式による立ち上げ

採用した手法は **SCF（Short Cycle Feedback）方式**であった。  
これは短いサイクルで評価・修正を繰り返し、迅速に条件を最適化する方式である。  

手順は以下の通りだった。

1. フロッピー2枚の条件データを電子流動票へ展開  
2. 各工程で形式ロット（約10ロット、一部はマージン条件付き）を投入  
3. SEM・電気特性を確認 → SCFで条件を修正  
4. 最終条件をFixし、本番ロット投入へ進む  
5. 本番ロット（3ロット、長期信頼性用）＋ マージンロットを並行投入  
6. 信頼性試験用にさらに3ロットを準備  
7. 評価を経て量産移行  

この方式により、条件は短期間で整備され、量産準備が整った。

---

## 2.4 初期歩留まりと不良モード（現状把握）

形式ロット（約10ロット）は、**途中工程で止めて形状や膜質を確認する目的**で流された。  
ゲート形成やキャパシタ形成など主要工程ごとにロットを途中止めし、  
SEM断面観察や電気的中間評価を行いながら条件を修正した。  

さらに、信頼性確認用の本番ロット（3ロット）を最終まで流した結果、  
**歩留まりは65%前後**に到達した。  

0.5 µm世代で90%以上を達成していた後では一見「低い」と映ったが、  
新世代DRAMの初期立ち上げでは20〜30%台から始まることが多く、  
**65%は高いスタートライン**であった。  

ただし、不良モードは **Pause Refresh Fail（ポーズリフレッシュ不良）** に集中していた。  
これはセルのリフレッシュを停止して保持時間を直接評価する試験であり、  
停止時間延長に伴い、**単ビット不良がじわじわと増加**する挙動を示した。  

---

### 2.4.1 試験条件と結果解釈

- **装置**：アドバンテスト製メモリテスタ（T5590系）  
- **方法**：リフレッシュを 32 ms → 64 ms → 128 ms と停止 → 読み出し  
- **結果**：32 msでは不良は少数、64–128 msで不良が段階的に増加  
- **特徴**：エッジ集中やライン欠陥はなく、全面に散在  

→ 主因は「欠陥セル」ではなく、**拡散層ジャンクションリークの統計分布**と推定された。  

---

### 2.4.2 フェイルマップの特徴

- **ランダム点在型**：全面にまばらに分布  
- **クラスタなし**：ライン欠陥・エッジ集中は見られず  
- **再現性あり**：同じ座標に不良が繰り返し出現  

擬似マップ例：  
. . . . x . . . . . . . . x . . .
. . . . . . . x . . . . . . . . .
. . x . . . . . . . . x . . . . .
. . . . . . . x . . . . . . x . .

---

### 2.4.3 物理的背景

DRAMセル保持時間は  

$$
\tau = \dfrac{C_{cell} \cdot V_{cell}}{I_{leak}}
$$  

で表される。  

- $C_{cell}$ は正常確保 → 問題なし  
- $I_{leak}$ が増大 → 保持時間短縮の原因  

想定リーク経路：  
1. ONO誘電体リーク（否定）  
2. ジャンクションリーク（有力）  
3. プロセス欠陥リーク  

---

### 2.4.4 初期解析

- **容量測定**：設計値どおり  
- **SEM断面**：異常なし  
- **リーク測定**：数十 fA〜数百 fA、ノイズレベル  
- **分類**：不良はBin5（Pause Refresh Fail）に集中  

→ 問題は「キャパシタ不良」ではなく、**SNコンタクト近傍のリーク**に収束した。  

---

## 2.5 不良要因の考察（仮説）

KD Fab・酒田Fab両方で同様の不良が観測され、Fab差では説明できなかった。  
候補要因を精査した結果、**プラズマダメージ仮説**が浮上した。  

### 推定モデル
- **欠陥性不良ではない** → 時間延長で再現的に悪化  
- **拡散層ジャンクションリーク**が主因  
- **界面に深準位・欠陥準位形成** → 熱励起キャリア生成でリーク増  

### 工程要因
- **ゲートエッチ後**：酸化膜露出で感受性増大  
- **LDD工程アッシング**：繰り返しの酸素プラズマが格子欠陥を生成  

---

## 2.6 不良要因への対策と効果確認

### 2.6.1 対策の立案
- アッシング条件を低パワー・短時間化  
- ゲートエッチ後にサクリフィシャル酸化膜を再成長  
- 低残渣レジストに変更し、アッシング時間を削減  
- 工程シーケンスを見直し、アニールで欠陥準位を回復  

### 2.6.2 効果の確認
- **Pause Refresh 改善**：不良増加率が大幅に低下  
- **歩留まり**：65% → 80%台後半へ改善  
- **マップ分布**：不良密度が顕著に減少  
- **信頼性試験**：90°C保証条件を満たす水準を達成  

---

# 📘 第3章：モバイル用疑似SRAM（VSRAM）の立ち上げ（2001年）

## 3.1 VSRAM開発の背景

2001年、酒田Fabは **0.25 µm 第3世代64M DRAMプロセス**を基盤に、  
新製品カテゴリである **モバイル用疑似SRAM（VSRAM）** の立ち上げを開始した。  

背景には「世界初のカメラ付き携帯電話」の商品化計画があり、  
低消費電力・高速応答を満たす新しいメモリが必須であった。  
新規開発には時間が不足していたため、**既存DRAMプロセスをそのまま流用し、  
内部リフレッシュ制御を追加してSRAM的に振る舞わせる**という戦略的選択がなされた。  

---

## 3.2 初期量産と筆者参画時の状況

初期量産の歩留まりは **わずか30%前後** にとどまった。  
通常なら試作段階にしか許されない数値であるが、  
市場投入のタイムリミットを優先し、**低歩留まりのまま量産に踏み切る**という決断が下された。  

筆者はこのタイミングでプロジェクトに参画し、  
**歩留まり30%から改善活動を直に担当**することになった。  
第2章のDRAM（65%スタート）に比べ、はるかに厳しい状況であった。  

---

## 3.3 初期歩留まりと主要不良カテゴリ

初期量産で顕在化した主要不良は以下の2つであった。

- **ポーズリフレッシュ不良 (Pause Refresh Fail)**  
- **ディスターブリフレッシュ不良 (Disturb Refresh Fail)**  

Pause Refresh はDRAM立ち上げ時からの既知課題。  
Disturb Refresh はモバイルVSRAMで新たに浮上した不良モードであった。  

---

## 3.4 ディスターブリフレッシュ不良とは

Disturb Refresh とは、リフレッシュ動作中のワードライン電圧が隣接セルに影響し、  
**保持データが反転（Disturb）する現象**である。  

0.25 µm 世代の短チャネル効果（SCE: Short Channel Effect）により、  
セル間アイソレーションが不足し、特に **90 °C動作保証**の条件で顕在化した。  

---

## 3.5 なぜDRAM流用でも歩留まりが低かったのか

一見、DRAMプロセスを流用しているのに歩留まりが低いのは不可解である。  
だが、モバイル仕様特有の条件が不良を引き起こしていた。

- **低消費電流化**  
  内部リフレッシュ間隔を延長して平均消費電力を削減。  
  → Pause Refresh Fail が顕在化。  

- **温度保証範囲の拡大**  
  標準80 °C保証を **90 °C保証**へ拡張。  
  → 高温リークにより Disturb Refresh Fail が顕在化。  

---

## 3.6 採用した対策

### 3.6.1 ポーズリフレッシュ不良
- **HF洗浄回数の最小化**  
  - ゲート酸化膜残膜を確保し、SNコンタクト近傍リークを低減。  
- **バックバイアス強化（Vbs: −1 V → −3 V）**  
  - ジャンクションリークを抑制。  

### 3.6.2 ディスターブリフレッシュ不良
- **ゲートCD中心値の厳密管理**  
  - 短チャネル化によるリークばらつきを抑制。  
- **バックバイアス強化（共通施策）**  
  - しきい値電圧を上昇させ、セル反転を防止。  

---

## 3.7 バックバイアスが効いた理由

- **Pause Refresh Fail**  
  - 深いバックバイアスで逆バイアス電圧が増加。  
  - 熱励起キャリア生成が抑制され、ジャンクションリーク低減。  

- **Disturb Refresh Fail**  
  - バックバイアスでしきい値電圧 (Vth) が上昇。  
  - ワードライン電圧による誤反転を抑制。  

→ 共通して **リーク抑制と反転防止** に作用した。  

---

## 3.8 効果の確認

- **Pause Refresh 特性**  
  - 内部リフレッシュ延長時でも保持安定。  

- **Disturb Refresh 特性**  
  - 90 °C条件での反転不良が大幅減少。  

- **歩留まり改善**  
  - 初期30% → 改善ロットで **80%台** に到達。  

---

## 3.9 次世代VSRAM検討 ― NANYA 0.18 µmプロセス評価

酒田Fabでの VSRAM 量産に続き、次世代候補として **NANYA製 0.18 µm DRAMプロセス**をベースにした  
VSRAM試作が評価対象となった。NANYAは当時、東芝と提携しており、トレンチキャパシタ構造を採用していた。  

### 3.9.1 評価対象
- **プロセス**：0.18 µm DRAMプロセス（東芝系/NANYAライン）  
- **キャパシタ構造**：トレンチキャパシタ方式  

### 3.9.2 問題点
- **トレンチ構造の課題**  
  - ジャンクション面積がスタック型に比べ大きく、  
    **リーク電流が高温時に増大**。  
- **モバイル仕様への不適合**  
  - DRAM標準の 80 °C動作では問題ないが、  
    **90 °C動作保証のモバイル要求には不十分**。  
- **リフレッシュ保持不足**  
  - Pause Refresh / Disturb Refresh 両方で保持特性が劣化。  

### 3.9.3 評価結果
- 高温90 °C条件下で保持不良が多数発生。  
- モバイル用途での採用は断念。  
- 結果として、0.25 µm DRAM流用VSRAMがエプソン最後のメモリ製品となった。  

---

## 3.10 まとめ ― メモリ事業の終焉とLCDドライバーへの集中

NANYA 0.18 µm プロセスを用いた次世代VSRAM評価は、  
90 °C モバイル仕様での保持力不足により断念された。  

これにより、エプソンの **DRAM派生型メモリ事業はここで終息**し、  
戦略は液晶関連デバイスに集中する方向へと明確に切り替えられた。  

特に、世界市場で優位を築いていた **液晶ドライバーIC** に経営資源を注力することとなり、  
次の重点開発テーマは **aTFTカラードライバー向けの高耐圧混載プロセス**であった。  

筆者自身も、この転換期に **aTFTカラードライバー開発**へ参画し、  
以降の主戦場をメモリからディスプレイドライバーへと移すことになる。  

こうしてVSRAMは、エプソンにおける「最後のメモリ製品」として幕を閉じ、  
以降の事業ドメイン再編の象徴的な区切りとなった。

---

# 🔚 結論 / Conclusion

1997年から2001年にかけて、酒田Fabは三菱からのDRAM技術移管を通じて、  
0.5 µm → 0.35 µm → 0.25 µm の三世代プロセスを短期間で習得した。  

- **DRAM立ち上げの成果**  
  - 世界最先端水準のCMOSプロセス技術を自前化。  
  - SCF方式やプラズマダメージ対策など、プロセス改善の実践知を獲得。  

- **VSRAM開発の成果と限界**  
  - 0.25 µm DRAMを流用した疑似SRAMを量産し、  
    世界初のカメラ付き携帯電話の実現に寄与。  
  - しかし次世代0.18 µmトレンチ型DRAMでは保持特性不足に直面し、  
    モバイル用途への展開は断念。  

- **液晶ドライバーへの転換**  
  - VSRAM量産と同時期、酒田Fabでは **0.35 µm 3.3V/40Vモノクロ液晶ドライバー** が主力製品であり、  
    これを基盤に **カラードライバー市場でのシェア拡大** を狙う戦略へと移行していた。  
  - DRAM/VSRAMで獲得した先端プロセスの知見は、  
    高耐圧CMOSと混載技術を用いた **カラー液晶ドライバー開発** に直結した。  

---

すなわち、エプソンにおけるDRAM事業は「最終目的」ではなく「手段」であり、  
**LCDドライバーという主戦場で優位を築くための戦略的通過点**であった。  

この方向転換が、その後のエプソン半導体事業の中核を形づくることとなった。

