# Verilog 第二次实验报告

<table border="1">
  <tr>
    <th>实验名称</th>
    <td colspan="5"></td>
  </tr>
  <tr>
    <td>学生姓名</td>
    <td></td>
    <th>学号</th>
	<td></td>
    <th>指导老师</th> 
    <td>董前琨</td>
  </tr>
  <tr>
    <th>实验地点</th>
    <td colspan="2">综合实验楼A306</td>
    <th>实验时间</th>
    <td colspan="2"></td>
  </tr>
</table>

## 实验目的

## 必修或选修

**必修**

## 实验平台

## 实验步骤

## 源码

### Design Source

```verilog

```

## 实验结果

### 波形仿真截图

### 验证的真值表

| a    | b    | c    | carry | sum  |
| ---- | ---- | ---- | ----- | ---- |
| 0    | 0    | 0    | 0     | 0    |
| 0    | 0    | 1    | 0     | 1    |
| 0    | 1    | 0    | 0     | 1    |
| 0    | 1    | 1    | 1     | 0    |
| 1    | 0    | 0    | 0     | 1    |
| 1    | 0    | 1    | 1     | 0    |
| 1    | 1    | 0    | 1     | 0    |
| 1    | 1    | 1    | 1     | 1    |

## 关键问题讨论

## 总结

