I 
 
目錄 
 
 
一、摘要....................................................................................................................... II 
（一） 中文摘要........................................................................................... II 
（二） 英文摘要........................................................................................... II 
二、報告內容................................................................................................................ 1 
（一） 前言與研究目的................................................................................ 1 
（二） 文獻探討............................................................................................ 1 
（三） 研究方法............................................................................................ 2 
（四） 結果與討論........................................................................................ 3 
（五） 計畫成果自評.................................................................................... 8 
（六） 參考文獻............................................................................................ 9 
三、附錄...................................................................................................................... 11 
（一） 研討會論文...................................................................................... 11 
（二） SCI 期刊論文 .................................................................................. 11 
（三） 研究生畢業論文.............................................................................. 12 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1 
 
二、報告內容 
（一）前言與研究目的 
 
理想的高效能非揮發記憶體必須具有高密度、低成本、高讀寫速度、低耗能、
以及良好的保持力和耐久性。現今非揮發性記憶體仍是以快閃記憶體（Flash）
為主流，雖然它有高密度和低製作成本的優勢，但快閃記憶體卻有耐久度和寫入
速度方面的缺點，而且當半導體元件持續縮小以增加元件密度時，快閃記憶體也
即將會面臨物理極限。因此，許多新型的記憶體被提出成為未來具有潛力的非揮
發性記憶體技術，像是相變化記憶體（Phase-change RAM）、磁阻記憶體（Magneto- 
resistive RAM）和電阻式記憶體（Resistive RAM）等。在這些新型的記憶體技術
中，電阻式記憶體元件具有最簡單的元件結構和材料，通常只須使用二元氧化物
搭配適當的上下電極材料，即可成為記憶體元件，而且電阻式記憶體元件可藉由
改變電極材料使其表現出單極性或雙極性電阻轉換行為，可依照不同的應用需求
調控其元件特性，除此之外，因為電阻式記憶體運作機制主要是依靠氧化物內部
缺陷或電極材料擴散到氧化物內形成奈米尺度的導電通道，所以將具有比其它記
憶體技術更好的微縮能力（Scalability），所以電阻式記憶體已受到學術研究和產
業界上的高度重視。 
許多材料中已被報導具有電阻轉換行為，包括鈣鈦礦結構氧化物 (例如：
Pr1-xCaxMnO3 [1]、SrZrO3 [2])、有機化合物 (例如：poly-N-vinylcarbazole [3])、以
及二元氧化物 (例如：TiO2 [4]、NiO [5]、ZrO2 [6]、HfO2 [7]、ZnO [8])。其中，氧化
鋅具有寬能隙，因此在可見光範圍的透光率很高，且可經由摻雜調控其光電特性，
因此本計畫採用氧化鋅為關鍵材料，開發透明電極材料和電阻式記憶體元件，另
外，為了達到高密度記憶陣列體的目標，本計畫也嘗試使用 ZnO 製作薄膜電晶
體和二極體，期望將這些功能性元件互相搭配成 1T1R 和 1D1R 的元件結構，並
分析這些元件結構的特性和效能。 
 
 
（二）文獻探討 
 
    為了將電阻式記憶體元件應用到實際的積體電路，勢必要將其製作成記憶體
陣列，電阻式記憶體元件可整合在「主動式」記憶體陣列（Active memory array）
或「被動式」交叉點記憶體陣列（Passive cross-point memory array），主動式記憶
體陣列是指每個記憶體元件皆使用一個電晶體來控制（稱作 1T1R），且最常見使
用金氧半場效電晶體（MOSFET）來做搭配，此陣列結構可使每單位記憶元件大
小達到 6-8F2（F：最小線寬）[9, 10]。另外，1T1R 元件結構可與單極性和雙極性
3 
 
化物層，目標在將這些功能性元件整合成 1T1R 或 1D1R 元件，未來將可應用在
記憶體陣列上。 
 
 
（四）結果與討論 
 
1. 開發單極性與雙極性電阻式記憶體元件 
    電阻式記憶體元件根據其運作機制可表現出單極性或雙極性電阻轉換行為，
我們已嘗試使用多種電極材料和氧化物薄膜的組合製作電阻式記憶體元件，單極
性元件結構包括 Pt/ZnO/Pt 和 Pt/Ta2O5/Pt，而雙極性元件結構包括 Ag/ZnO/Pt、
Ta/Ta2O5/Pt 和 Ta/Ta2O5/TiN 等。圖一是以 Pt/ZnO/Pt 和 Ta/Ta2O5/Pt 元件的電阻轉
換 I-V 曲線，分別作為代表描述單極性和雙極性的電阻轉換行為，單極性
Pt/ZnO/Pt 元件的 Set 和 Reset 操作皆可以使用正負偏壓進行，因此其電阻轉換行
為沒有電壓極性；而對於雙極性的 Ta/Ta2O5/Pt 元件來說，Set 操作必須施加正偏
壓在 Ta 電極上，而 Reset 操作則需要施加負偏壓在 Ta 電極上，所以其開關運作
與外加偏壓極性有關。 
 
 
圖一：Pt/ZnO/Pt 和 Ta/Ta2O5/Pt 結構的電阻轉換 I-V 曲線。 
 
2. 開發透明電阻式記憶體元件 
    我們嘗試以 ITO 導電氧化物作為電極材料並且搭配 ZnO 薄膜製作透明電阻
式記憶體元件。我們以商用 ITO 玻璃作為下電極，其電阻率大約為 3×10-4 Ω-cm；
而我們自行鍍製的 ITO 上電極，其電阻率也可達到 5×10-4 Ω-cm 左右，另外，
我們發現調變 ZnO 薄膜的厚度可以優化其電阻轉換的穩定性。圖二(a)是具有不
同 ZnO 薄膜厚度的 ITO/ZnO/ITO 元件所對應的電阻轉換的 I-V 曲線，圖二(b)則
是以累進概率統計分析記憶體元件的穩定性，在 ZnO 薄膜厚度為 40 nm 的條件
下，ITO/ZnO/ITO 元件的 Set 電壓、Reset 電壓皆有較狹窄的分佈，顯示元件有
較穩定的電阻轉換特性。圖二(c)是 ITO/ZnO/ITO 元件的透光率量測結果，顯示
此電阻轉換元件在可見光範圍都可以達到 80%以上的透光率。 
5 
 
 
圖三：ZnO 薄膜鍍製在 Pt 和 Ru 電極基板上所對應的 XRD 繞射圖譜和 SEM 橫
截面影像。（已發表於 IEEE Electron Device Letters, vol. 32, pp. 1728-1730, 2011） 
 
 
圖四：(a) Pt/ZnO/Pt 和 Pt/ZnO/Ru 元件的電阻轉換 I-V 曲線 (b) 兩者對應的電阻
轉換參數累進概率分佈圖。（已發表於 IEEE Electron Device Letters, vol. 32, pp. 
1728-1730, 2011） 
 
4. 研製薄膜電晶體 
在實際的非揮發記憶體應用上，1T1R 是較傳統但是目前技術較成熟的記憶
體陣列結構，因此，我們也嘗試開發 ZnO 薄膜膜電晶體，其望能研發出由 ZnO
材料整合而成的 1T1R 電阻式記憶體元件。圖五(a)為 ZnO 薄膜電晶體的 IDS-VGS
特性圖，可知此為一空乏型電晶體，且其 Subthreshold swing 為 1.65 V/decade，
在±9 V 時 on/off ratio 可達到 1.6×105。另外，在不同的閘極電壓下，亦可觀察到
理想的輸出特性曲線(IDS-VDS)，如圖五(b)所示。然而，此電晶體的 IDS 在飽和區
只有到達 1 µA 左右，而我們開發的電阻式記憶體的運作電流需要 1 mA 以上，
因此兩者無法進行良好的搭配，因此提高電晶體的運作電流與降低電阻式記憶體
的運作電流皆是我們未來持續研究的方向。 
 
7 
 
 
圖六：(a) Pt/ZnO/ZnO:Al/Pt 和 Pt/ZnO:Al/ZnO/Pt 堆疊結構的示意圖 (b) 兩者的
I-V 整流特性。（已發表於 Applied Physics Letters, vol. 101, 173509, 2012） 
 
 
圖七：Pt/ZnO:Al/ZnO/Pt 二極體 (a) 進行脈衝量測的輸入電壓訊號和其電流響應
訊號 (b) 在±2 V 反覆開關操作下的可靠度測試結果。（已發表於 Applied Physics 
Letters, vol. 101, 173509, 2012） 
 
    為了測試 Pt/ZnO:Al/ZnO/Pt 二極體和 Pt/ZnO/Pt 單極性電阻式記憶體元件的
搭配效果，將這兩個元件串聯後進行量測，圖八(a)是量測獲得的 1D1R 電阻轉換
特性曲線，其負偏壓區域對應到二極體逆偏方向，因此 1D1R 元件無法以負偏壓
運作；相對地，正偏壓區域對應到二極體順偏方向，所以可進行此 1D1R 元件的
Forming、Set、Reset 和讀取運作。另外，如果考慮將此 1D1R 元件整合在 N × N
的方形交叉點記憶體陣列中，將可以使用最簡單的讀取運作模式（也就是 One 
bit-line pulled-up scheme）來估算交叉點陣列大小，假設除了要進行讀取的記憶
元件之外，其它元件都保持在低阻態（最有可能造成讀取錯誤的狀況），並且忽
略電極的電阻貢獻，將可使用等效電路方式計算其讀取幅度（Read margin），如
圖八(b)所示。此計算結果顯示 1R 和 1D1R 的讀取幅度皆會隨著交叉點陣列增大
而降低，但如果以 10 %的讀取幅度基準，1R 和 1D1R 的交叉點電極數目（N）
分別為 4 和 280，這顯示此 1D1R 元件結構可以有效提升其交叉點記憶體陣列大
小。最後，我們也針對此 1D1R 記憶體元件的耐久度（Endurance）和保持力
9 
 
2. 開發室溫製程製作透明電阻式記憶體元件。 
3. 初步研發出 ZnO 薄膜電晶體。 
4. 開發高電流密度的 Pt/ZnO:Al/ZnO/Pt 二極體，其整流比率在 ±1.2 V 下可達到 
5×104 左右；開關時間可小於 50 ns；在反覆的開關運作下，亦可穩定保持良
好的整流特性直到 1010次。這些量測結果顯示此二極體具有應用潛力和良好
的可靠度。 
5. 將本計畫開發的氧化鋅電阻式記憶體元件和二極體作搭配，可達成 ZnO 系統
的 1D1R 元件結構，此元件具有應用在交叉點記憶體陣列的潛力，並可削減
陣列中的潛行電流問題，預估方型陣列大小至少可以達到 280 × 280，也就
是 78,400 bits。 
 
 
（六）參考文獻 
 
[1] W. Y. Chang, J. H. Liao, Y. S. Lo, and T. B. Wu, Applied Physics Letters 94, 
172107 (2009) 
[2] A. Beck, J. G. Bednorz, Ch. Gerber, C. Rossel,and D. Widmer, Applied Physics 
Letters 77, 139 (2000) 
[3] Y. S. Lai, C. H. Tu, D. L. Kwong, and J. S. Chen, Applied Physics Letters 87, 
122101 (2005) 
[4] C. Rohde, Byung J. Choi, D. S. Jeong, S. Choi, J. S. Zhao, and C. S. Hwang, 
Applied Physics Letters 86, 262907 (2005). 
[5] S. Seo, M. J. Lee, D. H. Seo, E. J. Jeoung, D.-S. Suh, Y. S. Joung, I. K.Yoo, I. R. 
Hwang, S. H. Kim, I. S. Byun, J.-S. Kim, J. S. Choi, and B. H.Park, Applied 
Physics Letters 85, 5655 (2004). 
[6] C. Y. Lin, C. Y. Wu, C. Y. Wu, T. C. Lee, F. L. Yang, C. Hu, and T.Y. Tseng, IEEE 
Electron Device Letters 28, 0741 (2007). 
[7] H. Y. Lee, P. S. Chen, T. Y. Wu, Y. S. Chen, C. C. Wang, P. J. Tzeng, C. H. Lin, F. 
Chen, C. H. Lien, and M.-J. Tsai, IEEE International Electron Devices Meeting 
297 (2008). 
[8] W. Y. Chang, Y. C. Lai, T. B. Wu, S. F. Wang, F. Chen, and M. J. Tsai, Applied 
Physics Letters 92, 022110 (2008). 
[9] Y. Sato, K. Tsunoda, K. Kinoshita, H. Noshiro, M. Aoki, and Y. Sugiyama, 
IEEE Trans. Electron Devices 55, 1185 (2008). 
[10] S. Dietrich, M. Angerbauer, M. Ivanov, D. Gogl, H. Hoenigschmid, M. Kund, C. 
Liaw, M. Markert, R. Symanczyk, L. Altimime, S. Bournat, and G. Mueller, 
IEEE J. Solid-State Circuits 42, 839 (2007) 
[11] A. Flocke and T. G. Noll, Proc. of the 33rd European Solid-State Circuits 
11 
 
三、附錄 
（一）研討會論文 
 
1. Yuh-Reen Jou, Wen-Yuan Chang, and Tai-Bor Wu, Fully ZnO-based 
transparent resistive memory, Materials Research Society Spring Meeting, 
San Francisco, USA, April 6-8, 2010. 
2. Zi-Jheng Liu, Jyun-Yi Wu, Jon-Yiew Gan, Tri-Rung Yew, and Su-Jien Lin, 
Bipolar resistive switching characteristics in Ag/ZnO/Pt Schottky diodes, 
Materials Research Society Spring meeting, San Francisco, USA, April 25-29, 
2011. 
3. Chan-Yu Tseng and Su-Jien Lin, Transparent resistive random access 
memory based on homojunction and heterojuction stacked structures, 
Materials Research Society Spring Meeting, San Francisco, USA, April 25-29, 
2011. 
4. Zi-Jheng Liu, Hsin-Wei Huang, Jon-Yiew Gan, and Tri-Rung Yew, 
Polycrystalline ZnO Mott-barrier diodes, International Conference on Solid 
State Devices and Materials, Kyoto, Japan, September 25-27, 2012. 
5. Zi-Jheng Liu, Hsin-Wei Huang, Jon-Yiew Gan, and Tri-Rung Yew, 
High-performance ZnO Mott-barrier diodes fabricated at room temperature, 
Materials Research Society Fall Meeting, Boston, USA, November 25-30 , 
2012. 
 
 
（二）SCI 期刊論文 
 
1. Zi-Jheng Liu, Jen-Chun Chou, Shih-Yuan Wei, Jon-Yiew Gan, and Tri-Rung 
Yew, Improved resistive switching of textured ZnO thin films grown on Ru 
electrodes, IEEE Electron Device Letters 32, 1728-1730 (2011). SCI Impact 
factor = 
2. Zi-Jheng Liu, Jon-Yiew Gan, and Tri-Rung Yew, ZnO-based one diode-one 
resistor device structure for crossbar memory applications, Applied Physics 
Letters 100, 153503 (2012). SCI Impact factor = 
2.849 
3. Zi-Jheng Liu, Hsin-Wei Huang, Jon-Yiew Gan, and Tri-Rung Yew, 
Polycrystalline ZnO Mott-barrier diodes, Applied Physics Letters 101, 173509 
(2012). SCI Impact factor = 
3.844 
 
3.844 
行政院國家科學委員會補助國內研究生出席國際學術會議報告 
                                                               101年  6 月 12日 
報告人姓名  
林民和 
 
就讀校院 
（科系所） 
                     ■博士班研究生 
清華大學材料系 
                     □碩士班研究生 
     時間 
會議 
     地點 
2012年 5月 14日～2012年 5
月 18日 
法國史特拉斯堡 
本會核定 
補助文號 
NSC 98-2221-E-007-044-MY3 
NSC 100-2120-M-007-008 
會議 
名稱 
 (中文) 2012歐洲材料研究春季會議 
 (英文) 2012 European Materials Research Society Spring Meeting 
發表 
論文 
題目 
 (中文)原子層沈積多疊層介電材料電性改善於鍺MOS元件之研究 
 (英文) Improved electrical properties of atomic layer deposited multilayer gate 
dielectrics in different arrangement for Germanium MOS devices 
 報告內容應包括下列各項： 
一、參加會議經過 
    由 European Materials Research Society (E-MRS) 主辦的 2012歐洲材料研究春季
會議(EMRS Spring Meeting)於 2012年 5月 14日至 5月 18日在法國的史特拉斯堡市
舉行，會議中集合來自世界各國，總計有數千名的科學家、工程師、青年學者以及
業界先驅，展示和研討有關環境材料、能源材料、電子材料、功能陶瓷等多項研究
的最新研究成果、未來發展趨勢以及相關的學術問題。會議包括 oral與 poster兩大
類型，白天為大會邀請報告與一般口頭報告，下午和晚間為論文海報發表。 
 
二、與會心得 
    今年會議分為多個不同分項，而本人主筆之文章被該會議接受，並分配在M項：
More than Moore - Novel materials approaches for functionalized Silicon based 
Microelectronics，而同行的其餘實驗室同學也都有文章被接受，顯示本實驗室於原
子層沈積製成方式製備閘極薄膜之研究已達國際水準。會議當中也有許多國際知名
學者發表演說，不僅有新的材料系統的研究，還有一些新的元件概念的探討，透過
演講的聆聽，對本人研究之材料類型具有相當正面的幫助。個人發表之論文，亦受
到許多研究學者駐足觀賞，當面討論相關研究內容並給予許多指導建議，其中不乏
做類似材料或是研究相同技術的國內外大師，讓本研究的未來發展方針更加明確，
也再再顯示本實驗主題之重要性與發展潛力。 
 
三、考察參觀活動(無是項活動者省略) 
無 
 
 
 報告內容應包括下列各項： 
一、參加會議經過 
由Materials Research Society (MRS) 主辦的 2011材料研究秋季會議(MRS Fall 
Meeting)於 2011年 11月 28日至 12月 2日在美國的舊金山市舉行，會議中集合來自
世界六大洲七十餘國，總計有數千名的科學家、工程師、青年學者以及業界先驅，
展示和研討有關環境材料、能源材料、電子材料、功能陶瓷等多項研究的最新研究
成果、未來發展趨勢以及相關的學術問題。會議包括 oral與 poster兩大類型，白天
為大會邀請報告與一般口頭報告，晚間為論文海報發表。 
 
二、與會心得 
這是第二次參與國外研討會，而Materials Research Society (MRS)為材料研究裡頗負
盛名的會議，總是吸引材料領域的研究團隊發表研究成果，對於互相學習以及激發
靈感有相當的助益。此次投稿的電阻式記憶體領域，有相當多的知名學者參與會議，
其中 Rainer Waser在此領域的研究成果，在各界都頗受好評，此次他的研究團隊仍
著墨在 Complementary Resistive Switches (CRS)方面，試圖串接兩個雙極性電阻式記
憶體，取代 1D1R或 1T1R的 cross-point結構，形成結構更簡單的高儲存密度結構，
而此研究目標，也為工研院與本實驗室明年的國科會計畫之努力方向，因此對於明
年的研究方向有相當的幫助。 
 
三、考察參觀活動(無是項活動者省略) 
參觀世界頂尖大學:麻省理工學院、哈佛大學 
 
四、建議 
無 
 
五、攜回資料名稱及內容 
大會手冊，內容包含會議議程、口頭演講及和海報內容簡介 
 
六、其他 
 
Optimizing the switching uniformity of HfO2-based RRAM by inserting Hf thin layer
Ching-Hsiang Peng, Wen-Yuan Chang, and Su-Jien Lin*
Department of Material Science and Engineering. National Tsing Hua University, Hsinchu, Taiwan
The effects of inserting Hf thin layer in HfO2 thin films on reversible resistive switching behaviors is discussed.
By inserting Hf thin layer, the oxygen vacancies of HfO2 thin film could be increased and controlled, which
improve the uniformity of RRAM devices. The Pt/Hf/HfO2/TiN device followed annealing process performs
reproducible resistive switching behavior, stable high/low resistance, lower forming voltage and there is no data loss
found in the non-destructive readout test under 0.1V over 104 s at room temperature.
Introduction
Figure 1. RRAM structure of Pt/Hf/HfO2/TiN : (a) the schematic
configuration (b) TEM image
Figure 2. (a) Resistance cumulative probability of three memory
devices: Pt/HfO2/TiN; Pt/Hf/HfO2TiN; Pt/Hf/HfO2/TiN (PMA) (b)
Formation voltage variation of three devices
Figure 3. Resistance endurance test of Pt/Hf/HfO2/TiN (PMA)
measured in Ic.c.=1 mA is over 1000 cycles.
Figure 4. Retention test of Pt/Hf/HfO2/TiN (PMA) at room
temperature
Experiment & Results
Conclusion
From the results, the improvement of memory performances could be attributed to inserting Hf thin layer effect
in HfO2 –based RRAM by annealing process. The Pt/Hf/HfO2/TiN memory cell demonstrates excellent resistive
switching performances and lower forming voltage. The aforementioned results demonstrate the possible application
memory of the Pt/Hf/HfO2/TiN memory device .
HfO2
TiN
Hf
Pt
TEM BF(97 kx)
Pt
TiN
HfO2
Hf
20 nm
(a) (b)
100 101 102 103
102
103
104
105
 HRS
 LRS
Re
si
st
an
ce
 (O
hm
)
Cycles (#)
Pt/Hf/HfO2/TiN (PMA) - Endurance
102 103 104
102
103
104
Pt/Hf/HfO2/TiN (PMA) - Retention
 
 
Re
si
st
an
ce
 (O
hm
)
Time (s)
 HRS
 LRS
102 103 104 105 106
0.0
0.5
1.0
 
 
C
um
ul
at
iv
e 
pr
ob
ab
ili
ty
 Hf-HfO2 PMA
 Hf-HfO2
 HfO2
Resistance (Ohm)
Hf-HfO2 PMA Hf-HfO2 HfO20
1
2
3
4
5
 
 
F
o
rm
in
g
 V
o
lt
ag
e 
(V
)
(a) (b)
Supported by NSCT (NSC 98-2221-E-007-044-MY3, NSC 100-2120-M-007-008)
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：游萃蓉 計畫編號：98-2221-E-007-044-MY3 
計畫名稱：全透明氧化鋅基電阻式記憶體之材料與元件開發 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 3 3 100%  
研究報告/技術報告 0 0 100%  
研討會論文 5 3 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 6 6 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
