! reset;

% Output: 
;

% Output: V(1) 
;

% Output: 
;

% Output: 
;
