v 19990124
P 0 1700 300 1700 1
{
T 150 1750 5 8 1 1 0
pin4=4
}
P 0 1300 300 1300 1
{
T 150 1350 5 8 1 1 0
pin8=8
}
P 0 900 300 900 1
{
T 150 1000 5 8 1 1 0
pin11=11
}
P 0 2100 300 2100 1
{
T 200 2150 5 8 1 1 0
pin1=1
}
P 0 500 300 500 1
{
T 100 550 5 8 1 1 0
pin13=13
}
P 0 100 300 100 1
{
T 150 150 5 8 1 1 0
pin5=5
}
T 400 2100 3 8 1 0 0
I/O A
T 400 1700 3 8 1 0 0
I/O B
T 400 1300 3 8 1 0 0
I/O C
T 400 900 3 8 1 0 0
I/O D
T 400 500 3 8 1 0 0
CTL A
T 400 100 3 8 1 0 0
CTL B
P 1800 1700 2100 1700 1
{
T 1850 1750 5 8 1 1 0
pin3=3
}
P 1800 1300 2100 1300 1
{
T 1850 1350 5 8 1 1 0
pin9=9
}
P 1800 900 2100 900 1
{
T 1850 950 5 8 1 1 0
pin10=10
}
P 1800 500 2100 500 1
{
T 1850 550 5 8 1 1 0
pin6=6
}
P 1800 100 2100 100 1
{
T 1850 150 5 8 1 1 0
pin12=12
}
T 1350 2100 3 8 1 0 0
O/I A
T 1350 1700 3 8 1 0 0
O/I B
T 1350 1300 3 8 1 0 0
O/I C
T 1350 900 3 8 1 0 0
O/I D
T 1350 500 3 8 1 0 0
CTL C
T 1350 100 3 8 1 0 0
CTL D
T 300 2350 3 8 1 0 0
4016
B 300 0 1500 2300 3
{
T 1800 2350 5 8 0 0 0
device=4016
}
P 1800 2100 2100 2100 1
{
T 1850 2150 5 8 1 1 0
pin2=2
}
