ISIS SCHEMATIC DESCRIPTION FORMAT 6.1
=====================================
Design:   C:\Users\Ayman\Desktop\Micro\Schematic\PIC\LCD Test\LCD Layout.DSN
Doc. no.: <NONE>
Revision: <NONE>
Author:   <NONE>
Created:  23/05/11
Modified: 28/05/11

*PROPERTIES,0    

*MODELDEFS,0    

*PARTLIST,12   
C4,NP10U50V,10u,EID=A,PACKAGE=CAP-RAD10,PINSWAP="1,2"
C5,NP10U50V,10u,EID=B,PACKAGE=CAP-RAD10,PINSWAP="1,2"
C6,NP10U50V,10u,EID=C,PACKAGE=CAP-RAD10,PINSWAP="1,2"
J1,TBLOCK-I2,TBLOCK-I2,EID=7,PACKAGE=TBLOCK-I2
J2,66226-016,66226-016,EID=9,PACKAGE=CON16_1X16_U_FCI
J3_GND,TERMINAL,TERMINAL,EID=1A,PACKAGE=PIN
J4_VAR,TERMINAL,TERMINAL,EID=1B,PACKAGE=PIN
J5_VCC,TERMINAL,TERMINAL,EID=1C,PACKAGE=PIN
LCD1,LM020L,LM020L,CLOCK=4MHz,EID=2,MODDLL=LCDALPHA,NUMCOLS=16,NUMROWS=1,PACKAGE=NULL,ROW1=80-8F,TRACE=1
RV2,3352T-1-103LF,10K,EID=D,PACKAGE=NULL,STATE=5
U1,PIC16F877A,PIC16F877A,ADC_ACQUISITION_TIME=20u,ADC_RCCLOCK_PERIOD=4u,ADC_SAMPLE_DELAY=100n,CFGWORD=0x3FFB,CLOCK=4MHz,CODEGEN=MPASMWIN,DBG_ADC_BREAK=0,DBG_GENERATE_CLKOUT=0,DBG_RANDOM_DMEM=0,DBG_RANDOM_PMEM=0,DBG_STARTUP_DELAY=0,DBG_WAKEUP_DELAY=0,EID=E,EPR_WRITECODE_DELAY=10m,EPR_WRITEDATA_DELAY=10m,ITFMOD=PIC,MODDATA="256,255",MODDLL=PIC16,PACKAGE=DIL40,PORTTDHL=0,PORTTDLH=0,PROGRAM=..\..\..\..\LCD\LCD_Test.hex,TRACE_DEFAULT=1,WDT_PERIOD=18m
X1,CRYSTAL,CRYSTAL,EID=3,FREQ=4MHz,PACKAGE=XTAL18

*NETLIST,38   
#00014,3
X1,PS,1
C5,PS,2
U1,OP,14

#00015,3
X1,PS,2
C6,PS,2
U1,IP,13

#00035,1
U1,IO,2

#00036,1
U1,IO,3

#00037,1
U1,IO,4

#00038,1
U1,IO,6

#00039,1
U1,IO,7

#00040,1
U1,IO,8

#00041,1
U1,IO,9

#00042,1
U1,IO,10

#00043,1
U1,IO,16

#00044,1
U1,IO,17

#00045,1
U1,IO,18

#00046,1
U1,IO,19

#00047,1
U1,IO,20

#00048,1
U1,IO,27

#00049,1
U1,IO,22

#00050,1
U1,IO,21

#00051,1
U1,IO,26

#00052,1
U1,IO,25

#00053,1
U1,IO,24

#00054,1
U1,IO,23

#00055,1
U1,IO,5

#00056,1
U1,IO,15

P1,5
P1,LBL
J2,PS,1
LCD1,PS,3
RV2,PS,3
J4_VAR,PS,1

P4,4
P4,LBL
J2,PS,4
LCD1,PS,4
U1,IO,28

P5,4
P5,LBL
J2,PS,5
LCD1,PS,5
U1,IO,29

P6,4
P6,LBL
J2,PS,6
LCD1,PS,6
U1,IO,30

P7,4
P7,LBL
J2,PS,7
LCD1,PS,7
U1,IO,33

P8,4
P8,LBL
J2,PS,8
LCD1,PS,8
U1,IO,34

P9,4
P9,LBL
J2,PS,9
LCD1,PS,9
U1,IO,35

P10,4
P10,LBL
J2,PS,10
LCD1,PS,10
U1,IO,36

P11,4
P11,LBL
J2,PS,11
LCD1,PS,11
U1,IO,37

P12,4
P12,LBL
J2,PS,12
LCD1,PS,12
U1,IO,38

P13,4
P13,LBL
J2,PS,13
LCD1,PS,13
U1,IO,39

P14,4
P14,LBL
J2,PS,14
LCD1,PS,14
U1,IO,40

GND,13,CLASS=POWER
GND,PR
VSS,PT
U1,PP,12
U1,PP,31
C5,PS,1
C6,PS,1
J2,PS,16
J2,PS,2
J1,PS,1
C4,PS,1
LCD1,PS,1
RV2,PS,2
J3_GND,PS,1

VCC/VDD,13,CLASS=POWER
VCC,PT
VDD,PT
VCC/VDD,PR
J2,PS,15
J2,PS,3
J1,PS,2
C4,PS,2
LCD1,PS,2
U1,IP,1
RV2,PS,1
J5_VCC,PS,1
U1,PP,11
U1,PP,32

*GATES,0    

