+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; UART_Link1                                                  ; 150   ; 2024           ; 10           ; 2024           ; 2184   ; 2024            ; 2024          ; 2024            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; UART_Controller1                                            ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FLASHMEM_Controller1                                        ; 2116  ; 0              ; 32           ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DRAM_Controller1|iob_dq_iob|iobuf_iobuf_bidir_p1p_component ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; DRAM_Controller1|iob_dq_iob                                 ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; DRAM_Controller1                                            ; 63    ; 0              ; 1            ; 0              ; 57     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst|altpll_component|auto_generated                    ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_inst                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Memory_Handler1                                   ; 100   ; 33             ; 42           ; 33             ; 94     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Flags1                                            ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage5_Writeback1                                 ; 130   ; 0              ; 1            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage4_Memory_Access1|Data_Memory1                ; 133   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage4_Memory_Access1                             ; 233   ; 2              ; 0            ; 2              ; 226    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage3_Execute1|ALU1                              ; 133   ; 0              ; 1            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage3_Execute1                                   ; 310   ; 2              ; 0            ; 2              ; 297    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage2_Decode1|RegFile1                           ; 158   ; 0              ; 66           ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage2_Decode1|Microcode1                         ; 13    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage2_Decode1                                    ; 400   ; 57             ; 20           ; 57             ; 419    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage1_Fetch1|Program_Counter1                    ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE|Stage1_Fetch1                                     ; 103   ; 1              ; 0            ; 1              ; 160    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; FISC_CORE                                                   ; 37    ; 0              ; 0            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
