func collect 7.026511
get_sew 0 : ()
get_sew_pow 0 : ()
internal_error 0 : "./sail-riscv/model/riscv_sys_regs.sail" 1 : 850 2 : "invalid SEW"
get_lmul_pow 0 : ()
valid_vtype 0 : ()
get_elen_pow 0 : ()
handle_illegal 0 : ()
extensionEnabled 0 : Ext_S
extensionEnabled 0 : Ext_N
extensionEnabled 0 : Ext_U
get_config_print_platform 0 : ()
trap_handler 1 : false
zero_extend 0 : 63
zero_extend 0 : 64 1 : 0b0
zero_extend 0 : 64
internal_error 0 : "./sail-riscv/model/riscv_sys_exceptions.sail" 1 : 29 2 : "Invalid tvec mode"
internal_error 0 : "./sail-riscv/model/riscv_sys_control.sail" 1 : 359 2 : "invalid privilege for s-mode trap"
internal_error 0 : "./sail-riscv/model/riscv_types.sail" 1 : 121
get_config_print_reg 0 : ()
prepare_xret_target 0 : Machine
pc_alignment_mask 0 : ()
prepare_xret_target 0 : Supervisor
prepare_xret_target 0 : User
read_vmask 2 : 0b00000
zeros_implicit 0 : 65536
to_bits 0 : 5
get_start_element 0 : ()
get_end_element 0 : ()
get_vtype_vta 0 : ()
get_vtype_vma 0 : ()
zero_extend 0 : 65536
dirty_v_context 0 : ()
sign_extend 0 : 64
ext_data_get_addr 3 : 8
check_misaligned 1 : DOUBLE
is_aligned 1 : DOUBLE
arch_to_bits 0 : RV32
satp64Mode_of_bits 0 : RV64
internal_error 0 : "./sail-riscv/model/riscv_vmem.sail" 1 : 246 2 : "invalid RV64 translation mode in satp"
internal_error 0 : "./sail-riscv/model/riscv_vmem.sail" 1 : 255 2 : "unsupported address translation arch"
internal_error 0 : "./sail-riscv/model/riscv_vmem.sail" 1 : 259 2 : "unsupported xlen"
zero_extend 0 : 16
internal_error 0 : "./sail-riscv/model/riscv_vmem.sail" 1 : 216
internal_error 0 : "./sail-riscv/model/riscv_vmem.sail" 1 : 224
internal_error 0 : "./sail-riscv/model/riscv_vmem_pte.sail" 1 : 102 2 : "m-mode mem perm check"
mem_write_value_priv 3 : Supervisor 4 : false 5 : false 6 : false
mem_write_value_priv_meta 4 : Supervisor 6 : false 7 : false 8 : false
checked_mem_write 4 : Supervisor 6 : false 7 : false 8 : false
phys_access_check 1 : Supervisor
pmpCheck 3 : Supervisor
to_bits 0 : 64
pmpMatchEntry 3 : Supervisor
pmpCheckPerms 2 : Supervisor
plat_htif_tohost 0 : ()
clint_dispatch 0 : ()
reset_htif 0 : ()
write_kind_of_flags 0 : false 1 : false 2 : false
get_config_print_mem 0 : ()
internal_error 0 : "./sail-riscv/model/riscv_vmem.sail" 1 : 323 2 : "invalid physical address in TLB"
pt_walk 8 : false
mem_read_priv 1 : Supervisor 4 : false 5 : false 6 : false
mem_read_priv_meta 1 : Supervisor 4 : false 5 : false 6 : false 7 : false
checked_mem_read 1 : Supervisor 4 : false 5 : false 6 : false 7 : false
ext_check_phys_mem_read 3 : false 4 : false 5 : false 6 : false
phys_mem_read 3 : false 4 : false 5 : false 6 : false
read_kind_of_flags 0 : false 1 : false 2 : false
read_ram 3 : false
mem_read 2 : 8 3 : true 4 : true 5 : false
mem_read_priv 3 : 8 4 : true 5 : true 6 : false
mem_read_priv_meta 3 : 8 4 : true 5 : true 6 : false 7 : false
is_aligned_addr 1 : 8
checked_mem_read 3 : 8 4 : true 5 : true 6 : false 7 : false
phys_access_check 3 : 8
pmpCheck 1 : 8
pmpMatchEntry 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone, bitzero, bitzero, bitzero]
pmpMatchAddr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone, bitzero, bitzero, bitzero]
within_mmio_readable 1 : 8
within_clint 1 : 8
within_htif_readable 1 : 8
mmio_read 2 : 8
clint_load 2 : 8
htif_load 2 : 8
within_phys_mem 1 : 8
ext_check_phys_mem_read 2 : 8 3 : true 4 : true 5 : false 6 : false
phys_mem_read 2 : 8 3 : true 4 : true 5 : false 6 : false
read_kind_of_flags 0 : true 1 : true 2 : false
read_ram 2 : 8 3 : false
rvfi_read 1 : 8
extend_value 0 : true
zeros_implicit 0 : 5
zeros_implicit 0 : 64
select_instr_or_fcsr_rm 0 : RM_RMM
dirty_fd_context_if_present 0 : ()
dirty_fd_context 0 : ()
ext_data_get_addr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero] 3 : 4
is_aligned 1 : WORD
mem_write_ea 1 : 4 2 : true 3 : true 4 : true
is_aligned_addr 1 : 4
write_ram_ea 2 : 4
write_kind_of_flags 0 : true 1 : true 2 : true
mem_read 2 : 4 3 : true 4 : true 5 : true
mem_read_priv 3 : 4 4 : true 5 : true 6 : true
mem_read_priv_meta 3 : 4 4 : true 5 : true 6 : true 7 : false
checked_mem_read 3 : 4 4 : true 5 : true 6 : true 7 : false
phys_access_check 3 : 4
pmpCheck 1 : 4
pmpMatchEntry 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone, bitzero, bitzero]
pmpMatchAddr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone, bitzero, bitzero]
within_mmio_readable 1 : 4
within_clint 1 : 4
within_htif_readable 1 : 4
mmio_read 2 : 4
clint_load 2 : 4
htif_load 2 : 4
within_phys_mem 1 : 4
ext_check_phys_mem_read 2 : 4 3 : true 4 : true 5 : true 6 : false
phys_mem_read 2 : 4 3 : true 4 : true 5 : true 6 : false
read_kind_of_flags 0 : true 1 : true 2 : true
read_ram 2 : 4 3 : false
rvfi_read 1 : 4
mem_write_value 1 : 4 3 : true 4 : true 5 : true
mem_write_value_meta 1 : 4 5 : true 6 : true 7 : true
mem_write_value_priv_meta 1 : 4 6 : true 7 : true 8 : true
checked_mem_write 1 : 4 6 : true 7 : true 8 : true
within_mmio_writable 1 : 4
within_htif_writable 1 : 4
mmio_write 1 : 4
clint_store 1 : 4
htif_store 1 : 4
ext_check_phys_mem_write 2 : 4
phys_mem_write 2 : 4
write_ram 2 : 4
__WriteRAM_Meta 1 : 4
rvfi_write 1 : 4
sign_extend 0 : 32
internal_error 0 : "./sail-riscv/model/riscv_insts_aext.sail" 1 : 232 2 : "AMO got false from mem_write_value"
ones 0 : 15
nvFlag 0 : ()
zeros_implicit 0 : 15
ext_data_get_addr 3 : 1
check_misaligned 1 : BYTE
is_aligned 1 : BYTE
mem_write_ea 1 : 1 2 : false 3 : false 4 : false
write_ram_ea 2 : 1
mem_write_value 1 : 1 3 : false 4 : false 5 : false
mem_write_value_meta 1 : 1 5 : false 6 : false 7 : false
mem_write_value_priv_meta 1 : 1 6 : false 7 : false 8 : false
checked_mem_write 1 : 1 6 : false 7 : false 8 : false
phys_access_check 3 : 1
pmpCheck 1 : 1
pmpMatchEntry 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone]
pmpMatchAddr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone]
within_mmio_writable 1 : 1
within_clint 1 : 1
within_htif_writable 1 : 1
mmio_write 1 : 1
clint_store 1 : 1
htif_store 1 : 1
within_phys_mem 1 : 1
ext_check_phys_mem_write 2 : 1
phys_mem_write 2 : 1
write_ram 2 : 1
__WriteRAM_Meta 1 : 1
rvfi_write 1 : 1
internal_error 0 : "./sail-riscv/model/riscv_insts_base.sail" 1 : 403 2 : "store got false from mem_write_value"
extensionEnabled 0 : Ext_Zca
zero_extend 0 : 12
ext_data_get_addr 3 : 2
check_misaligned 1 : HALF
is_aligned 1 : HALF
mem_read 2 : 2 3 : false 4 : false 5 : false
mem_read_priv 3 : 2 4 : false 5 : false 6 : false
mem_read_priv_meta 3 : 2 4 : false 5 : false 6 : false 7 : false
checked_mem_read 3 : 2 4 : false 5 : false 6 : false 7 : false
phys_access_check 3 : 2
pmpCheck 1 : 2
pmpMatchEntry 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone, bitzero]
pmpMatchAddr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone, bitzero]
within_mmio_readable 1 : 2
within_clint 1 : 2
within_htif_readable 1 : 2
mmio_read 2 : 2
clint_load 2 : 2
htif_load 2 : 2
within_phys_mem 1 : 2
ext_check_phys_mem_read 2 : 2 3 : false 4 : false 5 : false 6 : false
phys_mem_read 2 : 2 3 : false 4 : false 5 : false 6 : false
read_ram 2 : 2 3 : false
rvfi_read 1 : 2
wX_bits 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone]
wX 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone]
rvfi_wX 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitone]
ext_data_get_addr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero] 3 : 1
mem_write_ea 1 : 1 2 : false 3 : false 4 : true
is_aligned_addr 1 : 1
write_kind_of_flags 0 : false 1 : false 2 : true
mem_write_value 1 : 1 3 : false 4 : false 5 : true
mem_write_value_meta 1 : 1 5 : false 6 : false 7 : true
mem_write_value_priv_meta 1 : 1 6 : false 7 : false 8 : true
checked_mem_write 1 : 1 6 : false 7 : false 8 : true
wX_bits 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero]
wX 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero]
rvfi_wX 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero]
mem_write_ea 1 : 1 2 : false 3 : true 4 : true
write_kind_of_flags 0 : false 1 : true 2 : true
mem_write_value 1 : 1 3 : false 4 : true 5 : true
mem_write_value_meta 1 : 1 5 : false 6 : true 7 : true
mem_write_value_priv_meta 1 : 1 6 : false 7 : true 8 : true
checked_mem_write 1 : 1 6 : false 7 : true 8 : true
ext_data_get_addr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero] 3 : 8
mem_write_ea 1 : 8 2 : false 3 : false 4 : true
write_ram_ea 2 : 8
mem_read 2 : 8 3 : true 4 : false 5 : true
mem_read_priv 3 : 8 4 : true 5 : false 6 : true
mem_read_priv_meta 3 : 8 4 : true 5 : false 6 : true 7 : false
checked_mem_read 3 : 8 4 : true 5 : false 6 : true 7 : false
ext_check_phys_mem_read 2 : 8 3 : true 4 : false 5 : true 6 : false
phys_mem_read 2 : 8 3 : true 4 : false 5 : true 6 : false
read_kind_of_flags 0 : true 1 : false 2 : true
mem_write_value 1 : 8 3 : false 4 : false 5 : true
mem_write_value_meta 1 : 8 5 : false 6 : false 7 : true
mem_write_value_priv_meta 1 : 8 6 : false 7 : false 8 : true
checked_mem_write 1 : 8 6 : false 7 : false 8 : true
within_mmio_writable 1 : 8
within_htif_writable 1 : 8
mmio_write 1 : 8
clint_store 1 : 8
htif_store 1 : 8
ext_check_phys_mem_write 2 : 8
phys_mem_write 2 : 8
write_ram 2 : 8
__WriteRAM_Meta 1 : 8
rvfi_write 1 : 8
mem_write_ea 1 : 8 2 : false 3 : true 4 : true
mem_read 2 : 8 3 : false 4 : false 5 : true
mem_read_priv 3 : 8 4 : false 5 : false 6 : true
mem_read_priv_meta 3 : 8 4 : false 5 : false 6 : true 7 : false
checked_mem_read 3 : 8 4 : false 5 : false 6 : true 7 : false
ext_check_phys_mem_read 2 : 8 3 : false 4 : false 5 : true 6 : false
phys_mem_read 2 : 8 3 : false 4 : false 5 : true 6 : false
read_kind_of_flags 0 : false 1 : false 2 : true
mem_write_value 1 : 8 3 : false 4 : true 5 : true
mem_write_value_meta 1 : 8 5 : false 6 : true 7 : true
mem_write_value_priv_meta 1 : 8 6 : false 7 : true 8 : true
checked_mem_write 1 : 8 6 : false 7 : true 8 : true
canonical_NaN_S 0 : ()
select_instr_or_fcsr_rm 0 : RM_RDN
get_num_elem 1 : 64
illegal_store 1 : 64
valid_eew_emul 0 : 64
process_vssseg 3 : 8
read_vreg_seg 1 : 64
read_vreg 1 : 64
read_single_vreg 1 : 64
get_scalar 1 : 64
to_bits 0 : 16
mem_write_ea 1 : 8 2 : false 3 : false 4 : false
read_single_element 0 : 64
mem_write_value 1 : 8 3 : false 4 : false 5 : false
mem_write_value_meta 1 : 8 5 : false 6 : false 7 : false
mem_write_value_priv_meta 1 : 8 6 : false 7 : false 8 : false
checked_mem_write 1 : 8 6 : false 7 : false 8 : false
internal_error 0 : "./sail-riscv/model/riscv_insts_vext_mem.sail" 1 : 407 2 : "store got false from mem_write_value"
canonical_NaN_H 0 : ()
select_instr_or_fcsr_rm 0 : RM_RNE
select_instr_or_fcsr_rm 0 : RM_RTZ
ones 0 : 5
zeros_implicit 0 : 10
ones 0 : 8
zeros_implicit 0 : 23
ones 0 : 11
zeros_implicit 0 : 52
zeros_implicit 0 : 8
zeros_implicit 0 : 11
ones 0 : 1
zeros_implicit 0 : 1
dzFlag 0 : ()
rsqrt7 1 : true
rsqrt7 1 : false
canonical_NaN_D 0 : ()
mem_read 3 : false 4 : false 5 : false
mem_read_priv 4 : false 5 : false 6 : false
mem_read_priv_meta 4 : false 5 : false 6 : false 7 : false
checked_mem_read 4 : false 5 : false 6 : false 7 : false
zeros_implicit 0 : 16
read_vmask 1 : 0b0
select_instr_or_fcsr_rm 0 : RM_DYN
select_instr_or_fcsr_rm 0 : RM_RUP
riscv_f16roundToInt 2 : true
riscv_f32roundToInt 2 : false
gfmul 1 : 0x3
gfmul 1 : 0x2
extensionEnabled 0 : Ext_Zkr
aes_get_column 1 : 0
aes_get_column 1 : 1
aes_get_column 1 : 2
aes_get_column 1 : 3
mem_write_ea 1 : 4 2 : false 3 : false 4 : true
mem_read 2 : 4 3 : true 4 : false 5 : true
mem_read_priv 3 : 4 4 : true 5 : false 6 : true
mem_read_priv_meta 3 : 4 4 : true 5 : false 6 : true 7 : false
checked_mem_read 3 : 4 4 : true 5 : false 6 : true 7 : false
ext_check_phys_mem_read 2 : 4 3 : true 4 : false 5 : true 6 : false
phys_mem_read 2 : 4 3 : true 4 : false 5 : true 6 : false
mem_write_value 1 : 4 3 : false 4 : false 5 : true
mem_write_value_meta 1 : 4 5 : false 6 : false 7 : true
mem_write_value_priv_meta 1 : 4 6 : false 7 : false 8 : true
checked_mem_write 1 : 4 6 : false 7 : false 8 : true
mem_write_ea 1 : 4 2 : false 3 : true 4 : true
mem_read 2 : 4 3 : false 4 : false 5 : true
mem_read_priv 3 : 4 4 : false 5 : false 6 : true
mem_read_priv_meta 3 : 4 4 : false 5 : false 6 : true 7 : false
checked_mem_read 3 : 4 4 : false 5 : false 6 : true 7 : false
ext_check_phys_mem_read 2 : 4 3 : false 4 : false 5 : true 6 : false
phys_mem_read 2 : 4 3 : false 4 : false 5 : true 6 : false
mem_write_value 1 : 4 3 : false 4 : true 5 : true
mem_write_value_meta 1 : 4 5 : false 6 : true 7 : true
mem_write_value_priv_meta 1 : 4 6 : false 7 : true 8 : true
checked_mem_write 1 : 4 6 : false 7 : true 8 : true
riscv_f16ToUi32 0 : 0b001
riscv_f32ToUi64 0 : 0b001
ext_pre_step_hook 0 : ()
get_config_print_instr 0 : ()
trap_handler 1 : true
fetch 0 : ()
tick_pc 0 : ()
retire_instruction 0 : ()
ext_post_step_hook 0 : ()
tick_clock 0 : ()
tick_platform 0 : ()
htif_tick 0 : ()
mem_read 2 : 8 3 : false 4 : false 5 : false
mem_read_priv 3 : 8 4 : false 5 : false 6 : false
mem_read_priv_meta 3 : 8 4 : false 5 : false 6 : false 7 : false
checked_mem_read 3 : 8 4 : false 5 : false 6 : false 7 : false
ext_check_phys_mem_read 2 : 8 3 : false 4 : false 5 : false 6 : false
phys_mem_read 2 : 8 3 : false 4 : false 5 : false 6 : false
get_num_elem 0 : 0
assert_vstart 0 : 0
read_vreg 2 : 0
read_single_element 1 : 0
internal_error 0 : "./sail-riscv/model/riscv_insts_vext_fp_red.sail" 1 : 57 2 : "Widening op unexpected"
write_single_element 1 : 0
get_sew_bytes 0 : ()
internal_error 0 : "./sail-riscv/model/riscv_sys_regs.sail" 1 : 861 2 : "invalid SEW"
illegal_indexed_load 3 : 64
process_vlxseg 3 : 8 10 : 1
mem_read 2 : 1 3 : false 4 : false 5 : true
mem_read_priv 3 : 1 4 : false 5 : false 6 : true
mem_read_priv_meta 3 : 1 4 : false 5 : false 6 : true 7 : false
checked_mem_read 3 : 1 4 : false 5 : false 6 : true 7 : false
within_mmio_readable 1 : 1
within_htif_readable 1 : 1
mmio_read 2 : 1
clint_load 2 : 1
htif_load 2 : 1
ext_check_phys_mem_read 2 : 1 3 : false 4 : false 5 : true 6 : false
phys_mem_read 2 : 1 3 : false 4 : false 5 : true 6 : false
read_ram 2 : 1 3 : false
rvfi_read 1 : 1
sign_extend 0 : 8
riscv_f32roundToInt 2 : true
mem_read 2 : 1 3 : true 4 : true 5 : true
mem_read_priv 3 : 1 4 : true 5 : true 6 : true
mem_read_priv_meta 3 : 1 4 : true 5 : true 6 : true 7 : false
checked_mem_read 3 : 1 4 : true 5 : true 6 : true 7 : false
ext_check_phys_mem_read 2 : 1 3 : true 4 : true 5 : true 6 : false
phys_mem_read 2 : 1 3 : true 4 : true 5 : true 6 : false
internal_error 0 : "./sail-riscv/model/riscv_sys_regs.sail" 1 : 292 2 : "Invalid current architecture"
recip7 2 : true
recip7 2 : false
nxFlag 0 : ()
ofFlag 0 : ()
illegal_reduction 0 : ()
illegal_vd_unmasked 0 : ()
init_masked_result_carry 2 : 0
get_num_elem 0 : 0 1 : 8
process_vm 4 : VLM
read_vreg 1 : 8 2 : 0
read_single_vreg 1 : 8
mem_read 2 : 1 3 : false 4 : false 5 : false
mem_read_priv 3 : 1 4 : false 5 : false 6 : false
mem_read_priv_meta 3 : 1 4 : false 5 : false 6 : false 7 : false
checked_mem_read 3 : 1 4 : false 5 : false 6 : false 7 : false
ext_check_phys_mem_read 2 : 1 3 : false 4 : false 5 : false 6 : false
phys_mem_read 2 : 1 3 : false 4 : false 5 : false 6 : false
write_single_element 0 : 8
sign_extend 0 : 128
illegal_indexed_store 1 : 8
valid_eew_emul 0 : 8
process_vsxseg 3 : 1 10 : 1
read_vreg 1 : 8
mem_write_ea 2 : false 3 : false 4 : false
mem_write_value 3 : false 4 : false 5 : false
mem_write_value_meta 5 : false 6 : false 7 : false
mem_write_value_priv_meta 6 : false 7 : false 8 : false
checked_mem_write 6 : false 7 : false 8 : false
internal_error 0 : "./sail-riscv/model/riscv_insts_vext_mem.sail" 1 : 570 2 : "store got false from mem_write_value"
ext_data_get_addr 3 : 4
check_misaligned 1 : WORD
mem_write_ea 1 : 4 2 : true 3 : false 4 : false
write_kind_of_flags 0 : true 1 : false 2 : false
mem_write_value 1 : 4 3 : true 4 : false 5 : false
mem_write_value_meta 1 : 4 5 : true 6 : false 7 : false
mem_write_value_priv_meta 1 : 4 6 : true 7 : false 8 : false
checked_mem_write 1 : 4 6 : true 7 : false 8 : false
mem_write_ea 1 : 4 2 : false 3 : true 4 : false
write_kind_of_flags 0 : false 1 : true 2 : false
mem_write_value 1 : 4 3 : false 4 : true 5 : false
mem_write_value_meta 1 : 4 5 : false 6 : true 7 : false
mem_write_value_priv_meta 1 : 4 6 : false 7 : true 8 : false
checked_mem_write 1 : 4 6 : false 7 : true 8 : false
mem_read 2 : 1 3 : true 4 : false 5 : true
mem_read_priv 3 : 1 4 : true 5 : false 6 : true
mem_read_priv_meta 3 : 1 4 : true 5 : false 6 : true 7 : false
checked_mem_read 3 : 1 4 : true 5 : false 6 : true 7 : false
ext_check_phys_mem_read 2 : 1 3 : true 4 : false 5 : true 6 : false
phys_mem_read 2 : 1 3 : true 4 : false 5 : true 6 : false
get_next_pc 0 : ()
ext_data_get_addr 1 : [bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero, bitzero] 3 : 2
mem_write_ea 1 : 2 2 : false 3 : false 4 : true
is_aligned_addr 1 : 2
write_ram_ea 2 : 2
mem_read 2 : 2 3 : false 4 : false 5 : true
mem_read_priv 3 : 2 4 : false 5 : false 6 : true
mem_read_priv_meta 3 : 2 4 : false 5 : false 6 : true 7 : false
checked_mem_read 3 : 2 4 : false 5 : false 6 : true 7 : false
ext_check_phys_mem_read 2 : 2 3 : false 4 : false 5 : true 6 : false
phys_mem_read 2 : 2 3 : false 4 : false 5 : true 6 : false
mem_write_value 1 : 2 3 : false 4 : false 5 : true
mem_write_value_meta 1 : 2 5 : false 6 : false 7 : true
mem_write_value_priv_meta 1 : 2 6 : false 7 : false 8 : true
checked_mem_write 1 : 2 6 : false 7 : false 8 : true
within_mmio_writable 1 : 2
within_htif_writable 1 : 2
mmio_write 1 : 2
clint_store 1 : 2
htif_store 1 : 2
ext_check_phys_mem_write 2 : 2
phys_mem_write 2 : 2
write_ram 2 : 2
__WriteRAM_Meta 1 : 2
rvfi_write 1 : 2
sign_extend 0 : 16
get_mtvec 0 : ()
get_xret_target 0 : Machine
get_stvec 0 : ()
get_xret_target 0 : Supervisor
read_seed_csr 0 : ()
zero_extend 0 : 64 1 : 0x0
lowest_supported_privLevel 0 : ()
extStatus_to_bits 0 : Off
ext_veto_disable_C 0 : ()
set_xret_target 0 : Machine
sign_extend 0 : 64 1 : 0b100
pmpAddrMatchType_to_bits 0 : OFF
set_xret_target 0 : Supervisor
internal_error 0 : "./sail-riscv/model/riscv_vmem.sail" 1 : 205
cur_Architecture 0 : ()
write_seed_csr 0 : ()
get_vlen_pow 0 : ()
get_num_elem 1 : 16
illegal_store 1 : 16
valid_eew_emul 0 : 16
process_vssseg 3 : 2
read_vreg_seg 1 : 16
read_vreg 1 : 16
read_single_vreg 1 : 16
mem_write_ea 1 : 2 2 : false 3 : false 4 : false
read_single_element 0 : 16
mem_write_value 1 : 2 3 : false 4 : false 5 : false
mem_write_value_meta 1 : 2 5 : false 6 : false 7 : false
mem_write_value_priv_meta 1 : 2 6 : false 7 : false 8 : false
checked_mem_write 1 : 2 6 : false 7 : false 8 : false
read_vmask 1 : 0b1 2 : 0b00000
read_vmask_carry 1 : 0b0 2 : 0b00000
riscv_f16ToUi16 0 : 0b001
riscv_f32ToUi32 0 : 0b001
riscv_f64ToUi64 0 : 0b001
ext_check_xret_priv 0 : User
ext_fail_xret_priv 0 : ()
extend_value 0 : false
init_masked_result_cmp 2 : 0
getbyte 1 : 3
getbyte 1 : 6
getbyte 1 : 1
getbyte 1 : 4
getbyte 1 : 7
getbyte 1 : 2
getbyte 1 : 5
getbyte 1 : 0
illegal_indexed_load 3 : 32
valid_eew_emul 0 : 32
process_vlxseg 3 : 4 10 : 1
read_vreg 1 : 32
read_single_vreg 1 : 32
read_vmask 1 : 0b0 2 : 0b00000
mem_read 2 : 2 3 : true 4 : false 5 : true
mem_read_priv 3 : 2 4 : true 5 : false 6 : true
mem_read_priv_meta 3 : 2 4 : true 5 : false 6 : true 7 : false
checked_mem_read 3 : 2 4 : true 5 : false 6 : true 7 : false
ext_check_phys_mem_read 2 : 2 3 : true 4 : false 5 : true 6 : false
phys_mem_read 2 : 2 3 : true 4 : false 5 : true 6 : false
mem_write_ea 1 : 2 2 : false 3 : true 4 : true
mem_write_value 1 : 2 3 : false 4 : true 5 : true
mem_write_value_meta 1 : 2 5 : false 6 : true 7 : true
mem_write_value_priv_meta 1 : 2 6 : false 7 : true 8 : true
checked_mem_write 1 : 2 6 : false 7 : true 8 : true
to_bits 0 : 32
get_num_elem 1 : 8
illegal_load 3 : 8
process_vlsegff 3 : 1
read_vreg_seg 1 : 8
get_fixed_rounding_incr 1 : 1
mem_write_ea 1 : 2 2 : true 3 : true 4 : false
write_kind_of_flags 0 : true 1 : true 2 : false
mem_write_value 1 : 2 3 : true 4 : true 5 : false
mem_write_value_meta 1 : 2 5 : true 6 : true 7 : false
mem_write_value_priv_meta 1 : 2 6 : true 7 : true 8 : false
checked_mem_write 1 : 2 6 : true 7 : true 8 : false
process_rfvv_widen 0 : FVV_VFWREDOSUM
sign_extend 0 : 20
riscv_f16roundToInt 2 : false
riscv_f64roundToInt 2 : false
illegal_load 3 : 64
process_vlsegff 3 : 8
write_single_element 0 : 64
internal_error 0 : "./sail-riscv/model/riscv_insts_fext.sail" 1 : 378 2 : "store got false from mem_write_value"
mem_read 2 : 4 3 : false 4 : false 5 : false
mem_read_priv 3 : 4 4 : false 5 : false 6 : false
mem_read_priv_meta 3 : 4 4 : false 5 : false 6 : false 7 : false
checked_mem_read 3 : 4 4 : false 5 : false 6 : false 7 : false
ext_check_phys_mem_read 2 : 4 3 : false 4 : false 5 : false 6 : false
phys_mem_read 2 : 4 3 : false 4 : false 5 : false 6 : false
mem_read 2 : 1 3 : true 4 : false 5 : false
mem_read_priv 3 : 1 4 : true 5 : false 6 : false
mem_read_priv_meta 3 : 1 4 : true 5 : false 6 : false 7 : false
checked_mem_read 3 : 1 4 : true 5 : false 6 : false 7 : false
ext_check_phys_mem_read 2 : 1 3 : true 4 : false 5 : false 6 : false
phys_mem_read 2 : 1 3 : true 4 : false 5 : false 6 : false
read_kind_of_flags 0 : true 1 : false 2 : false
mem_read 2 : 1 3 : false 4 : true 5 : false
mem_read_priv 3 : 1 4 : false 5 : true 6 : false
mem_read_priv_meta 3 : 1 4 : false 5 : true 6 : false 7 : false
mem_write_ea 1 : 2 2 : true 3 : true 4 : true
mem_read 2 : 2 3 : true 4 : true 5 : true
mem_read_priv 3 : 2 4 : true 5 : true 6 : true
mem_read_priv_meta 3 : 2 4 : true 5 : true 6 : true 7 : false
checked_mem_read 3 : 2 4 : true 5 : true 6 : true 7 : false
ext_check_phys_mem_read 2 : 2 3 : true 4 : true 5 : true 6 : false
phys_mem_read 2 : 2 3 : true 4 : true 5 : true 6 : false
mem_write_value 1 : 2 3 : true 4 : true 5 : true
mem_write_value_meta 1 : 2 5 : true 6 : true 7 : true
mem_write_value_priv_meta 1 : 2 6 : true 7 : true 8 : true
checked_mem_write 1 : 2 6 : true 7 : true 8 : true
riscv_f64roundToInt 2 : true
process_vsseg 3 : 8
internal_error 0 : "./sail-riscv/model/riscv_insts_vext_mem.sail" 1 : 270 2 : "store got false from mem_write_value"
extStatus_to_bits 0 : Dirty
ones 0 : 7
zeros_implicit 0 : 7
process_vlsseg 3 : 1
ones 0 : 16
process_vlseg 3 : 8
handle_illegal_vtype 0 : ()
mem_read 2 : 8 3 : true 4 : false 5 : false
mem_read_priv 3 : 8 4 : true 5 : false 6 : false
mem_read_priv_meta 3 : 8 4 : true 5 : false 6 : false 7 : false
checked_mem_read 3 : 8 4 : true 5 : false 6 : false 7 : false
ext_check_phys_mem_read 2 : 8 3 : true 4 : false 5 : false 6 : false
phys_mem_read 2 : 8 3 : true 4 : false 5 : false 6 : false
mem_read 2 : 8 3 : false 4 : true 5 : false
mem_read_priv 3 : 8 4 : false 5 : true 6 : false
mem_read_priv_meta 3 : 8 4 : false 5 : true 6 : false 7 : false
gfmul 1 : 0xb
gfmul 1 : 0xd
gfmul 1 : 0x9
gfmul 1 : 0xe
check_CSR 2 : true
check_CSR_access 3 : true
check_seed_CSR 2 : true
ext_check_CSR 2 : true
riscv_f16ToI16 0 : 0b001
riscv_f16ToI32 0 : 0b001
riscv_f32ToI32 0 : 0b001
riscv_f64ToI64 0 : 0b001
is_fiom_active 0 : ()
internal_error 0 : "./sail-riscv/model/riscv_insts_vext_mem.sail" 1 : 745 2 : "store got false from mem_write_value"
internal_error 0 : "./sail-riscv/model/riscv_insts_vext_mem.sail" 1 : 778 2 : "store got false from mem_write_value"
illegal_indexed_store 1 : 16
process_vsxseg 3 : 2 10 : 1
zeros_implicit 0 : 32
zero_extend 0 : 84
dirty_v_context_if_present 0 : ()
mem_read 2 : 2 3 : true 4 : false 5 : false
mem_read_priv 3 : 2 4 : true 5 : false 6 : false
mem_read_priv_meta 3 : 2 4 : true 5 : false 6 : false 7 : false
checked_mem_read 3 : 2 4 : true 5 : false 6 : false 7 : false
ext_check_phys_mem_read 2 : 2 3 : true 4 : false 5 : false 6 : false
phys_mem_read 2 : 2 3 : true 4 : false 5 : false 6 : false
mem_read 2 : 2 3 : false 4 : true 5 : false
mem_read_priv 3 : 2 4 : false 5 : true 6 : false
mem_read_priv_meta 3 : 2 4 : false 5 : true 6 : false 7 : false
mem_read 2 : 2 3 : true 4 : true 5 : false
mem_read_priv 3 : 2 4 : true 5 : true 6 : false
mem_read_priv_meta 3 : 2 4 : true 5 : true 6 : false 7 : false
checked_mem_read 3 : 2 4 : true 5 : true 6 : false 7 : false
ext_check_phys_mem_read 2 : 2 3 : true 4 : true 5 : false 6 : false
phys_mem_read 2 : 2 3 : true 4 : true 5 : false 6 : false
mem_write_ea 1 : 1 2 : true 3 : true 4 : true
mem_write_value 1 : 1 3 : true 4 : true 5 : true
mem_write_value_meta 1 : 1 5 : true 6 : true 7 : true
mem_write_value_priv_meta 1 : 1 6 : true 7 : true 8 : true
checked_mem_write 1 : 1 6 : true 7 : true 8 : true
illegal_indexed_load 3 : 8
process_vlxseg 3 : 1 10 : 1
platform_wfi 0 : ()
extensionEnabled 0 : Ext_Zfh
extensionEnabled 0 : Ext_Zhinx
illegal_store 1 : 8
process_vsseg 3 : 1
read_single_element 0 : 8
process_vlseg 3 : 1
process_rfvv_single 0 : FVV_VFREDOSUM
mem_write_ea 1 : 8 2 : true 3 : true 4 : true
mem_read 2 : 8 3 : true 4 : true 5 : true
mem_read_priv 3 : 8 4 : true 5 : true 6 : true
mem_read_priv_meta 3 : 8 4 : true 5 : true 6 : true 7 : false
checked_mem_read 3 : 8 4 : true 5 : true 6 : true 7 : false
ext_check_phys_mem_read 2 : 8 3 : true 4 : true 5 : true 6 : false
phys_mem_read 2 : 8 3 : true 4 : true 5 : true 6 : false
mem_write_value 1 : 8 3 : true 4 : true 5 : true
mem_write_value_meta 1 : 8 5 : true 6 : true 7 : true
mem_write_value_priv_meta 1 : 8 6 : true 7 : true 8 : true
checked_mem_write 1 : 8 6 : true 7 : true 8 : true
internal_error 0 : "./sail-riscv/model/riscv_types_kext.sail" 1 : 99 2 : "Unexpected AES r"
MUL 3 : struct { high = false; signed_rs1 = true; signed_rs2 = true }
to_bits 0 : 128
mem_write_ea 1 : 4 2 : false 3 : false 4 : false
mem_write_value 1 : 4 3 : false 4 : false 5 : false
mem_write_value_meta 1 : 4 5 : false 6 : false 7 : false
mem_write_value_priv_meta 1 : 4 6 : false 7 : false 8 : false
checked_mem_write 1 : 4 6 : false 7 : false 8 : false
mem_read 2 : 4 3 : true 4 : false 5 : false
mem_read_priv 3 : 4 4 : true 5 : false 6 : false
mem_read_priv_meta 3 : 4 4 : true 5 : false 6 : false 7 : false
checked_mem_read 3 : 4 4 : true 5 : false 6 : false 7 : false
ext_check_phys_mem_read 2 : 4 3 : true 4 : false 5 : false 6 : false
phys_mem_read 2 : 4 3 : true 4 : false 5 : false 6 : false
mem_read 2 : 4 3 : false 4 : true 5 : false
mem_read_priv 3 : 4 4 : false 5 : true 6 : false
mem_read_priv_meta 3 : 4 4 : false 5 : true 6 : false 7 : false
mem_read 2 : 4 3 : true 4 : true 5 : false
mem_read_priv 3 : 4 4 : true 5 : true 6 : false
mem_read_priv_meta 3 : 4 4 : true 5 : true 6 : false 7 : false
checked_mem_read 3 : 4 4 : true 5 : true 6 : false 7 : false
ext_check_phys_mem_read 2 : 4 3 : true 4 : true 5 : false 6 : false
phys_mem_read 2 : 4 3 : true 4 : true 5 : false 6 : false
process_rfvv_single 0 : FVV_VFREDUSUM
sign_extend 0 : 12
mem_read 2 : 1 3 : true 4 : true 5 : false
mem_read_priv 3 : 1 4 : true 5 : true 6 : false
mem_read_priv_meta 3 : 1 4 : true 5 : true 6 : false 7 : false
checked_mem_read 3 : 1 4 : true 5 : true 6 : false 7 : false
ext_check_phys_mem_read 2 : 1 3 : true 4 : true 5 : false 6 : false
phys_mem_read 2 : 1 3 : true 4 : true 5 : false 6 : false
riscv_f32ToF16 0 : 0b110
riscv_f64ToF32 0 : 0b110
process_vsxseg 3 : 2 10 : 3
process_vm 4 : VSM
internal_error 0 : "./sail-riscv/model/riscv_insts_vext_mem.sail" 1 : 862 2 : "store got false from mem_write_value"
get_num_elem 1 : 32
illegal_store 1 : 32
process_vssseg 3 : 4
read_vreg_seg 1 : 32
read_single_element 0 : 32
process_vlxseg 3 : 4 10 : 3
riscv_f32ToI64 0 : 0b001
gfmul 1 : 0xE
gfmul 1 : 0xB
gfmul 1 : 0xD
rotater 1 : 17
rotater 1 : 19
riscv_f16ToUi8 0 : 0b001
riscv_f32ToUi16 0 : 0b001
riscv_f64ToUi32 0 : 0b001
process_rfvv_single 0 : FVV_VFREDMIN
illegal_load 3 : 16
process_vlsseg 3 : 2
write_single_element 0 : 16
rotater 1 : 1
rotater 1 : 8
process_vlre 2 : 4
write_single_element 0 : 32
zero_extend 0 : 32
process_vlxseg 3 : 1 10 : 3
rvfi_trap 0 : ()
internal_error 0 : "./sail-riscv/model/riscv_insts_base.sail" 1 : 729 2 : "unimplemented sfence architecture"
to_bits 0 : 6
process_rfvv_widen 0 : FVV_VFWREDUSUM
mem_read_priv_meta 7 : false
checked_mem_read 7 : false
ext_check_phys_mem_read 6 : false
phys_mem_read 6 : false
rotater 1 : 2
rotater 1 : 13
rotater 1 : 22
mem_write_ea 1 : 8 2 : true 3 : false 4 : false
mem_write_value 1 : 8 3 : true 4 : false 5 : false
mem_write_value_meta 1 : 8 5 : true 6 : false 7 : false
mem_write_value_priv_meta 1 : 8 6 : true 7 : false 8 : false
checked_mem_write 1 : 8 6 : true 7 : false 8 : false
mem_write_ea 1 : 8 2 : false 3 : true 4 : false
mem_write_value 1 : 8 3 : false 4 : true 5 : false
mem_write_value_meta 1 : 8 5 : false 6 : true 7 : false
mem_write_value_priv_meta 1 : 8 6 : false 7 : true 8 : false
checked_mem_write 1 : 8 6 : false 7 : true 8 : false
process_vlre 2 : 1
process_vsseg 3 : 4
mem_write_ea 1 : 8 2 : true 3 : true 4 : false
mem_write_value 1 : 8 3 : true 4 : true 5 : false
mem_write_value_meta 1 : 8 5 : true 6 : true 7 : false
mem_write_value_priv_meta 1 : 8 6 : true 7 : true 8 : false
checked_mem_write 1 : 8 6 : true 7 : true 8 : false
process_vlsseg 3 : 8
illegal_indexed_load 3 : 16
process_vlxseg 3 : 2 10 : 3
process_vlxseg 3 : 8 10 : 3
init_masked_result 2 : 0
write_vreg 2 : 0
riscv_f16ToI8 0 : 0b001
riscv_f32ToI16 0 : 0b001
riscv_f64ToI32 0 : 0b001
process_vlxseg 3 : 2 10 : 1
rotatel 1 : 9
rotatel 1 : 17
extensionEnabled 0 : Ext_D
extensionEnabled 0 : Ext_Zdinx
process_vsseg 3 : 2
ones 0 : 64
mem_write_ea 1 : 1 2 : true 3 : false 4 : false
mem_write_value 1 : 1 3 : true 4 : false 5 : false
mem_write_value_meta 1 : 1 5 : true 6 : false 7 : false
mem_write_value_priv_meta 1 : 1 6 : true 7 : false 8 : false
checked_mem_write 1 : 1 6 : true 7 : false 8 : false
mem_write_ea 1 : 1 2 : false 3 : true 4 : false
mem_write_value 1 : 1 3 : false 4 : true 5 : false
mem_write_value_meta 1 : 1 5 : false 6 : true 7 : false
mem_write_value_priv_meta 1 : 1 6 : false 7 : true 8 : false
checked_mem_write 1 : 1 6 : false 7 : true 8 : false
illegal_load 3 : 32
process_vlsegff 3 : 4
ext_check_xret_priv 0 : Machine
process_vlseg 3 : 4
rotater 1 : 28
rotater 1 : 34
rotater 1 : 39
mem_write_ea 1 : 4 2 : true 3 : true 4 : false
mem_write_value 1 : 4 3 : true 4 : true 5 : false
mem_write_value_meta 1 : 4 5 : true 6 : true 7 : false
mem_write_value_priv_meta 1 : 4 6 : true 7 : true 8 : false
checked_mem_write 1 : 4 6 : true 7 : true 8 : false
illegal_indexed_store 1 : 32
process_vsxseg 3 : 4 10 : 1
ext_check_xret_priv 0 : Supervisor
rotater 1 : 61
process_vlre 2 : 2
mem_write_ea 1 : 1 2 : true 3 : true 4 : false
mem_write_value 1 : 1 3 : true 4 : true 5 : false
mem_write_value_meta 1 : 1 5 : true 6 : true 7 : false
mem_write_value_priv_meta 1 : 1 6 : true 7 : true 8 : false
checked_mem_write 1 : 1 6 : true 7 : true 8 : false
process_vsxseg 3 : 4 10 : 3
rotater 1 : 7
rotater 1 : 18
illegal_indexed_store 1 : 64
process_vsxseg 3 : 8 10 : 3
process_vlre 2 : 8
process_vlsegff 3 : 2
init_TLB 0 : ()
mem_write_ea 1 : 2 2 : true 3 : false 4 : false
mem_write_value 1 : 2 3 : true 4 : false 5 : false
mem_write_value_meta 1 : 2 5 : true 6 : false 7 : false
mem_write_value_priv_meta 1 : 2 6 : true 7 : false 8 : false
checked_mem_write 1 : 2 6 : true 7 : false 8 : false
mem_write_ea 1 : 2 2 : false 3 : true 4 : false
mem_write_value 1 : 2 3 : false 4 : true 5 : false
mem_write_value_meta 1 : 2 5 : false 6 : true 7 : false
mem_write_value_priv_meta 1 : 2 6 : false 7 : true 8 : false
checked_mem_write 1 : 2 6 : false 7 : true 8 : false
process_vlseg 3 : 2
process_rfvv_single 0 : FVV_VFREDMAX
extensionEnabled 0 : Ext_Zabha
process_vsxseg 3 : 8 10 : 1
rotatel 1 : 15
rotatel 1 : 23
process_vsxseg 3 : 1 10 : 3
rotater 1 : 14
rotater 1 : 41
to_bits 0 : 7
zero_extend 0 : 4 1 : 0b0
process_vlsseg 3 : 4
rotater 1 : 6
rotater 1 : 11
rotater 1 : 25
process_vssseg 3 : 1
init_platform 0 : ()
init_sys 0 : ()
internal_error 0 : "./sail-riscv/model/riscv_sys_control.sail" 1 : 491 2 : "F and Zfinx cannot both be enabled!"
init_pmp 0 : ()
init_vmem 0 : ()
ext_init 0 : ()
ext_init_regs 0 : ()
zero_extend 0 : 32 1 : 0b0
zero_extend 0 : 16 1 : 0b0
zero_extend 0 : 55 1 : 0b0
extensionEnabled 0 : Ext_F
extensionEnabled 0 : Ext_Zfinx
graph generate 11.305688
