Simulator report for NHAN4BIT
Wed Apr 19 22:31:17 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 121 nodes    ;
; Simulation Coverage         ;      33.88 % ;
; Total Number of Transitions ; 116          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                             ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                           ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                        ; Timing        ;
; Start time                                                                                 ; 0 ns                                              ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                               ;               ;
; Vector input source                                                                        ; E:/THIET_KE_LUAN_LY_SO/LAB3/NHAN4BIT/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                ; On            ;
; Check outputs                                                                              ; Off                                               ; Off           ;
; Report simulation coverage                                                                 ; On                                                ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                ; On            ;
; Detect setup and hold time violations                                                      ; Off                                               ; Off           ;
; Detect glitches                                                                            ; Off                                               ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                               ; Off           ;
; Generate Signal Activity File                                                              ; Off                                               ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                               ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                               ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                        ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                               ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                               ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                              ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      33.88 % ;
; Total nodes checked                                 ; 121          ;
; Total output ports checked                          ; 121          ;
; Total output ports with complete 1/0-value coverage ; 41           ;
; Total output ports with no 1/0-value coverage       ; 73           ;
; Total output ports with no 1-value coverage         ; 80           ;
; Total output ports with no 0-value coverage         ; 73           ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                  ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; Node Name                                                                   ; Output Port Name                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; |NHAN4BIT|IN1[3]                                                            ; |NHAN4BIT|IN1[3]                                                            ; out              ;
; |NHAN4BIT|IN1[2]                                                            ; |NHAN4BIT|IN1[2]                                                            ; out              ;
; |NHAN4BIT|IN0[2]                                                            ; |NHAN4BIT|IN0[2]                                                            ; out              ;
; |NHAN4BIT|IN0[1]                                                            ; |NHAN4BIT|IN0[1]                                                            ; out              ;
; |NHAN4BIT|F1[7]                                                             ; |NHAN4BIT|F1[7]                                                             ; pin_out          ;
; |NHAN4BIT|F1[6]                                                             ; |NHAN4BIT|F1[6]                                                             ; pin_out          ;
; |NHAN4BIT|F1[5]                                                             ; |NHAN4BIT|F1[5]                                                             ; pin_out          ;
; |NHAN4BIT|F1[4]                                                             ; |NHAN4BIT|F1[4]                                                             ; pin_out          ;
; |NHAN4BIT|F1[2]                                                             ; |NHAN4BIT|F1[2]                                                             ; pin_out          ;
; |NHAN4BIT|S[7]                                                              ; |NHAN4BIT|S[7]                                                              ; pin_out          ;
; |NHAN4BIT|S[6]                                                              ; |NHAN4BIT|S[6]                                                              ; pin_out          ;
; |NHAN4BIT|S[5]                                                              ; |NHAN4BIT|S[5]                                                              ; pin_out          ;
; |NHAN4BIT|S[4]                                                              ; |NHAN4BIT|S[4]                                                              ; pin_out          ;
; |NHAN4BIT|S[2]                                                              ; |NHAN4BIT|S[2]                                                              ; pin_out          ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst2|FA:inst01|inst                       ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst2|FA:inst01|inst                       ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst                       ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst                       ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst2                      ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst2                      ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst                       ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst                       ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst2                      ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst2                      ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst6|FA:inst01|inst2                      ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst6|FA:inst01|inst2                      ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst7|FA:inst01|inst2                      ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst7|FA:inst01|inst2                      ; out0             ;
; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; out0             ;
; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; out0             ;
; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst2|inst ; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst2|inst ; out0             ;
; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst1|inst ; |NHAN4BIT|SHIFT_3:inst17|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst1|inst ; out0             ;
; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst1|inst ; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst1|inst ; out0             ;
; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; out0             ;
; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; out0             ;
; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst2|inst ; |NHAN4BIT|SHIFT_2:inst16|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst2|inst ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst3|FA:inst01|inst4                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst3|FA:inst01|inst4                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst5                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst5                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst4                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst4                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst3                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst3                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst                        ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst                        ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst2                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst4|FA:inst01|inst2                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst5                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst5                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst3                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst3                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst                        ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst                        ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst2                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst2                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst6|FA:inst01|inst3                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst6|FA:inst01|inst3                       ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst6|FA:inst01|inst2                       ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst6|FA:inst01|inst2                       ; out0             ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                 ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |NHAN4BIT|F0[15]                                                          ; |NHAN4BIT|F0[15]                                                          ; pin_out          ;
; |NHAN4BIT|F0[14]                                                          ; |NHAN4BIT|F0[14]                                                          ; pin_out          ;
; |NHAN4BIT|F0[13]                                                          ; |NHAN4BIT|F0[13]                                                          ; pin_out          ;
; |NHAN4BIT|F0[12]                                                          ; |NHAN4BIT|F0[12]                                                          ; pin_out          ;
; |NHAN4BIT|F0[11]                                                          ; |NHAN4BIT|F0[11]                                                          ; pin_out          ;
; |NHAN4BIT|F0[10]                                                          ; |NHAN4BIT|F0[10]                                                          ; pin_out          ;
; |NHAN4BIT|F0[9]                                                           ; |NHAN4BIT|F0[9]                                                           ; pin_out          ;
; |NHAN4BIT|F0[8]                                                           ; |NHAN4BIT|F0[8]                                                           ; pin_out          ;
; |NHAN4BIT|F0[7]                                                           ; |NHAN4BIT|F0[7]                                                           ; pin_out          ;
; |NHAN4BIT|F0[6]                                                           ; |NHAN4BIT|F0[6]                                                           ; pin_out          ;
; |NHAN4BIT|F0[5]                                                           ; |NHAN4BIT|F0[5]                                                           ; pin_out          ;
; |NHAN4BIT|F0[4]                                                           ; |NHAN4BIT|F0[4]                                                           ; pin_out          ;
; |NHAN4BIT|F0[3]                                                           ; |NHAN4BIT|F0[3]                                                           ; pin_out          ;
; |NHAN4BIT|F0[2]                                                           ; |NHAN4BIT|F0[2]                                                           ; pin_out          ;
; |NHAN4BIT|F0[1]                                                           ; |NHAN4BIT|F0[1]                                                           ; pin_out          ;
; |NHAN4BIT|F0[0]                                                           ; |NHAN4BIT|F0[0]                                                           ; pin_out          ;
; |NHAN4BIT|IN1[1]                                                          ; |NHAN4BIT|IN1[1]                                                          ; out              ;
; |NHAN4BIT|IN1[0]                                                          ; |NHAN4BIT|IN1[0]                                                          ; out              ;
; |NHAN4BIT|IN0[3]                                                          ; |NHAN4BIT|IN0[3]                                                          ; out              ;
; |NHAN4BIT|IN0[0]                                                          ; |NHAN4BIT|IN0[0]                                                          ; out              ;
; |NHAN4BIT|F1[15]                                                          ; |NHAN4BIT|F1[15]                                                          ; pin_out          ;
; |NHAN4BIT|F1[14]                                                          ; |NHAN4BIT|F1[14]                                                          ; pin_out          ;
; |NHAN4BIT|F1[13]                                                          ; |NHAN4BIT|F1[13]                                                          ; pin_out          ;
; |NHAN4BIT|F1[12]                                                          ; |NHAN4BIT|F1[12]                                                          ; pin_out          ;
; |NHAN4BIT|F1[11]                                                          ; |NHAN4BIT|F1[11]                                                          ; pin_out          ;
; |NHAN4BIT|F1[10]                                                          ; |NHAN4BIT|F1[10]                                                          ; pin_out          ;
; |NHAN4BIT|F1[9]                                                           ; |NHAN4BIT|F1[9]                                                           ; pin_out          ;
; |NHAN4BIT|F1[8]                                                           ; |NHAN4BIT|F1[8]                                                           ; pin_out          ;
; |NHAN4BIT|F1[3]                                                           ; |NHAN4BIT|F1[3]                                                           ; pin_out          ;
; |NHAN4BIT|F1[1]                                                           ; |NHAN4BIT|F1[1]                                                           ; pin_out          ;
; |NHAN4BIT|F1[0]                                                           ; |NHAN4BIT|F1[0]                                                           ; pin_out          ;
; |NHAN4BIT|S[15]                                                           ; |NHAN4BIT|S[15]                                                           ; pin_out          ;
; |NHAN4BIT|S[14]                                                           ; |NHAN4BIT|S[14]                                                           ; pin_out          ;
; |NHAN4BIT|S[13]                                                           ; |NHAN4BIT|S[13]                                                           ; pin_out          ;
; |NHAN4BIT|S[12]                                                           ; |NHAN4BIT|S[12]                                                           ; pin_out          ;
; |NHAN4BIT|S[11]                                                           ; |NHAN4BIT|S[11]                                                           ; pin_out          ;
; |NHAN4BIT|S[10]                                                           ; |NHAN4BIT|S[10]                                                           ; pin_out          ;
; |NHAN4BIT|S[9]                                                            ; |NHAN4BIT|S[9]                                                            ; pin_out          ;
; |NHAN4BIT|S[8]                                                            ; |NHAN4BIT|S[8]                                                            ; pin_out          ;
; |NHAN4BIT|S[3]                                                            ; |NHAN4BIT|S[3]                                                            ; pin_out          ;
; |NHAN4BIT|S[1]                                                            ; |NHAN4BIT|S[1]                                                            ; pin_out          ;
; |NHAN4BIT|S[0]                                                            ; |NHAN4BIT|S[0]                                                            ; pin_out          ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst2|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst2|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst5                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst5                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst                     ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst                     ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst2                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst2                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst5                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst5                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst5                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst5                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst6|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst6|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst7|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst7|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst3|FA:inst01|inst                      ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst3|FA:inst01|inst                      ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst2|inst ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst2|inst ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst1|inst ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst1|inst ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst3|inst            ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst3|inst            ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst2|inst            ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst2|inst            ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst1|inst            ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst1|inst            ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst|inst             ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst|inst             ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst                      ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst                      ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst5                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst5                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst3                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst3                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst                      ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst                      ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst2                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst2                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst5                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst5                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst3                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst3                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst                      ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst                      ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst2                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst2                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst3                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst3                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst2                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst2                     ; out0             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                 ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |NHAN4BIT|F0[15]                                                          ; |NHAN4BIT|F0[15]                                                          ; pin_out          ;
; |NHAN4BIT|F0[14]                                                          ; |NHAN4BIT|F0[14]                                                          ; pin_out          ;
; |NHAN4BIT|F0[13]                                                          ; |NHAN4BIT|F0[13]                                                          ; pin_out          ;
; |NHAN4BIT|F0[12]                                                          ; |NHAN4BIT|F0[12]                                                          ; pin_out          ;
; |NHAN4BIT|F0[11]                                                          ; |NHAN4BIT|F0[11]                                                          ; pin_out          ;
; |NHAN4BIT|F0[10]                                                          ; |NHAN4BIT|F0[10]                                                          ; pin_out          ;
; |NHAN4BIT|F0[9]                                                           ; |NHAN4BIT|F0[9]                                                           ; pin_out          ;
; |NHAN4BIT|F0[8]                                                           ; |NHAN4BIT|F0[8]                                                           ; pin_out          ;
; |NHAN4BIT|F0[7]                                                           ; |NHAN4BIT|F0[7]                                                           ; pin_out          ;
; |NHAN4BIT|F0[6]                                                           ; |NHAN4BIT|F0[6]                                                           ; pin_out          ;
; |NHAN4BIT|F0[5]                                                           ; |NHAN4BIT|F0[5]                                                           ; pin_out          ;
; |NHAN4BIT|F0[4]                                                           ; |NHAN4BIT|F0[4]                                                           ; pin_out          ;
; |NHAN4BIT|F0[3]                                                           ; |NHAN4BIT|F0[3]                                                           ; pin_out          ;
; |NHAN4BIT|F0[2]                                                           ; |NHAN4BIT|F0[2]                                                           ; pin_out          ;
; |NHAN4BIT|F0[1]                                                           ; |NHAN4BIT|F0[1]                                                           ; pin_out          ;
; |NHAN4BIT|F0[0]                                                           ; |NHAN4BIT|F0[0]                                                           ; pin_out          ;
; |NHAN4BIT|IN1[1]                                                          ; |NHAN4BIT|IN1[1]                                                          ; out              ;
; |NHAN4BIT|IN1[0]                                                          ; |NHAN4BIT|IN1[0]                                                          ; out              ;
; |NHAN4BIT|F1[15]                                                          ; |NHAN4BIT|F1[15]                                                          ; pin_out          ;
; |NHAN4BIT|F1[14]                                                          ; |NHAN4BIT|F1[14]                                                          ; pin_out          ;
; |NHAN4BIT|F1[13]                                                          ; |NHAN4BIT|F1[13]                                                          ; pin_out          ;
; |NHAN4BIT|F1[12]                                                          ; |NHAN4BIT|F1[12]                                                          ; pin_out          ;
; |NHAN4BIT|F1[11]                                                          ; |NHAN4BIT|F1[11]                                                          ; pin_out          ;
; |NHAN4BIT|F1[10]                                                          ; |NHAN4BIT|F1[10]                                                          ; pin_out          ;
; |NHAN4BIT|F1[9]                                                           ; |NHAN4BIT|F1[9]                                                           ; pin_out          ;
; |NHAN4BIT|F1[8]                                                           ; |NHAN4BIT|F1[8]                                                           ; pin_out          ;
; |NHAN4BIT|F1[1]                                                           ; |NHAN4BIT|F1[1]                                                           ; pin_out          ;
; |NHAN4BIT|F1[0]                                                           ; |NHAN4BIT|F1[0]                                                           ; pin_out          ;
; |NHAN4BIT|S[15]                                                           ; |NHAN4BIT|S[15]                                                           ; pin_out          ;
; |NHAN4BIT|S[14]                                                           ; |NHAN4BIT|S[14]                                                           ; pin_out          ;
; |NHAN4BIT|S[13]                                                           ; |NHAN4BIT|S[13]                                                           ; pin_out          ;
; |NHAN4BIT|S[12]                                                           ; |NHAN4BIT|S[12]                                                           ; pin_out          ;
; |NHAN4BIT|S[11]                                                           ; |NHAN4BIT|S[11]                                                           ; pin_out          ;
; |NHAN4BIT|S[10]                                                           ; |NHAN4BIT|S[10]                                                           ; pin_out          ;
; |NHAN4BIT|S[9]                                                            ; |NHAN4BIT|S[9]                                                            ; pin_out          ;
; |NHAN4BIT|S[8]                                                            ; |NHAN4BIT|S[8]                                                            ; pin_out          ;
; |NHAN4BIT|S[1]                                                            ; |NHAN4BIT|S[1]                                                            ; pin_out          ;
; |NHAN4BIT|S[0]                                                            ; |NHAN4BIT|S[0]                                                            ; pin_out          ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst2|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst2|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst5                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst5                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst3|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst5                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst5                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst4|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst5                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst5                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst4                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst4                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst5|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst6|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst6|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst7|FA:inst01|inst3                    ; |NHAN4BIT|ALU:inst00|AU:inst|FAS:inst7|FA:inst01|inst3                    ; out0             ;
; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst6|AU:inst|FAS:inst5|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst2|inst ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst2|inst ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst1|inst ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst1|inst ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst3|MUX_2_1:inst|inst  ; out0             ;
; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; |NHAN4BIT|SHIFT_1:inst|MUX2_16BIT:inst|MUX2_4BIT:inst2|MUX_2_1:inst3|inst ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst3|inst            ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst3|inst            ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst2|inst            ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst2|inst            ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst1|inst            ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst1|inst            ; out0             ;
; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst|inst             ; |NHAN4BIT|MUX2_16BIT:inst21|MUX2_4BIT:inst3|MUX_2_1:inst|inst             ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst                      ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst1|FA:inst01|inst                      ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst5                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst5                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst3                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst3                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst                      ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst                      ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst2                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst2|FA:inst01|inst2                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst5                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst5                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst4                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst4                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst3                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst3                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst                      ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst                      ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst2                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst3|FA:inst01|inst2                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst3                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst3                     ; out0             ;
; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst2                     ; |NHAN4BIT|ALU:inst4|AU:inst|FAS:inst4|FA:inst01|inst2                     ; out0             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 19 22:31:16 2023
Info: Command: quartus_sim --simulation_results_format=VWF NHAN4BIT -c NHAN4BIT
Info (324025): Using vector source file "E:/THIET_KE_LUAN_LY_SO/LAB3/NHAN4BIT/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      33.88 %
Info (328052): Number of transitions in simulation is 116
Info (324045): Vector file NHAN4BIT.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4444 megabytes
    Info: Processing ended: Wed Apr 19 22:31:17 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


