---
layout: default
title: "0.25µm 64M DRAM (3rd Gen) Startup Record (1998)"
---

---

# 📘 0.25µm 64M DRAM (3rd Gen) Startup Record (1998)

---

## 2️⃣ プロセス概要 / Process Overview

- **リソグラフィ**：初の **KrFステッパー** を導入し、0.25µm世代の量産露光技術を確立  
- **デバイス分離**：Semi-recess LOCOS による素子分離  
- **ウェル構成**：Triple-well、Deep N-Well によりセルの耐ノイズ性を強化  
- **ゲート電極（ワードライン）**：**Wシリサイド (WSi, CVD)** を用いた構造で、低抵抗化と微細化対応  
- **ビットライン**：**ビットラインコンタクトとビットラインを同時形成**。WSi-CVD導入により配線抵抗を低減し高密度配線化を実現  
- **ストレージノード（キャパシタ）**：スタック型構造、粗面化処理により容量を 1.5〜1.8 倍に向上  
- **配線・封止**：AlCu/TiN配線、SOG平坦化、SiNまたはPIによるパッシベーション  

---

## 3️⃣ 立ち上げ方法 / Ramp-up Method

### 1. ベースフロー（SCF → 形状ロット → 本番ロット）

- **SCF（Short Cycle Feedback）**  
  各要素技術部門が立ち上げ仕様書に基づき、短サイクルロットを流して条件を素早く評価・修正し、処理条件を決定。  

- **形状ロット（約10ロット）**  
  各要素技術には、**実製品ウエハでなければ評価できない項目**が多い。  
  形状ロットはそれらの部門にウエハを提供すると同時に、以下を確認した。  
  - 各フォトのパターン寸法  
  - エッチング後寸法とフォト→エッチの寸法変換差  
  - 各層間膜堆積後の断面観察  
  - 各要素技術担当による評価（拡散、CVD、エッチングなど）  
  → 結果を基に後続ロット用のレシピを作成・更新。  

- **本番ロット（信頼性確認）**  
  信頼性確認用に複数ロットを投入。ウエハテストと長期信頼性試験（Burn-in等）により、量産移行可否を判定。  

---

### 2. 実務フロー（筆者の担当）

1. **条件データ受領**：移管元（三菱KD工場）から **フロッピー2枚分の処理条件データ** を受領  
2. **条件展開**：各要素技術（拡散・CVD・PVD・エッチング等）へ処理条件を展開  
3. **各工程SCF**：各担当が短サイクルロットで条件を確認し、修正・再投入を繰り返す  
4. **電子流動票作成**：最新条件を集約し、電子流動票へ反映  
5. **形状ロット投入（10ロット）**：  
   - 各部門へ実製品ウエハを提供  
   - フォトレジスト寸法、エッチ寸法、変換差を確認  
   - 各層間膜後の断面観察を実施  
   - 後続ロット用レシピを作成・更新  
6. **形状Fix**：狙い寸法・膜厚の達成を確認し、条件を確定  
7. **本番ロット投入（5ロット・信頼性用）**：  
   - ウエハテストを実施  
   - 信頼性試験結果を確認し、量産移行を判断  

---

### 3. 運用体制（スケジュール最適化）

- 初回ロットを**いち早く流して後続ロットの標準パスを確立できるか**が、立ち上げスケジュールの鍵であった。  
- そのため、酒田工場では通常の製造部門に加え、**技術側（プロセス開発・要素技術担当・立ち上げチーム）が日勤・夜勤の二交代制で常駐**。  
- 24時間体制でモニタリングとフィードバックを行い、**SCF → 形状ロット → 本番ロット** の展開を短期間で回すことが可能となった。  

**毎朝の朝会では以下を実施した**：  
- ラミネートした流動票をホワイトボードに掲示し、各ロットの進捗を共有  
- 各ロットがオンスケジュールか、遅延がある場合は日数を明示して報告  
- 各要素技術担当者から立ち上げ状況や課題の進捗を報告  

→ 部門横断的に進捗を「見える化」し、全体最適の立場で迅速に調整を行った。  

---

## 4️⃣ QCストーリーによる解析と改善 / QC-Story Based Analysis and Improvement

### ① 現状把握（不良解析 / Failure Analysis）

- **初期歩留まり**：立ち上げ直後の本番ロットで約65%  
- **主不良モード**：Pause Refresh Fail (Bin5) が支配的  
- **分布特性**：ウエハ全面に均一に散在する単ビットエラー。不良集中やライン欠陥はなし  
- **構造・特性評価**：  
  - ストレージノード容量は規格内  
  - ストレージノードコンタクトの断面形状も異常なし（SEM観察）  
  - 他の膜厚・寸法・電気特性も異常なし  

**まとめ**  
通常の寸法外れや異物欠陥ではなく、**観察上は健全に見えるが保持特性を劣化させる、極めてセンシティブな不具合**が原因と考えられた。  

---

### ② 仮説（推定故障モデル / Hypothesized Failure Model）

- ストレージノード容量、セルプレートリーク：規格内  
- 推定原因は **ストレージノードコンタクト n⁺/p⁻ ジャンクションのリーク増大**  
- **劣化メカニズム**：  
  - ゲートエッチング後のメモリセルS/Dアクティブ上酸化膜が、LDD工程での複数回アッシングに曝される  
  - プラズマダメージにより酸化膜が**ポーラス化**  
  - 下層拡散層まで劣化が及び、リークパス形成  
- **現象整合性**：  
  - ランダム単ビット不良として均一分布  
  - SEMやSTEMでも直接検出困難  

**まとめ**  
**「プラズマダメージ起因のジャンクションリーク」**がPause Refresh不良の真因と仮定。  

---

### ③ 対策の立案 / Countermeasure Planning

- **狙い**：アッシング由来のプラズマ曝露を極小化  
- **施策**：LDD工程レジスト除去を  
  - 従来：プラズマアッシング  
  - 改善：**ウェット処理（硫酸系剥離）主体**  
- **補足検討**：後続フォト工程のクリーン度や残渣リスクにも配慮  

---

### ④ 効果の確認 / Effectiveness Verification

- **歩留まり改善**：65% → **80%前後**へ向上  
- **不良減少**：単ビット不良の顕著な低減を確認  
- **信頼性確認**：バーンイン試験を含む高温動作・長期保持試験で規格を満足  
- **量産適用**：改善条件をもって量産レシピをFix。以後の量産で安定歩留まりを確保  

**まとめ**  
QCストーリーに沿ったプロセス改善により、**原因の見えにくいセンシティブ不良を克服し、歩留まり・信頼性を両立させた量産条件を確立**した。  
