TimeQuest Timing Analyzer report for ULA_mult_div
Thu Nov 27 20:47:09 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'ula_bc:BC|current_state.DECIDE'
 13. Slow Model Hold: 'ula_bc:BC|current_state.DECIDE'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'ula_bc:BC|current_state.DECIDE'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'ula_bc:BC|current_state.DECIDE'
 28. Fast Model Hold: 'ula_bc:BC|current_state.DECIDE'
 29. Fast Model Hold: 'clk'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'ula_bc:BC|current_state.DECIDE'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ULA_mult_div                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AF256A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; ula_bc:BC|current_state.DECIDE ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ula_bc:BC|current_state.DECIDE } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                ;
+-----------+-----------------+--------------------------------+-------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note                    ;
+-----------+-----------------+--------------------------------+-------------------------+
; INF MHz   ; 202.1 MHz       ; ula_bc:BC|current_state.DECIDE ; limit due to hold check ;
; 45.11 MHz ; 45.11 MHz       ; clk                            ;                         ;
+-----------+-----------------+--------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; clk                            ; -21.169 ; -1671.772     ;
; ula_bc:BC|current_state.DECIDE ; -20.214 ; -140.783      ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; ula_bc:BC|current_state.DECIDE ; -2.474 ; -21.825       ;
; clk                            ; 0.460  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -1.631 ; -310.797      ;
; ula_bc:BC|current_state.DECIDE ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                              ;
+---------+-------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                       ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -21.169 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 22.055     ;
; -21.155 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 22.041     ;
; -21.093 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 21.979     ;
; -21.091 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 21.977     ;
; -21.057 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 21.943     ;
; -20.765 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 21.651     ;
; -20.699 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 21.575     ;
; -20.689 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 21.563     ;
; -20.548 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 21.434     ;
; -20.477 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.025      ; 21.541     ;
; -20.415 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.026      ; 21.480     ;
; -20.360 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; -0.153     ; 21.246     ;
; -20.302 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 21.161     ;
; -20.288 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 21.147     ;
; -20.226 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 21.085     ;
; -20.224 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 21.083     ;
; -20.216 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 21.092     ;
; -20.206 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 21.080     ;
; -20.190 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 21.049     ;
; -20.132 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.997     ;
; -20.118 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.983     ;
; -20.084 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 20.960     ;
; -20.079 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 20.955     ;
; -20.074 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 20.948     ;
; -20.069 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 20.943     ;
; -20.056 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.921     ;
; -20.054 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.919     ;
; -20.020 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.885     ;
; -20.018 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 20.894     ;
; -20.008 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 20.882     ;
; -19.973 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 20.849     ;
; -19.963 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 20.837     ;
; -19.898 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.757     ;
; -19.842 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 20.718     ;
; -19.832 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 20.706     ;
; -19.728 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.593     ;
; -19.721 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 20.580     ;
; -19.681 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.540     ;
; -19.670 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.015      ; 20.724     ;
; -19.660 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.013      ; 20.712     ;
; -19.610 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.002     ; 20.647     ;
; -19.565 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; -0.163     ; 20.441     ;
; -19.555 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; -0.165     ; 20.429     ;
; -19.548 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.001     ; 20.586     ;
; -19.511 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.376     ;
; -19.493 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.352     ;
; -19.453 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.312     ;
; -19.440 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.004      ; 20.483     ;
; -19.439 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.298     ;
; -19.378 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.005      ; 20.422     ;
; -19.377 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.236     ;
; -19.375 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.234     ;
; -19.341 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 20.200     ;
; -19.323 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; -0.174     ; 20.188     ;
; -19.280 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]           ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.016      ; 20.335     ;
; -19.270 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]           ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.014      ; 20.323     ;
; -19.238 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 20.097     ;
; -19.209 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.180     ; 20.068     ;
; -19.126 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.015      ; 20.180     ;
; -19.116 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.013      ; 20.168     ;
; -19.106 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.965     ;
; -19.101 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.960     ;
; -19.049 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.908     ;
; -19.040 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.899     ;
; -18.995 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.854     ;
; -18.963 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.822     ;
; -18.949 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.808     ;
; -18.904 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; clk          ; clk         ; 1.000        ; -0.164     ; 19.779     ;
; -18.887 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.746     ;
; -18.885 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.744     ;
; -18.864 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.723     ;
; -18.851 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.710     ;
; -18.832 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.691     ;
; -18.766 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.025      ; 19.830     ;
; -18.761 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.002     ; 19.798     ;
; -18.730 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.589     ;
; -18.726 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.585     ;
; -18.699 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.001     ; 19.737     ;
; -18.692 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.002     ; 19.729     ;
; -18.644 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.503     ;
; -18.594 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.453     ;
; -18.589 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.448     ;
; -18.587 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.446     ;
; -18.559 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.418     ;
; -18.541 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]           ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.016      ; 19.596     ;
; -18.531 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]           ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.014      ; 19.584     ;
; -18.528 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.387     ;
; -18.483 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.342     ;
; -18.433 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[27]      ; clk          ; clk         ; 1.000        ; -0.170     ; 19.302     ;
; -18.419 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[27]      ; clk          ; clk         ; 1.000        ; -0.170     ; 19.288     ;
; -18.357 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[27]      ; clk          ; clk         ; 1.000        ; -0.170     ; 19.226     ;
; -18.355 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[27]      ; clk          ; clk         ; 1.000        ; -0.170     ; 19.224     ;
; -18.352 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.211     ;
; -18.342 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.180     ; 19.201     ;
; -18.321 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[27]      ; clk          ; clk         ; 1.000        ; -0.170     ; 19.190     ;
; -18.302 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]           ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.001     ; 19.340     ;
; -18.289 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; clk          ; clk         ; 1.000        ; -0.164     ; 19.164     ;
; -18.284 ; ula_bo:BO|shift_reg:reg_A|r_reg[2]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 19.345     ;
; -18.271 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.002     ; 19.308     ;
; -18.247 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]             ; clk          ; clk         ; 1.000        ; -0.180     ; 19.106     ;
+---------+-------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ula_bc:BC|current_state.DECIDE'                                                                                                                                      ;
+---------+----------------------------------------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -20.214 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 21.591     ;
; -20.200 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 21.577     ;
; -20.172 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 21.588     ;
; -20.158 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 21.574     ;
; -20.138 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 21.515     ;
; -20.136 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 21.513     ;
; -20.102 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 21.479     ;
; -20.096 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 21.512     ;
; -20.094 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 21.510     ;
; -20.060 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 21.476     ;
; -19.810 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 21.187     ;
; -19.768 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 21.184     ;
; -19.593 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 20.970     ;
; -19.551 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 20.967     ;
; -19.522 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 21.077     ;
; -19.480 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 21.074     ;
; -19.460 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.056      ; 21.016     ;
; -19.418 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 21.013     ;
; -19.405 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.877      ; 20.782     ;
; -19.363 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.876      ; 20.779     ;
; -17.811 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 19.366     ;
; -17.769 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 19.363     ;
; -17.596 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 19.449     ;
; -17.399 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[1]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.868      ; 19.240     ;
; -17.330 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[0]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.868      ; 19.171     ;
; -17.329 ; ula_bo:BO|shift_reg:reg_A|r_reg[2]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.052      ; 18.881     ;
; -17.287 ; ula_bo:BO|shift_reg:reg_A|r_reg[2]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.051      ; 18.878     ;
; -17.221 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[2]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.868      ; 19.062     ;
; -17.215 ; ula_bo:BO|shift_reg:reg_A|r_reg[1]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 18.770     ;
; -17.173 ; ula_bo:BO|shift_reg:reg_A|r_reg[1]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 18.767     ;
; -17.128 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 18.683     ;
; -17.113 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 19.167     ;
; -17.092 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 18.945     ;
; -17.086 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 18.680     ;
; -17.042 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[3]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.868      ; 18.883     ;
; -16.962 ; ula_bo:BO|shift_reg:reg_A|r_reg[3]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.056      ; 18.518     ;
; -16.920 ; ula_bo:BO|shift_reg:reg_A|r_reg[3]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 18.515     ;
; -16.916 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[1]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 18.958     ;
; -16.847 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[0]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 18.889     ;
; -16.738 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[2]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 18.780     ;
; -16.720 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 18.275     ;
; -16.678 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 18.272     ;
; -16.609 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 18.663     ;
; -16.559 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[3]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 18.601     ;
; -16.548 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.056      ; 18.104     ;
; -16.506 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 18.101     ;
; -16.237 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[4]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.868      ; 18.078     ;
; -16.192 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 17.747     ;
; -16.150 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 17.744     ;
; -16.004 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 17.857     ;
; -15.811 ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.056      ; 17.367     ;
; -15.769 ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 17.364     ;
; -15.762 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[6]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.868      ; 17.603     ;
; -15.757 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[5]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.885      ; 17.615     ;
; -15.754 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[4]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 17.796     ;
; -15.550 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 17.105     ;
; -15.521 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 17.575     ;
; -15.520 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 17.373     ;
; -15.508 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 17.102     ;
; -15.279 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[6]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 17.321     ;
; -15.274 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[5]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.884      ; 17.333     ;
; -15.081 ; ula_bo:BO|shift_reg:reg_A|r_reg[6]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.052      ; 16.633     ;
; -15.039 ; ula_bo:BO|shift_reg:reg_A|r_reg[6]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.051      ; 16.630     ;
; -15.037 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 17.091     ;
; -15.032 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 16.885     ;
; -14.772 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 16.327     ;
; -14.752 ; ula_bo:BO|shift_reg:reg_A|r_reg[7]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.058      ; 16.310     ;
; -14.730 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 16.324     ;
; -14.710 ; ula_bo:BO|shift_reg:reg_A|r_reg[7]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.057      ; 16.307     ;
; -14.549 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 16.603     ;
; -14.541 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 16.394     ;
; -14.526 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 16.081     ;
; -14.484 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 16.078     ;
; -14.379 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[7]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 16.219     ;
; -14.306 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.058      ; 15.864     ;
; -14.264 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.057      ; 15.861     ;
; -14.185 ; ula_bo:BO|shift_reg:reg_A|r_reg[11]                ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.058      ; 15.743     ;
; -14.143 ; ula_bo:BO|shift_reg:reg_A|r_reg[11]                ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.057      ; 15.740     ;
; -14.058 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 16.112     ;
; -13.981 ; ula_bo:BO|std_logic_register:reg_B|q_int[8]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 15.536     ;
; -13.939 ; ula_bo:BO|std_logic_register:reg_B|q_int[8]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 15.533     ;
; -13.896 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[7]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.866      ; 15.937     ;
; -13.884 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.885      ; 15.742     ;
; -13.696 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 15.549     ;
; -13.401 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.884      ; 15.460     ;
; -13.399 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[9]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.868      ; 15.240     ;
; -13.393 ; ula_bo:BO|std_logic_register:reg_B|q_int[9]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 14.948     ;
; -13.351 ; ula_bo:BO|std_logic_register:reg_B|q_int[9]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 14.945     ;
; -13.279 ; ula_bo:BO|shift_reg:reg_A|r_reg[9]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.058      ; 14.837     ;
; -13.237 ; ula_bo:BO|shift_reg:reg_A|r_reg[9]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.057      ; 14.834     ;
; -13.224 ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.058      ; 14.782     ;
; -13.213 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 15.267     ;
; -13.207 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 15.060     ;
; -13.182 ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.057      ; 14.779     ;
; -12.940 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[10] ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.870      ; 14.783     ;
; -12.916 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[9]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.867      ; 14.958     ;
; -12.873 ; ula_bo:BO|std_logic_register:reg_B|q_int[10]       ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.055      ; 14.428     ;
; -12.831 ; ula_bo:BO|std_logic_register:reg_B|q_int[10]       ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 2.054      ; 14.425     ;
; -12.724 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.879      ; 14.778     ;
; -12.721 ; ula_bo:BO|std_logic_register:reg_B|q_int[8]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 1.880      ; 14.574     ;
+---------+----------------------------------------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ula_bc:BC|current_state.DECIDE'                                                                                                                                                         ;
+--------+----------------------------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.474 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.AD_1284     ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.449      ; 2.261      ;
; -2.369 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SLT_1432    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.451      ; 2.368      ;
; -2.349 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SUB_1321    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.527      ; 2.464      ;
; -2.205 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.ERRO_877    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.636      ; 2.717      ;
; -2.153 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.DIV1_1025   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.496      ; 2.629      ;
; -2.151 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.MULT1_1247  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.494      ; 2.629      ;
; -2.107 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_OR_1395   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.529      ; 2.708      ;
; -2.107 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_AND_1358  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 4.530      ; 2.709      ;
; -1.974 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.AD_1284     ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.449      ; 2.261      ;
; -1.869 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SLT_1432    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.451      ; 2.368      ;
; -1.849 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SUB_1321    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.527      ; 2.464      ;
; -1.705 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.ERRO_877    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.636      ; 2.717      ;
; -1.653 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.DIV1_1025   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.496      ; 2.629      ;
; -1.651 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.MULT1_1247  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.494      ; 2.629      ;
; -1.607 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_OR_1395   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.529      ; 2.708      ;
; -1.607 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_AND_1358  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 4.530      ; 2.709      ;
; -1.196 ; ula_bc:BC|current_state.LOAD                       ; ula_bc:BC|next_state.DECIDE_1469 ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.049      ; 0.853      ;
; -1.179 ; ula_bc:BC|current_state.MULT1                      ; ula_bc:BC|next_state.MULT2_1210  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.026      ; 0.847      ;
; -0.705 ; ula_bc:BC|current_state.INIT                       ; ula_bc:BC|next_state.LOAD_1506   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.049      ; 1.344      ;
; -0.697 ; ula_bc:BC|current_state.PRONTO                     ; ula_bc:BC|next_state.INIT_1543   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.047      ; 1.350      ;
; -0.597 ; ula_bc:BC|current_state.ERRO                       ; ula_bc:BC|next_state.INIT_1543   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.047      ; 1.450      ;
; -0.299 ; ula_bc:BC|current_state.INIT                       ; ula_bc:BC|next_state.INIT_1543   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.047      ; 1.748      ;
; -0.133 ; ula_bc:BC|current_state.DIV3                       ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.898      ; 1.765      ;
; 0.127  ; ula_bc:BC|current_state.MULT2                      ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.927      ; 2.054      ;
; 0.191  ; ula_bc:BC|current_state.MULT3                      ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.921      ; 2.112      ;
; 0.196  ; ula_bc:BC|current_state.MULT5                      ; ula_bc:BC|next_state.MULT3_1173  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.921      ; 2.117      ;
; 0.248  ; ula_bc:BC|current_state.DIV2                       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.861      ; 2.109      ;
; 0.295  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.861      ; 2.156      ;
; 0.307  ; ula_bc:BC|current_state.DIV1                       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.861      ; 2.168      ;
; 0.396  ; ula_bc:BC|current_state.MULT3                      ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.918      ; 2.314      ;
; 0.428  ; ula_bc:BC|current_state.MULT3                      ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.920      ; 2.348      ;
; 0.448  ; ula_bc:BC|current_state.DIV2                       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.860      ; 2.308      ;
; 0.462  ; ula_bc:BC|current_state.MULT4                      ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.920      ; 2.382      ;
; 0.484  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.882      ; 2.366      ;
; 0.525  ; ula_bc:BC|current_state.DIV1                       ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.897      ; 2.422      ;
; 0.576  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.862      ; 2.438      ;
; 0.753  ; ula_bc:BC|current_state.MULT2                      ; ula_bc:BC|next_state.MULT3_1173  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.927      ; 2.680      ;
; 0.755  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.865      ; 2.620      ;
; 0.768  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.883      ; 2.651      ;
; 1.039  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.866      ; 2.905      ;
; 1.053  ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.034      ; 3.087      ;
; 1.055  ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.035      ; 3.090      ;
; 1.139  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.057      ; 3.196      ;
; 1.141  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.058      ; 3.199      ;
; 1.206  ; ula_bc:BC|current_state.SUB                        ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.030      ; 3.236      ;
; 1.210  ; ula_bc:BC|current_state.SUB                        ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.029      ; 3.239      ;
; 1.260  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.916      ; 3.176      ;
; 1.277  ; ula_bo:BO|std_logic_register:reg_B|q_int[28]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.861      ; 3.138      ;
; 1.290  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.918      ; 3.208      ;
; 1.442  ; ula_bc:BC|current_state.S_OR                       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.029      ; 3.471      ;
; 1.467  ; ula_bc:BC|current_state.AD                         ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.047      ; 3.514      ;
; 1.471  ; ula_bc:BC|current_state.AD                         ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.046      ; 3.517      ;
; 1.504  ; ula_bc:BC|current_state.SLT                        ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.046      ; 3.550      ;
; 1.558  ; ula_bo:BO|std_logic_register:reg_B|q_int[28]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.862      ; 3.420      ;
; 1.568  ; ula_bc:BC|current_state.MULT6                      ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.029      ; 3.597      ;
; 1.728  ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.944      ; 3.672      ;
; 1.734  ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.946      ; 3.680      ;
; 1.769  ; ula_bc:BC|current_state.S_AND                      ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.029      ; 3.798      ;
; 1.775  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[25] ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.932      ; 3.707      ;
; 1.827  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[25] ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.929      ; 3.756      ;
; 1.880  ; ula_bo:BO|std_logic_register:reg_B|q_int[29]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.854      ; 3.734      ;
; 1.909  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.036      ; 3.945      ;
; 1.909  ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 3.644      ;
; 1.924  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.SUB_1321    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.768      ; 3.692      ;
; 1.941  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[24] ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.932      ; 3.873      ;
; 1.993  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[24] ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.929      ; 3.922      ;
; 1.996  ; ula_bo:BO|std_logic_register:reg_B|q_int[27]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.861      ; 3.857      ;
; 2.009  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[29] ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.864      ; 3.873      ;
; 2.021  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[25] ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.931      ; 3.952      ;
; 2.064  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 3.799      ;
; 2.079  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[30] ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.864      ; 3.943      ;
; 2.141  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.037      ; 4.178      ;
; 2.161  ; ula_bo:BO|std_logic_register:reg_B|q_int[29]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.855      ; 4.016      ;
; 2.187  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[24] ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.931      ; 4.118      ;
; 2.200  ; ula_bo:BO|shift_reg:reg_A|r_reg[30]                ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.057      ; 4.257      ;
; 2.228  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.S_AND_1358  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.771      ; 3.999      ;
; 2.234  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.S_OR_1395   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.770      ; 4.004      ;
; 2.242  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.737      ; 3.979      ;
; 2.277  ; ula_bo:BO|std_logic_register:reg_B|q_int[27]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.862      ; 4.139      ;
; 2.282  ; ula_bo:BO|std_logic_register:reg_funct|q_int[5]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 4.017      ;
; 2.289  ; ula_bc:BC|current_state.DIV4                       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.036      ; 4.325      ;
; 2.290  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[29] ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.865      ; 4.155      ;
; 2.319  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.876      ; 4.195      ;
; 2.321  ; ula_bo:BO|shift_reg:reg_A|r_reg[15]                ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.919      ; 4.240      ;
; 2.360  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[30] ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.865      ; 4.225      ;
; 2.362  ; ula_bo:BO|std_logic_register:reg_funct|q_int[1]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 4.097      ;
; 2.375  ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 4.110      ;
; 2.413  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 4.148      ;
; 2.428  ; ula_bo:BO|std_logic_register:reg_funct|q_int[3]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 4.163      ;
; 2.432  ; ula_bo:BO|shift_reg:reg_A|r_reg[30]                ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 2.058      ; 4.490      ;
; 2.450  ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.917      ; 4.367      ;
; 2.471  ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.893      ; 4.364      ;
; 2.472  ; ula_bo:BO|shift_reg:reg_A|r_reg[13]                ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.919      ; 4.391      ;
; 2.485  ; ula_bo:BO|std_logic_register:reg_B|q_int[26]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.861      ; 4.346      ;
; 2.488  ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.919      ; 4.407      ;
; 2.497  ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.737      ; 4.234      ;
; 2.501  ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.895      ; 4.396      ;
; 2.519  ; ula_bo:BO|std_logic_register:reg_funct|q_int[4]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.735      ; 4.254      ;
; 2.532  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[19] ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.936      ; 4.468      ;
; 2.547  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.AD_1284     ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.690      ; 4.237      ;
+--------+----------------------------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.460 ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.644 ; ula_bo:BO|shift_reg:reg_PL|r_reg[7]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.646 ; ula_bo:BO|shift_reg:reg_PL|r_reg[10]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.647 ; ula_bo:BO|shift_reg:reg_PL|r_reg[7]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[7]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.647 ; ula_bo:BO|shift_reg:reg_PL|r_reg[10]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[10]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.648 ; ula_bo:BO|shift_reg:reg_PL|r_reg[4]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.649 ; ula_bo:BO|shift_reg:reg_PL|r_reg[4]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.651 ; ula_bo:BO|shift_reg:reg_PL|r_reg[22]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[21]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.652 ; ula_bo:BO|shift_reg:reg_PL|r_reg[18]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[17]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.652 ; ula_bo:BO|shift_reg:reg_PL|r_reg[14]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.653 ; ula_bo:BO|shift_reg:reg_A|r_reg[11]                ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.653 ; ula_bo:BO|shift_reg:reg_PL|r_reg[24]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[23]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.653 ; ula_bo:BO|shift_reg:reg_PL|r_reg[5]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.654 ; ula_bo:BO|shift_reg:reg_PL|r_reg[31]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[30]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.654 ; ula_bo:BO|shift_reg:reg_PL|r_reg[2]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.655 ; ula_bo:BO|shift_reg:reg_PL|r_reg[29]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[28]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.655 ; ula_bo:BO|shift_reg:reg_PL|r_reg[5]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.657 ; ula_bo:BO|shift_reg:reg_PL|r_reg[27]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[26]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.657 ; ula_bo:BO|shift_reg:reg_PL|r_reg[11]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.658 ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; ula_bo:BO|shift_reg:reg_A|r_reg[9]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.658 ; ula_bo:BO|shift_reg:reg_PL|r_reg[12]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.658 ; ula_bo:BO|shift_reg:reg_PL|r_reg[2]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.658 ; ula_bo:BO|shift_reg:reg_PL|r_reg[23]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[23]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.659 ; ula_bo:BO|shift_reg:reg_PL|r_reg[12]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[12]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.660 ; ula_bo:BO|shift_reg:reg_A|r_reg[14]                ; ula_bo:BO|shift_reg:reg_A|r_reg[13]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.660 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[7]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.660 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[11]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[10]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.662 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[5]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.662 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[20] ; ula_bo:BO|std_logic_register:reg_S1|q_int[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.663 ; ula_bo:BO|shift_reg:reg_A|r_reg[15]                ; ula_bo:BO|shift_reg:reg_A|r_reg[14]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.663 ; ula_bo:BO|shift_reg:reg_A|r_reg[12]                ; ula_bo:BO|shift_reg:reg_A|r_reg[11]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.959      ;
; 0.664 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[4]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.960      ;
; 0.664 ; ula_bo:BO|shift_reg:reg_PL|r_reg[19]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[18]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.960      ;
; 0.669 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[16]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[15]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.965      ;
; 0.672 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[18]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[17]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.968      ;
; 0.678 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.974      ;
; 0.679 ; ula_bo:BO|shift_reg:reg_A|r_reg[27]                ; ula_bo:BO|shift_reg:reg_A|r_reg[26]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.975      ;
; 0.684 ; ula_bo:BO|shift_reg:reg_A|r_reg[24]                ; ula_bo:BO|shift_reg:reg_A|r_reg[23]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.980      ;
; 0.803 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[11] ; ula_bo:BO|std_logic_register:reg_S1|q_int[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.804 ; ula_bo:BO|shift_reg:reg_PL|r_reg[3]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.805 ; ula_bo:BO|shift_reg:reg_PL|r_reg[25]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[25]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.806 ; ula_bo:BO|shift_reg:reg_PL|r_reg[16]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.806 ; ula_bo:BO|shift_reg:reg_PL|r_reg[9]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[9]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.811 ; ula_bo:BO|shift_reg:reg_PL|r_reg[20]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[19]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.811 ; ula_bo:BO|shift_reg:reg_PL|r_reg[20]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[20]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.813 ; ula_bo:BO|shift_reg:reg_PL|r_reg[17]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[16]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.813 ; ula_bo:BO|shift_reg:reg_PL|r_reg[17]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[17]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.817 ; ula_bo:BO|shift_reg:reg_A|r_reg[23]                ; ula_bo:BO|shift_reg:reg_A|r_reg[22]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.818 ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.823 ; ula_bo:BO|shift_reg:reg_A|r_reg[25]                ; ula_bo:BO|shift_reg:reg_A|r_reg[24]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.826 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[14]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.830 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.830 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[27]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.835 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.899 ; ula_bo:BO|shift_reg:reg_PL|r_reg[15]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.195      ;
; 0.910 ; ula_bo:BO|shift_reg:reg_A|r_reg[9]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.920 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[21] ; ula_bo:BO|std_logic_register:reg_S1|q_int[21]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.216      ;
; 1.003 ; ula_bo:BO|shift_reg:reg_PL|r_reg[28]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[27]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.003 ; ula_bo:BO|shift_reg:reg_PL|r_reg[3]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.010 ; ula_bo:BO|shift_reg:reg_A|r_reg[21]                ; ula_bo:BO|shift_reg:reg_A|r_reg[20]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.010 ; ula_bo:BO|shift_reg:reg_PL|r_reg[25]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[24]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.010 ; ula_bo:BO|shift_reg:reg_PL|r_reg[9]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.012 ; ula_bo:BO|shift_reg:reg_PL|r_reg[18]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[18]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.014 ; ula_bo:BO|shift_reg:reg_PL|r_reg[15]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[15]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.014 ; ula_bo:BO|shift_reg:reg_PL|r_reg[24]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[24]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.016 ; ula_bo:BO|shift_reg:reg_PL|r_reg[19]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.017 ; ula_bo:BO|shift_reg:reg_A|r_reg[26]                ; ula_bo:BO|shift_reg:reg_A|r_reg[25]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.313      ;
; 1.019 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[10]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[9]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.019 ; ula_bo:BO|shift_reg:reg_PL|r_reg[11]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[11]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.022 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; ula_bo:BO|std_logic_register:reg_S1|q_int[8]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.318      ;
; 1.022 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[22] ; ula_bo:BO|std_logic_register:reg_S1|q_int[22]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.318      ;
; 1.027 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[22]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[21]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.323      ;
; 1.029 ; ula_bo:BO|shift_reg:reg_A|r_reg[29]                ; ula_bo:BO|shift_reg:reg_A|r_reg[28]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.325      ;
; 1.031 ; ula_bo:BO|shift_reg:reg_A|r_reg[22]                ; ula_bo:BO|shift_reg:reg_A|r_reg[21]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 1.031 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[0]  ; ula_bo:BO|std_logic_register:reg_S1|q_int[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 1.033 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[17]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[16]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.329      ;
; 1.034 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[19] ; ula_bo:BO|std_logic_register:reg_S1|q_int[19]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.330      ;
; 1.040 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.044 ; ula_bo:BO|shift_reg:reg_PL|r_reg[6]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.046 ; ula_bo:BO|shift_reg:reg_PL|r_reg[13]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.047 ; ula_bo:BO|shift_reg:reg_PL|r_reg[30]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[29]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.048 ; ula_bo:BO|shift_reg:reg_PL|r_reg[13]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[13]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.051 ; ula_bo:BO|shift_reg:reg_PL|r_reg[6]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.347      ;
; 1.057 ; ula_bo:BO|shift_reg:reg_A|r_reg[13]                ; ula_bo:BO|shift_reg:reg_A|r_reg[12]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.057 ; ula_bo:BO|shift_reg:reg_PL|r_reg[14]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[14]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.058 ; ula_bo:BO|shift_reg:reg_A|r_reg[17]                ; ula_bo:BO|shift_reg:reg_A|r_reg[16]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.058 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[3]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.061 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[24]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[23]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.069 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[5]  ; ula_bo:BO|std_logic_register:reg_S1|q_int[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.365      ;
; 1.074 ; ula_bo:BO|shift_reg:reg_A|r_reg[28]                ; ula_bo:BO|shift_reg:reg_A|r_reg[27]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.370      ;
; 1.100 ; ula_bo:BO|shift_reg:reg_PL|r_reg[8]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[8]       ; clk          ; clk         ; 0.000        ; -0.015     ; 1.381      ;
; 1.101 ; ula_bo:BO|shift_reg:reg_PL|r_reg[8]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[7]                ; clk          ; clk         ; 0.000        ; -0.015     ; 1.382      ;
; 1.108 ; ula_bo:BO|std_logic_register:reg_B|q_int[15]       ; ula_bo:BO|std_logic_register:reg_count_r|q_int[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.404      ;
; 1.141 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.143 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[18] ; ula_bo:BO|std_logic_register:reg_count_r|q_int[18] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.439      ;
; 1.154 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[13]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.175 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[19] ; ula_bo:BO|std_logic_register:reg_count_r|q_int[19] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.201 ; ula_bo:BO|shift_reg:reg_A|r_reg[6]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; clk          ; clk         ; 0.000        ; -0.004     ; 1.493      ;
; 1.237 ; ula_bo:BO|shift_reg:reg_A|r_reg[1]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.532      ;
; 1.241 ; ula_bo:BO|shift_reg:reg_A|r_reg[29]                ; ula_bo:BO|std_logic_register:reg_count_r|q_int[29] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.532      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.AD          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.AD          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DECIDE      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DECIDE      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV1        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV1        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV2        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV2        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV3        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV3        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV4        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV4        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.ERRO        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.ERRO        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.INIT        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.INIT        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.LOAD        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.LOAD        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT1       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT1       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT2       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT2       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT3       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT3       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT4       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT4       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT5       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT5       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT6       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT6       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.PRONTO      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.PRONTO      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.SLT         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.SLT         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.SUB         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.SUB         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.S_AND       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.S_AND       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.S_OR        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.S_OR        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|flip_flop:flip_flop_FF|q  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|flip_flop:flip_flop_FF|q  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[23] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[23] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[24] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[24] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[25] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[25] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[26] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[26] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[27] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[27] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[28] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[28] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[29] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[29] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[30] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[30] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[31] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[31] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[6]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ula_bc:BC|current_state.DECIDE'                                                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|Selector27~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|Selector27~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|current_state.DECIDE|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|current_state.DECIDE|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.AD_1284|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.AD_1284|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DECIDE_1469|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DECIDE_1469|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV1_1025|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV1_1025|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV2_988|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV2_988|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV3_951|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV3_951|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV4_914|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV4_914|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.ERRO_877|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.ERRO_877|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.INIT_1543|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.INIT_1543|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.LOAD_1506|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.LOAD_1506|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT1_1247|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT1_1247|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT2_1210|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT2_1210|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT3_1173|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT3_1173|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT4_1136|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT4_1136|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT5_1099|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT5_1099|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT6_1062|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT6_1062|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.PRONTO_840|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.PRONTO_840|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SLT_1432|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SLT_1432|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SUB_1321|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SUB_1321|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_AND_1358|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_AND_1358|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_OR_1395|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_OR_1395|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.AD_1284     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.AD_1284     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DECIDE_1469 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DECIDE_1469 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV1_1025   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV1_1025   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV2_988    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV2_988    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV3_951    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV3_951    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV4_914    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV4_914    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.ERRO_877    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.ERRO_877    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.INIT_1543   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.INIT_1543   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.LOAD_1506   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.LOAD_1506   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT1_1247  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT1_1247  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT2_1210  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT2_1210  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT3_1173  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT3_1173  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT4_1136  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT4_1136  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT5_1099  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT5_1099  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT6_1062  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT6_1062  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.PRONTO_840  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.PRONTO_840  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SLT_1432    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SLT_1432    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SUB_1321    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SUB_1321    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_AND_1358  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_AND_1358  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_OR_1395   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_OR_1395   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; ULAOp[*]  ; clk                            ; 4.373 ; 4.373 ; Rise       ; clk                            ;
;  ULAOp[0] ; clk                            ; 4.373 ; 4.373 ; Rise       ; clk                            ;
;  ULAOp[1] ; clk                            ; 4.361 ; 4.361 ; Rise       ; clk                            ;
; entA[*]   ; clk                            ; 6.823 ; 6.823 ; Rise       ; clk                            ;
;  entA[0]  ; clk                            ; 4.825 ; 4.825 ; Rise       ; clk                            ;
;  entA[1]  ; clk                            ; 6.823 ; 6.823 ; Rise       ; clk                            ;
;  entA[2]  ; clk                            ; 4.621 ; 4.621 ; Rise       ; clk                            ;
;  entA[3]  ; clk                            ; 4.566 ; 4.566 ; Rise       ; clk                            ;
;  entA[4]  ; clk                            ; 4.505 ; 4.505 ; Rise       ; clk                            ;
;  entA[5]  ; clk                            ; 4.890 ; 4.890 ; Rise       ; clk                            ;
;  entA[6]  ; clk                            ; 4.886 ; 4.886 ; Rise       ; clk                            ;
;  entA[7]  ; clk                            ; 4.718 ; 4.718 ; Rise       ; clk                            ;
;  entA[8]  ; clk                            ; 4.587 ; 4.587 ; Rise       ; clk                            ;
;  entA[9]  ; clk                            ; 4.842 ; 4.842 ; Rise       ; clk                            ;
;  entA[10] ; clk                            ; 4.536 ; 4.536 ; Rise       ; clk                            ;
;  entA[11] ; clk                            ; 4.843 ; 4.843 ; Rise       ; clk                            ;
;  entA[12] ; clk                            ; 4.843 ; 4.843 ; Rise       ; clk                            ;
;  entA[13] ; clk                            ; 4.531 ; 4.531 ; Rise       ; clk                            ;
;  entA[14] ; clk                            ; 4.529 ; 4.529 ; Rise       ; clk                            ;
;  entA[15] ; clk                            ; 0.770 ; 0.770 ; Rise       ; clk                            ;
;  entA[16] ; clk                            ; 0.334 ; 0.334 ; Rise       ; clk                            ;
;  entA[17] ; clk                            ; 0.897 ; 0.897 ; Rise       ; clk                            ;
;  entA[18] ; clk                            ; 1.040 ; 1.040 ; Rise       ; clk                            ;
;  entA[19] ; clk                            ; 4.845 ; 4.845 ; Rise       ; clk                            ;
;  entA[20] ; clk                            ; 5.221 ; 5.221 ; Rise       ; clk                            ;
;  entA[21] ; clk                            ; 4.551 ; 4.551 ; Rise       ; clk                            ;
;  entA[22] ; clk                            ; 4.895 ; 4.895 ; Rise       ; clk                            ;
;  entA[23] ; clk                            ; 4.852 ; 4.852 ; Rise       ; clk                            ;
;  entA[24] ; clk                            ; 4.927 ; 4.927 ; Rise       ; clk                            ;
;  entA[25] ; clk                            ; 5.313 ; 5.313 ; Rise       ; clk                            ;
;  entA[26] ; clk                            ; 4.789 ; 4.789 ; Rise       ; clk                            ;
;  entA[27] ; clk                            ; 4.405 ; 4.405 ; Rise       ; clk                            ;
;  entA[28] ; clk                            ; 4.495 ; 4.495 ; Rise       ; clk                            ;
;  entA[29] ; clk                            ; 4.397 ; 4.397 ; Rise       ; clk                            ;
;  entA[30] ; clk                            ; 5.237 ; 5.237 ; Rise       ; clk                            ;
;  entA[31] ; clk                            ; 5.029 ; 5.029 ; Rise       ; clk                            ;
; entB[*]   ; clk                            ; 5.159 ; 5.159 ; Rise       ; clk                            ;
;  entB[0]  ; clk                            ; 4.392 ; 4.392 ; Rise       ; clk                            ;
;  entB[1]  ; clk                            ; 5.159 ; 5.159 ; Rise       ; clk                            ;
;  entB[2]  ; clk                            ; 4.528 ; 4.528 ; Rise       ; clk                            ;
;  entB[3]  ; clk                            ; 5.000 ; 5.000 ; Rise       ; clk                            ;
;  entB[4]  ; clk                            ; 4.535 ; 4.535 ; Rise       ; clk                            ;
;  entB[5]  ; clk                            ; 4.945 ; 4.945 ; Rise       ; clk                            ;
;  entB[6]  ; clk                            ; 4.565 ; 4.565 ; Rise       ; clk                            ;
;  entB[7]  ; clk                            ; 4.519 ; 4.519 ; Rise       ; clk                            ;
;  entB[8]  ; clk                            ; 4.527 ; 4.527 ; Rise       ; clk                            ;
;  entB[9]  ; clk                            ; 4.621 ; 4.621 ; Rise       ; clk                            ;
;  entB[10] ; clk                            ; 4.595 ; 4.595 ; Rise       ; clk                            ;
;  entB[11] ; clk                            ; 4.667 ; 4.667 ; Rise       ; clk                            ;
;  entB[12] ; clk                            ; 4.088 ; 4.088 ; Rise       ; clk                            ;
;  entB[13] ; clk                            ; 4.120 ; 4.120 ; Rise       ; clk                            ;
;  entB[14] ; clk                            ; 4.118 ; 4.118 ; Rise       ; clk                            ;
;  entB[15] ; clk                            ; 4.423 ; 4.423 ; Rise       ; clk                            ;
;  entB[16] ; clk                            ; 4.116 ; 4.116 ; Rise       ; clk                            ;
;  entB[17] ; clk                            ; 4.775 ; 4.775 ; Rise       ; clk                            ;
;  entB[18] ; clk                            ; 4.402 ; 4.402 ; Rise       ; clk                            ;
;  entB[19] ; clk                            ; 4.404 ; 4.404 ; Rise       ; clk                            ;
;  entB[20] ; clk                            ; 4.388 ; 4.388 ; Rise       ; clk                            ;
;  entB[21] ; clk                            ; 4.359 ; 4.359 ; Rise       ; clk                            ;
;  entB[22] ; clk                            ; 4.452 ; 4.452 ; Rise       ; clk                            ;
;  entB[23] ; clk                            ; 5.015 ; 5.015 ; Rise       ; clk                            ;
;  entB[24] ; clk                            ; 4.758 ; 4.758 ; Rise       ; clk                            ;
;  entB[25] ; clk                            ; 4.128 ; 4.128 ; Rise       ; clk                            ;
;  entB[26] ; clk                            ; 4.252 ; 4.252 ; Rise       ; clk                            ;
;  entB[27] ; clk                            ; 4.406 ; 4.406 ; Rise       ; clk                            ;
;  entB[28] ; clk                            ; 4.439 ; 4.439 ; Rise       ; clk                            ;
;  entB[29] ; clk                            ; 4.696 ; 4.696 ; Rise       ; clk                            ;
;  entB[30] ; clk                            ; 4.688 ; 4.688 ; Rise       ; clk                            ;
;  entB[31] ; clk                            ; 4.531 ; 4.531 ; Rise       ; clk                            ;
; funct[*]  ; clk                            ; 4.936 ; 4.936 ; Rise       ; clk                            ;
;  funct[0] ; clk                            ; 4.343 ; 4.343 ; Rise       ; clk                            ;
;  funct[1] ; clk                            ; 4.181 ; 4.181 ; Rise       ; clk                            ;
;  funct[2] ; clk                            ; 4.936 ; 4.936 ; Rise       ; clk                            ;
;  funct[3] ; clk                            ; 4.312 ; 4.312 ; Rise       ; clk                            ;
;  funct[4] ; clk                            ; 4.419 ; 4.419 ; Rise       ; clk                            ;
;  funct[5] ; clk                            ; 4.330 ; 4.330 ; Rise       ; clk                            ;
; iniciar   ; ula_bc:BC|current_state.DECIDE ; 4.672 ; 4.672 ; Rise       ; ula_bc:BC|current_state.DECIDE ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; ULAOp[*]  ; clk                            ; -4.104 ; -4.104 ; Rise       ; clk                            ;
;  ULAOp[0] ; clk                            ; -4.116 ; -4.116 ; Rise       ; clk                            ;
;  ULAOp[1] ; clk                            ; -4.104 ; -4.104 ; Rise       ; clk                            ;
; entA[*]   ; clk                            ; -0.077 ; -0.077 ; Rise       ; clk                            ;
;  entA[0]  ; clk                            ; -4.568 ; -4.568 ; Rise       ; clk                            ;
;  entA[1]  ; clk                            ; -6.566 ; -6.566 ; Rise       ; clk                            ;
;  entA[2]  ; clk                            ; -4.364 ; -4.364 ; Rise       ; clk                            ;
;  entA[3]  ; clk                            ; -4.309 ; -4.309 ; Rise       ; clk                            ;
;  entA[4]  ; clk                            ; -4.248 ; -4.248 ; Rise       ; clk                            ;
;  entA[5]  ; clk                            ; -4.633 ; -4.633 ; Rise       ; clk                            ;
;  entA[6]  ; clk                            ; -4.629 ; -4.629 ; Rise       ; clk                            ;
;  entA[7]  ; clk                            ; -4.461 ; -4.461 ; Rise       ; clk                            ;
;  entA[8]  ; clk                            ; -4.330 ; -4.330 ; Rise       ; clk                            ;
;  entA[9]  ; clk                            ; -4.585 ; -4.585 ; Rise       ; clk                            ;
;  entA[10] ; clk                            ; -4.279 ; -4.279 ; Rise       ; clk                            ;
;  entA[11] ; clk                            ; -4.586 ; -4.586 ; Rise       ; clk                            ;
;  entA[12] ; clk                            ; -4.586 ; -4.586 ; Rise       ; clk                            ;
;  entA[13] ; clk                            ; -4.274 ; -4.274 ; Rise       ; clk                            ;
;  entA[14] ; clk                            ; -4.272 ; -4.272 ; Rise       ; clk                            ;
;  entA[15] ; clk                            ; -0.513 ; -0.513 ; Rise       ; clk                            ;
;  entA[16] ; clk                            ; -0.077 ; -0.077 ; Rise       ; clk                            ;
;  entA[17] ; clk                            ; -0.640 ; -0.640 ; Rise       ; clk                            ;
;  entA[18] ; clk                            ; -0.783 ; -0.783 ; Rise       ; clk                            ;
;  entA[19] ; clk                            ; -4.588 ; -4.588 ; Rise       ; clk                            ;
;  entA[20] ; clk                            ; -4.964 ; -4.964 ; Rise       ; clk                            ;
;  entA[21] ; clk                            ; -4.294 ; -4.294 ; Rise       ; clk                            ;
;  entA[22] ; clk                            ; -4.638 ; -4.638 ; Rise       ; clk                            ;
;  entA[23] ; clk                            ; -4.595 ; -4.595 ; Rise       ; clk                            ;
;  entA[24] ; clk                            ; -4.670 ; -4.670 ; Rise       ; clk                            ;
;  entA[25] ; clk                            ; -5.056 ; -5.056 ; Rise       ; clk                            ;
;  entA[26] ; clk                            ; -4.532 ; -4.532 ; Rise       ; clk                            ;
;  entA[27] ; clk                            ; -4.148 ; -4.148 ; Rise       ; clk                            ;
;  entA[28] ; clk                            ; -4.238 ; -4.238 ; Rise       ; clk                            ;
;  entA[29] ; clk                            ; -4.140 ; -4.140 ; Rise       ; clk                            ;
;  entA[30] ; clk                            ; -4.980 ; -4.980 ; Rise       ; clk                            ;
;  entA[31] ; clk                            ; -4.772 ; -4.772 ; Rise       ; clk                            ;
; entB[*]   ; clk                            ; -3.831 ; -3.831 ; Rise       ; clk                            ;
;  entB[0]  ; clk                            ; -4.135 ; -4.135 ; Rise       ; clk                            ;
;  entB[1]  ; clk                            ; -4.902 ; -4.902 ; Rise       ; clk                            ;
;  entB[2]  ; clk                            ; -4.271 ; -4.271 ; Rise       ; clk                            ;
;  entB[3]  ; clk                            ; -4.743 ; -4.743 ; Rise       ; clk                            ;
;  entB[4]  ; clk                            ; -4.278 ; -4.278 ; Rise       ; clk                            ;
;  entB[5]  ; clk                            ; -4.688 ; -4.688 ; Rise       ; clk                            ;
;  entB[6]  ; clk                            ; -4.308 ; -4.308 ; Rise       ; clk                            ;
;  entB[7]  ; clk                            ; -4.262 ; -4.262 ; Rise       ; clk                            ;
;  entB[8]  ; clk                            ; -4.270 ; -4.270 ; Rise       ; clk                            ;
;  entB[9]  ; clk                            ; -4.364 ; -4.364 ; Rise       ; clk                            ;
;  entB[10] ; clk                            ; -4.338 ; -4.338 ; Rise       ; clk                            ;
;  entB[11] ; clk                            ; -4.410 ; -4.410 ; Rise       ; clk                            ;
;  entB[12] ; clk                            ; -3.831 ; -3.831 ; Rise       ; clk                            ;
;  entB[13] ; clk                            ; -3.863 ; -3.863 ; Rise       ; clk                            ;
;  entB[14] ; clk                            ; -3.861 ; -3.861 ; Rise       ; clk                            ;
;  entB[15] ; clk                            ; -4.166 ; -4.166 ; Rise       ; clk                            ;
;  entB[16] ; clk                            ; -3.859 ; -3.859 ; Rise       ; clk                            ;
;  entB[17] ; clk                            ; -4.518 ; -4.518 ; Rise       ; clk                            ;
;  entB[18] ; clk                            ; -4.145 ; -4.145 ; Rise       ; clk                            ;
;  entB[19] ; clk                            ; -4.147 ; -4.147 ; Rise       ; clk                            ;
;  entB[20] ; clk                            ; -4.131 ; -4.131 ; Rise       ; clk                            ;
;  entB[21] ; clk                            ; -4.102 ; -4.102 ; Rise       ; clk                            ;
;  entB[22] ; clk                            ; -4.195 ; -4.195 ; Rise       ; clk                            ;
;  entB[23] ; clk                            ; -4.758 ; -4.758 ; Rise       ; clk                            ;
;  entB[24] ; clk                            ; -4.501 ; -4.501 ; Rise       ; clk                            ;
;  entB[25] ; clk                            ; -3.871 ; -3.871 ; Rise       ; clk                            ;
;  entB[26] ; clk                            ; -3.995 ; -3.995 ; Rise       ; clk                            ;
;  entB[27] ; clk                            ; -4.149 ; -4.149 ; Rise       ; clk                            ;
;  entB[28] ; clk                            ; -4.182 ; -4.182 ; Rise       ; clk                            ;
;  entB[29] ; clk                            ; -4.439 ; -4.439 ; Rise       ; clk                            ;
;  entB[30] ; clk                            ; -4.431 ; -4.431 ; Rise       ; clk                            ;
;  entB[31] ; clk                            ; -4.274 ; -4.274 ; Rise       ; clk                            ;
; funct[*]  ; clk                            ; -3.924 ; -3.924 ; Rise       ; clk                            ;
;  funct[0] ; clk                            ; -4.086 ; -4.086 ; Rise       ; clk                            ;
;  funct[1] ; clk                            ; -3.924 ; -3.924 ; Rise       ; clk                            ;
;  funct[2] ; clk                            ; -4.679 ; -4.679 ; Rise       ; clk                            ;
;  funct[3] ; clk                            ; -4.055 ; -4.055 ; Rise       ; clk                            ;
;  funct[4] ; clk                            ; -4.162 ; -4.162 ; Rise       ; clk                            ;
;  funct[5] ; clk                            ; -4.073 ; -4.073 ; Rise       ; clk                            ;
; iniciar   ; ula_bc:BC|current_state.DECIDE ; -3.190 ; -3.190 ; Rise       ; ula_bc:BC|current_state.DECIDE ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S0[*]     ; clk        ; 8.113 ; 8.113 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 7.783 ; 7.783 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 7.654 ; 7.654 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 8.112 ; 8.112 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 7.802 ; 7.802 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 8.018 ; 8.018 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 7.944 ; 7.944 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 8.107 ; 8.107 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 7.951 ; 7.951 ; Rise       ; clk             ;
;  S0[8]    ; clk        ; 7.943 ; 7.943 ; Rise       ; clk             ;
;  S0[9]    ; clk        ; 7.245 ; 7.245 ; Rise       ; clk             ;
;  S0[10]   ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
;  S0[11]   ; clk        ; 7.968 ; 7.968 ; Rise       ; clk             ;
;  S0[12]   ; clk        ; 8.035 ; 8.035 ; Rise       ; clk             ;
;  S0[13]   ; clk        ; 7.639 ; 7.639 ; Rise       ; clk             ;
;  S0[14]   ; clk        ; 8.113 ; 8.113 ; Rise       ; clk             ;
;  S0[15]   ; clk        ; 7.141 ; 7.141 ; Rise       ; clk             ;
;  S0[16]   ; clk        ; 7.943 ; 7.943 ; Rise       ; clk             ;
;  S0[17]   ; clk        ; 7.927 ; 7.927 ; Rise       ; clk             ;
;  S0[18]   ; clk        ; 7.762 ; 7.762 ; Rise       ; clk             ;
;  S0[19]   ; clk        ; 7.808 ; 7.808 ; Rise       ; clk             ;
;  S0[20]   ; clk        ; 7.574 ; 7.574 ; Rise       ; clk             ;
;  S0[21]   ; clk        ; 7.924 ; 7.924 ; Rise       ; clk             ;
;  S0[22]   ; clk        ; 7.736 ; 7.736 ; Rise       ; clk             ;
;  S0[23]   ; clk        ; 7.888 ; 7.888 ; Rise       ; clk             ;
;  S0[24]   ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  S0[25]   ; clk        ; 7.784 ; 7.784 ; Rise       ; clk             ;
;  S0[26]   ; clk        ; 8.049 ; 8.049 ; Rise       ; clk             ;
;  S0[27]   ; clk        ; 7.557 ; 7.557 ; Rise       ; clk             ;
;  S0[28]   ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  S0[29]   ; clk        ; 7.195 ; 7.195 ; Rise       ; clk             ;
;  S0[30]   ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  S0[31]   ; clk        ; 7.900 ; 7.900 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 8.551 ; 8.551 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 7.404 ; 7.404 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 7.326 ; 7.326 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 7.307 ; 7.307 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 7.880 ; 7.880 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 7.316 ; 7.316 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 7.874 ; 7.874 ; Rise       ; clk             ;
;  S1[8]    ; clk        ; 8.551 ; 8.551 ; Rise       ; clk             ;
;  S1[9]    ; clk        ; 7.111 ; 7.111 ; Rise       ; clk             ;
;  S1[10]   ; clk        ; 8.098 ; 8.098 ; Rise       ; clk             ;
;  S1[11]   ; clk        ; 7.424 ; 7.424 ; Rise       ; clk             ;
;  S1[12]   ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
;  S1[13]   ; clk        ; 7.482 ; 7.482 ; Rise       ; clk             ;
;  S1[14]   ; clk        ; 7.415 ; 7.415 ; Rise       ; clk             ;
;  S1[15]   ; clk        ; 7.789 ; 7.789 ; Rise       ; clk             ;
;  S1[16]   ; clk        ; 7.488 ; 7.488 ; Rise       ; clk             ;
;  S1[17]   ; clk        ; 7.887 ; 7.887 ; Rise       ; clk             ;
;  S1[18]   ; clk        ; 7.420 ; 7.420 ; Rise       ; clk             ;
;  S1[19]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[20]   ; clk        ; 7.441 ; 7.441 ; Rise       ; clk             ;
;  S1[21]   ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  S1[22]   ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
;  S1[23]   ; clk        ; 7.339 ; 7.339 ; Rise       ; clk             ;
;  S1[24]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[25]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[26]   ; clk        ; 7.776 ; 7.776 ; Rise       ; clk             ;
;  S1[27]   ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
;  S1[28]   ; clk        ; 7.425 ; 7.425 ; Rise       ; clk             ;
;  S1[29]   ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  S1[30]   ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
;  S1[31]   ; clk        ; 7.846 ; 7.846 ; Rise       ; clk             ;
; erro      ; clk        ; 8.007 ; 8.007 ; Rise       ; clk             ;
; pronto    ; clk        ; 7.963 ; 7.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S0[*]     ; clk        ; 7.141 ; 7.141 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 7.783 ; 7.783 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 7.654 ; 7.654 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 8.112 ; 8.112 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 7.802 ; 7.802 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 8.018 ; 8.018 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 7.944 ; 7.944 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 8.107 ; 8.107 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 7.951 ; 7.951 ; Rise       ; clk             ;
;  S0[8]    ; clk        ; 7.943 ; 7.943 ; Rise       ; clk             ;
;  S0[9]    ; clk        ; 7.245 ; 7.245 ; Rise       ; clk             ;
;  S0[10]   ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
;  S0[11]   ; clk        ; 7.968 ; 7.968 ; Rise       ; clk             ;
;  S0[12]   ; clk        ; 8.035 ; 8.035 ; Rise       ; clk             ;
;  S0[13]   ; clk        ; 7.639 ; 7.639 ; Rise       ; clk             ;
;  S0[14]   ; clk        ; 8.113 ; 8.113 ; Rise       ; clk             ;
;  S0[15]   ; clk        ; 7.141 ; 7.141 ; Rise       ; clk             ;
;  S0[16]   ; clk        ; 7.943 ; 7.943 ; Rise       ; clk             ;
;  S0[17]   ; clk        ; 7.927 ; 7.927 ; Rise       ; clk             ;
;  S0[18]   ; clk        ; 7.762 ; 7.762 ; Rise       ; clk             ;
;  S0[19]   ; clk        ; 7.808 ; 7.808 ; Rise       ; clk             ;
;  S0[20]   ; clk        ; 7.574 ; 7.574 ; Rise       ; clk             ;
;  S0[21]   ; clk        ; 7.924 ; 7.924 ; Rise       ; clk             ;
;  S0[22]   ; clk        ; 7.736 ; 7.736 ; Rise       ; clk             ;
;  S0[23]   ; clk        ; 7.888 ; 7.888 ; Rise       ; clk             ;
;  S0[24]   ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  S0[25]   ; clk        ; 7.784 ; 7.784 ; Rise       ; clk             ;
;  S0[26]   ; clk        ; 8.049 ; 8.049 ; Rise       ; clk             ;
;  S0[27]   ; clk        ; 7.557 ; 7.557 ; Rise       ; clk             ;
;  S0[28]   ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  S0[29]   ; clk        ; 7.195 ; 7.195 ; Rise       ; clk             ;
;  S0[30]   ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  S0[31]   ; clk        ; 7.900 ; 7.900 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 7.404 ; 7.404 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 7.326 ; 7.326 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 7.307 ; 7.307 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 7.880 ; 7.880 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 7.316 ; 7.316 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 7.874 ; 7.874 ; Rise       ; clk             ;
;  S1[8]    ; clk        ; 8.551 ; 8.551 ; Rise       ; clk             ;
;  S1[9]    ; clk        ; 7.111 ; 7.111 ; Rise       ; clk             ;
;  S1[10]   ; clk        ; 8.098 ; 8.098 ; Rise       ; clk             ;
;  S1[11]   ; clk        ; 7.424 ; 7.424 ; Rise       ; clk             ;
;  S1[12]   ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
;  S1[13]   ; clk        ; 7.482 ; 7.482 ; Rise       ; clk             ;
;  S1[14]   ; clk        ; 7.415 ; 7.415 ; Rise       ; clk             ;
;  S1[15]   ; clk        ; 7.789 ; 7.789 ; Rise       ; clk             ;
;  S1[16]   ; clk        ; 7.488 ; 7.488 ; Rise       ; clk             ;
;  S1[17]   ; clk        ; 7.887 ; 7.887 ; Rise       ; clk             ;
;  S1[18]   ; clk        ; 7.420 ; 7.420 ; Rise       ; clk             ;
;  S1[19]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[20]   ; clk        ; 7.441 ; 7.441 ; Rise       ; clk             ;
;  S1[21]   ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  S1[22]   ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
;  S1[23]   ; clk        ; 7.339 ; 7.339 ; Rise       ; clk             ;
;  S1[24]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[25]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[26]   ; clk        ; 7.776 ; 7.776 ; Rise       ; clk             ;
;  S1[27]   ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
;  S1[28]   ; clk        ; 7.425 ; 7.425 ; Rise       ; clk             ;
;  S1[29]   ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  S1[30]   ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
;  S1[31]   ; clk        ; 7.846 ; 7.846 ; Rise       ; clk             ;
; erro      ; clk        ; 8.007 ; 8.007 ; Rise       ; clk             ;
; pronto    ; clk        ; 7.963 ; 7.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -6.099 ; -400.916      ;
; ula_bc:BC|current_state.DECIDE ; -5.966 ; -38.819       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; ula_bc:BC|current_state.DECIDE ; -1.080 ; -8.305        ;
; clk                            ; 0.203  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -1.380 ; -254.380      ;
; ula_bc:BC|current_state.DECIDE ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                             ;
+--------+-------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.099 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.272      ;
; -6.089 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.262      ;
; -6.076 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.249      ;
; -6.071 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.244      ;
; -6.059 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.023      ; 7.112      ;
; -6.054 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.227      ;
; -6.035 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.024      ; 7.089      ;
; -5.957 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.130      ;
; -5.934 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 7.099      ;
; -5.924 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 7.086      ;
; -5.917 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.090      ;
; -5.863 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.143      ; 7.036      ;
; -5.839 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.988      ;
; -5.829 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.978      ;
; -5.816 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.965      ;
; -5.811 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.960      ;
; -5.799 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.001     ; 6.828      ;
; -5.794 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.943      ;
; -5.788 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.953      ;
; -5.784 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.015      ; 6.829      ;
; -5.778 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 6.940      ;
; -5.775 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 6.805      ;
; -5.774 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.012      ; 6.816      ;
; -5.759 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.924      ;
; -5.752 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.917      ;
; -5.749 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 6.911      ;
; -5.742 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 6.904      ;
; -5.736 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.890      ;
; -5.726 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.880      ;
; -5.720 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.885      ;
; -5.713 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.867      ;
; -5.710 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 6.872      ;
; -5.708 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.862      ;
; -5.697 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.846      ;
; -5.696 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.004      ; 6.730      ;
; -5.691 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.845      ;
; -5.689 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.854      ;
; -5.679 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 6.841      ;
; -5.672 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.005      ; 6.707      ;
; -5.657 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.806      ;
; -5.655 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]           ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.016      ; 6.701      ;
; -5.655 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.820      ;
; -5.645 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]           ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.013      ; 6.688      ;
; -5.645 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 6.807      ;
; -5.619 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.768      ;
; -5.607 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.014      ; 6.651      ;
; -5.604 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.135      ; 6.769      ;
; -5.603 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.752      ;
; -5.597 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.011      ; 6.638      ;
; -5.594 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.132      ; 6.756      ;
; -5.594 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.748      ;
; -5.554 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.708      ;
; -5.542 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.691      ;
; -5.532 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.681      ;
; -5.519 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.668      ;
; -5.514 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.663      ;
; -5.502 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; -0.001     ; 6.531      ;
; -5.500 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[31]      ; clk          ; clk         ; 1.000        ; 0.124      ; 6.654      ;
; -5.497 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.646      ;
; -5.484 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 6.536      ;
; -5.478 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 6.508      ;
; -5.473 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.622      ;
; -5.469 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.001     ; 6.498      ;
; -5.452 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.601      ;
; -5.444 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.593      ;
; -5.437 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.586      ;
; -5.430 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; clk          ; clk         ; 1.000        ; 0.135      ; 6.595      ;
; -5.405 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]           ; ula_bo:BO|flip_flop:flip_flop_FF|q                 ; clk          ; clk         ; 1.000        ; 0.016      ; 6.451      ;
; -5.405 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.554      ;
; -5.400 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.549      ;
; -5.395 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]           ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[31]             ; clk          ; clk         ; 1.000        ; 0.013      ; 6.438      ;
; -5.383 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.532      ;
; -5.374 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.523      ;
; -5.373 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.522      ;
; -5.360 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.509      ;
; -5.360 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.509      ;
; -5.355 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.504      ;
; -5.343 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; -0.001     ; 6.372      ;
; -5.340 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]           ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.000      ; 6.370      ;
; -5.340 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.489      ;
; -5.338 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.487      ;
; -5.334 ; ula_bo:BO|shift_reg:reg_A|r_reg[1]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 6.386      ;
; -5.321 ; ula_bo:BO|shift_reg:reg_A|r_reg[2]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.020      ; 6.371      ;
; -5.319 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 6.349      ;
; -5.306 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_S0|q_int[29]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.455      ;
; -5.306 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.455      ;
; -5.302 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; -0.001     ; 6.331      ;
; -5.298 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.447      ;
; -5.292 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; -0.002     ; 6.320      ;
; -5.289 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.438      ;
; -5.277 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.426      ;
; -5.270 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.419      ;
; -5.262 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.022      ; 6.314      ;
; -5.248 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3] ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; clk          ; clk         ; 1.000        ; 0.135      ; 6.413      ;
; -5.241 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[28]      ; clk          ; clk         ; 1.000        ; 0.119      ; 6.390      ;
; -5.238 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; clk          ; clk         ; 1.000        ; 0.119      ; 6.387      ;
; -5.224 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]     ; ula_bo:BO|std_logic_register:reg_S0|q_int[30]      ; clk          ; clk         ; 1.000        ; -0.002     ; 6.252      ;
; -5.216 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; clk          ; clk         ; 1.000        ; 0.135      ; 6.381      ;
; -5.210 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1] ; ula_bo:BO|std_logic_register:reg_S0|q_int[27]      ; clk          ; clk         ; 1.000        ; 0.127      ; 6.367      ;
; -5.210 ; ula_bo:BO|shift_reg:reg_A|r_reg[3]              ; ula_bo:BO|std_logic_register:reg_S0|q_int[0]       ; clk          ; clk         ; 1.000        ; 0.024      ; 6.264      ;
+--------+-------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ula_bc:BC|current_state.DECIDE'                                                                                                                                     ;
+--------+----------------------------------------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.966 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 7.101      ;
; -5.957 ; ula_bo:BO|std_logic_register:reg_funct|q_int[1]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 7.099      ;
; -5.956 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 7.091      ;
; -5.947 ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 7.089      ;
; -5.943 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 7.078      ;
; -5.938 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 7.073      ;
; -5.934 ; ula_bo:BO|std_logic_register:reg_funct|q_int[5]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 7.076      ;
; -5.929 ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 7.071      ;
; -5.926 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.496      ; 6.941      ;
; -5.921 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 7.056      ;
; -5.917 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.494      ; 6.939      ;
; -5.912 ; ula_bo:BO|std_logic_register:reg_funct|q_int[4]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 7.054      ;
; -5.902 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.497      ; 6.918      ;
; -5.893 ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 6.916      ;
; -5.824 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 6.959      ;
; -5.815 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 6.957      ;
; -5.784 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 6.919      ;
; -5.775 ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 6.917      ;
; -5.730 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3]    ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.616      ; 6.865      ;
; -5.721 ; ula_bo:BO|std_logic_register:reg_funct|q_int[3]    ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.614      ; 6.863      ;
; -5.351 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 6.365      ;
; -5.342 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 6.363      ;
; -5.265 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.436      ; 6.378      ;
; -5.209 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[1]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.424      ; 6.310      ;
; -5.201 ; ula_bo:BO|shift_reg:reg_A|r_reg[1]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 6.215      ;
; -5.194 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[0]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.424      ; 6.295      ;
; -5.192 ; ula_bo:BO|shift_reg:reg_A|r_reg[1]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 6.213      ;
; -5.188 ; ula_bo:BO|shift_reg:reg_A|r_reg[2]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 6.200      ;
; -5.179 ; ula_bo:BO|shift_reg:reg_A|r_reg[2]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.491      ; 6.198      ;
; -5.149 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[2]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.424      ; 6.250      ;
; -5.129 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 6.143      ;
; -5.120 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 6.141      ;
; -5.110 ; ula_bo:BO|std_logic_register:reg_B|q_int[0]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 6.286      ;
; -5.098 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[3]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.424      ; 6.199      ;
; -5.087 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 6.199      ;
; -5.077 ; ula_bo:BO|shift_reg:reg_A|r_reg[3]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.497      ; 6.093      ;
; -5.068 ; ula_bo:BO|shift_reg:reg_A|r_reg[3]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 6.091      ;
; -5.054 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[1]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.423      ; 6.218      ;
; -5.039 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[0]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.423      ; 6.203      ;
; -4.994 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[2]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.423      ; 6.158      ;
; -4.992 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 6.006      ;
; -4.983 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 6.004      ;
; -4.947 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.497      ; 5.963      ;
; -4.943 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[3]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.423      ; 6.107      ;
; -4.938 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 5.961      ;
; -4.932 ; ula_bo:BO|std_logic_register:reg_B|q_int[1]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.434      ; 6.107      ;
; -4.833 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[4]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.424      ; 5.934      ;
; -4.825 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 5.839      ;
; -4.816 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 5.837      ;
; -4.779 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 5.891      ;
; -4.711 ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.497      ; 5.727      ;
; -4.702 ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 5.725      ;
; -4.693 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[6]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.423      ; 5.793      ;
; -4.678 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[4]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.423      ; 5.842      ;
; -4.671 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[5]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.440      ; 5.788      ;
; -4.624 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 5.736      ;
; -4.624 ; ula_bo:BO|std_logic_register:reg_B|q_int[2]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.434      ; 5.799      ;
; -4.615 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 5.629      ;
; -4.606 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 5.627      ;
; -4.538 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[6]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.422      ; 5.701      ;
; -4.516 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[5]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.439      ; 5.696      ;
; -4.470 ; ula_bo:BO|shift_reg:reg_A|r_reg[6]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 5.482      ;
; -4.469 ; ula_bo:BO|std_logic_register:reg_B|q_int[3]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.434      ; 5.644      ;
; -4.466 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 5.578      ;
; -4.461 ; ula_bo:BO|shift_reg:reg_A|r_reg[6]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.491      ; 5.480      ;
; -4.381 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 5.395      ;
; -4.372 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 5.393      ;
; -4.356 ; ula_bo:BO|shift_reg:reg_A|r_reg[7]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.498      ; 5.373      ;
; -4.347 ; ula_bo:BO|shift_reg:reg_A|r_reg[7]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.496      ; 5.371      ;
; -4.311 ; ula_bo:BO|std_logic_register:reg_B|q_int[4]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.434      ; 5.486      ;
; -4.306 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 5.418      ;
; -4.280 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 5.294      ;
; -4.271 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 5.292      ;
; -4.257 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[7]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.422      ; 5.356      ;
; -4.208 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.498      ; 5.225      ;
; -4.199 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.496      ; 5.223      ;
; -4.197 ; ula_bo:BO|shift_reg:reg_A|r_reg[11]                ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.498      ; 5.214      ;
; -4.188 ; ula_bo:BO|shift_reg:reg_A|r_reg[11]                ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.496      ; 5.212      ;
; -4.151 ; ula_bo:BO|std_logic_register:reg_B|q_int[5]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.434      ; 5.326      ;
; -4.108 ; ula_bo:BO|std_logic_register:reg_B|q_int[8]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 5.122      ;
; -4.102 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[7]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.421      ; 5.264      ;
; -4.099 ; ula_bo:BO|std_logic_register:reg_B|q_int[8]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 5.120      ;
; -4.066 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.440      ; 5.183      ;
; -4.035 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 5.147      ;
; -3.930 ; ula_bo:BO|std_logic_register:reg_B|q_int[9]        ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 4.944      ;
; -3.921 ; ula_bo:BO|std_logic_register:reg_B|q_int[9]        ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 4.942      ;
; -3.920 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[9]  ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.424      ; 5.021      ;
; -3.911 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.439      ; 5.091      ;
; -3.890 ; ula_bo:BO|shift_reg:reg_A|r_reg[9]                 ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.498      ; 4.907      ;
; -3.881 ; ula_bo:BO|shift_reg:reg_A|r_reg[9]                 ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.496      ; 4.905      ;
; -3.880 ; ula_bo:BO|std_logic_register:reg_B|q_int[6]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.434      ; 5.055      ;
; -3.877 ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.498      ; 4.894      ;
; -3.876 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 4.988      ;
; -3.868 ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.496      ; 4.892      ;
; -3.779 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[10] ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.426      ; 4.882      ;
; -3.765 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[9]  ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.423      ; 4.929      ;
; -3.745 ; ula_bo:BO|std_logic_register:reg_B|q_int[10]       ; ula_bc:BC|next_state.ERRO_877   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.495      ; 4.759      ;
; -3.736 ; ula_bo:BO|std_logic_register:reg_B|q_int[10]       ; ula_bc:BC|next_state.PRONTO_840 ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.493      ; 4.757      ;
; -3.721 ; ula_bo:BO|std_logic_register:reg_B|q_int[7]        ; ula_bc:BC|next_state.DIV3_951   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.434      ; 4.896      ;
; -3.719 ; ula_bo:BO|std_logic_register:reg_B|q_int[8]        ; ula_bc:BC|next_state.DIV4_914   ; clk          ; ula_bc:BC|current_state.DECIDE ; 1.000        ; 0.435      ; 4.831      ;
+--------+----------------------------------------------------+---------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ula_bc:BC|current_state.DECIDE'                                                                                                                                                         ;
+--------+----------------------------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.080 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.AD_1284     ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.762      ; 0.817      ;
; -1.051 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SUB_1321    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.809      ; 0.893      ;
; -1.042 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SLT_1432    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.764      ; 0.857      ;
; -1.002 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.ERRO_877    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.832      ; 0.965      ;
; -0.979 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_AND_1358  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.811      ; 0.967      ;
; -0.976 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_OR_1395   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.811      ; 0.970      ;
; -0.947 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.MULT1_1247  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.790      ; 0.978      ;
; -0.946 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.DIV1_1025   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 1.792      ; 0.981      ;
; -0.580 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.AD_1284     ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.762      ; 0.817      ;
; -0.551 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SUB_1321    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.809      ; 0.893      ;
; -0.542 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.SLT_1432    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.764      ; 0.857      ;
; -0.502 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.ERRO_877    ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.832      ; 0.965      ;
; -0.479 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_AND_1358  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.811      ; 0.967      ;
; -0.476 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.S_OR_1395   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.811      ; 0.970      ;
; -0.447 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.MULT1_1247  ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.790      ; 0.978      ;
; -0.446 ; ula_bc:BC|current_state.DECIDE                     ; ula_bc:BC|next_state.DIV1_1025   ; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; -0.500       ; 1.792      ; 0.981      ;
; -0.148 ; ula_bc:BC|current_state.LOAD                       ; ula_bc:BC|next_state.DECIDE_1469 ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.489      ; 0.341      ;
; -0.134 ; ula_bc:BC|current_state.MULT1                      ; ula_bc:BC|next_state.MULT2_1210  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.472      ; 0.338      ;
; 0.011  ; ula_bc:BC|current_state.INIT                       ; ula_bc:BC|next_state.LOAD_1506   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.490      ; 0.501      ;
; 0.013  ; ula_bc:BC|current_state.PRONTO                     ; ula_bc:BC|next_state.INIT_1543   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.489      ; 0.502      ;
; 0.054  ; ula_bc:BC|current_state.ERRO                       ; ula_bc:BC|next_state.INIT_1543   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.489      ; 0.543      ;
; 0.133  ; ula_bc:BC|current_state.INIT                       ; ula_bc:BC|next_state.INIT_1543   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.489      ; 0.622      ;
; 0.203  ; ula_bc:BC|current_state.DIV3                       ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.438      ; 0.641      ;
; 0.287  ; ula_bc:BC|current_state.MULT2                      ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.455      ; 0.742      ;
; 0.300  ; ula_bc:BC|current_state.MULT3                      ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.451      ; 0.751      ;
; 0.323  ; ula_bc:BC|current_state.MULT5                      ; ula_bc:BC|next_state.MULT3_1173  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.450      ; 0.773      ;
; 0.332  ; ula_bc:BC|current_state.DIV2                       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.417      ; 0.749      ;
; 0.353  ; ula_bc:BC|current_state.DIV1                       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.417      ; 0.770      ;
; 0.372  ; ula_bc:BC|current_state.MULT3                      ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.450      ; 0.822      ;
; 0.372  ; ula_bc:BC|current_state.MULT3                      ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.448      ; 0.820      ;
; 0.377  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.416      ; 0.793      ;
; 0.400  ; ula_bc:BC|current_state.DIV2                       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.416      ; 0.816      ;
; 0.405  ; ula_bc:BC|current_state.MULT4                      ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.450      ; 0.855      ;
; 0.414  ; ula_bc:BC|current_state.DIV1                       ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.438      ; 0.852      ;
; 0.427  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.437      ; 0.864      ;
; 0.468  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.417      ; 0.885      ;
; 0.497  ; ula_bc:BC|current_state.MULT2                      ; ula_bc:BC|next_state.MULT3_1173  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.454      ; 0.951      ;
; 0.504  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.420      ; 0.924      ;
; 0.518  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.438      ; 0.956      ;
; 0.593  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[31] ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.421      ; 1.014      ;
; 0.600  ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.475      ; 1.075      ;
; 0.600  ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.477      ; 1.077      ;
; 0.637  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.496      ; 1.133      ;
; 0.637  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.498      ; 1.135      ;
; 0.660  ; ula_bc:BC|current_state.SUB                        ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.473      ; 1.133      ;
; 0.665  ; ula_bc:BC|current_state.SUB                        ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.471      ; 1.136      ;
; 0.695  ; ula_bo:BO|std_logic_register:reg_B|q_int[28]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.416      ; 1.111      ;
; 0.720  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.456      ; 1.176      ;
; 0.720  ; ula_bo:BO|std_logic_register:reg_B|q_int[31]       ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.458      ; 1.178      ;
; 0.729  ; ula_bc:BC|current_state.S_OR                       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.471      ; 1.200      ;
; 0.755  ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.329      ;
; 0.762  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.SUB_1321    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.593      ; 1.355      ;
; 0.764  ; ula_bc:BC|current_state.AD                         ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.489      ; 1.253      ;
; 0.769  ; ula_bc:BC|current_state.AD                         ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.487      ; 1.256      ;
; 0.770  ; ula_bc:BC|current_state.MULT6                      ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.471      ; 1.241      ;
; 0.779  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.353      ;
; 0.784  ; ula_bc:BC|current_state.SLT                        ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.487      ; 1.271      ;
; 0.786  ; ula_bo:BO|std_logic_register:reg_B|q_int[28]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.417      ; 1.203      ;
; 0.828  ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.474      ; 1.302      ;
; 0.829  ; ula_bo:BO|shift_reg:reg_A|r_reg[0]                 ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.472      ; 1.301      ;
; 0.834  ; ula_bc:BC|current_state.S_AND                      ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.471      ; 1.305      ;
; 0.845  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.S_OR_1395   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.595      ; 1.440      ;
; 0.845  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.S_AND_1358  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.595      ; 1.440      ;
; 0.846  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[25] ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.459      ; 1.305      ;
; 0.858  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.576      ; 1.434      ;
; 0.866  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[25] ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.456      ; 1.322      ;
; 0.871  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.614      ; 1.485      ;
; 0.871  ; ula_bo:BO|std_logic_register:reg_funct|q_int[1]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.445      ;
; 0.872  ; ula_bo:BO|std_logic_register:reg_funct|q_int[5]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.446      ;
; 0.878  ; ula_bo:BO|std_logic_register:reg_B|q_int[29]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.412      ; 1.290      ;
; 0.901  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[24] ; ula_bc:BC|next_state.MULT6_1062  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.459      ; 1.360      ;
; 0.902  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[29] ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.420      ; 1.322      ;
; 0.903  ; ula_bo:BO|std_logic_register:reg_funct|q_int[3]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.477      ;
; 0.906  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.480      ;
; 0.912  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.475      ; 1.387      ;
; 0.921  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[24] ; ula_bc:BC|next_state.MULT4_1136  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.456      ; 1.377      ;
; 0.924  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[25] ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.458      ; 1.382      ;
; 0.927  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[30] ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.420      ; 1.347      ;
; 0.927  ; ula_bo:BO|std_logic_register:reg_B|q_int[27]       ; ula_bc:BC|next_state.DIV3_951    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.416      ; 1.343      ;
; 0.932  ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.506      ;
; 0.935  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.616      ; 1.551      ;
; 0.936  ; ula_bo:BO|std_logic_register:reg_funct|q_int[2]    ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.576      ; 1.512      ;
; 0.969  ; ula_bo:BO|std_logic_register:reg_B|q_int[29]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.413      ; 1.382      ;
; 0.976  ; ula_bo:BO|std_logic_register:reg_funct|q_int[4]    ; ula_bc:BC|next_state.MULT1_1247  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.574      ; 1.550      ;
; 0.976  ; ula_bo:BO|std_logic_register:reg_B|q_int[30]       ; ula_bc:BC|next_state.ERRO_877    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.477      ; 1.453      ;
; 0.979  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[24] ; ula_bc:BC|next_state.MULT5_1099  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.458      ; 1.437      ;
; 0.991  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[1]    ; ula_bc:BC|next_state.AD_1284     ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.546      ; 1.537      ;
; 0.991  ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.SUB_1321    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.593      ; 1.584      ;
; 0.993  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[29] ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.421      ; 1.414      ;
; 0.993  ; ula_bo:BO|std_logic_register:reg_funct|q_int[5]    ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.576      ; 1.569      ;
; 1.017  ; ula_bo:BO|std_logic_register:reg_funct|q_int[3]    ; ula_bc:BC|next_state.SUB_1321    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.593      ; 1.610      ;
; 1.018  ; ula_bo:BO|std_logic_register:reg_count_r|q_int[30] ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.421      ; 1.439      ;
; 1.018  ; ula_bo:BO|std_logic_register:reg_B|q_int[27]       ; ula_bc:BC|next_state.DIV4_914    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.417      ; 1.435      ;
; 1.025  ; ula_bo:BO|shift_reg:reg_A|r_reg[15]                ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.459      ; 1.484      ;
; 1.027  ; ula_bo:BO|std_logic_register:reg_ULAOp|q_int[0]    ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.576      ; 1.603      ;
; 1.037  ; ula_bc:BC|current_state.DIV4                       ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.475      ; 1.512      ;
; 1.050  ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bc:BC|next_state.DIV2_988    ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.458      ; 1.508      ;
; 1.054  ; ula_bo:BO|std_logic_register:reg_funct|q_int[1]    ; ula_bc:BC|next_state.DIV1_1025   ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.576      ; 1.630      ;
; 1.058  ; ula_bo:BO|shift_reg:reg_A|r_reg[30]                ; ula_bc:BC|next_state.PRONTO_840  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.496      ; 1.554      ;
; 1.063  ; ula_bo:BO|std_logic_register:reg_funct|q_int[0]    ; ula_bc:BC|next_state.S_AND_1358  ; clk                            ; ula_bc:BC|current_state.DECIDE ; 0.000        ; 0.595      ; 1.658      ;
+--------+----------------------------------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                             ;
+-------+----------------------------------------------------+-----------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                       ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-----------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.203 ; ula_bo:BO|shift_reg:reg_A|r_reg[31]                ; ula_bo:BO|shift_reg:reg_A|r_reg[31]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.351      ;
; 0.227 ; ula_bo:BO|shift_reg:reg_PL|r_reg[7]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[6]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.375      ;
; 0.229 ; ula_bo:BO|shift_reg:reg_PL|r_reg[10]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[9]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; ula_bo:BO|shift_reg:reg_A|r_reg[11]                ; ula_bo:BO|shift_reg:reg_A|r_reg[10]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ula_bo:BO|shift_reg:reg_PL|r_reg[31]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[30]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ula_bo:BO|shift_reg:reg_PL|r_reg[22]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[21]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ula_bo:BO|shift_reg:reg_PL|r_reg[4]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[3]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ula_bo:BO|shift_reg:reg_PL|r_reg[4]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[4]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ula_bo:BO|shift_reg:reg_PL|r_reg[7]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[7]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ula_bo:BO|shift_reg:reg_PL|r_reg[10]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[10] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; ula_bo:BO|shift_reg:reg_PL|r_reg[24]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[23]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; ula_bo:BO|shift_reg:reg_PL|r_reg[2]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[1]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; ula_bo:BO|shift_reg:reg_PL|r_reg[5]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[5]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.379      ;
; 0.232 ; ula_bo:BO|shift_reg:reg_PL|r_reg[29]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[28]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ula_bo:BO|shift_reg:reg_PL|r_reg[14]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[13]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ula_bo:BO|shift_reg:reg_PL|r_reg[23]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[23] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; ula_bo:BO|shift_reg:reg_A|r_reg[14]                ; ula_bo:BO|shift_reg:reg_A|r_reg[13]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; ula_bo:BO|shift_reg:reg_A|r_reg[10]                ; ula_bo:BO|shift_reg:reg_A|r_reg[9]            ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[7]            ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; ula_bo:BO|shift_reg:reg_PL|r_reg[27]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[26]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; ula_bo:BO|shift_reg:reg_PL|r_reg[18]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[17]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.233 ; ula_bo:BO|shift_reg:reg_PL|r_reg[11]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[10]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.234 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[11]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[10]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[4]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[3]         ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ula_bo:BO|shift_reg:reg_PL|r_reg[12]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[11]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.234 ; ula_bo:BO|shift_reg:reg_PL|r_reg[5]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[4]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.235 ; ula_bo:BO|shift_reg:reg_A|r_reg[15]                ; ula_bo:BO|shift_reg:reg_A|r_reg[14]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.383      ;
; 0.235 ; ula_bo:BO|shift_reg:reg_A|r_reg[12]                ; ula_bo:BO|shift_reg:reg_A|r_reg[11]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.383      ;
; 0.235 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[5]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[4]         ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.383      ;
; 0.235 ; ula_bo:BO|shift_reg:reg_PL|r_reg[2]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[2]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.383      ;
; 0.235 ; ula_bo:BO|shift_reg:reg_PL|r_reg[12]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[12] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.383      ;
; 0.235 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[20] ; ula_bo:BO|std_logic_register:reg_S1|q_int[20] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.383      ;
; 0.238 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[16]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[15]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.386      ;
; 0.238 ; ula_bo:BO|shift_reg:reg_PL|r_reg[19]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[18]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.386      ;
; 0.240 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[18]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[17]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.241 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[1]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[0]         ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.242 ; ula_bo:BO|shift_reg:reg_A|r_reg[27]                ; ula_bo:BO|shift_reg:reg_A|r_reg[26]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.244 ; ula_bo:BO|shift_reg:reg_A|r_reg[24]                ; ula_bo:BO|shift_reg:reg_A|r_reg[23]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.274 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[11] ; ula_bo:BO|std_logic_register:reg_S1|q_int[11] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.422      ;
; 0.276 ; ula_bo:BO|shift_reg:reg_PL|r_reg[25]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[25] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.424      ;
; 0.277 ; ula_bo:BO|shift_reg:reg_PL|r_reg[9]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[9]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.425      ;
; 0.280 ; ula_bo:BO|shift_reg:reg_PL|r_reg[3]                ; ula_bo:BO|std_logic_register:reg_S0|q_int[3]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.428      ;
; 0.282 ; ula_bo:BO|shift_reg:reg_A|r_reg[23]                ; ula_bo:BO|shift_reg:reg_A|r_reg[22]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.430      ;
; 0.284 ; ula_bo:BO|shift_reg:reg_A|r_reg[25]                ; ula_bo:BO|shift_reg:reg_A|r_reg[24]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.432      ;
; 0.284 ; ula_bo:BO|shift_reg:reg_A|r_reg[5]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]            ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.432      ;
; 0.284 ; ula_bo:BO|shift_reg:reg_PL|r_reg[20]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[20] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.432      ;
; 0.286 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[14]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[13]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.434      ;
; 0.286 ; ula_bo:BO|shift_reg:reg_PL|r_reg[17]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[17] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.434      ;
; 0.288 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[30]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.436      ;
; 0.288 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[27]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.436      ;
; 0.292 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[29]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[28]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.302 ; ula_bo:BO|shift_reg:reg_PL|r_reg[16]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[15]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.308 ; ula_bo:BO|shift_reg:reg_PL|r_reg[20]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[19]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; ula_bc:BC|next_state.DIV3_951                      ; ula_bc:BC|current_state.DIV3                  ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.416     ; 0.040      ;
; 0.309 ; ula_bo:BO|shift_reg:reg_PL|r_reg[17]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[16]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; ula_bc:BC|next_state.DIV4_914                      ; ula_bc:BC|current_state.DIV4                  ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.417     ; 0.040      ;
; 0.311 ; ula_bo:BO|shift_reg:reg_PL|r_reg[15]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[14]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; ula_bc:BC|next_state.AD_1284                       ; ula_bc:BC|current_state.AD                    ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.419     ; 0.040      ;
; 0.313 ; ula_bc:BC|next_state.SLT_1432                      ; ula_bc:BC|current_state.SLT                   ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.421     ; 0.040      ;
; 0.315 ; ula_bo:BO|shift_reg:reg_A|r_reg[9]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[8]            ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.321 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[21] ; ula_bo:BO|std_logic_register:reg_S1|q_int[21] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.469      ;
; 0.327 ; ula_bc:BC|next_state.MULT1_1247                    ; ula_bc:BC|current_state.MULT1                 ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.435     ; 0.040      ;
; 0.329 ; ula_bc:BC|next_state.DIV1_1025                     ; ula_bc:BC|current_state.DIV1                  ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.437     ; 0.040      ;
; 0.330 ; ula_bc:BC|next_state.DIV2_988                      ; ula_bc:BC|current_state.DIV2                  ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.438     ; 0.040      ;
; 0.340 ; ula_bo:BO|shift_reg:reg_A|r_reg[21]                ; ula_bo:BO|shift_reg:reg_A|r_reg[20]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; ula_bc:BC|next_state.MULT4_1136                    ; ula_bc:BC|current_state.MULT4                 ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.448     ; 0.040      ;
; 0.342 ; ula_bo:BO|shift_reg:reg_PL|r_reg[28]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[27]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; ula_bc:BC|next_state.MULT3_1173                    ; ula_bc:BC|current_state.MULT3                 ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.450     ; 0.040      ;
; 0.342 ; ula_bc:BC|next_state.MULT5_1099                    ; ula_bc:BC|current_state.MULT5                 ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.450     ; 0.040      ;
; 0.342 ; ula_bc:BC|next_state.SUB_1321                      ; ula_bc:BC|current_state.SUB                   ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.450     ; 0.040      ;
; 0.343 ; ula_bo:BO|shift_reg:reg_PL|r_reg[15]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[15] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.343 ; ula_bc:BC|next_state.MULT6_1062                    ; ula_bc:BC|current_state.MULT6                 ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.451     ; 0.040      ;
; 0.344 ; ula_bo:BO|shift_reg:reg_PL|r_reg[3]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[2]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; ula_bo:BO|shift_reg:reg_PL|r_reg[18]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[18] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; ula_bo:BO|shift_reg:reg_PL|r_reg[19]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[19] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.344 ; ula_bc:BC|next_state.S_OR_1395                     ; ula_bc:BC|current_state.S_OR                  ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.452     ; 0.040      ;
; 0.344 ; ula_bc:BC|next_state.S_AND_1358                    ; ula_bc:BC|current_state.S_AND                 ; ula_bc:BC|current_state.DECIDE ; clk         ; 0.000        ; -0.452     ; 0.040      ;
; 0.345 ; ula_bo:BO|shift_reg:reg_PL|r_reg[24]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[24] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.347 ; ula_bo:BO|shift_reg:reg_A|r_reg[26]                ; ula_bo:BO|shift_reg:reg_A|r_reg[25]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.495      ;
; 0.349 ; ula_bo:BO|shift_reg:reg_PL|r_reg[25]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[24]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; ula_bo:BO|shift_reg:reg_PL|r_reg[9]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[8]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; ula_bo:BO|shift_reg:reg_PL|r_reg[13]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[13] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[8]  ; ula_bo:BO|std_logic_register:reg_S1|q_int[8]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.350 ; ula_bo:BO|shift_reg:reg_A|r_reg[29]                ; ula_bo:BO|shift_reg:reg_A|r_reg[28]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.350 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[10]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[9]         ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; ula_bo:BO|shift_reg:reg_A|r_reg[22]                ; ula_bo:BO|shift_reg:reg_A|r_reg[21]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[22] ; ula_bo:BO|std_logic_register:reg_S1|q_int[22] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[22]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[21]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.352 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[3]              ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[2]         ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.353 ; ula_bo:BO|shift_reg:reg_PL|r_reg[11]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[11] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.501      ;
; 0.354 ; ula_bo:BO|shift_reg:reg_A|r_reg[13]                ; ula_bo:BO|shift_reg:reg_A|r_reg[12]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.354 ; ula_bo:BO|shift_reg:reg_A|r_reg[4]                 ; ula_bo:BO|shift_reg:reg_A|r_reg[3]            ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.354 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[17]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[16]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.354 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[0]  ; ula_bo:BO|std_logic_register:reg_S1|q_int[0]  ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.355 ; ula_bo:BO|shift_reg:reg_A|r_reg[17]                ; ula_bo:BO|shift_reg:reg_A|r_reg[16]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.355 ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[24]             ; ula_bo:BO|shift_reg:reg_PH_Q|r_reg[23]        ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.355 ; ula_bo:BO|shift_reg:reg_PL|r_reg[30]               ; ula_bo:BO|shift_reg:reg_PL|r_reg[29]          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.355 ; ula_bo:BO|shift_reg:reg_PL|r_reg[14]               ; ula_bo:BO|std_logic_register:reg_S0|q_int[14] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.356 ; ula_bo:BO|shift_reg:reg_PL|r_reg[6]                ; ula_bo:BO|shift_reg:reg_PL|r_reg[5]           ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.504      ;
; 0.356 ; ula_bo:BO|std_logic_register:reg_count_r|q_int[19] ; ula_bo:BO|std_logic_register:reg_S1|q_int[19] ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.504      ;
+-------+----------------------------------------------------+-----------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.AD          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.AD          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DECIDE      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DECIDE      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV1        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV1        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.DIV4        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.DIV4        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.ERRO        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.ERRO        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.INIT        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.INIT        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.LOAD        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.LOAD        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.MULT6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.MULT6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.PRONTO      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.PRONTO      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.SLT         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.SLT         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.SUB         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.SUB         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.S_AND       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.S_AND       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bc:BC|current_state.S_OR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bc:BC|current_state.S_OR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|flip_flop:flip_flop_FF|q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|flip_flop:flip_flop_FF|q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ula_bo:BO|shift_reg:reg_A|r_reg[6]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ula_bc:BC|current_state.DECIDE'                                                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|Selector27~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|Selector27~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|Selector27~0|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|current_state.DECIDE|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; BC|current_state.DECIDE|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.AD_1284|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.AD_1284|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DECIDE_1469|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DECIDE_1469|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV1_1025|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV1_1025|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV2_988|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV2_988|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV3_951|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV3_951|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV4_914|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.DIV4_914|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.ERRO_877|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.ERRO_877|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.INIT_1543|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.INIT_1543|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.LOAD_1506|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.LOAD_1506|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT1_1247|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT1_1247|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT2_1210|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT2_1210|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT3_1173|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT3_1173|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT4_1136|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT4_1136|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT5_1099|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT5_1099|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT6_1062|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.MULT6_1062|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.PRONTO_840|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.PRONTO_840|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SLT_1432|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SLT_1432|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SUB_1321|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.SUB_1321|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_AND_1358|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_AND_1358|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_OR_1395|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Fall       ; BC|next_state.S_OR_1395|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.AD_1284     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.AD_1284     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DECIDE_1469 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DECIDE_1469 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV1_1025   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV1_1025   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV2_988    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV2_988    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV3_951    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV3_951    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV4_914    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.DIV4_914    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.ERRO_877    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.ERRO_877    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.INIT_1543   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.INIT_1543   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.LOAD_1506   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.LOAD_1506   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT1_1247  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT1_1247  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT2_1210  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT2_1210  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT3_1173  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT3_1173  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT4_1136  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT4_1136  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT5_1099  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT5_1099  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT6_1062  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.MULT6_1062  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.PRONTO_840  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.PRONTO_840  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SLT_1432    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SLT_1432    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SUB_1321    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.SUB_1321    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_AND_1358  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_AND_1358  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_OR_1395   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ula_bc:BC|current_state.DECIDE ; Rise       ; ula_bc:BC|next_state.S_OR_1395   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; ULAOp[*]  ; clk                            ; 2.279  ; 2.279  ; Rise       ; clk                            ;
;  ULAOp[0] ; clk                            ; 2.279  ; 2.279  ; Rise       ; clk                            ;
;  ULAOp[1] ; clk                            ; 2.247  ; 2.247  ; Rise       ; clk                            ;
; entA[*]   ; clk                            ; 2.901  ; 2.901  ; Rise       ; clk                            ;
;  entA[0]  ; clk                            ; 2.182  ; 2.182  ; Rise       ; clk                            ;
;  entA[1]  ; clk                            ; 2.901  ; 2.901  ; Rise       ; clk                            ;
;  entA[2]  ; clk                            ; 2.142  ; 2.142  ; Rise       ; clk                            ;
;  entA[3]  ; clk                            ; 2.119  ; 2.119  ; Rise       ; clk                            ;
;  entA[4]  ; clk                            ; 2.109  ; 2.109  ; Rise       ; clk                            ;
;  entA[5]  ; clk                            ; 2.267  ; 2.267  ; Rise       ; clk                            ;
;  entA[6]  ; clk                            ; 2.239  ; 2.239  ; Rise       ; clk                            ;
;  entA[7]  ; clk                            ; 2.129  ; 2.129  ; Rise       ; clk                            ;
;  entA[8]  ; clk                            ; 2.108  ; 2.108  ; Rise       ; clk                            ;
;  entA[9]  ; clk                            ; 2.241  ; 2.241  ; Rise       ; clk                            ;
;  entA[10] ; clk                            ; 2.073  ; 2.073  ; Rise       ; clk                            ;
;  entA[11] ; clk                            ; 2.242  ; 2.242  ; Rise       ; clk                            ;
;  entA[12] ; clk                            ; 2.260  ; 2.260  ; Rise       ; clk                            ;
;  entA[13] ; clk                            ; 2.077  ; 2.077  ; Rise       ; clk                            ;
;  entA[14] ; clk                            ; 2.060  ; 2.060  ; Rise       ; clk                            ;
;  entA[15] ; clk                            ; 0.004  ; 0.004  ; Rise       ; clk                            ;
;  entA[16] ; clk                            ; -0.143 ; -0.143 ; Rise       ; clk                            ;
;  entA[17] ; clk                            ; 0.081  ; 0.081  ; Rise       ; clk                            ;
;  entA[18] ; clk                            ; 0.115  ; 0.115  ; Rise       ; clk                            ;
;  entA[19] ; clk                            ; 2.240  ; 2.240  ; Rise       ; clk                            ;
;  entA[20] ; clk                            ; 2.397  ; 2.397  ; Rise       ; clk                            ;
;  entA[21] ; clk                            ; 2.125  ; 2.125  ; Rise       ; clk                            ;
;  entA[22] ; clk                            ; 2.244  ; 2.244  ; Rise       ; clk                            ;
;  entA[23] ; clk                            ; 2.196  ; 2.196  ; Rise       ; clk                            ;
;  entA[24] ; clk                            ; 2.259  ; 2.259  ; Rise       ; clk                            ;
;  entA[25] ; clk                            ; 2.376  ; 2.376  ; Rise       ; clk                            ;
;  entA[26] ; clk                            ; 2.171  ; 2.171  ; Rise       ; clk                            ;
;  entA[27] ; clk                            ; 2.084  ; 2.084  ; Rise       ; clk                            ;
;  entA[28] ; clk                            ; 2.094  ; 2.094  ; Rise       ; clk                            ;
;  entA[29] ; clk                            ; 2.072  ; 2.072  ; Rise       ; clk                            ;
;  entA[30] ; clk                            ; 2.339  ; 2.339  ; Rise       ; clk                            ;
;  entA[31] ; clk                            ; 2.303  ; 2.303  ; Rise       ; clk                            ;
; entB[*]   ; clk                            ; 2.453  ; 2.453  ; Rise       ; clk                            ;
;  entB[0]  ; clk                            ; 2.104  ; 2.104  ; Rise       ; clk                            ;
;  entB[1]  ; clk                            ; 2.453  ; 2.453  ; Rise       ; clk                            ;
;  entB[2]  ; clk                            ; 2.167  ; 2.167  ; Rise       ; clk                            ;
;  entB[3]  ; clk                            ; 2.314  ; 2.314  ; Rise       ; clk                            ;
;  entB[4]  ; clk                            ; 2.128  ; 2.128  ; Rise       ; clk                            ;
;  entB[5]  ; clk                            ; 2.307  ; 2.307  ; Rise       ; clk                            ;
;  entB[6]  ; clk                            ; 2.161  ; 2.161  ; Rise       ; clk                            ;
;  entB[7]  ; clk                            ; 2.118  ; 2.118  ; Rise       ; clk                            ;
;  entB[8]  ; clk                            ; 2.122  ; 2.122  ; Rise       ; clk                            ;
;  entB[9]  ; clk                            ; 2.179  ; 2.179  ; Rise       ; clk                            ;
;  entB[10] ; clk                            ; 2.171  ; 2.171  ; Rise       ; clk                            ;
;  entB[11] ; clk                            ; 2.198  ; 2.198  ; Rise       ; clk                            ;
;  entB[12] ; clk                            ; 1.928  ; 1.928  ; Rise       ; clk                            ;
;  entB[13] ; clk                            ; 1.953  ; 1.953  ; Rise       ; clk                            ;
;  entB[14] ; clk                            ; 1.953  ; 1.953  ; Rise       ; clk                            ;
;  entB[15] ; clk                            ; 2.078  ; 2.078  ; Rise       ; clk                            ;
;  entB[16] ; clk                            ; 1.975  ; 1.975  ; Rise       ; clk                            ;
;  entB[17] ; clk                            ; 2.202  ; 2.202  ; Rise       ; clk                            ;
;  entB[18] ; clk                            ; 2.050  ; 2.050  ; Rise       ; clk                            ;
;  entB[19] ; clk                            ; 2.045  ; 2.045  ; Rise       ; clk                            ;
;  entB[20] ; clk                            ; 2.037  ; 2.037  ; Rise       ; clk                            ;
;  entB[21] ; clk                            ; 2.037  ; 2.037  ; Rise       ; clk                            ;
;  entB[22] ; clk                            ; 2.094  ; 2.094  ; Rise       ; clk                            ;
;  entB[23] ; clk                            ; 2.299  ; 2.299  ; Rise       ; clk                            ;
;  entB[24] ; clk                            ; 2.190  ; 2.190  ; Rise       ; clk                            ;
;  entB[25] ; clk                            ; 1.953  ; 1.953  ; Rise       ; clk                            ;
;  entB[26] ; clk                            ; 1.993  ; 1.993  ; Rise       ; clk                            ;
;  entB[27] ; clk                            ; 2.046  ; 2.046  ; Rise       ; clk                            ;
;  entB[28] ; clk                            ; 2.071  ; 2.071  ; Rise       ; clk                            ;
;  entB[29] ; clk                            ; 2.150  ; 2.150  ; Rise       ; clk                            ;
;  entB[30] ; clk                            ; 2.149  ; 2.149  ; Rise       ; clk                            ;
;  entB[31] ; clk                            ; 2.128  ; 2.128  ; Rise       ; clk                            ;
; funct[*]  ; clk                            ; 2.465  ; 2.465  ; Rise       ; clk                            ;
;  funct[0] ; clk                            ; 2.239  ; 2.239  ; Rise       ; clk                            ;
;  funct[1] ; clk                            ; 2.202  ; 2.202  ; Rise       ; clk                            ;
;  funct[2] ; clk                            ; 2.465  ; 2.465  ; Rise       ; clk                            ;
;  funct[3] ; clk                            ; 2.214  ; 2.214  ; Rise       ; clk                            ;
;  funct[4] ; clk                            ; 2.291  ; 2.291  ; Rise       ; clk                            ;
;  funct[5] ; clk                            ; 2.229  ; 2.229  ; Rise       ; clk                            ;
; iniciar   ; ula_bc:BC|current_state.DECIDE ; 2.432  ; 2.432  ; Rise       ; ula_bc:BC|current_state.DECIDE ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; ULAOp[*]  ; clk                            ; -2.129 ; -2.129 ; Rise       ; clk                            ;
;  ULAOp[0] ; clk                            ; -2.161 ; -2.161 ; Rise       ; clk                            ;
;  ULAOp[1] ; clk                            ; -2.129 ; -2.129 ; Rise       ; clk                            ;
; entA[*]   ; clk                            ; 0.261  ; 0.261  ; Rise       ; clk                            ;
;  entA[0]  ; clk                            ; -2.064 ; -2.064 ; Rise       ; clk                            ;
;  entA[1]  ; clk                            ; -2.783 ; -2.783 ; Rise       ; clk                            ;
;  entA[2]  ; clk                            ; -2.024 ; -2.024 ; Rise       ; clk                            ;
;  entA[3]  ; clk                            ; -2.001 ; -2.001 ; Rise       ; clk                            ;
;  entA[4]  ; clk                            ; -1.991 ; -1.991 ; Rise       ; clk                            ;
;  entA[5]  ; clk                            ; -2.149 ; -2.149 ; Rise       ; clk                            ;
;  entA[6]  ; clk                            ; -2.121 ; -2.121 ; Rise       ; clk                            ;
;  entA[7]  ; clk                            ; -2.011 ; -2.011 ; Rise       ; clk                            ;
;  entA[8]  ; clk                            ; -1.990 ; -1.990 ; Rise       ; clk                            ;
;  entA[9]  ; clk                            ; -2.123 ; -2.123 ; Rise       ; clk                            ;
;  entA[10] ; clk                            ; -1.955 ; -1.955 ; Rise       ; clk                            ;
;  entA[11] ; clk                            ; -2.124 ; -2.124 ; Rise       ; clk                            ;
;  entA[12] ; clk                            ; -2.142 ; -2.142 ; Rise       ; clk                            ;
;  entA[13] ; clk                            ; -1.959 ; -1.959 ; Rise       ; clk                            ;
;  entA[14] ; clk                            ; -1.942 ; -1.942 ; Rise       ; clk                            ;
;  entA[15] ; clk                            ; 0.114  ; 0.114  ; Rise       ; clk                            ;
;  entA[16] ; clk                            ; 0.261  ; 0.261  ; Rise       ; clk                            ;
;  entA[17] ; clk                            ; 0.037  ; 0.037  ; Rise       ; clk                            ;
;  entA[18] ; clk                            ; 0.003  ; 0.003  ; Rise       ; clk                            ;
;  entA[19] ; clk                            ; -2.122 ; -2.122 ; Rise       ; clk                            ;
;  entA[20] ; clk                            ; -2.279 ; -2.279 ; Rise       ; clk                            ;
;  entA[21] ; clk                            ; -2.007 ; -2.007 ; Rise       ; clk                            ;
;  entA[22] ; clk                            ; -2.126 ; -2.126 ; Rise       ; clk                            ;
;  entA[23] ; clk                            ; -2.078 ; -2.078 ; Rise       ; clk                            ;
;  entA[24] ; clk                            ; -2.141 ; -2.141 ; Rise       ; clk                            ;
;  entA[25] ; clk                            ; -2.258 ; -2.258 ; Rise       ; clk                            ;
;  entA[26] ; clk                            ; -2.053 ; -2.053 ; Rise       ; clk                            ;
;  entA[27] ; clk                            ; -1.966 ; -1.966 ; Rise       ; clk                            ;
;  entA[28] ; clk                            ; -1.976 ; -1.976 ; Rise       ; clk                            ;
;  entA[29] ; clk                            ; -1.954 ; -1.954 ; Rise       ; clk                            ;
;  entA[30] ; clk                            ; -2.221 ; -2.221 ; Rise       ; clk                            ;
;  entA[31] ; clk                            ; -2.185 ; -2.185 ; Rise       ; clk                            ;
; entB[*]   ; clk                            ; -1.810 ; -1.810 ; Rise       ; clk                            ;
;  entB[0]  ; clk                            ; -1.986 ; -1.986 ; Rise       ; clk                            ;
;  entB[1]  ; clk                            ; -2.335 ; -2.335 ; Rise       ; clk                            ;
;  entB[2]  ; clk                            ; -2.049 ; -2.049 ; Rise       ; clk                            ;
;  entB[3]  ; clk                            ; -2.196 ; -2.196 ; Rise       ; clk                            ;
;  entB[4]  ; clk                            ; -2.010 ; -2.010 ; Rise       ; clk                            ;
;  entB[5]  ; clk                            ; -2.189 ; -2.189 ; Rise       ; clk                            ;
;  entB[6]  ; clk                            ; -2.043 ; -2.043 ; Rise       ; clk                            ;
;  entB[7]  ; clk                            ; -2.000 ; -2.000 ; Rise       ; clk                            ;
;  entB[8]  ; clk                            ; -2.004 ; -2.004 ; Rise       ; clk                            ;
;  entB[9]  ; clk                            ; -2.061 ; -2.061 ; Rise       ; clk                            ;
;  entB[10] ; clk                            ; -2.053 ; -2.053 ; Rise       ; clk                            ;
;  entB[11] ; clk                            ; -2.080 ; -2.080 ; Rise       ; clk                            ;
;  entB[12] ; clk                            ; -1.810 ; -1.810 ; Rise       ; clk                            ;
;  entB[13] ; clk                            ; -1.835 ; -1.835 ; Rise       ; clk                            ;
;  entB[14] ; clk                            ; -1.835 ; -1.835 ; Rise       ; clk                            ;
;  entB[15] ; clk                            ; -1.960 ; -1.960 ; Rise       ; clk                            ;
;  entB[16] ; clk                            ; -1.857 ; -1.857 ; Rise       ; clk                            ;
;  entB[17] ; clk                            ; -2.084 ; -2.084 ; Rise       ; clk                            ;
;  entB[18] ; clk                            ; -1.932 ; -1.932 ; Rise       ; clk                            ;
;  entB[19] ; clk                            ; -1.927 ; -1.927 ; Rise       ; clk                            ;
;  entB[20] ; clk                            ; -1.919 ; -1.919 ; Rise       ; clk                            ;
;  entB[21] ; clk                            ; -1.919 ; -1.919 ; Rise       ; clk                            ;
;  entB[22] ; clk                            ; -1.976 ; -1.976 ; Rise       ; clk                            ;
;  entB[23] ; clk                            ; -2.181 ; -2.181 ; Rise       ; clk                            ;
;  entB[24] ; clk                            ; -2.072 ; -2.072 ; Rise       ; clk                            ;
;  entB[25] ; clk                            ; -1.835 ; -1.835 ; Rise       ; clk                            ;
;  entB[26] ; clk                            ; -1.875 ; -1.875 ; Rise       ; clk                            ;
;  entB[27] ; clk                            ; -1.928 ; -1.928 ; Rise       ; clk                            ;
;  entB[28] ; clk                            ; -1.953 ; -1.953 ; Rise       ; clk                            ;
;  entB[29] ; clk                            ; -2.032 ; -2.032 ; Rise       ; clk                            ;
;  entB[30] ; clk                            ; -2.031 ; -2.031 ; Rise       ; clk                            ;
;  entB[31] ; clk                            ; -2.010 ; -2.010 ; Rise       ; clk                            ;
; funct[*]  ; clk                            ; -2.084 ; -2.084 ; Rise       ; clk                            ;
;  funct[0] ; clk                            ; -2.121 ; -2.121 ; Rise       ; clk                            ;
;  funct[1] ; clk                            ; -2.084 ; -2.084 ; Rise       ; clk                            ;
;  funct[2] ; clk                            ; -2.347 ; -2.347 ; Rise       ; clk                            ;
;  funct[3] ; clk                            ; -2.096 ; -2.096 ; Rise       ; clk                            ;
;  funct[4] ; clk                            ; -2.173 ; -2.173 ; Rise       ; clk                            ;
;  funct[5] ; clk                            ; -2.111 ; -2.111 ; Rise       ; clk                            ;
; iniciar   ; ula_bc:BC|current_state.DECIDE ; -1.957 ; -1.957 ; Rise       ; ula_bc:BC|current_state.DECIDE ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S0[*]     ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 3.622 ; 3.622 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  S0[8]    ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  S0[9]    ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  S0[10]   ; clk        ; 3.503 ; 3.503 ; Rise       ; clk             ;
;  S0[11]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  S0[12]   ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  S0[13]   ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  S0[14]   ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  S0[15]   ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  S0[16]   ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  S0[17]   ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  S0[18]   ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  S0[19]   ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
;  S0[20]   ; clk        ; 3.473 ; 3.473 ; Rise       ; clk             ;
;  S0[21]   ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  S0[22]   ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  S0[23]   ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
;  S0[24]   ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  S0[25]   ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  S0[26]   ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  S0[27]   ; clk        ; 3.459 ; 3.459 ; Rise       ; clk             ;
;  S0[28]   ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  S0[29]   ; clk        ; 3.411 ; 3.411 ; Rise       ; clk             ;
;  S0[30]   ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  S0[31]   ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 3.463 ; 3.463 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 3.220 ; 3.220 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 3.393 ; 3.393 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 3.373 ; 3.373 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  S1[8]    ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  S1[9]    ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  S1[10]   ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  S1[11]   ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
;  S1[12]   ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  S1[13]   ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  S1[14]   ; clk        ; 3.433 ; 3.433 ; Rise       ; clk             ;
;  S1[15]   ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  S1[16]   ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  S1[17]   ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  S1[18]   ; clk        ; 3.561 ; 3.561 ; Rise       ; clk             ;
;  S1[19]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[20]   ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  S1[21]   ; clk        ; 3.378 ; 3.378 ; Rise       ; clk             ;
;  S1[22]   ; clk        ; 3.458 ; 3.458 ; Rise       ; clk             ;
;  S1[23]   ; clk        ; 3.387 ; 3.387 ; Rise       ; clk             ;
;  S1[24]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[25]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[26]   ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  S1[27]   ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  S1[28]   ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
;  S1[29]   ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  S1[30]   ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  S1[31]   ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
; erro      ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
; pronto    ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S0[*]     ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 3.622 ; 3.622 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  S0[8]    ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  S0[9]    ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  S0[10]   ; clk        ; 3.503 ; 3.503 ; Rise       ; clk             ;
;  S0[11]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  S0[12]   ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  S0[13]   ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  S0[14]   ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  S0[15]   ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  S0[16]   ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  S0[17]   ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  S0[18]   ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  S0[19]   ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
;  S0[20]   ; clk        ; 3.473 ; 3.473 ; Rise       ; clk             ;
;  S0[21]   ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  S0[22]   ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  S0[23]   ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
;  S0[24]   ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  S0[25]   ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  S0[26]   ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  S0[27]   ; clk        ; 3.459 ; 3.459 ; Rise       ; clk             ;
;  S0[28]   ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  S0[29]   ; clk        ; 3.411 ; 3.411 ; Rise       ; clk             ;
;  S0[30]   ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  S0[31]   ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 3.463 ; 3.463 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 3.220 ; 3.220 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 3.393 ; 3.393 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 3.373 ; 3.373 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  S1[8]    ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  S1[9]    ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  S1[10]   ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  S1[11]   ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
;  S1[12]   ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  S1[13]   ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  S1[14]   ; clk        ; 3.433 ; 3.433 ; Rise       ; clk             ;
;  S1[15]   ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  S1[16]   ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  S1[17]   ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  S1[18]   ; clk        ; 3.561 ; 3.561 ; Rise       ; clk             ;
;  S1[19]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[20]   ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  S1[21]   ; clk        ; 3.378 ; 3.378 ; Rise       ; clk             ;
;  S1[22]   ; clk        ; 3.458 ; 3.458 ; Rise       ; clk             ;
;  S1[23]   ; clk        ; 3.387 ; 3.387 ; Rise       ; clk             ;
;  S1[24]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[25]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[26]   ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  S1[27]   ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  S1[28]   ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
;  S1[29]   ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  S1[30]   ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  S1[31]   ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
; erro      ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
; pronto    ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+---------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                           ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -21.169   ; -2.474  ; N/A      ; N/A     ; -1.631              ;
;  clk                            ; -21.169   ; 0.203   ; N/A      ; N/A     ; -1.631              ;
;  ula_bc:BC|current_state.DECIDE ; -20.214   ; -2.474  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                 ; -1812.555 ; -21.825 ; 0.0      ; 0.0     ; -310.797            ;
;  clk                            ; -1671.772 ; 0.000   ; N/A      ; N/A     ; -310.797            ;
;  ula_bc:BC|current_state.DECIDE ; -140.783  ; -21.825 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; ULAOp[*]  ; clk                            ; 4.373 ; 4.373 ; Rise       ; clk                            ;
;  ULAOp[0] ; clk                            ; 4.373 ; 4.373 ; Rise       ; clk                            ;
;  ULAOp[1] ; clk                            ; 4.361 ; 4.361 ; Rise       ; clk                            ;
; entA[*]   ; clk                            ; 6.823 ; 6.823 ; Rise       ; clk                            ;
;  entA[0]  ; clk                            ; 4.825 ; 4.825 ; Rise       ; clk                            ;
;  entA[1]  ; clk                            ; 6.823 ; 6.823 ; Rise       ; clk                            ;
;  entA[2]  ; clk                            ; 4.621 ; 4.621 ; Rise       ; clk                            ;
;  entA[3]  ; clk                            ; 4.566 ; 4.566 ; Rise       ; clk                            ;
;  entA[4]  ; clk                            ; 4.505 ; 4.505 ; Rise       ; clk                            ;
;  entA[5]  ; clk                            ; 4.890 ; 4.890 ; Rise       ; clk                            ;
;  entA[6]  ; clk                            ; 4.886 ; 4.886 ; Rise       ; clk                            ;
;  entA[7]  ; clk                            ; 4.718 ; 4.718 ; Rise       ; clk                            ;
;  entA[8]  ; clk                            ; 4.587 ; 4.587 ; Rise       ; clk                            ;
;  entA[9]  ; clk                            ; 4.842 ; 4.842 ; Rise       ; clk                            ;
;  entA[10] ; clk                            ; 4.536 ; 4.536 ; Rise       ; clk                            ;
;  entA[11] ; clk                            ; 4.843 ; 4.843 ; Rise       ; clk                            ;
;  entA[12] ; clk                            ; 4.843 ; 4.843 ; Rise       ; clk                            ;
;  entA[13] ; clk                            ; 4.531 ; 4.531 ; Rise       ; clk                            ;
;  entA[14] ; clk                            ; 4.529 ; 4.529 ; Rise       ; clk                            ;
;  entA[15] ; clk                            ; 0.770 ; 0.770 ; Rise       ; clk                            ;
;  entA[16] ; clk                            ; 0.334 ; 0.334 ; Rise       ; clk                            ;
;  entA[17] ; clk                            ; 0.897 ; 0.897 ; Rise       ; clk                            ;
;  entA[18] ; clk                            ; 1.040 ; 1.040 ; Rise       ; clk                            ;
;  entA[19] ; clk                            ; 4.845 ; 4.845 ; Rise       ; clk                            ;
;  entA[20] ; clk                            ; 5.221 ; 5.221 ; Rise       ; clk                            ;
;  entA[21] ; clk                            ; 4.551 ; 4.551 ; Rise       ; clk                            ;
;  entA[22] ; clk                            ; 4.895 ; 4.895 ; Rise       ; clk                            ;
;  entA[23] ; clk                            ; 4.852 ; 4.852 ; Rise       ; clk                            ;
;  entA[24] ; clk                            ; 4.927 ; 4.927 ; Rise       ; clk                            ;
;  entA[25] ; clk                            ; 5.313 ; 5.313 ; Rise       ; clk                            ;
;  entA[26] ; clk                            ; 4.789 ; 4.789 ; Rise       ; clk                            ;
;  entA[27] ; clk                            ; 4.405 ; 4.405 ; Rise       ; clk                            ;
;  entA[28] ; clk                            ; 4.495 ; 4.495 ; Rise       ; clk                            ;
;  entA[29] ; clk                            ; 4.397 ; 4.397 ; Rise       ; clk                            ;
;  entA[30] ; clk                            ; 5.237 ; 5.237 ; Rise       ; clk                            ;
;  entA[31] ; clk                            ; 5.029 ; 5.029 ; Rise       ; clk                            ;
; entB[*]   ; clk                            ; 5.159 ; 5.159 ; Rise       ; clk                            ;
;  entB[0]  ; clk                            ; 4.392 ; 4.392 ; Rise       ; clk                            ;
;  entB[1]  ; clk                            ; 5.159 ; 5.159 ; Rise       ; clk                            ;
;  entB[2]  ; clk                            ; 4.528 ; 4.528 ; Rise       ; clk                            ;
;  entB[3]  ; clk                            ; 5.000 ; 5.000 ; Rise       ; clk                            ;
;  entB[4]  ; clk                            ; 4.535 ; 4.535 ; Rise       ; clk                            ;
;  entB[5]  ; clk                            ; 4.945 ; 4.945 ; Rise       ; clk                            ;
;  entB[6]  ; clk                            ; 4.565 ; 4.565 ; Rise       ; clk                            ;
;  entB[7]  ; clk                            ; 4.519 ; 4.519 ; Rise       ; clk                            ;
;  entB[8]  ; clk                            ; 4.527 ; 4.527 ; Rise       ; clk                            ;
;  entB[9]  ; clk                            ; 4.621 ; 4.621 ; Rise       ; clk                            ;
;  entB[10] ; clk                            ; 4.595 ; 4.595 ; Rise       ; clk                            ;
;  entB[11] ; clk                            ; 4.667 ; 4.667 ; Rise       ; clk                            ;
;  entB[12] ; clk                            ; 4.088 ; 4.088 ; Rise       ; clk                            ;
;  entB[13] ; clk                            ; 4.120 ; 4.120 ; Rise       ; clk                            ;
;  entB[14] ; clk                            ; 4.118 ; 4.118 ; Rise       ; clk                            ;
;  entB[15] ; clk                            ; 4.423 ; 4.423 ; Rise       ; clk                            ;
;  entB[16] ; clk                            ; 4.116 ; 4.116 ; Rise       ; clk                            ;
;  entB[17] ; clk                            ; 4.775 ; 4.775 ; Rise       ; clk                            ;
;  entB[18] ; clk                            ; 4.402 ; 4.402 ; Rise       ; clk                            ;
;  entB[19] ; clk                            ; 4.404 ; 4.404 ; Rise       ; clk                            ;
;  entB[20] ; clk                            ; 4.388 ; 4.388 ; Rise       ; clk                            ;
;  entB[21] ; clk                            ; 4.359 ; 4.359 ; Rise       ; clk                            ;
;  entB[22] ; clk                            ; 4.452 ; 4.452 ; Rise       ; clk                            ;
;  entB[23] ; clk                            ; 5.015 ; 5.015 ; Rise       ; clk                            ;
;  entB[24] ; clk                            ; 4.758 ; 4.758 ; Rise       ; clk                            ;
;  entB[25] ; clk                            ; 4.128 ; 4.128 ; Rise       ; clk                            ;
;  entB[26] ; clk                            ; 4.252 ; 4.252 ; Rise       ; clk                            ;
;  entB[27] ; clk                            ; 4.406 ; 4.406 ; Rise       ; clk                            ;
;  entB[28] ; clk                            ; 4.439 ; 4.439 ; Rise       ; clk                            ;
;  entB[29] ; clk                            ; 4.696 ; 4.696 ; Rise       ; clk                            ;
;  entB[30] ; clk                            ; 4.688 ; 4.688 ; Rise       ; clk                            ;
;  entB[31] ; clk                            ; 4.531 ; 4.531 ; Rise       ; clk                            ;
; funct[*]  ; clk                            ; 4.936 ; 4.936 ; Rise       ; clk                            ;
;  funct[0] ; clk                            ; 4.343 ; 4.343 ; Rise       ; clk                            ;
;  funct[1] ; clk                            ; 4.181 ; 4.181 ; Rise       ; clk                            ;
;  funct[2] ; clk                            ; 4.936 ; 4.936 ; Rise       ; clk                            ;
;  funct[3] ; clk                            ; 4.312 ; 4.312 ; Rise       ; clk                            ;
;  funct[4] ; clk                            ; 4.419 ; 4.419 ; Rise       ; clk                            ;
;  funct[5] ; clk                            ; 4.330 ; 4.330 ; Rise       ; clk                            ;
; iniciar   ; ula_bc:BC|current_state.DECIDE ; 4.672 ; 4.672 ; Rise       ; ula_bc:BC|current_state.DECIDE ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; ULAOp[*]  ; clk                            ; -2.129 ; -2.129 ; Rise       ; clk                            ;
;  ULAOp[0] ; clk                            ; -2.161 ; -2.161 ; Rise       ; clk                            ;
;  ULAOp[1] ; clk                            ; -2.129 ; -2.129 ; Rise       ; clk                            ;
; entA[*]   ; clk                            ; 0.261  ; 0.261  ; Rise       ; clk                            ;
;  entA[0]  ; clk                            ; -2.064 ; -2.064 ; Rise       ; clk                            ;
;  entA[1]  ; clk                            ; -2.783 ; -2.783 ; Rise       ; clk                            ;
;  entA[2]  ; clk                            ; -2.024 ; -2.024 ; Rise       ; clk                            ;
;  entA[3]  ; clk                            ; -2.001 ; -2.001 ; Rise       ; clk                            ;
;  entA[4]  ; clk                            ; -1.991 ; -1.991 ; Rise       ; clk                            ;
;  entA[5]  ; clk                            ; -2.149 ; -2.149 ; Rise       ; clk                            ;
;  entA[6]  ; clk                            ; -2.121 ; -2.121 ; Rise       ; clk                            ;
;  entA[7]  ; clk                            ; -2.011 ; -2.011 ; Rise       ; clk                            ;
;  entA[8]  ; clk                            ; -1.990 ; -1.990 ; Rise       ; clk                            ;
;  entA[9]  ; clk                            ; -2.123 ; -2.123 ; Rise       ; clk                            ;
;  entA[10] ; clk                            ; -1.955 ; -1.955 ; Rise       ; clk                            ;
;  entA[11] ; clk                            ; -2.124 ; -2.124 ; Rise       ; clk                            ;
;  entA[12] ; clk                            ; -2.142 ; -2.142 ; Rise       ; clk                            ;
;  entA[13] ; clk                            ; -1.959 ; -1.959 ; Rise       ; clk                            ;
;  entA[14] ; clk                            ; -1.942 ; -1.942 ; Rise       ; clk                            ;
;  entA[15] ; clk                            ; 0.114  ; 0.114  ; Rise       ; clk                            ;
;  entA[16] ; clk                            ; 0.261  ; 0.261  ; Rise       ; clk                            ;
;  entA[17] ; clk                            ; 0.037  ; 0.037  ; Rise       ; clk                            ;
;  entA[18] ; clk                            ; 0.003  ; 0.003  ; Rise       ; clk                            ;
;  entA[19] ; clk                            ; -2.122 ; -2.122 ; Rise       ; clk                            ;
;  entA[20] ; clk                            ; -2.279 ; -2.279 ; Rise       ; clk                            ;
;  entA[21] ; clk                            ; -2.007 ; -2.007 ; Rise       ; clk                            ;
;  entA[22] ; clk                            ; -2.126 ; -2.126 ; Rise       ; clk                            ;
;  entA[23] ; clk                            ; -2.078 ; -2.078 ; Rise       ; clk                            ;
;  entA[24] ; clk                            ; -2.141 ; -2.141 ; Rise       ; clk                            ;
;  entA[25] ; clk                            ; -2.258 ; -2.258 ; Rise       ; clk                            ;
;  entA[26] ; clk                            ; -2.053 ; -2.053 ; Rise       ; clk                            ;
;  entA[27] ; clk                            ; -1.966 ; -1.966 ; Rise       ; clk                            ;
;  entA[28] ; clk                            ; -1.976 ; -1.976 ; Rise       ; clk                            ;
;  entA[29] ; clk                            ; -1.954 ; -1.954 ; Rise       ; clk                            ;
;  entA[30] ; clk                            ; -2.221 ; -2.221 ; Rise       ; clk                            ;
;  entA[31] ; clk                            ; -2.185 ; -2.185 ; Rise       ; clk                            ;
; entB[*]   ; clk                            ; -1.810 ; -1.810 ; Rise       ; clk                            ;
;  entB[0]  ; clk                            ; -1.986 ; -1.986 ; Rise       ; clk                            ;
;  entB[1]  ; clk                            ; -2.335 ; -2.335 ; Rise       ; clk                            ;
;  entB[2]  ; clk                            ; -2.049 ; -2.049 ; Rise       ; clk                            ;
;  entB[3]  ; clk                            ; -2.196 ; -2.196 ; Rise       ; clk                            ;
;  entB[4]  ; clk                            ; -2.010 ; -2.010 ; Rise       ; clk                            ;
;  entB[5]  ; clk                            ; -2.189 ; -2.189 ; Rise       ; clk                            ;
;  entB[6]  ; clk                            ; -2.043 ; -2.043 ; Rise       ; clk                            ;
;  entB[7]  ; clk                            ; -2.000 ; -2.000 ; Rise       ; clk                            ;
;  entB[8]  ; clk                            ; -2.004 ; -2.004 ; Rise       ; clk                            ;
;  entB[9]  ; clk                            ; -2.061 ; -2.061 ; Rise       ; clk                            ;
;  entB[10] ; clk                            ; -2.053 ; -2.053 ; Rise       ; clk                            ;
;  entB[11] ; clk                            ; -2.080 ; -2.080 ; Rise       ; clk                            ;
;  entB[12] ; clk                            ; -1.810 ; -1.810 ; Rise       ; clk                            ;
;  entB[13] ; clk                            ; -1.835 ; -1.835 ; Rise       ; clk                            ;
;  entB[14] ; clk                            ; -1.835 ; -1.835 ; Rise       ; clk                            ;
;  entB[15] ; clk                            ; -1.960 ; -1.960 ; Rise       ; clk                            ;
;  entB[16] ; clk                            ; -1.857 ; -1.857 ; Rise       ; clk                            ;
;  entB[17] ; clk                            ; -2.084 ; -2.084 ; Rise       ; clk                            ;
;  entB[18] ; clk                            ; -1.932 ; -1.932 ; Rise       ; clk                            ;
;  entB[19] ; clk                            ; -1.927 ; -1.927 ; Rise       ; clk                            ;
;  entB[20] ; clk                            ; -1.919 ; -1.919 ; Rise       ; clk                            ;
;  entB[21] ; clk                            ; -1.919 ; -1.919 ; Rise       ; clk                            ;
;  entB[22] ; clk                            ; -1.976 ; -1.976 ; Rise       ; clk                            ;
;  entB[23] ; clk                            ; -2.181 ; -2.181 ; Rise       ; clk                            ;
;  entB[24] ; clk                            ; -2.072 ; -2.072 ; Rise       ; clk                            ;
;  entB[25] ; clk                            ; -1.835 ; -1.835 ; Rise       ; clk                            ;
;  entB[26] ; clk                            ; -1.875 ; -1.875 ; Rise       ; clk                            ;
;  entB[27] ; clk                            ; -1.928 ; -1.928 ; Rise       ; clk                            ;
;  entB[28] ; clk                            ; -1.953 ; -1.953 ; Rise       ; clk                            ;
;  entB[29] ; clk                            ; -2.032 ; -2.032 ; Rise       ; clk                            ;
;  entB[30] ; clk                            ; -2.031 ; -2.031 ; Rise       ; clk                            ;
;  entB[31] ; clk                            ; -2.010 ; -2.010 ; Rise       ; clk                            ;
; funct[*]  ; clk                            ; -2.084 ; -2.084 ; Rise       ; clk                            ;
;  funct[0] ; clk                            ; -2.121 ; -2.121 ; Rise       ; clk                            ;
;  funct[1] ; clk                            ; -2.084 ; -2.084 ; Rise       ; clk                            ;
;  funct[2] ; clk                            ; -2.347 ; -2.347 ; Rise       ; clk                            ;
;  funct[3] ; clk                            ; -2.096 ; -2.096 ; Rise       ; clk                            ;
;  funct[4] ; clk                            ; -2.173 ; -2.173 ; Rise       ; clk                            ;
;  funct[5] ; clk                            ; -2.111 ; -2.111 ; Rise       ; clk                            ;
; iniciar   ; ula_bc:BC|current_state.DECIDE ; -1.957 ; -1.957 ; Rise       ; ula_bc:BC|current_state.DECIDE ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S0[*]     ; clk        ; 8.113 ; 8.113 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 7.783 ; 7.783 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 7.654 ; 7.654 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 8.112 ; 8.112 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 7.802 ; 7.802 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 8.018 ; 8.018 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 7.944 ; 7.944 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 8.107 ; 8.107 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 7.951 ; 7.951 ; Rise       ; clk             ;
;  S0[8]    ; clk        ; 7.943 ; 7.943 ; Rise       ; clk             ;
;  S0[9]    ; clk        ; 7.245 ; 7.245 ; Rise       ; clk             ;
;  S0[10]   ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
;  S0[11]   ; clk        ; 7.968 ; 7.968 ; Rise       ; clk             ;
;  S0[12]   ; clk        ; 8.035 ; 8.035 ; Rise       ; clk             ;
;  S0[13]   ; clk        ; 7.639 ; 7.639 ; Rise       ; clk             ;
;  S0[14]   ; clk        ; 8.113 ; 8.113 ; Rise       ; clk             ;
;  S0[15]   ; clk        ; 7.141 ; 7.141 ; Rise       ; clk             ;
;  S0[16]   ; clk        ; 7.943 ; 7.943 ; Rise       ; clk             ;
;  S0[17]   ; clk        ; 7.927 ; 7.927 ; Rise       ; clk             ;
;  S0[18]   ; clk        ; 7.762 ; 7.762 ; Rise       ; clk             ;
;  S0[19]   ; clk        ; 7.808 ; 7.808 ; Rise       ; clk             ;
;  S0[20]   ; clk        ; 7.574 ; 7.574 ; Rise       ; clk             ;
;  S0[21]   ; clk        ; 7.924 ; 7.924 ; Rise       ; clk             ;
;  S0[22]   ; clk        ; 7.736 ; 7.736 ; Rise       ; clk             ;
;  S0[23]   ; clk        ; 7.888 ; 7.888 ; Rise       ; clk             ;
;  S0[24]   ; clk        ; 7.815 ; 7.815 ; Rise       ; clk             ;
;  S0[25]   ; clk        ; 7.784 ; 7.784 ; Rise       ; clk             ;
;  S0[26]   ; clk        ; 8.049 ; 8.049 ; Rise       ; clk             ;
;  S0[27]   ; clk        ; 7.557 ; 7.557 ; Rise       ; clk             ;
;  S0[28]   ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  S0[29]   ; clk        ; 7.195 ; 7.195 ; Rise       ; clk             ;
;  S0[30]   ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
;  S0[31]   ; clk        ; 7.900 ; 7.900 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 8.551 ; 8.551 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 7.404 ; 7.404 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 7.326 ; 7.326 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 7.307 ; 7.307 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 7.880 ; 7.880 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 6.907 ; 6.907 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 7.346 ; 7.346 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 7.316 ; 7.316 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 7.874 ; 7.874 ; Rise       ; clk             ;
;  S1[8]    ; clk        ; 8.551 ; 8.551 ; Rise       ; clk             ;
;  S1[9]    ; clk        ; 7.111 ; 7.111 ; Rise       ; clk             ;
;  S1[10]   ; clk        ; 8.098 ; 8.098 ; Rise       ; clk             ;
;  S1[11]   ; clk        ; 7.424 ; 7.424 ; Rise       ; clk             ;
;  S1[12]   ; clk        ; 7.481 ; 7.481 ; Rise       ; clk             ;
;  S1[13]   ; clk        ; 7.482 ; 7.482 ; Rise       ; clk             ;
;  S1[14]   ; clk        ; 7.415 ; 7.415 ; Rise       ; clk             ;
;  S1[15]   ; clk        ; 7.789 ; 7.789 ; Rise       ; clk             ;
;  S1[16]   ; clk        ; 7.488 ; 7.488 ; Rise       ; clk             ;
;  S1[17]   ; clk        ; 7.887 ; 7.887 ; Rise       ; clk             ;
;  S1[18]   ; clk        ; 7.420 ; 7.420 ; Rise       ; clk             ;
;  S1[19]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[20]   ; clk        ; 7.441 ; 7.441 ; Rise       ; clk             ;
;  S1[21]   ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  S1[22]   ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
;  S1[23]   ; clk        ; 7.339 ; 7.339 ; Rise       ; clk             ;
;  S1[24]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[25]   ; clk        ; 6.904 ; 6.904 ; Rise       ; clk             ;
;  S1[26]   ; clk        ; 7.776 ; 7.776 ; Rise       ; clk             ;
;  S1[27]   ; clk        ; 7.406 ; 7.406 ; Rise       ; clk             ;
;  S1[28]   ; clk        ; 7.425 ; 7.425 ; Rise       ; clk             ;
;  S1[29]   ; clk        ; 7.755 ; 7.755 ; Rise       ; clk             ;
;  S1[30]   ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
;  S1[31]   ; clk        ; 7.846 ; 7.846 ; Rise       ; clk             ;
; erro      ; clk        ; 8.007 ; 8.007 ; Rise       ; clk             ;
; pronto    ; clk        ; 7.963 ; 7.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; S0[*]     ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 3.622 ; 3.622 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 3.716 ; 3.716 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 3.602 ; 3.602 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  S0[8]    ; clk        ; 3.601 ; 3.601 ; Rise       ; clk             ;
;  S0[9]    ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  S0[10]   ; clk        ; 3.503 ; 3.503 ; Rise       ; clk             ;
;  S0[11]   ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  S0[12]   ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  S0[13]   ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  S0[14]   ; clk        ; 3.736 ; 3.736 ; Rise       ; clk             ;
;  S0[15]   ; clk        ; 3.380 ; 3.380 ; Rise       ; clk             ;
;  S0[16]   ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  S0[17]   ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  S0[18]   ; clk        ; 3.600 ; 3.600 ; Rise       ; clk             ;
;  S0[19]   ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
;  S0[20]   ; clk        ; 3.473 ; 3.473 ; Rise       ; clk             ;
;  S0[21]   ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  S0[22]   ; clk        ; 3.653 ; 3.653 ; Rise       ; clk             ;
;  S0[23]   ; clk        ; 3.566 ; 3.566 ; Rise       ; clk             ;
;  S0[24]   ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  S0[25]   ; clk        ; 3.610 ; 3.610 ; Rise       ; clk             ;
;  S0[26]   ; clk        ; 3.696 ; 3.696 ; Rise       ; clk             ;
;  S0[27]   ; clk        ; 3.459 ; 3.459 ; Rise       ; clk             ;
;  S0[28]   ; clk        ; 3.619 ; 3.619 ; Rise       ; clk             ;
;  S0[29]   ; clk        ; 3.411 ; 3.411 ; Rise       ; clk             ;
;  S0[30]   ; clk        ; 3.655 ; 3.655 ; Rise       ; clk             ;
;  S0[31]   ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 3.463 ; 3.463 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 3.381 ; 3.381 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 3.220 ; 3.220 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 3.393 ; 3.393 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 3.373 ; 3.373 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 3.580 ; 3.580 ; Rise       ; clk             ;
;  S1[8]    ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  S1[9]    ; clk        ; 3.361 ; 3.361 ; Rise       ; clk             ;
;  S1[10]   ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
;  S1[11]   ; clk        ; 3.474 ; 3.474 ; Rise       ; clk             ;
;  S1[12]   ; clk        ; 3.518 ; 3.518 ; Rise       ; clk             ;
;  S1[13]   ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  S1[14]   ; clk        ; 3.433 ; 3.433 ; Rise       ; clk             ;
;  S1[15]   ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  S1[16]   ; clk        ; 3.523 ; 3.523 ; Rise       ; clk             ;
;  S1[17]   ; clk        ; 3.589 ; 3.589 ; Rise       ; clk             ;
;  S1[18]   ; clk        ; 3.561 ; 3.561 ; Rise       ; clk             ;
;  S1[19]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[20]   ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  S1[21]   ; clk        ; 3.378 ; 3.378 ; Rise       ; clk             ;
;  S1[22]   ; clk        ; 3.458 ; 3.458 ; Rise       ; clk             ;
;  S1[23]   ; clk        ; 3.387 ; 3.387 ; Rise       ; clk             ;
;  S1[24]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[25]   ; clk        ; 3.218 ; 3.218 ; Rise       ; clk             ;
;  S1[26]   ; clk        ; 3.621 ; 3.621 ; Rise       ; clk             ;
;  S1[27]   ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
;  S1[28]   ; clk        ; 3.562 ; 3.562 ; Rise       ; clk             ;
;  S1[29]   ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  S1[30]   ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  S1[31]   ; clk        ; 3.657 ; 3.657 ; Rise       ; clk             ;
; erro      ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
; pronto    ; clk        ; 3.618 ; 3.618 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 22586    ; 0        ; 0        ; 0        ;
; ula_bc:BC|current_state.DECIDE ; clk                            ; 20       ; 0        ; 0        ; 0        ;
; clk                            ; ula_bc:BC|current_state.DECIDE ; 2248     ; 0        ; 0        ; 0        ;
; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 8        ; 8        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 22586    ; 0        ; 0        ; 0        ;
; ula_bc:BC|current_state.DECIDE ; clk                            ; 20       ; 0        ; 0        ; 0        ;
; clk                            ; ula_bc:BC|current_state.DECIDE ; 2248     ; 0        ; 0        ; 0        ;
; ula_bc:BC|current_state.DECIDE ; ula_bc:BC|current_state.DECIDE ; 8        ; 8        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 74    ; 74   ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 27 20:47:07 2025
Info: Command: quartus_sta ULA_mult_div -c ULA_mult_div
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ULA_mult_div.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ula_bc:BC|current_state.DECIDE ula_bc:BC|current_state.DECIDE
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.169     -1671.772 clk 
    Info (332119):   -20.214      -140.783 ula_bc:BC|current_state.DECIDE 
Info (332146): Worst-case hold slack is -2.474
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.474       -21.825 ula_bc:BC|current_state.DECIDE 
    Info (332119):     0.460         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -310.797 clk 
    Info (332119):     0.500         0.000 ula_bc:BC|current_state.DECIDE 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.099
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.099      -400.916 clk 
    Info (332119):    -5.966       -38.819 ula_bc:BC|current_state.DECIDE 
Info (332146): Worst-case hold slack is -1.080
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.080        -8.305 ula_bc:BC|current_state.DECIDE 
    Info (332119):     0.203         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -254.380 clk 
    Info (332119):     0.500         0.000 ula_bc:BC|current_state.DECIDE 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Thu Nov 27 20:47:09 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


