# 往年题目

判断题 10 题 * 1分

选择题 20 题 * 1 分

名词解释题 5 题 * 2 分

简答题 5 题，其中 4 题 4 分，有一题是 5 分

计算题共 39 分，每题分数不定。

选择题有一半都是雨课堂的原题英文版，因此考前请把雨课堂的习题做完并理解。

判断、选择、名词解释题题干均为英文。

名词解释题目为英文缩写，只需要给出英文/中文全称，不需要解释

简答题只需要答出要点即可

## 名词解释题

1. DMA
2. CPI
3. PSW
4. ROM
5. TPL 

## 简答题

1. 固态硬盘相对机械硬盘的优点是什么？（4分）
2. RISC 处理机的主要特征有什么？（4分）
3. 寄存器窗口是指什么？存放在寄存器窗口的指令在满足什么条件时可以发射？（4分）
4. 计算机中存在寄存器和组件 MAR、MBR、PC、IR、ALU、CU，请问：（5分）
   1. 写出取指周期的微操作
   2. 对于指令 ADD R1, X（其中 X 为主存地址，R1 为寄存器地址，计算后结果写回 R1），写出此指令在执行周期的微操作

5. 并行计算中紧耦合和松耦合的定义是什么？常见的并行计算 SMP, Cluster, NUMA 分别属于哪种？为什么？（4分）

## 计算题

 大题：阿姆达尔定律计算（3），组关联映射 cache（15）

### Amdahl 定律

有一台 Web 服务器经过性能优化后，其 I/O 效率提升到了原先的 5 倍。在原来的服务器上，计算的耗时为 40%，I/O 耗时占 60%，请问系统总体的加速比为多少？（3分）

### Cache 映射相关

有一台 32 位处理机，按字编址，主存一块 64B，总内存大小为 16GB，Cache 采用 LRU 替换算法，使用八路组关联映射，且数据 cache 和指令 cache 分离，请问：（15分）

1. 数据 Cache 地址的格式是什么？

2. 假设存在如下 C 语言代码：

   ```c 
   for (int k=0;k<1024;k++){
     s[k] = 2 * s[k];
   }
   ```

   假设 int 类型占用 32 位，k 存储在寄存器中，数组 s 的首地址为 000C 0800H，请问执行这段指令时数据 cache 的命中率是多少？

3. 假设 CPU 一开始访问的指令地址为 000C 0003H,  是否命中？给出 CPU 访问此地址时和存储器、Cache 相关的步骤，Cache 的内容在完成后发生了什么变化？

### 存储器设计

 一台计算机存储器的地址空间如下：（存储字长为 32 位）（6 分）

| 地址区间   | 内容 |
| ---------- | ---- |
| 0000-4000H | ROM1 |
| 4000-8000H | ROM2 |
| 8000-C000H | 空   |
| C000-E000H | RAM1 |
| E000-FFFFH | RAM2 |

给出不限量的 2-4 译码器（不考虑使能）,与非门、非门，请画出实现此地址编码方法的地址编码电路（不考虑和 CPU 的连线和数据线）

> 原题附有图片，注意 2-4 译码器的输出是低有效的（即被选择的输出信号为低电平，其他输出均为高电平）

### I/O

某 32 位机磁盘传输速度为 2MB/s，CPU 主频 50MHz，传输单位是字，请求出以下方法的 CPU 占用率，并说明哪种方法最有利于磁盘 I/O：（6分）

1. 程序查询式：假设每次查询需要 120 个时钟周期
2. 中断驱动：每次中断需要 80 个时钟周期
3. DMA：每次传输 4kb 数据，需要准备时间 1000 时钟周期，结束后中断时间 500 周期

### 流水线

一台 32 位计算机采用流水线技术，其时钟周期为 50Mhz，部分机器指令的含义如下：（9 分）

| 指令        | 含义             | 注释                                               |
| ----------- | ---------------- | -------------------------------------------------- |
| LOAD R1, X  | (X)->R1          | 将主存地址为 X 处的内容读取到寄存器 R1             |
| STORE R1, X | (R1)->X          | 将寄存器 R1 的内容写入主存地址 X 处                |
| ADD R1,R2   | (R1)+(R2)->R2    | 将寄存器 R1 和寄存器 R2 的内容相加，结果放回 R2 中 |
| 逻辑左移    | 忘了，题目用不到 |                                                    |
| 逻辑右移    | 忘了，题目用不到 |                                                    |

此计算机的流水线分为五个阶段：FI（取指令），ID（译码/读取寄存器），EX（执行/计算操作数地址），M（访问存储器），WB（写入内容到寄存器），采用按序发射/按序完成，假设每个流水线周期都消耗一个时钟周期。同一个周期内，不能同时读写同一寄存器。

现有如下高级语言指令：x=a+b，假设 x,a,b 变量的地址用 [x], [a], [b] 表示，那么其对应的机器指令如下：

| 指令         |
| ------------ |
| LOAD R1, [a] |
| LOAD R2, [b] |
| ADD R1,R2    |
| STORE R2,[x] |

1. 请给出这四条指令对应的流水线时序图，并作出解释
2. 请给出此流水线的加速比和吞吐量

