
=== Route ===

val 50.464 -> input.I[0].X
val 10.1 -> [input.I[1].X,input.V[0].X]
val 9.26 -> input.V[1].X
val 0 -> [input.V[2].X,input.V[8].X,input.V[7].X,input.V[6].X,input.V[5].X,input.V[4].X,input.V[3].X]
val 12.616 -> input.V[9].X
val 0.256 -> input.V[10].X
val 0.124 -> input.V[11].X
val 0.595238095238 -> input.V[12].X
val 1 -> [input.V[13].X,input.V[14].X]
val 0.0396322130628 -> input.V[15].X


=== Generate ===
lc S -> vadd[10].OUT2
lc E -> vadd[7].OUT2
lc ES -> vadd[3].OUT2
out P -> [vadd[1].OUT2,output.V[0].O]

val 50.464 -> input.I[0].O
val 10.1 -> [input.V[0].O,input.I[1].O]
val 9.26 -> input.V[1].O
val 0 -> [input.V[2].O,input.V[7].O,input.V[8].O,input.V[6].O,input.V[5].O,input.V[4].O,input.V[3].O]
val 12.616 -> input.V[9].O
val 0.256 -> input.V[10].O
val 0.124 -> input.V[11].O
val 0.595238095238 -> input.V[12].O
val 1 -> [input.V[14].O,input.V[13].O]
val 0.0396322130628 -> input.V[15].O

ast (12.616*E) -> [vadd[5].OUT,vgain[9].P,vgain[9].P]
ast (12.616*S) -> [itov[8].Y,itov[8].Y]
ast (0.84*ES) -> [vgain[0].P,vgain[0].P]
ast (50.464*E) -> [itov[2].Y,itov[2].Y]
ast (9.26*ES) -> [itov[11].Y,itov[11].Y]
ast (12.616*E*S) -> [itov[4].Y,itov[4].Y]
ast (10.1*ES) -> [itov[6].Y,itov[6].Y]

=== Connect ===
vadd[7].OUT2 ->  vgain[9].Z itov[2].K
itov[2].Y ->  vadd[5].B
vadd[1].OUT2 ->  output.V[0].X
input.I[0].O ->  itov[2].X
input.V[9].O ->  itov[8].K
itov[11].Y ->  vadd[10].B
input.V[15].O ->  vgain[9].Y
input.V[13].O ->  vgain[9].X
input.V[14].O ->  vgain[0].X
input.V[11].O ->  vadd[7].OUT2_0
itov[8].Y ->  vadd[7].D
input.V[12].O ->  vgain[0].Y
input.V[8].O ->  vadd[7].A
input.V[2].O ->  vadd[1].OUT2_0
input.V[3].O ->  vadd[1].A
vgain[9].P ->  vadd[10].D
vadd[3].OUT2 ->  itov[6].K vgain[0].Z itov[11].X
vadd[5].OUT ->  itov[4].K
input.I[1].O ->  itov[6].X
input.V[1].O ->  itov[11].K
vadd[10].OUT2 ->  itov[4].X itov[8].X
vgain[0].P ->  vadd[1].B
input.V[7].O ->  vadd[10].A
itov[6].Y ->  vadd[7].B
input.V[0].O ->  vadd[3].D
input.V[10].O ->  vadd[10].OUT2_0
itov[4].Y ->  vadd[3].B
input.V[5].O ->  vadd[3].A
input.V[4].O ->  vadd[3].OUT2_0
input.V[6].O ->  vadd[5].A

