  
構和電子線路整合，可批量製造（batch 
fabrication）使成品造價降低且品質均一，
縮小成品尺寸但增高精度。因此 MEMS
技術可用來製造許多低成本的感測器和致
動器，目前應用 MEMS 技術生產的商業產
品有：壓力計、加速計（accelerometer）、
生化感測器、噴墨印表機噴頭（ink jet 
printer head）、及諸多可丟棄式醫療用品
等等。 由於 MEMS 技術除了本身具有多
方面的應用外，也關係未來多項關鍵工業
的發展，如國防、生物等科技，因此各先
進國家皆投入大批人力與財力進行研發。
由近代科技研發的產品皆往輕薄短小的方
向努力，可預見 MEMS 將是繼半導體元件
後，成為最有潛力的研發課題。 
MEMS 的某些應用必須處在遠方不
具電源的場所，因此如何提供穩定的獨立
電源，而且也是微小化及能長時間發電的
電池，顯然是一個很重要的問題。傳統的
燃料電池或太陽能電池或許有機會來解
決，但是利用同位素電池應該是更理想的
方式。微型核能電池的工作原理可以同位
素產生的輻射線與半導體的 PN 接面作用
而產生電能，因此符合微小，穩定及長時
間供電之需求[1-3]。 
本研究計畫之主要目的，係應用 Beta
射源製作微型電池以供 MEMS 使用。研究
內容有矽晶片表面微溝槽之製作，PN 接
面之形成，與同位素之無電極電鍍或塗
佈。本研究所完成之微型電池，可與一般
矽加工之 MEMS 製程完全匹配而加以整
合。也可以將成品切割，佈線與封裝後，
與其它加工技術之 MEMS 合併成小型系
統或零件。本研究之成果，將促進許多
MEMS 研發之突破，解決了電源供應的問
題。MEMS 之研究國內外都積極地進行
中，然而提供 MEMS 獨立而長時間之電
源，國外之研究都很少見，國內則尚未看
到。清大工科系在輻射之度量與應用，半
導體與輻射之作用，皆有相當領先的研究
經驗，同時系內更有 MEMS 的研究團隊。
因此，本研究計畫之實施，對 MEMS 或更
小之奈米系統，不論在學術或實際應用上
皆有實質貢獻。 
 
三、 結果與討論 
微型同位素電池元件的製備是以晶格
（Orientation）方向（100）之 6 吋晶圓
(P-type，resistance 5000 Ω-㎝)，作為元件
成長之基板(Substrate)。本研究應用 SiO2
薄膜加以覆蓋元件表面作為保護層以及平
面式表面結構方式以減少元件逆向飽和電
流之問題[4,5]。 
所製備之元件分為兩種表面結構，其
元件代號為 LPD 及 SPD，元件 LPD 及元
件 SPD 差異點，在表面金屬電極定義所使
用光罩不同，故其表面金屬佔元件面積比
例分別為 LPD(48%)，SPD(14.5%)。其元
件製程步驟如下： 
在(1)-(4)及(8)之製程步驟與第三章元
件均相同，故不再詳細說明，再接下來之
(5)-(10)步驟為說明本章元件之表面結構
製程，並就 LPD 及 SPD 兩種元件加以說
明。 
(1) 晶片刻號 and Alignment Mark Litho. 
(2) Pad Oxide and Si3N4 Deposition 
(3) Active region Definition 
(4) LOCOS（Field Oxide）Formation 
(5) Cell Surface Passivated Layer 
此步驟將利用乾氧化法在元件表面成
長 SiO2 10nm，以作為元件表面保護層
（Passivated Layer）。首先在元件 LPD 部
份，利用微影及 TEL-5000 蝕刻系統將元
件表面部分之氮化矽層去除，其表面剩餘
之氮化矽層作為成長 SiO2 時之硬式罩
幕，接下來將元件送入乾氧化爐管中成長
SiO2。接下來在元件 SPD 部分，首先利用
濃磷酸(H3PO4)去除表面之氮化矽層，再將
元件送入乾氧化爐管中成長 SiO2 即完成
表面保護層製程步驟。 
(7) Cell Implant ：利用中電流離子佈植系
統，進行對元件 LPD 及 SPD 正面以及背
面離子佈植動作，以完成初步之 N+PP+接
面結構。其背面離子佈植條件均為
(Energy=20KeV，Dose=5 ×1015atom/ cm2，
B+)，而正面之離子佈值條件如前述。 
  
 
圖 1 Cell LPD Metal layer Definition 光罩
圖 
 
圖 2 Cell SPD Metal layer Definition 光罩
圖 
0.00 0.02 0.04 0.06 0.08 0.10 0.12
0
200
400
600
800
1000
1200
V(V)
I(p
A)
 SPD-1 metal-14.5%
 LPD-1 metal-48%
DOSE=1E16
Depletion width= 24.6µ m
Emitter depth=3nm
 
 
圖 3 元件 LPD-1 及 SPD-1 之電池 I-V 曲
線比較圖 
16 18 20 22 24 26
500
600
700
800
900
1000
1100
1200
Is
c(
pA
)
Depletion width (µ m)
 SPD-metal-14.5%
 LPD-metal-48%
 
 
 
圖 4 不同表面金屬比例下短路電流性能
表現比較圖 
 
 
16 18 20 22 24 26
0.06
0.07
0.08
0.09
0.10
0.11
 
 
 Depletion width (µ m)
V
oc
(V
)
 SPD-metal-14.5%
 LPD-metal-48%
 
圖 5 不同表面金屬比例下開路電壓性能
表現比較圖 
 
 
16 18 20 22 24 26
10
20
30
40
50
60
70
80
90
100
Depletion width (µ m)
P(
pW
)
 SPD-metal-14.5%
 LPD-metal-48%
 
 
   
圖 6 不同表面金屬比例下輸出功率性能
表現比較圖 
 
 -2-
 
筆者發表兩篇論文，其一為高介電閘層金氧半元件介電層中邊緣
陷阱密度與能量之測量，由於高介電閘層中邊緣陷阱影響MOS元件
之電特性及可靠性，所以其分佈密度與能量之測量是很重要的工作，
本論文以 charge pumping方法分析，不需模擬或特別儀器，可以幫助
製程檢測及分析可靠性。另一篇為非揮發性記憶體元件 HfAlO 
Charge-Trapping Layer 元素成份變化效應，經由 Al 含量調變可形成
最佳化材料，原因可能是 Al含量改變 trap density及結晶溫度，因此
可藉以改善非揮發性記憶體元件操作特性。 
另外在 IEDM 中當然也有幾篇重要論文，如美國 Sematech Dr. 
Kirsch 報告具有高載子移動、高溫熱穩定、 EOT=0.9 nm 的
high-k/metal gate NMOS，其主要方法是 La 摻雜在 HfSiON，以
SiO:HF=10%增加熱穩定，以 SiO 界面層減少 BTI，以及使用電漿氮
化減少 EOT。 
 
二、與會心得 
SISC 參加的人雖不多(2-3 百人)，但是論文全是與 MOS 有關，
而且多是有名的學者發表論文。本次會議之論文主要仍為 high-k、
metal gate的研究，因此未來此方面的研究將持續蓬勃發展。另外，
也有幾篇論文研究 Ge基材上 high-k製程，雖然目前的元件特性仍不
佳，但可看出研究的量已明顯增加。有關 high-k/metal gate製程開發，
要應用到對元件製程整合時問題仍不少，因此研究成果的交流或技術
互相支援是必要的，美國半導體研究聯盟等機構組織(SEMATECH)
常舉行研討會或提供會員彼此間之各種製程技術及樣品，也藉此分享
大家的研究成果與經驗，這種合作模式很值得國內學習。另一方面是
元件電特性測量，其所須投入的資源不必多，但是成果卻可能非常重
要，從本次會議的幾篇精彩論文即可看出，這方面的研究值得繼續努
力。 
 
三、建議 
參加國際學術會議，對研究人員新知之取得，研發方向的探索確
