-- VERILATE & BUILD --------
verilator -cc --exe --build -j top.v sim_main.cpp
make[1]: Nothing to be done for `default'.
- V e r i l a t i o n   R e p o r t: Verilator 5.024 2024-04-05 rev UNKNOWN.REV
- Verilator: Built from 0.000 MB sources in 0 modules, into 0.000 MB in 0 C++ files needing 0.000 MB
- Verilator: Walltime 0.017 s (elab=0.000, cvt=0.000, bld=0.016); cpu 0.000 s on 0 threads
-- RUN ---------------------
obj_dir/Vtop
cycle 0 start -------
pc = 0
instr = 6004
BEZ  r0, 4
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 0001 0002 f154 4101 4202 4303 5111 5212 5310
cycle 1 start -------
pc = 4
instr = 4101
LW   r1, r0, 1
rf[0] = 0000	rf[8] = 0000
rf[1] = 0000	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 0001 0002 f154 4101 4202 4303 5111 5212 5310
cycle 2 start -------
pc = 5
instr = 4202
LW   r2, r0, 2
rf[0] = 0000	rf[8] = 0000
rf[1] = 0001	rf[9] = 0000
rf[2] = 0000	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 0001 0002 f154 4101 4202 4303 5111 5212 5310
cycle 3 start -------
pc = 6
instr = 4303
LW   r3, r0, 3
rf[0] = 0000	rf[8] = 0000
rf[1] = 0001	rf[9] = 0000
rf[2] = 0002	rf[10] = 0000
rf[3] = 0000	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 0001 0002 f154 4101 4202 4303 5111 5212 5310
cycle 4 start -------
pc = 7
instr = 5111
SW   r1, r1, 1
rf[0] = 0000	rf[8] = 0000
rf[1] = 0001	rf[9] = 0000
rf[2] = 0002	rf[10] = 0000
rf[3] = f154	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 0001 0002 f154 4101 4202 4303 5111 5212 5310
cycle 5 start -------
pc = 8
instr = 5212
SW   r2, r1, 2
rf[0] = 0000	rf[8] = 0000
rf[1] = 0001	rf[9] = 0000
rf[2] = 0002	rf[10] = 0000
rf[3] = f154	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 0001 0001 f154 4101 4202 4303 5111 5212 5310
cycle 6 start -------
pc = 9
instr = 5310
SW   r3, r1, 0
rf[0] = 0000	rf[8] = 0000
rf[1] = 0001	rf[9] = 0000
rf[2] = 0002	rf[10] = 0000
rf[3] = f154	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 0001 0001 0002 4101 4202 4303 5111 5212 5310
cycle 7 start -------
pc = 10
instr = 70ff
HALT
rf[0] = 0000	rf[8] = 0000
rf[1] = 0001	rf[9] = 0000
rf[2] = 0002	rf[10] = 0000
rf[3] = f154	rf[11] = 0000
rf[4] = 0000	rf[12] = 0000
rf[5] = 0000	rf[13] = 0000
rf[6] = 0000	rf[14] = 0000
rf[7] = 0000	rf[15] = 0000
m[50] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[40] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[30] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[20] = 0000 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[10] = 70ff 0000 0000 0000 0000 0000 0000 0000 0000 0000
m[00] = 6004 f154 0001 0002 4101 4202 4303 5111 5212 5310
HALT encountered ... exiting
- risc16.v:86: Verilog $finish
-- DONE --------------------
