TimeQuest Timing Analyzer report for ROM_Demo
Thu Jun 09 10:45:52 2022
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:FreqDivider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:FreqDivider|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:FreqDivider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:FreqDivider|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:FreqDivider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:FreqDivider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; ROM_Demo                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; ClkDividerN:FreqDivider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:FreqDivider|clkOut } ;
; CLOCK_50                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                       ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 194.74 MHz ; 194.74 MHz      ; CLOCK_50                       ;                                                ;
; 715.82 MHz ; 437.64 MHz      ; ClkDividerN:FreqDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -4.135 ; -65.618       ;
; ClkDividerN:FreqDivider|clkOut ; -0.397 ; -0.666        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; ClkDividerN:FreqDivider|clkOut ; 0.403 ; 0.000         ;
; CLOCK_50                       ; 0.640 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -44.120       ;
; ClkDividerN:FreqDivider|clkOut ; -1.285 ; -5.140        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.135 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.055      ;
; -4.132 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 5.052      ;
; -3.997 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.915      ;
; -3.984 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.902      ;
; -3.959 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.877      ;
; -3.883 ; ClkDividerN:FreqDivider|s_divCounter[20] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.802      ;
; -3.870 ; ClkDividerN:FreqDivider|s_divCounter[21] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.789      ;
; -3.868 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.786      ;
; -3.849 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.769      ;
; -3.849 ; ClkDividerN:FreqDivider|s_divCounter[19] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.768      ;
; -3.836 ; ClkDividerN:FreqDivider|s_divCounter[14] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.755      ;
; -3.775 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.693      ;
; -3.731 ; ClkDividerN:FreqDivider|s_divCounter[13] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.650      ;
; -3.720 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.639      ;
; -3.711 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.631      ;
; -3.684 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.604      ;
; -3.677 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.596      ;
; -3.677 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.597      ;
; -3.665 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.585      ;
; -3.570 ; ClkDividerN:FreqDivider|s_divCounter[12] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.489      ;
; -3.499 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.416      ;
; -3.493 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.410      ;
; -3.399 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.319      ;
; -3.386 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.304      ;
; -3.251 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.169      ;
; -3.234 ; ClkDividerN:FreqDivider|s_divCounter[17] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.151      ;
; -3.223 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.140      ;
; -3.116 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.036      ;
; -3.010 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.928      ;
; -2.990 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.910      ;
; -2.964 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.884      ;
; -2.850 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.768      ;
; -2.845 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.765      ;
; -2.826 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.746      ;
; -2.817 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.734      ;
; -2.791 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.711      ;
; -2.785 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.705      ;
; -2.759 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.677      ;
; -2.758 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.677      ;
; -2.755 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.673      ;
; -2.752 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.671      ;
; -2.731 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.649      ;
; -2.709 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.627      ;
; -2.709 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.629      ;
; -2.702 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.620      ;
; -2.700 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.618      ;
; -2.692 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.610      ;
; -2.690 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.610      ;
; -2.687 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.605      ;
; -2.682 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.601      ;
; -2.669 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.586      ;
; -2.667 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.584      ;
; -2.659 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.576      ;
; -2.654 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.571      ;
; -2.650 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.570      ;
; -2.649 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.567      ;
; -2.644 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.564      ;
; -2.634 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.552      ;
; -2.626 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.544      ;
; -2.625 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.543      ;
; -2.625 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.543      ;
; -2.624 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.542      ;
; -2.624 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.542      ;
; -2.624 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.542      ;
; -2.624 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.542      ;
; -2.623 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.541      ;
; -2.623 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.541      ;
; -2.622 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.540      ;
; -2.622 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.540      ;
; -2.621 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.539      ;
; -2.621 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.539      ;
; -2.621 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.539      ;
; -2.621 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.539      ;
; -2.620 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.538      ;
; -2.619 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.537      ;
; -2.601 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.519      ;
; -2.601 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.519      ;
; -2.596 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.514      ;
; -2.595 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.513      ;
; -2.591 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.510      ;
; -2.572 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.490      ;
; -2.572 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.490      ;
; -2.564 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.484      ;
; -2.562 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.481      ;
; -2.561 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.479      ;
; -2.560 ; ClkDividerN:FreqDivider|s_divCounter[12] ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.479      ;
; -2.559 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.477      ;
; -2.558 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.476      ;
; -2.551 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.469      ;
; -2.550 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.469      ;
; -2.546 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.464      ;
; -2.545 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.465      ;
; -2.541 ; ClkDividerN:FreqDivider|s_divCounter[12] ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.460      ;
; -2.541 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.460      ;
; -2.539 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.456      ;
; -2.531 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.450      ;
; -2.522 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.440      ;
; -2.522 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.440      ;
; -2.522 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.440      ;
; -2.521 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.439      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:FreqDivider|clkOut'                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.397 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 1.315      ;
; -0.273 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 1.191      ;
; -0.263 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 1.181      ;
; -0.199 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 1.117      ;
; -0.070 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 0.988      ;
; 0.061  ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 0.857      ;
; 0.153  ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.080     ; 0.765      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:FreqDivider|clkOut'                                                                                                                             ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.403 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 0.674      ;
; 0.465 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 0.731      ;
; 0.620 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 0.886      ;
; 0.673 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 0.939      ;
; 0.743 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 1.009      ;
; 0.783 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 1.049      ;
; 0.919 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.080      ; 1.185      ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.640 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.908      ;
; 0.642 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.910      ;
; 0.655 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.655 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.923      ;
; 0.656 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.656 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.924      ;
; 0.657 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.927      ;
; 0.659 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.927      ;
; 0.661 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.680 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.948      ;
; 0.958 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.226      ;
; 0.959 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.227      ;
; 0.969 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.237      ;
; 0.972 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.241      ;
; 0.974 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.242      ;
; 0.975 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.982 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.250      ;
; 0.983 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.251      ;
; 0.984 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.252      ;
; 0.984 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.254      ;
; 0.987 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.255      ;
; 0.989 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.257      ;
; 0.989 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.991 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.259      ;
; 0.993 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.080 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.348      ;
; 1.084 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.352      ;
; 1.085 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.353      ;
; 1.093 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.361      ;
; 1.094 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.362      ;
; 1.096 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.098 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.366      ;
; 1.100 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.368      ;
; 1.101 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.108 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.376      ;
; 1.110 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.378      ;
; 1.111 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.112 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.380      ;
; 1.112 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.380      ;
; 1.113 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.381      ;
; 1.114 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.383      ;
; 1.116 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.117 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.385      ;
; 1.119 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.148 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.416      ;
; 1.181 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.447      ;
; 1.187 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.453      ;
; 1.188 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.454      ;
; 1.205 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.473      ;
; 1.210 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.478      ;
; 1.211 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.479      ;
; 1.219 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.487      ;
; 1.221 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.489      ;
; 1.223 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.493      ;
; 1.224 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.492      ;
; 1.226 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.494      ;
; 1.236 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.504      ;
; 1.238 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.506      ;
; 1.238 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.508      ;
; 1.239 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.507      ;
; 1.240 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.241 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.508      ;
; 1.241 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.509      ;
; 1.245 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.512      ;
; 1.264 ; ClkDividerN:FreqDivider|s_divCounter[21] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.532      ;
; 1.274 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.542      ;
; 1.289 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.555      ;
; 1.307 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.573      ;
; 1.313 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.579      ;
; 1.314 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.580      ;
; 1.317 ; ClkDividerN:FreqDivider|s_divCounter[20] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.585      ;
; 1.331 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.599      ;
; 1.332 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.600      ;
; 1.337 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.605      ;
; 1.347 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.615      ;
; 1.349 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.619      ;
; 1.349 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.619      ;
; 1.350 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.618      ;
; 1.360 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.628      ;
; 1.364 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.634      ;
; 1.365 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.633      ;
; 1.367 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.634      ;
; 1.367 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.084      ; 1.637      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 210.57 MHz ; 210.57 MHz      ; CLOCK_50                       ;                                                ;
; 784.31 MHz ; 437.64 MHz      ; ClkDividerN:FreqDivider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.749 ; -55.894       ;
; ClkDividerN:FreqDivider|clkOut ; -0.275 ; -0.354        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; ClkDividerN:FreqDivider|clkOut ; 0.355 ; 0.000         ;
; CLOCK_50                       ; 0.586 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -44.120       ;
; ClkDividerN:FreqDivider|clkOut ; -1.285 ; -5.140        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.749 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.679      ;
; -3.742 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.672      ;
; -3.621 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.549      ;
; -3.610 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.538      ;
; -3.597 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.525      ;
; -3.509 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.437      ;
; -3.492 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.422      ;
; -3.458 ; ClkDividerN:FreqDivider|s_divCounter[21] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.387      ;
; -3.453 ; ClkDividerN:FreqDivider|s_divCounter[20] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.382      ;
; -3.424 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.352      ;
; -3.417 ; ClkDividerN:FreqDivider|s_divCounter[19] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.346      ;
; -3.414 ; ClkDividerN:FreqDivider|s_divCounter[14] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.343      ;
; -3.398 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.328      ;
; -3.339 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.268      ;
; -3.338 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.267      ;
; -3.332 ; ClkDividerN:FreqDivider|s_divCounter[13] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.261      ;
; -3.311 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.241      ;
; -3.297 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.227      ;
; -3.294 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.224      ;
; -3.216 ; ClkDividerN:FreqDivider|s_divCounter[12] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.145      ;
; -3.103 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.030      ;
; -3.099 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 4.029      ;
; -3.097 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.024      ;
; -3.025 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.953      ;
; -2.901 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.829      ;
; -2.869 ; ClkDividerN:FreqDivider|s_divCounter[17] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.796      ;
; -2.858 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.785      ;
; -2.764 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.694      ;
; -2.684 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.612      ;
; -2.676 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.606      ;
; -2.666 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.596      ;
; -2.460 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.388      ;
; -2.454 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.383      ;
; -2.443 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.372      ;
; -2.429 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.356      ;
; -2.412 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.340      ;
; -2.380 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.308      ;
; -2.375 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.304      ;
; -2.369 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.297      ;
; -2.366 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.295      ;
; -2.364 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.292      ;
; -2.358 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.286      ;
; -2.349 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.277      ;
; -2.335 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.263      ;
; -2.334 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.263      ;
; -2.333 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.261      ;
; -2.331 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.259      ;
; -2.330 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.258      ;
; -2.329 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.257      ;
; -2.329 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.257      ;
; -2.329 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.257      ;
; -2.329 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.257      ;
; -2.328 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.256      ;
; -2.328 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.256      ;
; -2.327 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.254      ;
; -2.324 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.252      ;
; -2.323 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.252      ;
; -2.323 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.251      ;
; -2.322 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.250      ;
; -2.322 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.250      ;
; -2.322 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.250      ;
; -2.322 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.250      ;
; -2.321 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.249      ;
; -2.321 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.249      ;
; -2.318 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.245      ;
; -2.311 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.239      ;
; -2.292 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.220      ;
; -2.285 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.213      ;
; -2.280 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.207      ;
; -2.279 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.206      ;
; -2.270 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.198      ;
; -2.269 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.197      ;
; -2.268 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.197      ;
; -2.250 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.178      ;
; -2.250 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.179      ;
; -2.246 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.174      ;
; -2.244 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.172      ;
; -2.242 ; ClkDividerN:FreqDivider|s_divCounter[12] ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.170      ;
; -2.241 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.170      ;
; -2.237 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.165      ;
; -2.231 ; ClkDividerN:FreqDivider|s_divCounter[12] ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.159      ;
; -2.231 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.159      ;
; -2.224 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.152      ;
; -2.213 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.141      ;
; -2.208 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.136      ;
; -2.207 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.136      ;
; -2.207 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.135      ;
; -2.206 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.134      ;
; -2.205 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.133      ;
; -2.205 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.133      ;
; -2.205 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.133      ;
; -2.205 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.133      ;
; -2.204 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.132      ;
; -2.204 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.132      ;
; -2.203 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.129      ;
; -2.202 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.128      ;
; -2.201 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.127      ;
; -2.201 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.127      ;
; -2.201 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.127      ;
; -2.201 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.127      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:FreqDivider|clkOut'                                                                                                                              ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.275 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 1.203      ;
; -0.150 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 1.078      ;
; -0.140 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 1.068      ;
; -0.079 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 1.007      ;
; 0.038  ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 0.890      ;
; 0.152  ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 0.776      ;
; 0.245  ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.071     ; 0.683      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:FreqDivider|clkOut'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.355 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.608      ;
; 0.421 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.663      ;
; 0.575 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.817      ;
; 0.616 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.858      ;
; 0.678 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.920      ;
; 0.706 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 0.948      ;
; 0.830 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.071      ; 1.072      ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.588 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.599 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.624 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.867      ;
; 0.872 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.115      ;
; 0.876 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.887 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.975 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.982 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.225      ;
; 0.986 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.997 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.008 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.010 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.012 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.055 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.299      ;
; 1.081 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.324      ;
; 1.092 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.335      ;
; 1.092 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.335      ;
; 1.094 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.337      ;
; 1.096 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.107 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
; 1.107 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.352      ;
; 1.108 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.351      ;
; 1.111 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.354      ;
; 1.112 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.117 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.362      ;
; 1.118 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.119 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.362      ;
; 1.122 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.365      ;
; 1.124 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.367      ;
; 1.148 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.391      ;
; 1.157 ; ClkDividerN:FreqDivider|s_divCounter[21] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.401      ;
; 1.165 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.409      ;
; 1.191 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.434      ;
; 1.195 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.438      ;
; 1.202 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.445      ;
; 1.204 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.447      ;
; 1.206 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.449      ;
; 1.206 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.449      ;
; 1.206 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.449      ;
; 1.208 ; ClkDividerN:FreqDivider|s_divCounter[20] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.452      ;
; 1.217 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.462      ;
; 1.217 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.460      ;
; 1.217 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.462      ;
; 1.218 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.461      ;
; 1.227 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.472      ;
; 1.228 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.471      ;
; 1.229 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.472      ;
; 1.231 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.476      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.537 ; -16.972       ;
; ClkDividerN:FreqDivider|clkOut ; 0.334  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; ClkDividerN:FreqDivider|clkOut ; 0.182 ; 0.000         ;
; CLOCK_50                       ; 0.292 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -36.975       ;
; ClkDividerN:FreqDivider|clkOut ; -1.000 ; -4.000        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.537 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.486      ;
; -1.534 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.483      ;
; -1.484 ; ClkDividerN:FreqDivider|s_divCounter[20] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.431      ;
; -1.482 ; ClkDividerN:FreqDivider|s_divCounter[21] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.429      ;
; -1.467 ; ClkDividerN:FreqDivider|s_divCounter[19] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.414      ;
; -1.465 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.411      ;
; -1.461 ; ClkDividerN:FreqDivider|s_divCounter[14] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.408      ;
; -1.461 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.407      ;
; -1.456 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.402      ;
; -1.413 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.362      ;
; -1.408 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.354      ;
; -1.400 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.347      ;
; -1.399 ; ClkDividerN:FreqDivider|s_divCounter[13] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.346      ;
; -1.399 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.348      ;
; -1.395 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.344      ;
; -1.393 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.342      ;
; -1.375 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.321      ;
; -1.357 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.306      ;
; -1.328 ; ClkDividerN:FreqDivider|s_divCounter[12] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.275      ;
; -1.302 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.249      ;
; -1.261 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.210      ;
; -1.184 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.130      ;
; -1.168 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.114      ;
; -1.167 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.113      ;
; -1.127 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.073      ;
; -1.058 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.007      ;
; -1.048 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.997      ;
; -1.035 ; ClkDividerN:FreqDivider|s_divCounter[17] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.981      ;
; -1.033 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.979      ;
; -1.026 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.972      ;
; -1.014 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.963      ;
; -0.910 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.858      ;
; -0.899 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.847      ;
; -0.899 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.845      ;
; -0.893 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.841      ;
; -0.888 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.834      ;
; -0.884 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.832      ;
; -0.882 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.878 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.826      ;
; -0.861 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.809      ;
; -0.858 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.806      ;
; -0.847 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.795      ;
; -0.847 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.793      ;
; -0.843 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.791      ;
; -0.839 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.787      ;
; -0.837 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.785      ;
; -0.836 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.782      ;
; -0.835 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.783      ;
; -0.832 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.780      ;
; -0.828 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.776      ;
; -0.828 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.774      ;
; -0.826 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.774      ;
; -0.824 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.770      ;
; -0.820 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.768      ;
; -0.817 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.765      ;
; -0.817 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.811 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.759      ;
; -0.793 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.741      ;
; -0.790 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.738      ;
; -0.786 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.734      ;
; -0.785 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.733      ;
; -0.781 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.729      ;
; -0.779 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.727      ;
; -0.776 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.724      ;
; -0.775 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.723      ;
; -0.774 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.722      ;
; -0.771 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.719      ;
; -0.770 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.716      ;
; -0.766 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.714      ;
; -0.766 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.714      ;
; -0.765 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.713      ;
; -0.765 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.713      ;
; -0.764 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.710      ;
; -0.763 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.711      ;
; -0.762 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.710      ;
; -0.760 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.708      ;
; -0.760 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.706      ;
; -0.755 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.703      ;
; -0.752 ; ClkDividerN:FreqDivider|s_divCounter[13] ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.698      ;
; -0.752 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.700      ;
; -0.750 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.698      ;
; -0.746 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.694      ;
; -0.743 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.741 ; ClkDividerN:FreqDivider|s_divCounter[13] ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.687      ;
; -0.737 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.685      ;
; -0.735 ; ClkDividerN:FreqDivider|s_divCounter[13] ; ClkDividerN:FreqDivider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.681      ;
; -0.734 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.733 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.681      ;
; -0.733 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.681      ;
; -0.733 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.681      ;
; -0.732 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.680      ;
; -0.732 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.680      ;
; -0.732 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.680      ;
; -0.731 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.679      ;
; -0.731 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.679      ;
; -0.725 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.724 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.672      ;
; -0.724 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.672      ;
; -0.723 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.671      ;
; -0.723 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.671      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:FreqDivider|clkOut'                                                                                                                             ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.334 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.612      ;
; 0.374 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.572      ;
; 0.395 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.551      ;
; 0.410 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.536      ;
; 0.471 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.475      ;
; 0.542 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.404      ;
; 0.587 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 1.000        ; -0.041     ; 0.359      ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:FreqDivider|clkOut'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.182 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.213 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.338      ;
; 0.276 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.401      ;
; 0.310 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.435      ;
; 0.344 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.469      ;
; 0.370 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.495      ;
; 0.432 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 0.000        ; 0.041      ; 0.557      ;
+-------+-----------------------------------+-----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                               ;
+-------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.292 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.417      ;
; 0.294 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.299 ; ClkDividerN:FreqDivider|s_divCounter[30] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.312 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.437      ;
; 0.441 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.566      ;
; 0.443 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.449 ; ClkDividerN:FreqDivider|s_divCounter[29] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.452 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.455 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.458 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.458 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; ClkDividerN:FreqDivider|s_divCounter[16] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; ClkDividerN:FreqDivider|s_divCounter[28] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.588      ;
; 0.506 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.632      ;
; 0.509 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.512 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.515 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; ClkDividerN:FreqDivider|s_divCounter[27] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.521 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.524 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; ClkDividerN:FreqDivider|s_divCounter[8]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; ClkDividerN:FreqDivider|s_divCounter[26] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.532 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.658      ;
; 0.533 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.659      ;
; 0.535 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.661      ;
; 0.539 ; ClkDividerN:FreqDivider|clkOut           ; ClkDividerN:FreqDivider|clkOut           ; ClkDividerN:FreqDivider|clkOut ; CLOCK_50    ; 0.000        ; 1.651      ; 2.409      ;
; 0.570 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.695      ;
; 0.573 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.698      ;
; 0.575 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.700      ;
; 0.578 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.579 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.044      ; 0.707      ;
; 0.581 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.706      ;
; 0.582 ; ClkDividerN:FreqDivider|s_divCounter[21] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.708      ;
; 0.584 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.709      ;
; 0.587 ; ClkDividerN:FreqDivider|s_divCounter[4]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.712      ;
; 0.591 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.591 ; ClkDividerN:FreqDivider|s_divCounter[6]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.716      ;
; 0.591 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.716      ;
; 0.591 ; ClkDividerN:FreqDivider|s_divCounter[10] ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.044      ; 0.719      ;
; 0.593 ; ClkDividerN:FreqDivider|s_divCounter[22] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.593 ; ClkDividerN:FreqDivider|s_divCounter[2]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.718      ;
; 0.593 ; ClkDividerN:FreqDivider|s_divCounter[18] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; ClkDividerN:FreqDivider|s_divCounter[24] ; ClkDividerN:FreqDivider|s_divCounter[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.594 ; ClkDividerN:FreqDivider|s_divCounter[0]  ; ClkDividerN:FreqDivider|s_divCounter[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.719      ;
; 0.595 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.721      ;
; 0.598 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.724      ;
; 0.599 ; ClkDividerN:FreqDivider|s_divCounter[15] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.725      ;
; 0.601 ; ClkDividerN:FreqDivider|s_divCounter[23] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.727      ;
; 0.609 ; ClkDividerN:FreqDivider|s_divCounter[25] ; ClkDividerN:FreqDivider|s_divCounter[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.735      ;
; 0.610 ; ClkDividerN:FreqDivider|s_divCounter[20] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.736      ;
; 0.626 ; ClkDividerN:FreqDivider|s_divCounter[17] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.752      ;
; 0.626 ; ClkDividerN:FreqDivider|s_divCounter[7]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.749      ;
; 0.636 ; ClkDividerN:FreqDivider|s_divCounter[5]  ; ClkDividerN:FreqDivider|s_divCounter[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.761      ;
; 0.638 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.763      ;
; 0.641 ; ClkDividerN:FreqDivider|s_divCounter[3]  ; ClkDividerN:FreqDivider|s_divCounter[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.766      ;
; 0.645 ; ClkDividerN:FreqDivider|s_divCounter[9]  ; ClkDividerN:FreqDivider|s_divCounter[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.044      ; 0.773      ;
; 0.645 ; ClkDividerN:FreqDivider|s_divCounter[11] ; ClkDividerN:FreqDivider|s_divCounter[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.044      ; 0.773      ;
; 0.646 ; ClkDividerN:FreqDivider|s_divCounter[19] ; ClkDividerN:FreqDivider|s_divCounter[24] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.772      ;
; 0.647 ; ClkDividerN:FreqDivider|s_divCounter[1]  ; ClkDividerN:FreqDivider|s_divCounter[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.772      ;
; 0.648 ; ClkDividerN:FreqDivider|s_divCounter[21] ; ClkDividerN:FreqDivider|s_divCounter[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.774      ;
+-------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -4.135  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                       ; -4.135  ; 0.292 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:FreqDivider|clkOut ; -0.397  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                 ; -66.284 ; 0.0   ; 0.0      ; 0.0     ; -49.26              ;
;  CLOCK_50                       ; -65.618 ; 0.000 ; N/A      ; N/A     ; -44.120             ;
;  ClkDividerN:FreqDivider|clkOut ; -0.666  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 10       ; 0        ; 0        ; 0        ;
; ClkDividerN:FreqDivider|clkOut ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 908      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; 10       ; 0        ; 0        ; 0        ;
; ClkDividerN:FreqDivider|clkOut ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 908      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; CLOCK_50                       ; CLOCK_50                       ; Base ; Constrained ;
; ClkDividerN:FreqDivider|clkOut ; ClkDividerN:FreqDivider|clkOut ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Thu Jun 09 10:45:50 2022
Info: Command: quartus_sta ROM_Demo -c ROM_Demo
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ROM_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:FreqDivider|clkOut ClkDividerN:FreqDivider|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.135             -65.618 CLOCK_50 
    Info (332119):    -0.397              -0.666 ClkDividerN:FreqDivider|clkOut 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 ClkDividerN:FreqDivider|clkOut 
    Info (332119):     0.640               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:FreqDivider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.749
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.749             -55.894 CLOCK_50 
    Info (332119):    -0.275              -0.354 ClkDividerN:FreqDivider|clkOut 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 ClkDividerN:FreqDivider|clkOut 
    Info (332119):     0.586               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:FreqDivider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.537
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.537             -16.972 CLOCK_50 
    Info (332119):     0.334               0.000 ClkDividerN:FreqDivider|clkOut 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 ClkDividerN:FreqDivider|clkOut 
    Info (332119):     0.292               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.975 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:FreqDivider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4859 megabytes
    Info: Processing ended: Thu Jun 09 10:45:52 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


