headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
TSMCが日本に先進パッケージング工場建設か、観測筋は確実視（EE Times Japan）,https://news.yahoo.co.jp/articles/3b155b2009831923670490346115e9f60dd03db7,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000044-it_eetimes-000-1-view.jpg?exp=10800,2024-03-26T13:35:16+09:00,2024-03-26T13:35:16+09:00,EE Times Japan,it_eetimes,EE Times Japan,1386,\nTSMCの先進パッケージング技術［クリックで拡大］ 出所：TSMC\n半導体業界を再興するための日本の取り組みは、さらに勢いを増しそうだ。複数メディアが、TSMCが日本に先進パッケージング工場を日本に設置する検討をしていると報じている。これは、70億米ドルを投じた熊本第一工場に続く、合理的な展開といえるだろう。\nTSMCの高密度パッケージング技術「CoWoS」［クリックで拡大］ 出所：TSMC\nAI／HPC向けに需要が高まる先進パッケージング技術\n地政学的緊張によって台湾以外の半導体サプライチェーン多様化が検討される中、後工程のパッケージング施設が前工程工場に続き、日本の半導体製造エコシステムを補完することになる。業界専門媒体に加え、ロイター通信もTSMCが日本に先進パッケージング工場を建設することを検討していると伝えている。\n\n 特筆すべき点として、TSMCは2021年に茨城県つくば市に先進パッケージング技術の研究開発（R&D）施設である「TSMCジャパン3DIC研究開発センター」を設立している。AI（人工知能）やHPC（高性能コンピューティング）用途向けのハイエンドチップによって、先進パッケージング技術の需要は急速に高まっている。また、チップレットの台頭も先進パッケージング技術が脚光を浴びている要因といえる。\n\n こうした要素に後押しされ、世界最大の半導体ファウンドリー企業であるTSMCはパッケージング能力の拡張を計画している。実際に、同社は既に台湾南部の嘉義市に新たなパッケージング工場を建設する計画に乗り出している。一方、台湾の市場調査会社TrendForceのアナリストであるJoanne Chiao氏は「日本にTSMCの先進パッケージング工場が設置されたとしても、その規模には限界がある」と指摘している。TSMCのパッケージング関連の顧客の大半が米国を拠点としていることが主な理由だ。\n高密度パッケージング技術「CoWoS」も日本に？\n新工場が建設されれば、TSMCのパッケージング技術「CoWoS」（Chip on Wafer on Substrate）が日本に持ち込まれることになる。CoWoSはTSMCが開発した2.5次元のウエハーレベルのパッケージング技術で、これを用いると複数のダイを単一の基板上に集積できるようになり、既存のパッケージング技術よりも高い性能と集積密度を実現できる。現在、同技術の拠点は全て台湾にある。\n\n TSMCにとってみれば、日本にパッケージング工場を設置すれば、日本の主要な半導体材料や装置のサプライヤー、そして強固な顧客基盤によりアクセスしやすくなる。また、日本政府からの手厚い助成金も享受できる。この助成金は、韓国や台湾に押され気味だった日本の半導体産業を再び活性化することを狙ったものである。\n\n ただし、ロイター通信も報じた通り、日本でのTSMCの先進パッケージング工場の建設規模やスケジュールについて現段階で決定されたものはない。TSMCもこの報道に関するコメントを拒否している。しかし、業界観測筋はTSMCが日本に先進パッケージング工場を建設することを確実視している。\n\n【翻訳：青山麻由子、編集：EE Times Japan】\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000044-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/3b155b2009831923670490346115e9f60dd03db7/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/26/l_sa240325_tsmc02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240326-044&utm_term=it_eetimes-sci&utm_content=img']"
シリコンウエハー大手Siltronic、150mmまでの小口径ウエハー生産から撤退へ（EE Times Japan）,https://news.yahoo.co.jp/articles/06d237fcc675a8a249ab2bd7a5b02324e2eaf146,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000066-it_eetimes-000-1-view.jpg?exp=10800,2024-03-26T12:42:50+09:00,2024-03-26T12:42:50+09:00,EE Times Japan,it_eetimes,EE Times Japan,1256,\nSiltronicのドイツ・ブルクハウゼン拠点［クリックで拡大］ 出所：Siltronic\nシリコンウエハー大手のドイツSiltronicは2024年3月22日（ドイツ時間）、最大150mmまでの小口径ウエハーの生産を段階的に終了すると発表した。ドイツ・ブルクハウゼン拠点で手掛けてきた小口径のポリッシュドおよびエピタキシャルウエハーについて順次生産を終了していき、2025年中に撤退を完了する予定だ。\n小口径ウエハー「ライフサイクルの終わりが近い」\nSiltronicは現在300mmおよび200mmウエハーの他、最大150mmまでの小口径ウエハーを生産している。同社は1968年からブルグハウゼン拠点で小口径ウエハーの生産を行ってきたというが、同社のCEO（最高経営責任者）Michael Heckmeier氏は「ウエハー産業は構造変化と技術革新によって大きく進化している。需要はますます大口径かつ特性の改善されたウエハーにシフトしている。一方、小口径ウエハーはライフサイクルの終わりに近づいている」と説明している。\n\n 同社によると、25年前までシリコンウエハー市場の大半が150mmまでのウエハーだったというが、現在ではその割合は5％未満（SEMIのデータによる）になっているという。Siltronicは、「これは、半導体業界の活発な技術開発によって、顧客が小口径ウエハーの生産を縮小または終了した結果だ。加えて、特に中国との競争が小口径ウエハーで明確に顕在化している」と述べている。\n\n Siltronicでは、300mmウエハーが今後年平均6％の成長を見せると予想している。一方、小口径ウエハーは2023年度の同社業績において売上高全体に占める割合が一桁台となったほか、直近数カ月の業績を見ても「明らかにマイナスになっている」という。この傾向は今後数年でさらに強まることが予想されているといい、同社のCFO（最高財務責任者）であるClaudia Schmitt氏は、「市場の構造的な変化によって小口径ウエハーの回復は見込めず、今後数年間は収益への影響が大きくマイナスになると想定している。そのためわれわれはこの苦渋の決断を下した」と撤退を決定した理由を語っている。\n\n 同社によると、今回の決定によって400人の雇用に影響があるという。なお、ブルクハウゼン拠点は主要な研究開発機能および管理機能を有する他、今後も300mmウエハーおよび200mm超高純度シリコンインゴットの生産を行う予定であり、「Siltronicとって極めて重要な拠点であることに変わりはない」としている。\n\n Siltronicはドイツに本社を置くシリコンウエハーの大手サプライヤー。2020年には競合の台湾GlobalWafersがSiltronic買収を発表して話題となった。なお、この計画は2022年2月、ドイツ政府から認可が得られなかったことから不成立となった。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000066-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/06d237fcc675a8a249ab2bd7a5b02324e2eaf146/images/000']
天野浩氏が語ったGaNパワーデバイスの展望　「エネルギー効率99％以上を目指す」（EE Times Japan）,https://news.yahoo.co.jp/articles/e2883b065b3a9ed27618c5d59279347578e1dc20,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000042-it_eetimes-000-1-view.jpg?exp=10800,2024-03-26T10:35:11+09:00,2024-03-26T10:35:11+09:00,EE Times Japan,it_eetimes,EE Times Japan,2814,\n名古屋大学 未来材料・システム研究所 未来エレクトロニクス集積研究センター長で教授の天野浩氏（左）とInfineon Technologies CMO（最高マーケティング責任者）のAndreas Urschitz氏（右）［クリックで拡大］ 出所：インフィニオン テクノロジーズ ジャパン\nパワーエレクトロニクスの領域では、Si（シリコン）に代わる新しい材料として、より省エネルギー性に優れたSiC（炭化ケイ素）やGaN（窒化ガリウム）などのWBG（ワイドバンドギャップ）半導体が注目を集めている。富士経済の調査によると、2035年にはパワー半導体市場に占めるこれら次世代半導体の比率は45％にまで高まるという。\nGaNコンソーシアムが掲げる省エネルギー効果の目標［クリックで拡大］ 出所：GaNコンソーシアム\n2023年10月、在日ドイツ商工会議所が主催し、Infineon Technologiesの日本法人であるインフィニオン テクノロジーズ ジャパンが企画事務局として参画したイベント「日独オクトーバー技術交流会（オクトーバーテック2023）」に、名古屋大学未来材料・システム研究所の未来エレクトロニクス集積研究センター長で教授の天野浩氏が登壇し、「脱炭素社会実現に貢献するWBGエレクトロニクスの構築を目指して」と題した講演を行った。本稿では天野氏の講演を基に、GaN基板やデバイスの研究開発の現状／将来展望や関連する同氏の取り組みについて紹介する。\nGaNデバイスの現状 車載向けには課題も\n現在、GaNが既に多く利用されているのはLED照明の領域だ。日本の照明器具市場におけるLED照明の割合は2020年度時点で97.1％と圧倒的だった。天野氏は学生時代からGaNの研究に取り組み、2014年には青色LEDの発明によってノーベル物理学賞を受賞した。天野氏は当時について「非常によく仕事をしたと思う」と語りながらも、研究開発から商品として市場に出るまでのサプライチェーンが長いことから「当時の大学でできたことは結晶成長の研究など、ほんの一部だったという反省があった」と振り返る。\n\n 昨今はパワーデバイス領域でGaNへの注目度が高まってきていることを踏まえ、天野氏は「人類への次の貢献として、EV（電気自動車）を皮切りに省エネルギーシステムの実現にGaNを役立てたい」「目指すのは『エネルギー効率99％以上』の変換技術だ」と語った。\n\n 天野氏は、パワーデバイスの研究開発ではLEDの研究開発以上に幅広く貢献したいと考え、名古屋大学内の施設「C-TECs（エネルギー変換エレクトロニクス研究館）」「C-TEFs（エネルギー変換エレクトロニクス実験施設）」立ち上げに参画したという。同氏は、結晶の研究開発からデバイスやモジュールの開発、システムへの組み込みまでを「同じ屋根の下で一気に行える仕組み」（天野氏）で、GaNデバイスの早期社会実装を目指している。\n\n GaNパワーデバイスの最大の特徴は、高効率化／小型軽量化が可能になることだ。天野氏らが行った実証試験では、GaNパワーデバイスを用いてインバーターのエネルギー損失をSi比で65％削減することと、デバイスの小型化に成功したという。\n\n ただし、大きな需要が見込まれる車載用途に向けては、現状のGaNパワーデバイスでは課題もある。まず、ワンチップで実際に扱える電力が少ないことだ。また、ノーマリーオフ型のデバイスにする必要があるが、そのためにp-GaNゲート構造を用いると長期の安定性に問題が生じ、カスコード接続を用いるとEモードのSi MOSFETを組み込む必要が出て、実装面積が大きくなってしまう。さらには短絡耐性や大きな逆電圧に対するアバランシェ耐圧など、トラブル耐性への課題もあるという。\nGaN基板製造技術の現在地\n日本国内のGaN基板製造技術は、現在第1世代～第3世代まで進展している。第1世代はサファイア／Si／SiC上のGaNで、欠陥密度は109/cm2だった。第2世代はJVPE-GaN上のGaNで、欠陥密度は106/cm2だった。第3世代は低転位GaN基板上のGaNで、欠陥密度は104/cm2にまで減少した。\n\n 第3世代の基板成長技術は主に、「ナトリウムフラックス法」と「アモノサーマル法」の2種類だ。ナトリウムフラックス法は米コーネル大学と東北大学が開発した方法で、現在は大阪大学と豊田合成が社会実装に向けた研究開発を行っている。6インチ基板まで作成に成功していて、現在は8インチ基板の作成が進んでいる。\n\n アモノサーマル法については、初めにポーランド企業Ammonoが塩基性アモノサーマル法を開発し、現在は東北大で開発された酸性アモノサーマル法で三菱ケミカル／日本製鋼所／名古屋大が社会実装を目指している。現在4インチ基板まで市販化されていて、6インチ基板の作成を目指した研究開発が進んでいる。\n\n Siと比較してGaNの課題となるのは、転位と呼ばれる欠陥があり、逆方向電圧時に漏れ電流が発生することだ。天野氏によれば、転位には、らせん転位／刃状転位／混合転位という種類があり、このうち、らせん転位の一部が漏れ電流を生じさせることが分かったという。ただし、転位部分の漏れ電流は1cm2当たり1μA以下だということも判明していて、天野氏は「GaNは信頼できる材料であるといえる」とした。\nデバイス開発に向けては低コストの製造法も確立\nGaN基板が安定して入手できるようになってきたことから、デバイスの研究開発も進展している。IMPATT（impact avalanche and transit time）ダイオードでは20GHzの高周波発振が実現し、将来的にはBeyond 5G（第5世代移動通信）／6G（第6世代移動通信）といった無線通信にも活用が見込まれるという。また、GaNデバイスは製造コストの高さも課題として挙げられるが、基板の切り出しを短時間かつ少ないロスで行うレーザースライス技術が確立され、「コストは10分の1にまで下げることができると実証した」（天野氏）という。\n脱炭素化への貢献 目標は「2030年に省エネ効果15％」\nGaNの基礎／応用研究の加速と効率化を目的に設立されたGaNコンソーシアムでは、GaNデバイスの省エネルギー効果の目標値を設定して研究開発にあたっている。2030年には、GaNデバイスによって2020年比で15％以上の省エネルギー効果の実現を目指す。\n\n \n\n 天野氏は「GaNデバイスの研究開発には世界との協働が必要だ。材料からデバイスまで、共同で研究開発を行っていきたい」と講演を締めくくった。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000042-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/e2883b065b3a9ed27618c5d59279347578e1dc20/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/26/l_sa240322_gan02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240326-042&utm_term=it_eetimes-sci&utm_content=img']"
注目が集まるチップレット技術で2023年に見られた重要なブレークスルー（EE Times Japan）,https://news.yahoo.co.jp/articles/f189d3d92fb418c2420693be98056aa3e3191fdc,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000065-it_eetimes-000-1-view.jpg?exp=10800,2024-03-26T12:42:28+09:00,2024-03-26T12:42:28+09:00,EE Times Japan,it_eetimes,EE Times Japan,3401,\n図1：エネルギー効率の高いチップレットソリューションは計算集約型アプリケーションにおいて性能向上と省電力化を実現する［クリックで拡大］出所：Blue Cheetah Analog Design\nチップレット技術はどのような状況にあるといえるだろうか？ ムーアの法則に基づく微細化のコストメリットが失われつつあると考えれば、マルチダイヘテロジニアス実装のチップレット方式が今後、SoC（System on Chip）設計に置き換わってくるだろうか？ 半導体業界がこの重大局面を迎えようとしている中、チップレット技術の実現に向けて悠長に事を進めているだけでいいのだろうか？\n図2：TSMCの5nmプロセスで実装されたEliyanのチップレットプラットフォーム［クリックで拡大］ 出所：Eliyan\nこれらの問いに対する明確な答えはまだない。ただ、一つだけ確かなことがある。それは、データセンター、クラウドコンピューティング、生成AI（人工知能）など、大量のメモリとチップ間高速通信が要求される計算集約型アプリケーションのニーズに対処するためにはマルチダイアーキテクチャが欠かせなくなりつつあるということだ。\n\n さらに、信頼性とコスト効果の面からも、現行の先進パッケージソリューションのはるか上をいくソリューションを必要としている自動車／ゲーミングアプリケーションがある。では、計算集約型アプリケーション向けの高性能／高拡張性マルチダイアーキテクチャは実際のところ、どのような位置付けになるのだろうか。\nチップレットベースのSiP市場、2027年には1350億ドル規模に\nチップレット技術は数年に及ぶスモールニッチとしての扱いを経て、2023年にいくつかの重大なブレークスルーが見られた。\n\n 成功しているいくつかのシリコン実装において、シリコンインターポーザのサイズ制限といったアドバンスドパッケージ特有の制約を受けずに済むマルチダイアーキテクチャのさまざまな利点が実証されつつある。現在ではアドバンスドパッケージ技術に基づく複雑でコストのかかるソリューションよりも、チップレットベースのシステムを組み込んだ標準有機パッケージのほうが帯域幅、電力効率、遅延において優れていることさえある。\n\n より大規模なSiP（System in Package）ソリューションを包含するチップレットベースのシステムは、低コストで歩留まりも高く、従来よりも高いエネルギー消費効率を実現する。SiPベースのアプローチによってシリコンインターポーザも不要となるため、SiP全体のサイズもパッケージ内のメモリおよび演算コアの数も制約されることがない。\n\n フランスの市場調査会社のYole Groupは、チップレットベースのSiP市場が2027年には1350億米ドル規模を超えると予測している。ただ、Yole Intelligenceコンピューティング／ソフトウェアソリューション部門シニアアナリストのJohn Lorenz氏は、「IC設計にチップレット方式を採用することで得られる経済効果は、インターコネクトおよびパッケージングソリューションのコストと成熟度に大きく左右される」と指摘している。\n\n Lorenz氏はまた、電力と帯域幅の面で最適化を図らなくてはならない半導体サプライヤーのほうがマルチダイ方式をより魅力的にみているだろうと付け加えている。「特にこれが当てはまるのは、主にデータセンターGPUハードウェアによって支えられている高速サーバコンピューティングアプリケーション市場で、この市場での2028年までのCAGR（年平均成長率）は22％を維持するだろう」（同氏）\n\n 次ページから、スタートアップ企業3社のチップレット実装に関する注目すべき取り組みを紹介する。それらを見ると、今後もより効率的なチップレット実装が出現しつつあること、そしてその結果チップレット技術が目に見える進歩を遂げるだろうであることは明らかだ。\nEliyanのBunch-of-Wiresチップレット技術\nBoW（Bunch-of-Wires）チップレット技術のパイオニアであるEliyanは、標準有機パッケージにおいて40Gbps（ギガビット/秒）/バンプで動作し、130umピッチで2.2Tbps（テラビット秒）/mm以上のビーチフロント帯域幅を実現する5nmプロセスのシリコンデバイスを開発している。これは同社の「NuLink PHY技術」に基づいたもので、より微細なバンプピッチの標準パッケージでも入手可能だ。\n\n BoW規格に基づくEliyanのチップレットインターコネクト技術は、急速に広まりを見せているUCIe（Universal Chiplet Interconnect Express）Die-to-Die（D2D）インターコネクト規格と互換性がある。UCIeの他にも、EliyanのNuLink PHY技術はHBM（High Bandwidth Memory）規格とも互換性があるという。\nDie-to-DieインターコネクトIP\nチップレット向けD2DインターコネクトIP（Intellectual Property）ソリューションのサプライヤーであるBlue Cheetah Analog Designは、12nmプロセスのテストチップでのシリコン実装を発表している。同社の2～16Gbps「BlueLynx」チップレットインターコネクトIPソリューションは5nm、7nm、12nm、16nmプロセス技術で入手可能だ。BlueLynx D2DインターコネクトサブシステムIPは、ODSA（Open Domain-Specific Architecture） BoW（Bunch of Wires）規格をサポートするPHYおよびリンク層からなり、UCIeチップレット規格をサポートするような構成になっている。\n\n Blue Cheetahはデータセンター、ネットワーキングならびにAIアプリケーションにおいてBlueLynxチップレットインターコネクトIPを使用しているティア1メーカーおよびスタートアップ企業と協業している。\nMLワークロード向けチップレット\nAI演算および推論プロセッサのサプライヤーであるd-Matrixは、有機基板でエネルギー効率の高いD2D接続を実現するチップレットプラットフォームを手掛けている。ODSA BoW規格に基づく同社の「Jayhawk」シリコンプラットフォームは、2021年にローンチされたd-Matrixの「Nighthawk」チップレットプラットフォームを土台に構築されている。\n\n d-MatrixのCEO（最高経営責任者）であるSid Sheth氏は、「これは、電力消費が大きく遅延に極めて敏感な生成AIをターゲットとしたチップレットベースのアーキテクチャに基づく、世界初のインメモリコンピューティングプラットフォームだ」と述べている。同社のチップレットは、要求の厳しいマシンラーニング（ML）ワークロードに即したスケーラビリティと効率性をサポートするためブロックグリッド配列で構築されている。\nMore than Mooreの実現\nチップレットのエコシステムはゆっくりと、だが着実に形成されつつある。AMD、Intel、NVIDIA、TSMCといった大手メーカーと並び、スタートアップ企業が台頭していることも特筆に値するだろう。また、BoWやUCIeをはじめとするチップレット規格が急速に成熟しつつあることがヘテロジニアス単一パッケージシステムにおけるD2Dインターコネクトの進化につながっている。\n\n これらに革新的な設計アーキテクチャと洗練されたツールを組み合わせることが、ヘテロジニアスコンピューティングプラットフォーム向けのチップレットソリューション開発を加速させることになるだろう。その結果、従来の単一ダイの2Dチップに代わる新しいソリューションによって「More than Moore」の考えが実現されるはずだ。\n※米国EDNの記事を翻訳しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240326-00000065-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/f189d3d92fb418c2420693be98056aa3e3191fdc/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2403/21/l_jn20240319chiplet002.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240326-065&utm_term=it_eetimes-sci&utm_content=img']"
