`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08.06.2021 11:03:02
// Design Name: 
// Module Name: bus_delay_shiftreg
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module bus_delay_shiftreg(
        input [7:0] inputbus,
        input clk,
        output [7:0] outputbus
    );
    
    
    
    
    
endmodule
