<stg><name>memWrite</name>


<trans_list>

<trans id="753" from="1" to="2">
<condition id="577">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="754" from="2" to="3">
<condition id="578">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="755" from="3" to="4">
<condition id="579">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="756" from="4" to="5">
<condition id="580">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="6" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
entry:12  %flushAck_V_read = call i1 @_ssdm_op_Read.ap_fifo.i1P(i1* %flushAck_V)

]]></Node>
<StgValue><ssdm name="flushAck_V_read"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="1" op_0_bw="1">
<![CDATA[
entry:25  %guard_variable_for_m_1 = load i1* @guard_variable_for_m, align 1

]]></Node>
<StgValue><ssdm name="guard_variable_for_m_1"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1">
<![CDATA[
entry:26  %htMemWriteInputStatu_18 = load i1* @htMemWriteInputStatu_7, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_18"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="1">
<![CDATA[
entry:27  %htMemWriteInputStatu_19 = load i1* @htMemWriteInputStatu_3, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_19"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="1">
<![CDATA[
entry:28  %htMemWriteInputStatu_20 = load i1* @htMemWriteInputStatu_6, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_20"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="1">
<![CDATA[
entry:29  %htMemWriteInputStatu_21 = load i1* @htMemWriteInputStatu_2, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_21"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="65" bw="1" op_0_bw="1">
<![CDATA[
entry:30  %htMemWriteInputStatu_22 = load i1* @htMemWriteInputStatu_5, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_22"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="66" bw="1" op_0_bw="1">
<![CDATA[
entry:31  %htMemWriteInputStatu_23 = load i1* @htMemWriteInputStatu_1, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_23"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="1">
<![CDATA[
entry:32  %htMemWriteInputStatu_24 = load i1* @htMemWriteInputStatu_4, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_24"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="1" op_0_bw="1">
<![CDATA[
entry:33  %htMemWriteInputStatu_25 = load i1* @htMemWriteInputStatu, align 1

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_25"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:34  br i1 %guard_variable_for_m_1, label %._crit_edge.i.i, label %._crit_edge3.0.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="guard_variable_for_m_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge3.0.i.i:0  store i1 true, i1* @guard_variable_for_m, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="guard_variable_for_m_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge3.0.i.i:1  br label %._crit_edge.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:0  %htMemWriteInputStatu_26 = phi i1 [ true, %._crit_edge3.0.i.i ], [ false, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_26"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="75" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:1  %htMemWriteInputStatu_27 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_18, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_27"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="76" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:2  %htMemWriteInputStatu_28 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_19, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_28"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:3  %htMemWriteInputStatu_29 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_20, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_29"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:4  %htMemWriteInputStatu_30 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_21, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_30"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:5  %htMemWriteInputStatu_31 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_22, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_31"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:6  %htMemWriteInputStatu_32 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_23, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_32"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:7  %htMemWriteInputStatu_33 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_24, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_33"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge.i.i:8  %htMemWriteInputStatu_8 = phi i1 [ false, %._crit_edge3.0.i.i ], [ %htMemWriteInputStatu_25, %entry ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_8"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="83" bw="3" op_0_bw="3">
<![CDATA[
._crit_edge.i.i:9  %memWrState_load = load i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name="memWrState_load"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="84" bw="10" op_0_bw="10">
<![CDATA[
._crit_edge.i.i:10  %memWriteAddress_V_lo = load i10* @memWriteAddress_V, align 2

]]></Node>
<StgValue><ssdm name="memWriteAddress_V_lo"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="85" bw="8" op_0_bw="8">
<![CDATA[
._crit_edge.i.i:11  %outputWord_operation = load i8* @htMemWriteInputWordM_4, align 1

]]></Node>
<StgValue><ssdm name="outputWord_operation"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="86" bw="32" op_0_bw="32">
<![CDATA[
._crit_edge.i.i:12  %tempAddress_V = load i32* @htMemWriteInputWordM_3, align 4

]]></Node>
<StgValue><ssdm name="tempAddress_V"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="87" bw="16" op_0_bw="16">
<![CDATA[
._crit_edge.i.i:13  %htMemWriteInputWordM_5 = load i16* @htMemWriteInputWordM, align 2

]]></Node>
<StgValue><ssdm name="htMemWriteInputWordM_5"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="88" bw="2" op_0_bw="2">
<![CDATA[
._crit_edge.i.i:14  %memWr_location_V_loa = load i2* @memWr_location_V, align 1

]]></Node>
<StgValue><ssdm name="memWr_location_V_loa"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="3">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="89" bw="0" op_0_bw="3" op_1_bw="0" op_2_bw="3" op_3_bw="0" op_4_bw="3" op_5_bw="0" op_6_bw="3" op_7_bw="0" op_8_bw="3" op_9_bw="0" op_10_bw="3" op_11_bw="0" op_12_bw="3" op_13_bw="0" op_14_bw="3" op_15_bw="0" op_16_bw="3" op_17_bw="0">
<![CDATA[
._crit_edge.i.i:15  switch i3 %memWrState_load, label %._crit_edge13.i.i [
    i3 0, label %0
    i3 1, label %7
    i3 2, label %23
    i3 -4, label %27
    i3 -3, label %29
    i3 -2, label %31
    i3 3, label %33
    i3 -1, label %37
  ]

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %tmp_104_i_i = add i10 %memWriteAddress_V_lo, 1

]]></Node>
<StgValue><ssdm name="tmp_104_i_i"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="0" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  store i10 %tmp_104_i_i, i10* @memWriteAddress_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:6  %tmp_105_i_i = icmp eq i10 %tmp_104_i_i, -1

]]></Node>
<StgValue><ssdm name="tmp_105_i_i"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_105_i_i, label %38, label %._crit_edge43.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="350">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
<literal name="tmp_105_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:0  store i3 0, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="351">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge43.i.i:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="352">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="1" op_0_bw="1" op_1_bw="130" op_2_bw="32">
<![CDATA[
:0  %tmp_16 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i130P(i130* @comp2memWrKey_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="353">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="1" op_0_bw="1" op_1_bw="512" op_2_bw="32">
<![CDATA[
:0  %tmp_19 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i512P(i512* @comp2memWrMemData_V_s, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_19"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="354">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="130" op_0_bw="130" op_1_bw="130">
<![CDATA[
:0  %tmp_13 = call i130 @_ssdm_op_Read.ap_fifo.volatile.i130P(i130* @comp2memWrKey_V)

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="354">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="130" op_2_bw="32">
<![CDATA[
:1  %tmp_156 = call i1 @_ssdm_op_BitSelect.i1.i130.i32(i130 %tmp_13, i32 129)

]]></Node>
<StgValue><ssdm name="tmp_156"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="354">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:2  %tmp_V_35_0 = call i512 @_ssdm_op_Read.ap_fifo.volatile.i512P(i512* @comp2memWrMemData_V_s)

]]></Node>
<StgValue><ssdm name="tmp_V_35_0"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="354">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_156, label %36, label %._crit_edge42.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="355">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_19" val="1"/>
<literal name="tmp_156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:0  store i3 0, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="356">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge40.i.i:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="357">
<or_exp><and_exp><literal name="memWrState_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="1" op_1_bw="130" op_2_bw="32">
<![CDATA[
:0  %tmp_15 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i130P(i130* @comp2memWrKey_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="358">
<or_exp><and_exp><literal name="memWrState_load" val="6"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="130" op_0_bw="130" op_1_bw="130">
<![CDATA[
:0  %tmp_12_0 = call i130 @_ssdm_op_Read.ap_fifo.volatile.i130P(i130* @comp2memWrKey_V)

]]></Node>
<StgValue><ssdm name="tmp_12_0"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="358">
<or_exp><and_exp><literal name="memWrState_load" val="6"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:1  store i3 0, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="359">
<or_exp><and_exp><literal name="memWrState_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge39.i.i:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  %tmp_i_i = add i10 %memWriteAddress_V_lo, 1

]]></Node>
<StgValue><ssdm name="tmp_i_i"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  store i10 %tmp_i_i, i10* @memWriteAddress_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="1" op_0_bw="10" op_1_bw="10">
<![CDATA[
:6  %tmp_101_i_i = icmp eq i10 %tmp_i_i, -1

]]></Node>
<StgValue><ssdm name="tmp_101_i_i"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_101_i_i, label %30, label %._crit_edge38.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:6  store i3 -2, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="362">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge38.i.i:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="363">
<or_exp><and_exp><literal name="memWrState_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %flushAck_V_read, label %28, label %._crit_edge37.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="364">
<or_exp><and_exp><literal name="memWrState_load" val="4"/>
<literal name="flushAck_V_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:0  store i3 -3, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="365">
<or_exp><and_exp><literal name="memWrState_load" val="4"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge37.i.i:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="1" op_0_bw="1" op_1_bw="130" op_2_bw="32">
<![CDATA[
:0  %tmp_14 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i130P(i130* @comp2memWrKey_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="367">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="1" op_0_bw="1" op_1_bw="512" op_2_bw="32">
<![CDATA[
:0  %tmp_18 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i512P(i512* @comp2memWrMemData_V_s, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:0  %tmp_V_28 = call i512 @_ssdm_op_Read.ap_fifo.volatile.i512P(i512* @comp2memWrMemData_V_s)

]]></Node>
<StgValue><ssdm name="tmp_V_28"/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="130" op_0_bw="130" op_1_bw="130">
<![CDATA[
:1  %tmp_9 = call i130 @_ssdm_op_Read.ap_fifo.volatile.i130P(i130* @comp2memWrKey_V)

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="1" op_0_bw="1" op_1_bw="130" op_2_bw="32">
<![CDATA[
:3  %tmp_135 = call i1 @_ssdm_op_BitSelect.i1.i130.i32(i130 %tmp_9, i32 129)

]]></Node>
<StgValue><ssdm name="tmp_135"/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:29  br i1 %tmp_135, label %26, label %._crit_edge36.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="369">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
<literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:1  store i3 0, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="370">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge34.i.i:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="371">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="1" op_0_bw="1" op_1_bw="512" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i512P(i512* @comp2memWrMemData_V_s, i32 1)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>FIFO_SRL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="372">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:0  %tmp_V_25 = call i512 @_ssdm_op_Read.ap_fifo.volatile.i512P(i512* @comp2memWrMemData_V_s)

]]></Node>
<StgValue><ssdm name="tmp_V_25"/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="372">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="209" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_107_i_i = icmp eq i8 %outputWord_operation, 0

]]></Node>
<StgValue><ssdm name="tmp_107_i_i"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="372">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_107_i_i, label %.preheader2552.0.i.i, label %11

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="373">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="212" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_109_i_i = icmp eq i8 %outputWord_operation, 1

]]></Node>
<StgValue><ssdm name="tmp_109_i_i"/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="373">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_109_i_i, label %.preheader2551.0.i.i_ifconv, label %20

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="374">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="215" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_113_i_i = icmp eq i8 %outputWord_operation, 4

]]></Node>
<StgValue><ssdm name="tmp_113_i_i"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="374">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="216" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_113_i_i, label %.preheader.0.i.i, label %._crit_edge30.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="218" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0.i.i:0  %memWr_location_V_fla_7 = or i1 %htMemWriteInputStatu_30, %htMemWriteInputStatu_28

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_7"/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="219" bw="2" op_0_bw="1">
<![CDATA[
.preheader.0.i.i:1  %memWr_location_V_new_7 = zext i1 %htMemWriteInputStatu_30 to i2

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_7"/></StgValue>
</operation>

<operation id="80" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="220" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader.0.i.i:2  %memWr_location_V_loc_8 = select i1 %memWr_location_V_fla_7, i2 %memWr_location_V_new_7, i2 %memWr_location_V_loa

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_8"/></StgValue>
</operation>

<operation id="81" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="221" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader.0.i.i:3  %p_memWr_location_V_ne_1 = select i1 %htMemWriteInputStatu_32, i2 -2, i2 %memWr_location_V_new_7

]]></Node>
<StgValue><ssdm name="p_memWr_location_V_ne_1"/></StgValue>
</operation>

<operation id="82" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="222" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0.i.i:4  %tmp8 = or i1 %memWr_location_V_fla_7, %htMemWriteInputStatu_8

]]></Node>
<StgValue><ssdm name="tmp8"/></StgValue>
</operation>

<operation id="83" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="223" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0.i.i:5  %brmerge111_i_i = or i1 %tmp8, %htMemWriteInputStatu_32

]]></Node>
<StgValue><ssdm name="brmerge111_i_i"/></StgValue>
</operation>

<operation id="84" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="224" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader.0.i.i:6  %p_mux113_i_i = select i1 %htMemWriteInputStatu_8, i2 -1, i2 %p_memWr_location_V_ne_1

]]></Node>
<StgValue><ssdm name="p_mux113_i_i"/></StgValue>
</operation>

<operation id="85" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="225" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader.0.i.i:7  %p_memWr_location_V_lo_2 = select i1 %htMemWriteInputStatu_8, i2 -1, i2 -2

]]></Node>
<StgValue><ssdm name="p_memWr_location_V_lo_2"/></StgValue>
</operation>

<operation id="86" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="226" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader.0.i.i:8  %tmp_23 = or i1 %htMemWriteInputStatu_8, %htMemWriteInputStatu_32

]]></Node>
<StgValue><ssdm name="tmp_23"/></StgValue>
</operation>

<operation id="87" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="227" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader.0.i.i:9  %p_mux114_i_i = select i1 %tmp_23, i2 %p_memWr_location_V_lo_2, i2 %memWr_location_V_loc_8

]]></Node>
<StgValue><ssdm name="p_mux114_i_i"/></StgValue>
</operation>

<operation id="88" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="375">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="228" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader.0.i.i:10  br i1 %brmerge111_i_i, label %.critedge84.i.i, label %21

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="89" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="376">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="231" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %22

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="233" bw="7" op_0_bw="32">
<![CDATA[
.critedge84.i.i:0  %tmp_199 = trunc i32 %tempAddress_V to i7

]]></Node>
<StgValue><ssdm name="tmp_199"/></StgValue>
</operation>

<operation id="91" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="296" bw="0" op_0_bw="0">
<![CDATA[
.critedge84.i.i:63  br label %22

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="92" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="298" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %memWr_location_V_fla_8 = phi i1 [ true, %.critedge84.i.i ], [ false, %21 ]

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_8"/></StgValue>
</operation>

<operation id="93" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="299" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
:1  %memWr_location_V_new_8 = phi i2 [ %p_mux113_i_i, %.critedge84.i.i ], [ %p_memWr_location_V_ne_1, %21 ]

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_8"/></StgValue>
</operation>

<operation id="94" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="300" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:2  store i3 3, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="95" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="302" bw="0" op_0_bw="0">
<![CDATA[
:4  br label %._crit_edge30.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="96" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="304" bw="2" op_0_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:0  %memWr_replaceLocatio_1 = load i2* @memWr_replaceLocatio, align 1

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_1"/></StgValue>
</operation>

<operation id="97" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="305" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:1  %not_htMemWriteInputS_1 = xor i1 %htMemWriteInputStatu_8, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_1"/></StgValue>
</operation>

<operation id="98" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="306" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:2  %memWr_location_V_loa_1 = select i1 %htMemWriteInputStatu_8, i2 %memWr_location_V_loa, i2 -1

]]></Node>
<StgValue><ssdm name="memWr_location_V_loa_1"/></StgValue>
</operation>

<operation id="99" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="307" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:3  %p_memWr_replaceLocati = select i1 %htMemWriteInputStatu_8, i2 -1, i2 %memWr_replaceLocatio_1

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati"/></StgValue>
</operation>

<operation id="100" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="308" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:4  %memWr_location_V_fla_2 = and i1 %htMemWriteInputStatu_33, %not_htMemWriteInputS_1

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_2"/></StgValue>
</operation>

<operation id="101" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="309" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:5  %memWr_location_V_loc_1 = select i1 %htMemWriteInputStatu_33, i2 %memWr_location_V_loa_1, i2 %memWr_location_V_loa

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_1"/></StgValue>
</operation>

<operation id="102" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="310" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:6  %not_htMemWriteInputS_2 = xor i1 %htMemWriteInputStatu_33, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_2"/></StgValue>
</operation>

<operation id="103" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="311" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:7  %memWr_replaceLocatio_2 = and i1 %htMemWriteInputStatu_8, %not_htMemWriteInputS_2

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_2"/></StgValue>
</operation>

<operation id="104" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="312" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:8  %memWr_replaceLocatio_3 = select i1 %htMemWriteInputStatu_33, i2 %memWr_replaceLocatio_1, i2 %p_memWr_replaceLocati

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_3"/></StgValue>
</operation>

<operation id="105" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="313" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:9  %not_htMemWriteInputS_3 = xor i1 %htMemWriteInputStatu_32, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_3"/></StgValue>
</operation>

<operation id="106" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="314" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:10  %p_106_i_i = select i1 %htMemWriteInputStatu_32, i2 -1, i2 -2

]]></Node>
<StgValue><ssdm name="p_106_i_i"/></StgValue>
</operation>

<operation id="107" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="315" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:11  %memWr_location_V_loc_2 = select i1 %htMemWriteInputStatu_32, i2 %memWr_location_V_loc_1, i2 -2

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_2"/></StgValue>
</operation>

<operation id="108" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="316" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:12  %p_memWr_replaceLocati_1 = select i1 %htMemWriteInputStatu_32, i2 -2, i2 %memWr_replaceLocatio_3

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_1"/></StgValue>
</operation>

<operation id="109" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="317" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:13  %memWr_location_V_fla_3 = and i1 %htMemWriteInputStatu_31, %not_htMemWriteInputS_3

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_3"/></StgValue>
</operation>

<operation id="110" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="318" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:14  %memWr_location_V_new_2 = select i1 %htMemWriteInputStatu_31, i2 %p_106_i_i, i2 -1

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_2"/></StgValue>
</operation>

<operation id="111" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="319" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:15  %memWr_location_V_loc_3 = select i1 %htMemWriteInputStatu_31, i2 %memWr_location_V_loc_2, i2 %memWr_location_V_loc_1

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_3"/></StgValue>
</operation>

<operation id="112" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="320" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:16  %not_htMemWriteInputS_4 = xor i1 %htMemWriteInputStatu_31, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_4"/></StgValue>
</operation>

<operation id="113" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="321" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:17  %p_memWr_replaceLocati_2 = and i1 %htMemWriteInputStatu_32, %not_htMemWriteInputS_4

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_2"/></StgValue>
</operation>

<operation id="114" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="322" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:18  %p_107_i_i = select i1 %htMemWriteInputStatu_31, i2 -1, i2 -2

]]></Node>
<StgValue><ssdm name="p_107_i_i"/></StgValue>
</operation>

<operation id="115" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="323" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:19  %tmp_22 = or i1 %htMemWriteInputStatu_31, %htMemWriteInputStatu_32

]]></Node>
<StgValue><ssdm name="tmp_22"/></StgValue>
</operation>

<operation id="116" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="324" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:20  %memWr_replaceLocatio_4 = select i1 %tmp_22, i2 %p_107_i_i, i2 -1

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_4"/></StgValue>
</operation>

<operation id="117" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="325" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:21  %memWr_replaceLocatio_5 = select i1 %htMemWriteInputStatu_31, i2 %memWr_replaceLocatio_3, i2 %p_memWr_replaceLocati_1

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_5"/></StgValue>
</operation>

<operation id="118" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="326" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:22  %not_htMemWriteInputS_5 = xor i1 %htMemWriteInputStatu_30, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_5"/></StgValue>
</operation>

<operation id="119" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="327" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:23  %memWr_location_V_new_3 = select i1 %htMemWriteInputStatu_30, i2 %memWr_location_V_new_2, i2 1

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_3"/></StgValue>
</operation>

<operation id="120" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="328" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:24  %memWr_location_V_loc_4 = select i1 %htMemWriteInputStatu_30, i2 %memWr_location_V_loc_3, i2 1

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_4"/></StgValue>
</operation>

<operation id="121" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="329" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:25  %p_memWr_replaceLocati_3 = select i1 %htMemWriteInputStatu_30, i2 1, i2 %memWr_replaceLocatio_4

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_3"/></StgValue>
</operation>

<operation id="122" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="330" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:26  %p_memWr_replaceLocati_4 = select i1 %htMemWriteInputStatu_30, i2 1, i2 %memWr_replaceLocatio_5

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_4"/></StgValue>
</operation>

<operation id="123" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="331" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:27  %memWr_location_V_fla_4 = and i1 %htMemWriteInputStatu_29, %not_htMemWriteInputS_5

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_4"/></StgValue>
</operation>

<operation id="124" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="332" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:28  %memWr_location_V_new_4 = select i1 %htMemWriteInputStatu_29, i2 %memWr_location_V_new_3, i2 %memWr_location_V_new_2

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_4"/></StgValue>
</operation>

<operation id="125" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="333" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:29  %memWr_location_V_loc_5 = select i1 %htMemWriteInputStatu_29, i2 %memWr_location_V_loc_4, i2 %memWr_location_V_loc_3

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_5"/></StgValue>
</operation>

<operation id="126" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="334" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:30  %not_htMemWriteInputS_6 = xor i1 %htMemWriteInputStatu_29, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_6"/></StgValue>
</operation>

<operation id="127" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="335" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:31  %p_memWr_replaceLocati_5 = and i1 %htMemWriteInputStatu_30, %not_htMemWriteInputS_6

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_5"/></StgValue>
</operation>

<operation id="128" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="336" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:32  %memWr_replaceLocatio_6 = select i1 %htMemWriteInputStatu_29, i2 %memWr_replaceLocatio_4, i2 %p_memWr_replaceLocati_3

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_6"/></StgValue>
</operation>

<operation id="129" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="337" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:33  %memWr_replaceLocatio_7 = select i1 %htMemWriteInputStatu_29, i2 %memWr_replaceLocatio_5, i2 %p_memWr_replaceLocati_4

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_7"/></StgValue>
</operation>

<operation id="130" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="338" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:34  %not_htMemWriteInputS_7 = xor i1 %htMemWriteInputStatu_28, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_7"/></StgValue>
</operation>

<operation id="131" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="339" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:35  %memWr_location_V_new_5 = select i1 %htMemWriteInputStatu_28, i2 %memWr_location_V_new_4, i2 0

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_5"/></StgValue>
</operation>

<operation id="132" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="340" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:36  %memWr_location_V_loc_6 = select i1 %htMemWriteInputStatu_28, i2 %memWr_location_V_loc_5, i2 0

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_6"/></StgValue>
</operation>

<operation id="133" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="341" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:37  %p_memWr_replaceLocati_6 = select i1 %htMemWriteInputStatu_28, i2 0, i2 %memWr_replaceLocatio_6

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_6"/></StgValue>
</operation>

<operation id="134" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="342" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:38  %p_memWr_replaceLocati_7 = select i1 %htMemWriteInputStatu_28, i2 0, i2 %memWr_replaceLocatio_7

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_7"/></StgValue>
</operation>

<operation id="135" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="343" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:39  %memWr_location_V_fla_5 = and i1 %htMemWriteInputStatu_27, %not_htMemWriteInputS_7

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_5"/></StgValue>
</operation>

<operation id="136" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="344" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:40  %tmp4 = or i1 %memWr_location_V_fla_3, %memWr_location_V_fla_4

]]></Node>
<StgValue><ssdm name="tmp4"/></StgValue>
</operation>

<operation id="137" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="345" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:41  %tmp5 = or i1 %memWr_location_V_fla_2, %memWr_location_V_fla_5

]]></Node>
<StgValue><ssdm name="tmp5"/></StgValue>
</operation>

<operation id="138" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="346" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:42  %memWr_location_V_fla_6 = or i1 %tmp5, %tmp4

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_6"/></StgValue>
</operation>

<operation id="139" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="347" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:43  %memWr_location_V_new_6 = select i1 %htMemWriteInputStatu_27, i2 %memWr_location_V_new_5, i2 %memWr_location_V_new_4

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_6"/></StgValue>
</operation>

<operation id="140" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="348" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:44  %memWr_location_V_loc_7 = select i1 %htMemWriteInputStatu_27, i2 %memWr_location_V_loc_6, i2 %memWr_location_V_loc_5

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc_7"/></StgValue>
</operation>

<operation id="141" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="349" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:45  %not_htMemWriteInputS_8 = xor i1 %htMemWriteInputStatu_27, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS_8"/></StgValue>
</operation>

<operation id="142" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="350" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:46  %p_memWr_replaceLocati_8 = and i1 %htMemWriteInputStatu_28, %not_htMemWriteInputS_8

]]></Node>
<StgValue><ssdm name="p_memWr_replaceLocati_8"/></StgValue>
</operation>

<operation id="143" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="351" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:47  %tmp6 = or i1 %p_memWr_replaceLocati_2, %p_memWr_replaceLocati_5

]]></Node>
<StgValue><ssdm name="tmp6"/></StgValue>
</operation>

<operation id="144" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="352" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:48  %tmp7 = or i1 %memWr_replaceLocatio_2, %p_memWr_replaceLocati_8

]]></Node>
<StgValue><ssdm name="tmp7"/></StgValue>
</operation>

<operation id="145" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="353" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:49  %memWr_replaceLocatio_8 = or i1 %tmp7, %tmp6

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_8"/></StgValue>
</operation>

<operation id="146" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="354" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:50  %memWr_replaceLocatio_9 = select i1 %htMemWriteInputStatu_27, i2 %memWr_replaceLocatio_6, i2 %p_memWr_replaceLocati_6

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_9"/></StgValue>
</operation>

<operation id="147" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="355" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2551.0.i.i_ifconv:51  %memWr_replaceLocatio_10 = select i1 %htMemWriteInputStatu_27, i2 %memWr_replaceLocatio_7, i2 %p_memWr_replaceLocati_7

]]></Node>
<StgValue><ssdm name="memWr_replaceLocatio_10"/></StgValue>
</operation>

<operation id="148" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="356" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2551.0.i.i_ifconv:52  %brmerge_i_i = or i1 %memWr_location_V_fla_6, %memWr_replaceLocatio_8

]]></Node>
<StgValue><ssdm name="brmerge_i_i"/></StgValue>
</operation>

<operation id="149" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="379">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="357" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader2551.0.i.i_ifconv:53  br i1 %memWr_replaceLocatio_8, label %mergeST100.i.i, label %.preheader2551.4.new.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="150" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="380">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="359" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
mergeST100.i.i:0  store i2 %memWr_replaceLocatio_9, i2* @memWr_replaceLocatio, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="151" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="381">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="362" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader2551.4.new.i.i:0  br i1 %brmerge_i_i, label %12, label %._crit_edge23.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="382">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="364" bw="5" op_0_bw="5" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
:0  %tmp_198 = call i5 @_ssdm_op_PartSelect.i5.i16.i32.i32(i16 %htMemWriteInputWordM_5, i32 11, i32 15)

]]></Node>
<StgValue><ssdm name="tmp_198"/></StgValue>
</operation>

<operation id="153" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="382">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="365" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
:1  %icmp = icmp eq i5 %tmp_198, 0

]]></Node>
<StgValue><ssdm name="icmp"/></StgValue>
</operation>

<operation id="154" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="382">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="366" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %icmp, label %13, label %._crit_edge24.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="155" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="368" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:0  %tmp_24 = call i1 @_ssdm_op_NbReadReq.axis.i32P(i32* %addressAssignDramIn_s, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_24"/></StgValue>
</operation>

<operation id="156" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="383">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="369" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_24, label %._crit_edge24.i.i, label %._crit_edge23.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="157" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="384">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="371" bw="5" op_0_bw="5" op_1_bw="16" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge24.i.i:0  %tmp_238 = call i5 @_ssdm_op_PartSelect.i5.i16.i32.i32(i16 %htMemWriteInputWordM_5, i32 11, i32 15)

]]></Node>
<StgValue><ssdm name="tmp_238"/></StgValue>
</operation>

<operation id="158" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="384">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="372" bw="1" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge24.i.i:1  %icmp3 = icmp eq i5 %tmp_238, 0

]]></Node>
<StgValue><ssdm name="icmp3"/></StgValue>
</operation>

<operation id="159" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="384">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="373" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge24.i.i:2  br i1 %icmp3, label %._crit_edge27.i.i, label %14

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="160" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="385">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="375" bw="1" op_0_bw="1" op_1_bw="32" op_2_bw="32">
<![CDATA[
:0  %tmp_25 = call i1 @_ssdm_op_NbReadReq.axis.i32P(i32* %addressAssignFlashIn, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_25"/></StgValue>
</operation>

<operation id="161" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="385">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="376" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_25, label %._crit_edge27.i.i, label %._crit_edge23.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="162" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="386">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp3" val="0"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="380" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
._crit_edge23.i.i:2  store i3 3, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="163" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="386">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp3" val="0"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="381" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge23.i.i:3  br label %._crit_edge30.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="164" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="387">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="383" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge27.i.i:0  br i1 %memWr_location_V_fla_6, label %._crit_edge31.i.i, label %._crit_edge30.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="165" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="385" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
._crit_edge31.i.i:0  %sel_SEBB_i_i = select i1 %memWr_replaceLocatio_8, i2 %memWr_replaceLocatio_10, i2 %memWr_location_V_new_6

]]></Node>
<StgValue><ssdm name="sel_SEBB_i_i"/></StgValue>
</operation>

<operation id="166" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="392" bw="7" op_0_bw="32">
<![CDATA[
._crit_edge31.i.i:7  %tmp_239 = trunc i32 %tempAddress_V to i7

]]></Node>
<StgValue><ssdm name="tmp_239"/></StgValue>
</operation>

<operation id="167" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="396" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
._crit_edge31.i.i:11  %tmp_28 = select i1 %memWr_replaceLocatio_8, i2 %memWr_replaceLocatio_10, i2 %memWr_location_V_loc_7

]]></Node>
<StgValue><ssdm name="tmp_28"/></StgValue>
</operation>

<operation id="168" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="397" bw="9" op_0_bw="9" op_1_bw="2" op_2_bw="7">
<![CDATA[
._crit_edge31.i.i:12  %r_V_4 = call i9 @_ssdm_op_BitConcatenate.i9.i2.i7(i2 %tmp_28, i7 0)

]]></Node>
<StgValue><ssdm name="r_V_4"/></StgValue>
</operation>

<operation id="169" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="399" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
._crit_edge31.i.i:14  %Lo_assign_6 = or i9 %r_V_4, 8

]]></Node>
<StgValue><ssdm name="Lo_assign_6"/></StgValue>
</operation>

<operation id="170" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="400" bw="10" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:15  %Lo_assign_4_cast = zext i9 %Lo_assign_6 to i10

]]></Node>
<StgValue><ssdm name="Lo_assign_4_cast"/></StgValue>
</operation>

<operation id="171" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="402" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:17  %Hi_assign_5 = add i10 -1, %Lo_assign_4_cast

]]></Node>
<StgValue><ssdm name="Hi_assign_5"/></StgValue>
</operation>

<operation id="172" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="425" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
._crit_edge31.i.i:40  %Lo_assign_7 = or i9 %r_V_4, 40

]]></Node>
<StgValue><ssdm name="Lo_assign_7"/></StgValue>
</operation>

<operation id="173" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="426" bw="10" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:41  %Lo_assign_5_cast = zext i9 %Lo_assign_7 to i10

]]></Node>
<StgValue><ssdm name="Lo_assign_5_cast"/></StgValue>
</operation>

<operation id="174" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="428" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:43  %Hi_assign_6 = add i10 -1, %Lo_assign_5_cast

]]></Node>
<StgValue><ssdm name="Hi_assign_6"/></StgValue>
</operation>

<operation id="175" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="476" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge31.i.i:91  br i1 %memWr_replaceLocatio_8, label %15, label %16

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="389">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="478" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %icmp, label %17, label %18

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="177" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="390">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="480" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %tmp_V_27 = call i32 @_ssdm_op_Read.axis.volatile.i32P(i32* %addressAssignFlashIn)

]]></Node>
<StgValue><ssdm name="tmp_V_27"/></StgValue>
</operation>

<operation id="178" st_id="1" stage="1" lat="1">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="391">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="483" bw="32" op_0_bw="32" op_1_bw="32">
<![CDATA[
:0  %tmp_V_26 = call i32 @_ssdm_op_Read.axis.volatile.i32P(i32* %addressAssignDramIn_s)

]]></Node>
<StgValue><ssdm name="tmp_V_26"/></StgValue>
</operation>

<operation id="179" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="537" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:29  store i3 2, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="538" bw="0" op_0_bw="0">
<![CDATA[
:30  br label %._crit_edge30.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="181" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="540" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2552.0.i.i:0  %memWr_location_V_fla = or i1 %htMemWriteInputStatu_32, %htMemWriteInputStatu_8

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla"/></StgValue>
</operation>

<operation id="182" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="541" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2552.0.i.i:1  %p_memWr_location_V_lo = select i1 %htMemWriteInputStatu_32, i2 -2, i2 -1

]]></Node>
<StgValue><ssdm name="p_memWr_location_V_lo"/></StgValue>
</operation>

<operation id="183" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="542" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2552.0.i.i:2  %memWr_location_V_loc = select i1 %memWr_location_V_fla, i2 %p_memWr_location_V_lo, i2 %memWr_location_V_loa

]]></Node>
<StgValue><ssdm name="memWr_location_V_loc"/></StgValue>
</operation>

<operation id="184" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="543" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2552.0.i.i:3  %memWr_location_V_new = select i1 %htMemWriteInputStatu_30, i2 1, i2 -2

]]></Node>
<StgValue><ssdm name="memWr_location_V_new"/></StgValue>
</operation>

<operation id="185" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="544" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2552.0.i.i:4  %tmp_s = or i1 %htMemWriteInputStatu_30, %htMemWriteInputStatu_32

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="186" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="545" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2552.0.i.i:5  %p_memWr_location_V_ne = select i1 %tmp_s, i2 %memWr_location_V_new, i2 -1

]]></Node>
<StgValue><ssdm name="p_memWr_location_V_ne"/></StgValue>
</operation>

<operation id="187" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="546" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2552.0.i.i:6  %tmp1 = or i1 %memWr_location_V_fla, %htMemWriteInputStatu_28

]]></Node>
<StgValue><ssdm name="tmp1"/></StgValue>
</operation>

<operation id="188" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="547" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2552.0.i.i:7  %brmerge101_i_i = or i1 %tmp1, %htMemWriteInputStatu_30

]]></Node>
<StgValue><ssdm name="brmerge101_i_i"/></StgValue>
</operation>

<operation id="189" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="548" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2552.0.i.i:8  %p_mux102_i_i = select i1 %htMemWriteInputStatu_28, i2 0, i2 %p_memWr_location_V_ne

]]></Node>
<StgValue><ssdm name="p_mux102_i_i"/></StgValue>
</operation>

<operation id="190" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="549" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2552.0.i.i:9  %not_htMemWriteInputS = xor i1 %htMemWriteInputStatu_28, true

]]></Node>
<StgValue><ssdm name="not_htMemWriteInputS"/></StgValue>
</operation>

<operation id="191" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="550" bw="2" op_0_bw="1">
<![CDATA[
.preheader2552.0.i.i:10  %p_memWr_location_V_lo_1 = zext i1 %not_htMemWriteInputS to i2

]]></Node>
<StgValue><ssdm name="p_memWr_location_V_lo_1"/></StgValue>
</operation>

<operation id="192" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="551" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.preheader2552.0.i.i:11  %tmp_21 = or i1 %htMemWriteInputStatu_28, %htMemWriteInputStatu_30

]]></Node>
<StgValue><ssdm name="tmp_21"/></StgValue>
</operation>

<operation id="193" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="552" bw="2" op_0_bw="1" op_1_bw="2" op_2_bw="2">
<![CDATA[
.preheader2552.0.i.i:12  %p_mux103_i_i = select i1 %tmp_21, i2 %p_memWr_location_V_lo_1, i2 %memWr_location_V_loc

]]></Node>
<StgValue><ssdm name="p_mux103_i_i"/></StgValue>
</operation>

<operation id="194" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="394">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="553" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader2552.0.i.i:13  br i1 %brmerge101_i_i, label %.critedge.i.i, label %9

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="195" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="395">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="556" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %10

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="196" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="604" bw="0" op_0_bw="0">
<![CDATA[
.critedge.i.i:46  br label %10

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="197" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="606" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
:0  %memWr_location_V_fla_1 = phi i1 [ true, %.critedge.i.i ], [ false, %9 ]

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_1"/></StgValue>
</operation>

<operation id="198" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="607" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
:1  %memWr_location_V_new_1 = phi i2 [ %p_mux102_i_i, %.critedge.i.i ], [ %p_memWr_location_V_ne, %9 ]

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_1"/></StgValue>
</operation>

<operation id="199" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="609" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:3  store i3 3, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="200" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="610" bw="0" op_0_bw="0">
<![CDATA[
:4  br label %._crit_edge30.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="398">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="612" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0">
<![CDATA[
._crit_edge30.i.i:0  %memWr_location_V_fla_9 = phi i1 [ %memWr_location_V_fla_1, %10 ], [ %memWr_location_V_fla_6, %._crit_edge23.i.i ], [ true, %19 ], [ %memWr_location_V_fla_6, %._crit_edge27.i.i ], [ %memWr_location_V_fla_8, %22 ], [ false, %20 ]

]]></Node>
<StgValue><ssdm name="memWr_location_V_fla_9"/></StgValue>
</operation>

<operation id="202" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="398">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="613" bw="2" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0">
<![CDATA[
._crit_edge30.i.i:1  %memWr_location_V_new_9 = phi i2 [ %memWr_location_V_new_1, %10 ], [ %memWr_location_V_new_6, %._crit_edge23.i.i ], [ %sel_SEBB_i_i, %19 ], [ %memWr_location_V_new_6, %._crit_edge27.i.i ], [ %memWr_location_V_new_8, %22 ], [ undef, %20 ]

]]></Node>
<StgValue><ssdm name="memWr_location_V_new_9"/></StgValue>
</operation>

<operation id="203" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="398">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="614" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge30.i.i:2  br i1 %memWr_location_V_fla_9, label %mergeST99.i.i, label %.new.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="204" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="399">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="memWr_location_V_fla_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="616" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
mergeST99.i.i:0  store i2 %memWr_location_V_new_9, i2* @memWr_location_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="205" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="400">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="621" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17.i.i:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="206" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="401">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="623" bw="1" op_0_bw="1">
<![CDATA[
:0  %memWr_memInitialized_1 = load i1* @memWr_memInitialized, align 1

]]></Node>
<StgValue><ssdm name="memWr_memInitialized_1"/></StgValue>
</operation>

<operation id="207" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="401">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="624" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %memWr_memInitialized_1, label %1, label %6

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="208" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="402">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="626" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  store i1 true, i1* @memWr_memInitialized, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="209" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="402">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="627" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:1  store i3 -1, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="210" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="402">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="628" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="211" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="403">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="630" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_17 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @comp2memWrMd_V, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="212" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="403">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="631" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_17, label %2, label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="213" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="404">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="633" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
:0  %tmp_20 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i8P(i8* @comp2memWrStatus_V_b, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_20"/></StgValue>
</operation>

<operation id="214" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="404">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="634" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_20, label %comp2decWord.exit.i.i, label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="215" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="636" bw="0" op_0_bw="10" op_1_bw="10">
<![CDATA[
comp2decWord.exit.i.i:0  store i10 0, i10* @memWriteAddress_V, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="216" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="637" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
comp2decWord.exit.i.i:1  %tmp_bin = call i8 @_ssdm_op_Read.ap_fifo.volatile.i8P(i8* @comp2memWrStatus_V_b)

]]></Node>
<StgValue><ssdm name="tmp_bin"/></StgValue>
</operation>

<operation id="217" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="638" bw="1" op_0_bw="8">
<![CDATA[
comp2decWord.exit.i.i:2  %tmp_157 = trunc i8 %tmp_bin to i1

]]></Node>
<StgValue><ssdm name="tmp_157"/></StgValue>
</operation>

<operation id="218" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="639" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
comp2decWord.exit.i.i:3  %tmp_158 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_bin, i32 4)

]]></Node>
<StgValue><ssdm name="tmp_158"/></StgValue>
</operation>

<operation id="219" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="640" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
comp2decWord.exit.i.i:4  %tmp_159 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_bin, i32 1)

]]></Node>
<StgValue><ssdm name="tmp_159"/></StgValue>
</operation>

<operation id="220" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="641" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
comp2decWord.exit.i.i:5  %tmp_160 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_bin, i32 5)

]]></Node>
<StgValue><ssdm name="tmp_160"/></StgValue>
</operation>

<operation id="221" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="642" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
comp2decWord.exit.i.i:6  %tmp_161 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_bin, i32 2)

]]></Node>
<StgValue><ssdm name="tmp_161"/></StgValue>
</operation>

<operation id="222" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="643" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
comp2decWord.exit.i.i:7  %tmp_162 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_bin, i32 6)

]]></Node>
<StgValue><ssdm name="tmp_162"/></StgValue>
</operation>

<operation id="223" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="644" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
comp2decWord.exit.i.i:8  %tmp_163 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_bin, i32 3)

]]></Node>
<StgValue><ssdm name="tmp_163"/></StgValue>
</operation>

<operation id="224" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="645" bw="1" op_0_bw="1" op_1_bw="8" op_2_bw="32">
<![CDATA[
comp2decWord.exit.i.i:9  %tmp_164 = call i1 @_ssdm_op_BitSelect.i1.i8.i32(i8 %tmp_bin, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_164"/></StgValue>
</operation>

<operation id="225" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="646" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
comp2decWord.exit.i.i:10  %tmp144 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @comp2memWrMd_V)

]]></Node>
<StgValue><ssdm name="tmp144"/></StgValue>
</operation>

<operation id="226" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="647" bw="8" op_0_bw="64">
<![CDATA[
comp2decWord.exit.i.i:11  %tmp_165 = trunc i64 %tmp144 to i8

]]></Node>
<StgValue><ssdm name="tmp_165"/></StgValue>
</operation>

<operation id="227" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="648" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
comp2decWord.exit.i.i:12  store i8 %tmp_165, i8* @htMemWriteInputWordM_4, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="228" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="649" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
comp2decWord.exit.i.i:13  %tmp_metadata_V_load_s = call i32 @_ssdm_op_PartSelect.i32.i64.i32.i32(i64 %tmp144, i32 8, i32 39)

]]></Node>
<StgValue><ssdm name="tmp_metadata_V_load_s"/></StgValue>
</operation>

<operation id="229" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="650" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
comp2decWord.exit.i.i:14  store i32 %tmp_metadata_V_load_s, i32* @htMemWriteInputWordM_3, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="230" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="651" bw="8" op_0_bw="8" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
comp2decWord.exit.i.i:15  %tmp_keyLength_V_load = call i8 @_ssdm_op_PartSelect.i8.i64.i32.i32(i64 %tmp144, i32 40, i32 47)

]]></Node>
<StgValue><ssdm name="tmp_keyLength_V_load"/></StgValue>
</operation>

<operation id="231" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="652" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
comp2decWord.exit.i.i:16  store i8 %tmp_keyLength_V_load, i8* @htMemWriteInputWordM_1, align 4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="232" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="653" bw="16" op_0_bw="16" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
comp2decWord.exit.i.i:17  %tmp_valueLength_V_3_s = call i16 @_ssdm_op_PartSelect.i16.i64.i32.i32(i64 %tmp144, i32 48, i32 63)

]]></Node>
<StgValue><ssdm name="tmp_valueLength_V_3_s"/></StgValue>
</operation>

<operation id="233" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="654" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
comp2decWord.exit.i.i:18  store i16 %tmp_valueLength_V_3_s, i16* @htMemWriteInputWordM, align 2

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="234" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="655" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
comp2decWord.exit.i.i:19  %tmp_112_i_i = icmp eq i8 %tmp_165, 8

]]></Node>
<StgValue><ssdm name="tmp_112_i_i"/></StgValue>
</operation>

<operation id="235" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="405">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="656" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
comp2decWord.exit.i.i:20  br i1 %tmp_112_i_i, label %3, label %4

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="236" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="406">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
<literal name="tmp_112_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="658" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:0  store i3 1, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="237" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="407">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
<literal name="tmp_112_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="661" bw="0" op_0_bw="3" op_1_bw="3">
<![CDATA[
:0  store i3 -4, i3* @memWrState, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="238" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="408">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="666" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge13.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="239" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="668" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:0  %htMemWriteInputStatu_9 = phi i1 [ %htMemWriteInputStatu_26, %._crit_edge.i.i ], [ %htMemWriteInputStatu_26, %._crit_edge43.i.i ], [ %htMemWriteInputStatu_26, %._crit_edge40.i.i ], [ %htMemWriteInputStatu_26, %._crit_edge39.i.i ], [ %htMemWriteInputStatu_26, %._crit_edge38.i.i ], [ %htMemWriteInputStatu_26, %._crit_edge37.i.i ], [ %htMemWriteInputStatu_26, %._crit_edge34.i.i ], [ %htMemWriteInputStatu_26, %._crit_edge17.i.i ], [ %htMemWriteInputStatu_26, %6 ], [ true, %5 ], [ %htMemWriteInputStatu_26, %2 ], [ %htMemWriteInputStatu_26, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_9"/></StgValue>
</operation>

<operation id="240" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="669" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:1  %htMemWriteInputStatu_10 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_157, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_10"/></StgValue>
</operation>

<operation id="241" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="670" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:2  %htMemWriteInputStatu_11 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_158, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_11"/></StgValue>
</operation>

<operation id="242" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="671" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:3  %htMemWriteInputStatu_12 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_159, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_12"/></StgValue>
</operation>

<operation id="243" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="672" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:4  %htMemWriteInputStatu_13 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_160, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_13"/></StgValue>
</operation>

<operation id="244" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="673" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:5  %htMemWriteInputStatu_14 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_161, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_14"/></StgValue>
</operation>

<operation id="245" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="674" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:6  %htMemWriteInputStatu_15 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_162, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_15"/></StgValue>
</operation>

<operation id="246" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="675" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:7  %htMemWriteInputStatu_16 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_163, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_16"/></StgValue>
</operation>

<operation id="247" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="676" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0" op_8_bw="1" op_9_bw="0" op_10_bw="1" op_11_bw="0">
<![CDATA[
._crit_edge13.i.i:8  %htMemWriteInputStatu_17 = phi i1 [ false, %._crit_edge.i.i ], [ false, %._crit_edge43.i.i ], [ false, %._crit_edge40.i.i ], [ false, %._crit_edge39.i.i ], [ false, %._crit_edge38.i.i ], [ false, %._crit_edge37.i.i ], [ false, %._crit_edge34.i.i ], [ false, %._crit_edge17.i.i ], [ false, %6 ], [ %tmp_164, %5 ], [ false, %2 ], [ false, %1 ]

]]></Node>
<StgValue><ssdm name="htMemWriteInputStatu_17"/></StgValue>
</operation>

<operation id="248" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="681" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge13.i.i:13  br i1 %htMemWriteInputStatu_9, label %mergeST97.i.i, label %.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="249" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="683" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:0  store i1 %htMemWriteInputStatu_17, i1* @htMemWriteInputStatu, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="250" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="684" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:1  store i1 %htMemWriteInputStatu_16, i1* @htMemWriteInputStatu_4, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="251" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="685" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:2  store i1 %htMemWriteInputStatu_15, i1* @htMemWriteInputStatu_1, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="252" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="686" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:3  store i1 %htMemWriteInputStatu_14, i1* @htMemWriteInputStatu_5, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="253" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="687" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:4  store i1 %htMemWriteInputStatu_13, i1* @htMemWriteInputStatu_2, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="254" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="688" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:5  store i1 %htMemWriteInputStatu_12, i1* @htMemWriteInputStatu_6, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="255" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="689" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:6  store i1 %htMemWriteInputStatu_11, i1* @htMemWriteInputStatu_3, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="256" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="690" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST97.i.i:7  store i1 %htMemWriteInputStatu_10, i1* @htMemWriteInputStatu_7, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="257" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="352">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_16, label %34, label %._crit_edge40.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="258" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="353">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_19, label %35, label %._crit_edge40.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="259" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="357">
<or_exp><and_exp><literal name="memWrState_load" val="6"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_15, label %32, label %._crit_edge39.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="260" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="366">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_14, label %24, label %._crit_edge34.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="261" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="367">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_18, label %25, label %._crit_edge34.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="262" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="371">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %8, label %._crit_edge17.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="263" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="372">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="208" bw="8" op_0_bw="8">
<![CDATA[
:1  %htMemWriteInputWordM_6 = load i8* @htMemWriteInputWordM_1, align 4

]]></Node>
<StgValue><ssdm name="htMemWriteInputWordM_6"/></StgValue>
</operation>

<operation id="264" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="236" bw="9" op_0_bw="9" op_1_bw="2" op_2_bw="7">
<![CDATA[
.critedge84.i.i:3  %r_V_2 = call i9 @_ssdm_op_BitConcatenate.i9.i2.i7(i2 %p_mux114_i_i, i7 0)

]]></Node>
<StgValue><ssdm name="r_V_2"/></StgValue>
</operation>

<operation id="265" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="238" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.critedge84.i.i:5  %tmp_117_i_i = or i9 %r_V_2, 87

]]></Node>
<StgValue><ssdm name="tmp_117_i_i"/></StgValue>
</operation>

<operation id="266" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="239" bw="10" op_0_bw="9">
<![CDATA[
.critedge84.i.i:6  %tmp_117_i_i_cast = zext i9 %tmp_117_i_i to i10

]]></Node>
<StgValue><ssdm name="tmp_117_i_i_cast"/></StgValue>
</operation>

<operation id="267" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="240" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:7  %Hi_assign_2 = add i10 %tmp_117_i_i_cast, -1

]]></Node>
<StgValue><ssdm name="Hi_assign_2"/></StgValue>
</operation>

<operation id="268" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="241" bw="32" op_0_bw="10">
<![CDATA[
.critedge84.i.i:8  %Hi_assign_10_cast_i_s = sext i10 %Hi_assign_2 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_10_cast_i_s"/></StgValue>
</operation>

<operation id="269" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="242" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.critedge84.i.i:9  %Lo_assign_3 = or i9 %r_V_2, 56

]]></Node>
<StgValue><ssdm name="Lo_assign_3"/></StgValue>
</operation>

<operation id="270" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="244" bw="32" op_0_bw="9">
<![CDATA[
.critedge84.i.i:11  %Lo_assign_8_cast_i_i = zext i9 %Lo_assign_3 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_8_cast_i_i"/></StgValue>
</operation>

<operation id="271" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="245" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge84.i.i:12  %tmp_200 = icmp ugt i32 %Lo_assign_8_cast_i_i, %Hi_assign_10_cast_i_s

]]></Node>
<StgValue><ssdm name="tmp_200"/></StgValue>
</operation>

<operation id="272" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="246" bw="10" op_0_bw="9">
<![CDATA[
.critedge84.i.i:13  %tmp_201 = zext i9 %Lo_assign_3 to i10

]]></Node>
<StgValue><ssdm name="tmp_201"/></StgValue>
</operation>

<operation id="273" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="247" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.critedge84.i.i:14  %tmp_202 = call i512 @llvm.part.select.i512(i512 %tmp_V_25, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_202"/></StgValue>
</operation>

<operation id="274" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="248" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:15  %tmp_203 = sub i10 %tmp_201, %Hi_assign_2

]]></Node>
<StgValue><ssdm name="tmp_203"/></StgValue>
</operation>

<operation id="275" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="249" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:16  %tmp_204 = xor i10 %tmp_201, 511

]]></Node>
<StgValue><ssdm name="tmp_204"/></StgValue>
</operation>

<operation id="276" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="250" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:17  %tmp_205 = sub i10 %Hi_assign_2, %tmp_201

]]></Node>
<StgValue><ssdm name="tmp_205"/></StgValue>
</operation>

<operation id="277" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="251" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge84.i.i:18  %tmp_206 = select i1 %tmp_200, i10 %tmp_203, i10 %tmp_205

]]></Node>
<StgValue><ssdm name="tmp_206"/></StgValue>
</operation>

<operation id="278" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="252" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
.critedge84.i.i:19  %tmp_207 = select i1 %tmp_200, i512 %tmp_202, i512 %tmp_V_25

]]></Node>
<StgValue><ssdm name="tmp_207"/></StgValue>
</operation>

<operation id="279" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="253" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge84.i.i:20  %tmp_208 = select i1 %tmp_200, i10 %tmp_204, i10 %tmp_201

]]></Node>
<StgValue><ssdm name="tmp_208"/></StgValue>
</operation>

<operation id="280" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="254" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:21  %tmp_209 = sub i10 511, %tmp_206

]]></Node>
<StgValue><ssdm name="tmp_209"/></StgValue>
</operation>

<operation id="281" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="255" bw="512" op_0_bw="10">
<![CDATA[
.critedge84.i.i:22  %tmp_210 = zext i10 %tmp_208 to i512

]]></Node>
<StgValue><ssdm name="tmp_210"/></StgValue>
</operation>

<operation id="282" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="257" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:24  %tmp_212 = lshr i512 %tmp_207, %tmp_210

]]></Node>
<StgValue><ssdm name="tmp_212"/></StgValue>
</operation>

<operation id="283" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="386" bw="4" op_0_bw="4" op_1_bw="8" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge31.i.i:1  %tmp_26 = call i4 @_ssdm_op_PartSelect.i4.i8.i32.i32(i8 %htMemWriteInputWordM_6, i32 4, i32 7)

]]></Node>
<StgValue><ssdm name="tmp_26"/></StgValue>
</operation>

<operation id="284" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="388" bw="8" op_0_bw="8" op_1_bw="4" op_2_bw="4">
<![CDATA[
._crit_edge31.i.i:3  %r_V_3 = call i8 @_ssdm_op_BitConcatenate.i8.i4.i4(i4 %tmp_26, i4 0)

]]></Node>
<StgValue><ssdm name="r_V_3"/></StgValue>
</operation>

<operation id="285" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="389" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge31.i.i:4  %tmp_122_i_i = icmp ugt i8 %htMemWriteInputWordM_6, %r_V_3

]]></Node>
<StgValue><ssdm name="tmp_122_i_i"/></StgValue>
</operation>

<operation id="286" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="398" bw="32" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:13  %Lo_assign_5 = zext i9 %r_V_4 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_5"/></StgValue>
</operation>

<operation id="287" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="401" bw="32" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:16  %Lo_assign_5_cast_i_i = zext i9 %Lo_assign_6 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_5_cast_i_i"/></StgValue>
</operation>

<operation id="288" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="403" bw="32" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:18  %Hi_assign_5_cast_i_i = sext i10 %Hi_assign_5 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_5_cast_i_i"/></StgValue>
</operation>

<operation id="289" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="404" bw="512" op_0_bw="8">
<![CDATA[
._crit_edge31.i.i:19  %loc_V = zext i8 %htMemWriteInputWordM_6 to i512

]]></Node>
<StgValue><ssdm name="loc_V"/></StgValue>
</operation>

<operation id="290" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="405" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge31.i.i:20  %tmp_240 = icmp ugt i32 %Lo_assign_5, %Hi_assign_5_cast_i_i

]]></Node>
<StgValue><ssdm name="tmp_240"/></StgValue>
</operation>

<operation id="291" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="406" bw="10" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:21  %tmp_241 = zext i9 %r_V_4 to i10

]]></Node>
<StgValue><ssdm name="tmp_241"/></StgValue>
</operation>

<operation id="292" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="407" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:22  %tmp_242 = xor i10 %tmp_241, 511

]]></Node>
<StgValue><ssdm name="tmp_242"/></StgValue>
</operation>

<operation id="293" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="408" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:23  %tmp_243 = select i1 %tmp_240, i10 %tmp_241, i10 %Hi_assign_5

]]></Node>
<StgValue><ssdm name="tmp_243"/></StgValue>
</operation>

<operation id="294" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="409" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:24  %tmp_244 = select i1 %tmp_240, i10 %Hi_assign_5, i10 %tmp_241

]]></Node>
<StgValue><ssdm name="tmp_244"/></StgValue>
</operation>

<operation id="295" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="410" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:25  %tmp_245 = select i1 %tmp_240, i10 %tmp_242, i10 %tmp_241

]]></Node>
<StgValue><ssdm name="tmp_245"/></StgValue>
</operation>

<operation id="296" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="411" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:26  %tmp_246 = sub i10 511, %tmp_243

]]></Node>
<StgValue><ssdm name="tmp_246"/></StgValue>
</operation>

<operation id="297" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="412" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:27  %tmp_247 = zext i10 %tmp_245 to i512

]]></Node>
<StgValue><ssdm name="tmp_247"/></StgValue>
</operation>

<operation id="298" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="413" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:28  %tmp_248 = zext i10 %tmp_244 to i512

]]></Node>
<StgValue><ssdm name="tmp_248"/></StgValue>
</operation>

<operation id="299" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="414" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:29  %tmp_249 = zext i10 %tmp_246 to i512

]]></Node>
<StgValue><ssdm name="tmp_249"/></StgValue>
</operation>

<operation id="300" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="415" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:30  %tmp_250 = shl i512 %loc_V, %tmp_247

]]></Node>
<StgValue><ssdm name="tmp_250"/></StgValue>
</operation>

<operation id="301" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="416" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge31.i.i:31  %tmp_251 = call i512 @llvm.part.select.i512(i512 %tmp_250, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_251"/></StgValue>
</operation>

<operation id="302" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="417" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
._crit_edge31.i.i:32  %tmp_252 = select i1 %tmp_240, i512 %tmp_251, i512 %tmp_250

]]></Node>
<StgValue><ssdm name="tmp_252"/></StgValue>
</operation>

<operation id="303" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="418" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:33  %tmp_253 = shl i512 -1, %tmp_248

]]></Node>
<StgValue><ssdm name="tmp_253"/></StgValue>
</operation>

<operation id="304" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="419" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:34  %tmp_254 = lshr i512 -1, %tmp_249

]]></Node>
<StgValue><ssdm name="tmp_254"/></StgValue>
</operation>

<operation id="305" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="420" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:35  %p_demorgan6 = and i512 %tmp_253, %tmp_254

]]></Node>
<StgValue><ssdm name="p_demorgan6"/></StgValue>
</operation>

<operation id="306" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="421" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:36  %tmp_255 = xor i512 %p_demorgan6, -1

]]></Node>
<StgValue><ssdm name="tmp_255"/></StgValue>
</operation>

<operation id="307" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="422" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:37  %tmp_256 = and i512 %tmp_V_25, %tmp_255

]]></Node>
<StgValue><ssdm name="tmp_256"/></StgValue>
</operation>

<operation id="308" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="423" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:38  %tmp_257 = and i512 %tmp_252, %p_demorgan6

]]></Node>
<StgValue><ssdm name="tmp_257"/></StgValue>
</operation>

<operation id="309" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="424" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:39  %p_Result_14 = or i512 %tmp_256, %tmp_257

]]></Node>
<StgValue><ssdm name="p_Result_14"/></StgValue>
</operation>

<operation id="310" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="427" bw="32" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:42  %Lo_assign_6_cast_i_i = zext i9 %Lo_assign_7 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_6_cast_i_i"/></StgValue>
</operation>

<operation id="311" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="429" bw="32" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:44  %Hi_assign_6_cast_i_i = sext i10 %Hi_assign_6 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_6_cast_i_i"/></StgValue>
</operation>

<operation id="312" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="430" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge31.i.i:45  %tmp_259 = icmp ugt i32 %Lo_assign_5_cast_i_i, %Hi_assign_6_cast_i_i

]]></Node>
<StgValue><ssdm name="tmp_259"/></StgValue>
</operation>

<operation id="313" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="431" bw="10" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:46  %tmp_260 = zext i9 %Lo_assign_6 to i10

]]></Node>
<StgValue><ssdm name="tmp_260"/></StgValue>
</operation>

<operation id="314" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="432" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:47  %tmp_261 = xor i10 %tmp_260, 511

]]></Node>
<StgValue><ssdm name="tmp_261"/></StgValue>
</operation>

<operation id="315" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="433" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:48  %tmp_262 = select i1 %tmp_259, i10 %tmp_260, i10 %Hi_assign_6

]]></Node>
<StgValue><ssdm name="tmp_262"/></StgValue>
</operation>

<operation id="316" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="434" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:49  %tmp_263 = select i1 %tmp_259, i10 %Hi_assign_6, i10 %tmp_260

]]></Node>
<StgValue><ssdm name="tmp_263"/></StgValue>
</operation>

<operation id="317" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="435" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:50  %tmp_264 = select i1 %tmp_259, i10 %tmp_261, i10 %tmp_260

]]></Node>
<StgValue><ssdm name="tmp_264"/></StgValue>
</operation>

<operation id="318" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="436" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:51  %tmp_265 = sub i10 511, %tmp_262

]]></Node>
<StgValue><ssdm name="tmp_265"/></StgValue>
</operation>

<operation id="319" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="437" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:52  %tmp_266 = zext i10 %tmp_264 to i512

]]></Node>
<StgValue><ssdm name="tmp_266"/></StgValue>
</operation>

<operation id="320" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="438" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:53  %tmp_267 = zext i10 %tmp_263 to i512

]]></Node>
<StgValue><ssdm name="tmp_267"/></StgValue>
</operation>

<operation id="321" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="439" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:54  %tmp_268 = zext i10 %tmp_265 to i512

]]></Node>
<StgValue><ssdm name="tmp_268"/></StgValue>
</operation>

<operation id="322" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="440" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:55  %tmp_269 = shl i512 24, %tmp_266

]]></Node>
<StgValue><ssdm name="tmp_269"/></StgValue>
</operation>

<operation id="323" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="441" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge31.i.i:56  %tmp_270 = call i512 @llvm.part.select.i512(i512 %tmp_269, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_270"/></StgValue>
</operation>

<operation id="324" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="442" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
._crit_edge31.i.i:57  %tmp_271 = select i1 %tmp_259, i512 %tmp_270, i512 %tmp_269

]]></Node>
<StgValue><ssdm name="tmp_271"/></StgValue>
</operation>

<operation id="325" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="443" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:58  %tmp_272 = shl i512 -1, %tmp_267

]]></Node>
<StgValue><ssdm name="tmp_272"/></StgValue>
</operation>

<operation id="326" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="444" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:59  %tmp_273 = lshr i512 -1, %tmp_268

]]></Node>
<StgValue><ssdm name="tmp_273"/></StgValue>
</operation>

<operation id="327" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="445" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:60  %p_demorgan7 = and i512 %tmp_272, %tmp_273

]]></Node>
<StgValue><ssdm name="p_demorgan7"/></StgValue>
</operation>

<operation id="328" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="446" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:61  %tmp_274 = xor i512 %p_demorgan7, -1

]]></Node>
<StgValue><ssdm name="tmp_274"/></StgValue>
</operation>

<operation id="329" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="447" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:62  %tmp_275 = and i512 %p_Result_14, %tmp_274

]]></Node>
<StgValue><ssdm name="tmp_275"/></StgValue>
</operation>

<operation id="330" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="448" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:63  %tmp_276 = and i512 %tmp_271, %p_demorgan7

]]></Node>
<StgValue><ssdm name="tmp_276"/></StgValue>
</operation>

<operation id="331" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="449" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:64  %p_Result_15 = or i512 %tmp_275, %tmp_276

]]></Node>
<StgValue><ssdm name="p_Result_15"/></StgValue>
</operation>

<operation id="332" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="450" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
._crit_edge31.i.i:65  %Lo_assign_8 = or i9 %r_V_4, 56

]]></Node>
<StgValue><ssdm name="Lo_assign_8"/></StgValue>
</operation>

<operation id="333" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="451" bw="10" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:66  %Lo_assign_6_cast = zext i9 %Lo_assign_8 to i10

]]></Node>
<StgValue><ssdm name="Lo_assign_6_cast"/></StgValue>
</operation>

<operation id="334" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="453" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:68  %Hi_assign_7 = add i10 -1, %Lo_assign_6_cast

]]></Node>
<StgValue><ssdm name="Hi_assign_7"/></StgValue>
</operation>

<operation id="335" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="454" bw="32" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:69  %Hi_assign_7_cast_i_i = sext i10 %Hi_assign_7 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_7_cast_i_i"/></StgValue>
</operation>

<operation id="336" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="456" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
._crit_edge31.i.i:71  %tmp_278 = icmp ugt i32 %Lo_assign_6_cast_i_i, %Hi_assign_7_cast_i_i

]]></Node>
<StgValue><ssdm name="tmp_278"/></StgValue>
</operation>

<operation id="337" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="457" bw="10" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:72  %tmp_279 = zext i9 %Lo_assign_7 to i10

]]></Node>
<StgValue><ssdm name="tmp_279"/></StgValue>
</operation>

<operation id="338" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="459" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:74  %tmp_281 = select i1 %tmp_278, i10 %tmp_279, i10 %Hi_assign_7

]]></Node>
<StgValue><ssdm name="tmp_281"/></StgValue>
</operation>

<operation id="339" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="462" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:77  %tmp_284 = sub i10 511, %tmp_281

]]></Node>
<StgValue><ssdm name="tmp_284"/></StgValue>
</operation>

<operation id="340" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="558" bw="9" op_0_bw="9" op_1_bw="2" op_2_bw="7">
<![CDATA[
.critedge.i.i:0  %r_V_1 = call i9 @_ssdm_op_BitConcatenate.i9.i2.i7(i2 %p_mux103_i_i, i7 0)

]]></Node>
<StgValue><ssdm name="r_V_1"/></StgValue>
</operation>

<operation id="341" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="559" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.critedge.i.i:1  %tmp_115_i_i = or i9 %r_V_1, 88

]]></Node>
<StgValue><ssdm name="tmp_115_i_i"/></StgValue>
</operation>

<operation id="342" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="560" bw="10" op_0_bw="9">
<![CDATA[
.critedge.i.i:2  %tmp_115_i_i_cast = zext i9 %tmp_115_i_i to i10

]]></Node>
<StgValue><ssdm name="tmp_115_i_i_cast"/></StgValue>
</operation>

<operation id="343" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="561" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:3  %Hi_assign = add i10 -1, %tmp_115_i_i_cast

]]></Node>
<StgValue><ssdm name="Hi_assign"/></StgValue>
</operation>

<operation id="344" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="562" bw="32" op_0_bw="10">
<![CDATA[
.critedge.i.i:4  %Hi_assign_cast_i_i = sext i10 %Hi_assign to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_cast_i_i"/></StgValue>
</operation>

<operation id="345" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="563" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.critedge.i.i:5  %Lo_assign = or i9 %r_V_1, 56

]]></Node>
<StgValue><ssdm name="Lo_assign"/></StgValue>
</operation>

<operation id="346" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="564" bw="10" op_0_bw="9">
<![CDATA[
.critedge.i.i:6  %Lo_assign_cast = zext i9 %Lo_assign to i10

]]></Node>
<StgValue><ssdm name="Lo_assign_cast"/></StgValue>
</operation>

<operation id="347" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="565" bw="32" op_0_bw="9">
<![CDATA[
.critedge.i.i:7  %Lo_assign_cast_i_i = zext i9 %Lo_assign to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_cast_i_i"/></StgValue>
</operation>

<operation id="348" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="566" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge.i.i:8  %tmp_166 = icmp ugt i32 %Lo_assign_cast_i_i, %Hi_assign_cast_i_i

]]></Node>
<StgValue><ssdm name="tmp_166"/></StgValue>
</operation>

<operation id="349" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="567" bw="10" op_0_bw="9">
<![CDATA[
.critedge.i.i:9  %tmp_167 = zext i9 %Lo_assign to i10

]]></Node>
<StgValue><ssdm name="tmp_167"/></StgValue>
</operation>

<operation id="350" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="568" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.critedge.i.i:10  %tmp_168 = call i512 @llvm.part.select.i512(i512 %tmp_V_25, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_168"/></StgValue>
</operation>

<operation id="351" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="569" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:11  %tmp_169 = sub i10 %tmp_167, %Hi_assign

]]></Node>
<StgValue><ssdm name="tmp_169"/></StgValue>
</operation>

<operation id="352" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="570" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:12  %tmp_170 = xor i10 %tmp_167, 511

]]></Node>
<StgValue><ssdm name="tmp_170"/></StgValue>
</operation>

<operation id="353" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="571" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:13  %tmp_171 = sub i10 %Hi_assign, %tmp_167

]]></Node>
<StgValue><ssdm name="tmp_171"/></StgValue>
</operation>

<operation id="354" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="572" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge.i.i:14  %tmp_172 = select i1 %tmp_166, i10 %tmp_169, i10 %tmp_171

]]></Node>
<StgValue><ssdm name="tmp_172"/></StgValue>
</operation>

<operation id="355" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="573" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
.critedge.i.i:15  %tmp_173 = select i1 %tmp_166, i512 %tmp_168, i512 %tmp_V_25

]]></Node>
<StgValue><ssdm name="tmp_173"/></StgValue>
</operation>

<operation id="356" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="574" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge.i.i:16  %tmp_174 = select i1 %tmp_166, i10 %tmp_170, i10 %tmp_167

]]></Node>
<StgValue><ssdm name="tmp_174"/></StgValue>
</operation>

<operation id="357" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="575" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:17  %tmp_175 = sub i10 511, %tmp_172

]]></Node>
<StgValue><ssdm name="tmp_175"/></StgValue>
</operation>

<operation id="358" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="576" bw="512" op_0_bw="10">
<![CDATA[
.critedge.i.i:18  %tmp_176 = zext i10 %tmp_174 to i512

]]></Node>
<StgValue><ssdm name="tmp_176"/></StgValue>
</operation>

<operation id="359" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="578" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge.i.i:20  %tmp_178 = lshr i512 %tmp_173, %tmp_176

]]></Node>
<StgValue><ssdm name="tmp_178"/></StgValue>
</operation>

<operation id="360" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="582" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:24  %Hi_assign_1 = add i10 -1, %Lo_assign_cast

]]></Node>
<StgValue><ssdm name="Hi_assign_1"/></StgValue>
</operation>

<operation id="361" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="583" bw="32" op_0_bw="10">
<![CDATA[
.critedge.i.i:25  %Hi_assign_4_cast_i_i = sext i10 %Hi_assign_1 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_4_cast_i_i"/></StgValue>
</operation>

<operation id="362" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="584" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.critedge.i.i:26  %Lo_assign_1 = or i9 %r_V_1, 40

]]></Node>
<StgValue><ssdm name="Lo_assign_1"/></StgValue>
</operation>

<operation id="363" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="585" bw="32" op_0_bw="9">
<![CDATA[
.critedge.i.i:27  %Lo_assign_3_cast_i_i = zext i9 %Lo_assign_1 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_3_cast_i_i"/></StgValue>
</operation>

<operation id="364" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="586" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge.i.i:28  %tmp_182 = icmp ugt i32 %Lo_assign_3_cast_i_i, %Hi_assign_4_cast_i_i

]]></Node>
<StgValue><ssdm name="tmp_182"/></StgValue>
</operation>

<operation id="365" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="587" bw="10" op_0_bw="9">
<![CDATA[
.critedge.i.i:29  %tmp_183 = zext i9 %Lo_assign_1 to i10

]]></Node>
<StgValue><ssdm name="tmp_183"/></StgValue>
</operation>

<operation id="366" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="588" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
.critedge.i.i:30  %tmp_184 = call i512 @llvm.part.select.i512(i512 %tmp_V_25, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_184"/></StgValue>
</operation>

<operation id="367" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="589" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:31  %tmp_185 = sub i10 %tmp_183, %Hi_assign_1

]]></Node>
<StgValue><ssdm name="tmp_185"/></StgValue>
</operation>

<operation id="368" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="590" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:32  %tmp_186 = xor i10 %tmp_183, 511

]]></Node>
<StgValue><ssdm name="tmp_186"/></StgValue>
</operation>

<operation id="369" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="591" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:33  %tmp_187 = sub i10 %Hi_assign_1, %tmp_183

]]></Node>
<StgValue><ssdm name="tmp_187"/></StgValue>
</operation>

<operation id="370" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="592" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge.i.i:34  %tmp_188 = select i1 %tmp_182, i10 %tmp_185, i10 %tmp_187

]]></Node>
<StgValue><ssdm name="tmp_188"/></StgValue>
</operation>

<operation id="371" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="593" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
.critedge.i.i:35  %tmp_189 = select i1 %tmp_182, i512 %tmp_184, i512 %tmp_V_25

]]></Node>
<StgValue><ssdm name="tmp_189"/></StgValue>
</operation>

<operation id="372" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="594" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge.i.i:36  %tmp_190 = select i1 %tmp_182, i10 %tmp_186, i10 %tmp_183

]]></Node>
<StgValue><ssdm name="tmp_190"/></StgValue>
</operation>

<operation id="373" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="595" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge.i.i:37  %tmp_191 = sub i10 511, %tmp_188

]]></Node>
<StgValue><ssdm name="tmp_191"/></StgValue>
</operation>

<operation id="374" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="596" bw="512" op_0_bw="10">
<![CDATA[
.critedge.i.i:38  %tmp_192 = zext i10 %tmp_190 to i512

]]></Node>
<StgValue><ssdm name="tmp_192"/></StgValue>
</operation>

<operation id="375" st_id="2" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="598" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge.i.i:40  %tmp_194 = lshr i512 %tmp_189, %tmp_192

]]></Node>
<StgValue><ssdm name="tmp_194"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="376" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="263" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.critedge84.i.i:30  %tmp_118_i_i = or i9 %r_V_2, 8

]]></Node>
<StgValue><ssdm name="tmp_118_i_i"/></StgValue>
</operation>

<operation id="377" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="264" bw="10" op_0_bw="9">
<![CDATA[
.critedge84.i.i:31  %tmp_118_i_i_cast = zext i9 %tmp_118_i_i to i10

]]></Node>
<StgValue><ssdm name="tmp_118_i_i_cast"/></StgValue>
</operation>

<operation id="378" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="265" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:32  %Hi_assign_3 = add i10 %tmp_118_i_i_cast, -1

]]></Node>
<StgValue><ssdm name="Hi_assign_3"/></StgValue>
</operation>

<operation id="379" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="452" bw="32" op_0_bw="9">
<![CDATA[
._crit_edge31.i.i:67  %Lo_assign_7_cast_i_i = zext i9 %Lo_assign_8 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_7_cast_i_i"/></StgValue>
</operation>

<operation id="380" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="455" bw="512" op_0_bw="16">
<![CDATA[
._crit_edge31.i.i:70  %loc_V_3 = zext i16 %htMemWriteInputWordM_5 to i512

]]></Node>
<StgValue><ssdm name="loc_V_3"/></StgValue>
</operation>

<operation id="381" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="581">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="458" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
._crit_edge31.i.i:73  %tmp_280 = xor i10 %tmp_279, 511

]]></Node>
<StgValue><ssdm name="tmp_280"/></StgValue>
</operation>

<operation id="382" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="460" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:75  %tmp_282 = select i1 %tmp_278, i10 %Hi_assign_7, i10 %tmp_279

]]></Node>
<StgValue><ssdm name="tmp_282"/></StgValue>
</operation>

<operation id="383" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="461" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
._crit_edge31.i.i:76  %tmp_283 = select i1 %tmp_278, i10 %tmp_280, i10 %tmp_279

]]></Node>
<StgValue><ssdm name="tmp_283"/></StgValue>
</operation>

<operation id="384" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="463" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:78  %tmp_285 = zext i10 %tmp_283 to i512

]]></Node>
<StgValue><ssdm name="tmp_285"/></StgValue>
</operation>

<operation id="385" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="464" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:79  %tmp_286 = zext i10 %tmp_282 to i512

]]></Node>
<StgValue><ssdm name="tmp_286"/></StgValue>
</operation>

<operation id="386" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="465" bw="512" op_0_bw="10">
<![CDATA[
._crit_edge31.i.i:80  %tmp_287 = zext i10 %tmp_284 to i512

]]></Node>
<StgValue><ssdm name="tmp_287"/></StgValue>
</operation>

<operation id="387" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="466" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:81  %tmp_288 = shl i512 %loc_V_3, %tmp_285

]]></Node>
<StgValue><ssdm name="tmp_288"/></StgValue>
</operation>

<operation id="388" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="582">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_278" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="467" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge31.i.i:82  %tmp_289 = call i512 @llvm.part.select.i512(i512 %tmp_288, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_289"/></StgValue>
</operation>

<operation id="389" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="468" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
._crit_edge31.i.i:83  %tmp_290 = select i1 %tmp_278, i512 %tmp_289, i512 %tmp_288

]]></Node>
<StgValue><ssdm name="tmp_290"/></StgValue>
</operation>

<operation id="390" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="469" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:84  %tmp_291 = shl i512 -1, %tmp_286

]]></Node>
<StgValue><ssdm name="tmp_291"/></StgValue>
</operation>

<operation id="391" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="470" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:85  %tmp_292 = lshr i512 -1, %tmp_287

]]></Node>
<StgValue><ssdm name="tmp_292"/></StgValue>
</operation>

<operation id="392" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="471" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:86  %p_demorgan8 = and i512 %tmp_291, %tmp_292

]]></Node>
<StgValue><ssdm name="p_demorgan8"/></StgValue>
</operation>

<operation id="393" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="472" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:87  %tmp_293 = xor i512 %p_demorgan8, -1

]]></Node>
<StgValue><ssdm name="tmp_293"/></StgValue>
</operation>

<operation id="394" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="473" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:88  %tmp_294 = and i512 %p_Result_15, %tmp_293

]]></Node>
<StgValue><ssdm name="tmp_294"/></StgValue>
</operation>

<operation id="395" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="474" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:89  %tmp_295 = and i512 %tmp_290, %p_demorgan8

]]></Node>
<StgValue><ssdm name="tmp_295"/></StgValue>
</operation>

<operation id="396" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="475" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
._crit_edge31.i.i:90  %p_Result_16 = or i512 %tmp_294, %tmp_295

]]></Node>
<StgValue><ssdm name="p_Result_16"/></StgValue>
</operation>

<operation id="397" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="390">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="481" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="398" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="391">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="0"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="484" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="399" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="486" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:0  %tmp_123_i_i = or i9 %r_V_4, 88

]]></Node>
<StgValue><ssdm name="tmp_123_i_i"/></StgValue>
</operation>

<operation id="400" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="487" bw="10" op_0_bw="9">
<![CDATA[
:1  %tmp_123_cast_i_i = zext i9 %tmp_123_i_i to i10

]]></Node>
<StgValue><ssdm name="tmp_123_cast_i_i"/></StgValue>
</operation>

<operation id="401" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="488" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  %Hi_assign_8 = add i10 -1, %tmp_123_cast_i_i

]]></Node>
<StgValue><ssdm name="Hi_assign_8"/></StgValue>
</operation>

<operation id="402" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="489" bw="32" op_0_bw="10">
<![CDATA[
:3  %Hi_assign_8_cast_i_i = sext i10 %Hi_assign_8 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_8_cast_i_i"/></StgValue>
</operation>

<operation id="403" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="490" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:4  %tmp_297 = icmp ugt i32 %Lo_assign_7_cast_i_i, %Hi_assign_8_cast_i_i

]]></Node>
<StgValue><ssdm name="tmp_297"/></StgValue>
</operation>

<operation id="404" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="491" bw="10" op_0_bw="9">
<![CDATA[
:5  %tmp_298 = zext i9 %Lo_assign_8 to i10

]]></Node>
<StgValue><ssdm name="tmp_298"/></StgValue>
</operation>

<operation id="405" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="492" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
:6  %tmp_299 = call i512 @llvm.part.select.i512(i512 %p_Result_16, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_299"/></StgValue>
</operation>

<operation id="406" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="493" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:7  %tmp_300 = sub i10 %tmp_298, %Hi_assign_8

]]></Node>
<StgValue><ssdm name="tmp_300"/></StgValue>
</operation>

<operation id="407" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="494" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:8  %tmp_301 = xor i10 %tmp_298, 511

]]></Node>
<StgValue><ssdm name="tmp_301"/></StgValue>
</operation>

<operation id="408" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="495" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:9  %tmp_302 = sub i10 %Hi_assign_8, %tmp_298

]]></Node>
<StgValue><ssdm name="tmp_302"/></StgValue>
</operation>

<operation id="409" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="496" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:10  %tmp_303 = select i1 %tmp_297, i10 %tmp_300, i10 %tmp_302

]]></Node>
<StgValue><ssdm name="tmp_303"/></StgValue>
</operation>

<operation id="410" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="497" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
:11  %tmp_304 = select i1 %tmp_297, i512 %tmp_299, i512 %p_Result_16

]]></Node>
<StgValue><ssdm name="tmp_304"/></StgValue>
</operation>

<operation id="411" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="498" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:12  %tmp_305 = select i1 %tmp_297, i10 %tmp_301, i10 %tmp_298

]]></Node>
<StgValue><ssdm name="tmp_305"/></StgValue>
</operation>

<operation id="412" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="499" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:13  %tmp_306 = sub i10 511, %tmp_303

]]></Node>
<StgValue><ssdm name="tmp_306"/></StgValue>
</operation>

<operation id="413" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="500" bw="512" op_0_bw="10">
<![CDATA[
:14  %tmp_307 = zext i10 %tmp_305 to i512

]]></Node>
<StgValue><ssdm name="tmp_307"/></StgValue>
</operation>

<operation id="414" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="502" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:16  %tmp_309 = lshr i512 %tmp_304, %tmp_307

]]></Node>
<StgValue><ssdm name="tmp_309"/></StgValue>
</operation>

<operation id="415" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="509" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:1  %tmp_124_i_i = or i9 %r_V_4, 88

]]></Node>
<StgValue><ssdm name="tmp_124_i_i"/></StgValue>
</operation>

<operation id="416" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="510" bw="10" op_0_bw="9">
<![CDATA[
:2  %tmp_124_i_i_cast = zext i9 %tmp_124_i_i to i10

]]></Node>
<StgValue><ssdm name="tmp_124_i_i_cast"/></StgValue>
</operation>

<operation id="417" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="511" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:3  %Hi_assign_9 = add i10 %tmp_124_i_i_cast, -1

]]></Node>
<StgValue><ssdm name="Hi_assign_9"/></StgValue>
</operation>

<operation id="418" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="512" bw="32" op_0_bw="10">
<![CDATA[
:4  %Hi_assign_9_cast_i_i = sext i10 %Hi_assign_9 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_9_cast_i_i"/></StgValue>
</operation>

<operation id="419" st_id="3" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="514" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:6  %tmp_313 = icmp ugt i32 %Lo_assign_7_cast_i_i, %Hi_assign_9_cast_i_i

]]></Node>
<StgValue><ssdm name="tmp_313"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="420" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="32" op_0_bw="10">
<![CDATA[
:0  %flushWord_address_V_1 = zext i10 %memWriteAddress_V_lo to i32

]]></Node>
<StgValue><ssdm name="flushWord_address_V_1"/></StgValue>
</operation>

<operation id="421" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="40" op_0_bw="40" op_1_bw="8" op_2_bw="32">
<![CDATA[
:3  %tmp_14_2 = call i40 @_ssdm_op_BitConcatenate.i40.i8.i32(i8 1, i32 %flushWord_address_V_1)

]]></Node>
<StgValue><ssdm name="tmp_14_2"/></StgValue>
</operation>

<operation id="422" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
:4  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_14_2)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="423" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:5  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 0)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="424" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="32" op_0_bw="10">
<![CDATA[
:0  %flushWord_address_V = zext i10 %memWriteAddress_V_lo to i32

]]></Node>
<StgValue><ssdm name="flushWord_address_V"/></StgValue>
</operation>

<operation id="425" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="40" op_0_bw="40" op_1_bw="8" op_2_bw="32">
<![CDATA[
:3  %tmp_10 = call i40 @_ssdm_op_BitConcatenate.i40.i8.i32(i8 1, i32 %flushWord_address_V)

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="426" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
:4  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_10)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="427" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:5  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 0)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="428" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1  store i1 true, i1* @memWr_flushDone_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="429" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  store i1 false, i1* @memWr_flushReq_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="430" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="128" op_0_bw="130">
<![CDATA[
:2  %tmp_134 = trunc i130 %tmp_9 to i128

]]></Node>
<StgValue><ssdm name="tmp_134"/></StgValue>
</operation>

<operation id="431" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="9" op_0_bw="9" op_1_bw="2" op_2_bw="7">
<![CDATA[
:4  %r_V = call i9 @_ssdm_op_BitConcatenate.i9.i2.i7(i2 %memWr_location_V_loa, i7 0)

]]></Node>
<StgValue><ssdm name="r_V"/></StgValue>
</operation>

<operation id="432" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:5  %Hi_assign_s = or i9 %r_V, 127

]]></Node>
<StgValue><ssdm name="Hi_assign_s"/></StgValue>
</operation>

<operation id="433" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="512" op_0_bw="128">
<![CDATA[
:6  %loc_V_5 = zext i128 %tmp_134 to i512

]]></Node>
<StgValue><ssdm name="loc_V_5"/></StgValue>
</operation>

<operation id="434" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="1" op_0_bw="9" op_1_bw="9">
<![CDATA[
:7  %tmp_136 = icmp ugt i9 %r_V, %Hi_assign_s

]]></Node>
<StgValue><ssdm name="tmp_136"/></StgValue>
</operation>

<operation id="435" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="10" op_0_bw="9">
<![CDATA[
:8  %tmp_137 = zext i9 %r_V to i10

]]></Node>
<StgValue><ssdm name="tmp_137"/></StgValue>
</operation>

<operation id="436" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="10" op_0_bw="9">
<![CDATA[
:9  %tmp_138 = zext i9 %Hi_assign_s to i10

]]></Node>
<StgValue><ssdm name="tmp_138"/></StgValue>
</operation>

<operation id="437" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:10  %tmp_139 = xor i10 %tmp_137, 511

]]></Node>
<StgValue><ssdm name="tmp_139"/></StgValue>
</operation>

<operation id="438" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:11  %tmp_140 = select i1 %tmp_136, i10 %tmp_137, i10 %tmp_138

]]></Node>
<StgValue><ssdm name="tmp_140"/></StgValue>
</operation>

<operation id="439" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:12  %tmp_141 = select i1 %tmp_136, i10 %tmp_138, i10 %tmp_137

]]></Node>
<StgValue><ssdm name="tmp_141"/></StgValue>
</operation>

<operation id="440" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:13  %tmp_142 = select i1 %tmp_136, i10 %tmp_139, i10 %tmp_137

]]></Node>
<StgValue><ssdm name="tmp_142"/></StgValue>
</operation>

<operation id="441" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:14  %tmp_143 = xor i10 %tmp_140, 511

]]></Node>
<StgValue><ssdm name="tmp_143"/></StgValue>
</operation>

<operation id="442" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="512" op_0_bw="10">
<![CDATA[
:15  %tmp_144 = zext i10 %tmp_142 to i512

]]></Node>
<StgValue><ssdm name="tmp_144"/></StgValue>
</operation>

<operation id="443" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="512" op_0_bw="10">
<![CDATA[
:16  %tmp_145 = zext i10 %tmp_141 to i512

]]></Node>
<StgValue><ssdm name="tmp_145"/></StgValue>
</operation>

<operation id="444" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="512" op_0_bw="10">
<![CDATA[
:17  %tmp_146 = zext i10 %tmp_143 to i512

]]></Node>
<StgValue><ssdm name="tmp_146"/></StgValue>
</operation>

<operation id="445" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:18  %tmp_147 = shl i512 %loc_V_5, %tmp_144

]]></Node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="446" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
:19  %tmp_148 = call i512 @llvm.part.select.i512(i512 %tmp_147, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_148"/></StgValue>
</operation>

<operation id="447" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
:20  %tmp_149 = select i1 %tmp_136, i512 %tmp_148, i512 %tmp_147

]]></Node>
<StgValue><ssdm name="tmp_149"/></StgValue>
</operation>

<operation id="448" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:21  %tmp_150 = shl i512 -1, %tmp_145

]]></Node>
<StgValue><ssdm name="tmp_150"/></StgValue>
</operation>

<operation id="449" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:22  %tmp_151 = lshr i512 -1, %tmp_146

]]></Node>
<StgValue><ssdm name="tmp_151"/></StgValue>
</operation>

<operation id="450" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:23  %p_demorgan = and i512 %tmp_150, %tmp_151

]]></Node>
<StgValue><ssdm name="p_demorgan"/></StgValue>
</operation>

<operation id="451" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:24  %tmp_152 = xor i512 %p_demorgan, -1

]]></Node>
<StgValue><ssdm name="tmp_152"/></StgValue>
</operation>

<operation id="452" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:25  %tmp_153 = and i512 %tmp_V_28, %tmp_152

]]></Node>
<StgValue><ssdm name="tmp_153"/></StgValue>
</operation>

<operation id="453" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:26  %tmp_154 = and i512 %tmp_149, %p_demorgan

]]></Node>
<StgValue><ssdm name="tmp_154"/></StgValue>
</operation>

<operation id="454" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:27  %p_Result_22 = or i512 %tmp_153, %tmp_154

]]></Node>
<StgValue><ssdm name="p_Result_22"/></StgValue>
</operation>

<operation id="455" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:28  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 %p_Result_22)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="456" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="234" bw="40" op_0_bw="40" op_1_bw="30" op_2_bw="7" op_3_bw="3">
<![CDATA[
.critedge84.i.i:1  %tmp_7 = call i40 @_ssdm_op_BitConcatenate.i40.i30.i7.i3(i30 4194304, i7 %tmp_199, i3 0)

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="457" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
.critedge84.i.i:2  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_7)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="458" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="237" bw="32" op_0_bw="9">
<![CDATA[
.critedge84.i.i:4  %Lo_assign_2 = zext i9 %r_V_2 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_2"/></StgValue>
</operation>

<operation id="459" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="243" bw="10" op_0_bw="9">
<![CDATA[
.critedge84.i.i:10  %Lo_assign_7_cast = zext i9 %Lo_assign_3 to i10

]]></Node>
<StgValue><ssdm name="Lo_assign_7_cast"/></StgValue>
</operation>

<operation id="460" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="256" bw="512" op_0_bw="10">
<![CDATA[
.critedge84.i.i:23  %tmp_211 = zext i10 %tmp_209 to i512

]]></Node>
<StgValue><ssdm name="tmp_211"/></StgValue>
</operation>

<operation id="461" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="258" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:25  %tmp_213 = lshr i512 -1, %tmp_211

]]></Node>
<StgValue><ssdm name="tmp_213"/></StgValue>
</operation>

<operation id="462" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="259" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:26  %p_Result_19 = and i512 %tmp_212, %tmp_213

]]></Node>
<StgValue><ssdm name="p_Result_19"/></StgValue>
</operation>

<operation id="463" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="260" bw="32" op_0_bw="512">
<![CDATA[
.critedge84.i.i:27  %tmp_V_20 = trunc i512 %p_Result_19 to i32

]]></Node>
<StgValue><ssdm name="tmp_V_20"/></StgValue>
</operation>

<operation id="464" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
.critedge84.i.i:28  call void @_ssdm_op_Write.axis.volatile.i32P(i32* %addressReturnOut_V_V, i32 %tmp_V_20)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="465" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="266" bw="32" op_0_bw="10">
<![CDATA[
.critedge84.i.i:33  %Hi_assign_11_cast_i_s = sext i10 %Hi_assign_3 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_11_cast_i_s"/></StgValue>
</operation>

<operation id="466" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="267" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge84.i.i:34  %tmp_216 = icmp ugt i32 %Lo_assign_2, %Hi_assign_11_cast_i_s

]]></Node>
<StgValue><ssdm name="tmp_216"/></StgValue>
</operation>

<operation id="467" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="268" bw="10" op_0_bw="9">
<![CDATA[
.critedge84.i.i:35  %tmp_217 = zext i9 %r_V_2 to i10

]]></Node>
<StgValue><ssdm name="tmp_217"/></StgValue>
</operation>

<operation id="468" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="269" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge84.i.i:36  %tmp_218 = select i1 %tmp_216, i10 %tmp_217, i10 %Hi_assign_3

]]></Node>
<StgValue><ssdm name="tmp_218"/></StgValue>
</operation>

<operation id="469" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="270" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge84.i.i:37  %tmp_219 = select i1 %tmp_216, i10 %Hi_assign_3, i10 %tmp_217

]]></Node>
<StgValue><ssdm name="tmp_219"/></StgValue>
</operation>

<operation id="470" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="271" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:38  %tmp_220 = sub i10 511, %tmp_218

]]></Node>
<StgValue><ssdm name="tmp_220"/></StgValue>
</operation>

<operation id="471" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="272" bw="512" op_0_bw="10">
<![CDATA[
.critedge84.i.i:39  %tmp_221 = zext i10 %tmp_219 to i512

]]></Node>
<StgValue><ssdm name="tmp_221"/></StgValue>
</operation>

<operation id="472" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="273" bw="512" op_0_bw="10">
<![CDATA[
.critedge84.i.i:40  %tmp_222 = zext i10 %tmp_220 to i512

]]></Node>
<StgValue><ssdm name="tmp_222"/></StgValue>
</operation>

<operation id="473" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="274" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:41  %tmp_223 = shl i512 -1, %tmp_221

]]></Node>
<StgValue><ssdm name="tmp_223"/></StgValue>
</operation>

<operation id="474" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="275" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:42  %tmp_224 = lshr i512 -1, %tmp_222

]]></Node>
<StgValue><ssdm name="tmp_224"/></StgValue>
</operation>

<operation id="475" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="276" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:43  %p_demorgan4 = and i512 %tmp_223, %tmp_224

]]></Node>
<StgValue><ssdm name="p_demorgan4"/></StgValue>
</operation>

<operation id="476" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="277" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:44  %tmp_225 = xor i512 %p_demorgan4, -1

]]></Node>
<StgValue><ssdm name="tmp_225"/></StgValue>
</operation>

<operation id="477" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="278" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:45  %p_Result_20 = and i512 %tmp_V_25, %tmp_225

]]></Node>
<StgValue><ssdm name="p_Result_20"/></StgValue>
</operation>

<operation id="478" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="279" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:46  %Hi_assign_4 = add i10 %Lo_assign_7_cast, -1

]]></Node>
<StgValue><ssdm name="Hi_assign_4"/></StgValue>
</operation>

<operation id="479" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="280" bw="32" op_0_bw="10">
<![CDATA[
.critedge84.i.i:47  %Hi_assign_12_cast_i_s = sext i10 %Hi_assign_4 to i32

]]></Node>
<StgValue><ssdm name="Hi_assign_12_cast_i_s"/></StgValue>
</operation>

<operation id="480" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="281" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
.critedge84.i.i:48  %Lo_assign_4 = or i9 %r_V_2, 40

]]></Node>
<StgValue><ssdm name="Lo_assign_4"/></StgValue>
</operation>

<operation id="481" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="282" bw="32" op_0_bw="9">
<![CDATA[
.critedge84.i.i:49  %Lo_assign_10_cast_i_s = zext i9 %Lo_assign_4 to i32

]]></Node>
<StgValue><ssdm name="Lo_assign_10_cast_i_s"/></StgValue>
</operation>

<operation id="482" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="283" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
.critedge84.i.i:50  %tmp_227 = icmp ugt i32 %Lo_assign_10_cast_i_s, %Hi_assign_12_cast_i_s

]]></Node>
<StgValue><ssdm name="tmp_227"/></StgValue>
</operation>

<operation id="483" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="284" bw="10" op_0_bw="9">
<![CDATA[
.critedge84.i.i:51  %tmp_228 = zext i9 %Lo_assign_4 to i10

]]></Node>
<StgValue><ssdm name="tmp_228"/></StgValue>
</operation>

<operation id="484" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="285" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge84.i.i:52  %tmp_229 = select i1 %tmp_227, i10 %tmp_228, i10 %Hi_assign_4

]]></Node>
<StgValue><ssdm name="tmp_229"/></StgValue>
</operation>

<operation id="485" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="286" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
.critedge84.i.i:53  %tmp_230 = select i1 %tmp_227, i10 %Hi_assign_4, i10 %tmp_228

]]></Node>
<StgValue><ssdm name="tmp_230"/></StgValue>
</operation>

<operation id="486" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="287" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
.critedge84.i.i:54  %tmp_231 = sub i10 511, %tmp_229

]]></Node>
<StgValue><ssdm name="tmp_231"/></StgValue>
</operation>

<operation id="487" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="288" bw="512" op_0_bw="10">
<![CDATA[
.critedge84.i.i:55  %tmp_232 = zext i10 %tmp_230 to i512

]]></Node>
<StgValue><ssdm name="tmp_232"/></StgValue>
</operation>

<operation id="488" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="289" bw="512" op_0_bw="10">
<![CDATA[
.critedge84.i.i:56  %tmp_233 = zext i10 %tmp_231 to i512

]]></Node>
<StgValue><ssdm name="tmp_233"/></StgValue>
</operation>

<operation id="489" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="290" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:57  %tmp_234 = shl i512 -1, %tmp_232

]]></Node>
<StgValue><ssdm name="tmp_234"/></StgValue>
</operation>

<operation id="490" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="291" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:58  %tmp_235 = lshr i512 -1, %tmp_233

]]></Node>
<StgValue><ssdm name="tmp_235"/></StgValue>
</operation>

<operation id="491" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="292" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:59  %p_demorgan5 = and i512 %tmp_234, %tmp_235

]]></Node>
<StgValue><ssdm name="p_demorgan5"/></StgValue>
</operation>

<operation id="492" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="293" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:60  %tmp_236 = xor i512 %p_demorgan5, -1

]]></Node>
<StgValue><ssdm name="tmp_236"/></StgValue>
</operation>

<operation id="493" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="294" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge84.i.i:61  %p_Result_21 = and i512 %p_Result_20, %tmp_236

]]></Node>
<StgValue><ssdm name="p_Result_21"/></StgValue>
</operation>

<operation id="494" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
.critedge84.i.i:62  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 %p_Result_21)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="495" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="387" bw="5" op_0_bw="4">
<![CDATA[
._crit_edge31.i.i:2  %outputWordMemCtrl_co = zext i4 %tmp_26 to i5

]]></Node>
<StgValue><ssdm name="outputWordMemCtrl_co"/></StgValue>
</operation>

<operation id="496" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="390" bw="5" op_0_bw="1" op_1_bw="5" op_2_bw="5">
<![CDATA[
._crit_edge31.i.i:5  %p_01416_1_0_v_cast_i_s = select i1 %tmp_122_i_i, i5 2, i5 1

]]></Node>
<StgValue><ssdm name="p_01416_1_0_v_cast_i_s"/></StgValue>
</operation>

<operation id="497" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="391" bw="5" op_0_bw="5" op_1_bw="5">
<![CDATA[
._crit_edge31.i.i:6  %outputWordMemCtrl_co_1 = add i5 %p_01416_1_0_v_cast_i_s, %outputWordMemCtrl_co

]]></Node>
<StgValue><ssdm name="outputWordMemCtrl_co_1"/></StgValue>
</operation>

<operation id="498" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="393" bw="37" op_0_bw="37" op_1_bw="5" op_2_bw="22" op_3_bw="7" op_4_bw="3">
<![CDATA[
._crit_edge31.i.i:8  %tmp_27 = call i37 @_ssdm_op_BitConcatenate.i37.i5.i22.i7.i3(i5 %outputWordMemCtrl_co_1, i22 0, i7 %tmp_239, i3 0)

]]></Node>
<StgValue><ssdm name="tmp_27"/></StgValue>
</operation>

<operation id="499" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="394" bw="40" op_0_bw="37">
<![CDATA[
._crit_edge31.i.i:9  %tmp_4 = zext i37 %tmp_27 to i40

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="500" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
._crit_edge31.i.i:10  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_4)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="501" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="501" bw="512" op_0_bw="10">
<![CDATA[
:15  %tmp_308 = zext i10 %tmp_306 to i512

]]></Node>
<StgValue><ssdm name="tmp_308"/></StgValue>
</operation>

<operation id="502" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="503" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:17  %tmp_310 = lshr i512 -1, %tmp_308

]]></Node>
<StgValue><ssdm name="tmp_310"/></StgValue>
</operation>

<operation id="503" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="504" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:18  %p_Result_17 = and i512 %tmp_309, %tmp_310

]]></Node>
<StgValue><ssdm name="p_Result_17"/></StgValue>
</operation>

<operation id="504" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="505" bw="32" op_0_bw="512">
<![CDATA[
:19  %addressPointer_V = trunc i512 %p_Result_17 to i32

]]></Node>
<StgValue><ssdm name="addressPointer_V"/></StgValue>
</operation>

<operation id="505" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="392">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="506" bw="0" op_0_bw="0">
<![CDATA[
:20  br label %19

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="506" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="508" bw="32" op_0_bw="32" op_1_bw="0" op_2_bw="32">
<![CDATA[
:0  %outputWord_address_V_1 = phi i32 [ %addressPointer_V, %15 ], [ %tmp_V_26, %17 ], [ %tmp_V_27, %18 ]

]]></Node>
<StgValue><ssdm name="outputWord_address_V_1"/></StgValue>
</operation>

<operation id="507" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="513" bw="512" op_0_bw="32">
<![CDATA[
:5  %loc_V_4 = zext i32 %outputWord_address_V_1 to i512

]]></Node>
<StgValue><ssdm name="loc_V_4"/></StgValue>
</operation>

<operation id="508" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="515" bw="10" op_0_bw="9">
<![CDATA[
:7  %tmp_314 = zext i9 %Lo_assign_8 to i10

]]></Node>
<StgValue><ssdm name="tmp_314"/></StgValue>
</operation>

<operation id="509" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="583">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="516" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:8  %tmp_315 = xor i10 %tmp_314, 511

]]></Node>
<StgValue><ssdm name="tmp_315"/></StgValue>
</operation>

<operation id="510" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="517" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:9  %tmp_316 = select i1 %tmp_313, i10 %tmp_314, i10 %Hi_assign_9

]]></Node>
<StgValue><ssdm name="tmp_316"/></StgValue>
</operation>

<operation id="511" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="518" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:10  %tmp_317 = select i1 %tmp_313, i10 %Hi_assign_9, i10 %tmp_314

]]></Node>
<StgValue><ssdm name="tmp_317"/></StgValue>
</operation>

<operation id="512" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="519" bw="10" op_0_bw="1" op_1_bw="10" op_2_bw="10">
<![CDATA[
:11  %tmp_318 = select i1 %tmp_313, i10 %tmp_315, i10 %tmp_314

]]></Node>
<StgValue><ssdm name="tmp_318"/></StgValue>
</operation>

<operation id="513" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="520" bw="10" op_0_bw="10" op_1_bw="10">
<![CDATA[
:12  %tmp_319 = sub i10 511, %tmp_316

]]></Node>
<StgValue><ssdm name="tmp_319"/></StgValue>
</operation>

<operation id="514" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="521" bw="512" op_0_bw="10">
<![CDATA[
:13  %tmp_320 = zext i10 %tmp_318 to i512

]]></Node>
<StgValue><ssdm name="tmp_320"/></StgValue>
</operation>

<operation id="515" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="522" bw="512" op_0_bw="10">
<![CDATA[
:14  %tmp_321 = zext i10 %tmp_317 to i512

]]></Node>
<StgValue><ssdm name="tmp_321"/></StgValue>
</operation>

<operation id="516" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="523" bw="512" op_0_bw="10">
<![CDATA[
:15  %tmp_322 = zext i10 %tmp_319 to i512

]]></Node>
<StgValue><ssdm name="tmp_322"/></StgValue>
</operation>

<operation id="517" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="524" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:16  %tmp_323 = shl i512 %loc_V_4, %tmp_320

]]></Node>
<StgValue><ssdm name="tmp_323"/></StgValue>
</operation>

<operation id="518" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="584">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
<literal name="tmp_313" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="525" bw="512" op_0_bw="512" op_1_bw="512" op_2_bw="32" op_3_bw="32">
<![CDATA[
:17  %tmp_324 = call i512 @llvm.part.select.i512(i512 %tmp_323, i32 511, i32 0)

]]></Node>
<StgValue><ssdm name="tmp_324"/></StgValue>
</operation>

<operation id="519" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="526" bw="512" op_0_bw="1" op_1_bw="512" op_2_bw="512">
<![CDATA[
:18  %tmp_325 = select i1 %tmp_313, i512 %tmp_324, i512 %tmp_323

]]></Node>
<StgValue><ssdm name="tmp_325"/></StgValue>
</operation>

<operation id="520" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="527" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:19  %tmp_326 = shl i512 -1, %tmp_321

]]></Node>
<StgValue><ssdm name="tmp_326"/></StgValue>
</operation>

<operation id="521" st_id="4" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="528" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:20  %tmp_327 = lshr i512 -1, %tmp_322

]]></Node>
<StgValue><ssdm name="tmp_327"/></StgValue>
</operation>

<operation id="522" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="529" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:21  %p_demorgan9 = and i512 %tmp_326, %tmp_327

]]></Node>
<StgValue><ssdm name="p_demorgan9"/></StgValue>
</operation>

<operation id="523" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="530" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:22  %tmp_328 = xor i512 %p_demorgan9, -1

]]></Node>
<StgValue><ssdm name="tmp_328"/></StgValue>
</operation>

<operation id="524" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="531" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:23  %tmp_329 = and i512 %p_Result_16, %tmp_328

]]></Node>
<StgValue><ssdm name="tmp_329"/></StgValue>
</operation>

<operation id="525" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="532" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:24  %tmp_330 = and i512 %tmp_325, %p_demorgan9

]]></Node>
<StgValue><ssdm name="tmp_330"/></StgValue>
</operation>

<operation id="526" st_id="4" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="533" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
:25  %p_Result_18 = or i512 %tmp_329, %tmp_330

]]></Node>
<StgValue><ssdm name="p_Result_18"/></StgValue>
</operation>

<operation id="527" st_id="4" stage="2" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:26  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 %p_Result_18)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="528" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="407">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
<literal name="tmp_112_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="662" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:1  store i1 true, i1* @memWr_flushReq_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="529" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="407">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
<literal name="tmp_112_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="663" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  store i1 false, i1* @memWr_flushDone_V, align 1

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="530" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i40* %memWrCtrl_V, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="531" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="36" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i512* %memWrData_V_V, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="532" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="37" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i32* %addressReturnOut_V_V, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="533" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecInterface(i32* %addressAssignDramIn_s, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="534" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:4  call void (...)* @_ssdm_op_SpecInterface(i32* %addressAssignFlashIn, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="535" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="40" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:5  call void (...)* @_ssdm_op_SpecInterface(i130* @comp2memWrKey_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1217, i32 0, i32 0, [1 x i8]* @p_str1218, [1 x i8]* @p_str1219, [1 x i8]* @p_str1220, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1221, [1 x i8]* @p_str1222)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="536" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="41" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:6  call void (...)* @_ssdm_op_SpecInterface(i64* @comp2memWrMd_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1210, i32 0, i32 0, [1 x i8]* @p_str1211, [1 x i8]* @p_str1212, [1 x i8]* @p_str1213, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1214, [1 x i8]* @p_str1215)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="537" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="42" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:7  call void (...)* @_ssdm_op_SpecInterface(i512* @comp2memWrMemData_V_s, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1203, i32 0, i32 0, [1 x i8]* @p_str1204, [1 x i8]* @p_str1205, [1 x i8]* @p_str1206, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1207, [1 x i8]* @p_str1208)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="538" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="43" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:8  call void (...)* @_ssdm_op_SpecInterface(i8* @comp2memWrStatus_V_b, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1196, i32 0, i32 0, [1 x i8]* @p_str1197, [1 x i8]* @p_str1198, [1 x i8]* @p_str1199, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1200, [1 x i8]* @p_str1201)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="539" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:9  call void (...)* @_ssdm_op_SpecInterface(i1* @dec2cc_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1189, i32 0, i32 0, [1 x i8]* @p_str1190, [1 x i8]* @p_str1191, [1 x i8]* @p_str1192, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1193, [1 x i8]* @p_str1194)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="540" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="45" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:10  call void (...)* @_ssdm_op_SpecInterface(i57* @memWr2out_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1035, i32 0, i32 0, [1 x i8]* @p_str1036, [1 x i8]* @p_str1037, [1 x i8]* @p_str1038, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1039, [1 x i8]* @p_str1040)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="541" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:11  call void (...)* @_ssdm_op_SpecInterface(i1* %flushAck_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1260, i32 0, i32 0, [1 x i8]* @p_str1261, [1 x i8]* @p_str1262, [1 x i8]* @p_str1263, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1264, [1 x i8]* @p_str1265)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="542" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:13  call void (...)* @_ssdm_op_SpecInterface(i130* @comp2memWrKey_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1217, i32 0, i32 0, [1 x i8]* @p_str1218, [1 x i8]* @p_str1219, [1 x i8]* @p_str1220, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1221, [1 x i8]* @p_str1222)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="543" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:14  call void (...)* @_ssdm_op_SpecInterface(i64* @comp2memWrMd_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1210, i32 0, i32 0, [1 x i8]* @p_str1211, [1 x i8]* @p_str1212, [1 x i8]* @p_str1213, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1214, [1 x i8]* @p_str1215)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="544" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:15  call void (...)* @_ssdm_op_SpecInterface(i512* @comp2memWrMemData_V_s, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1203, i32 0, i32 0, [1 x i8]* @p_str1204, [1 x i8]* @p_str1205, [1 x i8]* @p_str1206, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1207, [1 x i8]* @p_str1208)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="545" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:16  call void (...)* @_ssdm_op_SpecInterface(i8* @comp2memWrStatus_V_b, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1196, i32 0, i32 0, [1 x i8]* @p_str1197, [1 x i8]* @p_str1198, [1 x i8]* @p_str1199, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1200, [1 x i8]* @p_str1201)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="546" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:17  call void (...)* @_ssdm_op_SpecInterface(i1* @dec2cc_V_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1189, i32 0, i32 0, [1 x i8]* @p_str1190, [1 x i8]* @p_str1191, [1 x i8]* @p_str1192, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1193, [1 x i8]* @p_str1194)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="547" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:18  call void (...)* @_ssdm_op_SpecInterface(i57* @memWr2out_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str1035, i32 0, i32 0, [1 x i8]* @p_str1036, [1 x i8]* @p_str1037, [1 x i8]* @p_str1038, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str1039, [1 x i8]* @p_str1040)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="548" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:19  call void (...)* @_ssdm_op_SpecInterface(i32* %addressAssignFlashIn, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="549" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:20  call void (...)* @_ssdm_op_SpecInterface(i32* %addressAssignDramIn_s, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="550" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:21  call void (...)* @_ssdm_op_SpecInterface(i32* %addressReturnOut_V_V, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="551" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:22  call void (...)* @_ssdm_op_SpecInterface(i40* %memWrCtrl_V, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="552" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:23  call void (...)* @_ssdm_op_SpecInterface(i512* %memWrData_V_V, [5 x i8]* @p_str324, i32 1, i32 1, [5 x i8]* @p_str425, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122, [1 x i8]* @p_str122, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str122, [1 x i8]* @p_str122) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="553" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:24  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str36) nounwind

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="554" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
:4  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_14_2)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="555" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="349">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:5  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 0)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="556" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="350">
<or_exp><and_exp><literal name="memWrState_load" val="7"/>
<literal name="tmp_105_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge43.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="557" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="355">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_19" val="1"/>
<literal name="tmp_156" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge42.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="558" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="411">
<or_exp><and_exp><literal name="memWrState_load" val="3"/>
<literal name="tmp_16" val="1"/>
<literal name="tmp_19" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge42.i.i:0  br label %._crit_edge40.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="559" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="358">
<or_exp><and_exp><literal name="memWrState_load" val="6"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge39.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="560" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
:4  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_10)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="561" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="360">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:5  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 0)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="562" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i1P(i1* @dec2cc_V_V, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="563" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="56" op_0_bw="56" op_1_bw="8" op_2_bw="48">
<![CDATA[
:3  %tmp_29_i_i = call i56 @_ssdm_op_BitConcatenate.i56.i8.i48(i8 %outputWord_operation, i48 0)

]]></Node>
<StgValue><ssdm name="tmp_29_i_i"/></StgValue>
</operation>

<operation id="564" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="57" op_0_bw="57" op_1_bw="57" op_2_bw="56" op_3_bw="32" op_4_bw="32">
<![CDATA[
:4  %tmp_11 = call i57 @_ssdm_op_PartSet.i57.i57.i56.i32.i32(i57 undef, i56 %tmp_29_i_i, i32 0, i32 55)

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="565" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="57">
<![CDATA[
:5  call void @_ssdm_op_Write.ap_fifo.volatile.i57P(i57* @memWr2out_V, i57 %tmp_11)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="566" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="361">
<or_exp><and_exp><literal name="memWrState_load" val="5"/>
<literal name="tmp_101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0">
<![CDATA[
:7  br label %._crit_edge38.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="567" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="364">
<or_exp><and_exp><literal name="memWrState_load" val="4"/>
<literal name="flushAck_V_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge37.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="568" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="368">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:28  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 %p_Result_22)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="569" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="369">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
<literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i1P(i1* @dec2cc_V_V, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="570" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="369">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
<literal name="tmp_135" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="198" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge36.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="571" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="412">
<or_exp><and_exp><literal name="memWrState_load" val="2"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_18" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge36.i.i:0  br label %._crit_edge34.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="572" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="376">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="230" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="57">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i57P(i57* @memWr2out_V, i57 -70931694131085312)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="573" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="235" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
.critedge84.i.i:2  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_7)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="574" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="261" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32">
<![CDATA[
.critedge84.i.i:28  call void @_ssdm_op_Write.axis.volatile.i32P(i32* %addressReturnOut_V_V, i32 %tmp_V_20)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="575" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="262" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="57">
<![CDATA[
.critedge84.i.i:29  call void @_ssdm_op_Write.ap_fifo.volatile.i57P(i57* @memWr2out_V, i57 1125899906842624)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="576" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="377">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
<literal name="brmerge111_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="295" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
.critedge84.i.i:62  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 %p_Result_21)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="577" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="378">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="0"/>
<literal name="tmp_113_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="301" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
:3  call void @_ssdm_op_Write.ap_fifo.volatile.i1P(i1* @dec2cc_V_V, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="578" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="380">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="memWr_replaceLocatio_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="360" bw="0" op_0_bw="0">
<![CDATA[
mergeST100.i.i:1  br label %.preheader2551.4.new.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="579" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="386">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp3" val="0"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="378" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="57">
<![CDATA[
._crit_edge23.i.i:0  call void @_ssdm_op_Write.ap_fifo.volatile.i57P(i57* @memWr2out_V, i57 -71776119061217280)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="580" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="386">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp" val="1"/>
<literal name="tmp_24" val="0"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="icmp3" val="0"/>
<literal name="tmp_25" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="379" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
._crit_edge23.i.i:1  call void @_ssdm_op_Write.ap_fifo.volatile.i1P(i1* @dec2cc_V_V, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="581" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="388">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="395" bw="0" op_0_bw="0" op_1_bw="40" op_2_bw="40">
<![CDATA[
._crit_edge31.i.i:10  call void @_ssdm_op_Write.axis.volatile.i40P(i40* %memWrCtrl_V, i40 %tmp_4)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="582" st_id="5" stage="1" lat="2">
<core>AXI4Stream</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="534" bw="0" op_0_bw="0" op_1_bw="512" op_2_bw="512">
<![CDATA[
:26  call void @_ssdm_op_Write.axis.volatile.i512P(i512* %memWrData_V_V, i512 %p_Result_18)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="583" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="535" bw="57" op_0_bw="57" op_1_bw="25" op_2_bw="32">
<![CDATA[
:27  %tmp_5 = call i57 @_ssdm_op_BitConcatenate.i57.i25.i32(i25 65536, i32 %outputWord_address_V_1)

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="584" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="393">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="icmp" val="0"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="icmp3" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="0"/>
<literal name="tmp_109_i_i" val="1"/>
<literal name="brmerge_i_i" val="1"/>
<literal name="tmp_24" val="1"/>
<literal name="tmp_25" val="1"/>
<literal name="memWr_location_V_fla_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="536" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="57">
<![CDATA[
:28  call void @_ssdm_op_Write.ap_fifo.volatile.i57P(i57* @memWr2out_V, i57 %tmp_5)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="585" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="395">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="555" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="57">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i57P(i57* @memWr2out_V, i57 -72057594037927936)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="586" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="577" bw="512" op_0_bw="10">
<![CDATA[
.critedge.i.i:19  %tmp_177 = zext i10 %tmp_175 to i512

]]></Node>
<StgValue><ssdm name="tmp_177"/></StgValue>
</operation>

<operation id="587" st_id="5" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="579" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge.i.i:21  %tmp_179 = lshr i512 -1, %tmp_177

]]></Node>
<StgValue><ssdm name="tmp_179"/></StgValue>
</operation>

<operation id="588" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="580" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge.i.i:22  %p_Result_s = and i512 %tmp_178, %tmp_179

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="589" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="581" bw="32" op_0_bw="512">
<![CDATA[
.critedge.i.i:23  %outputWord_address_V = trunc i512 %p_Result_s to i32

]]></Node>
<StgValue><ssdm name="outputWord_address_V"/></StgValue>
</operation>

<operation id="590" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="597" bw="512" op_0_bw="10">
<![CDATA[
.critedge.i.i:39  %tmp_193 = zext i10 %tmp_191 to i512

]]></Node>
<StgValue><ssdm name="tmp_193"/></StgValue>
</operation>

<operation id="591" st_id="5" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="599" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge.i.i:41  %tmp_195 = lshr i512 -1, %tmp_193

]]></Node>
<StgValue><ssdm name="tmp_195"/></StgValue>
</operation>

<operation id="592" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="600" bw="512" op_0_bw="512" op_1_bw="512">
<![CDATA[
.critedge.i.i:42  %p_Result_13 = and i512 %tmp_194, %tmp_195

]]></Node>
<StgValue><ssdm name="p_Result_13"/></StgValue>
</operation>

<operation id="593" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="601" bw="16" op_0_bw="512">
<![CDATA[
.critedge.i.i:43  %outputWord_valueLeng = trunc i512 %p_Result_13 to i16

]]></Node>
<StgValue><ssdm name="outputWord_valueLeng"/></StgValue>
</operation>

<operation id="594" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="602" bw="57" op_0_bw="57" op_1_bw="9" op_2_bw="16" op_3_bw="32">
<![CDATA[
.critedge.i.i:44  %tmp_2 = call i57 @_ssdm_op_BitConcatenate.i57.i9.i16.i32(i9 0, i16 %outputWord_valueLeng, i32 %outputWord_address_V)

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="595" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="396">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
<literal name="brmerge101_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="603" bw="0" op_0_bw="0" op_1_bw="57" op_2_bw="57">
<![CDATA[
.critedge.i.i:45  call void @_ssdm_op_Write.ap_fifo.volatile.i57P(i57* @memWr2out_V, i57 %tmp_2)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="596" st_id="5" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="397">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_107_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="608" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
:2  call void @_ssdm_op_Write.ap_fifo.volatile.i1P(i1* @dec2cc_V_V, i1 true)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="597" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="399">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
<literal name="memWr_location_V_fla_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="617" bw="0" op_0_bw="0">
<![CDATA[
mergeST99.i.i:1  br label %.new.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="598" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="413">
<or_exp><and_exp><literal name="memWrState_load" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="619" bw="0" op_0_bw="0">
<![CDATA[
.new.i.i:0  br label %._crit_edge17.i.i

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="599" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="406">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
<literal name="tmp_112_i_i" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="659" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %5

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="600" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="407">
<or_exp><and_exp><literal name="memWrState_load" val="0"/>
<literal name="memWr_memInitialized_1" val="1"/>
<literal name="tmp_17" val="1"/>
<literal name="tmp_20" val="1"/>
<literal name="tmp_112_i_i" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="664" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %5

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="601" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="677" bw="1" op_0_bw="1">
<![CDATA[
._crit_edge13.i.i:9  %memWr_flushReq_V_loa = load i1* @memWr_flushReq_V, align 1

]]></Node>
<StgValue><ssdm name="memWr_flushReq_V_loa"/></StgValue>
</operation>

<operation id="602" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="678" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
._crit_edge13.i.i:10  call void @_ssdm_op_Write.ap_auto.i1P(i1* %flushReq_V, i1 %memWr_flushReq_V_loa)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="603" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="679" bw="1" op_0_bw="1">
<![CDATA[
._crit_edge13.i.i:11  %memWr_flushDone_V_lo = load i1* @memWr_flushDone_V, align 1

]]></Node>
<StgValue><ssdm name="memWr_flushDone_V_lo"/></StgValue>
</operation>

<operation id="604" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="409">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="680" bw="0" op_0_bw="0" op_1_bw="1" op_2_bw="1">
<![CDATA[
._crit_edge13.i.i:12  call void @_ssdm_op_Write.ap_auto.i1P(i1* %flushDone_V, i1 %memWr_flushDone_V_lo)

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="605" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="410">
<or_exp><and_exp><literal name="htMemWriteInputStatu_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="691" bw="0" op_0_bw="0">
<![CDATA[
mergeST97.i.i:8  br label %.exit

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="606" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="414">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="693" bw="0">
<![CDATA[
.exit:0  ret void

]]></Node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
