Fitter report for puzzle_test
Fri Dec 07 12:05:19 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Fri Dec 07 12:05:19 2018        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; puzzle_test                                  ;
; Top-level Entity Name ; puzl_e                                       ;
; Family                ; ACEX1K                                       ;
; Device                ; EP1K100QC208-3                               ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 670 / 4,992 ( 13 % )                         ;
; Total pins            ; 34 / 147 ( 23 % )                            ;
; Total memory bits     ; 0 / 49,152 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K100QC208-3     ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name    ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; clk     ; 79    ; --  ; --   ; 122     ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; right_k ; 46    ;  L  ; --   ; 9       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; up_k    ; 53    ; --  ; 52   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; down_k  ; 44    ;  K  ; --   ; 9       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; left_k  ; 41    ;  K  ; --   ; 7       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; start_k ; 45    ;  L  ; --   ; 88      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                              ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; data[0]    ; 189   ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data[1]    ; 187   ; --  ; 28   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data[2]    ; 179   ; --  ; 25   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data[3]    ; 177   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data[4]    ; 176   ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data[5]    ; 175   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data[6]    ; 174   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; decode[0]  ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; decode[1]  ; 149   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; decode[2]  ; 150   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; decode[3]  ; 148   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[0]  ; 172   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[1]  ; 170   ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[2]  ; 169   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[3]  ; 168   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[4]  ; 167   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[5]  ; 166   ; --  ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[6]  ; 164   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[7]  ; 163   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[8]  ; 162   ; --  ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[9]  ; 161   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[10] ; 160   ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[11] ; 159   ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[12] ; 158   ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[13] ; 157   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[14] ; 200   ; --  ; 46   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; verify[15] ; 199   ; --  ; 45   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; data[7]    ; 173   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND        ;              ;
; 7     ; decode[0]  ; LVTTL/LVCMOS ;
; 8     ; GND*       ;              ;
; 9     ; GND*       ;              ;
; 10    ; GND*       ;              ;
; 11    ; GND*       ;              ;
; 12    ; GND*       ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND*       ;              ;
; 16    ; GND*       ;              ;
; 17    ; GND*       ;              ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND        ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND        ;              ;
; 24    ; GND*       ;              ;
; 25    ; GND*       ;              ;
; 26    ; GND*       ;              ;
; 27    ; GND*       ;              ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; GND*       ;              ;
; 32    ; GND        ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND        ;              ;
; 36    ; GND*       ;              ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND*       ;              ;
; 41    ; left_k     ; LVTTL/LVCMOS ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND        ;              ;
; 44    ; down_k     ; LVTTL/LVCMOS ;
; 45    ; start_k    ; LVTTL/LVCMOS ;
; 46    ; right_k    ; LVTTL/LVCMOS ;
; 47    ; GND*       ;              ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND        ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; up_k       ; LVTTL/LVCMOS ;
; 54    ; GND*       ;              ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; GND*       ;              ;
; 58    ; GND*       ;              ;
; 59    ; GND        ;              ;
; 60    ; GND*       ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; VCC_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND        ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; GND+       ;              ;
; 79    ; clk        ; LVTTL/LVCMOS ;
; 80    ; GND+       ;              ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND        ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; GND*       ;              ;
; 93    ; GND*       ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; VCC_IO     ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND*       ;              ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND        ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND        ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; GND        ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; GND*       ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND        ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND        ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND        ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; decode[3]  ; LVTTL/LVCMOS ;
; 149   ; decode[1]  ; LVTTL/LVCMOS ;
; 150   ; decode[2]  ; LVTTL/LVCMOS ;
; 151   ; GND        ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; verify[13] ; LVTTL/LVCMOS ;
; 158   ; verify[12] ; LVTTL/LVCMOS ;
; 159   ; verify[11] ; LVTTL/LVCMOS ;
; 160   ; verify[10] ; LVTTL/LVCMOS ;
; 161   ; verify[9]  ; LVTTL/LVCMOS ;
; 162   ; verify[8]  ; LVTTL/LVCMOS ;
; 163   ; verify[7]  ; LVTTL/LVCMOS ;
; 164   ; verify[6]  ; LVTTL/LVCMOS ;
; 165   ; VCC_IO     ;              ;
; 166   ; verify[5]  ; LVTTL/LVCMOS ;
; 167   ; verify[4]  ; LVTTL/LVCMOS ;
; 168   ; verify[3]  ; LVTTL/LVCMOS ;
; 169   ; verify[2]  ; LVTTL/LVCMOS ;
; 170   ; verify[1]  ; LVTTL/LVCMOS ;
; 171   ; GND        ;              ;
; 172   ; verify[0]  ; LVTTL/LVCMOS ;
; 173   ; data[7]    ; LVTTL/LVCMOS ;
; 174   ; data[6]    ; LVTTL/LVCMOS ;
; 175   ; data[5]    ; LVTTL/LVCMOS ;
; 176   ; data[4]    ; LVTTL/LVCMOS ;
; 177   ; data[3]    ; LVTTL/LVCMOS ;
; 178   ; VCC_IO     ;              ;
; 179   ; data[2]    ; LVTTL/LVCMOS ;
; 180   ; GND*       ;              ;
; 181   ; GND        ;              ;
; 182   ; GND+       ;              ;
; 183   ; GND+       ;              ;
; 184   ; GND+       ;              ;
; 185   ; VCC_INT    ;              ;
; 186   ; GND*       ;              ;
; 187   ; data[1]    ; LVTTL/LVCMOS ;
; 188   ; GND        ;              ;
; 189   ; data[0]    ; LVTTL/LVCMOS ;
; 190   ; GND*       ;              ;
; 191   ; GND*       ;              ;
; 192   ; GND*       ;              ;
; 193   ; GND*       ;              ;
; 194   ; VCC_IO     ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND*       ;              ;
; 198   ; GND*       ;              ;
; 199   ; verify[15] ; LVTTL/LVCMOS ;
; 200   ; verify[14] ; LVTTL/LVCMOS ;
; 201   ; VCC_INT    ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; GND*       ;              ;
; 205   ; GND*       ;              ;
; 206   ; GND*       ;              ;
; 207   ; GND*       ;              ;
; 208   ; GND*       ;              ;
+-------+------------+--------------+


+------------------------------------------------------------------+
; Control Signals                                                  ;
+----------------+---------+---------+--------------+--------------+
; Name           ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+----------------+---------+---------+--------------+--------------+
; clk            ; 79      ; 122     ; Clock        ; Pin          ;
; start_k        ; 45      ; 88      ; Clock enable ; Non-global   ;
; end_ran_m[0]~4 ; LC5_J34 ; 2       ; Clock enable ; Non-global   ;
; Equal45~2      ; LC2_E29 ; 17      ; Clock enable ; Non-global   ;
; decode~71      ; LC1_E24 ; 4       ; Clock enable ; Non-global   ;
; temp_up[0]~27  ; LC3_B14 ; 2       ; Clock enable ; Non-global   ;
; temp_dn[0]~25  ; LC6_C10 ; 2       ; Clock enable ; Non-global   ;
; temp_all~38    ; LC5_C17 ; 4       ; Clock enable ; Non-global   ;
+----------------+---------+---------+--------------+--------------+


+---------------------------------+
; Global & Other Fast Signals     ;
+------+-------+---------+--------+
; Name ; Pin # ; Fan-Out ; Global ;
+------+-------+---------+--------+
; clk  ; 79    ; 122     ; yes    ;
+------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 17                     ;
; 5                  ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 64    ;
+--------+-------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; start_k                                                                     ; 88      ;
; process_0~18                                                                ; 60      ;
; process_0~15                                                                ; 42      ;
; key_in~4                                                                    ; 38      ;
; dataF[3]~181                                                                ; 29      ;
; process_0~16                                                                ; 29      ;
; dataF[2]~182                                                                ; 29      ;
; dataF[0]~184                                                                ; 28      ;
; dataF[1]~183                                                                ; 28      ;
; data9~118                                                                   ; 28      ;
; data6~107                                                                   ; 27      ;
; data9~131                                                                   ; 27      ;
; mak_ran[0]~9                                                                ; 23      ;
; data9~116                                                                   ; 23      ;
; cnt_ex[0]~69                                                                ; 22      ;
; data9~117                                                                   ; 22      ;
; data8~114                                                                   ; 21      ;
; cnt_ex[1]~70                                                                ; 20      ;
; lpm_counter:r_cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 18      ;
; lpm_counter:r_cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 18      ;
; lpm_counter:r_cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 18      ;
; data0~89                                                                    ; 18      ;
; Equal45~4                                                                   ; 17      ;
; cnt_ex[2]~71                                                                ; 17      ;
; lpm_counter:r_cnt_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~4    ; 17      ;
; Equal15~10                                                                  ; 17      ;
; ena_veri~8                                                                  ; 17      ;
; Equal5~1                                                                    ; 17      ;
; Equal14~10                                                                  ; 16      ;
; temp_all[2]~43                                                              ; 15      ;
; temp_all[0]~42                                                              ; 15      ;
; temp_all[3]~45                                                              ; 15      ;
; temp_all[1]~44                                                              ; 15      ;
; Equal18~10                                                                  ; 13      ;
; data4~110                                                                   ; 12      ;
; data1~76                                                                    ; 12      ;
; Equal24~10                                                                  ; 12      ;
; cnt_ex[1]~80                                                                ; 11      ;
; cnt[1]~17                                                                   ; 10      ;
; cnt[0]~16                                                                   ; 10      ;
; Equal20~10                                                                  ; 10      ;
; Equal19~10                                                                  ; 10      ;
; dataF~185                                                                   ; 10      ;
; data0[2]~86                                                                 ; 9       ;
; data0[0]~87                                                                 ; 9       ;
; dataD[0]~125                                                                ; 9       ;
; dataD[1]~126                                                                ; 9       ;
; data0[3]~84                                                                 ; 9       ;
; data0[1]~85                                                                 ; 9       ;
; dataD[2]~124                                                                ; 9       ;
+-----------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 517            ;
; 1                        ; 16             ;
; 2                        ; 6              ;
; 3                        ; 1              ;
; 4                        ; 1              ;
; 5                        ; 1              ;
; 6                        ; 5              ;
; 7                        ; 16             ;
; 8                        ; 61             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 541            ;
; 1                           ; 14             ;
; 2                           ; 13             ;
; 3                           ; 11             ;
; 4                           ; 8              ;
; 5                           ; 14             ;
; 6                           ; 14             ;
; 7                           ; 8              ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 518            ;
; 2 - 3                      ; 11             ;
; 4 - 5                      ; 9              ;
; 6 - 7                      ; 5              ;
; 8 - 9                      ; 15             ;
; 10 - 11                    ; 6              ;
; 12 - 13                    ; 10             ;
; 14 - 15                    ; 15             ;
; 16 - 17                    ; 23             ;
; 18 - 19                    ; 10             ;
; 20 - 21                    ; 1              ;
; 22 - 23                    ; 1              ;
+----------------------------+----------------+


+-------------------------------------------------------------------------------------------+
; Row Interconnect                                                                          ;
+-------+----------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used    ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+----------------------+-----------------------------+------------------------------+
;  A    ;  62 / 208 ( 30 % )   ;  10 / 104 ( 10 % )          ;  6 / 104 ( 6 % )             ;
;  B    ;  192 / 208 ( 92 % )  ;  58 / 104 ( 56 % )          ;  56 / 104 ( 54 % )           ;
;  C    ;  37 / 208 ( 18 % )   ;  4 / 104 ( 4 % )            ;  0 / 104 ( 0 % )             ;
;  D    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  E    ;  93 / 208 ( 45 % )   ;  9 / 104 ( 9 % )            ;  0 / 104 ( 0 % )             ;
;  F    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  G    ;  21 / 208 ( 10 % )   ;  2 / 104 ( 2 % )            ;  0 / 104 ( 0 % )             ;
;  H    ;  18 / 208 ( 9 % )    ;  0 / 104 ( 0 % )            ;  2 / 104 ( 2 % )             ;
;  I    ;  0 / 208 ( 0 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  J    ;  45 / 208 ( 22 % )   ;  0 / 104 ( 0 % )            ;  4 / 104 ( 4 % )             ;
;  K    ;  2 / 208 ( < 1 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  L    ;  3 / 208 ( 1 % )     ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  473 / 2496 ( 19 % ) ;  83 / 1248 ( 7 % )          ;  68 / 1248 ( 5 % )           ;
+-------+----------------------+-----------------------------+------------------------------+


+------------------------------+
; LAB Column Interconnect      ;
+-------+----------------------+
; Col.  ; Interconnect Used    ;
+-------+----------------------+
; 1     ;  1 / 24 ( 4 % )      ;
; 2     ;  0 / 24 ( 0 % )      ;
; 3     ;  2 / 24 ( 8 % )      ;
; 4     ;  2 / 24 ( 8 % )      ;
; 5     ;  3 / 24 ( 13 % )     ;
; 6     ;  3 / 24 ( 13 % )     ;
; 7     ;  2 / 24 ( 8 % )      ;
; 8     ;  2 / 24 ( 8 % )      ;
; 9     ;  9 / 24 ( 38 % )     ;
; 10    ;  7 / 24 ( 29 % )     ;
; 11    ;  6 / 24 ( 25 % )     ;
; 12    ;  11 / 24 ( 46 % )    ;
; 13    ;  8 / 24 ( 33 % )     ;
; 14    ;  9 / 24 ( 38 % )     ;
; 15    ;  5 / 24 ( 21 % )     ;
; 16    ;  5 / 24 ( 21 % )     ;
; 17    ;  9 / 24 ( 38 % )     ;
; 18    ;  3 / 24 ( 13 % )     ;
; 19    ;  2 / 24 ( 8 % )      ;
; 20    ;  7 / 24 ( 29 % )     ;
; 21    ;  5 / 24 ( 21 % )     ;
; 22    ;  4 / 24 ( 17 % )     ;
; 23    ;  4 / 24 ( 17 % )     ;
; 24    ;  3 / 24 ( 13 % )     ;
; 25    ;  4 / 24 ( 17 % )     ;
; 26    ;  7 / 24 ( 29 % )     ;
; 27    ;  6 / 24 ( 25 % )     ;
; 28    ;  7 / 24 ( 29 % )     ;
; 29    ;  7 / 24 ( 29 % )     ;
; 30    ;  7 / 24 ( 29 % )     ;
; 31    ;  10 / 24 ( 42 % )    ;
; 32    ;  7 / 24 ( 29 % )     ;
; 33    ;  7 / 24 ( 29 % )     ;
; 34    ;  4 / 24 ( 17 % )     ;
; 35    ;  2 / 24 ( 8 % )      ;
; 36    ;  2 / 24 ( 8 % )      ;
; 37    ;  0 / 24 ( 0 % )      ;
; 38    ;  0 / 24 ( 0 % )      ;
; 39    ;  2 / 24 ( 8 % )      ;
; 40    ;  1 / 24 ( 4 % )      ;
; 41    ;  2 / 24 ( 8 % )      ;
; 42    ;  4 / 24 ( 17 % )     ;
; 43    ;  1 / 24 ( 4 % )      ;
; 44    ;  0 / 24 ( 0 % )      ;
; 45    ;  2 / 24 ( 8 % )      ;
; 46    ;  1 / 24 ( 4 % )      ;
; 47    ;  0 / 24 ( 0 % )      ;
; 48    ;  1 / 24 ( 4 % )      ;
; 49    ;  2 / 24 ( 8 % )      ;
; 50    ;  1 / 24 ( 4 % )      ;
; 51    ;  1 / 24 ( 4 % )      ;
; 52    ;  1 / 24 ( 4 % )      ;
; Total ;  201 / 1248 ( 16 % ) ;
+-------+----------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+----------------------------------------------------------+
; Fitter Resource Usage Summary                            ;
+-----------------------------------+----------------------+
; Resource                          ; Usage                ;
+-----------------------------------+----------------------+
; Total logic elements              ; 670 / 4,992 ( 13 % ) ;
; Registers                         ; 122 / 4,992 ( 2 % )  ;
; Logic elements in carry chains    ; 73                   ;
; User inserted logic elements      ; 0                    ;
; I/O pins                          ; 34 / 147 ( 23 % )    ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )       ;
;     -- Dedicated input pins       ; 1 / 4 ( 25 % )       ;
; Global signals                    ; 1                    ;
; EABs                              ; 0 / 12 ( 0 % )       ;
; Total memory bits                 ; 0 / 49,152 ( 0 % )   ;
; Total RAM block bits              ; 0 / 49,152 ( 0 % )   ;
; Maximum fan-out node              ; clk                  ;
; Maximum fan-out                   ; 122                  ;
; Highest non-global fan-out signal ; start_k              ;
; Highest non-global fan-out        ; 88                   ;
; Total fan-out                     ; 2623                 ;
; Average fan-out                   ; 3.73                 ;
+-----------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                          ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                             ; Library Name ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------+--------------+
; |puzl_e                                ; 670 (597)   ; 122          ; 0           ; 34   ; 548 (484)    ; 4 (4)             ; 118 (109)        ; 73 (0)          ; 0 (0)      ; |puzl_e                                                         ; work         ;
;    |lpm_add_sub:Add0|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add0                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add0|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add10|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add10                                       ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add10|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |lpm_add_sub:Add11|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add11                                       ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add11|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add11|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |lpm_add_sub:Add12|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add12                                       ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add12|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add12|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |lpm_add_sub:Add13|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add13                                       ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add13|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add13|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |lpm_add_sub:Add14|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add14                                       ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add14|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add14|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |lpm_add_sub:Add15|                 ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add15                                       ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add15|addcore:adder                         ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add15|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |lpm_add_sub:Add1|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add1                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add1|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add2|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add2                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add2|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add3|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add3                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add3|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add4|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add4                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add4|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add5|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add5                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add5|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add6|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add6                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add6|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add7|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add7                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add7|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add7|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add8|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add8                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add8|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add8|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_add_sub:Add9|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add9                                        ; work         ;
;       |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add9|addcore:adder                          ; work         ;
;          |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |puzl_e|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node  ; work         ;
;    |lpm_counter:p_cnt_rtl_1|           ; 5 (0)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |puzl_e|lpm_counter:p_cnt_rtl_1                                 ; work         ;
;       |alt_counter_f10ke:wysi_counter| ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |puzl_e|lpm_counter:p_cnt_rtl_1|alt_counter_f10ke:wysi_counter  ; work         ;
;    |lpm_counter:r_cnt_rtl_0|           ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |puzl_e|lpm_counter:r_cnt_rtl_0                                 ; work         ;
;       |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |puzl_e|lpm_counter:r_cnt_rtl_0|alt_counter_f10ke:wysi_counter  ; work         ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+------------+----------+-------------+
; Name       ; Pin Type ; Pad to Core ;
+------------+----------+-------------+
; clk        ; Input    ; OFF         ;
; right_k    ; Input    ; ON          ;
; up_k       ; Input    ; ON          ;
; down_k     ; Input    ; ON          ;
; left_k     ; Input    ; ON          ;
; start_k    ; Input    ; ON          ;
; data[0]    ; Output   ; OFF         ;
; data[1]    ; Output   ; OFF         ;
; data[2]    ; Output   ; OFF         ;
; data[3]    ; Output   ; OFF         ;
; data[4]    ; Output   ; OFF         ;
; data[5]    ; Output   ; OFF         ;
; data[6]    ; Output   ; OFF         ;
; data[7]    ; Output   ; OFF         ;
; decode[0]  ; Output   ; OFF         ;
; decode[1]  ; Output   ; OFF         ;
; decode[2]  ; Output   ; OFF         ;
; decode[3]  ; Output   ; OFF         ;
; verify[0]  ; Output   ; OFF         ;
; verify[1]  ; Output   ; OFF         ;
; verify[2]  ; Output   ; OFF         ;
; verify[3]  ; Output   ; OFF         ;
; verify[4]  ; Output   ; OFF         ;
; verify[5]  ; Output   ; OFF         ;
; verify[6]  ; Output   ; OFF         ;
; verify[7]  ; Output   ; OFF         ;
; verify[8]  ; Output   ; OFF         ;
; verify[9]  ; Output   ; OFF         ;
; verify[10] ; Output   ; OFF         ;
; verify[11] ; Output   ; OFF         ;
; verify[12] ; Output   ; OFF         ;
; verify[13] ; Output   ; OFF         ;
; verify[14] ; Output   ; OFF         ;
; verify[15] ; Output   ; OFF         ;
+------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/5E405-01/Desktop/digital design/2018_12_07/01_puzzle_test/puzzle_test.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Dec 07 12:05:10 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off puzzle_test -c puzzle_test
Info: Selected device EP1K100QC208-3 for design "puzzle_test"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Fri Dec 07 2018 at 12:05:11
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 210 megabytes
    Info: Processing ended: Fri Dec 07 12:05:19 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


