이제부터 배우는것들
- CPU 성능 요인
- CPI 랑 Cycle Time
- RISC-V implemenetation
- Simple subset, shows more aspects

### Instruction Execution
- 모든 instruction 은 2개의 단계로 이루어짐
	- PC -> instruction memory, fetch instruction
	- Read registers using fields of the instruction
- Memory reference, Arithmetic, Branch들은 전부..
	- ALU 사용해서 연산
- load/store 를 위해 access하려면..
	- PC target address or PC + 4


![[Pasted image 20240504155945.png]]

저기 중첩되는 선들사이에는 multiplexer 들이 있음.
- data selector임

### Logic Design Basics
- 0(low voltage), 1(high voltage)
- ==Combinational elements
	- 데이터를 동작, 연산하는데 사용
- ==State(sequential) elements
	- 상태 저장하는데 사용
###### Combinational Elements
- AND-Gate 같은것들...
###### State Elements
- Register 데이터를 circuit 에 저장
- Edge triggered(Clock에 0에서 1로 바뀔때 update)
- write control: control input(write)가 1일때만 clock edge일 때 update

### Clocking Methodology(Edge-triggered clocking)
- Combinational logic 은 데이터를 clock cycles에 transform 함

### Datapath
- data 와 addresses  를 처리하는 Element
	- Registers, ALUs, MUXs, memories,...
![[Pasted image 20240504162335.png]]

### R-Format Instructions
- Arithmetic-logical instructions
	- add, sub, and, or 같은 것들
- 연산 할 수도 Read해와서 읽어온 다음 ALU 돌려서 계산 하고 write 함
- ALU
	- arithmetic/logical operation 할 때 사용
	- 32bit 2개 받아서 32bit result 뱉음
	- 만약 결과가 0이면 추가적인 1-bit signal
	- 4bit opcode 가 조종함

### Data Memory
- MemRead, MemWrite signal 을 사용해서 조종함(시간)
- Load/Store Instruction


### Register File Timing
- Reading
	- combinational logic 같은 거임, 즉 간단함
- Writing
	- Register 같은 거임, clock 이 rise (0->1)일 때만 발생

### ALU Control
- ALU used for
	- Load/Store
	- Branch
	- R-type

### Performance Issues
- 한 Cycle안에서 실행하다보니까 가장 delay가 긴게 clock period를 결정한다.
- 그래서 load 많이 사용할 수록 시간이 길어짐
	- Common case fast?
	- Pipelining을 통해 해결해보자