; SKC AVR Output - V1(Jan  4 2020)

#define		_IO_SPL	0x3D
#define		_IO_SPH	0x3E

                                                            ; ##########################
                                                            ; # Start of CONST segment #
                     .section    CONST, "a"                 ; ##########################
                     ;.endseg                               ; === End of CONST segment ===


                                                            ; #########################
                                                            ; # Start of INIT segment #
                     .section    INIT,  "a"                 ; #########################
                                                            ; This is the source of the initialization data
                                                            ; #########################
                     .section    .data                      ; # Start of DATA segment #
                                                            ; #########################
                                                            ; This is where the initialization data will be copied to
                     ;.endseg                               ; === End of DATA segment ===


                                                            ; ########################
                     .section    .bss                       ; # Start of BSS segment #
                                                            ; ########################
                                                            ; Here starts the uninitialized data
                     ;.endseg                               ; === End of BSS segment ===


                                                            ; #########################
                     .section    .text                      ; # Start of TEXT segment #
                                                            ; #########################
                                                            ; Here starts the executable code

                     .global   ComparisonLogic
ComparisonLogic:     ; ###########################################
                     ; # Function: ComparisonLogic          
                     ; #   Return: void                     
                     ; #   Params: <none>                   
                     ; #   CPU   : @Y+11, Return Address    
                     ; #         : @Y+9, Preserved Frame Pointer
                     ; #   Locals: @Y+8  , c  size=1 char , Class[_____]
                     ; #         : @Y+7  , c2  size=1 char , Class[_____]
                     ; #         : @Y+5  , s  size=2 short , Class[_____]
                     ; #         : @Y+1  , l  size=4 long , Class[_____]
                     ; #         : sizeof(locals) = 8       
                     ; ###########################################
                     ; #### frame setup #########           ; 
                     push      r29                          ;   2: (YH) preserve Frame
                     push      r28                          ;   2: (YL)
                     in        r29, _IO_SPH                 ;   1: FP <- SP
                     in        r28, _IO_SPL                 ;   1:
                     ; #### alloc locals ########           ; 
                     sbiw      r28, 8                       ;   2: FP -= sizeof(locals))
                     out       _IO_SPH, r29                 ;   1: SP <- FP
                     out       _IO_SPL, r28                 ;   1:
                     ; #### body text ###########           ; 
                     ; ==== Compound Statement ============ ; L_compound_Id_000001
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000003             ; 1/2:
                     ldd       r20, Y+5                     ;   2: s
                     ldd       r21, Y+6                     ;   2:
                     or        r20, r21                     ;   1: Cast Short to Flag
L_LAndOut_000003:                                           ;    :
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000002             ; 1/2:
                     ldd       r20, Y+1                     ;   2: l
                     ldd       r21, Y+2                     ;   2:
                     ldd       r22, Y+3                     ;   2:
                     ldd       r23, Y+4                     ;   2:
                     or        r20, r21                     ;   1: Cast Long to Flag
                     or        r20, r22                     ;   1:
                     or        r20, r23                     ;   1:
L_LAndOut_000002:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000004             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000004:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000005             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000005:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000006             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000006:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000007             ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
L_LAndOut_000007:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000008             ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
L_LAndOut_000008:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000010             ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
L_LAndOut_000010:                                           ;    :
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000009             ; 1/2:
                     ldd       r20, Y+7                     ;   2: c2
L_LAndOut_000009:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000012             ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
L_LAndOut_000012:                                           ;    :
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000011             ; 1/2:
                     ldd       r20, Y+7                     ;   2: c2
L_LAndOut_000011:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000013             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000013:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000015             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000015:                                           ;    :
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000014             ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000016             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000016:                                           ;    :
L_LAndOut_000014:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000018             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000018:                                           ;    :
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000017             ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000019             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000019:                                           ;    :
L_LAndOut_000017:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000021             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000021:                                           ;    :
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000020             ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000022             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000022:                                           ;    :
L_LAndOut_000020:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000024             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
                     push      r20                          ;   2:
                     ldi       r20, 0xff                    ;   1: Immediate 255
                     pop       r24                          ;   2:
                     or        r20, r24                     ;   1: Or 8
L_LAndOut_000024:                                           ;    :
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000023             ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000025             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
                     push      r20                          ;   2:
                     ldi       r20, 0xff                    ;   1: Immediate 255
                     pop       r24                          ;   2:
                     or        r20, r24                     ;   1: Or 8
L_LAndOut_000025:                                           ;    :
L_LAndOut_000023:                                           ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000026              ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
L_LOrOut_000026:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000027              ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
L_LOrOut_000027:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000028              ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LOrOut_000028:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000029              ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LOrOut_000029:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000031              ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
L_LOrOut_000031:                                            ;    :
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000030              ; 1/2:
                     ldd       r20, Y+7                     ;   2: c2
L_LOrOut_000030:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldd       r20, Y+8                     ;   2: c
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000033              ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
L_LOrOut_000033:                                            ;    :
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000032              ; 1/2:
                     ldd       r20, Y+7                     ;   2: c2
L_LOrOut_000032:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000035             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000035:                                           ;    :
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000034              ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000036             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000036:                                           ;    :
L_LOrOut_000034:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000038             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000038:                                           ;    :
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000037              ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000039             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
                     push      r20                          ;   2:
                     ldi       r20, 0xff                    ;   1: Immediate 255
                     pop       r24                          ;   2:
                     or        r20, r24                     ;   1: Or 8
L_LAndOut_000039:                                           ;    :
L_LOrOut_000037:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000041             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
                     push      r20                          ;   2:
                     ldi       r20, 0xff                    ;   1: Immediate 255
                     pop       r24                          ;   2:
                     or        r20, r24                     ;   1: Or 8
L_LAndOut_000041:                                           ;    :
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000040              ; 1/2:
                     ldi       r20, 0x00                    ;   1: Immediate 0
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000042             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
L_LAndOut_000042:                                           ;    :
L_LOrOut_000040:                                            ;    :
                     ;      Expr end ------------           
                     ; ==== Expr Statement ================ ; 
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000044             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
                     push      r20                          ;   2:
                     ldi       r20, 0xff                    ;   1: Immediate 255
                     pop       r24                          ;   2:
                     or        r20, r24                     ;   1: Or 8
L_LAndOut_000044:                                           ;    :
                     tst       r20                          ;   1: Logical Or
                     brne      L_LOrOut_000043              ; 1/2:
                     ldi       r20, 0x01                    ;   1: Immediate 1
                     tst       r20                          ;   1: Logical And
                     breq      L_LAndOut_000045             ; 1/2:
                     ldd       r20, Y+8                     ;   2: c
                     push      r20                          ;   2:
                     ldi       r20, 0xff                    ;   1: Immediate 255
                     pop       r24                          ;   2:
                     or        r20, r24                     ;   1: Or 8
L_LAndOut_000045:                                           ;    :
L_LOrOut_000043:                                            ;    :
                     ;      Expr end ------------           
                     ;      Compound End --------           ; L_compound_Id_000001
                     ; #### exit ################           ; 
L_Exit_000000:       adiw      r28, 8                       ;   2: Y += sizeof(locals)
                     out       _IO_SPH, r29                 ;   1: SP <- Y
                     out       _IO_SPL, r28                 ;   1:
                     pop       r28                          ;   2: FP <- preserved Frame
                     pop       r29                          ;   2: 
                     ret                                    ;   4: 
                     
         
                            
                     ;.endseg                               ; === End of TEXT segment ===



                     .end                                   ; End of generated code.

; eof
