Fitter report for Complete_Processor
Fri Dec 15 10:32:28 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 15 10:32:28 2017   ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                      ; Complete_Processor                      ;
; Top-level Entity Name              ; Complete_Processor                      ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C20F484C7                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 1,604 / 18,752 ( 9 % )                  ;
;     Total combinational functions  ; 1,598 / 18,752 ( 9 % )                  ;
;     Dedicated logic registers      ; 46 / 18,752 ( < 1 % )                   ;
; Total registers                    ; 46                                      ;
; Total pins                         ; 50 / 315 ( 16 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 512 / 239,616 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 2 / 52 ( 4 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                          ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 1742 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1742 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 1742    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Workspace/Altera_Quartus_Workspace/Complete_Processor/Complete_Processor.pin.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                          ;
+---------------------------------------------+------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                    ;
+---------------------------------------------+------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,604 / 18,752 ( 9 % )                                                                   ;
;     -- Combinational with no register       ; 1558                                                                                     ;
;     -- Register only                        ; 6                                                                                        ;
;     -- Combinational with a register        ; 40                                                                                       ;
;                                             ;                                                                                          ;
; Logic element usage by number of LUT inputs ;                                                                                          ;
;     -- 4 input functions                    ; 584                                                                                      ;
;     -- 3 input functions                    ; 632                                                                                      ;
;     -- <=2 input functions                  ; 382                                                                                      ;
;     -- Register only                        ; 6                                                                                        ;
;                                             ;                                                                                          ;
; Logic elements by mode                      ;                                                                                          ;
;     -- normal mode                          ; 1089                                                                                     ;
;     -- arithmetic mode                      ; 509                                                                                      ;
;                                             ;                                                                                          ;
; Total registers*                            ; 46 / 19,649 ( < 1 % )                                                                    ;
;     -- Dedicated logic registers            ; 46 / 18,752 ( < 1 % )                                                                    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )                                                                          ;
;                                             ;                                                                                          ;
; Total LABs:  partially or completely used   ; 119 / 1,172 ( 10 % )                                                                     ;
; User inserted logic elements                ; 0                                                                                        ;
; Virtual pins                                ; 0                                                                                        ;
; I/O pins                                    ; 50 / 315 ( 16 % )                                                                        ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )                                                                           ;
; Global signals                              ; 10                                                                                       ;
; M4Ks                                        ; 2 / 52 ( 4 % )                                                                           ;
; Total block memory bits                     ; 512 / 239,616 ( < 1 % )                                                                  ;
; Total block memory implementation bits      ; 9,216 / 239,616 ( 4 % )                                                                  ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )                                                                           ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                           ;
; Global clocks                               ; 10 / 16 ( 63 % )                                                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 2%                                                                             ;
; Peak interconnect usage (total/H/V)         ; 6% / 7% / 5%                                                                             ;
; Maximum fan-out node                        ; RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_0|altsyncram_f3n1:auto_generated|ram_block1a0 ;
; Maximum fan-out                             ; 133                                                                                      ;
; Highest non-global fan-out signal           ; pro_7segment_decoder:pro_7sd|mod_1000[6]~6                                               ;
; Highest non-global fan-out                  ; 105                                                                                      ;
; Total fan-out                               ; 5107                                                                                     ;
; Average fan-out                             ; 2.97                                                                                     ;
+---------------------------------------------+------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_50M     ; L1    ; 2        ; 0            ; 13           ; 0           ; 12                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; enter_bar   ; R22   ; 6        ; 50           ; 10           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mem_rst_bar ; T22   ; 6        ; 50           ; 9            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_bar     ; R21   ; 6        ; 50           ; 10           ; 2           ; 43                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LEDG[0]         ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]         ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]         ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]         ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]         ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]         ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]         ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]         ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1000[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1000[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1000[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1000[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1000[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1000[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1000[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_100[0]  ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_100[1]  ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_100[2]  ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_100[3]  ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_100[4]  ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_100[5]  ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_100[6]  ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_10[0]   ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_10[1]   ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_10[2]   ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_10[3]   ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_10[4]   ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_10[5]   ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_10[6]   ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1[0]    ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1[1]    ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1[2]    ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1[3]    ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1[4]    ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1[5]    ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; segment_1[6]    ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 13 / 36 ( 36 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; segment_100[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; segment_100[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; segment_10[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; segment_10[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; segment_100[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; segment_1000[6]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; segment_1000[1]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; segment_1000[2]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; segment_10[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; segment_1[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; segment_100[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; segment_100[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; segment_1[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; segment_1[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; segment_1000[5]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; segment_1000[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; segment_10[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; segment_100[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; segment_100[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; segment_1[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; segment_1[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; segment_10[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; segment_10[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; segment_10[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; segment_1[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; segment_1[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; segment_1000[3]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk_50M                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; sw[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; segment_1000[4]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; sw[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; sw[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; rst_bar                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; enter_bar                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; mem_rst_bar                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; sw[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; sw[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; sw[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; sw[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                        ;
+----------------------------------+---------------------------------------------------------------------------------+
; Name                             ; pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------------------------------------------------+
; SDC pin name                     ; pro_7sd|clock_gen|altpll_component|pll                                          ;
; PLL mode                         ; Normal                                                                          ;
; Compensate clock                 ; clock0                                                                          ;
; Compensated input/output pins    ; --                                                                              ;
; Self reset on gated loss of lock ; Off                                                                             ;
; Gate lock counter                ; --                                                                              ;
; Input frequency 0                ; 50.0 MHz                                                                        ;
; Input frequency 1                ; --                                                                              ;
; Nominal PFD frequency            ; 50.0 MHz                                                                        ;
; Nominal VCO frequency            ; 300.0 MHz                                                                       ;
; VCO post scale                   ; 2                                                                               ;
; VCO multiply                     ; --                                                                              ;
; VCO divide                       ; --                                                                              ;
; Freq min lock                    ; 50.01 MHz                                                                       ;
; Freq max lock                    ; 83.33 MHz                                                                       ;
; M VCO Tap                        ; 0                                                                               ;
; M Initial                        ; 1                                                                               ;
; M value                          ; 6                                                                               ;
; N value                          ; 1                                                                               ;
; Preserve PLL counter order       ; Off                                                                             ;
; PLL location                     ; PLL_1                                                                           ;
; Inclk0 signal                    ; clk_50M                                                                         ;
; Inclk1 signal                    ; --                                                                              ;
; Inclk0 signal type               ; Dedicated Pin                                                                   ;
; Inclk1 signal type               ; --                                                                              ;
+----------------------------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------------------+
; Name                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                  ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------------------+
; pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; pro_7sd|clock_gen|altpll_component|pll|clk[0] ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Complete_Processor                       ; 1604 (134)  ; 46 (20)                   ; 0 (0)         ; 512         ; 2    ; 2            ; 0       ; 1         ; 50   ; 0            ; 1558 (114)   ; 6 (6)             ; 40 (10)          ; |Complete_Processor                                                                                                                                   ; work         ;
;    |ALU:pro_alu|                          ; 423 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 422 (129)    ; 0 (0)             ; 1 (1)            ; |Complete_Processor|ALU:pro_alu                                                                                                                       ;              ;
;       |lpm_divide:Div0|                   ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_divide:Div0                                                                                                       ;              ;
;          |lpm_divide_3gm:auto_generated|  ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated                                                                         ;              ;
;             |sign_div_unsign_dnh:divider| ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                             ;              ;
;                |alt_u_div_s5f:divider|    ; 293 (291)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (291)    ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider                       ;              ;
;                   |add_sub_lkc:add_sub_0| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_lkc:add_sub_0 ;              ;
;                   |add_sub_mkc:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1 ;              ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_mult:Mult0                                                                                                        ;              ;
;          |mult_l8t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|ALU:pro_alu|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                ;              ;
;    |RAM_Register:pro_rr|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|RAM_Register:pro_rr                                                                                                               ;              ;
;       |altsyncram:RAM_REG_rtl_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_0                                                                                      ;              ;
;          |altsyncram_f3n1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_0|altsyncram_f3n1:auto_generated                                                       ; work         ;
;       |altsyncram:RAM_REG_rtl_1|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_1                                                                                      ;              ;
;          |altsyncram_f3n1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_1|altsyncram_f3n1:auto_generated                                                       ;              ;
;    |pro_7segment_decoder:pro_7sd|         ; 1051 (279)  ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1022 (250)   ; 0 (0)             ; 29 (29)          ; |Complete_Processor|pro_7segment_decoder:pro_7sd                                                                                                      ;              ;
;       |bcd_7segment:bcd_7segment_1000|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|bcd_7segment:bcd_7segment_1000                                                                       ;              ;
;       |bcd_7segment:bcd_7segment_100|     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|bcd_7segment:bcd_7segment_100                                                                        ;              ;
;       |bcd_7segment:bcd_7segment_10|      ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|bcd_7segment:bcd_7segment_10                                                                         ;              ;
;       |bcd_7segment:bcd_7segment_1|       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|bcd_7segment:bcd_7segment_1                                                                          ;              ;
;       |lpm_divide:Div0|                   ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div0                                                                                      ;              ;
;          |lpm_divide_1gm:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div0|lpm_divide_1gm:auto_generated                                                        ;              ;
;             |sign_div_unsign_bnh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div0|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider                            ;              ;
;                |alt_u_div_o5f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div0|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider      ; work         ;
;       |lpm_divide:Div10|                  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div10                                                                                     ;              ;
;          |lpm_divide_dem:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div10|lpm_divide_dem:auto_generated                                                       ;              ;
;             |sign_div_unsign_nlh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div10|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                           ;              ;
;                |alt_u_div_g2f:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div10|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider     ;              ;
;       |lpm_divide:Div12|                  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div12                                                                                     ;              ;
;          |lpm_divide_aem:auto_generated|  ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div12|lpm_divide_aem:auto_generated                                                       ;              ;
;             |sign_div_unsign_klh:divider| ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div12|lpm_divide_aem:auto_generated|sign_div_unsign_klh:divider                           ;              ;
;                |alt_u_div_a2f:divider|    ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div12|lpm_divide_aem:auto_generated|sign_div_unsign_klh:divider|alt_u_div_a2f:divider     ;              ;
;       |lpm_divide:Div13|                  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div13                                                                                     ;              ;
;          |lpm_divide_tcm:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div13|lpm_divide_tcm:auto_generated                                                       ;              ;
;             |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div13|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider                           ;              ;
;                |alt_u_div_gve:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div13|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider     ;              ;
;       |lpm_divide:Div14|                  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div14                                                                                     ;              ;
;          |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div14|lpm_divide_0dm:auto_generated                                                       ;              ;
;             |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div14|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                           ;              ;
;                |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div14|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider     ;              ;
;       |lpm_divide:Div2|                   ; 115 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div2                                                                                      ;              ;
;          |lpm_divide_rfm:auto_generated|  ; 115 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div2|lpm_divide_rfm:auto_generated                                                        ;              ;
;             |sign_div_unsign_5nh:divider| ; 115 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider                            ;              ;
;                |alt_u_div_c5f:divider|    ; 115 (115)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider      ;              ;
;       |lpm_divide:Div3|                   ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div3                                                                                      ;              ;
;          |lpm_divide_nfm:auto_generated|  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div3|lpm_divide_nfm:auto_generated                                                        ;              ;
;             |sign_div_unsign_1nh:divider| ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div3|lpm_divide_nfm:auto_generated|sign_div_unsign_1nh:divider                            ;              ;
;                |alt_u_div_45f:divider|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div3|lpm_divide_nfm:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_45f:divider      ;              ;
;       |lpm_divide:Div4|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div4                                                                                      ;              ;
;          |lpm_divide_tcm:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div4|lpm_divide_tcm:auto_generated                                                        ;              ;
;             |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div4|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider                            ;              ;
;                |alt_u_div_gve:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div4|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider      ;              ;
;       |lpm_divide:Div5|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div5                                                                                      ;              ;
;          |lpm_divide_tcm:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div5|lpm_divide_tcm:auto_generated                                                        ;              ;
;             |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div5|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider                            ;              ;
;                |alt_u_div_gve:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div5|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider      ;              ;
;       |lpm_divide:Div6|                   ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div6                                                                                      ;              ;
;          |lpm_divide_rfm:auto_generated|  ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div6|lpm_divide_rfm:auto_generated                                                        ;              ;
;             |sign_div_unsign_5nh:divider| ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div6|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider                            ;              ;
;                |alt_u_div_c5f:divider|    ; 123 (123)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div6|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider      ;              ;
;       |lpm_divide:Div8|                   ; 139 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div8                                                                                      ;              ;
;          |lpm_divide_hem:auto_generated|  ; 139 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div8|lpm_divide_hem:auto_generated                                                        ;              ;
;             |sign_div_unsign_rlh:divider| ; 139 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (0)      ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div8|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider                            ;              ;
;                |alt_u_div_o2f:divider|    ; 139 (139)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div8|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider      ;              ;
;       |lpm_divide:Div9|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div9                                                                                      ;              ;
;          |lpm_divide_tcm:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div9|lpm_divide_tcm:auto_generated                                                        ;              ;
;             |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div9|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider                            ;              ;
;                |alt_u_div_gve:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_divide:Div9|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider      ;              ;
;       |lpm_mult:Mult0|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult0                                                                                       ;              ;
;          |multcore:mult_core|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult0|multcore:mult_core                                                                    ;              ;
;       |lpm_mult:Mult1|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult1                                                                                       ;              ;
;          |multcore:mult_core|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult1|multcore:mult_core                                                                    ;              ;
;       |lpm_mult:Mult3|                    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult3                                                                                       ;              ;
;          |multcore:mult_core|             ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult3|multcore:mult_core                                                                    ;              ;
;       |lpm_mult:Mult4|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult4                                                                                       ;              ;
;          |multcore:mult_core|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult4|multcore:mult_core                                                                    ;              ;
;       |lpm_mult:Mult6|                    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult6                                                                                       ;              ;
;          |multcore:mult_core|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult6|multcore:mult_core                                                                    ;              ;
;       |lpm_mult:Mult7|                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult7                                                                                       ;              ;
;          |multcore:mult_core|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|lpm_mult:Mult7|multcore:mult_core                                                                    ;              ;
;       |my_clock_gen:clock_gen|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen                                                                               ;              ;
;          |altpll:altpll_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Complete_Processor|pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component                                                       ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; LEDG[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1000[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1000[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1000[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1000[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1000[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1000[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1000[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment_100[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; segment_100[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; segment_100[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; segment_100[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; segment_100[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; segment_100[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; segment_100[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; segment_10[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; segment_10[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; segment_10[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; segment_10[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; segment_10[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; segment_10[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; segment_10[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; segment_1[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; mem_rst_bar     ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; sw[4]           ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[3]           ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[2]           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[9]           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[8]           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[7]           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[6]           ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[5]           ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[0]           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[1]           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; clk_50M         ; Input    ; --            ; --            ; --                    ; --  ;
; rst_bar         ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; enter_bar       ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; mem_rst_bar                                                                            ;                   ;         ;
;      - count[1]                                                                        ; 0                 ; 6       ;
;      - count[2]                                                                        ; 0                 ; 6       ;
;      - count[3]                                                                        ; 0                 ; 6       ;
;      - Selector14~0                                                                    ; 1                 ; 6       ;
;      - Selector13~0                                                                    ; 0                 ; 6       ;
;      - Selector12~0                                                                    ; 1                 ; 6       ;
;      - Selector11~0                                                                    ; 1                 ; 6       ;
;      - Selector10~0                                                                    ; 1                 ; 6       ;
;      - Selector9~0                                                                     ; 1                 ; 6       ;
;      - Selector8~0                                                                     ; 1                 ; 6       ;
;      - Equal1~0                                                                        ; 0                 ; 6       ;
;      - Write_data[15]~8                                                                ; 0                 ; 6       ;
;      - DR_select[0]~0                                                                  ; 0                 ; 6       ;
;      - DR_select[1]~1                                                                  ; 0                 ; 6       ;
;      - DR_select[2]~2                                                                  ; 0                 ; 6       ;
;      - DR_select[3]~3                                                                  ; 0                 ; 6       ;
;      - Write_data[14]~9                                                                ; 0                 ; 6       ;
;      - Write_data[9]~10                                                                ; 0                 ; 6       ;
;      - Write_data[8]~11                                                                ; 0                 ; 6       ;
;      - Write_data[7]~12                                                                ; 0                 ; 6       ;
;      - Write_data[6]~13                                                                ; 0                 ; 6       ;
;      - Write_data[5]~14                                                                ; 0                 ; 6       ;
;      - Write_data[4]~15                                                                ; 0                 ; 6       ;
;      - Write_data[3]~16                                                                ; 0                 ; 6       ;
;      - Write_data[2]~17                                                                ; 0                 ; 6       ;
;      - Write_data[1]~18                                                                ; 0                 ; 6       ;
;      - Write_data[0]~19                                                                ; 0                 ; 6       ;
;      - count~0                                                                         ; 0                 ; 6       ;
;      - Write_data[13]~20                                                               ; 0                 ; 6       ;
;      - Write_data[12]~21                                                               ; 0                 ; 6       ;
;      - Write_data[11]~22                                                               ; 0                 ; 6       ;
;      - Write_data[10]~23                                                               ; 0                 ; 6       ;
; sw[4]                                                                                  ;                   ;         ;
; sw[3]                                                                                  ;                   ;         ;
; sw[2]                                                                                  ;                   ;         ;
; sw[9]                                                                                  ;                   ;         ;
; sw[8]                                                                                  ;                   ;         ;
; sw[7]                                                                                  ;                   ;         ;
; sw[6]                                                                                  ;                   ;         ;
; sw[5]                                                                                  ;                   ;         ;
; sw[0]                                                                                  ;                   ;         ;
; sw[1]                                                                                  ;                   ;         ;
; clk_50M                                                                                ;                   ;         ;
; rst_bar                                                                                ;                   ;         ;
;      - pro_7segment_decoder:pro_7sd|clk_1                                              ; 0                 ; 6       ;
;      - nxt_state.S1                                                                    ; 1                 ; 6       ;
;      - state.S1                                                                        ; 0                 ; 6       ;
;      - state.S21                                                                       ; 0                 ; 6       ;
;      - state.S22                                                                       ; 0                 ; 6       ;
;      - state.S31                                                                       ; 0                 ; 6       ;
;      - state.S32                                                                       ; 0                 ; 6       ;
;      - state.S41                                                                       ; 0                 ; 6       ;
;      - state.S42                                                                       ; 0                 ; 6       ;
;      - state.S5                                                                        ; 0                 ; 6       ;
;      - nxt_state.S21                                                                   ; 1                 ; 6       ;
;      - nxt_state.S22                                                                   ; 1                 ; 6       ;
;      - nxt_state.S31                                                                   ; 1                 ; 6       ;
;      - nxt_state.S32                                                                   ; 1                 ; 6       ;
;      - nxt_state.S41                                                                   ; 1                 ; 6       ;
;      - nxt_state.S42                                                                   ; 1                 ; 6       ;
;      - nxt_state.S5                                                                    ; 1                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10[3]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10[0]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10[2]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10[1]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|clk_10                                             ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_1K[1]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_1K[5]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_1K[4]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_1K[3]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_1K[2]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_1K[0]                                          ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|clk_1K                                             ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_100K[1]                                        ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_100K[5]                                        ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_100K[4]                                        ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_100K[3]                                        ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_100K[2]                                        ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_100K[0]                                        ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|clk_100K                                           ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10M[1]                                         ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10M[5]                                         ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10M[4]                                         ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10M[3]                                         ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10M[2]                                         ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|cnt_10M[0]                                         ; 0                 ; 6       ;
;      - pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|pll ; 0                 ; 6       ;
; enter_bar                                                                              ;                   ;         ;
;      - nxt_state.S1                                                                    ; 1                 ; 0       ;
;      - nxt_state.S21                                                                   ; 1                 ; 0       ;
;      - nxt_state.S22                                                                   ; 1                 ; 0       ;
;      - nxt_state.S31                                                                   ; 1                 ; 0       ;
;      - nxt_state.S32                                                                   ; 1                 ; 0       ;
;      - nxt_state.S41                                                                   ; 1                 ; 0       ;
;      - nxt_state.S42                                                                   ; 1                 ; 0       ;
;      - nxt_state.S5                                                                    ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Selector7~0                                                                       ; LCCOMB_X40_Y12_N28 ; 9       ; Write enable ; no     ; --                   ; --               ; --                        ;
; WideOr17~0                                                                        ; LCCOMB_X39_Y12_N14 ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; WideOr18~0                                                                        ; LCCOMB_X39_Y12_N28 ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clk_50M                                                                           ; PIN_L1             ; 12      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_50M                                                                           ; PIN_L1             ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; enter_bar                                                                         ; PIN_R22            ; 8       ; Clock        ; no     ; --                   ; --               ; --                        ;
; mem_rst_bar                                                                       ; PIN_T22            ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_10                                               ; LCFF_X23_Y25_N9    ; 5       ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_100K                                             ; LCFF_X24_Y25_N27   ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_100K                                             ; LCFF_X24_Y25_N27   ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_1K                                               ; LCFF_X24_Y25_N31   ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_1K                                               ; LCFF_X24_Y25_N31   ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; PLL_1              ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst_bar                                                                           ; PIN_R21            ; 43      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; state.S22                                                                         ; LCFF_X39_Y12_N9    ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; state.S41                                                                         ; LCFF_X42_Y12_N11   ; 9       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; state.S41                                                                         ; LCFF_X42_Y12_N11   ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; state.S42                                                                         ; LCFF_X39_Y12_N25   ; 16      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; state.S42                                                                         ; LCFF_X39_Y12_N25   ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                            ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; WideOr17~0                                                                        ; LCCOMB_X39_Y12_N14 ; 4       ; Global Clock         ; GCLK7            ; --                        ;
; WideOr18~0                                                                        ; LCCOMB_X39_Y12_N28 ; 4       ; Global Clock         ; GCLK14           ; --                        ;
; clk_50M                                                                           ; PIN_L1             ; 4       ; Global Clock         ; GCLK2            ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_10                                               ; LCFF_X23_Y25_N9    ; 5       ; Global Clock         ; GCLK10           ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_100K                                             ; LCFF_X24_Y25_N27   ; 6       ; Global Clock         ; GCLK9            ; --                        ;
; pro_7segment_decoder:pro_7sd|clk_1K                                               ; LCFF_X24_Y25_N31   ; 6       ; Global Clock         ; GCLK8            ; --                        ;
; pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; PLL_1              ; 7       ; Global Clock         ; GCLK3            ; --                        ;
; state.S22                                                                         ; LCFF_X39_Y12_N9    ; 10      ; Global Clock         ; GCLK5            ; --                        ;
; state.S41                                                                         ; LCFF_X42_Y12_N11   ; 4       ; Global Clock         ; GCLK6            ; --                        ;
; state.S42                                                                         ; LCFF_X39_Y12_N25   ; 4       ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; pro_7segment_decoder:pro_7sd|mod_1000[6]~6                                                                                                                ; 105     ;
; rst_bar                                                                                                                                                   ; 43      ;
; Selector3~0                                                                                                                                               ; 39      ;
; Selector4~1                                                                                                                                               ; 39      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div0|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_13_result_int[14]~20 ; 39      ;
; instr[15]                                                                                                                                                 ; 38      ;
; instr[6]                                                                                                                                                  ; 38      ;
; Selector5~1                                                                                                                                               ; 37      ;
; pro_7segment_decoder:pro_7sd|c_flag~0                                                                                                                     ; 36      ;
; Equal0~1                                                                                                                                                  ; 35      ;
; pro_7segment_decoder:pro_7sd|digit_1000[1]~9                                                                                                              ; 34      ;
; mem_rst_bar                                                                                                                                               ; 32      ;
; pro_7segment_decoder:pro_7sd|digit_1000[0]~6                                                                                                              ; 32      ;
; pro_7segment_decoder:pro_7sd|digit_1000[2]~11                                                                                                             ; 31      ;
; pro_7segment_decoder:pro_7sd|digit_1000[3]~13                                                                                                             ; 29      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div6|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~16 ; 29      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div0|lpm_divide_1gm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|add_sub_14_result_int[15]~22 ; 29      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div6|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[11]~16 ; 27      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_10_result_int[11]~16 ; 27      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div6|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~14  ; 26      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_11_result_int[11]~16 ; 26      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_9_result_int[10]~14  ; 24      ;
; pro_7segment_decoder:pro_7sd|digit_100[1]~9                                                                                                               ; 23      ;
; B_Data[0]~15                                                                                                                                              ; 23      ;
; B_Data[1]~14                                                                                                                                              ; 22      ;
; B_Data[15]~0                                                                                                                                              ; 22      ;
; pro_7segment_decoder:pro_7sd|digit_100[0]~6                                                                                                               ; 21      ;
; instr[5]                                                                                                                                                  ; 20      ;
; B_Data[2]~13                                                                                                                                              ; 20      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div10|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_7_result_int[8]~12  ; 20      ;
; pro_7segment_decoder:pro_7sd|digit_10[1]~12                                                                                                               ; 19      ;
; pro_7segment_decoder:pro_7sd|digit_100[2]~12                                                                                                              ; 19      ;
; pro_7segment_decoder:pro_7sd|mod_1000[1]~1                                                                                                                ; 19      ;
; pro_7segment_decoder:pro_7sd|mod_1000[1]~0                                                                                                                ; 19      ;
; B_Data[3]~12                                                                                                                                              ; 19      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div10|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_6_result_int[7]~10  ; 19      ;
; pro_7segment_decoder:pro_7sd|digit_100[3]~15                                                                                                              ; 18      ;
; ALU:pro_alu|LessThan2~4                                                                                                                                   ; 18      ;
; ALU:pro_alu|Add0~32                                                                                                                                       ; 18      ;
; B_Data[4]~11                                                                                                                                              ; 17      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div8|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_11_result_int[8]~12  ; 17      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div8|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_10_result_int[8]~12  ; 17      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div6|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_12_result_int[11]~16 ; 17      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div2|lpm_divide_rfm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_c5f:divider|add_sub_12_result_int[11]~16 ; 17      ;
; ALU:pro_alu|LessThan1~30                                                                                                                                  ; 17      ;
; pro_7segment_decoder:pro_7sd|digit_10[2]~15                                                                                                               ; 16      ;
; ALU:pro_alu|Mux6~0                                                                                                                                        ; 16      ;
; B_Data[5]~10                                                                                                                                              ; 16      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div8|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_9_result_int[8]~12   ; 16      ;
; pro_7segment_decoder:pro_7sd|lpm_divide:Div8|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_8_result_int[8]~12   ; 16      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------------+-------------+
; Name                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                      ; Location    ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------------+-------------+
; RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_0|altsyncram_f3n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; db/Complete_Processor.ram0_RAM_Register_bc29ae60.hdl.mif ; M4K_X41_Y13 ;
; RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_1|altsyncram_f3n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; db/Complete_Processor.ram0_RAM_Register_bc29ae60.hdl.mif ; M4K_X41_Y14 ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ALU:pro_alu|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:pro_alu|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y13_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,131 / 54,004 ( 4 % ) ;
; C16 interconnects          ; 19 / 2,100 ( < 1 % )   ;
; C4 interconnects           ; 1,004 / 36,000 ( 3 % ) ;
; Direct links               ; 511 / 54,004 ( < 1 % ) ;
; Global clocks              ; 10 / 16 ( 63 % )       ;
; Local interconnects        ; 615 / 18,752 ( 3 % )   ;
; R24 interconnects          ; 54 / 1,900 ( 3 % )     ;
; R4 interconnects           ; 1,389 / 46,920 ( 3 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.48) ; Number of LABs  (Total = 119) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 2                             ;
; 3                                           ; 1                             ;
; 4                                           ; 6                             ;
; 5                                           ; 1                             ;
; 6                                           ; 4                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 0                             ;
; 10                                          ; 2                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 3                             ;
; 14                                          ; 4                             ;
; 15                                          ; 14                            ;
; 16                                          ; 70                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.13) ; Number of LABs  (Total = 119) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 7                             ;
; 1 Clock                            ; 7                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 12.87) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 6                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 8                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 6                             ;
; 14                                           ; 4                             ;
; 15                                           ; 32                            ;
; 16                                           ; 38                            ;
; 17                                           ; 0                             ;
; 18                                           ; 1                             ;
; 19                                           ; 0                             ;
; 20                                           ; 2                             ;
; 21                                           ; 0                             ;
; 22                                           ; 0                             ;
; 23                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.14) ; Number of LABs  (Total = 119) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 11                            ;
; 2                                               ; 6                             ;
; 3                                               ; 3                             ;
; 4                                               ; 9                             ;
; 5                                               ; 3                             ;
; 6                                               ; 4                             ;
; 7                                               ; 10                            ;
; 8                                               ; 2                             ;
; 9                                               ; 7                             ;
; 10                                              ; 12                            ;
; 11                                              ; 11                            ;
; 12                                              ; 4                             ;
; 13                                              ; 8                             ;
; 14                                              ; 10                            ;
; 15                                              ; 8                             ;
; 16                                              ; 10                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.71) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 8                             ;
; 13                                           ; 10                            ;
; 14                                           ; 8                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 9                             ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 6                             ;
; 21                                           ; 0                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 2                             ;
; 25                                           ; 3                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 4                             ;
; 29                                           ; 5                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk_50M         ; clk_50M              ; 34.8469           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Fri Dec 15 10:32:16 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Complete_Processor -c Complete_Processor
Info: Selected device EP2C20F484C7 for design "Complete_Processor"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node clk_50M (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node state.S1
        Info: Destination node state.S21
        Info: Destination node state.S22
        Info: Destination node state.S31
        Info: Destination node state.S32
        Info: Destination node state.S41
        Info: Destination node state.S42
        Info: Destination node state.S5
        Info: Destination node RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_1|altsyncram_f3n1:auto_generated|ram_block1a0
        Info: Destination node RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_1|altsyncram_f3n1:auto_generated|ram_block1a1
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node pro_7segment_decoder:pro_7sd|my_clock_gen:clock_gen|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node state.S22 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector13~0
        Info: Destination node Selector4~1
        Info: Destination node Selector5~1
        Info: Destination node WideOr3~0
        Info: Destination node Equal0~1
        Info: Destination node Equal1~0
        Info: Destination node Selector2~1
Info: Automatically promoted node pro_7segment_decoder:pro_7sd|clk_100K 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pro_7segment_decoder:pro_7sd|clk_1K
        Info: Destination node pro_7segment_decoder:pro_7sd|clk_100K~0
Info: Automatically promoted node pro_7segment_decoder:pro_7sd|clk_1K 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pro_7segment_decoder:pro_7sd|clk_10
        Info: Destination node pro_7segment_decoder:pro_7sd|clk_1K~0
Info: Automatically promoted node pro_7segment_decoder:pro_7sd|clk_10 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pro_7segment_decoder:pro_7sd|clk_10~0
Info: Automatically promoted node state.S41 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector10~0
        Info: Destination node nxt_state.S42
        Info: Destination node instr[6]
        Info: Destination node instr[10]
        Info: Destination node instr[9]
        Info: Destination node instr[8]
        Info: Destination node instr[7]
        Info: Destination node instr[5]
Info: Automatically promoted node state.S42 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Selector9~0
        Info: Destination node Selector5~0
        Info: Destination node nxt_state.S5
        Info: Destination node Selector18~0
        Info: Destination node WideOr17~0
        Info: Destination node Selector20~0
        Info: Destination node Selector21~0
        Info: Destination node Selector22~0
        Info: Destination node Selector1~0
        Info: Destination node WideOr18~0
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node WideOr17~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node WideOr18~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Estimated most critical path is register to memory delay of 55.216 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X42_Y14; Fanout = 37; REG Node = 'instr[15]'
    Info: 2: + IC(0.498 ns) + CELL(0.178 ns) = 0.676 ns; Loc. = LAB_X42_Y14; Fanout = 61; COMB Node = 'B_Data[3]~12'
    Info: 3: + IC(0.893 ns) + CELL(0.322 ns) = 1.891 ns; Loc. = LAB_X40_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|Equal0~0'
    Info: 4: + IC(1.037 ns) + CELL(0.178 ns) = 3.106 ns; Loc. = LAB_X42_Y14; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[0]~3'
    Info: 5: + IC(0.498 ns) + CELL(0.177 ns) = 3.781 ns; Loc. = LAB_X42_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[0]~1'
    Info: 6: + IC(0.732 ns) + CELL(0.178 ns) = 4.691 ns; Loc. = LAB_X43_Y14; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[17]~7'
    Info: 7: + IC(0.154 ns) + CELL(0.521 ns) = 5.366 ns; Loc. = LAB_X43_Y14; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[16]~4'
    Info: 8: + IC(0.475 ns) + CELL(0.517 ns) = 6.358 ns; Loc. = LAB_X43_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_2_result_int[1]~3'
    Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 6.438 ns; Loc. = LAB_X43_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_2_result_int[2]~5'
    Info: 10: + IC(0.000 ns) + CELL(0.458 ns) = 6.896 ns; Loc. = LAB_X43_Y14; Fanout = 4; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_2_result_int[3]~6'
    Info: 11: + IC(0.498 ns) + CELL(0.178 ns) = 7.572 ns; Loc. = LAB_X43_Y14; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[32]~7'
    Info: 12: + IC(0.475 ns) + CELL(0.517 ns) = 8.564 ns; Loc. = LAB_X43_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_3_result_int[1]~3'
    Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 8.644 ns; Loc. = LAB_X43_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_3_result_int[2]~5'
    Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 8.724 ns; Loc. = LAB_X43_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_3_result_int[3]~7'
    Info: 15: + IC(0.000 ns) + CELL(0.458 ns) = 9.182 ns; Loc. = LAB_X43_Y14; Fanout = 5; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_3_result_int[4]~8'
    Info: 16: + IC(1.073 ns) + CELL(0.178 ns) = 10.433 ns; Loc. = LAB_X43_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[48]~11'
    Info: 17: + IC(0.475 ns) + CELL(0.517 ns) = 11.425 ns; Loc. = LAB_X43_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[1]~3'
    Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 11.505 ns; Loc. = LAB_X43_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[2]~5'
    Info: 19: + IC(0.000 ns) + CELL(0.080 ns) = 11.585 ns; Loc. = LAB_X43_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[3]~7'
    Info: 20: + IC(0.000 ns) + CELL(0.080 ns) = 11.665 ns; Loc. = LAB_X43_Y15; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[4]~9'
    Info: 21: + IC(0.000 ns) + CELL(0.458 ns) = 12.123 ns; Loc. = LAB_X43_Y15; Fanout = 6; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~10'
    Info: 22: + IC(0.354 ns) + CELL(0.322 ns) = 12.799 ns; Loc. = LAB_X43_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[64]~16'
    Info: 23: + IC(0.709 ns) + CELL(0.517 ns) = 14.025 ns; Loc. = LAB_X42_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[1]~3'
    Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 14.105 ns; Loc. = LAB_X42_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[2]~5'
    Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 14.185 ns; Loc. = LAB_X42_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[3]~7'
    Info: 26: + IC(0.000 ns) + CELL(0.080 ns) = 14.265 ns; Loc. = LAB_X42_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[4]~9'
    Info: 27: + IC(0.000 ns) + CELL(0.080 ns) = 14.345 ns; Loc. = LAB_X42_Y15; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[5]~11'
    Info: 28: + IC(0.000 ns) + CELL(0.458 ns) = 14.803 ns; Loc. = LAB_X42_Y15; Fanout = 7; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12'
    Info: 29: + IC(0.354 ns) + CELL(0.322 ns) = 15.479 ns; Loc. = LAB_X42_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[80]~22'
    Info: 30: + IC(1.014 ns) + CELL(0.517 ns) = 17.010 ns; Loc. = LAB_X40_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[1]~3'
    Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 17.090 ns; Loc. = LAB_X40_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[2]~5'
    Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 17.170 ns; Loc. = LAB_X40_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[3]~7'
    Info: 33: + IC(0.000 ns) + CELL(0.080 ns) = 17.250 ns; Loc. = LAB_X40_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[4]~9'
    Info: 34: + IC(0.000 ns) + CELL(0.080 ns) = 17.330 ns; Loc. = LAB_X40_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[5]~11'
    Info: 35: + IC(0.000 ns) + CELL(0.080 ns) = 17.410 ns; Loc. = LAB_X40_Y15; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[6]~13'
    Info: 36: + IC(0.000 ns) + CELL(0.458 ns) = 17.868 ns; Loc. = LAB_X40_Y15; Fanout = 8; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14'
    Info: 37: + IC(0.498 ns) + CELL(0.178 ns) = 18.544 ns; Loc. = LAB_X40_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[96]~29'
    Info: 38: + IC(0.709 ns) + CELL(0.517 ns) = 19.770 ns; Loc. = LAB_X39_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[1]~3'
    Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 19.850 ns; Loc. = LAB_X39_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[2]~5'
    Info: 40: + IC(0.000 ns) + CELL(0.080 ns) = 19.930 ns; Loc. = LAB_X39_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[3]~7'
    Info: 41: + IC(0.000 ns) + CELL(0.080 ns) = 20.010 ns; Loc. = LAB_X39_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[4]~9'
    Info: 42: + IC(0.000 ns) + CELL(0.080 ns) = 20.090 ns; Loc. = LAB_X39_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[5]~11'
    Info: 43: + IC(0.000 ns) + CELL(0.080 ns) = 20.170 ns; Loc. = LAB_X39_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[6]~13'
    Info: 44: + IC(0.000 ns) + CELL(0.080 ns) = 20.250 ns; Loc. = LAB_X39_Y15; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[7]~15'
    Info: 45: + IC(0.000 ns) + CELL(0.458 ns) = 20.708 ns; Loc. = LAB_X39_Y15; Fanout = 9; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16'
    Info: 46: + IC(0.354 ns) + CELL(0.322 ns) = 21.384 ns; Loc. = LAB_X39_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[112]~37'
    Info: 47: + IC(0.719 ns) + CELL(0.517 ns) = 22.620 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[1]~3'
    Info: 48: + IC(0.000 ns) + CELL(0.080 ns) = 22.700 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[2]~5'
    Info: 49: + IC(0.000 ns) + CELL(0.080 ns) = 22.780 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[3]~7'
    Info: 50: + IC(0.000 ns) + CELL(0.080 ns) = 22.860 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[4]~9'
    Info: 51: + IC(0.000 ns) + CELL(0.080 ns) = 22.940 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[5]~11'
    Info: 52: + IC(0.000 ns) + CELL(0.080 ns) = 23.020 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[6]~13'
    Info: 53: + IC(0.000 ns) + CELL(0.080 ns) = 23.100 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[7]~15'
    Info: 54: + IC(0.000 ns) + CELL(0.080 ns) = 23.180 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[8]~17'
    Info: 55: + IC(0.000 ns) + CELL(0.458 ns) = 23.638 ns; Loc. = LAB_X38_Y15; Fanout = 10; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18'
    Info: 56: + IC(0.903 ns) + CELL(0.322 ns) = 24.863 ns; Loc. = LAB_X36_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[128]~46'
    Info: 57: + IC(0.475 ns) + CELL(0.517 ns) = 25.855 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[1]~3'
    Info: 58: + IC(0.000 ns) + CELL(0.080 ns) = 25.935 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[2]~5'
    Info: 59: + IC(0.000 ns) + CELL(0.080 ns) = 26.015 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[3]~7'
    Info: 60: + IC(0.000 ns) + CELL(0.080 ns) = 26.095 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[4]~9'
    Info: 61: + IC(0.000 ns) + CELL(0.080 ns) = 26.175 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[5]~11'
    Info: 62: + IC(0.000 ns) + CELL(0.080 ns) = 26.255 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[6]~13'
    Info: 63: + IC(0.000 ns) + CELL(0.080 ns) = 26.335 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[7]~15'
    Info: 64: + IC(0.000 ns) + CELL(0.080 ns) = 26.415 ns; Loc. = LAB_X36_Y15; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[8]~17'
    Info: 65: + IC(0.000 ns) + CELL(0.080 ns) = 26.495 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[9]~19'
    Info: 66: + IC(0.000 ns) + CELL(0.458 ns) = 26.953 ns; Loc. = LAB_X36_Y15; Fanout = 11; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20'
    Info: 67: + IC(0.588 ns) + CELL(0.322 ns) = 27.863 ns; Loc. = LAB_X37_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[146]~54'
    Info: 68: + IC(1.061 ns) + CELL(0.517 ns) = 29.441 ns; Loc. = LAB_X36_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[3]~7'
    Info: 69: + IC(0.000 ns) + CELL(0.080 ns) = 29.521 ns; Loc. = LAB_X36_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[4]~9'
    Info: 70: + IC(0.000 ns) + CELL(0.080 ns) = 29.601 ns; Loc. = LAB_X36_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[5]~11'
    Info: 71: + IC(0.000 ns) + CELL(0.080 ns) = 29.681 ns; Loc. = LAB_X36_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[6]~13'
    Info: 72: + IC(0.000 ns) + CELL(0.080 ns) = 29.761 ns; Loc. = LAB_X36_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[7]~15'
    Info: 73: + IC(0.000 ns) + CELL(0.080 ns) = 29.841 ns; Loc. = LAB_X36_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[8]~17'
    Info: 74: + IC(0.000 ns) + CELL(0.080 ns) = 29.921 ns; Loc. = LAB_X36_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[9]~19'
    Info: 75: + IC(0.000 ns) + CELL(0.080 ns) = 30.001 ns; Loc. = LAB_X36_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[10]~21'
    Info: 76: + IC(0.000 ns) + CELL(0.458 ns) = 30.459 ns; Loc. = LAB_X36_Y13; Fanout = 12; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22'
    Info: 77: + IC(1.084 ns) + CELL(0.178 ns) = 31.721 ns; Loc. = LAB_X37_Y15; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[166]~61'
    Info: 78: + IC(1.061 ns) + CELL(0.517 ns) = 33.299 ns; Loc. = LAB_X38_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[7]~15'
    Info: 79: + IC(0.000 ns) + CELL(0.080 ns) = 33.379 ns; Loc. = LAB_X38_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[8]~17'
    Info: 80: + IC(0.000 ns) + CELL(0.080 ns) = 33.459 ns; Loc. = LAB_X38_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[9]~19'
    Info: 81: + IC(0.000 ns) + CELL(0.080 ns) = 33.539 ns; Loc. = LAB_X38_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[10]~21'
    Info: 82: + IC(0.000 ns) + CELL(0.080 ns) = 33.619 ns; Loc. = LAB_X38_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[11]~23'
    Info: 83: + IC(0.000 ns) + CELL(0.458 ns) = 34.077 ns; Loc. = LAB_X38_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24'
    Info: 84: + IC(0.131 ns) + CELL(0.545 ns) = 34.753 ns; Loc. = LAB_X38_Y13; Fanout = 12; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[187]~13'
    Info: 85: + IC(1.391 ns) + CELL(0.178 ns) = 36.322 ns; Loc. = LAB_X36_Y14; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[180]~75'
    Info: 86: + IC(0.709 ns) + CELL(0.517 ns) = 37.548 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[5]~11'
    Info: 87: + IC(0.000 ns) + CELL(0.080 ns) = 37.628 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[6]~13'
    Info: 88: + IC(0.000 ns) + CELL(0.080 ns) = 37.708 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[7]~15'
    Info: 89: + IC(0.000 ns) + CELL(0.080 ns) = 37.788 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[8]~17'
    Info: 90: + IC(0.000 ns) + CELL(0.080 ns) = 37.868 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[9]~19'
    Info: 91: + IC(0.000 ns) + CELL(0.080 ns) = 37.948 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[10]~21'
    Info: 92: + IC(0.000 ns) + CELL(0.080 ns) = 38.028 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[11]~23'
    Info: 93: + IC(0.000 ns) + CELL(0.080 ns) = 38.108 ns; Loc. = LAB_X37_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[12]~25'
    Info: 94: + IC(0.000 ns) + CELL(0.458 ns) = 38.566 ns; Loc. = LAB_X37_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26'
    Info: 95: + IC(0.131 ns) + CELL(0.545 ns) = 39.242 ns; Loc. = LAB_X37_Y14; Fanout = 14; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[204]~14'
    Info: 96: + IC(1.073 ns) + CELL(0.178 ns) = 40.493 ns; Loc. = LAB_X37_Y13; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[195]~89'
    Info: 97: + IC(1.358 ns) + CELL(0.517 ns) = 42.368 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[4]~9'
    Info: 98: + IC(0.000 ns) + CELL(0.080 ns) = 42.448 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[5]~11'
    Info: 99: + IC(0.000 ns) + CELL(0.080 ns) = 42.528 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[6]~13'
    Info: 100: + IC(0.000 ns) + CELL(0.080 ns) = 42.608 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[7]~15'
    Info: 101: + IC(0.000 ns) + CELL(0.080 ns) = 42.688 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[8]~17'
    Info: 102: + IC(0.000 ns) + CELL(0.080 ns) = 42.768 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[9]~19'
    Info: 103: + IC(0.000 ns) + CELL(0.080 ns) = 42.848 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[10]~21'
    Info: 104: + IC(0.000 ns) + CELL(0.080 ns) = 42.928 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[11]~23'
    Info: 105: + IC(0.000 ns) + CELL(0.080 ns) = 43.008 ns; Loc. = LAB_X39_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[12]~25'
    Info: 106: + IC(0.000 ns) + CELL(0.080 ns) = 43.088 ns; Loc. = LAB_X39_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[13]~27'
    Info: 107: + IC(0.000 ns) + CELL(0.458 ns) = 43.546 ns; Loc. = LAB_X39_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28'
    Info: 108: + IC(0.375 ns) + CELL(0.545 ns) = 44.466 ns; Loc. = LAB_X38_Y14; Fanout = 15; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[221]~15'
    Info: 109: + IC(1.047 ns) + CELL(0.178 ns) = 45.691 ns; Loc. = LAB_X36_Y14; Fanout = 3; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[209]~105'
    Info: 110: + IC(0.709 ns) + CELL(0.517 ns) = 46.917 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[2]~5'
    Info: 111: + IC(0.000 ns) + CELL(0.080 ns) = 46.997 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[3]~7'
    Info: 112: + IC(0.000 ns) + CELL(0.080 ns) = 47.077 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[4]~9'
    Info: 113: + IC(0.000 ns) + CELL(0.080 ns) = 47.157 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[5]~11'
    Info: 114: + IC(0.000 ns) + CELL(0.080 ns) = 47.237 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[6]~13'
    Info: 115: + IC(0.000 ns) + CELL(0.080 ns) = 47.317 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[7]~15'
    Info: 116: + IC(0.000 ns) + CELL(0.080 ns) = 47.397 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[8]~17'
    Info: 117: + IC(0.000 ns) + CELL(0.080 ns) = 47.477 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[9]~19'
    Info: 118: + IC(0.000 ns) + CELL(0.080 ns) = 47.557 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[10]~21'
    Info: 119: + IC(0.000 ns) + CELL(0.080 ns) = 47.637 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[11]~23'
    Info: 120: + IC(0.000 ns) + CELL(0.080 ns) = 47.717 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[12]~25'
    Info: 121: + IC(0.000 ns) + CELL(0.080 ns) = 47.797 ns; Loc. = LAB_X35_Y14; Fanout = 2; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[13]~27'
    Info: 122: + IC(0.000 ns) + CELL(0.080 ns) = 47.877 ns; Loc. = LAB_X35_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[14]~29'
    Info: 123: + IC(0.000 ns) + CELL(0.458 ns) = 48.335 ns; Loc. = LAB_X35_Y14; Fanout = 16; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30'
    Info: 124: + IC(0.732 ns) + CELL(0.178 ns) = 49.245 ns; Loc. = LAB_X36_Y14; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[231]~114'
    Info: 125: + IC(1.358 ns) + CELL(0.517 ns) = 51.120 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[8]~17'
    Info: 126: + IC(0.000 ns) + CELL(0.080 ns) = 51.200 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[9]~19'
    Info: 127: + IC(0.000 ns) + CELL(0.080 ns) = 51.280 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[10]~21'
    Info: 128: + IC(0.000 ns) + CELL(0.080 ns) = 51.360 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[11]~23'
    Info: 129: + IC(0.000 ns) + CELL(0.080 ns) = 51.440 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[12]~25'
    Info: 130: + IC(0.000 ns) + CELL(0.080 ns) = 51.520 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[13]~27'
    Info: 131: + IC(0.000 ns) + CELL(0.080 ns) = 51.600 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[14]~29'
    Info: 132: + IC(0.000 ns) + CELL(0.080 ns) = 51.680 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[15]~31'
    Info: 133: + IC(0.000 ns) + CELL(0.458 ns) = 52.138 ns; Loc. = LAB_X34_Y13; Fanout = 1; COMB Node = 'ALU:pro_alu|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_15_result_int[16]~32'
    Info: 134: + IC(0.131 ns) + CELL(0.545 ns) = 52.814 ns; Loc. = LAB_X34_Y13; Fanout = 2; COMB Node = 'ALU:pro_alu|Mux16~3'
    Info: 135: + IC(0.154 ns) + CELL(0.521 ns) = 53.489 ns; Loc. = LAB_X34_Y13; Fanout = 2; COMB Node = 'Write_data[0]~19'
    Info: 136: + IC(1.610 ns) + CELL(0.117 ns) = 55.216 ns; Loc. = M4K_X41_Y14; Fanout = 1; MEM Node = 'RAM_Register:pro_rr|altsyncram:RAM_REG_rtl_1|altsyncram_f3n1:auto_generated|ram_block1a0~porta_datain_reg0'
    Info: Total cell delay = 27.616 ns ( 50.01 % )
    Info: Total interconnect delay = 27.600 ns ( 49.99 % )
Info: Fitter routing operations beginning
Info: 7 (of 4512) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 5% of the available device resources in the region that extends from location X25_Y0 to location X37_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 36 output pins without output pin load capacitance assignment
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1000[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1000[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1000[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1000[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1000[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1000[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1000[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_100[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_100[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_100[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_100[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_100[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_100[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_100[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_10[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_10[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_10[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_10[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_10[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_10[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_10[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "segment_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 310 megabytes
    Info: Processing ended: Fri Dec 15 10:32:28 2017
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:13


