# BSIM_SHA1
工程的实现采用verilog ,仿真工具采用questasim，仿真采用UVM方法学进行了简单的仿真，设计仅供参考。

目前此工程中的数据填充部分的位宽仅支持128bit,如果需要支持更高的速率，可能需要增加数据填充部分的带宽。
工程的仿真也只做了填充部分的自动化check。


代码工程的基本架构图如下：


![image](https://user-images.githubusercontent.com/111585956/187062904-4895d18b-30cf-4f7c-876f-7f6272dece90.png)
