GowinSynthesis start
Running parser ...
Analyzing Verilog file '/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv'
Analyzing Verilog file '/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/gowin_clkdiv/gowin_clkdiv.v'
Compiling module 'topmodule'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":1)
Compiling module 'ram_module'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":105)
Extracting RAM for identifier 'ram_mem'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":116)
Compiling module 'rom_module'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":134)
Extracting RAM for identifier 'rom_mem'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":143)
Compiling module 'fsm'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":303)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":578)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":644)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":774)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":776)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":778)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":782)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":784)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":786)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":788)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":792)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":794)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":796)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":800)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":802)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":810)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":812)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":814)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":816)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":820)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":821)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":827)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":829)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":830)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":834)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":836)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":843)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":845)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":847)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":849)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":851)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":852)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":858)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":860)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":862)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":863)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":869)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":871)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":873)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":875)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":877)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":879)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":880)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":884)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":886)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":888)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":890)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":892)
WARN  (EX3858) : System task 'display' is ignored for synthesis("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":725)
Compiling module 'framebuffer'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":154)
Extracting RAM for identifier 'mem_a'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":168)
Extracting RAM for identifier 'mem_b'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":169)
Compiling module 'LED_Controller'("/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv":194)
NOTE  (EX0101) : Current top module is "topmodule"
[5%] Running netlist conversion ...
Running device independent optimization ...
[10%] Optimizing Phase 0 completed
[15%] Optimizing Phase 1 completed
[25%] Optimizing Phase 2 completed
Running inference ...
[30%] Inferring Phase 0 completed
[40%] Inferring Phase 1 completed
[50%] Inferring Phase 2 completed
[55%] Inferring Phase 3 completed
Running technical mapping ...
[60%] Tech-Mapping Phase 0 completed
[65%] Tech-Mapping Phase 1 completed
[75%] Tech-Mapping Phase 2 completed
[80%] Tech-Mapping Phase 3 completed
[90%] Tech-Mapping Phase 4 completed
[95%] Generate netlist file "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/impl/gwsynthesis/Prozessor.vg" completed
[100%] Generate report file "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/impl/gwsynthesis/Prozessor_syn.rpt.html" completed
GowinSynthesis finish
