CLK_CTL,VAR_0
CLK_DIV,VAR_1
CLK_DIV_1,VAR_2
CLK_DIV_4,VAR_3
CLK_LOW_FREQ,VAR_4
PHASE_NOT_RESET,VAR_5
SD_VPCLK0_CTL,VAR_6
SSC_CTL1,VAR_7
SSC_CTL2,VAR_8
SSC_DIV_N_0,VAR_9
SSC_RSTB,VAR_10
STATUS_ERROR,VAR_11
STATUS_FAIL,VAR_12
STATUS_SUCCESS,VAR_13
WAIT_TIME,VAR_14
WRITE_REG_CMD,VAR_15
dev_dbg,FUNC_0
rtsx_add_cmd,FUNC_1
rtsx_dev,FUNC_2
rtsx_init_cmd,FUNC_3
rtsx_send_cmd,FUNC_4
rtsx_write_register,FUNC_5
udelay,FUNC_6
switch_ssc_clock,FUNC_7
chip,VAR_16
clk,VAR_17
retval,VAR_18
n,VAR_19
min_n,VAR_20
max_n,VAR_21
mcu_cnt,VAR_22
div,VAR_23
max_div,VAR_24
ssc_depth,VAR_25
ssc_depth_mask,VAR_26
sd_vpclk_phase_reset,VAR_27
