[{"title":"集创赛(8)---optimus training","url":"2026/02/16/集创赛-8-optimus-training/","date":"2026-02-16","content":"`` ### 1、启动optimus 注意：这里的路径 ..&#x2F;..&#x2F;..&#x2F;Common&#x2F;… 是比赛环境的相对路径，你需要根据你服务器的实际位置修改floorplan.tcl: 123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475###################################################","excerpt":"`` ### 1、启动optimus 注意：这里的路径 ..&#x2F;..&#x2F;..&#x2F;Common&#x2F;… 是比赛环境的相对路径，你需要根据你服务器的实际位置修改floorpl","tags":["集创赛"]},{"title":"SMIC180纳米工艺库解析","url":"2026/02/16/SMIC180纳米工艺库解析/","date":"2026-02-16","content":"","excerpt":"","tags":["数字中后端"]},{"title":"","url":"2026/02/15/A7项目-2-设计导入/","date":"2026-02-15","content":"title: A7项目(2)—设计导入date: 2026-02-15 17:20:26updated: 2026-02-15 17:20:26tags: - A7项目categories: - A7项目toc: true # 是否显示目录 1、设计导入很多公司都有专门做逻辑综合的工程师。综合工程师需要把综合后的Netlist和Constraint（sdc时序约束文件）发给数字后端工程师。随后我们作为数字后端工程师就可以开始干活了。 时钟约束sdc主要内容如下：1)timing相关基本单位设置2)max_fanout，max_transition设定3)设置模块端口port的驱动（时钟和dat","excerpt":"title: A7项目(2)—设计导入date: 2026-02-15 17:20:26updated: 2026-02-15 17:20:26tags: - A7项目categories: - A7","tags":[]},{"title":"A7项目(1)---项目框架与工具使用详解","url":"2026/02/15/A7项目-1-项目框架与工具使用详解/","date":"2026-02-15","content":"1、项目开展需要准备的文件夹 input (源数据&#x2F;弹药库)专业解析：这里必须存放整个后端流程的“三大基石”：门级网表 (Gate-Level Netlist)、时序约束 (SDC - Synopsys Design Constraints)，以及代工厂提供的 物理和时序工艺库 (PDK &#x2F; Standard Cell Libraries)。通俗解释：门级网表 (Gate-Level Netlist)——就像是用代码写成的乐高拼装说明书，告诉你需要哪些基础块；工艺库——就是乐高积木本身，有长条的有方块的。这文件夹就是你的弹药库，打仗前必须检查这里缺不缺东西。 innovus","excerpt":"1、项目开展需要准备的文件夹 input (源数据&#x2F;弹药库)专业解析：这里必须存放整个后端流程的“三大基石”：门级网表 (Gate-Level Netlist)、时序约束 (SDC - Sy","tags":["A7项目"]},{"title":"RISC-V项目(2)---RISC-V指令解析","url":"2026/02/13/RISC-V指令解析/","date":"2026-02-13","content":"1、NOP指令 2、JAL指令(无条件跳转)核心点：将当前PC指针加4存入reg[rd]，跳转到PC+imm继续执行 execute阶段： 12345678`INST_JAL:begin wr_reg_en = 1&#x27;b1 ; wr_reg_addr = rd ; wr_reg_data = instr_addr + 32&#x27;h4 ; jump_en = 1&#x27;b1 ; jump_addr = instr_addr + op2 ; jump_hold = 1&#x27;b0 ;end 译码阶段： 123456`INST_JAL:begin rd_rs1_addr = 5","excerpt":"1、NOP指令 2、JAL指令(无条件跳转)核心点：将当前PC指针加4存入reg[rd]，跳转到PC+imm继续执行 execute阶段： 12345678`INST_JAL:begin wr_reg","tags":["RISC-V"]},{"title":"集创赛(4)---Altisyn综合","url":"2026/02/11/4-Altisyn综合/","date":"2026-02-11","content":"1、配置综合环境 source 配置脚本.sh 就可以配置综合时的环境了 打开综合SYN的文件夹，所有工作和脚本都在其中进行操作。 2、所需要的文件 3、设置搜索路径 4、打开as_shell综合工具 as_shell综合工具长成下面这样： 5、约束文件 6、设置编译库 编译库文件 (compile_lib)含义：EDA 工具（如 Design Compiler）不能直接看懂文本格式的 .lib 文件，它只能看懂二进制格式的 .db 文件。所以第一步必须要把厂家给的 .lib “翻译”成 .db。命令：compile_lib -f lib …作用：就像写 C 语言代码需要先编译成 .exe 才","excerpt":"1、配置综合环境 source 配置脚本.sh 就可以配置综合时的环境了 打开综合SYN的文件夹，所有工作和脚本都在其中进行操作。 2、所需要的文件 3、设置搜索路径 4、打开as_shell综合工具","tags":["集创赛"]},{"title":"RISC-V项目(2)---增加B型指令和UART","url":"2026/02/11/RISC-V项目-2-增加B型指令和UART/","date":"2026-02-11","content":"注意：这里的路径 ..&#x2F;..&#x2F;..&#x2F;Common&#x2F;… 是比赛环境的相对路径，你需要根据你服务器的实际位置修改 1、增加B型指令的译码器123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107","excerpt":"注意：这里的路径 ..&#x2F;..&#x2F;..&#x2F;Common&#x2F;… 是比赛环境的相对路径，你需要根据你服务器的实际位置修改 1、增加B型指令的译码器1234567891011","tags":["RISC-V"]},{"title":"集创赛(1)---数字前仿技术理论","url":"2026/02/10/数字前仿技术理论/","date":"2026-02-10","content":"### 1、verilog跟System verilog区别 2、RTL跟门级建模 for 循环在 Verilog 中绝对属于“行为级建模” (Behavioral Modeling)。 从最顶层的行为级（写算法&#x2F;验证脚本，只关注输入输出结果），到中间核心的RTL级（寄存器传输级，即你正在写的 assign 和 always，描述数据如何在寄存器间流动），再到最底层的门级&#x2F;开关级（具体的逻辑门和晶体管，由 EDA 工具自动生成）。作为 CPU 设计者，你的工作重心死锁在 RTL 级，你负责描述“逻辑功能”，底层的“物理实现”交给工具自动完成。 3、MAC8电路设计 8位并行","excerpt":"### 1、verilog跟System verilog区别 2、RTL跟门级建模 for 循环在 Verilog 中绝对属于“行为级建模” (Behavioral Modeling)。 从最顶层的行","tags":["集创赛"]},{"title":"RISC-V项目(1)---搭建一个初步完整的CPU","url":"2026/02/10/RISV项目-1-搭建一个初步完整的CPU/","date":"2026-02-10","content":"这个文章我们从0开始实现一个CPU,完整地实现取指、译码、执行、回写四大操作过程。 1、PC计数器 核心逻辑 (Logic Flow)：①复位 (Reset)：rst_n 拉低时，PC 归零。②跳转 (Jump)：当 jump_en 为 1，PC 强制更新为目标地址 jump_addr（用于分支或函数调用）。③顺序执行 (Fetch)：默认情况下，PC 每周期 +4（对应 32 位指令字长），自动指向下一条指令。 1234567891011121314151617181920module pc_counter#( parameter AW =32)( input logic clk, inpu","excerpt":"这个文章我们从0开始实现一个CPU,完整地实现取指、译码、执行、回写四大操作过程。 1、PC计数器 核心逻辑 (Logic Flow)：①复位 (Reset)：rst_n 拉低时，PC 归零。②跳转 ","tags":["RISC-V"]},{"title":"关于我 | About Me","url":"about/index.html","isPage":true,"content":"风继续吹，不忍远离。就像摩尔定律虽然放缓，但我们对性能的追求从未停止。 👋 嘿，我是风继续吹热衷于RISC-V 架构、数字后端设计，欢迎来交流呀。 📬 联系与交流 (Connect)如果你也对“造芯”感兴趣，或者想探讨 RISC-V 的扩展指令集，欢迎随时找我喝杯咖啡（或者由我请你喝杯茶）。 GitHub: github.com&#x2F;laozhichi Email: 2436757134@qq.com Location: 深圳大学(Shenzhen university, China) Keep Moving, Keep Coding.","excerpt":"风继续吹，不忍远离。就像摩尔定律虽然放缓，但我们对性能的追求从未停止。 👋 嘿，我是风继续吹热衷于RISC-V 架构、数字后端设计，欢迎来交流呀。 📬 联系与交流 (Connect)如果你也对“造"},{"title":"文章分类","url":"categories/index.html","isPage":true,"content":"","excerpt":""}]