Fitter report for lcd1602
Wed Mar 06 18:15:06 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 06 18:15:06 2019      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; lcd1602                                    ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,046 / 6,272 ( 49 % )                     ;
;     Total combinational functions  ; 2,961 / 6,272 ( 47 % )                     ;
;     Dedicated logic registers      ; 446 / 6,272 ( 7 % )                        ;
; Total registers                    ; 446                                        ;
; Total pins                         ; 19 / 92 ( 21 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 2.77        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  38.5%      ;
;     Processors 5-6         ;  30.8%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; tx_esp8266  ; Missing drive strength and slew rate ;
; tx_PC       ; Missing drive strength and slew rate ;
; lcd_rs      ; Missing drive strength and slew rate ;
; lcd_en      ; Missing drive strength and slew rate ;
; lcd_rw      ; Missing drive strength and slew rate ;
; lcd_data[0] ; Missing drive strength and slew rate ;
; lcd_data[1] ; Missing drive strength and slew rate ;
; lcd_data[2] ; Missing drive strength and slew rate ;
; lcd_data[3] ; Missing drive strength and slew rate ;
; lcd_data[4] ; Missing drive strength and slew rate ;
; lcd_data[5] ; Missing drive strength and slew rate ;
; lcd_data[6] ; Missing drive strength and slew rate ;
; lcd_data[7] ; Missing drive strength and slew rate ;
; dht11_io    ; Missing drive strength and slew rate ;
; ds18b20_io  ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3461 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3461 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3453    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Data/git/Graduation project/Client/FPGA/Complete code/Connect to my own server/output_files/lcd1602.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 3,046 / 6,272 ( 49 % ) ;
;     -- Combinational with no register       ; 2600                   ;
;     -- Register only                        ; 85                     ;
;     -- Combinational with a register        ; 361                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 876                    ;
;     -- 3 input functions                    ; 703                    ;
;     -- <=2 input functions                  ; 1382                   ;
;     -- Register only                        ; 85                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 2068                   ;
;     -- arithmetic mode                      ; 893                    ;
;                                             ;                        ;
; Total registers*                            ; 446 / 6,684 ( 7 % )    ;
;     -- Dedicated logic registers            ; 446 / 6,272 ( 7 % )    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 232 / 392 ( 59 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 19 / 92 ( 21 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 6                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 6 / 10 ( 60 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 6%           ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 9%           ;
; Maximum fan-out                             ; 143                    ;
; Highest non-global fan-out                  ; 58                     ;
; Total fan-out                               ; 9740                   ;
; Average fan-out                             ; 2.76                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3046 / 6272 ( 49 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2600                 ; 0                              ;
;     -- Register only                        ; 85                   ; 0                              ;
;     -- Combinational with a register        ; 361                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 876                  ; 0                              ;
;     -- 3 input functions                    ; 703                  ; 0                              ;
;     -- <=2 input functions                  ; 1382                 ; 0                              ;
;     -- Register only                        ; 85                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2068                 ; 0                              ;
;     -- arithmetic mode                      ; 893                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 446                  ; 0                              ;
;     -- Dedicated logic registers            ; 446 / 6272 ( 7 % )   ; 0 / 6272 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 232 / 392 ( 59 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 19                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 6 / 12 ( 50 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 2                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 2                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 9736                 ; 4                              ;
;     -- Registered Connections               ; 1765                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 4                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 4                    ; 0                              ;
;     -- Output Ports                         ; 13                   ; 0                              ;
;     -- Bidir Ports                          ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_sys    ; 91    ; 6        ; 34           ; 12           ; 0            ; 78                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n      ; 90    ; 6        ; 34           ; 12           ; 7            ; 153                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx_PC      ; 119   ; 7        ; 23           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx_esp8266 ; 86    ; 5        ; 34           ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; lcd_data[0] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[1] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[2] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[3] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[4] ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[5] ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[6] ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_data[7] ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_en      ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs      ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw      ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tx_PC       ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_esp8266  ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                 ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------+---------------------+
; dht11_io   ; 121   ; 7        ; 23           ; 24           ; 14           ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; dht11:DHT11|flag (inverted)          ; -                   ;
; ds18b20_io ; 144   ; 8        ; 1            ; 24           ; 7            ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; ds18b20:ds18b20|icdata~en (inverted) ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; rx_esp8266              ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; tx_esp8266              ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; lcd_data[7]             ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; lcd_data[5]             ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; lcd_data[4]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 10 ( 90 % ) ; 2.5V          ; --           ;
; 7        ; 6 / 13 ( 46 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 12 ( 17 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; rx_esp8266                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; tx_esp8266                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; clk_sys                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; lcd_data[7]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; lcd_data[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; lcd_data[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; lcd_data[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; lcd_data[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; lcd_data[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; lcd_data[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; lcd_data[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; lcd_en                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; lcd_rs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; rx_PC                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; tx_PC                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; dht11_io                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; lcd_rw                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; ds18b20_io                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                         ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                           ; 3046 (13)   ; 446 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 19   ; 0            ; 2600 (12)    ; 85 (0)            ; 361 (0)          ; |top                                                                                                                        ;              ;
;    |DVF:dvf|                                   ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 8 (8)            ; |top|DVF:dvf                                                                                                                ;              ;
;    |clk_set:CLK_UART|                          ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 16 (16)          ; |top|clk_set:CLK_UART                                                                                                       ;              ;
;    |dht11:DHT11|                               ; 197 (197)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 56 (56)           ; 87 (87)          ; |top|dht11:DHT11                                                                                                            ;              ;
;    |ds18b20:ds18b20|                           ; 261 (261)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (117)    ; 22 (22)           ; 122 (122)        ; |top|ds18b20:ds18b20                                                                                                        ;              ;
;    |esp8266_encode:encode|                     ; 168 (168)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 2 (2)             ; 68 (68)          ; |top|esp8266_encode:encode                                                                                                  ;              ;
;    |lcd1602:U5|                                ; 138 (138)   ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 2 (2)             ; 48 (48)          ; |top|lcd1602:U5                                                                                                             ;              ;
;    |lpm_divide:Div0|                           ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0                                                                                                        ;              ;
;       |lpm_divide_ihm:auto_generated|          ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0|lpm_divide_ihm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_akh:divider|         ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                                              ;              ;
;             |alt_u_div_84f:divider|            ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider                        ;              ;
;    |lpm_divide:Div1|                           ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div1                                                                                                        ;              ;
;       |lpm_divide_ihm:auto_generated|          ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div1|lpm_divide_ihm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_akh:divider|         ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                                              ;              ;
;             |alt_u_div_84f:divider|            ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider                        ;              ;
;    |lpm_divide:Div2|                           ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div2                                                                                                        ;              ;
;       |lpm_divide_vim:auto_generated|          ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div2|lpm_divide_vim:auto_generated                                                                          ;              ;
;          |sign_div_unsign_plh:divider|         ; 67 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider                                              ;              ;
;             |alt_u_div_57f:divider|            ; 67 (67)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider                        ;              ;
;    |lpm_divide:Div3|                           ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div3                                                                                                        ;              ;
;       |lpm_divide_dkm:auto_generated|          ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div3|lpm_divide_dkm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_5nh:divider|         ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider                                              ;              ;
;             |alt_u_div_u9f:divider|            ; 127 (127)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider                        ;              ;
;    |lpm_divide:Div4|                           ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div4                                                                                                        ;              ;
;       |lpm_divide_kkm:auto_generated|          ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div4|lpm_divide_kkm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_cnh:divider|         ; 125 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider                                              ;              ;
;             |alt_u_div_caf:divider|            ; 125 (125)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider                        ;              ;
;    |lpm_divide:Div5|                           ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div5                                                                                                        ;              ;
;       |lpm_divide_mhm:auto_generated|          ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div5|lpm_divide_mhm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_ekh:divider|         ; 25 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider                                              ;              ;
;             |alt_u_div_g4f:divider|            ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider                        ;              ;
;    |lpm_divide:Div6|                           ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div6                                                                                                        ;              ;
;       |lpm_divide_ihm:auto_generated|          ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div6|lpm_divide_ihm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_akh:divider|         ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider                                              ;              ;
;             |alt_u_div_84f:divider|            ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider                        ;              ;
;    |lpm_divide:Mod0|                           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 6 (0)            ; |top|lpm_divide:Mod0                                                                                                        ;              ;
;       |lpm_divide_p9m:auto_generated|          ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 6 (0)            ; |top|lpm_divide:Mod0|lpm_divide_p9m:auto_generated                                                                          ;              ;
;          |sign_div_unsign_ekh:divider|         ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 6 (0)            ; |top|lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider                                              ;              ;
;             |alt_u_div_g4f:divider|            ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 6 (6)            ; |top|lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider                        ;              ;
;    |lpm_divide:Mod1|                           ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod1                                                                                                        ;              ;
;       |lpm_divide_m9m:auto_generated|          ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated                                                                          ;              ;
;          |sign_div_unsign_bkh:divider|         ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                                              ;              ;
;             |alt_u_div_a4f:divider|            ; 59 (59)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider                        ;              ;
;    |lpm_divide:Mod2|                           ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 8 (0)            ; |top|lpm_divide:Mod2                                                                                                        ;              ;
;       |lpm_divide_5bm:auto_generated|          ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 8 (0)            ; |top|lpm_divide:Mod2|lpm_divide_5bm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_qlh:divider|         ; 162 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 0 (0)             ; 8 (0)            ; |top|lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider                                              ;              ;
;             |alt_u_div_87f:divider|            ; 162 (162)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 0 (0)             ; 8 (8)            ; |top|lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider                        ;              ;
;    |lpm_divide:Mod4|                           ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod4                                                                                                        ;              ;
;       |lpm_divide_7bm:auto_generated|          ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod4|lpm_divide_7bm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_slh:divider|         ; 301 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider                                              ;              ;
;             |alt_u_div_a7f:divider|            ; 301 (301)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 301 (301)    ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider                        ;              ;
;    |lpm_divide:Mod5|                           ; 359 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod5                                                                                                        ;              ;
;       |lpm_divide_fcm:auto_generated|          ; 359 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod5|lpm_divide_fcm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_4nh:divider|         ; 359 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider                                              ;              ;
;             |alt_u_div_s9f:divider|            ; 359 (359)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider                        ;              ;
;    |lpm_divide:Mod6|                           ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod6                                                                                                        ;              ;
;       |lpm_divide_jcm:auto_generated|          ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod6|lpm_divide_jcm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_8nh:divider|         ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider                                              ;              ;
;             |alt_u_div_4af:divider|            ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 368 (368)    ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider                        ;              ;
;    |lpm_divide:Mod7|                           ; 281 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod7                                                                                                        ;              ;
;       |lpm_divide_mcm:auto_generated|          ; 281 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod7|lpm_divide_mcm:auto_generated                                                                          ;              ;
;          |sign_div_unsign_bnh:divider|         ; 281 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (0)      ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider                                              ;              ;
;             |alt_u_div_aaf:divider|            ; 281 (281)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 281 (281)    ; 0 (0)             ; 0 (0)            ; |top|lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider                        ;              ;
;    |lpm_divide:Mod8|                           ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 6 (0)            ; |top|lpm_divide:Mod8                                                                                                        ;              ;
;       |lpm_divide_p9m:auto_generated|          ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 6 (0)            ; |top|lpm_divide:Mod8|lpm_divide_p9m:auto_generated                                                                          ;              ;
;          |sign_div_unsign_ekh:divider|         ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 6 (0)            ; |top|lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider                                              ;              ;
;             |alt_u_div_g4f:divider|            ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 6 (6)            ; |top|lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider                        ;              ;
;    |lpm_divide:Mod9|                           ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 1 (0)            ; |top|lpm_divide:Mod9                                                                                                        ;              ;
;       |lpm_divide_m9m:auto_generated|          ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 1 (0)            ; |top|lpm_divide:Mod9|lpm_divide_m9m:auto_generated                                                                          ;              ;
;          |sign_div_unsign_bkh:divider|         ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 1 (0)            ; |top|lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider                                              ;              ;
;             |alt_u_div_a4f:divider|            ; 58 (58)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 1 (1)            ; |top|lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider                        ;              ;
;    |lpm_mult:Mult4|                            ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 1 (0)            ; |top|lpm_mult:Mult4                                                                                                         ;              ;
;       |multcore:mult_core|                     ; 57 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (28)      ; 0 (0)             ; 1 (1)            ; |top|lpm_mult:Mult4|multcore:mult_core                                                                                      ;              ;
;          |mpar_add:padder|                     ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;             |lpm_add_sub:adder[0]|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                |add_sub_ngh:auto_generated|    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                      ;              ;
;             |mpar_add:sub_par_add|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                   |add_sub_rgh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated ;              ;
;    |uart_tx:module_tx_esp8266|                 ; 47 (47)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 1 (1)             ; 12 (12)          ; |top|uart_tx:module_tx_esp8266                                                                                              ;              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; rx_esp8266  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; tx_esp8266  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx_PC       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; tx_PC       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_en      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rw      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dht11_io    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ds18b20_io  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rst_n       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_sys     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; rx_esp8266                                ;                   ;         ;
; rx_PC                                     ;                   ;         ;
; dht11_io                                  ;                   ;         ;
;      - dht11:DHT11|data[0]~2              ; 0                 ; 6       ;
;      - dht11:DHT11|Selector33~1           ; 0                 ; 6       ;
;      - dht11:DHT11|Selector40~0           ; 0                 ; 6       ;
;      - dht11:DHT11|state.state7~0         ; 0                 ; 6       ;
;      - dht11:DHT11|Selector43~0           ; 0                 ; 6       ;
;      - dht11:DHT11|Selector38~0           ; 0                 ; 6       ;
;      - dht11:DHT11|Selector42~0           ; 0                 ; 6       ;
;      - dht11:DHT11|Selector37~0           ; 0                 ; 6       ;
;      - dht11:DHT11|Selector36~0           ; 0                 ; 6       ;
;      - dht11:DHT11|Selector35~0           ; 0                 ; 6       ;
; ds18b20_io                                ;                   ;         ;
;      - ds18b20:ds18b20|Rststate.state_0~0 ; 1                 ; 6       ;
;      - ds18b20:ds18b20|temp~13            ; 1                 ; 6       ;
;      - ds18b20:ds18b20|temp~16            ; 1                 ; 6       ;
;      - ds18b20:ds18b20|temp~23            ; 1                 ; 6       ;
;      - ds18b20:ds18b20|temp~25            ; 1                 ; 6       ;
;      - ds18b20:ds18b20|CountRstStep[7]~32 ; 1                 ; 6       ;
;      - ds18b20:ds18b20|Selector4~1        ; 1                 ; 6       ;
;      - ds18b20:ds18b20|Selector5~0        ; 1                 ; 6       ;
;      - ds18b20:ds18b20|Selector6~1        ; 1                 ; 6       ;
; rst_n                                     ;                   ;         ;
; clk_sys                                   ;                   ;         ;
+-------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+---------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DVF:dvf|LessThan0~2                   ; LCCOMB_X33_Y12_N20 ; 10      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; DVF:dvf|clkout                        ; FF_X33_Y12_N23     ; 143     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clk_set:CLK_UART|clk                  ; FF_X1_Y17_N1       ; 59      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clk_sys                               ; PIN_91             ; 78      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; dht11:DHT11|clk_nRST                  ; FF_X25_Y19_N25     ; 58      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; dht11:DHT11|clkout                    ; FF_X33_Y12_N1      ; 142     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; dht11:DHT11|counter[14]~101           ; LCCOMB_X31_Y19_N18 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dht11:DHT11|counter[31]~38            ; LCCOMB_X26_Y19_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dht11:DHT11|data1[39]~1               ; LCCOMB_X25_Y19_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dht11:DHT11|data[39]~0                ; LCCOMB_X28_Y19_N12 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dht11:DHT11|flag                      ; FF_X29_Y19_N1      ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dht11:DHT11|rec[5]~18                 ; LCCOMB_X28_Y19_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dht11:DHT11|state.state12             ; FF_X25_Y19_N11     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|CmdSETstate.state_2~0 ; LCCOMB_X8_Y6_N30   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Count12[1]~15         ; LCCOMB_X7_Y6_N2    ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Count12[5]~16         ; LCCOMB_X7_Y6_N8    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Count65535[16]~19     ; LCCOMB_X8_Y6_N4    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Count65535[6]~18      ; LCCOMB_X7_Y6_N6    ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|CountRbitStep[4]~11   ; LCCOMB_X11_Y8_N22  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|CountRstStep[7]~35    ; LCCOMB_X9_Y7_N30   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|CountWbitStep[7]~16   ; LCCOMB_X7_Y7_N26   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|CountWbitStep[8]~17   ; LCCOMB_X7_Y7_N24   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Flag_Read~2           ; LCCOMB_X8_Y6_N6    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Flag_rBit~0           ; LCCOMB_X8_Y6_N26   ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Flag_wBit~0           ; LCCOMB_X9_Y6_N2    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Result[11]~0          ; LCCOMB_X8_Y6_N0    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Resulth[3]~0          ; LCCOMB_X12_Y8_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Resultl[7]~0          ; LCCOMB_X12_Y8_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|Rststate.state_3~0    ; LCCOMB_X8_Y6_N24   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|i[4]~0                ; LCCOMB_X8_Y6_N8    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|icdata~1              ; LCCOMB_X8_Y6_N2    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|icdata~2              ; LCCOMB_X7_Y8_N4    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|icdata~en             ; FF_X7_Y8_N21       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ds18b20:ds18b20|j[4]~2                ; LCCOMB_X9_Y8_N6    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; esp8266_encode:encode|clk_nRST        ; FF_X24_Y5_N9       ; 24      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; esp8266_encode:encode|cnt[6]~0        ; LCCOMB_X13_Y4_N30  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; esp8266_encode:encode|sig             ; FF_X13_Y4_N1       ; 24      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; lcd1602:U5|lcd_clk_en                 ; FF_X13_Y23_N5      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd1602:U5|lcd_data[4]~2              ; LCCOMB_X18_Y18_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd1602:U5|state1[4]                  ; FF_X21_Y18_N21     ; 29      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; lcd1602:U5|state1[6]                  ; FF_X17_Y18_N19     ; 28      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; rst_n                                 ; PIN_90             ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                 ; PIN_90             ; 142     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; uart_tx:module_tx_esp8266|clk_count~9 ; LCCOMB_X24_Y7_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+---------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                      ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DVF:dvf|clkout            ; FF_X33_Y12_N23 ; 143     ; 26                                   ; Global Clock         ; GCLK6            ; --                        ;
; clk_set:CLK_UART|clk      ; FF_X1_Y17_N1   ; 59      ; 3                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk_sys                   ; PIN_91         ; 78      ; 5                                    ; Global Clock         ; GCLK9            ; --                        ;
; dht11:DHT11|clkout        ; FF_X33_Y12_N1  ; 142     ; 16                                   ; Global Clock         ; GCLK5            ; --                        ;
; esp8266_encode:encode|sig ; FF_X13_Y4_N1   ; 24      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; rst_n                     ; PIN_90         ; 142     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+---------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                           ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+
; dht11:DHT11|clk_nRST                                                                                                           ; 58      ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|add_sub_17_result_int[18]~26   ; 49      ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|add_sub_18_result_int[18]~26   ; 47      ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|add_sub_16_result_int[17]~24   ; 45      ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|add_sub_19_result_int[18]~26   ; 44      ;
; dht11:DHT11|data[39]~0                                                                                                         ; 43      ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|add_sub_20_result_int[18]~26   ; 41      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_18_result_int[15]~22   ; 40      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_17_result_int[15]~22   ; 40      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_16_result_int[15]~22   ; 40      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_15_result_int[15]~22   ; 40      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_14_result_int[15]~22   ; 40      ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|add_sub_21_result_int[18]~26   ; 39      ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_13_result_int[14]~20   ; 38      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_19_result_int[15]~22   ; 38      ;
; lcd1602:U5|state1[2]                                                                                                           ; 37      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_13_result_int[14]~20   ; 37      ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_14_result_int[15]~22   ; 35      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_20_result_int[15]~22   ; 35      ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|add_sub_21_result_int[15]~22   ; 33      ;
; lcd1602:U5|state1[5]                                                                                                           ; 33      ;
; dht11:DHT11|counter[14]~101                                                                                                    ; 32      ;
; dht11:DHT11|counter[31]~38                                                                                                     ; 32      ;
; dht11:DHT11|data1[39]~1                                                                                                        ; 32      ;
; lcd1602:U5|state1[3]                                                                                                           ; 30      ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_10_result_int[11]~16   ; 29      ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_9_result_int[10]~14    ; 29      ;
; lcd1602:U5|state1[4]                                                                                                           ; 29      ;
; lcd1602:U5|state1[1]                                                                                                           ; 28      ;
; lcd1602:U5|state1[6]                                                                                                           ; 28      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_19_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_18_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_17_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_16_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_15_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_14_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_13_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_12_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_11_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_10_result_int[11]~16   ; 26      ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_11_result_int[11]~16   ; 26      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_20_result_int[11]~16   ; 25      ;
; esp8266_encode:encode|cnt[6]~0                                                                                                 ; 24      ;
; esp8266_encode:encode|clk_nRST                                                                                                 ; 24      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_21_result_int[11]~16   ; 24      ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|add_sub_9_result_int[10]~14    ; 24      ;
; esp8266_encode:encode|state[1]                                                                                                 ; 22      ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|add_sub_15_result_int[15]~22   ; 22      ;
; esp8266_encode:encode|state[2]                                                                                                 ; 21      ;
; ds18b20:ds18b20|Rststate.state_3~0                                                                                             ; 19      ;
; ds18b20:ds18b20|Result[3]                                                                                                      ; 19      ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|add_sub_7_result_int[8]~12     ; 19      ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|add_sub_6_result_int[7]~10     ; 19      ;
; ds18b20:ds18b20|j[0]                                                                                                           ; 18      ;
; lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12     ; 18      ;
; lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10     ; 18      ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_7_result_int[8]~12     ; 18      ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10     ; 18      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_20_result_int[8]~12    ; 18      ;
; ds18b20:ds18b20|Count65535[6]~18                                                                                               ; 17      ;
; ds18b20:ds18b20|j[2]                                                                                                           ; 17      ;
; ds18b20:ds18b20|icdata~1                                                                                                       ; 17      ;
; esp8266_encode:encode|Selector5~3                                                                                              ; 17      ;
; ds18b20:ds18b20|Count65535[16]~19                                                                                              ; 16      ;
; esp8266_encode:encode|WideNor0~2                                                                                               ; 16      ;
; esp8266_encode:encode|state[0]                                                                                                 ; 16      ;
; ds18b20:ds18b20|Result[2]                                                                                                      ; 16      ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|add_sub_12_result_int[11]~16   ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_21_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_19_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_18_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_17_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_16_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_15_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_14_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_13_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_12_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_11_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_10_result_int[8]~12    ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_9_result_int[8]~12     ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_8_result_int[8]~12     ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_7_result_int[8]~12     ; 16      ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|add_sub_6_result_int[7]~10     ; 16      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~2  ; 16      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~0  ; 16      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6                       ; 16      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4                       ; 16      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~2                       ; 16      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~0                       ; 16      ;
; ds18b20:ds18b20|Flag_rBit~0                                                                                                    ; 15      ;
; ds18b20:ds18b20|j[1]                                                                                                           ; 15      ;
; esp8266_encode:encode|Selector3~0                                                                                              ; 15      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~6  ; 15      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~4  ; 15      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~12 ; 14      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~10 ; 14      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~8  ; 14      ;
; lpm_divide:Div5|lpm_divide_mhm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|add_sub_6_result_int[7]~10     ; 14      ;
; ds18b20:ds18b20|Result[1]                                                                                                      ; 13      ;
; lcd1602:U5|state1[0]                                                                                                           ; 13      ;
; uart_tx:module_tx_esp8266|clk_count[7]                                                                                         ; 13      ;
; uart_tx:module_tx_esp8266|clk_count[4]                                                                                         ; 13      ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8      ; 13      ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6      ; 13      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~16 ; 13      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~14 ; 13      ;
; ds18b20:ds18b20|Result[11]~0                                                                                                   ; 12      ;
; ds18b20:ds18b20|Result[4]                                                                                                      ; 12      ;
; ds18b20:ds18b20|Result[8]                                                                                                      ; 12      ;
; lcd1602:U5|lcd_clk_en                                                                                                          ; 12      ;
; uart_tx:module_tx_esp8266|clk_count[5]                                                                                         ; 12      ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8      ; 12      ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6      ; 12      ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|add_sub_8_result_int[8]~12     ; 12      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~24 ; 12      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~22 ; 12      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~20 ; 12      ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~18 ; 12      ;
; rst_n~input                                                                                                                    ; 11      ;
; clkenable                                                                                                                      ; 11      ;
; dht11:DHT11|state.state12                                                                                                      ; 11      ;
; esp8266_encode:encode|Equal3~3                                                                                                 ; 11      ;
; ds18b20:ds18b20|Result[5]                                                                                                      ; 11      ;
; ds18b20:ds18b20|Result[9]                                                                                                      ; 11      ;
; uart_tx:module_tx_esp8266|send                                                                                                 ; 11      ;
; uart_tx:module_tx_esp8266|clk_count[6]                                                                                         ; 11      ;
; dht11_io~input                                                                                                                 ; 10      ;
; ds18b20:ds18b20|CountRstStep[7]~35                                                                                             ; 10      ;
; DVF:dvf|LessThan0~2                                                                                                            ; 10      ;
; esp8266_encode:encode|send_done                                                                                                ; 10      ;
; ds18b20:ds18b20|Result[0]                                                                                                      ; 10      ;
; ds18b20:ds18b20|Result[6]                                                                                                      ; 10      ;
; ds18b20:ds18b20|Result[10]                                                                                                     ; 10      ;
; uart_tx:module_tx_esp8266|Equal0~0                                                                                             ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8     ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8     ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8     ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8     ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[5]~8     ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[5]~8      ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[5]~8      ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[5]~8      ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[5]~8      ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[5]~8      ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_4_result_int[5]~8      ; 10      ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_3_result_int[4]~6      ; 10      ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8      ; 10      ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8      ; 10      ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6      ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_5_result_int[5]~8      ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_4_result_int[5]~8      ; 10      ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_3_result_int[4]~6      ; 10      ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8      ; 10      ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_4_result_int[5]~8      ; 10      ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_3_result_int[4]~6      ; 10      ;
; ds18b20_io~input                                                                                                               ; 9       ;
; ds18b20:ds18b20|Result[7]                                                                                                      ; 9       ;
; ds18b20:ds18b20|Result[11]                                                                                                     ; 9       ;
; dht11:DHT11|data1[34]                                                                                                          ; 9       ;
; dht11:DHT11|data1[35]                                                                                                          ; 9       ;
; dht11:DHT11|data1[36]                                                                                                          ; 9       ;
; uart_tx:module_tx_esp8266|clk_count[3]                                                                                         ; 9       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8      ; 9       ;
; esp8266_encode:encode|WideNor0                                                                                                 ; 8       ;
; ds18b20:ds18b20|comb~0                                                                                                         ; 8       ;
; ds18b20:ds18b20|Writestate.state_2                                                                                             ; 8       ;
; ds18b20:ds18b20|i[4]~0                                                                                                         ; 8       ;
; ds18b20:ds18b20|CountWbitStep[8]~17                                                                                            ; 8       ;
; ds18b20:ds18b20|CountWbitStep[7]~16                                                                                            ; 8       ;
; ds18b20:ds18b20|Flag_wBit~0                                                                                                    ; 8       ;
; ds18b20:ds18b20|Flag_Write                                                                                                     ; 8       ;
; ds18b20:ds18b20|Flag_Read~2                                                                                                    ; 8       ;
; ds18b20:ds18b20|temp~12                                                                                                        ; 8       ;
; ds18b20:ds18b20|CountWbitStep[8]~8                                                                                             ; 8       ;
; ds18b20:ds18b20|CmdSETstate.state_10                                                                                           ; 8       ;
; ds18b20:ds18b20|CmdSETstate.state_8                                                                                            ; 8       ;
; dht11:DHT11|state.00000                                                                                                        ; 8       ;
; ds18b20:ds18b20|Resultl[7]~0                                                                                                   ; 8       ;
; dht11:DHT11|Equal0~4                                                                                                           ; 8       ;
; dht11:DHT11|data1[37]                                                                                                          ; 8       ;
; dht11:DHT11|data1[38]                                                                                                          ; 8       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8      ; 8       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_6_result_int[5]~8      ; 8       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|add_sub_5_result_int[5]~8      ; 8       ;
; lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated|op_1~26 ; 8       ;
; ds18b20:ds18b20|Readstate.state_2                                                                                              ; 7       ;
; ds18b20:ds18b20|j[3]                                                                                                           ; 7       ;
; ds18b20:ds18b20|j[4]                                                                                                           ; 7       ;
; ds18b20:ds18b20|Readstate.state_1                                                                                              ; 7       ;
; esp8266_encode:encode|always1~5                                                                                                ; 7       ;
; esp8266_encode:encode|always1~4                                                                                                ; 7       ;
; lcd1602:U5|Equal0~10                                                                                                           ; 7       ;
; esp8266_encode:encode|Equal10~0                                                                                                ; 7       ;
; esp8266_encode:encode|Equal12~1                                                                                                ; 7       ;
; esp8266_encode:encode|state[3]                                                                                                 ; 7       ;
; dht11:DHT11|data1[33]                                                                                                          ; 7       ;
; dht11:DHT11|data1[17]                                                                                                          ; 7       ;
; dht11:DHT11|data1[18]                                                                                                          ; 7       ;
; dht11:DHT11|data1[19]                                                                                                          ; 7       ;
; dht11:DHT11|data1[20]                                                                                                          ; 7       ;
; ds18b20:ds18b20|CountRstStep[5]                                                                                                ; 7       ;
; ds18b20:ds18b20|CountRstStep[6]                                                                                                ; 7       ;
; ds18b20:ds18b20|Count12[1]~15                                                                                                  ; 6       ;
; ds18b20:ds18b20|CountRbitStep[4]~11                                                                                            ; 6       ;
; ds18b20:ds18b20|LessThan8~1                                                                                                    ; 6       ;
; ds18b20:ds18b20|LessThan10~0                                                                                                   ; 6       ;
; ds18b20:ds18b20|WideOr31~0                                                                                                     ; 6       ;
; ds18b20:ds18b20|CmdSETstate.state_0                                                                                            ; 6       ;
; ds18b20:ds18b20|CmdSETstate.state_5                                                                                            ; 6       ;
; ds18b20:ds18b20|ReadBitstate.state_1                                                                                           ; 6       ;
; dht11:DHT11|state.state1                                                                                                       ; 6       ;
; dht11:DHT11|rec[5]~18                                                                                                          ; 6       ;
; esp8266_encode:encode|Equal13~1                                                                                                ; 6       ;
; lcd1602:U5|lcd_data[4]~2                                                                                                       ; 6       ;
; dht11:DHT11|data1[21]                                                                                                          ; 6       ;
; dht11:DHT11|data1[22]                                                                                                          ; 6       ;
; dht11:DHT11|data1[39]                                                                                                          ; 6       ;
; uart_tx:module_tx_esp8266|data_wr                                                                                              ; 6       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~8     ; 6       ;
; esp8266_encode:encode|Equal1~4                                                                                                 ; 5       ;
; ds18b20:ds18b20|Count12[5]~16                                                                                                  ; 5       ;
; ds18b20:ds18b20|ReadBitstate.state_2                                                                                           ; 5       ;
; ds18b20:ds18b20|j[0]~3                                                                                                         ; 5       ;
; ds18b20:ds18b20|j[4]~2                                                                                                         ; 5       ;
; ds18b20:ds18b20|LessThan1~0                                                                                                    ; 5       ;
; ds18b20:ds18b20|Rststate.state_5                                                                                               ; 5       ;
; ds18b20:ds18b20|i[1]                                                                                                           ; 5       ;
; ds18b20:ds18b20|i[0]                                                                                                           ; 5       ;
; ds18b20:ds18b20|Flag_Rst                                                                                                       ; 5       ;
; dht11:DHT11|state.state7                                                                                                       ; 5       ;
; dht11:DHT11|state.state2                                                                                                       ; 5       ;
; ds18b20:ds18b20|Flag_Read                                                                                                      ; 5       ;
; ds18b20:ds18b20|i[3]                                                                                                           ; 5       ;
; ds18b20:ds18b20|i[4]                                                                                                           ; 5       ;
; ds18b20:ds18b20|LessThan5~1                                                                                                    ; 5       ;
; ds18b20:ds18b20|LessThan5~0                                                                                                    ; 5       ;
; ds18b20:ds18b20|CmdSETstate.state_2                                                                                            ; 5       ;
; ds18b20:ds18b20|WriteBitstate.state_2                                                                                          ; 5       ;
; ds18b20:ds18b20|Rststate.state_1                                                                                               ; 5       ;
; dht11:DHT11|Equal1~10                                                                                                          ; 5       ;
; clk_set:CLK_UART|Equal1~0                                                                                                      ; 5       ;
; esp8266_encode:encode|Equal15~0                                                                                                ; 5       ;
; uart_tx:module_tx_esp8266|clk_count[5]~4                                                                                       ; 5       ;
; lcd1602:U5|lcd_data[0]                                                                                                         ; 5       ;
; ds18b20:ds18b20|CountWbitStep[8]                                                                                               ; 5       ;
; ds18b20:ds18b20|CountWbitStep[7]                                                                                               ; 5       ;
; dht11:DHT11|counter[2]                                                                                                         ; 5       ;
; dht11:DHT11|counter[1]                                                                                                         ; 5       ;
; dht11:DHT11|counter[5]                                                                                                         ; 5       ;
; ds18b20:ds18b20|Readstate.state_3                                                                                              ; 4       ;
; ds18b20:ds18b20|ReadBitstate.state_4                                                                                           ; 4       ;
; ds18b20:ds18b20|LessThan3~1                                                                                                    ; 4       ;
; ds18b20:ds18b20|Rststate.state_8                                                                                               ; 4       ;
; ds18b20:ds18b20|WriteBitstate.state_4~1                                                                                        ; 4       ;
; ds18b20:ds18b20|WriteBitstate.state_4~0                                                                                        ; 4       ;
; ds18b20:ds18b20|Decoder1~5                                                                                                     ; 4       ;
; ds18b20:ds18b20|Decoder1~2                                                                                                     ; 4       ;
; ds18b20:ds18b20|Decoder1~1                                                                                                     ; 4       ;
; dht11:DHT11|state.state8                                                                                                       ; 4       ;
; ds18b20:ds18b20|WriteBitstate.state_3                                                                                          ; 4       ;
; ds18b20:ds18b20|Writestate.state_1                                                                                             ; 4       ;
; ds18b20:ds18b20|ReadBitstate.state_0                                                                                           ; 4       ;
; ds18b20:ds18b20|Rststate.state_3                                                                                               ; 4       ;
; ds18b20:ds18b20|Rststate.state_0                                                                                               ; 4       ;
; ds18b20:ds18b20|CmdSETstate.state_7                                                                                            ; 4       ;
; ds18b20:ds18b20|WriteBitstate.state_0                                                                                          ; 4       ;
; ds18b20:ds18b20|WriteBitstate.state_5                                                                                          ; 4       ;
; dht11:DHT11|Selector34~0                                                                                                       ; 4       ;
; ds18b20:ds18b20|Resulth[3]~0                                                                                                   ; 4       ;
; esp8266_encode:encode|cnt[2]                                                                                                   ; 4       ;
; esp8266_encode:encode|cnt[9]                                                                                                   ; 4       ;
; esp8266_encode:encode|cnt[12]                                                                                                  ; 4       ;
; lcd1602:U5|WideOr10~1                                                                                                          ; 4       ;
; esp8266_encode:encode|Equal11~0                                                                                                ; 4       ;
; esp8266_encode:encode|Selector22~2                                                                                             ; 4       ;
; esp8266_encode:encode|Equal3~2                                                                                                 ; 4       ;
; esp8266_encode:encode|Equal3~1                                                                                                 ; 4       ;
; esp8266_encode:encode|Equal3~0                                                                                                 ; 4       ;
; dht11:DHT11|data1[2]                                                                                                           ; 4       ;
; dht11:DHT11|data1[3]                                                                                                           ; 4       ;
; dht11:DHT11|data1[4]                                                                                                           ; 4       ;
; dht11:DHT11|data1[5]                                                                                                           ; 4       ;
; dht11:DHT11|data1[6]                                                                                                           ; 4       ;
; dht11:DHT11|data1[7]                                                                                                           ; 4       ;
; dht11:DHT11|data1[8]                                                                                                           ; 4       ;
; dht11:DHT11|data1[9]                                                                                                           ; 4       ;
; dht11:DHT11|data1[10]                                                                                                          ; 4       ;
; dht11:DHT11|data1[11]                                                                                                          ; 4       ;
; dht11:DHT11|data1[12]                                                                                                          ; 4       ;
; dht11:DHT11|data1[23]                                                                                                          ; 4       ;
; uart_tx:module_tx_esp8266|Selector6~0                                                                                          ; 4       ;
; ds18b20:ds18b20|CountRstStep[9]                                                                                                ; 4       ;
; ds18b20:ds18b20|CountRstStep[8]                                                                                                ; 4       ;
; ds18b20:ds18b20|CountRstStep[2]                                                                                                ; 4       ;
; ds18b20:ds18b20|CountRstStep[3]                                                                                                ; 4       ;
; ds18b20:ds18b20|CountRstStep[4]                                                                                                ; 4       ;
; ds18b20:ds18b20|CountRstStep[7]                                                                                                ; 4       ;
; ds18b20:ds18b20|CountRstStep[10]                                                                                               ; 4       ;
; ds18b20:ds18b20|CountRbitStep[6]                                                                                               ; 4       ;
; ds18b20:ds18b20|CountRbitStep[5]                                                                                               ; 4       ;
; ds18b20:ds18b20|CountRbitStep[4]                                                                                               ; 4       ;
; Add0~22                                                                                                                        ; 3       ;
; esp8266_encode:encode|Selector23~7                                                                                             ; 3       ;
; ds18b20:ds18b20|Rststate.state_7                                                                                               ; 3       ;
; ds18b20:ds18b20|Equal0~2                                                                                                       ; 3       ;
; ds18b20:ds18b20|Rststate.state_4                                                                                               ; 3       ;
; ds18b20:ds18b20|CmdSETstate.state_3                                                                                            ; 3       ;
; ds18b20:ds18b20|temp~13                                                                                                        ; 3       ;
; ds18b20:ds18b20|ReadBitstate.state_3                                                                                           ; 3       ;
; ds18b20:ds18b20|LessThan9~0                                                                                                    ; 3       ;
; ds18b20:ds18b20|LessThan6~1                                                                                                    ; 3       ;
; ds18b20:ds18b20|Rststate.state_6                                                                                               ; 3       ;
; ds18b20:ds18b20|i[2]                                                                                                           ; 3       ;
; ds18b20:ds18b20|WriteBitstate.state_1                                                                                          ; 3       ;
; ds18b20:ds18b20|LessThan0~2                                                                                                    ; 3       ;
; ds18b20:ds18b20|CmdSETstate.state_4                                                                                            ; 3       ;
; dht11:DHT11|Equal3~1                                                                                                           ; 3       ;
; ds18b20:ds18b20|Decoder1~8                                                                                                     ; 3       ;
; dht11:DHT11|Equal4~0                                                                                                           ; 3       ;
; ds18b20:ds18b20|Selector49~0                                                                                                   ; 3       ;
; ds18b20:ds18b20|WriteBitstate.state_6                                                                                          ; 3       ;
; ds18b20:ds18b20|LessThan5~2                                                                                                    ; 3       ;
; ds18b20:ds18b20|LessThan6~0                                                                                                    ; 3       ;
; ds18b20:ds18b20|CmdSETstate.state_6                                                                                            ; 3       ;
; ds18b20:ds18b20|CmdSETstate.state_1                                                                                            ; 3       ;
; ds18b20:ds18b20|ResultDS18B20[0]                                                                                               ; 3       ;
; ds18b20:ds18b20|ResultDS18B20[2]                                                                                               ; 3       ;
; ds18b20:ds18b20|ResultDS18B20[3]                                                                                               ; 3       ;
; ds18b20:ds18b20|ResultDS18B20[1]                                                                                               ; 3       ;
; dht11:DHT11|state.state9                                                                                                       ; 3       ;
; esp8266_encode:encode|Equal0~7                                                                                                 ; 3       ;
; esp8266_encode:encode|cnt[3]                                                                                                   ; 3       ;
; esp8266_encode:encode|cnt[7]                                                                                                   ; 3       ;
; esp8266_encode:encode|cnt[8]                                                                                                   ; 3       ;
; esp8266_encode:encode|cnt[6]                                                                                                   ; 3       ;
; esp8266_encode:encode|cnt[11]                                                                                                  ; 3       ;
; dht11:DHT11|data_reg                                                                                                           ; 3       ;
; dht11:DHT11|data[0]                                                                                                            ; 3       ;
; lcd1602:U5|WideOr10~2                                                                                                          ; 3       ;
; clk_set:CLK_UART|cnt[1]                                                                                                        ; 3       ;
; clk_set:CLK_UART|cnt[4]                                                                                                        ; 3       ;
; clk_set:CLK_UART|cnt[2]                                                                                                        ; 3       ;
; esp8266_encode:encode|sig                                                                                                      ; 3       ;
; esp8266_encode:encode|Equal14~0                                                                                                ; 3       ;
; esp8266_encode:encode|Selector4~0                                                                                              ; 3       ;
; uart_tx:module_tx_esp8266|clk_count[0]~13                                                                                      ; 3       ;
; lcd1602:U5|WideOr10~0                                                                                                          ; 3       ;
; dht11:DHT11|data1[1]                                                                                                           ; 3       ;
; dht11:DHT11|data1[13]                                                                                                          ; 3       ;
; dht11:DHT11|data1[14]                                                                                                          ; 3       ;
; ds18b20:ds18b20|CountRstStep[1]                                                                                                ; 3       ;
; ds18b20:ds18b20|Count12[5]                                                                                                     ; 3       ;
; ds18b20:ds18b20|CountRbitStep[3]                                                                                               ; 3       ;
; ds18b20:ds18b20|CountWbitStep[6]                                                                                               ; 3       ;
; ds18b20:ds18b20|CountWbitStep[5]                                                                                               ; 3       ;
; ds18b20:ds18b20|CountWbitStep[4]                                                                                               ; 3       ;
; ds18b20:ds18b20|CountWbitStep[3]                                                                                               ; 3       ;
; dht11:DHT11|counter[18]                                                                                                        ; 3       ;
; dht11:DHT11|counter[17]                                                                                                        ; 3       ;
; dht11:DHT11|counter[16]                                                                                                        ; 3       ;
; dht11:DHT11|counter[15]                                                                                                        ; 3       ;
; dht11:DHT11|counter[13]                                                                                                        ; 3       ;
; dht11:DHT11|counter[8]                                                                                                         ; 3       ;
; dht11:DHT11|counter[4]                                                                                                         ; 3       ;
; dht11:DHT11|counter[14]                                                                                                        ; 3       ;
; dht11:DHT11|counter[11]                                                                                                        ; 3       ;
; dht11:DHT11|counter[9]                                                                                                         ; 3       ;
; dht11:DHT11|counter[3]                                                                                                         ; 3       ;
; dht11:DHT11|counter[31]                                                                                                        ; 3       ;
; dht11:DHT11|counter[30]                                                                                                        ; 3       ;
; dht11:DHT11|rec[4]                                                                                                             ; 3       ;
; dht11:DHT11|rec[3]                                                                                                             ; 3       ;
; dht11:DHT11|rec[5]                                                                                                             ; 3       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8      ; 3       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|add_sub_7_result_int[5]~8      ; 3       ;
; lcd1602:U5|WideOr1~13                                                                                                          ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[136]~578              ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~65                ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~64                ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[171]~468              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[163]~467              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[155]~466              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[147]~465              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[139]~464              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[131]~463              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[123]~462              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[115]~461              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[107]~460              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[99]~459               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[91]~458               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[83]~457               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[75]~456               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~212               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[62]~211               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~210               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~209               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~208               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~207               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~206               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[32]~205               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[27]~204               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[22]~203               ; 2       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~69                ; 2       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~68                ; 2       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~67                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~70                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[27]~69                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[22]~68                ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~58                ; 2       ;
; lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~57                ; 2       ;
; lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~56                ; 2       ;
; lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~55                ; 2       ;
; lpm_divide:Mod8|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~54                ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[20]~58                ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[59]~57                ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[60]~56                ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[61]~55                ; 2       ;
; lpm_divide:Mod0|lpm_divide_p9m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_g4f:divider|StageOut[62]~54                ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[233]~577              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[222]~576              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[222]~575              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[211]~574              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[211]~573              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[200]~572              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[200]~571              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[189]~570              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[189]~569              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[178]~568              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[178]~567              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[167]~566              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[167]~565              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[156]~564              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[156]~563              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[145]~562              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[145]~561              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[134]~560              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[134]~559              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[123]~558              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[123]~557              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[115]~555              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[116]~554              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[117]~553              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[118]~552              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[344]~421              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[326]~420              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[327]~419              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[328]~418              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[329]~417              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[330]~416              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[312]~415              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[313]~414              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[314]~413              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[315]~412              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[316]~411              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[317]~410              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[318]~409              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[319]~408              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[320]~407              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[321]~406              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[302]~531              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[287]~530              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[272]~529              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[257]~528              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[242]~527              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[227]~526              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[228]~525              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[229]~524              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[230]~523              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[215]~522              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[216]~521              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[217]~520              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[218]~519              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[219]~518              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[220]~517              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[221]~516              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[222]~515              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[67]~442               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[60]~441               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[61]~440               ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~54                ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~53                ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~51                ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~50                ; 2       ;
; lpm_divide:Div6|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~49                ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[21]~54                ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~53                ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~51                ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~50                ; 2       ;
; lpm_divide:Div0|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~49                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[56]~77                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[57]~72                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[57]~71                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[48]~70                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[59]~69                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[60]~68                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[61]~67                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[49]~65                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[49]~64                ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[235]~550              ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[50]~63                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[51]~62                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[52]~61                ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[53]~60                ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[236]~549              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[237]~548              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[238]~547              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[239]~546              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[240]~545              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[224]~544              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[225]~543              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[226]~542              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[227]~541              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[228]~540              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[213]~538              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[214]~537              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[215]~536              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[216]~535              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[217]~534              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[202]~532              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[203]~531              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[204]~530              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[205]~529              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[206]~528              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[191]~526              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[192]~525              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[193]~524              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[194]~523              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[195]~522              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[180]~520              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[181]~519              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[182]~518              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[183]~517              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[184]~516              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[169]~514              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[170]~513              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[171]~512              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[172]~511              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[173]~510              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[158]~508              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[159]~507              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[160]~506              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[161]~505              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[162]~504              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[147]~502              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[148]~501              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[149]~500              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[150]~499              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[151]~498              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[137]~496              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[138]~495              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[139]~494              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[140]~493              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[126]~491              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[127]~490              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[128]~489              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[129]~488              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[212]~142              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[196]~141              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[382]~404              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[363]~403              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[213]~130              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[197]~129              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[383]~402              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[214]~128              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[215]~127              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[216]~126              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[217]~125              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[218]~124              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[219]~123              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[220]~122              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[221]~121              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[222]~120              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[198]~118              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[384]~401              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[199]~117              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[200]~116              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[201]~115              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[202]~114              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[203]~113              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[204]~112              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[205]~111              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[206]~110              ; 2       ;
; lpm_divide:Div4|lpm_divide_kkm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_caf:divider|StageOut[207]~109              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[385]~400              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[386]~399              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[387]~398              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[388]~397              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[389]~396              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[390]~395              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[391]~394              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[392]~393              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[393]~392              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[394]~391              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[364]~390              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[345]~389              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[365]~388              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[366]~387              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[367]~386              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[368]~385              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[369]~384              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[370]~383              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[371]~382              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[372]~381              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[373]~380              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[374]~379              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[375]~378              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[346]~376              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[347]~375              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[348]~374              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[349]~373              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[350]~372              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[351]~371              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[352]~370              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[353]~369              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[354]~368              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[355]~367              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[356]~366              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[357]~365              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[331]~363              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[332]~362              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[333]~361              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[334]~360              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[335]~359              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[336]~358              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[337]~357              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[338]~356              ; 2       ;
; lpm_divide:Mod7|lpm_divide_mcm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_aaf:divider|StageOut[339]~355              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[122]~146              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[110]~145              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[318]~513              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[123]~137              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[111]~136              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[99]~135               ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[319]~512              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[124]~134              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[125]~133              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[126]~132              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[127]~131              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[128]~130              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[129]~129              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[112]~127              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[100]~126              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[320]~511              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[113]~125              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[114]~124              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[115]~123              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[116]~122              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[117]~121              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[118]~120              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[101]~118              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[321]~510              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[102]~117              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[103]~116              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[104]~115              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[105]~114              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[106]~113              ; 2       ;
; lpm_divide:Div3|lpm_divide_dkm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_u9f:divider|StageOut[107]~112              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[322]~509              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[323]~508              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[324]~507              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[325]~506              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[326]~505              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[327]~504              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[328]~503              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[303]~502              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[304]~501              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[305]~500              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[306]~499              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[307]~498              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[308]~497              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[309]~496              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[310]~495              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[311]~494              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[312]~493              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[288]~491              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[289]~490              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[290]~489              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[291]~488              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[292]~487              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[293]~486              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[294]~485              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[295]~484              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[296]~483              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[297]~482              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[273]~480              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[274]~479              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[275]~478              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[276]~477              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[277]~476              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[278]~475              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[279]~474              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[280]~473              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[281]~472              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[282]~471              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[258]~469              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[259]~468              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[260]~467              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[261]~466              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[262]~465              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[263]~464              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[264]~463              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[265]~462              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[266]~461              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[267]~460              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[243]~458              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[244]~457              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[245]~456              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[246]~455              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[247]~454              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[248]~453              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[249]~452              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[250]~451              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[251]~450              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[252]~449              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[231]~447              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[232]~446              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[233]~445              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[234]~444              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[235]~443              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[236]~442              ; 2       ;
; lpm_divide:Mod6|lpm_divide_jcm:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_4af:divider|StageOut[237]~441              ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[22]~59                ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~57                ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[15]~56                ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[16]~55                ; 2       ;
; lpm_divide:Div1|lpm_divide_ihm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_84f:divider|StageOut[17]~54                ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[172]~438              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[173]~437              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[174]~436              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[164]~435              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[165]~434              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[156]~432              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[157]~431              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[148]~429              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[149]~428              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[140]~426              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[141]~425              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[132]~423              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[133]~422              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[124]~420              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[125]~419              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[116]~417              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[117]~416              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[108]~414              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[109]~413              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[100]~411              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[101]~410              ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[92]~408               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[93]~407               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[84]~405               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[85]~404               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[76]~402               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[77]~401               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[68]~399               ; 2       ;
; lpm_divide:Mod4|lpm_divide_7bm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_a7f:divider|StageOut[69]~398               ; 2       ;
; dht11:DHT11|state.state3                                                                                                       ; 2       ;
; dht11:DHT11|state.state4                                                                                                       ; 2       ;
; dht11:DHT11|state.state5                                                                                                       ; 2       ;
; dht11:DHT11|state.state10                                                                                                      ; 2       ;
; ds18b20:ds18b20|Selector4~0                                                                                                    ; 2       ;
; ds18b20:ds18b20|Equal1~4                                                                                                       ; 2       ;
; dht11:DHT11|state.state6                                                                                                       ; 2       ;
; ds18b20:ds18b20|temp~25                                                                                                        ; 2       ;
; ds18b20:ds18b20|temp~23                                                                                                        ; 2       ;
; ds18b20:ds18b20|temp~17                                                                                                        ; 2       ;
; ds18b20:ds18b20|temp~14                                                                                                        ; 2       ;
; dht11:DHT11|state.state11                                                                                                      ; 2       ;
; ds18b20:ds18b20|Flag_wBit                                                                                                      ; 2       ;
; ds18b20:ds18b20|WriteBitstate.state_4~3                                                                                        ; 2       ;
; ds18b20:ds18b20|Flag_rBit                                                                                                      ; 2       ;
; ds18b20:ds18b20|Readstate.state_0                                                                                              ; 2       ;
; ds18b20:ds18b20|CountRstStep[7]~11                                                                                             ; 2       ;
; ds18b20:ds18b20|LessThan2~0                                                                                                    ; 2       ;
; ds18b20:ds18b20|LessThan3~0                                                                                                    ; 2       ;
; ds18b20:ds18b20|CmdSETstate.state_2~0                                                                                          ; 2       ;
; ds18b20:ds18b20|Selector41~0                                                                                                   ; 2       ;
; ds18b20:ds18b20|Equal2~0                                                                                                       ; 2       ;
; dht11:DHT11|Selector33~3                                                                                                       ; 2       ;
; dht11:DHT11|WideOr2~0                                                                                                          ; 2       ;
; ds18b20:ds18b20|Decoder1~6                                                                                                     ; 2       ;
; ds18b20:ds18b20|Decoder1~0                                                                                                     ; 2       ;
; ds18b20:ds18b20|temp~3                                                                                                         ; 2       ;
; ds18b20:ds18b20|temp~0                                                                                                         ; 2       ;
; ds18b20:ds18b20|temp~1                                                                                                         ; 2       ;
; ds18b20:ds18b20|temp~2                                                                                                         ; 2       ;
; ds18b20:ds18b20|temp~7                                                                                                         ; 2       ;
; ds18b20:ds18b20|temp~4                                                                                                         ; 2       ;
; ds18b20:ds18b20|temp~6                                                                                                         ; 2       ;
; ds18b20:ds18b20|temp~5                                                                                                         ; 2       ;
; dht11:DHT11|Equal3~0                                                                                                           ; 2       ;
; ds18b20:ds18b20|Selector192~0                                                                                                  ; 2       ;
; ds18b20:ds18b20|LessThan8~0                                                                                                    ; 2       ;
; ds18b20:ds18b20|icdata~2                                                                                                       ; 2       ;
; ds18b20:ds18b20|Selector185~1                                                                                                  ; 2       ;
; ds18b20:ds18b20|Selector187~3                                                                                                  ; 2       ;
; ds18b20:ds18b20|Selector185~0                                                                                                  ; 2       ;
; ds18b20:ds18b20|WriteBitstate.state_4                                                                                          ; 2       ;
; ds18b20:ds18b20|CountRstStep[7]~10                                                                                             ; 2       ;
; dht11:DHT11|Selector32~0                                                                                                       ; 2       ;
; dht11:DHT11|Equal2~4                                                                                                           ; 2       ;
; dht11:DHT11|Equal2~3                                                                                                           ; 2       ;
; dht11:DHT11|Equal2~2                                                                                                           ; 2       ;
; dht11:DHT11|Equal2~1                                                                                                           ; 2       ;
; dht11:DHT11|Equal1~6                                                                                                           ; 2       ;
; dht11:DHT11|Equal1~5                                                                                                           ; 2       ;
; dht11:DHT11|Equal1~4                                                                                                           ; 2       ;
; ds18b20:ds18b20|ResultDS18B20[4]                                                                                               ; 2       ;
; ds18b20:ds18b20|ResultDS18B20[6]                                                                                               ; 2       ;
; ds18b20:ds18b20|ResultDS18B20[7]                                                                                               ; 2       ;
; ds18b20:ds18b20|CmdSETstate.state_9                                                                                            ; 2       ;
; ds18b20:ds18b20|ResultDS18B20[5]                                                                                               ; 2       ;
; ds18b20:ds18b20|CmdSETstate.state_11                                                                                           ; 2       ;
; dht11:DHT11|cnt[0]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[1]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[2]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[3]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[5]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[7]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[4]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[6]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[8]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[10]                                                                                                            ; 2       ;
; dht11:DHT11|cnt[9]                                                                                                             ; 2       ;
; dht11:DHT11|cnt[11]                                                                                                            ; 2       ;
; dht11:DHT11|cnt[12]                                                                                                            ; 2       ;
; dht11:DHT11|cnt[13]                                                                                                            ; 2       ;
; dht11:DHT11|cnt[14]                                                                                                            ; 2       ;
; dht11:DHT11|cnt[15]                                                                                                            ; 2       ;
; esp8266_encode:encode|cccc[0]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[1]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[2]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[3]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[7]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[4]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[5]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[6]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[8]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[9]                                                                                                  ; 2       ;
; esp8266_encode:encode|cccc[11]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[10]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[12]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[13]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[14]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[15]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[16]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[17]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[18]                                                                                                 ; 2       ;
; esp8266_encode:encode|cccc[19]                                                                                                 ; 2       ;
; esp8266_encode:encode|Equal1~3                                                                                                 ; 2       ;
; esp8266_encode:encode|Equal1~2                                                                                                 ; 2       ;
; esp8266_encode:encode|cnt[4]                                                                                                   ; 2       ;
; esp8266_encode:encode|cnt[5]                                                                                                   ; 2       ;
; esp8266_encode:encode|cnt[10]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[13]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[14]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[15]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[16]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[17]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[18]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[19]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[20]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[21]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[22]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[23]                                                                                                  ; 2       ;
; esp8266_encode:encode|cnt[0]                                                                                                   ; 2       ;
; esp8266_encode:encode|cnt[1]                                                                                                   ; 2       ;
; esp8266_encode:encode|Equal0~1                                                                                                 ; 2       ;
; dht11:DHT11|flag                                                                                                               ; 2       ;
; dht11:DHT11|data[1]                                                                                                            ; 2       ;
; dht11:DHT11|data[2]                                                                                                            ; 2       ;
; dht11:DHT11|data[3]                                                                                                            ; 2       ;
; dht11:DHT11|data[4]                                                                                                            ; 2       ;
; dht11:DHT11|data[5]                                                                                                            ; 2       ;
; dht11:DHT11|data[6]                                                                                                            ; 2       ;
; dht11:DHT11|data[7]                                                                                                            ; 2       ;
; dht11:DHT11|data[8]                                                                                                            ; 2       ;
; dht11:DHT11|data[9]                                                                                                            ; 2       ;
; dht11:DHT11|data[10]                                                                                                           ; 2       ;
; dht11:DHT11|data[11]                                                                                                           ; 2       ;
; dht11:DHT11|data[12]                                                                                                           ; 2       ;
; dht11:DHT11|data[13]                                                                                                           ; 2       ;
; dht11:DHT11|data[14]                                                                                                           ; 2       ;
; dht11:DHT11|data[15]                                                                                                           ; 2       ;
; dht11:DHT11|data[16]                                                                                                           ; 2       ;
; dht11:DHT11|data[33]                                                                                                           ; 2       ;
; dht11:DHT11|data[32]                                                                                                           ; 2       ;
; dht11:DHT11|data[17]                                                                                                           ; 2       ;
; dht11:DHT11|data[18]                                                                                                           ; 2       ;
; dht11:DHT11|data[19]                                                                                                           ; 2       ;
; dht11:DHT11|data[20]                                                                                                           ; 2       ;
; dht11:DHT11|data[21]                                                                                                           ; 2       ;
; dht11:DHT11|data[22]                                                                                                           ; 2       ;
; dht11:DHT11|data[23]                                                                                                           ; 2       ;
; ds18b20:ds18b20|CmdSETstate.state_12                                                                                           ; 2       ;
; dht11:DHT11|data[34]                                                                                                           ; 2       ;
; dht11:DHT11|data[35]                                                                                                           ; 2       ;
; dht11:DHT11|data[36]                                                                                                           ; 2       ;
; dht11:DHT11|data[37]                                                                                                           ; 2       ;
; dht11:DHT11|data[38]                                                                                                           ; 2       ;
; dht11:DHT11|data1[39]~0                                                                                                        ; 2       ;
; lcd1602:U5|cnt[1]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[2]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[0]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[3]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[5]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[6]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[4]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[7]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[8]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[9]                                                                                                              ; 2       ;
; lcd1602:U5|cnt[11]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[10]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[12]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[14]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[15]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[13]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[16]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[17]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[18]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[19]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[20]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[21]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[22]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[23]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[30]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[31]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[24]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[25]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[26]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[27]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[28]                                                                                                             ; 2       ;
; lcd1602:U5|cnt[29]                                                                                                             ; 2       ;
; clk_set:CLK_UART|Equal0~3                                                                                                      ; 2       ;
; clk_set:CLK_UART|cnt[5]                                                                                                        ; 2       ;
; clk_set:CLK_UART|cnt[6]                                                                                                        ; 2       ;
; clk_set:CLK_UART|cnt[7]                                                                                                        ; 2       ;
; clk_set:CLK_UART|cnt[8]                                                                                                        ; 2       ;
; clk_set:CLK_UART|cnt[3]                                                                                                        ; 2       ;
; clk_set:CLK_UART|cnt[9]                                                                                                        ; 2       ;
; clk_set:CLK_UART|cnt[10]                                                                                                       ; 2       ;
; clk_set:CLK_UART|cnt[11]                                                                                                       ; 2       ;
; clk_set:CLK_UART|cnt[12]                                                                                                       ; 2       ;
; clk_set:CLK_UART|cnt[13]                                                                                                       ; 2       ;
; clk_set:CLK_UART|cnt[14]                                                                                                       ; 2       ;
; clk_set:CLK_UART|cnt[15]                                                                                                       ; 2       ;
; clk_set:CLK_UART|cnt[0]                                                                                                        ; 2       ;
; uart_tx:module_tx_esp8266|idle                                                                                                 ; 2       ;
; esp8266_encode:encode|Equal3~5                                                                                                 ; 2       ;
; esp8266_encode:encode|Equal6~0                                                                                                 ; 2       ;
; esp8266_encode:encode|Equal13~0                                                                                                ; 2       ;
; esp8266_encode:encode|Equal12~0                                                                                                ; 2       ;
; esp8266_encode:encode|Equal3~4                                                                                                 ; 2       ;
; esp8266_encode:encode|state[4]                                                                                                 ; 2       ;
; esp8266_encode:encode|state[5]                                                                                                 ; 2       ;
; esp8266_encode:encode|state[6]                                                                                                 ; 2       ;
; esp8266_encode:encode|state[7]                                                                                                 ; 2       ;
; esp8266_encode:encode|state[8]                                                                                                 ; 2       ;
; esp8266_encode:encode|state[9]                                                                                                 ; 2       ;
; esp8266_encode:encode|state[10]                                                                                                ; 2       ;
; esp8266_encode:encode|state[11]                                                                                                ; 2       ;
; esp8266_encode:encode|state[12]                                                                                                ; 2       ;
; esp8266_encode:encode|state[13]                                                                                                ; 2       ;
; esp8266_encode:encode|state[14]                                                                                                ; 2       ;
; esp8266_encode:encode|state[15]                                                                                                ; 2       ;
; uart_tx:module_tx_esp8266|WideOr10~1                                                                                           ; 2       ;
; uart_tx:module_tx_esp8266|clk_count~9                                                                                          ; 2       ;
; uart_tx:module_tx_esp8266|clk_count~3                                                                                          ; 2       ;
; uart_tx:module_tx_esp8266|clk_count[5]~1                                                                                       ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[38]~64                ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[78]~191               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[77]~190               ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[37]~63                ; 2       ;
; esp8266_encode:encode|Selector6~0                                                                                              ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~181               ; 2       ;
; lpm_divide:Mod2|lpm_divide_5bm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~180               ; 2       ;
; dht11:DHT11|data1[15]                                                                                                          ; 2       ;
; lcd1602:U5|Selector8~5                                                                                                         ; 2       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61                ; 2       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60                ; 2       ;
; lpm_divide:Mod9|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[36]~62                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~61                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[31]~60                ; 2       ;
; lpm_divide:Mod1|lpm_divide_m9m:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_a4f:divider|StageOut[32]~59                ; 2       ;
; dht11:DHT11|data1[0]                                                                                                           ; 2       ;
; dht11:DHT11|data1[16]                                                                                                          ; 2       ;
; lcd1602:U5|Selector9~9                                                                                                         ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[234]~480              ; 2       ;
; lpm_divide:Div2|lpm_divide_vim:auto_generated|sign_div_unsign_plh:divider|alt_u_div_57f:divider|StageOut[58]~51                ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[223]~471              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[212]~461              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[201]~451              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[190]~441              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[179]~431              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[168]~421              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[157]~411              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[146]~401              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[135]~391              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[125]~380              ; 2       ;
; lpm_divide:Mod5|lpm_divide_fcm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_s9f:divider|StageOut[114]~369              ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 3,452 / 32,401 ( 11 % ) ;
; C16 interconnects           ; 19 / 1,326 ( 1 % )      ;
; C4 interconnects            ; 1,301 / 21,816 ( 6 % )  ;
; Direct links                ; 966 / 32,401 ( 3 % )    ;
; Global clocks               ; 6 / 10 ( 60 % )         ;
; Local interconnects         ; 1,605 / 10,320 ( 16 % ) ;
; R24 interconnects           ; 18 / 1,289 ( 1 % )      ;
; R4 interconnects            ; 1,658 / 28,186 ( 6 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 232) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 9                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 6                             ;
; 6                                           ; 5                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 1                             ;
; 10                                          ; 8                             ;
; 11                                          ; 4                             ;
; 12                                          ; 10                            ;
; 13                                          ; 12                            ;
; 14                                          ; 12                            ;
; 15                                          ; 13                            ;
; 16                                          ; 134                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.73) ; Number of LABs  (Total = 232) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 35                            ;
; 1 Clock                            ; 74                            ;
; 1 Clock enable                     ; 41                            ;
; 1 Sync. clear                      ; 7                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 6                             ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.47) ; Number of LABs  (Total = 232) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 13                            ;
; 3                                            ; 4                             ;
; 4                                            ; 0                             ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 10                            ;
; 11                                           ; 6                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 8                             ;
; 15                                           ; 62                            ;
; 16                                           ; 38                            ;
; 17                                           ; 9                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 5                             ;
; 21                                           ; 7                             ;
; 22                                           ; 3                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 7                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 1                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.77) ; Number of LABs  (Total = 232) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 15                            ;
; 2                                               ; 20                            ;
; 3                                               ; 11                            ;
; 4                                               ; 12                            ;
; 5                                               ; 12                            ;
; 6                                               ; 11                            ;
; 7                                               ; 10                            ;
; 8                                               ; 13                            ;
; 9                                               ; 15                            ;
; 10                                              ; 22                            ;
; 11                                              ; 12                            ;
; 12                                              ; 20                            ;
; 13                                              ; 18                            ;
; 14                                              ; 11                            ;
; 15                                              ; 6                             ;
; 16                                              ; 19                            ;
; 17                                              ; 3                             ;
; 18                                              ; 0                             ;
; 19                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.84) ; Number of LABs  (Total = 232) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 6                             ;
; 4                                            ; 8                             ;
; 5                                            ; 9                             ;
; 6                                            ; 9                             ;
; 7                                            ; 8                             ;
; 8                                            ; 22                            ;
; 9                                            ; 8                             ;
; 10                                           ; 6                             ;
; 11                                           ; 8                             ;
; 12                                           ; 11                            ;
; 13                                           ; 17                            ;
; 14                                           ; 7                             ;
; 15                                           ; 11                            ;
; 16                                           ; 14                            ;
; 17                                           ; 7                             ;
; 18                                           ; 10                            ;
; 19                                           ; 11                            ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 10                            ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 10                            ;
; 26                                           ; 1                             ;
; 27                                           ; 5                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 18           ; 0            ; 18           ; 0            ; 0            ; 19        ; 18           ; 0            ; 19        ; 19        ; 0            ; 15           ; 0            ; 0            ; 6            ; 0            ; 15           ; 6            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 19        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 19           ; 1            ; 19           ; 19           ; 0         ; 1            ; 19           ; 0         ; 0         ; 19           ; 4            ; 19           ; 19           ; 13           ; 19           ; 4            ; 13           ; 19           ; 19           ; 19           ; 4            ; 19           ; 19           ; 19           ; 19           ; 19           ; 0         ; 19           ; 19           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rx_esp8266         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx_esp8266         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx_PC              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx_PC              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_en             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rw             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_data[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dht11_io           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ds18b20_io         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_sys            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                          ;
+------------------------------------------------+-----------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)              ; Delay Added in ns ;
+------------------------------------------------+-----------------------------------+-------------------+
; clk_sys                                        ; clk_sys                           ; 6.3               ;
; clk_set:CLK_UART|clk                           ; clk_set:CLK_UART|clk              ; 4.6               ;
; clk_set:CLK_UART|clk                           ; esp8266_encode:encode|sig         ; 1.3               ;
; dht11:DHT11|clkout                             ; clk_sys,esp8266_encode:encode|sig ; 1.2               ;
; clk_set:CLK_UART|clk,esp8266_encode:encode|sig ; clk_set:CLK_UART|clk              ; 1.0               ;
+------------------------------------------------+-----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                   ;
+--------------------------------------+--------------------------------------+-------------------+
; Source Register                      ; Destination Register                 ; Delay Added in ns ;
+--------------------------------------+--------------------------------------+-------------------+
; esp8266_encode:encode|sig            ; uart_tx:module_tx_esp8266|send       ; 2.366             ;
; clk_set:CLK_UART|clk                 ; clk_set:CLK_UART|clk                 ; 2.149             ;
; DVF:dvf|clkout                       ; DVF:dvf|clkout                       ; 2.131             ;
; dht11:DHT11|clkout                   ; dht11:DHT11|clkout                   ; 2.010             ;
; esp8266_encode:encode|send_done      ; esp8266_encode:encode|sig            ; 1.026             ;
; clk_set:CLK_UART|cnt[15]             ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[14]             ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[13]             ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[12]             ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[11]             ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[10]             ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[9]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[8]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[7]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[6]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[5]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[3]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[4]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[1]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[0]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; clk_set:CLK_UART|cnt[2]              ; clk_set:CLK_UART|clk                 ; 0.975             ;
; dht11:DHT11|data1[1]                 ; lcd_data[1]                          ; 0.706             ;
; uart_tx:module_tx_esp8266|wrsigbuf   ; uart_tx:module_tx_esp8266|send       ; 0.567             ;
; esp8266_encode:encode|clk_nRST       ; esp8266_encode:encode|data_send[6]   ; 0.563             ;
; dht11:DHT11|data1[2]                 ; esp8266_encode:encode|data_send[2]   ; 0.261             ;
; ds18b20:ds18b20|CmdSETstate.state_7  ; ds18b20:ds18b20|CmdSETstate.state_8  ; 0.086             ;
; ds18b20:ds18b20|ReadBitstate.state_3 ; ds18b20:ds18b20|ReadBitstate.state_4 ; 0.026             ;
+--------------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 27 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "lcd1602"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 19 total pins
    Info (169086): Pin lcd_rw not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lcd1602.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~20|combout"
    Warning (332126): Node "Add0~20|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~18|dataa"
    Warning (332126): Node "Add0~18|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~16|dataa"
    Warning (332126): Node "Add0~16|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~14|combout"
    Warning (332126): Node "Add0~14|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~12|combout"
    Warning (332126): Node "Add0~12|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~10|dataa"
    Warning (332126): Node "Add0~10|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~8|combout"
    Warning (332126): Node "Add0~8|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Add0~22|combout"
    Warning (332126): Node "Add0~22|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_sys~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node DVF:dvf|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DVF:dvf|clkout~0
Info (176353): Automatically promoted node dht11:DHT11|clkout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dht11:DHT11|clkout~0
Info (176353): Automatically promoted node clk_set:CLK_UART|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_set:CLK_UART|clk~0
Info (176353): Automatically promoted node esp8266_encode:encode|sig 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node esp8266_encode:encode|sig~0
        Info (176357): Destination node uart_tx:module_tx_esp8266|wrsigbuf
        Info (176357): Destination node uart_tx:module_tx_esp8266|wrsigrise~0
Info (176353): Automatically promoted node rst_n~input (placed in PIN 90 (CLK5, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ds18b20:ds18b20|Result[11]~0
        Info (176357): Destination node ds18b20:ds18b20|Resulth[3]~0
        Info (176357): Destination node ds18b20:ds18b20|icdata~1
        Info (176357): Destination node ds18b20:ds18b20|Resultl[7]~0
        Info (176357): Destination node ds18b20:ds18b20|Flag_Read~2
        Info (176357): Destination node ds18b20:ds18b20|Readstate.state_2
        Info (176357): Destination node ds18b20:ds18b20|Rststate.state_3~0
        Info (176357): Destination node ds18b20:ds18b20|Flag_wBit~0
        Info (176357): Destination node ds18b20:ds18b20|CmdSETstate.state_2~0
        Info (176357): Destination node ds18b20:ds18b20|j[4]~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  11 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.69 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Data/git/Graduation project/Client/FPGA/Complete code/Connect to my own server/output_files/lcd1602.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 5536 megabytes
    Info: Processing ended: Wed Mar 06 18:15:07 2019
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Data/git/Graduation project/Client/FPGA/Complete code/Connect to my own server/output_files/lcd1602.fit.smsg.


