# 验证日志数据类型

> 原文:[https://www.geeksforgeeks.org/verilog-data-types/](https://www.geeksforgeeks.org/verilog-data-types/)

数字硬件中的数据存储和传输元素使用一组 Verilog 硬件描述语言(HDL)数据类型来表示。Verilog HDL 的目的是设计数字硬件。

Verilog 中的数据类型分为 **NETS** 和 **Registers** 。这些数据类型在分配和保存值的方式上有所不同，并且它们代表不同的硬件结构。

Verilog HDL 值集由四个基本值组成:

<center>

| 价值 | 定义 |
| --- | --- |
| Zero | 逻辑零或假 |
| one | 逻辑一或真 |
| x | 未知的逻辑值 |
| z | 三态门的高阻抗 |

1.  **NETS–**
    NETS 变量表示结构实体之间的物理联系。这些变量不存储值(trireg 除外)；其驱动器的值通过驱动电路连续变化。一些网络数据类型是 wire、tri、wor、trior、wand、triand、tri0、tri1、supply0、supply1 和 trireg。**电线**是最常用的类型。当信号为以下情况时，必须使用网络数据类型:
    *   由某个设备的输出驱动。
    *   声明为输入或输出端口。
    *   在连续赋值的左边。
2.  **寄存器–**
    寄存器变量用于存储从一个赋值到下一个赋值的过程块。过程中的赋值语句充当触发器，改变数据存储元素的值。一些寄存器数据类型有:reg、整数、时间和实数。reg 是最常用的类型。 **Reg** 用于描述逻辑，**整数**用于循环变量和计算，**实数**在系统模块中，**时间**和**实时**在测试台中存储模拟时间。

**注释–**

1.  在模拟开始时，reg 变量被初始化为 x。任何未连接到任何对象的线变量都有 x 值。
2.  声明期间可以指定寄存器或线的大小。
3.  当寄存器或线路大小超过一位时，寄存器和线路被声明为矢量。

**参考:**
数字电子-阿图尔·普·戈泽，迪帕利·阿·戈泽夫人

</center>