---
날짜: 2025-01-17
넘버: 
태그: 전기전자
저자: Thomas L. Floyd
출처: 최신 디지털 공학(시그마프레스, 11판)
aliases:
---
### 날짜:  2025-01-17 17:25

### 태그: #전기전자

>[!메모]
>

### 원문
---
# 2.0 2진수, 논리 레벨, 디지털 파형
- 디지털 전자공학은 2개의 상태만 가능한 회로와 시스템을 다룬다.
	- 두 가지 다른 전압 레벨 
	- HIGH / LOW
- [정논리(positive logic)](https://terms.tta.or.kr/dictionary/dictionaryView.do?word_seq=052518-1) 
	- 1: 더 높은 전압(HIGH)
	- 0: 더 낮은 전압(LOW)
- 부논리
	- 0: HIGH
	- 1: LOW
### 논리 레벨
- 1과 0을 표현하는 데 사용되는 전압
	- HIGH와 LOW는 지정된 최솟값과 최댓값 사이의 어떤 전압도 될 수 있다.
	- $V_H$와 $V_L$로 나타낸다.
	- [[CMOS]]의 예시
		- $V_H$ = $2V$ ~ $3.3V$
		- $V_L$ = $0V$ ~ $0.8V$
### 디지털 파형
- HIGH와 LOW 상태를 오가는 전압 레벨로 이루어진다.
	- LOW에서 HIGH로 HIGH에서 LOW로 되돌아갈 때 생성
	- 단일 양의 진행 [[펄스]]를 보인다.
	- Rising edge(leading edge)
	- Falling edge(traailing edge)
#### 펄스
- 이상적인 펄스와 비이상적 펄스
- [[비이상적 펄스]]: [[TODO]]뭔소리야.
	- [[오버슈트, 링잉, 부유 유도성, 용량성]] 효과에 의해 생성된다.
	- 드롭은 부유 용량과 회로 저항으로 인해 형성되는 낮은 시정수(time constant)의 [[RC]]회로에 의해 발생할 수 있다.
- LOW -> HIGH
	- 상승 시간: rise time ($t_r$)
- HIGH -> LOW
	- 하강 시간: fall time($t_f$)
- 상승 시간은 펄스 [[진폭(amplitutde)]]의 10%부터 90%까지 측정하고, 하강 시간은 진폭의 90% 부터 10까지 측정ㅎ나는 것이 일반적이다.
	- 펄스의 바닥, 정산 10%는 이 영역 파형의 [[비선성형]]으로 인해 상승과 하강 시간에 포함되지 않는다.
- [[펄스 폭]](pulse width, $t_W$)
	- 펄스 지속 시간의 측정값.
	- [[TODO]]그림 필요
	- 더 좋은 설명 필요
#### 파형 특성



---
### 생각(파생된 질문/생각)

### 출처
- [최신 디지털 공학](https://product.kyobobook.co.kr/detail/S000001810571)
### 연결 문서 (연결 이유)
