TimeQuest Timing Analyzer report for zsx_Course_Design
Fri Jun 21 08:23:53 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; zsx_Course_Design                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C40F780C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 84.7 MHz ; 84.7 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -6.210 ; -429.806           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.408 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.201 ; -149.407                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                    ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -6.210 ; ZSX_CPU:inst|R0[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.083     ; 7.128      ;
; -6.160 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.073     ; 7.088      ;
; -6.159 ; ZSX_CPU:inst|R2[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.074     ; 7.086      ;
; -6.149 ; ZSX_CPU:inst|R1[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.527     ; 6.623      ;
; -6.125 ; ZSX_CPU:inst|R0[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.091     ; 7.035      ;
; -6.122 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.077     ; 7.046      ;
; -6.075 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.081     ; 6.995      ;
; -6.074 ; ZSX_CPU:inst|R2[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.082     ; 6.993      ;
; -6.064 ; ZSX_CPU:inst|R1[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.535     ; 6.530      ;
; -6.062 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.077     ; 6.986      ;
; -6.037 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.085     ; 6.953      ;
; -6.001 ; ZSX_CPU:inst|R0[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.082     ; 6.920      ;
; -5.908 ; ZSX_CPU:inst|R3[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.523     ; 6.386      ;
; -5.905 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.086     ; 6.820      ;
; -5.857 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.079     ; 6.779      ;
; -5.834 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.081     ; 6.754      ;
; -5.823 ; ZSX_CPU:inst|R3[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.531     ; 6.293      ;
; -5.796 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; -0.101     ; 6.696      ;
; -5.786 ; ZSX_CPU:inst|R0[1]  ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; -0.101     ; 6.686      ;
; -5.774 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.090     ; 6.685      ;
; -5.752 ; ZSX_CPU:inst|IR[15] ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 1.000        ; -0.074     ; 6.679      ;
; -5.718 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.079     ; 6.640      ;
; -5.708 ; ZSX_CPU:inst|R0[0]  ; ZSX_CPU:inst|R0[0] ; clock        ; clock       ; 1.000        ; -0.083     ; 6.626      ;
; -5.698 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.075     ; 6.624      ;
; -5.694 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 1.000        ; -0.074     ; 6.621      ;
; -5.691 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.530     ; 6.162      ;
; -5.679 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.362      ; 7.042      ;
; -5.678 ; ZSX_CPU:inst|R0[5]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.567     ; 6.112      ;
; -5.667 ; ZSX_CPU:inst|R2[2]  ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; -0.100     ; 6.568      ;
; -5.649 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 1.000        ; -0.529     ; 6.121      ;
; -5.641 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.358      ; 7.000      ;
; -5.625 ; ZSX_CPU:inst|IR[14] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.079     ; 6.547      ;
; -5.613 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.076     ; 6.538      ;
; -5.609 ; ZSX_CPU:inst|R2[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.071     ; 6.539      ;
; -5.586 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.360      ; 6.947      ;
; -5.575 ; ZSX_CPU:inst|IR[15] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.079     ; 6.497      ;
; -5.554 ; ZSX_CPU:inst|R0[4]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.567     ; 5.988      ;
; -5.535 ; ZSX_CPU:inst|R0[0]  ; ZSX_CPU:inst|R2[0] ; clock        ; clock       ; 1.000        ; -0.093     ; 6.443      ;
; -5.531 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[5] ; clock        ; clock       ; 1.000        ; -0.071     ; 6.461      ;
; -5.495 ; ZSX_CPU:inst|R3[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.526     ; 5.970      ;
; -5.491 ; ZSX_CPU:inst|IR[15] ; ZSX_CPU:inst|R2[4] ; clock        ; clock       ; 1.000        ; -0.082     ; 6.410      ;
; -5.485 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[4] ; clock        ; clock       ; 1.000        ; -0.090     ; 6.396      ;
; -5.485 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[6] ; clock        ; clock       ; 1.000        ; -0.090     ; 6.396      ;
; -5.483 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[4] ; clock        ; clock       ; 1.000        ; -0.086     ; 6.398      ;
; -5.483 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[6] ; clock        ; clock       ; 1.000        ; -0.086     ; 6.398      ;
; -5.438 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R2[4] ; clock        ; clock       ; 1.000        ; -0.082     ; 6.357      ;
; -5.421 ; ZSX_CPU:inst|R2[6]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.537     ; 5.885      ;
; -5.414 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.072     ; 6.343      ;
; -5.409 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; -0.101     ; 6.309      ;
; -5.408 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.351      ; 6.760      ;
; -5.407 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.088     ; 6.320      ;
; -5.407 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; 0.356      ; 6.764      ;
; -5.405 ; ZSX_CPU:inst|R0[4]  ; ZSX_CPU:inst|R2[4] ; clock        ; clock       ; 1.000        ; -0.574     ; 5.832      ;
; -5.403 ; ZSX_CPU:inst|A[2]   ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 0.500        ; -0.091     ; 5.813      ;
; -5.400 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.352      ; 6.753      ;
; -5.384 ; ZSX_CPU:inst|R2[2]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.537     ; 5.848      ;
; -5.378 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.354      ; 6.733      ;
; -5.375 ; ZSX_CPU:inst|R0[4]  ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; -0.102     ; 6.274      ;
; -5.362 ; ZSX_CPU:inst|R2[0]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.080     ; 6.283      ;
; -5.361 ; ZSX_CPU:inst|A[2]   ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 0.500        ; -0.090     ; 5.772      ;
; -5.359 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.345      ; 6.705      ;
; -5.348 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R3[2] ; clock        ; clock       ; 1.000        ; -0.534     ; 5.815      ;
; -5.341 ; ZSX_CPU:inst|R1[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.082     ; 6.260      ;
; -5.332 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[5] ; clock        ; clock       ; 1.000        ; -0.075     ; 6.258      ;
; -5.332 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[3] ; clock        ; clock       ; 1.000        ; -0.075     ; 6.258      ;
; -5.330 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[5] ; clock        ; clock       ; 1.000        ; -0.071     ; 6.260      ;
; -5.330 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[3] ; clock        ; clock       ; 1.000        ; -0.071     ; 6.260      ;
; -5.329 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[2] ; clock        ; clock       ; 1.000        ; -0.081     ; 6.249      ;
; -5.329 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[1] ; clock        ; clock       ; 1.000        ; -0.081     ; 6.249      ;
; -5.327 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[2] ; clock        ; clock       ; 1.000        ; -0.077     ; 6.251      ;
; -5.327 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[1] ; clock        ; clock       ; 1.000        ; -0.077     ; 6.251      ;
; -5.324 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[5] ; clock        ; clock       ; 1.000        ; 0.388      ; 6.713      ;
; -5.324 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; 0.388      ; 6.713      ;
; -5.324 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[6] ; clock        ; clock       ; 1.000        ; 0.388      ; 6.713      ;
; -5.320 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[0] ; clock        ; clock       ; 1.000        ; -0.077     ; 6.244      ;
; -5.316 ; ZSX_CPU:inst|R2[0]  ; ZSX_CPU:inst|R0[0] ; clock        ; clock       ; 1.000        ; -0.072     ; 6.245      ;
; -5.305 ; ZSX_CPU:inst|IR[8]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.352      ; 6.658      ;
; -5.304 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.092     ; 6.213      ;
; -5.303 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R2[5] ; clock        ; clock       ; 1.000        ; -0.075     ; 6.229      ;
; -5.302 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[5] ; clock        ; clock       ; 1.000        ; 0.390      ; 6.693      ;
; -5.302 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; 0.390      ; 6.693      ;
; -5.302 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[6] ; clock        ; clock       ; 1.000        ; 0.390      ; 6.693      ;
; -5.299 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R2[5] ; clock        ; clock       ; 1.000        ; -0.073     ; 6.227      ;
; -5.283 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[5] ; clock        ; clock       ; 1.000        ; 0.381      ; 6.665      ;
; -5.283 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; 0.381      ; 6.665      ;
; -5.283 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[6] ; clock        ; clock       ; 1.000        ; 0.381      ; 6.665      ;
; -5.280 ; ZSX_CPU:inst|R2[2]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; -0.100     ; 6.181      ;
; -5.275 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[3] ; clock        ; clock       ; 1.000        ; -0.080     ; 6.196      ;
; -5.275 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[4] ; clock        ; clock       ; 1.000        ; -0.080     ; 6.196      ;
; -5.270 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.083     ; 6.188      ;
; -5.268 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.088     ; 6.181      ;
; -5.263 ; ZSX_CPU:inst|R1[5]  ; ZSX_CPU:inst|R3[5] ; clock        ; clock       ; 1.000        ; -0.528     ; 5.736      ;
; -5.262 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; 0.354      ; 6.617      ;
; -5.261 ; ZSX_CPU:inst|R0[6]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.567     ; 5.695      ;
; -5.255 ; ZSX_CPU:inst|A[0]   ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 0.500        ; 0.342      ; 6.098      ;
; -5.255 ; ZSX_CPU:inst|A[1]   ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 0.500        ; -0.091     ; 5.665      ;
; -5.254 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[5] ; clock        ; clock       ; 1.000        ; 0.356      ; 6.611      ;
; -5.254 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[3] ; clock        ; clock       ; 1.000        ; 0.356      ; 6.611      ;
; -5.252 ; ZSX_CPU:inst|R0[1]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.536     ; 5.717      ;
; -5.248 ; ZSX_CPU:inst|A[4]   ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 0.500        ; -0.091     ; 5.658      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                               ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; ZSX_CPU:inst|MAR[0]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.520      ; 1.182      ;
; 0.433 ; ZSX_CPU:inst|R0[1]     ; ZSX_CPU:inst|R0[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; ZSX_CPU:inst|R3[0]     ; ZSX_CPU:inst|R3[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; ZSX_CPU:inst|R1[7]     ; ZSX_CPU:inst|R1[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; ZSX_CPU:inst|R3[7]     ; ZSX_CPU:inst|R3[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.100      ; 0.746      ;
; 0.451 ; ZSX_CPU:inst|R0[7]     ; ZSX_CPU:inst|R0[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; ZSX_CPU:inst|R0[0]     ; ZSX_CPU:inst|R0[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; ZSX_CPU:inst|R1[0]     ; ZSX_CPU:inst|R1[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ZSX_CPU:inst|R2[7]     ; ZSX_CPU:inst|R2[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ZSX_CPU:inst|R2[0]     ; ZSX_CPU:inst|R2[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 0.746      ;
; 0.507 ; ZSX_CPU:inst|PC[11]    ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 0.801      ;
; 0.705 ; ZSX_CPU:inst|MAR[4]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.522      ; 1.481      ;
; 0.738 ; ZSX_CPU:inst|MAR[2]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.522      ; 1.514      ;
; 0.755 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.049      ;
; 0.760 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; ZSX_CPU:inst|PC[10]    ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.056      ;
; 0.764 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.058      ;
; 0.773 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.067      ;
; 0.778 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.072      ;
; 0.799 ; ZSX_CPU:inst|MAR[3]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.520      ; 1.573      ;
; 0.825 ; ZSX_CPU:inst|A[7]      ; ZSX_CPU:inst|R1[7]                                                                                         ; clock        ; clock       ; -0.500       ; 0.521      ; 1.078      ;
; 0.834 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.128      ;
; 0.848 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.142      ;
; 0.876 ; ZSX_CPU:inst|MDR[1]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.538      ; 1.188      ;
; 0.889 ; ZSX_CPU:inst|MDR[7]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.538      ; 1.201      ;
; 0.891 ; ZSX_CPU:inst|MDR[0]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.538      ; 1.203      ;
; 0.900 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.194      ;
; 0.913 ; ZSX_CPU:inst|MDR[6]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.538      ; 1.225      ;
; 0.992 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|IR[6]                                                                                         ; clock        ; clock       ; -0.500       ; 0.518      ; 1.242      ;
; 0.992 ; ZSX_CPU:inst|MAR[1]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.520      ; 1.766      ;
; 1.014 ; ZSX_CPU:inst|R1[0]     ; ZSX_CPU:inst|R1[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.537      ; 1.763      ;
; 1.014 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.308      ;
; 1.029 ; ZSX_CPU:inst|MAR[5]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.520      ; 1.803      ;
; 1.032 ; ZSX_CPU:inst|R2[6]     ; ZSX_CPU:inst|R2[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.101      ; 1.345      ;
; 1.085 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.379      ;
; 1.095 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|IR[3]                                                                                         ; clock        ; clock       ; -0.500       ; 0.518      ; 1.345      ;
; 1.115 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.410      ;
; 1.122 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.416      ;
; 1.122 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.416      ;
; 1.123 ; ZSX_CPU:inst|PC[10]    ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.417      ;
; 1.125 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.419      ;
; 1.129 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.423      ;
; 1.131 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.425      ;
; 1.131 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.425      ;
; 1.134 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.428      ;
; 1.134 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.428      ;
; 1.143 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.437      ;
; 1.158 ; ZSX_CPU:inst|MDR[3]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.538      ; 1.470      ;
; 1.179 ; ZSX_CPU:inst|R2[4]     ; ZSX_CPU:inst|R2[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.473      ;
; 1.205 ; ZSX_CPU:inst|R3[2]     ; ZSX_CPU:inst|R3[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.499      ;
; 1.224 ; ZSX_CPU:inst|R1[2]     ; ZSX_CPU:inst|R1[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.101      ; 1.537      ;
; 1.226 ; ZSX_CPU:inst|R0[2]     ; ZSX_CPU:inst|MDR[2]                                                                                        ; clock        ; clock       ; 0.000        ; 0.153      ; 1.591      ;
; 1.230 ; ZSX_CPU:inst|R0[4]     ; ZSX_CPU:inst|MDR[4]                                                                                        ; clock        ; clock       ; 0.000        ; -0.398     ; 1.044      ;
; 1.246 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.541      ;
; 1.255 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.549      ;
; 1.255 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.550      ;
; 1.262 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.556      ;
; 1.262 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.556      ;
; 1.265 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.559      ;
; 1.265 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.559      ;
; 1.271 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.565      ;
; 1.272 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|MAR[2]                                                                                        ; clock        ; clock       ; -0.500       ; 0.093      ; 1.097      ;
; 1.274 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.568      ;
; 1.274 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.568      ;
; 1.283 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.577      ;
; 1.344 ; ZSX_CPU:inst|overflow  ; ZSX_CPU:inst|overflow                                                                                      ; clock        ; clock       ; 0.000        ; 0.102      ; 1.658      ;
; 1.346 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|MAR[0]                                                                                        ; clock        ; clock       ; -0.500       ; 0.095      ; 1.173      ;
; 1.347 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|MAR[6]                                                                                        ; clock        ; clock       ; -0.500       ; 0.093      ; 1.172      ;
; 1.349 ; ZSX_CPU:inst|A[1]      ; ZSX_CPU:inst|R1[1]                                                                                         ; clock        ; clock       ; -0.500       ; 0.529      ; 1.610      ;
; 1.355 ; ZSX_CPU:inst|IR[10]    ; ZSX_CPU:inst|R3[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.532      ; 2.099      ;
; 1.355 ; ZSX_CPU:inst|A[7]      ; ZSX_CPU:inst|R3[7]                                                                                         ; clock        ; clock       ; -0.500       ; 0.517      ; 1.604      ;
; 1.361 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.082      ; 1.655      ;
; 1.366 ; ZSX_CPU:inst|MDR[2]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.043      ; 1.183      ;
; 1.374 ; ZSX_CPU:inst|A[6]      ; ZSX_CPU:inst|R0[6]                                                                                         ; clock        ; clock       ; -0.500       ; 0.558      ; 1.664      ;
; 1.384 ; ZSX_CPU:inst|R1[2]     ; ZSX_CPU:inst|R1[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.101      ; 1.697      ;
; 1.384 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|MAR[5]                                                                                        ; clock        ; clock       ; -0.500       ; 0.095      ; 1.211      ;
; 1.386 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.680      ;
; 1.386 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.680      ;
; 1.387 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.082      ; 1.681      ;
; 1.387 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.681      ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[10]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[11]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[12]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[13]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[14]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[15]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[8]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[9]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[10]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[11]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[8]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[9]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|overflow                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[2]                                                                                     ;
; 0.222  ; 0.457        ; 0.235          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.222  ; 0.457        ; 0.235          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.223  ; 0.458        ; 0.235          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; clock ; Rise       ; ZSX_CPU:inst|R1[2]                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.467 ; 4.428 ; Rise       ; clock           ;
; reset     ; clock      ; 3.577 ; 3.608 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.261 ; -0.446 ; Rise       ; clock           ;
; reset     ; clock      ; -2.350 ; -2.390 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M_data_out[*]  ; clock      ; 8.949  ; 8.870  ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 6.841  ; 6.734  ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 7.133  ; 6.980  ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 7.702  ; 7.573  ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 6.840  ; 6.732  ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 7.468  ; 7.259  ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 8.408  ; 8.076  ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 8.949  ; 8.870  ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 7.023  ; 6.866  ; Rise       ; clock           ;
; overflow       ; clock      ; 7.611  ; 7.478  ; Rise       ; clock           ;
; write_read     ; clock      ; 10.168 ; 9.852  ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 8.210  ; 8.223  ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 7.378  ; 7.182  ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 6.734  ; 6.615  ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 8.210  ; 8.223  ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 7.419  ; 7.214  ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 7.034  ; 6.891  ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 7.408  ; 7.213  ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 7.325  ; 7.131  ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 7.074  ; 6.927  ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 7.368  ; 7.157  ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 6.786  ; 6.667  ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 7.088  ; 6.945  ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 7.024  ; 6.891  ; Fall       ; clock           ;
; q[*]           ; clock      ; 11.261 ; 11.039 ; Fall       ; clock           ;
;  q[0]          ; clock      ; 10.858 ; 10.661 ; Fall       ; clock           ;
;  q[1]          ; clock      ; 10.838 ; 10.668 ; Fall       ; clock           ;
;  q[2]          ; clock      ; 11.261 ; 11.039 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 10.847 ; 10.683 ; Fall       ; clock           ;
;  q[4]          ; clock      ; 11.124 ; 10.880 ; Fall       ; clock           ;
;  q[5]          ; clock      ; 10.881 ; 10.688 ; Fall       ; clock           ;
;  q[6]          ; clock      ; 11.138 ; 10.916 ; Fall       ; clock           ;
;  q[7]          ; clock      ; 11.093 ; 10.876 ; Fall       ; clock           ;
; status[*]      ; clock      ; 7.633  ; 7.464  ; Fall       ; clock           ;
;  status[0]     ; clock      ; 6.910  ; 6.821  ; Fall       ; clock           ;
;  status[1]     ; clock      ; 7.633  ; 7.464  ; Fall       ; clock           ;
;  status[2]     ; clock      ; 7.306  ; 7.182  ; Fall       ; clock           ;
; write_read     ; clock      ; 9.917  ; 9.611  ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M_data_out[*]  ; clock      ; 6.695  ; 6.589  ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 6.696  ; 6.591  ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 6.975  ; 6.825  ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 7.523  ; 7.395  ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 6.695  ; 6.589  ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 7.297  ; 7.094  ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 8.199  ; 7.877  ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 8.776  ; 8.702  ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 6.869  ; 6.716  ; Rise       ; clock           ;
; overflow       ; clock      ; 7.433  ; 7.302  ; Rise       ; clock           ;
; write_read     ; clock      ; 9.323  ; 8.918  ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 6.592  ; 6.475  ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 7.211  ; 7.020  ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 6.592  ; 6.475  ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 8.068  ; 8.083  ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 7.251  ; 7.051  ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 6.881  ; 6.740  ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 7.241  ; 7.051  ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 7.163  ; 6.974  ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 6.920  ; 6.776  ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 7.202  ; 6.996  ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 6.644  ; 6.526  ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 6.934  ; 6.793  ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 6.874  ; 6.743  ; Fall       ; clock           ;
; q[*]           ; clock      ; 10.529 ; 10.356 ; Fall       ; clock           ;
;  q[0]          ; clock      ; 10.549 ; 10.356 ; Fall       ; clock           ;
;  q[1]          ; clock      ; 10.529 ; 10.362 ; Fall       ; clock           ;
;  q[2]          ; clock      ; 10.936 ; 10.719 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 10.538 ; 10.377 ; Fall       ; clock           ;
;  q[4]          ; clock      ; 10.803 ; 10.567 ; Fall       ; clock           ;
;  q[5]          ; clock      ; 10.570 ; 10.382 ; Fall       ; clock           ;
;  q[6]          ; clock      ; 10.817 ; 10.601 ; Fall       ; clock           ;
;  q[7]          ; clock      ; 10.775 ; 10.563 ; Fall       ; clock           ;
; status[*]      ; clock      ; 6.762  ; 6.674  ; Fall       ; clock           ;
;  status[0]     ; clock      ; 6.762  ; 6.674  ; Fall       ; clock           ;
;  status[1]     ; clock      ; 7.458  ; 7.292  ; Fall       ; clock           ;
;  status[2]     ; clock      ; 7.143  ; 7.021  ; Fall       ; clock           ;
; write_read     ; clock      ; 9.346  ; 9.017  ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 9.478 ;    ;    ; 9.257 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 9.201 ;    ;    ; 8.967 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 91.52 MHz ; 91.52 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -5.857 ; -398.166          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.379 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.201 ; -149.407                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                     ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -5.857 ; ZSX_CPU:inst|R0[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.074     ; 6.785      ;
; -5.807 ; ZSX_CPU:inst|R2[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.066     ; 6.743      ;
; -5.789 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 6.722      ;
; -5.782 ; ZSX_CPU:inst|R0[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.082     ; 6.702      ;
; -5.742 ; ZSX_CPU:inst|R1[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.488     ; 6.256      ;
; -5.736 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 6.669      ;
; -5.732 ; ZSX_CPU:inst|R2[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.074     ; 6.660      ;
; -5.714 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.077     ; 6.639      ;
; -5.667 ; ZSX_CPU:inst|R1[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.496     ; 6.173      ;
; -5.661 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.077     ; 6.586      ;
; -5.652 ; ZSX_CPU:inst|R0[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.074     ; 6.580      ;
; -5.563 ; ZSX_CPU:inst|R3[7]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.487     ; 6.078      ;
; -5.543 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.070     ; 6.475      ;
; -5.503 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; -0.094     ; 6.411      ;
; -5.488 ; ZSX_CPU:inst|R3[7]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.495     ; 5.995      ;
; -5.485 ; ZSX_CPU:inst|R0[1]  ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; -0.090     ; 6.397      ;
; -5.458 ; ZSX_CPU:inst|IR[15] ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 6.391      ;
; -5.444 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.072     ; 6.374      ;
; -5.421 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.070     ; 6.353      ;
; -5.386 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.337      ; 6.725      ;
; -5.372 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.078     ; 6.296      ;
; -5.363 ; ZSX_CPU:inst|R2[2]  ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; -0.093     ; 6.272      ;
; -5.362 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.337      ; 6.701      ;
; -5.361 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.072     ; 6.291      ;
; -5.361 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.078     ; 6.285      ;
; -5.357 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.071     ; 6.288      ;
; -5.354 ; ZSX_CPU:inst|R0[0]  ; ZSX_CPU:inst|R0[0] ; clock        ; clock       ; 1.000        ; -0.074     ; 6.282      ;
; -5.307 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.335      ; 6.644      ;
; -5.290 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 6.223      ;
; -5.289 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 1.000        ; -0.489     ; 5.802      ;
; -5.288 ; ZSX_CPU:inst|R2[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.063     ; 6.227      ;
; -5.282 ; ZSX_CPU:inst|R0[5]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.530     ; 5.754      ;
; -5.278 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 6.211      ;
; -5.268 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.491     ; 5.779      ;
; -5.219 ; ZSX_CPU:inst|IR[15] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.072     ; 6.149      ;
; -5.199 ; ZSX_CPU:inst|R0[0]  ; ZSX_CPU:inst|R2[0] ; clock        ; clock       ; 1.000        ; -0.084     ; 6.117      ;
; -5.175 ; ZSX_CPU:inst|R3[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.487     ; 5.690      ;
; -5.165 ; ZSX_CPU:inst|IR[15] ; ZSX_CPU:inst|R2[4] ; clock        ; clock       ; 1.000        ; -0.077     ; 6.090      ;
; -5.163 ; ZSX_CPU:inst|IR[14] ; ZSX_CPU:inst|R2[1] ; clock        ; clock       ; 1.000        ; -0.072     ; 6.093      ;
; -5.137 ; ZSX_CPU:inst|R0[4]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.530     ; 5.609      ;
; -5.136 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; 0.328      ; 6.466      ;
; -5.135 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[4] ; clock        ; clock       ; 1.000        ; -0.078     ; 6.059      ;
; -5.135 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[6] ; clock        ; clock       ; 1.000        ; -0.078     ; 6.059      ;
; -5.132 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.329      ; 6.463      ;
; -5.104 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[4] ; clock        ; clock       ; 1.000        ; -0.078     ; 6.028      ;
; -5.104 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[6] ; clock        ; clock       ; 1.000        ; -0.078     ; 6.028      ;
; -5.096 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 6.029      ;
; -5.089 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; -0.091     ; 6.000      ;
; -5.070 ; ZSX_CPU:inst|R0[4]  ; ZSX_CPU:inst|R2[4] ; clock        ; clock       ; 1.000        ; -0.536     ; 5.536      ;
; -5.063 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.080     ; 5.985      ;
; -5.059 ; ZSX_CPU:inst|R0[4]  ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; -0.093     ; 5.968      ;
; -5.059 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R2[5] ; clock        ; clock       ; 1.000        ; -0.067     ; 5.994      ;
; -5.025 ; ZSX_CPU:inst|R1[0]  ; ZSX_CPU:inst|R1[0] ; clock        ; clock       ; 1.000        ; -0.074     ; 5.953      ;
; -5.014 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; 0.326      ; 6.342      ;
; -5.011 ; ZSX_CPU:inst|R0[2]  ; ZSX_CPU:inst|R3[2] ; clock        ; clock       ; 1.000        ; -0.492     ; 5.521      ;
; -5.011 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R2[4] ; clock        ; clock       ; 1.000        ; -0.077     ; 5.936      ;
; -5.007 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[5] ; clock        ; clock       ; 1.000        ; -0.067     ; 5.942      ;
; -5.007 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[3] ; clock        ; clock       ; 1.000        ; -0.067     ; 5.942      ;
; -5.005 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[2] ; clock        ; clock       ; 1.000        ; -0.070     ; 5.937      ;
; -5.005 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R3[1] ; clock        ; clock       ; 1.000        ; -0.070     ; 5.937      ;
; -4.990 ; ZSX_CPU:inst|R2[0]  ; ZSX_CPU:inst|R0[0] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.929      ;
; -4.987 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.085     ; 5.904      ;
; -4.983 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.329      ; 6.314      ;
; -4.980 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 5.913      ;
; -4.980 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R1[6] ; clock        ; clock       ; 1.000        ; -0.080     ; 5.902      ;
; -4.976 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[5] ; clock        ; clock       ; 1.000        ; -0.067     ; 5.911      ;
; -4.976 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[3] ; clock        ; clock       ; 1.000        ; -0.067     ; 5.911      ;
; -4.974 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[2] ; clock        ; clock       ; 1.000        ; -0.070     ; 5.906      ;
; -4.974 ; ZSX_CPU:inst|IR[11] ; ZSX_CPU:inst|R3[1] ; clock        ; clock       ; 1.000        ; -0.070     ; 5.906      ;
; -4.974 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.331      ; 6.307      ;
; -4.967 ; ZSX_CPU:inst|R2[6]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.498     ; 5.471      ;
; -4.964 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; 0.328      ; 6.294      ;
; -4.963 ; ZSX_CPU:inst|A[2]   ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 0.500        ; -0.081     ; 5.384      ;
; -4.953 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.323      ; 6.278      ;
; -4.950 ; ZSX_CPU:inst|R1[5]  ; ZSX_CPU:inst|R3[5] ; clock        ; clock       ; 1.000        ; -0.486     ; 5.466      ;
; -4.950 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.079     ; 5.873      ;
; -4.950 ; ZSX_CPU:inst|R2[1]  ; ZSX_CPU:inst|R0[1] ; clock        ; clock       ; 1.000        ; 0.334      ; 6.286      ;
; -4.949 ; ZSX_CPU:inst|R2[2]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; -0.090     ; 5.861      ;
; -4.942 ; ZSX_CPU:inst|A[2]   ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 0.500        ; -0.083     ; 5.361      ;
; -4.939 ; ZSX_CPU:inst|IR[13] ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.329      ; 6.270      ;
; -4.938 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R2[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 5.871      ;
; -4.937 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R2[5] ; clock        ; clock       ; 1.000        ; -0.067     ; 5.872      ;
; -4.923 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R1[2] ; clock        ; clock       ; 1.000        ; 0.326      ; 6.251      ;
; -4.922 ; ZSX_CPU:inst|R0[6]  ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 1.000        ; -0.530     ; 5.394      ;
; -4.916 ; ZSX_CPU:inst|IR[8]  ; ZSX_CPU:inst|R0[2] ; clock        ; clock       ; 1.000        ; 0.331      ; 6.249      ;
; -4.909 ; ZSX_CPU:inst|R2[2]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.498     ; 5.413      ;
; -4.904 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[5] ; clock        ; clock       ; 1.000        ; 0.366      ; 6.272      ;
; -4.904 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; 0.366      ; 6.272      ;
; -4.904 ; ZSX_CPU:inst|IR[12] ; ZSX_CPU:inst|R0[6] ; clock        ; clock       ; 1.000        ; 0.366      ; 6.272      ;
; -4.898 ; ZSX_CPU:inst|A[1]   ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 0.500        ; -0.081     ; 5.319      ;
; -4.895 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[5] ; clock        ; clock       ; 1.000        ; 0.368      ; 6.265      ;
; -4.895 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; 0.368      ; 6.265      ;
; -4.895 ; ZSX_CPU:inst|IR[10] ; ZSX_CPU:inst|R0[6] ; clock        ; clock       ; 1.000        ; 0.368      ; 6.265      ;
; -4.884 ; ZSX_CPU:inst|R0[1]  ; ZSX_CPU:inst|R0[3] ; clock        ; clock       ; 1.000        ; -0.494     ; 5.392      ;
; -4.882 ; ZSX_CPU:inst|R0[6]  ; ZSX_CPU:inst|R0[6] ; clock        ; clock       ; 1.000        ; -0.093     ; 5.791      ;
; -4.877 ; ZSX_CPU:inst|R3[0]  ; ZSX_CPU:inst|R0[0] ; clock        ; clock       ; 1.000        ; -0.487     ; 5.392      ;
; -4.877 ; ZSX_CPU:inst|A[1]   ; ZSX_CPU:inst|R0[7] ; clock        ; clock       ; 0.500        ; -0.083     ; 5.296      ;
; -4.876 ; ZSX_CPU:inst|R2[0]  ; ZSX_CPU:inst|R2[7] ; clock        ; clock       ; 1.000        ; -0.071     ; 5.807      ;
; -4.874 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[5] ; clock        ; clock       ; 1.000        ; 0.360      ; 6.236      ;
; -4.874 ; ZSX_CPU:inst|IR[9]  ; ZSX_CPU:inst|R0[4] ; clock        ; clock       ; 1.000        ; 0.360      ; 6.236      ;
+--------+---------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; ZSX_CPU:inst|MAR[0]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.472      ; 1.081      ;
; 0.383 ; ZSX_CPU:inst|R1[7]     ; ZSX_CPU:inst|R1[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; ZSX_CPU:inst|R0[1]     ; ZSX_CPU:inst|R0[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ZSX_CPU:inst|R3[0]     ; ZSX_CPU:inst|R3[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; ZSX_CPU:inst|R3[7]     ; ZSX_CPU:inst|R3[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.090      ; 0.669      ;
; 0.400 ; ZSX_CPU:inst|R0[7]     ; ZSX_CPU:inst|R0[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ZSX_CPU:inst|R1[0]     ; ZSX_CPU:inst|R1[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ZSX_CPU:inst|R2[7]     ; ZSX_CPU:inst|R2[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; ZSX_CPU:inst|R0[0]     ; ZSX_CPU:inst|R0[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; ZSX_CPU:inst|R2[0]     ; ZSX_CPU:inst|R2[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.669      ;
; 0.403 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.467 ; ZSX_CPU:inst|PC[11]    ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 0.735      ;
; 0.648 ; ZSX_CPU:inst|MAR[4]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.474      ; 1.352      ;
; 0.682 ; ZSX_CPU:inst|MAR[2]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.473      ; 1.385      ;
; 0.706 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; ZSX_CPU:inst|PC[10]    ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.977      ;
; 0.712 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.980      ;
; 0.721 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.989      ;
; 0.723 ; ZSX_CPU:inst|MAR[3]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.472      ; 1.425      ;
; 0.728 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 0.996      ;
; 0.757 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.023      ;
; 0.767 ; ZSX_CPU:inst|A[7]      ; ZSX_CPU:inst|R1[7]                                                                                         ; clock        ; clock       ; -0.500       ; 0.484      ; 0.966      ;
; 0.788 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.054      ;
; 0.832 ; ZSX_CPU:inst|MDR[1]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.490      ; 1.072      ;
; 0.838 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.104      ;
; 0.851 ; ZSX_CPU:inst|MDR[7]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.490      ; 1.091      ;
; 0.855 ; ZSX_CPU:inst|MDR[0]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.490      ; 1.095      ;
; 0.873 ; ZSX_CPU:inst|MDR[6]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.490      ; 1.113      ;
; 0.896 ; ZSX_CPU:inst|R1[0]     ; ZSX_CPU:inst|R1[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.496      ; 1.587      ;
; 0.909 ; ZSX_CPU:inst|MAR[1]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.472      ; 1.611      ;
; 0.937 ; ZSX_CPU:inst|MAR[5]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.472      ; 1.639      ;
; 0.944 ; ZSX_CPU:inst|R2[6]     ; ZSX_CPU:inst|R2[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.091      ; 1.230      ;
; 0.961 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|IR[6]                                                                                         ; clock        ; clock       ; -0.500       ; 0.479      ; 1.155      ;
; 0.964 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.230      ;
; 1.012 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.278      ;
; 1.025 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; ZSX_CPU:inst|PC[10]    ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.295      ;
; 1.032 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.300      ;
; 1.033 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|IR[3]                                                                                         ; clock        ; clock       ; -0.500       ; 0.479      ; 1.227      ;
; 1.040 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.308      ;
; 1.040 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.308      ;
; 1.041 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.309      ;
; 1.042 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.310      ;
; 1.046 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.314      ;
; 1.055 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.323      ;
; 1.096 ; ZSX_CPU:inst|R0[2]     ; ZSX_CPU:inst|MDR[2]                                                                                        ; clock        ; clock       ; 0.000        ; 0.145      ; 1.436      ;
; 1.097 ; ZSX_CPU:inst|R2[4]     ; ZSX_CPU:inst|R2[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.074      ; 1.366      ;
; 1.098 ; ZSX_CPU:inst|MDR[3]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.490      ; 1.338      ;
; 1.113 ; ZSX_CPU:inst|R0[4]     ; ZSX_CPU:inst|MDR[4]                                                                                        ; clock        ; clock       ; 0.000        ; -0.374     ; 0.934      ;
; 1.114 ; ZSX_CPU:inst|R3[2]     ; ZSX_CPU:inst|R3[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.382      ;
; 1.121 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.389      ;
; 1.126 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.395      ;
; 1.135 ; ZSX_CPU:inst|R1[2]     ; ZSX_CPU:inst|R1[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.091      ; 1.421      ;
; 1.147 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.415      ;
; 1.148 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.419      ;
; 1.154 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.422      ;
; 1.155 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.423      ;
; 1.155 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.423      ;
; 1.162 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.430      ;
; 1.162 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.430      ;
; 1.163 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.431      ;
; 1.168 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.436      ;
; 1.177 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.445      ;
; 1.220 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|MAR[2]                                                                                        ; clock        ; clock       ; -0.500       ; 0.083      ; 1.018      ;
; 1.235 ; ZSX_CPU:inst|A[7]      ; ZSX_CPU:inst|R3[7]                                                                                         ; clock        ; clock       ; -0.500       ; 0.483      ; 1.433      ;
; 1.237 ; ZSX_CPU:inst|IR[10]    ; ZSX_CPU:inst|R3[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.491      ; 1.923      ;
; 1.243 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.511      ;
; 1.246 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.512      ;
; 1.248 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.516      ;
; 1.249 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.073      ; 1.517      ;
; 1.253 ; ZSX_CPU:inst|overflow  ; ZSX_CPU:inst|overflow                                                                                      ; clock        ; clock       ; 0.000        ; 0.092      ; 1.540      ;
; 1.258 ; ZSX_CPU:inst|A[1]      ; ZSX_CPU:inst|R1[1]                                                                                         ; clock        ; clock       ; -0.500       ; 0.485      ; 1.458      ;
; 1.263 ; ZSX_CPU:inst|A[6]      ; ZSX_CPU:inst|R0[6]                                                                                         ; clock        ; clock       ; -0.500       ; 0.519      ; 1.497      ;
; 1.267 ; ZSX_CPU:inst|R1[2]     ; ZSX_CPU:inst|R1[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.091      ; 1.553      ;
; 1.268 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|MAR[0]                                                                                        ; clock        ; clock       ; -0.500       ; 0.084      ; 1.067      ;
; 1.269 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.537      ;
; 1.270 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.538      ;
; 1.272 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.540      ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[10]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[11]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[12]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[13]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[14]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[15]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[8]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[9]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[10]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[11]                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[8]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[9]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[0]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[1]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[2]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[3]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[4]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[5]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[6]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[7]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[10]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[11]                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[8]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[9]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[0]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[1]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[2]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[3]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[4]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[5]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[6]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[7]                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|overflow                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[2]                                                                                     ;
; 0.220  ; 0.450        ; 0.230          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.220  ; 0.450        ; 0.230          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.221  ; 0.451        ; 0.230          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; clock ; Rise       ; ZSX_CPU:inst|IR[0]                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.218 ; 4.190 ; Rise       ; clock           ;
; reset     ; clock      ; 3.368 ; 3.463 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.233 ; -0.602 ; Rise       ; clock           ;
; reset     ; clock      ; -2.201 ; -2.368 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M_data_out[*]  ; clock      ; 8.626  ; 8.456  ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 6.532  ; 6.382  ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 6.822  ; 6.599  ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 7.369  ; 7.167  ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 6.536  ; 6.382  ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 7.147  ; 6.851  ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 8.062  ; 7.564  ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 8.626  ; 8.456  ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 6.728  ; 6.492  ; Rise       ; clock           ;
; overflow       ; clock      ; 7.263  ; 7.073  ; Rise       ; clock           ;
; write_read     ; clock      ; 9.725  ; 9.175  ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 7.922  ; 7.879  ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 7.065  ; 6.773  ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 6.438  ; 6.268  ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 7.922  ; 7.879  ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 7.109  ; 6.811  ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 6.750  ; 6.517  ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 7.097  ; 6.806  ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 7.051  ; 6.733  ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 6.789  ; 6.553  ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 7.083  ; 6.753  ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 6.497  ; 6.318  ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 6.797  ; 6.568  ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 6.745  ; 6.521  ; Fall       ; clock           ;
; q[*]           ; clock      ; 10.601 ; 10.298 ; Fall       ; clock           ;
;  q[0]          ; clock      ; 10.203 ; 9.946  ; Fall       ; clock           ;
;  q[1]          ; clock      ; 10.182 ; 9.960  ; Fall       ; clock           ;
;  q[2]          ; clock      ; 10.601 ; 10.298 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 10.195 ; 9.977  ; Fall       ; clock           ;
;  q[4]          ; clock      ; 10.473 ; 10.137 ; Fall       ; clock           ;
;  q[5]          ; clock      ; 10.222 ; 9.983  ; Fall       ; clock           ;
;  q[6]          ; clock      ; 10.480 ; 10.178 ; Fall       ; clock           ;
;  q[7]          ; clock      ; 10.444 ; 10.148 ; Fall       ; clock           ;
; status[*]      ; clock      ; 7.286  ; 7.047  ; Fall       ; clock           ;
;  status[0]     ; clock      ; 6.587  ; 6.466  ; Fall       ; clock           ;
;  status[1]     ; clock      ; 7.286  ; 7.047  ; Fall       ; clock           ;
;  status[2]     ; clock      ; 6.972  ; 6.792  ; Fall       ; clock           ;
; write_read     ; clock      ; 9.479  ; 8.946  ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M_data_out[*]  ; clock      ; 6.401  ; 6.254  ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 6.401  ; 6.254  ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 6.677  ; 6.460  ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 7.205  ; 7.008  ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 6.404  ; 6.254  ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 6.991  ; 6.704  ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 7.869  ; 7.387  ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 8.467  ; 8.306  ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 6.588  ; 6.358  ; Rise       ; clock           ;
; overflow       ; clock      ; 7.102  ; 6.916  ; Rise       ; clock           ;
; write_read     ; clock      ; 8.949  ; 8.335  ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 6.311  ; 6.144  ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 6.914  ; 6.630  ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 6.311  ; 6.144  ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 7.795  ; 7.756  ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 6.957  ; 6.668  ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 6.610  ; 6.384  ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 6.945  ; 6.664  ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 6.903  ; 6.595  ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 6.650  ; 6.421  ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 6.930  ; 6.611  ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 6.369  ; 6.195  ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 6.657  ; 6.434  ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 6.608  ; 6.389  ; Fall       ; clock           ;
; q[*]           ; clock      ; 9.902  ; 9.674  ; Fall       ; clock           ;
;  q[0]          ; clock      ; 9.923  ; 9.674  ; Fall       ; clock           ;
;  q[1]          ; clock      ; 9.902  ; 9.685  ; Fall       ; clock           ;
;  q[2]          ; clock      ; 10.304 ; 10.010 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 9.916  ; 9.704  ; Fall       ; clock           ;
;  q[4]          ; clock      ; 10.182 ; 9.856  ; Fall       ; clock           ;
;  q[5]          ; clock      ; 9.940  ; 9.707  ; Fall       ; clock           ;
;  q[6]          ; clock      ; 10.188 ; 9.895  ; Fall       ; clock           ;
;  q[7]          ; clock      ; 10.155 ; 9.868  ; Fall       ; clock           ;
; status[*]      ; clock      ; 6.456  ; 6.337  ; Fall       ; clock           ;
;  status[0]     ; clock      ; 6.456  ; 6.337  ; Fall       ; clock           ;
;  status[1]     ; clock      ; 7.127  ; 6.895  ; Fall       ; clock           ;
;  status[2]     ; clock      ; 6.826  ; 6.650  ; Fall       ; clock           ;
; write_read     ; clock      ; 8.948  ; 8.423  ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 9.072 ;    ;    ; 8.839 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 8.810 ;    ;    ; 8.570 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.420 ; -157.511          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.159 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -104.981                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.420 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.486      ;
; -2.393 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R0[3]    ; clock        ; clock       ; 0.500        ; -0.419     ; 2.461      ;
; -2.355 ; ZSX_CPU:inst|A[4]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.421      ;
; -2.347 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.413      ;
; -2.322 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.422     ; 2.387      ;
; -2.320 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R0[3]    ; clock        ; clock       ; 0.500        ; -0.419     ; 2.388      ;
; -2.314 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 0.500        ; -0.430     ; 2.371      ;
; -2.311 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.377      ;
; -2.295 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R0[3]    ; clock        ; clock       ; 0.500        ; -0.420     ; 2.362      ;
; -2.294 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R0[1]    ; clock        ; clock       ; 0.500        ; -0.245     ; 2.536      ;
; -2.278 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R2[4]    ; clock        ; clock       ; 0.500        ; -0.437     ; 2.328      ;
; -2.278 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R2[3]    ; clock        ; clock       ; 0.500        ; -0.437     ; 2.328      ;
; -2.268 ; ZSX_CPU:inst|A[7]                                                                                    ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 0.500        ; -0.426     ; 2.329      ;
; -2.247 ; ZSX_CPU:inst|A[6]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.313      ;
; -2.244 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R2[0]    ; clock        ; clock       ; 0.500        ; -0.432     ; 2.299      ;
; -2.241 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R0[4]    ; clock        ; clock       ; 0.500        ; -0.234     ; 2.494      ;
; -2.241 ; ZSX_CPU:inst|A[5]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.307      ;
; -2.225 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.269      ;
; -2.219 ; ZSX_CPU:inst|IR[11]                                                                                  ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 1.000        ; -0.041     ; 3.165      ;
; -2.211 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|R3[5]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.277      ;
; -2.176 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R0[4]    ; clock        ; clock       ; 0.500        ; -0.234     ; 2.429      ;
; -2.174 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R3[4]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.218      ;
; -2.174 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R3[6]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.218      ;
; -2.172 ; ZSX_CPU:inst|status[2]                                                                               ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.216      ;
; -2.171 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|R1[7]    ; clock        ; clock       ; 0.500        ; -0.251     ; 2.407      ;
; -2.171 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R3[3]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.237      ;
; -2.162 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.206      ;
; -2.161 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R0[0]    ; clock        ; clock       ; 0.500        ; -0.422     ; 2.226      ;
; -2.157 ; ZSX_CPU:inst|R0[7]                                                                                   ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 1.000        ; -0.037     ; 3.107      ;
; -2.151 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|IR[14]   ; clock        ; clock       ; 0.500        ; -0.609     ; 2.029      ;
; -2.151 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R0[1]    ; clock        ; clock       ; 0.500        ; -0.244     ; 2.394      ;
; -2.149 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R3[5]    ; clock        ; clock       ; 0.500        ; -0.422     ; 2.214      ;
; -2.147 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R3[3]    ; clock        ; clock       ; 0.500        ; -0.422     ; 2.212      ;
; -2.146 ; ZSX_CPU:inst|IR[11]                                                                                  ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 1.000        ; -0.034     ; 3.099      ;
; -2.146 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 0.500        ; -0.438     ; 2.195      ;
; -2.145 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 0.500        ; -0.433     ; 2.199      ;
; -2.143 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R0[4]    ; clock        ; clock       ; 0.500        ; -0.235     ; 2.395      ;
; -2.138 ; ZSX_CPU:inst|R0[7]                                                                                   ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 1.000        ; -0.045     ; 3.080      ;
; -2.138 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|R0[4]    ; clock        ; clock       ; 0.500        ; -0.234     ; 2.391      ;
; -2.137 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|IR[11]   ; clock        ; clock       ; 0.500        ; -0.611     ; 2.013      ;
; -2.134 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 0.500        ; -0.429     ; 2.192      ;
; -2.133 ; ZSX_CPU:inst|R2[7]                                                                                   ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 1.000        ; -0.029     ; 3.091      ;
; -2.132 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R3[4]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.176      ;
; -2.132 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R3[6]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.176      ;
; -2.131 ; ZSX_CPU:inst|IR[10]                                                                                  ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 1.000        ; -0.034     ; 3.084      ;
; -2.127 ; ZSX_CPU:inst|IR[11]                                                                                  ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 1.000        ; -0.042     ; 3.072      ;
; -2.124 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R1[7]    ; clock        ; clock       ; 0.500        ; -0.251     ; 2.360      ;
; -2.121 ; ZSX_CPU:inst|status[2]                                                                               ; ZSX_CPU:inst|R3[4]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.165      ;
; -2.121 ; ZSX_CPU:inst|status[2]                                                                               ; ZSX_CPU:inst|R3[6]    ; clock        ; clock       ; 0.500        ; -0.443     ; 2.165      ;
; -2.120 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|IR[8]    ; clock        ; clock       ; 0.500        ; -0.611     ; 1.996      ;
; -2.120 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 0.500        ; -0.429     ; 2.178      ;
; -2.119 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R3[5]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.185      ;
; -2.118 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|overflow ; clock        ; clock       ; 0.500        ; -0.239     ; 2.366      ;
; -2.118 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|R3[7]    ; clock        ; clock       ; 0.500        ; -0.255     ; 2.350      ;
; -2.118 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R1[7]    ; clock        ; clock       ; 0.500        ; -0.252     ; 2.353      ;
; -2.116 ; ZSX_CPU:inst|R0[0]                                                                                   ; ZSX_CPU:inst|R1[0]    ; clock        ; clock       ; 1.000        ; -0.039     ; 3.064      ;
; -2.116 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R2[5]    ; clock        ; clock       ; 0.500        ; -0.422     ; 2.181      ;
; -2.116 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|R0[3]    ; clock        ; clock       ; 0.500        ; -0.419     ; 2.184      ;
; -2.114 ; ZSX_CPU:inst|R2[7]                                                                                   ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 1.000        ; -0.037     ; 3.064      ;
; -2.112 ; ZSX_CPU:inst|IR[10]                                                                                  ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 1.000        ; -0.042     ; 3.057      ;
; -2.109 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|overflow ; clock        ; clock       ; 0.500        ; -0.239     ; 2.357      ;
; -2.106 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 0.500        ; -0.429     ; 2.164      ;
; -2.100 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R2[2]    ; clock        ; clock       ; 0.500        ; -0.259     ; 2.328      ;
; -2.100 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R2[6]    ; clock        ; clock       ; 0.500        ; -0.259     ; 2.328      ;
; -2.098 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 0.500        ; -0.433     ; 2.152      ;
; -2.096 ; ZSX_CPU:inst|IR[13]                                                                                  ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 1.000        ; -0.043     ; 3.040      ;
; -2.094 ; ZSX_CPU:inst|A[5]                                                                                    ; ZSX_CPU:inst|R1[7]    ; clock        ; clock       ; 0.500        ; -0.251     ; 2.330      ;
; -2.093 ; ZSX_CPU:inst|status[2]                                                                               ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 0.500        ; -0.438     ; 2.142      ;
; -2.091 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|IR[12]   ; clock        ; clock       ; 0.500        ; -0.609     ; 1.969      ;
; -2.089 ; ZSX_CPU:inst|R2[2]                                                                                   ; ZSX_CPU:inst|R1[2]    ; clock        ; clock       ; 1.000        ; -0.044     ; 3.032      ;
; -2.087 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R3[1]    ; clock        ; clock       ; 0.500        ; -0.438     ; 2.136      ;
; -2.087 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R3[2]    ; clock        ; clock       ; 0.500        ; -0.438     ; 2.136      ;
; -2.086 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|IR[13]   ; clock        ; clock       ; 0.500        ; -0.609     ; 1.964      ;
; -2.085 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|IR[15]   ; clock        ; clock       ; 0.500        ; -0.609     ; 1.963      ;
; -2.083 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 0.500        ; -0.438     ; 2.132      ;
; -2.081 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R3[3]    ; clock        ; clock       ; 0.500        ; -0.431     ; 2.137      ;
; -2.081 ; ZSX_CPU:inst|status[0]                                                                               ; ZSX_CPU:inst|R3[5]    ; clock        ; clock       ; 0.500        ; -0.431     ; 2.137      ;
; -2.076 ; ZSX_CPU:inst|R1[7]                                                                                   ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 1.000        ; -0.214     ; 2.849      ;
; -2.073 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|R0[0]    ; clock        ; clock       ; 0.500        ; -0.608     ; 1.952      ;
; -2.072 ; ZSX_CPU:inst|IR[12]                                                                                  ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 1.000        ; -0.043     ; 3.016      ;
; -2.071 ; ZSX_CPU:inst|A[3]                                                                                    ; ZSX_CPU:inst|overflow ; clock        ; clock       ; 0.500        ; -0.239     ; 2.319      ;
; -2.068 ; ZSX_CPU:inst|A[5]                                                                                    ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 0.500        ; -0.433     ; 2.122      ;
; -2.067 ; ZSX_CPU:inst|IR[10]                                                                                  ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 1.000        ; -0.041     ; 3.013      ;
; -2.067 ; ZSX_CPU:inst|R0[2]                                                                                   ; ZSX_CPU:inst|R1[2]    ; clock        ; clock       ; 1.000        ; -0.045     ; 3.009      ;
; -2.067 ; ZSX_CPU:inst|A[4]                                                                                    ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 0.500        ; -0.429     ; 2.125      ;
; -2.062 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R3[5]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.128      ;
; -2.061 ; ZSX_CPU:inst|A[2]                                                                                    ; ZSX_CPU:inst|R3[3]    ; clock        ; clock       ; 0.500        ; -0.421     ; 2.127      ;
; -2.057 ; ZSX_CPU:inst|R1[7]                                                                                   ; ZSX_CPU:inst|R2[7]    ; clock        ; clock       ; 1.000        ; -0.222     ; 2.822      ;
; -2.057 ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.608     ; 1.936      ;
; -2.057 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R1[0]    ; clock        ; clock       ; 0.500        ; -0.424     ; 2.120      ;
; -2.055 ; ZSX_CPU:inst|A[7]                                                                                    ; ZSX_CPU:inst|R0[7]    ; clock        ; clock       ; 0.500        ; -0.418     ; 2.124      ;
; -2.053 ; ZSX_CPU:inst|A[4]                                                                                    ; ZSX_CPU:inst|overflow ; clock        ; clock       ; 0.500        ; -0.239     ; 2.301      ;
; -2.047 ; ZSX_CPU:inst|IR[10]                                                                                  ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 1.000        ; -0.046     ; 2.988      ;
; -2.044 ; ZSX_CPU:inst|A[1]                                                                                    ; ZSX_CPU:inst|R1[7]    ; clock        ; clock       ; 0.500        ; -0.251     ; 2.280      ;
; -2.043 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R3[1]    ; clock        ; clock       ; 0.500        ; -0.438     ; 2.092      ;
; -2.043 ; ZSX_CPU:inst|status[1]                                                                               ; ZSX_CPU:inst|R3[2]    ; clock        ; clock       ; 0.500        ; -0.438     ; 2.092      ;
; -2.038 ; ZSX_CPU:inst|IR[11]                                                                                  ; ZSX_CPU:inst|R1[6]    ; clock        ; clock       ; 1.000        ; -0.046     ; 2.979      ;
; -2.036 ; ZSX_CPU:inst|A[0]                                                                                    ; ZSX_CPU:inst|R3[7]    ; clock        ; clock       ; 0.500        ; -0.256     ; 2.267      ;
; -2.035 ; ZSX_CPU:inst|IR[15]                                                                                  ; ZSX_CPU:inst|R2[1]    ; clock        ; clock       ; 1.000        ; -0.043     ; 2.979      ;
; -2.034 ; ZSX_CPU:inst|A[4]                                                                                    ; ZSX_CPU:inst|R1[7]    ; clock        ; clock       ; 0.500        ; -0.251     ; 2.270      ;
+--------+------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.159 ; ZSX_CPU:inst|MAR[0]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.488      ;
; 0.178 ; ZSX_CPU:inst|R0[1]     ; ZSX_CPU:inst|R0[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; ZSX_CPU:inst|R1[7]     ; ZSX_CPU:inst|R1[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ZSX_CPU:inst|R3[0]     ; ZSX_CPU:inst|R3[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ZSX_CPU:inst|R3[7]     ; ZSX_CPU:inst|R3[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.307      ;
; 0.184 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.307      ;
; 0.186 ; ZSX_CPU:inst|R0[7]     ; ZSX_CPU:inst|R0[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ZSX_CPU:inst|R1[0]     ; ZSX_CPU:inst|R1[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ZSX_CPU:inst|R2[7]     ; ZSX_CPU:inst|R2[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ZSX_CPU:inst|R0[0]     ; ZSX_CPU:inst|R0[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ZSX_CPU:inst|R2[0]     ; ZSX_CPU:inst|R2[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.203 ; ZSX_CPU:inst|PC[11]    ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.324      ;
; 0.238 ; ZSX_CPU:inst|MDR[1]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.618      ; 0.480      ;
; 0.244 ; ZSX_CPU:inst|MDR[0]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.618      ; 0.486      ;
; 0.244 ; ZSX_CPU:inst|MDR[7]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.618      ; 0.486      ;
; 0.252 ; ZSX_CPU:inst|MDR[6]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.618      ; 0.494      ;
; 0.300 ; ZSX_CPU:inst|MAR[4]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.228      ; 0.632      ;
; 0.304 ; ZSX_CPU:inst|PC[10]    ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.311 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[0]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.435      ;
; 0.317 ; ZSX_CPU:inst|MAR[2]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.227      ; 0.648      ;
; 0.322 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.445      ;
; 0.326 ; ZSX_CPU:inst|MAR[3]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.655      ;
; 0.349 ; ZSX_CPU:inst|status[1] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.472      ;
; 0.371 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.494      ;
; 0.379 ; ZSX_CPU:inst|MDR[3]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.618      ; 0.621      ;
; 0.387 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.510      ;
; 0.395 ; ZSX_CPU:inst|R1[0]     ; ZSX_CPU:inst|R1[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.223      ; 0.702      ;
; 0.416 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|MAR[2]                                                                                        ; clock        ; clock       ; -0.500       ; 0.426      ; 0.446      ;
; 0.419 ; ZSX_CPU:inst|R2[6]     ; ZSX_CPU:inst|R2[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.547      ;
; 0.422 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|MAR[0]                                                                                        ; clock        ; clock       ; -0.500       ; 0.428      ; 0.454      ;
; 0.424 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|MAR[6]                                                                                        ; clock        ; clock       ; -0.500       ; 0.426      ; 0.454      ;
; 0.431 ; ZSX_CPU:inst|MAR[1]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.760      ;
; 0.436 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|MAR[5]                                                                                        ; clock        ; clock       ; -0.500       ; 0.428      ; 0.468      ;
; 0.440 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|MAR[4]                                                                                        ; clock        ; clock       ; -0.500       ; 0.426      ; 0.470      ;
; 0.441 ; ZSX_CPU:inst|MDR[2]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.418      ; 0.483      ;
; 0.443 ; ZSX_CPU:inst|MAR[5]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.225      ; 0.772      ;
; 0.447 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[2]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.570      ;
; 0.449 ; ZSX_CPU:inst|status[2] ; ZSX_CPU:inst|status[0]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.572      ;
; 0.453 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.576      ;
; 0.462 ; ZSX_CPU:inst|PC[10]    ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; ZSX_CPU:inst|R0[2]     ; ZSX_CPU:inst|MDR[2]                                                                                        ; clock        ; clock       ; 0.000        ; 0.065      ; 0.612      ;
; 0.463 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[1]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; ZSX_CPU:inst|R2[4]     ; ZSX_CPU:inst|R2[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.590      ;
; 0.472 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.593      ;
; 0.479 ; ZSX_CPU:inst|R0[4]     ; ZSX_CPU:inst|MDR[4]                                                                                        ; clock        ; clock       ; 0.000        ; -0.158     ; 0.405      ;
; 0.482 ; ZSX_CPU:inst|R3[2]     ; ZSX_CPU:inst|R3[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.603      ;
; 0.486 ; ZSX_CPU:inst|MDR[5]    ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.618      ; 0.728      ;
; 0.488 ; ZSX_CPU:inst|R1[2]     ; ZSX_CPU:inst|R1[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.616      ;
; 0.495 ; ZSX_CPU:inst|PC[11]    ; ZSX_CPU:inst|MAR[11]                                                                                       ; clock        ; clock       ; -0.500       ; 0.426      ; 0.525      ;
; 0.500 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|MAR[9]                                                                                        ; clock        ; clock       ; -0.500       ; 0.428      ; 0.532      ;
; 0.502 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|MAR[3]                                                                                        ; clock        ; clock       ; -0.500       ; 0.428      ; 0.534      ;
; 0.506 ; ZSX_CPU:inst|PC[10]    ; ZSX_CPU:inst|MAR[10]                                                                                       ; clock        ; clock       ; -0.500       ; 0.426      ; 0.536      ;
; 0.507 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|MAR[8]                                                                                        ; clock        ; clock       ; -0.500       ; 0.426      ; 0.537      ;
; 0.516 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; ZSX_CPU:inst|PC[9]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; ZSX_CPU:inst|R3[6]     ; ZSX_CPU:inst|A[6]                                                                                          ; clock        ; clock       ; -0.500       ; 0.433      ; 0.555      ;
; 0.519 ; ZSX_CPU:inst|PC[3]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; ZSX_CPU:inst|PC[5]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; ZSX_CPU:inst|PC[7]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.642      ;
; 0.524 ; ZSX_CPU:inst|IR[7]     ; ZSX_CPU:inst|MAR[7]                                                                                        ; clock        ; clock       ; -0.500       ; 0.249      ; 0.377      ;
; 0.527 ; ZSX_CPU:inst|status[0] ; ZSX_CPU:inst|status[1]                                                                                     ; clock        ; clock       ; 0.000        ; 0.039      ; 0.650      ;
; 0.528 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[5]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[3]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; ZSX_CPU:inst|PC[8]     ; ZSX_CPU:inst|PC[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[7]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; ZSX_CPU:inst|PC[2]     ; ZSX_CPU:inst|PC[6]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; ZSX_CPU:inst|PC[0]     ; ZSX_CPU:inst|PC[4]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; ZSX_CPU:inst|PC[4]     ; ZSX_CPU:inst|PC[8]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[9]                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.656      ;
; 0.537 ; ZSX_CPU:inst|overflow  ; ZSX_CPU:inst|overflow                                                                                      ; clock        ; clock       ; 0.000        ; 0.045      ; 0.666      ;
; 0.538 ; ZSX_CPU:inst|R1[2]     ; ZSX_CPU:inst|R1[2]                                                                                         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.666      ;
; 0.538 ; ZSX_CPU:inst|PC[6]     ; ZSX_CPU:inst|PC[10]                                                                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.659      ;
; 0.540 ; ZSX_CPU:inst|R1[0]     ; ZSX_CPU:inst|A[0]                                                                                          ; clock        ; clock       ; -0.500       ; 0.424      ; 0.568      ;
; 0.547 ; ZSX_CPU:inst|PC[1]     ; ZSX_CPU:inst|MAR[1]                                                                                        ; clock        ; clock       ; -0.500       ; 0.428      ; 0.579      ;
+-------+------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[0]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[1]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[2]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[3]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[4]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[5]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[6]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|A[7]                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[10]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[11]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[12]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[13]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[14]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[15]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[8]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|IR[9]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[0]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[10]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[11]                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[1]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[2]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[3]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[4]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[5]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[6]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[7]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[8]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|MAR[9]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[0]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[1]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[2]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[3]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[4]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[5]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[6]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|MDR[7]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[10]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[11]                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[8]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|PC[9]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R0[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R1[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R2[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[0]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[1]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[2]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[3]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[4]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[5]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[6]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|R3[7]                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; ZSX_CPU:inst|overflow                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[0]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[1]                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Fall       ; ZSX_CPU:inst|status[2]                                                                                     ;
; -0.113 ; 0.117        ; 0.230          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.113 ; 0.117        ; 0.230          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.113 ; 0.117        ; 0.230          ; High Pulse Width ; clock ; Fall       ; RAM_1:inst2|altsyncram:altsyncram_component|altsyncram_6qh1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.100 ; 0.116        ; 0.216          ; High Pulse Width ; clock ; Fall       ; ZSX_CPU:inst|A[0]                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 1.947 ; 2.331 ; Rise       ; clock           ;
; reset     ; clock      ; 1.163 ; 1.493 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.195 ; -0.423 ; Rise       ; clock           ;
; reset     ; clock      ; -0.672 ; -0.956 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; M_data_out[*]  ; clock      ; 4.465 ; 4.643 ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 3.299 ; 3.355 ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 3.395 ; 3.461 ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 3.653 ; 3.716 ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 3.300 ; 3.356 ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 3.544 ; 3.619 ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 3.909 ; 4.041 ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 4.465 ; 4.643 ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 3.349 ; 3.409 ; Rise       ; clock           ;
; overflow       ; clock      ; 3.598 ; 3.651 ; Rise       ; clock           ;
; write_read     ; clock      ; 4.589 ; 4.830 ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 4.548 ; 4.686 ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 3.860 ; 3.919 ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 3.594 ; 3.634 ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 4.548 ; 4.686 ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 3.898 ; 3.966 ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 3.731 ; 3.787 ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 3.901 ; 3.968 ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 3.885 ; 3.936 ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 3.757 ; 3.808 ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 3.858 ; 3.911 ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 3.641 ; 3.680 ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 3.765 ; 3.832 ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 3.753 ; 3.805 ; Fall       ; clock           ;
; q[*]           ; clock      ; 5.344 ; 5.428 ; Fall       ; clock           ;
;  q[0]          ; clock      ; 5.178 ; 5.230 ; Fall       ; clock           ;
;  q[1]          ; clock      ; 5.169 ; 5.216 ; Fall       ; clock           ;
;  q[2]          ; clock      ; 5.344 ; 5.428 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 5.185 ; 5.235 ; Fall       ; clock           ;
;  q[4]          ; clock      ; 5.268 ; 5.327 ; Fall       ; clock           ;
;  q[5]          ; clock      ; 5.167 ; 5.216 ; Fall       ; clock           ;
;  q[6]          ; clock      ; 5.271 ; 5.331 ; Fall       ; clock           ;
;  q[7]          ; clock      ; 5.282 ; 5.326 ; Fall       ; clock           ;
; status[*]      ; clock      ; 4.012 ; 4.100 ; Fall       ; clock           ;
;  status[0]     ; clock      ; 3.714 ; 3.761 ; Fall       ; clock           ;
;  status[1]     ; clock      ; 4.012 ; 4.100 ; Fall       ; clock           ;
;  status[2]     ; clock      ; 3.886 ; 3.954 ; Fall       ; clock           ;
; write_read     ; clock      ; 4.879 ; 5.095 ; Fall       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; M_data_out[*]  ; clock      ; 3.233 ; 3.286 ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 3.233 ; 3.286 ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 3.323 ; 3.386 ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 3.571 ; 3.632 ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 3.233 ; 3.287 ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 3.468 ; 3.539 ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 3.817 ; 3.943 ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 4.387 ; 4.562 ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 3.279 ; 3.337 ; Rise       ; clock           ;
; overflow       ; clock      ; 3.519 ; 3.568 ; Rise       ; clock           ;
; write_read     ; clock      ; 4.228 ; 4.403 ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 3.528 ; 3.566 ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 3.784 ; 3.840 ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 3.528 ; 3.566 ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 4.482 ; 4.618 ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 3.822 ; 3.887 ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 3.660 ; 3.713 ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 3.824 ; 3.888 ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 3.811 ; 3.859 ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 3.687 ; 3.735 ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 3.781 ; 3.832 ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 3.575 ; 3.612 ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 3.693 ; 3.757 ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 3.683 ; 3.732 ; Fall       ; clock           ;
; q[*]           ; clock      ; 5.001 ; 5.048 ; Fall       ; clock           ;
;  q[0]          ; clock      ; 5.013 ; 5.063 ; Fall       ; clock           ;
;  q[1]          ; clock      ; 5.004 ; 5.048 ; Fall       ; clock           ;
;  q[2]          ; clock      ; 5.172 ; 5.252 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 5.020 ; 5.067 ; Fall       ; clock           ;
;  q[4]          ; clock      ; 5.099 ; 5.155 ; Fall       ; clock           ;
;  q[5]          ; clock      ; 5.001 ; 5.048 ; Fall       ; clock           ;
;  q[6]          ; clock      ; 5.102 ; 5.159 ; Fall       ; clock           ;
;  q[7]          ; clock      ; 5.113 ; 5.156 ; Fall       ; clock           ;
; status[*]      ; clock      ; 3.644 ; 3.689 ; Fall       ; clock           ;
;  status[0]     ; clock      ; 3.644 ; 3.689 ; Fall       ; clock           ;
;  status[1]     ; clock      ; 3.931 ; 4.015 ; Fall       ; clock           ;
;  status[2]     ; clock      ; 3.810 ; 3.875 ; Fall       ; clock           ;
; write_read     ; clock      ; 4.638 ; 4.822 ; Fall       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 4.396 ;    ;    ; 4.779 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 4.278 ;    ;    ; 4.649 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.210   ; 0.159 ; N/A      ; N/A     ; -3.201              ;
;  clock           ; -6.210   ; 0.159 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -429.806 ; 0.0   ; 0.0      ; 0.0     ; -149.407            ;
;  clock           ; -429.806 ; 0.000 ; N/A      ; N/A     ; -149.407            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.467 ; 4.428 ; Rise       ; clock           ;
; reset     ; clock      ; 3.577 ; 3.608 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.195 ; -0.423 ; Rise       ; clock           ;
; reset     ; clock      ; -0.672 ; -0.956 ; Fall       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; M_data_out[*]  ; clock      ; 8.949  ; 8.870  ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 6.841  ; 6.734  ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 7.133  ; 6.980  ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 7.702  ; 7.573  ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 6.840  ; 6.732  ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 7.468  ; 7.259  ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 8.408  ; 8.076  ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 8.949  ; 8.870  ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 7.023  ; 6.866  ; Rise       ; clock           ;
; overflow       ; clock      ; 7.611  ; 7.478  ; Rise       ; clock           ;
; write_read     ; clock      ; 10.168 ; 9.852  ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 8.210  ; 8.223  ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 7.378  ; 7.182  ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 6.734  ; 6.615  ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 8.210  ; 8.223  ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 7.419  ; 7.214  ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 7.034  ; 6.891  ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 7.408  ; 7.213  ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 7.325  ; 7.131  ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 7.074  ; 6.927  ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 7.368  ; 7.157  ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 6.786  ; 6.667  ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 7.088  ; 6.945  ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 7.024  ; 6.891  ; Fall       ; clock           ;
; q[*]           ; clock      ; 11.261 ; 11.039 ; Fall       ; clock           ;
;  q[0]          ; clock      ; 10.858 ; 10.661 ; Fall       ; clock           ;
;  q[1]          ; clock      ; 10.838 ; 10.668 ; Fall       ; clock           ;
;  q[2]          ; clock      ; 11.261 ; 11.039 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 10.847 ; 10.683 ; Fall       ; clock           ;
;  q[4]          ; clock      ; 11.124 ; 10.880 ; Fall       ; clock           ;
;  q[5]          ; clock      ; 10.881 ; 10.688 ; Fall       ; clock           ;
;  q[6]          ; clock      ; 11.138 ; 10.916 ; Fall       ; clock           ;
;  q[7]          ; clock      ; 11.093 ; 10.876 ; Fall       ; clock           ;
; status[*]      ; clock      ; 7.633  ; 7.464  ; Fall       ; clock           ;
;  status[0]     ; clock      ; 6.910  ; 6.821  ; Fall       ; clock           ;
;  status[1]     ; clock      ; 7.633  ; 7.464  ; Fall       ; clock           ;
;  status[2]     ; clock      ; 7.306  ; 7.182  ; Fall       ; clock           ;
; write_read     ; clock      ; 9.917  ; 9.611  ; Fall       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; M_data_out[*]  ; clock      ; 3.233 ; 3.286 ; Rise       ; clock           ;
;  M_data_out[0] ; clock      ; 3.233 ; 3.286 ; Rise       ; clock           ;
;  M_data_out[1] ; clock      ; 3.323 ; 3.386 ; Rise       ; clock           ;
;  M_data_out[2] ; clock      ; 3.571 ; 3.632 ; Rise       ; clock           ;
;  M_data_out[3] ; clock      ; 3.233 ; 3.287 ; Rise       ; clock           ;
;  M_data_out[4] ; clock      ; 3.468 ; 3.539 ; Rise       ; clock           ;
;  M_data_out[5] ; clock      ; 3.817 ; 3.943 ; Rise       ; clock           ;
;  M_data_out[6] ; clock      ; 4.387 ; 4.562 ; Rise       ; clock           ;
;  M_data_out[7] ; clock      ; 3.279 ; 3.337 ; Rise       ; clock           ;
; overflow       ; clock      ; 3.519 ; 3.568 ; Rise       ; clock           ;
; write_read     ; clock      ; 4.228 ; 4.403 ; Rise       ; clock           ;
; M_address[*]   ; clock      ; 3.528 ; 3.566 ; Fall       ; clock           ;
;  M_address[0]  ; clock      ; 3.784 ; 3.840 ; Fall       ; clock           ;
;  M_address[1]  ; clock      ; 3.528 ; 3.566 ; Fall       ; clock           ;
;  M_address[2]  ; clock      ; 4.482 ; 4.618 ; Fall       ; clock           ;
;  M_address[3]  ; clock      ; 3.822 ; 3.887 ; Fall       ; clock           ;
;  M_address[4]  ; clock      ; 3.660 ; 3.713 ; Fall       ; clock           ;
;  M_address[5]  ; clock      ; 3.824 ; 3.888 ; Fall       ; clock           ;
;  M_address[6]  ; clock      ; 3.811 ; 3.859 ; Fall       ; clock           ;
;  M_address[7]  ; clock      ; 3.687 ; 3.735 ; Fall       ; clock           ;
;  M_address[8]  ; clock      ; 3.781 ; 3.832 ; Fall       ; clock           ;
;  M_address[9]  ; clock      ; 3.575 ; 3.612 ; Fall       ; clock           ;
;  M_address[10] ; clock      ; 3.693 ; 3.757 ; Fall       ; clock           ;
;  M_address[11] ; clock      ; 3.683 ; 3.732 ; Fall       ; clock           ;
; q[*]           ; clock      ; 5.001 ; 5.048 ; Fall       ; clock           ;
;  q[0]          ; clock      ; 5.013 ; 5.063 ; Fall       ; clock           ;
;  q[1]          ; clock      ; 5.004 ; 5.048 ; Fall       ; clock           ;
;  q[2]          ; clock      ; 5.172 ; 5.252 ; Fall       ; clock           ;
;  q[3]          ; clock      ; 5.020 ; 5.067 ; Fall       ; clock           ;
;  q[4]          ; clock      ; 5.099 ; 5.155 ; Fall       ; clock           ;
;  q[5]          ; clock      ; 5.001 ; 5.048 ; Fall       ; clock           ;
;  q[6]          ; clock      ; 5.102 ; 5.159 ; Fall       ; clock           ;
;  q[7]          ; clock      ; 5.113 ; 5.156 ; Fall       ; clock           ;
; status[*]      ; clock      ; 3.644 ; 3.689 ; Fall       ; clock           ;
;  status[0]     ; clock      ; 3.644 ; 3.689 ; Fall       ; clock           ;
;  status[1]     ; clock      ; 3.931 ; 4.015 ; Fall       ; clock           ;
;  status[2]     ; clock      ; 3.810 ; 3.875 ; Fall       ; clock           ;
; write_read     ; clock      ; 4.638 ; 4.822 ; Fall       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 9.478 ;    ;    ; 9.257 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; reset      ; write_read  ; 4.278 ;    ;    ; 4.649 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; write_read    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_address[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overflow      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; M_data_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; status[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; status[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; status[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; write_read    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; M_address[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_address[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; M_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; status[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; status[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; status[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; write_read    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; M_address[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_address[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; overflow      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; M_data_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; M_data_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; status[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; status[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; status[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2457     ; 802      ; 548      ; 133      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2457     ; 802      ; 548      ; 133      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Jun 21 08:23:51 2024
Info: Command: quartus_sta zsx_Course_Design -c zsx_Course_Design
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'zsx_Course_Design.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.210            -429.806 clock 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -149.407 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.857
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.857            -398.166 clock 
Info (332146): Worst-case hold slack is 0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.379               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -149.407 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.420            -157.511 clock 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -104.981 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4653 megabytes
    Info: Processing ended: Fri Jun 21 08:23:53 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


