<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:37.3637</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.08.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0107728</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>절연층을 사용하여 미세 피치 상호연결을 형성하는 반도체 장치 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING FINE-PITCH  INTERCONNECTION USING INSULATING LAYER</inventionTitleEng><openDate>2025.03.28</openDate><openNumber>10-2025-0043256</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/485</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/482</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 상호연결 기판과 상호연결 기판의 제1 표면 위에 형성된 복수의 전도성 패드를 갖는다. 전도성 패드는 미세 피치를 갖는다. 절연층은 전도성 패드 위에 형성된다. 절연층은 전도성 패드의 측면 표면과 상부 표면 위에 형성된다. 전기 구성요소는 상호연결 기판의 제1 표면 위에 배치된다. 전기 구성요소는 절연층을 통해 전도성 패드에 전기적 연결을 형성하는 상호연결 구조를 가지며, 상호연결 구조의 측면 표면 위에 절연층의 일부를 남긴다. 상호연결 구조는 TCB에 의한 힘과 압력 하에서 절연층을 뚫고 상호연결 구조의 측면 표면 위에 절연층의 일부를 남겨 전도성 패드 사이의 전기적 단락을 방지한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서, 상기 반도체 장치는: 상호연결 기판; 상호연결 기판의 제1 표면 위에 형성된 복수의 제1 전도성 패드; 제1 전도성 패드 위에 형성된 제1 절연층; 및 상호연결 기판의 제1 표면 위에 배치된 제1 전기 구성요소를 포함하고, 상기 제1 전기 구성요소는 제1 절연층을 통해 제1 전도성 패드에 전기적 연결을 형성하는 상호연결 구조를 포함하며, 제1 절연층의 일부는 상호연결 구조의 측면 표면 위에 남겨지는, 반도체 장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 제1 전도성 패드는 미세 피치를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 제1 절연층은 제1 전도성 패드의 측면 표면과 상부 표면 위에 형성되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상호연결 기판은: 코어 기판; 코어 기판의 제1 표면 위에 형성된 제1 전도층; 및 제1 전도층 위에 형성된 제1 절연층을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 추가로: 상호연결 기판의 제2 표면 위에 형성된 복수의 제2 전도성 패드; 제2 전도성 패드 위에 형성된 제2 절연층; 및 상호연결 기판의 제2 표면 위에 배치되고 제2 절연층을 통해 제2 전도성 패드에 전기적 연결을 형성하는 제2 전기 구성요소를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>6. 반도체 장치로서, 상기 반도체 장치는: 상호연결 기판; 상호연결 기판의 제1 표면 위에 형성된 복수의 제1 전도성 패드; 제1 전도성 패드 위에 형성된 제1 절연층; 및 상호연결 기판의 제1 표면 위에 배치되고 제1 절연층을 통해 제1 전도성 패드에 전기적 연결을 형성하는 제1 전기 구성요소를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 제1 전도성 패드는 미세 피치를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 제1 절연층은 제1 전도성 패드의 측면 표면과 상부 표면 위에 형성되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상호연결 기판은: 코어 기판; 코어 기판의 제1 표면 위에 형성된 제1 전도층; 및 제1 전도층 위에 형성된 제1 절연층을 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 추가로: 상호연결 기판의 제2 표면 위에 형성된 복수의 제2 전도성 패드; 제2 전도성 패드 위에 형성된 제2 절연층; 및 상호연결 기판의 제2 표면 위에 배치되고 제2 절연층을 통해 제2 전도성 패드에 전기적 연결을 형성하는 제2 전기 구성요소를 포함하는, 반도체 장치. </claim></claimInfo><claimInfo><claim>11. 반도체 장치 제조 방법으로서, 상기 방법은: 상호연결 기판을 제공하는 단계; 상호연결 기판의 제1 표면 위에 복수의 제1 전도성 패드를 형성하는 단계; 제1 전도성 패드 위에 제1 절연층을 형성하는 단계; 및 상호연결 기판의 제1 표면 위에 제1 전기 구성요소를 배치하고 제1 절연층을 통해 제1 전도성 패드에 전기적 연결을 형성하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 제1 전도성 패드는 미세 피치를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 제1 전도성 패드의 측면 표면과 상부 표면 위에 제1 절연층을 형성하는 단계를 추가로 포함하는, 방법. </claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상호연결 기판을 제공하는 단계는: 코어 기판을 제공하는 단계; 코어 기판의 제1 표면 위에 제1 전도층을 형성하는 단계; 및 제1 전도층 위에 제1 절연층을 형성하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 방법은, 추가로: 상호연결 기판의 제2 표면 위에 복수의 제2 전도성 패드를 형성하는 단계; 제2 전도성 패드 위에 제2 절연층을 형성하는 단계; 및 상호연결 기판의 제2 표면 위에 제2 전기 구성요소를 배치하고 제2 절연층을 통해 제2 전도성 패드에 전기적 연결을 형성하는 단계를 포함하는, 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, SeungHyun</engName><name>이 승현</name></inventorInfo><inventorInfo><address>대한민국, 경기도, 성남시,...</address><code> </code><country> </country><engName>LEE, HunTeak</engName><name>이 현택</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, SangHoon</engName><name>이 상훈</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, HeeSoo</engName><name>이 희수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.09.21</priorityApplicationDate><priorityApplicationNumber>18/471,960</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.08.12</receiptDate><receiptNumber>1-1-2024-0876875-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.08.19</receiptDate><receiptNumber>9-1-2024-9009036-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240107728.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b6507f49c774daca75ee85db31f62f7a75df85f156252ee2f698d6a82a28fec7d3867fa7176ddbf64503417945ee1800dca67cac854b42a4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf00351b7d87ac40fc7a8bed4590c15159e8bbce24afac54ce61d23db7cea89e33b1ff0500d11b93366ccdc70ede0d80fcb63d60c6250bfe6a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>