<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:52.3152</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7044937</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>3차원 메모리 디바이스 및 이를 형성하기 위한 방법</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MEMORY DEVICES AND METHODS FOR FORMING THE SAME</inventionTitleEng><openDate>2023.03.07</openDate><openNumber>10-2023-0031221</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.12.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.12.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3D(three-dimensional) 메모리 디바이스는 인터리빙된 전도성 층 및 유전체 층을 갖는 스택 구조, 및 제1 방향을 따라 스택 구조를 통해 연장되는 채널 구조를 포함한다. 채널 구조는 채널 구조의 최하부 부분에서 3D 메모리 디바이스의 소스와 접촉한다. 채널 구조는 반도체 채널, 및 반도체 채널 위에 메모리 막을 포함한다. 메모리 막은, 반도체 채널 위에 터널링 층, 터널링 층 위에 저장 층, 및 저장 층 위에 차단 층을 포함한다. 채널 구조의 최하부 부분의 제1 두께는 채널 구조의 최상부 부분의 제2 두께보다 더 두껍다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.02</internationOpenDate><internationOpenNumber>WO2023024342</internationOpenNumber><internationalApplicationDate>2021.12.15</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/138167</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3D(three-dimensional) 메모리 디바이스로서,인터리빙된 전도성 층 및 유전체 층을 포함하는 스택 구조(stack structure); 및채널 구조(channel structure)를 포함하며, 상기 채널 구조는 상기 채널 구조의 최하부 부분(bottom portion)에서 상기 3D 메모리 디바이스의 소스와 접촉하여 제1 방향을 따라 상기 스택 구조를 통해 연장되며, 상기 채널 구조는 반도체 채널 및 상기 반도체 채널 위에 메모리 막을 포함하며, 상기 메모리 막은 상기 반도체 채널 위에 터널링 층, 상기 터널링 층 위에 저장 층 및 상기 저장 층 위에 차단 층을 포함하고,상기 채널 구조의 최하부 부분에서의 차단 층의 제1 두께는 상기 채널 구조의 상부 부분(upper portion)에서의 차단 층의 제2 두께보다 더 두껍고, 그리고 상기 차단 층의 제1 두께 또는 상기 차단 층의 제2 두께는, 상기 제1 방향에 수직인 제2 방향을 따라 상기 저장 층과 상기 스택 구조 사이에 형성된 유전체 재료를 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 반도체 채널은 각진 구조를 포함하고, 상기 각진 구조 아래의 채널 구조의 최하부 부분에서의 반도체 채널의 제1 직경은, 상기 각진 구조 위의 채널 구조의 상부 부분에서의 반도체 채널의 제2 직경보다 더 작은, 3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 스택 구조 아래에 배치된 폴리실리콘 층을 더 포함하고,  상기 폴리실리콘 층은 상기 반도체 채널과 직접 접촉하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 폴리실리콘 층은, 상기 채널 구조의 최하부 부분에서 상기 반도체 채널의 최하부 표면 및 상기 반도체 채널의 측 표면의 일부와 직접 접촉하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 반도체 채널의 최하부 표면은 상기 스택 구조의 최하부 표면 위에 있는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 반도체 채널의 최하부 표면은 상기 스택 구조의 최하부 표면 아래에 있는, 3D 메모리 디바이스.  </claim></claimInfo><claimInfo><claim>7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 메모리 막의 최하부 표면은 상기 반도체 채널의 최하부 표면 위에 있는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 메모리 막은 상기 채널 구조의 최하부 부분에 벤딩 부분을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 반도체 채널은 상기 채널 구조의 최하부 부분에 벤딩 부분을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 3D(three-dimensional) 메모리 디바이스로서,인터리빙된 전도성 층 및 유전체 층을 포함하는 스택 구조; 및채널 구조를 포함하고, 상기 채널 구조는 상기 채널 구조의 최하부 부분에서 상기 3D 메모리 디바이스의 소스와 접촉하여 제1 방향을 따라 상기 스택 구조를 통해 연장되며, 상기 채널 구조는 반도체 채널, 및 상기 반도체 채널 위에 메모리 막을 포함하고,  상기 반도체 채널은 각진 구조를 포함하고, 상기 각진 구조 아래의 채널 구조의 최하부 부분에서의 반도체 채널의 제1 직경은, 상기 각진 구조 위의 채널 구조의 상부 부분에서의 반도체 채널의 제2 직경보다 더 작은, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 스택 구조 아래에 배치된 폴리실리콘 층을 더 포함하고, 상기 폴리실리콘 층은 상기 반도체 채널과 직접 접촉하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 폴리실리콘 층은, 상기 채널 구조의 최하부 부분에서 상기 반도체 채널의 최하부 표면 및 상기 반도체 채널의 측 표면의 일부와 직접 접촉하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 반도체 채널의 최하부 표면은 상기 스택 구조의 최하부 표면 위에 있는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 반도체 채널의 최하부 표면은 상기 스택 구조의 최하부 표면 아래에 있는, 3D 메모리 디바이스. </claim></claimInfo><claimInfo><claim>15. 제10 항 내지 제14 항 중 어느 한 항에 있어서, 상기 반도체 채널은 상기 채널 구조의 최하부 부분에 벤딩 부분을 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 시스템으로서,데이터를 저장하도록 구성된 3D(three-dimensional) 메모리 디바이스, 및 상기 3D 메모리 디바이스에 커플링되고 상기 3D 메모리 디바이스의 동작을 제어하도록 구성된 메모리 제어기를 포함하며,상기 3D 메모리 디바이스는, 인터리빙된 전도성 층 및 유전체 층을 포함하는 스택 구조; 및 채널 구조를 포함하며, 상기 채널 구조는 상기 채널 구조의 최하부 부분에서 상기 3D 메모리 디바이스의 소스와 접촉하여 제1 방향을 따라 상기 스택 구조를 통해 연장되며, 상기 채널 구조는 반도체 채널, 상기 반도체 채널 위에 메모리 막을 포함하며, 상기 메모리 막은 상기 반도체 채널 위에 터널링 층, 상기 터널링 층 위에 저장 층, 및 상기 저장 층 위에 차단 층을 포함하고,  상기 채널 구조의 최하부 부분에서의 상기 차단 층의 제1 두께는 상기 채널 구조의 상부 부분에서의 상기 차단 층의 제2 두께보다 더 두꺼운, 시스템.</claim></claimInfo><claimInfo><claim>17. 시스템으로서,데이터를 저장하도록 구성된 3D(three-dimensional) 메모리 디바이스, 및 상기 3D 메모리 디바이스에 커플링되고 상기 3D 메모리 디바이스의 동작을 제어하도록 구성된 메모리 제어기를 포함하며,상기 3D 메모리 디바이스는, 인터리빙된 전도성 층 및 유전체 층을 포함하는 스택 구조; 및 채널 구조를 포함하고, 상기 채널 구조는 상기 채널 구조의 최하부 부분에서 상기 3D 메모리 디바이스의 소스와 접촉하여 제1 방향을 따라 상기 스택 구조를 통해 연장되며, 상기 채널 구조는 반도체 채널, 및 상기 반도체 채널 위에 메모리 막을 포함하고,  상기 반도체 채널은 각진 구조를 포함하고, 상기 각진 구조 아래의 상기 채널 구조의 최하부 부분에서의 상기 반도체 채널의 제1 직경은, 상기 각진 구조 위의 상기 채널 구조의 상부 부분에서의 상기 반도체 채널의 제2 직경보다 더 작은, 시스템.</claim></claimInfo><claimInfo><claim>18. 3D(three-dimensional) 메모리 디바이스를 형성하기 위한 방법으로서,기판 상에 제1 유전체 층, 제1 폴리실리콘 층, 제2 유전체 층, 및 제2 폴리실리콘 층을 포함하는 제1 스택 구조를 형성하는 단계;상기 제1 스택 구조 상에 교번적으로 배열된 복수의 제3 유전체 층 및 복수의 희생 층을 포함하는 제2 스택 구조를 형성하는 단계;제1 방향을 따라 상기 제2 스택 구조 및 상기 제1 스택 구조를 관통하는 채널 홀을 형성하는 단계;상기 채널 홀의 측벽에 의해 노출된 제1 폴리실리콘 층 상에 제4 유전체 층을 형성하기 위해 산화 작업(oxidation operation)을 수행하는 단계;상기 채널 홀에 채널 구조를 형성하는 단계;상기 기판, 상기 제1 유전체 층, 상기 제1 폴리실리콘 층, 상기 제4 유전체 층 및 상기 채널 구조의 최하부 부분을 제거하는 단계; 및상기 채널 구조 위에 제3 폴리실리콘 층을 형성하는 단계를 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 채널 홀의 측벽에 의해 노출된 제1 폴리실리콘 층 상에 제4 유전체 층을 형성하기 위해 산화 작업을 수행하는 단계는,상기 제1 방향에 수직인 제2 방향을 따라 상기 채널 홀의 측벽에 의해 노출된 제1 폴리실리콘 층 상에 제4 유전체 층을 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 채널 홀의 측벽에 의해 노출된 제1 폴리실리콘 층 상에 제4 유전체 층을 형성하기 위해 산화 작업을 수행하는 단계는,상기 제2 방향을 따라 상기 채널 홀의 측벽에 의해 노출된 제2 폴리실리콘 층 상에 제5 유전체 층을 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서, 상기 제1 폴리실리콘 층은 상기 3D 메모리 디바이스의 단면도에서 상기 채널 홀에 의해 제1 부분 및 제2 부분으로 분할되고, 그리고 상기 제1 폴리실리콘 층의 제1 부분 상에 형성된 제4 유전체 층은 상기 제1 폴리실리콘 층의 제2 부분 상에 형성된 제4 유전체 층과 접촉하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서, 상기 제1 폴리실리콘 층은 상기 3D 메모리 디바이스의 단면도에서 상기 채널 홀에 의해 제1 부분 및 제2 부분으로 분할되고, 그리고 상기 제1 폴리실리콘 층의 제1 부분 상에 형성된 제4 유전체 층은 상기 제1 폴리실리콘 층의 제2 부분 상에 형성된 제4 유전체 층과 간극(gap)에 의해 분리되는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>23. 제18항 내지 제22항 중 어느 한 항에 있어서,제1 방향을 따라 제2 스택 구조 및 제1 스택 구조를 관통하는 게이트 라인 슬릿 구조(gate line slit structure)를 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>24. 제18항 내지 제23항 중 어느 한 항에 있어서,제1 방향을 따라 제2 스택 구조 및 제1 스택 구조를 관통하는 더미 채널 구조(dummy channel structure)를 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>25. 제18항 내지 제24항 중 어느 한 항에 있어서, 상기 채널 홀에 채널 구조를 형성하는 단계는,채널 홀의 측벽 위에 메모리 막을 형성하는 단계; 및메모리 막 위에 반도체 채널을 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 기판, 제1 유전체 층, 제1 폴리실리콘 층, 제4 유전체 층, 및 채널 구조의 최하부 부분을 제거하는 단계는,제1 폴리실리콘 층 및 제4 유전체 층을 노출시키기 위해 기판 및 제1 유전체 층을 순차적으로 제거하는 단계;제1 폴리실리콘 층을 제거하는 단계; 및반도체 채널의 최하부 표면 및 메모리 막의 최하부 표면을 노출시키기 위해 제4 유전체 층 및 메모리 막의 최하부 부분을 제거하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>27. 제25항에 있어서, 상기 기판, 제1 유전체 층, 제1 폴리실리콘 층, 제4 유전체 층, 및 채널 구조의 최하부 부분을 제거하는 단계는,반도체 채널의 최하부 표면을 노출시키기 위해 기판, 제1 유전체 층, 및 제4 유전체 층을 순차적으로 제거하는 단계;제1 폴리실리콘 층을 제거하는 단계; 및메모리 막의 최하부 표면을 노출시키기 위해 메모리 막의 최하부 부분을 제거하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>28. 제26항 또는 제27항에 있어서, 상기 메모리 막의 최하부 표면은 상기 반도체 채널의 최하부 표면 위에 있는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>29. 제26항 내지 제28항 중 어느 한 항에 있어서, 상기 노출된 채널 구조 위에 제3 폴리실리콘 층을 형성하는 단계는,반도체 채널의 최하부 표면 및 메모리 막의 최하부 표면과 직접 접촉하게 제3 폴리실리콘 층을 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>30. 제18항 내지 제29항 중 어느 한 항에 있어서,복수의 희생 층을 복수의 워드 라인으로 대체하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>31. 제18항 내지 제30항 중 어느 한 항에 있어서, 상기 제1 폴리실리콘 층은 도핑된 폴리실리콘 층을 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>32. 제18항 내지 제31항 중 어느 한 항에 있어서,상기 제1 폴리실리콘 층 및 상기 제2 폴리실리콘 층에 대해 전처리 작업을 수행하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 전처리 작업은 상기 제1 폴리실리콘 층 및 상기 제2 폴리실리콘 층에 대한 NH3 처리를 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>34. 3차원(3D) 메모리 디바이스를 형성하기 위한 방법으로서,기판 상에 제1 유전체 층, 제1 폴리실리콘 층, 제2 유전체 층, 및 제2 폴리실리콘 층을 포함하는 제1 스택 구조를 형성하는 단계;제1 스택 구조 상에 교번적으로 배열된 복수의 제3 유전체 층 및 복수의 희생 층을 포함하는 제2 스택 구조를 형성하는 단계;제1 방향을 따라 제2 스택 구조 및 제1 스택 구조를 관통하는 채널 홀을 형성하는 단계;채널 홀에 의해 분할된 제1 폴리실리콘 층을 연결하기 위해, 제1 방향에 수직인 제2 방향을 따라 채널 홀의 측벽에 의해 노출된 제1 폴리실리콘 층 상에 제4 유전체 층을 형성하는 단계;제4 유전체 층 위에 채널 홀에 채널 구조를 형성하는 단계;기판, 제1 유전체 층, 제1 폴리실리콘 층, 제4 유전체 층 및 채널 구조의 최하부 부분을 제거하는 단계; 및채널 구조 위에 제3 폴리실리콘 층을 형성하는 단계를 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서, 상기 제1 방향에 수직인 제2 방향을 따라 채널 홀의 측벽에 의해 노출된 제1 폴리실리콘 층 상에 제4 유전체 층을 형성하는 단계는,채널 홀의 측벽에 의해 노출된 제1 폴리실리콘 층에 대해 산화 작업을 수행하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>36. 제34항 또는 제35항에 있어서, 상기 제1 폴리실리콘 층은, 상기 3D 메모리 디바이스의 단면도에서 상기 채널 홀에 의해 제1 부분 및 제2 부분으로 분할되고, 그리고 상기 제1 폴리실리콘 층의 제1 부분 상에 형성된 제4 유전체 층은, 상기 제1 폴리실리콘 층의 제2 부분 상에 형성된 제4 유전체 층과 접촉하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>37. 제34항 내지 제36항 중 어느 한 항에 있어서,제2 방향을 따라 채널 홀의 측벽에 의해 노출된 제2 폴리실리콘 층 상에 제5 유전체 층을 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서, 상기 제5 유전체 층은 상기 제2 방향을 따라 상기 채널 홀의 측벽 상에 돌출부를 형성하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>39. 제37항 또는 제38항에 있어서, 상기 제4 유전체 층 위에 채널 홀에 채널 구조를 형성하는 단계는,채널 홀의 측벽 위에 메모리 막을 형성하는 단계; 및메모리 막 위에 반도체 채널을 형성하는 단계를 더 포함하고,상기 메모리 막의 최하부 부분 및 상기 반도체 채널의 최하부 부분은 상기 제5 유전체 층 상에 형성된 함몰부를 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서, 상기 기판, 제1 유전체 층, 제1 폴리실리콘 층, 제4 유전체 층, 및 채널 구조의 최하부 부분을 제거하는 단계는,제1 폴리실리콘 층 및 제4 유전체 층을 노출시키기 위해 기판 및 제1 유전체 층을 순차적으로 제거하는 단계;제1 폴리실리콘 층을 제거하는 단계; 및반도체 채널의 최하부 표면 및 메모리 막의 최하부 표면을 노출시키기 위해 제4 유전체 층 및 메모리 막의 최하부 부분을 제거하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>41. 제39항에 있어서, 상기 기판, 제1 유전체 층, 제1 폴리실리콘 층, 제4 유전체 층, 및 채널 구조의 최하부 부분을 제거하는 단계는,반도체 채널의 최하부 표면을 노출시키기 위해 기판, 제1 유전체 층, 및 제4 유전체 층을 순차적으로 제거하는 단계;제1 폴리실리콘 층을 제거하는 단계; 및메모리 막의 최하부 표면을 노출시키기 위해 메모리 막의 최하부 부분을 제거하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>42. 제40항 또는 제41항에 있어서,상기 메모리 막의 최하부 표면은 상기 반도체 채널의 최하부 표면 위에 있는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>43. 제40항 내지 제42항 중 어느 한 항에 있어서, 상기 노출된 채널 구조 위에 제3 폴리실리콘 층을 형성하는 단계는,반도체 채널의 최하부 표면 및 메모리 막의 최하부 표면과 직접 접촉하게 제3 폴리실리콘 층을 형성하는 단계를 더 포함하는, 3D 메모리 디바이스를 형성하기 위한 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>WU, LinChun</engName><name>우 린춘</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHANG, Kun</engName><name>장 쿤</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHOU, Wenxi</engName><name>저우 원시</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>XIA, ZhiLiang</engName><name>샤 즈량</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>XIE, Wei</engName><name>시에 웨이</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>WANG, Di</engName><name>왕 디</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>WANG, Bingguo</engName><name>왕 빙궈</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>HUO, ZongLiang</engName><name>훠 중량</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2021.08.23</priorityApplicationDate><priorityApplicationNumber>PCT/CN2021/114050</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2022.12.21</receiptDate><receiptNumber>1-1-2022-1377930-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2022.12.21</receiptDate><receiptNumber>1-1-2022-1377931-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.12.21</receiptDate><receiptNumber>1-1-2022-1377523-84</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.12.23</receiptDate><receiptNumber>1-5-2022-0195350-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2023.11.20</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.01.22</receiptDate><receiptNumber>9-6-2024-0040638-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.03.11</receiptDate><receiptNumber>9-5-2024-0220392-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.05.13</receiptDate><receiptNumber>1-1-2024-0518741-95</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.05.13</receiptDate><receiptNumber>1-1-2024-0518740-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for final refusal</documentEngName><documentName>최후의견제출통지서</documentName><receiptDate>2024.11.26</receiptDate><receiptNumber>9-5-2024-1016904-70</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>1-1-2025-0114167-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인 (Acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>1-1-2025-0114168-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>9-5-2025-0776703-25</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227044937.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e9db62b534c4c46b1ffceca0e18710f3cd19aff184159f6572f169ffac6bed297e60a03e6fa7947e7363c4dae53d067a90c4bfa2e4de9d69</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf211854d0905fd459583fbf6e55f494ac481fb4ebc19cb9fe584bad6d08c7e74699ff61603b86eb6a009601d25f059547e17743639bfab6b9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>