Timing Analyzer report for uart_parallel
Wed Dec 29 21:22:27 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:X1|tmp'
 14. Slow 1200mV 85C Model Hold: 'clk_divider:X1|tmp'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clk_divider:X1|tmp'
 25. Slow 1200mV 0C Model Hold: 'clk_divider:X1|tmp'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clk_divider:X1|tmp'
 35. Fast 1200mV 0C Model Hold: 'clk_divider:X1|tmp'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_parallel                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processors 3-6         ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; clk_divider:X1|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:X1|tmp } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                       ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 205.97 MHz ; 205.97 MHz      ; clk                ;      ;
; 253.55 MHz ; 253.55 MHz      ; clk_divider:X1|tmp ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -3.855 ; -83.763       ;
; clk_divider:X1|tmp ; -2.944 ; -215.312      ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 85C Model Hold Summary         ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; clk_divider:X1|tmp ; 0.342 ; 0.000         ;
; clk                ; 0.666 ; 0.000         ;
+--------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------+--------+---------------------+
; Clock              ; Slack  ; End Point TNS       ;
+--------------------+--------+---------------------+
; clk                ; -3.000 ; -36.000             ;
; clk_divider:X1|tmp ; -1.000 ; -84.000             ;
+--------------------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.855 ; clk_divider:X1|count[13] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.787      ;
; -3.849 ; clk_divider:X1|count[14] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.781      ;
; -3.691 ; clk_divider:X1|count[16] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.623      ;
; -3.591 ; clk_divider:X1|count[15] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.523      ;
; -3.550 ; clk_divider:X1|count[18] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.484      ;
; -3.549 ; clk_divider:X1|count[17] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.483      ;
; -3.542 ; clk_divider:X1|count[27] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.476      ;
; -3.541 ; clk_divider:X1|count[28] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.475      ;
; -3.503 ; clk_divider:X1|count[3]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.435      ;
; -3.497 ; clk_divider:X1|count[6]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.429      ;
; -3.488 ; clk_divider:X1|count[5]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.420      ;
; -3.399 ; clk_divider:X1|count[1]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.331      ;
; -3.398 ; clk_divider:X1|count[2]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.330      ;
; -3.383 ; clk_divider:X1|count[19] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.317      ;
; -3.373 ; clk_divider:X1|count[26] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.307      ;
; -3.357 ; clk_divider:X1|count[7]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.289      ;
; -3.351 ; clk_divider:X1|count[4]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.283      ;
; -3.340 ; clk_divider:X1|count[22] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.274      ;
; -3.329 ; clk_divider:X1|count[21] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.263      ;
; -3.277 ; clk_divider:X1|count[20] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.211      ;
; -3.267 ; clk_divider:X1|count[25] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.201      ;
; -3.232 ; clk_divider:X1|count[0]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 4.164      ;
; -3.190 ; clk_divider:X1|count[31] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.426     ; 3.759      ;
; -3.173 ; clk_divider:X1|count[24] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.107      ;
; -3.073 ; clk_divider:X1|count[23] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.061     ; 4.007      ;
; -3.050 ; clk_divider:X1|count[13] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.982      ;
; -3.048 ; clk_divider:X1|count[13] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.980      ;
; -3.047 ; clk_divider:X1|count[13] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.979      ;
; -3.044 ; clk_divider:X1|count[14] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.976      ;
; -3.042 ; clk_divider:X1|count[14] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.974      ;
; -3.041 ; clk_divider:X1|count[14] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.973      ;
; -3.022 ; clk_divider:X1|count[29] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.426     ; 3.591      ;
; -2.951 ; clk_divider:X1|count[8]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 3.883      ;
; -2.936 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.217      ;
; -2.916 ; clk_divider:X1|count[30] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.426     ; 3.485      ;
; -2.886 ; clk_divider:X1|count[16] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.818      ;
; -2.884 ; clk_divider:X1|count[16] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.816      ;
; -2.883 ; clk_divider:X1|count[16] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.815      ;
; -2.837 ; clk_divider:X1|count[9]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 3.769      ;
; -2.836 ; clk_divider:X1|count[11] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 3.768      ;
; -2.832 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.113      ;
; -2.830 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.111      ;
; -2.818 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.099      ;
; -2.814 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.095      ;
; -2.802 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.083      ;
; -2.791 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.072      ;
; -2.786 ; clk_divider:X1|count[15] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.718      ;
; -2.784 ; clk_divider:X1|count[15] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.716      ;
; -2.783 ; clk_divider:X1|count[15] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.715      ;
; -2.751 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.032      ;
; -2.739 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.020      ;
; -2.725 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 4.006      ;
; -2.722 ; clk_divider:X1|count[27] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.656      ;
; -2.720 ; clk_divider:X1|count[27] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.654      ;
; -2.719 ; clk_divider:X1|count[27] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.653      ;
; -2.717 ; clk_divider:X1|count[17] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.651      ;
; -2.716 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.997      ;
; -2.715 ; clk_divider:X1|count[17] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.649      ;
; -2.715 ; clk_divider:X1|count[28] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.649      ;
; -2.714 ; clk_divider:X1|count[17] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.648      ;
; -2.713 ; clk_divider:X1|count[28] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.647      ;
; -2.712 ; clk_divider:X1|count[28] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.646      ;
; -2.712 ; clk_divider:X1|count[18] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.646      ;
; -2.710 ; clk_divider:X1|count[18] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.644      ;
; -2.709 ; clk_divider:X1|count[18] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.643      ;
; -2.702 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.983      ;
; -2.700 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.981      ;
; -2.688 ; clk_divider:X1|count[13] ; clk_divider:X1|count[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.619      ;
; -2.687 ; clk_divider:X1|count[13] ; clk_divider:X1|count[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.618      ;
; -2.687 ; clk_divider:X1|count[13] ; clk_divider:X1|count[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.618      ;
; -2.682 ; clk_divider:X1|count[14] ; clk_divider:X1|count[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.613      ;
; -2.681 ; clk_divider:X1|count[14] ; clk_divider:X1|count[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.612      ;
; -2.681 ; clk_divider:X1|count[14] ; clk_divider:X1|count[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.612      ;
; -2.679 ; clk_divider:X1|count[13] ; clk_divider:X1|count[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.610      ;
; -2.673 ; clk_divider:X1|count[14] ; clk_divider:X1|count[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.604      ;
; -2.672 ; clk_divider:X1|count[13] ; clk_divider:X1|count[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.603      ;
; -2.671 ; clk_divider:X1|count[13] ; clk_divider:X1|count[27] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.602      ;
; -2.671 ; clk_divider:X1|count[13] ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.602      ;
; -2.669 ; clk_divider:X1|count[10] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.063     ; 3.601      ;
; -2.666 ; clk_divider:X1|count[14] ; clk_divider:X1|count[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.597      ;
; -2.665 ; clk_divider:X1|count[14] ; clk_divider:X1|count[27] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.596      ;
; -2.665 ; clk_divider:X1|count[14] ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.596      ;
; -2.658 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.590      ;
; -2.655 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.587      ;
; -2.653 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.585      ;
; -2.652 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.584      ;
; -2.649 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.581      ;
; -2.648 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.929      ;
; -2.647 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.579      ;
; -2.643 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.575      ;
; -2.640 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.572      ;
; -2.638 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.919      ;
; -2.638 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.570      ;
; -2.637 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.918      ;
; -2.628 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.909      ;
; -2.621 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.902      ;
; -2.618 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.899      ;
; -2.616 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.897      ;
; -2.598 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.286      ; 3.879      ;
; -2.575 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.064     ; 3.506      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:X1|tmp'                                                                                                                  ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.944 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.514      ;
; -2.897 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.430     ; 3.462      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.877 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.809      ;
; -2.876 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.078     ; 3.793      ;
; -2.875 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.078     ; 3.792      ;
; -2.863 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.053     ; 3.805      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.858 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.428      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.793 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.440     ; 3.348      ;
; -2.790 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.053     ; 3.732      ;
; -2.773 ; uart_2_parallel:X2|reg_cnt_rx[20] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.053     ; 3.715      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.771 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.063     ; 3.703      ;
; -2.769 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.299      ; 4.063      ;
; -2.768 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.299      ; 4.062      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.758 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.328      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.754 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.425     ; 3.324      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.747 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.062     ; 3.680      ;
; -2.745 ; uart_2_parallel:X2|reg_cnt_rx[29] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.418     ; 3.322      ;
; -2.729 ; uart_2_parallel:X2|reg_cnt_rx[13] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.430     ; 3.294      ;
; -2.729 ; uart_2_parallel:X2|reg_cnt_rx[21] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.053     ; 3.671      ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:X1|tmp'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.342 ; uart_2_parallel:X2|reg_data_out[7] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart_2_parallel:X2|reg_data_out[6] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart_2_parallel:X2|reg_data_out[5] ; uart_2_parallel:X2|reg_data_out[5] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart_2_parallel:X2|reg_data_out[4] ; uart_2_parallel:X2|reg_data_out[4] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart_2_parallel:X2|reg_data_out[3] ; uart_2_parallel:X2|reg_data_out[3] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart_2_parallel:X2|reg_data_out[2] ; uart_2_parallel:X2|reg_data_out[2] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart_2_parallel:X2|reg_data_out[1] ; uart_2_parallel:X2|reg_data_out[1] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; uart_2_parallel:X2|reg_data_out[0] ; uart_2_parallel:X2|reg_data_out[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; uart_2_parallel:X2|reg_start_tx[0] ; uart_2_parallel:X2|reg_start_tx[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_2_parallel:X2|data_ready      ; uart_2_parallel:X2|data_ready      ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_2_parallel:X2|reg_start_rx[0] ; uart_2_parallel:X2|reg_start_rx[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.577      ;
; 0.476 ; uart_2_parallel:X2|reg_data_out[3] ; uart_2_parallel:X2|data_out[3]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.103      ; 0.736      ;
; 0.480 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.062      ;
; 0.482 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.063      ;
; 0.482 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.063      ;
; 0.483 ; uart_2_parallel:X2|reg_cnt_tx[21]  ; uart_2_parallel:X2|reg_cnt_tx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.064      ;
; 0.483 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.064      ;
; 0.492 ; uart_2_parallel:X2|reg_data_out[1] ; uart_2_parallel:X2|data_out[1]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.102      ; 0.751      ;
; 0.495 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.428      ; 1.080      ;
; 0.496 ; uart_2_parallel:X2|reg_cnt_tx[14]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.078      ;
; 0.497 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.079      ;
; 0.497 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.428      ; 1.082      ;
; 0.498 ; uart_2_parallel:X2|reg_cnt_tx[2]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.080      ;
; 0.498 ; uart_2_parallel:X2|reg_cnt_tx[16]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.079      ;
; 0.499 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.081      ;
; 0.501 ; uart_2_parallel:X2|reg_cnt_tx[26]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.082      ;
; 0.553 ; uart_2_parallel:X2|reg_cnt_tx[15]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.787      ;
; 0.553 ; uart_2_parallel:X2|reg_cnt_rx[1]   ; uart_2_parallel:X2|reg_cnt_rx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.788      ;
; 0.553 ; uart_2_parallel:X2|reg_cnt_rx[29]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.788      ;
; 0.554 ; uart_2_parallel:X2|reg_cnt_tx[5]   ; uart_2_parallel:X2|reg_cnt_tx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; uart_2_parallel:X2|reg_cnt_tx[19]  ; uart_2_parallel:X2|reg_cnt_tx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; uart_2_parallel:X2|reg_cnt_tx[11]  ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; uart_2_parallel:X2|reg_cnt_rx[31]  ; uart_2_parallel:X2|reg_cnt_rx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.789      ;
; 0.555 ; uart_2_parallel:X2|reg_cnt_tx[6]   ; uart_2_parallel:X2|reg_cnt_tx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; uart_2_parallel:X2|reg_cnt_tx[31]  ; uart_2_parallel:X2|reg_cnt_tx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.789      ;
; 0.556 ; uart_2_parallel:X2|reg_cnt_tx[7]   ; uart_2_parallel:X2|reg_cnt_tx[7]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; uart_2_parallel:X2|reg_cnt_tx[22]  ; uart_2_parallel:X2|reg_cnt_tx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.790      ;
; 0.556 ; uart_2_parallel:X2|reg_cnt_rx[2]   ; uart_2_parallel:X2|reg_cnt_rx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.791      ;
; 0.557 ; uart_2_parallel:X2|reg_cnt_tx[18]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; uart_2_parallel:X2|reg_cnt_rx[30]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.792      ;
; 0.558 ; uart_2_parallel:X2|reg_cnt_tx[4]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; uart_2_parallel:X2|reg_cnt_tx[30]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; uart_2_parallel:X2|reg_cnt_tx[12]  ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.792      ;
; 0.559 ; uart_2_parallel:X2|reg_cnt_tx[20]  ; uart_2_parallel:X2|reg_cnt_tx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; uart_2_parallel:X2|reg_cnt_tx[28]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.793      ;
; 0.566 ; uart_2_parallel:X2|reg_cnt_rx[3]   ; uart_2_parallel:X2|reg_cnt_rx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.787      ;
; 0.566 ; uart_2_parallel:X2|reg_cnt_rx[15]  ; uart_2_parallel:X2|reg_cnt_rx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.787      ;
; 0.566 ; uart_2_parallel:X2|reg_start_rx[0] ; uart_2_parallel:X2|data_ready      ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.077      ; 0.800      ;
; 0.567 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; uart_2_parallel:X2|reg_cnt_tx[13]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; uart_2_parallel:X2|reg_cnt_rx[5]   ; uart_2_parallel:X2|reg_cnt_rx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.788      ;
; 0.567 ; uart_2_parallel:X2|reg_cnt_rx[11]  ; uart_2_parallel:X2|reg_cnt_rx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.788      ;
; 0.568 ; uart_2_parallel:X2|reg_cnt_tx[1]   ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; uart_2_parallel:X2|reg_cnt_rx[6]   ; uart_2_parallel:X2|reg_cnt_rx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.789      ;
; 0.568 ; uart_2_parallel:X2|reg_cnt_rx[19]  ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_tx[21]  ; uart_2_parallel:X2|reg_cnt_tx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_rx[7]   ; uart_2_parallel:X2|reg_cnt_rx[7]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.790      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_rx[9]   ; uart_2_parallel:X2|reg_cnt_rx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.790      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_rx[17]  ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_rx[21]  ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; uart_2_parallel:X2|reg_cnt_tx[16]  ; uart_2_parallel:X2|reg_cnt_tx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; uart_2_parallel:X2|reg_cnt_rx[16]  ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; uart_2_parallel:X2|reg_cnt_rx[22]  ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_tx[2]   ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_tx[14]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_tx[23]  ; uart_2_parallel:X2|reg_cnt_tx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_tx[25]  ; uart_2_parallel:X2|reg_cnt_tx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_rx[4]   ; uart_2_parallel:X2|reg_cnt_rx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.792      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_rx[8]   ; uart_2_parallel:X2|reg_cnt_rx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.792      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_rx[10]  ; uart_2_parallel:X2|reg_cnt_rx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.792      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_rx[12]  ; uart_2_parallel:X2|reg_cnt_rx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.064      ; 0.792      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_rx[18]  ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_rx[23]  ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; uart_2_parallel:X2|reg_cnt_rx[25]  ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; uart_2_parallel:X2|reg_cnt_tx[8]   ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; uart_2_parallel:X2|reg_cnt_tx[24]  ; uart_2_parallel:X2|reg_cnt_tx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; uart_2_parallel:X2|reg_cnt_tx[26]  ; uart_2_parallel:X2|reg_cnt_tx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; uart_2_parallel:X2|reg_cnt_rx[20]  ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; uart_2_parallel:X2|reg_cnt_rx[24]  ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; uart_2_parallel:X2|reg_cnt_rx[26]  ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.793      ;
; 0.575 ; uart_2_parallel:X2|reg_cnt_rx[0]   ; uart_2_parallel:X2|reg_cnt_rx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.078      ; 0.810      ;
; 0.589 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.428      ; 1.174      ;
; 0.590 ; uart_2_parallel:X2|reg_cnt_tx[0]   ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.063      ; 0.810      ;
; 0.590 ; uart_2_parallel:X2|reg_cnt_tx[13]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.172      ;
; 0.590 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.172      ;
; 0.591 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.428      ; 1.176      ;
; 0.592 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.174      ;
; 0.592 ; uart_2_parallel:X2|reg_cnt_tx[1]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.174      ;
; 0.592 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.174      ;
; 0.592 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.173      ;
; 0.592 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.173      ;
; 0.594 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.425      ; 1.176      ;
; 0.594 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.424      ; 1.175      ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+
; 0.666 ; clk_divider:X1|tmp       ; clk_divider:X1|tmp       ; clk_divider:X1|tmp ; clk         ; 0.000        ; 2.043      ; 3.095      ;
; 1.136 ; clk_divider:X1|count[14] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.356      ;
; 1.136 ; clk_divider:X1|count[19] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.355      ;
; 1.144 ; clk_divider:X1|count[27] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.363      ;
; 1.157 ; clk_divider:X1|count[25] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.376      ;
; 1.160 ; clk_divider:X1|count[12] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.743      ;
; 1.160 ; clk_divider:X1|count[12] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.380      ;
; 1.162 ; clk_divider:X1|count[12] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.745      ;
; 1.163 ; clk_divider:X1|count[12] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.746      ;
; 1.165 ; clk_divider:X1|count[24] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.384      ;
; 1.167 ; clk_divider:X1|count[17] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.386      ;
; 1.184 ; clk_divider:X1|count[28] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.403      ;
; 1.191 ; clk_divider:X1|count[18] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.410      ;
; 1.218 ; clk_divider:X1|tmp       ; clk_divider:X1|tmp       ; clk_divider:X1|tmp ; clk         ; -0.500       ; 2.043      ; 3.147      ;
; 1.234 ; clk_divider:X1|count[26] ; clk_divider:X1|count[26] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.453      ;
; 1.239 ; clk_divider:X1|count[10] ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.459      ;
; 1.254 ; clk_divider:X1|count[10] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.837      ;
; 1.256 ; clk_divider:X1|count[10] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.839      ;
; 1.257 ; clk_divider:X1|count[10] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.840      ;
; 1.269 ; clk_divider:X1|count[23] ; clk_divider:X1|count[23] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.488      ;
; 1.269 ; clk_divider:X1|count[22] ; clk_divider:X1|count[22] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.488      ;
; 1.270 ; clk_divider:X1|count[21] ; clk_divider:X1|count[21] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.489      ;
; 1.298 ; clk_divider:X1|count[12] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.518      ;
; 1.300 ; clk_divider:X1|count[15] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.520      ;
; 1.302 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.522      ;
; 1.304 ; clk_divider:X1|count[20] ; clk_divider:X1|count[20] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.523      ;
; 1.306 ; clk_divider:X1|count[12] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.526      ;
; 1.308 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.528      ;
; 1.308 ; clk_divider:X1|count[12] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.528      ;
; 1.312 ; clk_divider:X1|count[12] ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.532      ;
; 1.312 ; clk_divider:X1|count[12] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.532      ;
; 1.314 ; clk_divider:X1|count[12] ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.534      ;
; 1.345 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[7]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.565      ;
; 1.377 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[6]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.597      ;
; 1.382 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[5]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.602      ;
; 1.392 ; clk_divider:X1|count[10] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.612      ;
; 1.400 ; clk_divider:X1|count[10] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.620      ;
; 1.402 ; clk_divider:X1|count[10] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.622      ;
; 1.405 ; clk_divider:X1|count[13] ; clk_divider:X1|count[13] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.625      ;
; 1.406 ; clk_divider:X1|count[10] ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.626      ;
; 1.406 ; clk_divider:X1|count[10] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.626      ;
; 1.408 ; clk_divider:X1|count[23] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.627      ;
; 1.411 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.994      ;
; 1.413 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.996      ;
; 1.414 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.997      ;
; 1.415 ; clk_divider:X1|count[11] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.426      ; 1.998      ;
; 1.417 ; clk_divider:X1|count[11] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.426      ; 2.000      ;
; 1.418 ; clk_divider:X1|count[11] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.426      ; 2.001      ;
; 1.419 ; clk_divider:X1|count[27] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.638      ;
; 1.420 ; clk_divider:X1|count[22] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.639      ;
; 1.427 ; clk_divider:X1|count[12] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.647      ;
; 1.435 ; clk_divider:X1|count[26] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.654      ;
; 1.437 ; clk_divider:X1|count[26] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.656      ;
; 1.438 ; clk_divider:X1|count[13] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.658      ;
; 1.446 ; clk_divider:X1|count[10] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.666      ;
; 1.448 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.668      ;
; 1.456 ; clk_divider:X1|count[18] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.675      ;
; 1.458 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.678      ;
; 1.462 ; clk_divider:X1|count[11] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.682      ;
; 1.463 ; clk_divider:X1|count[17] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.682      ;
; 1.464 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.684      ;
; 1.475 ; clk_divider:X1|count[24] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.694      ;
; 1.493 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.713      ;
; 1.498 ; clk_divider:X1|count[11] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.718      ;
; 1.508 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.728      ;
; 1.512 ; clk_divider:X1|count[30] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.077      ; 1.746      ;
; 1.514 ; clk_divider:X1|count[30] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.077      ; 1.748      ;
; 1.515 ; clk_divider:X1|count[30] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.077      ; 1.749      ;
; 1.516 ; clk_divider:X1|count[25] ; clk_divider:X1|count[26] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.735      ;
; 1.525 ; clk_divider:X1|count[12] ; clk_divider:X1|count[13] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.745      ;
; 1.532 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.426      ; 2.115      ;
; 1.534 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.426      ; 2.117      ;
; 1.535 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.426      ; 2.118      ;
; 1.536 ; clk_divider:X1|count[10] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.756      ;
; 1.537 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.757      ;
; 1.539 ; clk_divider:X1|count[25] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.758      ;
; 1.540 ; clk_divider:X1|count[14] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.061      ; 1.758      ;
; 1.540 ; clk_divider:X1|count[23] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.759      ;
; 1.541 ; clk_divider:X1|count[25] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.760      ;
; 1.546 ; clk_divider:X1|count[19] ; clk_divider:X1|count[20] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.765      ;
; 1.547 ; clk_divider:X1|count[21] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.766      ;
; 1.547 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.767      ;
; 1.548 ; clk_divider:X1|count[17] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.767      ;
; 1.551 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.771      ;
; 1.552 ; clk_divider:X1|count[11] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.772      ;
; 1.552 ; clk_divider:X1|count[22] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.771      ;
; 1.553 ; clk_divider:X1|count[15] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.061      ; 1.771      ;
; 1.553 ; clk_divider:X1|count[11] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.773      ;
; 1.555 ; clk_divider:X1|count[22] ; clk_divider:X1|count[23] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.774      ;
; 1.557 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.777      ;
; 1.557 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.777      ;
; 1.559 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.779      ;
; 1.561 ; clk_divider:X1|count[14] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.781      ;
; 1.561 ; clk_divider:X1|count[11] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.781      ;
; 1.561 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.781      ;
; 1.563 ; clk_divider:X1|count[20] ; clk_divider:X1|count[21] ; clk                ; clk         ; 0.000        ; 0.062      ; 1.782      ;
; 1.563 ; clk_divider:X1|count[11] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.783      ;
; 1.563 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.063      ; 1.783      ;
; 1.563 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.063      ; 1.783      ;
; 1.563 ; clk_divider:X1|count[14] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.061      ; 1.781      ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                        ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 226.96 MHz ; 226.96 MHz      ; clk                ;      ;
; 277.78 MHz ; 277.78 MHz      ; clk_divider:X1|tmp ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -3.406 ; -72.269       ;
; clk_divider:X1|tmp ; -2.600 ; -187.513      ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Slow 1200mV 0C Model Hold Summary          ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; clk_divider:X1|tmp ; 0.297 ; 0.000         ;
; clk                ; 0.588 ; 0.000         ;
+--------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; clk                ; -3.000 ; -36.000            ;
; clk_divider:X1|tmp ; -1.000 ; -84.000            ;
+--------------------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.406 ; clk_divider:X1|count[13] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 4.345      ;
; -3.401 ; clk_divider:X1|count[14] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 4.340      ;
; -3.269 ; clk_divider:X1|count[16] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 4.208      ;
; -3.175 ; clk_divider:X1|count[15] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 4.114      ;
; -3.099 ; clk_divider:X1|count[27] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 4.040      ;
; -3.093 ; clk_divider:X1|count[17] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 4.034      ;
; -3.092 ; clk_divider:X1|count[28] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 4.033      ;
; -3.089 ; clk_divider:X1|count[18] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 4.030      ;
; -3.043 ; clk_divider:X1|count[3]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.982      ;
; -3.001 ; clk_divider:X1|count[6]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.940      ;
; -2.994 ; clk_divider:X1|count[5]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.933      ;
; -2.955 ; clk_divider:X1|count[26] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.896      ;
; -2.953 ; clk_divider:X1|count[19] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.894      ;
; -2.945 ; clk_divider:X1|count[2]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.884      ;
; -2.941 ; clk_divider:X1|count[1]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.880      ;
; -2.933 ; clk_divider:X1|count[22] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.874      ;
; -2.923 ; clk_divider:X1|count[21] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.864      ;
; -2.884 ; clk_divider:X1|count[4]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.823      ;
; -2.880 ; clk_divider:X1|count[7]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.819      ;
; -2.862 ; clk_divider:X1|count[25] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.803      ;
; -2.862 ; clk_divider:X1|count[20] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.803      ;
; -2.823 ; clk_divider:X1|count[0]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.762      ;
; -2.793 ; clk_divider:X1|count[24] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.734      ;
; -2.768 ; clk_divider:X1|count[31] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.394     ; 3.369      ;
; -2.699 ; clk_divider:X1|count[23] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.054     ; 3.640      ;
; -2.667 ; clk_divider:X1|count[13] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.606      ;
; -2.664 ; clk_divider:X1|count[13] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.603      ;
; -2.664 ; clk_divider:X1|count[13] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.603      ;
; -2.662 ; clk_divider:X1|count[14] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.601      ;
; -2.659 ; clk_divider:X1|count[14] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.598      ;
; -2.659 ; clk_divider:X1|count[14] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.598      ;
; -2.632 ; clk_divider:X1|count[29] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.394     ; 3.233      ;
; -2.539 ; clk_divider:X1|count[30] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.394     ; 3.140      ;
; -2.538 ; clk_divider:X1|count[8]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.477      ;
; -2.530 ; clk_divider:X1|count[16] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.469      ;
; -2.527 ; clk_divider:X1|count[16] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.466      ;
; -2.527 ; clk_divider:X1|count[16] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.466      ;
; -2.465 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.728      ;
; -2.436 ; clk_divider:X1|count[15] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.375      ;
; -2.433 ; clk_divider:X1|count[15] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.372      ;
; -2.433 ; clk_divider:X1|count[15] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.372      ;
; -2.430 ; clk_divider:X1|count[11] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.369      ;
; -2.428 ; clk_divider:X1|count[9]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.367      ;
; -2.380 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.643      ;
; -2.369 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.632      ;
; -2.360 ; clk_divider:X1|count[27] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.301      ;
; -2.358 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.621      ;
; -2.357 ; clk_divider:X1|count[27] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.298      ;
; -2.357 ; clk_divider:X1|count[27] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.298      ;
; -2.354 ; clk_divider:X1|count[17] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.295      ;
; -2.353 ; clk_divider:X1|count[28] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.294      ;
; -2.351 ; clk_divider:X1|count[17] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.292      ;
; -2.351 ; clk_divider:X1|count[17] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.292      ;
; -2.350 ; clk_divider:X1|count[28] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.291      ;
; -2.350 ; clk_divider:X1|count[28] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.291      ;
; -2.350 ; clk_divider:X1|count[18] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.291      ;
; -2.347 ; clk_divider:X1|count[18] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.288      ;
; -2.347 ; clk_divider:X1|count[18] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.288      ;
; -2.344 ; clk_divider:X1|count[13] ; clk_divider:X1|count[17] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.281      ;
; -2.344 ; clk_divider:X1|count[13] ; clk_divider:X1|count[19] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.281      ;
; -2.344 ; clk_divider:X1|count[13] ; clk_divider:X1|count[25] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.281      ;
; -2.339 ; clk_divider:X1|count[14] ; clk_divider:X1|count[17] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.276      ;
; -2.339 ; clk_divider:X1|count[14] ; clk_divider:X1|count[19] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.276      ;
; -2.339 ; clk_divider:X1|count[14] ; clk_divider:X1|count[25] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.276      ;
; -2.337 ; clk_divider:X1|count[13] ; clk_divider:X1|count[18] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.274      ;
; -2.332 ; clk_divider:X1|count[14] ; clk_divider:X1|count[18] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.269      ;
; -2.330 ; clk_divider:X1|count[13] ; clk_divider:X1|count[24] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.267      ;
; -2.329 ; clk_divider:X1|count[13] ; clk_divider:X1|count[27] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.266      ;
; -2.329 ; clk_divider:X1|count[13] ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.266      ;
; -2.326 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.589      ;
; -2.325 ; clk_divider:X1|count[14] ; clk_divider:X1|count[24] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.262      ;
; -2.324 ; clk_divider:X1|count[14] ; clk_divider:X1|count[27] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.261      ;
; -2.324 ; clk_divider:X1|count[14] ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.058     ; 3.261      ;
; -2.315 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.578      ;
; -2.312 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.575      ;
; -2.304 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.243      ;
; -2.303 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.566      ;
; -2.301 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.240      ;
; -2.301 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.240      ;
; -2.301 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.564      ;
; -2.289 ; clk_divider:X1|count[10] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.056     ; 3.228      ;
; -2.278 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.217      ;
; -2.278 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.217      ;
; -2.272 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.211      ;
; -2.271 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.210      ;
; -2.271 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.210      ;
; -2.266 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.529      ;
; -2.265 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 3.204      ;
; -2.260 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.523      ;
; -2.241 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.504      ;
; -2.239 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.502      ;
; -2.230 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.493      ;
; -2.216 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.479      ;
; -2.216 ; clk_divider:X1|count[26] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.157      ;
; -2.214 ; clk_divider:X1|count[19] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.155      ;
; -2.213 ; clk_divider:X1|count[26] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.154      ;
; -2.213 ; clk_divider:X1|count[26] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.154      ;
; -2.211 ; clk_divider:X1|count[19] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.152      ;
; -2.211 ; clk_divider:X1|count[19] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 3.152      ;
; -2.208 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.268      ; 3.471      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:X1|tmp'                                                                                                                   ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.600 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.204      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.529 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.469      ;
; -2.522 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.126      ;
; -2.521 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.046     ; 3.470      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.518 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.122      ;
; -2.496 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.070     ; 3.421      ;
; -2.496 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.070     ; 3.421      ;
; -2.449 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.046     ; 3.398      ;
; -2.445 ; uart_2_parallel:X2|reg_cnt_rx[20] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.046     ; 3.394      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.434 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.056     ; 3.373      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.432 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.401     ; 3.026      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.428 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.055     ; 3.368      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.424 ; uart_2_parallel:X2|reg_cnt_tx[12] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.028      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.423 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 3.027      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.407 ; uart_2_parallel:X2|reg_cnt_tx[27] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.054     ; 3.348      ;
; -2.405 ; uart_2_parallel:X2|reg_cnt_rx[29] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.379     ; 3.021      ;
; -2.396 ; uart_2_parallel:X2|reg_cnt_rx[21] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.046     ; 3.345      ;
; -2.393 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.275      ; 3.663      ;
; -2.393 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.275      ; 3.663      ;
; -2.386 ; uart_2_parallel:X2|reg_cnt_tx[11] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.391     ; 2.990      ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:X1|tmp'                                                                                                                    ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.297 ; uart_2_parallel:X2|reg_data_out[7] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; uart_2_parallel:X2|reg_data_out[6] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; uart_2_parallel:X2|reg_data_out[5] ; uart_2_parallel:X2|reg_data_out[5] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_2_parallel:X2|reg_data_out[4] ; uart_2_parallel:X2|reg_data_out[4] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_2_parallel:X2|reg_data_out[3] ; uart_2_parallel:X2|reg_data_out[3] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_2_parallel:X2|reg_data_out[2] ; uart_2_parallel:X2|reg_data_out[2] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_2_parallel:X2|reg_data_out[1] ; uart_2_parallel:X2|reg_data_out[1] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_2_parallel:X2|reg_data_out[0] ; uart_2_parallel:X2|reg_data_out[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; uart_2_parallel:X2|reg_start_tx[0] ; uart_2_parallel:X2|reg_start_tx[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_2_parallel:X2|data_ready      ; uart_2_parallel:X2|data_ready      ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_2_parallel:X2|reg_start_rx[0] ; uart_2_parallel:X2|reg_start_rx[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.511      ;
; 0.418 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 0.953      ;
; 0.420 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 0.954      ;
; 0.421 ; uart_2_parallel:X2|reg_cnt_tx[21]  ; uart_2_parallel:X2|reg_cnt_tx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 0.955      ;
; 0.421 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 0.955      ;
; 0.422 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 0.956      ;
; 0.427 ; uart_2_parallel:X2|reg_cnt_tx[14]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 0.962      ;
; 0.429 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 0.964      ;
; 0.429 ; uart_2_parallel:X2|reg_data_out[3] ; uart_2_parallel:X2|data_out[3]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.093      ; 0.666      ;
; 0.431 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.389      ; 0.964      ;
; 0.434 ; uart_2_parallel:X2|reg_cnt_tx[2]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 0.969      ;
; 0.435 ; uart_2_parallel:X2|reg_cnt_tx[16]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 0.969      ;
; 0.436 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 0.971      ;
; 0.438 ; uart_2_parallel:X2|reg_cnt_tx[26]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 0.972      ;
; 0.438 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.389      ; 0.971      ;
; 0.452 ; uart_2_parallel:X2|reg_data_out[1] ; uart_2_parallel:X2|data_out[1]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.092      ; 0.688      ;
; 0.497 ; uart_2_parallel:X2|reg_cnt_tx[15]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.709      ;
; 0.498 ; uart_2_parallel:X2|reg_cnt_tx[5]   ; uart_2_parallel:X2|reg_cnt_tx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; uart_2_parallel:X2|reg_cnt_tx[19]  ; uart_2_parallel:X2|reg_cnt_tx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; uart_2_parallel:X2|reg_cnt_tx[11]  ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; uart_2_parallel:X2|reg_cnt_rx[1]   ; uart_2_parallel:X2|reg_cnt_rx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.711      ;
; 0.498 ; uart_2_parallel:X2|reg_cnt_rx[29]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; uart_2_parallel:X2|reg_cnt_tx[6]   ; uart_2_parallel:X2|reg_cnt_tx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; uart_2_parallel:X2|reg_cnt_tx[31]  ; uart_2_parallel:X2|reg_cnt_tx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; uart_2_parallel:X2|reg_cnt_rx[31]  ; uart_2_parallel:X2|reg_cnt_rx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; uart_2_parallel:X2|reg_cnt_tx[22]  ; uart_2_parallel:X2|reg_cnt_tx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.712      ;
; 0.500 ; uart_2_parallel:X2|reg_cnt_rx[2]   ; uart_2_parallel:X2|reg_cnt_rx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.713      ;
; 0.501 ; uart_2_parallel:X2|reg_cnt_tx[7]   ; uart_2_parallel:X2|reg_cnt_tx[7]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; uart_2_parallel:X2|reg_cnt_tx[4]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; uart_2_parallel:X2|reg_cnt_tx[18]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; uart_2_parallel:X2|reg_cnt_tx[12]  ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.714      ;
; 0.503 ; uart_2_parallel:X2|reg_cnt_tx[20]  ; uart_2_parallel:X2|reg_cnt_tx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; uart_2_parallel:X2|reg_cnt_tx[30]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; uart_2_parallel:X2|reg_cnt_tx[28]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; uart_2_parallel:X2|reg_cnt_rx[30]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.715      ;
; 0.505 ; uart_2_parallel:X2|reg_start_rx[0] ; uart_2_parallel:X2|data_ready      ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.068      ; 0.717      ;
; 0.507 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 1.042      ;
; 0.507 ; uart_2_parallel:X2|reg_cnt_tx[13]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 1.042      ;
; 0.509 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 1.043      ;
; 0.509 ; uart_2_parallel:X2|reg_cnt_rx[3]   ; uart_2_parallel:X2|reg_cnt_rx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; uart_2_parallel:X2|reg_cnt_rx[15]  ; uart_2_parallel:X2|reg_cnt_rx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; uart_2_parallel:X2|reg_cnt_tx[13]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; uart_2_parallel:X2|reg_cnt_rx[5]   ; uart_2_parallel:X2|reg_cnt_rx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; uart_2_parallel:X2|reg_cnt_rx[11]  ; uart_2_parallel:X2|reg_cnt_rx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; uart_2_parallel:X2|reg_cnt_rx[19]  ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 1.045      ;
; 0.511 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; uart_2_parallel:X2|reg_cnt_rx[6]   ; uart_2_parallel:X2|reg_cnt_rx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; uart_2_parallel:X2|reg_cnt_rx[17]  ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; uart_2_parallel:X2|reg_cnt_rx[21]  ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.389      ; 1.044      ;
; 0.512 ; uart_2_parallel:X2|reg_cnt_tx[1]   ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart_2_parallel:X2|reg_cnt_tx[21]  ; uart_2_parallel:X2|reg_cnt_tx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 1.047      ;
; 0.512 ; uart_2_parallel:X2|reg_cnt_rx[22]  ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; uart_2_parallel:X2|reg_cnt_rx[7]   ; uart_2_parallel:X2|reg_cnt_rx[7]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; uart_2_parallel:X2|reg_cnt_rx[9]   ; uart_2_parallel:X2|reg_cnt_rx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; uart_2_parallel:X2|reg_cnt_rx[16]  ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_tx[2]   ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_tx[14]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_tx[16]  ; uart_2_parallel:X2|reg_cnt_tx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 1.049      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_rx[4]   ; uart_2_parallel:X2|reg_cnt_rx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_rx[12]  ; uart_2_parallel:X2|reg_cnt_rx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_rx[18]  ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_rx[23]  ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; uart_2_parallel:X2|reg_cnt_rx[25]  ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; uart_2_parallel:X2|reg_cnt_tx[23]  ; uart_2_parallel:X2|reg_cnt_tx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart_2_parallel:X2|reg_cnt_tx[25]  ; uart_2_parallel:X2|reg_cnt_tx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; uart_2_parallel:X2|reg_cnt_rx[0]   ; uart_2_parallel:X2|reg_cnt_rx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.069      ; 0.728      ;
; 0.515 ; uart_2_parallel:X2|reg_cnt_rx[8]   ; uart_2_parallel:X2|reg_cnt_rx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; uart_2_parallel:X2|reg_cnt_rx[10]  ; uart_2_parallel:X2|reg_cnt_rx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; uart_2_parallel:X2|reg_cnt_rx[20]  ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; uart_2_parallel:X2|reg_cnt_tx[8]   ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; uart_2_parallel:X2|reg_cnt_rx[24]  ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; uart_2_parallel:X2|reg_cnt_rx[26]  ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; uart_2_parallel:X2|reg_cnt_tx[24]  ; uart_2_parallel:X2|reg_cnt_tx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart_2_parallel:X2|reg_cnt_tx[26]  ; uart_2_parallel:X2|reg_cnt_tx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 1.051      ;
; 0.517 ; uart_2_parallel:X2|reg_cnt_tx[1]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 1.052      ;
; 0.518 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.390      ; 1.052      ;
; 0.518 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.389      ; 1.051      ;
; 0.519 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.391      ; 1.054      ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+
; 0.588 ; clk_divider:X1|tmp       ; clk_divider:X1|tmp       ; clk_divider:X1|tmp ; clk         ; 0.000        ; 1.857      ; 2.799      ;
; 1.025 ; clk_divider:X1|count[12] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.563      ;
; 1.026 ; clk_divider:X1|count[12] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.564      ;
; 1.027 ; clk_divider:X1|count[12] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.565      ;
; 1.040 ; clk_divider:X1|count[19] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.240      ;
; 1.043 ; clk_divider:X1|count[14] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.243      ;
; 1.045 ; clk_divider:X1|count[27] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.245      ;
; 1.059 ; clk_divider:X1|count[25] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.259      ;
; 1.060 ; clk_divider:X1|count[12] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.260      ;
; 1.065 ; clk_divider:X1|count[24] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.265      ;
; 1.067 ; clk_divider:X1|count[17] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.267      ;
; 1.079 ; clk_divider:X1|count[28] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.279      ;
; 1.090 ; clk_divider:X1|count[18] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.290      ;
; 1.113 ; clk_divider:X1|count[10] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.651      ;
; 1.114 ; clk_divider:X1|count[10] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.652      ;
; 1.115 ; clk_divider:X1|count[10] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.653      ;
; 1.124 ; clk_divider:X1|tmp       ; clk_divider:X1|tmp       ; clk_divider:X1|tmp ; clk         ; -0.500       ; 1.857      ; 2.835      ;
; 1.127 ; clk_divider:X1|count[26] ; clk_divider:X1|count[26] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.327      ;
; 1.137 ; clk_divider:X1|count[10] ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.337      ;
; 1.163 ; clk_divider:X1|count[21] ; clk_divider:X1|count[21] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.363      ;
; 1.163 ; clk_divider:X1|count[22] ; clk_divider:X1|count[22] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.363      ;
; 1.164 ; clk_divider:X1|count[12] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.364      ;
; 1.165 ; clk_divider:X1|count[23] ; clk_divider:X1|count[23] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.365      ;
; 1.167 ; clk_divider:X1|count[12] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.367      ;
; 1.169 ; clk_divider:X1|count[12] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.369      ;
; 1.170 ; clk_divider:X1|count[12] ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.370      ;
; 1.172 ; clk_divider:X1|count[12] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.372      ;
; 1.173 ; clk_divider:X1|count[12] ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.373      ;
; 1.189 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.389      ;
; 1.195 ; clk_divider:X1|count[15] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.395      ;
; 1.196 ; clk_divider:X1|count[20] ; clk_divider:X1|count[20] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.396      ;
; 1.200 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.400      ;
; 1.235 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[7]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.435      ;
; 1.245 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.783      ;
; 1.246 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.784      ;
; 1.247 ; clk_divider:X1|count[11] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.785      ;
; 1.247 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.785      ;
; 1.248 ; clk_divider:X1|count[11] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.786      ;
; 1.249 ; clk_divider:X1|count[11] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.787      ;
; 1.252 ; clk_divider:X1|count[10] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.452      ;
; 1.255 ; clk_divider:X1|count[10] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.455      ;
; 1.257 ; clk_divider:X1|count[10] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.457      ;
; 1.258 ; clk_divider:X1|count[10] ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.458      ;
; 1.260 ; clk_divider:X1|count[10] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.460      ;
; 1.262 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[6]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.462      ;
; 1.268 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[5]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.468      ;
; 1.277 ; clk_divider:X1|count[13] ; clk_divider:X1|count[13] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.477      ;
; 1.277 ; clk_divider:X1|count[26] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.477      ;
; 1.280 ; clk_divider:X1|count[23] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.480      ;
; 1.287 ; clk_divider:X1|count[22] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.487      ;
; 1.289 ; clk_divider:X1|count[27] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.489      ;
; 1.299 ; clk_divider:X1|count[12] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.499      ;
; 1.301 ; clk_divider:X1|count[26] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.501      ;
; 1.302 ; clk_divider:X1|count[18] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.502      ;
; 1.309 ; clk_divider:X1|count[13] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.509      ;
; 1.314 ; clk_divider:X1|count[10] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.514      ;
; 1.314 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.514      ;
; 1.315 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.515      ;
; 1.317 ; clk_divider:X1|count[24] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.517      ;
; 1.329 ; clk_divider:X1|count[11] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.529      ;
; 1.330 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.530      ;
; 1.333 ; clk_divider:X1|count[17] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.533      ;
; 1.350 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.888      ;
; 1.351 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.889      ;
; 1.351 ; clk_divider:X1|count[30] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.070      ; 1.565      ;
; 1.352 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.394      ; 1.890      ;
; 1.352 ; clk_divider:X1|count[30] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.070      ; 1.566      ;
; 1.353 ; clk_divider:X1|count[30] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.070      ; 1.567      ;
; 1.363 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.563      ;
; 1.364 ; clk_divider:X1|count[12] ; clk_divider:X1|count[13] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.564      ;
; 1.370 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.570      ;
; 1.373 ; clk_divider:X1|count[23] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.573      ;
; 1.374 ; clk_divider:X1|count[25] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.574      ;
; 1.375 ; clk_divider:X1|count[14] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.054      ; 1.573      ;
; 1.379 ; clk_divider:X1|count[11] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.579      ;
; 1.380 ; clk_divider:X1|count[22] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.580      ;
; 1.383 ; clk_divider:X1|count[17] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.583      ;
; 1.384 ; clk_divider:X1|count[25] ; clk_divider:X1|count[26] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.584      ;
; 1.386 ; clk_divider:X1|count[11] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.586      ;
; 1.387 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.587      ;
; 1.387 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.587      ;
; 1.387 ; clk_divider:X1|count[15] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.054      ; 1.585      ;
; 1.389 ; clk_divider:X1|count[11] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.589      ;
; 1.389 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.589      ;
; 1.390 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.590      ;
; 1.391 ; clk_divider:X1|count[11] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.591      ;
; 1.391 ; clk_divider:X1|count[10] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.591      ;
; 1.392 ; clk_divider:X1|count[11] ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.592      ;
; 1.392 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.592      ;
; 1.393 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.593      ;
; 1.395 ; clk_divider:X1|count[11] ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.595      ;
; 1.395 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.595      ;
; 1.396 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.596      ;
; 1.398 ; clk_divider:X1|count[25] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.598      ;
; 1.399 ; clk_divider:X1|count[21] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.599      ;
; 1.401 ; clk_divider:X1|count[28] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.396      ; 1.941      ;
; 1.403 ; clk_divider:X1|count[28] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.396      ; 1.943      ;
; 1.406 ; clk_divider:X1|count[11] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.606      ;
; 1.408 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.056      ; 1.608      ;
; 1.409 ; clk_divider:X1|count[22] ; clk_divider:X1|count[23] ; clk                ; clk         ; 0.000        ; 0.056      ; 1.609      ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.813 ; -33.639       ;
; clk_divider:X1|tmp ; -1.222 ; -83.916       ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast 1200mV 0C Model Hold Summary          ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; clk_divider:X1|tmp ; 0.178 ; 0.000         ;
; clk                ; 0.308 ; 0.000         ;
+--------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; clk                ; -3.000 ; -38.217            ;
; clk_divider:X1|tmp ; -1.000 ; -84.000            ;
+--------------------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.813 ; clk_divider:X1|count[13] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.764      ;
; -1.813 ; clk_divider:X1|count[14] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.764      ;
; -1.729 ; clk_divider:X1|count[16] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.680      ;
; -1.671 ; clk_divider:X1|count[15] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.622      ;
; -1.633 ; clk_divider:X1|count[27] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.585      ;
; -1.632 ; clk_divider:X1|count[18] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.584      ;
; -1.632 ; clk_divider:X1|count[28] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.584      ;
; -1.631 ; clk_divider:X1|count[17] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.583      ;
; -1.597 ; clk_divider:X1|count[3]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.547      ;
; -1.595 ; clk_divider:X1|count[6]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.545      ;
; -1.593 ; clk_divider:X1|count[5]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.543      ;
; -1.546 ; clk_divider:X1|count[1]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.497      ;
; -1.544 ; clk_divider:X1|count[26] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.496      ;
; -1.544 ; clk_divider:X1|count[19] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.496      ;
; -1.544 ; clk_divider:X1|count[2]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.495      ;
; -1.519 ; clk_divider:X1|count[7]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.469      ;
; -1.518 ; clk_divider:X1|count[4]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.468      ;
; -1.498 ; clk_divider:X1|count[22] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.450      ;
; -1.495 ; clk_divider:X1|count[21] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.447      ;
; -1.489 ; clk_divider:X1|count[20] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.441      ;
; -1.486 ; clk_divider:X1|count[25] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.438      ;
; -1.453 ; clk_divider:X1|count[0]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.404      ;
; -1.412 ; clk_divider:X1|count[24] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.364      ;
; -1.402 ; clk_divider:X1|count[31] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.236     ; 2.153      ;
; -1.354 ; clk_divider:X1|count[23] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.035     ; 2.306      ;
; -1.316 ; clk_divider:X1|count[29] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.236     ; 2.067      ;
; -1.276 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.419      ;
; -1.264 ; clk_divider:X1|count[8]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.215      ;
; -1.259 ; clk_divider:X1|count[30] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.236     ; 2.010      ;
; -1.251 ; clk_divider:X1|count[13] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.202      ;
; -1.251 ; clk_divider:X1|count[14] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.202      ;
; -1.249 ; clk_divider:X1|count[13] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.200      ;
; -1.249 ; clk_divider:X1|count[14] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.200      ;
; -1.247 ; clk_divider:X1|count[13] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.198      ;
; -1.247 ; clk_divider:X1|count[14] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.198      ;
; -1.222 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.365      ;
; -1.220 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.362      ;
; -1.210 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.353      ;
; -1.208 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.350      ;
; -1.208 ; clk_divider:X1|count[9]  ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.159      ;
; -1.206 ; clk_divider:X1|count[11] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.157      ;
; -1.204 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.347      ;
; -1.198 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.341      ;
; -1.173 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.315      ;
; -1.167 ; clk_divider:X1|count[16] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.166 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.308      ;
; -1.165 ; clk_divider:X1|count[16] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.116      ;
; -1.163 ; clk_divider:X1|count[16] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.114      ;
; -1.161 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.303      ;
; -1.156 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.299      ;
; -1.134 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.276      ;
; -1.131 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.274      ;
; -1.125 ; clk_divider:X1|count[13] ; clk_divider:X1|count[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.075      ;
; -1.125 ; clk_divider:X1|count[14] ; clk_divider:X1|count[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.075      ;
; -1.123 ; clk_divider:X1|count[13] ; clk_divider:X1|count[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.073      ;
; -1.123 ; clk_divider:X1|count[14] ; clk_divider:X1|count[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.073      ;
; -1.121 ; clk_divider:X1|count[13] ; clk_divider:X1|count[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.071      ;
; -1.121 ; clk_divider:X1|count[14] ; clk_divider:X1|count[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.071      ;
; -1.119 ; clk_divider:X1|count[10] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.070      ;
; -1.119 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.261      ;
; -1.118 ; clk_divider:X1|count[13] ; clk_divider:X1|count[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.068      ;
; -1.118 ; clk_divider:X1|count[14] ; clk_divider:X1|count[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.068      ;
; -1.116 ; clk_divider:X1|count[13] ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.066      ;
; -1.116 ; clk_divider:X1|count[14] ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.066      ;
; -1.115 ; clk_divider:X1|count[13] ; clk_divider:X1|count[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.065      ;
; -1.115 ; clk_divider:X1|count[14] ; clk_divider:X1|count[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.065      ;
; -1.113 ; clk_divider:X1|count[13] ; clk_divider:X1|count[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.063      ;
; -1.113 ; clk_divider:X1|count[14] ; clk_divider:X1|count[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.063      ;
; -1.109 ; clk_divider:X1|count[15] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.060      ;
; -1.107 ; clk_divider:X1|count[15] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.058      ;
; -1.105 ; clk_divider:X1|count[15] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.056      ;
; -1.102 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.244      ;
; -1.096 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.238      ;
; -1.090 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.232      ;
; -1.086 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.229      ;
; -1.081 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[31] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.223      ;
; -1.080 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.222      ;
; -1.077 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.220      ;
; -1.071 ; clk_divider:X1|count[27] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.023      ;
; -1.070 ; clk_divider:X1|count[18] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.022      ;
; -1.070 ; clk_divider:X1|count[28] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.022      ;
; -1.069 ; clk_divider:X1|count[27] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.021      ;
; -1.069 ; clk_divider:X1|count[17] ; clk_divider:X1|count[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.021      ;
; -1.068 ; clk_divider:X1|count[18] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.020      ;
; -1.068 ; clk_divider:X1|count[28] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.020      ;
; -1.067 ; clk_divider:X1|count[27] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.019      ;
; -1.067 ; clk_divider:X1|count[17] ; clk_divider:X1|count[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.019      ;
; -1.066 ; clk_divider:X1|count[18] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.018      ;
; -1.066 ; clk_divider:X1|count[28] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.018      ;
; -1.065 ; clk_divider:X1|count[17] ; clk_divider:X1|count[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.017      ;
; -1.063 ; clk_divider:X1|count[12] ; clk_divider:X1|tmp       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.014      ;
; -1.048 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[29] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.190      ;
; -1.043 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.992      ;
; -1.043 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[30] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.185      ;
; -1.041 ; clk_divider:X1|count[16] ; clk_divider:X1|count[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.991      ;
; -1.039 ; clk_divider:X1|count[16] ; clk_divider:X1|count[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.989      ;
; -1.039 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.989      ;
; -1.037 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[26] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.986      ;
; -1.037 ; clk_divider:X1|count[16] ; clk_divider:X1|count[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.987      ;
; -1.035 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.985      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:X1|tmp'                                                                                                                   ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -1.222 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.029     ; 2.180      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_tx[4]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.956      ;
; -1.204 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.045     ; 2.146      ;
; -1.203 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.045     ; 2.145      ;
; -1.183 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.238     ; 1.932      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_tx[2]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.029     ; 2.129      ;
; -1.153 ; uart_2_parallel:X2|reg_cnt_rx[29] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.229     ; 1.911      ;
; -1.147 ; uart_2_parallel:X2|reg_cnt_rx[20] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.029     ; 2.105      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.143 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.093      ;
; -1.135 ; uart_2_parallel:X2|reg_cnt_rx[21] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.029     ; 2.093      ;
; -1.130 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.164      ; 2.281      ;
; -1.129 ; uart_2_parallel:X2|reg_cnt_rx[26] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.164      ; 2.280      ;
; -1.116 ; uart_2_parallel:X2|reg_cnt_rx[13] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.045     ; 2.058      ;
; -1.115 ; uart_2_parallel:X2|reg_cnt_rx[13] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.045     ; 2.057      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.110 ; uart_2_parallel:X2|reg_cnt_tx[15] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.862      ;
; -1.108 ; uart_2_parallel:X2|reg_cnt_rx[30] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.229     ; 1.866      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_tx[13] ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.106 ; uart_2_parallel:X2|reg_cnt_rx[14] ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.246     ; 1.847      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.092 ; uart_2_parallel:X2|reg_cnt_rx[23] ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.037     ; 2.042      ;
; -1.088 ; uart_2_parallel:X2|reg_cnt_rx[24] ; uart_2_parallel:X2|data_out[7]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.029     ; 2.046      ;
; -1.088 ; uart_2_parallel:X2|reg_cnt_rx[12] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.158      ; 2.233      ;
; -1.087 ; uart_2_parallel:X2|reg_cnt_rx[12] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; 0.158      ; 2.232      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
; -1.086 ; uart_2_parallel:X2|reg_cnt_tx[7]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 1.000        ; -0.235     ; 1.838      ;
+--------+-----------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:X1|tmp'                                                                                                                    ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.178 ; uart_2_parallel:X2|reg_data_out[7] ; uart_2_parallel:X2|reg_data_out[7] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_2_parallel:X2|reg_data_out[6] ; uart_2_parallel:X2|reg_data_out[6] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|data_ready      ; uart_2_parallel:X2|data_ready      ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|reg_data_out[5] ; uart_2_parallel:X2|reg_data_out[5] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|reg_data_out[4] ; uart_2_parallel:X2|reg_data_out[4] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|reg_data_out[3] ; uart_2_parallel:X2|reg_data_out[3] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|reg_data_out[2] ; uart_2_parallel:X2|reg_data_out[2] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|reg_data_out[1] ; uart_2_parallel:X2|reg_data_out[1] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|reg_data_out[0] ; uart_2_parallel:X2|reg_data_out[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_2_parallel:X2|reg_start_rx[0] ; uart_2_parallel:X2|reg_start_rx[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; uart_2_parallel:X2|reg_start_tx[0] ; uart_2_parallel:X2|reg_start_tx[0] ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.043      ; 0.307      ;
; 0.247 ; uart_2_parallel:X2|reg_data_out[3] ; uart_2_parallel:X2|data_out[3]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.057      ; 0.388      ;
; 0.251 ; uart_2_parallel:X2|reg_data_out[1] ; uart_2_parallel:X2|data_out[1]     ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.056      ; 0.391      ;
; 0.254 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.573      ;
; 0.255 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.574      ;
; 0.255 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.574      ;
; 0.255 ; uart_2_parallel:X2|reg_cnt_tx[21]  ; uart_2_parallel:X2|reg_cnt_tx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.574      ;
; 0.255 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.574      ;
; 0.265 ; uart_2_parallel:X2|reg_cnt_tx[14]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.584      ;
; 0.265 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.237      ; 0.586      ;
; 0.266 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.585      ;
; 0.268 ; uart_2_parallel:X2|reg_cnt_tx[2]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.587      ;
; 0.268 ; uart_2_parallel:X2|reg_cnt_tx[16]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.587      ;
; 0.268 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.237      ; 0.589      ;
; 0.269 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.588      ;
; 0.270 ; uart_2_parallel:X2|reg_cnt_tx[26]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.589      ;
; 0.295 ; uart_2_parallel:X2|reg_cnt_tx[15]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.423      ;
; 0.295 ; uart_2_parallel:X2|reg_cnt_rx[31]  ; uart_2_parallel:X2|reg_cnt_rx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; uart_2_parallel:X2|reg_cnt_tx[5]   ; uart_2_parallel:X2|reg_cnt_tx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; uart_2_parallel:X2|reg_cnt_tx[31]  ; uart_2_parallel:X2|reg_cnt_tx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; uart_2_parallel:X2|reg_cnt_rx[29]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; uart_2_parallel:X2|reg_cnt_tx[6]   ; uart_2_parallel:X2|reg_cnt_tx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_2_parallel:X2|reg_cnt_tx[7]   ; uart_2_parallel:X2|reg_cnt_tx[7]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_2_parallel:X2|reg_cnt_tx[19]  ; uart_2_parallel:X2|reg_cnt_tx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_2_parallel:X2|reg_cnt_tx[11]  ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_2_parallel:X2|reg_cnt_rx[1]   ; uart_2_parallel:X2|reg_cnt_rx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart_2_parallel:X2|reg_cnt_tx[22]  ; uart_2_parallel:X2|reg_cnt_tx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart_2_parallel:X2|reg_cnt_rx[2]   ; uart_2_parallel:X2|reg_cnt_rx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart_2_parallel:X2|reg_cnt_rx[30]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; uart_2_parallel:X2|reg_cnt_tx[20]  ; uart_2_parallel:X2|reg_cnt_tx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_2_parallel:X2|reg_cnt_tx[4]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_2_parallel:X2|reg_cnt_tx[30]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_2_parallel:X2|reg_cnt_tx[18]  ; uart_2_parallel:X2|reg_cnt_tx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_2_parallel:X2|reg_cnt_tx[12]  ; uart_2_parallel:X2|reg_cnt_tx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; uart_2_parallel:X2|reg_cnt_tx[28]  ; uart_2_parallel:X2|reg_cnt_tx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.428      ;
; 0.303 ; uart_2_parallel:X2|reg_cnt_rx[15]  ; uart_2_parallel:X2|reg_cnt_rx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_tx[13]  ; uart_2_parallel:X2|reg_cnt_tx[13]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_rx[3]   ; uart_2_parallel:X2|reg_cnt_rx[3]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_rx[5]   ; uart_2_parallel:X2|reg_cnt_rx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_rx[17]  ; uart_2_parallel:X2|reg_cnt_rx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_rx[19]  ; uart_2_parallel:X2|reg_cnt_rx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_rx[21]  ; uart_2_parallel:X2|reg_cnt_rx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_2_parallel:X2|reg_start_rx[0] ; uart_2_parallel:X2|data_ready      ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_tx[1]   ; uart_2_parallel:X2|reg_cnt_tx[1]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[17]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_tx[21]  ; uart_2_parallel:X2|reg_cnt_tx[21]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[27]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_rx[6]   ; uart_2_parallel:X2|reg_cnt_rx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_rx[7]   ; uart_2_parallel:X2|reg_cnt_rx[7]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_rx[11]  ; uart_2_parallel:X2|reg_cnt_rx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_rx[16]  ; uart_2_parallel:X2|reg_cnt_rx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_rx[22]  ; uart_2_parallel:X2|reg_cnt_rx[22]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_rx[23]  ; uart_2_parallel:X2|reg_cnt_rx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_2_parallel:X2|reg_cnt_rx[25]  ; uart_2_parallel:X2|reg_cnt_rx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_tx[2]   ; uart_2_parallel:X2|reg_cnt_tx[2]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_tx[14]  ; uart_2_parallel:X2|reg_cnt_tx[14]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_tx[8]   ; uart_2_parallel:X2|reg_cnt_tx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_tx[16]  ; uart_2_parallel:X2|reg_cnt_tx[16]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_tx[23]  ; uart_2_parallel:X2|reg_cnt_tx[23]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_tx[25]  ; uart_2_parallel:X2|reg_cnt_tx[25]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_rx[8]   ; uart_2_parallel:X2|reg_cnt_rx[8]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_rx[9]   ; uart_2_parallel:X2|reg_cnt_rx[9]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_rx[18]  ; uart_2_parallel:X2|reg_cnt_rx[18]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_rx[20]  ; uart_2_parallel:X2|reg_cnt_rx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_2_parallel:X2|reg_cnt_rx[24]  ; uart_2_parallel:X2|reg_cnt_rx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_2_parallel:X2|reg_cnt_tx[10]  ; uart_2_parallel:X2|reg_cnt_tx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_2_parallel:X2|reg_cnt_tx[24]  ; uart_2_parallel:X2|reg_cnt_tx[24]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_2_parallel:X2|reg_cnt_rx[4]   ; uart_2_parallel:X2|reg_cnt_rx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_2_parallel:X2|reg_cnt_rx[10]  ; uart_2_parallel:X2|reg_cnt_rx[10]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_2_parallel:X2|reg_cnt_rx[12]  ; uart_2_parallel:X2|reg_cnt_rx[12]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_2_parallel:X2|reg_cnt_rx[26]  ; uart_2_parallel:X2|reg_cnt_rx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_2_parallel:X2|reg_cnt_rx[28]  ; uart_2_parallel:X2|reg_cnt_rx[28]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart_2_parallel:X2|reg_cnt_tx[26]  ; uart_2_parallel:X2|reg_cnt_tx[26]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_2_parallel:X2|reg_cnt_rx[0]   ; uart_2_parallel:X2|reg_cnt_rx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.044      ; 0.436      ;
; 0.316 ; uart_2_parallel:X2|reg_cnt_tx[0]   ; uart_2_parallel:X2|reg_cnt_tx[0]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[29]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.237      ; 0.637      ;
; 0.317 ; uart_2_parallel:X2|reg_cnt_tx[13]  ; uart_2_parallel:X2|reg_cnt_tx[15]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.636      ;
; 0.317 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[5]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.636      ;
; 0.318 ; uart_2_parallel:X2|reg_cnt_tx[29]  ; uart_2_parallel:X2|reg_cnt_tx[31]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.637      ;
; 0.318 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[19]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.637      ;
; 0.319 ; uart_2_parallel:X2|reg_cnt_tx[9]   ; uart_2_parallel:X2|reg_cnt_tx[11]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.638      ;
; 0.319 ; uart_2_parallel:X2|reg_cnt_rx[27]  ; uart_2_parallel:X2|reg_cnt_rx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.237      ; 0.640      ;
; 0.320 ; uart_2_parallel:X2|reg_cnt_tx[3]   ; uart_2_parallel:X2|reg_cnt_tx[6]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.639      ;
; 0.321 ; uart_2_parallel:X2|reg_cnt_tx[27]  ; uart_2_parallel:X2|reg_cnt_tx[30]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.640      ;
; 0.321 ; uart_2_parallel:X2|reg_cnt_tx[1]   ; uart_2_parallel:X2|reg_cnt_tx[4]   ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.640      ;
; 0.321 ; uart_2_parallel:X2|reg_cnt_tx[17]  ; uart_2_parallel:X2|reg_cnt_tx[20]  ; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 0.000        ; 0.235      ; 0.640      ;
+-------+------------------------------------+------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+
; 0.308 ; clk_divider:X1|tmp       ; clk_divider:X1|tmp       ; clk_divider:X1|tmp ; clk         ; 0.000        ; 1.177      ; 1.704      ;
; 0.593 ; clk_divider:X1|count[19] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.713      ;
; 0.594 ; clk_divider:X1|count[14] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.714      ;
; 0.598 ; clk_divider:X1|count[27] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.718      ;
; 0.604 ; clk_divider:X1|count[25] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.724      ;
; 0.605 ; clk_divider:X1|count[12] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.725      ;
; 0.607 ; clk_divider:X1|count[17] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.727      ;
; 0.607 ; clk_divider:X1|count[24] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.727      ;
; 0.615 ; clk_divider:X1|count[28] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.735      ;
; 0.619 ; clk_divider:X1|count[18] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.739      ;
; 0.630 ; clk_divider:X1|count[12] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.236      ; 0.950      ;
; 0.633 ; clk_divider:X1|count[12] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.236      ; 0.953      ;
; 0.633 ; clk_divider:X1|count[12] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.236      ; 0.953      ;
; 0.650 ; clk_divider:X1|count[26] ; clk_divider:X1|count[26] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.770      ;
; 0.653 ; clk_divider:X1|count[10] ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.773      ;
; 0.664 ; clk_divider:X1|count[23] ; clk_divider:X1|count[23] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.784      ;
; 0.664 ; clk_divider:X1|count[21] ; clk_divider:X1|count[21] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.784      ;
; 0.665 ; clk_divider:X1|count[22] ; clk_divider:X1|count[22] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.785      ;
; 0.678 ; clk_divider:X1|count[10] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.236      ; 0.998      ;
; 0.681 ; clk_divider:X1|count[15] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.801      ;
; 0.681 ; clk_divider:X1|count[20] ; clk_divider:X1|count[20] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.801      ;
; 0.681 ; clk_divider:X1|count[10] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.001      ;
; 0.681 ; clk_divider:X1|count[10] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.001      ;
; 0.691 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.812      ;
; 0.691 ; clk_divider:X1|count[4]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.812      ;
; 0.708 ; clk_divider:X1|count[12] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.036      ; 0.828      ;
; 0.709 ; clk_divider:X1|count[7]  ; clk_divider:X1|count[7]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.830      ;
; 0.710 ; clk_divider:X1|count[12] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.712 ; clk_divider:X1|count[12] ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.036      ; 0.832      ;
; 0.714 ; clk_divider:X1|count[12] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.834      ;
; 0.715 ; clk_divider:X1|count[12] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.835      ;
; 0.716 ; clk_divider:X1|count[12] ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.836      ;
; 0.724 ; clk_divider:X1|count[6]  ; clk_divider:X1|count[6]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.845      ;
; 0.729 ; clk_divider:X1|count[5]  ; clk_divider:X1|count[5]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.850      ;
; 0.729 ; clk_divider:X1|count[13] ; clk_divider:X1|count[13] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.849      ;
; 0.741 ; clk_divider:X1|count[23] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.861      ;
; 0.746 ; clk_divider:X1|count[27] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.866      ;
; 0.753 ; clk_divider:X1|count[22] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.873      ;
; 0.755 ; clk_divider:X1|count[13] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.875      ;
; 0.756 ; clk_divider:X1|count[10] ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.036      ; 0.876      ;
; 0.756 ; clk_divider:X1|count[12] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.876      ;
; 0.758 ; clk_divider:X1|count[26] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.878      ;
; 0.758 ; clk_divider:X1|count[10] ; clk_divider:X1|count[16] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.878      ;
; 0.760 ; clk_divider:X1|count[10] ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.036      ; 0.880      ;
; 0.760 ; clk_divider:X1|count[26] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.880      ;
; 0.762 ; clk_divider:X1|count[10] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.882      ;
; 0.763 ; clk_divider:X1|count[10] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.883      ;
; 0.763 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[8]  ; clk                ; clk         ; 0.000        ; 0.036      ; 0.883      ;
; 0.765 ; clk_divider:X1|count[10] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.885      ;
; 0.766 ; clk_divider:X1|count[18] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.886      ;
; 0.766 ; clk_divider:X1|count[11] ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.886      ;
; 0.767 ; clk_divider:X1|count[17] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.887      ;
; 0.774 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.094      ;
; 0.776 ; clk_divider:X1|count[24] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.896      ;
; 0.777 ; clk_divider:X1|count[11] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.097      ;
; 0.777 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.097      ;
; 0.777 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.097      ;
; 0.779 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[9]  ; clk                ; clk         ; 0.000        ; 0.036      ; 0.899      ;
; 0.780 ; clk_divider:X1|count[11] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.100      ;
; 0.780 ; clk_divider:X1|count[11] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.236      ; 1.100      ;
; 0.784 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.905      ;
; 0.785 ; clk_divider:X1|count[11] ; clk_divider:X1|count[11] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.905      ;
; 0.786 ; clk_divider:X1|count[2]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.907      ;
; 0.802 ; clk_divider:X1|count[25] ; clk_divider:X1|count[26] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.922      ;
; 0.803 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.923      ;
; 0.815 ; clk_divider:X1|count[19] ; clk_divider:X1|count[20] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.935      ;
; 0.815 ; clk_divider:X1|count[25] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.935      ;
; 0.815 ; clk_divider:X1|count[23] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.935      ;
; 0.816 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[10] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.936      ;
; 0.817 ; clk_divider:X1|count[25] ; clk_divider:X1|count[28] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.937      ;
; 0.819 ; clk_divider:X1|count[14] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.035      ; 0.938      ;
; 0.819 ; clk_divider:X1|count[21] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.819 ; clk_divider:X1|count[17] ; clk_divider:X1|count[19] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.939      ;
; 0.820 ; clk_divider:X1|count[8]  ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.940      ;
; 0.821 ; clk_divider:X1|count[30] ; clk_divider:X1|count[31] ; clk                ; clk         ; 0.000        ; 0.044      ; 0.949      ;
; 0.821 ; clk_divider:X1|count[10] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.941      ;
; 0.821 ; clk_divider:X1|count[15] ; clk_divider:X1|count[17] ; clk                ; clk         ; 0.000        ; 0.035      ; 0.940      ;
; 0.822 ; clk_divider:X1|count[22] ; clk_divider:X1|count[23] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; clk_divider:X1|count[11] ; clk_divider:X1|count[14] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.942      ;
; 0.824 ; clk_divider:X1|count[30] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.044      ; 0.952      ;
; 0.824 ; clk_divider:X1|count[30] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.044      ; 0.952      ;
; 0.824 ; clk_divider:X1|count[28] ; clk_divider:X1|count[30] ; clk                ; clk         ; 0.000        ; 0.237      ; 1.145      ;
; 0.825 ; clk_divider:X1|count[20] ; clk_divider:X1|count[21] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.945      ;
; 0.825 ; clk_divider:X1|count[14] ; clk_divider:X1|count[15] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.945      ;
; 0.826 ; clk_divider:X1|count[21] ; clk_divider:X1|count[22] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.946      ;
; 0.827 ; clk_divider:X1|count[22] ; clk_divider:X1|count[25] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.947      ;
; 0.828 ; clk_divider:X1|count[24] ; clk_divider:X1|count[26] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.948      ;
; 0.832 ; clk_divider:X1|count[12] ; clk_divider:X1|count[13] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.952      ;
; 0.833 ; clk_divider:X1|count[14] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.035      ; 0.952      ;
; 0.833 ; clk_divider:X1|count[9]  ; clk_divider:X1|count[12] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.953      ;
; 0.834 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[1]  ; clk                ; clk         ; 0.000        ; 0.036      ; 0.954      ;
; 0.834 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.955      ;
; 0.834 ; clk_divider:X1|count[20] ; clk_divider:X1|count[24] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.954      ;
; 0.835 ; clk_divider:X1|count[28] ; clk_divider:X1|count[29] ; clk                ; clk         ; 0.000        ; 0.237      ; 1.156      ;
; 0.835 ; clk_divider:X1|count[15] ; clk_divider:X1|count[18] ; clk                ; clk         ; 0.000        ; 0.035      ; 0.954      ;
; 0.836 ; clk_divider:X1|count[1]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.957      ;
; 0.839 ; clk_divider:X1|count[3]  ; clk_divider:X1|count[4]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.960      ;
; 0.841 ; clk_divider:X1|count[0]  ; clk_divider:X1|count[3]  ; clk                ; clk         ; 0.000        ; 0.037      ; 0.962      ;
; 0.841 ; clk_divider:X1|count[24] ; clk_divider:X1|count[27] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.961      ;
; 0.841 ; clk_divider:X1|count[20] ; clk_divider:X1|count[22] ; clk                ; clk         ; 0.000        ; 0.036      ; 0.961      ;
+-------+--------------------------+--------------------------+--------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+---------------------+----------+-------+----------+---------+---------------------+
; Clock               ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack    ; -3.855   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk                ; -3.855   ; 0.308 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:X1|tmp ; -2.944   ; 0.178 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS     ; -299.075 ; 0.0   ; 0.0      ; 0.0     ; -122.217            ;
;  clk                ; -83.763  ; 0.000 ; N/A      ; N/A     ; -38.217             ;
;  clk_divider:X1|tmp ; -215.312 ; 0.000 ; N/A      ; N/A     ; -84.000             ;
+---------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_ready    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aclk_out      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; nrst                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; buad[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; aclk_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; aclk_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_ready    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; aclk_out      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1584     ; 0        ; 0        ; 0        ;
; clk_divider:X1|tmp ; clk                ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 3729     ; 0        ; 0        ; 0        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1584     ; 0        ; 0        ; 0        ;
; clk_divider:X1|tmp ; clk                ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:X1|tmp ; clk_divider:X1|tmp ; 3729     ; 0        ; 0        ; 0        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 367   ; 367  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------+
; Clock Status Summary                                         ;
+--------------------+--------------------+------+-------------+
; Target             ; Clock              ; Type ; Status      ;
+--------------------+--------------------+------+-------------+
; clk                ; clk                ; Base ; Constrained ;
; clk_divider:X1|tmp ; clk_divider:X1|tmp ; Base ; Constrained ;
+--------------------+--------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; buad[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nrst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; aclk_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_ready  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; buad[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[5]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[6]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buad[7]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nrst       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; aclk_out    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_ready  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Dec 29 21:22:25 2021
Info: Command: quartus_sta uart_parallel -c uart_parallel
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_parallel.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:X1|tmp clk_divider:X1|tmp
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.855
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.855             -83.763 clk 
    Info (332119):    -2.944            -215.312 clk_divider:X1|tmp 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 clk_divider:X1|tmp 
    Info (332119):     0.666               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk 
    Info (332119):    -1.000             -84.000 clk_divider:X1|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.406             -72.269 clk 
    Info (332119):    -2.600            -187.513 clk_divider:X1|tmp 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk_divider:X1|tmp 
    Info (332119):     0.588               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk 
    Info (332119):    -1.000             -84.000 clk_divider:X1|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.813             -33.639 clk 
    Info (332119):    -1.222             -83.916 clk_divider:X1|tmp 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk_divider:X1|tmp 
    Info (332119):     0.308               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.217 clk 
    Info (332119):    -1.000             -84.000 clk_divider:X1|tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4785 megabytes
    Info: Processing ended: Wed Dec 29 21:22:27 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


