 1 
行政院國家科學委員會補助專題研究計畫 
■成果報告   
□期中進度報告 
 
     異質整合Mixed-signal/MEMS CMOS無線射頻收發機設計研發
-總計畫(2/2) 
 
計畫類別：□個別型計畫   ■整合型計畫 
計畫編號：NSC 99－2220－E－009－040－ 
執行期間： 99 年 08 月 01 日至 100 年 07 月 31 日 
 
執行機構及系所：國立交通大學電子研究所 
 
計畫主持人：溫瓌岸教授 
子計畫主持人：郭建南教授、李昇憲教授、溫瓌岸教授 
計畫參與人員： 
趙晧名，黃謙若，蘇煜翔，王俊凱，林建原，黃柏翰，劉志峻，林易達， 
王竣傑，劉昱賢，田居正，林執中 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
□出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
中   華   民   國   100  年  10  月  26 日 
 3 
 製程特性淬取: 採用標準 CMOS .18um Mixed signal 製程,配合 Foundry 刻正開發之
Mixed signal/MEMS 製程，開發包含楊氏係數(Young’s Modulus)、殘餘應變(Residual 
Strain)及應變梯度(Strain Gradient)等參數淬取技術 。 
 
 系統架構設計: 完成無線通訊整合模擬
環境建置作為 Multi-band, multi-mode 
wireless transceiver 系統規格驗證平
台，配合 Mixed signal/MEMS CMOS 製程
能力訂定 Transceiver Spec 
 
 
 
 
 Mixed-signal/MEMS CMOS EDA Flow:  
配合 Mixed signal/MEMS CMOS 製程，完成 EDA Flow 設計,俾使 co-design 工作能在共同設
計平台完成。 
Pre-Simulation
System Specification
Electro-
Mechanical
Analog-RF Digital
F
o
u
n
d
ry
 D
e
s
ig
n
 K
it
P
a
ra
m
e
te
ri
z
e
d
 
L
a
y
o
u
t
D
R
C
/L
V
S
E
x
tr
a
c
ti
o
n
D
e
v
ic
e
 M
o
d
e
l Geometrical 
Behavioral 
Model
Mixed-Signal Behavioral HDL
Finite-Element 
Method 
Simulation
Transistor-Level 
Simulation
RTL Design & 
Synthesis
FEM-Based 
Reduced Order 
Model
Calibrated HDL
Place & Route
Layout Generation
Post-Layout Sign-off
Gate Netlist
Post-Simulation
ROM + parasitic
Transistors + 
parasitic
SDF Generation
M
ix
e
d
-S
ig
n
a
l S
im
u
la
tio
n
 
 元件資料庫設計: 配合 Mixed signal/MEMS CMOS 製程，完成元件資料庫設計。 
   
 5 
子計畫一： 可重組式 Mixed-signal/MEMS .9G~10GHz 射頻前端設計: 未獲推薦 
子計畫二： 可重組式 Mixed-signal/MEMS .9G~10GHz 射頻接收端設計  
研究成果為應用於寬頻通訊接收機系統中的關鍵電路技術，包含一個具有單端-雙端轉換功能
的寬頻低雜訊放大器、提供 3GHz-5.7GHz的本地振盪源頻率輸出的三倍頻器、寬頻延遲電路、
3-4 GHz具有高輸入動態範圍的相移器、1-5 GHz 頻率-電壓轉換器。分別敘述如下： 
(1)具有單端-雙端轉換功能的寬頻低雜訊放大器：本電路主要貢獻在於將傳統需要分成
兩級設計的低雜訊放大器與單端-雙端轉換器，利用電路技巧結合成一個電路，降低電路元件
數目與晶片面積。此外，本電路提出可以改善增益與線性度的技術，但是沒有消耗額外的直
流功率，使本電路更適合用於系統整合中。進一步發展為整合下一級的混頻器與中頻可調增
益放大器，進而完成整個接收機系統。 
(2) 提供 3-5.7GHz 的本地振盪源頻率輸出的三倍頻器：本電路的主要貢獻為提出新式
三倍頻產生器與一個可以消除輸出一倍頻的電路技巧。有別於傳統利用被動濾波器的方式，
本電路使用向量相消的方式，可大幅降低核心的晶片面積，有助於系統整合的應用。進一步
發展為整合頻率合成器，如此一來可實現 1-1.9 GHz 與 3-5.7 GHz雙頻帶的本地振盪源系統。 
(3) 寬頻延遲電路：本電路實現一個操作頻率從 DC-4.38 GHz的寬頻延遲電路，主要貢
獻為使用主動二階電路取代傳統利用電感來延伸頻寬的方式，本電路的優勢為縮小電路面
積。進一步發展為運用於時間陣列系統的整合以及基頻的等化器設計中。 
(4) 3-4 GHz 具有高輸入動態範圍的相移器：本電路的貢獻為針對發射機因調變訊號振
幅變化對傳統相移器會產生額外相位與振幅失真做改善。本電路在相移器採用數位式的可調
增益放大器來調整輸出的相位，此電路優勢為增加電路的輸入動態範圍，適合用於發射機的
整合。進一步發展為與功率放大器、升頻器做完整的波束成型(beamforming)系統。 
(5) 1-5 GHz 頻率-電壓轉換器：本電路的貢獻為實現一個操作在 GHz 頻段的頻率電壓
轉換器。主要貢獻為將傳統只能操作在幾百 MHz 的電路方塊，利用不同的電路技術，大幅提
升電路操作頻率。此電路的優勢為不需要做頻率降頻的動作，可以直接偵測在 GHz 頻段的射
頻信號，降低電路設計的複雜度。進一步發展為整合前端放大器，可以製作成 FSK 解調器。
另一個發展為與 PLL 作整合，可以增快鎖定的時間。 
子計畫 3: 可重組式 Mixed-signal/MEMS .9G~10GHz 頻率合成器設計  
具體完成了 CMOS-MEMS 微機械共振器(Vibrating Micromechanical Resonator)與其整
合式 CMOS放大器電路之通用製程平台，由設計到最終量測，僅需三個月的時間，非常適合作
為MEMS與CMOS整合元件的設計驗證，此一整合式製程平台並榮獲國家晶片系統設計中心(CIC)
所頒發 2010 年與 2011 年(連續兩年)晶片製作優良設計獎、第十四屆奈米工程暨微系統技術
研討會論文佳作、第十五屆奈米工程暨微系統技術研討會最佳論文獎、2011 Joint Conference 
of the IEEE International Frequency Control Symposium & European Frequency and Time 
Forum 的最佳論文獎，本研究團隊於 CMOS-MEMS 領域的研究成果豐碩，結果發表於微機電領
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/18
國科會補助計畫
計畫名稱: 總計畫(2/2)
計畫主持人: 溫瓌岸
計畫編號: 99-2220-E-009-040- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
