<stg><name>memcachedPipeline_ht_inputLogic</name>


<trans_list>

<trans id="275" from="1" to="2">
<condition id="212">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="276" from="2" to="3">
<condition id="213">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="277" from="3" to="4">
<condition id="214">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="40" bw="1" op_0_bw="1">
<![CDATA[
codeRepl:23  %iState_load = load i1* @iState, align 1

]]></node>
<StgValue><ssdm name="iState_load"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="46" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
codeRepl:29  %tmp_49 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i256P(i256* @requestParser2hashTable_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_49"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="47" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
codeRepl:30  br i1 %iState_load, label %8, label %0

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="iState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="49" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_49, label %1, label %._crit_edge1044

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="51" bw="256" op_0_bw="256" op_1_bw="256">
<![CDATA[
:0  %tmp213 = call i256 @_ssdm_op_Read.ap_fifo.volatile.i256P(i256* @requestParser2hashTable_V) nounwind

]]></node>
<StgValue><ssdm name="tmp213"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="124" op_0_bw="256">
<![CDATA[
:1  %p_Val2_s = trunc i256 %tmp213 to i124

]]></node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="53" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:2  %tmp_295 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp213, i32 124)

]]></node>
<StgValue><ssdm name="tmp_295"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="54" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:3  %tmp_296 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp213, i32 126)

]]></node>
<StgValue><ssdm name="tmp_296"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %tmp_V_52 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp213, i32 128, i32 191)

]]></node>
<StgValue><ssdm name="tmp_V_52"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="56" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:5  %tmp_V_54 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp213, i32 192, i32 255)

]]></node>
<StgValue><ssdm name="tmp_V_54"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="119">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:6  br i1 %tmp_295, label %_ifconv, label %7

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="0"/>
</and_exp></or_exp>
</condition>

<node id="60" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="8" op_0_bw="8" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:0  %tmp_operation_V_1 = call i8 @_ssdm_op_PartSelect.i8.i256.i32.i32(i256 %tmp213, i32 104, i32 111)

]]></node>
<StgValue><ssdm name="tmp_operation_V_1"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="64" bw="16" op_0_bw="16" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
_ifconv:2  %tmp_valueLength_V_1 = call i16 @_ssdm_op_PartSelect.i16.i256.i32.i32(i256 %tmp213, i32 8, i32 23)

]]></node>
<StgValue><ssdm name="tmp_valueLength_V_1"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="66" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:4  %tmp_s = icmp eq i8 %tmp_operation_V_1, 8

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="8" op_0_bw="256">
<![CDATA[
_ifconv:5  %tmp_298 = trunc i256 %tmp213 to i8

]]></node>
<StgValue><ssdm name="tmp_298"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1046:1  br i1 %tmp_296, label %6, label %._crit_edge1048

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="117" bw="3" op_0_bw="3" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge1048:0  %tmp_61 = call i3 @_ssdm_op_PartSelect.i3.i256.i32.i32(i256 %tmp213, i32 125, i32 127)

]]></node>
<StgValue><ssdm name="tmp_61"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge1048:3  store i1 true, i1* @iState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="35">
<or_exp><and_exp><literal name="iState_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="130" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_49, label %9, label %._crit_edge1044

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="132" bw="256" op_0_bw="256" op_1_bw="256">
<![CDATA[
:0  %tmp_4 = call i256 @_ssdm_op_Read.ap_fifo.volatile.i256P(i256* @requestParser2hashTable_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="133" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:1  %tmp = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_4, i32 126)

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="134" bw="1" op_0_bw="1" op_1_bw="256" op_2_bw="32">
<![CDATA[
:2  %tmp_293 = call i1 @_ssdm_op_BitSelect.i1.i256.i32(i256 %tmp_4, i32 127)

]]></node>
<StgValue><ssdm name="tmp_293"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="135" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_V = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp_4, i32 128, i32 191)

]]></node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="136" bw="64" op_0_bw="64" op_1_bw="256" op_2_bw="32" op_3_bw="32">
<![CDATA[
:4  %tmp_V_50 = call i64 @_ssdm_op_PartSelect.i64.i256.i32.i32(i256 %tmp_4, i32 192, i32 255)

]]></node>
<StgValue><ssdm name="tmp_V_50"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="126">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="137" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp, label %10, label %._crit_edge1050

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="239" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1052:2  br i1 %tmp_293, label %18, label %._crit_edge1053

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_293" val="1"/>
</and_exp></or_exp>
</condition>

<node id="241" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  store i1 false, i1* @iState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="33" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="42" bw="2" op_0_bw="2">
<![CDATA[
codeRepl:25  %wordCounter_V_1_load = load i2* @wordCounter_V_1, align 1

]]></node>
<StgValue><ssdm name="wordCounter_V_1_load"/></StgValue>
</operation>

<operation id="34" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="43" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:26  %keyLength_V_load = load i8* @keyLength_V, align 1

]]></node>
<StgValue><ssdm name="keyLength_V_load"/></StgValue>
</operation>

<operation id="35" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="44" bw="2" op_0_bw="2">
<![CDATA[
codeRepl:27  %keyWordCounter_V_load = load i2* @keyWordCounter_V, align 1

]]></node>
<StgValue><ssdm name="keyWordCounter_V_load"/></StgValue>
</operation>

<operation id="36" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="120">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="0"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @keyWordCounter_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
_ifconv:6  %tmp_V_55 = select i1 %tmp_s, i8 1, i8 %tmp_298

]]></node>
<StgValue><ssdm name="tmp_V_55"/></StgValue>
</operation>

<operation id="38" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="69" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
_ifconv:7  store i2 1, i2* @keyWordCounter_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:8  %tmp_161 = icmp eq i8 %tmp_V_55, 0

]]></node>
<StgValue><ssdm name="tmp_161"/></StgValue>
</operation>

<operation id="40" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ifconv:9  br i1 %tmp_161, label %._crit_edge1046, label %2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="131">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_s, label %._crit_edge1047, label %3

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="42" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
</and_exp></or_exp>
</condition>

<node id="79" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge1047:1  %tmp_165 = icmp ult i8 %tmp_V_55, 9

]]></node>
<StgValue><ssdm name="tmp_165"/></StgValue>
</operation>

<operation id="43" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
</and_exp></or_exp>
</condition>

<node id="80" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1047:2  br i1 %tmp_165, label %4, label %5

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="44" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="0"/>
</and_exp></or_exp>
</condition>

<node id="84" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_170 = add i8 %tmp_V_55, -8

]]></node>
<StgValue><ssdm name="tmp_170"/></StgValue>
</operation>

<operation id="45" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="0"/>
</and_exp></or_exp>
</condition>

<node id="85" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge1046

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="46" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="87" bw="4" op_0_bw="8">
<![CDATA[
:0  %tmp_338 = trunc i8 %tmp_V_55 to i4

]]></node>
<StgValue><ssdm name="tmp_338"/></StgValue>
</operation>

<operation id="47" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="88" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:1  %tmp_169 = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_338, i3 0)

]]></node>
<StgValue><ssdm name="tmp_169"/></StgValue>
</operation>

<operation id="48" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="89" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:2  %Hi_assign = add i7 -1, %tmp_169

]]></node>
<StgValue><ssdm name="Hi_assign"/></StgValue>
</operation>

<operation id="49" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="109" bw="0" op_0_bw="0">
<![CDATA[
:22  br label %._crit_edge1046

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="50" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="122">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="111" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge1046:0  %keyLength_V_new = phi i8 [ %tmp_V_55, %_ifconv ], [ %tmp_170, %5 ], [ 0, %4 ]

]]></node>
<StgValue><ssdm name="keyLength_V_new"/></StgValue>
</operation>

<operation id="51" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_296" val="1"/>
</and_exp></or_exp>
</condition>

<node id="114" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V, i64 %tmp_V_52) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="52" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="121" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge1048:4  br label %mergeST

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="53" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="124" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
mergeST:1  %wordCounter_V_1_new = phi i1 [ true, %._crit_edge1048 ], [ false, %7 ]

]]></node>
<StgValue><ssdm name="wordCounter_V_1_new"/></StgValue>
</operation>

<operation id="54" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="125" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
mergeST:2  %keyLength_V_new_1 = phi i8 [ %keyLength_V_new, %._crit_edge1048 ], [ undef, %7 ]

]]></node>
<StgValue><ssdm name="keyLength_V_new_1"/></StgValue>
</operation>

<operation id="55" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="126" bw="2" op_0_bw="1">
<![CDATA[
mergeST:3  %wordCounter_V_1_new_cast = zext i1 %wordCounter_V_1_new to i2

]]></node>
<StgValue><ssdm name="wordCounter_V_1_new_cast"/></StgValue>
</operation>

<operation id="56" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="128" bw="0" op_0_bw="0">
<![CDATA[
mergeST:5  br label %._crit_edge1044

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="139" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashValueBuffer_V_V, i64 %tmp_V) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="142" bw="1" op_0_bw="1" op_1_bw="2" op_2_bw="32">
<![CDATA[
._crit_edge1050:0  %tmp_297 = call i1 @_ssdm_op_BitSelect.i1.i2.i32(i2 %wordCounter_V_1_load, i32 1)

]]></node>
<StgValue><ssdm name="tmp_297"/></StgValue>
</operation>

<operation id="59" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="135">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="143" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1050:1  br i1 %tmp_297, label %._crit_edge1051, label %11

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_297" val="0"/>
</and_exp></or_exp>
</condition>

<node id="145" bw="128" op_0_bw="256">
<![CDATA[
:0  %p_Result_56 = trunc i256 %tmp_4 to i128

]]></node>
<StgValue><ssdm name="p_Result_56"/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_297" val="0"/>
</and_exp></or_exp>
</condition>

<node id="147" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:2  %tmp_162 = add i2 1, %wordCounter_V_1_load

]]></node>
<StgValue><ssdm name="tmp_162"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_297" val="0"/>
</and_exp></or_exp>
</condition>

<node id="148" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge1051

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="150" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge1051:0  %wordCounter_V_1_flag_2 = phi i1 [ true, %11 ], [ false, %._crit_edge1050 ]

]]></node>
<StgValue><ssdm name="wordCounter_V_1_flag_2"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="151" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
._crit_edge1051:1  %wordCounter_V_1_new_2 = phi i2 [ %tmp_162, %11 ], [ undef, %._crit_edge1050 ]

]]></node>
<StgValue><ssdm name="wordCounter_V_1_new_2"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="152" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge1051:2  %tmp_163 = icmp eq i8 %keyLength_V_load, 0

]]></node>
<StgValue><ssdm name="tmp_163"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="128">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="153" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1051:3  br i1 %tmp_163, label %._crit_edge1052, label %12

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
</and_exp></or_exp>
</condition>

<node id="156" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %tmp_164 = icmp ult i8 %keyLength_V_load, 9

]]></node>
<StgValue><ssdm name="tmp_164"/></StgValue>
</operation>

<operation id="68" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
</and_exp></or_exp>
</condition>

<node id="157" bw="8" op_0_bw="8" op_1_bw="2" op_2_bw="6">
<![CDATA[
:2  %Lo_assign = call i8 @_ssdm_op_BitConcatenate.i8.i2.i6(i2 %keyWordCounter_V_load, i6 0)

]]></node>
<StgValue><ssdm name="Lo_assign"/></StgValue>
</operation>

<operation id="69" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
</and_exp></or_exp>
</condition>

<node id="158" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %tmp_164, label %13, label %14

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="70" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="160" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %Hi_assign_s = or i8 %Lo_assign, 63

]]></node>
<StgValue><ssdm name="Hi_assign_s"/></StgValue>
</operation>

<operation id="71" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="162" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_320 = icmp ugt i8 %Lo_assign, %Hi_assign_s

]]></node>
<StgValue><ssdm name="tmp_320"/></StgValue>
</operation>

<operation id="72" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="163" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %tmp_321 = sub i8 127, %Lo_assign

]]></node>
<StgValue><ssdm name="tmp_321"/></StgValue>
</operation>

<operation id="73" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="164" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:4  %tmp_322 = select i1 %tmp_320, i8 %Lo_assign, i8 %Hi_assign_s

]]></node>
<StgValue><ssdm name="tmp_322"/></StgValue>
</operation>

<operation id="74" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="165" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:5  %tmp_323 = select i1 %tmp_320, i8 %Hi_assign_s, i8 %Lo_assign

]]></node>
<StgValue><ssdm name="tmp_323"/></StgValue>
</operation>

<operation id="75" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="166" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:6  %tmp_324 = select i1 %tmp_320, i8 %tmp_321, i8 %Lo_assign

]]></node>
<StgValue><ssdm name="tmp_324"/></StgValue>
</operation>

<operation id="76" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="182" bw="1" op_0_bw="2" op_1_bw="2">
<![CDATA[
:22  %tmp_168 = icmp eq i2 %keyWordCounter_V_load, 1

]]></node>
<StgValue><ssdm name="tmp_168"/></StgValue>
</operation>

<operation id="77" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="183" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:23  br i1 %tmp_168, label %15, label %16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="78" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
<literal name="tmp_168" val="0"/>
</and_exp></or_exp>
</condition>

<node id="185" bw="2" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  %tmp_171 = add i2 %keyWordCounter_V_load, 1

]]></node>
<StgValue><ssdm name="tmp_171"/></StgValue>
</operation>

<operation id="79" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="138">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
<literal name="tmp_168" val="0"/>
</and_exp></or_exp>
</condition>

<node id="186" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %17

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="80" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
<literal name="tmp_168" val="1"/>
</and_exp></or_exp>
</condition>

<node id="191" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %17

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="193" bw="2" op_0_bw="2" op_1_bw="0">
<![CDATA[
:0  %storemerge = phi i2 [ %tmp_171, %16 ], [ 0, %15 ]

]]></node>
<StgValue><ssdm name="storemerge"/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="194" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:1  store i2 %storemerge, i2* @keyWordCounter_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="195" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %tmp_172 = add i8 %keyLength_V_load, -8

]]></node>
<StgValue><ssdm name="tmp_172"/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="140">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="196" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge1052

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="198" bw="9" op_0_bw="8">
<![CDATA[
:0  %Lo_assign_cast1 = zext i8 %Lo_assign to i9

]]></node>
<StgValue><ssdm name="Lo_assign_cast1"/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="199" bw="32" op_0_bw="8">
<![CDATA[
:1  %Lo_assign_cast = zext i8 %Lo_assign to i32

]]></node>
<StgValue><ssdm name="Lo_assign_cast"/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="200" bw="4" op_0_bw="8">
<![CDATA[
:2  %tmp_300 = trunc i8 %keyLength_V_load to i4

]]></node>
<StgValue><ssdm name="tmp_300"/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="201" bw="7" op_0_bw="7" op_1_bw="4" op_2_bw="3">
<![CDATA[
:3  %tmp_166 = call i7 @_ssdm_op_BitConcatenate.i7.i4.i3(i4 %tmp_300, i3 0)

]]></node>
<StgValue><ssdm name="tmp_166"/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="202" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:4  %tmp_167 = add i7 -1, %tmp_166

]]></node>
<StgValue><ssdm name="tmp_167"/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="203" bw="9" op_0_bw="7">
<![CDATA[
:5  %tmp_250_cast = sext i7 %tmp_167 to i9

]]></node>
<StgValue><ssdm name="tmp_250_cast"/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="204" bw="9" op_0_bw="9" op_1_bw="9">
<![CDATA[
:6  %Hi_assign_9 = add i9 %tmp_250_cast, %Lo_assign_cast1

]]></node>
<StgValue><ssdm name="Hi_assign_9"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="205" bw="32" op_0_bw="9">
<![CDATA[
:7  %Hi_assign_11_cast = sext i9 %Hi_assign_9 to i32

]]></node>
<StgValue><ssdm name="Hi_assign_11_cast"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="207" bw="1" op_0_bw="32" op_1_bw="32">
<![CDATA[
:9  %tmp_301 = icmp ugt i32 %Lo_assign_cast, %Hi_assign_11_cast

]]></node>
<StgValue><ssdm name="tmp_301"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="208" bw="8" op_0_bw="9">
<![CDATA[
:10  %tmp_302 = trunc i9 %Hi_assign_9 to i8

]]></node>
<StgValue><ssdm name="tmp_302"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="209" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:11  %tmp_303 = sub i8 127, %Lo_assign

]]></node>
<StgValue><ssdm name="tmp_303"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="210" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:12  %tmp_304 = select i1 %tmp_301, i8 %Lo_assign, i8 %tmp_302

]]></node>
<StgValue><ssdm name="tmp_304"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="211" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:13  %tmp_305 = select i1 %tmp_301, i8 %tmp_302, i8 %Lo_assign

]]></node>
<StgValue><ssdm name="tmp_305"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="212" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
:14  %tmp_306 = select i1 %tmp_301, i8 %tmp_303, i8 %Lo_assign

]]></node>
<StgValue><ssdm name="tmp_306"/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="235" bw="0" op_0_bw="0">
<![CDATA[
:37  br label %._crit_edge1052

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="237" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1">
<![CDATA[
._crit_edge1052:0  %keyLength_V_flag_4 = phi i1 [ false, %._crit_edge1051 ], [ true, %17 ], [ true, %13 ]

]]></node>
<StgValue><ssdm name="keyLength_V_flag_4"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="129">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="238" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge1052:1  %keyLength_V_new_4 = phi i8 [ undef, %._crit_edge1051 ], [ %tmp_172, %17 ], [ 0, %13 ]

]]></node>
<StgValue><ssdm name="keyLength_V_new_4"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="141">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="244" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge1053:0  br label %._crit_edge1044

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="246" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
._crit_edge1044:0  %wordCounter_V_1_flag_4 = phi i1 [ true, %mergeST ], [ false, %0 ], [ %wordCounter_V_1_flag_2, %._crit_edge1053 ], [ false, %8 ]

]]></node>
<StgValue><ssdm name="wordCounter_V_1_flag_4"/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="247" bw="2" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0">
<![CDATA[
._crit_edge1044:1  %wordCounter_V_1_new_4 = phi i2 [ %wordCounter_V_1_new_cast, %mergeST ], [ undef, %0 ], [ %wordCounter_V_1_new_2, %._crit_edge1053 ], [ undef, %8 ]

]]></node>
<StgValue><ssdm name="wordCounter_V_1_new_4"/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="248" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0">
<![CDATA[
._crit_edge1044:2  %keyLength_V_flag_6 = phi i1 [ %wordCounter_V_1_new, %mergeST ], [ false, %0 ], [ %keyLength_V_flag_4, %._crit_edge1053 ], [ false, %8 ]

]]></node>
<StgValue><ssdm name="keyLength_V_flag_6"/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="249" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8" op_3_bw="0">
<![CDATA[
._crit_edge1044:3  %keyLength_V_new_6 = phi i8 [ %keyLength_V_new_1, %mergeST ], [ undef, %0 ], [ %keyLength_V_new_4, %._crit_edge1053 ], [ undef, %8 ]

]]></node>
<StgValue><ssdm name="keyLength_V_new_6"/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="75">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="250" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1044:4  br i1 %keyLength_V_flag_6, label %mergeST327, label %._crit_edge1044.new328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="keyLength_V_flag_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="252" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST327:0  store i8 %keyLength_V_new_6, i8* @keyLength_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="143">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="255" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge1044.new328:0  br i1 %wordCounter_V_1_flag_4, label %mergeST326, label %._crit_edge1044.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="wordCounter_V_1_flag_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="257" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
mergeST326:0  store i2 %wordCounter_V_1_new_4, i2* @wordCounter_V_1, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="111" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="45" bw="128" op_0_bw="128">
<![CDATA[
codeRepl:28  %p_Val2_24 = load i128* @bufferWord_data_V, align 8

]]></node>
<StgValue><ssdm name="p_Val2_24"/></StgValue>
</operation>

<operation id="112" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="63" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
_ifconv:1  store i8 %tmp_operation_V_1, i8* @bufferWordMd_operation_V, align 4

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="113" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="121">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="65" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
_ifconv:3  store i16 %tmp_valueLength_V_1, i16* @bufferWordMd_valueLength_V, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="114" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="75" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V, i64 %tmp_V_54) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="133">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge1047:0  call void @_ssdm_op_Write.ap_fifo.volatile.i8P(i8* @in2hashKeyLength_V_V, i8 %tmp_V_55) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="116" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="0"/>
</and_exp></or_exp>
</condition>

<node id="82" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="64" op_3_bw="32" op_4_bw="32">
<![CDATA[
:0  %p_Result_s = call i128 @llvm.part.set.i128.i64(i128 %p_Val2_24, i64 %tmp_V_54, i32 0, i32 63)

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="117" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="134">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="0"/>
</and_exp></or_exp>
</condition>

<node id="83" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:1  store i128 %p_Result_s, i128* @bufferWord_data_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="118" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="90" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:3  %tmp_339 = sub i7 -64, %tmp_169

]]></node>
<StgValue><ssdm name="tmp_339"/></StgValue>
</operation>

<operation id="119" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="91" bw="64" op_0_bw="7">
<![CDATA[
:4  %tmp_340 = zext i7 %tmp_339 to i64

]]></node>
<StgValue><ssdm name="tmp_340"/></StgValue>
</operation>

<operation id="120" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="92" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:5  %tmp_341 = lshr i64 -1, %tmp_340

]]></node>
<StgValue><ssdm name="tmp_341"/></StgValue>
</operation>

<operation id="121" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="93" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:6  %p_Result_53 = and i64 %tmp_V_54, %tmp_341

]]></node>
<StgValue><ssdm name="p_Result_53"/></StgValue>
</operation>

<operation id="122" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="94" bw="128" op_0_bw="64">
<![CDATA[
:7  %loc_V = zext i64 %p_Result_53 to i128

]]></node>
<StgValue><ssdm name="loc_V"/></StgValue>
</operation>

<operation id="123" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="8" op_0_bw="7">
<![CDATA[
:8  %tmp_343 = sext i7 %Hi_assign to i8

]]></node>
<StgValue><ssdm name="tmp_343"/></StgValue>
</operation>

<operation id="124" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="96" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:9  %tmp_344 = sub i8 127, %tmp_343

]]></node>
<StgValue><ssdm name="tmp_344"/></StgValue>
</operation>

<operation id="125" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="128" op_0_bw="8">
<![CDATA[
:10  %tmp_345 = zext i8 %tmp_344 to i128

]]></node>
<StgValue><ssdm name="tmp_345"/></StgValue>
</operation>

<operation id="126" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="98" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:11  %tmp_346 = lshr i128 -1, %tmp_345

]]></node>
<StgValue><ssdm name="tmp_346"/></StgValue>
</operation>

<operation id="127" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="99" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:12  %tmp_347 = xor i128 %tmp_346, -1

]]></node>
<StgValue><ssdm name="tmp_347"/></StgValue>
</operation>

<operation id="128" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="100" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:13  %tmp_348 = and i128 %p_Val2_24, %tmp_347

]]></node>
<StgValue><ssdm name="tmp_348"/></StgValue>
</operation>

<operation id="129" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:14  %tmp_349 = and i128 %loc_V, %tmp_346

]]></node>
<StgValue><ssdm name="tmp_349"/></StgValue>
</operation>

<operation id="130" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="102" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:15  %p_Result_54 = or i128 %tmp_348, %tmp_349

]]></node>
<StgValue><ssdm name="p_Result_54"/></StgValue>
</operation>

<operation id="131" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="103" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:16  store i128 %p_Result_54, i128* @bufferWord_data_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="132" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="128" op_0_bw="128" op_1_bw="3" op_2_bw="1" op_3_bw="124">
<![CDATA[
._crit_edge1048:1  %p_Result_55 = call i128 @_ssdm_op_BitConcatenate.i128.i3.i1.i124(i3 %tmp_61, i1 true, i124 %p_Val2_s)

]]></node>
<StgValue><ssdm name="p_Result_55"/></StgValue>
</operation>

<operation id="133" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="124">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
</and_exp></or_exp>
</condition>

<node id="119" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
._crit_edge1048:2  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V, i128 %p_Result_55) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="134" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="136">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_297" val="0"/>
</and_exp></or_exp>
</condition>

<node id="146" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i128P(i128* @hashMdBuffer_V_V, i128 %p_Result_56) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="135" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="137">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
</and_exp></or_exp>
</condition>

<node id="155" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @hashKeyBuffer_V_V, i64 %tmp_V_50) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="136" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="161" bw="128" op_0_bw="64">
<![CDATA[
:1  %loc_V_4 = zext i64 %tmp_V_50 to i128

]]></node>
<StgValue><ssdm name="loc_V_4"/></StgValue>
</operation>

<operation id="137" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="167" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:7  %tmp_325 = sub i8 127, %tmp_322

]]></node>
<StgValue><ssdm name="tmp_325"/></StgValue>
</operation>

<operation id="138" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="168" bw="128" op_0_bw="8">
<![CDATA[
:8  %tmp_326 = zext i8 %tmp_324 to i128

]]></node>
<StgValue><ssdm name="tmp_326"/></StgValue>
</operation>

<operation id="139" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="169" bw="128" op_0_bw="8">
<![CDATA[
:9  %tmp_327 = zext i8 %tmp_323 to i128

]]></node>
<StgValue><ssdm name="tmp_327"/></StgValue>
</operation>

<operation id="140" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="170" bw="128" op_0_bw="8">
<![CDATA[
:10  %tmp_328 = zext i8 %tmp_325 to i128

]]></node>
<StgValue><ssdm name="tmp_328"/></StgValue>
</operation>

<operation id="141" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="171" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:11  %tmp_329 = shl i128 %loc_V_4, %tmp_326

]]></node>
<StgValue><ssdm name="tmp_329"/></StgValue>
</operation>

<operation id="142" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="215">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
<literal name="tmp_320" val="1"/>
</and_exp></or_exp>
</condition>

<node id="172" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:12  %tmp_330 = call i128 @llvm.part.select.i128(i128 %tmp_329, i32 127, i32 0)

]]></node>
<StgValue><ssdm name="tmp_330"/></StgValue>
</operation>

<operation id="143" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="173" bw="128" op_0_bw="1" op_1_bw="128" op_2_bw="128">
<![CDATA[
:13  %tmp_331 = select i1 %tmp_320, i128 %tmp_330, i128 %tmp_329

]]></node>
<StgValue><ssdm name="tmp_331"/></StgValue>
</operation>

<operation id="144" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="174" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:14  %tmp_332 = shl i128 -1, %tmp_327

]]></node>
<StgValue><ssdm name="tmp_332"/></StgValue>
</operation>

<operation id="145" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="175" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:15  %tmp_333 = lshr i128 -1, %tmp_328

]]></node>
<StgValue><ssdm name="tmp_333"/></StgValue>
</operation>

<operation id="146" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="176" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:16  %p_demorgan = and i128 %tmp_332, %tmp_333

]]></node>
<StgValue><ssdm name="p_demorgan"/></StgValue>
</operation>

<operation id="147" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="177" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:17  %tmp_334 = xor i128 %p_demorgan, -1

]]></node>
<StgValue><ssdm name="tmp_334"/></StgValue>
</operation>

<operation id="148" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="178" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:18  %tmp_335 = and i128 %p_Val2_24, %tmp_334

]]></node>
<StgValue><ssdm name="tmp_335"/></StgValue>
</operation>

<operation id="149" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="179" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:19  %tmp_336 = and i128 %tmp_331, %p_demorgan

]]></node>
<StgValue><ssdm name="tmp_336"/></StgValue>
</operation>

<operation id="150" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="180" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:20  %p_Result_58 = or i128 %tmp_335, %tmp_336

]]></node>
<StgValue><ssdm name="p_Result_58"/></StgValue>
</operation>

<operation id="151" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="117">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
</and_exp></or_exp>
</condition>

<node id="181" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:21  store i128 %p_Result_58, i128* @bufferWord_data_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="152" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="206" bw="128" op_0_bw="64">
<![CDATA[
:8  %loc_V_3 = zext i64 %tmp_V_50 to i128

]]></node>
<StgValue><ssdm name="loc_V_3"/></StgValue>
</operation>

<operation id="153" st_id="3" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="213" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:15  %tmp_307 = sub i8 127, %tmp_304

]]></node>
<StgValue><ssdm name="tmp_307"/></StgValue>
</operation>

<operation id="154" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="214" bw="128" op_0_bw="8">
<![CDATA[
:16  %tmp_308 = zext i8 %tmp_306 to i128

]]></node>
<StgValue><ssdm name="tmp_308"/></StgValue>
</operation>

<operation id="155" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="215" bw="128" op_0_bw="8">
<![CDATA[
:17  %tmp_309 = zext i8 %tmp_305 to i128

]]></node>
<StgValue><ssdm name="tmp_309"/></StgValue>
</operation>

<operation id="156" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="216" bw="128" op_0_bw="8">
<![CDATA[
:18  %tmp_310 = zext i8 %tmp_307 to i128

]]></node>
<StgValue><ssdm name="tmp_310"/></StgValue>
</operation>

<operation id="157" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="217" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:19  %tmp_311 = shl i128 %loc_V_3, %tmp_308

]]></node>
<StgValue><ssdm name="tmp_311"/></StgValue>
</operation>

<operation id="158" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="216">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
<literal name="tmp_301" val="1"/>
</and_exp></or_exp>
</condition>

<node id="218" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
:20  %tmp_312 = call i128 @llvm.part.select.i128(i128 %tmp_311, i32 127, i32 0)

]]></node>
<StgValue><ssdm name="tmp_312"/></StgValue>
</operation>

<operation id="159" st_id="3" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="219" bw="128" op_0_bw="1" op_1_bw="128" op_2_bw="128">
<![CDATA[
:21  %tmp_313 = select i1 %tmp_301, i128 %tmp_312, i128 %tmp_311

]]></node>
<StgValue><ssdm name="tmp_313"/></StgValue>
</operation>

<operation id="160" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="220" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:22  %tmp_314 = shl i128 -1, %tmp_309

]]></node>
<StgValue><ssdm name="tmp_314"/></StgValue>
</operation>

<operation id="161" st_id="3" stage="1" lat="1">
<core>Shift</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="221" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:23  %tmp_315 = lshr i128 -1, %tmp_310

]]></node>
<StgValue><ssdm name="tmp_315"/></StgValue>
</operation>

<operation id="162" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="222" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:24  %p_demorgan2 = and i128 %tmp_314, %tmp_315

]]></node>
<StgValue><ssdm name="p_demorgan2"/></StgValue>
</operation>

<operation id="163" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="223" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:25  %tmp_316 = xor i128 %p_demorgan2, -1

]]></node>
<StgValue><ssdm name="tmp_316"/></StgValue>
</operation>

<operation id="164" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="224" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:26  %tmp_317 = and i128 %p_Val2_24, %tmp_316

]]></node>
<StgValue><ssdm name="tmp_317"/></StgValue>
</operation>

<operation id="165" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="225" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:27  %tmp_318 = and i128 %tmp_313, %p_demorgan2

]]></node>
<StgValue><ssdm name="tmp_318"/></StgValue>
</operation>

<operation id="166" st_id="3" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="226" bw="128" op_0_bw="128" op_1_bw="128">
<![CDATA[
:28  %p_Result_57 = or i128 %tmp_317, %tmp_318

]]></node>
<StgValue><ssdm name="p_Result_57"/></StgValue>
</operation>

<operation id="167" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="227" bw="0" op_0_bw="128" op_1_bw="128">
<![CDATA[
:29  store i128 %p_Result_57, i128* @bufferWord_data_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="168" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="17" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i8* @in2hashKeyLength_V_V, [8 x i8]* @str1606, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1607, [1 x i8]* @str1607, [8 x i8]* @str1606)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="169" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="18" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecInterface(i130* @in2hash_V, [8 x i8]* @str1602, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1603, [1 x i8]* @str1603, [8 x i8]* @str1602) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="170" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="19" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecInterface(i130* @in2hash_V, [8 x i8]* @str1598, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1599, [1 x i8]* @str1599, [8 x i8]* @str1598) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="171" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="20" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecInterface(i130* @in2hash_V, [8 x i8]* @str1594, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1595, [1 x i8]* @str1595, [8 x i8]* @str1594) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="172" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="21" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecInterface(i64* @in2ccMd_V, [8 x i8]* @str1590, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1591, [1 x i8]* @str1591, [8 x i8]* @str1590) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="173" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="22" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:5  call void (...)* @_ssdm_op_SpecInterface(i64* @in2ccMd_V, [8 x i8]* @str1586, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1587, [1 x i8]* @str1587, [8 x i8]* @str1586) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="174" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="23" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:6  call void (...)* @_ssdm_op_SpecInterface(i64* @in2ccMd_V, [8 x i8]* @str1582, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1583, [1 x i8]* @str1583, [8 x i8]* @str1582) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="175" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="24" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:7  call void (...)* @_ssdm_op_SpecInterface(i64* @in2ccMd_V, [8 x i8]* @str1578, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1579, [1 x i8]* @str1579, [8 x i8]* @str1578) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="176" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="25" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:8  call void (...)* @_ssdm_op_SpecInterface(i130* @in2cc_V, [8 x i8]* @str1574, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1575, [1 x i8]* @str1575, [8 x i8]* @str1574) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="177" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="26" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:9  call void (...)* @_ssdm_op_SpecInterface(i130* @in2cc_V, [8 x i8]* @str1570, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1571, [1 x i8]* @str1571, [8 x i8]* @str1570) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="178" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="27" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:10  call void (...)* @_ssdm_op_SpecInterface(i130* @in2cc_V, [8 x i8]* @str1566, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1567, [1 x i8]* @str1567, [8 x i8]* @str1566) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="179" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="28" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:11  call void (...)* @_ssdm_op_SpecInterface(i128* @hashMdBuffer_V_V, [8 x i8]* @str1562, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1563, [1 x i8]* @str1563, [8 x i8]* @str1562)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="180" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="29" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:12  call void (...)* @_ssdm_op_SpecInterface(i64* @hashValueBuffer_V_V, [8 x i8]* @str1558, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1559, [1 x i8]* @str1559, [8 x i8]* @str1558)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="181" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="30" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:13  call void (...)* @_ssdm_op_SpecInterface(i64* @hashKeyBuffer_V_V, [8 x i8]* @str1554, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1555, [1 x i8]* @str1555, [8 x i8]* @str1554)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="182" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="31" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:14  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1202, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1203, [1 x i8]* @str1203, [8 x i8]* @str1202) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="183" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="32" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:15  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1198, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1199, [1 x i8]* @str1199, [8 x i8]* @str1198) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="184" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="33" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:16  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1194, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1195, [1 x i8]* @str1195, [8 x i8]* @str1194) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="185" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="34" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:17  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1190, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1191, [1 x i8]* @str1191, [8 x i8]* @str1190) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="186" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="35" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:18  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1186, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1187, [1 x i8]* @str1187, [8 x i8]* @str1186) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="187" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="36" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:19  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1182, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1183, [1 x i8]* @str1183, [8 x i8]* @str1182) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="188" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="37" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:20  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1178, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1179, [1 x i8]* @str1179, [8 x i8]* @str1178) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="189" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="38" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:21  call void (...)* @_ssdm_op_SpecInterface(i32 0, [13 x i8]* @p_str271, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @p_str1272, [1 x i8]* @p_str1272, [1 x i8]* @p_str1272) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="190" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="39" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="8">
<![CDATA[
codeRepl:22  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str1272) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="191" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="41" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:24  %tmp_keyLength_V = load i8* @bufferWordMd_keyLength_V, align 1

]]></node>
<StgValue><ssdm name="tmp_keyLength_V"/></StgValue>
</operation>

<operation id="192" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="132">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="76" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge1047

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="193" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="104" bw="130" op_0_bw="130" op_1_bw="2" op_2_bw="128">
<![CDATA[
:17  %tmp_1 = call i130 @_ssdm_op_BitConcatenate.i130.i2.i128(i2 -1, i128 %p_Result_54)

]]></node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="194" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:18  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2cc_V, i130 %tmp_1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="195" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="106" bw="64" op_0_bw="64" op_1_bw="16" op_2_bw="8" op_3_bw="32" op_4_bw="8">
<![CDATA[
:19  %tmp_2 = call i64 @_ssdm_op_BitConcatenate.i64.i16.i8.i32.i8(i16 %tmp_valueLength_V_1, i8 %tmp_V_55, i32 0, i8 %tmp_operation_V_1)

]]></node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="196" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="107" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:20  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @in2ccMd_V, i64 %tmp_2) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="197" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="116">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_161" val="0"/>
<literal name="tmp_165" val="1"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:21  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2hash_V, i130 %tmp_1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="198" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="123">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_295" val="1"/>
<literal name="tmp_296" val="1"/>
</and_exp></or_exp>
</condition>

<node id="115" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge1048

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="199" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="123" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
mergeST:0  %bufferWordMd_keyLength_V_new = phi i8 [ %tmp_V_55, %._crit_edge1048 ], [ 0, %7 ]

]]></node>
<StgValue><ssdm name="bufferWordMd_keyLength_V_new"/></StgValue>
</operation>

<operation id="200" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="125">
<or_exp><and_exp><literal name="iState_load" val="0"/>
<literal name="tmp_49" val="1"/>
</and_exp></or_exp>
</condition>

<node id="127" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
mergeST:4  store i8 %bufferWordMd_keyLength_V_new, i8* @bufferWordMd_keyLength_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="201" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="127">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="140" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge1050

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="202" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
<literal name="tmp_168" val="1"/>
</and_exp></or_exp>
</condition>

<node id="188" bw="130" op_0_bw="130" op_1_bw="2" op_2_bw="128">
<![CDATA[
:0  %tmp_8 = call i130 @_ssdm_op_BitConcatenate.i130.i2.i128(i2 0, i128 %p_Result_58)

]]></node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="203" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
<literal name="tmp_168" val="1"/>
</and_exp></or_exp>
</condition>

<node id="189" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2cc_V, i130 %tmp_8) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="204" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="139">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="0"/>
<literal name="tmp_168" val="1"/>
</and_exp></or_exp>
</condition>

<node id="190" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:2  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2hash_V, i130 %tmp_8) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="205" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="228" bw="130" op_0_bw="130" op_1_bw="2" op_2_bw="128">
<![CDATA[
:30  %tmp_5 = call i130 @_ssdm_op_BitConcatenate.i130.i2.i128(i2 -2, i128 %p_Result_57)

]]></node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="206" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="229" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:31  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2cc_V, i130 %tmp_5) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="207" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="230" bw="8" op_0_bw="8">
<![CDATA[
:32  %tmp_operation_V = load i8* @bufferWordMd_operation_V, align 4

]]></node>
<StgValue><ssdm name="tmp_operation_V"/></StgValue>
</operation>

<operation id="208" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="231" bw="16" op_0_bw="16">
<![CDATA[
:33  %tmp_valueLength_V = load i16* @bufferWordMd_valueLength_V, align 2

]]></node>
<StgValue><ssdm name="tmp_valueLength_V"/></StgValue>
</operation>

<operation id="209" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="232" bw="64" op_0_bw="64" op_1_bw="16" op_2_bw="8" op_3_bw="32" op_4_bw="8">
<![CDATA[
:34  %tmp_6 = call i64 @_ssdm_op_BitConcatenate.i64.i16.i8.i32.i8(i16 %tmp_valueLength_V, i8 %tmp_keyLength_V, i32 0, i8 %tmp_operation_V)

]]></node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="210" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="233" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64">
<![CDATA[
:35  call void @_ssdm_op_Write.ap_fifo.volatile.i64P(i64* @in2ccMd_V, i64 %tmp_6) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="211" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="118">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_163" val="0"/>
<literal name="tmp_164" val="1"/>
</and_exp></or_exp>
</condition>

<node id="234" bw="0" op_0_bw="0" op_1_bw="130" op_2_bw="130">
<![CDATA[
:36  call void @_ssdm_op_Write.ap_fifo.volatile.i130P(i130* @in2hash_V, i130 %tmp_5) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="212" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="130">
<or_exp><and_exp><literal name="iState_load" val="1"/>
<literal name="tmp_49" val="1"/>
<literal name="tmp_293" val="1"/>
</and_exp></or_exp>
</condition>

<node id="242" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge1053

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="213" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="142">
<or_exp><and_exp><literal name="keyLength_V_flag_6" val="1"/>
</and_exp></or_exp>
</condition>

<node id="253" bw="0" op_0_bw="0">
<![CDATA[
mergeST327:1  br label %._crit_edge1044.new328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="214" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="144">
<or_exp><and_exp><literal name="wordCounter_V_1_flag_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="258" bw="0" op_0_bw="0">
<![CDATA[
mergeST326:1  br label %._crit_edge1044.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="215" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="145">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="260" bw="0">
<![CDATA[
._crit_edge1044.new:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
