Fitter report for wishbone
Fri Apr 15 23:29:29 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Dual Purpose and Dedicated Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. I/O Assignment Warnings
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. |openmips_min_sopc|instrom:instrom0|altsyncram:altsyncram_component|altsyncram_ue91:auto_generated|ALTSYNCRAM
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Failed - Fri Apr 15 23:29:28 2022               ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; wishbone                                        ;
; Top-level Entity Name              ; openmips_min_sopc                               ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE6F17C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 9,409 / 6,272 ( 150 % )                         ;
;     Total combinational functions  ; 7,478 / 6,272 ( 119 % )                         ;
;     Dedicated logic registers      ; 3,051 / 6,272 ( 49 % )                          ;
; Total registers                    ; 3051                                            ;
; Total pins                         ; 50 / 180 ( 28 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 512 / 276,480 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 8 / 30 ( 27 % )                                 ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP4CE6F17C8         ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 10679 ) ; 0.00 % ( 0 / 10679 )       ; 0.00 % ( 0 / 10679 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 10679 ) ; 0.00 % ( 0 / 10679 )       ; 0.00 % ( 0 / 10679 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 10679 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 9,409 / 6,272 ( 150 % ) ;
;     -- Combinational with no register       ; 6358                    ;
;     -- Register only                        ; 1931                    ;
;     -- Combinational with a register        ; 1120                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 5416                    ;
;     -- 3 input functions                    ; 1255                    ;
;     -- <=2 input functions                  ; 807                     ;
;     -- Register only                        ; 1931                    ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 6658                    ;
;     -- arithmetic mode                      ; 820                     ;
;                                             ;                         ;
; Total registers*                            ; 3,051 / 7,124 ( 43 % )  ;
;     -- Dedicated logic registers            ; 3,051 / 6,272 ( 49 % )  ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )         ;
;                                             ;                         ;
; Total LABs                                  ; Not available           ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 50 / 180 ( 28 % )       ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 1 / 30 ( 3 % )          ;
; Total block memory bits                     ; 512 / 276,480 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 30 ( 27 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global signals                              ; 10                      ;
;     -- Global clocks                        ; 10 / 10 ( 100 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Maximum fan-out                             ; 2956                    ;
; Highest non-global fan-out                  ; 1555                    ;
; Total fan-out                               ; 36917                   ;
; Average fan-out                             ; 3.46                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                          ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk        ; Unassigned ; --       ; 3083                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[0]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[10] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[11] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[12] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[13] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[14] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[15] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[1]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[2]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[3]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[4]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[5]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[6]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[7]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[8]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; gpio_i[9]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst        ; Unassigned ; --       ; 1555                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; gpio_o[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[10] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[11] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[12] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[13] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[14] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[15] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[16] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[17] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[18] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[19] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[20] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[21] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[22] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[23] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[24] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[25] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[26] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[27] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[28] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[29] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[30] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[31] ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gpio_o[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 17 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 19 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 26 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 27 ( 0 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 25 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 14 ( 0 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 26 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 26 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 50             ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 4          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 203        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------+
; I/O Assignment Warnings             ;
+------------+------------------------+
; Pin Name   ; Reason                 ;
+------------+------------------------+
; gpio_o[0]  ; Missing drive strength ;
; gpio_o[1]  ; Missing drive strength ;
; gpio_o[2]  ; Missing drive strength ;
; gpio_o[3]  ; Missing drive strength ;
; gpio_o[4]  ; Missing drive strength ;
; gpio_o[5]  ; Missing drive strength ;
; gpio_o[6]  ; Missing drive strength ;
; gpio_o[7]  ; Missing drive strength ;
; gpio_o[8]  ; Missing drive strength ;
; gpio_o[9]  ; Missing drive strength ;
; gpio_o[10] ; Missing drive strength ;
; gpio_o[11] ; Missing drive strength ;
; gpio_o[12] ; Missing drive strength ;
; gpio_o[13] ; Missing drive strength ;
; gpio_o[14] ; Missing drive strength ;
; gpio_o[15] ; Missing drive strength ;
; gpio_o[16] ; Missing drive strength ;
; gpio_o[17] ; Missing drive strength ;
; gpio_o[18] ; Missing drive strength ;
; gpio_o[19] ; Missing drive strength ;
; gpio_o[20] ; Missing drive strength ;
; gpio_o[21] ; Missing drive strength ;
; gpio_o[22] ; Missing drive strength ;
; gpio_o[23] ; Missing drive strength ;
; gpio_o[24] ; Missing drive strength ;
; gpio_o[25] ; Missing drive strength ;
; gpio_o[26] ; Missing drive strength ;
; gpio_o[27] ; Missing drive strength ;
; gpio_o[28] ; Missing drive strength ;
; gpio_o[29] ; Missing drive strength ;
; gpio_o[30] ; Missing drive strength ;
; gpio_o[31] ; Missing drive strength ;
+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |openmips_min_sopc                        ; 0 (0)       ; 3051 (0)                  ; 0 (0)         ; 512         ; 8            ; 0       ; 4         ; 50   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc                                                                                                   ; openmips_min_sopc   ; work         ;
;    |gpio_top:gpio_top0|                   ; 0 (0)       ; 277 (277)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|gpio_top:gpio_top0                                                                                ; gpio_top            ; work         ;
;    |instrom:instrom0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|instrom:instrom0                                                                                  ; instrom             ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|instrom:instrom0|altsyncram:altsyncram_component                                                  ; altsyncram          ; work         ;
;          |altsyncram_ue91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|instrom:instrom0|altsyncram:altsyncram_component|altsyncram_ue91:auto_generated                   ; altsyncram_ue91     ; work         ;
;    |openmips:openmips0|                   ; 0 (0)       ; 2482 (0)                  ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0                                                                                ; openmips            ; work         ;
;       |csr:csr0|                          ; 0 (0)       ; 673 (673)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|csr:csr0                                                                       ; csr                 ; work         ;
;       |ctrl:ctrl0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ctrl:ctrl0                                                                     ; ctrl                ; work         ;
;       |div:div0|                          ; 0 (0)       ; 172 (172)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|div:div0                                                                       ; div                 ; work         ;
;       |ex:ex0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0                                                                         ; ex                  ; work         ;
;          |lpm_add_sub:Add4|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_add_sub:Add4                                                        ; lpm_add_sub         ; work         ;
;             |add_sub_pvi:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_add_sub:Add4|add_sub_pvi:auto_generated                             ; add_sub_pvi         ; work         ;
;          |lpm_mult:Mult0|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0                                                          ; lpm_mult            ; work         ;
;             |mult_7dt:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated                                  ; mult_7dt            ; work         ;
;       |ex_mem:ex_mem0|                    ; 0 (0)       ; 173 (173)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|ex_mem:ex_mem0                                                                 ; ex_mem              ; work         ;
;       |id:id0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|id:id0                                                                         ; id                  ; work         ;
;       |id_ex:id_ex0|                      ; 0 (0)       ; 171 (171)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|id_ex:id_ex0                                                                   ; id_ex               ; work         ;
;       |if_id:if_id0|                      ; 0 (0)       ; 64 (64)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|if_id:if_id0                                                                   ; if_id               ; work         ;
;       |mem:mem0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|mem:mem0                                                                       ; mem                 ; work         ;
;       |mem_wb:mem_wb0|                    ; 0 (0)       ; 83 (83)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|mem_wb:mem_wb0                                                                 ; mem_wb              ; work         ;
;       |pc_reg:pc_reg0|                    ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|pc_reg:pc_reg0                                                                 ; pc_reg              ; work         ;
;       |regfile:regfile1|                  ; 0 (0)       ; 1024 (1024)               ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|regfile:regfile1                                                               ; regfile             ; work         ;
;       |wishbone_bus_if:dwishbone_bus_if|  ; 0 (0)       ; 89 (89)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|openmips:openmips0|wishbone_bus_if:dwishbone_bus_if                                               ; wishbone_bus_if     ; work         ;
;    |wb_conmax_top:wb_conmax_top0|         ; 0 (0)       ; 292 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0                                                                      ; wb_conmax_top       ; work         ;
;       |wb_conmax_master_if:m0|            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0                                               ; wb_conmax_master_if ; work         ;
;       |wb_conmax_rf:rf|                   ; 0 (0)       ; 274 (274)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf                                                      ; wb_conmax_rf        ; work         ;
;       |wb_conmax_slave_if:s15|            ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15                                               ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|            ; 0 (0)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel                           ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0        ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1        ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2        ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3        ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc ; wb_conmax_pri_enc   ; work         ;
;       |wb_conmax_slave_if:s2|             ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2                                                ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|            ; 0 (0)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel                            ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0         ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1         ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2         ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3         ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openmips_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc  ; wb_conmax_pri_enc   ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; gpio_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[15] ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[7]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[14] ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[13] ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[12] ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[11] ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[10] ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[9]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[8]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[6]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[5]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[4]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[3]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[2]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[1]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; gpio_i[0]  ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
; gpio_i[15]          ;                   ;         ;
; gpio_i[7]           ;                   ;         ;
; gpio_i[14]          ;                   ;         ;
; gpio_i[13]          ;                   ;         ;
; gpio_i[12]          ;                   ;         ;
; gpio_i[11]          ;                   ;         ;
; gpio_i[10]          ;                   ;         ;
; gpio_i[9]           ;                   ;         ;
; gpio_i[8]           ;                   ;         ;
; gpio_i[6]           ;                   ;         ;
; gpio_i[5]           ;                   ;         ;
; gpio_i[4]           ;                   ;         ;
; gpio_i[3]           ;                   ;         ;
; gpio_i[2]           ;                   ;         ;
; gpio_i[1]           ;                   ;         ;
; gpio_i[0]           ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------+------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location   ; Fan-Out ; Usage                                                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                               ; Unassigned ; 2956    ; Clock                                                             ; yes    ; Global Clock         ; Not Available    ; --                        ;
; clk                                                                               ; Unassigned ; 128     ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|always11~8                                                     ; Unassigned ; 40      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                  ; Unassigned ; 20      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[15]~8                                               ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[23]~10                                              ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[31]~9                                               ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[7]~11                                               ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[15]~8                                                 ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[23]~10                                                ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[31]~9                                                 ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[7]~11                                                 ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[0]~9                                                 ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[16]~11                                               ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[24]~12                                               ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[8]~10                                                ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[15]~8                                              ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[23]~10                                             ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[31]~9                                              ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[7]~11                                              ; Unassigned ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|always1~21                                            ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|csr:csr0|fcsr[3]~0                                             ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|fflags[3]~0                                           ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|frm[3]~0                                              ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|marchid[8]~1                                          ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcause[3]~7                                           ; Unassigned ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycle[13]~58                                         ; Unassigned ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycleh[30]~58                                        ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycleh~57                                            ; Unassigned ; 33      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mcycle~57                                             ; Unassigned ; 33      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mepc[27]~6                                            ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mhartid[3]~3                                          ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mie[10]~1                                             ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mimpid[3]~0                                           ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|minstret[14]~0                                        ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|minstreth[8]~3                                        ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mip[26]~2                                             ; Unassigned ; 31      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|misa[3]~1                                             ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mscratch[3]~1                                         ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mstatus[12]~4                                         ; Unassigned ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mstatus[27]~2                                         ; Unassigned ; 28      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mtime[24]~2                                           ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mtval[7]~0                                            ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|csr:csr0|mvendorid[3]~2                                        ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~3                                        ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ctrl:ctrl0|stall[3]~0                                          ; Unassigned ; 135     ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[0]~10                                             ; Unassigned ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|cnt[2]~8                                              ; Unassigned ; 7       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[31]~6                                        ; Unassigned ; 31      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|dividend[64]~2                                        ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|divisor[31]~3                                         ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|result_o[36]~1                                        ; Unassigned ; 64      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.01                                              ; Unassigned ; 36      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|div:div0|state.10                                              ; Unassigned ; 76      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|ex:ex0|Mux32~7                                                 ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex:ex0|WideOr13~1                                              ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex:ex0|WideOr1~1                                               ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex:ex0|WideOr9~2                                               ; Unassigned ; 64      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex_mem:ex_mem0|mem_csr_reg_data~35                             ; Unassigned ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|id:id0|always1~3                                               ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|id:id0|always2~0                                               ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|id_ex:id_ex0|always0~0                                         ; Unassigned ; 259     ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|mem:mem0|WideOr2~1                                             ; Unassigned ; 32      ; Latch enable                                                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc[9]~117                                       ; Unassigned ; 30      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|pc_reg:pc_reg0|pc~34                                           ; Unassigned ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2374                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2375                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2376                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2377                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2378                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2379                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2380                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2381                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2382                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2383                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2384                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2385                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2386                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2387                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2388                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~2389                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3041                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3042                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3043                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3044                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3045                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3046                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3047                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3048                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3049                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3050                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3051                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3052                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3053                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3054                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3055                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|regfile:regfile1|regs~3056                                     ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|Selector139~0                 ; Unassigned ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[26]~19                 ; Unassigned ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[27]~2         ; Unassigned ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; rst                                                                               ; Unassigned ; 1555    ; Async. clear, Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~40                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~41                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~42                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~43                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~44                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~45                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~46                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~47                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~48                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~49                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~50                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~51                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~52                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~53                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~54                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~55                            ; Unassigned ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0 ; Unassigned ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0  ; Unassigned ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------+------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                    ;
+--------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                       ; Location   ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                        ; Unassigned ; 2956    ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|csr:csr0|always1~21     ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ctrl:ctrl0|new_pc[31]~3 ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex:ex0|Mux32~7          ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex:ex0|WideOr13~1       ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex:ex0|WideOr1~1        ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|ex:ex0|WideOr9~2        ; Unassigned ; 64      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|id:id0|always1~3        ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|id:id0|always2~0        ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
; openmips:openmips0|mem:mem0|WideOr2~1      ; Unassigned ; 32      ; 0                                    ; Global Clock         ; Not Available    ; --                        ;
+--------------------------------------------+------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; rst~input ; 1555                ;
+-----------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                       ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; instrom:instrom0|altsyncram:altsyncram_component|altsyncram_ue91:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 16           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 512  ; 16                          ; 32                          ; --                          ; --                          ; 512                 ; 1    ; inst_rom.mif ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |openmips_min_sopc|instrom:instrom0|altsyncram:altsyncram_component|altsyncram_ue91:auto_generated|ALTSYNCRAM                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)    ;(10010011111000001000000000000000) (1034750944) (-1814003712) (-6-12-1-15-8000)   ;(00110111111100011111111111111111) (-1815556815) (938606591) (37F1FFFF)   ;(00010011011000011111000100001111) (-1964596879) (325185807) (1361F10F)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)   ;(10010011111000001100000000000000) (1034810944) (-1813987328) (-6-12-1-15-4000)   ;(00110111000000010000000000000000) (-1889734592) (922812416) (37010000)   ;
;8;(00010011011000010000000100000000) (-1964766896) (325124352) (13610100)    ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)   ;(10010011111000000100000000000000) (1034710944) (-1814020096) (-6-12-1-15-12000)   ;(00110111000000010000000000000000) (-1889734592) (922812416) (37010000)   ;(00010011011000011111000100000101) (-1964596891) (325185797) (1361F105)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location   ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openmips:openmips0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; Unassigned ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 50        ; 0            ; 50        ; 0            ; 0            ; 50        ; 50        ; 0            ; 50        ; 50        ; 0            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 50           ; 0         ; 50           ; 50           ; 0         ; 0         ; 50           ; 0         ; 0         ; 50           ; 50           ; 50           ; 50           ; 32           ; 50           ; 50           ; 32           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; gpio_o[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "wishbone"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 364 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wishbone.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: openmips0|ex0|Mux32~4  from: datab  to: combout
    Info (332098): Cell: openmips0|ex0|Mux32~5  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|csr:csr0|mstatus[3] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/csr.v Line: 76
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/wb_conmax_msel.v Line: 143
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o File: D:/Github/OpenRSIC-V/rsic/wishbone_1/wishbone_bus_if.v Line: 28
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/wb_conmax_msel.v Line: 143
        Info (176357): Destination node openmips:openmips0|div:div0|ready_o File: D:/Github/OpenRSIC-V/rsic/wishbone_1/div.v Line: 16
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[0] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[1] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/if_id.v Line: 19
        Info (176357): Destination node openmips:openmips0|if_id:if_id0|id_inst[2] File: D:/Github/OpenRSIC-V/rsic/wishbone_1/if_id.v Line: 19
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr9~2  File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 267
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|csr:csr0|always1~21 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ctrl:ctrl0|new_pc[31]~3  File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ctrl.v Line: 28
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|Mux32~7  File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr13~1  File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 317
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux29~22 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux28~12 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux23~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux22~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux21~0 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux20~0 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux19~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux18~0 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux17~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176357): Destination node openmips:openmips0|ex:ex0|Mux16~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 315
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openmips:openmips0|ex:ex0|WideOr1~1  File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ex.v Line: 131
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openmips:openmips0|id:id0|always1~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~3 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ctrl.v Line: 28
Info (176353): Automatically promoted node openmips:openmips0|id:id0|always2~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|ctrl:ctrl0|new_pc[31]~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/ctrl.v Line: 28
Info (176353): Automatically promoted node openmips:openmips0|mem:mem0|WideOr2~1  File: D:/Github/OpenRSIC-V/rsic/wishbone_1/mem.v Line: 97
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|rd_buf[26]~18 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/wishbone_bus_if.v Line: 37
        Info (176357): Destination node openmips:openmips0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/wishbone_bus_if.v Line: 25
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Error (170011): Design contains 7478 blocks of type combinational node.  However, the device contains only 6272 blocks.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.33 seconds.
Error (171000): Can't fit design in device
Warning (169177): 18 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 5
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at N13 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 6
    Info (169178): Pin gpio_i[15] uses I/O standard 3.3-V LVTTL at R6 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[7] uses I/O standard 3.3-V LVTTL at P2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[14] uses I/O standard 3.3-V LVTTL at R5 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[13] uses I/O standard 3.3-V LVTTL at R4 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[12] uses I/O standard 3.3-V LVTTL at R3 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[11] uses I/O standard 3.3-V LVTTL at P3 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[10] uses I/O standard 3.3-V LVTTL at M9 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[9] uses I/O standard 3.3-V LVTTL at L9 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[8] uses I/O standard 3.3-V LVTTL at P8 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[6] uses I/O standard 3.3-V LVTTL at N2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[5] uses I/O standard 3.3-V LVTTL at P1 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[4] uses I/O standard 3.3-V LVTTL at R1 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[3] uses I/O standard 3.3-V LVTTL at K9 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[2] uses I/O standard 3.3-V LVTTL at L10 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[1] uses I/O standard 3.3-V LVTTL at T2 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[0] uses I/O standard 3.3-V LVTTL at T3 File: D:/Github/OpenRSIC-V/rsic/wishbone_1/openmips_min_sopc.v Line: 13
Info (144001): Generated suppressed messages file D:/Github/OpenRSIC-V/rsic/wishbone_1/output_files/wishbone.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 2 errors, 5 warnings
    Error: Peak virtual memory: 5397 megabytes
    Error: Processing ended: Fri Apr 15 23:29:29 2022
    Error: Elapsed time: 00:00:13
    Error: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Github/OpenRSIC-V/rsic/wishbone_1/output_files/wishbone.fit.smsg.


