<h1 align="center">
Zoom Digital: Redimensionamento de Imagens com FPGA em Verilog
</h1>

<p>
IMAGEM QUE REPRESENTE O PROJETO - ZOOM IN E ZOOM OUT
</p>

<h2>
 ﾃ肱dice
</h2>

DESCREVER O ﾃ康DICE AQUI

<h2>
 Descriﾃｧﾃ｣o do projeto
</h2>

<p align="justify">
O projeto consiste no desenvolvimento de um mﾃｳdulo embarcado para redimensionamento de imagens em sistemas de vigilﾃ｢ncia e exibiﾃｧﾃ｣o em tempo real, implementado inteiramente em FPGA. O sistema atua como um co-processador grﾃ｡fico capaz de realizar operaﾃｧﾃｵes de zoom (ampliaﾃｧﾃ｣o) e downscale (reduﾃｧﾃ｣o) diretamente no hardware, simulando uma interpolaﾃｧﾃ｣o visual bﾃ｡sica. Todo o controle do processamento ﾃｩ feito por meio de chaves e botﾃｵes presentes na placa, enquanto a imagem resultante ﾃｩ exibida em um monitor por meio da interface VGA, garantindo funcionamento autﾃｴnomo e independente de processadores externos.
</p>

<h2>
Especificaﾃｧﾃｵes
</h2>

- **Linguagem de descriﾃｧﾃ｣o de hardware:** Verilog
- **Kit de desenvolvimento:** DE1-SoC
- **Tipo de imagem:** Escala de cinza (8 bits por pixel)
- **Operaﾃｧﾃｵes implementadas:**
  - **Aproximaﾃｧﾃ｣o (Zoom in):**
    - Vizinho Mais Prﾃｳximo (Nearest Neighbor Interpolation)
    - Replicaﾃｧﾃ｣o de Pixel (Pixel Replication / Block Replication)
  - **Reduﾃｧﾃ｣o (Zoom out):**
    - Decimaﾃｧﾃ｣o / Amostragem (Nearest Neighbor for Zoom Out)
    - Mﾃｩdia de Blocos (Block Averaging / Downsampling with Averaging)
- **Controle do sistema:** Botﾃｵes da placa FPGA
- **Saﾃｭda de vﾃｭdeo:** Interface VGA
- **Compatibilidade:** Coprocessador compatﾃｭvel com o processador ARM (Hard Processor System HPS)

<h2>
Ambiente de desenvolvimento
</h2>

<p align="justify">
O desenvolvimento do cﾃｳdigo em Verilog para a FPGA foi realizado utilizando o software de desenvolvimento apropriado. Este software fornece um ambiente completo para ediﾃｧﾃ｣o, compilaﾃｧﾃ｣o, simulaﾃｧﾃ｣o e sﾃｭntese de projetos em FPGA, permitindo a configuraﾃｧﾃ｣o dos pinos e integraﾃｧﾃ｣o com o hardware do kit DE1-SoC. Alﾃｩm disso, a ferramenta oferece suporte a testes funcionais e temporais.
</p>

- **Software utilizado:** Quartus Prime
- **Versﾃ｣o:** 23.1
- **Funcionalidades principais:**
  - Ediﾃｧﾃ｣o e compilaﾃｧﾃ｣o de projetos em Verilog
  - Sﾃｭntese para FPGA
  - Configuraﾃｧﾃ｣o de pinos
  - Simulaﾃｧﾃ｣o funcional e temporal
  - Validaﾃｧﾃ｣o do projeto antes da implementaﾃｧﾃ｣o fﾃｭsica na placa DE1-SoC

<h2>
 Guia de Instalaﾃｧﾃ｣o e Configuraﾃｧﾃ｣o
</h2>

DESCREVER O GUIA DE INSTALAﾃﾃグ E CONFIGURAﾃﾃグ

<h2>
Kit de desenvolvimento
</h2>

![FPGA](Imagens/Imagem%20da%20FPGA.jpg)

<p align="justify">
O Kit de Desenvolvimento DE1-SoC apresenta uma plataforma de hardware robusta construﾃｭda em torno do FPGA Altera System-on-Chip (SoC), que combina os mais recentes nﾃｺcleos embarcados Cortex-A9 dual-core com lﾃｳgica programﾃ｡vel de ponta, oferecendo mﾃ｡xima flexibilidade de projeto. Os usuﾃ｡rios podem aproveitar a grande reconfigurabilidade junto a um sistema de processador de alto desempenho e baixo consumo de energia. O SoC da Altera integra um sistema de processador hard baseado em ARM (HPS), composto por processador, perifﾃｩricos e interfaces de memﾃｳria, ligados de forma transparente ﾃ estrutura FPGA por meio de um interconector de alta largura de banda. A placa de desenvolvimento DE1-SoC vem equipada com memﾃｳria DDR3 de alta velocidade, recursos de vﾃｭdeo e ﾃ｡udio, conectividade Ethernet, entre outros, oferecendo diversas aplicaﾃｧﾃｵes potenciais e inovadoras.
</p> 

<h2>
 FPGA
</h2>

- **Dispositivo:** Altera Cycloneﾂｮ V SE 5CSEMA5F31C6N  
- **Dispositivo de configuraﾃｧﾃ｣o serial:** Altera EPCS128  
- **Programaﾃｧﾃ｣o:** USB-Blaster II onboard para programaﾃｧﾃ｣o; Modo JTAG (Tambﾃｩm suporta RISC-V JTAG)  
- **Botﾃｵes:** 4 push-buttons    
- **Fontes de clock:** Quatro clocks de 50 MHz do gerador de clock   
- **VGA:** DAC VGA (DACs triplos de alta velocidade de 8 bits) com conector VGA-out  
- **Elementos lﾃｳgicos programﾃ｡veis:** 85K  
- **Memﾃｳria embutida:** 4.450 Kbits  

<h2>
 Algoritmos
</h2>

<h3>
 Aproximaﾃｧﾃ｣o (Zoom in)
</h3>

DESCREVER A FUNﾃﾃグ DE APROXIMAﾃﾃグ

<h4>
 Vizinho Mais Prﾃｳximo (Nearest Neighbor Interpolation)
</h4>

![Vizinho Mais Prﾃｳximo](Imagens/Vizinho%20Mais%20Prﾃｳximo.gif)

TUDO SOBRE Vizinho Mais Prﾃｳximo

<h4>
 Replicaﾃｧﾃ｣o de Pixel (Pixel Replication / Block Replication)
</h4>

![Replicaﾃｧﾃ｣o de Pixel](Imagens/Replicaﾃｧﾃ｣o%20de%20Pixel.gif)

TUDO SOBRE Replicaﾃｧﾃ｣o de Pixel

<h3>
 Reduﾃｧﾃ｣o (Zoom Out)
</h3>

DESCREVER A FUNﾃﾃグ DE REDUﾃﾃグ

<h3>
 Decimaﾃｧﾃ｣o / Amostragem (Nearest Neighbor for Zoom Out)
</h3>

![Decimaﾃｧﾃ｣o](Imagens/Decimaﾃｧﾃ｣o.gif)

TUDO SOBRE Decimaﾃｧﾃ｣o / Amostragem

<h3>
 Mﾃｩdia de Blocos (Block Averaging / Downsampling with Averaging)
</h3>

![Mﾃｩdia de Blocos](Imagens/Mﾃｩdia%20de%20Blocos.gif)

TUDO SOBRE Mﾃｩdia de Blocos

<h2>
 Caminho de Dados
</h2>

![Caminho de Dados](Imagens/Caminho%20de%20Dados.png)

迫 [Ver em alta qualidade](https://viewer.diagrams.net/?tags=%7B%7D&lightbox=1&highlight=000000&layers=1&nav=1&title=Caminho%20de%20Dados.drawio&dark=auto#Uhttps%3A%2F%2Fdrive.google.com%2Fuc%3Fid%3D16_pdd4TADHBSyZAoE4eO0e6Gq3GJ_Lt0%26export%3Ddownload)

DESCREVER O CAMINHO DE DADOS

<h2>
 Testes e Resultados
</h2>

DESCREVER OS TESTES E RESULTADOS COM IMAGENS QUE TIRAMOS

<h2>
 Conclusﾃ｣o
</h2>

DESCREVER A CONCLUSﾃグ

<h2>
 Referﾃｪncias
</h2>

DESCREVER AS REFERﾃ劾CIAS