---
title: Syntax in SystemVerilog
description: Lernzettel - Digitaltechnik
draft: false
date: 2025-02-10
tags:
---
## Überblick
- Unterscheidet Groß- und Kleinschreibung
	- bspw. `reset` $\not=$ `Reset`
- Bezeichner für Modul- und Signalnamen dürfen nicht mit Ziffern anfangen
	- bspw. `2mux` ungültig
- Anzahl von Leerzeichen, Leerzeilen und Tabulatoren irrelevant
- Kommentare
	- `// Kommentar bis zum Ende der Zeile`
	- `/* Kommentar über mehrere Zeilen */`