vendor_name = ModelSim
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/BB_SYSTEM.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/WB_uProcesador.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/uDataPath.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/SistemaControl.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/Scratchpath.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/SC_RegGENERAL_IR.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/SC_RegGENERAL.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/SC_RegFIXED.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/SC_Psr.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/SC_MIR.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/SC_CSAI.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/MUX_Datapath.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/MUX_C.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/Data_Memory.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/CC_MUXX.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/CC_MUX_MIM.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/CC_MIM_ControlStore.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/CC_DECODER.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/CC_branchControl.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/rtl/CC_ALU.v
source_file = 1, D:/Computación/Programación/Verilog/Arquitectura/PRJ0_uDATAPATH_1/db/BB_SYSTEM.cbx.xml
design_name = BB_SYSTEM
instance = comp, \BB_SYSTEM_CLOCK_50~input , BB_SYSTEM_CLOCK_50~input, BB_SYSTEM, 1
instance = comp, \BB_SYSTEM_Reset_InHigh~input , BB_SYSTEM_Reset_InHigh~input, BB_SYSTEM, 1
design_name = hard_block
instance = comp, \~ALTERA_ASDO_DATA1~~ibuf , ~ALTERA_ASDO_DATA1~~ibuf, hard_block, 1
instance = comp, \~ALTERA_FLASH_nCE_nCSO~~ibuf , ~ALTERA_FLASH_nCE_nCSO~~ibuf, hard_block, 1
instance = comp, \~ALTERA_DATA0~~ibuf , ~ALTERA_DATA0~~ibuf, hard_block, 1
