TimeQuest Timing Analyzer report for LCBsim
Tue Nov 22 13:28:29 2016
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'clk80MHz'
 15. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'clk80MHz'
 36. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'clk80MHz'
 56. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 144.61 MHz ; 144.61 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 183.05 MHz ; 183.05 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.513 ; -1.513        ;
; clk80MHz                                          ; 0.089  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.452 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.452 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.731 ; -8.915        ;
; clk80MHz                                          ; 9.097  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.660 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 3.380 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.981   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.885 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.513  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.914      ;
; -1.462  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.863      ;
; -1.438  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.840      ;
; -1.396  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.798      ;
; -1.366  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.767      ;
; -1.346  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.748      ;
; -1.047  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.716     ; 2.448      ;
; -0.982  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 2.384      ;
; 0.316   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.086      ;
; 201.418 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.835      ;
; 201.617 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.636      ;
; 201.831 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.422      ;
; 201.872 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.381      ;
; 201.893 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.360      ;
; 201.946 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.307      ;
; 201.999 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.254      ;
; 202.160 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.093      ;
; 202.160 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.093      ;
; 202.160 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.093      ;
; 202.160 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.093      ;
; 202.160 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.093      ;
; 202.203 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.050      ;
; 202.203 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.050      ;
; 202.203 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.050      ;
; 202.203 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.050      ;
; 202.203 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 6.050      ;
; 202.338 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.915      ;
; 202.412 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.841      ;
; 202.474 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.779      ;
; 202.552 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.701      ;
; 202.632 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.621      ;
; 202.647 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.606      ;
; 202.668 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.583      ;
; 202.706 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.547      ;
; 202.716 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.535      ;
; 202.734 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.519      ;
; 202.741 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.512      ;
; 202.741 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.512      ;
; 202.741 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.512      ;
; 202.741 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.512      ;
; 202.741 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.512      ;
; 202.757 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.495      ;
; 202.868 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.385      ;
; 202.889 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.362      ;
; 202.892 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.360      ;
; 202.906 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.346      ;
; 202.939 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.312      ;
; 202.963 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.290      ;
; 202.963 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.290      ;
; 202.963 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.290      ;
; 202.963 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.290      ;
; 202.963 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.290      ;
; 202.965 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.288      ;
; 202.965 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.287      ;
; 202.984 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.267      ;
; 203.013 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.238      ;
; 203.018 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.234      ;
; 203.027 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.226      ;
; 203.045 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.207      ;
; 203.058 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.193      ;
; 203.063 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.188      ;
; 203.119 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.133      ;
; 203.171 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.082      ;
; 203.202 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.051      ;
; 203.218 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.034      ;
; 203.228 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 5.025      ;
; 203.241 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 5.011      ;
; 203.248 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.003      ;
; 203.248 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.003      ;
; 203.248 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.003      ;
; 203.248 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.003      ;
; 203.248 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 5.003      ;
; 203.275 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.977      ;
; 203.276 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.977      ;
; 203.277 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.974      ;
; 203.292 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.960      ;
; 203.302 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.950      ;
; 203.315 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.937      ;
; 203.320 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.932      ;
; 203.349 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.903      ;
; 203.351 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.900      ;
; 203.390 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.091     ; 4.853      ;
; 203.394 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.082     ; 4.858      ;
; 203.411 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.840      ;
; 203.432 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.819      ;
; 203.432 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.819      ;
; 203.432 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.819      ;
; 203.432 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.819      ;
; 203.432 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.819      ;
; 203.432 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.819      ;
; 203.437 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.816      ;
; 203.473 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.778      ;
; 203.473 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.778      ;
; 203.473 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.778      ;
; 203.473 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.778      ;
; 203.473 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.778      ;
; 203.473 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.778      ;
; 203.485 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.083     ; 4.766      ;
; 203.494 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.759      ;
; 203.511 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.742      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                                                      ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 0.089 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.184      ;
; 0.112 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.161      ;
; 0.113 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.160      ;
; 0.139 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.134      ;
; 0.154 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.119      ;
; 0.157 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.116      ;
; 0.162 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.111      ;
; 0.183 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 6.088      ;
; 0.204 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.069      ;
; 0.206 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.067      ;
; 0.222 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.051      ;
; 0.222 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.051      ;
; 0.228 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.045      ;
; 0.228 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.045      ;
; 0.235 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.038      ;
; 0.238 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.035      ;
; 0.242 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 6.031      ;
; 0.268 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 6.003      ;
; 0.268 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 6.004      ;
; 0.268 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 6.004      ;
; 0.268 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 6.004      ;
; 0.268 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 6.004      ;
; 0.268 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 6.004      ;
; 0.268 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 6.004      ;
; 0.268 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 6.004      ;
; 0.276 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 5.997      ;
; 0.296 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 5.977      ;
; 0.302 ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.970      ;
; 0.313 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 5.960      ;
; 0.345 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.926      ;
; 0.361 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.910      ;
; 0.364 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.907      ;
; 0.367 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.905      ;
; 0.367 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.905      ;
; 0.367 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.905      ;
; 0.367 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.905      ;
; 0.367 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.905      ;
; 0.367 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.905      ;
; 0.367 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.905      ;
; 0.368 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.185      ; 5.905      ;
; 0.383 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.889      ;
; 0.383 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.889      ;
; 0.383 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.889      ;
; 0.383 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.889      ;
; 0.383 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.889      ;
; 0.383 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.889      ;
; 0.383 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.889      ;
; 0.398 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.874      ;
; 0.401 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.870      ;
; 0.429 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.842      ;
; 0.445 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.826      ;
; 0.453 ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.819      ;
; 0.469 ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.803      ;
; 0.484 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.787      ;
; 0.484 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.787      ;
; 0.484 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.787      ;
; 0.484 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.787      ;
; 0.497 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.775      ;
; 0.503 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.768      ;
; 0.513 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.759      ;
; 0.530 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.741      ;
; 0.541 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.731      ;
; 0.541 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.731      ;
; 0.541 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.731      ;
; 0.541 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.731      ;
; 0.541 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.731      ;
; 0.541 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.731      ;
; 0.541 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.731      ;
; 0.551 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.720      ;
; 0.573 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.699      ;
; 0.573 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.699      ;
; 0.573 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.699      ;
; 0.573 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.699      ;
; 0.573 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.699      ;
; 0.573 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.699      ;
; 0.573 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.699      ;
; 0.619 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.652      ;
; 0.619 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.652      ;
; 0.619 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.652      ;
; 0.626 ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.646      ;
; 0.635 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.636      ;
; 0.659 ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.613      ;
; 0.671 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.601      ;
; 0.703 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.184      ; 5.569      ;
; 0.862 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.183      ; 5.409      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
; 7.037 ; globalReset:inst1|count[17] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.094     ; 5.370      ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.491 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.785      ;
; 0.491 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.785      ;
; 0.500 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.796      ;
; 0.530 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.824      ;
; 0.542 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.835      ;
; 0.547 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 0.841      ;
; 0.698 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.991      ;
; 0.698 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.992      ;
; 0.713 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.005      ;
; 0.715 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.009      ;
; 0.745 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.748 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.043      ;
; 0.749 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.043      ;
; 0.759 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.058      ;
; 0.774 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.067      ;
; 0.780 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.073      ;
; 0.782 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.076      ;
; 0.782 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 1.073      ;
; 0.783 ; answers:inst4|cnt[1]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.077      ;
; 0.784 ; RQform:inst3|state.DELAY    ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 1.078      ;
; 0.788 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.081      ;
; 0.791 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.084      ;
; 0.793 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.086      ;
; 0.798 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 1.089      ;
; 0.811 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.104      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.452 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.758      ;
; 0.511 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.804      ;
; 0.515 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.809      ;
; 0.516 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.810      ;
; 0.517 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.811      ;
; 0.535 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.828      ;
; 0.728 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.022      ;
; 0.730 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.024      ;
; 0.762 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.056      ;
; 0.764 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.058      ;
; 0.773 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.067      ;
; 0.780 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.074      ;
; 0.781 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.075      ;
; 0.787 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.081      ;
; 0.802 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.096      ;
; 0.802 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.096      ;
; 0.924 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.217      ;
; 0.925 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.218      ;
; 0.925 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.218      ;
; 0.948 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.242      ;
; 0.957 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.251      ;
; 0.968 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.262      ;
; 0.988 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.281      ;
; 1.116 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.410      ;
; 1.123 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.417      ;
; 1.125 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.419      ;
; 1.134 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.428      ;
; 1.142 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.434      ;
; 1.158 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.453      ;
; 1.239 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.534      ;
; 1.247 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.541      ;
; 1.256 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.550      ;
; 1.265 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.559      ;
; 1.274 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.568      ;
; 1.291 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.585      ;
; 1.293 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.588      ;
; 1.312 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.606      ;
; 1.315 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.610      ;
; 1.318 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.612      ;
; 1.387 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.681      ;
; 1.399 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.693      ;
; 1.405 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.699      ;
; 1.415 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.710      ;
; 1.416 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.711      ;
; 1.426 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.719      ;
; 1.428 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.720      ;
; 1.428 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.720      ;
; 1.428 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.720      ;
; 1.428 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.720      ;
; 1.428 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.720      ;
; 1.429 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.722      ;
; 1.431 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.725      ;
; 1.459 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.752      ;
; 1.460 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.753      ;
; 1.536 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.831      ;
; 1.570 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.865      ;
; 1.652 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.947      ;
; 1.652 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.947      ;
; 1.652 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.947      ;
; 1.657 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.952      ;
; 1.729 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.015      ;
; 1.735 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.030      ;
; 1.762 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.057      ;
; 1.838 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.133      ;
; 1.865 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.158      ;
; 1.946 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.241      ;
; 1.949 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.243      ;
; 1.949 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.243      ;
; 1.949 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.243      ;
; 1.949 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.243      ;
; 1.949 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.243      ;
; 1.949 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.243      ;
; 1.951 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.244      ;
; 1.988 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.273      ;
; 2.017 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.312      ;
; 2.027 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.321      ;
; 2.027 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.321      ;
; 2.027 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.321      ;
; 2.027 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.321      ;
; 2.027 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.321      ;
; 2.027 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.321      ;
; 2.043 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.336      ;
; 2.177 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.470      ;
; 2.183 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.476      ;
; 2.189 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.484      ;
; 2.274 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.569      ;
; 2.379 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.664      ;
; 2.426 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.711      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.731 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.723     ; 2.125      ;
; -0.420 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.823      ;
; -0.420 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.823      ;
; -0.420 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.823      ;
; -0.420 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.823      ;
; -0.420 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.823      ;
; -0.420 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.823      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.417 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.819      ;
; -0.249 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.651      ;
; -0.249 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.651      ;
; -0.249 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.651      ;
; -0.249 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.651      ;
; -0.249 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.651      ;
; -0.249 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.715     ; 1.651      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.097  ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.099     ; 3.305      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.124  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.114     ; 3.263      ;
; 9.137  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.101     ; 3.263      ;
; 9.137  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.101     ; 3.263      ;
; 9.137  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.101     ; 3.263      ;
; 9.137  ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.101     ; 3.263      ;
; 9.137  ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.101     ; 3.263      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.153  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.102     ; 3.246      ;
; 9.173  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.104     ; 3.224      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.175  ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.245      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.423  ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 2.989      ;
; 9.579  ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.841      ;
; 10.199 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.088     ; 2.214      ;
; 10.199 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.088     ; 2.214      ;
; 10.199 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.088     ; 2.214      ;
; 10.199 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.088     ; 2.214      ;
; 10.286 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.090     ; 2.125      ;
; 10.286 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.090     ; 2.125      ;
; 10.286 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.090     ; 2.125      ;
; 10.286 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.090     ; 2.125      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.660 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 1.946      ;
; 1.660 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 1.946      ;
; 1.660 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 1.946      ;
; 1.660 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 1.946      ;
; 1.739 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.026      ;
; 1.739 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.026      ;
; 1.739 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.026      ;
; 1.739 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.026      ;
; 2.240 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.535      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.390 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.677      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.586 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.083      ; 2.881      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.603 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.061      ; 2.876      ;
; 2.619 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.059      ; 2.890      ;
; 2.653 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.062      ; 2.927      ;
; 2.653 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.062      ; 2.927      ;
; 2.653 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.062      ; 2.927      ;
; 2.653 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.062      ; 2.927      ;
; 2.653 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.062      ; 2.927      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.670 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.049      ; 2.931      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
; 2.671 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.064      ; 2.947      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.380 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.501      ;
; 3.380 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.501      ;
; 3.380 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.501      ;
; 3.380 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.501      ;
; 3.380 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.501      ;
; 3.380 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.190     ; 1.501      ;
; 3.573 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.189     ; 1.695      ;
; 3.573 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.189     ; 1.695      ;
; 3.573 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.189     ; 1.695      ;
; 3.573 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.189     ; 1.695      ;
; 3.573 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.189     ; 1.695      ;
; 3.573 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.189     ; 1.695      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.583 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.703      ;
; 3.833 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.198     ; 1.946      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.981 ; 6.169        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.984 ; 6.172        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]   ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]   ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.988 ; 6.176        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.885 ; 104.105      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.885 ; 104.105      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.885 ; 104.105      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.885 ; 104.105      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.885 ; 104.105      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.885 ; 104.105      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.885 ; 104.105      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.036 ; 104.224      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.538 ; 2.768 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.058 ; -2.267 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.185 ; 8.125 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 8.185 ; 8.125 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.907 ; 6.798 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.993 ; 6.937 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.498 ; 7.322 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.797 ; 6.661 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.545 ; 6.473 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.012 ; 6.934 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.704 ; 6.535 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.731 ; 7.379 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 7.005 ; 6.725 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.391 ; 6.193 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 8.033 ; 7.633 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.061 ; 7.601 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.211 ; 4.937 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.275 ; 5.079 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.737 ; 6.215 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.431 ; 4.600 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.403 ; 6.334 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 8.033 ; 7.978 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.748 ; 6.642 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.833 ; 6.778 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.317 ; 7.147 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.640 ; 6.510 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.403 ; 6.334 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.851 ; 6.776 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.552 ; 6.389 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.537 ; 7.194 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.839 ; 6.566 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.251 ; 6.056 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.827 ; 7.438 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.539 ; 7.076 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 4.699 ; 4.432 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.762 ; 4.573 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.160 ; 5.655 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.941 ; 4.108 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 152.6 MHz  ; 152.6 MHz       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 191.61 MHz ; 191.61 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.955 ; -0.955        ;
; clk80MHz                                          ; 0.054  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.400 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.401 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.232 ; -0.232        ;
; clk80MHz                                          ; 9.282  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.487 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.978 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.982   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.885 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.955  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.717      ;
; -0.925  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.687      ;
; -0.845  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 2.608      ;
; -0.817  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 2.580      ;
; -0.786  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.548      ;
; -0.723  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 2.486      ;
; -0.532  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 2.294      ;
; -0.423  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 2.186      ;
; 0.732   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.030      ;
; 201.780 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.482      ;
; 202.075 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.187      ;
; 202.253 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.009      ;
; 202.260 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 6.002      ;
; 202.286 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.976      ;
; 202.328 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.934      ;
; 202.342 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.920      ;
; 202.508 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.754      ;
; 202.508 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.754      ;
; 202.508 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.754      ;
; 202.508 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.754      ;
; 202.508 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.754      ;
; 202.567 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.695      ;
; 202.567 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.695      ;
; 202.567 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.695      ;
; 202.567 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.695      ;
; 202.567 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.695      ;
; 202.774 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.488      ;
; 202.815 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.447      ;
; 202.886 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.376      ;
; 202.890 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.372      ;
; 202.977 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.285      ;
; 203.003 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.259      ;
; 203.007 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.255      ;
; 203.035 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.227      ;
; 203.059 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 5.202      ;
; 203.070 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.192      ;
; 203.070 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.192      ;
; 203.070 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.192      ;
; 203.070 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.192      ;
; 203.070 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.192      ;
; 203.091 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 5.170      ;
; 203.128 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 5.133      ;
; 203.228 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 5.033      ;
; 203.244 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 5.017      ;
; 203.256 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 5.006      ;
; 203.270 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.991      ;
; 203.276 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.985      ;
; 203.284 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.978      ;
; 203.284 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.978      ;
; 203.284 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.978      ;
; 203.284 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.978      ;
; 203.284 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.978      ;
; 203.286 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.975      ;
; 203.302 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.959      ;
; 203.312 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.949      ;
; 203.346 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.915      ;
; 203.359 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.903      ;
; 203.386 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.875      ;
; 203.401 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.860      ;
; 203.434 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.828      ;
; 203.440 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.821      ;
; 203.466 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.795      ;
; 203.481 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.781      ;
; 203.506 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.755      ;
; 203.506 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.755      ;
; 203.506 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.755      ;
; 203.506 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.755      ;
; 203.506 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.755      ;
; 203.507 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.755      ;
; 203.511 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.750      ;
; 203.520 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.742      ;
; 203.537 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.724      ;
; 203.569 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.693      ;
; 203.574 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.687      ;
; 203.594 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.667      ;
; 203.600 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.661      ;
; 203.620 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.641      ;
; 203.639 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.615      ;
; 203.655 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.606      ;
; 203.662 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.599      ;
; 203.679 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.582      ;
; 203.688 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.573      ;
; 203.697 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.564      ;
; 203.697 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.564      ;
; 203.697 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.564      ;
; 203.697 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.564      ;
; 203.697 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.564      ;
; 203.697 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.564      ;
; 203.705 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.556      ;
; 203.708 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.554      ;
; 203.722 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.539      ;
; 203.722 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.539      ;
; 203.722 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.539      ;
; 203.722 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.539      ;
; 203.722 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.539      ;
; 203.722 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.539      ;
; 203.734 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.528      ;
; 203.752 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.510      ;
; 203.780 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.481      ;
; 203.806 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.074     ; 4.455      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                       ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 0.054 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.923      ;
; 0.084 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.893      ;
; 0.099 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.878      ;
; 0.128 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.849      ;
; 0.132 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.845      ;
; 0.133 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.844      ;
; 0.164 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.813      ;
; 0.172 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.805      ;
; 0.185 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.792      ;
; 0.189 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.787      ;
; 0.196 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.781      ;
; 0.196 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.781      ;
; 0.201 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.776      ;
; 0.215 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.762      ;
; 0.224 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.752      ;
; 0.240 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.737      ;
; 0.243 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.734      ;
; 0.245 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.731      ;
; 0.245 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.731      ;
; 0.245 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.731      ;
; 0.245 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.731      ;
; 0.245 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.731      ;
; 0.245 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.731      ;
; 0.245 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.731      ;
; 0.266 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.711      ;
; 0.273 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.704      ;
; 0.275 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.702      ;
; 0.280 ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.696      ;
; 0.289 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.688      ;
; 0.351 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.625      ;
; 0.369 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.607      ;
; 0.377 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.888      ; 5.600      ;
; 0.411 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.565      ;
; 0.416 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.560      ;
; 0.427 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.549      ;
; 0.427 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.549      ;
; 0.427 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.549      ;
; 0.427 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.549      ;
; 0.427 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.549      ;
; 0.427 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.549      ;
; 0.427 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.549      ;
; 0.432 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.544      ;
; 0.443 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.533      ;
; 0.443 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.533      ;
; 0.443 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.533      ;
; 0.443 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.533      ;
; 0.443 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.533      ;
; 0.443 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.533      ;
; 0.443 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.533      ;
; 0.457 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.519      ;
; 0.463 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.513      ;
; 0.463 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.513      ;
; 0.463 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.513      ;
; 0.463 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.513      ;
; 0.463 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.513      ;
; 0.463 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.513      ;
; 0.463 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.513      ;
; 0.503 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.473      ;
; 0.505 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.471      ;
; 0.507 ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.469      ;
; 0.522 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.454      ;
; 0.523 ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.453      ;
; 0.543 ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.433      ;
; 0.551 ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.425      ;
; 0.567 ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.409      ;
; 0.569 ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.407      ;
; 0.585 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.391      ;
; 0.587 ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.389      ;
; 0.593 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.383      ;
; 0.597 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.379      ;
; 0.597 ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.379      ;
; 0.604 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.372      ;
; 0.604 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.372      ;
; 0.604 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.372      ;
; 0.604 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.372      ;
; 0.604 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.372      ;
; 0.604 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.372      ;
; 0.604 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.372      ;
; 0.669 ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.307      ;
; 0.684 ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.292      ;
; 0.705 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.271      ;
; 0.705 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.271      ;
; 0.705 ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.271      ;
; 0.728 ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.248      ;
; 0.906 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.887      ; 5.070      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
; 7.281 ; globalReset:inst1|count[17] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.084     ; 5.137      ;
+-------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.684      ;
; 0.416 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.684      ;
; 0.452 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.721      ;
; 0.455 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.724      ;
; 0.469 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.736      ;
; 0.469 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.736      ;
; 0.471 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.739      ;
; 0.489 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.758      ;
; 0.498 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.766      ;
; 0.512 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.781      ;
; 0.634 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.903      ;
; 0.642 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.909      ;
; 0.645 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.913      ;
; 0.692 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.961      ;
; 0.693 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.963      ;
; 0.694 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.963      ;
; 0.695 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.964      ;
; 0.696 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.965      ;
; 0.697 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.966      ;
; 0.699 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.968      ;
; 0.699 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.967      ;
; 0.704 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.973      ;
; 0.704 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.973      ;
; 0.705 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.974      ;
; 0.705 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.974      ;
; 0.706 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.706 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.975      ;
; 0.707 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.976      ;
; 0.707 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.976      ;
; 0.708 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.977      ;
; 0.709 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.977      ;
; 0.711 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.980      ;
; 0.711 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.980      ;
; 0.711 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 0.977      ;
; 0.715 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.984      ;
; 0.719 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.987      ;
; 0.726 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 0.995      ;
; 0.731 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.999      ;
; 0.731 ; answers:inst4|cnt[1]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.999      ;
; 0.735 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.003      ;
; 0.735 ; RQform:inst3|state.DELAY    ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 1.004      ;
; 0.741 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.009      ;
; 0.742 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 1.010      ;
; 0.759 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.026      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.401 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.474 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.743      ;
; 0.474 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.742      ;
; 0.476 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.744      ;
; 0.477 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.745      ;
; 0.498 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.766      ;
; 0.648 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.916      ;
; 0.649 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.917      ;
; 0.706 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.975      ;
; 0.708 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.977      ;
; 0.711 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.979      ;
; 0.720 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.988      ;
; 0.728 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.996      ;
; 0.728 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.996      ;
; 0.735 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.004      ;
; 0.748 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.016      ;
; 0.754 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.022      ;
; 0.858 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.127      ;
; 0.867 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.867 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.868 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.136      ;
; 0.876 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.145      ;
; 0.897 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.165      ;
; 0.906 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.174      ;
; 1.018 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.285      ;
; 1.025 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.294      ;
; 1.028 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.297      ;
; 1.032 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.301      ;
; 1.035 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.304      ;
; 1.045 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.314      ;
; 1.099 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.368      ;
; 1.126 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.395      ;
; 1.150 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.419      ;
; 1.154 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.423      ;
; 1.154 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.423      ;
; 1.167 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.436      ;
; 1.198 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.467      ;
; 1.216 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.485      ;
; 1.231 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.500      ;
; 1.236 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.505      ;
; 1.248 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.517      ;
; 1.251 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.520      ;
; 1.263 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.532      ;
; 1.266 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.534      ;
; 1.272 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.541      ;
; 1.276 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.545      ;
; 1.279 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.548      ;
; 1.294 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.562      ;
; 1.302 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.569      ;
; 1.302 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.569      ;
; 1.302 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.569      ;
; 1.302 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.569      ;
; 1.302 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.569      ;
; 1.321 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.589      ;
; 1.322 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.590      ;
; 1.360 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.629      ;
; 1.392 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.661      ;
; 1.494 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.763      ;
; 1.500 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.769      ;
; 1.500 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.769      ;
; 1.500 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.769      ;
; 1.561 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.822      ;
; 1.570 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.839      ;
; 1.574 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.843      ;
; 1.642 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.911      ;
; 1.656 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.924      ;
; 1.730 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.999      ;
; 1.778 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 2.038      ;
; 1.779 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.047      ;
; 1.792 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.061      ;
; 1.792 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.061      ;
; 1.792 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.061      ;
; 1.792 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.061      ;
; 1.792 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.061      ;
; 1.792 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.061      ;
; 1.802 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.071      ;
; 1.818 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.086      ;
; 1.875 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.144      ;
; 1.875 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.144      ;
; 1.875 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.144      ;
; 1.875 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.144      ;
; 1.875 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.144      ;
; 1.875 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.144      ;
; 1.965 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.234      ;
; 1.968 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.236      ;
; 1.992 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.260      ;
; 2.030 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.299      ;
; 2.125 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 2.385      ;
; 2.162 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 2.422      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.232 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.363     ; 1.987      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.070  ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.692      ;
; 0.072  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.691      ;
; 0.072  ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.691      ;
; 0.072  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.691      ;
; 0.072  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.691      ;
; 0.072  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.691      ;
; 0.072  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.691      ;
; 0.277  ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.485      ;
; 0.277  ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.485      ;
; 0.277  ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.485      ;
; 0.277  ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.485      ;
; 0.277  ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.485      ;
; 0.277  ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.356     ; 1.485      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.282  ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.091     ; 3.129      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.316  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.105     ; 3.081      ;
; 9.323  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.094     ; 3.085      ;
; 9.323  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.094     ; 3.085      ;
; 9.323  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.094     ; 3.085      ;
; 9.323  ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.094     ; 3.085      ;
; 9.323  ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.094     ; 3.085      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.339  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.095     ; 3.068      ;
; 9.361  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.097     ; 3.044      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.366  ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 3.063      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.611  ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.810      ;
; 9.752  ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.676      ;
; 10.358 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.064      ;
; 10.358 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.064      ;
; 10.358 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.064      ;
; 10.358 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.064      ;
; 10.434 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 1.987      ;
; 10.434 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 1.987      ;
; 10.434 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 1.987      ;
; 10.434 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 1.987      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.487 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 1.748      ;
; 1.487 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 1.748      ;
; 1.487 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 1.748      ;
; 1.487 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 1.748      ;
; 1.564 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.826      ;
; 1.564 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.826      ;
; 1.564 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.826      ;
; 1.564 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.067      ; 1.826      ;
; 2.003 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.272      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.136 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.066      ; 2.397      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.311 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.581      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.349 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.052      ; 2.596      ;
; 2.358 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.050      ; 2.603      ;
; 2.389 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.053      ; 2.637      ;
; 2.389 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.053      ; 2.637      ;
; 2.389 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.053      ; 2.637      ;
; 2.389 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.053      ; 2.637      ;
; 2.389 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.053      ; 2.637      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.406 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.055      ; 2.656      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
; 2.407 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.041      ; 2.643      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.978 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.379      ;
; 2.978 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.379      ;
; 2.978 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.379      ;
; 2.978 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.379      ;
; 2.978 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.379      ;
; 2.978 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.379      ;
; 3.127 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.528      ;
; 3.127 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.528      ;
; 3.127 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.528      ;
; 3.127 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.528      ;
; 3.127 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.528      ;
; 3.127 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.893     ; 1.528      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.129 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.529      ;
; 3.355 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.901     ; 1.748      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.982 ; 6.166        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.983 ; 6.167        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]   ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]   ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.986 ; 6.170        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
; 5.987 ; 6.171        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.885 ; 104.101      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.886 ; 104.102      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.043 ; 104.227      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.044 ; 104.228      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.156 ; 104.156      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.176 ; 104.176      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.269 ; 2.360 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.837 ; -1.916 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 7.941 ; 7.776 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 7.941 ; 7.776 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.641 ; 6.427 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.710 ; 6.580 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.207 ; 6.926 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.532 ; 6.294 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.285 ; 6.137 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.733 ; 6.575 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.456 ; 6.189 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.445 ; 6.935 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.742 ; 6.355 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.152 ; 5.868 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.740 ; 7.159 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.937 ; 7.614 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.288 ; 4.809 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.307 ; 4.964 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.719 ; 5.973 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.368 ; 4.639 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.155 ; 6.014 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 7.801 ; 7.646 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.495 ; 6.289 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.563 ; 6.438 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.040 ; 6.770 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.389 ; 6.159 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.155 ; 6.014 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 6.585 ; 6.433 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.317 ; 6.059 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.263 ; 6.769 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.589 ; 6.212 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.022 ; 5.744 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.546 ; 6.985 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 6.477 ; 7.145 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 4.830 ; 4.365 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.849 ; 4.520 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.199 ; 5.478 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.937 ; 4.202 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.518 ; 0.000         ;
; clk80MHz                                          ; 2.352 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.186 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.778  ; 0.000         ;
; clk80MHz                                          ; 10.929 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.716 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.565 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.510   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.963 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.518   ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 1.219      ;
; 1.541   ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 1.198      ;
; 1.542   ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 1.195      ;
; 1.553   ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 1.184      ;
; 1.562   ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 1.177      ;
; 1.575   ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 1.164      ;
; 1.712   ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 1.025      ;
; 1.734   ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 1.005      ;
; 2.268   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.470      ;
; 205.325 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.959      ;
; 205.407 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.877      ;
; 205.504 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.780      ;
; 205.521 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.763      ;
; 205.536 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.748      ;
; 205.573 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.711      ;
; 205.603 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.681      ;
; 205.628 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.656      ;
; 205.628 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.656      ;
; 205.628 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.656      ;
; 205.628 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.656      ;
; 205.628 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.656      ;
; 205.644 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.640      ;
; 205.644 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.640      ;
; 205.644 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.640      ;
; 205.644 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.640      ;
; 205.644 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.640      ;
; 205.704 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.580      ;
; 205.759 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.525      ;
; 205.784 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.500      ;
; 205.801 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.483      ;
; 205.818 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.466      ;
; 205.840 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.444      ;
; 205.847 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.435      ;
; 205.851 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.433      ;
; 205.888 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.394      ;
; 205.892 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.392      ;
; 205.892 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.392      ;
; 205.892 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.392      ;
; 205.892 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.392      ;
; 205.892 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.392      ;
; 205.919 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.365      ;
; 205.925 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.359      ;
; 205.925 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.359      ;
; 205.925 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.359      ;
; 205.925 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.359      ;
; 205.925 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.359      ;
; 205.934 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.349      ;
; 205.944 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.338      ;
; 205.961 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.321      ;
; 205.968 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.314      ;
; 205.970 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.314      ;
; 205.985 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.297      ;
; 205.995 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.287      ;
; 205.996 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.287      ;
; 205.998 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.286      ;
; 206.002 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.280      ;
; 206.012 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.271      ;
; 206.024 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.259      ;
; 206.037 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.247      ;
; 206.037 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.245      ;
; 206.037 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.245      ;
; 206.037 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.245      ;
; 206.037 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.245      ;
; 206.037 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.245      ;
; 206.087 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.196      ;
; 206.106 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.178      ;
; 206.115 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.168      ;
; 206.117 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.167      ;
; 206.120 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.163      ;
; 206.123 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.161      ;
; 206.129 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.153      ;
; 206.129 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.153      ;
; 206.129 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.153      ;
; 206.129 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.153      ;
; 206.129 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.153      ;
; 206.129 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.153      ;
; 206.132 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.151      ;
; 206.137 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.147      ;
; 206.137 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.146      ;
; 206.144 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.048     ; 2.128      ;
; 206.163 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.119      ;
; 206.163 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.119      ;
; 206.163 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.119      ;
; 206.163 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.119      ;
; 206.163 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.119      ;
; 206.163 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.119      ;
; 206.167 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.117      ;
; 206.170 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.113      ;
; 206.178 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.104      ;
; 206.178 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.105      ;
; 206.187 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.096      ;
; 206.195 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.087      ;
; 206.195 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.088      ;
; 206.200 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.084      ;
; 206.201 ; UART_TX:inst5|delay[2]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.082      ;
; 206.206 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.076      ;
; 206.210 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.037     ; 2.073      ;
; 206.217 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.067      ;
; 206.224 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.058      ;
; 206.224 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.038     ; 2.058      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 2.352  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.828      ;
; 2.435  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.747      ;
; 2.443  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.739      ;
; 2.451  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.731      ;
; 2.462  ; UART_TX:inst5|switch[0]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.719      ;
; 2.465  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.717      ;
; 2.477  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.705      ;
; 2.486  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.696      ;
; 2.489  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.692      ;
; 2.489  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.692      ;
; 2.489  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.692      ;
; 2.489  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.692      ;
; 2.489  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.692      ;
; 2.489  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.692      ;
; 2.489  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.692      ;
; 2.500  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.680      ;
; 2.507  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.675      ;
; 2.508  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.674      ;
; 2.521  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.661      ;
; 2.523  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.659      ;
; 2.524  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.658      ;
; 2.532  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.650      ;
; 2.532  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.650      ;
; 2.533  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.648      ;
; 2.542  ; UART_TX:inst5|switch[4]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.639      ;
; 2.546  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.634      ;
; 2.550  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.632      ;
; 2.552  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.629      ;
; 2.552  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.629      ;
; 2.552  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.629      ;
; 2.552  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.629      ;
; 2.552  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.629      ;
; 2.552  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.629      ;
; 2.552  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.629      ;
; 2.554  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.626      ;
; 2.554  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.626      ;
; 2.560  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.622      ;
; 2.569  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.613      ;
; 2.573  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.609      ;
; 2.581  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.601      ;
; 2.581  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.601      ;
; 2.586  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.594      ;
; 2.596  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.585      ;
; 2.617  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.563      ;
; 2.617  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.563      ;
; 2.617  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.563      ;
; 2.619  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.561      ;
; 2.619  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.561      ;
; 2.620  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.108      ; 2.562      ;
; 2.622  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.558      ;
; 2.644  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.536      ;
; 2.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.531      ;
; 2.653  ; UART_TX:inst5|switch[1]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.528      ;
; 2.661  ; UART_TX:inst5|switch[2]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.520      ;
; 2.662  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.519      ;
; 2.662  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.519      ;
; 2.662  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.519      ;
; 2.662  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.519      ;
; 2.662  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.519      ;
; 2.662  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.519      ;
; 2.662  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.519      ;
; 2.668  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.512      ;
; 2.668  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.512      ;
; 2.670  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.511      ;
; 2.670  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.511      ;
; 2.670  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.511      ;
; 2.670  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.511      ;
; 2.670  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.511      ;
; 2.670  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.511      ;
; 2.670  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.511      ;
; 2.692  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.488      ;
; 2.692  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.488      ;
; 2.692  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.488      ;
; 2.706  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.475      ;
; 2.714  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.467      ;
; 2.756  ; UART_TX:inst5|switch[3]     ; answers:inst4|only          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.425      ;
; 2.762  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.106      ; 2.418      ;
; 2.765  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.416      ;
; 2.765  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.416      ;
; 2.765  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.416      ;
; 2.765  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.416      ;
; 2.765  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.416      ;
; 2.765  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.416      ;
; 2.765  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.416      ;
; 2.809  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.107      ; 2.372      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
; 10.143 ; globalReset:inst1|count[17] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.042     ; 2.302      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|oData[6]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|oData[4]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|oData[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|oData[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; RQform:inst3|syncStrob[0]   ; RQform:inst3|syncStrob[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.318      ;
; 0.200 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.321      ;
; 0.215 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.337      ;
; 0.222 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.342      ;
; 0.266 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|oData[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|oData[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.387      ;
; 0.269 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.390      ;
; 0.273 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.035      ; 0.392      ;
; 0.297 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.422      ;
; 0.304 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[25] ; globalReset:inst1|count[25] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; globalReset:inst1|count[23] ; globalReset:inst1|count[23] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; RQform:inst3|delay[0]       ; RQform:inst3|delay[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; answers:inst4|cnt[3]        ; answers:inst4|cnt[3]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; globalReset:inst1|count[1]  ; globalReset:inst1|count[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; answers:inst4|cnt[1]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; RQform:inst3|state.DELAY    ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|rx_act        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.438      ;
; 0.320 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.440      ;
; 0.325 ; UART_RX:inst2|stepcnt[0]    ; UART_RX:inst2|stepcnt[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.445      ;
; 0.332 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.453      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.207 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.211 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.331      ;
; 0.212 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.334      ;
; 0.280 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.401      ;
; 0.281 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.304 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.310 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.315 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.323 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.444      ;
; 0.323 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.444      ;
; 0.369 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.491      ;
; 0.370 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.373 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.373 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.495      ;
; 0.384 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.504      ;
; 0.446 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.568      ;
; 0.448 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.567      ;
; 0.455 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.462 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.464 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.486 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.608      ;
; 0.507 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.629      ;
; 0.518 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.642      ;
; 0.527 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.648      ;
; 0.530 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.651      ;
; 0.533 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.654      ;
; 0.548 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.670      ;
; 0.556 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.678      ;
; 0.557 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.679      ;
; 0.558 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.677      ;
; 0.558 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.677      ;
; 0.558 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.677      ;
; 0.558 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.677      ;
; 0.558 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.677      ;
; 0.559 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.679      ;
; 0.574 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.694      ;
; 0.582 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.703      ;
; 0.584 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.590 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.711      ;
; 0.593 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.714      ;
; 0.596 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.717      ;
; 0.615 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.737      ;
; 0.631 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.753      ;
; 0.678 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.800      ;
; 0.687 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.809      ;
; 0.687 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.809      ;
; 0.687 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.809      ;
; 0.690 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.812      ;
; 0.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.026      ; 0.811      ;
; 0.708 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.830      ;
; 0.720 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.842      ;
; 0.722 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.842      ;
; 0.777 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; UART_TX:inst5|state.000      ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.898      ;
; 0.784 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.906      ;
; 0.790 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.912      ;
; 0.804 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.924      ;
; 0.810 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.025      ; 0.919      ;
; 0.829 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.949      ;
; 0.848 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.969      ;
; 0.848 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.969      ;
; 0.848 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.969      ;
; 0.848 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.969      ;
; 0.848 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.969      ;
; 0.848 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.969      ;
; 0.851 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.973      ;
; 0.856 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.976      ;
; 0.901 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.023      ;
; 0.918 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.038      ;
; 0.979 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.025      ; 1.088      ;
; 0.985 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.025      ; 1.094      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.778 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.375     ; 0.950      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.923 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.815      ;
; 1.930 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.809      ;
; 1.930 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.809      ;
; 1.930 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.809      ;
; 1.930 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.809      ;
; 1.930 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.809      ;
; 1.930 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.809      ;
; 2.002 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.736      ;
; 2.002 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.736      ;
; 2.002 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.736      ;
; 2.002 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.736      ;
; 2.002 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.736      ;
; 2.002 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.365     ; 0.736      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.929 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.508      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.930 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.057     ; 1.500      ;
; 10.939 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.498      ;
; 10.939 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.498      ;
; 10.939 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.498      ;
; 10.939 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.498      ;
; 10.939 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.050     ; 1.498      ;
; 10.972 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.054     ; 1.461      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 10.977 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.051     ; 1.459      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.029 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.422      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.115 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.046     ; 1.326      ;
; 11.212 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.037     ; 1.238      ;
; 11.448 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.045     ; 0.994      ;
; 11.448 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.045     ; 0.994      ;
; 11.448 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.045     ; 0.994      ;
; 11.448 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.045     ; 0.994      ;
; 11.490 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 0.950      ;
; 11.490 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 0.950      ;
; 11.490 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 0.950      ;
; 11.490 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.047     ; 0.950      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.716 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.026      ; 0.826      ;
; 0.716 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.026      ; 0.826      ;
; 0.716 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.026      ; 0.826      ;
; 0.716 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.026      ; 0.826      ;
; 0.747 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.859      ;
; 0.747 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.859      ;
; 0.747 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.859      ;
; 0.747 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 0.859      ;
; 0.953 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.074      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.030 ; globalReset:inst1|rst ; answers:inst4|only       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.027      ; 1.141      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.109 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.231      ;
; 1.154 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.019      ; 1.257      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.166 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.022      ; 1.272      ;
; 1.180 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.023      ; 1.287      ;
; 1.180 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.023      ; 1.287      ;
; 1.180 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.023      ; 1.287      ;
; 1.180 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.023      ; 1.287      ;
; 1.180 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.023      ; 1.287      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.189 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.016      ; 1.289      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
; 1.190 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.024      ; 1.298      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.565 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.115     ; 0.633      ;
; 1.632 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.114     ; 0.701      ;
; 1.632 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.114     ; 0.701      ;
; 1.632 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.114     ; 0.701      ;
; 1.632 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.114     ; 0.701      ;
; 1.632 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.114     ; 0.701      ;
; 1.632 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.114     ; 0.701      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.635 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.702      ;
; 1.769 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.126     ; 0.826      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[28] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[29] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[30] ;
; 5.510 ; 5.694        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[31] ;
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[0]   ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|syncStrob[1]   ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|only          ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|rst       ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.181 ; 1.952 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -0.970 ; -1.728 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 4.000 ; 4.140 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 4.000 ; 4.140 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.167 ; 3.275 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.240 ; 3.360 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.414 ; 3.550 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.088 ; 3.189 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.009 ; 3.099 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.238 ; 3.367 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.057 ; 3.135 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.602 ; 3.695 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.281 ; 3.313 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.042 ; 3.052 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.704 ; 3.790 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.834 ; 3.941 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.311 ; 2.364 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.290 ; 2.418 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.951 ; 3.072 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 2.144 ; 2.103 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.948 ; 3.035 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.934 ; 4.070 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.096 ; 3.200 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.169 ; 3.286 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.335 ; 3.467 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.020 ; 3.118 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 2.948 ; 3.035 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.166 ; 3.291 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 2.991 ; 3.067 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.518 ; 3.605 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.210 ; 3.238 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 2.980 ; 2.988 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.616 ; 3.697 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.583 ; 3.697 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.073 ; 2.122 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.051 ; 2.175 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.687 ; 2.800 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 1.910 ; 1.873 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -1.513 ; 0.186 ; -0.731   ; 0.716   ; 5.510               ;
;  clk80MHz                                          ; 0.054  ; 0.186 ; 9.097    ; 0.716   ; 5.510               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.513 ; 0.186 ; -0.731   ; 1.565   ; 103.885             ;
; Design-wide TNS                                    ; -1.513 ; 0.0   ; -8.915   ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.513 ; 0.000 ; -8.915   ; 0.000   ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.538 ; 2.768 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -0.970 ; -1.728 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.185 ; 8.125 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 8.185 ; 8.125 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.907 ; 6.798 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.993 ; 6.937 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 7.498 ; 7.322 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.797 ; 6.661 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 6.545 ; 6.473 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 7.012 ; 6.934 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.704 ; 6.535 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.731 ; 7.379 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 7.005 ; 6.725 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 6.391 ; 6.193 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 8.033 ; 7.633 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.061 ; 7.614 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.288 ; 4.937 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 5.307 ; 5.079 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 6.737 ; 6.215 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 4.431 ; 4.639 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.948 ; 3.035 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 3.934 ; 4.070 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.096 ; 3.200 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.169 ; 3.286 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 3.335 ; 3.467 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.020 ; 3.118 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 2.948 ; 3.035 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 3.166 ; 3.291 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 2.991 ; 3.067 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.518 ; 3.605 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.210 ; 3.238 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 2.980 ; 2.988 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.616 ; 3.697 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 3.583 ; 3.697 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.073 ; 2.122 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 2.051 ; 2.175 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 2.687 ; 2.800 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 1.910 ; 1.873 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2113     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 142      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 467      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2113     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 142      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 13       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 467      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 63       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 23       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 63       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 23       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Nov 22 13:28:27 2016
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.513              -1.513 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.089               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk80MHz 
    Info (332119):     0.452               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.731              -8.915 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.097               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.660
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.660               0.000 clk80MHz 
    Info (332119):     3.380               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.981
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.981               0.000 clk80MHz 
    Info (332119):   103.885               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.955
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.955              -0.955 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.054               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 clk80MHz 
    Info (332119):     0.401               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -0.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.232              -0.232 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.282               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.487               0.000 clk80MHz 
    Info (332119):     2.978               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.982
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.982               0.000 clk80MHz 
    Info (332119):   103.885               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.518               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     2.352               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk80MHz 
    Info (332119):     0.186               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is 1.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.778               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    10.929               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.716
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.716               0.000 clk80MHz 
    Info (332119):     1.565               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.510               0.000 clk80MHz 
    Info (332119):   103.963               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Tue Nov 22 13:28:29 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


