<?xml version="1.0" encoding="UTF-8"?><!DOCTYPE article  PUBLIC "-//NLM//DTD Journal Publishing DTD v3.0 20080202//EN" "http://dtd.nlm.nih.gov/publishing/3.0/journalpublishing3.dtd"><article xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" dtd-version="3.0" xml:lang="en" article-type="research article"><front><journal-meta><journal-id journal-id-type="publisher-id">NST</journal-id><journal-title-group><journal-title>Nuclear Science and Technology</journal-title></journal-title-group><issn pub-type="epub">2332-7111</issn><publisher><publisher-name>Scientific Research Publishing</publisher-name></publisher></journal-meta><article-meta><article-id pub-id-type="doi">10.12677/NST.2019.71003</article-id><article-id pub-id-type="publisher-id">NST-28288</article-id><article-categories><subj-group subj-group-type="heading"><subject>NST20190100000_42731775.pdf</subject></subj-group><subj-group subj-group-type="Discipline-v2"><subject>工程技术</subject></subj-group></article-categories><title-group><article-title>
 
 
  大功率脉冲变压器短路阻抗设计及试验研究
  Design and Test Research on Short-Circuit Impedance for High Power Pulse Transformer
 
</article-title></title-group><contrib-group><contrib contrib-type="author" xlink:type="simple"><name name-style="western"><surname>杨</surname><given-names>志刚</given-names></name><xref ref-type="aff" rid="aff1"><sup>1</sup></xref><xref ref-type="corresp" rid="cor1"><sup>*</sup></xref></contrib><contrib contrib-type="author" xlink:type="simple"><name name-style="western"><surname>黄</surname><given-names>懿赟</given-names></name><xref ref-type="aff" rid="aff3"><sup>3</sup></xref><xref ref-type="aff" rid="aff2"><sup>2</sup></xref></contrib></contrib-group><aff id="aff1"><addr-line>中国电子科技集团公司第三十八研究所，安徽 合肥</addr-line></aff><aff id="aff3"><addr-line>中国科学技术大学，安徽 合肥</addr-line></aff><aff id="aff2"><addr-line>null</addr-line></aff><pub-date pub-type="epub"><day>13</day><month>12</month><year>2018</year></pub-date><volume>07</volume><issue>01</issue><fpage>16</fpage><lpage>27</lpage><permissions><copyright-statement>&#169; Copyright  2014 by authors and Scientific Research Publishing Inc. </copyright-statement><copyright-year>2014</copyright-year><license><license-p>This work is licensed under the Creative Commons Attribution International License (CC BY). http://creativecommons.org/licenses/by/4.0/</license-p></license></permissions><abstract><p>
 
 
   
   本文对ITER-PPEN三相三绕组变压器的高压–中压短路阻抗、高压–低压短路阻抗和中压–低压短路阻抗进行了详细的设计分析，并通过对变压器的短路阻抗试验测量，验证了设计分析的正确性。 In this paper, the short-circuit impedance of HV-MV, HV-LV and MV-LV is analyzed and designed in detail for ITER-PPEN Transformer. The correctness of the design is verified by measuring test on the short-circuit impedance.
    
  
 
</p></abstract><kwd-group><kwd>ITER，PPEN，变压器，短路阻抗, ITER</kwd><kwd> PPEN</kwd><kwd> Transformer</kwd><kwd> Short-Circuit Impedance</kwd></kwd-group></article-meta></front><body><sec id="s1"><title>大功率脉冲变压器短路阻抗设计及试验研究<sup> </sup></title><p>杨志刚<sup>1</sup>，黄懿赟<sup>2</sup></p><p><sup>1</sup>中国电子科技集团公司第三十八研究所，安徽 合肥</p><p><sup>2</sup>中国科学技术大学，安徽 合肥</p><p><img src="//html.hanspub.org/file/3-3150125x1_hanspub.png" /></p><p>收稿日期：2018年12月6日；录用日期：2018年12月21日；发布日期：2018年12月28日</p><disp-formula id="hanspub.28288-formula89"><graphic xlink:href="//html.hanspub.org/file/3-3150125x5_hanspub.png"  xlink:type="simple"/></disp-formula></sec><sec id="s2"><title>摘 要</title><p>本文对ITER-PPEN三相三绕组变压器的高压–中压短路阻抗、高压–低压短路阻抗和中压–低压短路阻抗进行了详细的设计分析，并通过对变压器的短路阻抗试验测量，验证了设计分析的正确性。</p><p>关键词 :ITER，PPEN，变压器，短路阻抗</p><disp-formula id="hanspub.28288-formula90"><graphic xlink:href="//html.hanspub.org/file/3-3150125x6_hanspub.png"  xlink:type="simple"/></disp-formula><p>Copyright &#169; 2019 by authors and Hans Publishers Inc.</p><p>This work is licensed under the Creative Commons Attribution International License (CC BY).</p><p>http://creativecommons.org/licenses/by/4.0/</p><p><img src="//html.hanspub.org/file/3-3150125x7_hanspub.png" /> <img src="//html.hanspub.org/file/3-3150125x8_hanspub.png" /></p></sec><sec id="s3"><title>1. 引言</title><p>ITER (thermo-nuclear experimental reactor)是为解决人类面临的能源短缺、环境污染等问题，由欧、美、日、俄、中、韩、印七方共同启动和参与的一个超大型国际科技合作项目，旨在验证磁约束聚变能科学与工程技术的可行性，是迄今为止我国参加的最大国际合作项目 [<xref ref-type="bibr" rid="hanspub.28288-ref1">1</xref>] [<xref ref-type="bibr" rid="hanspub.28288-ref2">2</xref>] [<xref ref-type="bibr" rid="hanspub.28288-ref3">3</xref>] 。ITER所有的部件将由7个参与方分别研制和提供，并按规定时间节点提交安装。经过分解，ITER装置的部件被拆分成22个采购包，共97个子包。我国承担了12个子包(分属6个采购包)的制造任务，预计研制费和加工费达40亿元人民币。PPEN (pulsed power electrical network)采购包是我国承担的任务之一。PPEN主要为ITER装置的磁体电源、微波电源和中性束电源等各类脉冲运行子系统提供脉冲功率，其电能采用法国电网400 kV双进线经3台相同的三相三绕组变压器变电66 kV和22 kV的方式配送，负载分布在66 kV母线和22 kV母线侧，ITER PPEN技术协议书中的主变压器的主要参数如表1所示。</p><table-wrap id="table1" ><label><xref ref-type="table" rid="table1">Table 1</xref></label><caption><title> Main technical parameters of PPEN transforme</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >序号</th><th align="center" valign="middle" >项目</th><th align="center" valign="middle" >参数</th></tr></thead><tr><td align="center" valign="middle"  rowspan="2"  >1</td><td align="center" valign="middle"  rowspan="2"  >额定功率(MVA)</td><td align="center" valign="middle" >300/250/150 (ONAF)</td></tr><tr><td align="center" valign="middle" >210/175/105 (ONAN)</td></tr><tr><td align="center" valign="middle" >2</td><td align="center" valign="middle" >额定电压(kV)</td><td align="center" valign="middle" >400 &#177; 8 * 1.25%/66/22</td></tr><tr><td align="center" valign="middle" >3</td><td align="center" valign="middle" >频率(Hz)</td><td align="center" valign="middle" >50</td></tr><tr><td align="center" valign="middle" >4</td><td align="center" valign="middle" >连接组别</td><td align="center" valign="middle" >YN, yn0, d11</td></tr><tr><td align="center" valign="middle"  rowspan="3"  >5</td><td align="center" valign="middle"  rowspan="3"  >短路阻抗(基于300 MV∙A)</td><td align="center" valign="middle" >Z<sub>12</sub> = 11%</td></tr><tr><td align="center" valign="middle" >Z<sub>13</sub> = 25%</td></tr><tr><td align="center" valign="middle" >Z<sub>23</sub> = 14%</td></tr></tbody></table></table-wrap><p>表1. PPEN主变压器的主要技术参数</p><p>短路阻抗是变压器的一个非常重要的性能参数，它对变压器运行时输出电压的高低、承受短路电动能力有直接的影响，是判断变压器能否投入运行的重要参数之一。为了保证变压器高效可靠运行，本文对变压器的高压–中压短路阻抗(Z<sub>12</sub>)、高压–低压短路阻抗(Z<sub>13</sub>)和中压–低压短路阻抗(Z<sub>23</sub>)进行了详细的设计分析，并通过试验测量得到了短路阻抗值，验证了变压器工程设计及计算分析的正确性。</p></sec><sec id="s4"><title>2. 短路阻抗的原理</title><p>短路阻抗有多种定义，按照IEC 60076标准定义，短路阻抗是指在参考温度和额定频率下，变压器某一绕组两端子之间的等效串联阻抗 Z = R + j X ( Ω ) ，其通常以阻抗电压 u k ( % ) ，即短路阻抗的标幺值或百分数的形式表示，它包括两个分量：电阻分量 u k R ( % ) 和电抗分量 u k X ( % ) 。根据经验，对于大容量的变压器， u k X ( % ) 远大于 u k R ( % ) ，因此，可以近似认为 u k ( % ) ≈ u k X ( % ) ，从而把短路阻抗的计算转化为漏电抗的计算 [<xref ref-type="bibr" rid="hanspub.28288-ref4">4</xref>] [<xref ref-type="bibr" rid="hanspub.28288-ref5">5</xref>] 。</p><p>漏电感与漏磁通的数学关系式如下：</p><p>L σ = φ σ I = W ϕ σ I (1)</p><p>式中， L σ 为漏电感； φ σ 为漏磁链； ϕ σ 为漏磁通；W为匝数；I为流过绕组的电流。</p><p>漏电抗等于漏电感乘以角频率，公式如下：</p><p>X σ = ω L σ (2)</p><p>式中， X σ 为漏电抗； ω 为角频率。</p></sec><sec id="s5"><title>3. 短路阻抗的计算方法</title><p>下面以三绕组变压器高压–低压运行为例来推导短路阻抗的工程计算方法 [<xref ref-type="bibr" rid="hanspub.28288-ref6">6</xref>] [<xref ref-type="bibr" rid="hanspub.28288-ref7">7</xref>] [<xref ref-type="bibr" rid="hanspub.28288-ref8">8</xref>] ，假定绕组内部沿轴向方向安匝均匀分布，漏磁势在绕组辐向方向成线性变化关系，漏磁分布如下图1所示。</p><p>图1. 变压器高–低运行时的漏磁分布示意图</p><p>图1中，低压绕组内一微小区域dx范围内，包括的匝数是 x W 1 / a 1 ，则dx范围内的漏磁链为：</p><p>d φ 1 = d ϕ 1 ⋅ w 1 x a 1 = 2 π r 1 B x d x ⋅ w 1 x a 1 (3)</p><p>式中， d ϕ 1 为dx范围内的漏磁通； B x 为漏磁密。</p><p>对低压绕组范围内 d φ 1 进行积分，可得到低压绕组的漏磁链为：</p><p>φ 1 = ∫ 0 a 1 d φ 1 = ∫ 0 a 1 2 π r 1 B x ⋅ w 1 x a 1 d x = 2 π μ 0 I 1 W 1 2 ρ a 1 r 1 3 H (4)</p><p>同理，可推导得到高压绕组的漏磁链为：</p><p>φ 2 = 2 π μ 0 I 2 W 2 2 ρ a 2 r 2 3 H (5)</p><p>对于高压–低压绕组间的主空道位置，磁势保持平衡 I 1 W 1 = I 2 W 2 ，可推导得到主空道区域的漏磁链为：</p><p>φ 12 = 2 π μ 0 I 1 W 1 2 ρ a 12 r 12 H (6)</p><p>高压–低压运行时，三个区域的总漏磁链为：</p><p>φ = φ 1 + φ 2 + φ 12 = 2 π μ 0 I 1 W 1 2 ρ H ( a 1 r 1 3 + a 2 r 2 3 + a 12 r 12 ) (7)</p><p>式中，令 ∑ D = a 1 r 1 3 + a 2 r 2 3 + a 12 r 12 ，称为等效漏磁面积。</p><p>将计算结果代入公式(2)中，计算得到：</p><p>x k = 2 π f 2 π μ 0 I 1 W 1 2 ρ ∑ D H I 1 = 4 π 2 f μ 0 W 1 2 ρ ∑ D H (8)</p><p>则短路阻抗计算为：</p><p>U k x = u k x U N % = 4 π 2 f μ 0 I 1 W 1 2 ρ ∑ D H U N % = 4 π 2 f μ 0 I 1 W 1 ρ ∑ D H e t % (9)</p><p>式中， ρ 为漏磁场洛氏系数， ρ = 1 − λ π H = 1 − R 2 − R 1 π H ； e t 为匝电动势，单位V。</p><p>在实际计算中，考虑到辐向漏磁通的存在及制造工艺造成的误差，一般乘以一个工艺修正系数K来进行校正，并将 μ 0 = 0.4 π &#215; 10 8 H / cm ， f = 50   Hz 代入公式(9)中，可得短路阻抗的工程计算公式如下：</p><p>U k = K U k x = 24.8 I 1 W 1 ρ ∑ D H e t &#215; 10 4 % (10)</p></sec><sec id="s6"><title>4. PPEN主变压器短路阻抗计算分析</title><p>PPEN主变压器的结构由内到外依次是铁芯、低压绕组、中压绕组、高压绕组、分接绕组、油箱。下面按照3节中推导的短路阻抗的工程计算方法，依次求取额定分接高–中、最小分接高–中、最大分接高–中、额定分接高–低、最小分接高–低、最大分接高–低、中–低的短路阻抗。</p><sec id="s6_1"><title>4.1. 额定分接高–中短路阻抗计算</title><p>额定分接下，高–中压绕组安匝平衡，假设相对漏磁势取为1，额定分接高–中运行时相对漏磁势如图2所示。</p><p>图2. 额定分接变压器高–中运行时的漏磁分布示意图</p><p>各漏磁区域计算参数、漏磁区域面积的计算结果见表2。</p><table-wrap id="table2" ><label><xref ref-type="table" rid="table2">Table 2</xref></label><caption><title> Calculation of the area of magnetic flux leakage for transformer H-M running in rated ta</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >漏磁区域</th><th align="center" valign="middle" >漏磁宽度(cm)</th><th align="center" valign="middle" >平均半径(cm)</th><th align="center" valign="middle" >相对漏磁势</th><th align="center" valign="middle" >漏磁面积(cm<sup>2</sup>)</th></tr></thead><tr><td align="center" valign="middle" >高压绕组</td><td align="center" valign="middle" >13.6</td><td align="center" valign="middle" >94.45</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >428.17</td></tr><tr><td align="center" valign="middle" >中压绕组</td><td align="center" valign="middle" >7.8</td><td align="center" valign="middle" >73.75</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >191.75</td></tr><tr><td align="center" valign="middle" >高–中漏磁空道</td><td align="center" valign="middle" >10</td><td align="center" valign="middle" >82.65</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >826.5</td></tr><tr><td align="center" valign="middle" >合计</td><td align="center" valign="middle" >λ = 31.4</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >∑ D = 1446.42</td></tr></tbody></table></table-wrap><p>表2. 额定分接高–中运行时漏磁区域面积的计算结果</p><p>可以计算得到ρ = 0.956，取K = 0.98，再将I<sub>1</sub> = 433.03 A；W<sub>1</sub> = 636；e<sub>t</sub> = 362.9 V；H = 229 cm代入式(10)，计算得到额定分接高–中短路阻抗为：</p><p>U ′ k x = 24.8 &#215; 0.98 &#215; 433.03 &#215; 636 &#215; 0.956 &#215; 1446.42 229 &#215; 362.9 &#215; 10 4 % = 11.14 % (11)</p></sec><sec id="s6_2"><title>4.2. 最小分接高–中短路阻抗计算</title><p>假设以中压绕组为基准，折算到额定容量下的安匝数计算为：</p><p>F = W 2 &#215; I 2 &#215; U 1 N U 2 N = 105 &#215; 250000 3 &#215; 66 &#215; 300000 250000 = 275553.5 (12)</p><p>最小分接绕组的相对漏磁势计算为：</p><p>A 2 = W F &#215; I F / F = 64 &#215; 481.74 / 275553.5 = 0.11 (13)</p><p>高压绕组相对漏磁势计算为：</p><p>A 1 = W 1 &#215; I F / F = 636 &#215; 481.74 / 275553.5 = 1.11 (14)</p><p>因此，最小分接下高–中运行时相对漏磁势如图3所示。</p><p>图3. 最小分接高–中运行时相对漏磁势示意图</p><p>各漏磁区域计算参数、漏磁区域面积的计算结果见表3。</p><table-wrap id="table3" ><label><xref ref-type="table" rid="table3">Table 3</xref></label><caption><title> Calculation of the area of magnetic flux leakage for transformer H-M running in min. ta</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >漏磁区域</th><th align="center" valign="middle" >漏磁宽度(cm)</th><th align="center" valign="middle" >平均半径(cm)</th><th align="center" valign="middle" >相对漏磁势</th><th align="center" valign="middle" >漏磁面积(cm<sup>2</sup>)</th></tr></thead><tr><td align="center" valign="middle" >高压绕组</td><td align="center" valign="middle" >13.6</td><td align="center" valign="middle" >94.45</td><td align="center" valign="middle" >1.23</td><td align="center" valign="middle" >526.65</td></tr><tr><td align="center" valign="middle" >中压绕组</td><td align="center" valign="middle" >7.8</td><td align="center" valign="middle" >73.75</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >191.75</td></tr><tr><td align="center" valign="middle" >最小分接绕组</td><td align="center" valign="middle" >10.25</td><td align="center" valign="middle" >118.375</td><td align="center" valign="middle" >0.012</td><td align="center" valign="middle" >4.85</td></tr><tr><td align="center" valign="middle" >高–中漏磁空道</td><td align="center" valign="middle" >10</td><td align="center" valign="middle" >82.65</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >826.5</td></tr><tr><td align="center" valign="middle" >高–分接漏磁空道</td><td align="center" valign="middle" >12</td><td align="center" valign="middle" >107.25</td><td align="center" valign="middle" >0.012</td><td align="center" valign="middle" >15.44</td></tr><tr><td align="center" valign="middle" >合计</td><td align="center" valign="middle" >λ = 53.65</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >∑ D = 1565.19</td></tr></tbody></table></table-wrap><p>表3. 最小分接高–中运行时漏磁区域面积的计算结果</p><p>可以计算得到ρ = 0.925，取K = 0.98，再将I<sub>1</sub> = 433.03 A；W<sub>1</sub> = 636；e<sub>t</sub> = 362.9 V；H = 229 cm代入式(10)，计算得到最小分接高–中短路阻抗为：</p><p>U ′ k x = 24.8 &#215; 0.98 &#215; 433.03 &#215; 636 &#215; 0.925 &#215; 1565.19 229 &#215; 362.9 &#215; 10 4 % = 11.66 % (15)</p></sec><sec id="s6_3"><title>4.3. 最大分接高–中短路阻抗计算</title><p>最大分接绕组的相对漏磁势计算为：</p><p>A 2 = W F &#215; I F / F = 64 &#215; 393.65 / 275553.5 = 0.09 (16)</p><p>高压绕组相对漏磁势计算为：</p><p>A 1 = W 1 &#215; I F / F = 636 &#215; 393.65 / 275553.5 = 0.91 (17)</p><p>因此，最大分接下高–中运行时相对漏磁势如图4所示。</p><p>图4. 最大分接高–中运行时相对漏磁势示意图</p><p>各漏磁区域计算参数、漏磁区域面积的计算结果见表4。</p><table-wrap id="table4" ><label><xref ref-type="table" rid="table4">Table 4</xref></label><caption><title> Calculation of the area of magnetic flux leakage for transformer H-M running in max. ta</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >漏磁区域</th><th align="center" valign="middle" >漏磁宽度(cm)</th><th align="center" valign="middle" >平均半径(cm)</th><th align="center" valign="middle" >相对漏磁势</th><th align="center" valign="middle" >漏磁面积(cm<sup>2</sup>)</th></tr></thead><tr><td align="center" valign="middle" >高压绕组</td><td align="center" valign="middle" >13.6</td><td align="center" valign="middle" >94.45</td><td align="center" valign="middle" >0.83</td><td align="center" valign="middle" >355.38</td></tr><tr><td align="center" valign="middle" >中压绕组</td><td align="center" valign="middle" >7.8</td><td align="center" valign="middle" >73.75</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >191.75</td></tr><tr><td align="center" valign="middle" >最大分接绕组</td><td align="center" valign="middle" >10.25</td><td align="center" valign="middle" >118.375</td><td align="center" valign="middle" >0.008</td><td align="center" valign="middle" >3.24</td></tr><tr><td align="center" valign="middle" >高–中漏磁空道</td><td align="center" valign="middle" >10</td><td align="center" valign="middle" >82.65</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >826.5</td></tr><tr><td align="center" valign="middle" >高–分接漏磁空道</td><td align="center" valign="middle" >12</td><td align="center" valign="middle" >107.25</td><td align="center" valign="middle" >0.008</td><td align="center" valign="middle" >10.3</td></tr><tr><td align="center" valign="middle" >合计</td><td align="center" valign="middle" >λ = 53.65</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >∑ D = 1387.17</td></tr></tbody></table></table-wrap><p>表4. 最大分接高–中运行时漏磁区域面积的计算结果</p><p>可以计算得到ρ = 0.925，取K = 0.98，再将I<sub>1</sub> = 433.03 A；W<sub>1</sub> = 636；e<sub>t</sub> = 362.9 V；H = 229 cm代入式(10)，计算得到最大分接高–中短路阻抗为：</p><p>U ′ k x = 24.8 &#215; 0.98 &#215; 433.03 &#215; 636 &#215; 0.925 &#215; 1387.17 229 &#215; 362.9 &#215; 10 4 % = 10.34 % (18)</p></sec><sec id="s6_4"><title>4.4. 额定分接高–低短路阻抗计算</title><p>额定分接下，高–低压绕组安匝平衡，假设相对漏磁势取为1，其相对漏磁势如图5所示。</p><p>图5. 额定分接高–低运行时相对漏磁势示意图</p><p>各漏磁区域计算参数、漏磁区域面积的计算结果见表5。</p><table-wrap id="table5" ><label><xref ref-type="table" rid="table5">Table 5</xref></label><caption><title> Calculation of the area of magnetic flux leakage for transformer H-L running in rated ta</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >漏磁区域</th><th align="center" valign="middle" >漏磁宽度(cm)</th><th align="center" valign="middle" >平均半径(cm)</th><th align="center" valign="middle" >相对漏磁势</th><th align="center" valign="middle" >漏磁面积(cm<sup>2</sup>)</th></tr></thead><tr><td align="center" valign="middle" >高压绕组</td><td align="center" valign="middle" >13.6</td><td align="center" valign="middle" >94.45</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >428.17</td></tr><tr><td align="center" valign="middle" >低压绕组</td><td align="center" valign="middle" >3.65</td><td align="center" valign="middle" >63.825</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >77.65</td></tr><tr><td align="center" valign="middle" >高–低漏磁空道</td><td align="center" valign="middle" >22</td><td align="center" valign="middle" >76.65</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >1686.3</td></tr><tr><td align="center" valign="middle" >合计</td><td align="center" valign="middle" >λ = 39.25</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >∑ D = 2192.12</td></tr></tbody></table></table-wrap><p>表5. 额定分接高–低运行时漏磁区域面积的计算结果</p><p>可以计算得到ρ = 0.945，取K = 0.98，再将I<sub>1</sub> = 433.03 A；W<sub>1</sub> = 636；e<sub>t</sub> = 362.9 V；H = 229 cm代入式(10)，计算得到额定分接高–低短路阻抗为：</p><p>U ′ k x = 24.8 &#215; 0.98 &#215; 433.03 &#215; 636 &#215; 0.945 &#215; 2192.12 229 &#215; 362.9 &#215; 10 4 % = 16.69 % (19)</p></sec><sec id="s6_5"><title>4.5. 最小分接高–低短路阻抗计算</title><p>假设以低压绕组为基准，折算到额定容量下的安匝数计算为：</p><p>F = W 3 &#215; I 3 &#215; U 1 N U 3 N = 62 &#215; 150000 3 &#215; 22.5 &#215; 300000 150000 = 275555.6 (20)</p><p>最小分接绕组的相对漏磁势计算为：</p><p>A 2 = W F &#215; I F / F = 64 &#215; 481.74 / 275555.6 = 0.11 (21)</p><p>高压绕组相对漏磁势计算为：</p><p>A 1 = W 1 &#215; I F / F = 636 &#215; 481.74 / 275555.6 = 1.11 (22)</p><p>因此，最小分接下高–低运行时相对漏磁势如图6所示。</p><p>图6. 最小分接高–低运行时相对漏磁势示意图</p><p>各漏磁区域计算参数、漏磁区域面积的计算结果见表6。</p><table-wrap id="table6" ><label><xref ref-type="table" rid="table6">Table 6</xref></label><caption><title> Calculation of the area of magnetic flux leakage for transformer H-L running in min. ta</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >漏磁区域</th><th align="center" valign="middle" >漏磁宽度(cm)</th><th align="center" valign="middle" >平均半径(cm)</th><th align="center" valign="middle" >相对漏磁势</th><th align="center" valign="middle" >漏磁面积(cm<sup>2</sup>)</th></tr></thead><tr><td align="center" valign="middle" >高压绕组</td><td align="center" valign="middle" >13.6</td><td align="center" valign="middle" >94.45</td><td align="center" valign="middle" >1.23</td><td align="center" valign="middle" >526.65</td></tr><tr><td align="center" valign="middle" >低压绕组</td><td align="center" valign="middle" >3.65</td><td align="center" valign="middle" >63.825</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >77.65</td></tr><tr><td align="center" valign="middle" >最小分接绕组</td><td align="center" valign="middle" >10.25</td><td align="center" valign="middle" >118.375</td><td align="center" valign="middle" >0.012</td><td align="center" valign="middle" >4.85</td></tr><tr><td align="center" valign="middle" >高–低漏磁空道</td><td align="center" valign="middle" >22</td><td align="center" valign="middle" >76.65</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >1686.3</td></tr><tr><td align="center" valign="middle" >高–分接漏磁空道</td><td align="center" valign="middle" >12</td><td align="center" valign="middle" >107.25</td><td align="center" valign="middle" >0.012</td><td align="center" valign="middle" >15.44</td></tr><tr><td align="center" valign="middle" >合计</td><td align="center" valign="middle" >λ = 61.5</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >∑ D = 2310.89</td></tr></tbody></table></table-wrap><p>表6. 最小分接高–低运行时漏磁区域面积的计算结果</p><p>可以计算得到ρ = 0.915，取K = 0.98，再将I<sub>1</sub> = 433.03 A；W<sub>1</sub> = 636；e<sub>t</sub> = 362.9 V；H = 229 cm代入式(10)，计算得到额定分接高–低短路阻抗为：</p><p>U ′ k x = 24.8 &#215; 0.98 &#215; 433.03 &#215; 636 &#215; 0.915 &#215; 2310.89 229 &#215; 362.9 &#215; 10 4 % = 17.03 % (23)</p></sec><sec id="s6_6"><title>4.6. 最大分接高–低短路阻抗计算</title><p>最大分接绕组的相对漏磁势计算为：</p><p>A 2 = W F &#215; I F / F = 64 &#215; 393.65 / 275555.6 = 0.09 (24)</p><p>高压绕组相对漏磁势计算为：</p><p>A 1 = W 1 &#215; I F / F = 636 &#215; 393.65 / 275555.6 = 0.91 (25)</p><p>因此，最大分接下高–低运行时相对漏磁势如图7所示。</p><p>图7. 最大分接高–低运行时相对漏磁势示意图</p><p>各漏磁区域计算参数、漏磁区域面积的计算结果见表7。</p><table-wrap id="table7" ><label><xref ref-type="table" rid="table7">Table 7</xref></label><caption><title> Calculation of the area of magnetic flux leakage for transformer H-L running in max. ta</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >漏磁区域</th><th align="center" valign="middle" >漏磁宽度(cm)</th><th align="center" valign="middle" >平均半径(cm)</th><th align="center" valign="middle" >相对漏磁势</th><th align="center" valign="middle" >漏磁面积(cm<sup>2</sup>)</th></tr></thead><tr><td align="center" valign="middle" >高压绕组</td><td align="center" valign="middle" >13.6</td><td align="center" valign="middle" >94.45</td><td align="center" valign="middle" >0.83</td><td align="center" valign="middle" >355.38</td></tr><tr><td align="center" valign="middle" >低压绕组</td><td align="center" valign="middle" >3.65</td><td align="center" valign="middle" >63.825</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >77.65</td></tr><tr><td align="center" valign="middle" >最大分接绕组</td><td align="center" valign="middle" >10.25</td><td align="center" valign="middle" >118.375</td><td align="center" valign="middle" >0.008</td><td align="center" valign="middle" >3.24</td></tr><tr><td align="center" valign="middle" >高–低漏磁空道</td><td align="center" valign="middle" >22</td><td align="center" valign="middle" >76.65</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >1686.3</td></tr><tr><td align="center" valign="middle" >高–分接漏磁空道</td><td align="center" valign="middle" >12</td><td align="center" valign="middle" >107.25</td><td align="center" valign="middle" >0.008</td><td align="center" valign="middle" >10.3</td></tr><tr><td align="center" valign="middle" >合计</td><td align="center" valign="middle" >λ = 61.5</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >∑ D = 2132.87</td></tr></tbody></table></table-wrap><p>表7. 最大分接高–低运行时漏磁区域面积的计算结果</p><p>可以计算得到ρ = 0.915，取K = 0.98，再将I<sub>1</sub> = 433.03 A；W<sub>1</sub> = 636；e<sub>t</sub> = 362.9 V；H = 229 cm代入式(10)，计算得到额定分接高–低短路阻抗为：</p><p>U ′ k x = 24.8 &#215; 0.98 &#215; 433.03 &#215; 636 &#215; 0.915 &#215; 2132.87 229 &#215; 362.9 &#215; 10 4 % = 15.72 % (26)</p></sec><sec id="s6_7"><title>4.7. 中–低短路阻抗计算</title><p>中–低压绕组安匝平衡，假设相对漏磁势取为1，其相对漏磁势如图8所示。</p><p>图8. 中–低运行时漏磁区域面积的计算结果</p><p>各漏磁区域计算参数、漏磁区域面积的计算结果见表8。</p><table-wrap id="table8" ><label><xref ref-type="table" rid="table8">Table 8</xref></label><caption><title> Calculation of the area of magnetic flux leakage for transformer M-L runnin</title></caption><table><tbody><thead><tr><th align="center" valign="middle" >漏磁区域</th><th align="center" valign="middle" >漏磁宽度(cm)</th><th align="center" valign="middle" >平均半径(cm)</th><th align="center" valign="middle" >相对漏磁势</th><th align="center" valign="middle" >漏磁面积(cm<sup>2</sup>)</th></tr></thead><tr><td align="center" valign="middle" >中压绕组</td><td align="center" valign="middle" >7.8</td><td align="center" valign="middle" >73.75</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >191.75</td></tr><tr><td align="center" valign="middle" >低压绕组</td><td align="center" valign="middle" >3.65</td><td align="center" valign="middle" >63.825</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >232.96</td></tr><tr><td align="center" valign="middle" >中–低漏磁空道</td><td align="center" valign="middle" >4.2</td><td align="center" valign="middle" >67.75</td><td align="center" valign="middle" >1</td><td align="center" valign="middle" >284.55</td></tr><tr><td align="center" valign="middle" >合计</td><td align="center" valign="middle" >λ = 15.65</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >-</td><td align="center" valign="middle" >∑ D = 7 0 9 . 26</td></tr></tbody></table></table-wrap><p>表8. 中–低运行时漏磁区域面积的计算结果</p><p>可以计算得到ρ = 0.978，取K = 0.98，再将I<sub>1</sub> = 433.03 A；W<sub>1</sub> = 636；e<sub>t</sub> = 362.9 V；H = 229 cm代入式(10)，计算得到额定分接高–低短路阻抗为：</p><p>U ′ k x = 24.8 &#215; 0.98 &#215; 433.03 &#215; 636 &#215; 0.978 &#215; 709.26 229 &#215; 362.9 &#215; 10 4 % = 5.59 % (27)</p></sec></sec><sec id="s7"><title>5. PPEN主变压器短路阻抗的匹配设计</title><p>通过第3节对短路阻抗的分析计算，发现为PPEN设计的主变压器自身结构的高–低短路阻抗值和中–低短路阻抗达不到设计任务书(技术规范书)的要求，需要进一步进行短路阻抗的匹配设计，以提高高–低短路阻抗值和中–低短路阻抗值，同时高–中短路阻抗值保持不变，从而满足设计要求。</p><p>提高短路阻抗最直接、最有效的方法是增大等效漏磁面积。目前主要有以下四种结构形式设计：1) 拆分高压、中压绕组；2) 增大中压绕组和低压绕组之间的主空道；3) 高压绕组内置排列；4) 在低压绕组侧串联电抗器 [<xref ref-type="bibr" rid="hanspub.28288-ref9">9</xref>] 。前三种结构形式需要改变变压器本身的结构，而且绝缘处理非常复杂，第四种结构形式不需要改变变压器本身的结构，实现容易，工程上已广泛成熟使用。综合以上考虑，课题组决定采用在低压绕组侧内置串联电抗器来实现对PPEN主变压器短路阻抗匹配的设计。</p><p>在低压绕组侧内置串联电抗器的结构特点在变压器的低压侧串联一个空心电抗器，通过空心电抗器的电抗来增大高–低和中–低短路阻抗。因此，短路阻抗匹配设计的关键在于电抗器参数的确定与设计。变压器低压侧串联电抗器示意图如图9所示。</p><p>图9. 变压器低压侧串联电抗器示意图</p><p>在额定分接下，PPEN主变压器要求基于300 MVA的短路阻抗：高–中为 U ′ K 12 = 11 % ，高–低为 U ′ K 13 = 25 % ，中–低为 U ′ K 23 = 14 % 。在第4节中已求出PPEN主变压器本身结构基于300 MVA的短路阻抗：高–中为 U K 12 = 11.14 % ，高–低为 U K 13 = 16.69 % ，中–低为 U K 23 = 5.59 % 。</p><p>低压绕组需要增加的短路阻抗值计算为：</p><p>X % = U ′ K 3 − U K 3 = ( U ′ K 23 + U ′ K 13 − U ′ K 12 ) − ( U K 23 + U K 13 − U K 12 ) 2 = 8.43 % (28)</p><p>从而可以求出串联电抗器的电抗值为：</p><p>X = X % &#215; U N 3 I N 3 = 8.43 % &#215; 22500 2222.2 = 0.854   Ω (29)</p><p>式(29)中I<sub>N</sub><sub>3</sub>是低压绕组的额定电流值。</p><p>再可以求出串联电抗器的电感值为：</p><p>L = 1000 &#215; X 2 π f = 1000 &#215; 0.854 2 π &#215; 50 = 2.72   mH (30)</p><p>由于电抗器与低压绕组串联，因此，其额定电压等级与低压侧额定电压相同，额定电流与通过低压绕组的额定电流相同，额定容量为：</p><p>P L = 3 &#215; 2 π f L I N 2 = 12.65   MVA (31)</p><p>将匹配设计的电抗器值带入短路阻抗公式，反算得到PPEN主变压器最终的短路阻抗值，并通过试验对变压器的短路阻抗进行测量，将计算值与试验值进行比较，结果见于表9。</p><p>IEC 60076-1：2011表1中规定的短路阻抗的偏差：额定分接高–中为&#177;10%，其他分接高–中为&#177;15%，额定分接高–低为&#177;7.5%，其他分接高–低为&#177;10%，中–低为&#177;10% [<xref ref-type="bibr" rid="hanspub.28288-ref10">10</xref>] 。所以，由表9数据可知，PPEN主变压器的短路阻抗分析计算结果、试验测量值以及它们的偏差均在IEC标准的偏差范围内，证明在低压绕组侧内置串联电抗器的短路阻抗匹配设计方法合理。</p><table-wrap id="table9" ><label><xref ref-type="table" rid="table9">Table 9</xref></label><caption><title> Calculation and test results for PPEN transformer short-circuit impedanc</title></caption><table><tbody><thead><tr><th align="center" valign="middle"  colspan="2"   rowspan="2"  >分接位置</th><th align="center" valign="middle"  colspan="2"  >短路阻抗(%)</th><th align="center" valign="middle"  rowspan="2"  >计算值相对于试验值偏差</th></tr></thead><tr><td align="center" valign="middle" >计算值</td><td align="center" valign="middle" >试验值</td></tr><tr><td align="center" valign="middle"  rowspan="3"  >高–中运行</td><td align="center" valign="middle" >额定分接</td><td align="center" valign="middle" >11.14</td><td align="center" valign="middle" >10.94</td><td align="center" valign="middle" >+1.8%</td></tr><tr><td align="center" valign="middle" >最小分接</td><td align="center" valign="middle" >11.66</td><td align="center" valign="middle" >11.43</td><td align="center" valign="middle" >+2.0%</td></tr><tr><td align="center" valign="middle" >最大分接</td><td align="center" valign="middle" >10.34</td><td align="center" valign="middle" >11.18</td><td align="center" valign="middle" >−7.5%</td></tr><tr><td align="center" valign="middle"  rowspan="3"  >高–低运行</td><td align="center" valign="middle" >额定分接</td><td align="center" valign="middle" >25.12</td><td align="center" valign="middle" >25.73</td><td align="center" valign="middle" >−2.4%</td></tr><tr><td align="center" valign="middle" >最小分接</td><td align="center" valign="middle" >25.66</td><td align="center" valign="middle" >26.32</td><td align="center" valign="middle" >−2.5%</td></tr><tr><td align="center" valign="middle" >最大分接</td><td align="center" valign="middle" >24.34</td><td align="center" valign="middle" >25.94</td><td align="center" valign="middle" >−6.2%</td></tr><tr><td align="center" valign="middle"  colspan="2"  >中–低运行</td><td align="center" valign="middle" >14.02</td><td align="center" valign="middle" >13.71</td><td align="center" valign="middle" >+2.3%</td></tr></tbody></table></table-wrap><p>表9. PPEN主变压器短路阻抗的计算及试验结果</p></sec><sec id="s8"><title>6. 结论</title><p>本文针对PPEN主变压器的短路阻抗进行了设计和详细分析计算，并进行了试验验证，计算和试验结果表明：1) 该变压器本身结构的短路阻抗达不到客户的设计要求，通过在低压绕组侧内置串联电抗器的方法达到了短路阻抗匹配设计的效果；2) 该变压器的短路阻抗满足IEC标准规定的要求，工程设计和理论计算分析是正确的。目前，该变压器已成功装配应用在ITER实验场地中。</p></sec><sec id="s9"><title>致 谢</title><p>本文中实验方案的制定和实验数据的测量记录工作是在保定天威集团变压器有限公司左红艳、谢辉、刘学民等工作人员的大力支持下完成的，在此向他(她)们表示衷心的感谢。</p></sec><sec id="s10"><title>文章引用</title><p>杨志刚,黄懿赟. 大功率脉冲变压器短路阻抗设计及试验研究Design and Test Research on Short-Circuit Impedance for High Power Pulse Transformer[J]. 核科学与技术, 2019, 07(01): 16-27. https://doi.org/10.12677/NST.2019.71003</p></sec><sec id="s11"><title>参考文献</title></sec></body><back><ref-list><title>References</title><ref id="hanspub.28288-ref1"><label>1</label><mixed-citation publication-type="other" xlink:type="simple">傅鹏. 国际聚变堆ITER装置电源系统综述[J]. 电力电子技术, 2014, 48(12): 1-7.</mixed-citation></ref><ref id="hanspub.28288-ref2"><label>2</label><mixed-citation publication-type="other" xlink:type="simple">杨志刚, 傅鹏, 等. ITER脉冲功率变电站一次系统研究与实现[J]. 强激光与粒子束, 2017, 29(6): 1-6.</mixed-citation></ref><ref id="hanspub.28288-ref3"><label>3</label><mixed-citation publication-type="other" xlink:type="simple">潘传红. 国际热核实验反应堆(ITER)计划与未来核聚变能源[J]. 物理, 2010, 39(6): 375-378.</mixed-citation></ref><ref id="hanspub.28288-ref4"><label>4</label><mixed-citation publication-type="other" xlink:type="simple">尹克宁. 变压器设计原理[M]. 北京: 中国电力出版社, 2003.</mixed-citation></ref><ref id="hanspub.28288-ref5"><label>5</label><mixed-citation publication-type="other" xlink:type="simple">路长柏. 电力变压器理论与计算[M]. 沈阳: 辽宁科学技术出版社, 2007.</mixed-citation></ref><ref id="hanspub.28288-ref6"><label>6</label><mixed-citation publication-type="other" xlink:type="simple">EI Hayek, J. (2001) Short-Circuit Reactances of Multi-Secondaries Concentric Windings Transformers. Electric Machines and Drives Conference, 462-465.</mixed-citation></ref><ref id="hanspub.28288-ref7"><label>7</label><mixed-citation publication-type="other" xlink:type="simple">周雨. 一种220 kV高阻抗变压器工程设计新方法[D]: [硕士学位论文]. 保定: 华北电力大学, 2013.</mixed-citation></ref><ref id="hanspub.28288-ref8"><label>8</label><mixed-citation publication-type="other" xlink:type="simple">杨志刚. ITER PPEN主变压器电磁设计及其特性分析[D]: [博士学位论文]. 合肥: 中国科学技术大学, 2017.</mixed-citation></ref><ref id="hanspub.28288-ref9"><label>9</label><mixed-citation publication-type="other" xlink:type="simple">李洪春. 22 kV三绕组有载调压高阻抗变压器设计[J]. 变压器, 2009, 46(5): 1-11.</mixed-citation></ref><ref id="hanspub.28288-ref10"><label>10</label><mixed-citation publication-type="other" xlink:type="simple">IEC 60076-1: 2011, Power transformers—Part 1: General.</mixed-citation></ref></ref-list></back></article>