<?xml version="1.0" encoding="UTF-8" ?>

<CLASS>
<className>	FIFOTestB	</className>
<METHOD>
	<methodName>	run	</methodName>
	<totalPhaseNum>17	</totalPhaseNum>
	<totalStageNum>9	</totalStageNum>
	<totalStepNum>14	</totalStepNum>
		<Phase>
			<phaseID>	2	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!---->	</exprInStage>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	4	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--true<br>-->	</exprInStage>
				<Literal>
					<nodeID>	301058000	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_boolFalse	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	301058000	</componentID>
					<type>	boolean	</type>
					<value>	false	</value>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_boolFalse&nbsp;=&nbsp;1'b0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Literal>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	6	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	4	</stepNum>
				<minCriticalPath>	5	</minCriticalPath>
				<exprInStage>	<!--check_finished&nbsp;=&nbsp;obj.check_finished()<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	410333668	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_run_check_finished_3	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	907967559	</componentID>
					<variableName>	check_finished	</variableName>
					<type>	boolean	</type>
					<variableID>	3	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<MethodInv>
							<nodeID>	191968531	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	3	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_obj_check_finished_return	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	894662723	</componentID>
							<defClass>	fifoa2b	</defClass>
							<objName>	obj	</objName>
							<caleeName>	check_finished	</caleeName>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</MethodInv>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_run_check_finished_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	8	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--check_finished&nbsp;==&nbsp;true<br>-->	</exprInStage>
				<Binary>
					<nodeID>	2063372814	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp1	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	2063372814	</componentID>
					<op>	==	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	1540953142	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_run_check_finished_3	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	907967559	</componentID>
							<variableName>	check_finished	</variableName>
							<type>	boolean	</type>
							<variableID>	3	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_run_check_finished_3&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	146674774	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	boolean	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_boolFalse	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	146674774	</componentID>
							<type>	boolean	</type>
							<value>	false	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_boolFalse&nbsp;=&nbsp;1'b0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;==&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	11	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;=&nbsp;0<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	1999183509	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_run_i_2	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	748094801	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	2	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Literal>
							<nodeID>	1860050869	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_intZero	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1860050869	</componentID>
							<type>	int	</type>
							<value>	0	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intZero&nbsp;=&nbsp;32'sh0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_run_i_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	12	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	0	</minCriticalPath>
				<exprInStage>	<!--i&nbsp;&lt;&nbsp;10<br>-->	</exprInStage>
				<Binary>
					<nodeID>	955505904	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	boolean	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp2	</destSignalName>
					<priority>	0	</priority>
					<minPathToEnd>	0	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	955505904	</componentID>
					<op>	LT	</op>
					<ipcore>	notUsed	</ipcore>
					<leftNode>
						<VariableAccess>
							<nodeID>	305016262	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_run_i_2	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	748094801	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_run_i_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</leftNode>

					<rightNode>
						<Literal>
							<nodeID>	364850045	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp3	</destSignalName>
							<priority>	0	</priority>
							<minPathToEnd>	0	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	364850045	</componentID>
							<type>	int	</type>
							<value>	10	</value>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_tmp3&nbsp;=&nbsp;32'sh0000000a&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Literal>
					</rightNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;&lt;&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</Binary>
			</Stage>

		</Phase>

		<Phase>
			<phaseID>	15	</phaseID>
			<Stage>
				<stageID>	0	</stageID>
				<stepNum>	4	</stepNum>
				<minCriticalPath>	5	</minCriticalPath>
				<exprInStage>	<!--arrayA[i]&nbsp;=&nbsp;obj.deque()<br>-->	</exprInStage>
				<ArrayAccess>
					<nodeID>	968894130	</nodeID>
					<startStep>	3	</startStep>
					<endStep>	3	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	w_sys_tmp5	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	4	</fastestStepForAlap>
					<componentID>	1982631356	</componentID>
					<variableName>	arrayA	</variableName>
					<isRead>	false	</isRead>
					<type>	int	</type>
					<variableID>	0	</variableID>
					<dependence>		</dependence>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DPRAM&nbsp;:&nbsp;dpram_arrayA_0&nbsp;&nbsp;&nbsp;&nbsp;--></component>
					<offset>
						<VariableAccess>
							<nodeID>	1728933440	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	r_run_i_2	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	4	</fastestStepForAlap>
							<componentID>	748094801	</componentID>
							<variableName>	i	</variableName>
							<type>	int	</type>
							<variableID>	2	</variableID>
							<isRead>	true	</isRead>
							<dependence>		</dependence>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_run_i_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</VariableAccess>
					</offset>
					<assignNode>
						<MethodInv>
							<nodeID>	583098523	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	3	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_obj_deque_return	</destSignalName>
							<priority>	5	</priority>
							<minPathToEnd>	5	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	1168994800	</componentID>
							<defClass>	fifoa2b	</defClass>
							<objName>	obj	</objName>
							<caleeName>	deque	</caleeName>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;none&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</MethodInv>
					</assignNode>
				</ArrayAccess>
			</Stage>

			<Stage>
				<stageID>	1	</stageID>
				<stepNum>	1	</stepNum>
				<minCriticalPath>	1	</minCriticalPath>
				<exprInStage>	<!--++i<br>-->	</exprInStage>
				<VariableAccess>
					<nodeID>	2115200844	</nodeID>
					<startStep>	0	</startStep>
					<endStep>	0	</endStep>
					<destType>	int	</destType>
					<destTypeIsReg>	false	</destTypeIsReg>
					<destSignalName>	r_run_i_2	</destSignalName>
					<priority>	1	</priority>
					<minPathToEnd>	1	</minPathToEnd>
					<fastestStepForAlap>	0	</fastestStepForAlap>
					<componentID>	748094801	</componentID>
					<variableName>	i	</variableName>
					<type>	int	</type>
					<variableID>	2	</variableID>
					<isRead>	false	</isRead>
					<dependence>		</dependence>
					<assignNode>
						<Binary>
							<nodeID>	736292670	</nodeID>
							<startStep>	0	</startStep>
							<endStep>	0	</endStep>
							<destType>	int	</destType>
							<destTypeIsReg>	false	</destTypeIsReg>
							<destSignalName>	w_sys_tmp6	</destSignalName>
							<priority>	1	</priority>
							<minPathToEnd>	1	</minPathToEnd>
							<fastestStepForAlap>	0	</fastestStepForAlap>
							<componentID>	736292670	</componentID>
							<op>	+	</op>
							<ipcore>	notUsed	</ipcore>
							<leftNode>
								<VariableAccess>
									<nodeID>	1070130676	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	r_run_i_2	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	748094801	</componentID>
									<variableName>	i	</variableName>
									<type>	int	</type>
									<variableID>	2	</variableID>
									<isRead>	true	</isRead>
									<dependence>		</dependence>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_run_i_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</VariableAccess>
							</leftNode>

							<rightNode>
								<Literal>
									<nodeID>	510727907	</nodeID>
									<startStep>	0	</startStep>
									<endStep>	0	</endStep>
									<destType>	int	</destType>
									<destTypeIsReg>	false	</destTypeIsReg>
									<destSignalName>	w_sys_intOne	</destSignalName>
									<priority>	1	</priority>
									<minPathToEnd>	1	</minPathToEnd>
									<fastestStepForAlap>	0	</fastestStepForAlap>
									<componentID>	510727907	</componentID>
									<type>	int	</type>
									<value>	1	</value>
									<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;wire&nbsp;:&nbsp;w_sys_intOne&nbsp;=&nbsp;32'sh1&nbsp;&nbsp;&nbsp;&nbsp;--></component>
								</Literal>
							</rightNode>
							<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;verilog&nbsp;operator&nbsp;:&nbsp;+&nbsp;&nbsp;&nbsp;&nbsp;--></component>
						</Binary>
					</assignNode>
					<component><!--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;reg&nbsp;:&nbsp;r_run_i_2&nbsp;&nbsp;&nbsp;&nbsp;--></component>
				</VariableAccess>
			</Stage>

		</Phase>

	<exprInMethod><!--<br>public&nbsp;void&nbsp;run()&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;int&nbsp;i;<br>&nbsp;&nbsp;&nbsp;&nbsp;boolean&nbsp;check_finished;<br>&nbsp;&nbsp;&nbsp;&nbsp;while&nbsp;(true)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;check_finished&nbsp;=&nbsp;obj.check_finished();<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;if&nbsp;(check_finished&nbsp;==&nbsp;true)&nbsp;break;<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>&nbsp;&nbsp;&nbsp;&nbsp;for&nbsp;(i&nbsp;=&nbsp;0;&nbsp;i&nbsp;&lt;&nbsp;10;&nbsp;++i)&nbsp;{<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;arrayA[i]&nbsp;=&nbsp;obj.deque();<br>&nbsp;&nbsp;&nbsp;&nbsp;}<br>}--></exprInMethod>
</METHOD>

	</CLASS>
