Timing Analyzer report for display_divider
Wed Nov 13 15:41:45 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; display_divider                                        ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.92 MHz ; 74.92 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -12.347 ; -214.414          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.405 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -62.110                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                    ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -12.347 ; divider:dut|sa[5] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.267     ;
; -12.346 ; divider:dut|sa[5] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.266     ;
; -12.303 ; divider:dut|sa[5] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.222     ;
; -12.248 ; divider:dut|sa[4] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.168     ;
; -12.247 ; divider:dut|sa[4] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.167     ;
; -12.204 ; divider:dut|sa[4] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.123     ;
; -12.199 ; divider:dut|sa[5] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.119     ;
; -12.157 ; divider:dut|sa[5] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 13.076     ;
; -12.143 ; divider:dut|sa[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 13.064     ;
; -12.142 ; divider:dut|sa[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 13.063     ;
; -12.115 ; divider:dut|sa[6] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.035     ;
; -12.114 ; divider:dut|sa[6] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.034     ;
; -12.100 ; divider:dut|sa[4] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.020     ;
; -12.099 ; divider:dut|sa[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 13.019     ;
; -12.079 ; divider:dut|sa[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.999     ;
; -12.078 ; divider:dut|sa[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.998     ;
; -12.077 ; divider:dut|sa[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.998     ;
; -12.076 ; divider:dut|sa[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.997     ;
; -12.071 ; divider:dut|sa[6] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.990     ;
; -12.058 ; divider:dut|sa[4] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.977     ;
; -12.050 ; divider:dut|sa[5] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.969     ;
; -12.035 ; divider:dut|sa[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.954     ;
; -12.033 ; divider:dut|sa[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.953     ;
; -12.001 ; divider:dut|sa[5] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.921     ;
; -11.995 ; divider:dut|sa[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.916     ;
; -11.972 ; divider:dut|sa[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.893     ;
; -11.971 ; divider:dut|sa[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.892     ;
; -11.967 ; divider:dut|sa[6] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.887     ;
; -11.953 ; divider:dut|sa[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.873     ;
; -11.951 ; divider:dut|sa[4] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.870     ;
; -11.931 ; divider:dut|sa[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.851     ;
; -11.929 ; divider:dut|sa[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.850     ;
; -11.928 ; divider:dut|sa[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.848     ;
; -11.925 ; divider:dut|sa[6] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.844     ;
; -11.902 ; divider:dut|sa[4] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.822     ;
; -11.889 ; divider:dut|sa[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.808     ;
; -11.887 ; divider:dut|sa[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.807     ;
; -11.846 ; divider:dut|sa[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.766     ;
; -11.824 ; divider:dut|sa[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.745     ;
; -11.821 ; divider:dut|sb[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.743     ;
; -11.820 ; divider:dut|sb[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.742     ;
; -11.818 ; divider:dut|sa[6] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.737     ;
; -11.799 ; divider:dut|sa[7] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.720     ;
; -11.798 ; divider:dut|sa[7] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.719     ;
; -11.797 ; divider:dut|sa[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.718     ;
; -11.782 ; divider:dut|sa[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.702     ;
; -11.782 ; divider:dut|sa[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.701     ;
; -11.780 ; divider:dut|sa[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.700     ;
; -11.777 ; divider:dut|sb[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.698     ;
; -11.769 ; divider:dut|sa[6] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.689     ;
; -11.755 ; divider:dut|sa[7] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.675     ;
; -11.748 ; divider:dut|sb[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.670     ;
; -11.747 ; divider:dut|sb[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.669     ;
; -11.733 ; divider:dut|sa[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.653     ;
; -11.731 ; divider:dut|sa[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.652     ;
; -11.704 ; divider:dut|sb[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.625     ;
; -11.675 ; divider:dut|sa[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.595     ;
; -11.673 ; divider:dut|sb[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.595     ;
; -11.673 ; divider:dut|sb[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.595     ;
; -11.672 ; divider:dut|sb[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.594     ;
; -11.651 ; divider:dut|sa[7] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.572     ;
; -11.631 ; divider:dut|sb[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.552     ;
; -11.629 ; divider:dut|sb[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.550     ;
; -11.626 ; divider:dut|sa[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.547     ;
; -11.609 ; divider:dut|sa[7] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.529     ;
; -11.600 ; divider:dut|sb[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.522     ;
; -11.558 ; divider:dut|sb[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.479     ;
; -11.541 ; divider:dut|sb[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.463     ;
; -11.540 ; divider:dut|sb[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.462     ;
; -11.525 ; divider:dut|sb[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.447     ;
; -11.524 ; divider:dut|sb[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.445     ;
; -11.502 ; divider:dut|sa[7] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.422     ;
; -11.497 ; divider:dut|sb[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.418     ;
; -11.483 ; divider:dut|sb[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.404     ;
; -11.475 ; divider:dut|sb[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.397     ;
; -11.453 ; divider:dut|sa[7] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.374     ;
; -11.451 ; divider:dut|sb[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.372     ;
; -11.402 ; divider:dut|sb[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.324     ;
; -11.393 ; divider:dut|sb[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.315     ;
; -11.376 ; divider:dut|sb[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.297     ;
; -11.351 ; divider:dut|sb[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.272     ;
; -11.327 ; divider:dut|sb[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.249     ;
; -11.304 ; divider:dut|sa[5] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.223     ;
; -11.244 ; divider:dut|sb[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 12.165     ;
; -11.205 ; divider:dut|sa[4] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 12.124     ;
; -11.195 ; divider:dut|sb[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 12.117     ;
; -11.183 ; divider:dut|sa[5] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 12.107     ;
; -11.179 ; divider:dut|sa[5] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 12.103     ;
; -11.100 ; divider:dut|sa[1] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 12.020     ;
; -11.084 ; divider:dut|sa[4] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 12.008     ;
; -11.080 ; divider:dut|sa[4] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 12.004     ;
; -11.072 ; divider:dut|sa[6] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 11.991     ;
; -11.046 ; divider:dut|sa[5] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.970     ;
; -11.036 ; divider:dut|sa[3] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 11.955     ;
; -11.034 ; divider:dut|sa[2] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 11.954     ;
; -10.979 ; divider:dut|sa[1] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 11.904     ;
; -10.975 ; divider:dut|sa[1] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.073     ; 11.900     ;
; -10.951 ; divider:dut|sa[6] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.875     ;
; -10.947 ; divider:dut|sa[6] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.871     ;
; -10.947 ; divider:dut|sa[4] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 11.871     ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.432 ; divider:dut|next_state.done                            ; divider:dut|state.done                                     ; clk          ; clk         ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; divider:dut|next_state.div_by_1                        ; divider:dut|state.div_by_1                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.696      ;
; 0.593 ; divider:dut|state.idle                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.858      ;
; 0.605 ; divider:dut|next_state.loop_state                      ; divider:dut|state.loop_state                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.869      ;
; 0.615 ; divider:dut|next_state.idle                            ; divider:dut|state.idle                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.878      ;
; 0.650 ; divider:dut|state.loop_state                           ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.914      ;
; 0.658 ; divider:dut|state.loop_state                           ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.922      ;
; 0.658 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.923      ;
; 0.687 ; divider:dut|state.div_by_1                             ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.951      ;
; 0.699 ; divider:dut|state.init                                 ; divider:dut|next_state.div_by_1                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.963      ;
; 0.708 ; divider:dut|state.div_by_1                             ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 0.972      ;
; 0.741 ; divider:dut|state.init                                 ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.005      ;
; 0.767 ; divider:dut|state.loop_state                           ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.031      ;
; 0.837 ; divider:dut|state.loop_state                           ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.101      ;
; 0.855 ; divider:dut|state.loop_state                           ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.119      ;
; 0.870 ; divider:dut|state.loop_state                           ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.134      ;
; 0.871 ; divider:dut|state.loop_state                           ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.135      ;
; 0.877 ; divider:dut|state.loop_state                           ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.141      ;
; 0.878 ; divider:dut|state.loop_state                           ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.142      ;
; 0.880 ; divider:dut|state.loop_state                           ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.144      ;
; 0.895 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.160      ;
; 0.897 ; divider:dut|sq[0]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.188      ;
; 0.939 ; divider:dut|sq[3]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.231      ;
; 0.960 ; divider:dut|state.done                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.225      ;
; 1.004 ; divider:dut|sq[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.269      ;
; 1.008 ; divider:dut|sq[3]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.273      ;
; 1.010 ; divider:dut|sq[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.275      ;
; 1.014 ; divider:dut|sq[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.279      ;
; 1.058 ; divider:dut|sq[6]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.350      ;
; 1.073 ; divider:dut|state.div_by_1                             ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.337      ;
; 1.080 ; divider:dut|state.div_by_1                             ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.344      ;
; 1.083 ; divider:dut|state.div_by_1                             ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.347      ;
; 1.103 ; divider:dut|sq[7]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.395      ;
; 1.117 ; divider:dut|sq[4]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.409      ;
; 1.129 ; divider:dut|sq[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.394      ;
; 1.130 ; divider:dut|sq[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.395      ;
; 1.149 ; divider:dut|sq[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.414      ;
; 1.180 ; divider:dut|state.div_by_1                             ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.444      ;
; 1.187 ; divider:dut|state.div_by_1                             ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.451      ;
; 1.191 ; divider:dut|sa[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.084      ; 1.461      ;
; 1.193 ; divider:dut|state.init                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.450      ;
; 1.203 ; divider:dut|state.div_by_1                             ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.467      ;
; 1.210 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.085      ; 1.481      ;
; 1.211 ; divider:dut|state.div_by_1                             ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.475      ;
; 1.236 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.086      ; 1.508      ;
; 1.239 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.086      ; 1.511      ;
; 1.254 ; divider:dut|sq[1]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.546      ;
; 1.258 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.523      ;
; 1.258 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.523      ;
; 1.258 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.523      ;
; 1.258 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.523      ;
; 1.275 ; divider:dut|sq[5]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.567      ;
; 1.279 ; divider:dut|sq[2]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.106      ; 1.571      ;
; 1.322 ; divider:dut|sq[3]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.587      ;
; 1.325 ; divider:dut|sq[4]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.590      ;
; 1.326 ; divider:dut|sq[2]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.591      ;
; 1.329 ; divider:dut|sq[6]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.594      ;
; 1.337 ; divider:dut|sa[0]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.085      ; 1.608      ;
; 1.337 ; divider:dut|sq[2]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.602      ;
; 1.340 ; divider:dut|sa[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.609      ;
; 1.361 ; divider:dut|sa[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.084      ; 1.631      ;
; 1.370 ; divider:dut|sq[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.634      ;
; 1.380 ; divider:dut|sa[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.084      ; 1.650      ;
; 1.423 ; divider:dut|state.loop_state                           ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.681      ;
; 1.426 ; divider:dut|sa[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.084      ; 1.696      ;
; 1.437 ; divider:dut|sq[3]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.702      ;
; 1.440 ; divider:dut|sq[5]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.705      ;
; 1.441 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.696      ;
; 1.447 ; divider:dut|state.init                                 ; divider:dut|sb[2]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.704      ;
; 1.447 ; divider:dut|sq[5]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.712      ;
; 1.451 ; divider:dut|state.init                                 ; divider:dut|sb[3]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.708      ;
; 1.452 ; divider:dut|sq[2]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.717      ;
; 1.453 ; divider:dut|state.init                                 ; divider:dut|sb[0]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.710      ;
; 1.453 ; divider:dut|sa[0]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.085      ; 1.724      ;
; 1.453 ; divider:dut|sq[4]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.718      ;
; 1.457 ; divider:dut|state.init                                 ; divider:dut|sb[1]                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 1.714      ;
; 1.460 ; divider:dut|sq[4]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.725      ;
; 1.462 ; divider:dut|state.idle                                 ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.720      ;
; 1.483 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.086      ; 1.755      ;
; 1.505 ; divider:dut|sa[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.774      ;
; 1.517 ; divider:dut|state.idle                                 ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.776      ;
; 1.517 ; divider:dut|state.idle                                 ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.776      ;
; 1.517 ; divider:dut|state.idle                                 ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.776      ;
; 1.517 ; divider:dut|state.idle                                 ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.776      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.105      ; 1.814      ;
; 1.523 ; divider:dut|sq[0]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.787      ;
; 1.562 ; divider:dut|sa[7]                                      ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.826      ;
; 1.562 ; divider:dut|sb[1]                                      ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.085      ; 1.833      ;
; 1.565 ; divider:dut|sq[3]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.830      ;
; 1.568 ; divider:dut|state.idle                                 ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.826      ;
; 1.568 ; divider:dut|state.idle                                 ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.826      ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 81.93 MHz ; 81.93 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -11.206 ; -192.011         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.356 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -62.110                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                     ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -11.206 ; divider:dut|sa[5] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.135     ;
; -11.171 ; divider:dut|sa[5] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.100     ;
; -11.157 ; divider:dut|sa[4] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.086     ;
; -11.131 ; divider:dut|sa[5] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 12.059     ;
; -11.122 ; divider:dut|sa[4] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 12.051     ;
; -11.082 ; divider:dut|sa[4] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 12.010     ;
; -11.056 ; divider:dut|sa[5] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.985     ;
; -11.048 ; divider:dut|sa[6] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.977     ;
; -11.040 ; divider:dut|sa[5] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.968     ;
; -11.023 ; divider:dut|sa[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.953     ;
; -11.013 ; divider:dut|sa[6] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.942     ;
; -11.007 ; divider:dut|sa[4] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.936     ;
; -10.991 ; divider:dut|sa[4] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.919     ;
; -10.988 ; divider:dut|sa[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.918     ;
; -10.973 ; divider:dut|sa[6] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.901     ;
; -10.968 ; divider:dut|sa[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.898     ;
; -10.967 ; divider:dut|sa[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.896     ;
; -10.948 ; divider:dut|sa[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.877     ;
; -10.933 ; divider:dut|sa[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.863     ;
; -10.932 ; divider:dut|sa[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.861     ;
; -10.910 ; divider:dut|sa[5] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.838     ;
; -10.898 ; divider:dut|sa[6] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.827     ;
; -10.893 ; divider:dut|sa[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.822     ;
; -10.892 ; divider:dut|sa[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.820     ;
; -10.887 ; divider:dut|sa[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.817     ;
; -10.882 ; divider:dut|sa[6] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.810     ;
; -10.873 ; divider:dut|sa[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.803     ;
; -10.861 ; divider:dut|sa[4] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.789     ;
; -10.857 ; divider:dut|sa[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.786     ;
; -10.852 ; divider:dut|sa[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.782     ;
; -10.851 ; divider:dut|sa[5] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.780     ;
; -10.818 ; divider:dut|sa[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.748     ;
; -10.817 ; divider:dut|sa[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.746     ;
; -10.812 ; divider:dut|sa[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.741     ;
; -10.802 ; divider:dut|sa[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.731     ;
; -10.802 ; divider:dut|sa[4] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.731     ;
; -10.801 ; divider:dut|sa[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.729     ;
; -10.752 ; divider:dut|sa[6] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.680     ;
; -10.737 ; divider:dut|sa[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.667     ;
; -10.735 ; divider:dut|sa[7] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.665     ;
; -10.729 ; divider:dut|sb[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.660     ;
; -10.727 ; divider:dut|sa[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.656     ;
; -10.721 ; divider:dut|sa[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.650     ;
; -10.700 ; divider:dut|sa[7] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.630     ;
; -10.697 ; divider:dut|sb[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.628     ;
; -10.694 ; divider:dut|sb[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.625     ;
; -10.693 ; divider:dut|sa[6] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.622     ;
; -10.672 ; divider:dut|sa[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.601     ;
; -10.671 ; divider:dut|sa[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.599     ;
; -10.668 ; divider:dut|sa[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.598     ;
; -10.662 ; divider:dut|sb[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.593     ;
; -10.660 ; divider:dut|sa[7] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.589     ;
; -10.654 ; divider:dut|sb[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.584     ;
; -10.636 ; divider:dut|sb[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.567     ;
; -10.622 ; divider:dut|sb[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.552     ;
; -10.613 ; divider:dut|sa[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.543     ;
; -10.612 ; divider:dut|sa[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.541     ;
; -10.601 ; divider:dut|sb[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.532     ;
; -10.591 ; divider:dut|sa[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.520     ;
; -10.585 ; divider:dut|sa[7] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.515     ;
; -10.579 ; divider:dut|sb[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.510     ;
; -10.569 ; divider:dut|sa[7] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.498     ;
; -10.563 ; divider:dut|sb[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.493     ;
; -10.561 ; divider:dut|sb[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.491     ;
; -10.547 ; divider:dut|sb[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.478     ;
; -10.532 ; divider:dut|sa[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.462     ;
; -10.531 ; divider:dut|sb[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.461     ;
; -10.515 ; divider:dut|sb[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.446     ;
; -10.486 ; divider:dut|sb[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.417     ;
; -10.480 ; divider:dut|sb[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.411     ;
; -10.470 ; divider:dut|sb[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.400     ;
; -10.440 ; divider:dut|sb[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.370     ;
; -10.439 ; divider:dut|sa[7] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 11.368     ;
; -10.433 ; divider:dut|sb[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.363     ;
; -10.401 ; divider:dut|sb[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.331     ;
; -10.380 ; divider:dut|sa[7] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.310     ;
; -10.374 ; divider:dut|sb[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.305     ;
; -10.365 ; divider:dut|sb[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.296     ;
; -10.349 ; divider:dut|sb[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.279     ;
; -10.342 ; divider:dut|sb[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.273     ;
; -10.340 ; divider:dut|sb[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.270     ;
; -10.281 ; divider:dut|sb[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.212     ;
; -10.245 ; divider:dut|sa[5] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.173     ;
; -10.219 ; divider:dut|sb[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 11.149     ;
; -10.196 ; divider:dut|sa[4] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.124     ;
; -10.160 ; divider:dut|sb[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 11.091     ;
; -10.111 ; divider:dut|sa[5] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 11.046     ;
; -10.087 ; divider:dut|sa[6] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 11.015     ;
; -10.076 ; divider:dut|sa[5] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.064     ; 11.011     ;
; -10.062 ; divider:dut|sa[1] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 10.991     ;
; -10.062 ; divider:dut|sa[4] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.997     ;
; -10.027 ; divider:dut|sa[4] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.962     ;
; -10.007 ; divider:dut|sa[2] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 10.936     ;
; -10.006 ; divider:dut|sa[3] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 10.934     ;
; -9.959  ; divider:dut|sa[5] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.894     ;
; -9.953  ; divider:dut|sa[6] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.888     ;
; -9.928  ; divider:dut|sa[1] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.864     ;
; -9.926  ; divider:dut|sa[0] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 10.855     ;
; -9.918  ; divider:dut|sa[6] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.853     ;
; -9.910  ; divider:dut|sa[4] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.845     ;
+---------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                  ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.398 ; divider:dut|next_state.done                            ; divider:dut|state.done                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; divider:dut|next_state.div_by_1                        ; divider:dut|state.div_by_1                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.639      ;
; 0.550 ; divider:dut|state.idle                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.792      ;
; 0.552 ; divider:dut|next_state.loop_state                      ; divider:dut|state.loop_state                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.793      ;
; 0.570 ; divider:dut|next_state.idle                            ; divider:dut|state.idle                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.810      ;
; 0.599 ; divider:dut|state.loop_state                           ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.839      ;
; 0.606 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.848      ;
; 0.607 ; divider:dut|state.loop_state                           ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.847      ;
; 0.628 ; divider:dut|state.div_by_1                             ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.869      ;
; 0.638 ; divider:dut|state.init                                 ; divider:dut|next_state.div_by_1                            ; clk          ; clk         ; 0.000        ; 0.070      ; 0.879      ;
; 0.652 ; divider:dut|state.div_by_1                             ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.893      ;
; 0.678 ; divider:dut|state.init                                 ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.919      ;
; 0.683 ; divider:dut|state.loop_state                           ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.924      ;
; 0.774 ; divider:dut|state.loop_state                           ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.015      ;
; 0.793 ; divider:dut|state.loop_state                           ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.070      ; 1.034      ;
; 0.806 ; divider:dut|state.loop_state                           ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.046      ;
; 0.806 ; divider:dut|state.loop_state                           ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.046      ;
; 0.813 ; divider:dut|state.loop_state                           ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.053      ;
; 0.814 ; divider:dut|state.loop_state                           ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.054      ;
; 0.815 ; divider:dut|state.loop_state                           ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.055      ;
; 0.817 ; divider:dut|sq[0]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.085      ;
; 0.829 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.071      ;
; 0.849 ; divider:dut|sq[3]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.118      ;
; 0.891 ; divider:dut|state.done                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.921 ; divider:dut|sq[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.162      ;
; 0.927 ; divider:dut|sq[3]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.168      ;
; 0.929 ; divider:dut|sq[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.170      ;
; 0.932 ; divider:dut|sq[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.173      ;
; 0.982 ; divider:dut|sq[6]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.251      ;
; 1.003 ; divider:dut|state.div_by_1                             ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.243      ;
; 1.010 ; divider:dut|state.div_by_1                             ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.250      ;
; 1.013 ; divider:dut|state.div_by_1                             ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.253      ;
; 1.023 ; divider:dut|sq[7]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.292      ;
; 1.034 ; divider:dut|sq[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.275      ;
; 1.035 ; divider:dut|sq[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.276      ;
; 1.036 ; divider:dut|sq[4]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.305      ;
; 1.062 ; divider:dut|sq[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.303      ;
; 1.065 ; divider:dut|sa[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.078      ; 1.314      ;
; 1.076 ; divider:dut|state.div_by_1                             ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.316      ;
; 1.085 ; divider:dut|state.div_by_1                             ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.325      ;
; 1.101 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.351      ;
; 1.101 ; divider:dut|state.init                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.333      ;
; 1.118 ; divider:dut|state.div_by_1                             ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.358      ;
; 1.126 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.376      ;
; 1.126 ; divider:dut|state.div_by_1                             ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.366      ;
; 1.129 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.379      ;
; 1.145 ; divider:dut|sq[1]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.414      ;
; 1.161 ; divider:dut|sq[5]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.430      ;
; 1.163 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.405      ;
; 1.163 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.405      ;
; 1.163 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.405      ;
; 1.163 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.405      ;
; 1.167 ; divider:dut|sq[2]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.098      ; 1.436      ;
; 1.195 ; divider:dut|sq[2]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.436      ;
; 1.195 ; divider:dut|sq[4]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.436      ;
; 1.198 ; divider:dut|sq[6]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.439      ;
; 1.211 ; divider:dut|sa[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.458      ;
; 1.211 ; divider:dut|sq[3]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.452      ;
; 1.219 ; divider:dut|sa[0]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.469      ;
; 1.221 ; divider:dut|sq[2]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.462      ;
; 1.238 ; divider:dut|sa[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.487      ;
; 1.249 ; divider:dut|sa[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.497      ;
; 1.254 ; divider:dut|sq[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.495      ;
; 1.269 ; divider:dut|state.loop_state                           ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.502      ;
; 1.274 ; divider:dut|sa[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.522      ;
; 1.280 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.512      ;
; 1.296 ; divider:dut|sq[3]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.537      ;
; 1.298 ; divider:dut|sa[0]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.548      ;
; 1.298 ; divider:dut|sq[5]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.539      ;
; 1.299 ; divider:dut|state.init                                 ; divider:dut|sb[3]                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.531      ;
; 1.299 ; divider:dut|state.init                                 ; divider:dut|sb[2]                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.531      ;
; 1.305 ; divider:dut|state.init                                 ; divider:dut|sb[0]                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.537      ;
; 1.306 ; divider:dut|sq[2]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.547      ;
; 1.306 ; divider:dut|sq[4]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.547      ;
; 1.314 ; divider:dut|state.init                                 ; divider:dut|sb[1]                                          ; clk          ; clk         ; 0.000        ; 0.061      ; 1.546      ;
; 1.317 ; divider:dut|state.idle                                 ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.550      ;
; 1.324 ; divider:dut|sq[5]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.565      ;
; 1.332 ; divider:dut|sq[4]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.573      ;
; 1.351 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.601      ;
; 1.352 ; divider:dut|sa[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.076      ; 1.599      ;
; 1.380 ; divider:dut|state.idle                                 ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.614      ;
; 1.380 ; divider:dut|state.idle                                 ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.614      ;
; 1.380 ; divider:dut|state.idle                                 ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.614      ;
; 1.380 ; divider:dut|state.idle                                 ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.063      ; 1.614      ;
; 1.389 ; divider:dut|sq[0]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.069      ; 1.629      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.670      ;
; 1.402 ; divider:dut|sa[7]                                      ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.643      ;
; 1.407 ; divider:dut|sq[3]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.648      ;
; 1.416 ; divider:dut|sb[1]                                      ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.665      ;
; 1.417 ; divider:dut|sq[2]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.658      ;
; 1.425 ; divider:dut|state.idle                                 ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.062      ; 1.658      ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.439 ; -85.216           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -51.796                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                    ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.439 ; divider:dut|sa[5] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.386      ;
; -5.433 ; divider:dut|sa[5] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.381      ;
; -5.405 ; divider:dut|sa[5] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.353      ;
; -5.354 ; divider:dut|sa[4] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.301      ;
; -5.348 ; divider:dut|sa[4] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.296      ;
; -5.344 ; divider:dut|sa[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.291      ;
; -5.341 ; divider:dut|sa[5] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.289      ;
; -5.338 ; divider:dut|sa[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.286      ;
; -5.320 ; divider:dut|sa[4] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.268      ;
; -5.319 ; divider:dut|sa[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.266      ;
; -5.313 ; divider:dut|sa[5] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.260      ;
; -5.313 ; divider:dut|sa[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.261      ;
; -5.311 ; divider:dut|sa[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.258      ;
; -5.310 ; divider:dut|sa[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.258      ;
; -5.305 ; divider:dut|sa[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.253      ;
; -5.290 ; divider:dut|sa[6] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.237      ;
; -5.286 ; divider:dut|sa[5] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.233      ;
; -5.285 ; divider:dut|sa[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.233      ;
; -5.284 ; divider:dut|sa[6] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.232      ;
; -5.277 ; divider:dut|sa[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.225      ;
; -5.267 ; divider:dut|sa[5] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.215      ;
; -5.256 ; divider:dut|sa[6] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.204      ;
; -5.256 ; divider:dut|sa[4] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.204      ;
; -5.246 ; divider:dut|sa[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.194      ;
; -5.239 ; divider:dut|sa[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.186      ;
; -5.233 ; divider:dut|sa[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.181      ;
; -5.228 ; divider:dut|sa[4] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.175      ;
; -5.221 ; divider:dut|sa[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.169      ;
; -5.218 ; divider:dut|sa[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.165      ;
; -5.213 ; divider:dut|sa[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.161      ;
; -5.209 ; divider:dut|sb[3] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.157      ;
; -5.205 ; divider:dut|sa[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.153      ;
; -5.203 ; divider:dut|sb[3] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.152      ;
; -5.201 ; divider:dut|sa[4] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.148      ;
; -5.193 ; divider:dut|sa[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.140      ;
; -5.192 ; divider:dut|sa[6] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.140      ;
; -5.191 ; divider:dut|sa[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.138      ;
; -5.185 ; divider:dut|sa[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.132      ;
; -5.182 ; divider:dut|sa[4] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.130      ;
; -5.175 ; divider:dut|sb[3] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.124      ;
; -5.172 ; divider:dut|sa[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.120      ;
; -5.168 ; divider:dut|sa[7] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.115      ;
; -5.166 ; divider:dut|sa[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.113      ;
; -5.164 ; divider:dut|sa[6] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.111      ;
; -5.162 ; divider:dut|sa[7] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.110      ;
; -5.158 ; divider:dut|sa[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.105      ;
; -5.149 ; divider:dut|sb[2] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.097      ;
; -5.147 ; divider:dut|sa[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.095      ;
; -5.143 ; divider:dut|sb[2] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.092      ;
; -5.141 ; divider:dut|sa[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.089      ;
; -5.139 ; divider:dut|sa[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.087      ;
; -5.137 ; divider:dut|sa[6] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.084      ;
; -5.134 ; divider:dut|sa[7] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.082      ;
; -5.118 ; divider:dut|sa[6] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.066      ;
; -5.115 ; divider:dut|sb[2] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.064      ;
; -5.113 ; divider:dut|sa[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.060      ;
; -5.111 ; divider:dut|sb[3] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.060      ;
; -5.086 ; divider:dut|sa[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 6.033      ;
; -5.083 ; divider:dut|sb[3] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.031      ;
; -5.081 ; divider:dut|sb[0] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.029      ;
; -5.075 ; divider:dut|sb[0] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.024      ;
; -5.070 ; divider:dut|sa[7] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.018      ;
; -5.067 ; divider:dut|sa[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.015      ;
; -5.056 ; divider:dut|sb[3] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.004      ;
; -5.055 ; divider:dut|sb[1] ; divider:dut|sa[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 6.003      ;
; -5.051 ; divider:dut|sb[2] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 6.000      ;
; -5.049 ; divider:dut|sb[1] ; divider:dut|sa[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.998      ;
; -5.047 ; divider:dut|sb[0] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.996      ;
; -5.042 ; divider:dut|sa[7] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.989      ;
; -5.037 ; divider:dut|sb[3] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.986      ;
; -5.023 ; divider:dut|sb[2] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.971      ;
; -5.021 ; divider:dut|sb[1] ; divider:dut|sa[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.970      ;
; -5.015 ; divider:dut|sa[7] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.962      ;
; -4.996 ; divider:dut|sa[7] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.944      ;
; -4.996 ; divider:dut|sb[2] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.944      ;
; -4.983 ; divider:dut|sb[0] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.932      ;
; -4.977 ; divider:dut|sb[2] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.926      ;
; -4.957 ; divider:dut|sb[1] ; divider:dut|sa[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.906      ;
; -4.955 ; divider:dut|sb[0] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.903      ;
; -4.929 ; divider:dut|sb[1] ; divider:dut|sa[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.877      ;
; -4.928 ; divider:dut|sb[0] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.876      ;
; -4.919 ; divider:dut|sa[5] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.866      ;
; -4.909 ; divider:dut|sb[0] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.858      ;
; -4.902 ; divider:dut|sb[1] ; divider:dut|sa[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 5.850      ;
; -4.898 ; divider:dut|sa[5] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.851      ;
; -4.890 ; divider:dut|sa[5] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.843      ;
; -4.883 ; divider:dut|sb[1] ; divider:dut|sa[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.832      ;
; -4.834 ; divider:dut|sa[4] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.781      ;
; -4.824 ; divider:dut|sa[1] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.771      ;
; -4.821 ; divider:dut|sa[5] ; divider:dut|sq[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.774      ;
; -4.813 ; divider:dut|sa[4] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.766      ;
; -4.805 ; divider:dut|sa[4] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.758      ;
; -4.803 ; divider:dut|sa[1] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.756      ;
; -4.799 ; divider:dut|sa[3] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.746      ;
; -4.795 ; divider:dut|sa[1] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.748      ;
; -4.791 ; divider:dut|sa[2] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.738      ;
; -4.778 ; divider:dut|sa[3] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.731      ;
; -4.770 ; divider:dut|sa[6] ; divider:dut|sa[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 5.717      ;
; -4.770 ; divider:dut|sa[3] ; divider:dut|sq[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.723      ;
; -4.770 ; divider:dut|sa[2] ; divider:dut|sq[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 5.723      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                  ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; divider:dut|\output_and_next_state_logic:temp_overflow ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.191 ; divider:dut|next_state.done                            ; divider:dut|state.done                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; divider:dut|next_state.div_by_1                        ; divider:dut|state.div_by_1                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.266 ; divider:dut|state.idle                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.390      ;
; 0.266 ; divider:dut|next_state.loop_state                      ; divider:dut|state.loop_state                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.389      ;
; 0.273 ; divider:dut|next_state.idle                            ; divider:dut|state.idle                                     ; clk          ; clk         ; 0.000        ; 0.039      ; 0.396      ;
; 0.292 ; divider:dut|state.loop_state                           ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_sign         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.300 ; divider:dut|state.loop_state                           ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.423      ;
; 0.321 ; divider:dut|state.div_by_1                             ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.444      ;
; 0.323 ; divider:dut|state.init                                 ; divider:dut|next_state.div_by_1                            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.446      ;
; 0.330 ; divider:dut|state.div_by_1                             ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.453      ;
; 0.340 ; divider:dut|state.init                                 ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.463      ;
; 0.350 ; divider:dut|state.loop_state                           ; divider:dut|next_state.loop_state                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.473      ;
; 0.382 ; divider:dut|state.loop_state                           ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.505      ;
; 0.388 ; divider:dut|state.loop_state                           ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.511      ;
; 0.395 ; divider:dut|sq[0]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.546      ;
; 0.396 ; divider:dut|state.loop_state                           ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.519      ;
; 0.397 ; divider:dut|state.loop_state                           ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.520      ;
; 0.403 ; divider:dut|state.loop_state                           ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.526      ;
; 0.403 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_overflow     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.527      ;
; 0.404 ; divider:dut|state.loop_state                           ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.527      ;
; 0.406 ; divider:dut|state.loop_state                           ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.529      ;
; 0.410 ; divider:dut|sq[3]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.562      ;
; 0.433 ; divider:dut|state.done                                 ; divider:dut|next_state.idle                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.557      ;
; 0.454 ; divider:dut|sq[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.578      ;
; 0.456 ; divider:dut|sq[3]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.580      ;
; 0.458 ; divider:dut|sq[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.582      ;
; 0.460 ; divider:dut|sq[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.584      ;
; 0.466 ; divider:dut|sq[6]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.618      ;
; 0.479 ; divider:dut|sq[7]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.631      ;
; 0.479 ; divider:dut|state.div_by_1                             ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.602      ;
; 0.487 ; divider:dut|sq[4]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.639      ;
; 0.487 ; divider:dut|state.div_by_1                             ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.610      ;
; 0.489 ; divider:dut|state.div_by_1                             ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.612      ;
; 0.513 ; divider:dut|sq[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.637      ;
; 0.516 ; divider:dut|sq[2]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.516 ; divider:dut|sq[6]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.640      ;
; 0.532 ; divider:dut|state.div_by_1                             ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.655      ;
; 0.537 ; divider:dut|sa[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.046      ; 0.667      ;
; 0.540 ; divider:dut|state.div_by_1                             ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.663      ;
; 0.545 ; divider:dut|state.div_by_1                             ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.668      ;
; 0.550 ; divider:dut|sa[1]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.681      ;
; 0.552 ; divider:dut|state.init                                 ; divider:dut|sN[3]                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.668      ;
; 0.553 ; divider:dut|state.div_by_1                             ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.676      ;
; 0.554 ; divider:dut|sq[1]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.706      ;
; 0.555 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.686      ;
; 0.558 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.689      ;
; 0.563 ; divider:dut|sq[5]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.565 ; divider:dut|sq[2]                                      ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.717      ;
; 0.579 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.703      ;
; 0.579 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.703      ;
; 0.579 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.703      ;
; 0.579 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.703      ;
; 0.599 ; divider:dut|sa[5]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.728      ;
; 0.601 ; divider:dut|sa[0]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[0] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.732      ;
; 0.604 ; divider:dut|sq[3]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.728      ;
; 0.606 ; divider:dut|sq[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.729      ;
; 0.609 ; divider:dut|sa[0]                                      ; divider:dut|sq[0]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.739      ;
; 0.613 ; divider:dut|sq[4]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.737      ;
; 0.614 ; divider:dut|sq[2]                                      ; divider:dut|sq[3]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.738      ;
; 0.616 ; divider:dut|sq[6]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.740      ;
; 0.617 ; divider:dut|sq[2]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.741      ;
; 0.634 ; divider:dut|sa[1]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.764      ;
; 0.650 ; divider:dut|state.loop_state                           ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.767      ;
; 0.652 ; divider:dut|sa[7]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.046      ; 0.782      ;
; 0.657 ; divider:dut|sa[0]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[1] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.788      ;
; 0.662 ; divider:dut|state.init                                 ; divider:dut|sb[3]                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.778      ;
; 0.662 ; divider:dut|state.init                                 ; divider:dut|sb[2]                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.778      ;
; 0.665 ; divider:dut|state.idle                                 ; divider:dut|sa[0]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.782      ;
; 0.665 ; divider:dut|sq[5]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.789      ;
; 0.668 ; divider:dut|state.init                                 ; divider:dut|sb[0]                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.784      ;
; 0.668 ; divider:dut|sq[3]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.792      ;
; 0.668 ; divider:dut|sN[3]                                      ; divider:dut|\output_and_next_state_logic:temp_remainder[3] ; clk          ; clk         ; 0.000        ; 0.047      ; 0.799      ;
; 0.670 ; divider:dut|sq[5]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.794      ;
; 0.675 ; divider:dut|sq[4]                                      ; divider:dut|sq[6]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.799      ;
; 0.680 ; divider:dut|\output_and_next_state_logic:temp_sign     ; divider:dut|sign                                           ; clk          ; clk         ; 0.000        ; 0.031      ; 0.795      ;
; 0.680 ; divider:dut|state.init                                 ; divider:dut|sb[1]                                          ; clk          ; clk         ; 0.000        ; 0.032      ; 0.796      ;
; 0.680 ; divider:dut|sq[4]                                      ; divider:dut|sq[7]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.804      ;
; 0.681 ; divider:dut|sq[2]                                      ; divider:dut|sq[5]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.805      ;
; 0.684 ; divider:dut|sa[4]                                      ; divider:dut|sq[4]                                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.813      ;
; 0.687 ; divider:dut|state.idle                                 ; divider:dut|sa[6]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.804      ;
; 0.687 ; divider:dut|state.idle                                 ; divider:dut|sa[3]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.804      ;
; 0.687 ; divider:dut|state.idle                                 ; divider:dut|sa[4]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.804      ;
; 0.687 ; divider:dut|state.idle                                 ; divider:dut|sa[5]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.804      ;
; 0.691 ; divider:dut|sq[0]                                      ; divider:dut|sq[1]                                          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.814      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[7]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[6]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[5]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[4]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[3]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[2]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[1]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.699 ; divider:dut|state.done                                 ; divider:dut|\output_and_next_state_logic:temp_quotient[0]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.850      ;
; 0.704 ; divider:dut|state.idle                                 ; divider:dut|sa[1]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.821      ;
; 0.704 ; divider:dut|state.idle                                 ; divider:dut|sa[2]                                          ; clk          ; clk         ; 0.000        ; 0.033      ; 0.821      ;
; 0.709 ; divider:dut|sb[1]                                      ; divider:dut|next_state.done                                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.839      ;
; 0.715 ; divider:dut|sa[7]                                      ; divider:dut|sa[7]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.839      ;
; 0.722 ; divider:dut|sq[1]                                      ; divider:dut|sq[2]                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.846      ;
+-------+--------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -12.347  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -12.347  ; 0.183 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -214.414 ; 0.0   ; 0.0      ; 0.0     ; -62.11              ;
;  clk             ; -214.414 ; 0.000 ; N/A      ; N/A     ; -62.110             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; overflow           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_display[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sign               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; divisor[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; divisor[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dividend[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; output_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; output_display[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; output_display[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; output_display[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; output_display[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; output_display[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; output_display[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; sign               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; output_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; output_display[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; output_display[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; output_display[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; output_display[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; output_display[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; output_display[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; sign               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; overflow           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; output_display[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; output_display[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; output_display[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; output_display[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; output_display[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; output_display[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; output_display[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; sign               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4928041  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4928041  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 86    ; 86   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; dividend[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; output_display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; overflow           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sign               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; dividend[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dividend[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; divisor[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                 ;
+--------------------+---------------------------------------------------------------------------------------+
; Output Port        ; Comment                                                                               ;
+--------------------+---------------------------------------------------------------------------------------+
; output_display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_display[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; overflow           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sign               ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Wed Nov 13 15:41:43 2024
Info: Command: quartus_sta display_divider -c display_divider
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'display_divider.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.347
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.347            -214.414 clk 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.206            -192.011 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.110 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.439             -85.216 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.796 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4940 megabytes
    Info: Processing ended: Wed Nov 13 15:41:45 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


