//===============================================================================================
// update history
//===============================================================================================

//---------------------------------------------------------------------------------------------
// 2022/08/17
//---------------------------------------------------------------------------------------------
// 1. DVS mode with DIFF output draft release

//===============================================================================================
// platform
//===============================================================================================
Version =

[Sensor]
SensorName = T2001JA
SlaveID    = 0x10

[ParaList]
//===============================================================================================
// FORMAT: 1A1D=0x05; 1A2D=0x06; 2A1D=0x07; 2A2D=0x08; 0A2D=0x0A; 0A1D=0x0C
//===============================================================================================

//===============================================================================================
// I2C Switch Bus (TCA9543): operation setting
//===============================================================================================
FORMAT 0C // 0A1D

//----------------------------------------------------------------------------------------------
// channel 0 status @ [0]
//----------------------------------------------------------------------------------------------
//     | 0 => disable
// (v) | 1 => enable
//----------------------------------------------------------------------------------------------
// channel 1 status @ [1]
//----------------------------------------------------------------------------------------------
//     | 0 => disable
// (v) | 1 => enable
//----------------------------------------------------------------------------------------------
W 73 00 03
W 70 00 03

//===============================================================================================
// FX3: data bus setting
//===============================================================================================
FORMAT 05 // 1A1D

//----------------------------------------------------------------------------------------------
// gpif2_data_bug_wide @ 0x20
//----------------------------------------------------------------------------------------------
//     | 0 => reserved
//     | 1 => 8-bit wide (not supported yet)
// (v) | 2 => 16-bit wide
//     | 3 => 32-bit wide
//----------------------------------------------------------------------------------------------
W FF 20 02

//===============================================================================================
// FPGA: operation setting
//===============================================================================================
FORMAT 05 // 1A1D

//----------------------------------------------------------------------------------------------
// GPIO0, "MIC_EN" control @ 0x24[0]
//----------------------------------------------------------------------------------------------
// (v) | 0 => voltage level low
//     | 1 => voltage level high
//----------------------------------------------------------------------------------------------
W 60 24 6A

//===============================================================================================
// IOVDD Voltage Regulators (MIC24045-JFYFL): operation setting
//===============================================================================================
FORMAT 05 // 1A1D

//----------------------------------------------------------------------------------------------
// VOUT_REGISTER @ 0x03[7:0]
//----------------------------------------------------------------------------------------------
// (v) | 0xB4 => 1.80V
//     | 0xE0 => 2.82V
//     | 0xF0 => 3.30V
//----------------------------------------------------------------------------------------------
//W 52 03 B4
W 52 03 F0

//===============================================================================================
// FPGA: operation setting
//===============================================================================================
FORMAT 05 // 1A1D

//----------------------------------------------------------------------------------------------
// USB_PCLK_POL @ 0x10[7]
//----------------------------------------------------------------------------------------------
//     | 0 => non-reverse
// (v) | 1 => reverse
//----------------------------------------------------------------------------------------------
// MCLK_SEL @ 0x10[1:0]
//----------------------------------------------------------------------------------------------
// (v) | 00 => 24MHz
//     | 01 => 12MHz
//     | 10 => 6MHz
//     | 11 => disable
//----------------------------------------------------------------------------------------------
W 60 10 80

//----------------------------------------------------------------------------------------------
// GPIO6, "SR_EN" control @ 0x24[6]
//----------------------------------------------------------------------------------------------
//     | 0 => voltage level low
// (v) | 1 => voltage level high
//----------------------------------------------------------------------------------------------
// GPIO5, "MIPI_EN" control @ 0x24[5]
//----------------------------------------------------------------------------------------------
//     | 0 => voltage level low
// (v) | 1 => voltage level high
//----------------------------------------------------------------------------------------------
// GPIO4, "FPGA_Data_OUT" control @ 0x24[4]
//----------------------------------------------------------------------------------------------
// (v) | 0 => voltage level low
//     | 1 => voltage level high
//----------------------------------------------------------------------------------------------
// GPIO3, "TC_RST" control @ 0x24[3]
//----------------------------------------------------------------------------------------------
//     | 0 => voltage level low
// (v) | 1 => voltage level high
//----------------------------------------------------------------------------------------------
// PIN | DVP | MIPI
// ----|-----|-----
// OE1 | 1   | 0
// OE2 | 0   | 1
//----------------------------------------------------------------------------------------------
// GPIO2, "OE2" control @ 0x24[2]
//----------------------------------------------------------------------------------------------
// (v) | 0 => voltage level low
//     | 1 => voltage level high
//----------------------------------------------------------------------------------------------
// GPIO1, "OE1" control @ 0x24[1]
//----------------------------------------------------------------------------------------------
//     | 0 => voltage level low
// (v) | 1 => voltage level high
//----------------------------------------------------------------------------------------------
// GPIO0, "MIC_EN" control @ 0x24[0]
//----------------------------------------------------------------------------------------------
//     | 0 => voltage level low
// (v) | 1 => voltage level high
//----------------------------------------------------------------------------------------------
W 60 24 6B

//===============================================================================================
// FPGA: reset chip
//===============================================================================================
FORMAT 05 // 1A1D

//----------------------------------------------------------------------------------------------
// FPGA_RESET_CMOS @ 0x22[0]
//----------------------------------------------------------------------------------------------
//     | 0 => voltage level low
// (v) | 1 => voltage level high
//----------------------------------------------------------------------------------------------
// FPGA_STANDBY_CMOS @ 0x22[1]
//----------------------------------------------------------------------------------------------
//     | 0 => voltage level low
// (v) | 1 => voltage level high
//----------------------------------------------------------------------------------------------
W 60 22 02
S 5
W 60 22 03

//===============================================================================================
// T2001JA
//===============================================================================================
FORMAT 05

//TPG_MODE :0、1、2
W 60 13 0 

//USB_PCLK_POL
W 60 10 80
//Test pattern horizontal blank
W 60 18 FF

//TPG_H_SIZE
W 60 14 0
W 60 15 9C

//TPG_V_SIZE
W 60 16 3
W 60 17 20

//TPG Enable
W 60 12 3
