TimeQuest Timing Analyzer report for soc
Sun Jan 31 01:54:01 2021
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_27'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 30. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_27'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 45. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 47. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_27'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Board Trace Model Assignments
 58. Input Transition Times
 59. Signal Integrity Metrics (Slow 1200mv 0c Model)
 60. Signal Integrity Metrics (Slow 1200mv 85c Model)
 61. Signal Integrity Metrics (Fast 1200mv 0c Model)
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths
 67. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; soc                                                 ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE22F17I7                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; soc.sdc       ; OK     ; Sun Jan 31 01:53:59 2021 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+
; clk_27                                          ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                   ; { CLOCK_27[0] }                                     ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 31.265 ; 31.98 MHz ; 0.000  ; 15.632 ; 50.00      ; 65        ; 77          ;       ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[1] } ;
; pll|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 31.265 ; 31.98 MHz ; -2.555 ; 13.077 ; 50.00      ; 65        ; 77          ; -29.4 ;        ;           ;            ; false    ; clk_27 ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[2] } ;
+-------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+---------------------------------------------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                      ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 123.7 MHz ; 123.7 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 149.9 MHz ; 149.9 MHz       ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+-----------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 24.594 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 31.598 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.412 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.412 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.348 ; 0.000         ;
; clk_27                                          ; 18.344 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.556 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 24.594 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.090     ; 6.464      ;
; 24.659 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.090     ; 6.399      ;
; 24.840 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.090     ; 6.218      ;
; 24.855 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.090     ; 6.203      ;
; 24.958 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.090     ; 6.100      ;
; 25.114 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 5.943      ;
; 25.179 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 5.878      ;
; 25.360 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 5.697      ;
; 25.375 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 5.682      ;
; 25.478 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 5.579      ;
; 26.352 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 4.705      ;
; 26.442 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 4.615      ;
; 26.533 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.093     ; 4.522      ;
; 26.598 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.093     ; 4.457      ;
; 26.618 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.091     ; 4.439      ;
; 26.779 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.093     ; 4.276      ;
; 26.788 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.094     ; 4.266      ;
; 26.895 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.092     ; 4.161      ;
; 26.897 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.093     ; 4.158      ;
; 26.909 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.092     ; 4.147      ;
; 26.967 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.094     ; 4.087      ;
; 27.139 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.094     ; 3.915      ;
; 27.143 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.121     ; 3.886      ;
; 27.156 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.092     ; 3.900      ;
; 27.190 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.122     ; 3.838      ;
; 27.208 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.121     ; 3.821      ;
; 27.309 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.093     ; 3.746      ;
; 27.369 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.122     ; 3.659      ;
; 27.389 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.121     ; 3.640      ;
; 27.507 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.121     ; 3.522      ;
; 27.541 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.122     ; 3.487      ;
; 27.546 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.121     ; 3.483      ;
; 28.528 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.664      ;
; 28.528 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.664      ;
; 28.528 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.664      ;
; 28.528 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.664      ;
; 28.528 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.664      ;
; 28.593 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.599      ;
; 28.593 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.599      ;
; 28.593 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.599      ;
; 28.593 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.599      ;
; 28.593 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.599      ;
; 28.728 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.463      ;
; 28.728 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.463      ;
; 28.728 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.463      ;
; 28.728 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.463      ;
; 28.728 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.463      ;
; 28.774 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.418      ;
; 28.774 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.418      ;
; 28.774 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.418      ;
; 28.774 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.418      ;
; 28.774 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.418      ;
; 28.832 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.359      ;
; 28.832 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.359      ;
; 28.832 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.359      ;
; 28.832 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.359      ;
; 28.832 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.359      ;
; 28.892 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.300      ;
; 28.892 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.300      ;
; 28.892 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.300      ;
; 28.892 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.300      ;
; 28.892 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 2.300      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.187      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.187      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.187      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.187      ;
; 29.004 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.072     ; 2.187      ;
; 29.034 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.077     ; 2.152      ;
; 29.166 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.077     ; 2.020      ;
; 29.218 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.077     ; 1.968      ;
; 29.252 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.940      ;
; 29.252 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.940      ;
; 29.252 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.940      ;
; 29.252 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.940      ;
; 29.252 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.940      ;
; 29.995 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.197      ;
; 30.047 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.145      ;
; 30.048 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.144      ;
; 30.062 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.130      ;
; 30.102 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 1.090      ;
; 30.327 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.865      ;
; 30.329 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.863      ;
; 30.330 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.862      ;
; 30.397 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.795      ;
; 30.427 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
; 30.427 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
; 30.427 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
; 30.427 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
; 30.427 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
; 30.427 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.071     ; 0.765      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 31.598 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.333      ;
; 31.756 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.175      ;
; 31.765 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.166      ;
; 31.777 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.154      ;
; 31.810 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.121      ;
; 31.835 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.096      ;
; 31.893 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.038      ;
; 31.914 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 8.017      ;
; 31.928 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 8.005      ;
; 32.048 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.883      ;
; 32.086 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.847      ;
; 32.095 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.838      ;
; 32.107 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.826      ;
; 32.140 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.793      ;
; 32.165 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.768      ;
; 32.187 ; osd:osd|hs_low[6]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.422      ;
; 32.223 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.710      ;
; 32.234 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.706      ;
; 32.244 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.689      ;
; 32.258 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.680      ;
; 32.276 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.657      ;
; 32.280 ; osd:osd|hs_low[0]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.329      ;
; 32.285 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.648      ;
; 32.292 ; osd:osd|hs_low[1]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.317      ;
; 32.296 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.635      ;
; 32.327 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.613      ;
; 32.333 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.605      ;
; 32.340 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.600      ;
; 32.378 ; osd:osd|hs_high[0] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.231      ;
; 32.378 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.555      ;
; 32.392 ; osd:osd|hs_high[5] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.217      ;
; 32.405 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.526      ;
; 32.413 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.518      ;
; 32.416 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.522      ;
; 32.425 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.515      ;
; 32.425 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.513      ;
; 32.434 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.499      ;
; 32.437 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.501      ;
; 32.440 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.500      ;
; 32.443 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.490      ;
; 32.443 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.490      ;
; 32.447 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.491      ;
; 32.452 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.481      ;
; 32.455 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.483      ;
; 32.455 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.478      ;
; 32.457 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.217      ; 7.480      ;
; 32.464 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.469      ;
; 32.470 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.468      ;
; 32.471 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.460      ;
; 32.482 ; osd:osd|hs_high[4] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.127      ;
; 32.486 ; vga:vga|h_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.445      ;
; 32.488 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.445      ;
; 32.497 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.436      ;
; 32.502 ; osd:osd|hs_high[2] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.107      ;
; 32.508 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.430      ;
; 32.513 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.420      ;
; 32.522 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.411      ;
; 32.529 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.411      ;
; 32.533 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.398      ;
; 32.534 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.404      ;
; 32.549 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.391      ;
; 32.550 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.217      ; 7.387      ;
; 32.553 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.385      ;
; 32.563 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.217      ; 7.374      ;
; 32.566 ; osd:osd|hs_low[3]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.043      ;
; 32.571 ; osd:osd|hs_high[1] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 7.038      ;
; 32.571 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.362      ;
; 32.580 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.353      ;
; 32.586 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.345      ;
; 32.592 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.341      ;
; 32.599 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.219      ; 7.340      ;
; 32.601 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.339      ;
; 32.601 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.337      ;
; 32.601 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.332      ;
; 32.602 ; vga:vga|v_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.329      ;
; 32.613 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.320      ;
; 32.614 ; osd:osd|hs_low[3]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.326      ;
; 32.617 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.212      ; 7.315      ;
; 32.619 ; osd:osd|hs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.321      ;
; 32.628 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.310      ;
; 32.629 ; osd:osd|hs_low[2]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 6.980      ;
; 32.639 ; vga:vga|v_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.299      ;
; 32.641 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.292      ;
; 32.648 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.217      ; 7.289      ;
; 32.663 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.217      ; 7.274      ;
; 32.663 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.270      ;
; 32.674 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.219      ; 7.265      ;
; 32.676 ; osd:osd|hs_low[2]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.264      ;
; 32.676 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.264      ;
; 32.678 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.221      ; 7.263      ;
; 32.692 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.212      ; 7.240      ;
; 32.701 ; osd:osd|hs_low[5]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 6.908      ;
; 32.702 ; osd:osd|hs_high[3] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.071     ; 6.907      ;
; 32.720 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.218      ; 7.218      ;
; 32.723 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.211      ; 7.208      ;
; 32.726 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.207      ;
; 32.735 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.198      ;
; 32.749 ; osd:osd|hs_low[5]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.191      ;
; 32.750 ; osd:osd|hs_high[3] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.220      ; 7.190      ;
; 32.750 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.213      ; 7.183      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                  ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.412 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[12] ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[0]  ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[6]  ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[8]  ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[10] ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; vga:vga|video_counter[11] ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.413 ; osd:osd|v_osd_active      ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.417 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.674      ;
; 0.479 ; osd:osd|hsD2              ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.736      ;
; 0.479 ; osd:osd|hsD2              ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.736      ;
; 0.483 ; osd:osd|hsD2              ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.483 ; osd:osd|hsD2              ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.605 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.862      ;
; 0.611 ; osd:osd|hsD               ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.868      ;
; 0.615 ; osd:osd|hsD               ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.872      ;
; 0.650 ; osd:osd|h_cnt[7]          ; osd:osd|hs_high[7]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.907      ;
; 0.660 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.917      ;
; 0.662 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.918      ;
; 0.662 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.919      ;
; 0.666 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.922      ;
; 0.667 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.924      ;
; 0.673 ; osd:osd|hsD               ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.930      ;
; 0.673 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.930      ;
; 0.673 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.930      ;
; 0.675 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.932      ;
; 0.676 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.932      ;
; 0.679 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.935      ;
; 0.681 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.937      ;
; 0.682 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.938      ;
; 0.694 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.950      ;
; 0.710 ; osd:osd|hsD               ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.967      ;
; 0.713 ; osd:osd|hsD               ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.970      ;
; 0.714 ; osd:osd|hsD               ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.977      ;
; 0.717 ; osd:osd|hsD               ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 0.980      ;
; 0.750 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.007      ;
; 0.756 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.335      ;
; 0.759 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.338      ;
; 0.759 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 1.337      ;
; 0.770 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.349      ;
; 0.774 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.353      ;
; 0.829 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.086      ;
; 0.830 ; osd:osd|h_cnt[6]          ; osd:osd|hs_low[6]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.087      ;
; 0.832 ; osd:osd|h_cnt[6]          ; osd:osd|hs_high[6]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.089      ;
; 0.845 ; osd:osd|h_cnt[2]          ; osd:osd|hs_high[2]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.102      ;
; 0.845 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.101      ;
; 0.846 ; osd:osd|h_cnt[2]          ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.103      ;
; 0.866 ; vga:vga|video_counter[13] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.123      ;
; 0.913 ; osd:osd|hsD2              ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.176      ;
; 0.920 ; osd:osd|hsD2              ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.183      ;
; 0.920 ; osd:osd|hsD2              ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.183      ;
; 0.921 ; osd:osd|hsD2              ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.184      ;
; 0.922 ; osd:osd|hsD2              ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.185      ;
; 0.924 ; osd:osd|hsD2              ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.187      ;
; 0.924 ; vga:vga|v_cnt[1]          ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.181      ;
; 0.938 ; vga:vga|hs                ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.195      ;
; 0.950 ; osd:osd|hsD               ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.213      ;
; 0.950 ; osd:osd|hsD               ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.213      ;
; 0.950 ; osd:osd|hsD               ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.213      ;
; 0.950 ; osd:osd|hsD               ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 1.213      ;
; 0.966 ; osd:osd|h_cnt[0]          ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.250      ;
; 0.979 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.236      ;
; 0.979 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.235      ;
; 0.987 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.244      ;
; 0.991 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.248      ;
; 0.992 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.249      ;
; 0.993 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.249      ;
; 0.995 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.357      ; 1.574      ;
; 0.995 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.251      ;
; 0.998 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.254      ;
; 0.999 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.255      ;
; 1.000 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.257      ;
; 1.000 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.257      ;
; 1.002 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.258      ;
; 1.003 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.259      ;
; 1.006 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.262      ;
; 1.007 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.263      ;
; 1.007 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.263      ;
; 1.011 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.267      ;
; 1.015 ; vga:vga|video_counter[11] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.621      ;
; 1.016 ; osd:osd|h_cnt[5]          ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.272      ;
; 1.017 ; osd:osd|h_cnt[8]          ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.273      ;
; 1.028 ; osd:osd|h_cnt[2]          ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.285      ;
; 1.036 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 1.614      ;
; 1.036 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.642      ;
; 1.038 ; osd:osd|h_cnt[4]          ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.294      ;
; 1.040 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.356      ; 1.618      ;
; 1.041 ; osd:osd|h_cnt[9]          ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.042 ; osd:osd|h_cnt[0]          ; osd:osd|hs_high[0]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.326      ;
; 1.045 ; osd:osd|h_cnt[9]          ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.302      ;
; 1.051 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 1.650      ;
; 1.053 ; osd:osd|h_cnt[0]          ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.309      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                     ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.412 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.412 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.674      ;
; 0.417 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.674      ;
; 0.429 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.686      ;
; 0.474 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.731      ;
; 0.474 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.731      ;
; 0.474 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.731      ;
; 0.483 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.740      ;
; 0.656 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.913      ;
; 0.657 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.914      ;
; 0.661 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.918      ;
; 0.662 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.919      ;
; 0.687 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.944      ;
; 0.689 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.946      ;
; 0.694 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.951      ;
; 0.695 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.952      ;
; 0.706 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.963      ;
; 0.977 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.234      ;
; 0.991 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.248      ;
; 0.992 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.249      ;
; 0.996 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.253      ;
; 0.997 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.254      ;
; 1.022 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.279      ;
; 1.117 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.374      ;
; 1.122 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.379      ;
; 1.143 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.400      ;
; 1.148 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.405      ;
; 1.604 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.855      ;
; 1.605 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 1.856      ;
; 1.647 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.904      ;
; 1.778 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.029      ;
; 1.960 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.216      ;
; 1.960 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.216      ;
; 1.960 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.216      ;
; 1.960 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.216      ;
; 1.960 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.216      ;
; 2.045 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.302      ;
; 2.045 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.302      ;
; 2.045 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.302      ;
; 2.081 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.337      ;
; 2.081 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.337      ;
; 2.081 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.337      ;
; 2.081 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.337      ;
; 2.081 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.337      ;
; 2.172 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.428      ;
; 2.172 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.428      ;
; 2.172 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.428      ;
; 2.172 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.428      ;
; 2.172 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 2.428      ;
; 2.358 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.615      ;
; 2.358 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.615      ;
; 2.387 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.644      ;
; 2.387 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.644      ;
; 2.387 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.644      ;
; 2.387 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.644      ;
; 2.740 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 2.887      ;
; 2.823 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 2.970      ;
; 2.945 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.092      ;
; 3.045 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 3.217      ;
; 3.051 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.198      ;
; 3.135 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.310      ;
; 3.164 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.310      ;
; 3.168 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 3.340      ;
; 3.188 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.335      ;
; 3.258 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.433      ;
; 3.287 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.433      ;
; 3.313 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 3.485      ;
; 3.378 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.551      ;
; 3.403 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.578      ;
; 3.432 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.578      ;
; 3.568 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.743      ;
; 3.691 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.864      ;
; 3.713 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.888      ;
; 3.728 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 3.904      ;
; 3.814 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.987      ;
; 3.830 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.006      ;
; 3.840 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.016      ;
; 3.858 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 4.033      ;
; 3.962 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.138      ;
; 4.004 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 4.177      ;
; 4.033 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 4.206      ;
; 4.068 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.244      ;
; 4.183 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.359      ;
; 4.229 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.405      ;
; 4.239 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.415      ;
; 4.361 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.537      ;
; 4.467 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 4.643      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.348 ; 15.568       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.350 ; 15.570       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.350 ; 15.570       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.350 ; 15.570       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.461 ; 15.614       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.466 ; 15.619       ; 0.153          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.487 ; 15.645       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.487 ; 15.645       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.488 ; 15.646       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.492 ; 15.650       ; 0.158          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.507 ; 15.695       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.507 ; 15.695       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.507 ; 15.695       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.509 ; 15.697       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.605 ; 15.605       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.605 ; 15.605       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.605 ; 15.605       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.614 ; 15.614       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.616 ; 15.616       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.648 ; 15.648       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.648 ; 15.648       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.649 ; 15.649       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.659 ; 15.659       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.659 ; 15.659       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.659 ; 15.659       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_27'                                                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.344 ; 18.344       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.355 ; 18.355       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.387 ; 18.387       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.649 ; 18.649       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.682 ; 18.682       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.692 ; 18.692       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.556 ; 19.776       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.557 ; 19.777       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.558 ; 19.778       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.598 ; 19.833       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.599 ; 19.834       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.600 ; 19.835       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.601 ; 19.836       ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.606 ; 19.841       ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 12.609 ; 12.566 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 8.030  ; 7.931  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 8.402  ; 8.301  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 8.407  ; 8.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 8.255  ; 8.131  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 12.389 ; 12.271 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 12.609 ; 12.566 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 12.324 ; 12.300 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 8.123  ; 8.027  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 8.323  ; 8.160  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 7.709  ; 7.578  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 7.919  ; 7.763  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 11.982 ; 11.909 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 12.324 ; 12.300 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 5.317  ; 5.194  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 12.640 ; 12.598 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 8.658  ; 8.551  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 10.360 ; 9.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 7.510  ; 7.413  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 7.170  ; 7.065  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 11.438 ; 11.418 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 12.640 ; 12.598 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 5.616  ; 5.548  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 13.683 ; 12.289 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 10.680 ; 10.487 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 10.331 ; 9.983  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 10.124 ; 9.857  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 9.686  ; 9.320  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 9.518  ; 9.119  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 13.683 ; 12.289 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 7.937  ; 7.590  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.843  ; 8.588  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 8.275  ; 8.091  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 9.533  ; 9.167  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 10.044 ; 9.789  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 8.594  ; 8.226  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 8.132  ; 7.718  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.927  ; 6.621  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.524  ; 3.299  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.690  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.403  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+--------------+------------+-------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+-------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 5.583 ; 5.501  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 5.780 ; 5.689  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 6.206 ; 6.122  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 5.921 ; 5.789  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 5.938 ; 5.839  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 6.425 ; 6.304  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 5.583 ; 5.501  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 5.139 ; 5.059  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 5.392 ; 5.297  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 6.157 ; 5.996  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 5.248 ; 5.137  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 5.139 ; 5.059  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 7.013 ; 6.851  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 5.314 ; 5.237  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 4.697 ; 4.575  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 4.902 ; 4.800  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 6.335 ; 6.228  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 8.113 ; 7.704  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 5.083 ; 5.010  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 4.902 ; 4.800  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 6.649 ; 6.546  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 5.650 ; 5.559  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 4.983 ; 4.914  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 5.474 ; 5.294  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 7.527 ; 7.181  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 6.898 ; 6.466  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 7.652 ; 7.285  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 6.515 ; 6.047  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 6.646 ; 6.143  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 9.812 ; 8.526  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 6.157 ; 5.783  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 6.769 ; 6.407  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 6.059 ; 5.705  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 5.474 ; 5.294  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 6.572 ; 6.213  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 7.293 ; 7.085  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 7.064 ; 6.666  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.474 ; 6.168  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.115 ; 2.877  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.071 ; 2.847  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.116 ; 2.878  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.176 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;       ; -0.109 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+-------+--------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 134.17 MHz ; 134.17 MHz      ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 161.89 MHz ; 161.89 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 25.088 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 32.229 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.362 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.363 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.346 ; 0.000         ;
; clk_27                                          ; 18.329 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.555 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 25.088 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.984      ;
; 25.149 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.923      ;
; 25.303 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.769      ;
; 25.366 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.706      ;
; 25.413 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.659      ;
; 25.635 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.437      ;
; 25.696 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.376      ;
; 25.850 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.222      ;
; 25.910 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.162      ;
; 25.960 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.080     ; 5.112      ;
; 26.723 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 4.348      ;
; 26.824 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 4.247      ;
; 26.961 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 4.108      ;
; 26.961 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 4.110      ;
; 27.014 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 4.055      ;
; 27.150 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 3.918      ;
; 27.176 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 3.893      ;
; 27.238 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.833      ;
; 27.286 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 3.783      ;
; 27.304 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 3.764      ;
; 27.339 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.732      ;
; 27.460 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.084     ; 3.608      ;
; 27.468 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.081     ; 3.603      ;
; 27.501 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.104     ; 3.549      ;
; 27.536 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.104     ; 3.514      ;
; 27.579 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.105     ; 3.470      ;
; 27.615 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.083     ; 3.454      ;
; 27.719 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.104     ; 3.331      ;
; 27.725 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.105     ; 3.324      ;
; 27.833 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.104     ; 3.217      ;
; 27.845 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.105     ; 3.204      ;
; 27.852 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.104     ; 3.198      ;
; 28.772 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.429      ;
; 28.772 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.429      ;
; 28.772 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.429      ;
; 28.772 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.429      ;
; 28.772 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.429      ;
; 28.833 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.368      ;
; 28.833 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.368      ;
; 28.833 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.368      ;
; 28.833 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.368      ;
; 28.833 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.368      ;
; 28.977 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.223      ;
; 28.977 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.223      ;
; 28.977 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.223      ;
; 28.977 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.223      ;
; 28.977 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.223      ;
; 28.987 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.214      ;
; 28.987 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.214      ;
; 28.987 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.214      ;
; 28.987 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.214      ;
; 28.987 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.214      ;
; 29.061 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.139      ;
; 29.061 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.139      ;
; 29.061 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.139      ;
; 29.061 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.139      ;
; 29.061 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.139      ;
; 29.097 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.104      ;
; 29.097 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.104      ;
; 29.097 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.104      ;
; 29.097 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.104      ;
; 29.097 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 2.104      ;
; 29.193 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.007      ;
; 29.193 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.007      ;
; 29.193 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.007      ;
; 29.193 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.007      ;
; 29.193 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.064     ; 2.007      ;
; 29.196 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.998      ;
; 29.302 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.892      ;
; 29.368 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.070     ; 1.826      ;
; 29.436 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.765      ;
; 29.436 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.765      ;
; 29.436 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.765      ;
; 29.436 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.765      ;
; 29.436 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.765      ;
; 30.127 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.074      ;
; 30.173 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.028      ;
; 30.176 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.025      ;
; 30.192 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 1.009      ;
; 30.218 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.983      ;
; 30.419 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.782      ;
; 30.419 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.782      ;
; 30.426 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.775      ;
; 30.478 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.723      ;
; 30.518 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.683      ;
; 30.518 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.683      ;
; 30.518 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.683      ;
; 30.518 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.683      ;
; 30.518 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.683      ;
; 30.518 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.063     ; 0.683      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                 ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 32.229 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.669      ;
; 32.377 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.521      ;
; 32.394 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.504      ;
; 32.400 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.498      ;
; 32.420 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.478      ;
; 32.460 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.438      ;
; 32.484 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.414      ;
; 32.515 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.383      ;
; 32.538 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.362      ;
; 32.630 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.268      ;
; 32.686 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.214      ;
; 32.703 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.197      ;
; 32.709 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.191      ;
; 32.729 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.171      ;
; 32.769 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.131      ;
; 32.793 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.107      ;
; 32.815 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 7.083      ;
; 32.824 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.076      ;
; 32.840 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 7.062      ;
; 32.855 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.045      ;
; 32.866 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 7.034      ;
; 32.888 ; osd:osd|hs_low[6]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.729      ;
; 32.895 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 7.009      ;
; 32.939 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.961      ;
; 32.941 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.957      ;
; 32.951 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.947      ;
; 32.955 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.947      ;
; 32.963 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.935      ;
; 32.978 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.924      ;
; 32.988 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.914      ;
; 32.988 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.914      ;
; 32.996 ; osd:osd|hs_low[0]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.621      ;
; 33.003 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.901      ;
; 33.003 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.897      ;
; 33.005 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.897      ;
; 33.011 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.891      ;
; 33.014 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.886      ;
; 33.020 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.880      ;
; 33.026 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.874      ;
; 33.031 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.871      ;
; 33.031 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.869      ;
; 33.037 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.863      ;
; 33.040 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.858      ;
; 33.046 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.854      ;
; 33.056 ; vga:vga|h_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.842      ;
; 33.057 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.843      ;
; 33.076 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.828      ;
; 33.076 ; osd:osd|hs_low[1]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.541      ;
; 33.083 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.819      ;
; 33.086 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.814      ;
; 33.095 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.807      ;
; 33.097 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.805      ;
; 33.097 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.803      ;
; 33.101 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.797      ;
; 33.103 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.799      ;
; 33.108 ; vga:vga|v_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.790      ;
; 33.110 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.794      ;
; 33.110 ; osd:osd|hs_high[5] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.507      ;
; 33.110 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.790      ;
; 33.114 ; osd:osd|hs_high[0] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.503      ;
; 33.121 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.783      ;
; 33.121 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.779      ;
; 33.126 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.776      ;
; 33.138 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.764      ;
; 33.141 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.759      ;
; 33.143 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.757      ;
; 33.149 ; vga:vga|v_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.753      ;
; 33.152 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.748      ;
; 33.160 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.744      ;
; 33.161 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.193      ; 6.744      ;
; 33.163 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.737      ;
; 33.168 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 6.731      ;
; 33.191 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.711      ;
; 33.192 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 6.707      ;
; 33.208 ; osd:osd|hs_high[4] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.409      ;
; 33.215 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.689      ;
; 33.222 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.193      ; 6.683      ;
; 33.222 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.186      ; 6.676      ;
; 33.224 ; osd:osd|hs_high[2] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.393      ;
; 33.231 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.673      ;
; 33.241 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.661      ;
; 33.256 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.644      ;
; 33.259 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.643      ;
; 33.264 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.638      ;
; 33.267 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.633      ;
; 33.269 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.631      ;
; 33.275 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.629      ;
; 33.276 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.193      ; 6.629      ;
; 33.279 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.621      ;
; 33.289 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.611      ;
; 33.291 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.609      ;
; 33.298 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.190      ; 6.604      ;
; 33.298 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.606      ;
; 33.299 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.193      ; 6.606      ;
; 33.299 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.188      ; 6.601      ;
; 33.304 ; osd:osd|hs_high[1] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.064     ; 6.313      ;
; 33.307 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.187      ; 6.592      ;
; 33.308 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.596      ;
; 33.308 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.596      ;
; 33.309 ; osd:osd|hs_high[1] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.192      ; 6.595      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                   ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.362 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[0]  ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.597      ;
; 0.363 ; osd:osd|v_osd_active      ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[12] ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[6]  ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[8]  ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[10] ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; vga:vga|video_counter[11] ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.374 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.608      ;
; 0.432 ; osd:osd|hsD2              ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.667      ;
; 0.433 ; osd:osd|hsD2              ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.668      ;
; 0.436 ; osd:osd|hsD2              ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.671      ;
; 0.437 ; osd:osd|hsD2              ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.672      ;
; 0.547 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.781      ;
; 0.554 ; osd:osd|hsD               ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.789      ;
; 0.558 ; osd:osd|hsD               ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.793      ;
; 0.593 ; osd:osd|h_cnt[7]          ; osd:osd|hs_high[7]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.828      ;
; 0.604 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.838      ;
; 0.605 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.839      ;
; 0.605 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.839      ;
; 0.608 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.842      ;
; 0.610 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.844      ;
; 0.614 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.848      ;
; 0.615 ; osd:osd|hsD               ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.850      ;
; 0.615 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.849      ;
; 0.616 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.850      ;
; 0.618 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.852      ;
; 0.620 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.854      ;
; 0.623 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.857      ;
; 0.623 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.857      ;
; 0.634 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.868      ;
; 0.647 ; osd:osd|hsD               ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.882      ;
; 0.650 ; osd:osd|hsD               ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.885      ;
; 0.659 ; osd:osd|hsD               ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.898      ;
; 0.662 ; osd:osd|hsD               ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.901      ;
; 0.680 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.914      ;
; 0.688 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.204      ;
; 0.696 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.212      ;
; 0.696 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.312      ; 1.209      ;
; 0.703 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.315      ; 1.219      ;
; 0.706 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.221      ;
; 0.753 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.987      ;
; 0.766 ; osd:osd|h_cnt[6]          ; osd:osd|hs_low[6]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.001      ;
; 0.768 ; osd:osd|h_cnt[6]          ; osd:osd|hs_high[6]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.003      ;
; 0.769 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.003      ;
; 0.782 ; osd:osd|h_cnt[2]          ; osd:osd|hs_high[2]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.017      ;
; 0.783 ; osd:osd|h_cnt[2]          ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.018      ;
; 0.801 ; vga:vga|video_counter[13] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.035      ;
; 0.845 ; osd:osd|hsD2              ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.084      ;
; 0.851 ; vga:vga|v_cnt[1]          ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.085      ;
; 0.854 ; osd:osd|hsD2              ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.093      ;
; 0.854 ; osd:osd|hsD2              ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.093      ;
; 0.855 ; osd:osd|hsD2              ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.094      ;
; 0.856 ; osd:osd|hsD2              ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.095      ;
; 0.858 ; osd:osd|hsD2              ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.097      ;
; 0.862 ; vga:vga|hs                ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.097      ;
; 0.880 ; osd:osd|hsD               ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.119      ;
; 0.880 ; osd:osd|hsD               ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.119      ;
; 0.880 ; osd:osd|hsD               ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.119      ;
; 0.880 ; osd:osd|hsD               ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.119      ;
; 0.885 ; osd:osd|h_cnt[0]          ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.145      ;
; 0.892 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.126      ;
; 0.892 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.126      ;
; 0.892 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.126      ;
; 0.896 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.130      ;
; 0.901 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.135      ;
; 0.902 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.136      ;
; 0.903 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.137      ;
; 0.903 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.137      ;
; 0.904 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.138      ;
; 0.904 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.138      ;
; 0.906 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.140      ;
; 0.906 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.314      ; 1.421      ;
; 0.907 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.141      ;
; 0.907 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.141      ;
; 0.907 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.141      ;
; 0.909 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.143      ;
; 0.914 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.148      ;
; 0.919 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.153      ;
; 0.921 ; vga:vga|video_counter[11] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 1.461      ;
; 0.924 ; osd:osd|h_cnt[2]          ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.159      ;
; 0.933 ; osd:osd|h_cnt[8]          ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.167      ;
; 0.934 ; osd:osd|h_cnt[5]          ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.168      ;
; 0.945 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.312      ; 1.458      ;
; 0.945 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 1.485      ;
; 0.947 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.312      ; 1.460      ;
; 0.951 ; osd:osd|h_cnt[4]          ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.185      ;
; 0.956 ; osd:osd|h_cnt[0]          ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.190      ;
; 0.959 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.331      ; 1.491      ;
; 0.962 ; osd:osd|h_cnt[9]          ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.197      ;
; 0.963 ; osd:osd|h_cnt[0]          ; osd:osd|hs_high[0]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 1.223      ;
; 0.967 ; osd:osd|h_cnt[9]          ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.202      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.363 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.363 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.597      ;
; 0.374 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.608      ;
; 0.374 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.608      ;
; 0.388 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.622      ;
; 0.429 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.663      ;
; 0.430 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.664      ;
; 0.435 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.669      ;
; 0.445 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.679      ;
; 0.601 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.835      ;
; 0.601 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.835      ;
; 0.603 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.837      ;
; 0.605 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.839      ;
; 0.627 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.861      ;
; 0.632 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.866      ;
; 0.634 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.868      ;
; 0.636 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.870      ;
; 0.644 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 0.878      ;
; 0.888 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.122      ;
; 0.894 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.128      ;
; 0.895 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.129      ;
; 0.905 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.139      ;
; 0.906 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.140      ;
; 0.929 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.163      ;
; 1.004 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.238      ;
; 1.015 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.249      ;
; 1.028 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.262      ;
; 1.039 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.273      ;
; 1.437 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.664      ;
; 1.439 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.666      ;
; 1.508 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 1.742      ;
; 1.598 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 1.825      ;
; 1.792 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.025      ;
; 1.792 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.025      ;
; 1.792 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.025      ;
; 1.792 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.025      ;
; 1.792 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.025      ;
; 1.862 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.096      ;
; 1.862 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.096      ;
; 1.862 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.096      ;
; 1.929 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.162      ;
; 1.929 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.162      ;
; 1.929 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.162      ;
; 1.929 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.162      ;
; 1.929 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.162      ;
; 2.003 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.236      ;
; 2.003 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.236      ;
; 2.003 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.236      ;
; 2.003 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.236      ;
; 2.003 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 2.236      ;
; 2.148 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.382      ;
; 2.148 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.382      ;
; 2.182 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.416      ;
; 2.182 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.416      ;
; 2.182 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.416      ;
; 2.182 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 2.416      ;
; 2.528 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 2.663      ;
; 2.553 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 2.688      ;
; 2.661 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 2.796      ;
; 2.760 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 2.895      ;
; 2.778 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 2.928      ;
; 2.864 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 3.017      ;
; 2.880 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.014      ;
; 2.885 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 3.020      ;
; 2.929 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 3.079      ;
; 3.015 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 3.168      ;
; 3.031 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.165      ;
; 3.059 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 3.209      ;
; 3.078 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 3.229      ;
; 3.145 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.056      ; 3.298      ;
; 3.161 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.295      ;
; 3.222 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.376      ;
; 3.373 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.527      ;
; 3.396 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 3.547      ;
; 3.449 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.603      ;
; 3.473 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.627      ;
; 3.479 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.633      ;
; 3.503 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.657      ;
; 3.507 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 3.658      ;
; 3.587 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.741      ;
; 3.681 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 3.832      ;
; 3.686 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.057      ; 3.840      ;
; 3.716 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 3.867      ;
; 3.808 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 3.963      ;
; 3.832 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 3.987      ;
; 3.838 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 3.993      ;
; 3.946 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 4.101      ;
; 4.045 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 4.200      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.346 ; 15.564       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.449 ; 15.600       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.462 ; 15.613       ; 0.151          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.495 ; 15.651       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.496 ; 15.652       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.496 ; 15.652       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.507 ; 15.663       ; 0.156          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.512 ; 15.698       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.513 ; 15.699       ; 0.186          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.603 ; 15.603       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.604 ; 15.604       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.608 ; 15.608       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.615 ; 15.615       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.649 ; 15.649       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.650 ; 15.650       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.656 ; 15.656       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.660 ; 15.660       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.661 ; 15.661       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 28.980 ; 31.265       ; 2.285          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_27'                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.329 ; 18.329       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 18.365 ; 18.365       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.393 ; 18.393       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.643 ; 18.643       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.672 ; 18.672       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 18.705 ; 18.705       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                          ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                           ;
; 19.555 ; 19.773       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                         ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                           ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                           ;
; 19.556 ; 19.774       ; 0.218          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                           ;
; 19.602 ; 19.835       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.603 ; 19.836       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.604 ; 19.837       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.605 ; 19.838       ; 0.233          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.610 ; 19.843       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.611 ; 19.844       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.611 ; 19.844       ; 0.233          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 11.608 ; 11.285 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 7.477  ; 7.175  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 7.778  ; 7.514  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 7.859  ; 7.417  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 7.554  ; 7.485  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 11.441 ; 11.015 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 11.608 ; 11.285 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 11.346 ; 11.042 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 7.554  ; 7.270  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 7.735  ; 7.377  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 7.178  ; 6.935  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 7.238  ; 7.154  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 11.032 ; 10.783 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 11.346 ; 11.042 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 4.923  ; 4.749  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 11.639 ; 11.314 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 8.061  ; 7.736  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 9.462  ; 8.877  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 6.984  ; 6.791  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 6.661  ; 6.399  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 10.517 ; 10.331 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 11.639 ; 11.314 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 5.208  ; 5.051  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 12.183 ; 10.859 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 9.748  ; 9.468  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 9.397  ; 8.958  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 9.253  ; 8.902  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 8.800  ; 8.395  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 8.631  ; 8.194  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 12.183 ; 10.859 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 7.220  ; 6.842  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.058  ; 7.757  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 7.526  ; 7.295  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 8.760  ; 8.269  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 9.243  ; 8.938  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 7.874  ; 7.450  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 7.424  ; 7.012  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 6.879  ; 5.755  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.208  ; 3.027  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.170  ; 2.991  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.209  ; 3.028  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.392  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.134  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 5.163  ; 4.936  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 5.375  ; 5.160  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 5.776  ; 5.555  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 5.538  ; 5.246  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 5.511  ; 5.304  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 5.966  ; 5.649  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 5.163  ; 4.936  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 4.766  ; 4.606  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 5.008  ; 4.818  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 5.757  ; 5.431  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 4.884  ; 4.669  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 4.766  ; 4.606  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 6.439  ; 6.261  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 4.913  ; 4.694  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 4.351  ; 4.180  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 4.546  ; 4.362  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 5.894  ; 5.648  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 7.420  ; 6.872  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 4.724  ; 4.557  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 4.546  ; 4.362  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 6.080  ; 6.007  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 5.227  ; 4.987  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 4.625  ; 4.471  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 5.019  ; 4.774  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 6.889  ; 6.538  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 6.277  ; 5.811  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 7.044  ; 6.588  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 5.911  ; 5.466  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 6.077  ; 5.515  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 8.667  ; 7.476  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 5.608  ; 5.260  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 6.178  ; 5.839  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 5.514  ; 5.188  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 5.019  ; 4.774  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 6.012  ; 5.631  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 6.655  ; 6.459  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 6.416  ; 5.988  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 6.478  ; 5.354  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 2.807  ; 2.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 2.768  ; 2.588  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 2.807  ; 2.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -0.082 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.338 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 27.907 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 35.461 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1] ; 15.414 ; 0.000         ;
; clk_27                                          ; 17.953 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.596 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 27.907 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.046     ; 3.251      ;
; 27.929 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.046     ; 3.229      ;
; 27.986 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.046     ; 3.172      ;
; 28.015 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.046     ; 3.143      ;
; 28.074 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.046     ; 3.084      ;
; 28.221 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.936      ;
; 28.227 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.930      ;
; 28.263 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.894      ;
; 28.359 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.798      ;
; 28.412 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.745      ;
; 28.772 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.385      ;
; 28.839 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.318      ;
; 28.879 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.049     ; 2.276      ;
; 28.915 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.049     ; 2.240      ;
; 28.960 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.047     ; 2.197      ;
; 29.004 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.150      ;
; 29.011 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.049     ; 2.144      ;
; 29.029 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.127      ;
; 29.064 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.049     ; 2.091      ;
; 29.096 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 2.058      ;
; 29.096 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 2.060      ;
; 29.181 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.050     ; 1.973      ;
; 29.209 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.931      ;
; 29.216 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 1.923      ;
; 29.217 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.048     ; 1.939      ;
; 29.241 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.049     ; 1.914      ;
; 29.245 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.895      ;
; 29.308 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 1.831      ;
; 29.341 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.799      ;
; 29.393 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.066     ; 1.746      ;
; 29.394 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.746      ;
; 29.396 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.065     ; 1.744      ;
; 29.947 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.268      ;
; 29.947 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.268      ;
; 29.947 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.268      ;
; 29.947 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.268      ;
; 29.947 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.268      ;
; 29.983 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.232      ;
; 29.983 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.232      ;
; 29.983 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.232      ;
; 29.983 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.232      ;
; 29.983 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.232      ;
; 30.018 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.196      ;
; 30.018 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.196      ;
; 30.018 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.196      ;
; 30.018 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.196      ;
; 30.018 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.196      ;
; 30.077 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.137      ;
; 30.077 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.137      ;
; 30.077 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.137      ;
; 30.077 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.137      ;
; 30.077 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.137      ;
; 30.079 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.136      ;
; 30.079 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.136      ;
; 30.079 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.136      ;
; 30.079 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.136      ;
; 30.079 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.136      ;
; 30.106 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.044     ; 1.102      ;
; 30.132 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.083      ;
; 30.132 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.083      ;
; 30.132 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.083      ;
; 30.132 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.083      ;
; 30.132 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 1.083      ;
; 30.160 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.054      ;
; 30.160 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.054      ;
; 30.160 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.054      ;
; 30.160 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.054      ;
; 30.160 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.038     ; 1.054      ;
; 30.185 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.044     ; 1.023      ;
; 30.201 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.044     ; 1.007      ;
; 30.286 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.929      ;
; 30.286 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.929      ;
; 30.286 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.929      ;
; 30.286 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.929      ;
; 30.286 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.929      ;
; 30.641 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.574      ;
; 30.665 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.550      ;
; 30.667 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.548      ;
; 30.670 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.545      ;
; 30.696 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.519      ;
; 30.801 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.414      ;
; 30.810 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.405      ;
; 30.810 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.405      ;
; 30.843 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.372      ;
; 30.856 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
; 30.856 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
; 30.856 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
; 30.856 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
; 30.856 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
; 30.856 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 31.265       ; -0.037     ; 0.359      ;
+--------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                 ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node                                                                                            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 35.461 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.330      ;
; 35.551 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.240      ;
; 35.629 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.162      ;
; 35.634 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.157      ;
; 35.642 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.149      ;
; 35.646 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.146      ;
; 35.651 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.140      ;
; 35.660 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.131      ;
; 35.712 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.079      ;
; 35.719 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 4.072      ;
; 35.736 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 4.056      ;
; 35.737 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 4.058      ;
; 35.814 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.978      ;
; 35.819 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.973      ;
; 35.819 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.973      ;
; 35.827 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.968      ;
; 35.827 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.965      ;
; 35.836 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.956      ;
; 35.836 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.956      ;
; 35.844 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.947      ;
; 35.845 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.947      ;
; 35.859 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.937      ;
; 35.897 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.895      ;
; 35.898 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.894      ;
; 35.901 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.894      ;
; 35.904 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.888      ;
; 35.905 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.890      ;
; 35.906 ; vga:vga|h_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.885      ;
; 35.917 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.879      ;
; 35.918 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.877      ;
; 35.926 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.866      ;
; 35.927 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.868      ;
; 35.927 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.868      ;
; 35.933 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.864      ;
; 35.933 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.863      ;
; 35.934 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.857      ;
; 35.936 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.860      ;
; 35.942 ; vga:vga|v_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.850      ;
; 35.953 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.843      ;
; 35.954 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.842      ;
; 35.959 ; vga:vga|v_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.837      ;
; 35.966 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.831      ;
; 35.969 ; vga:vga|v_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.823      ;
; 35.970 ; vga:vga|v_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.822      ;
; 35.973 ; vga:vga|v_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.819      ;
; 35.976 ; osd:osd|hs_low[6]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.036     ; 3.657      ;
; 35.979 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.816      ;
; 35.986 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.811      ;
; 35.986 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.809      ;
; 36.002 ; osd:osd|hs_low[0]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.795      ;
; 36.004 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.788      ;
; 36.007 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.789      ;
; 36.007 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.102      ; 3.786      ;
; 36.009 ; osd:osd|hs_low[1]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.036     ; 3.624      ;
; 36.009 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.783      ;
; 36.012 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.779      ;
; 36.014 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.782      ;
; 36.015 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.099      ; 3.775      ;
; 36.017 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.775      ;
; 36.017 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.102      ; 3.776      ;
; 36.017 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.774      ;
; 36.023 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.773      ;
; 36.025 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.766      ;
; 36.026 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.766      ;
; 36.030 ; vga:vga|v_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.762      ;
; 36.034 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.757      ;
; 36.035 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.757      ;
; 36.039 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.758      ;
; 36.041 ; osd:osd|hs_high[0] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.756      ;
; 36.043 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.748      ;
; 36.045 ; osd:osd|hs_low[0]  ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.036     ; 3.588      ;
; 36.052 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.098      ; 3.737      ;
; 36.055 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.742      ;
; 36.068 ; osd:osd|hs_low[6]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.727      ;
; 36.075 ; osd:osd|hs_high[5] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.722      ;
; 36.076 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.721      ;
; 36.081 ; osd:osd|hs_high[0] ; osd:osd|h_osd_active                                                                               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.036     ; 3.552      ;
; 36.081 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.715      ;
; 36.085 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.711      ;
; 36.086 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.102      ; 3.707      ;
; 36.087 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.705      ;
; 36.091 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.705      ;
; 36.091 ; vga:vga|h_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.701      ;
; 36.094 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.698      ;
; 36.095 ; osd:osd|hs_high[4] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.702      ;
; 36.095 ; vga:vga|h_cnt[2]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.696      ;
; 36.096 ; vga:vga|v_cnt[6]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.102      ; 3.697      ;
; 36.097 ; vga:vga|h_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.699      ;
; 36.098 ; vga:vga|h_cnt[3]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.698      ;
; 36.101 ; osd:osd|hs_low[1]  ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.104      ; 3.694      ;
; 36.101 ; vga:vga|h_cnt[1]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.695      ;
; 36.102 ; vga:vga|h_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.100      ; 3.689      ;
; 36.102 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.690      ;
; 36.105 ; vga:vga|h_cnt[8]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.099      ; 3.685      ;
; 36.107 ; vga:vga|h_cnt[5]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.690      ;
; 36.107 ; vga:vga|h_cnt[0]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.689      ;
; 36.107 ; vga:vga|h_cnt[9]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.105      ; 3.689      ;
; 36.107 ; vga:vga|v_cnt[7]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.101      ; 3.685      ;
; 36.108 ; osd:osd|hs_high[2] ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.106      ; 3.689      ;
; 36.108 ; vga:vga|v_cnt[4]   ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.107      ; 3.690      ;
+--------+--------------------+----------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                   ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[12] ; vga:vga|video_counter[12]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[6]  ; vga:vga|video_counter[6]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[8]  ; vga:vga|video_counter[8]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[10] ; vga:vga|video_counter[10]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[11] ; vga:vga|video_counter[11]                                                                     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; osd:osd|v_osd_active      ; osd:osd|v_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[0]  ; vga:vga|video_counter[0]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.219 ; osd:osd|hsD2              ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.339      ;
; 0.219 ; osd:osd|hsD2              ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.339      ;
; 0.223 ; osd:osd|hsD2              ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.343      ;
; 0.223 ; osd:osd|hsD2              ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.343      ;
; 0.280 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.400      ;
; 0.285 ; osd:osd|hsD               ; osd:osd|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.405      ;
; 0.289 ; osd:osd|hsD               ; osd:osd|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.409      ;
; 0.291 ; osd:osd|h_cnt[7]          ; osd:osd|hs_high[7]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.411      ;
; 0.302 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; osd:osd|hsD               ; osd:osd|hsD2                                                                                  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.309 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.434      ;
; 0.317 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.330 ; osd:osd|hsD               ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.454      ;
; 0.331 ; osd:osd|hsD               ; osd:osd|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.451      ;
; 0.333 ; osd:osd|hsD               ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.457      ;
; 0.335 ; osd:osd|hsD               ; osd:osd|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.455      ;
; 0.344 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.625      ;
; 0.345 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.627      ;
; 0.346 ; vga:vga|video_counter[0]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.628      ;
; 0.349 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.469      ;
; 0.353 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.635      ;
; 0.353 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.635      ;
; 0.363 ; osd:osd|h_cnt[6]          ; osd:osd|hs_low[6]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.483      ;
; 0.365 ; osd:osd|h_cnt[6]          ; osd:osd|hs_high[6]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.485      ;
; 0.370 ; osd:osd|h_cnt[2]          ; osd:osd|hs_high[2]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.371 ; osd:osd|h_cnt[2]          ; osd:osd|hs_low[2]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.491      ;
; 0.386 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.507      ;
; 0.397 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.518      ;
; 0.400 ; vga:vga|video_counter[13] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.521      ;
; 0.415 ; vga:vga|v_cnt[1]          ; vga:vga|vs                                                                                    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.536      ;
; 0.423 ; vga:vga|hs                ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.543      ;
; 0.424 ; osd:osd|hsD2              ; osd:osd|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.548      ;
; 0.432 ; osd:osd|hsD2              ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.556      ;
; 0.433 ; osd:osd|hsD2              ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.557      ;
; 0.434 ; osd:osd|hsD2              ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.558      ;
; 0.435 ; osd:osd|hsD2              ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.559      ;
; 0.436 ; osd:osd|hsD2              ; osd:osd|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.560      ;
; 0.439 ; osd:osd|hsD               ; osd:osd|h_cnt[0]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.563      ;
; 0.439 ; osd:osd|hsD               ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.563      ;
; 0.439 ; osd:osd|hsD               ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.563      ;
; 0.439 ; osd:osd|hsD               ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.563      ;
; 0.445 ; osd:osd|h_cnt[0]          ; osd:osd|hs_low[0]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.581      ;
; 0.451 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.454 ; osd:osd|h_cnt[9]          ; osd:osd|hs_high[9]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.458 ; osd:osd|h_cnt[9]          ; osd:osd|hs_low[9]                                                                             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; osd:osd|h_cnt[8]          ; osd:osd|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; osd:osd|h_cnt[5]          ; osd:osd|h_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[3]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.745      ;
; 0.464 ; osd:osd|h_cnt[2]          ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; osd:osd|h_cnt[0]          ; osd:osd|hs_high[0]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.600      ;
; 0.465 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.590      ;
; 0.471 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[6]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; osd:osd|h_cnt[4]          ; osd:osd|h_cnt[4]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.479 ; osd:osd|h_osd_active      ; osd:osd|h_osd_active                                                                          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.599      ;
; 0.480 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.761      ;
; 0.480 ; vga:vga|video_counter[11] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.778      ;
; 0.482 ; osd:osd|h_cnt[8]          ; osd:osd|hs_high[8]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.618      ;
; 0.483 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[8]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.604      ;
; 0.483 ; osd:osd|h_cnt[3]          ; osd:osd|hs_high[3]                                                                            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 0.619      ;
; 0.484 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[9]                                                                              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.605      ;
; 0.484 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.765      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.186 ; clk_div[1]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; clk_div[2]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram:sdram|q[1]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sdram:sdram|q[2]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; clk_div[1]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; clk_div[0]           ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; sdram:sdram|q[0]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.216 ; sdram:sdram|q[0]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.337      ;
; 0.217 ; sdram:sdram|q[0]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.338      ;
; 0.220 ; sdram:sdram|reset[4] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.341      ;
; 0.220 ; sdram:sdram|q[2]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.341      ;
; 0.299 ; clk_div[0]           ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; clk_div[0]           ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; sdram:sdram|reset[3] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; sdram:sdram|reset[2] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.425      ;
; 0.315 ; sdram:sdram|reset[0] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.436      ;
; 0.320 ; sdram:sdram|q[1]     ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; sdram:sdram|q[2]     ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.442      ;
; 0.325 ; sdram:sdram|q[1]     ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.446      ;
; 0.328 ; sdram:sdram|reset[1] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.449      ;
; 0.450 ; sdram:sdram|reset[3] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.571      ;
; 0.462 ; sdram:sdram|reset[0] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; sdram:sdram|reset[2] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; sdram:sdram|reset[0] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; sdram:sdram|reset[2] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.587      ;
; 0.476 ; sdram:sdram|reset[1] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.597      ;
; 0.528 ; sdram:sdram|reset[0] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.649      ;
; 0.531 ; sdram:sdram|reset[0] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.652      ;
; 0.539 ; sdram:sdram|reset[1] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.660      ;
; 0.542 ; sdram:sdram|reset[1] ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.663      ;
; 0.732 ; clk_div[2]           ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 0.846      ;
; 0.734 ; clk_div[2]           ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 0.848      ;
; 0.766 ; sdram:sdram|reset[1] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.887      ;
; 0.816 ; clk_div[2]           ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 0.930      ;
; 0.889 ; sdram:sdram|q[0]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.009      ;
; 0.889 ; sdram:sdram|q[0]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.009      ;
; 0.889 ; sdram:sdram|q[0]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.009      ;
; 0.889 ; sdram:sdram|q[0]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.009      ;
; 0.889 ; sdram:sdram|q[0]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.009      ;
; 0.951 ; sdram:sdram|q[1]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.071      ;
; 0.951 ; sdram:sdram|q[1]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.071      ;
; 0.951 ; sdram:sdram|q[1]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.071      ;
; 0.951 ; sdram:sdram|q[1]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.071      ;
; 0.951 ; sdram:sdram|q[1]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.071      ;
; 0.969 ; sdram:sdram|reset[3] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.090      ;
; 0.969 ; sdram:sdram|reset[3] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.090      ;
; 0.969 ; sdram:sdram|reset[3] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.090      ;
; 0.995 ; sdram:sdram|q[2]     ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.115      ;
; 0.995 ; sdram:sdram|q[2]     ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.115      ;
; 0.995 ; sdram:sdram|q[2]     ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.115      ;
; 0.995 ; sdram:sdram|q[2]     ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.115      ;
; 0.995 ; sdram:sdram|q[2]     ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.115      ;
; 1.109 ; sdram:sdram|reset[2] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.230      ;
; 1.109 ; sdram:sdram|reset[2] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.230      ;
; 1.130 ; sdram:sdram|reset[4] ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.251      ;
; 1.130 ; sdram:sdram|reset[4] ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.251      ;
; 1.130 ; sdram:sdram|reset[4] ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.251      ;
; 1.130 ; sdram:sdram|reset[4] ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.251      ;
; 1.287 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.016      ; 1.361      ;
; 1.389 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.016      ; 1.463      ;
; 1.442 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.530      ;
; 1.458 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.016      ; 1.532      ;
; 1.462 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 1.535      ;
; 1.469 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.560      ;
; 1.500 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.016      ; 1.574      ;
; 1.501 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.016      ; 1.575      ;
; 1.506 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.594      ;
; 1.526 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 1.599      ;
; 1.533 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.624      ;
; 1.577 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.665      ;
; 1.597 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.015      ; 1.670      ;
; 1.602 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 1.691      ;
; 1.604 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.695      ;
; 1.686 ; sdram:sdram|q[0]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.777      ;
; 1.750 ; sdram:sdram|q[1]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.841      ;
; 1.754 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.846      ;
; 1.812 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 1.901      ;
; 1.821 ; sdram:sdram|q[2]     ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.912      ;
; 1.842 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.934      ;
; 1.863 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.955      ;
; 1.868 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 1.957      ;
; 1.932 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 2.024      ;
; 1.952 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 2.041      ;
; 1.970 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 2.062      ;
; 1.973 ; sdram:sdram|reset[4] ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 2.062      ;
; 1.975 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 2.067      ;
; 2.058 ; sdram:sdram|reset[1] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 2.150      ;
; 2.079 ; sdram:sdram|reset[3] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 2.171      ;
; 2.148 ; sdram:sdram|reset[0] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 2.240      ;
; 2.191 ; sdram:sdram|reset[2] ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 2.283      ;
+-------+----------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.414 ; 15.630       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 15.450 ; 15.634       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 15.454 ; 15.609       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.455 ; 15.610       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.455 ; 15.610       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.456 ; 15.611       ; 0.155          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 15.504 ; 15.654       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 15.505 ; 15.655       ; 0.150          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 15.624 ; 15.624       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.626 ; 15.626       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.627 ; 15.627       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.629 ; 15.629       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 15.635 ; 15.635       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 15.637 ; 15.637       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 15.638 ; 15.638       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 15.640 ; 15.640       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 15.641 ; 15.641       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 15.641 ; 15.641       ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 29.265 ; 31.265       ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_27'                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 17.953 ; 17.953       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 17.986 ; 17.986       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 17.996 ; 17.996       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 18.537 ; 18.537       ; 0.000          ; Low Pulse Width  ; clk_27 ; Rise       ; CLOCK_27[0]~input|i                                       ;
; 19.041 ; 19.041       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 19.051 ; 19.051       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; CLOCK_27[0]~input|o                                       ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]           ;
; 19.082 ; 19.082       ; 0.000          ; High Pulse Width ; clk_27 ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 33.037 ; 37.037       ; 4.000          ; Port Rate        ; clk_27 ; Rise       ; CLOCK_27[0]                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.596 ; 19.826       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.598 ; 19.828       ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a4~portb_address_reg0 ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0      ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0      ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0       ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|altsyncram:osd_buffer_rtl_0|altsyncram_66d1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0      ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0       ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_cnt[9]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|h_osd_active                                                                               ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD                                                                                        ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hsD2                                                                                       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[0]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[1]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[2]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[3]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[4]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[5]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[6]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[7]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[8]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_high[9]                                                                                 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[0]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[1]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[2]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[3]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[4]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[5]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[6]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[7]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[8]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|hs_low[9]                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:osd|v_osd_active                                                                               ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                      ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                         ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 6.005  ; 6.183  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 3.922  ; 4.184  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 4.236  ; 4.417  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 4.076  ; 4.326  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 4.255  ; 4.134  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 5.887  ; 6.038  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 6.005  ; 6.183  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 5.873  ; 6.039  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 3.988  ; 4.255  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 4.145  ; 4.315  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 3.940  ; 3.982  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 4.077  ; 3.924  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 5.751  ; 5.896  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 5.873  ; 6.039  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 2.698  ; 2.768  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 6.030  ; 6.208  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 4.236  ; 4.536  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 5.701  ; 5.627  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 3.869  ; 3.900  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 3.498  ; 3.685  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 5.473  ; 5.601  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 6.030  ; 6.208  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 2.848  ; 2.958  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 7.606  ; 7.156  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 5.449  ; 5.560  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 5.249  ; 5.302  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 5.176  ; 5.239  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 4.892  ; 4.895  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 4.846  ; 4.802  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 7.606  ; 7.156  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 3.994  ; 3.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 4.484  ; 4.508  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 4.220  ; 4.239  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 4.665  ; 4.761  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 5.049  ; 5.112  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 4.313  ; 4.316  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 4.210  ; 4.086  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.828  ; 4.185  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.895  ; 1.749  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.858  ; 1.722  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.895  ; 1.749  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -0.840 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -0.960 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 2.761  ; 2.873  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 2.854  ; 3.004  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 3.098  ; 3.285  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 2.906  ; 3.045  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 2.957  ; 3.097  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 3.143  ; 3.269  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 2.761  ; 2.873  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 2.564  ; 2.668  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 2.689  ; 2.802  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 3.027  ; 3.191  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 2.588  ; 2.689  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 2.564  ; 2.668  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 3.464  ; 3.513  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 2.634  ; 2.728  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 2.371  ; 2.436  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 2.429  ; 2.490  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 3.137  ; 3.311  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 4.522  ; 4.436  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 2.527  ; 2.628  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 2.429  ; 2.490  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 3.290  ; 3.303  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 2.797  ; 2.914  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 2.515  ; 2.618  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 2.731  ; 2.738  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 3.897  ; 3.811  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 3.483  ; 3.446  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 3.832  ; 3.903  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 3.359  ; 3.176  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 3.302  ; 3.281  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 5.661  ; 5.145  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 3.146  ; 2.982  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 3.487  ; 3.358  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 3.130  ; 2.950  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 2.731  ; 2.738  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 3.335  ; 3.305  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 3.717  ; 3.668  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 3.525  ; 3.551  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.586  ; 3.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.652  ; 1.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.616  ; 1.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.653  ; 1.507  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -1.114 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -1.235 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 24.594 ; 0.186 ; N/A      ; N/A     ; 15.346              ;
;  clk_27                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 17.953              ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 31.598 ; 0.186 ; N/A      ; N/A     ; 19.555              ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 24.594 ; 0.186 ; N/A      ; N/A     ; 15.346              ;
; Design-wide TNS                                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_27                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 12.609 ; 12.566 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 8.030  ; 7.931  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 8.402  ; 8.301  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 8.407  ; 8.210  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 8.255  ; 8.131  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 12.389 ; 12.271 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 12.609 ; 12.566 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 12.324 ; 12.300 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 8.123  ; 8.027  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 8.323  ; 8.160  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 7.709  ; 7.578  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 7.919  ; 7.763  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 11.982 ; 11.909 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 12.324 ; 12.300 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 5.317  ; 5.194  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 12.640 ; 12.598 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 8.658  ; 8.551  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 10.360 ; 9.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 7.510  ; 7.413  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 7.170  ; 7.065  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 11.438 ; 11.418 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 12.640 ; 12.598 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 5.616  ; 5.548  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 13.683 ; 12.289 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 10.680 ; 10.487 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 10.331 ; 9.983  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 10.124 ; 9.857  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 9.686  ; 9.320  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 9.518  ; 9.119  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 13.683 ; 12.289 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 7.937  ; 7.590  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 8.843  ; 8.588  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 8.275  ; 8.091  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 9.533  ; 9.167  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 10.044 ; 9.789  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 8.594  ; 8.226  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 8.132  ; 7.718  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 7.927  ; 6.621  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 3.524  ; 3.299  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 3.569  ; 3.331  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; 0.690  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; 0.403  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+
; VGA_B[*]     ; clk_27     ; 2.761  ; 2.873  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[0]    ; clk_27     ; 2.854  ; 3.004  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[1]    ; clk_27     ; 3.098  ; 3.285  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[2]    ; clk_27     ; 2.906  ; 3.045  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]    ; clk_27     ; 2.957  ; 3.097  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]    ; clk_27     ; 3.143  ; 3.269  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]    ; clk_27     ; 2.761  ; 2.873  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]     ; clk_27     ; 2.564  ; 2.668  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[0]    ; clk_27     ; 2.689  ; 2.802  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[1]    ; clk_27     ; 3.027  ; 3.191  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]    ; clk_27     ; 2.588  ; 2.689  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]    ; clk_27     ; 2.564  ; 2.668  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]    ; clk_27     ; 3.464  ; 3.513  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]    ; clk_27     ; 2.634  ; 2.728  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS       ; clk_27     ; 2.371  ; 2.436  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]     ; clk_27     ; 2.429  ; 2.490  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[0]    ; clk_27     ; 3.137  ; 3.311  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[1]    ; clk_27     ; 4.522  ; 4.436  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]    ; clk_27     ; 2.527  ; 2.628  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]    ; clk_27     ; 2.429  ; 2.490  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]    ; clk_27     ; 3.290  ; 3.303  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]    ; clk_27     ; 2.797  ; 2.914  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS       ; clk_27     ; 2.515  ; 2.618  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; SDRAM_A[*]   ; clk_27     ; 2.731  ; 2.738  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[0]  ; clk_27     ; 3.897  ; 3.811  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[1]  ; clk_27     ; 3.483  ; 3.446  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[2]  ; clk_27     ; 3.832  ; 3.903  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[3]  ; clk_27     ; 3.359  ; 3.176  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[4]  ; clk_27     ; 3.302  ; 3.281  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[5]  ; clk_27     ; 5.661  ; 5.145  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[6]  ; clk_27     ; 3.146  ; 2.982  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[7]  ; clk_27     ; 3.487  ; 3.358  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[8]  ; clk_27     ; 3.130  ; 2.950  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[9]  ; clk_27     ; 2.731  ; 2.738  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[10] ; clk_27     ; 3.335  ; 3.305  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[11] ; clk_27     ; 3.717  ; 3.668  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
;  SDRAM_A[12] ; clk_27     ; 3.525  ; 3.551  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCAS   ; clk_27     ; 4.586  ; 3.943  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nCS    ; clk_27     ; 1.652  ; 1.506  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nRAS   ; clk_27     ; 1.616  ; 1.481  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_nWE    ; clk_27     ; 1.653  ; 1.507  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; SDRAM_CLK    ; clk_27     ; -1.114 ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
; SDRAM_CLK    ; clk_27     ;        ; -1.235 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2] ;
+--------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; CLOCK_27[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS4       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SCK       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_DI        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS2       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_27[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_SS3       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CONF_DATA0    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.08 V              ; -0.00265 V          ; 0.094 V                              ; 0.274 V                              ; 9.48e-09 s                  ; 6.28e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.08 V             ; -0.00265 V         ; 0.094 V                             ; 0.274 V                             ; 9.48e-09 s                 ; 6.28e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.08 V              ; -0.00274 V          ; 0.052 V                              ; 0.212 V                              ; 9.53e-09 s                  ; 6.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.08 V             ; -0.00274 V         ; 0.052 V                             ; 0.212 V                             ; 9.53e-09 s                 ; 6.29e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.09 V              ; -0.0287 V           ; 0.061 V                              ; 0.156 V                              ; 1.2e-09 s                   ; 8.16e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.09 V             ; -0.0287 V          ; 0.061 V                             ; 0.156 V                             ; 1.2e-09 s                  ; 8.16e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.83e-08 V                   ; 3.08 V              ; -0.00274 V          ; 0.052 V                              ; 0.212 V                              ; 9.53e-09 s                  ; 6.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.83e-08 V                  ; 3.08 V             ; -0.00274 V         ; 0.052 V                             ; 0.212 V                             ; 9.53e-09 s                 ; 6.29e-09 s                 ; Yes                       ; Yes                       ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0324 V           ; 0.103 V                              ; 0.143 V                              ; 1.16e-09 s                  ; 7.97e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0324 V          ; 0.103 V                             ; 0.143 V                             ; 1.16e-09 s                 ; 7.97e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.08 V              ; -0.00265 V          ; 0.094 V                              ; 0.274 V                              ; 9.48e-09 s                  ; 6.28e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.08 V             ; -0.00265 V         ; 0.094 V                             ; 0.274 V                             ; 9.48e-09 s                 ; 6.28e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.98e-08 V                   ; 3.09 V              ; -0.0269 V           ; 0.102 V                              ; 0.255 V                              ; 1.72e-09 s                  ; 1.1e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.98e-08 V                  ; 3.09 V             ; -0.0269 V          ; 0.102 V                             ; 0.255 V                             ; 1.72e-09 s                 ; 1.1e-09 s                  ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; 2.28e-06 V          ; 0.123 V                              ; 0.16 V                               ; 1.15e-08 s                  ; 7.75e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; 2.28e-06 V         ; 0.123 V                             ; 0.16 V                              ; 1.15e-08 s                 ; 7.75e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.08 V              ; 3.4e-06 V           ; 0.126 V                              ; 0.132 V                              ; 1.16e-08 s                  ; 7.79e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.08 V             ; 3.4e-06 V          ; 0.126 V                             ; 0.132 V                             ; 1.16e-08 s                 ; 7.79e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.09 V              ; -0.0136 V           ; 0.022 V                              ; 0.094 V                              ; 1.47e-09 s                  ; 1.01e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.09 V             ; -0.0136 V          ; 0.022 V                             ; 0.094 V                             ; 1.47e-09 s                 ; 1.01e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.4e-06 V                    ; 3.08 V              ; 3.4e-06 V           ; 0.126 V                              ; 0.132 V                              ; 1.16e-08 s                  ; 7.79e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.4e-06 V                   ; 3.08 V             ; 3.4e-06 V          ; 0.126 V                             ; 0.132 V                             ; 1.16e-08 s                 ; 7.79e-09 s                 ; Yes                       ; Yes                       ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.09 V              ; -0.0141 V           ; 0.029 V                              ; 0.155 V                              ; 1.41e-09 s                  ; 9.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.09 V             ; -0.0141 V          ; 0.029 V                             ; 0.155 V                             ; 1.41e-09 s                 ; 9.78e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; 2.28e-06 V          ; 0.123 V                              ; 0.16 V                               ; 1.15e-08 s                  ; 7.75e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; 2.28e-06 V         ; 0.123 V                             ; 0.16 V                              ; 1.15e-08 s                 ; 7.75e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.28e-06 V                   ; 3.08 V              ; -0.0126 V           ; 0.038 V                              ; 0.188 V                              ; 2.06e-09 s                  ; 1.42e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.28e-06 V                  ; 3.08 V             ; -0.0126 V          ; 0.038 V                             ; 0.188 V                             ; 2.06e-09 s                 ; 1.42e-09 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.46 V              ; -0.00649 V          ; 0.334 V                              ; 0.31 V                               ; 7.87e-09 s                  ; 5.6e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.46 V             ; -0.00649 V         ; 0.334 V                             ; 0.31 V                              ; 7.87e-09 s                 ; 5.6e-09 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.46 V              ; -0.00608 V          ; 0.311 V                              ; 0.314 V                              ; 7.88e-09 s                  ; 5.61e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.31e-07 V                  ; 3.46 V             ; -0.00608 V         ; 0.311 V                             ; 0.314 V                             ; 7.88e-09 s                 ; 5.61e-09 s                 ; Yes                       ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.49 V              ; -0.0467 V           ; 0.219 V                              ; 0.269 V                              ; 1.03e-09 s                  ; 6.66e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 3.31e-07 V                  ; 3.49 V             ; -0.0467 V          ; 0.219 V                             ; 0.269 V                             ; 1.03e-09 s                 ; 6.66e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 3.31e-07 V                   ; 3.46 V              ; -0.00608 V          ; 0.311 V                              ; 0.314 V                              ; 7.88e-09 s                  ; 5.61e-09 s                  ; Yes                        ; No                         ; 3.46 V                      ; 3.31e-07 V                  ; 3.46 V             ; -0.00608 V         ; 0.311 V                             ; 0.314 V                             ; 7.88e-09 s                 ; 5.61e-09 s                 ; Yes                       ; No                        ;
; SPI_DO       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0519 V           ; 0.345 V                              ; 0.248 V                              ; 9.1e-10 s                   ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0519 V          ; 0.345 V                             ; 0.248 V                             ; 9.1e-10 s                  ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.46 V              ; -0.00649 V          ; 0.334 V                              ; 0.31 V                               ; 7.87e-09 s                  ; 5.6e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.46 V             ; -0.00649 V         ; 0.334 V                             ; 0.31 V                              ; 7.87e-09 s                 ; 5.6e-09 s                  ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.24e-07 V                   ; 3.49 V              ; -0.0424 V           ; 0.353 V                              ; 0.206 V                              ; 1.37e-09 s                  ; 1.05e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.24e-07 V                  ; 3.49 V             ; -0.0424 V          ; 0.353 V                             ; 0.206 V                             ; 1.37e-09 s                 ; 1.05e-09 s                 ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22433    ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 141      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 22433    ; 0        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 141      ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 57    ; 57   ;
; Unconstrained Output Port Paths ; 540   ; 540  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sun Jan 31 01:53:58 2021
Info: Command: quartus_sta soc -c soc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'soc.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 65 -multiply_by 77 -phase -29.42 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
Warning (332174): Ignored filter at soc.sdc(48): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at soc.sdc(48): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at soc.sdc(65): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at soc.sdc(65): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at soc.sdc(66): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at soc.sdc(72): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at soc.sdc(73): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at soc.sdc(91): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[2]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <to> is an empty collection
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "user_io|spi_sck~0|combout"
    Warning (332126): Node "user_io|spi_sck~0|datab"
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 24.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    24.594         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    31.598         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.412
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.412         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.412         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.348         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.344         0.000 clk_27 
    Info (332119):    19.556         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 25.088
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    25.088         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    32.229         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.362         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.363         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.346         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    18.329         0.000 clk_27 
    Info (332119):    19.555         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: SPI_SCK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga:vga|hs was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: clk_div[2] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 27.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    27.907         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    35.461         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 15.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.414         0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    17.953         0.000 clk_27 
    Info (332119):    19.596         0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 4707 megabytes
    Info: Processing ended: Sun Jan 31 01:54:01 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


