<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>opencores.org</ipxact:vendor>
	<ipxact:library>socgen_BFMs</ipxact:library>
	<ipxact:name>clock_gen</ipxact:name>
	<ipxact:version>def</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>clk</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="socgen_Busdefs" name="clk" version="bus"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="socgen_Busdefs" name="clk.absDef" version="bus"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>clk</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>reset</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="socgen_Busdefs" name="reset" version="bus"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="socgen_Busdefs" name="reset.absDef" version="bus"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>reset</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>reset</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>BAD</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="socgen_Busdefs" name="adhoc" version="bus"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="socgen_Busdefs" name="adhoc.absDef" version="bus"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adhoc</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>BAD</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>STOP</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="socgen_Busdefs" name="adhoc" version="bus"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="socgen_Busdefs" name="adhoc.absDef" version="bus"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adhoc</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>STOP</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>FAIL</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="socgen_Busdefs" name="adhoc" version="bus"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="socgen_Busdefs" name="adhoc.absDef" version="bus"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adhoc</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>FAIL</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>FINISH</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="socgen_Busdefs" name="adhoc" version="bus"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="socgen_Busdefs" name="adhoc.absDef" version="bus"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>adhoc</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>FINISH</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>START</ipxact:name>
			<ipxact:busType vendor="opencores.org" library="socgen_Busdefs" name="adhoc" version="bus"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="opencores.org" library="socgen_Busdefs" name="adhoc.absDef" version="bus"/>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>rtl</ipxact:name>
				<ipxact:envIdentifier>verilog:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>rtl_verilog_component</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>rtl_verilog_component</ipxact:name>
				<ipxact:language>verilog</ipxact:language>
				<ipxact:moduleName>clock_gen_def</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter parameterId="uuid_7f7f7ce3_6335_452c_97ba_12ec16a49228" usageType="nontyped">
						<ipxact:name>BAD_WIDTH</ipxact:name>
						<ipxact:arrays>
							<ipxact:array>
								<ipxact:left></ipxact:left>
								<ipxact:right></ipxact:right>
							</ipxact:array>
						</ipxact:arrays>
						<ipxact:value>1</ipxact:value>
					</ipxact:moduleParameter>
					<ipxact:moduleParameter parameterId="uuid_04740215_37ba_42f4_896d_8d42e3d99773" usageType="nontyped">
						<ipxact:name>STOP_WIDTH</ipxact:name>
						<ipxact:arrays>
							<ipxact:array>
								<ipxact:left></ipxact:left>
								<ipxact:right></ipxact:right>
							</ipxact:array>
						</ipxact:arrays>
						<ipxact:value>1</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>../verilog</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>reset</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeDefinition></ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>START</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>BAD</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>STOP</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>FAIL</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>FINISH</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>../verilog</ipxact:name>
			<ipxact:file>
				<ipxact:name>../verilog/clock_gen_def.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>32e058e47b0b2adae1be0067d6bc06ca3b81d471</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:vendorExtensions>
		<kactus2:version>3,1,2,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
