//==============================================
// timescale
//==============================================
`timescale 1ns / 1ps

//==============================================
// kent_0_tb
//==============================================
module kent_0_tb;

    //==============================
    // dut
    //==============================
    kent_0 dut
    (
        .clk(clk),
        .rst(rst),
        .port_0_data(port_0_data),
        .port_1_data(port_1_data)
    );

    //==============================
    // logic
    //==============================
    logic clk;
    logic rst;
    logic [7:0] port_0_data;
    logic [7:0] port_1_data;
    
    //==============================
    // clock
    //==============================
    always begin
        #5 clk = !clk;
    end
    
    //==============================
    // initial
    //==============================
    initial begin
        clk = 0;
        rst = 0;
        
        #10;
        
        rst = 1;
        
        #10;
        
        rst = 0;
        
        #100;

    end
    
endmodule
