`ifndef ysyx_24120013__CPU_DEFINES
`define ysyx_24120013__CPU_DEFINES

`define ysyx_24120013_ALUOP_WIDTH 15
`define ysyx_24120013_BRANCH_WIDTH 8
`define ysyx_24120013_ECU_WIDTH  4
`define ysyx_24120013_ZERO_WIDTH 4 
`define ysyx_24120013_SEXT_WIDTH 4 

`define ysyx_24120013_CSR_ADDR_WIDTH 12
`define ysyx_24120013_MSTATUS 12'h300
`define ysyx_24120013_MTVEC   12'h305
`define ysyx_24120013_MEPC    12'h341
`define ysyx_24120013_MCAUSE  12'h342

`define ysyx_24120013_MVENDORID 12'hF11
`define ysyx_24120013_MARCHID   12'hF12

`define ysyx_24120013_USE_CPP_SIM_ENV

`endif