面向多核软定义无线电系统的多模式数字射频接收技术研究	多模式接收;多核;数字射频;软定义无线电系统	随着以智能手机为代表的手持移动终端设备功能的日益丰富，所支持的无线通信协议标准愈发多样，软定义无线电系统成为当前无线通信与集成电路交叉领域的研究热点。多模式数字射频接收技术基于时间域精度换取电压域精度的设计思想，从根本上提高了射频前端接收电路的数字化程度和可配置能力，突破了软定义无线电系统依赖多套射频接收电路堆叠以支持多协议多标准接收的传统设计方案限制。本项目深入研究基于电荷离散值的数字射频接收电路信号处理与传递机制理论，分析核心电路电荷采样混频器受时钟抖动等非理想性因素的影响，建立面向软定义无线电系统的数字射频接收电路模型及配套的统一化接口电路模型，并封装成独立处理单元接入异构多核系统，解决软定义无线电系统在射频前端级对多模式多标准接收的有效支持问题。本项目的实施将有力地推动数字射频电路技术的研究与发展，为新一代单芯片软定义无线电系统的研制提供应用理论基础。
基于全数字锁相环和多模无线应用的频率综合器研究	全数字;无线通信;多模;锁相环;频率综合器	众多通信协议的提出以及不同国家地区间所用通信协议的不同给通信设备的设计提出多模集成多模可重构的要求，这种通过硬件复用的方式实现多种通信模式的支持已成为近年来通信系统和芯片研究的一个热点。由于和纳米CMOS工艺发展趋势兼容并表现出很好的可重构性，基于全数字锁相环的多模频率综合器的研究正逐渐成为多模无线通信应用的国际前沿课题。本课题将通过科学合理的频谱规划和子电路模块的研究设计，提出既具有性能和功耗的优势，又具有可实现性、功能稳定的0.8GHz-2.5GHz基于全数字锁相环的多模频率综合器集成电路。课题将采用新颖的双环路ADPLL架构、宽带DCO、非线性校准时间窗TDC、环路增益和带宽控制等技术，实现工作频带内各种通信协议对本振信号在相位噪声、频率精度、杂散抑制和输出摆幅等方面的性能要求，还需要根据通信方式和频谱管理的要求以较快的速度跳变进而实现通信频道的可重构。
基于多起始点数学规划和稀疏建模的模拟集成电路尺寸优化设计方法研究	模拟电路;多起始点规划;电路尺寸设计;压缩感知;工艺偏差	随着集成电路工艺尺寸的持续缩小和系统集成度的不断提升，模拟集成电路设计成本剧增、效率低下成为集成电路设计发展的一个瓶颈。本项目针对模拟集成电路的尺寸设计环节，提出（1）基于局部模型和SPICE仿真的多起始点数学规划方法。该方法具有全局最优性，兼容工艺偏差等对电路性能的影响；（2）基于压缩感知理论的局部稀疏多项式建模方法，能够在设计参数空间的局部区域，以极小的代价得到具有高精度的局部模型，为多起始点优化提供尽量接近最优点的起始点，降低优化过程中所需的SPICE仿真次数；（3）针对大规模模拟电路的层次化多起始点优化方法，在多起始点优化中引入了电路模块的行为级模型以降低每次仿真的计算复杂度，能够处理如PLL、ADC、RF等大规模模拟电路设计参数优化问题。本项目拟建立基于多起始点规划的模拟电路尺寸设计自动化框架和工具，改变模拟电路设计耗费大量人力与时间的现状，具有重要的学术意义和应用价值。
基于阈值精细控制技术的超低功耗高性能FinFET电路设计方法研究	鳍型场效应晶体管;阈值电压精细控制技术;晶体管堆叠技术;多阈值电压;反向偏置技术	FinFET凭借其良好的器件特性、工艺兼容性及电路结构的多样性，被认为是体硅CMOS 22nm工艺尺度下集成电路的最佳替代技术。本课题将在晶体管堆叠和FinFET背栅偏置技术的基础上，提出一种全新的结合电路拓扑结构的阈值电压精细控制技术（PVTS），在降低电路泄漏功耗的同时，保证电路工作速度不变或保持工作速度在一定范围内可控，并探索将该PVTS技术应用于多种逻辑风格的FinFET电路设计之中，解决不同逻辑风格电路的功耗/速度/可靠性之间的设计矛盾，使该方法成为FinFET低功耗高性能电路设计的通用技术，从而实现具有最佳能耗-延时积的FinFET电路。
基于包络脉宽和相位差分调制的低功耗数字型发送前级研究	线性度补偿;极座标调制;双通路压控振荡器;载波频率校正;发射机	便携式无线移动终端所需的发送前级在设计上要兼顾高效率和高线性度，并支持多模多帯操作，在实现该目标的众多技术中，极座标是个不错的选择。本项目基于极座标发射机的已有架构及其发展趋势，从数字型包络调制、全差分相位调制、高鲁棒性通路延时匹配等创新点入手，致力于为低功耗、低成本、高能效、高线性、多模多带发送前级提供可行的系统方案。 相位通路采用delta-sigma差分调制双通路压控振荡器，实现基频数字相位到射频恒包络相位的搬移；引入调谐增益数字预补偿技术确保调制线性度，使用亚连续、双模式校正环路维持载波频率。包络通路利用数字型脉冲宽度调制器驱动功率级反相器及LC滤波器，实现数字包络到模拟包络的转换并为开关型功放提供大电流驱动；基于简易的锁频环，通过匹配设计，确保延时模块的可配置与精准性。在包络通路引入简易的、零点可配置的高通数字补偿滤波器，鲁棒性地匹配相位和包络通路的简单传输函数以确保延时同步。
基于标准数字工艺的3D FinFET MOS电容电路线性度补偿技术研究	行为级模型;混合信号;深亚微米CMOS工艺;数模混合集成电路	在标准数字工艺下，采用MOS栅电容实现射频/模拟/混合信号集成电路中电容元件是提高SoC集成度，降低芯片成本的重要研究方向。本项目基于先进的3D FinFET MOS数字工艺，从耗尽状态栅电容物理方程出发，利用非线性回归方法实现FinFET MOS耗尽栅电容抽象模型构建并完成该模型的SPICE嵌入。同时，基于该模型仿真分析三种互补FinFET MOS电容性能参数与工艺参数间相互关系；研究电路形式补偿FinFET MOS耗尽栅电容线性度的可行性及补偿精度；探讨一种结合3D FinFET MOS数字工艺特点的新型互补FinFET MOS电容结构。通过对基于新型互补3D FinFET MOS电容的开关电容积分器与基于MIM电容的开关电容积分器的对比，分析经过线性度补偿后的FinFET MOS电容在实际模拟/射频电路应用中优劣势，为该类电容在20nm以下SOC设计中的应用提供理论和实践指导。
电阻随机存储器三维集成技术研究	堆叠;电阻随机存储器;可靠性;三维集成;自纠错	针对非挥发性存储器发展趋势及实际应用需要，本课题集中研究电阻随机存储器三维集成技术。主要研究内容包括：（1）基于三维集成需要遴选阻变存储器件（RRAM）材料，优化材料组分，制备、改进并稳定材料沉积控制技术。（2）提出新型RRAM器件结构，设计模拟三维集成RRAM电路等新型存储技术，探索适宜三维叠层集成的RRAM存储器件结构和选择晶体管器件结构，研究三维集成中多层堆叠的工艺控制，建立RRAM器件理论模型和可靠性评测方法。（3）通过对存储器件结构及操作原理、三维集成存储技术以及存储电路等方面的融合性研究，研究具有多位纠错能力的ECC算法和自纠错电路，开发面向三维集成的存储器电路系统架构技术。基于新存储单元构建电路系统，设计新型存储器验证电路。探索符合低压低功耗发展趋势的新一代非挥发性电阻随机存储器关键技术。
植入式医疗电子设备的高能效无线收发机芯片关键技术研究	植入式;射频集成电路;超低功耗;电源管理;阻抗匹配	植入式医疗电子设备代表医疗器械的未来发展方向，应用需求巨大，市场潜力极大。微型化需求与电源体积、系统功耗之间的矛盾是植入式医疗电子设备主要发展瓶颈。短距离无线收发机是植入式医疗电子设备最主要的能量消耗电路。本项目瞄准用于植入式医疗电子设备的高能效短距离无线收发机芯片，就三个方面开展工作：(1)研究一种高码率、低峰值功耗、低平均能耗的植入式医疗电子设备无线收发机结构，将收发机的平均能耗降低一个数量级；(2) 设计一种在微型电池供电、环境微能量转换、实时无线能量传输等供电方式下均能有效工作的电源管理策略，通过收发机占空比和电源转换电路的协同配合，有效降低收发机的实际峰值能耗；(3)为植入式设备的无线收发机设计一种环境自适应的天线阻抗自动匹配电路结构，提高收发机通信信息交换的能量效率。项目的实施，可将植入式医疗电子设备无线收发机的能效提升一个新台阶，为植入式医疗电子设备进一步发展提供支撑。
近阈值超宽电压电路的PVT偏差弹性设计方法研究	低功耗电路;弹性设计;近阈值电路;PVT偏差;超宽电压	高性能SoC芯片应用负载多变，面临性能和能效的矛盾需求，工作电压覆盖近/亚阈值至常压区的超宽电压电路是解决之道。SoC最高能效通常位于近阈值，但若不解决先进工艺及低电压带来的严重PVT偏差影响，就无法发挥其能效潜力。拟在前期研究低功耗自适应电压调节的基础上，探索一套在超宽电压范围内有效适应PVT偏差的弹性设计方法，通过在线实时监测偏差对时序的影响，据此自适应调节电路工作频率和电压，从而充分释放设计余量、提高能效。首先研究近阈值PVT偏差机理，建立门电路和路径延时分布模型；然后针对弹性设计在近阈值超宽电压下的两大难题，提出监测窗口自适应调节的监测单元及调节系统，以及一种考虑激活率的路径延时统计分析新方法来指导关键路径监测点的选取，降低实现代价；最后构建SoC验证平台验证有效性。以上方法为近阈值超宽电压电路提出了新的解决方案，使芯片能充分适应实际的PVT偏差情况，具有重要的实际应价值。
提高SoC供电精度的CMOS低压差线性稳压器关键技术研究	低压差线性稳压器;双环控制;电容耦合;前馈纹波消除;低压低功耗设计	复杂SoC需要多电压和低噪声电源供电，集成整个电源管理系统有利于简化电源网络布局布线，节约系统成本。低压差线性稳压器（LDO）是电源管理集成电路的一个重要研究领域，高频电源抑制能力和负载瞬态响应性能的衰减是其集成化进程中面临的主要问题，期待采取新的技术予以突破。本项目首先对现有LDO架构进行深入研究，分析其优点和存在的不足，从而在新的电路设计中保持原有优势，改进相应缺点。针对SoC应用需求，提出新型低功耗前馈电路架构，实现MHz频率附近PSR性能的大幅提升。基于低功耗的瞬态增强技术，提出电容耦合的非线性控制理论、双环控制理论和低压供电技术，并对负反馈环路动态响应进行频域建模分析，最大程度拓展环路带宽。上述各项技术不会衰减LDO的其它重要性能参数，包括电流效率、系统小信号稳定性等。该项研究的预期成果，对提高SoC供电精度，发展我国具有自主知识产权的全集成SoC系统具有重要的理论和现实意义。
动态随机均衡及自调谐电流舵数模转换器关键技术研究	数字校正/校准;高速高精度;匹配性;模数转换（ADC）/数模转换（DAC）;电流舵	在宽带通信、高速视频传输等领域中，电流舵数模转换器以其高速、高精度的特点，得到了广泛应用。但由于受到时钟抖动、有限输出阻抗等非理想因素的影响，电流舵数模转换器的静态和动态性能受到极大限制。针对该问题，本课题提出一种动态随机均衡的电流源选择算法和一种新架构的自调谐输出级电路。其核心思想是：提出"基于数据比对的方向性及方位随机均衡选择"以及"基于检测序列的随机均衡选择"算法，在维持低开关活动性的同时，将误差进行随机均衡，转换为白噪声；提出基于并联晶体管的自调谐输出级架构，利用时钟调制产生晶体管控制信号，该机制能有效降低功耗，压制输出阻抗产生的谐波失真。本课题的主要研究内容包括：（1）创新的电流源动态随机均衡算法的理论研究和实现；（2）时钟调制开关机理及自调谐输出级架构的理论探索与实现；（3）基于两类创新理论的电流舵数模转换器设计与芯片实现。
双栅纳米FinFET的器件物理，模拟模型和电路设计技术研究	器件物理;电路CAD;双栅纳米FinFET;模拟和模型;电路设计技术	2006年ITRS预计:2016年左右以双栅纳米FinFET为代表的非传统CMOS可能代替体硅结构用于亚22nm节点后的集成电路技术代. 如此的技术进步对纳米FinFET的研究提出了巨大挑战: 一是目前还无完整清晰的纳米FinFET器件物理理论； 二是诸多独特物理效应复杂化了电路模拟SPICE模型的建立;三是并不清楚已有的电路设计技术和方法是否适用纳米FinFET的CMOS电路. 基于此, 我们提出"双栅纳米FinFET的器件物理，模拟模型和电路设计技术研究"项目,争取2-3年内在纳米FinFET的器件物理， 模拟模型和相应的电路设计技术上有突破性进展: 建立国际创新性的双栅纳米FinFET载流子器件物理理论；实现FinFET新效应在该理论框架内自洽集成的电路SPICE模型;发展FinFET电路结构的设计验证平台； 研究以FinFET为基本结构单元的新电路拓扑和电路设计新技术。
可重构的环境自适应RS码软判决译码器研究	低功耗;可重构;软判决;VLSI设计;RS码译码器	以深空探测为代表的RS码典型应用的快速发展对译码技术提出了更高的要求。包括：（1）纠错性能优异且结构简单；（2）能够根据环境的变化自动调整，保持译码效果与处理速度、硬件功耗的合理平衡；（3）可适应不同任务对信息传输的具体要求。已报道的相关研究成果无法满足上述要求。本项目将开展：（1）新型LCC软判决译码算法与VLSI实现研究，在保证高编码增益的同时，进一步降低硬件复杂度；（2）信道探测与参数自动调整技术研究，使译码器可根据信道环境变化，在保证通信质量的前提下，保持最佳的数据处理速度和能效状态；（3）可重构技术研究，以最低的硬件资源消耗满足多种业务需求。将上述研究有机结合形成的可重构环境自适应RS码软判决译码器创新性强，可有效解决深空探测等RS码现有应用领域所面临的难题，保证不同情况下数据快速可靠传输，从而为系统功能的顺利实现提供保障。研究成果还将有助于进一步拓展RS码的使用范围。
基于贝叶斯推断的纳米尺度集成电路统计分析方法研究	纳米工艺;统计性分析;超大规模集成电路;老化分析;贝叶斯推断	复杂纳米工艺导致电路性能严重偏差，对集成电路成品率产生显著影响。为了验证集成电路统计特性，传统方法采集"大数据"来分析，其代价越来越难以承受。近年来如何采用"小数据"而非"大数据"来获得高精度的统计分析成为集成电路分析国际前沿研究的新方向。本项目提出贝叶斯推断的思想，利用集成电路在设计与制造不同阶段的电路性能的相关性，将设计早期的数据作为先验知识，与后期的小数据进行融合，高精度地推断电路性能统计分布特性、制造工艺特性等，极大地降低集成电路分析验证的成本。现有贝叶斯推断电路分析方法仅能分析电路的单个连续型性能参数，在实际应用中具有局限性。本项目将发展针对离散型性能参数的贝叶斯推断及多个性能参数的贝叶斯推断新理论和新方法，并应用于高速互连误码率分析、集成电路参数成品率分析、老化分析以及化学机械抛光工艺建模等，为下一代纳米尺度集成电路设计与制造的分析、验证、测试建立基础性的理论框架和高效算法。
微惯性传感器的时控模拟力反馈闭环检测方法研究	模拟静电力反馈;闭环检测;ASIC检测电路;补偿与校正;微惯性传感器	微惯性传感器是最重要的硅基传感器之一。高端导航等应用需求使得微惯性器件向高灵敏度、高Q值方向发展，模拟闭环检测成为高性能微惯性传感器件的必要检测方法。由于受到MEMS工艺的精度限制，微传感器件不可避免的存在各种形式的失配，限制了模拟闭环检测方法的线性度，目前常用的电容阵列补偿方法及直流反馈电压调节方法复杂，且受到补偿和调节精度的限制，不能满足高性能应用需求。本项目力图从电-力反馈方式着手，改变传统"电压反馈"方式为"加力时间反馈"方式，避免电-力转换环节的二次非线性，以降低闭环检测系统对MEMS匹配性能的要求，提高模拟闭环检测方法的线性度等性能。研究内容包括：1）MEMS器件失配和寄生电容失配对不同形式的力反馈系统的线性度影响分析；2）时间控制模拟力反馈非理想因素及机理分析；3）基于时控模拟力反馈的闭环检测电路系统设计方法；4）基于时间控制模拟力反馈的微传感器一致性补偿及温度补偿方法。
低功耗高性能能量自激型电源管理集成电路	低功耗;能量自激;无线供电;集成电路;电源管理	无线电源传输越来越广泛应用于电池因尺寸、使用寿命及成本控制等因素而无法或不便使用的系统中，如医疗植入器件、无源射频识别标签及无线传感器节点等。在这些称之为能量自激型的无线供电设备中，电源管理成为影响系统性能的关键因素。围绕实现低输入电压、高转换效率这一目标，对AC-DC整流器电路各种拓扑结构进行深入细致的理论研究，总结影响转换效率及输入电压受限等问题，设计出新型低电压高效率的整流电路。针对超低功耗的DC-DC稳压电路，研究无需外部电容补偿的全集成线性稳压电路。通过数字化检测动态偏置电路，使稳压电路能够在极低功耗下获得良好的瞬态响应能力，且无需RC高通滤波电路，大大节省了芯片面积。采用嵌入式电源纹波前馈通路，在无额外静态功耗下获得高电源纹波抑制（PSRR）能力。设计的低电压高效率整流器及全集成快速高PSRR线性稳压器将在（深）亚微米CMOS下流片验证，并形成电源芯片IP，直接面向产业界应用。
微瓦级无晶振无锁相环接收机关键技术研究	低功耗;锁相环;MEMS/CMOS协同设计;无晶振;射频前端芯片	设计无线智能穿戴以及植入式体征检测接收机芯片的关键之处在于超低功耗和超微型化。其中微型化设计除了芯片本身面积之外，还要求该芯片具有最少的片外元件。本课题将针对低功耗和微型化两方面开展科学研究。首先，研究能够在多个子电路模块之间共享静态或者动态电流的接收机体系架构，探索接收链路和本振链路之间变压器能量耦合设计方法，研究与设计无源阻抗变换电路、准无源正交混频器、准无源可配置滤波器以及低功耗基带可编程增益放大器等。其次，采用MEMS与CMOS协同设计方案，研究基于薄膜声体波谐振器（FBAR）的无晶振无锁相环频率综合器电路，包括FBAR谐振器/振荡器，自校准无源正交产生器等，提出一种基于电流模DAC相位插值器的分数反馈分频器。研究分数分频过程中分数杂散抑制以及相位突变过程中信号毛刺滤除问题等。最后通过65nm CMOS工艺流片验证本课题所提出的设计理论和方法。
基于广义折叠技术的集成电路测试关键技术研究	测试数据;测试功耗;测试成本;广义折叠集;压缩率	测试数据量的增加导致测试成本的增加是集成电路测试所面临的主要问题之一。本课题提出一种有效的基于广义折叠技术的集成电路测试技术方案，以期达到减少自动测试设备与被测电路之间的总体数据传输量和传输通道数，节约测试成本的目的。具体包括：(1)提出一种按广义折叠规律生成测试向量的自动测试向量生成算法，在测试生成时就考虑压缩，使生成的测试集符合广义折叠规律，这样就可以根据该规律压缩该测试集；（2）研究广义折叠规律，提出一种基于广义折叠技术的集成电路测试方案，能够将对整个广义折叠集的存储变换成对广义折叠种子和广义折叠规律的存储。课题提出一种按广义折叠规律生成测试向量的自动测试向量生成算法，并开发出一种基于广义折叠技术的集成电路测试技术方案，期望其压缩比达到1000以上，以满足集成电路测试发展趋势的要求。计划申请2-3项专利，发表5-8篇高水平论文，开发EDA软件包及使用说明书1-2份。
微光照条件下CMOS图像传感器设计研究	微光;光电荷倍增;低噪声	微光夜视技术的核心是微光图像传感器。微弱光照条件下像素光电响应物理机理、像素内光生电荷倍增机制和高信噪比读出方法是目前微光图像传感器发展亟待解决的三个基础理论问题。本项目研究内容包括：基于标准CMOS 工艺平台，研究微弱光照条件下像素光生电荷的收集、转移的物理机理与数学模型；研究在像素中通过电离电荷碰撞倍增机制提高光电器件的量子效率和信噪比的方法，以及相应的光电器件结构和工艺实现方法；研究通过多次曝光采样机制，在读出电路领域实现图像信号信噪比提升的理论和方法。建立一个完整的微光图像传感器数学模型，完成与上述理论相对应的高量子效率光电器件和高精度读出电路的设计和优化。最终在光电响应物理模型、核心电荷倍增器件与读出电路上突破微光图像传感器的发展瓶颈，并取得创新成果，为新一代微光图像传感器设计提供可行的理论指导和技术来源。
垂直围栅MOSFET工艺、性能及模型研究	层叠栅;垂直围栅MOSFET;解析模型;应变沟道	随着集成电路的特征尺寸缩小到纳米级，MOS器件的短沟道效应明显恶化，驱动能力显著下降，泄漏功耗急剧增大。为抑制纳米尺寸MOS器件性能退化，需要从材料、结构和工艺方面进行改进。本项目研究与传统CMOS工艺兼容的垂直围栅MOSFET的制作工艺、器件性能、解析模型及参数提取。研究硅膜的高纵深比ICP-RIE刻蚀工艺、分次湿法氧化/刻蚀减薄工艺、形貌优化工艺，以制作具有良好界面及稳固性的直径小于10nm的垂直光滑硅柱；研究具有热稳定性、良好界面性能的基于铪系介质及金属硅化物/氮化物的高K介质/金属栅层叠结构的工艺；研究用于产生沟道压应变及张应变的栅/侧墙上淀积氮化物应力衬垫的工艺；研究垂直围栅MOSFET的电流驱动、亚阈、短沟道、噪声和频率性能、寄生效应及基于垂直围栅MOSFET的电路性能和优化技术；建立可满足数字、模拟/射频电路仿真需求的器件解析模型，研究参数提取流程，开发提取软件。
高性能高效率高频率电源芯片设计研究	电流检测;环路补偿;高效率;电源管理;高频率	便携应用和汽车电子的迅猛发展既对集成电源提出了越来越高的要求，同时也为电源管理芯片的发展注入了一股强劲的动力。高效率绿色化、高频率小型化是近年来DC-DC电源管理芯片的发展趋势。针对这一热点问题，该项目依托项目组成员多年电源管理芯片的设计经验，围绕实现轻负载高效率、重负载高频率这一目标，对开关型电源管理芯片功率损耗以及环路结构进行深入细致的理论研究，总结影响转换效率、以及高频化设计中的各种问题，探索适用于多模式DC-DC的新型高精度负载检测电路，满足各种占空比下均可以在近乎恒定的负载点实现平稳转态，提出与传统TYPEIII结构不同的环路补偿思想，实现高频电压模式条件下复杂的环路稳定性设计，同时提升轻负载省电模式的响应速度。预期相关研究成果可以达到提升我国电源管理芯片设计核心技术的目的。
超宽带分数分频频率综合器的自适应频率校准快速算法的研究	自适应频率校准;射频集成电路;宽带压控振荡器;频率综合器	随着CMOS集成电路工艺技术的不断进步，无线射频终端迅速从单标准系统向多模式、多频段、多标准方向发展。这使得提供本振信号的频率综合器电路输出的频率范围越来越宽，这样具有自适应频率校准算法的本振电路显得尤为重要。因此，具有快速自适应频率校准算法的超宽带分数分频频率综合器的研究与设计，不仅在学术上有很强的研究价值，而且具有很高的经济实用价值。"超宽带分数分频频率综合器的自适应频率校准快速算法的研究"就是在保证特定应用需要的频率校准精度的前提下，解决频率综合器的分数分频比的分数误差问题，实现校准时间小于5微秒的自适应频率校准快速算法，在中芯国际制造(上海)有限公司(SMIC)的最先进的90纳米CMOS工艺上设计完成一款50兆赫兹到6000兆赫兹超宽带、快速锁定(总锁定时间小于20微秒)分数分频频率综合器芯片设计。
面向异构多核微体系结构的物理规划研究	体系结构;物理规划;功耗;性能;异构多核	超深亚微米互连效应影响下，传统微处理器设计中体系结构设计与物理设计分而治之的策略不再适用于微处理器设计的发展。本项目创新性地将物理设计引入体系结构设计初期规划阶段，从内核的体系结构优化出发，结合可定制的微处理器设计，面向异构多核的体系结构，设计实现高性能低功耗微体系结构的物理规划设计流程。研究内容包括：1）针对微体系结构的流水线设计，设计适用于内核物理设计的评价模型，2）结合体系结构设计和指令集设计模式，设计实现面向指令集设计的布图优化策略；3）研究面向异构多核微体系结构的拓扑优化策略；4）设计和实现高性能，低功耗和高可靠性体系结构的增量式物理规划流程和算法；5）结合三维芯片设计技术，设计面向异构多核体系结构设计的优化流程。本项目从我国的应用需求和社会需求出发，从理论和实践上为微处理器设计中的物理设计与体系结构的设计矛盾提供解决方案和设计工具，避免设计过程中反复迭代，提高设计效率。
基于TSV的3D芯片"绑定中测试"关键问题研究	绑定中测试;硅通孔;测试成本;三维芯片;测试调度	3D芯片一般采用多个2D裸片通过TSV互连的方式堆叠而成，已经成为国内外的研究热点。在堆叠绑定过程中，大量研究集中于"绑定前测试"和"绑定后测试"，较少涉及"绑定中测试"，这大大影响了3D芯片产业链的完整性。"绑定中测试"是3D芯片测试区别于2D芯片测试的关键之一，迫切需要进行针对性研究。 本项目抓住3D芯片测试区别于2D芯片的核心问题，围绕成本问题展开，研究内容包括：（1）适应多层堆叠过程的TSV模块化自测试结构，减少复杂的控制结构，提高可靠性，便于标准单元化生产；（2）测试故障覆盖率控制下的单次"绑定中测试"的测试调度技术, 缩短单次"绑定后测试"的测试时间，避免"热斑"；（3）适应测试调度的3D芯片选择性堆叠策略,使"绑定中测试"的测试总时长最小，减少测试成本。 本项目拟为3D芯片"绑定中测试"技术的完善和尽早走入实际应用奠定坚实的理论和技术基础，，具有重要的研究价值与实际意义。
5G无线回传系统中CMOS毫米波大功率多模功率放大器关键技术研究	毫米波;功率放大器;CMOS;集成电路;射频	海量数据流的回传将是5G通信面临的巨大挑战之一，E波段无线回传系统被普遍认为将在5G回传网络中发挥重要作用。针对5G宏/小基站密集分布的特点，基于先进CMOS工艺的E波段系统将具有高集成度、低成本的优势。但是，晶体管低击穿电压的特点使得目前CMOS毫米波功放存在（1）输出功率较低，（2）回退功率下效率较差两大问题；从而限制了回传距离，增大了系统功耗。.  本项目将重点解决上述两大难题，通过研究高性能毫米波放大器单元、高效率多路功率合成技术、多模技术、宽带线性化技术，大大提高毫米波功放的输出功率和回退效率，为中长距离毫米波无线回传提供低成本解决方案，具有重要意义和实用价值。同时，本项目将使用CMOS工艺设计一款E波段大功率、多模功放芯片，实现饱和输出功率25dBm（领先于国际水平），大信号-1dB带宽大于15GHz（覆盖整个E波段），至少实现三种输出功率模式（提高回退效率）。
多核芯片异步片上网络的微电路和建模研究	多核芯片;异步逻辑;片上网络;延迟无关连接;高基网络拓扑结构	多核处理器(CMP)是深亚微米工艺下CPU发展的必然趋势，片上网络是决定CMP的性能和核心数量可扩展性的关键。本项目拟采用延时无关的异步电路设计方法，应对深亚微米工艺下逻辑电路和导线延迟难以估计以及通用CMP行为不确定性给片上网络设计带来的挑战，为CMP提供高性能、稳定和低功耗的片上互连。本项目将提出一系列异步片上网络的微电路组件，可以支持延时无关连接、高基拓扑结构、网络服务质量保证以及全局异步局部同步的多核无缝集成。本项目还将探索CMP片上网络的生成方法，该方法可以根据核心的数量、接口参数和网络拓扑结构等信息的形式化描述，自动生成支持网络服务质量的片上网络电路。根据这种方法，设计者可以不用了解NoC实现的具体细节，高效快捷地设计出符合CMP服务质量要求的片上网络电路。本研究对于提高深亚微米工艺下多核处理器的通信性能和可靠性，缩短设计周期具有重要的理论和实践意义。
纳米CMOS器件中的本征随机效应的建模和模拟及其对数字电路的影响	随机杂质分布;随机电报噪声;氧化层厚度浮动;纳米级CMOS器件;栅边缘线条粗糙度	CMOS器件正在朝着22纳米集成电路代的规模等比例缩小。这样的进程伴随着各种各样越来越严重的随机效应，它们带来了器件中一些关键参数的浮动，由此对CMOS等比例缩小造成了挑战。CMOS中的各种随机效应可以被分为两大类：本征随机效应和制造工艺相关的随机效应。制造工艺相关的随机效应可以通过对制造技术进行改进来减小或者消除，而本征随机效应和CMOS自身结构相关联，无法通过制造工艺的改进来减小，所以本征随机效应被人们认为是CMOS等比例缩小进程中的终极瓶颈之一。基于此，我们提出"纳米CMOS器件中的本征随机效应的建模和模拟及其对数字电路的影响"项目，希望通过相关物理研究， 建立表述这些随机效应导致的参数浮动的简约模型，通过在电路仿真工程SPICE中的实现，  可以帮助电路设计者设计出更可靠更稳定的电路。
面向硅后验证的芯片跟踪信号提取与软硬件验证技术研究	跟踪信号提取;结构挖掘;硅后验证;芯片调试	硅验证的高成本和低灵活性成为片上系统SoC设计的瓶颈，采用跟踪信号提取技术来提高芯片调试的透明性是解决该瓶颈的关键。本项目重点针对数字超大规模集成电路芯片中跟踪信号的快速自动提取技术进行研究，主要包括两方面内容：1.提出基于结构挖掘的跟踪信号提取算法，并研究高效的快速选择方案用以替代传统的低效人工操作；2.提出高效的跟踪信号提取算法评价机制，设计软硬件协同验证平台对算法的实际效果进行验证。
极低功耗近/亚阈值数字电路的时序可靠性技术研究	亚阈值;时序分析;极低功耗;工艺偏差	近/亚阈值技术是极低功耗应用领域的主流技术，但在近/亚阈值状态下，工艺偏差对电路稳定性的影响呈指数关系，因此提高亚阈值电路的稳定性，是将亚阈值技术推向实用化的关键。本课题创新地将器件模型随工艺偏差的概率分布，引入到亚阈值数字电路设计当中。研究数据/时钟路径与标准单元驱动能力的关系模型，探索合理的标准单元库设计策略；研究时钟网络单元延时和布线延时随工艺偏差的概率分布，探索最优的时钟树生成策略；研究基于Monte Carlo的寄存器建立/保持时间检查方法，探索可靠的静态时序分析策略。从而最大程度地保证电路对工艺偏差的抵御能力，为近/亚阈值技术广泛使用提供保障。
基于压缩感知的无人机实时鲁棒低功耗海上红外目标检测方法研究	低功耗;海上红外目标;实时鲁棒;无人机;压缩感知	针对海上遥感目标检测中，无人机无法低功耗实时鲁棒传输图像的困难，研究基于压缩感知的低功耗采样电路和目标快速检测方法。本项目以红外目标入手，在深入分析海上复杂环境和目标红外特性的基础上着重从三方面展开研究。首先，根据海上红外目标图像特点，建立红外仿真图像模型，并以改进的K-SVD算子训练构造海上红外目标图像的自适应超完备基，可对图像进行稀疏表示。采用随机矩阵作为观测矩阵对图像进行低频率采样，降低传输数据量；第二，本项目将图像子块重构和目标快速检测有机融合，重构同时以基于八邻域分析的TDLMS理论预测背景从而检测目标，而检测同时更新自适应超完备基，促进下个子块的更好重构；第三，本项目构建与算法相应的极低功耗采样电路原型系统，使其满足无人机广域长时航行对功耗的要求。此项目的研究成果是对压缩感知和目标检测理论的丰富，对无人机在民用领域的推广以及加强海上安全等方面都具有重要的理论意义和实际意义。
WBAN RF能量收集与ULP收发电路匹配性能提升技术研究	失配噪声;动态元件匹配;射频集成电路;能量收集;超低功耗	该项目针对当前研究热点WBAN发展的需要和超低功耗集成电路系统芯片面临的主要问题，系统开展高性能射频能量整流器和ULP-RF收发电路匹配性能提升技术研究，解决WBAN终端节点能量受限和收发数据失真的若干关键基础性科学问题。基于有源CMOS器件，采用阈值消除新结构，在射频能量整流器超低压/超低功耗、高集成度和自适应研究方面取得突破，建立90nm CMOS工艺下的新型整流器电路模型，并分析其能量转换效率；探索WBAN节点ULP-RF收发电路器件阵列失配机理，建立超深亚微米工艺下的失配噪声高层次模型，基于频谱整形思想，提出新型高阶数字失配噪声抑制(MNS)设计方案，并验证其正确性与可行性。课题围绕WBAN节点高能量效率和ULP收发电路失配噪声抑制问题，自主研发，争取在理论和实践的源头创新上有所突破，提高我国在微型能量收集和高性能集成电路设计领域的创新能力。在国内外高水平学术期刊发表论文4-6篇。
防侵入式攻击的PUF稳定性和容性金属线网灵敏度增强研究	开关电容PUF;稳定性;侵入式攻击;容性金属线网;灵敏度	在硬件层面对侵入式攻击进行防护，已成为芯片硬件安全领域的研究热点。侵入式攻击的有效防护措施主要采用PUF和容性防护层结合的方式，但由于现有PUF稳定性不高、容性防护层检测的延时和振荡频率等间接容性参数易受V&T影响，从而使得现有侵入式攻击防护措施灵敏度较低。为此，本项目提出一种基于直接电容比例失配采样的高稳定性多段式开关电容PUF，以及连接至开关电容PUF采样电容的高检测灵敏度容性金属线网防护层。通过对电容比例失配进行直接采样，对采样放大器进行失调消除，并采用一次可编程生产后修调方式永久校正不稳定单元，使提出的多段式开关电容PUF具有极高的稳定性。通过对由侵入式攻击引起的金属线网寄生电容变化进行直接采样，并采用多层金属线网混合布线，使采用的与开关电容PUF采样电容相连的容性金属线网具有较高的侵入式攻击检测灵敏度。研究成果将有效提升安全芯片的防侵入攻击能力，进而提升整个安全芯片的硬件安全性。
低功耗、可重构模拟信号处理器的研究与设计	开关电容;低功耗;可重构;模拟信号处理器	可重构模拟信号处理器可以根据应用要求对模拟信号处理器的功能进行配置，加快模拟系统的实现，缩短产品设计试制的周期，降低试制成本,具有一定的科学研究价值和实用意义。本课题对输入信号频率在100Hz到100KHz之间的、中等运算精度、中等规模的低功耗可重构模拟信号处理器的一些关键技术进行研究，包括对可重构模拟信号处理器的体系结构、可配置模拟单元的体系结构及其电路实现、可配置数字单元的体系结构及其电路实现、模拟信号处理器的低功耗实现技术等进行研究，并在此基础上，采用130nm 1.2V CMOS工艺设计一个低功耗可重构模拟信号处理器，该可重构模拟信号处理器可以实现信号的算术运算（如加、减、乘、除、求大、求小、比较、积分、微分等）、滤波、信号跟踪和检测、高精度的可变增益放大/衰减、比例积分微分（PID）控制环路等模拟信号处理功能。在用该模拟信号处理器实现指定电路时，功耗性能比接近或达到国际先进水平。
分数分频频率综合器中非线性相位噪声折叠机理的研究	超宽带;非线性;相位噪声;鉴频鉴相器;分数分频频率综合器	随着CMOS集成电路工艺技术水平的不断进步，许多无线射频收发机终端迅速从单标准系统向多模式、多频段和多标准方向发展。这使得提供本振信号的频率综合器输出的频率范围越来越宽，同时相位噪声性能要求也越来越高，这样具有极低带内相位噪声性能的本振电路显得尤为重要。因此，具有极低带内相位噪声性能的分数分频频率综合器的研究与设计，不仅在学术上有很强的研究价值，而且具有很高的经济实用价值。"分数分频频率综合器中非线性相位噪声折叠机理的研究"就是研究电路非线性对分数分频频率综合器性能的影响，彻底解决非线性相位噪声折叠效应，同时避免参考时钟杂散恶化问题，在中芯国际制造(上海)有限公司(SMIC)的最先进的55纳米CMOS工艺上完成一款50兆赫兹到6000兆赫兹，带内相位噪声性能低于-110-dBc/Hz，参考时钟杂散低于-80dBc的分数分频频率综合器芯片设计。
图的谱方法及其在纳米尺度集成电路分析优化中的应用	层次化分析;谱聚类;谱分析;光刻热点检测;多次曝光版图分解	随着集成电路特征尺寸的缩小和集成度的增加，集成电路设计优化处理问题规模不断膨胀，需要借助层次化方法来降低计算复杂度，提升处理问题规模。同时由于光刻所用光源的波长未显著减小，集成电路也面临光刻分辨率方面的挑战。本课题提出利用图的谱方法来解决集成电路层次化构建、光刻热点检测、多次曝光工艺版图分解问题。(1) 提出快速可并行的谱聚类方法，应用于层次化的集成电路分析优化。相比已有启发式算法，聚合结果更精确，具有数学理论支撑。(2) 提出利用谱聚类方法快速提取版图中"关键特征图"，并将图的谱作为支持向量机特征来检测"关键特征图"，实现光刻热点检测。 (3) 提出利用图的谱理论中的最小染色数的界，在设计早期衡量版图是否适合多次曝光工艺。并提出用谱聚类方法求解多次曝光版图分解的染色问题。这些新理论和新方法不仅将有效提升上述集成电路设计自动化问题的求解效率，同时对图的谱分析理论和方法的发展也具有重要意义。
三维芯片中硅直通孔和晶片电路的测试技术研究	硅直通孔;测试压缩;三维芯片;测试调度;测试	三维芯片相关技术正日益成熟，但测试工作研究较少。无论是硅直通孔（Through Silicon Via, TSV）还是晶片（Die）电路都面临着严峻的测试挑战：硅直通在电路的测试特殊性；电路划分式设计中各晶片电路的不完整性；绑定前后测试指标优化的不一致性。本项目针对以上挑战问题，在以下三点寻求突破：（1）研究硅直通孔的内建自测试方法，解决硅直通孔中的测试精度问题；（2）研究绑定前晶片电路的测试压缩方法，减少针对不完整电路的测试开销；（3）研究适用于测试中的精简热模型和调度方法，避免测试时的热点。本项目特点在于充分结合申请人在测试压缩和SOC测试调度方面的研究基础，创新硅直通孔电容等参数分析模型、三维芯片中热分布精简模型等两项模型，及基于敏感放大的硅直通孔自测试方法、基于输入共享的不完整电路测试压缩方法和基于精简热分布模型的调度方法等三项方法。本项目研究将为三维芯片测试提供方案。
面向移动物联网应用的低功耗收发机关键技术研究	物联网;超宽带（UWB）;收发机	低功耗无线通信系统芯片近年来发展迅速，为其在未来物联网、节点到节点间通信、无需电池供电无线传感器网络、移动医疗等应用领域打开了广阔的市场前景。对那些系统而言，能量效率、设计灵活性和系统可缩放性是非常重要的考虑因素。因为就目前短距离无线通信SoC来说，70%的系统总功率消耗在射频前端，低功耗的无线收发机设计变得尤为重要。..本项目着重研究低功耗、高能量效率的无线收发机系统的设计和芯片级的测试验证。本研究提出了一种新颖的宽带脉冲传输方法，用来解决传统脉冲超宽带收发机系统中脉冲能量受限的问题，并给出了一种简化的脉冲产生方法来降低发射机电路的设计难度。此外还给出一种低系统复杂度接收机系统结构与实现方法。本项目最终提出了一种基于新的信号发射方式的可靠的高能量效率的短距离收发机系统并充分扩大了数据传输率、系统功耗和通信距离之间的妥协空间，使该系统方案在未来移动物联网具有极高的应用前景。
面向可重构Gbps VLSI的MIMO检测关键技术研究	每秒G位吞吐率;可重构;多输入多输出;K-Best检测;基带处理片上系统	业务需求的增加、通信算法的成熟、微电子技术的完善，对开展单芯片GBps基带VLSI关键技术研究提出了迫切需求，本项目拟针对面向4G宽带通信/下一代无线局域网/无线高清视频传输SOC中的MIMO检测关键技术进行研究。重点研究制约宽带无线通信SOC发展的，高性能、低复杂度的MIMO检测优化算法和高吞吐率、可重构的VLSI体系架构。研究采用AS策略和LR预处理的高性能、低复杂度K-Best搜索检测算法，研究灵活脉动阵列、块浮点、QR分解、实/复数模式优化选择等实现高吞吐率、可重构VLSI体系架构，依据802.11n规范，建立多天线和多调制模式的MIMO+OFDM算法评估模型,对所设计的MIMO检测关键模块做FPGA验证和0.13um工艺VLSI的仿真验证。通过本项目，拟对基带VLSI关键共性问题进行研究，项目成果可望对解决未来4G宽带通信基带VLSI核心问题起到良好的探索、借鉴、推动作用。
片上网络芯片中路由器电路和互连线的测试方法研究	片上路由器电路;片上网络;测试压缩;内建自测试;时延测试	系统芯片内集成越来越多的芯核,需要片上网络作为互连结构。片上网络的基础硬件设施-路由器电路和互连线，也会发生故障，本项目结合测试压缩、内建自测试、并行调度和测试资源划分等，研究针对路由器电路和互连线的测试方法：（1）利用端口子电路和路由子电路的同构性，研究针对片上路由器的结构化测试压缩方法，降低测试时间和测试数据量；（2）利用内建自测试，研究片上路由器间高速互连线的测试方法，提高故障覆盖率；（3）利用多接入点和测试资源划分，研究路由器和互连线的并行测试方法，减少测试时间和测试电路的面积开销。本项目特色在于充分结合申请人在测试压缩方面的研究基础，挖掘路由器内和路由器间的两层次同构性,重点创新结构化测试压缩方法。同时,针对互连线自测试，在保障高故障覆盖率前提下，重点创新测试向量源共享技术。通过本项目研究，将为片上网络基础设施提供完整的低测试时间和低面积开销的测试方案，保障片上通信的可靠性。
高性能CPU中动态逻辑电路的低功耗方法学研究	数据通路;片上存储器;低功耗;动态逻辑电路	动态逻辑电路以速度快、版图面积小的优良特性被广泛应用于CPU的数据通路和片上存储器（Caches，Register Files等）中。然而，随着集成电路工艺的不断发展，动态逻辑电路过高的功耗已成为高性能CPU的设计瓶颈。本项目分别对数据通路和片上存储器中的动态逻辑电路提出低功耗解决方案。具体内容包括：1. 提出电荷复用技术来优化Zipper动态逻辑电路，并基于最优部件选择模型，实现低功耗数据通路的设计；2. 研究片上存储器动态位线的最佳休眠矢量的选取，考虑应用需求、电路设计参数、制造工艺、PVT浮动、老化效应、休眠时间等多个重要因素的影响，使休眠动态位线产生最小的泄漏电流，同时提出Clock Biased技术，在提高位线运算速度的同时，有效的降低功耗，进而完成低功耗片上存储器的设计。项目的研究成果，对于我国开发具有自主知识产权的低功耗、高性能CPU具有重要的理论价值和实际应用意义。
高速Flash ADC量化模型设计方法研究	设计方法;系统理论分析;量化模型;高速数模转换器;插值技术	当前传统高速Flash ADC的设计主要依靠经验和大量仿真，然后根据仿真结果选择相对优化的方案。但这种经验法不仅费时，而且缺乏定量分析以至难以保证设计的科学性。本课题就是针对Flash ADC的定量设计开展研究：通过对高速Flash ADC电路结构的理论分析，对插值技术、系统误差与寄生参数的量化研究，抽象数学分析模型，建立一种关于高速Flash ADC的量化模型设计方法。此方法将目标性能指标（如Flash ADC的速度、分辨率等）和需设计与考虑的重要参数（如插值结构与系数、预放大器带宽与误差，寄生参数等）之间的关系用数学模型定量地描述，这样可根据实际需要较为科学和准确地指导高速Flash ADC的设计，并通过数学模型进行性能优化，提高设计效率。另一方面，本课题除开展理论研究外，还将分别用定量设计法和传统方法设计高速Flash ADC，进行对比研究，验证定量设计法的科学性和准确性。
超级动态电压调节技术下的信号完整性关键技术研究	超级动态电压调节;串扰;衬底控制灵敏放大技术;复合电流源延时模型;信号完整性	超级动态电压调节(UDVS)技术在低功耗芯片设计中具有明显优势。但当电压显著降低，芯片内部传输的信号幅度变得很小，动态噪声和静态噪声引起的VB(Voltage Bump)更易导致时序的违规，给信号完整性设计带来极大的挑战。为规避信号完整性问题导致芯片性能出错，芯片必须始终工作在很高的电压下以确保正常工作，这会显著提高芯片功耗，不能充分发挥UDVS技术的低功耗优势。本项目在我们前期工作对UDVS 基本单元电路和翻转噪声研究的基础上，研究UDVS技术下的信号完整性理论，构建兼容于现有大规模集成电路设计的静态噪声二阶模型和基于耦合电容权重因子的复合电流源(CCS)动态噪声模型；同时基于衬底控制灵敏放大技术设计PVT性能良好的VB检测电路；在此基础上，在大规模UDVS 芯片中实现电路VB测试系统，以较低的电路面积和功耗实测芯片的VB，为调整芯片的电源电压和时序修复提供依据，使得芯片功耗尽可能有效降低
基于完全自定时技术的可重构高速逐次逼近ADC研究	完全自定时;数字辅助;可重构;逐次逼近;自适应功耗调节	随着晶体管特征尺寸的缩小以及创造性设计技术的提出，逐次逼近ADC以其高能效，易于重构的特点，开始在宽带通信领域显示出广阔的应用前景。本课题从逐次逼近ADC的异步控制机制入手，探索能同时实现sub-DAC建立自定时以及比较器判决自定时的完全自定时技术，并提出高效高精度的自定时检测机制以及低复杂度实现电路。在此基础上，通过结合数字冗余与校准技术，进行sub-DAC未完全建立误差与冗余度联合优化的研究，实现数字辅助的高速逐次逼近ADC架构。同时，为满足可重构应用的要求，首次提出了一种基于完全自定时技术的静态功耗自适应闭环调节机制。最后，本课题将实现一款8~12Bit分辨率，20MSPS~160MSPS采样率可重构的逐次逼近ADC，在整个重构范围内，能效值FoM始终保持稳定。
微功率能量收集系统中片上集成的超低压自启动方法研究	亚阈值电路;超低压自启动方法;能量收集;超低功耗电路;电源管理集成电路	微功率能量收集系统在可穿戴设备、植入式医疗电子、无线传感器网络等低功耗电子设备中能够替代电池实现自给供电。微功率能量收集器的输出功率小、电压低，无法采用传统的电源管理电路进行电压调整，需要一种自启动机制。本项目针对微功率能量收集系统面临的超低压自启动问题，研究功率损耗和启动方法对启动电压的影响，揭示限制最低启动电压的关键因素，探索降低最低启动电压的方法。为了减小功率损耗，采用阈值电压补偿或增加过驱动电压的方法减小导通损耗，采用衬底动态偏置或增大器件的栅源反向电压的方法减小漏电流损耗。在启动方法上，直流输入的启动电路采用增大摆幅的LC振荡器与电压倍增器级联的方案，交流输入的启动电路采用桥式整流器与电荷泵级联的方案。为了避免系统锁定，提出了一种对输入电压和负载电流进行动态启动检测的方法。本项目预期的方案具有低压低功耗和易于片上集成的特点，研究成果对于微功率能量收集系统的低功耗应用具有重要意义。
路由器SoC结构与复用技术研究	复用技术;系统芯片;路由器;可扩展结构;大规模并行处理	本项目基于大规模并行处理的思想，研究可扩展路由器SoC体系结构及可复用处理单元的结构，以解决下一代路由器面临的处理能力、可扩展性和功耗等问题。本项目将在分析下一代路由器需求的基础上，研究可扩展交换结构以及同构处理单元的粒度和结构，并研究与该结构相适应的分布式查找表的组织结构、快速路由表更新算法以及路由器的验证模型等。创新之处在于：提出一种新的路由器SoC体系结构，在芯片内通过对同构处理单元的规则扩展实现路由器性能的提升，在系统层通过芯片的直接互连实现系统扩展；提出片内分布式转发表组织方式及分布式路由查找算法；提出一种同构处理单元的结构，以满足路由器对不同协议和速率的支持。本项目的研究成果可以用于设计适应纳米级工艺的高性能路由器系统芯片。
应用于RFID芯片中低功耗相变存储器的研究	低功耗;亚阈值电压;RFID;相变存储器（PCRAM）;Hspcie	RFID技术是未来信息社会建设的一项基础技术。相变存储器（PCRAM）是以硫系化合物为基础的半导体存储器。PCRAM在工艺上和标准CMOS技术完全兼容，只要增加3张光罩就能完成PCRAM芯片的制备。PCRAM在低压、低功耗、高速、高密度和嵌入式存储方面具有广阔的商业前景。PCRAM被认为是最有希望替代FLASH的下一代非挥发性存储器。.    本项目利用相变存储材料在低功耗和尺寸效应上的优势。从相变存储单元Hspice模型建立开始，建立一套PCRAM的设计流程和集成环境。采用亚阈值电压和正常电压为工作电源、串行写入和串行读出的工作模式、时序自控电路结构控制读写以及40nm制备工艺的方案来降低PCRAM的功耗。研制出一款基于中芯国际40nm低功耗工艺，存储容量64kb，写入电流小于0.8mA，读出速度在100ns以内，读写次数超过一亿次的低功耗PCRAM芯片。其功耗和性能满足RFID的需求。
基于硅通孔的三维集成电路故障诊断	特征提取;硅通孔;故障诊断;三维集成电路;工艺偏差	基于硅通孔垂直绑定晶片的三维芯片，由于能够显著提高芯片集成度和性能，已成为集成电路发展的重要趋势之一。作为一种新型设计制造技术，三维芯片亟需高效的故障诊断技术快速准确定位工艺偏差和物理缺陷引发的各类故障，快速提高成品率。本项目拟围绕三维集成电路故障诊断，研究面向三维芯片的"非侵入式"工艺偏差提取和时延故障诊断技术，相对于传统"侵入式"工艺偏差提取技术，将显著降低硬件开销并提高诊断精度；研究面向"可诊断性"的三维芯片扫描链设计技术，相对于传统"就近连接"的扫描链设计技术，将显著提高三维芯片中各个晶片上所发生的物理缺陷的诊断精度；在上述两项研究内容的基础上，将针对"逻辑晶片+逻辑晶片"和"逻辑晶片+存储晶片"两类三维芯片的基础绑定结构，研究硅通孔故障诊断与特征提取方法和硅通孔可诊断性设计。本项目将结合实际工业芯片开展实验，并研制相应的软件工具原型，为三维芯片的成品率提升提供理论方法与关键技术。
射频集成电路的在片自校准关键技术的研究	在片测试;在片自校准;射频集成电路;CMOS	随着CMOS工艺的发展，集成电路中元器件之间的失配、工艺偏差和非理想器件特性都有增大的趋势，加之元器件射频模型的不准确性以及封装等寄生效应的影响，造成射频集成电路产品成品率过低、产品开发时间过长等问题，给射频集成电路产品的设计带来了严峻的挑战。本项目围绕射频集成电路的在片自校准问题展开如下研究：（1）探讨在片检测射频集成电路性能的原理和方法；（2）探讨性能可调的射频集成电路结构和电路设计技术，研究调整射频集成电路性能的原理和方法；（3）探讨射频集成电路在片自校准环路的系统控制技术，实现射频集成电路各关键性能的在片自校准功能；（4）研制出采用深亚微米工艺实现的、具有在片自校准功能的射频IP模块。该项成果解决深亚微米工艺下射频集成电路产品设计面临的严峻挑战，消除各种非理想因素对射频集成电路产品性能的影响，缩短产品上市时间，提高产品的成品率并降低产品开发成本。
三维集成电路热管理及TSV结构优化技术研究	热机械性能;热管理;硅通孔;结构优化;三维集成电路	本项目研究基于TSV的三维集成电路热管理技术、热机械性能、以及基于多目标约束的TSV结构优化方面的关键基础科学问题。针对由铜、铝、钨等不同金属材料填充的气隙TSV，考虑接触热阻、热尾流等因素，基于气隙TSV材料参数与结构参数、流体成分及流动速度，建立三维集成电路散热模型，进而提出最佳散热方案。针对TSV的热机械特性进行有限元和理论建模，研究TSV在周围硅片引入的热应力对阻止区、阈值电压、载流子饱和速度、迁移率等器件性能的定量影响。对比研究圆柱型、环型、同轴、锥型等不同结构TSV的热机械性能、温度特性和信号完整性，结合不同结构的性能优势，优化TSV结构和尺寸，为基于TSV的三维集成电路的发展与应用提供必要的理论和技术基础。
温度自适应的三维集成片上网络高效通信方法研究	死锁避免;高性能通信;片上网络;三维集成;感知温度	三维集成片上网络成为众核芯片一种高效的片上通信结构。然而三维集成片上系统中高功率密度极有可能引起芯片过热，使芯片无法工作甚至烧毁。如何保障在高功率密度下，进行高效率通信，优化传输性能，并规避温度热点，成为亟需解决的问题。目前绝大多数的片上通信方法着重于降低传输延迟，但其通信路径可能造成温度热点。 本课题以温度模型为切入点，旨在研究感知温度并规避热点的高效率通信。 首先建立感知工作负载的三维集成片上网络温度模型，考虑硅穿孔等所引起的热效应。基于此模型，实时测量温度，检测性能参数，预测温度热点。在路由中运用温度信息，选择温度和拥塞较低的路径，在温度约束下，全面优化一对一、一对多、多对一等三种通信模式的传输效率。当预测或检测到即将出现热点时，主动地实时控制相应节点的温度，规划通信路径以规避热点。并提出低硬件开销的路由死锁避免方法。 可以作为进一步研究三维集成片上系统的线索，推进高性能芯片的研究。
面向5G通信的硅基高性能毫米波相控阵发射前端关键技术研究	相控阵;发射前端;移相器;功率放大器;第五代移动通信	第五代移动通信技术(5G)将实现10Gbps的传输速率和1000倍的数据容量提升，以此满足高速数据通信和万物互联的迫切需求。目前包括三星、爱立信和华为在内的各大厂商均已开始5G 原型系统的研发，预计将于2020年实现商用。大规模MIMO和毫米波技术是实现5G传输目标不可或缺的技术手段，而要在小蜂窝（Small Cell）和移动终端实现该技术，必须要开展小型化、低成本和高性能的毫米波相控阵发射前端研究，因此针对该技术开展研究具有重要的科学意义和很好的应用前景。本项目选择成本和性能折中的SiGe BiCMOS工艺，针对5G备选的38GHz频段，开展5G毫米波相控阵发射前端以下三个方面的关键技术研究：1、大功率回退下的高效率高功率毫米波功率放大器设计技术；2、新型高线性度有源移相器结构与设计技术；3、片上低损耗功率分配技术。
用于绿色、高性能模数转换器的鲁棒、快速数字补偿技术研究	数字补偿;鲁棒性;时域拓展补偿;绿色模数转换器	数字补偿技术可在数字域补偿模拟电路的非理想特性对系统的影响，从而降低高速高精度模数转换器对模拟单元电路的性能要求，有利于转换器在先进的低电源电压CMOS工艺上的低功耗实现，并可有效缩短转换器的设计周期，具有很好的科学价值。已有的实时数字补偿算法存在补偿速度慢或鲁棒性不足的缺点，限制了它在高速高精度模数转换器中的普遍应用。本课题拟采用"先基于行为级模型研究算法，再多层次验证、改进"的方法，研究快速、鲁棒的实时数字补偿技术。基于课题提出的"时域拓展补偿"概念，结合"相干调制-解调"信号处理、"具有输入信号相关性的扰动激励叠加"技术，通过本项目的开展，有望得到一种新的实时数字补偿技术，其鲁棒性和补偿速度优于同类技术，从而可提高数字补偿技术在高速高精度的绿色模数转换器中的应用广泛性。同时，课题将完成一个低功耗125MS/s数字补偿式模数转换器的设计，运用数字技术将其线性度从10位提高到16位。
基于高阶矩量法的大规模集成电路互连线3D电容参数提取	集成电路互连线;电容参数提取;高阶矩量法	高性能超大规模集成电路的设计和验证对互连线电参数提取的精度和计算时间提出了更高的要求，在这一背景下，代表计算电磁学发展趋势的高阶数值计算方法有望取代目前广泛使用的基于低阶边界元法的互连线电参数提取工具，成为精度和效率更高的下一代超大规模集成电路电参数提取的新方法。与传统电容参数提取算法相比较，高阶矩量法具有以下优势：（1）高阶基函数具有代数精度高的优点，更适合大片区域中电荷密度分布函数的建模；（2）几何建模上广泛采用曲面三角形、四边形单元，具有优良的几何适应性；（3）可使未知变量个数显著下降，大幅度减少计算量。基于以上立项依据，本课题组致力于将多分辨率技术与多种高阶离散格式相结合，并通过改进传统加速算法，开发出高精度、速度超快的超大规模集成电路互连线3D电容提取算法。
基于电荷泵和压控振荡器的Delta-Sigma调制器关键技术研究	低功耗;基于压控振荡器;时间域;Delta-Sigma调制器;基于电荷泵	移动通信的蓬勃发展对通信电路的高码率低功耗设计提出了更高要求。连续时间Delta-Sigma调制器由于其内生的抗混叠滤波特性，在通信模数转换领域吸引了越来越多的注意力。本项目将用理论分析—仿真验证—流片验证的研究方法，研究基于电荷泵和压控振荡器的二阶以上Delta-Sigma调制器。重点研究利用低功耗的电荷泵和异步脉宽调制器取代高功耗的模拟积分器，同时引入异步脉宽调制器解决基于压控振荡器量化器的非线性问题。在此基础上实现完全不依赖模拟放大器而构建低功耗的二阶以上Delta-Sigma调制器的目标。本项目还将研究电荷泵、压控振荡器等模块及其非理想因素的建模以支持行为级仿真。由于高度数字化的电路结构，基于电荷泵和压控振荡器的Delta-Sigma调制器能够充分利用CMOS工艺更新对数字电路带来的优势，同时避免工艺更新对模拟电路带来的挑战，非常适合在深亚微米工艺下实现高带宽低功耗模数转换器。
应用于物联网无源感知设备的低功耗高PSR全集成LDO稳压器研究	低漏失线性稳压器（LDO）;低功耗;能量获取/能量收割;电源抑制比;电源管理集成电路	如何在感知节点上将收集的微弱能量转换成稳定电源，是物联网感知层能量获取的研究热点。作为应用于物联网无源感知设备的电源管理芯片的主要形式，低压差线性稳压器（LDO）主要面临以下问题：1）低功耗给稳定性及输出精度等带来不利影响；2）低工作电压降低负载能力和噪声容限；3）感知网络复杂的电磁环境需要强的噪声抑制能力。本项目在前期CMOS电源基准源、LDO稳定性补偿和快速瞬态响应的研究基础上，对应用于物联网无源感知设备的全集成LDO芯片及关键模块电压基准电路的低功耗和高电源电压抑制比（PSR）技术进行研究，重点解决：1）无特殊器件下全CMOS基准电压源的低工作电压问题；2）低功耗约束下FVF-LDO在低负载情况下的稳定性问题；3）低压低功耗下电压基准源和FVF-LDO的电源噪声抑制问题。研究工作将丰富物联网无源设备LDO稳压器的设计理论和方法，为一般共性的低功耗高PSR技术的研究提供新的解决思路。
基于非易失存储器件的低功耗无线传感网芯片与应用研究	非易失存储器件;低功耗;无线传感网芯片;网络协议	新型非易失存储器件具有低功耗、零漏电、掉电数据不丢失和抗电磁干扰等优点，从而开辟了低功耗集成电路设计领域的全新方向。本课题把非易失存储器件的优点与无线传感器网络低功耗需求相结合，以节点芯片和网络应用为突破口，重点研究新型非易失存储器件在模型、电路、芯片以及网络四个方面的核心技术和理论问题：1）非易失存储器件的高效率电路设计与分析模型；2）基于细粒度非易失存储器件的低功耗电路设计创新；3）应用上述电路的无线传感器网络节点芯片新型架构和控制策略；4）包含非易失性存储器件的新型节点对无线传感器网络协议的影响。课题成果不仅可以用于下一代低功耗无线传感器节点的芯片设计和网络应用，还将极大推动非易失存储器件在低功耗电路设计领域中的创新性应用和理论发展,从而为迎接从挥发性存储器件到非易失存储器件的电路设计变革，积累关键技术、基础理论和知识产权。
基于二元决定图集成逻辑的Si基纳电子器件集成研究	二元决定图逻辑;纳电子器件;SOI;微纳加工;集成	Si基微电子学是当今年微电子产业和信息技术的基础，但传统的Si基微电子技术正越来越面临着技术发展的瓶颈。人们普遍预期，在本世纪初、中期，基于某些新原理新架构工作的新型器件将会逐渐地"取代"传统器件。纳米电子器件(nano-scale electronic devices)作为基于量子力学原理工作的新型器件，代表了新器件发展的趋势和方向之一，是目前最为活跃的研究领域。本项目拟利用SOI (Silicon on oxide)衬底及低压化学气相沉积(Low Pressure Chemical Vapor Deposition,LPCVD)生长)，结合电子束暴光、高精度干法刻蚀等微纳加工技术及成熟的Si工艺处理技术，生长并制备Si基纳电子器件并着重利用二元决定图逻辑理论实现这些纳电子器件的集成。这项研究为探索实现纳电子器件集成提供前瞻性的研究。
基于片上网络的众核处理器容错设计方法研究	核级冗余;片上网络;众核处理器;测试和诊断	众核处理器片上集成了大量的处理器核，并通过片上网络互连和通信。本项目针对众核处理器的这两个主要组成部分，研究容错设计方法：（1）当生产缺陷导致处理器核失效时，研究核级冗余的缺陷容忍方法。由于失效核改变了众核处理器片上的拓扑结构，通过构造虚拟拓扑，可以屏蔽不同的底层结构。本项目从片上网络性能的角度研究虚拟拓扑的量化评估方法，研究用于二维Mesh/Torus结构的启发式拓扑映射算法，以较低的时间复杂度获得高质量的解；（2）当片上网络路由器发生故障时，研究微体系结构级的故障容忍方法。在对片上网络路由器功能级故障建模的基础上，利用路由器流水线结构中的冗余信息，研究在线故障检测和诊断方法，利用数据通路的同构性，研究冗余共享的修复方法，达到减少面积开销，提高故障覆盖率和路由器容错能力的目标。通过本项目的研究，将为基于片上网络的众核处理器系统提供有效的缺陷容忍和故障容忍方法，降低芯片成本，提高可靠性。
三维集成电路的TSV模型及热管理技术研究	热管理;硅通孔;三维集成电路;热模型	本项目针对铜TSV和碳纳米管TSV技术，考虑不同TSV材料、长度、直径、介电厚度和间距等因素，建立三维集成电路TSV通孔的电阻、电感、电容的解析模型及热模型；考虑层间通孔和互连焦耳热，获得三维集成电路的热解析模型和顶层互连线的热解析模型，考虑三维集成电路的面积、通信带宽和温度的约束，应用多级路由技术实现三维集成电路热通孔最优化分配技术，为三维集成技术应用于未来集成电路设计提供必要的理论基础。
基于老化特征的集成电路失效预测与防护	特征计数器;失效预测;可靠性;失效防护;电路老化	集成电路特征工艺尺寸不断缩小的同时，电路的老化速度也在加剧，严重影响了集成电路的使用寿命和可靠性。本课题以集成电路老化失效预测和防护为切入点，主要研究内容包括：⑴基于自振荡回路的老化失效预测。选择老化敏感的特征通路，利用自身电路构建自振荡回路，通过老化特征计数器捕获老化特征，度量老化程度，预测电路失效。⑵复用自测试电路的老化恢复。利用已有的内建自测试结构生成和施加电路老化恢复向量，实现电路老化的自恢复。⑶电路参数的自适应在线调整。根据电路老化特征值，在线精确调整电路的供电电压和工作频率，保证电路的可靠运行。⑷采用时-空冗余技术的电路老化故障容忍。利用多时钟技术和冗余单元修正老化引起的电路故障，避免电路老化失效的发生。.本研究将有效延长电子产品的生命周期，降低电路的维护成本，提高电路的可靠性，具有很强的理论和应用价值。
基于贝叶斯优化的纳米尺度模拟集成电路设计优化方法研究	模拟集成电路;高斯过程模型;贝叶斯优化;模拟电路优化;工艺偏差	系统级模拟集成电路设计面临电路规模庞大、纳米器件模型复杂、电路性能统计分布的严重挑战。传统的模拟电路自动化优化方法耗时巨大，难以获得满足指标的电路设计，已成为集成电路设计的国际瓶颈问题。本项目提出基于贝叶斯优化的模拟电路综合方法，极大地降低了目标函数计算次数，为解决高维空间模拟电路非线性优化的科学难题建立了新方向。本项目（1）建立了基于高斯过程伴随模型的模拟电路贝叶斯优化方法，相比传统的方法如模拟退火、进化算法、粒子群算法、多起始点算法、GASPAD等，可以用更少点获得更优的优化结果；（2）提出将约束加权的改进期望函数作为贝叶斯优化中的获取函数，提高优化的可靠性；(3)提出了基于梯度的优化方法求解获取函数最优化问题；（4）提出设计区域的自适应划分及并行贝叶斯优化方法。本项目提出的贝叶斯优化理论和方法，大幅提升模拟电路优化的效率和性能，为模拟集成电路设计自动化建立了全新的理论框架和高效算法。
平台FPGA器件的结构设计实现方法研究	主动互连;可编程系统芯片设计实现。;平台FPGA;布线方法;布局方法	从普通FPGA发展到平台FPGA，关键是能够实现IP核植入的可编程互连资源结构设计方法的突破。目前国内在此方面研究基本空白。.围绕主动互连特性，本项目从芯片架构、可编程资源利用率和IP核植入等方面对平台FPGA系统芯片的结构设计实现方法进行研究，包括针对各种可编程单元和IP核物理结构的高效布局方法研究、针对各种可编程互连线物理结构的高利用率布线方法研究、新颖平台FPGA器件架构设计和芯片实现技术研究等。研究成果为这种新型系统芯片的自主产业化发展奠定理论基础。.创新：①设计实现一种新颖的平台FPGA器件架构。其中，灵活高效的GRM互连平面确保了各种IP核的便捷植入以及器件结构的规整性。②提出一种最大限度利用各种布线资源的布线方法，突破传统布线方法的设计局限，提高了信号传输率和资源利用率。③在国内首次提出基于逻辑单元层概念的高效多层布局方法，弥补了单一层次设计方法的不足，提高了芯片资源利用率
异步低功耗LDPC解码器设计	低功耗;LDPC码;异步电路设计	低密度奇偶校验码（low density parity check code）解码的低功耗设计是现代通信特别是多媒体通信的迫切需求。LDPC码性能优越，易于实现，在现代通信系统中应用广泛。但是LDPC解码功耗很大，无法满足移动终端的低功耗要求。虽然已经有很多低功耗解码实现的报导，但目前的工作都是使用同步设计的方法，而且还远不能满足要求。异步设计是目前低功耗设计的一项主要技术，在低功耗处理器设计及智能卡等芯片设计上取得成功。但采用异步设计来实现LDPC码，在世界上还是首次。研究采用半定制设计方法，提高设计效率和性能；提出数据通路设计新的算法和架构；优化算法，减少迭代次数；设计低速度，但功耗低的异步控制电路，从而设计低功耗的LDPC解码器，预期设计的解码器功耗比同步设计降低50％以上。本研究将掌握低功耗设计和LDPC解码实现的核心技术，促进IC设计发展。
亚阈模数转换电路结构及性能研究	模数转换电路;片上系统;流水线;超低功耗;亚阈电路	随着微电子和信息技术的飞速发展，以数字处理技术为核心的片上系统逐渐进入更多领域，不同应用场合对片上系统处理速度、精度和功耗要求不同。在便携式、无线传感器网络、生物芯片等领域，功耗成为制约产品生命力的一项重要指标，低功耗技术成为目前的研究热点。模数转换电路(ADC)是模拟世界与数字处理技术间的接口，流水线型ADC是主流的中等精度和速度ADC。低功耗是ADC重要发展方向之一，目前ADC电路的实际功耗与理论值还相差100倍以上。降耗技术存在于集成电路设计制造各阶段，亚阈电路是近年来逐渐受到关注的晶体管级电路降耗重要方法之一，将电源电压降至阈值电压以下，使晶体管处于亚阈状态，电路支路电流控制在纳安级，实现超低功耗。但也存在电路工作速度低、对PVT参数敏感的问题。本项目旨在提出一种具有中等精度及速度的亚阈流水线型ADC新结构，探索利用亚阈电路超低功耗优势，保持电路一定工作速度及降低参数敏感度的方法。
三维片上网络存储体系结构研究	存储架构;存储一致性;三维片上网络	为延续摩尔定律，下一个十年片上系统（System on a Chip，SoC）体系架构将沿着从单核到多核到众核的趋势发展，片上网络（Network-on-Chip，NoC）已被业界证明是解决片上多核处理器系统通信问题最具潜力的方案之一；为有效解决互连延时所带来的设计问题，集成电路制造工艺将从传统的平面发展到三维集成。三维片上网络（Three Demension NoC，3D NoC）结合了上述两者的优势，用三维立体架构实现资源间的互连，以构建高带宽、低延时、低功耗的多核处理器片上网络系统，是一个崭新的研究方向。本项目基于申请单位及合作方（KTH）在NoC领域的研究基础，拟从存储的角度开展研究，以3D NoC系统模型为切入点，研究新型三维片上网络存储架构、存储资源映射和存储一致性方案，试图为解决当前SoC设计遇到的瓶颈问题提供新思路与新方案。
基于事件驱动的稀疏信号模拟数字转换器的研究	模拟集成电路;模数转换器;稀疏信号;超低功耗	基于事件驱动的模数转换器（ADC），是一类不同于传统的模数转换器。此类ADC，不需要采样时钟，仅当信号变化较大（事件产生）时才触发产生采样的动作。在对心电、脑电、缓变的环境温度等稀疏信号进行采集时，具有功耗低、样本点数少等优点。由于其在无线传感网等应用领域中，有超低功耗实现信号采集的巨大潜力，因此最近几年在国际集成电路设计界获得越来越多的关注。但由于在集成电路领域的研究时间还比较短，其在基础理论、体系架构、电路实现等方面都还有很多问题有待研究。一些被广泛接受的ADC的评价方法，例如信噪比、有效位宽等，对事件驱动的ADC并不适合，因此在体系架构、电路设计等方面也都还有很多亟待解决的问题。因此在本项目中，我们提出对事件驱动ADC进行探索，希望通过本项目的研究，能够进一步完善其理论基础和设计方法，并展现这一技术在诸如无线传感器、医疗监护等领域的巨大应用潜力。
超高速多路时域交织SAR AD转换器开关时序及通道匹配技术研究	超高速采样;时域交织;开关时序;逐次逼近型模数转换器;数字校准	A/D转换器是模拟系统与数字系统的接口，对于无线通讯、光通信、认知雷达等系统，A/D转换器采样速率逐步向GHz发展。本项目基于纳米级CMOS工艺，深入研究超高速SAR A/D转换器开关时序、高速开关时序控制电路，突破超高速前端采样保持和时钟技术、多路时域交织SAR A/D转换器通道匹配及校准技术，实现6-8位超高速多路时域交织SAR A/D转换器。通过研究电荷重分配技术、电容拆分技术，实现高速、有效且节约功耗的开关时序及开关时序控制电路；分析DLL和高速采样保持器结构，提出针对超高速时域交织电路的合适采样时钟方案，并且可与校准技术融合；对通道间失配的研究分析，实现针对失调、增益、时钟、带宽失配的数字校准算法及可行性电路结构。通过项目的实施，探索并总结基于纳米级CMOS工艺的低功耗管理、超高速模数转换及多通道匹配的关键设计技术，为后续在下一代光传输系统和超高速仪器中应用奠定基础。
三维集成电路的硅通孔串扰噪声分析与优化技术研究	优化设计;串扰噪声;硅通孔耦合;三维集成电路;信号完整性分析	片上系统工作速度不断增加与通孔分布密度急剧上升，导致硅通孔（TSV）串扰噪声成为影响三维集成电路时序性能、信号完整性与电源完整性的重要因素。本项目从时域与频域两个方面研究了通孔串扰的耦合机理与相关优化技术。通过提取铜与碳纳米管TSV频率相关的电阻、电感、电容、电导等效电学参数，建立TSV传输线模型；基于ABCD参数矩阵与均匀线电流源近似方法，研究适用于铜与碳纳米管通孔互连结构的TSV-TSV耦合与TSV-有源电路耦合的串扰噪声分布解析模型，并与三维全波电磁仿真器HFSS的仿真结果进行比较验证；在此基础上分析隔离介质、通孔尺寸、孔间距、衬底电导率、管束金属密度与平均自由程等关键工艺设计参数对于峰值串扰噪声与耦合系数的影响；研究增加屏蔽通孔与同轴硅通孔设计等噪声优化设计方法，仿真串扰的时域与频率响应。本项目的研究成果可为三维集成技术应用于未来集成电路设计提供必要的理论和技术基础。
多晶硅薄膜晶体管的建模及特性研究	表面势;紧凑模型;电路仿真;薄膜晶体管;多晶硅	根据多晶硅特性来建立Poly-Si TFT的表面势隐含方程，利用Lambert W函数来求解Poly-Si TFT的表面势隐含方程。同时利用Shroder级数优化和泰勒展开来进一步提高解的精度。研究完善Poly-Si迁移率的模型；研究晶粒边界陷阱态的载流子的热电子场发射和表面散射，研究横向速度饱和导致的迁移率退化机制；研究Poole-Frenkel效应对Leakage 区的影响及Leakage区模型参数的提取策略；研究晶粒边界对Kink 效应的影响并考虑温度效应的影响。提出基于表面势的多晶硅薄膜晶体管的紧凑模型，该模型包括DC模型和AC模型，同时考虑kink效应和leakage效应；模型能用单一的电流方程光滑、准确地描述亚阈值区、开启区（包括线性区和饱和区），适用于嵌入到电路仿真器上仿真。
可配置多模个人无线通信射频接收前端关键技术的研究	接收机;多模;个人无线通信;射频;可配置	随着无线通信技术的飞速发展，未来无线通信终端必将走向多模、多标准、多协议的方向，并最终在世界范围内实现不同通信网络的无缝切换和完整支持，这将成为越来越迫切的发展需求。因此，可配置多模个人无线通信射频接收机的研究将变得尤为重要。本项目将基于现有个人无线通信协议，针对GSM到LTE带宽变化范围大、工作频带宽等特点，研究可配置多模个人无线通信射频接收前端的关键技术，并在此基础上，辅助以低功耗技术，最终实现一个兼容GSM/TD-SCDMA/TD-LTE的灵活可配置、多模、低功耗个人无线通信射频接收机前端。本项目将重点研究低噪声系数、高Q值的低噪声放大器的连续精确可调电路技术以及可配置接收机中的IQ匹配、IP2等校正技术。本项目中提出的新型的电路结构和校正技术将会促进我国射频集成电路设计产业的发展，具有很好的学术价值和宽广的应用前景。
超低功耗连续小波变换芯片关键技术研究	小波变换;植入式芯片;模拟VLSI;超低功耗	小波变换是20世纪80年代发展起来的应用数学分支，它具有多分辨率的特点。连续小波变换是分析非平稳信号的有力工具，在信号处理上有着广泛的应用。为了适应工程中信号处理的实时性要求，采用硬件实现连续小波变换具有重要的研究意义和应用价值。植入式系统和便携式消费类电子产品的巨大需求给集成电路的低功耗、高性能和小体积实现提出了更高要求。本项目将超低功耗模拟VLSI设计技术与小波变换理论相结合，以植入式芯片和便携式电子产品为应用背景，对连续小波变换模拟VLSI实现进行深入系统的研究。旨在用单片模拟VLSI代替数字计算，在超低功耗的条件下，实时实现信号的小波变换，促进连续小波变换在可植入式生物医学仪器、便携式电子设备等系统中的应用。
高性能Polar码解码算法及解码器硬件架构研究	VLSI结构;极化码;列表解码;架构设计;置信传播	Polar码是编码理论界最新的理论突破，具有渐进的最优解码性能，是未来通信与存储应用的强有力竞争者。本研究基于算法和硬件解码器的联合优化来设计符合未来应用需求的polar解码器算法及其对应的解码器硬件架构。本研究首先探索polar码低复杂度的列表解码算法和基于图的迭代解码算法。同时本研究还将设计针对新型polar码的高效解码算法。基于所设计的解码算法，本研究将设计对应的低功耗、高性能的解码器硬件架构。最后，本研究还将设计基于FPGA的polar码解码性能仿真平台。
基于时域均衡的带内全双工的片上集成宽带多径自干扰抑制方法研究	自干扰抑制;带内全双工;同时同频全双工;集成电路	带内全双工是频谱资源匮乏问题的根本解决方式之一，是下一代无线通信研究发展前沿领域的重要方向。如何有效抑制自干扰是带内全双工要解决的基础难题，但已有片上集成自干扰抑制方法存在宽带无线通信场景下的多径自干扰抑制问题亟待解决。本项目围绕带内全双工的片上集成宽带多径自干扰抑制方法展开研究：提出基于时域均衡的片上集成宽带多径自干扰抑制方法，研究其工作机理及集成电路设计方法；构建系统分析模型，以残余自干扰为考核变量，揭示拟采取方法的自干扰抑制能力制约因素及约束机理，以期为自干扰抑制性能评估和优化提供指导依据；构建功耗分析模型，揭示拟采取方法的功耗与自干扰抑制能力的约束机理，以期阐明功耗优化如何影响自干扰抑制能力，并在前期获得的亚阈值等功耗优化策略指导下，研究自干扰抑制功耗优化方法。研究成果对推动片上集成自干扰抑制方法的研究进展和性能提升，对拓展带内全双工的应用领域具有重要理论研究意义和经济价值。
由表面声波驱动的生物样品制备和分析微系统	生物检测系统;细胞粉碎器;表面声波加热器;表面声波;细胞倍增器	高灵敏度生物传感器可用来检测和诊断各种早期疾病，流行病等，为早日介入.治疗和预防提供可靠的依据，它是一种具有很大应用前景的微纳器件。各国都在加大投入，.开发相关的技术以占据科技和产业的制高点。生物传感器的传感对象主要是细胞内的蛋白质.或 DNA 等，而这些物质被细胞膜所包围，不能直接用于检测。生物取样必须将细胞粉碎，取出细胞物质。本研究独创性的提出了基于表面声波（SAW）的微型细胞粉碎器和 DNA 倍放器 PCR，并将它们与申请人已有的 SAW 微流控技术集成，形成集成生物芯片。利用声波传输液体，由它所产生的声致微流的强大离心力使细胞与微结构碰撞而裂解；并利用声波作加热器、驱动器来倍放 DNA。由于各器件都由表面声波驱动，具有共用性，结构，工艺简单等众多优点，有广泛的应用前景。通过本项目开发出新型的细胞取样器件和 PCR，为下一步开法有自主知识产权的集成芯片大号基础。
基于无线体域网应用的自供电模拟前端设计关键技术	模拟前端;无线体域网;能量获取;超低功耗;自供电	本项目主要研究适用于无线体域网中传感节点的自供电模拟前端集成化设计中的关键技术。自供电模拟前端芯片包括多模能量混合收集模块、功率管理单元模块，低噪声信号收集模块和低功耗射频发射机四个部分。项目首先深入研究阈值补偿和最大功率点跟踪技术在能量获取中的应用，实现射频、人体动能和热能的获取和转化；对单电感多路输出的Boost电路设计技术进行深入研究，采用集成电感并通过有序功率分配控制的方法，实现对电路输出的连续控制，采用低压振荡器和电荷泵辅助升压的技术实现功率管理单元的超低电压启动功能；通过对低频低噪声放大器、超低功耗SAR-ADC的优化设计研究，实现对微弱生物信号的集成化采集与处理；通过对环形多谐振荡器和数字频率校准技术的研究，完成超低功耗射频发射机设计，实现对人体监测信号的FSK调制与发射。
面向媒体处理的粗粒度可重构系统中数据流管理机制和实现方法的研究	可重构计算;媒体处理;数据流管理	粗粒度可重构系统通过提高计算并行度和实现动态硬件资源复用，能够在计算性能和灵活度之间获得良好平衡，近年来逐渐成为通用处理器和专用集成电路在媒体处理领域的替代方案。然而，随着媒体处理性能要求越来越高，已有的粗粒度可重构系统数据流管理机制已经无法满足其日益增长的数据带宽和重构效率的要求。本项目：提出一种面向媒体处理的粗粒度可重构阵列上数据流分配的模调度策略，该模调度策略同时考虑到了媒体处理算法中的数据流特性以及采用的存储系统结构，可以大幅提升媒体算法在粗粒度可重构阵列上的映射效率；提出一套结合面向媒体处理粗粒度可重构系统中数据流特点的存储分层和预取重用方案，可以极大减少系统重构时间和存储访问延迟；提出一种结合可重构阵列上数据流调度策略以及存储系统结构的数据流统一管理机制，可以进一步优化系统中的数据流存取效率。本项目的研究，将为提高粗粒度可重构系统的计算性能奠定必需的理论基础。
同频带全双工中集成自干扰射频抵消技术研究	CMOS集成电路;同频带全双工;射频抵消;单天线;自干扰	目前无线通信通常采用频分复用(FDD)或时分复用(TDD)的双工方式，前者占用了更多的频谱资源，后者则降低了数据传输率。同频带全双工的实现可使频谱效率加倍，但最大障碍源于收发机内部发射对接收的自干扰。为了防止过大自干扰信号对接收机的损害，射频抵消技术是实现同频全双工必不可少的技术。针对目前该技术存在的关键问题，本项目旨在探索一种CMOS工艺集成的自干扰射频抵消方案。首先，其不同于多天线方案，而是只采用单天线；其次，该射频抵消技术基于正交矢量合成原理产生幅值和相位与自干扰相同的抵消信号，完全打破了抵消带宽的限制，可以在更宽带宽上实现40dB以上的自干扰抑制；矢量幅度控制信号则通过检测抵消后的残余信号在数字域中生成，可实现自动控制；最后，该方案易于CMOS集成实现，摒弃当前分立元件原型系统的不足，成本更低、集成度更高，而且可应用于移动终端。本项目的自干扰射频抵消方案将加速同频全双工通信的实现。
高精度片上抖动测量关键技术及电路实现研究	游标延时链;高精度;欠采样;抖动;片上测量	随着半导体制造工艺不断发展，集成电路规模及性能不断提高，精确的抖动测量对芯片的高性能、成品率起着至关重要的作用。然而片外抖动测量在测试成本、测量时间以及测量精度上均已无法满足测量需求，片上抖动测量电路技术具有重要研究意义，已经成为学术界和产业界的热点研究方向。本课题通过抖动测量有效性（抖动测量节点分析、抖动测量环境分析等）的深入研究，针对传统欠采样和游标延时链（VDL）方案存在的精度问题，进行高精度测量关键技术研究，拟将测量误差降低至1%以下。测量周期类抖动时拟采用互采样技术解决采样时钟引入的抖动和偏差问题，并使用中央对齐/周期对齐混合处理技术；测量时间抖动时拟使用多分辨率VDL结构，大幅降低延时链级数，结合数控自校正技术，进一步降低PVT影响，提高测量精度。基于以上理论和技术，本课题将在SMIC 40nm LL工艺点上设计电路并流片测试验证，实现高精度片上抖动测量。
基于GPU集群层次式并行计算的3D芯片电热综合分析与综合优化	电热分析;GPU集群;电热优化;3D芯片;并行计算	高温与供电困难是3D集成技术所面临的重要挑战，由于功耗/电压/温度/性能参数之间存在明显的相互影响，所以必须对3D芯片进行高效而精确的电热综合分析与综合优化。为了考虑功耗/电压/温度之间的相互影响，我们首次提出了电热综合分析方法，对功耗/电压/温度进行迭代更新计算以获得三者的精确解，此外我们还采用了并行计算技术对电热综合分析进行了并行加速。本项目计划开展基于GPU集群层次式并行计算的3D芯片电热综合分析与综合优化的算法研究，内容包括：(1)考虑功耗/温度/电压/性能诸参数之间相互影响的电热综合分析与综合优化的建模，(2)面向3D芯片电热综合分析与综合优化的并行计算方法研究，(3)利用GPU集群的层次式并行计算资源、对3D芯片电热综合分析与综合优化进行并行加速，(4)集成一套EDA工具软件原型系统。.本项目是已结题项目的滚动研究，以出高水平研究成果为目标，预计发表16-20 篇高质量论文。
三维集成电路的热、应力分析及协同物理设计研究	热分析;TSV应力分析;硅通孔分配;三维集成电路;物理设计	三维集成电路通过硅通孔（TSV）实现垂直方向的芯片堆叠，大幅提高芯片集成度，减少互连长度，提高芯片性能，并能实现不同工艺芯片集成，是延续摩尔定律的国际集成电路的重要发展方向。本课题针对三维集成电路中热、应力导致的电迁移、互连失效、性能下降等问题以及三维集成电路设计复杂度问题开展研究，1）提出了基于并行自适应有限元创新数学方法，建立全芯片三维集成电路的热分析、应力分析快速仿真方法，能够应用于指导物理设计的热分析、应力分析的快速模型；2）提出了TSV应力和热协同的物理设计方法；3）证明了TSV分配问题是NP完全问题，并提出了一种基于最短路径搜索、二分图匹配、最小费用最大流计算和后处理的硅通孔分配算法。这些新理论和新方法的研究将大幅提高三维集成电路设计和分析的效率，提升三维集成电路的性能和可靠性。本课题对推动我国开展国际前沿的三维集成电路设计方法研究和EDA技术开发具有重要理论价值和应用前景。
面向多个物理缺陷的纳米尺度极大规模数字电路故障诊断	物理缺陷;失效测试向量;诊断准确度;诊断分辨率;故障诊断	随着集成电路工艺特征尺寸向纳米尺度推进，物理缺陷密度不断上升，缺陷类型更加复杂多样，多个缺陷的故障效应往往相互影响，导致故障诊断的命中率和分辨率下降。本项目以纳米尺度极大规模数字电路为研究对象，拟研究的内容包括：（1）研究面向屏蔽和增强效应的故障诊断方法，根据失效测试向量建立等价故障元组，在构造故障元组等价树的过程中考虑屏蔽和增强效应，以提高诊断命中率和分辨率；（2）研究基于多拍捕获时钟测试向量的故障诊断方法，设计快速评估机制和故障筛选算法，减小寻找可疑故障点的搜索空间；（3）研究版图级缺陷定位与识别技术，在门级故障诊断的基础上考虑物理设计的各种电参数与距离参数，精确筛选可疑故障点，为物理失效分析提供准确的缺陷位置与类型信息。本项目将结合实际芯片的样片测试与失效分析开展实验，并研制相应的软件工具原型，为纳米尺度极大规模数字电路的故障诊断问题提供有效方法和关键技术。
CMOS工艺下高速光电接口接收机关键电路技术研究	低功耗;集成电路设计;超宽带;锁相环;数模混合电路	光纤通信具备低衰减、高带宽的优点，在网络数据中心、高速社区网络等方面得到广泛应用。随着深亚微米集成电路的发展，CMOS工艺已经支持实现光电收发信机集成电路，但高达几十GHz的工作带宽使光电接收机的单片实现存在难度。本项目围绕CMOS工艺下光电接收机电路的关键共性技术进行以下研究：（1）便于集成的高速光电接收机架构和光电混合系统设计方法；（2）探讨高速光电接收机的降噪声技术；（3）研究适用于补偿整个光电信号通路带宽的均衡技术；（4）研究高速、低抖动、高噪声容忍度的时钟与数据恢复技术；（5）研究CMOS工艺下光电接收机集成电路模块的实现技术，采用65nm CMOS工艺实现光电接收机集成电路。该项目致力于解决CMOS工艺下光电接收机系统的关键电路技术问题，为实现实用的光电接收机系统奠定良好基础。
非植入式脑机接口BMI系统的关键技术研究	模数转换器;脑机接口;多维能量获取;柔性可延展脑电极;模拟前端电路	本项目面向便携式、可穿戴新型集成医疗电子监测和健康监护设备的应用需求，针对多通道脑电信号采集系统面临的问题，基于纳米级CMOS工艺，重点研究非植入式脑机接口电路系统的关键技术，主要包括：研究基于可延展柔性衬底材料、可与人体紧密贴合的高可靠性超薄脑电极，用以采集高质量脑电信号，研究可延展柔性衬底和超薄脑电极的电学特性及其高密度集成技术，实现连续、高效、实时的脑电信号感知、采集和传输；研究超低功耗多通道脑电信号采集模拟前端电路关键技术，研究多通道数目与系统功耗和面积之间的制约关系，研究纳米级CMOS前置放大电路的超低压低功耗和噪声消除技术，实现多通道高保真脑电信号EEG的采集、放大和滤波功能；研究低功耗高精度VCO ∑Δ ADC电路，实现超低功耗、多通道、高精度脑电信号EEG的监测和处理；研究多维能量获取技术为整个系统提供长期稳定的工作电源，最终实现一种便携式、低功耗、高精度BMI系统研发方案。
宽锁定范围锁相环频率合成器稳定特性研究	宽锁定范围;稳定性;频率合成器;小数延迟	稳定性是确保频率合成器实用化的关键。目前一般采用的Best锁相环频率合成器设计方法仅适用窄带系统，对于各种非理想因素采取了忽略或近似的处理手段。但在实际情况中，特别是在宽频率范围应用条件下，系统参数随分频值变化较大，延迟等非理想因素亦会对系统稳定性产生较大的影响，根据上述理论所得的稳定性分析结果将出现严重误差。.本项目基于自动控制理论的基本原理，结合电路模块的行为特点，深入考察宽频率范围下系统参数的变化及其对稳定性的影响；通过分析环路延迟的来源，研究小数延迟在离散域合理精确的描述方式，定量评估环路延迟对锁相环频率合成器稳定性的恶化作用；进而形成预测宽锁定范围频率合成器系统稳定范围的系统方法，指导频率合成器优化设计。本项目研究具有创新性，将为进一步提升频率合成器产品性能，增强实用性提供指导。
纳米工艺下低功耗通信芯片关键模块的随机计算设计方法研究	随机计算;低功耗;纳米工艺;通信芯片	纳米工艺下片上信号的非可靠性传输问题日趋严重，使通信芯片不能充分利用半导体工艺进步的好处。由于通信系统性能评价的统计特性，随机计算能利用冗余电路提高其芯片实现的可靠性，但其研究尚处在起步阶段。目前单纯从架构，算法或电路上已很难进一步降低通信芯片的功耗。本课题基于随机计算，借鉴通信理论来研究在低电压下有噪片上信道中数据的可靠传输，突破通信关键模块的算法-架构-电路的框架进行联合优化，提出通信基本单元的可分解性判据和最优分解方法，提出随机网络计算与采样信号表示技术的融合算法以及在分布式网络上的描述方法，得到随机计算下存储器冗余电路和架构的联合设计，并将以上的方法应用于通信芯片中功耗较大的关键模块中，如FFT和LDPC译码器。进而为更复杂的通信芯片提供低功耗解决方案。开展随机计算下通信芯片关键模块设计的研究将为通信系统大幅降低功耗提供重要途径，并加深对随机计算和纳米级数字信号处理内在机理的理解。
基于度量优先树搜索的高性能Gbps软输出MIMO检测器研究	MIMO检测;并行算法;度量优先树搜索;Gbps;堆存储结构	下一代无线通信系统在发送和接收端都采用多根天线和高阶调制技术来支持超过1Gbps的传输速率，其走向实用化的关键是软输出MIMO检测器。然而软输出MIMO检测算法复杂度高，硬件实现难度大，成为无线通信与微电子领域迫切需要研究的难点。本项目以树搜索算法中具有最高效率的度量优先检测为研究对象，研究高性能、Gbps吞吐率的度量优先软输出检测器。根据度量优先检测同时在横向和纵向进行搜索的特点，探讨子空间并行和层间并行算法；然后通过低复杂度复数域节点枚举方法和信道自适应提前终止策略的研究，降低访问节点的个数；并针对度量优先检测VLSI设计的瓶颈，重点研究基于二叉堆的高效节点存储机制与存储结构。通过算法和VLSI结构的协同优化，在不依靠多个检测器叠加的方式下，设计近似最优检测性能、低面积消耗的Gbps软输出MIMO检测器。研究成果可望为下一代无线通信系统算法研究和芯片设计提供新思路并奠定理论基础。
基于新型功率器件的E类CMOS功率放大器设计研究	单芯片集成;功率放大器;功率器件	面向CMOS单芯片集成无线通讯芯片的市场需求，针对单芯片集成的瓶颈问题－功率放大器的集成设计，提出在先进CMOS工艺中探索研究高效率的集成功率放大器。利用先进CMOS工艺的工艺特点，提出了与标准CMOS工艺完全兼容，无需增加工艺步骤和光刻版的高性能、易集成的CMOS功率器件结构，为在CMOS中实现高性能功率放大器提供新的途径。面向现代无线通讯系统集成的发展趋势，将探索研制高功率效率的E类PA作为主要研究内容，在设计研究中，提出功率器件研制、建模和功率放大器设计分析方法结合的研究思路，建立基于新型功率器件的E类功率放大器设计的模型和电路分析方法基础，在先进的0.13微米工艺中研制高性能的基于新型功率器件的E类集成功率放大器,为实现单芯片无线通讯系统奠定良好基础。
基于bug效应量化分析的功能验证技术	激励自动生成;可验证性设计;bug效应;量化分析;功能验证	设计验证是整个集成电路设计流程中开销最大的一个环节。模拟方法由于具有良好的可扩展性，一直以来在业界都有广泛应用。发现设计中的bug是模拟验证的主旨之一，然而已有的模拟验证技术大多没有考虑这方面的问题。本项目拟从概率角度对设计的相关特性，尤其是bug影响下的内部信号特性进行研究，提出bug效应量化分析方法；在此基础上，分析难达/难观测源并提出可验证性设计技术，包括基于低观测源分析的内部观测点筛选技术、降低时序深度的wrapper生成技术，以降低芯片设计的验证难度；同时，研究量化分析方法指导下的多种验证技术的有机结合，提出半形式化的激励自动生成技术，以产生高效而精简的激励集来检验芯片设计的功能。通过本项目研究，最终形成基于bug效应量化分析的功能验证技术体系，以保证超深亚微米工艺下芯片设计的高质量，为降低传统模拟验证方法的盲目性、缓解超深亚微米工艺下集成电路的设计验证瓶颈等提供方法和核心技术。
基于二级内插的小二进制高速逐次逼近ADC的研究	逐次逼近（SAR）;小二进制;高速高精度;模数转换（ADC）;插值技术	模数转换器（ADC）广泛应用于混合信号系统中。IEEE 802.11ac的信号带宽要求为80MHz~160MHz，调制精度为256-QAM，低功耗应用。传统的流水线型ADC，以及时钟交错ADC均需要较大的功耗和芯片面积来实现高速高精度的模数转换，且带有复杂的校准单元。为了满足低功耗，低成本模数转换需求，本项目拟设计以及研究一款采样率300-500MS/s，分辨率10比特，功耗为毫瓦级的高速高精度ADC芯片。该ADC拟采用2比特/采样周期的逐次逼近（SAR）ADC架构。为保证采样高速采样下的精度，本项目拟研究一种针对2比特/采样周期的小二进制逼近方法，以提高逐次逼近过程中的容错能力。此外，为减小芯片面积，本项目拟采用二级内插（预放大器和比较器内插）结构来减小数模转换（DAC）电容阵列。本项目拟采用CMOS 65nm工艺流片，封装，测试以及IP化，对高速高精度的ADC的设计研究提供方法指导。
三维片上网络（3D NoC）关键技术研究	NoC;系统建模;三维;三维路由器	随着半导体工艺技术步入纳米阶段及片上集成度的不断提高，片上网络（Network-on-Chip，NoC）已被业界证明是解决片上多处理器系统通信问题最具潜力的方案之一；另一方面，相对于传统的平面IC，三维集成电路（Three Dimensional Integrated Circuits，3D IC）可以有效解决互连延时所带来的设计问题，从而获得更高的片上集成度和芯片性能。三维片上网络（3D NoC）结合了上述两者的优势，用三维立体架构实现资源间的互连，以构建高带宽、低延时、低功耗的多处理器片上网络系统，是一个崭新的研究方向。本项目基于申请单位及合作方（KTH）在NoC领域的研究基础，拟从系统层入手研究3D NoC设计关键技术，包括其体系结构及系统建模，三维路由器结构设计，三维片上通信机制，其存储子系统架构以及基于热的设计优化等，并建立一款3D NoC系统仿真平台。
片上集成的全数字高速真随机数发生器模型、电路及实现研究	真随机数发生器;混合信号电路;亚稳态	真随机数发生器（TRNG）是密码处理器的核心部件之一；在纳米尺度CMOS工艺下设计的高性能密码处理器迫切要求与之集成的TRNG具备全数字和高速的特点。最具潜力的解决方案是亚稳态TRNG，但它目前还在物理模型、电路结构和设计流程三个方面面临许多挑战。本项目将其统一为TRNG的设计方法展开研究，重点解决以下关键问题。首先，提出基于随机微分方程，从时域建立亚稳态TRNG的物理模型，这样既可以从理论上说明随机原理，也可以优化电路参数；其次，根据亚稳态的条件，在电路结构方面探索有效的反馈校准方法，既能抵消非理想因素，又能抵御人为攻击；第三，提出将亚稳态核心结构分为比较器型和触发器型两类，根据两者不同的特点分别用全定制和半定制的设计流程实现，希望最终建立兼容于VLSI设计的自动化设计流程。本项目的完成将提高TRNG的设计效率与成功率，为自主研发国产高性能信息安全芯片奠定基础。
CMOS太赫兹信号源相位噪声下降与输出功率提升理论及技术研究	相位噪声;信号源;太赫兹;输出功率	太赫兹频段在未来宽带通信、医疗、天文学、光谱学以及公共安全等领域具有重要应用。CMOS工艺的进步使得基于CMOS太赫兹系统的实现成为可能，并逐渐成为研究热点，引起广泛关注。在CMOS工艺下，太赫兹信号源可借助毫米波信号源谐波机制产生。基于以前的工作基础，本项目将面向120GHz及240GHz频段应用，开展基于CMOS工艺的毫米波及太赫兹信号源的联合研究。深入研究CMOS工艺有源及无源器件工艺特性，揭示无源器件及有源器件对信号源性能的影响，建立毫米波及太赫兹频段下的相位噪声解析表达式，研究已有信号源功率合成方法中的调谐范围、相位噪声及输出功率等问题，发掘并寻求性能优良的功率合成方法，形成较为完整的毫米波及太赫兹信号源设计理论及方法，完成实验验证，为未来高集成度CMOS太赫兹系统的实现提供理论及技术支撑。
低功耗高速逐次逼近型模数转换器关键设计技术研究	数字校正/校准;逐次逼近（SAR）;能效值（FOM）;时钟抖动;匹配性	本项目将基于纳米级标准CMOS工艺，对优化高速中等精度逐次逼近型模数转换器数据转换率的关键技术进行系统研究。研究电容型数模转换器的架构及线性度校准算法，实现对电容型数模转换器电压建立速度的优化；研究开环电流复制技术与片内参考源电压恢复速度的关系，突破参考源电压恢复速度对逐次逼近型模数转换器的数据转换率的制约；研究低扇入控制逻辑，实现对比较器比较速度的优化；研究采样时钟的抖动及漂移对转换精度的影响，探索低抖动、低漂移采样时钟的设计实现方法；研究比较周期动态调整技术对模数转换器数据转换率的影响，探索比较周期动态调整的不同实现策略。通过系统的研究和探索，最终研制高速中等精度逐次逼近型模数转换器验证芯片样品，为高速中等精度逐次逼近型模数转换器工程化提供技术参考。项目预期申请专利3项，发表论文6-8篇，其中SCI论文3篇以上。
基于高可靠链路设计的3D NoC系统通信关键技术研究	NoC;链路;可靠性;3D;三维耦合串扰;编码	随着处理器技术逐步进入众核体系结构和3D堆叠集成时代，高集成度造成的立体耦合串扰效应及TSV工艺本身的良率问题，为3D NoC片内通信的设计带来了新的挑战。本课题拟结合图论与先进集成电路设计思想，通过精简链路节点通信网络的结构建模，设计基于冗余TSV的3D NoC高可靠链路结构和高性能高可靠路由策略，并加以性能验证与优化；同时基于超深亚微米三维工艺下串扰噪声的产生原因及机制分析，开发实现面向3D NoC晶圆堆叠形式的三维耦合串扰噪声统计学模型库，以此为主要依据设计新型防串扰3D NoC系统可靠性链路数据编码，并在特定噪声模型下结合具体应用对编码方案的性能进行评估与优化。本课题研究具有较好的理论研究价值和应用前景，通过课题将探索出应对先进工艺条件下3D NoC系统化的可靠性链路通信机制设计方案，实现3D NoC系统高可靠通信机制关键技术理论与设计能力的积累。
碳纳米管TSV建模、热特性及电磁特性研究	碳纳米管;电磁特性;热特性;硅通孔;三维集成	三维集成电路技术就成为被用来解决缩短连线、多级集成、改善性能和降低功耗等问题的有效方法之一。本项目将研究三维集成电路中碳纳米管TSV的建模、电磁特性和热特性分析、微波、毫米波特性等内容。考虑碳纳米管束的长度、直径、碳纳米管的数量、金属化比例等因素，同时引入弹道运输特性，建立考虑热效应的碳纳米管束的解析模型。针对碳纳米管束TSV技术，考虑碳纳米管的动态电感、量子电容并结合其解析模型，建立考虑热效应的碳纳米管束TSV的解析模型。研究碳纳米管TSV隔离技术，用于优化混合碳纳米管的隔离度。研究几何结构参数和材料参数对碳纳米管TSV的微波、毫米波特性的影响，包括插入损耗、回波损耗、功耗、延时等。考虑碳纳米管TSV的横向和纵向热导率，研究碳纳米管热通孔密度优化分配技术。本项目的研究成果将为碳纳米管技术应用于未来三维集成电路设计提供必要的理论基础。
全数字高精度低功耗晶振关键技术研究	低功耗;全数字;高精度;晶振	人体健康监护系统对集成电路元器件有着高集成度和低功耗的需求，晶振作为极少数不能被集成的元器件，成为限制系统功耗和体积的关键因素。本课题针对这一难题和瓶颈，创新性地提出全数字、高精度、低功耗数字晶振架构及全数字的设计方法。探索建立全集成CMOS数字晶振模型，揭示PVT对时钟信号的影响规律。研究全数字环形振荡器及其PVT校正技术，获取工艺、电压和温度等物理量对环振延迟的影响，建立数字晶振PVT校正模型；研究全数字时钟频率校准技术，基于低功耗时钟网络对全集成的数字时钟进行频率校准；研究数字晶振及其校准电路的低功耗实现方式及其VLSI设计架构；给出全数字、高精度、低功耗晶振的设计方法，实现全数字、低功耗、低成本的时钟电路，为该技术广泛应用提供思路。
基于MCTGAL的高信息密度集成电路低功耗关键技术研究	CMOS集成电路;低功耗;高信息密度;MCTGAL;钟控信号	本项目以低功耗多值逻辑电路为研究对象，研究低功耗高信息密度CMOS集成电路的实现途径。项目研究内容包括：（1）通过对高信息密度集成电路功耗机理的研究，结合信号几率传递算法，建立功耗计算模型；（2）在研究多值电路三要素理论基础上提出绝热电路通用理论，为绝热电路设计提供理论依据；（3）利用绝热电路三要素理论，设计一种新颖多值全绝热电路-多值钟控传输绝热逻辑（MCTGAL）单元电路，并设计相应的多值低功耗数字器件；（4）研究适用于MCTGAL电路要求的钟控信号；（5）采用现有标准工艺，通过计算机仿真和多项目流片、测试，证明所设计的电路具有正确的逻辑功能及理想的低功耗、高信息密度特性。项目完成后，可以获得具有能量恢复功能的全绝热高信息密度CMOS集成电路的低功耗设计能力，在低功耗CMOS数字系统中具有广泛的应用价值，可以为高信息密度集成电路的实用化提供新的电路结构、新的设计方案。
面向可靠性和安全性的集成电路物理设计算法研究	布线;旁路攻击;供电网络;电迁移;物理设计	集成电路工艺进入22nm以下，芯片特征尺寸缩小，电路工作电流增大，导致金属电迁移现象凸显，成为芯片可靠性设计的瓶颈；作为信息系统基础的集成电路面临旁路攻击等硬件安全的威胁。集成电路设计的安全性和可靠性问题面临巨大的挑战，是业界研究和亟待解决的热点问题。本课题针对集成电路设计安全性问题，深入研究供电网络（P/G）的噪声与功耗分析攻击的关系，从集成电路物理设计和优化入手，对供电网络进行设计优化，提高芯片抵御旁路攻击的能力，并研究在芯片设计早期阶段的安全性评价方法和设计流程，提高设计安全性；针对集成电路设计的可靠性问题，深入研究互连线的电迁移问题，从建立电迁移的算法模型入手，研究考虑电迁移的物理布线算法；针对电迁移现象在供电网络中更加严重的问题，研究考虑电迁移的供电网络物理设计优化方法，提高芯片的可靠性和生命周期。课题将为芯片设计安全性和可靠性提供理论和算法支撑，具有重要理论研究和实用价值。
强物理不可克隆函数的攻防检研究	安全性;防护设计;机器学习攻击;故障诊断;强物理不可克隆函数	物理不可克隆函数在信息安全领域具有广阔的应用前景。本项目旨在实现抗机器学习的强物理不可克隆函数(SPUF)。针对SPUF在攻、防、检三个方面的严峻挑战：（1）如何充分攻击非线性SPUF；（2）如何有效抵抗机器学习；（3）如何精确诊断SPUF。拟重点研究：（1）基于启发式拟合与卷积神经网络的SPUF攻击方法，攻击至少10种新型SPUF；（2）利用非对称RO与随机数的SPUF防护设计，使正确预测单个响应比特的概率接近随机猜测值50%；（3）基于正确响应统计特性的SPUF故障诊断方法，对典型故障类型的诊断精度≥99%、分辨率平均≥0.99(理想值1)。最终，搭建SPUF攻防检原型系统。本项目将为SPUF的攻、防、检提供关键技术与创新方法，形成核心知识产权，推动SPUF的研究和应用。
植入式医疗无线供能系统自动能效恢复机制研究	植入式设备;磁耦合共振;无线能量传输;自动能效恢复系统;能效影响因子	植入式医疗仪器无线供能系统的传输效率是限制其应用的关键问题之一，研究无线供能系统中的能效影响因子对开发高效率、远距离的无线供能模块实现植入式医疗仪器的广泛应用具有重要意义。本项目对植入式设备中磁耦合式无线供能系统的能效影响因子展开研究。通过建立无线供能系统能量传输过程的等效模型探索其能量传输机理。获得传输参数与传输性能之间的相互影响规律。在此基础之上研究和开发具有普适性的自动能效恢复系统，从而解决植入式医疗仪器应用中的关键核心难题。本研究首先探索在松散耦合结构下，系统能效在传输线圈不同耦合形式下的变化过程。其次研究系统特征阻抗变化、谐振频率漂移对能量传输效率和传输距离的影响机制。最终建立起可利用CMOS集成电路实现并具有通用性的自动能效恢复新方法，并实现电路尺寸、传输效率、距离及系统鲁棒性的新突破。在学术及实际应用方面都有重要的价值，为植入式医疗仪器的广泛应用提供新的理论和技术支撑。
基于单光子计数CMOS有源像素的量子图像传感器研究	大动态;单光子计数;CMOS有源像素;过采样;量子图像传感器	量子图像传感器以其单光子计数、空间过采样及时间过采样特性，将在微弱光环境成像、高速运动物体捕获、高对比度成像以及高分辨率成像中拥有广阔的应用前景。目前世界上仅有基于SPAD像素的量子图像传感器原型，但是SPAD像素因其尺寸难以进一步缩小，不能满足量子图像传感器更进一步的空间过采样需求，从而限制了其性能的进一步提升。本项目采用在像素尺寸及帧率性能上更具潜力的CMOS有源像素，研究基于CMOS有源像素的量子图像传感器理论及其系统模型；研究CMOS有源像素单光子计数的理论及其实现方法；研究量子图像传感器的列读出电路及片上可配置的去冗余电路。预期完成512×512规模的基于CMOS有源像素的量子图像传感器设计，并对其中的像素结构以及关键电路模块进行流片验证，最终为基于CMOS有源像素的量子图像传感器研究提供理论指导和技术来源。
基于下一代验证引擎的事务级形式验证方法的研究	字位混合SAT;可满足性理论;形式验证;定界模型检验;事务级验证	验证已成为集成电路设计的瓶颈，为了缩小验证与设计之间的差距，高层次的建模和验证显得越来越重要。研究内容主要是把SAT和SMT的方法引入到国际最前沿的更高层次的事务级模型（TLM），研究高效的事务级自动形式验证方法。研究工作主要分为三点：1. 从理论和方法上研究满足TLM的SAT问题和SMT问题。2.以SystemC验证库SCV为基础，研究使用下一代验证引擎- - 字位混合SAT求解器和可满足性模理论（SMT）中的先进技术进行事务级验证的相关算法，该算法包括随机化、定界模型检验、抽象细化等技术点。3.研究开发包含传输层、协议层、用户层的三层结构TLM验证平台，便于进行自动的数据检查、事务检查、基于断言的验证以及基于时态逻辑的性质检验。以上工作紧密相关，其中前两步工作是第三步工作的基础。本项目的研究成果将对事务级的验证产生重要影响。
面向NBTI的SOC芯片可靠性设计关键技术研究	面积优化算法;可靠性设计方法;NBTI效应与模型;仿真与估计计算	芯片特征尺寸小于90纳米后，NBTI (Negative Bias Temperature Instability) 效应成为可靠性中的关键问题。SOC芯片设计者面临的挑战包括，如何快速地计算芯片由于NBTI效应引起的电路延迟退化，以及如何利用这些信息有效提高芯片的可靠性与工作寿命。本项目研究如何对一个复杂SOC的 RTL设计进行NBTI效应的建模和电路延迟变化的近实时仿真与计算，针对这一国际前沿课题，研究内容包括NBTI效应在晶体管级与电路级的理论分析与建模、计算NBTI效应的电路面积优化算法、基于FPGA的NBTI效应高速仿真与计算的自动化生成算法等。该项目的成功完成，将为提高芯片的可靠性提供坚实的理论基础，同时推动SOC芯片可靠性设计方法（Design for Reliability）的发展，使之成为设计者的一个有力工具。
基于可编程数据流计算的粗粒度可重构SoC设计方法研究	可编程数据流计算;可重构编译映射生成;可重构SoC;粗粒度可重构结构	本项目针对目前面向领域应用的粗粒度可重构SoC的可重构结构设计探索空间过大、硬件资源利用率较低、编译映射优化困难，导致领域应用效能不高的问题，以实现粗粒度可重构SoC领域应用的高效能为目标，结合密码信息处理领域应用需求，研究探讨基于数据流计算与指令流计算特征有机结合的可编程数据流计算模型设计粗粒度可重构结构的新方法，并设计一种新颖的可支持多种主流密码处理算法高效处理的粗粒度可重构结构；研究探讨基于结构数据流描述语言中间表示和可重构硬件资源虚拟化、层次式粗粒度可重构编译映射生成与优化新方法，并设计一种可对多种主流密码处理程序实现高效编译映射生成的新机制。本项目的研究成果，可为研制新一代粗粒度可重构密码处理SoC芯片及其软件平台奠定技术基础，对推动我国面向领域应用的高效能粗粒度可重构SoC设计方法的发展，具有重要理论意义和实际应用价值。
基于软信息纠错码的毫秒级高可靠无线控制芯片关键问题研究	控制系统;系统级芯片;低延迟;高可靠性	随着信息技术的发展，未来的控制系统需要成百到数千的传感器和制动器进行低延迟，高可靠性连接，以保持系统运行的稳定。目前采用的有线连接方式会引起许多机械问题，未来需要将有线转移到无线进行连接。然而现有的无线通信系统一般被设计为了提高系统的吞吐率或者降低功耗，因而无法达到控制系统毫秒级低延迟的可靠传输需要。本课题旨在通过科学的方法研究可用于系统以及更多智能控制系统的共性问题，建立最差时延时间的理论模型，设计物理层和介质访问控制层，通过由一个固定的初始传输时间表、在最差情况下预估足够的时间以重新传输和利用非常低速率编码以在编码开销和重新传输次数之间取得最佳平衡，预期在慢衰减环境中满足毫秒级的延迟和高可靠性要求。并进行相关芯片的流片验证。为未来的大集群的智能控制系统应用奠定基础。
多核处理器中非确定性错误的调试技术研究	多核处理器;硅后调试;实时追踪;非确定性错误	随着集成电路设计复杂度不断增加，硅前验证已经难以保证没有错误进入硅后芯片之中。而在硅后阶段调试多核处理器芯片，非确定性错误是面临的重大挑战之一。本项目针对多核处理器中非确定性错误的调试展开如下研究：（1）对多核处理器中导致非确定性错误的根源进行深入分析，建立非确定性错误模型，并设计多个芯核之间的交叉触发机制；（2）重点解决对非确定性错误进行实时追踪的关键问题，包括追踪源选择、传输机制和追踪数据处理，设计在片上网络传输功能数据和追踪数据的方法；（3）研究非确定环境下的重放技术，提出捕获处理器系统非确定性的方法；（4）提出多核处理器中实现多错误容错调试的方法，采用物理修复和软件设定的方法保证多个错误共存时的调试效果。项目将结合我国龙芯多核处理器，解决非确定性错误调试中的若干关键问题，研究成果将为多核处理器设计与调试提供理论基础和技术支持。
3D堆叠式全并行事件驱动型视觉传感器研究	CMOS集成电路;视觉传感器;CMOS图像传感器;3D堆叠;并行	地址-事件表示型视觉传感器以其低冗余、超稀疏、高速响应等优势，在超高速成像、检测、目标追踪等领域拥有广阔的应用前景，但其像素尺寸和大阵列的仲裁延迟严重限制了传感器分辨率。本项目结合3D堆叠工艺技术，将平面传感器架构立体化、并行化，提出垂直并行的信号传输架构，缩短延迟，同时感光器件和电路分离，缩小像素尺寸，突破事件驱动型传感器的分辨率限制。具体研究内容为：通过研究3D堆叠结构的事件驱动型异步视觉传感理论，建立多层次全并行的视觉传感器模型和架构；研究全并行高动态光电转换和减除式事件产生方法，实现全并行实时目标探测；研究分块并行的公平次序仲裁读出机制，保证大量事件触发时的完整目标还原。最终完成512×512以上多层次堆叠的全并行事件驱动型视觉传感器设计，并对子阵列、事件产生、公平仲裁等关键模块进行流片验证，为大规模像素阵列的高速异步事件驱动型视觉传感器提供理论指导和技术来源。
数字声呐接收机调理电路单芯片设计与噪声优化方法研究	噪声;自动增益控制;信号调理;模数转换器;声呐接收机	课题以改进数字声呐接收机庞大而又复杂的调理电路为切入点，提出了一种声呐接收机调理电路单芯片集成实现的技术解决方案，并根据该解决方案，设计实现一款将自动增益控制器、前置带通滤波器、Sigma Delta模数转换器、数字IQ正交混频器等集成在一起的数字声呐调理电路专用芯片。芯片改进了自动增益控制器的衰减量，在相同位宽时实现了更大范围的增益控制；提出了满足要求的片外可配置的带通滤波器设计方案；提出了一种新型的连续/离散混合调制器结构的电容数字自校准Sigma Delta模数转换器，消除了对驱动放大器的额外要求，同时没有了开关电容耦合到系统中的噪声，改善了系统的整体性能，降低了功耗；内部集成了数控振荡器和数字IQ正交混频器，比模拟混频器具有更好的精度、更好的抗干扰性能。专用芯片减小了每路模拟通道信号处理电路的体积，提升了系统的阵列信号处理能力，实现芯片的自主研发制造,解决芯片的断货和禁运之忧。
CMOS数据转换器关键器件匹配性及高层次模型研究	匹配性;CMOS;高层次模型;数据转换器	伴随集成电路技术和数字信号处理技术的飞速发展，数据转换器呈现出高速发展的趋势，而关键器件的匹配性问题已经成为限制其性能的瓶颈。本项目针对CMOS数据转换器的关键器件匹配性，研究关键器件匹配误差对数据转换器性能的影响，建立匹配误差高层次模型，获得 CMOS数据转换器的匹配误差校准和补偿技术、低功耗设计技术。在分析逐次逼近式A/D 转换器三种电路结构对无源网络匹配性关系的理论分析和推导基础上，获得电容阵列匹配性与电荷分配型逐次逼近式A/D转换器功耗之间的定量数值关系，建立逐次逼近式A/D转换器的无源器件匹配性高层次模型，并获得优化的低功耗CMOS电荷分配型逐次逼近式A/D转换器新型结构。系统分析高速无缓冲差分输出CMOS电流舵D/A转换器的电流源匹配误差和PMOS电流源输出阻抗，建立高速D/A转换器的系统数值模型，获得新型电流源校准技术。本项目将为数据转换器的优化设计提供有效指导。
高性能基准源架构及设计方法研究	带隙结构;无电阻结构;低功耗结构;非带隙结构;低压;高性能基准源	基准源是所有电子系统中一个不可或缺的模块，其特性直接关系到系统的整体性能。因此高性能基准源在众多应用中扮演着重要的角色，其应用范围覆盖了纯模拟电路，混合信号电路和纯数字电路。对温度和电源扰动的不敏感，以及极低的静态电流和工作电压是未来高性能基准电路的设计目标。 本项目将针对高性能的基准源架构及其设计方法展开研究。通过对现有的一些基准源架构进行深入的理论研究，详尽分析其优点和存在的不足之处，从而在新的基准源设计中保持原有优势，改进相应缺点。本项目还将对高性能（低温度系数、高电源抑制比、低功耗以及低供电电压）基准源的设计方法进行理论分析，在重要的设计指标与电路结构之间建立准确的对应关系，提出设计模型。从而便于根据实际需要科学地指导基准源电路的设计，并根据理论分析进行优化，以提高设计效率。此外，本项目除开展理论研究外，还将设计出多款高性能的基准源架构及电路，以适应不同的应用环境需求。
低功耗集成多级放大器的设计研究	Low-Voltage;Amplifier;High-Gain;Multistage;Low-Power	高增益运算放大器是模拟集成电路的核心模块，是用以实现大多数复杂模拟电路功能的基础。由于工艺尺寸不断减小和低电压供电两种趋势导致了单级甚至两级放大器的增益无法满足需要，因此多级放大器逐渐成为模拟集成电路设计中实现高增益运算放大器的首选。然而，多级放大器的实现存在诸多困难，其中最突出的是在提高多级放大器性能的同时如何降低电路功耗并保证其稳定性。为此，本项目拟提出实现高增益宽带多级放大器的几种具有创新意义的频率补偿方案，以期在提高放大器增益和带宽的同时降低电路的功耗并具备低电压可靠工作的特点。项目申请人在国外攻读博士和在国外公司工作期间，多年专门从事多级放大器的研究并在国际顶级期刊和会议（JSSC、CICC、ESSCIRC）上发表了多篇具创新意义的多级放大器研究论文，其理论分析和实验结果均属国际领先水平。这些研究成果为完成本项目提供了坚实基础。
面向近似计算的组合逻辑电路的设计与综合	低功耗设计;算数运算电路;逻辑综合;近似加法器;近似计算	集成电路设计的三大重要目标是减小芯片的面积，提高芯片的速度和降低芯片的功耗。实现这些目标的一大前提是电路能够完全准确地实现给定的功能。然而，现在被越来越广泛使用的一些应用，如信号处理、模式识别和机器学习等，并不要求计算结果完全准确：拥有少量误差的结果也是可以被接受的。针对这些可容错应用，研究者提出了近似计算电路这一新概念。它利用应用本身的容错性，以牺牲一定的正确性为代价来进一步减小芯片的面积、延时和功耗。本项目将对如何设计和综合组合逻辑电路来实现近似计算开展系统的研究，为面向容错应用的数字电路提供一种更高性能、更低功耗的设计。研究将分为两大主要部分。第一部分将探索常用算数运算近似电路的更优设计和综合算法。第二部分将提出更高效的针对一般近似计算电路的自动综合算法。将针对不同的错误约束，包括数值误差、错误率和这两者的混合，分别提出相应的算法。
髋关节置换术中假体可视化姿态估算及功耗极度约束电路设计方法研究	全髋关节置换;数据融合;异步电路设计	随着人口的老龄化，髋关节置换术越来越普遍。成功的髋关节置换术能缓解关节疼痛、矫正畸形、恢复和改善髋关节的运动功能。而失败的手术需二次翻修，这既给病人带来痛苦也困扰着医生。为保证手术的成功，医生需保证假体安装位置合理，避免术后出现松动、磨损、碰撞甚至脱臼等问题。目前，医生仅靠经验判断假体位置，无法确保手术的成功率。本项目采用微电子技术，结合计算机视觉和医学骨科理论与实践解决上述问题，提出髋关节假体姿态无线检测系统，深入研究置换术中假体姿态检测方法及姿态估计算法，以及在功耗极度约束条件下异步电路设计方法，包括基于视觉与惯性传感器的数据融合算法，髋关节假体内微距成像畸变的相机自运动参数估计方法，以及异步电路设计的时序验证方法等。本课题研究的技术及方法能有效应用于髋关节置换术中假体姿态无线检测系统，为医生在置换术中实时提供假体姿态信息，实现假体的精准植入，确保髋关节置换术的成功，造福广大患者。
基于逻辑阻变非挥发存储的安全密钥芯片研究	信息安全;硬件安全性;阻变随机存储器(RRAM);密钥;非挥发存储器	当今时代，信息加密技术已成为保护敏感信息的重要手段，但其有效的前提是保证密钥的安全性。由于密钥的重要地位，针对密钥的攻击手段不断升级，仅从逻辑层加以防护已无法抵挡来自物理层的直接攻击，这使得密钥存储器的物理安全性成为迫切需求。本课题研究基于标准逻辑阻变存储的信息安全密钥存储芯片设计，该存储芯片将具备抗反向解剖攻击、抗旁道攻击、抗数据拦截、抗恶意篡改的高安全特征，采用标准逻辑工艺的特征使其跟加密逻辑集成在一起，更具备成本和性能优势。本课题将结合存储芯片设计与测试、抗物理攻击分析验证来实现以上创新想法和优越性。本课题的研究成果可以直接集成于当前广泛应用的加密硬件平台中，整体提升信息系统的安全等级，因而具有重要的研究价值和应用前景。
流水线逐次逼近混合结构模数转换器研究	混合结构;逐次逼近结构模数转换器;转换效率;流水线结构数模转换器;数字校准	流水线和逐次逼近结构模数转换器研究近些年得到了极大关注和发展。但每种结构都存在一些缺点，无法满足高性能低功耗的手持式设备的应用，因此，流水线逐次逼近混合型结构ADC逐渐成为研究热点。但目前的研究成果存在精度和转换效率不高的缺点。本项目通过实现一款高速高精度高转换效率低功耗混合结构ADC，研究两种ADC的缺点和不足，可以实现其它混合结构ADC提供思路。本项目提出创新点有：提出了新的混合结构ADC，可以同时满足高性能高能量转换效率低功耗的要求;提出了一种新的校准算法，提高了第一流水级的精度；提出了Vcm-based split-capcitor方案，降低了SAR ADC的功耗，提高了转换效率；对具体的电路模块提出了优化和创新，如比较器,全定制C2MOS触犯器等，来进一步提高ADC的性能。现有的仿真和流片结果显示，所提出的方案，效果良好，可以达到项目预期效果。
生物医学用植入式无线能量传输及射频集成电路的研究	低功耗;射频集成电路;植入式生物电子	随着无线通信技术及其应用的迅猛发展，以及高性能、低成本的CMOS工艺在射频集成电路上的不断进步和突破，生物医学用植入式射频集成电路及系统已形成一个新兴的研究热点，并有望成为射频集成电路领域的一个重要分支。本课题研究生物医学用植入式射频集成电路的基本功能、基本结构，探索生物医学用植入式射频集成电路的设计理论。研究不同频率和功率的电磁波与各种动物组织间的相互作用，建立动物组织的电磁特性模型和植入式射频集成电路的系统级与电路级拓扑模型，研究植入生物体的射频集成电路的制造工艺和封装方法，并设计植入式射频集成电路的基本功能电路――"电磁耦合能量接收电路"、"控制数据接收电路"、"射频发射电路"等。
超低待机功耗快速唤醒的微控制器关键技术研究	低功耗;近阈值;传感器网络	随着传感器网络（WSN）应用日益广泛，对节点微控制器（MCU）提出了更高要求：更低待机功耗和更高实时性。传统MCU处理器多采用多电压域和关机态实现功耗控制，但存在实时性差、切换功耗大等缺点，新型低待机功耗和快速唤醒的WSN MCU在学术界和工业界引起了广泛关注。区别于NEC等公司提出的基于铁电存储器（FeRAM）的技术路线，本项目提出了基于亚阈值/近阈值电路的待机态取代传统关机态的新思路，将实现微瓦（uW）级待机功耗和微秒（uS）级唤醒时间。围绕该目标，项目将突破三项关键技术：最优能效建模及最佳待机工作电压优化、低延时抖动的宽电压(0.3V~1.2V)标准单元和低功耗宽电压SRAM（已经获得美国/欧盟等国际专利）。在此基础上，基于TSMC 90nm E-FLASH工艺设计验证芯片，实现超低待机功耗和待机态快速唤醒，从而为WSN MCU探索一种新的研究思路。
密码多核处理器中可重构数据流加速阵列结构与自循环控制机制研究	加速阵列;密码算法;密码多核处理器;可重构计算	密码多核处理器具有密码算法处理高速化、协议化、一体化的计算能力，但是目前却难以像通用多核处理器具有实际应用价值。本课题研究一种多核密码处理器中的可重构数据流加速阵列结构及自循环控制机制，研究针对密码运算的数据流与指令流融合处理技术，在确保密码处理性能提升的前提下，达到密码多核处理器面积与功耗的降低。具备对分组、序列、杂凑、公钥密码算法的灵活重构和高效处理能力，通过深入分析不同密码体制中密码算法的运算特征，研究一种具有普适性的可重构密码运算单元，能够重构成不同密码体制中的密码算法运算环节，并在此基础上研究多层次互连网络结构和资源共享策略，从密码算法的循环迭代处理特点入手，研究基于数据流加速阵列的自循环控制机制。期望通过本课题的研究，能够完善采用数据流阵列结构处理密码算法的理论和技术，推动多核密码处理器的实际应用，为密码服务的综合性保障建立高效的处理平台。
40Gb/s 单片集成光接收机芯片及信号完整性研究	光接收机;单片集成;光电集成电路;光纤通信;时钟恢复	光纤通信是当前构建"信息高速公路"基础通信传输网的主要技术，而40Gb/s光通信是下一代信息高速公路的必然选择。本申请项目立足于单片实现40Gb/s光接收机芯片的研究课题，对超高速芯片的实现与单片集成技术进行研究，主要研究内容包括：超高速集成电路中的传输线与信号完整性研究；集成电路噪声产生和噪声泄漏的研究；超高速单片集成光接收机系统结构及锁相环环路参数优化的研究。申请项目将利用电磁场数值计算对微带线、接地共面波导、芯片衬底和焊盘等建立分布参数模型，采用ADS、Cadence等软件进行仿真，得出超高速信号理论研究的指导方案。在上述基础上研究实现高集成度的40Gb/s低抖动光接收机芯片，并进行流片验证，要求单片集成的40Gb/s光接收机芯片总体指标达到国际先进水平。.在国外对我国实现高技术封锁和高端技术产品禁运的情况下，本项目将推动我国光通信事业发展，为国家安全事业做出贡献。
面向移动终端的高能效视频显示处理算法与VLSI架构	视频处理;超低功耗;算法与架构协同;数字集成电路设计;近似计算	随着移动终端逐渐成为多媒体信息传播与交互的主要载体，移动终端系统迫切需要高级视频显示处理技术以提高视觉质量，带给用户更佳的视觉体验。然而，高级视频显示处理属于数据和计算密集型应用，在提高视觉质量的同时，必然导致大量的能量消耗。因此，高级视频显示处理技术在移动终端系统中应用的主要瓶颈在于能耗。本课题以移动终端系统的技术需求为背景，以提高视觉质量和能耗效率为目标，研究高能效的视频显示处理算法与VLSI架构设计：提出视频显示处理系统的视觉质量与能耗协同仿真方法，构建高能效算法与架构设计的支撑平台；提出内容自适应的局部背光调节算法与架构，降低显示面板能耗；提出支持动态电压频率调节的高吞吐显示帧压缩算法与架构，降低帧存访问能耗；提出基于近似计算的视频显示处理算法与架构，将计算准确度损失转换为能耗效率的提升。本研究对移动终端显示系统的高画质与低功耗设计具有重要的研究意义和应用价值。
高分辨率逐次逼近型模数转换器的误差提取和校正方法研究	最小均方算法;失配;模数转换器;逐次逼近型;数字校正	随着纳米级CMOS工艺的发展，SAR ADC的转换速率不断提高，功耗和面积也不断降低。然而，SAR ADC的分辨率难以超过12bit。采用桥接结构的14-bit SAR ADC性能受到C-DAC建立、参考电压误差、电容失配、桥接电容与寄生电容的不确定性等各方面的制约。本研究对此开展数字校正方法研究，基于冗余权重电容阵列和LMS算法，首次提出了C-DAC复用的pseudo-DEM结构，以及LSB整体校正方法，整体性地对各类误差因素加以解决。通过对该方法已经进行的完整分析与仿真表明，通过校正，可以将SAR ADC的INL性能从±40LSB提高到±2LSB以内，SNDR从50dB提高到75dB以上。研究计划采用28nm CMOS工艺，实现14-bit, 200-MS/s SAR ADC，其ENOB超过11bit，FOM值低于10fJ/conv-step，填补高分辨率低FOM值ADC的研究空白。
纳米CMOS工艺锁相环频率合成器电源噪声模型研究	锁相环;射频集成电路;CMOS;模型;测试	锁相环频率合成器电源噪声模型的研究将为解决纳米CMOS工艺实现的用于较高频段通信系统射频集成电路中的噪声瓶颈问题提供有力的理论与技术支持，具有重要的学术意义与应用价值。本研究围绕纳米CMOS锁相环频率合成器的电源噪声模型理论及其测量与验证方法开展创新研究，结合射频集成电路芯片的测试技术建立新的工作在较高频段的频率合成器电源噪声模型的验证与优化方法，并探索其在射频前端芯片设计中的应用。目标是为提高射频集成电路电源噪声模型的测量与验证的准确度提供新途径。
互连线电迁移现象解析化建模与快速计算方法研究以及在集成电路可靠性设计中的应用	解析化建模;集成电路设计;电迁移可靠性;快速计算;互连线	当集成电路的特征尺寸进入深亚微米和纳米量级时，先进制造工艺技术不断涌现，电迁移现象导致的集成电路可靠性问题更加突出。Black于1969年推导的用以模拟电迁移失效机理的经验公式因忽略了几何结构、动态温度、动态电流密度和应力驱动机制对电迁移过程的影响而导致无法准确预测平均使用寿命（MTTF），准确的可靠性预测是集成电路设计者面临的一个巨大挑战。本研究课题将研究有效的计算机辅助模拟（CAD）算法来协助解决这一挑战。本项目中我们将研究以下几个问题：1) 建立非对称多分支结构互连线基于应力驱动机制的电迁移可靠性解析化建模方法；2) 开发集成电路电迁移可靠性应力扩散方程基于分层矩阵和模型降阶技术的高性能数值计算方法，提高应力演化模型的计算速度和效率；3) 努力在动态温度和动态电流密度下的电迁移可靠性解析化建模与快速算法研究中继续取得一些突破，为集成电路设计者提供理论基础。
大规模MIMO信号处理粗粒度可重构计算方法研究	可重构计算;可重构系统;可重构计算系统;重构粒度;动态可重构系统	大规模MIMO是5G移动通信的核心技术。由于使用了大规模天线阵列进行复杂时空信号处理和传输，大规模MIMO通信对硬件系统的计算能力提出了苛刻的要求。本课题研究基于粗粒度可重构硬件架构的大规模MIMO信号处理和可重构处理器设计与实现方法。课题通过综合分析研究MIMO信号检测算法和大型矩阵运算算法的计算模型，提出一种异构紧耦合结构的粗粒度可重构计算阵列架构，进行通信算法中计算密集型复矩阵运算和其它控制密集型运算的并行加速；课题还提出一种基于片上分布式存储的可重构存储阵列硬件架构，通过动态配置存储阵列，可实现多计算任务的最优存储空间及访存带宽分配，从而有效地提升系统吞吐率并降低功耗。课题同时还研究可重构计算及存储阵列的快速配置方法和能量域下的负载均衡及资源调度方法。本课题研究成果可满足未来5G无线通讯技术发展的需求，并为我国高端通用处理器的研究进行技术积累。
基于随机计算理论的低复杂度大规模MIMO信号检测算法与VLSI结构研究	MIMO检测;随机计算;低复杂度;VLSI结构;大规模MIMO	下一代无线通信系统采用大规模MIMO技术来支持10Gbps以上的传输速率，但随着天线数目的增加，大规模MIMO检测算法复杂度急剧提升，硬件实现难度非常大，成为无线通信与微电子领域迫切需要研究的难点和热点。本项目从算法和VLSI结构设计两个层面对基于随机计算的大规模MIMO检测进行深入研究。首先研究基于概率图的消息传递检测算法，通过概率图删减、传递消息近似、高维信道Gram矩阵估计方法来降低大规模MIMO检测的复杂度。在VLSI结构设计层面，重点研究降低高精度概率序列计算单元复杂度的方法，设计适用于大规模MIMO检测算法的专用随机计算处理单元，通过优化并行消息传递策略及大规模节点消息存储方式，增强检测器的数据吞吐率，减小硬件资源消耗，设计接近最优检测性能、低面积和功率消耗的10Gbps大规模MIMO检测器。研究成果可望为下一代无线通信系统算法研究和芯片设计提供新思路并奠定理论基础。
面向三维堆叠封装的芯片间电感耦合无线互联技术研究	三维堆叠;抗干扰;电感耦合互联;低功耗	三维芯片堆叠封装是一种具有众多优势的系统集成方式，而芯片互联技术是实现三维堆叠系统的关键技术。本课题研究用于三维堆叠封装的高性能电感耦合无线互联技术，着重研究实现高密度和低功耗电感耦合互联的相关设计理论和设计方法。所谓高密度，是指单位面积上实现更多的互联通道，而通道间的相互干扰是实现高密度电感耦合互联的主要障碍。针对通道间干扰问题，本课题提出了基于数字补偿的抗干扰机制，研究数字补偿机制的相关理论和设计方法，为设计简单有效的抗干扰方式提供理论支持；在低功耗方面，本课题研究基于电流共享结构的低功耗设计方法，着重研究电流共享结构所存在的寄生效应问题，探索应对寄生效应影响的方法和策略。本课题的研究成果为高性能电感耦合互联的设计，以及基于电感耦合互联的高性能三维堆叠系统集成提供理论基础。
动态可重构专用片上网络架构综合关键技术研究	动态可重构;系统级芯片;布图规划;高层次综合;专用片上网络	本项目针对基于专用片上网络的异构多核片上系统，在数据处理和数据通信中同时考虑动态可重构设计，并提出设计优化方法，以进一步提升系统能效及资源利用效率。在纳米工艺下，物理设计极大地影响着异构片上系统的性能和功耗，因此在架构设计中，越早引入物理设计元素的考虑，越会增加高层架构设计优化的有效性。布图规划问题作为物理设计中的最高抽象层次，成为连接高层次设计和物理设计的纽带。因此，本项目拟利用布图规划技术有效融合计算架构设计、通信架构设计以及物理设计，探索动态专用片上网络硬件架构设计空间。本项目从1)系统任务划分、调度和布图规划，2)专用片上网络动态拓扑生成等两个方面开展研究。
未知恶意软件的片上特异性免疫机制研究	恶意软件;嵌入式处理器;特异性免疫;硬件辅助安全	恶意软件攻击具有成本低廉、危害广泛的特点，是嵌入式系统在实际应用中所面临的最具威胁性与破坏性的攻击方式，目前采用的软件防护策略和硬件辅助安全机制都无法抵御未知恶意软件的攻击，不能满足嵌入式系统应用环境中的安全需求，因而迫切需要寻求一种新的防御方法。本项目拟从嵌入式处理器的体系结构入手，采用特异性免疫算法思想，研究适用于片上集成的特异性免疫方法以抵抗恶意软件的攻击，通过对恶意软件在嵌入式处理器内运行时的各种特征信息和行为模式进行研究，将这些特征信息分析提取后作为片上特异性免疫机制的抗原，采用适于片上集成的免疫算法抵御未知恶意软件的攻击，并分析片上特异性免疫所带来的性能、功耗、成本的开销，解决嵌入式系统中存在的运行安全性差的问题。其研究结果还可以应用于其他安全敏感的电子设备中，为保密通信、网上银行、电子商务、电子政务等系统的安全运行提供基础支持。
铜硅通孔热-电-磁特性及滤波器应用	穿硅通孔;电磁特性;三维集成电路;滤波器	本项目研究应用于三维集成电路中不同形状和结构的铜TSV建模、电磁特性、热特性分析以及TSV的微波、毫米波特性等内容。针对空气隙与重掺杂薄层硅两种不同绝缘层结构的TSV模型，考虑TSV的直径、深宽比、形状、数量以及耦合等因素，建立包含温度效应的空气隙与重掺杂薄层TSV的解析模型，研究几何参数和温度对TSV电热特性的影响。基于提出的TSV解析模型，研究由不同芯片层上的互连线与TSV构成的三维高速信号通道的信号完整性问题，分析几何参数和材料特性对信号通道的微波、毫米波特性的影响 ，提出降低信号反射的技术方案。基于获得的TSV解析模型，综合芯片上其它无源器件，研究三维片上滤波器实现技术，为空气隙TSV与重掺杂薄层硅TSV技术应用于未来三维集成电路设计提供必要的理论基础。
门电路复合应力模式下NBTI的退化机制及建模	建模;门电路;复合应力;负偏压温度不稳定性;器件退化	负偏压温度不稳定性（NBTI）是制约纳米器件/电路性能及寿命的关键因素。其形成机理复杂，较难准确完整地表征。特别在应力多变的低功耗模式下，准确退化模型的缺失已成为制约纳米集成电路可靠性设计的主要瓶颈。本项目以门电路复合应力模式下的NBTI退化特性为研究对象，对其退化规律、机制和数学建模进行研究。具体内容包括：数值求解三种不同SiO2/多晶硅栅界面边界条件下的反应扩散（R-D）方程，分析复合应力驱动模式下Si/SiO2界面、栅氧化层和多晶硅栅中H2/H连续扩散浓度分布变化规律；建立复合应力模式下长时动态△Vth退化数学模型；设计基于延迟单元的退化测试电路，并进行测试；编写UDRM函数并仿真延迟数据通道，对比仿真与测试，修正并完善本项目拟提出的△Vth退化数学模型。本项目旨在揭示多变应力模式下的NBTI退化规律及其形成机制，为纳米集成电路可靠性设计提供准确的NBTI退化模型。
基于SOI CMOS工艺支持包络跟踪的全集成射频前端关键基础性问题研究	包络跟踪;射频前端;功率放大器;绝缘体上硅	近年来，以智能手机和平板电脑为代表的移动终端设备数量迅速增长，小型化、低功耗和低成本成为芯片研发的迫切需求。射频前端模块包括了多个模式和频段的开关和功率放大器等部件，占据终端设备中较大的成本和功耗比重，而现有模块多采用GaAs工艺制作，成本较高且体积较大；同时，复杂调制方式的采用导致信号的峰均比较高，降低了功率放大器的平均效率，包络跟踪技术使功放的电源随信号的包络变化，使功放始终处于最高效率状态，但其中也存在杂散发射增大和增益膨胀等问题。针对以上研究背景，本项目将首次采用具有成本和性能折中优势的SOI CMOS工艺将射频前端中的开关、包络跟踪器和功率放大器集成在一颗芯片上，进一步降低前端电路的成本和体积且提高功放效率。重点研究解决以下基础性问题：一、全集成前端芯片中的散热和隔离技术；二、新型分布式有源变压器CMOS功率放大器设计技术；三、宽带包络跟踪技术；四、包络跟踪功率放大器线性化技术。
针对数字集成电路中软错误与老化的协同防护	软错误;老化;关键路径;电路可靠性;防护	伴随集成电路工艺尺寸不断减小，航空航天应用环境中高能粒子引发的软错误对电路稳定性的威胁更加严重，同时工艺进步导致老化引起的电路性能衰退加速。现有研究很少关注对于软错误与老化的协同防护，而这在深空探索领域很有必要。本项目开展针对数字集成电路中软错误与老化的电路级协同防护研究，主要包括：1)基于门输入信号交换的协同防护方法。利用晶体管的堆叠效应，通过交换门输入信号降低软错误易感性和老化程度，是一种无门面积开销的方案。2) 基于门尺寸调整的协同防护方法。通过增加门尺寸，提高节点临界电荷，提升电路的软错误免疫力，并提供足够时序余量，延缓电路老化。3) 基于动态电压调整的协同防护方法。通过提升工作电压来提高节点临界电荷，降低软错误率，同时补偿电路由于老化造成的性能损失，在电路不同区域使用该方法，实现对软错误和老化的协同防护。本项目研究将提高数字集成电路可靠性，延长电路寿命，具有重要的理论与实际意义。
硅基CMOS太赫兹波成像芯片研究	太赫兹片上天线;太赫兹波成像;低噪声读出电路;太赫兹器件建模;互补型金属氧化物半导体	太赫兹波成像是一种新兴的无损成像技术，在生物医学、材料分析和危险物品检测等领域具有广阔的应用前景。CMOS太赫兹波成像芯片是未来便携式太赫兹波成像设备的核心器件。针对太赫兹波成像器件的迫切需求以及CMOS太赫兹波成像芯片的关键科学技术问题,本项目拟开展CMOS太赫兹波成像芯片设计的应用基础研究。本项目探索和研究CMOS太赫兹波成像芯片的新型像素器件、器件物理机理和模型、高效片上太赫兹波接收天线、新型低噪声像素信号读出电路和成像芯片的集成方法等关键科学技术问题。突破CMOS太赫兹波成像芯片的像素器件响应度低、无太赫兹波段器件端口阻抗模型、片上太赫兹波接收天线增益低和低噪声像素信号读出电路设计难度大等瓶颈问题，摸索出一整套CMOS太赫兹波成像芯片设计方法，设计出新型CMOS太赫兹波成像的原型芯片，促进我国CMOS太赫兹波成像芯片的设计和应用技术发展。
面向信息安全芯片的物理不可克隆函数电路建模与实现	物理不可克隆函数;信息安全;集成电路设计;工艺偏差	物理不可克隆函数(Physical Unclonable Functions, PUF)电路属于芯片特征识别电路。它通过提取制造过程中无法避免引入的工艺偏差，产生无限多个特有的数据信息，具有唯一性、随机性和不可克隆性等特性，能有效实现身份认证和密钥产生。将其应用于信息安全芯片中，可以极大地提高密钥信息的安全性，达到防御各类攻击的目的。鉴此，本项目旨在通过对CMOS电路工艺偏差的研究，揭示芯片纹理特征与激励-响应之间的内在关系，提出新型PUF电路的集成电路设计方法，实现PUF电路与安全芯片的硬件复用。主要研究内容包括：PUF电路的模型构建及问题属性论证；高性能低成本PUF电路的结构设计；PUF电路与密码算法的融合应用；PUF电路的性能评测与优化等。研究成果将为新一代集成电路设计提供理论依据和方法指导，推动高性能安全芯片的广范应用。
应用于植入式医疗器件的超低压低功耗ΔΣ调制器的研究	植入式医疗器件;低功耗;超低压运放;超低压电路;Delta-Sigma调制器	随着信息技术的发展、集成电路面积的不断减小，超低压低功耗设计成为当今植入式医疗器件亟需解决的关键问题。一方面，低功耗可以延长电池寿命，减少对大脑等人体器官的损伤。另一方面，为避免定期手术更换电池、降低手术风险，采用无电池供电的植入式医疗电子系统备受关注，如采用射频无线耦合供电或者将身体热能、机械能等转换为电能，而这些能源只能提供超低电压。Delta-Sigma模数转换器(ΔΣ ADC)被广泛用于植入式医疗器件，ΔΣ调制器是ΔΣ ADC的核心模拟电路。因此，围绕超低压、低功耗这一目标，对ΔΣ调制器各种拓扑结构进行深入细致的理论研究，设计出用于心脏起搏器、脑神经记录器等植入式医疗器件的0.5V供电、 80dB信噪比、10μW功耗的ΔΣ调制器，并在深亚微米CMOS工艺流片验证。本项目研究的超低压技术既能为其他低功耗电路设计提供参考，又对节能环保、推动无电池供电植入式医疗器件的大力发展有重要意义。
高速高精度电荷式流水线ADC的转换误差校准方法研究	误差校准;高速高精度;流水线;电荷式;模数转换器	基于斗链式器件（BBD）的电荷式流水线模数转换器（ADC）是一种新型的无运放A/D转换技术，开辟了低功耗流水线ADC实现的新途径。然而，这种新型ADC的转换精度受到栅自举BBD电荷传输非线性和各子级电容失配所引起转换误差的限制，难以满足新一代宽带通信和雷达等系统的需求。本项目在国家自然科学基金青年基金对电荷式流水线ADC共模电荷误差校准的研究基础上，进一步深入研究电荷式流水线ADC转换误差的校准方法。在对BBD非线性数学建模的基础上，拟分别采用前馈预失真法和数字补偿法校准BBD非线性引起的转换误差；针对各子级电容失配引起的转换误差，拟分别探索基于二分搜索的数模混合校准和纯数字校准方法。在对比各种方法有效性、收敛性和电路开销的基础上，研究确定两类误差校准相结合的总体误差校准方法和电路结构。各种方法的理论分析和推导已初步完成，项目结束时预期在电荷式流水线ADC的转换误差校准方面达到国际水平。
基于混合信号片上图像压缩技术的超低功耗CMOS图像传感器研制	专用集成电路;数模混合信号;CMOS图像传感器	随着科技的飞速发展，用户对高性能图像传感器的需求越来越高，特别是在无线传感器网络等领域，像素分辨率，信号质量和功耗是最关键的三个指标。本项目以高性能图像传感器集成电路的研制为研究对象，以低功耗技术为主线，以提高图像压缩效率、提高系统能量效率和减小存储器需求为三个目标。以研究传感器片上图像压缩的机制为切入点，以"图像压缩算法-模拟数字转换-位图处理单元"的结构化分解为手段。在前期成果的基础上，系统地研究基于"压缩-量化-存储"的图像传感器片上信号处理理论。探索基于连续逼近和单斜坡型电路结构的可重构式模拟数字转换器集成电路，并使之适用于超低功耗列并行式量化目标。提出创新的位图处理电路架构，基于数模混合集成电路结构，优化读出电路的功耗和面积。通过实现完整的高能效CMOS图像传感器单片集成电路，为实现国际领先的高性能成像系统提供坚实的理论和实践支撑。
高可靠低功耗片上时钟设计与优化算法	低功耗;时钟设计;可靠性;时钟树综合;布局	片上时钟是集成电路设计的关键和核心，影响着电路的性能和功耗。在高性能芯片设计中，片上时钟设计面临频率提高、纳米时代工艺变化和可制造性影响，以及低功耗等挑战。传统的设计方法和流程不能满足新工艺和高性能设计需求，带来围绕时钟设计的迭代反复和设计收敛问题。本课题研究物理设计阶段中时钟节点分布规划方法，将时钟设计融入到布局设计中，完成时钟节点的分布规划。课题首先研究面向时钟分布的布局算法，在保证传统布局优化目标情况下，按照时钟设计需求，对时钟节点物理分布进行优化。在此基础上，进一步考虑时钟设计中缓冲器/门控单元规划和工艺变化，提高算法的适应性和健壮性。以低功耗为目标，在布局中指导时钟缓冲器/门控单元的位置规划。同时，在优化中引入工艺参数变化影响因素，增加时钟网络的抗干扰性设计。本课题旨在探讨新的高性能芯片时钟设计方法，深入研究相应的高可靠性低功耗时钟优化算法，重点在于提高时钟设计的收敛性。
三维片上网络芯片关键设计技术研究	热分布;功耗优化;体系结构;异步路由;三维片上网络	本项目将研究3D NOC 的异步路由、高效通信、体系结构建模、全动态路由算法及热TSV 分布等关键科学问题。基于纳米级CMOS 工艺，基于异步电路设计原理和准延时不敏感电路的握手协议，研究异步电路设计方式和全局异步局部同步工作模式对3D NOC 的片上路由器、通信链路以及网络接口的性能影响；研究2D 和3D 片上网络在不同拓扑结构、不同流量类型、不同路由算法、不同交换策略、不同电压频率岛以及不同任务映射情况下对系统功耗的影响，提出相应的握手协议及协议转换模型、数据封装工作模型、电压和频率自动分配模型、任务自动映射模型、仲裁优化模型、链路传输自适应模型等。考虑3D NOC 的面积、通信带宽和温度的约束，应用多级路由技术，粗化划隔3D NOC 的各区域窗口，通过遗传算法等手段把TSV 根据约束分配到粗化网络的每个窗口，获得3D NOC 的热TSV 通孔最优化分配技术。
近阈值电源电压全数字锁相环理论及电路实现研究	锁相环(PLL);压控振荡器(VCO);频率综合器（PLL）;相位噪声;分频器	降低电源电压是实现超低功耗全数字锁相环（ADPLL）最直接而有效的途径，研究近阈值电源电压ADPLL具有重要的实用价值。降低电源电压使ADPLL电路在信号幅度、抗PVT性能及电路速度等方面受到极大的限制，进而影响环路的相位噪声性能。为解决上述关键问题，本课题拟对近阈值电源电压ADPLL的理论及实现进行研究。提出一种适用于低电压环境的数控振荡器方案，采用自举型缓冲器放大输出信号幅度，以提高环路带外噪声性能。提出一种含边沿切换电路的随机时间-数字转换器方案，利用动态匹配原理，在保证低功耗的同时将量化分辨率提高一倍，将环路带内噪声性能优化6dBc/Hz。提出一种适用于低电压环境的高速分频器方案，采用基于扩展型真单相钟控电路的预分频器结合动态阈值技术，提高电路的速度及可靠性。基于上述研究，本课题将建立一套低电压ADPLL的设计理论和方法，并以流片的方式验证和完善所研究的理论和相关技术。
控制器的内建自恢复与内建自测试研究	软错误;功能复用;内建自测试;状态机拆分;自恢复	集成电路特征尺寸进入纳米量级后，由于集成密度的提高、工作电压快速降低、工作频率急速升高，电路对于粒子辐射、电源和互连噪声、电磁干扰的敏感度加剧，导致软错误率急剧攀升，测试成本增加。本课题重点研究容忍软错误的自恢复控制器之综合与测试。首先通过有限状态机的状态拆分，结合令牌控制机制，实现控制器状态的动态备份与在线实时检查，可以在发生软错误后快速自行恢复。针对状态机拆分后的电路结构，提出一种新的串并混合内建自测试策略，可以有效降低测试复杂度，提高测试覆盖率，并在测试时间和测试硬件开销之间取得平衡。通过对内建自恢复电路和内建自测试电路进行功能复用，减少测试硬件开销，有效地降低测试成本，将为设计具有容忍软错误能力的自恢复控制器提供高性价比的解决方案。
面向膀胱功能修复的分体植入式神经调控微系统与相关机制研究	膀胱功能恢复;闭环神经调控;数模混合电路;超低功耗;体信道传输	本课题针对脊髓损伤后引起的排尿功能障碍治疗，以及预防由此引发的泌尿系统乃至全身的致命性并发症，研究适用于微创手术的基于"脊髓神经记录-骶神经刺激-阴部神经传导阻断"模型的新型分体植入式神经调控微系统。该闭环系统由多个分体植入的脊髓神经记录、阴部神经传导阻断与骶神经诱发节点组成，旨在系统性调控神经系统，实现脊髓损伤患者的自由有效排尿。课题拟分析排尿行为、脊髓神经电活动、骶神经电刺激、阴部神经传导之间的对应关系，建立分体式脊髓神经调控相关机制模型；研究排尿行为相关的脊髓神经信号的分析识别方法，研制低功耗高集成度的脊髓神经记录微系统；研究骶神经前根刺激及阴部神经传导阻断的相关机制，研制具有诱发和阻断功能的高效率多模式神经电刺激器；研究分体式植入设备的供电方法，研究以脊椎或脊髓硬膜为媒介的体信道基带传输技术，实现各记录、刺激及阻断节点间的低功耗通信；所设计的微系统或关键模块拟进行在体动物实验验证。
基于全局通信管理的NoC低功耗容错机制研究	低功耗;片上网络;防串扰;全局管理;容错机制	针对片上网络（Network on Chip，NoC）通信可靠性设计问题，从解决数据传输中的瞬时故障和永久性故障两个层次，并结合功耗设计约束，重点研究适用于NoC的低功耗容错机制及其实现方式。基于对容错NoC系统通信功耗模型的分析研究，结合NoC数据传输中的故障模型，开展低功耗差错控制编码和防串扰编码设计研究，并分析应用设计参数（通信数据量大小、数据类型等）对重传控制方式设计的影响，研究面向特定应用的NoC低功耗检错重传机制；从全局通信管理的角度出发，研究适用于NoC的动态容错路由机制，用于解决系统中的永久性错误，在保证通信可靠性的同时，避免网络拥塞，降低通信功耗和延时。通过全局可控的低功耗容错机制和算法研究，实现高性能高可靠性的NoC体系结构。
混合信号集成电路基于二分决策图的参数化建模综合仿真关键技术研究与设计辅助工具开发	二分决策图;参数模型;工艺不确定性;符号化分析;设计自动化	集成电路制造技术以不可阻挡的步伐进入了纳米时代。纳米工艺所带来的设计密度给电子产品小型化和集成化带来了新的期望。可是纳米工艺所带来的设计难度也与日俱增。纳米工艺下器件建模难度的增加导致模型的准确度降低，电路设计对于器件级仿真越来越依赖的同时设计可靠性却在降低。高密度设计的需求对于集成电路辅助设计工具革新提出了更高的要求，尤其是对建模技术的需求。此研究将把过去十几年发展起来的二分决策图技术与现代数值计算技术相结合，针对当前混合信号集成电路设计所面临的关键问题，开发一系列新的参数化建模求解技术，建立一些高效的近似化符号代数处理方法，开发一些高速有效的参数化建模仿真技术和研究用辅助软件工具。此工具在一个仿真综合环境中可以方便地建立参数化器件模型、互连模型、时序模型、射频设计中的电感/电容/器件模型。结合模拟/数字电路物理设计优化在纳米工艺下的新需求，从而提高器件级仿真效率和设计可靠性。
微功耗模拟开关电流连续小波变换综合理论与方法	模拟集成电路设计;开关电流技术;连续小波变换	小波变换是当前应用数学和工程学科中迅速发展的新领域，是信号处理技术特别是非平稳和瞬态信号分析中最有力的工具。连续小波变换的微功耗模拟集成电路实现是小波变换硬件设计的重要发展方向，也是集成电路设计学术前沿和难点。本课题将低压微功耗开关电流技术和智能优化算法应用于连续小波变换实现研究领域，系统地研究开关电流电路技术和智能优化算法实现连续小波变换，提出实、复小波函数的时、频域通用逼近模型和智能优化求解理论与方法；提出实、复小波滤波器最优结构设计理论与方法；提出实、复小波滤波器电路设计理论与方法，为实现微功耗全集成模拟开关电流连续小波变换提供理论基础，研制新的模拟连续小波变换集成芯片，为高频、高速和实时连续小波变换提供新的重要实现途径。项目将促进连续小波变换的模拟集成电路实现研究，推动开关电流电路理论与技术应用于连续小波变换实现，对小波理论及其应用的发展和模拟集成电路设计有重要的理论意义和价值。
面向新型传感器应用的信息感知多任务处理器架构研究	信息感知;多任务处理器;片上系统;传感器处理器;嵌入式信息采集系统	本课题面向能量采集型高性能传感器嵌入式应用开拓性地研究用于传感器信号处理的以信息感知为中心的多任务节点处理器架构。此类处理器根据信号和能量供应等外部环境的信息动态地进行任务调度、功耗管理和参数配置等系统管理，具有自适应能力和数据筛选能力，可以解决环境与输入的不确定性和大数据量处理所造成的系统功耗效率不足的问题。研究内容包括任务调度和功耗管理方法、传感器体系结构和关键实现技术。拟采用的技术路线是以多数据流的观点采用统一的数据流处理机架构实现信号处理和环境信息分析、并采用并行硬件数据分析和查询技术和片上网络互连等。本课题着眼于多任务情况下的功耗感知任务调度与功耗管理这一新问题，创新性地提出信息感知任务调度的概念，探索新型的自适应传感器处理器架构，该架构对任务请求和环境变化采用统一的分析和响应机制，有利于实现多参数的实时优化,具有重要的应用价值和理
基于单点SOR方法的高性能芯片电热统计分析算法研究	高性能芯片;P/G网统计分析;3D热分析;单点SOR;电热统计分析	高性能芯片设计进入纳米工艺时代后，面临高功耗、高发热量、和显著工艺参数变化的严重挑战，在高性能芯片的电热性能验证、P/G网优化设计、利于散热的芯片设计、以电热性能为约束或目标的布图布线优化算法等研究中，都需要对供电网络(P/G网)和三维(3D)热分析进行快速而精确的电热统计分析。针对目前P/G网统计分析算法效率比较低、缺乏统计式3D热分析算法等问题，基于申请人提出的单点SOR(连续过松弛)方法，本申请对二维与三维高性能芯片进行电热统计分析算法研究，包括：用于电热分析的模块功耗统计分析算法、静态与瞬态P/G网中单点和局部统计分析算法、静态与瞬态3D热分析中单点和局部统计分析算法，在研究中还将进一步考虑电热耦合效应对电热统计分析的影响，并将现有算法和新提出的电热统计分析算法、集成为一个用于电热分析的EDA工具软件原型系统，服务于高性能芯片的电热性能验证、设计、与研究工作。
基于仿生视觉机理的彩色异步时域CMOS视觉传感器设计研究	异步时间域视觉传感器;仿生物视觉;高速目标跟踪;彩色;地址事件表示	生物视觉信息的感知具有大规模并行、超稀疏表示、事件驱动、异步输出的特点。模仿生物视觉工作方式实现异步时域视觉传感器，是突破传统图像采集"帧扫描"采样模式带来的高冗余、高延迟瓶颈的基础性和关键性课题。CMOS工艺特征尺寸的缩减为在像素内集成视觉信息采集与通讯奠定了工艺基础。本项目研究内容包括：基于仿生物视觉机理的彩色异步时域视觉信息采集理论，建立包括光电转换、像素结构和信号读出的完善系统模型；感知时域变化的彩色像素、变化事件时间标记、自适应阈值和信号读出的工作机理与电路实现方法，完成核心像素器件和电路的设计和研制；基于时域变化的高速目标跟踪原理和算法，实现基于时域视觉信息的高速目标跟踪建模和系统设计。最终在异步时域视觉传感器系统建模、核心器件与电路实现、高速目标跟踪上取得创新成果，从基础上突破高速视觉信息采集的发展瓶颈，为新一代视觉传感器设计和应用提供可行性理论指导和技术来源。
基于TSV的大阵列灵巧红外焦平面三维异构集成关键技术研究	多核异构;三维集成;信号完整性;多物理场	随着红外焦平面探测元尺寸的减小、阵列规模的增大以及帧频的提高，输出信噪比、数据传输和处理能力以及工艺成本等因素已成为限制传统红外焦平面探测器发展的瓶颈。本项目针对红外成像系统小型化和智能化应用需求，旨在研究基于TSV的大阵列灵巧红外焦平面三维异构集成关键技术。通过物理场耦合分析研究热场对探测器输出特性和异质集成互连失效特性的影响，指导三维红外焦平面的结构优化设计。建立互连线的全路径S参数模型，采用时频域仿真方法研究三维红外焦平面的高速互连线信号完整性问题，进而提出优化的互连布线方案。面向大阵列焦平面的高速流数据处理需求，研究异构计算架构下的线程池技术，实现实时视频数据流的高速低功耗处理。本项目的研究成果将为我国高性能红外探测器的设计与实现提供理论指导。
超高速SiGe BiCMOS光接收机前端电路低噪声设计方法研究	光接收机;超宽带;BiCMOS;低噪声;SiGe;跨阻放大器	高带宽是光接收机高速传输的基本要求，而低噪声则是衡量光接收机性能的最核心指标。传统的光接收机前端电路中，决定系统噪声性能的前置放大器一般采用基于并联反馈结构的跨阻放大器。随着电路带宽要求进入数十GHz领域，这种经典结构日益受限于其内在的跨阻约束，噪声性能随带宽增加而迅速下降。为解决这一问题，本项目旨在探索以低带宽跨阻放大器加带宽均衡器的新型两级结构：通过将噪声和带宽目标分离，以先解决噪声后解决带宽的方式，打破一级结构中的跨阻约束限制，最终实现低噪声和高带宽目标。同时，在晶体管级电路层面，引入各个噪声源的多元优化，配置电路设计最优参数，进一步优化噪声。最后，为保证系统在各种条件下的最佳工作状态，引入增益自动控制环路、均衡器自适应环路和直流失调消除环路。系统将采用较深亚微米CMOS成本更低的SiGe BiCMOS来设计，最终实现一种高性能、低成本、高集成度的低噪声光接收机前端电路设计。
动态可重构处理器片上缓存管理关键技术研究	缓存替换策略;可重构计算;缓存划分;缓存预取;片上缓存	动态可重构处理器凭借高灵活性和高能量效率的并行计算形式，成为计算系统研究的一个新热点。然而，随着并行计算能力不断提高，动态可重构处理器的性能越来越明显地受到存储带宽瓶颈的制约。目前，动态可重构处理器架构中虽然采用片上缓存结构来减少对外部存储器带宽的需求，但是针对其缓存管理技术的研究还存在明显欠缺，导致缓存利用率较低，因此极大地制约了可重构处理器的计算能力。本课题旨在研究动态可重构处理器片上缓存的管理技术，以提高片上缓存的利用率为核心目标，突破"配置信息引导模板匹配和访存模式检测的运算数据缓存预取机制"、"消除交叠数据集和平衡阵列访存延时的缓存划分方法"、"通过配置信息分组精准控制预取时机的配置信息缓存预取机制"和"基于动态局部重构机制的配置信息缓存替换策略"等缓存管理的关键技术，有效缓解运算数据和配置信息两方面的存储带宽瓶颈，提高可重构处理器性能，为高性能动态可重构处理器芯片设计奠定基础。
纳米工艺下面向参数成品率增强的电路设计方法研究	亚阈值IC;参数成品率;C类反相器;片上体偏置;极低功耗IC	高端高性能IC设计制造中，工艺离散、电源波动和温度变化(PVT)都会严重影响IC性能参数成品率。本项目综合考虑PVT变化因素，通过建模形成一套在纳米工艺下对MOS管阈值电压准确预测的方法。基于此模型，提出一种面向参数成品率增强的片上体偏置技术，该技术用一种自主创新的自动反馈型电路设计方法补偿模拟/数模混合，尤其是低压低功耗亚阈值IC在制造过程中PVT涨落带来的不利影响，并最终形成了一套在纳米先进工艺下抗PVT涨落影响的设计理论和方法。为了验证该方法的有效性，本项目将其应用到可在极低功耗模拟信号放大电路中使用的C类反相器中，解决了由于该C类反相器的亚阈值工作状态而对PVT相当敏感的问题；为了验证该方法在较大规模高端IC中的实用性，本项目还计划将其应用到极低功耗高性能音频ADC的设计实现中。基于65nm或40nm CMOS工艺，预期ADC综合指标FOM达到0.6pJ/step的国际先进水平。
面向下一代移动终端的高性能低功耗主存系统结构	高性能;低功耗;动态随机存储器;移动终端;主存	移动终端计算能力的飞速发展使"存储墙"问题也已成为移动计算平台的主要瓶颈。更为特殊的是，移动终端主存系统还受到功耗、散热和物理尺寸的限制，给系统性能提升带来挑战。有效解决移动终端主存系统的性能和功耗问题成为下一代移动终端成功的关键之一。本课题以移动终端计算系统的需求为背景，结合集成电路工艺与存储器件领域的新进展，研究高性能低功耗的移动终端主存系统的结构与电路设计：采用软硬协同跨层次的研究方法，提出移动终端主存低功耗数据保持技术；利用动态电压与频率调节技术，降低移动终端主存系统激活态功耗；面向三维集成工艺和Wide I/O技术，研究移动终端多通道主存系统的访问控制与调度策略；结合新型非易失性存储器件的进展，提出动态随机存储器和相变存储器混合的移动终端主存系统结构设计。本研究对下一代移动终端主存系统低功耗设计具有重要的研究意义和应用价值。
基于积分法和对消法的集成DC-DC变换器高速电流采样抗干扰研究	抗干扰;对消法;集成DC-DC;高速电流采样;积分法	DC-DC在电力方面可以大幅提高用电效率，在微电子领域，正在成为电源管理的主流方案，它适应了众多电池供电设备对电源转换效率的苛刻要求，在航天、通信、计算机、消费电子等诸多领域得到广泛重视和迅速发展。随着应用需求的变化，集成DC-DC出现高频化、大转换化和多路集成的明显动态，然而发展中遇到一些困难，其中高速电流采样抗扰动性差、易受寄生参数影响成为制约发展的共性问题。本项目提出几种新型的理论和方法着力研究电流采样问题，一是积分法，将传统方法得到的采样信号进行恰当的积分处理而不是线性处理，可滤除瞬态毛刺的扰动，同时可产生稳定性需要的斜坡补偿信号；二是对消法，利用一套与主采样良好匹配的辅助采样系统，专门对各种扰动信号进行采样，然后加权叠加到主采样信号中抵消掉形状相同的干扰信号；本项目还将探索基于键合线电阻的采样方法。理论推导已经基本完成，项目结束时预期在高速电流采样的抗干扰方面达到国际先进水平。
非线性电路随机扰动分析的高维自适应小波方法研究	工艺参数偏差;随机配置方法;相位噪声分析;非线性电路稳态分析;高维小波配置方法	非线性电路被广泛应用在RF电路、混合信号（mixed-signal）电路、微波电路等集成电路系统中，由于非线性电路的非线性特性，使得非线性电路对制造工艺过程中的工艺偏差或是运行环境中的电路噪声都十分敏感，随着集成电路制造工艺的进一步发展以及各种新制造工艺的出现，分析非线性电路中各种随机扰动对电路性能的影响是非线性电路设计的关键一环。针对非线性电路随机扰动分析中出现的随机常微分方程及偏微分方程，本课题提出基于Smolyak框架及ANOVA分解方法发展高维自适应小波方法的创新研究思路，并将其应用于求解非线性电路随机扰动分析的随机问题中，从而解决现有随机配置方法对非线性问题的局限性问题。项目研究内容对于发展纳米工艺集成电路成品率分析的相关方法、以及其他非线性系统分析方法具有重要的理论意义和应用价值。
面向成品率的三维片上网络TSV容错技术研究	冗余容错;硅通孔;三维片上网络;可重构硬件原型	3D NoC天然融合片上网络及三维集成的技术优势，具有可扩展、低功耗、高集成度等特点，但同时带来新的问题和挑战。由TSV故障所导致的成品率下降问题就是其中之一。这不仅影响3D NoC制造成本，还影响芯片可靠性，甚至对3D NoC技术适用度提出严峻考验。.本课题面向3D NoC中由TSV故障导致的成品率问题，提出基于功能细分的TSV冗余容错优化策略，探索面向成品率、兼顾可靠性和容错成本的3D NoC冗余容错方法；针对3D NoC中TSV成本高于片上连线的特点，以TSV故障弱化冗余技术为理论基础，提出3D NoC通道位宽自适应重组机制，研究TSV优弱化及次弱化技术；针对容错系统自身保障可靠性、提高可观测性等需求，研究基于可重构硬件原型的可观测3D NoC容错控制技术，建立故障检测与定位、容错系统自身可观测、可重构的控制方法。
基于频率相关模型的时间交替ADC频率响应失配误差的自适应校正方法研究	频率相关等效模型;频率响应失配误差;自适应;时间交替模数转换器;数字校正	多通道时间交替模数转换器（TIADC）被认为是最有前途和价值的超高速模数转换系统之一，通道失配误差的校正则是制约TIADC性能的最关键问题。现有的校正方法存在以下问题：1）研究多集中在静态失配误差尤其是时间误差的校正上，对各通道频率响应动态失配误差的研究较少，而频率响应失配误差限制了TIADC向更高精度发展与应用；2）现有研究多关注于失配误差的补偿，而忽视了失配误差的估算更是一项困难的工作。针对上述问题，本课题从时变系统的角度出发，分析频率响应失配误差的影响机理，建立与输入信号频率相关的等效模型，刻画由频率响应失配引起的周期时变调制效应。借鉴数字通信系统中均衡的思想，采用信号重组技术插值重构期望信号并以此为逼近目标，利用自适应技术校正频率响应失配误差，避免了复杂的误差估算。研制硬件验证平台，对上述理论模型和校正方法进行验证分析，形成完整的研究体系，为TIADC的数字校正提供线索和理论依据。
数字密集型超高速毫米波通信集成电路关键技术研究	毫米波集成电路;集成电路设计;射频集成电路;无线收发机;CMOS	毫米波频谱资源丰富，被认为是5G通信中提供超高数据率的有效技术方案。但传统方法实现的毫米波通信芯片面积大并不随工艺换代而缩小，使得芯片成本随工艺升级而直线上升；同时其性能对工艺变化和封装效应敏感，造成产品成品率低。有限的链路带宽也限制了毫米波通信芯片支持的数据率。本项目围绕数字密集型超高速毫米波通信集成电路关键技术展开如下方面的研究：研究数字密集型超高速毫米波通信系统芯片的系统架构；研究超高速毫米波通信电路的数字化技术及电路实现技术，对难以数字化的关键毫米波电路模块，采用数字辅助自校准技术改善其性能；研究毫米波通信电路扩展链路带宽的有效方法。本项目拟通过引入数字密集型设计技术和链路带宽扩展技术，致力于解决超高速毫米波通信系统芯片设计中面临的核心问题，为我国5G方案的研发奠定良好的硬件基础。
基于67-110GHz毫米波测试的HBT器件建模和低功耗电路设计	电磁场分析;S参数;部分元等效电路方法;射频元器件仿真	项目拟针对解决微波毫米波射频异质结双极晶体管（ HBT）器件建模技术中线性模型、非线性模型和噪声模型相对独立而不能统一表征器件特性的问题，提出将传统等效电路建模技术、物理器件建模技术和微波射频测量技术相结合的建模技术，该项目研究属于微电子和微波射频技术的交叉研究领域，在保留单独电路建模技术和物理器件建模技术优势的基础上，建立具有反映器件物理模型、仿真速度快、精度高的能够全面反映器件小信号、大信号和噪声特性的HBT等效电路模型。在研究67-110GHz射频特性测试技术的基础上，提供自主知识产权可以直接控制测试仪器的参数提取软件。结合和利用HBT毫米波元器件模型的研究与开发成果，研究面向5G无线通信频段低功耗低噪声放大器集成单元电路的设计技术。
一种基于概率签名的逻辑栅栏硬件木马检测技术的研究	旁路分析技术;概率签名;芯片安全;硬件木马;逻辑栅栏	由于集成电路行业采用芯片设计与芯片制造过程分离的生产方式，导致攻击者可能在制造环节中，向芯片的电路注入带有特定恶意目的"硬件木马"电路，而集成电路芯片已广泛应用于国民经济的各个领域，一旦出现"硬件木马"攻击，将给社会各方面带来严重后果。.本课题就硬件木马的侦测问题，拟从防御策略和侦测电路的实现两个方面展开工作，与以往硬件木马侦测研究所不同的是，本课题拟构建一个立体的硬件木马防御体系：提出一种逻辑栅栏侦测法，构建芯片电路的概率签名，对芯片进行硬件木马的检测；同时，考虑逻辑栅栏电路自身的安全问题，基于旁路分析技术，提出一种物理指纹侦测法，对逻辑栅栏电路本身进行硬件木马侦测。从而探索出一种对硬件木马行之有效的侦测以及防御方法，为我国可信芯片的研究提供有价值的参考。本课题的研究成果可以为芯片安全研究提供理论基础，将对国家金融、国防和军事等安全敏感领域的信息安全产生积极而重要的影响。
多通道时间交织逐次逼近ADC高层次模型及关键技术研究	逐次逼近;匹配性;时间交织;高层次模型;模/数转换器	随着集成电路设计技术和工艺的进步，多通道时间交织逐次逼近（SAR）ADC已经成为纳米级低功耗SoC中很有前景的高速ADC结构，而内部关键器件以及各通道间的匹配性是限制其性能的瓶颈。本项目在申请人前期获得的SAR ADC高层次匹配模型及能耗模型的指导下对SAR ADC进行匹配性和功耗优化，提出一种结合全单位电容阵列和电阻梯间歇工作模式的新型D/A转换网络以及一种基于自调节技术的低功耗逻辑控制方式，在此基础上采用多通道时间交织技术提高SAR ADC采样速率，建立多通道时间交织SAR ADC的高层次系统模型，该模型能够准确反映关键器件匹配误差以及各通道在带宽、采样时间、增益、失调、非线性等方面的匹配误差与整体ADC性能之间的定量关系，最后以该模型为指导，获得多通道时间交织SAR ADC在匹配性和功耗方面的优化设计技术。本项目能够为A/D转换器的设计优化提供理论指导，提高国内数据转换器设计水平。
空间辐射下高精度高效SOI-CMOS星像感知系统单片集成技术研究	空间辐射;星点提取;图像传感器;单片集成	随着未来航天工程向高轨、深空领域的不断拓展，星像感知系统作为航天器天文导航的关键载荷既要确保在恶劣的空间辐射环境下完成高精度的星体光信息感知任务，又要持续实现整机轻小化和运行高效化。然而，现有星像感知系统各模块芯片在制造工艺上互不兼容，在处理功能上互不协同，已无法适应上述应用要求。本项目以SOI-CMOS工艺为基础研究双衬底型钳位二极管四管有源像素的器件结构、工艺流程和加固方法，面向星像感知任务自身特点研究星像"传感-认知"协同处理的电路架构和设计方法，在像素器件建模、工艺仿真、算法设计、电路实现等多个维度完成关键技术的突破，克服现有多芯片系统架构的固有缺陷，实现高精度星像光电传感、高抗辐射性信号读出处理、高效化星点认知等多任务的单片集成。项目研究成果可为未来轻小型、高效化航天器载荷提供理论指导和技术支撑，对提高航天载荷的集成度和资源利用效率具有重要的科学意义。
25GHz超宽带分布式放大器的设计理论与方法学研究	超宽带;MOS管模型;电感模型;分布式放大器;高频设计方法论	随着微电子芯片集成技术和通信技术的不断发展与成熟，"信息高速公路"战略的提出和全面发展，高速光通信、超宽带等领域迅猛发展，通信能力的不断提升要求通信终端有更强的信号处理能力和更高的带宽。传统放大器由于寄生电容的存在严重限制了其工作频率和带宽的提高，分布式放大器以超宽的带和适度增益成为了当今高速通信背景下的最佳选择。分布式放大器是从分布式系统范畴分析设计的，通过电感匹配MOS管的寄生电容来实现超宽带的性能。此分布式放大器是基于0.18um的CMOS主流工艺完成带宽为25GHz，增益为9dB的设计目标，并将电路功耗控制在200mW以内。本课题将提出了一种新的设计方法对放大器的结构级数以及级间电感进行分析。同时深入研究非理想因素，建立MOS管和电感的高频模型。深入研究分布式放大器各部分理论，在完成课题目标的同时总结提出一套完整的分布式放大器方法论用以指导分布式放大器的设计。
热驱动混合模式三维集成电路芯片布局方法	布局;三维集成电路;热驱动优化;布图优化;物理设计	通过芯片层在垂直方向上的堆叠，三维集成电路芯片技术有效地解决了互连线延时增大和异种器件集成等问题，在更小的尺寸上获得更高的芯片性能和更低的系统功耗，成为延续摩尔定律的未来技术之一，受到工业界和学术界的关注。在缩短互连线长度的同时，集成度和功耗密度的增加，将会带来局部热点集中效应，影响芯片的正常工作。为了保证芯片的可靠性，获得期望的高性能和低功耗，必须解决三维热优化设计难题。本课题以三维芯片技术特性为基础，研究能够均匀分布热源，显著改善局部热点聚集的高性能三维芯片设计方法。从线长估计与建模入手，以高层次调度的时序规划为依据，研究三维互连线分布的特点和规律，为模块/单元的三维安置以及性能优化提供理论指导。在此基础上，深入研究热分布、热通孔规划和拥挤度等多目标驱动的布图规划方法，实现多目标综合优化。课题将为工业界三维芯片技术的到来提供优化理论和热优化及设计方法，具有重要的学术价值和应用前景。
基于像素电荷补偿的超宽动态范围CMOS图像传感器研究	动态范围;CMOS;图像传感器	CMOS图像传感器应用广泛，但其动态范围较小，不能满足记录自然场景的需求。目前提高其动态范围的方法存在着牺牲成像速度和质量、电路架构复杂、提升效果有限等缺点。本项目创新地提出利用像素电荷补偿的方法来得到超宽动态范围的CMOS图像传感器，特色是通过像素中加入一个附加的光电二极管，弱光时反偏，强光时自动转换为正偏，从而实现电荷补偿，使得像素输出电压在弱光下与光强成线性，强光下变成与光强对数成正比，达到提高图像传感器动态范围的目的。该方案受工艺影响小，弱光下响应速度快，信噪比高，强光下信号不饱和，动态范围提升明显。像素结构简单，无需采用复杂电路及额外时序来判断入射光的强弱。处理电路及系统方案采用传统积分式结构，技术成熟可靠。目标是所研究的图像传感器在30fps下动态范围将接近或超过160dB。本项目的研究将能够比较完美地解决CMOS图像传感器动态范围的问题，具有重要的科学意义和应用价值。
高性能的低电压SRAM存储系统研究	单边延迟优化;非随机性能失配;低电压SRAM;PVT自适应补偿电路;复制位线	本项目研究适用于宽电压SoC的高性能低电压SRAM存储系统。为了防止电源电压下降导致的SRAM存储器工作速度和稳定性的急剧恶化，实现正常的数据存储和访问，我们首先针对工作于近阈值工作状态的晶体管，从器件级分析28nmCMOS工艺条件下随机和非随机工艺偏差对晶体管性能以及SRAM存储单元的影响，并从版图和单元结构上加以优化。基于所设计的高读/写噪声容限10T SRAM存储单元，设计PVT自适应补偿电路，依据工艺偏差和温度变化自动调节晶体管阈值电压，进一步提升存储电路稳定性。在延迟优化方面，我们将建立改进的单边延迟优化模型，实现对SRAM存储器的关键路径分析，并提出一种流水复制位线延时累加技术来设计跟踪延迟的抗PVT变化电路。 最终设计的SRAM存储器芯片可以在0.6V的电源电压下保持高速、高稳定性的优势。
多通道脑电信号采集模拟前端芯片的超低功耗小型化设计技术研究	多通道;模拟前端芯片;小型化;超低功耗;脑电信号采集	脑-机接口已广泛应用于医疗及科研等领域，其中植入式或穿戴式多通道脑电信号(EEG)采集器件的低功耗小型化设计至关重要，而模拟前端(AFE)芯片是影响整个EEG采集系统性能的关键电路。本项目以申请人前期获得的AFE系统模型、ADC能耗、匹配及噪声模型为指导，针对多通道EEG采集AFE的功耗和面积进行建模研究和结构优化，提出一种无输入电容的小型化LNA电路结构以及结合低功耗电容阵列切换和信号预检测的SAR ADC设计技术以减小AFE功耗和面积。此外，提出完全基于MOS器件的小型化基准电路并采取多输出结构LDO简化电源电路复杂度，提出纳米级CMOS低漏电设计技术进一步减小功耗，并设计数据打包以及内部时钟产生电路以减少芯片的端口数目，提高其应用的灵活性，最后基于65nm CMOS完成64通道EEG采集AFE芯片的超低功耗小型化设计。本项目能够指导多通道AFE设计优化，提高国内脑-机接口设计水平。
基于自适应双向时钟拉伸的VLSI时序余量片上消除方法及其电路实现	时钟拉伸;高能效;电压陡降;近阈值电路;数字集成电路设计	纳米工艺下芯片性能受PVT偏差影响加大，使传统IC设计方法需为最坏情况预留较大的时序余量，而芯片运行时处于何种偏差难以预测，导致了功耗和性能的浪费，此问题在低电压下更加严峻。目前两大类能在片上消除/降低时序余量的方法各有利弊：预测型监测技术实施代价小，但仍需保留一定的余量；出错改错型能完全消除余量，但需要额外的改错机制，且吞吐率损失严重。本项目拟突破上述两难困境，奥妙在于，提出一种能当周期立刻响应的自适应时钟双向拉伸电路，将电路关键路径末端的触发器替换为数据跳变检测器和锁存器，则可在时序违规时用锁存器正确传输数据，同时立即拉伸时钟使时序不出错；还能在长时间时序宽松时升高频率以提高性能。此外，提出的全对称结构的数据跳变监测单元可在近阈值下稳定工作、面积代价小。本方法适用于宽电压，以无需改错的低代价，获得了芯片运行时完全消除时序余量的效果，可使芯片工作在实际可行的最高能效，具有重要意义。
一种基于通信信道的无源超高频RFID标签芯片安全机制研究	安全机制;无源标签芯片;安全算法;通信信道;超高频射频识别	由于RFID系统采用的是无线通信方式，因此以窃听、跟踪为代表的各种攻击手段，对该系统在无线通信中的信息安全传输产生了巨大的威胁，限制了超高频RFID技术在商业、金融、国家安全等重要领域中的应用。本项目拟从标签芯片的通信信道入手，展开相关安全机制研究，通过修改标签芯片工作状态机，并设计安全模块电路放置在关键路径上的方式来建立安全机制。与以往安全性研究不同的是：本课题在芯片设计阶段就充分考虑安全机制的实现策略，通过相关安全模型的建立，探索并实现适用的算法，同时运用多种安全性分析技术和电路设计技术，克服无源标签芯片的硬件资源有限的因素，最终解决以往研究中存在的安全性差以及安全机制不合理的问题，为标签芯片构建一个安全防御体系。本课题的研究成果能够在硬件层面上为超高频RFID系统的信息安全传输提供可靠的保障，并为今后安全标签芯片设计提供有效参考。
面向下一代移动智能设备的CMOS片上全集成低压差稳压器的研究与设计	全集成;高带宽;低压差稳压器;快速响应;电源管理集成电路	低压差稳压器是移动设备中的关键电源转换器，为片上系统的噪声敏感模块—如模拟、混合信号、射频和部分低压数字电路—提供稳定的电源电压。传统的低压差稳压器需要片外电容以获得快速响应和低纹波，然而片上系统的功能趋于复杂，为优化各模块的供电，需用的稳压器数量急剧增加;而且，下一代移动和可穿戴设备中，系统空间及管脚数量都将非常紧张。因此，无需片外电容的全集成低压差稳压器将有巨大需求。不过，没有片外电容的稳压器其响应速度会受到极大限制，严重影响负载的工作，因此，需要快速响应的低压差稳压器来缓解此问题。现有的设计存在各种缺陷，如响应速度不够、消耗过大的静态电流、需要高压差、芯片面积过大等。在本项目中，我们将探索快速响应的全集成低压差稳压器设计技术，以获得快速瞬态负载响应和宽频带的高电源抑制比，且保持较低静态电流，低的压差以及较小的芯片面积。同时，我们也将对稳压器进行全面的理论分析以给应用提供设计指导。
硅基毫米波元器件建模关键技术研究	毫米波;建模;电磁仿真	随着硅基集成电路工艺的飞速发展使得MOSFET有可能取代化合物器件成为下一代微波/毫米波电路的候选者。作为工艺线和芯片设计者之间的桥梁，精确的元器件模型和全新的设计流程已成为毫米波集成电路发展的当务之急。本项目将微波电子学中的场分析方法与传统的电路设计方法相结合，从毫米波频段的大信号模型和无源元件建模方法入手，在课题组已建立的小信号模型基础上，采用将晶体管的非线性效应和高频效应分离的思想，结合电磁仿真手段，建立基于模拟的栅源、栅漏、分布电容的可预测模型以及互联线的寄生模型；同时，考虑工艺节点不断减小后工艺偏差还会对无源元件的电学特性产生影响，改进蒙特卡洛分析和工艺角分析方法，提出新的毫米波电路的输出特性的统计分布算法。所有研究将结合SMIC 65nm及以下工艺节点验证，在此基础上达到提升毫米波电路成品率的目的。
面向PVT波动的超低电压宽脉冲锁存器电路设计方法研究	低功耗电路;错误检测与校正;超低电压电路;超大规模集成电路;脉冲锁存器电路	随着无线传感网、植入式医疗电子和物联网等应用的不断涌现，基于超低电压的高能效电路技术不断受到人们的关注。在超低电压下，工艺、电压和温度的波动及其影响是当前电路设计面临的最大挑战之一。本项目以宽脉冲锁存器电路为研究对象，以提升超低电压下电路抗PVT波动的能力、电路性能和电路能效为目标，通过研究基于反向窄沟道效应的众阈值延迟单元的设计方法、众阈值延迟单元电路设计技术和基于众阈值延迟单元的短路径填充技术，基于弹性时序约束的电路时序错误检测与校正机制及其单元电路结构、错误检测与校正单元插入技术，基于宽脉冲锁存器和寄存器的混合电路设计等方法和技术，提出面向超低电压下抗PVT波动的宽脉冲锁存器电路设计方法，建立相应的电路设计流程，开发2~3款含时序错误检测与校正功能的超低电压电路芯片原型，验证宽脉冲锁存电路在可靠性、性能和能效上的优势，从而推动基于宽脉冲锁存器的抗PVT波动电路技术的发展。
数字麦克风设计与噪声优化方法研究	模数转换;噪声优化;Sigma;数字麦克风;Delta调制器	当前，人们对于高品质音频通讯体验的需求正在日益的增大，然而由于传统模拟麦克风信号损耗大、抗干扰能力差等缺点，使得其不再适用于下一代先进音频输入系统。本课题通过对模拟麦克风功能、结构的深入研究和对麦克风固有噪声和干扰噪声的分析优化，提出一种新的数字麦克风设计技术，该技术将模拟麦克风的缓冲器、增益放大器和模数转换器的功能合并，通过一种新型的连续时间积分器和开关电容积分器相结合的Sigma Delta调制器结构，完成模拟麦克风所有分离器件的功能，同时为面向便携式应用增加了低功耗休眠功能，内置高压偏置源以满足新一代CMOS MEMS电容传感器的要求。通过该课题的研究，可以为下一代先进音频系统的声音输入端提供一套更为合理的解决方案，与目前传统模拟麦克风相比，数字麦克风技术将使得声音的输入质量大幅提高，具有更高的集成度、更低的功耗和更强的抗干扰能力，并且大幅降低设计的复杂度和设计成本。
产品测试和BIST环境下数模混合信号集成电路频谱测试与数据处理的理论和算法研究	混合信号集成电路;抖动测试;频谱测试;频谱泄漏;削波失真	随着系统集成度的增加和工作频率的提高，由于有限的可供访问的内部节点、时钟抖动和信号完整性等因素的影响，传统的方法在测试这些深嵌在SoC内部的混合信号集成电路的频谱性能时已变得异常艰难。本项目旨在解决混合信号集成电路频谱测试所面临的三大挑战:输入信号与采样时钟的非相干性问题、输入信号的削波失真问题和抖动测试问题，并探索出既能适用于产品测试又能适用于内建自测试环境的低成本混合信号集成电路频谱测试方法。产品测试方面，首要目标是降低测试仪器的成本，以使测试过程中可采用便宜的仪器，同时缩短单个被测器件的测试时间；其次是为高性能混合信号集成电路的频谱测试提供切实可行的解决方案，以解决现有的商用仪器无法测试当今高性能混合信号集成电路产品的问题。本项目预期的方法应具有计算高效和易于片上实现的特点，从而为片上频谱测试提供切实可行的解决方案。
芯片硬件木马安全检测方法研究	硬件可信设计;硬件木马;安全检测	随着集成电路的全球化以及采用代工的生产方式，导致攻击者可从IC芯片设计到制造过程中故意植入带有恶意的硬件电路，通常称为硬件木马（Hardware Trojan）。这种硬件木马一旦被激活，会破坏系统正常工作、干扰系统的性能和泄露系统机密等，严重威胁着国家的安全，因此开展硬件木马的芯片检测方法研究具有重要的使命意义。本课题拟开展硬件木马电路结构和硬件木马检测方法研究。鉴于传统方法存在检测分辨率低和木马覆盖率差等缺点，本课题拟通过考虑工艺波动、环境噪声和测量噪声的影响，提出了一种基于主元分析法（PCA）的统计分析数据处理方法，以及多次施加连续向量方法和木马激活方法相结合的方法，来提高硬件木马检测分辨率；同时提出了一种通过逻辑测试法和旁路信号分析法相结合的检测方法并施加针对检测硬件木马生成的测试向量（ATPG），有效地提高检测覆盖率。
无参考模型的硬件木马检测技术研究	检测参数;硬件木马;无参考模型;木马检测;工艺偏差	近年来，硬件木马正在成为信息系统的核心安全问题，如何检测硬件木马是信息安全领域的国内外研究热点之一。目前的研究工作主要集中在基于失效分析、逻辑测试和侧信道分析等方面，且取得了一定成果，其核心方法均需建立原始电路的参考模型（Golden Model）；然而在实际中，一个有效的电路参考模型较难获得。本项目在前期研究的基础上，提出了一种无参考模型（Golden-Free）的新型硬件木马检测方法，重点开展特征信息电路的设计和仿真、工艺偏差噪声建模和优化算法、专用的木马检测和评估参数等研究。通过本项目将在Golden-Free的木马检测技术的方法建模、特征信息电路设计与实现、检测理论和算法上取得创新成果，从基础上突破木马检测技术的发展瓶颈，为其实际应用提供可行性理论指导和技术来源。
新型非二进制量化算法的高速逐次逼近ADC技术研究	非二进制量化算法;转换速度;冗余量;数字校正;逐次逼近模数转换器	作为片上系统（SOC）的接口，ADC一直是国际关注的热点。随着工艺特征尺寸不断降低，逐次逼近（SAR）ADC因结构简单已成为目前研究的焦点。然而，转换速度是制约SAR ADC快速发展的主要瓶颈之一。本项目通过分析传统二进制量化算法对SAR ADC速度的制约，提出新型非二进制量化算法，引入冗余量来放宽系统对信号建立精度要求，提高ADC转换速度。基于此，提出基数可变的整数权重非二进制量化算法及优化方案，避免使用分数电容并优化系统关键参数，旨在最大程度改善ADC性能。接着，开发新型数字后台校正技术，对DAC所有单位电容在数字域进行校正，使小尺寸电容可在高精度SAR ADC中应用，进一步提高转换速度。最后，通过开发新型DAC模块和编码转换电路，构建新型ADC系统架构，并通过芯片设计与流片实验来评估算法架构的有效性。
基于延迟特征的三维集成电路硅通孔测试关键技术研究	硅通孔;集成电路测试;三维集成电路;内建自测试（BIST）;可测性设计	硅通孔(TSV)作为三维集成电路(3D IC)的关键部件，其工艺不成熟、测试访问困难，严重影响3D IC可靠性和良率。项目以TSV缺陷引起的延迟特征变化为切入点深入研究以下内容：1)针对现有方法在线监测能力不足问题，提出基于施密特反相器的在线监测结构。利用施密特反相器整形特性和滞后特性将跳变延迟转换为矩形脉冲，然后生成脉宽阈值监测跳变延迟。2)针对测试精度和故障检测范围有限等难题，提出基于时间数字转换的TSV测试结构。发送端脉冲遍历环状缩减单元，在接收端捕获脉冲缩减量并与预期无故障信号的数字码比较，达到皮秒级测试精度和故障检测范围，实现故障分级。3)针对TSV良率不高，测试访问困难问题，提出基于游标延迟线的测试结构。使用门传输延迟的差分作为时序分辨率，实现较高测试精度以提升TSV良率。项目为提升TSV可靠性和良率提供有效的关键技术和解决方案，对促进3D IC产业发展具有重要理论和应用价值。
基于线性可调OTA的低电压可编程模拟阵列的研究	通用滤波器;跨导运算放大器;人工神经网络;可重构;低电压	现场可编程模拟阵列FPAA可通过现场数字编程配置器件内部连接和元件参数从而获得所需要的电路功能，在信号处理、自动控制、无线收发、人工神经网络等领域具有广泛的应用前景。.本项目拟以AB类数字可编程电流镜和线性可调OTA（LOTA）为FPAA的核心单元电路，采用数字可编程电容倍增电路取代通用的电容矩阵以达到改善CAB性能的目的，采用全差分CAB结构、六边形内部连接网络的拓扑结构和开关共享技术等一系列方法抑制开关噪声对电路性能的影响，旨在设计出一款低电压、高性能的FPAA。在此基础上拟利用传递函数分析法通过降阶处理构建基于FPAA的高阶可重构通用滤波器模型，通过数字编程实现滤波器类型、功能的切换和滤波器参数的调节。由于FPAA内部单元和人工神经网络模型之间具有良好的映射关系，采用FPAA实现人工神经网络将为人工神经网络的硬件实现拓展一条新的途径。
基于新型谐波干涉多倍频技术的硅CMOS太赫兹信号源研究	倍频器;谐波干涉;CMOS;信号源;太赫兹	太赫兹技术可以广泛应用于成像、医疗探测、生物医药、军事、天文、安全等领域，具有广阔的应用价值，因此CMOS太赫兹集成电路正逐渐成为当前热点研究领域。针对该领域所面临的首要难题- - CMOS太赫兹信号源，本项目将开展"基于新型谐波干涉多倍频技术的CMOS太赫兹信号源研究"。本课题，一方面在系统架构上将较低频的毫米波基波信号通过新型多倍频的方法获得太赫兹信号；另一方面提出了新型谐波干涉多倍频技术，将目标高阶谐波通过相位干涉得到加强，将基波与其它谐波通过相位干涉而被消除，从而使能量主要集中在目标高阶谐波上，实现太赫兹多倍频信号输出。具有一系列的优点：如功耗低、输出信号强度大、转换效率高、基波和谐波抑制能力强、输出频率高、倍频倍数高、具有良好的高频拓展潜力、集成度高、成本低等。与现有报道的CMOS太赫兹信号源相比，本项目具有明显的优势，可以在很大程度上突破和解决现有CMOS太赫兹信号源所面临的问题。
基于CMOS工艺的动态电源驱动架构射频集成功率放大器关键问题研究	DC-DC变换器;开关噪声;射频功率放大器;LDMOS	动态电源驱动是有效解决射频功率放大器效率和线性问题的重要方法，但在目前的应用中大多数仍然采用分立器件的实现方式，其集成化问题仍然难以解决。本项目在国内外率先开展将动态电源驱动架构射频功率放大器在标准CMOS工艺下集成的研究工作。项目围绕射频功率放大器的低成本集成化目标，研究在标准CMOS工艺下实现全集成射频功率放大器所面临的两大关键问题：DC-DC变换器的开关噪声对功率放大器的严重影响；器件工作电压降低对功率放大器输出功率和效率的严重制约。针对开关噪声问题，研究将数字预失真技术和频谱展开技术应用于抑制DC-DC变换器开关噪声影响；针对器件工作电压的制约，研究基于标准CMOS工艺实现性能与可靠性可满足应用要求的LDMOS器件，同时提出CMOS-LDMOS Cascode组合结构以解决性能与耐压的矛盾。本项目的研究成果将为设计高性能、低成本的CMOS全集成射频功率放大器奠定理论与实践基础。
A/D转换器伪随机噪声注入数字校准技术之快速收敛性研究	后台数字校准;A/D转换器;频域;劈分结构;快速收敛	在SoC时代，基于CMOS工艺进行系统集成的需要以及数据转换器自身要突破工艺物理限制的需求都在促进A/D转换器数字校准技术的快速发展。基于伪随机噪声注入的后台数字校准技术因其灵活性与低代价而成为关注的焦点，如何提高收敛速度是此种校准技术在系统芯片集成时亟待解决的关键问题。本课题拟面向系统集成的高性能ADC，基于主流CMOS工艺和典型ADC架构，开展伪随机噪声注入数字校准技术中的快速收敛性问题研究。提出"在频率域研究快速收敛的数字校准技术"的思路，将提升收敛速度的突破点转移到数字滤波器的设计上；探索"劈分结构"ADC的双模式平均算法，首次提出考虑两个被劈分ADC之间失配误差的影响及其在校准算法中的体现，实现时间域误差系数的快速相关检测；探讨快速收敛校准算法基本指标和设计规律，考虑不同类型的ADC架构、子电路及对输入信号的要求等因素，研究所提出数字校准算法的可移植性及鲁棒性。
面向可穿戴式医疗设备的新型无线收发机芯片技术研究	人体天线;低功耗;射频前端;射频收发机;射频集成电路	无线可穿戴式医疗传感设备在疾病检测、生理数据监控、快速化验、家庭医疗、远程协助医疗等领域具有广泛的应用前景。无线可穿戴式医疗设备可以对冠心病、高血压、糖尿病等慢性疾病患者进行长期监测，降低医疗费用，缓解国内医疗资源短缺问题。长时间使用的可穿戴式医疗设备对功耗、数据传输的可靠性和使用的舒适/方便程度有着苛刻的要求。低功耗无线收发机技术无线医疗传感器系统的核心和关键技术之一。项目针对长时间使用的可穿戴式医疗设备的问题，首次提出了新型的基于人体天线无线收发机技术。相对于传统的无线收发机，该技术具有功耗低、数据传输可靠和医疗设备尺寸小等优点。在基于人体天线的无线收发机芯片技术中，针对人体天线的特点，提出了与之相适应的创新电路技术。通过掌握基于人体天线的无线收发机芯片技术，为研制高品质的无线可穿戴式医疗设备奠定了良好的基础。
电荷式流水线ADC中共模电荷误差的实时校准方法研究	实时校准;流水线ADC;电荷式;共模电荷误差	基于斗链式器件（BBD）的电荷式流水线模数转换器（ADC）在A/D转换过程中无需高性能运放，开辟了低功耗高速高精度ADC实现的新途径。这种新型ADC面临的一个重要问题是：各BBD子级共模电荷受工艺（P）、电压（V）、温度（T）以及输入信号共模电平变化的影响而产生一定误差，进而严重降低ADC的输入信号范围和信噪比。本项目在定量分析共模电荷误差产生机制和变化规律的基础上，着力研究电荷式ADC共模电荷误差的实时校准方法。针对共模电荷误差实时变化的特点，拟采用复制电路局部反馈、前馈和全局负反馈等方法实时校准BBD关断点电压随PVT变化、输入信号共模电平变化、以及各子级基准电压和电容随PVT变化等因素所引起的共模电荷误差，最大程度地保证ADC输入信号范围和转换精度不受工作条件改变的影响。各种方法的理论分析和推导已初步完成，项目结束时预期在电荷式流水线ADC的共模电荷误差实时校准方面达到国际水平。
基于动态匹配的高能量利用率多层堆叠结构静态随机存储器（SRAM）关键技术	多层堆叠;动态匹配;能量利用率;电源管理;静态随机存储器	静态随机存储器（Static Random Access Memory，SRAM）规模和集成度的增加带来了功耗的增长，降低SRAM工作电压是减小其功耗的有效方法，通常需要DC-DC变换器来实现电压转换，但变换器在实现调压的同时又会消耗一部分能量，降低了SRAM阵列对电源能量的利用效率。本项目将电阻分压技术运用到SRAM设计中，通过改变SRAM单元等效电阻的串并联结构来实现对单元工作电压的调整，研究基于动态匹配的高能量利用率多层堆叠结构SRAM的关键技术和实现方案，解决SRAM的能量利用效率问题。本项研究可以保证SRAM的高性能并降低其功耗，同时还可大幅提高SRAM对电源能量的利用效率，适应对功耗要求非常苛刻的自供电物联网和植入式系统的应用。这对以往的SRAM阵列结构及电源管理的设计与制造而言，均具有创新意义。研究内容满足超低功耗集成系统的迫切需求，具有重要的理论意义和广泛的实际应用价值。
基于智能算法的MPRM电路极性优化研究	MPRM电路;智能算法;极性评价;极性优化;低功耗分解	Reed-Muller(RM)逻辑优化是集成电路综合设计的重要方面，当前RM逻辑优化主要基于固定极性RM（FPRM）电路展开，而与其对应的混合极性RM（MPRM）逻辑电路虽然优化性能更好，但求解难度也更大。鉴此，本项研究旨在通过完善MPRM逻辑优化理论、发展适合MPRM逻辑优化的智能算法、建立全面的极性评价方法，实现电路功耗、面积和速度的综合优化。主要研究内容包括：MPRM极性优化问题的属性论证及数学模型建立；MPRM逻辑电路功耗估计及低功耗分解；包含无关项的MPRM逻辑电路极性转换；适合MPRM逻辑电路优化的智能算法构建；极性评价及MPRM逻辑电路的最佳极性搜索。通过基准电路测试，完善优化方案，并用SIS工具软件和FPGA或多项目流片等方法验证方案的有效性。研究成果将扩充大规模集成电路逻辑综合与优化CAD工具的完备性，推进集成电路自动化设计技术的发展。
纳米集成电路中石墨烯互连线的建模方法与特性研究	纳米碳基器件;纳米集成电路;互连线;石墨烯纳米带;器件建模	本项目围绕纳米集成电路中传统铜互连线面临的性能极限难题，利用石墨烯优良的物理特性和易于与CMOS兼容的优点，在充分考虑工艺可实现性的基础上针对局部/中间层和全局层分别构造多层石墨烯纳米带互连线和新型铜-石墨烯异质互连结构。具体研究包括：结合量子输运、衬底掺杂和层间耦合等效应，针对引入接触电极效应的多尺度石墨烯互连线开展器件行为表征和模型研究，发展参数快速提取方法；精确预测石墨烯互连线的稳态和瞬态物理响应特性，计算时延、功耗等电、热性能并与在不同节点与同尺度铜互连线进行比较分析，研究边缘粗糙度、费米能级、温度等物理和几何参数变化对信号传输特性的影响；针对多根平行耦合石墨烯互连线开展电路建模，研究串扰、时序等信号完整性问题，采用屏蔽线插入等技术抑制噪声电压；开展石墨烯互连线优化设计理论与方法的研究，从不同角度探索可有效改善其电、热性能及可靠性的技术途径，为纳米集成电路的发展提供理论指导和依据。
考虑硅通孔热应力的静态时序分析	静态时序分析;硅通孔;热应力;三维集成电路	本项目研究考虑硅通孔热应力的三维集成电路静态时序分析方法。从准3D Kane-Mindlin理论出发构建TSV热机械应力模型，利用修正因子来控制平均相对误差。采用线性叠加的方法来描述多TSV共同作用时的应力，并与有限元分析结果对比验证。
三角变换快速算法及其粒度可配置可重构计算架构研究	离散三角变换;可重构计算;超大规模集成电路	离散三角变换（DTT）在信息处理领域具有非常重要的地位，针对不同应用需求的DTT快速算法及其硬件架构设计一直是该领域的研究热点。研究出类Cooley-Tukey 式FFT的DTT快速算法，一直是研究者不断努力的目标。本项目拟采用分治法，提出一种以CORDIC为变换核函数的适合所有类型DTT的快速算法；探究各种DTT之间的内在关系，结合可重构设计思想，提出一种面向可重构计算的DTT通用算法；针对粗粒度可重构计算架构（CGRA）中灵活性受限于计算粒度和资源利用率低的问题，拟采用计算粒度可配置的设计思想，研究面向领域专用的粒度可配置CGRA架构设计，并提出一种通用的设计方法。项目所研究的内容将为研究DTT快速算法和粒度可配置CGRA架构设计提供新的研究方法和设计思路；将对DTT的实际应用起到巨大的推动作用；也会对我国刚刚起步的面向领域专用的CGRA计算架构的研究做出较大贡献。
下一代高速低功耗数据收发器系统架构研究	数据通信;功耗效率;收发器;时钟抖动;时钟注入锁定	高速数据业务的迅速发展和宽带接入网络的建设及扩容，对数据传输带宽的要求越来越高，高速互连作为现代数据通信的使能技术获得了广泛应用。然而，令人惊讶的是，随着数据传输速率增大至每秒几十吉位以上，功耗效率显著恶化，严重地限制了高速互连在下一代高速通信系统中的应用。针对现有收发器结构中低功耗和低误码率难以并存的关键科学问题，本项目提出了一种全新的高速低功耗收发器系统架构。在40Gb/s的数据传输速率下，该架构采用低速的全局时钟和本地时间交织收发数据的模式，避免高频时钟的远距离传输，最大限度地减少高功耗电流型电路及降低其工作频率，使收发器的系统总体功耗降低62%，功耗效率提高170%。同时，本地时钟发生电路引入时钟注入锁定，对压控振荡器的相位噪声起到一阶高通滤波作用，在不增加功耗的情况下，能有效改善输出时钟信号的相位噪声特性、降低时钟抖动78%，使系统误码率降低近9个数量级，大大提高系统性能。
植入式神经功能电刺激接口电路关键技术研究	全集成;植入式刺激器;接口电路;低功耗;神经	植入式神经功能电刺激器通过提供精确电压或电流，将定量电荷注入到人体神经组织并进行持续性电刺激使其功能恢复正常，对抑郁、癫痫、帕金森等神经系统损伤疾病具有良好的治疗效果。本项目以低功耗、高精确度为目标，通过研究信号和能量的无线传输控制、刺激电路的微型化、智能化、安全性和低功耗等植入式神经功能电刺激接口电路的关键技术，为研究神经功能电刺激接口电路奠定科学理论基础。研究新的系统结构和电路，实现低功耗刺激器电路，降低发热带来的安全隐患；通过对刺激器环路建模和各种电极的精确建模、高精度低功耗sar adc，来解决刺激信号精确输出和双相刺激电流残留问题；通过研究高效率整流转换器和直流电源管理等技术，研究信号和能量的无线传输电路，解决刺激器的高效无线供电问题；对研发实现的植入式神经功能电刺激器进行动物实验和临床实验，并争取通过临床认证实验。
纳米尺度下毫米波频段的自愈锁相环设计技术研究	毫米波集成电路;纳米尺度集成电路;锁相环;自愈系统	纳米尺度的CMOS集成电路拥有更高的工作频率而更低的功耗，已经成为集成电路设计的主要方向。而其在毫米波PLL设计过程中面临着实现过程与鲁棒性的巨大挑战。本项目从研究纳米尺度的CMOS集成电路器件的偏差和外界干扰来源的机理出发，与毫米波电路的特性相结合，科学准确地评估与研究误差对电路性能影响，提出新型的概率相关的非线性时变模型，更加准确的评估呈现为概率分布的噪声等电路与系统的特性。并以此为基础构建一个带有自愈功能的PLL系统，通过合适的控制机理提高系统的抗干扰能力，有非常强大的鲁棒性。本项目将微电子技术，电路与系统的设计方法，以及控制理论相结合，有非常重要的科学研究价值和实践意义。后期验证的电路与系统可以用于产业化，带来很好的经济效益和社会效益。
片上异构复杂电源集群拓扑结构及构建算法研究	低漏失线性稳压器（LDO）;电源完整性;DC-DC转换器/变换器;片上电源集群;电源管理	片上异构电源集群可有效解决电源效率差、电压降大、电源噪声大和电源管理复杂等大规模复杂芯片上的电源完整性问题。因电路规模较大，目前的设计方法耗时长且处理能力有限。本项目以包含几百个电压域的片上电源集群作为研究对象，针对其设计复杂度高、消耗计算资源大和应用需求多等问题，采用多目标决策优化和递归迭代等方法进行片上电源集群建模和最优结构构建算法研究。分析片上电源集群的各种拓扑结构，建立电源系统中电源线寄生、电源输出阻抗、去耦电容等效串联电阻等重要参数的数学模型，构建包含多个性能参数的目标函数，探索电源集群逐步扩展建立的算法。项目预期将完成片上异构复杂电源集群的拓扑结构数学建模和提出一种基于多性能参数目标函数的电源集群逐步扩展建立算法。项目研究成果对片上系统、片上网络和多核处理器等大规模复杂芯片的电源管理设计具有重要理论意义和实用价值。项目中提出的算法经移植后，同样适用于时钟分布等其他应用研究领域。
适用于移动终端SoC的高频高可靠数字控制SIMO DC-DC 转换器的设计理论研究与芯片实现	开关电源;单电感多输出;DC-DC转换器/变换器;数字电源;电源管理集成电路	为获得更好的系统效率、隔离度和续航能力，移动终端SoC芯片要求开关电源（DC-DC转换器）多通道动态供电；为缩小尺寸，减少电感数量，单电感多输出（SIMO）技术得到了应用；在此基础上，为满足SoC系统对供电质量，特别是负载响应不断提升的要求，开关电源技术正朝着向更高开关频率的趋势发展。本项目围绕高开关频率下的单电感多输出SIMO DC-DC转换器在SoC应用上的技术难点展开研究工作，对互扰抑制、可靠性、负载响应速度等关键性能指标进行理论分析；并结合数字电路在实现控制算法的优势，探索和提出可靠性强的高互扰抑制控制方案。同时对工作在高开关频率下的DC-DC转换器遇到的诸多问题，如接口电路、ADC、DPWM、电流传感器、控制器延时等寻求解决方案。通过上述研究，提炼出数字控制高频高可靠的SIMO DC-DC转换器的设计理论及芯片实现方法。
面向静态功耗优化的SRAM型FPGA布线算法研究	静态功耗;现场可编程门阵列;布线;静态随机访问存储器	随着SRAM型FPGA芯片的工艺特征尺寸进入纳米尺度，静态功耗已经超越动态功耗，成为芯片功耗的主要组成部分，并且，随着特征尺寸的进一步减小，该趋势还将更加显著。尽管已有FPGA布线方面的研究工作初步探讨了静态功耗、时延和拥塞度的协同优化，但由于仅针对通路静态功耗进行优化，导致优化效果欠佳。本项目针对SRAM型FPGA芯片的静态功耗，研究以下三方面内容：（1）建立准确的静态功耗分析模型。深入讨论FPGA连线具有大量"旁路晶体管"的结构特性，并将旁路静态功耗纳入建模，对全芯片静态功耗进行准确快速评估；（2）在第一项工作的基础上，提出考虑旁路静态功耗的布线算法；（3）深入分析温度效应导致的静态功耗和时延波动，提出考虑温度效应的低静态功耗布线算法。本项目将结合实际SRAM型FPGA芯片的电路结构与设计流程开展实验，研制相应的布线工具原型，为未来SRAM型FPGA的低功耗设计提供有效方法和关键技术。
极弱光光电探测器关键技术探索与信号处理电路单芯片集成研究	光电探测器;模拟集成电路设计;读出信号处理电路;模数转换器;SOC芯片	本项目旨在单光子检测机理、器件和CMOS图像传感器技术前期研究基础上，探索应用于无人机工作在极弱光环境下的一种具有极高灵敏度和超快时间响应的光探测器件及单芯片系统集成读出电路技术。将解决类人眼视网膜功能的单光子灵敏度探测器和皮秒级高速信号处理电路结构两大关键技术。形成集单芯片集成单光子响应灵敏度高速光电探测器、皮秒级高速信号处理电路和极高速模数转换器与单光子探测器集成在同一芯片以实现极弱光探测CMOS光电检测芯片这三个创新点，并进行相应技术验证。以期达到从器件级上解决在极高速或者弱光下高速成像要求的高灵敏度光电检测器，研制具有极高灵敏度和超快时间响应，能够解决传统高速视觉系统在震动、干扰等恶劣环境下所遇到的跟踪目标稳定性差、图像模糊失真、跟踪目标丢失等问题的高速单芯片集成光电探测器，能够在以芯片级集成单光子灵敏度探测器机理和皮秒级高速信号处理电路技术的极弱光探测光电传感器方面取得一些突破。
多核处理器芯片功能延迟测试及低功耗延迟测试	测试数据压缩;测试功耗;集成电路测试;延迟故障内建自测试;测试向量生成	本项目拟重点从事多核系统功能延迟测试及低功耗延迟测试方面的研究。传统的LOC/LOS 延迟测试的初始状态可能是功能无效状态，因而可能导致过测试。本项目拟提出一系列新的技术实现多核处理器芯片功能测试。含：基于结构的非有效状态识别及有效状态识别，功能可测试路径识别，功能转换故障测试码产生及测试精简，功能小延迟缺陷测试码产生及精简，热驱动功能延迟测试。本项目拟提出一种新的低功耗测试压缩方法实现，采用专门针对LOC延迟测试的扫描森林结构及测试响应压缩；采用LFSR及附加变量实现延迟测试种子生成，采用测试点可压缩测试数据容量。含新的扫描结构及测试方法，及测试点管脚开销降低等。提出一种新的ATPG策略可有效地降低捕获功耗。提出新的加权扫描延迟自测试方法及DFT结构。
高速MIMO-OFDM SOC非理想效应联合自校准和补偿机制研究	高速;非理想效应;联合自校准;联合补偿;MIMO-OFDM	随着多天线、高阶调制、高带宽高速MIMO-OFDM SOC发展和应用需求，射频模拟器件引入的非理想效应成为制约性能提升的关键性问题。如何有效减小非理想效应影响是高阶天线(4~8)、高阶调制(64QAM/256QAM)的高速MIMO-OFDM通信系统(4G/802.11n/ac)的关键因素和研究热点。项目拟对高速MIMO-OFDM SOC非理想效应校准和补偿关键技术进行研究。采用射频环路反馈和基带数字联合校准方法，研究非理想效应共存下高精度、低复杂度和自启动的I/Q失衡校准机制；采用模拟和数字联合补偿方法，研究非理想效应共存下高精度、低复杂度的直流失调补偿机制。根据802.11n/ac协议，建立4发4收高速MIMO-OFDM系统，进行算法评估、FPGA原型系统验证和数模混合SOC验证。项目成果可望对宽带无线通信SOC中涉及射频、模拟及数字交互的联合校准和补偿研究起到良好探索、借鉴和推动作用。
提高电流舵DAC高频SFDR的新技术研究	数/模转换	无杂散动态范围（SFDR）是表征DAC线性度最重要的指标，也是高速高精度DAC设计的瓶颈所在。本课题研究电流舵DAC中输出阻抗、输出波形毛刺与输入码字的关系，分析谐波失真产生的原因和对SFDR造成的影响，为提高DAC的高频SFDR提供新的科学方法和设计思路。本课题组首次提出了通过减小正负输出端的阻抗差，可以降低输出阻抗与输入码字的相关性，显著提高DAC 在高频的SFDR 指标，并提出利用新型双对称开关结构和恒定阻抗电流源技术，减小DAC正负输出端阻抗的差别，提高SFDR；另一方面研究相应的数字信号处理算法，结合开关序列优化，设计新型数字校正技术，降低DAC的输出波形毛刺与输入数字码字相关性，减小DAC的谐波失真。根据研究成果，采用65nm先进工艺设计具有高线性度的14-bit 2GS/s DAC进行验证，为克服DAC的SFDR在高频下降的难题提供解决思路。
吉赫兹锁相环单粒子瞬变效应建模与加固技术研究	模拟电路;建模;锁相环（PLL）;单粒子瞬变（SET）;设计加固	作为时钟产生和同步电路，锁相环（PLL）广泛应用于各种电子系统中。辐射环境中的PLL在单粒子瞬变效应（SET）作用下，将产生频率或相位偏差，甚至导致振荡中止，造成通信或功能中断，从而给系统造成灾难性的后果。随着工艺步入深亚微米阶段，PLL的工作频率不断提高，对SET的敏感性也日益增加。目前，吉赫兹抗辐射PLL的研究存在着多端动态器件的SET失效机理尚未掌握、缺乏相关SET电路模型、缺乏有效的低开销加固方法等突出问题。因此，对高性能PLL中SET效应的相关科学问题展开深入研究具有重要的理论和应用价值。.本项目将采用理论分析、器件和电路模拟以及辐射试验等多种手段，深入研究吉赫兹PLL的SET失效机理，建立准确的SET电路模型和高效的SET分析平台，提出有效的PLL加固技术，为研制新一代高性能抗辐射PLL提供理论指导与直接的技术支撑。
基于TSV技术的THz波导滤波器及多物理场耦合特性研究	热机械性能;瞬态分析;热管理优化;硅通孔;高密度三维集成	本项目基于TSV技术，开展THz波导滤波器和多物理场耦合特性的研究工作，解决THz波导滤波器的微型化、集成化的关键基础科学问题。研究基于TSV技术的直接耦合和交叉耦合THz波导滤波器的滤波特性，研究不同波导介质材料、不同结构参数以及侧壁粗糙度对直接耦合和间接耦合TSV THz滤波器中心频率、带宽、回波损耗等特性的影响。针对直接耦合和间接耦合TSV THz滤波器，研究其热机械性能、热管理、热-电-应力多物理场耦合性能。完成TSV THz滤波器成品制作和多物理量测试验证，为TSV技术在THz滤波器领域的发展与应用提供必要的理论和技术基础。
单片无传感器型BLDC微电机180度驱动关键技术研究	电机驱动;单片集成;深亚微米CMOS工艺;数模混合集成电路	随着先进控制理论的应用、新的电力电子器件以及高性能数字集成电路的出现，无传感器型BLDC微电机驱动电路单片化成为可能。课题立项属微电子与电机学交叉领域，重点研究单片式无传感型BLDC微电机180度驱动关键技术。研究内容涵盖反向电动势检测电路设计理论与方法，180度驱动控制算法与集成化方案，负载电机动态电特性模型建模等。.课题拟在以下方面取得突破：提出完整的180度换相算法及反向电动势检测机制，充分考量驱动效率和电机换相噪声，创新性的引入智能软开关控制。该软开关控制技术能够根据电机转速智能调整软开关区域大小，同时还能根据软开关区域大小自动调整PWM占空比变化快慢；基于对电机运转时永磁转子的磁场分布分析，建立精准的无传感器BLDC微电机动态负载电特性模型；将上述关键技术整合集成最终形成完整的单片无传感型BLDC微电机180度驱动理论和电路优化方案，提升我国在该领域的技术积累和研究水平。
超高速CMOS数模转换器关键技术研究	时域交织;随机温度计译码;电流舵数模转换器;超高速;极高速	本项目将基于纳米级标准CMOS工艺，研究高精度超高速和低精度极高速D/A转换器的系统结构和优化技术，突破随机温度计译码、高动态性能提升、射频采样开关、多倍内插、有效位数保障、超高速数据同步及接口、时钟管理、单位电流源阵列匹配、时域交织结构误差校准等关键技术，探索高压供电低压MOS管的电路保护技术，最终研制超高速D/A转换器验证芯片样品，为超高速D/A转换器工程化提供技术参考。项目预期申请专利3项，发表论文6-8篇，其中SCI论文3篇以上。
植入式膀胱功能修复芯片与相关机制研究	神经记录;电磁耦合能量与数据传输;神经电刺激;膀胱功能修复;在体动物实验	本课题针对脊髓损伤后引起的排尿功能障碍的治疗，以及预防由此引发泌尿系统乃至全身的致命性并发症，研究具有"多通道神经信号记录"、"多通道神经电刺激"和"电磁耦合能量与数据传输"三项基本功能的新型植入式膀胱功能修复芯片。芯片可模拟正常膀胱功能，带有自动预警能力，可实现脊髓损伤患者自由有效的控制排尿。课题通过建立相关动物模型，分析排尿行为、骶神经电活动、骶神经电刺激之间的对应关系，从神经工程学角度建立相关的机制模型；研究低功耗、高精度、高数据率的植入式多通道神经信号采集技术，总结专门针对S2-4骶神经信号的数据分析或模式识别方法；研究低功耗、高有效性、可在线编程的复杂模式多点神经电刺激技术，探索专门针对骶神经功能性电刺激的模式和方法；研究低功耗、高效率的植入式电磁耦合能量传输技术，并实现体内外神经信号与控制信号在能量传输频率下的双向无线传输；所设计的植入系统或关键模块拟进行在体动物实验验证。
超低电压模拟与数模混合集成电路设计技术研究	数字辅助;模拟集成电路设计;ADC;数模混合SoC;超低压	不同于一般意义上的低电压与低功耗设计，模拟集成电路的超低压设计是指在未来若干年数字电路标准电压下降到0.5-1V甚至0.5V以下时，能在同等电压下使用的模拟电路设计技术。对于模拟IC与数模混合SoC来说，这是尚未解决但必将面对的技术难题。同时超低压设计技术在无线、医疗、生物、军事、电源等方面也有巨大的应用前景。.    本课题研究超低压模拟集成电路以及数模混合SoC的设计技术。研究将从电路级与系统级两个方面展开。分析单元级模拟电路在超低电压下的性能与限制因素，提出超低压设计的方法。同时着重研究在系统级实现超低压的可行性方案与结构模型。采用深度数字辅助与校准来补偿超低电压下模拟电路性能的损失。探索借鉴数字设计思想的模拟与数模混合SoC设计模式和系统结构。采用上述研究成果设计一个超低压A/D转换器。.    申请人对该课题已经有一定的研究基础和较高水平的成果。
非二进制LDPC码解码器设计关键技术研究	非二进制;解码器;LDPC;迭代解码算法;VLSI	LDPC码是当前数字通信中一项先进的信道编码技术，二进制LDPC码在码长足够长时具有接近香农极限的纠错性能。而在码长不是很长时，非二进制LDPC码相比传统的二进制码具有明显的性能优势，这使得非二进制LDPC码有着广阔的应用前景。其解码器实现复杂度太高的问题是当前制约其应用的主要瓶颈。非二进制LDPC码解码器的设计涉及解码算法的优化、算法到硬件映射的高层次优化和专用数字信号处理电路的实现问题。本项目在近年来课题组从事LDPC码研究的基础上，拟从算法级以及硬件架构层次入手研究其高效实现的相关关键技术。项目拟开展的研究内容包括利于硬件实现的非二进制LDPC码解码算法优化、高硬件效率解码器设计研究以及灵活型解码器的设计。研究成果可以提升我国通信芯片设计能力，并可以对更先进通信标准的提案提供支持。
随机工艺变化下分布式放大器分析理论与方法研究	可制造性设计;工艺变化;片上器件;随机建模;分布式放大器	集成电路产业是国家战略性新兴产业，是国民经济和社会信息化的重要基础。随着集成电路进入到深亚微米及纳米工艺阶段，工艺变化问题已成为影响集成电路性能和成品率的重要因素。本项目以分布式放大器为研究实例，研究随机工艺变化下的片上器件随机建模和射频集成电路分析理论与方法。基于片上电感和晶体管等片上器件的电路等效模型以及端口网络等效模型，通过将电磁仿真与回归分析等统计分析方法相结合，研究工艺变化下片上器件的随机建模方法，并针对具体集成电路工艺建立片上器件的随机模型；基于片上器件的随机模型，在分布式放大器电路的分析中，采用Hermite多项式逼近、伊藤公式等随机数学理论研究工艺变化下分布式放大器性能的统计特性；通过仿真实验和流片测试对模型及分析方法的有效性进行验证。项目的完成能够为工艺变化下射频集成电路的可制造性设计（DFM）提供理论支持，对提高我国集成电路设计业的自主创新能力将起到非常积极地作用。
高密度高可靠性亚阈值静态存储器的理论研究	亚阈值设计;高密度;静态存储器;超低功耗;高可靠性	随着无线传感网络和医疗电子为代表的应用背景对低功耗要求越来越高，能耗大户静态存储器（SRAM）的低功耗设计受到广泛关注。当电源电压降至器件亚阈值区，电路功耗可降低2到3个数量级，具有显著的低功耗优势。但依据常规电路设计理论，设计出的亚阈值电路存在可靠性和集成度受限问题，无法满足大容量SRAM技术指标。因此本项目研究亚阈值SRAM设计理论，构建能耗模型，为亚阈值SRAM设计提供理论指导；通过部分动态阈值电压调节技术与结构创新相结合的方法设计高密度高可靠存储单元；提出一种新颖的开关电流比增强方案，解决亚阈值器件开关电流比恶化导致的存储阵列密度和可靠性问题；借鉴施密特触发器"滞回"效应构建普适的亚阈值电路实现方案，增强接口电路可靠性；在上述基础上最终实现高密度高可靠亚阈值SRAM。该项目的最终成果，对亚阈值电路设计有很强的参考价值，并能推动基于SRAM的FPGA进入亚阈值区，具有深远的科学意义。
基于N相滤波器的多模射频系统共存与互扰的研究	N相滤波器;无线通信;阻抗变频;多模式;射频系统	随着智能手机在全球市场的高速渗透，诸如3G，4G，WIFI，Bluetooth，GPS，FM等多模式的无线通信射频系统趋向于集成在同一个PCB板上，或者共存于同一个芯片上。这些不同的标准使用不同的射频频段，发射各种类型的信号。这些信号之间产生了诸如阻塞干扰、交调失真、互调失真等互扰问题，对射频SoC的设计带来了前所未有的挑战。本课题拟结合多相滤波器理论（N-path filter）与先进的射频集成电路设计思想，通过对射频系统互扰机制的研究和N相滤波器理论分析，提出新颖的片上通用性高频、高Q值N相滤波器变频方案，设计相应的高性能电路，解决多模式射频系统共存与互扰的难题。该课题具有较好的理论研究价值和应用前景，通过该课题的探索和研究，解决多模式射频系统共存的难题，为射频SoC集成度和性能的提高奠定基础。
基于心跳能量搜集的低功耗单片集成植入式超声波心脏起搏器的研究	能量搜集;低功耗;无线充电;心脏起搏器;收发机	传统的植入式心脏起搏器普遍存在体积和重量偏大、导线的植入和移除风险大、无线充电技术不成熟、随访困难、寿命有限等问题。针对这些问题，本课题拟实现面积小于5 mm×5 mm的基于心跳能量搜集的低功耗单片集成植入式超声波心脏起搏器，其创新之处和预期目标如下：.（1）超声波无线心脏起搏电路的芯片实现，拟消除传统起搏器中植入心脏的导线；心律监测部分的功耗不超过10 μW，超声波发射机的最大功耗（输出功率为-10 dBm时）不超过300 μW。.（2）基于无线充电和心跳能量搜集相结合的功耗优化和电源管理算法，拟使得心脏起搏器的工作寿命达50年以上。.（3）自供能超低功耗唤醒接收机与高数据率主收发机相结合，拟实现超低功耗无线遥测；唤醒接收机的数据率为1 kb/s，功耗不超过10 μW；主收发机的数据率为10 Mb/s，接收模式下功耗不超过200 pJ/bit，发射模式下功耗不超过1 nJ/bit。
能量自适应动态可重构片上系统层次化模型及控制算法研究	能量自适应;可重构;片上系统;功耗调节	本课题针对能量获取技术易受环境影响而发生未知变化的特点，力求通过研究一种新型的可重构计算模型，探索动态调节片上系统能量和处理能力之间平衡关系的新型计算模式，寻找片上系统自适应不同环境条件下多种能量来源发生未知变化的方法。本项目的主要技术路线是系统根据能量预算与任务对计算能力的需求，采用动态重构的方法自动调整片上系统功耗，以适应不同的能量供应状态。研究主要涉及Tile功耗动态调节、动态供电网络模型与能量空间分布控制方法、系统整体架构与层次化建模方法、基于能量预算与任务调度能量自适应算法等方面。研究摒弃了传统以固定计算能力为前提的低功耗设计思路，通过动态调节片上系统能量和计算能力的平衡关系在不同的能量状态下获得较高能量利用率。本课题对推进能量获取技术的发展具有较大的作用，具有很高的科研价值。
基于动态余量的EMU能量模型与策略研究	能量管理单元;动态余量能量管理;多模动态能量模型;片上系统;分段驱动能量模型	本项目针对迄今习用电源管理单元PMU被动式功率管理模式，提出能量管理单元(EMU)的概念,进行主动式能量管理模式的两方面创新研究：1)基于功率随状态、时间的变化规律，提出动态能量模型(DEM)，包括分段驱动和多模动态能量模型；2)引入"动态余量"概念，提出主动式动态余量能量管理（DHEM）策略。重点研究分析EMU及其SoC负载的能量输运规律，包括三项创新点：1）建立EMU分段驱动能量模型（SDEM）；2）建立SoC多模动态能量模型(MDEM)；3）研究以最小动态余量为目标函数的自适应动态能量管理策略（DEMS）。并进行上述模型与策略的实验研究,EMU轻载分段驱动效率提升6个百分点。突破迄今习用电源管理模式，获得EMU及其负载的能量输运规律和高效能量管理策略。本项目是一项系统集成功率电子学的应用基础研究，为SoC等复杂负载应用系统的低能耗设计提供科学的理论模型和管理策略，具有重要意义。
基于随机神经元IP的硅基微显示TSA融合映射方法研究	硅基微显示;随机计算;接口电路;驱动电路;接口芯片	本课题针对4K×2K超高分辨率硅基微显示器的超高灰度（4096级）实现机理，从理论仿真和实验验证的角度，分析海量数据映射、模拟驱动精度、时间冗余与非线性突变、IP核面积资源等硅基微显示实现技术问题，提出一种扫描映射控制器的解决方案；在理论层面，构建显示图像数据到幅度灰度扫描、时间映射及空间自耦合抖动的三重融合调制拓扑架构，推导相应的TSA (时间、空间、幅度) 融合嵌套映射的理论模型；在技术实现层面，研究具有二维核函数状态转移结构的随机计算逻辑单元，构建资源节约化的多重随机计算神经网络逻辑算法，进行理论模型的求解，以此优化TSA模型实现算法及IP核的集成度；最终使常规IC线宽工艺下的超高清硅基微显示扫描控制器的ASIC芯片得以工程实现。由于超高清硅基微显示器在消费电子、军事及工业等智能穿戴设备的应用需求已提上议事日程；因此，本项目的研究与技术成果将具有巨大的实际应用价值和进一步发展潜力
全同态密码芯片的研究与设计	余数系统;全同态密码;大数模乘;快速傅里叶变换;密码芯片	全同态密码是一种可以对加密后的数据进行运算的密码体制。它从根本上解决了将数据委托给第三方处理时的信息泄密问题，对云计算的安全具有重大意义。全同态密码的核心问题是：算法中存在着庞大的整数、向量或多项式的乘法导致了全同态密码运算速度过慢。采用芯片实现全同态密码算法是提高全同态密码运算速度行之有效的方法。本项目围绕着全同态密码芯片研究与设计开展以下工作：（1）研究并优化面向硬件实现的大整数体制下的全同态加解密算法。（2）研究和改进全同态密码的大数乘法算法：包括改进快速傅里叶变换（FFT）的乘法算法及余数系统（RNS）下的模乘算法。（3）研究实现全同态密码的硬件架构：包括Cache的蝶形FFT乘法架构、余数系统下的舵桨模乘架构及公钥压缩算法的存储架构。（4）完成一款全同态密码芯片设计及验证，芯片拟达到单次加解密时间不超过10毫秒，单次重加密时间不超过2秒，这两项指标均优于当前国内外同类设计。
基于概率CMOS理念的集成电路设计理论研究	PCMOS;概率CMOS;纳米尺度;CMOS工艺;集成电路	在超深亚微米乃至纳米尺度下,由于噪声以及参数漂移等随机干扰的影响相对于信号强度与电源电压等日益显著,超高速CMOS数字电路与器件的行为与结果也会随着特征尺寸、电压以及功耗的降低具有很大的随机性，而不是总能给出一个确定的计算结果。本课题针对目前最前沿的概率CMOS(Probabilistic CMOS)集成电路设计理论中的一个难点问题：小尺寸CMOS器件或门电路的随机行为与功耗以及速度之间的关系展开研究，力争将小尺寸CMOS工艺条件下的随机噪声作为资源而不是干扰，结合门级电路在上述条件下的随机行为与功耗等重要设计指标之间的精确数学关系，探索在超深亚微米甚至纳米尺度上，如何利用一组甚至大量具有随机性行为的门级电路的组合，得出具有确定结果或者高容错性的电路模块的方法和实现，并在一定程度上形成设计理论。
3D芯片中热量敏感的自修复TSV块布图与设计方法研究	布图;热量;自修复;TSV;可靠性	3D(三维)芯片技术已经成为集成电路技术的重要发展方向。由于TSV(Through-Silicon Vias，过硅通孔)的过硅特性、工艺复杂性、可靠性，其对3D芯片布图阶段的影响大大超过二维时期，急需对TSV进行模块化设计，特别是容错设计，使之融入3D芯片EDA（电子设计自动化）布图设计流程。.本项目拟研究：（1）协同考虑TSV块导热效应与功能模块热量情况的TSV块预布图方法，避免因布图而导致芯片出现"热斑"；（2）具备指定容错能力的自修复TSV模块化设计方法，通过新增少量冗余TSV，满足TSV块整体容错能力的需求；（3）针对自修复TSV块扩充影响的布图优化方法，考虑热量与面积约束，通过TSV块扩充策略优化已有的预布图，安置新增的冗余TSV和专用散热TSV。.本项目拟实现满足不同容错能力需求的TSV标准模块自动生成、自动布图、自动优化，对完善3D芯片的EDA布图设计流程具有重要参考价值。
基于符号化计算的新一代混合信号设计自动化工具关键算法研究及其在高端模数转换电路设计中的应用	混合信号集成电路;高可靠性设计;符号化计算;数据转换电路;设计自动化	快速成长的通信和信息化家庭对高速、高分辨率、低功耗混合信号集成电路的设计需求越来越来大。同时制造工艺的快速发展使模拟电路的设计能力逐渐落后于数字电路的设计制造能力。面对当前的市场需求长期滞后的模拟电路设计自动化工具的局限性更加突出。在高端ADC设计中设计者不得不动用SPICE仿真工具之外的各种非电路设计工具如MATLAB、MATHCAD等来提高设计效率。本项目将在近年来在符号化电路分析研究取得实质性进展的基础上继续研究用于混合信号电路集成设计自动化的创新方法和软件，以弥补当前混合信号专用设计工具的缺乏。研究包括用符号化敏感度方法辅助运放电路自动调节晶体管尺寸、高良率设计、零极点参数化表征方法、时域指标的符号化表征、高精度运放宏模型自动建立、混合信号电路系统级建模仿真方法等等。并初步尝试在高端ADC设计中试用新研发的工具。
专用三维片上网络体系结构综合技术研究	体系结构综合;拓扑生成;布图规划;专用;三维片上网络	针对片上网络（Network on Chip，NoC）的发展趋势以及NoC设计特定性的特点，开展专用三维NoC体系结构综合技术研究，重点探讨三维NoC结构布图规划算法以及专用拓扑结构生成方法。首先，基于三维NoC结构特征及网络负载状态，构建精确的适用于三维NoC系统的通信延时模型；在此基础上，探讨三维NoC拓扑结构生成方法，重点研究链路负载均衡的路径分配算法，以构建路由器之间的拓扑连接，生成优化的专用不规则的三维NoC拓扑结构；研究NoC关键组件的三维布图规划算法，并将其与专用三维NoC拓扑生成过程结合，为给定应用综合生成满足性能要求且开销小的NoC体系结构；最后，将单一的应用实例扩展到多应用实例，研究支持多用例的专用三维NoC拓扑生成方法，形成完善的专用三维NoC体系结构综合设计方法，以面向应用实现高带宽、低延时、低功耗、布局面积优化的专用三维NoC系统。
三维集成电路绑定前/后测试成本的协同优化方法研究	扫描链;测试外壳;测试访问机制;测试成本;三维集成电路	三维电路能够有效地克服二维电路互连线延迟和功耗的瓶颈，是延续摩尔定律的有效方法。然而，三维电路的测试却面临很大的挑战，测试成本过高就是其中亟需解决的一个主要问题。本项目通过绑定前复用绑定后的测试架构和TSV数量的约束来减少硬件开销，研究减少三维电路绑定前/后测试总时间的有效方法，达到降低绑定前/后测试总成本的目的。具体研究内容如下：(1)研究基于广播结构的三维电路扫描链设计方法，利用多个扫描单元共享测试数据的方式来减少测试时间，并通过两级测试响应压缩来提高TSV和输出引脚的利用效率；（2）研究三维嵌入式芯核测试外壳扫描链的设计方法，通过平衡绑定前/后各条测试外壳扫描链的长度，以减少测试时间；（3）探索基于分布式压缩的三维系统芯片测试访问机制设计和测试调度方法，利用"空闲"的测试通道对多核进行并行测试，减少三维系统芯片的测试时间。通过本项目的研究，将为三维电路的测试提供有效的低成本解决方案。
基于电磁波能量收集的无源无线CMOS温度传感芯片中的关键技术研究	温度传感;无线;无源;能量收集;超高频	物联网是我国将要重点发展的战略性新兴产业。由于基于电磁波能量收集技术的无源无线温度传感器具有应用范围广、成本低、寿命长、体积小、环境适应性好和安全性高等众多优点，其在物联网中具有重要的应用价值。本项目拟采用先进的射频模拟集成电路设计理论和设计方法，针对这种传感器芯片中的电磁波能量收集电路和温度传感电路两个关键技术进行探索和研究。项目拟综合运用超高频-直流和直流-直流升压技术以提高电磁波能量收集电路的能量转换效率；拟综合运用时间数字转换技术及模拟数字转换技术实现以电磁波能量工作，具有一定测量精度并可适应较宽电源电压范围的超低功耗CMOS温度传感器芯片。项目的研究将为最终实现可利用电磁波能量工作的无源无线温度传感器积累关键的理论基础和实践经验。
多模多频射频系统中基于本振产生机制的抗干扰技术研究	无线通信;磁场耦合;VCO牵引;射频集成电路系统;衬底;小数本振分频器	无线通信系统应用的普及与集成电路设计技术的进步推动了多模多频射频前端芯片和片上SoC系统成为研究与应用的主流。随之而来的是强干扰源通过衬底耦合与磁场耦合对VCO等敏感电路带来了严重影响。..   本课题拟从研究射频系统本振产生机制出发，提出系统性解决此类干扰的方案。该方案的核心思路是使用小数本振分频器阻断干扰源与敏感电路信号在频率上的联系，增大干扰源与敏感电路信号的频谱间隔。课题拟采用自顶向下的设计方法，逐步开展对干扰物理机制的探讨、多模多频系统建模、射频及数字校准电路设计、混合信号仿真及验证等研究工作，从根源上厘清干扰产生及影响机制，最大限度减弱干扰的影响。..   本课题具有一定的理论价值和广阔的应用前景，所得到的抗干扰理论方法、系统方案以及电路设计技术对相关领域的研究及多模多频射频前端芯片和片上SoC系统的开发设计均有较大的实际意义。
全数字可重构低功耗物联网发射机射频前端关键技术的研究	低功耗;全数字;可重构;物联网;发射机	智能家居、智慧城市、国家安全和医疗健康等新概念的提出促进了我国物联网产业的快速发展。2010年，IEEE启动了物联网无线局域网技术标准802.11ah的制定并预计于2016年正式发布，这将为物联网技术的全球化提供统一标准。此外，随着CMOS工艺向深亚微米方向发展，数字电路在高速率、低功耗、小尺寸以及工艺兼容性方面体现出明显优势。针对各类物联网应用的多变数据率和低功耗需求，本项目将基于现有802.11ah协议，研究全数字可重构低功耗物联网发射机射频前端的关键技术，并在此技术上，辅助以数字预失真校正技术，最终实现一个多模可重构、低成本、低功耗、高性能的物联网发射机前端。本项目将重点研究多模可重构的数字发射机架构优化技术、高效率CMOS功率放大器技术以及发射机数字校正技术。本项目中提出的新型电路结构和校正技术将会促进我国射频集成电路设计产业的发展，具有很好的学术价值和宽广的应用前景。
基于自相似理论的NoC网络流量特征关键技术研究	自适应路由;网络流量;片上网络;长相关;自相似	NoC网络流量呈现自相似特性，但由于在规模、协议、实现目的和应用等方面与传统计算机网络存在很大的区别，因而存在着不同的流量行为。网络流量特性对于NoC系统架构的早期设计和改善系统性能有着重要的意义。目前还没有完备的NoC网络流量模型，构建一个可以捕获NoC上所有可能流量行为的流量模型，并研究NoC网络流量与路由算法和片内缓存优化设计之间的关系显得尤为重要。.本课题以自相似理论为基础，针对NoC网络流量的问题，通过加载真实应用，对NoC网络流量数据进行分析，研究网络流量的建模方法，建立精确的网络流量模型；研究一种NoC自适应路由算法，分析该算法与网络流量特性之间的关系；通过分析片内缓存对网络流量特性的影响，研究片内缓存容量的优化设计方法。
基于原始仿真的MPSoC软硬件系统架构性能评估技术研究	性能评估;原始仿真;多核芯片;静态分析;高速缓存架构	多核系统芯片(MPSoC)高性能高并行性数据处理的发展趋势，使其软硬架构设计日趋复杂化。研究高效准确的性能评估技术是MPSoC软硬件系统架构探索与优化的关键，具有非常重要的现实意义。本项目以原始仿真(Native Simulation)和细粒度静态分析为主要技术手段，通过建立通信负载概率模型，将MPSoC软硬件系统的计算和通信性能评估有机统一起来，诣在提出针对整个MPSoC软硬件系统的高效准确性能评估技术。采用GCC剖析技术，基于代码覆盖率和软件交叉编译汇编代码，评估应用程序在目标平台的执行周期。构建高效灵活的层次化多级高速缓存架构模型，扩展高速缓存更新粒度；探索准确的指令/数据地址跟踪算法，准确映射目标平台存储器访问行为。建立通信负载概率模型，将通信数据按特定概率分布反馈回传输精确模型，评估架构的通信性能。通过本项目的研究，将为MPSoC软硬件架构系统级设计奠定有效的技术基础。
用于毫米波无线通讯应用的高能效模数转换器	毫米波;逐次逼近（SAR）;时间交织;模数转换器	无线通信60GHz毫米波技术是学术和业界的热门研究方向。模数转换器作为模拟和数字域之间的转换接口，常是通信系统中极为重要的组件。随着CMOS工艺的不断发展，数字信号微处理器的性能变得更加高，所需的模拟数字转换器的性能指标也因此变得具挑战性甚至系统的瓶颈。研发更低功耗、低噪声、更高速的数据转换器变得尤为重要。已有模数转换电路在速度-精度-能效的综合优化和先进纳米CMOS工艺实现的可靠性方面凸显出如下问题：.1.主次时间交织采样前端优化.2.多通路间时间交织采样失配消减.3.后端低功耗模数转换器构架优化.本项目依托国家重点实验室，在相关前期研究基础上，针对上述问题，探索一系列基于纳米CMOS工艺实现的新型模数转换器结构和设计方法，针对毫米波通信系统，实现电路在输入信号带宽、转换速率、能效的平衡优化。研究拟形成具有国际影响的重要成果，对中国标准毫米波通信系统中的模数接口技术提供实际应用和理论支撑
防御DPA攻击的功耗独立模型及VLSI设计关键技术研究	防御DPA攻击;差分功耗分析;功耗独立模型;VLSI设计方法	差分功耗分析(DPA) 攻击技术是诸多功耗分析旁道攻击中最有效且最容易实现的一种。它依赖于加密芯片在加密过程中功耗与所处理数据及所执行指令的关联，监测芯片在加密过程中的功耗曲线，利用统计等方法对收集到的信息进行分析，盗取与加密信息相关的数据，获得密钥，对密码芯片的信息安全构成极大威胁。鉴此，本项研究旨在通过防御DPA攻击机理、防御密码算法及防御芯片电路结构等的研究，探索防御DPA攻击的超大规模集成电路(VLSI)设计方法，提出新颖的防御 DPA攻击关键技术，实现信息的安全保护。主要研究内容包括：功耗独立数学模型建立及问题属性论证；完善保密性功耗独立密码体制构建；指令并行化功耗独立密码算法设计；二值/多值功耗独立VLSI实现；防御DPA攻击性能评价与优化等。研究成果将为防御 DPA攻击的VLSI设计提供理论依据和方法指导，推动高性能密码芯片的广泛应用，促进智能卡的健康发展。
纳米级射频/数模混合信号集成电路单粒子瞬态效应软错误的模拟分析方法研究	数模混合信号;模拟分析;单粒子瞬态效应;射频;集成电路	射频/数模混合信号集成电路已经进入纳米时代。单粒子瞬态效应已经成为引起纳米级射频/数模混合信号集成电路可靠性问题的重要原因之一。本项目旨在开展纳米工艺射频/数模混合信号集成电路的单粒子瞬态效应软错误模拟分析方法的先期研究。面向纳米工艺，结合射频/数模混合信号集成电路设计、模拟仿真方法、信号处理技术和单粒子辐照实验，研究纳米器件SET瞬态效应、建模仿真方法和SET脉冲特征建模方法；单粒子瞬态脉冲波形在纳米级射频/数模混合信号集成电路中的传播机理、模拟仿真和分析方法； SET脉冲波形的测量方法及其对电路功能和性能指标影响的分析方法；单粒子瞬态效应的测试验证方法，形成系统化、层次化的纳米级射频/数模混合信号集成电路单粒子瞬态效应软错误的模拟分析框架和方法，为开发下一代高性能纳米级抗辐射射频/数模混合信号集成电路奠定理论基础、方法指导和抗单粒子瞬态效应的加固设计评估，有效提高和保障电路的可靠性。
可重构多核处理器设计方法及其关键技术研究	多核处理器;竞态条件;动态缓存;片上网络;可重构系统	片上多核处理器(CMP)之间通讯要求其互联结构具备高的吞吐率和低的延迟特性，同时鉴于CMP芯片将来在嵌入式系统及移动计算中的实际应用还要求其低功耗设计，因此还得考虑CMP片上互联具备可重构特性，以支持片上网络及其计算资源具备动态开启功能。就设计可重构CMP芯片所涉及到的技术基础问题，本项目主要研究：1）建立支持网络拓扑自动构造的数学模型，设计满足CMP片上网络拓扑可重构要求的路由交换结构和电路实现方案；2）设计适用于可重构互联的 CMP多级缓存动态分配方案及其共享内存的一致性管理机制，提高片上内存使用率；3）分析不同拓扑配置下CMP各处理器间通讯时延与电路时序延迟的统计特性，设计基于竞态条件分析方法解决时序冲突与系统容错的流水线结构电路，提高CMP应用系统的可靠性。最后，利用FPGA搭建一款集成64个Leon3处理器的可重构CMP应用验证系统，为实际设计可重构CMP芯片奠定技术研究基础。
沉浸式全景视频芯片基础问题和关键技术研究	H.265视频压缩;沉浸式虚拟现实;集成电路设计;全景视频;全景立体匹配	沉浸式虚拟现实技术是当前最热门的研究课题和科技热点，各大厂商纷纷推出各类眼镜、头盔设备用于虚拟现实体验。当前沉浸式虚拟现实技术发展面临的最大问题是全景视频内容的缺失，其中最主要的原因是全景视频采集芯片仍处于空白状态，芯片研制面临重大技术瓶颈。本课题旨在面向沉浸式虚拟现实应用，研究芯片级的实时全景视频拼接、全景视频数据结构、数据压缩传输、全景场景还原等。着重解决海量视频数据下的芯片IO带宽优化、多层次存储与片内数据复用、球面均匀像素采样、超高性能图像拼接算法与硬件、H.265全景视频压缩、FPGA原型系统开发、新型人机交互模式等关键问题。最终实现更具沉浸感、交互感和刺激感的视频体验。
采用间歇供电的人工关节无线监视系统关键技术研究	低功耗;人工关节;集成电路;压电陶瓷	植入人工关节由于长期承受运动应力易导致骨溶解、磨损和松动等情况，严重影响了病人的生活质量和健康。本项目利用压电陶瓷材料能将机械能转化为电能的特点，设计压电陶瓷间歇供电电路取代寿命有限的传统电池，并采用微电子技术在植入关节与计算机之间建立一个能量和压力数据传输的无线通道，帮助医生及时发现由于压力造成植入人工关节错位和松动等问题，及早采取措施减少病人痛苦。研究包括压电陶瓷间歇供电技术和符合项目需求的低功耗电源电路、微处理器、模数变换电路及射频电路设计技术。本项目研发出的人工关节无线监测系统，包括人工关节内数模混合电路和体外射频收发电路。该研究成果为植入人工关节与计算机交互控制建立了技术支撑平台，能早期发现并预防人工关节出现的问题。该成果可以广泛应用于人工关节研究、设计和使用领域，对推动医疗设备的智能化具有重要意义。
全植入式双模人工耳蜗系统关键技术研究	低功耗;全植入式人工耳蜗;无线充电;电源管理;处理器	人工耳蜗产品正朝着集成化和微型化的全植入方向发展。系统的功耗和安全性是全植入式人工耳蜗的核心问题。本项目所提出的双模人工耳蜗系统，可以在一定程度上解决目前全植入系统的功耗和供电问题。该系统在体内芯片上集成了语音信号采集、处理电路以及无线通信接口，同时配有植入式可充电电池，而体外电路也集成语音信号采集模块和无线接口。这种双模系统可以选择工作在不带任何体外辅助装置的体内单机模式下，或者是由体内外电路协同的联机模式下。单机模式下由植入式电池供电，而联机模式下则由体外电路供电并可对植入式电池进行充电。本项目将围绕该系统开展极低功耗电路设计、处理器架构设计、射频电路设计、能量供应和管理，以及电路系统安全等方面的研究。在目前全植入式人工耳蜗研究尚处于起步阶段且未形成产品的情况下，本项目的工作将有望掌握核心技术和自主知识产权，打破国外垄断局面，为下一代国产人工耳蜗产品的开发提供关键技术支持。
纳米集成电路软错误率评估关键技术研究	工艺偏差;软错误率;老化;单粒子效应;脉冲叠加	集成电路的制造工艺进入纳米尺度后，由于集成度急剧提升、工作电压显著下降、时钟频率快速提高，电路对于粒子辐射、信号噪声、互连线串扰、电迁移的敏感性加剧，致使软错误成为影响电路可靠性的主导因素。本课题以纳米集成电路的软错误率评估作为切入点，主要研究内容包括：第一，研究考虑脉冲叠加与多周期采样的电路软错误率评估方法。在组合逻辑中考虑扇出重汇聚与单粒子多瞬态导致的脉冲叠加，结合多周期采样模型计算电路软错误率。第二，研究考虑单粒子单翻转与多翻转的电路软错误率评估方法。在时序逻辑中识别单粒子多翻转故障敏感节点对，协同考虑单粒子单翻转评估电路软错误率。第三，研究兼顾工艺偏差与老化的电路软错误率评估方法。对电路工艺偏差与老化特征进行预测，计算整个生命周期中工艺偏差与老化效应对电路软错误率评估结果的影响。本研究将为纳米集成电路的可靠性评估与容错设计提供高性价比的解决方案，具有重要的研究意义和应用价值。
高电子迁移率晶体管毫米波建模和可靠性研究	建模技术;高电子迁移率晶体管;可靠性;毫米波测试	本项目拟针对微波射频高电子迁移率晶体管（HEMT）器件毫米波频段建模技术可靠性技术开展研究，提出将传统等效电路建模技术、物理器件建模技术和微波射频测量技术相结合的建模技术，解决参数提取的唯一性问题和获得符合器件物理含义的模型参数，研究相应的毫米波频段半导体器件的可靠性，预测器件在直流和射频情况非正常激励下的失效机理和模型参数的变化情况。该项目研究属于微电子和微波射频测试技术的交叉研究领域，在保留单独电路建模技术和物理器件建模技术优势的基础上，建立具有反映器件物理模型、仿真速度快、精度高的能够全面反映器件信号噪声特性的HEMT模型，建立器件可靠性失效模型。在研究微波射频特性测试技术的基础上，提供可以直接控制测试仪器的参数提取软件。
工艺偏差下的统计静态时序分析方法研究	统计静态时序分析;门单元电路建模;MAX求解;工艺偏差	随着集成电路制造工艺进入纳米时代，一方面，一系列新工艺和新材料的采用引起了严重的工艺偏差，使得电路的时序性能变得不可预测；另一方面，特征尺寸的不断减小和工作频率的不断增加使得信号波形畸变日益严重，呈现较强的非线性和非单调性，给时序分析带来了极大困难。本项目基于随机配置法基本原理，试图建立完整的统计静态时序分析体系，研究门单元电路的统计时延建模；考虑信号波形的统计波形建模方法；加快工艺偏差下统计时序分析的MAX快速求解算法。本项目的研究成果将为解决工艺偏差影响下的数字电路静态时序分析提供关键的创新算法和较为完整的解决方案，具有重要的学术意义和应用价值。
神经形态多核处理器的架构模型研究	多核处理器;并行处理;神经网络;片上互连网络;神经形态芯片	神经形态芯片通过模拟生物神经系统的信息处理方式和结构特征实现低功耗的实时智能计算，对人工智能和非冯诺依曼结构的新型处理器研究有极其重要的意义。本申请项目拟将神经形态系统的理论模型与多核处理器的架构设计相结合，从数字神经元、神经元互连和突触存储三个研究点入手，研究神经形态多核处理器的架构模型。项目拟采用系统级的片上系统设计方法，通过对非线性神经元专用处理单元、基于事件驱动的分布式神经元间通信策略以及基于内存中计算的突触可塑性模型等三个关键科学问题的研究，探索神经形态多核处理器的架构模型和设计方法，为实现低功耗的实时人工智能和探索非冯诺依曼结构的新型处理器提供思路和科学依据。
基于手持设备的无线能量传输芯片研究	无线能量传输;高效率;升压式;双向传输;集成电路	近年来，无线能量传输（WPT）获得了越来越广泛的关注。然而，由于WPT芯片存在着效率低，且只能降压、单向传输等问题，其应用受到了较多限制。为克服上述问题，本项目将基于手持设备的WPT芯片，对相关的理论，特别是如何实现高效率、升压、双向传输的WPT，做了深入的研究：通过分析WPT系统各级效率，找到限制WPT效率提高的主要因素，并在系统和电路层面进行优化；首次提出基于"整流器+升压（Boost）DC-DC转换器"架构的WPT接收端电路，找出该架构的电压/电流调节机制，并基于此获得一个稳定、快速响应、低输出纹波的升压WPT系统；通过对WPT电路拓扑结构的研究，首次提出"功率放大器-整流器"复用的概念，在兼顾高效率的同时实现WPT双向传输的功能。上述研究成果将全集成的实现于一颗WPT收发芯片，在（深）亚微米CMOS工艺下流片，并完成测试验证。
纳米级CMOS宽带数字射频收发芯片的自适应设计研究	接收机;低噪声放大器(LNA);频率综合器;阻抗匹配;发射机	宽带数字相控阵要求各阵元性能一致并且精确同步，其核心技术是宽带数字射频收发的幅相一致性保持技术和阵元间同步技术。目前，宽带数字射频收发机芯片化是系统小型化、低功耗化的唯一路径，所采用的纳米级CMOS工艺的大工艺偏差和环境敏感性加剧了幅相一致性和同步的难度，对实现提出巨大挑战。本项目研究保持宽带数字收发芯片幅相一致和同步的基本科学技术问题：提出片上噪声自修复技术、片上失配自修复技术、阵元件同步自修复技术、片上镜像和载波泄漏自修复技术来保证阵元的高性能；提出自适应设计方法和相应的自适应片上功率计、自适应片上相位测试仪、和自适应阵元瓦片间同步系统来保证所有阵元性能在长时间、大空间尺度下的一致性；同时研究抗电磁窜扰的电路设计方法。研究成果能增加设计的准确性和鲁棒性，为高性能数字相控阵的实现打下基础，取得一种突破集成电路工艺对数字射频收发芯片限制的通用设计方法，最终实现纳米级CMOS单芯片数字相控阵
低噪声无电感小数频率综合器研究与设计	注入锁定;环形振荡器;相位噪声;数字时间转换器;频率综合器	小数型频率综合器是各类无线收发机芯片中最重要的电路模块之一。它产生一个频率精细可调的低噪声时钟信号，用于实现有用信号的上下变频。.受压控振荡器需要在噪声性能和功耗间折中的影响，频率综合器往往也无法兼顾其积分抖动性能和功耗。所以，相位噪声性能较差的环形振荡器极少被应用于诸如无线通信等对噪声性能要求苛刻的场合。但是考虑到环形振荡器较之电容电感谐振式振荡器拥有诸多优势，如：更宽的频率调谐范围、所占用芯片面积极小、天然具有多相位输出以及受电磁干扰较小等，使用环形振荡器代替电容电感谐振式振荡器实现高性能的小数频率综合器，是十分的具有吸引力的，这也正是本课题拟解决的问题。.本项目提出了一种具有倍频能力的相位循环式数字时间转换器，并拟在其后级实现有限冲激单位响应滤波环节和基于环形振荡器的进一步倍频。相关的分析和仿真结果表明提出的结构可以达到与基于电容电感谐振式振荡器的先进小数频率综合器类似的性能。
近红外单光子雪崩信号读取芯片集成设计研究	单光子探测;高计数率;芯片集成;雪崩信号读取	当今科技发展实践表明近红外单光子雪崩高速高性能读取集成芯片技术是量子信息科学、生命科学、空间科学、国防安全等领域亟待解决的一项关键共性技术，属于单光子成像领域重点研究内容。本项目以前期研究提出单光子探测技术为基础，利用正弦门控被动熄灭技术改善其计数率，利用差分滤波技术改善探测性能，继而实现达到高计数、高性能单光子雪崩信号读取集成芯片目的。本次申请项目拟重点解决利用正弦门控和差分滤波术实现高计数率、低噪声、低功耗小型化单光子雪崩读取芯片集成技术，其目标是研制出具有自主知识产权的高计数、高性能单光子雪崩读取芯片集成技术，为量子信息科学、生命科学、空间科学、国防安全等领域的前沿技术和战略高技术提供高计数高性能单光子雪崩读取集成芯片技术。研究内容包括：单光子雪崩读取集成电路的相关基础理论，正弦门控差分滤波芯片电路结构和参数设计，集成芯片实验、性能分析等。芯片主要指标：计数率>100MHz
多级XNOR/OR电路逻辑综合及最佳极性搜索	逻辑;最佳极性搜索;XNOR/OR电路;多级逻辑综合;Reed-Muller	Reed-Muller(RM)逻辑电路优化在集成电路(IC)设计领域占有越来越重要的地位，大规模多级电路多目标极性优化是RM逻辑优化的主要目标和难点所在。本项目以完善RM逻辑优化理论和方法为目的，从多级逻辑综合和最佳极性搜索两方面开展XNOR/OR电路优化研究。主要内容包括：多级XNOR/OR电路数学建模；多级XNOR/OR电路极性转换；多级XNOR/OR电路逻辑综合；多级XNOR/OR电路极性搜索。研究结果以目标电路的最佳极性以及综合优化的多级XNOR/OR电路结构为输出形式，并基于MCNC或ISCAS基准电路测试数据，分析总结电路的综合优化最佳极性分布特点和规律，为IC设计者提供多级电路设计的理论依据和技术支持，同时进一步完善集成电路CAD工具，促进IC自动化设计技术的发展。
基于物联网应用的超低功耗CMOS温度传感芯片的研究	数字补偿;低噪声;超低电压;超低功耗;温度传感芯片	能集成于射频识别标签及无线传感网络的CMOS温度传感芯片是物联网发展的重要基础。对于普遍的物联网应用，温度传感芯片不仅需要能在宽温度范围下、简单校准后就可实现高精度，还需要能实现尽可能低的纳瓦(nW)级超低功耗。然而，目前国际上实现71nW最低功耗的温度传感芯片设计存在诸多问题，如精度不高、需要两点校准、噪声大。本项目拟研究新式超低功耗温度传感芯片设计，包括（1）研究超低电压技术，提出新的系统架构及电路实现方法，在保证高精度的同时实现约70nW的超低功耗设计。（2）研究并提出片上数字补偿技术，通过自动补偿来简化两点校准至一点。（3）研究拟提出电路的各种热噪声和闪烁噪声贡献，使用频域及时间域噪声分析法，建立热积分噪声、比较器噪声等模型，并用仿真及测试结果验证理论分析。本项目研究的超低电压技术、数字补偿技术、低噪声分析方法是集成电路设计的基础，具有重要的研究意义。
系统级动态可重构视频编解码理论与方法研究	描述语言;可重构;视频编解码;SoC;芯片设计方法学	研究一种系统级、运行级的动态可重构视频编解码系统理论与方法。着重研究系统级动态可重构理论框架、动态可重构系统描述方法、动态可重构系统实现机制、动态可重构系统效率评价方法，建立完善的系统级动态可重构理论体系。项目提出的系统级可重构的概念、理论框和实施方法，紧密结合最先进视频编解码理论，依靠可重构电路及处理器技术前沿成果，以提高系统通用性、功能灵活性与可扩展性、设计简便性、实现高效性、应用丰富性为目标，通过系统级可重构，实现系统动态对自身的配置重构，从而满足同一用户的多样性需求，达到灵活与高效的统一；并且缩短数字媒体产品核心芯片的开发周期，延长生命周期，节省环境资源和人力成本，为未来不断增长的丰富多变的数字媒体应用产业发展奠定良好的理论基础，具有重要的理论意义和应用前景。系统级动态可重构理论还具有一定的通用性强，可推广至信号处理、通信系统等其它应用领域的数字系统设计。
用于生物电监测的自供电高精度模拟前端芯片关键技术研究	低功耗;高精度;模拟前端;模数转换器;能量提取	集成电路特征尺寸的缩小和集成度的提高，推动了健康监护设备向着低功耗、多功能和便携式的方向发展。本项目探索符合要求的自供电多功能高精度高集成生物电监测AFE电路的设计理论和实现方案，以满足人们对高质量节能环保健康监护设备的迫切需求。.本项目研究压电能量提取技术和集成单电感多输出Boost DC/DC电路以实现自供电设计，有效降低系统功耗；研究高精度高分辨率ΣΔ ADC设计方案以解决多通道数据转换和强噪声问题，消除非理想因素的影响；研究多功能AFE关键设计技术，包括多路复用器、可编程增益运放、右腿驱动电路、温度测试电路、数字控制和SPI双向通信接口等，实现智能化、数字化和微型化的高集成高分辨率同步AFE系统。本项目为实现低功耗多功能高精度便携式AFE提供了可靠的理论依据和关键技术方案，具有重要的学术意义和应用价值。同时本项目研究成果可应用于其它相关电路的研发，有利于缩短设计周期，降低设计成本。
太赫兹CMOS信号源关键技术研究	倍频器;太赫兹信号源;有源分布式辐射源;压控振荡器;功率合成	基于CMOS工艺的太赫兹信号源技术主要存在两个关键问题：1、由于CMOS工艺的限制，太赫兹信号源的输出功率偏低，无法满足实际应用中毫瓦级的需求；2、由于硅衬底的高损耗特性，硅基无源器件的低Q值，太赫兹信号源输出功率无法高效率地提取并传输辐射出去。为了解决这两个难点，本课题基于CMOS工艺，深入研究并实现0.3THz频段具有波束方向控制功能的信号辐射源阵列，核心电路有源分布式辐射环单元电路（DAR）能够同时实现倍频、功率合成、功率提取和高效率辐射的功能。本项目将基于麦克斯韦电磁理论综合设计硅片电流分布和辐射波场分布，研究获得DAR电路的工作机理和设计规则。本课题也将对太赫兹辐射源阵列的关键子电路模块如太赫兹VCO、倍频器、分频器，移相器、功率分配器等开展理论研究与电路实现。 最终系统集成完成太赫兹信号源阵列总体电路的实现与测试验证，在太赫兹波段信号源芯片关键技术方面取得突破。
用于光照上网技术的CMOS全集成可见光通信发射端系统芯片的研究与设计	混合信号集成电路;电源转换器;可见光通信;光照上网技术;系统芯片	国家的节能环保和可持续发展战略极大地推动了发光二极管（LED）照明技术的发展和应用，同时为基于LED的光照上网技术（Light Fidelity, Li-Fi）的应用提供了有力的硬件支撑。与已经广泛使用的无线上网技术如Wi-Fi相比, Li-Fi具有频谱宽、无辐射、稳定性高和保密性好等优点，潜力巨大，前景广阔。现在Li-Fi发射端通常采用分立器件实现，能量效率低、成本高，不能集成于移动电子设备中。本课题在国内外首次提出全集成的可见光发射端系统芯片的研究与设计，目标是在超过2米的距离上获得5Mb/s 的可见光通信数据率，为Li-Fi技术的进一步发展与应用奠定硬件基础。项目将从以下几方面开展研究：1）在系统层面上解决数字调制和LED驱动的接口问题；2）数字基带根据不同信道条件采用最优的编码和调制方案；3）解决LED驱动存在的速率和效率问题，最后实现一个CMOS全集成的Li-Fi发射端系统芯片。
碳纳米异质互连结构的多物理场协同分析和可靠性研究	碳纳米材料;异质互连结构;可靠性;多物理场	集成电路中的互连结构作为信号的传输载体，是影响系统工作性能和可靠性的重要因素。结合了碳纳米管（CNT）垂直过孔、石墨烯纳米带（GNR）水平互连线以及金属转接焊盘的碳纳米异质互连结构是下一代集成电路最有潜力的互连实现方案。本项目拟针对碳纳米异质互连结构的参数提取、等效建模、协同仿真、可靠性验证等方面开展系统性的研究，具体包括：1）基于多尺度、多物理场分析，对碳纳米互连线的频变、温变特性进行准确建模；2）设计开发快速、准确的混合多物理场仿真算法，对碳纳米异质互连结构进行多物理场协同仿真；3）基于多物理场耦合机制，在静电放电（ESD）脉冲作用下对碳纳米异质互连结构的可靠性进行数值模拟和实验评估。研究成果将有助于从多尺度、多物理的角度理解和掌握碳纳米异质互连结构的工作性能和可靠性，为其在未来集成电路中的设计和应用提供坚实的理论基础和关键技术储备。
面向物联网的自供能电路理论与系统芯片	非易失存储电路;自供能;传感器系统芯片;超低功耗	物联网有望成为未来十年的战略级应用，能耗是其面临的主要挑战之一。能量采集技术从增加供给角度给出了有效途径，但是急需相关的电路使得芯片在频繁中断的能量采集条件下也能够可靠、高效地工作。近年来，非易失存储和低功耗电路技术的发展，催生了非易失处理器、近阈值超低功耗芯片等一系列新型电路研究成果，并为开展面向能量采集环境的自供能电路的研究奠定了基础。本项目拟从自供能电路的基础理论、体系架构、关键电路以及系统芯片等四个层次展开: 拟提出一套自供能电路的量化评估指标和系统仿真平台，把自供能芯片的体系架构从单一的非易失处理器研究拓展到包括供能系统、输入输出接口的自适应系统芯片，重点突破低面积开销的近阈值非易失存储单元和高效率宽动态范围的供能电路，最终实现一款全面支持电源不稳定环境下运行的自供能系统芯片，比起现有技术在系统的运行能耗、恢复/备份速度等方面，预期获得至少一个数量级的提升。
纳米CMOS工艺高速数模混合锁相环频率合成器非理想特性模型研究	锁相环;射频集成电路;CMOS;数字化;模型	本项目的研究将为解决纳米CMOS数字化射频前端电路中的非理想特性瓶颈问题提供有力的理论与技术支持。研究将围绕纳米CMOS工艺高速数模混合型锁相环频率合成器的非理想特性的理论模型理论及其的测量与验证方法开展创新性研究。通过结合数字射频集成电路芯片的设计与测试技术，建立新的工作在10GHz以上频段的复杂结构数模混合锁相环频率合成器非理想特性模型的验证与优化方法，并探索其在数字化射频前端芯片中的应用。目标是为改进数字化射频集成电路的非理想特性模型的测量与验证的准确度提供新途径。
纳米尺度CMOS参数偏差及其在VLSI设计中的正向应用	集成电路设计;参数偏差;纳米尺度CMOS;正向应用;芯片里程表	参数偏差是指集成电路中晶体管或互连线的物理尺寸和电气参数偏离额定值，呈统计分布的现象。随着制造工艺进入纳米尺度，参数偏差对集成电路的可靠性、良率及使用寿命的影响越来越突出，已经成为当前集成电路的研究热点。鉴此，本项研究旨在通过对纳米尺度CMOS参数偏差多变量耦合机制、动态监测算法以及与输出数据的激励—响应关系等研究，提出自适应修正VLSI设计技术，发展参数偏差正向应用方法。主要研究内容包括：通过对参数偏差机理研究，揭示其内在联系，构建准确的数学模型；在兼顾芯片面积、速度和功耗等性能要求前提下，采用双向体偏置和传感网络等技术，提高VLSI自适应修正的有效性与准确性；探索参数偏差的提取方法，利用静态偏差的唯一性、随机性和不可克隆性设计硬件识别电路，利用动态偏差的时间一致性实现芯片里程表等。研究成果将为纳米尺度CMOS集成电路设计提供科学的理论依据和方法指导。
极低功耗SoC芯片超级动态电压调节关键技术研究	闭环自适应控制;超级动态电压调节;低功耗;错误监测;SoC芯片	随着SoC芯片对低功耗的要求越来越高，如何最大限度的降低功耗已成为集成电路设计领域亟待解决的关键问题。超级动态电压调节（UDVS）思想是动态电压调节技术向亚阈值区的延展，通过在工作频率低的时候将电源电压降低到亚阈值区，可以大幅度降低芯片功耗，在低功耗方法中具有显著优势。本项目研究UDVS理论,探索适用于超大规模集成电路的亚阈值基本电路的构造方法；建立普适的电路最优化能耗模型，为UDVS电路设定最低工作电压下限；研究将开环控制与闭环控制相结合的自适应电源电压调节方法；同时，针对超深亚微米集成电路的延时特性易受工艺偏差和环境扰动的影响，设计片上错误监测电路将检测结果反馈给电压调节单元以调节VDD来补偿这种影响。此外还研究了可以快速锁定的数字锁相环为芯片快速稳定的调节系统时钟。在以上研究基础上构建低功耗SoC设计平台，可在极宽的电压范围内根据工作负载调节频率和供电电压，从而极大的降低芯片功耗。
用于音频子系统的自适应动态电源放大器新结构及其噪声抑制机制研究	音频子系统;自适应;双模电荷泵;噪声抑制;动态电源	多功能、高集成度的音频子系统芯片开始广泛地用于便携式设备中。现有的音频子系统芯片存在低效率、高噪声等问题，尤其是其集成的AB类放大器不仅效率低且易受D类放大器高频开关导致的噪声干扰。如何在提高AB类放大器效率的同时抑制其自身产生和外部耦合的噪声是音频子系统芯片设计的关键技术。本项目拟将动态电源技术和自适应技术用于AB类放大器，提出具有新拓扑结构、且易集成于音频子系统芯片内部的自适应动态电源放大器。该自适应动态电源放大器包括可以使用多个动态电源的AB类放大器和可以至少提供两组正负动态电源的双模电荷泵，双模电荷泵根据输出音频信号自适应地调节正负电源的幅度，进而提高效率。本项目研究动态电源和自适应幅度对效率提高和性能降低的影响，研究该自适应动态电源放大器的噪声产生机理、耦合途径并结合电路和布图设计提出相应抑制机制。将提高效率和抑制噪声归于同一课题，克服以往结构片面提升效率却导致性能降低的问题。
纳米工艺下SoC电源/地网络分析及验证方法	电源/地网络;纳米工艺;分析及验证;片上系统;集成电路	集成电路进入纳米时代，电源/地网(P/G)电流增大、寄生效应显著和电压降容限降低，成为严重影响芯片性能、功耗和可靠性的设计瓶颈。SoC芯片规模和复杂度的增大，使电源/地网分析和验证面临规模、精度、效率和内存资源的巨大挑战，是业界研究和亟待解决的热点问题。本课题针对SoC中P/G设计存在的问题，深入研究P/G网络快速分析方法。从P/G结构、封装电感特性及求解问题规模入手，研究P/G电阻、电容和电感建模和约简方法，为提高分析效率和减少资源占用提供基础及指导；在此基础上深入研究P/G瞬态分析方法，通过对方程性态、频率响应和求解方法的研究，提高分析精度和效率；研究非向量输入P/G验证方法，在设计早期无法获得模块吸纳电流情况下，为供电系统设计提供参考依据；依据P/G结构特点和求解算法的特性，研究并行加速算法和策略，提高分析效率。课题将为SoC供电设计提供理论和算法支撑，具有重要理论研究和实用价值
多通道时间交织模数转换器的自适应数字后台校正方法研究与实现	LMS算法;时间交织;模数转换器;FIR滤波器;数字后台校正	随着4G等通信技术的发展，模数转换器(ADC)的性能要求不断提高。在单一结构ADC逼近性能极限的情况下，采用多通道子ADC时间交织的结构，可以成倍提高ADC的采样速率。由于各通道子ADC间的失调、增益和带宽失配，以及采样时刻的误差，实际的多通道时间交织ADC存在不可预测的杂散失真，限制了采样精度（在未校正的情况下一般不超过10位）。已有的时间交织ADC校正方法对输入信号有很大限制，且难以应用于超过2通道的情况。本课题提出了一种基于LMS自适应算法以及内插滤波的多通道ADC时间交织的数字后台校正方法，可以应用于各种输入信号情况下，并可扩展到任意的多通道数，克服了已有时间交织ADC校正方法的缺陷。基于上述方法，本课题计划采用100MSPS、14位流水线结构的通道子ADC，通过系统及芯片集成，对校正方法加以验证，并开发出2-4通道、200-400MSPS、14位的高性能时间交织ADC。
新型复数算术运算单元设计与VLSI实现	复数除法器;复数开方器;复函数演算;VLSI设计	高性能复数算术运算单元是现代数字信号处理器、可重构处理芯片中的核心部件，其硬件电路的设计是计算机体系结构、VLSI设计领域涌现出的新热点问题。目前国际上有关复数加法器、乘法器的研究已经相对成熟，而针对更为复杂的复数除法器和开方器设计的研究，特别是国内，却相对落后，已经无法满足数字信号和多媒体处理应用日益增长的复数运算处理能力的需求。本课题旨在研究新型高基底定点复数除法和开方组合功能算术运算单元的设计方法，该类型复数算术运算单元可以最大限度地共享硬件逻辑和存储资源，实现两种复杂复数算术运算；其硬件电路具有计算延迟低、精度高、数据吞吐率大等传统单功能复数除法器和开方器所不具备的优点。课题研究的关键技术包括：设计和研究可避免结果反变换的高基底复数开方递归算法和组合功能递归算法，基于二维插值的复数函数近似演算方法和预变换系数查找表的硬件实现方法以及组合功能算术运算单元的硬件电路设计。
下一代WLAN关键安全技术研究及其Gbps VLSI架构	信息安全;下一代WLAN;Gbps;VLSI架构;WAPI	下一代无线局域网（WLAN）是以高性能、高数据吞吐率为特征的新一代无线数据传输标准。WLAN技术得以应用的一个关键基础是安全认证及数据传输保护技术。以现有IEEE 802.11i和国标WAPI协议为主流标准的WLAN安全协议，面对下一代WLAN以低成本、高性能（Gbps）为特征的安全防范措施要求仍存在着不足。本项目旨在针对两部分内容展开研究。一是研究高效率、低成本的密钥交换算法与高性能（Gbps）的动态数据加密技术，提出新的算法、新的结构，以及优化现有的安全认证协议；二是在此基础上，以低功耗、高性能为目标，将所提出的新算法和协议进行面向VLSI的架构映射，并获取各种VLSI实现的实验数据与结果。本项目的研究有助于发展具有我国自主知识产权的下一代WLAN关键安全技术，特别是针对宽带通信SoC的VLSI架构设计和关键密码算法引擎的架构设计具有重要的前瞻意义。
基于介质腔硅通孔的硅基可配置微波集成滤波器研究	微波滤波器;硅通孔;结构优化;三维集成电路;介质腔	本项目研究高速三维集成电路中介质腔硅通孔阵列结构，并进一步研究基于介质腔硅通孔技术的硅基可配置微波滤波器及其制作方法等关键科学问题。针对硅通孔的寄生电容与高频条件下半导体硅衬底的显著涡流损耗，提出介质腔TSV阵列结构，包括GSG模式及差分阵列结构。研究不同绝缘介质腔材料与结构对硅通孔阵列高频电磁特性及耦合噪声的影响；基于硅通孔材料与结构参数，提取高频介质腔硅通孔阵列的寄生参数并建立其等效电路模型。进一步研究基于介质腔硅通孔的硅基可配置微波滤波器基片集成波导及制作方法。研究不同结构硅通孔及介质腔对基片集成波导谐振频率、带宽、品质因数及损耗等高频电磁特性的影响，优化其结构、材料和尺寸；研究基片集成波导-微带转换器，优化其结构与设计参数，为基于硅通孔的硅基可配置微波滤波器以及高速三维集成电路的发展与应用提供必要的理论和技术基础。
硅基微波超宽带有源数控移相器的高精度及平坦化研究	超宽带;有源移相器;平坦性;硅基微波集成电路;精度	鉴于微波超宽带有源移相技术在雷达探测、超宽带通信和认知无线电等信息感知领域的广阔应用前景和硅基片上系统的发展趋势，如何基于硅工艺在超宽频带内实现高精度移相成为目前的研究热点。本课题拟针对信号频率S-K波段，中心频率X波段，相对带宽大于200%的特征频段，研究超宽带内移相误差产生机理，建立多约束移相误差模型；分析正交网络移相误差可行域和寄生参数模型，提出一种低差损高精度正交网络结构；分析超宽频带内增益控制精度与AM-PM误差的函数关系，提出基于电流阵列综合的高精度增益控制方法；研究超宽带内增益与信号频率的变化关系，基于零极点相消方法补偿高频处的增益衰落，提出一种具有良好带宽和增益平坦特性的增益调整结构。最后，基于上述研究成果形成硅基微波超宽带有源移相器的精度及平坦性优化方法，建立包含移相精度、带宽和平坦性等指标的最优化因子，研究成果将有效支撑硅基高精度超宽带有源数控移相器的研究与设计。
支持动态错误恢复的流式微流控生物芯片控制与流体协同设计方法	流体层设计;动态错误恢复;流式微流体生物芯片;设计自动化;控制层设计	微流控生物芯片，又称为片上实验室，给传统生物化学领域带来巨大变革。采用微流控生物芯片，试验样本和试剂需求量可以减少到纳升级别，极大降低试验成本，提高灵敏度，带来巨大的经济效益。片上实验室应用广泛，包括食品安全、生态环境监测、临床诊断等。据国际机构"研究与市场"预测，全球微流控生物芯片市场以复合年增长率22.8%高速增长，将于2019年达到52亿美元。目前，由于缺乏成熟的自动化设计工具，生物芯片采用手工设计。随着生物芯片集成度的增大，自动化设计工具将不可或缺。针对现有设计方法中控制层与流体层设计分离进行、缺乏交互的问题，本课题首次提出完整的控制层与流体层协同设计方法学，并深入研究实时动态运行错误恢复的关键科学问题，形成完善的自动化设计系统流程。本课题预期取得国际一流的科研成果，并完成首款生物芯片自动化设计示范型工具，为国家乃至世界生物芯片应用专家提供支持。
自动识别自定义指令提高高层次综合效率的研究	自定义指令;控制数据流图;子图选择;高层次综合;子图枚举	随着应用的复杂度不断增加，电子设计自动化领域越来越多地使用高层次综合来进行硬件设计。已有研究表明，在高层次综合背景下识别和使用自定义指令可以提升电路的运算性能或减少面积（资源）。但是，已有的研究是在高层次综合过程中识别自定义指令，因此需要修改高层次综合中的关键算法。而且，已有的研究所识别的自定义指令只能满足特定的约束条件或只能达到单一的设计目标。本课题研究如何在不修改高层次综合工具的前提下灵活、高效地识别和使用自定义指令。具体研究内容包括：源代码到控制数据流图的自动转换；如何在不同的约束条件下快速枚举子图（自定义指令的图形化表示）；如何根据不同设计目标选择最佳子图集作为自定义指令；自动生成包含所选择的自定义指令的新代码。通过本项研究，将使得高层次综合在更短的时间得到具有更好的运算性能和使用更少面积的电路设计方案。
超低功耗唤醒电路关键技术研究	定时唤醒电路;唤醒电路;超低功耗;无线电唤醒接收机	唤醒电路（包括无线电唤醒接收机、定时唤醒电路等）广泛应用于无线传感器网络、有源/半有源射频识别、体域网等物联网系统。在实际应用中，无线电唤醒接收机的接收信号强度常在大范围内变化，而现有研究大多忽视了该特点，导致能量浪费；定时唤醒电路中低功耗振荡器普遍采用两种温度特性相反的电阻叠加实现温度补偿，其在极端温度下温度补偿效果恶化。本项目旨在突破低功耗高灵敏度无线电唤醒接收机、定时唤醒电路中低功耗高精度振荡器的机理与设计方法。针对唤醒接收机的应用特点，探讨最大化缩减其各模块工作时间的节能方法，建立基于接收信号强度检测的按需多级唤醒机制；研究双模式、间歇式节能技术，发展出融合多级唤醒、双模式、间歇式等节能机制的低功耗高灵敏度无线电唤醒接收机技术；利用调整温补电阻比例可分别在多个温度区域实现良好温度补偿的特性，探索基于温度感知自适应温度补偿的低功耗高精度松弛振荡器技术，提高频率精度，扩展工作温度范围。
基于NoC的同构多核SoC并发在线测试研究	片上系统;片上网络;并发在线测试	随着单芯片所集成的IP核数目不断增加，基于总线的核间通信已经成为系统的最大瓶颈，为此学术界提出了片上网络（NoC）结构。NoC已是业内公认的下一代多核片上系统（SoC）芯片设计方法。多核SoC的设计复杂度增加了芯片设计寿命的预测难度，所以在线测试系统对保证IP核正确工作具有重要意义。由于非并发在线测试不能与系统正常操作同时运行，且无法适应多核SoC不断增加的设计复杂度和测试费用，因此并发在线测试成为在线测试研究的方向。本课题以基于NoC的同构多核SoC并发在线测试为研究对象，具体内容包括：研究实现层次化代理结构，每一层代理具有不同的监视或测试管理功能；用图论知识对测试向量集的分割及分布式存储进行建模分析；用统计学知识研究具有无监督学习能力的在线错误检测系统；研究基于令牌的层次化测试调度协议。本项目旨在建立并发在线测试的理论和模型，为实现NoC架构上的并发在线测试系统奠定技术基础。
延迟偏差对高速DAC动态性能的影响及其校正技术研究	数模转换器;高速;动态性能;延迟偏差;后台校正	高速高性能数模转换器（DAC）广泛应用于各类宽带通信系统中，是系统中的核心部件。随着DAC采样率的提升，延迟偏差已经成为限制DAC动态性能的瓶颈，而相关领域的研究还较为薄弱。本研究将从实际DAC电路中的延迟分布特征入手，分析延迟偏差与动态性能的关联性，建立行为级仿真模型，为高性能高速DAC芯片设计提供科学依据。在此基础上，本研究将开展DAC版图优化方法研究，结合层次化优化的思想，探求在不增加功耗的前提下降低延迟偏差的影响的方法。本研究首次提出了一套延迟偏差检测和后台自校正系统，用于检测电流开关单元之间细微的延迟偏差并相应的调整，减小或消除偏差。最终上述技术将应用于高速DAC设计中，实现高性能4GSps 12位DAC。
基于表面势的双栅非晶InGaZnO薄膜晶体管电路仿真模型研究	薄膜晶体管;解析模型	与单栅结构相比，双栅结构的非晶InGaZnO薄膜晶体管能增强电学性能、提高稳定性、简化电路结构，已成为近年来的研究热点。该器件沟道区存在陷阱态，会同时影响迁移率和电荷分布，且双栅之间存在电荷耦合，其建模存在表面势计算和电荷分析的技术难点。本项目拟在已有研究基础上，开发基于表面势的电路仿真模型，主要内容包括：第一，基于沟道材料带隙中指数分布的陷阱态密度，高效求解表面势，分析电荷耦合关系，建立长沟道器件的电流和电容模型；第二，分析温度、电场增强的载流子发射机理，建立泄漏电流模型，并考虑沟道长度调制、kink效应和串联电阻效应，建立适用于短沟道器件的集约模型；第三，优化模型参数的提取流程，用Verilog-A语言实现模型，并进行电路仿真验证。项目开发双栅非晶InGaZnO薄膜晶体管的集约模型，对相关集成电路设计产业，具有深远的意义。
基于δ算子的高频数字DC-DC变换器控制律研究	控制律;高频数字DC-DC变换器;δ算子;数字环路反馈控制	DC-DC变换器的数字环路反馈控制方法是数字DC-DC开关稳压电源的关键技术。随着数字集成电路和片上电感集成技术的日臻成熟，DC-DC变换器的开关频率逐渐向高频领域过渡。本项目将针对数字DC-DC变换器的三种基本拓扑结构，以δ算子控制理论为基础，研究基于δ算子的高频数字DC-DC变换器的数字环路反馈控制方法。拟建立DC-DC变换器功率级δ域模型，提出δ算子控制律，并分析控制律中各个控制参数对变换器系统的瞬态和稳态性能的影响。研究目标是以满足变换器系统的性能指标为前提，将δ算子控制理论与DC-DC变换器系统相结合，提出易于硬件实现的基于δ算子的优化数字控制方法，完成整个高频数字DC-DC变换器系统的仿真、原型芯片研制和硬件测试验证。本项目的研究成果将为研发高频高性能数字开关稳压电源产品奠定理论基础。
基于薄膜集成无源元件技术的超小尺寸高性能射频无源模块实现的研究	射频集成电路;电容;集成无源元件技术;电感;无源器件	当前，射频集成电路的集成度与系统性能要求大幅度提升，特别是对在整个射频系统中占据主要地位的无源器件部分，那么如何在保证无源器件的性能得到提高的同时降低生产成本减小芯片尺寸成为当下急需攻克的一项技术难题。国内外现有研究方法大都是基于底层已开发出的元器件工艺方案通过对顶层芯片级的电路结构重新进行布局布线设计来进行整体性能优化，没有从最根本点出发。鉴于此，本项目拟首先从无源器件最底层基本元件电容和电感为切入点，以优化元件关键参数为目的，研究新型工艺流程，获取提升元件性能的具体可行性方案。然后基于已优化出的基本元件运用新颖的布局布线设计研究出具有高性能超小尺寸的集成无源器件和集成无源模块。通过本项目研究，探索出提升电容与电感性能的可行性方法、明细各方法对影响元件性能的原理，并为具有先进性的集成无源器件及模块设计提供理论实验基础以及实例参考，该研究对推动集成无源元件技术发展具有重要意义。
基于优化距离概念的测试技术研究	类随机测试;测试向量距离;伪随机测试;测试编码;测试输入顺序	本课题提出数字系统故障测试的新理念- - 一种通过控制测试向量之间的距离提高测试效率，降低测试成本的类随机测试法。由于数字系统高速发展和测试技术研发的滞后，人们难以实现对诸如甚大规模电路和大规模软件系统进行高效低成本的测试，造成测试难的局面。利用测试向量之间的距离与被测系统的可测性具有紧密的隐性联系这一特点可以提高测试效率，获得理想的测试效果。本项目的关键思想在于，对随机测试向量进行专门的编码，调整测试向量之间的距离，改变测试向量输入顺序，可以加速测试过程，提高故障覆盖率，降低测试功耗。达到传统测试技术在相同时间和条件下难以实现的测试目标。项目主要创新点是基于本项目提出的测试码编码规则，优化相邻的测试向量之间的距离，从根本上对传统的随机测试思想和技术作出实质性的改进- - 提出了类随机测试思想。本项目的特色是类随机测试思想既适用于硬件系统测试又可应用于软件测试技术。实现了软硬件测试思想的统一化。
全集成抗阻塞射频接收系统的设计方法及电路实现研究	CMOS全集成;射频前端;锁相环;射频集成电路;低噪声放大器	随着无线通讯网络的发展，因频谱资源的有限性，不断增加的通信标准和用户终端使无线信道变得越来越拥挤,进而可能产生阻塞现象，接收系统可能发生提前饱和或产生再生频谱覆盖有用信号，造成接收信号丢失。阻塞信号通常因过于靠近目标信道而无法通过LC滤波器滤除。高Q值SAW滤波器虽可有效抑制阻塞信号，但其缺乏调谐能力并且无法实现全集成。近年来，基于阻塞信号抵消的全集成抗阻塞思路的提出得到了业界关注，然而受结构和电路匹配的限制，其阻塞抑制效果仍有提高的必要。鉴于此，本项目基于无源混频阻抗搬移特性，提出一种高Q值射频带阻滤波电路，并以此构造前馈结构射频前端放大器以实现对阻塞信号的抑制，相比传统结构可提供更好的匹配性和阻塞抑制比。结合抗阻塞下混频器以及高线性度的中频电路等的创新，将抗阻塞功能从射频前端延伸到整个接收链路以提高整个接收系统的阻塞抑制比。本项目研究成果将为抗阻塞射频接收系统及电路设计提供理论指导。
闭环双向脑机接口集成电路芯片设计	VLSI实现;片上系统;脑机接口;神经电刺激;神经信号采集	脑机接口是用来联通人脑与人体外部设备的仪器。本项目针对已有脑机接口系统便携性差、功耗高、体积大、联通方向单一、实时信号处理能力差等技术瓶颈展开高集成度、低功耗、多通路闭环双向脑机接口芯片设计的研究。以超低功耗神经信号采集模拟前端、刺激后端电路设计技术，及片上神经信号定制及通用实时特征提取模块的低功耗、低硬件开销实现技术为核心创新点，采用65nm CMOS工艺完成芯片的生产。并基于该芯片，开发可应用于可自由移动的生物体的闭环电刺激学术研究和临床试验的超小体积闭环神经信号采集刺激处理器系统，及与之匹配的无线程控装置及平台。该项目成果将有助于将闭环神经回路研究有效推广到基于自由运动生物体的试验中，并可应用于癫痫、帕金斯综合症、抑郁症等多种神经类疾病的临床研究和治疗当中，提升我国在脑科学研究中的国际地位。
超低功耗超微型高精度植入式芯片系统的关键技术研究	开关电容技术;超微型化;高精度;植入式芯片;超低功耗	植入式电子系统是一种埋置在生物体内的电子设备，用以监控生理生化参数变化，维持延长生命。工作环境对植入式芯片系统的功耗、面积要求苛刻，而系统日益提升的性能也对信息采集精度提出更高要求。项目将就其设计中若干关键技术问题开展研究，涉及系统及低噪声前端放大器、高分辨率模数转换器和高效能供能单元等关键模块的设计与构成。内容包括系统模块的高精度建模，综合应用开关电容和SO（开关型运放）技术结合chopper技术降低放大器噪声水平，采用多位量化技术与SO/CBSC(基于比较器的开关电容电路技术)技术组合构成新的前馈型Sigma-Delta结构，在改善性能同时优化放大器和转换器模块的功耗与面积。并提出一种非接触式能量供给技术，采用超级电容替代电池作为储能单元，结合多增益电荷泵，提高输入电压变化时的转换效率，在减小功能模块体积同时实现高效能量供给。项目成果在便携式精密探测设备及航空航天等领域也有广泛应用前景
硅基微波超宽带低噪声放大器多级噪声及平坦性优化技术研究	平坦特性;噪声优化;超宽带;低噪声放大器;硅基微波集成电路	鉴于微波超宽带低噪声放大技术在未来认知无线电、雷达成像和高速无线通信等系统的广阔应用前景，如何基于硅工艺在超宽频带内实现良好噪声性能的超宽带低噪声放大器成为目前的研究热点。本课题拟针对信号频率S-K波段，中心频率X波段，相对带宽200%的特征频段，研究消除噪声源相关性的噪声分析方法，分析SiGe Hicum器件参数及噪声模型，提取影响器件超宽频带内噪声的关键参数；分析功率匹配和噪声匹配的关系，研究器件参数对匹配网络噪声的影响，提出超宽带匹配结构及噪声优化方法；分析电路噪声与频率的关系，研究电路噪声优化方法和超宽带内噪声平坦技术；最后，基于上述研究成果，形成微波超宽频带低噪声放大器的多级噪声分析及优化方法，建立包含噪声、带宽和平坦性等指标的超宽带低噪声放大器的最优化因子。研究内容属于超宽带低噪声放大器研制中亟需解决的关键问题，研究成果将有效支撑高性能硅基微波超宽带低噪声放大器的研究与设计
CMOS连续速率多通道CDR能量效率与抖动性能优化技术研究	时钟数据恢复(CDR);连续速率;抖动;多通道;能量效率	多通道时钟与数据恢复（CDR, Clock and Data Recovery）技术在当今无所不在的短距离、大吞吐量串行通信中发挥着不可替代的作用。然而，一方面，传统的多通道CDR采用固定速率，灵活性低、兼容性差，难以满足功能强大的系统芯片对灵活的传输吞吐量的需求，也不能实现对多种传输标准的兼容性；另一方面，多通道CDR存在通道密、速度高、串扰严重等诸多特征，对能量效率、抖动特性等优化技术提出了苛刻的需求，因此对多通道CDR技术进行研究既有重大的科学意义又有广阔的应用前景。本项目主要拟从如下方面展开研究：1）提取出一种具有普遍适用性的多维能量效率优化表，用以指导多通道CDR技术的选择和能量效率的优化。2）揭示限制CMOS多通道CDR抖动性能优化的内在机理，并有针对性地提出行之有效的技术来优化CDR的抖动性能。3）提出一种CMOS连续速率多通道CDR能量效率与抖动性能协同优化的方法。
7.5GHz全带宽无载波脉冲UWB SoC射频前端集成电路设计	脉冲发生器;RF射频前端;7.5GHz带宽;低噪声放大器;相关器。	超宽带(UWB)是一种极宽频带(3.1 - 10.6 GHz)脉冲式射频无线传输技术,具有超高数据传输率、低功耗、结构简单、干扰小、安全性高、成本低、易于数字化及CMOS集成等优点。目前只有UWB技术可能实现高保真视频及多媒体无线传输所需的Gbps超高数据率，进而取代"最后一米"数据缆线，以实现未来数码家庭办公室及个人局域网的无线连接。本课题提出一种新型的全带宽、无载波、脉冲式UWB SoC技术，与其它UWB技术(MB-OFDM和DS-UWB)相比，此种新型技术利用7.5GHz超宽带以实现超高数据传输率，达几个Gbps。本课题目标是研发设计适用于7.5GHz全带宽无载波脉冲UWB SoC的三个关键RF射频前端电路IC模块，即：脉冲发生器、低噪声放大器、相关器电路。课题未来延伸目标是实现7.5G UWB RF前端IC集成和UWB SoC芯片集成。
深度学习高性能硬件加速架构研究与设计	专用集成电路设计;低功耗设计;深度学习;深度卷积神经网络;递归神经网络	深度学习是人工智能领域的重要突破。在图像识别，视频识别与分析，语音识别等领域，深度学习取得了巨大的成功。但是，主流的深度学习算法依赖于深度神经网络，这导致了较大的计算和存储复杂度。这使得在功耗受限的嵌入式平台上部署深度学习算法变得非常具有挑战性。本研究项目聚焦深度学习算法的硬件加速架构，研究并设计高性能、低功耗的深度学习算法加速单元。具体而言，本项目主要关注深度学习中使用的深度卷积神经网络和深度递归神经网络，探索降低算法计算复杂度、神经网络参数数目等降低模型复杂度的方案。基于对网络的简化方案的研究，本项目将设计对应的低功耗、高性能硬件架构并用FPGA实现。
植入式集成磁耦合谐振无线电能传输和电源管理研究	植入式;集成;磁耦合谐振;无线电能传输;电源管理	植入式医疗器件在疾病治疗、健康监测、提高对人体自身和生物体认识等方面的作用越来越重要，但是植入式器件的供电是限制其往更小、更安全方向发展的瓶颈之一。本项目拟采用磁耦合谐振无线电能传输方式，替代传统的电感耦合方式来达到更高的传输效率；采用无线电能接收线圈与低功耗电源管理电路集成在一起的方式，减小植入式器件的尺寸。通过研究磁耦合谐振无线电能传输的理论模型,提高PCB线圈和集成线圈品质因数和电感值的方法，提高传输效率；设计低功耗整流器、电压倍增器，并且根据接收电压大小，自动选择整流器或电压倍增器，解决传输稳定性和效率的矛盾；研究无线电能传输辐射对人体的影响等内容，最终实现一个可用于植入式器件的集成磁耦合谐振无线电能传输原型，实现毫瓦量级的无线能量接收，给后续信号获取、处理电路提供3.3V稳定电源电压。通过本项目研究，有望从理论上和技术上突破当前植入式器件微型化、高效率、安全、稳定电源供电的难题。
基于延时-相位域的全数字锁相环设计研究	锁相环(PLL);时钟抖动;频率综合器（PLL）;相位噪声	电源电压的降低和器件尺寸的缩小对纳米尺度下的高性能、低功耗锁相环设计带来了巨大的挑战，但器件延时的降低使得基于延时/相位域的数模混合设计成为新的契机。本项目将围绕高品质因子的全数字锁相环设计，提出利用相位域的高阶∑△调制技术降低TDC的低频量化噪声和提高时间分辨率，本项目将对这一相位域处理技术进行理论和电路实现研究，提出一种基于切换型环形振荡器的三阶ΣΔ调制方式的TDC结构，实现TDC量化噪声调制和整形，同时将提出补偿技术降低其中环形振荡器模拟延迟单元的非线性。项目还将提出低相位噪声的Class A型LC-DCO电路、低功耗TSPC分频器电路，并结合电源电压调节技术和非线性校准技术，从而最终实现纳米CMOS工艺下具有低功耗、低相位噪声和工艺鲁棒性的全数字锁相环结构，满足本振信号在相位噪声、频率精度、杂散抑制等方面的性能要求。
光电容积脉搏波信号采集与处理集成电路设计与实现中关键基础问题的研究	穿戴式医疗仪器;低功耗;集成电路;低频率;光电容积脉搏波	穿戴式多生理参数连续检测是实现重大疾病早期诊断、早期治疗的重要途径，而低功耗、低截止频率光电容积脉搏波（PPG）信号采集与处理集成电路是穿戴式多生理参数无创检测系统的重要组成部分。本项目拟研究PPG信号采集及处理集成电路设计与实现过程中的关键基础问题，包括：1）用于PPG信号处理的系统-模块-电路多层次低功耗集成电路设计方法；2）R-MOS-C低截止频率滤波器设计方法，主要研究MOS等效阻值与滤波器性能的关系等；3）采用新补偿结构的低截止频率放大器的优化设计方法，主要研究补偿结构的增益、噪声等参数与放大器频率、增益、噪声等性能指标的关系等；4）输入信号、传感器、环境、工艺等外部条件对生理信号采集及处理芯片实际性能的影响机制。通过以上研究得到符合性能指标的芯片，丰富低功耗、低频率集成电路设计与实现方法，为集成电路在穿戴式医疗仪器中的应用提供重要理论与实践经验。
无线通信中可重构基带处理器研究	可重构处理器	随着无线通信应用的高速发展，人们对多模通信的需求变得日益迫切，基于软件无线电（SDR）的多模通信正逐渐成为未来无线通信发展的必然趋势。本项目提出一种新型的使用异构可重构架构实现SDR的基带处理器，可满足多模通信基带处理中高灵活性、高效率和高性能计算的要求。本项目将通过研究数字通信基带处理中的数据运算、数据流动以及数据有效位宽的特点，寻找和提取出其中粗颗粒度的基本运算，根据这些基本运算定义和设计一组粗粒度的可重构运算单元，进而规划和组织出一种新型的异构可重构基带处理器架构，在此基础上辅助以低功耗技术，最终实现一个高效、灵活、低功耗的基带处理器。本项目将重点研究这一新型异构可重构基带处理器架构，并研究和设计该架构中针对通信基带运算优化的独特的可重构运算单元、重构信息存储、重构引擎以互连方式。本项目中提出的新颖架构和思想将会促进我国通信基带设计研究的发展，具有很好的学术价值和宽广的应用前景。
适于生态型毫米波系统集成的纳米CMOS频率综合方法研究	行波;驻波;超材料	本课题基于65nm或以下先进CMOS工艺，研究毫米波锁相环的设计方法。目前用CMOS工艺实现的毫米波锁相环方法存在相位噪声较差，功耗很大等缺陷。针对这些问题，本课题从基本的器件模型和模块电路着手，研究新的电路结构和设计思路，着重突破现有设计的性能和功耗瓶颈。不同于以往毫米波振荡器的设计思路，本课题首先从电磁场分析的角度入手，分别采用驻波、行波的方式以及左手介质提出优化毫米波振荡器的新方法，这些方法可以在获得较好的相位噪声的同时降低功耗，能显著提高电路的品质因素（FoM）值，即综合性能。其次，针对现有的注入锁定分频器结构工作范围窄，功耗大的缺陷，拟将多点注入、前向体偏压、电流复用等技术与电磁波和电磁介质相结合，在降低分频器功耗的同时提高工作范围，保证环路稳定。最后，本课题采用基于时间窗的方法，研究双环欠采样结构，克服锁定时间与环路噪声的矛盾，减少锁相环锁定时间，并降低环路相位噪声和功耗。
与嵌入式处理器紧耦合的冷冻攻击防御机制研究	扰码;认证;嵌入式处理器;冷冻攻击	冷冻攻击可以对任何没有在内存中使用密文代码和数据的系统实施各种破坏或密钥窃取活动，在各种嵌入式系统应用日益成熟的今天，这种攻击方法将会对安全敏感的应用领域带来巨大挑战,对嵌入式系统的安全使用造成严重威胁。本课题拟从嵌入式处理器的体系结构观点出发，提出一种与现有处理器体系结构紧耦合的防御体制，在不改变现有体系结构的基础上，通过在非关键路径上添加安全防御模块的方法将防御冷冻攻击的方法融入到处理器的体系结构中，在处理器内构造轻量级的扰码器。此外，还将增加对数据完整性的认证机制，并将这种轻量级的认证机制应用在嵌入式处理器与外部存储器等外设相互认证的过程中。最终从物理扰码，认证算法改进以及运行体制的三个层次构成完整的抵御冷冻攻击的方法，从而提高嵌入式设备的安全性，为我国嵌入式系统的安全应用提供可靠保障。
融合石墨烯光电器件的体硅CMOS单片集成光互联	片上系统;体硅互补金属氧化物半导体;石墨烯光电器件;单片集成光互联	单片集成光互联是解决大规模集成电路片上和片间互联瓶颈的重要手段，但针对目前最主流的体硅CMOS（Bulk CMOS）集成电路工艺，仍缺乏比较经济可行的单片集成光互联实现方式，究其根本原因是体硅CMOS工艺缺少对光结构和光器件的工艺支持，也缺少比较完整可行的工艺扩展方案。本项目针对体硅CMOS单片集成光互联提出了新思路和新方法。项目的关键是引入石墨烯光电器件以解决缺少有源光电器件的难题，通过后段工艺方式在体硅CMOS上扩展出完整的光电收发功能。项目将从器件和电路两方面开展相关研究。在器件方面，在现有石墨烯光电器件结构的基础上，研究基于氢化非晶硅和氮化硅材料波导的石墨烯波导光调制器和光探测器；在电路方面，研究适用于石墨烯光电器件的电路系统结构。通过项目的开展，建立比较完整的单片集成光互联设计方法与设计理论，并为进一步研究体硅CMOS光电集成工艺提供比较可行的参考方案。
面向可重构处理器的专用指令集快速综合与验证技术	可重构处理器;片上系统;专用指令定制;综合与验证	高成本和低灵活性已成为片上系统SoC设计的瓶颈，其中片上嵌入式专用微处理器的设计尤为突出，采用指令可重构来降低重复设计成本是解决该瓶颈的关键。本项目重点针对可重构处理器专用指令集的快速自动综合与验证方法进行研究，主要包括两项工作：1.致力于彻底改善目前专用指令自动设计的低效问题，并提出采用匹配划分数据流图的方法对专用指令自动定制问题进行建模，研究高效的快速综合算法；2.在重定向模拟验证基础上，提出可重构专用模块阵列（RCUA）方式，并利用RCUA进行功能分配与调度，完成粗粒度级的硬件实现和效果检验。两项工作密切相关，前者属于软件自动设计，后者属于后端硬件实现与验证。
单电感多输出直流电源变换器建模及控制方法研究	直流电源变换器;单电感多输出;转换效率;动态电压调整	随着移动互联网及新型显示技术的快速发展，现有的电源系统难以适应未来智能手机、平板电脑等下一代移动信息终端产品对高集成度和高效率的需求。单电感多输出直流电源变换技术成为系统芯片集成电源方案的重点研究方向，引起了学术界广泛的关注。由于该技术利用电感的能量共享会带来交叉干扰和纹波的增加、转换效率的降低等系列问题。虽经过多年努力，双输出变换器的性能已有明显提升，仅在输出动态调整速率方面还有待提高，但对三输出及以上的变换器，其转换效率、输出纹波、交叉干扰等性能依然没有改善，其根本原因是对单电感多输出变换器的机理尚清晰。本项目将在课题组对单电感双输出变换器研究基础上，通过深入研究多输出变换器架构及完整模型、建立精确的系统传递函数，探明多输出变换器的能量转换机理，通过优化结构和元件参数，找到合理的能量转换控制方法，使各性能指标满足系统应用的需求，为实现单电感多输出直流电源变换器全集成的系统芯片奠定基础。
适用于无线体域网的可重构、鲁棒的、超低功耗发射机系统研究与电路设计	可重构发射机;无线体域网;超低功耗;鲁棒;自动校准	脉冲式超宽带（IR-UWB）具有超过500MHz的信道带宽及周期性工作的特点，是无线体域网标准的三个物理层之一，不仅适用于低速低功耗的无线传感网络，同时也为高速无线个人健康监护系统提供了低功耗低成本的解决方案。本项目从实际应用需求出发，研究可配置低功耗IR-UWB发射机系统架构及重要模块的电路结构，以尽可能少的硬件开销满足不同应用；研究输出阻抗匹配和中心频率片上自动校准技术；研究有效的系统性能验证方法。采用0.13μm CMOS工艺，研制该可配置发射机芯片，在低速应用下，目标能效为几十pJ/s；在高信号衰减、高速数据传输应用里，低功耗下输出尽可能高的脉冲幅度。本项目的创新点：根据实际的应用要求，对基于环形振荡器的发射机系统进行改进，提出契合本项目特点的可配置低功耗体系架构；采用片上阻抗匹配自动校准技术，消除人体寄生对天线特征阻抗的影响，校正PVT效应对阻抗匹配造成的偏差，提高工作的可靠性。
基于碳纳米管的新型存储器件研究	碳纳米管;演示电路;存储器件;存储机制	充分利用碳纳米管独特的分子结构和电学特性，研制稳定可靠的碳纳米管存储器件，通过对碳纳米管或器件进行局部化学修饰，控制存储器件的保持时间，以实现非挥发性或挥发性存储器；并研究碳纳米管存储器的读取、编程和擦除过程的微观机制；开发一种不受硅基微加工条件限制的碳纳米管组装的技术，将碳纳米管组装成可用于电路设计的结构单元，并探索如何利用该结构单元实现存储器的演示电路。
面向三维芯片的互连参数提取与热分析算法研究	互连参数提取;数值算法;热分析;EDA工具;三维芯片	采用硅通孔(TSV)技术的三维芯片是集成电路和SOC芯片发展的趋势，它具有更高性能、更低功耗、更大集成度和更低成本的潜在优势，被学术界和工业界认为是延续摩尔定律的重要替代方案。目前，面向三维芯片的计算机辅助设计算法与软件非常缺乏，对三维芯片进行快速、准确的热分析、互连参数提取的需求非常紧迫。本项目面向三维芯片特点，研究互连参数提取与热分析的关键问题，主要包括如下内容：1).针对芯片级提取任务的场求解器电容提取算法，2).TSV等三维芯片特有结构的寄生参数建模，3).针对三维芯片结构的场求解器热分析算法，4).适合于物理设计各阶段的多种热计算模型，5).考虑工艺变动的统计热分析与电热耦合分析，6).基于多核CPU、GPU等的并行计算在互连参数提取与热分析中的应用。在研究工作中还将注重成果的实用性，开发两到三个具有自主知识产权的软件包，为我国EDA设计工具软件的开发建立基础。
应用于RF-SOC的SOI LDMOS器件优化设计与大信号模型研究	SOI/PSOI;RESURF;表面势模型;大信号模型;LDMOSFET	SOI LDMOS器件在RF-SOC领域具有良好的应用前景。本项目将针对SOI LDMOS器件结构优化与大小信号模型开展如下研究：针对SOI衬底和射频功率应用，研究SOI RESURF解析模型，结合TCAD软件对LDMOS器件结构进行优化设计；高质量器件级PSOI材料制备与提高质量机理研究，设计并研制电学和热学性能优于SOI的PSOI LDMOSFET，使其能够有效改善雪崩击穿、浮体效应以及自加热问题，提高器件的射频性能；500MHz～5GHz 频率范围SOI LDMOSFET大、小建模技术研究，包括以SP/PSP模型为本征模型的模型方程研究、含射频寄生的模型拓扑架构的研究、模型参数的解析提取技术的研究、考虑SOI衬底损耗的精确去嵌技术研究等；采用Verilog实现模型在ADS等软件中的编译和链接，为基于SOI CMOS工艺进行高性能射频（功率）集成电路设计提供CAD基础。
纳米级动态电路自动验证方法研究	软错误;混合时序分析方法;动态电路;时序验证;噪声分析	本项目针对纳米级集成电路中噪声、MIS效应和软错误对动态电路的影响加剧，以及缺乏有效动态电路EDA验证技术的现状，对动态电路的时序、噪声和软错误验证技术进行研究。基于混合时序分析方法深化动态电路时序验证方法的研究，着重研究提高精度的测试波形生成算法和提高运行速度的关键技术。将混合时序分析方法应用于动态电路的噪声分析，从噪声对延时和动态电路稳定性的影响两个方面展开研究。提出动态电路的软错误率分析方法，对纳米工艺下软错误生成模型和动态电路中软错误传播分析技术展开研究。.本项目的研究，将为动态电路的时序、噪声和软错误敏感性验证提供有效的方法，为进一步研究动态电路的自动综合奠定基础。在我国核心电子元器件和自主高性能微处理器的研制中，本项目的研究成果具有良好的应用前景。
处理器的指令级自测试方法	超标量乱序执行处理器;指令级自测试方法;片上网络;时延测试	随着我国高端通用芯片的长足发展，有效检测它们面临严峻挑战，高端芯片需要先进的测试技术。指令级自测试是一种通过运行正常程序、在线检测芯片的新型测试方法，在简单处理器上已达到了高故障覆盖率。本项目围绕高端处理器固定型故障和时延故障开展指令级自测试方法研究：1、研究超标量乱序执行处理器的指令级自测试方法；2、研究片上网络的指令级自测试方法；3、研究时延故障的指令级自测试方法。通过本项目的研究，课题组拟提出有界模型检验引导的指令级自测试方法，在超标量乱序执行处理器上达到高故障覆盖率；研究并行的指令级自测试方法，为片上网络提供低开销的自测试程序，支持新架构的动态重配置；提出高覆盖率的时延故障指令级自测试方法，以内升温方式检测计算机系统高温下是否稳定工作。本项目不仅有望降低处理器测试对高速测试仪的依赖，节省芯片成本，而且将提供一种高故障覆盖率的现场测试方法。
高精度模拟信号处理前端关键技术研究	可重构;相关双采样;模数转换器;模拟信号处理前端	本项目基于对图像传感器成像模拟前端系统的工作原理和信号噪声源的系统性分析，以及对相关双采样、可变增益放大器、高速高精度模数转换器等核心单元模块的拓扑结构和性能提升方法的研究，提出高集成度和高信噪比AFE的整体实现方案。对其中降噪、调幅、量化等关键功能模块进行重点研究。通过对相关双采样与可变增益放大器一体化设计、新型复合结构高效低能耗模数转换器的探索和可复用方案的研究与优化提升系统的信噪比，降低系统的功耗。通过流片验证，获取并提炼出图像传感器成像模拟前端系统以及关键技术的设计与优化方案。项目预期申请专利2项，发表论文5篇以上，其中SCI论文2~3篇。
考虑纳米工艺偏差的互连线随机寄生参数快速提取算法研究	工艺参数偏差;任意随机分布;互连线寄生参数提取;随机谱方法;并行多极加速算法	复杂纳米工艺的严重偏差造成集成电路性能的随机波动，导致芯片成品率大幅降低。考虑工艺偏差的互连线的参数提取是提升芯片成品率研究的核心科学问题和前沿研究热点。现有的考虑工艺参数随机偏差的互连线寄生参数提取方法主要是基于参数偏差满足高斯随机分布的假设，不可避免地带来了建模误差；此外随机采样造成的计算量爆炸问题无法满足互连线参数提取实用性的需要。考虑实际的几何参数偏差是任意随机分布，本项目一方面将建立考虑任意随机分布的随机谱方法的理论，包括广义随机正交多项式构造方法和扩展的嵌套式和非嵌套式稀疏网格构造方法，应用于求解工艺参数偏差下的互连线寄生参数提取问题；另一方面，研究包括不依赖于积分核的并行多极加速算法在内的高效数值计算和并行计算技术，解决互连线参数提取计算量爆炸问题，填补学术界关于任意随机分布的互连线建模和分析方法的空白。研究成果将为我国十一五期间纳米尺度集成电路设计提供原创理论和方法支持。
纳米FinFET器件的统计涨落效应和电路仿真模型研究	纳米FinFET器件;电路仿真;蒙特卡洛模拟;工艺参数涨落;器件建模	随着CMOS尺寸进入纳米级，短沟效应导致传统的平面晶体管退化,而使其不能满足高性能纳米集成电路的要求。为了获得更好的开关控制特性，非传统结构如FinFET，环栅MOSFET等被提出。 然而，与传统平面结构晶体管相比，非传统纳米晶体管由于更小的尺寸和更低的沟道掺杂，更容易受到工艺涨落的影响。因此，本项目将研究工艺统计涨落对纳米FinFET器件和电路性能的影响。首先，在纳米FinFET器件物理模型的基础上，建立工艺涨落与器件性能参量之间关系。然后，对纳米FinFET器件的关键参数进行提取，研究工艺涨落对关键参数的影响。采用建立的模型进行模拟，并与数值模拟器结果对比，最后用实验数据对工艺涨落模型进行验证和调试。本项目将建立包含工艺敏感度参数的纳米FinFET电路仿真模型，实现对纳米FinFET工艺涨落的预测，有助于新型FinFET器件结构优化和减少工艺涨落对电路设计的影响
碳纳米管微波毫米波（26.5 GHz–330 GHz）散射参数测量及特征参数提取研究	碳纳米管;CMOS毫米波集成电路;毫米波频段	通信集成电路的频率不断向毫米波扩展以获得更快的速率，这使得毫米波集成电路（MMIC）成为近年来的研究热点。硅基集成电路工艺的发展已经可以支持100GHz以上的MMIC。但传统铜互连线的电阻由于趋肤效应而随频率急剧增加，使互连线严重限制MMIC的性能。为此，ITRS指出碳纳米管（CNT）是下一代互连的最佳材料。而要使用CNT作为MMIC的互连，就必须掌握CNT在毫米波的介电常数。但CNT膜的厚度只有100nm，这些都使得现有的介电常数提取方法（NRW法）不能直接用于纳米级薄膜。而CNT膜与衬底厚度相差350倍，衬底在整个材料特性的表现中占有主导地位。如何在100GHz以上频段准确地测量CNT膜导致的衬底S参数发生的微小变化，并利用这种微小变化提取出CNT膜的介电常数是本项目要面临的另外两个关键问题。本项目将修正传统的NRW方法使之适应于纳米级薄膜材料，并提取CNT膜在毫米波段的复介电常数。
基于低噪声全并行电荷累加方式的时间延迟积分型CMOS图像传感器设计研究	模拟集成电路;像素;CMOS图像传感器;模数转换器;时间延迟积分	CMOS时间延迟积分（CMOS-TDI）图像传感器是低照度下高速扫描成像的核心器件。灵敏度和扫描速度相互制约以及信号读出噪声高是CMOS-TDI图像传感器发展的主要瓶颈。为突破瓶颈，本项目提出一种低噪声全并行电荷累加型CMOS-TDI图像传感器，并对其理论问题和关键技术展开研究，主要包括：研究传感器的工作机理和电荷累加型像素原理，建立传感器数学模型；研究一种基于电容跨阻放大器的像素结构，通过双积分电容和失调消除电容实现低噪声高效电荷累加；探索一种低噪声栅间电荷包转移型像素结构，通过对标准CMOS工艺改进，优化栅间电势分布和电荷转移通道实现低噪声高效电荷累加。完成基于以上两种像素的CMOS-TDI图像传感器设计、流片和测试分析，最终通过低噪声电荷转移型像素和全并行电荷累加方式实现高速、高灵敏度和低噪声的CMOS-TDI图像传感器，为下一代CMOS-TDI图像传感器设计提供理论指导和技术来源。
低功耗数字化高集成度无线通信SoC芯片关键技术研究	低功耗;高集成度;数字化;通信	无线收发机应用极为广泛，在系统开发时，其成本、功耗、性能是批量应用时的主要考虑因素。本课题面向无线通信SoC 芯片对低功耗、集成度、低成本的需求，突破目前无线通信SoC 中的电路功耗大、振荡器较难集成、工艺兼容性差的难题与瓶颈，创新性地利用多级校准技术实现低功耗高精度全数字的CMOS集成时钟振荡器，利用新颖的数字辅助方法降低发射机功耗，基于动态采样技术来降低接收机功耗；针对数字化振荡单元的多级校准机制、数字辅助发射机中的支路失配检测与预补偿技术、接收机中的动态采样与非理想因素补偿技术展开深入的科学研究，提出数字化、高集成度、低功耗的无线通信SoC 系统架构、实现方式及相关模型，揭示通信体制、各种非理想因素检测及补偿算法、电路实现方式对SoC 功耗、集成度、性能的影响规律，为相关技术的进一步深入研究与广泛应用提供思路。
超高频射频识别读写器芯片的多噪声建模与优化方法研究	噪声优化方法;单芯片;多噪声建模;超高频射频识别;读写器收发机	超高频射频识别读写器的灵敏度受限于读写器读取无源标签过程供给标签能量引起的载波泄漏电平及其噪声属性，这已成为当前读写器芯片性能提升的瓶颈。本申请拟以读写器收发机噪声传递规律为切入点，精确灵敏度测试平台为手段，研究多噪声源包括接收机自身AM噪声、本振PM相位噪声、发射机基带滤波器AM噪声、功放AM噪声和混频器PM-AM转换噪声等影响接收机灵敏度的物理机制，建立接收机噪声系数数学模型和系统仿真模型。研究旨在挖掘载波泄漏恶化读写器接收灵敏度问题背后的噪声本质，依据现代集成电路噪声理论、计算机处理技术，提出一种可操作性强、可靠性好的噪声建模方法。以上述研究为基础，寻求接收机噪声系数的系统结构与电路设计优化方法，设计一款灵敏度性能显著提升的读写器芯片样品，10dBm载波泄漏时灵敏度达到－90dBm。研究成果有望显著提高射频识别系统可靠性，在同等读写器发射功率与标签灵敏度时，将识别距离扩展一倍以上。
低电压数字辅助型电荷域流水线ADC关键技术研究	低功耗;低电压;流水线模数转换器;数字校正;电荷域	电荷域流水线模数转换器(ADC)是一种不使用高增益运放的新型高速、低功耗A/D 转换技术。然而，这种ADC受其使用的增强型电荷传输(BCT)电路信号摆幅限制而无法在低电压下工作，并且其精度受BCT电荷传输非线性和各子级电容失配误差的限制。本项目在"十二五"期间一系列项目的研究基础上，进一步研究电荷域ADC在低电压条件下所需要的BCT电路结构和针对电荷域ADC关键转换误差的数字校准技术。针对BCT信号摆幅问题，首先进行BCT信号摆幅机理分析，然后采用负电压降压和栅自举升压两种方法，增大BCT信号摆幅。针对BCT电荷传输非线性和各子级电容失配误差，首先进行BCT电荷传输非线性的数学建模和各子级电容失配的机理分析，然后分别运用数字后台和前台两种方法对BCT电荷传输非线性和各子级电容失配误差进行补偿。本项目属于应用基础研究，对于实现高速高精度流水线ADC在纳米级工艺平台上的嵌入式应用具有重要意义。
40纳米工艺MOSFET器件毫米波建模和低功耗电路设计	低功耗;MOSFET;射频集成电路;纳米器件;器件建模	器件模型是进行集成电路分析和设计的基础，准确的器件模型对于提高集成电路设计成功率、缩短研制周期非常关键，集成电路设计软件工具的发展与器件模型水平息息相关。申请人一直从事器件建模和高速电路相关研究，已发表相关学术论文80余篇，撰写光电子器件、半导体器件建模与测试技术方面的英文专著2部，中文专著3部。拟将在MOSFET器件建模和高频测试方法等方面已取得的研究基础上，开展基于纳米MOSFET器件的毫米波集成电路设计技术器件建模这一重要领域的基础研究工作。提出将传统等效电路建模技术、物理器件建模技术和微波射频测量技术相结合的建模技术，解决参数提取的唯一性问题和获得符合器件物理含义的模型参数，结合和利用MOSFET毫米波元器件模型的研究与开发成果，研究60GHz毫米波频段低功耗低噪声放大器集成单元电路的设计技术。
超宽带电流模式无线通信射频接收机前端关键技术研究	接收机;高线性度;低电压;超宽带;电流模式	随着CMOS工艺节点逐渐缩小，射频模拟集成电路的设计难度大大增加，所能获得的动态范围越来越小，系统的信噪比越来越差。而在无线通信飞速发展的今天，研究能够兼容多种通信协议的SAW-LESS、超宽带、低噪声、高线性度的无线通信接收机是未来技术发展的迫切需求。..      本项目将研究全电流模式的接收机前端电路解决方案，充分利用电流模电路的摆幅大、所需工作电压低、失真小、对开关噪声的敏感度低等优点；研究低电源电压下的噪声消除技术、线性度改进技术、模拟基带集成技术，解决设计中超宽带、低电压、低噪声、高线性度的矛盾，大幅提高接收机前端的性能。在低电压纳米CMOS工艺上，设计一颗超宽带高性能全电流模无线通信接收机前端芯片，在学术上具有重要的研究价值，是未来几年内低功耗无线通信接收机芯片设计技术的发展趋势。
面向万物互联的信息传输多信道协同均衡研究	接口电路;收发器;预加重;锁相环;时钟数据恢复	万物互联（IoE）将数据、人和物紧密地联系在一起，对各行各业的发展产生着深远的影响。高速数据通信芯片作为连接各个智能模块的中心和纽带，是支持万物实现互联的血脉节点。在更高速率级别下，传统的收发器系统渐弱的均衡能力、持续恶化的能耗效率、较低的信道利用率，与万物互联可持续发展所要求的高速率、高效能和高密度信息传输背道而驰。本项目组提出了信息传输的多信道协同均衡技术，巧妙地利用各信道传输数据的关联性，在时域上将码间干扰直接抽除。以全新的工作原理，克服信道有限带宽和高频数据之间的矛盾，实现超高速的信息传输；摈弃以功耗换取均衡强度的传统思路，实现高效能的信息传输；通过对多信道数据的联合编码，实施单端发送并差分接收的数据传输新模式，实现高密度的信息传输。基于多信道协同均衡，本项目组进一步提出了一种新型的高速收发器系统结构，能改善能量的使用效率150%，在40信道协同均衡下，能提高信息传输密度80%。
纳米尺度CMOS工艺下的非接触测试关键技术的研究	纳米尺度;可靠性;互补金属氧化物半导体;非接触式;测试	作为今后集成电路设计的主要方向，纳米尺度的CMOS集成电路拥有更高的工作频率而更低的功耗，但是面临着可靠性与测试技术的巨大挑战。本项目研究纳米尺度CMOS工艺下的集成电路测试的非接触式测试方法的关键技术。其中包括缺陷与偏差导向型的测试技术；器件测试物理量的片内外映射技术；内建式的电路测试技术；高效近场非接触耦合技术；可寻址阵列电路测试的寄生补偿技术。以此为基础构建一个非接触式的纳米尺度CMOS集成电路测试理论与系统。本项目将微电子、电路与系统、测试、无线通信等多个学科的理论与技术相结合，有非常重要的科学研究价值和实践意义。项目中验证的电路与系统可以用于产业化，带来很好的经济效益和社会效益。
纳米尺度CMOS工艺系统级芯片的嵌入式自愈射频接收机的研究	锁相环(PLL);噪声系数;接收机;阻抗匹配;多相位降频	纳米尺度的CMOS集成电路设计是近年来集成电路领域研究的热门课题，而包含了射频、数模混合信号和嵌入式CPU的System-on-Chip（SoC）是目前电路设计者的终极目标。SoC是物联网、医疗保健、网络通信技术的关键支撑技术，但全集成的射频接收机的设计是SoC的重大挑战。本项目研究射频接收机设计的基本科学和技术问题，提出在现有的噪声抵消技术和透明接收机技术上引入嵌入式自测试和自愈技术用以改进接收机的可靠性和良率；并研究和设计采用注入锁定技术和相位噪声抵消技术的多相位时钟发生电路以实现接收机的全集成；采用电磁场仿真与电路仿真工具协同设计的方法在传统的电路设计工具中增加电磁仿真的插件，进而在SoC的环境下高效地验证射频模块的电磁兼容性问题。通过这些技术的研究获得一种突破集成电路工艺对射频接收机设计限制的通用型设计方法，以达到纳米尺度CMOS工艺条件下嵌入式射频接收机的目标。
非易失后CMOS处理器电压控制及存储计算关键技术研究	非易失电路;电压控制;处理器架构;存储计算;超/低功耗	传统的CMOS处理器在工艺尺度、成本、功耗、存储墙等问题上受到了严峻的挑战，后CMOS处理器的关键技术必将成为学术界、产业界关注的核心问题。CMOS电路具有易失性，需随时加电，否则电路逻辑状态不能维持。具有非易失特性的新型存储和逻辑电路有望极大的解决CMOS处理器面临的挑战，从而开辟出一条崭新的非易失后CMOS处理器的发展道路。目前大部分研究集中在非易失器件及存储器，本课题将研究基于非易失器件的逻辑电路与系统,重点研究基于非易失器件的极细粒度低功耗电压控制技术和"存储计算"型处理器架构，并集成这些关键技术构建出一个完整的新型处理器。本课题的研究有望在很大程度上解决目前处理器在功耗及存储墙等方面的挑战，将对后CMOS的处理器及SOC系统产生重大影响。
可用于MOS-RFIC成品率设计的MOSFET模型研究	CAD;成品率;RFIC;MOS;ACO;SP/PSP;模型	对于MOS RFIC CAD，建立精确的、可切实面向成品率分析/优化的模型已经成为极具挑战性的工作。应用于90纳米MOS工艺，甚至是该节点以上MOS器件非线性分析时，基于BSIM系列的标准模型日渐失效。本项目尝试以中芯国际90纳米RF-CMOS工艺为研究对象，对从器件物理建立RF寄生网络，研究解析提取技术，使提取所得射频参数能真实反映器件射频寄生产生和对器件性能的影响；通过对基于表面势推导得到的、方程和参数有明确物理意义的如SP/PSP模型的研究,尝试建立工艺容差/工艺参数变化和模型参数值分布空间的统计学关系，并创新性的引入ACO（ACO:Ant Colony Optimiztion）思想，建立可面向高成品率分析/优化的RF-MOSFET模型。研究基于ACO思想的RFIC高成品率优化算法，以期解决面向90纳米MOS RFIC高成品率设计的模型、模型参数提取这一基础问题。
芯片指纹PUF电路关键技术研究与验证	物理不可克隆函数;芯片指纹技术;表决机制;扩散算法;偏差放大电路	随着芯片攻击技术的发展，存储于ROM等非易失介质中的芯片指纹很容易通过版图反向工程和微探测技术等物理攻击方式被截取并且被复制，导致大量的克隆芯片出现而破坏我国集成电路产业的良性发展。物理不可克隆函数（PUF）电路具有良好的安全性和不可克隆性，能够有效地抵御物理攻击且很难被复制，因此它正在逐步地被应用于芯片指纹生成领域。而已有的芯片指纹PUF电路在PUF单元、体系结构和可靠性增强机制等方面的设计存在局限性，导致PUF的唯一性、稳定性等性能都较差。.本项目通过研究新型的PUF单元和指纹ID扩散算法，增强芯片指纹PUF电路的唯一性；通过研究新型的PUF体系结构和表决机制，增强芯片指纹PUF电路的可靠性；通过研究对称布局和等长走线、以及特殊的顶层S型网格布线等版图实现技术，增强芯片指纹PUF电路的安全性。最后基于这些关键技术，在0.18μm CMOS工艺下设计和验证芯片指纹PUF电路原型芯片。
半导体数模混合阵列式高速视觉芯片设计的研究	并行处理;阵列式处理器;数学形态学;数模混合;视觉芯片	开展半导体数模混合阵列式高速视觉芯片设计的应用基础研究，研究视觉芯片阵列式电路的体系架构、数模混合传感器/处理器电路和低功耗电路等设计的基础问题。提出新型的近邻像素间全并行信息处理和全像素间的列并行流水线信息处理相结合的芯片系统架构，它具备可编成的局域化和广域化的像素并行处理的功能，能高速实时地实现图像摄取、初级图像处理和智能图像处理等完整的系统操作。基于数学形态学的图像并行处理的原理可简化并行阵列式运算电路，减小单元电路的规模、面积和功耗，实现实时处理高分辨率视觉芯片。采用0.18um CMOS 工艺试制128x128 像素的视觉芯片，并进行视觉芯片在图像识别和高速运动目标的实时追踪应用试验。确立一种新的阵列式数模混合片上系统集成电路的设计方法，提升我国在视觉芯片研究领域的创新能力，为进一步推动中国在该领域的研究展开和芯片实用化提供良好的基础。
新布局规划及三维集成电路高速互连规划算法研究	speed;Floorplacement;high;bus;3D;planning.;VLSI;IP	1）对于IP核占据大多数的设计,提出了新的"布局规划"算法策略。基于我们提出的基础算法，面向3D集成的布局规划需求，考虑将3D高速互连的性能需求（信号完整性、时序等）转化为布图的几何约束如信号线长度、拐点、通孔分布范围、热梯度分布、噪声分布等。在层次式设计中，提出新的同时考虑多电压，漏电功耗等以及结合系统延迟的多电压划分问题的研究。而对于结合标准单元的布图，提出在整体布局规划中的多边形布局方法和相应的合法化方法研究。2）针对3维系统集成电路，结合布局规划，围绕各层系统之间BUS通讯这一核心问题，提出了层间高速BUS互连规划以及3维集成系统和封装引脚互连规划的研究问题。有望研究出布局规划和互连规划统一的表示模式，从而使得布局，通孔，互连以及互连引脚的高效规划优化成为可能。
面向第五代移动通信的全集成射频前端关键技术研究	有源射频电路;射频器件;射频功率放大器;能效;射频模组	高集成度射频前端的应用大幅度提升了便携式移动通信设备的性能。但随着第五代移动通信系统频谱、功率效率的进一步增加，迫切需要提升射频前端的线性度、效率，并且需要进一步提高射频前端的集成度。本课题拟从以下几个方面展开针对性研究：1）通过研究器件物理特性，明确SOI CMOS器件非线性参数与射频前端电路模块线性度和效率之间的关系；2）研究提升射频前端电路可靠性的方法，提出堆叠器件结构及功率合成相结合的射频功率放大器电路架构提升射频功率放大器输出级的耐压能力；3）研究分析各种线性化技术和效率提高技术，提出射频放大各级间非线性源相互抵消技术提高线性度和效率。4）研究射频功率放大器与射频开关单片全集成方案，提出解决射频耦合和串扰影响的方法。本课题的研究将为面向第5代移动通信的射频前端设计提供理论基础。
基于测试配置片上变换的FPGA并行测试方法研究	FPGA测试;反馈网络;测试激励生成;测试配置变换;可测性设计	为获得大容量和高性能，FPGA一般采用较高的版图密度和较大的芯片面积，导致其易受制造缺陷影响，FPGA的测试问题一直广为关注。由于FPGA测试配置下载时间占测试总时间的95%以上，所以减少测试配置时间是降低FPGA测试成本的关键。本申请提出一种FPGA并行测试方法，利用测试配置之间的相关性来减少配置下载次数、提高测试并行度，以降低FPGA的测试开销。主要研究内容为：1）增强测试配置相关性的可测试性设计方法，为实现片内测试配置变换奠定基础；2）基于反馈网络的测试配置片内变换方法。在片内将一种测试配置变换为尽可能多的其他配置，以减少配置下载次数。3）面向测试配置变换的测试激励生成方法。以流水的方式并行完成测试配置变换和测试激励施加，来提高测试并行度。期望通过上述探索研究，形成一种基于测试配置片内变换的FPGA并行测试方法，为提高FPGA测试效率提供可行的解决方案。
极大规模集成电路片上供电网络仿真及优化	EDA。;布图规划与布局;分析和优化;芯片供电网络;集成电路	随着集成电路工艺的发展和高性能低功耗芯片的需求，供电网络设计面临新的挑战。芯片供电电压降低而电流增大、工作频率提高造成电感效应明显、供电网络规模和线宽增大占用更多的布线资源、多供电电压和多域值电压的使用造成供电网络结构复杂等等，都给芯片供电带来新的问题，供电网络设计已经成为极大规模集成电路设计的关键。本课题主要研究：供电网络的噪声分析和降噪问题；考虑芯片封装寄生参数和互连电感的供电网络设计方法；芯片供电网络早期规划的自动化问题。从设计方法学和物理设计流程上对供电网络分析和优化方法进行研究；从理论和实际上对供电网络自去耦电容问题、封装电感去耦合问题及与布图规划相结合的供电网络早期规划问题进行探讨；突破传统方法必须通过复杂分析才能评价供电网供电性能的瓶颈，探讨供电网的几何构型与供电性能之间的直观规律。形成一套较为系统的供电网络自动设计方法和算法软件。
三维集成电路的TSV建模和信号完整性关键技术研究	TSV;耦合;信号反射;硅通孔模型;三维集成电路;信号完整性	本项目研究三维集成电路铜和碳纳米管束TSV的解析模型、电磁模型、互连信号完整性方面的关键基础科学问题。针对铜TSV和碳纳米管束TSV技术，考虑TSV的长度、直径、介电厚度和间距等因素，建立三维集成电路TSV通孔的电阻、电感、电容的解析模型，研究TSV结构参数和材料参数对其回波损耗、插入损耗等电磁参数的影响，建立精确的TSV等效集总模型和的基于TSV的隔离集总模型。研究插入冗余TSV和缓冲器的三维互连线延时与功耗的解析模型，提出同步改善互连延时与信号反射系数的TSV尺寸与布局优化算法。综合考虑三维集成电路的耦合、延时与功耗的约束，研究应用多级路由技术实现三维集成电路的TSV密度优化分配技术，为三维集成技术应用于未来集成电路设计提供必要的理论和技术基础。
面向VR应用的超高密度硅基OLED微显示关键技术研究	微显示;模拟电路设计;有机发光;CMOS工艺;数模混合集成电路	本课题针对现有沉浸式头戴虚拟现实设备体积大而笨重、佩戴舒适感差、显示内容模糊、存在眩晕等问题现状，提出利用具有3000PPI以上超高像素密度的硅基OLED微显示器作为头戴式虚拟现实显示终端的方案来突破现有显示硬件瓶颈，从海量数据扫描成像映射方法、超高密度显示驱动芯片设计方法、超精细全彩像素实现技术三个层面展开研究，通过理论推导和实验验证分析制约硅基OLED微显示器分辨率和像素密度进一步提升的深层次原因，从算法升级和设计优化的角度寻求在现有半导体和显示工艺水平下消除或弱化这些制约因素的普适性方案，最终建立具有高效成像映射、高速数据传输、高性能驱动、高密度像素、高色彩还原能力的高性能全彩硅基OLED微显示器的设计模型，并加以工程实现。硅基OLED微显示器作为关键基础器件，在军事、医疗、工业、消费、教育、社会服务等领域有广泛应用，本项目研究成果将带来巨大实际应用价值和进一步发展潜力。
基于碳纳米管的三维集成电路硅通孔互连线的建模与仿真	碳纳米管;互连线;硅通孔;三维集成电路;信号完整性	三维集成电路是微电子产业发展的主要趋势，具有巨大的潜在应用价值。硅通孔互连是实现三维集成的关键技术。传统金属或多晶硅填充的硅通孔互连线面临诸多挑战，而碳纳米管互连则具有优越的电学、热学和机械特性。本项目以基于碳纳米管的三维集成电路硅通孔互连线为研究对象，拟结合电磁学、电路及量子输运的基本理论，研究碳纳米管硅通孔互连线的寄生电学参数提取、等效电路和热特性建模以及信号完整性分析，重点解决碳纳米管硅通孔互连线的电-热耦合效应模拟、信号完整性仿真与设计优化等对三维集成电路发展起关键作用的问题，创建适用于计算机辅助设计的碳纳米管硅通孔互连模型知识库。本项目旨在用理论与数值模拟的手段研究并揭示三维集成电路中碳纳米管硅通孔互连线的温度分布和电信号传播规律，为实际制备碳纳米管硅通孔互连线提供理论指导，为开发三维集成电路计算机辅助设计工具奠定一定的理论和技术基础。
面向下一代移动通信的CMOS包络跟踪射频功率放大器关键技术研究	低功耗;包络跟踪;功率放大器;互补金属氧化物半导体	下一代移动通信中调制信号具有更高峰均功率比的特性降低了射频功率放大器的效率，包络跟踪技术是实现效率提升的关键技术。本课题研究用于下一代移动通信的CMOS包络跟踪射频功率放大器技术，拟从以下几方面展开：（1）建立包络跟踪射频功率放大器系统功耗模型，明确系统效率与信号带宽、峰均功率比的关系，为低功耗设计提供理论基础；（2）提出多级电荷泵降压变换器与线性放大器并联的包络调制器结构，研究效率提升机制及噪声抑制方法；（3）基于CMOS工艺的包络跟踪射频功率放大器芯片的研究，着重研究CMOS射频功率放大器的结构和可靠性问题。本课题的研究成果为面向下一代移动通信射频前端系统的集成提供理论基础。
高性能多路输出单片集成式DC-DC的稳定性研究	自适应补偿;多输出DC-DC转换器;频率补偿;环路稳定性	多媒体通信和计算机市场的迅猛发展既对集成电源提出了越来越高的要求，同时也为DC-DC电源管理芯片的发展注入了一股强劲的动力。而环路稳定性问题是制约DC-DC电源管理芯片发展的关键技术之一。该项目依托项目组成员多年电源管理芯片的设计经验，将经典控制理论与现代控制理论相结合，对开关型电源管理芯片环路稳定性进行深入细致的理论研究，通过改进密勒补偿、斜坡补偿等现在已有的补偿技术，研究和探索基于动态检测的自适应斜坡补偿等新型的补偿方法，通过对芯片系统外围环境及工作稳定状态的实时动态监控，来动态调节补偿量，克服负载、温度、电压对芯片稳定性的影响，并研究多路输出相互之间的干扰，以保证复杂应用环境存在电磁干扰时的系统稳定性，优化系统的瞬态响应，实现高效率、低功耗、工作可靠、成本低廉的高性能多输出DC-DC电源管理芯片。研究成果将通过投片验证，提升电源管理芯片稳定性理论和设计的核心技术。
基于压缩感知的高效CMOS图像传感器研究	消减冗余数据;CMOS图像传感器;高效率;压缩感知	基于压缩感知的CMOS图像传感器将图像压缩与采集合并进行，可以从源头上减少冗余图像数据的产生，是传统视频采集系统突破效率瓶颈的基础性和关键性研究课题。CMOS工艺特征尺寸的缩减为CMOS图像传感器像素阵列和读出处理电路内部集成压缩功能奠定了技术基础。本项目立足于CMOS图像传感器设计，研究在图像传感过程中消减冗余数据的CMOS图像传感器设计理论，研究时域和频域冗余数据识别、标记和消减的方法，研究与上述理论和方法相适应的高精度、低功耗、低面积占用的电路实现技术，最终建立基于压缩感知的CMOS图像传感器理论和方法模型，完成核心像素器件和处理电路的建模、设计、分析和优化，兼容实现CMOS图像传感器高性能传感成像和高效率数据输出处理。研究成果为小尺寸工艺下新一代高智能化CMOS图像传感器芯片设计提供可行性理论指导和技术方法，并广泛应用于图像信息采集系统。
基于元胞自动机的SRAM_FPGA单粒子故障传播机理及容错方法研究	FPGA测试;单粒子效应;故障传播;VLSI;元胞自动机	工艺缩减导致单粒子效应引起的二次失效持续增加，给传统的单粒子效应建模方法及加固方法提出了新挑战。以SRAM_FPGA为研究对象，明确单粒子故障传播特性的科学内涵，确定其研究内涵、描述方法和研究内容；探索故障传播关键路径的确定方法，建立元胞自动机单粒子软故障传播模型；研究模型的表征参数及其测试方法，实现单粒子故障注入并验证模型有效性；研究关键路径三摸冗余算法和布局布线优化算法，提升布线资源抗单粒子翻转能力；探讨单粒子多位翻转与用户电路布局的空间几何关系，揭示单粒子多位翻转机理，实现抗单粒子多位翻转容错方法。 研究成果可深化对单粒子故障传播特性的认知，丰富SRAM_FPGA软错误分析理论和和抗单粒子效应加固设计方法，为无辐射加固工艺的非宇航级VLSI在空间应用提供理论依据和方法指导。同时，研究成果对促进元胞自动机理论的推广应用具有积极意义。
三维片上网络通信自适应容错方法研究	硅通孔;自适应容错;集成电路;故障测试;三维片上网络	三维片上网络通过硅通孔（TSV）将多层芯片进行堆叠，具有集成密度大，通信效率高等特点，是片上多核及众核系统的主流通信架构。然而工艺偏差及物理缺陷所引发的错误和TSV良率较低等因素，使得三维片上网络面临严重的故障问题。为保证通信效率，对三维片上网络进行容错设计必不可少。本课题拟以三维片上网络通信的三个基本阶段为主线，研究能够根据故障状态动态选择最优容错策略的自适应容错方法。首先，研究基于FIFO故障粒度划分的自适应容错方法，突破传统粗放式FIFO容错的局限；其次，设计针对关键部件冗余加固的高可靠交叉开关，在故障状态下保证芯片正常通信；再次，探究能够感知TSV故障的自适应容错路由算法，在TSV出现严重故障时，使芯片通信性能损失降到最小；最后，研究基于自适应TSV控制器的高效容错策略，屏蔽TSV故障。通过本课题的研究，建立系统的自适应容错体系，为提升三维集成电路的可靠性提供理论方法和关键技术。
集成电路分析中的非线性模型降阶方法研究	线性化;时域;非线性;集成电路分析;模型降阶	集成电路分析是集成电路性能分析与优化的基础。本项目针对当前模型降阶理论发展中非线性电路模型降阶这个瓶颈问题开展研究。针对非线性模型降阶的线性化及投影降阶两个方面,研究基于晶体管级/子电路级的分段线性化方法，扩大分段线性模型覆盖的状态空间范围，减少分段线性模型对于"训练"输入的依赖；研究基于小波的时域非线性模型降阶方法，研究基于压扩技术及自适应技术的小波时域非线性降阶及精度控制方法,提高非线性电路模型降阶的时域逼近精度，解决现有频域非线性模型降阶算法在时域逼近精度较低的问题。本项目研究不仅对解决集成电路分析中的非线性模型降阶的实际问题具有现实意义，也将进一步推动非线性模型降阶理论的发展。
基于电场分布的CMOS互连系统电容模型和电路设计优化研究	耦合电容;空气间隙;CMOS互连系统;电容模型;扩散阻挡层	高速发展的CMOS集成电路技术给互连系统（BEOL interconnect）的设计带来了巨大的挑战：互连系统的延时难以跟上CMOS器件速度的提高，其功耗占整个芯片功耗的比重也越来越大，在65纳米及以下，由它带来的信号完整性问题将成为决定电路性能的瓶颈之一。准确和高效的提取CMOS互连系统的寄生参数对于集成电路设计是至关重要的，现在急需一个能兼顾准确性，效率和灵活性的，求解互连系统寄生参数的简约解析模型 （compact model）。基于此，我们提出"基于电场分布的CMOS互连系统电容模型和电路设计优化研究"项目，争取在2-3年内，在对CMOS互连系统导线间的电场分布进行分析和有效划分的基础上，建立CMOS互连系统的简约解析电容模型，实现电路设计的优化。该模型应能针对不同导线和电介质层尺寸大小以及最新的互连技术，如铜扩散阻挡层，空气间隙技术等求出相应的解，并能被嵌入到各种电路模拟系统中。
嵌入式存储器容错设计关键技术研究	内建自修复;容错设计;进化硬件;嵌入式存储器	嵌入式存储器是集成电路的重要基础部件。随着密度和复杂度的急剧上升，其发生故障的概率大大增加，严重影响了芯片的成品率和可靠性。针对上述问题，本项目针对存储器的容错设计开展多层次，多角度的研究工作。?通过对主流March自测试算法的优化改进，?融合散列技术与基于CAM、地址分割和纠错码的自修复技术，研究高覆盖率低开销的BISR技术，提高存储器的成品率。针对老化和软错误，研究统一的检测算法；采用进化硬件方法研究存储器关键部件的抗老化容软错设计，提高存储器的可靠性。研究存储器容错设计的快速进化理论，通过在遗传算法中引入新的变异算子，在进化硬件设计中融合粒子群算法和神经网络算法，减少进化计算的搜索空间，克服进化硬件的收敛性问题。
集成电路抗故障注入攻击早期诊断关键技术研究	集成电路设计;早期诊断;硬件模拟;集成电路安全;抗故障注入攻击	集成电路芯片已广泛应用于国计民生的各个领域，成为我国信息化和信息安全体系的重要基础。一个集成电路芯片可以集成几十亿只晶体管，如此高的复杂度使芯片设计本身的安全完整性越来越难以保证。攻击者可以采取多种手段对芯片薄弱环节进行攻击，以窃取和修改芯片内部的敏感数据，会造成巨大的经济损失和社会危害。因此，在设计阶段对芯片设计进行早期诊断，查找安全隐患，采取防护措施，对提高芯片和信息系统安全性、缩短设计周期和降低成本具有重要意义。目前，故障注入攻击已成为芯片安全的重要威胁。本项目围绕故障注入攻击作用机理和建模、低成本故障注入机制、高效激励生成方法、以及抗故障注入攻击量化评估体系等方面展开重点研究，通过形式化建模和故障注入机制的创新性探索，将实现一个高效的硬件模拟环境，用于集成电路设计抗故障注入攻击的早期诊断。项目研究成果可以广泛应用于芯片的开发过程以及第三方检测，有助于促进我国集成电路产业的发展。
面向60GHz通信-雷达应用的可配置毫米波锁相环系统	锁相环(PLL);60GHz;雷达;可配置;通信	5G移动通信、车联网、智能家庭、具有定位和监测功能的无线传感网络等诸多应用提出了强烈了毫米波通信-雷达一体化需求。基于申请人及团队在60GHz V波段全集成通信收发机及94GHz W波段雷达发射机的工作基础，采用CMOS工艺，面向60GHz通信高阶调制（64QAM及以上）及雷达高精度探测应用，开展可配置毫米波锁相环系统的设计理论和技术的创新性研究。. 对CMOS有源器件及无源器件寄生效应和损耗机制进行深入研究，揭示出其各自参数对压控振荡器等时钟电路性能的影响；提出基于双模压控振荡器的可配置∑-△小数分频锁相环结构，开展可配置锁相环系统优化方法及补偿技术研究，提升压控振荡器、分频器及∑-△调制器等关键电路及模块性能，形成较为完整的毫米波可配置锁相环设计理论及方法。. 以上方面的研究成果将有力推动我国通信-雷达一体化理论和技术的发展，为5G毫米波通信系统的实现提供有力支撑。
三维集成电路热可靠性快速分析与在线优化技术研究	热可靠性;在线优化;快速分析;三维集成电路	三维层叠式（3D）集成技术是目前及未来的微处理器的发展趋势。然而，热可靠性问题已成为三维集成电路（3D IC）设计与应用的主要限制因素。三维层叠式集成允许更多的有源器件层叠在一起，这会显著提高芯片功率密度，并导致芯片散热效能降低。同时，其多核处理器的温度分布又高度依赖于软件程序负载。有效的热可靠性分析与优化技术是实现和推动三维高性能微处理器发展的核心技术。本项目中拟研发针对三维集成电路的新型热可靠性快速分析与在线优化技术。新技术相对现有技术具有多方面优势与创新：新技术含有快速而又精确的热可靠性分析方法，高度可扩展而又高效的分布式优化方法，防止过冲效应的预测控制技术，综合考虑多种热失效机制的优化方法等多种先进方法与技术。新技术将解决三维集成电路研究中的核心问题，能够大幅改善三维集成电路的可靠性与提高其运行效率，推动三维集成电路技术的发展。
纳米工艺下集成电路自动布线算法研究	布线;成品率;纳米工艺;可制造性;物理设计	随着集成电路工艺进入纳米阶段，集成电路设计和制造遇到了成品率降低的巨大挑战。本课题重点研究和探讨纳米工艺下集成电路设计中的复杂物理效应问题，研究面向制造的自动布线算法，内容有： 1、研究考虑参数变化的互连线的计算与建模，包括考虑工艺影响的线宽度和高度变化、考虑工作参数变化，如工作电压和温度变化影响的时延计算模型。 2、研究面向可制造性设计的总体布线、布线资源分配和详细布线算法，包括在布线过程中考虑关键区域CA的详细布线算法、考虑冗余通孔RV添加的总体布线和详细布线算法、考虑光学邻近效应OPE的详细布线算法、考虑化学机械抛光CMP的布线算法和布线资源分配算法。3、研究成品率驱动的互连线优化方法，考虑工艺制造及纳米物理效应对互连线时延和信号完整性的影响。课题目标是在布线过程中考虑工艺及制造的影响，提高纳米工艺下集成电路设计的可制造性和成品率。
密码算法的并行化处理与多核系统的安全防护研究	多核处理器;密码算法;并行化处理;抗攻击	多核处理器的出现为密码算法的并行化处理提供了重要的机遇，但也对密码系统的安全防护提出了新的挑战和要求。本项目旨在深入研究高性能的密码算法并行化处理方法，并根据并行架构的优势和缺陷因地制宜地提出防御攻击的有效机制，实现高效性和安全性的有机统一。首先，本项目将全面评估多核架构在片上网络通信，存储管理，旁道攻击等方面的安全漏洞，建立符合安全性要求的多核处理器框架模型；第二，本项目将基于框架模型提出对称，非对称，杂凑等三大类密码算法的并行分解方法，解决分解方案的设计、评估和优化实现问题；第三，本项目将结合多核处理器的并行计算能力及其它固有特征提出针对特定攻击方法的防御技术，从而切实增进密码算法并行化实现方案的安全防护水平；最后，本项目将设计相应多核处理器平台的原型系统，完成对各项关键技术的验证。
基于最小能量追踪的SoC能量管理模式基础研究	最小能量追踪;高效PSM/PWM双模调制;能量平衡模型;SoC低功耗设计;SoC能量管理模式	本项目瞄准SoC的发展趋势，针对新一代SoC对节能降耗的更高要求，试图从系统能量输运角度，研究SoC低功耗设计的本质机理。项目将从系统能量平衡原理入手，首先提出并建立SoC供电部分PMU中功率集成电路的能量平衡模型，研究其能量输运问题；同时提出SoC的能量管理模式，并基于SoC电源管理闭环调节系统，研究SoC能量管理模式下的最小能量追踪MEPT算法。功率集成电路的能量平衡模型具有明确的物理意义，可从本质上揭示能量在功率变换电路中的传递关系，基于该能量平衡模型，通过对功率集成电路的能效分析，可得到高效PSM/PWM双模调制模式；基于对SoC能耗与负荷及其电路中MOS器件工作状态关系的研究，可得到以最佳能量分配方式实现最小能量追踪的SoC低功耗能量管理策略，为新一代SoC低功耗设计奠定理论基础。本项目所做理论研究具有研究手段的先进性、研究内容的国际前沿性。
在高维参数空间中集成电路性能分布分析方法研究	区间计算;SRAM存储器单元失效;电路性能分布;高维度参数空间;稳定性分布	工艺偏差导致流片后的实际电路参数偏离设计值，因此仅考虑设计值这一点的性能已不能满足设计者的需求，他们更关心电路参数扰动时电路性能如何褪化、成品率如何分布、以及参数空间中性能指标完整的分布图像。研究电路性能分布，已成为提升成品率的关键问题。本项目以模拟电路鲁棒稳定性和数字电路中SRAM存储器单元失效问题作为切入点，分析高维参数空间中电路性能分布。现有控制论的鲁棒稳定理论无法直接使用，指数爆炸的蒙特卡罗法难以应用于高维，符号仿真法难以应用于高阶电路稳定性分析。本项目提出利用区间计算的约束满足问题求解方法和高效空间切分技术，以参数空间中的"超立方体"切分代替蒙特卡罗法中的"点"采样，分析模拟电路的稳定性、稳定裕度、增益/相位裕度等性能分布；针对存储器单元失效分布分析的特殊困难，提出利用自适应多层次滑动窗口方法快速寻找失效边界并统计失效概率。本项目将为电路性能分布分析提供新思路和方法。
多模式隔离型单管AC-DC集成芯片控制策略及算法研究	开关电源;电源管理（DC-DC;多模式控制;AC-DC;DC-AC）;数字电源	隔离型单管AC-DC电源广泛应用于手机、平板等移动设备的充电适配器，其集成控制芯片是电源环路的核心，是决定电源关键性能的重要环节。为满足未来分钟级的快速充电需求，隔离型单管AC-DC电源需达到百瓦级功率以上且保持高性能。由于此类电源的开关器件只有一个，可控余地小，现有集成芯片的控制模式单一，所以在高功率等级时无法兼顾宽负载和宽输入电压范围下各工作状态的最优性能。本项目将针对此问题，以集成芯片的多模式控制策略为突破重点，通过建立多模式下精确的损耗模型、环路模型及EMI模型，研究和解决最优控制模式设定、多模式间低扰动平滑切换、输出高精度补偿、高动态响应自适应环路调节以及多模式下EMI有效抑制等关键技术问题，最后实现高功率等级下高效率、高精度、高动态响应以及低EMI的隔离型单管AC-DC集成芯片控制策略，并进行流片验证，为此类芯片设计提供理论指导。
面向SoC高温老化测试的靶向化矢量优化生成与测试调度方法研究	高温老化测试;测试调度;测试矢量生成	老化测试是芯片产品早期筛选的有效手段，对提高产品可靠性具有重要作用。采用老化炉的传统芯片高温老化测试方法存在以下不足：①测试能耗较高；②对芯片温度的控制精度有限，实际芯片的环境温度与芯片在炉体内的位置有关；③这种施加环境温度的方式是基于"芯片温度处处一致"的假设。然而实际芯片上存在"热点"，与假设并不相符。.本课题将本为缺点的高测试功耗反用于加热芯片，提出一种新型SoC芯片老化测试方法。课题在分析测试矢量热特征的基础上，通过矢量生成与优化控制矢量的位特征，通过测试调度控制矢量施加时间，可满足SoC老化测试对温度与时间的要求。本思路的特色在于：①不但可进行"热点"模拟，而且可使并行老化测试时不同模块被控制于不同温度，提高老化测试精度；②节省能源，降低对老化测试的设备要求。本课题可望在具备温度靶向能力的ATPG、温度感知的测试调度等问题的研究中做出创新成果。
具有IP保护特质的集成电路系统新型设计方法研究	大规模集成电路设计;版权保护;集成电路设计优化;集成电路测试;集成电路验证	当今社会信息化的巨大需求促使信息技术高速发展。作为信息技术的基础，集成电路的集成度和复杂度越来越高，设计和制造成本出现指数增长，使得集成电路的知识产权(IP)保护问题变得极其突出。如何快速地、便捷地、可靠地、低成本地验证集成电路设计的克隆以保护集成电路的IP已成为一个迫切需要解决的问题。这个问题解决不好，会极大地限制集成电路设计领域的自主创新活动，从而阻碍我们国家建设成为创新型国家的战略进程。现有各种集成电路IP保护技术都无法有效地解决这个问题。本课题旨在尝试一个新的解决思路：面向集成电路IP保护的设计方法（design for IP protection），创新性地通过三个融合的机理与实现方式的研究- - 集成电路IP保护与集成电路设计的有机融合、IP保护与集成电路验证和测试的高效融合、以及IP保护指标与集成电路传统设计指标的系统融合，使得集成电路天生具备反克隆的特质。
用于痫样脑电在线检测的gm-C小波滤波器实现理论与方法研究	运算跨导-电容电路;痫样波形检测;穿戴式动态脑电;模拟小波滤波器;在线数据缩减	穿戴式动态脑电（WAEEG）是癫痫诊断技术的前沿研究方向。目前WAEEG研究的焦点为脑电信号的在线数据缩减，其核心任务是痫样波形（EW）检测电路的设计。本项目拟研究EW检测用极低频gm-C小波滤波器的实现理论与方法，包括：(1)提出基于移动最小二乘的实小波基逼近模型和复小波基相位逼近模型，并利用非均匀采样方法优化求解，从而提高EW检测的精度和实时性。(2)提出基于矩阵标定理论的gm-C实小波滤波器优化结构，以多回路反馈结构为框架，利用矩阵运算优化节点方程系数矩阵，从而实现通用性和动态范围的协同提升；在此基础上，提出"共享型"gm-C复小波滤波器的优化结构，以降低系统的体积与功耗。(3)提出基于串联-并联电流镜技术的极低跨导值gm单元设计方法，以降低电路的噪声和失配误差。(4)利用真实脑电数据评估gm-C实小波和复小波滤波器的EW在线检测性能，完成0.18微米CMOS工艺下的流片和测试验证。
三维器件结构多内核处理器互连低功耗技术	MPSoCs;3D集成芯片;低功耗;互连	本课题针对采用穿透硅通道（TSV）等技术的3D（Three Dimensional）芯片结构，研究MPSoCs（Multi-Processor System-on-Chips）互连低功耗技术。以3D芯片层间互连线的小负载、高传输特性为技术突破口，研究新器件结构对MPSoCs互连低功耗性能的影响。重点研究3D-MPSoCs芯片热点检测和预测技术，在保证系统整体低功耗要求的条件下，提高芯片的可靠性。以交换节点为核心，检测和预测互连功耗，采用自适应路由、动态重构和DVFS等低功耗技术，实现3D结构下的多内核互连低功耗技术。以200-2000内核的CPU和GPU芯片结构为研究对象。目标实现3D结构MPSoCs芯片比2D结构芯片，互连效率提高1个数量级（10倍），互连低功耗效率提高30%以上。获取一批相关发明专利，为我国下一代超大规模集成电路的发展提供基本的理论和和技术支撑。
SOC集成电路中互连线的电热协同分析	电特性;协同分析;热特性;互连线;片上系统	SoC（片上系统）集成电路的发展使得互连线的电特性、功耗和热特性成为限制系统速度、功耗以及可靠性的关键因素。本项目将针对深亚微米至纳米工艺SoC集成电路，建立互连线的电热耦合模型，并发展基于电热耦合模型的互连线电热协同分析方法。项目的研究内容与主要特色是：1）建立考虑频变传输线效应的互连线的功耗模型，提高了功耗分析的精度；2）建立互连线的1维解析温度模型，提高了温度分析的效率；3）建立互连线的电热耦合模型，充分体现了互连线的电特性、功耗与热特性之间的相互耦合作用；4）提出基于电热耦合模型的互连线的电热协同分析方法，可以精确分析互连线的电热耦合特性对SoC系统速度、功耗以及可靠性的影响，提高信号完整性分析的精度。
CMOS毫米波电路基于自动建模的验证方法	毫米波电路;电路验证;自动建模;CMOS;可测性设计	随着集成电路工艺的不断发展，CMOS电路已逐渐拓展到30 GHz~300 GHz的毫米波电路。晶体管尺寸的缩小以及工作频率的提高使得高频电磁耦合效应对电路的影响变得越来越显著。传统的用于模拟电路的设计验证流程已经不能满足设计者所需。主要问题在于首先电路仿真与实验测量之间存在着很大的差别。设计者需要多次的流片进行验证。其次一旦芯片工作不正常，很难确定导致故障的原因。本课题研究毫米波电路元器件和系统的自动建模方法及其应用。自动建模基于电磁场数值仿真或者实验测量的数据，构造可以用于电路仿真的动态系统模型。基于自动建模方法，该课题同时研究可以应用于毫米波电路的流片前最终验证(Silicong Sign-off Verification)方法学以及系统的可测性设计和故障诊断。本项目研究的各项技术将构成系统性的新一代的毫米波电路设计验证方法学，用于降低毫米波电路开发成本、周期以及设计者开发的技术门槛。
高能效FPGA高层次综合研究	高能效;高级综合;FPGA	随着可编程器件在芯片规模和运算能力方面的快速增长，FPGA已逐步发展成为一种系统级平台芯片，被作为加速器越来越广泛地应用于计算密集型领域。这些领域中的应用普遍使用复杂的算法，而高复杂度设计和快速设计开发需求之间的矛盾使基于硬件描述语言的FPGA设计方法面临巨大的挑战。高层次综合通过提供高于寄存器传输级的设计抽象层次，能够大大提高设计开发效率，被越来越广泛地认为将是解决FPGA设计效率问题的最有效途径。前期工作中，申请人已研发了高能效FPGA高层综合工具"雅芯"（ArchSyn），本项目将在前期工作基础上，通过对高层次综合中的两个核心问题：1）代码优化建模及算法、2）可配置处理单元结构及功耗优化的研究，提高FPGA高层次综合工具的能效，突破FPGA高层次综合中的关键技术，对解决高设计复杂度与快速设计开发需求之间的矛盾具有重要的理论意义和实用价值。
高效率集成化CMOS能量获取关键技术研究	高效率;能量获取;射频;压电	本项目主要研究适用于物联网中传感器节点以及微型电子设备的射频和压电双能量源的能量获取系统设计中关键技术。首先针对两种不同能量源的收集器，进行射频天线和压电传感器的高层次的建模研究，获得可用于后续设计仿真的高精度解析模型。针对传统整流电路启动电压高，转换效率低和自身功耗大的问题，深入开展射频和压电能量收集整流器设计中的近零启动、同步脉冲控制的有源负电压转换和阈值电压补偿等技术降低整流器的启动电压。基于65nm的CMOS工艺，充分利用器件的亚阈值特性，并结合衬底驱动和准浮栅等技术，开展超低低功耗的基准源电路、运算放大器、比较器等模拟单元电路的设计研究。最后，为了扩大双模能量获取系统的应用范围，本项目还将对基于平均电流模控制的同相低功耗升降压型DC-DC电压转换电路进行进一步研究。
低功耗射频收发技术研究	电流复用技术;低功耗;集成电路设计;射频收发技术;增益提升技术	近年来，低功耗成为无线通信系统发展的重要趋势之一，而低功耗射频是实现低功耗无线通信系统的关键所在。正是在这样的应用背景下，低功耗射频收发技术被人们提出并逐渐成为业界的研究热点。本课题提出了一种在IQ支路相同功能模块之间复用偏置电流的射频收发机结构，实现了收发链路中多个模块的电流复用，可显著降低系统功耗；创新性地提出了适用于低噪声放大器和混频器的增益提升技术，同时结合改进的滤波器设计方法来降低各功能模块的功耗，从而进一步降低射频收发系统的功耗。本课题将根据以上研究内容建立低功耗射频收发系统的设计理论和方法；运用提出的相关技术和设计方法指导射频收发系统和各电路模块的低功耗设计并进行流片验证；根据验证结果进一步完善低功耗射频收发系统的设计理论和方法。
三维片上网络热均衡关键技术研究	NoC;动态热管理;体系结构;热均衡;3D;硬件原型	摘要（限400字）：.3D NoC融合了三维集成电路和片上网络两个领域的技术优势，不仅可以提高芯片集成度，而且可以从体系结构层面改善片上互连的通讯性能，为集成电路设计技术的发展提供新的空间与挑战。其中，关键科学问题之一是需要解决芯片的散热问题。传统二维芯片中的发热问题已不容忽视，在三维集成电路中，由于硅片堆叠导致的发热问题更加严重，需探索新的方法和技术以保证芯片可靠性。.本课题以热均衡理论为基础，以降低温度梯度，消除芯片中的"过热点"为基本思路，结合3D NoC中资源节点多样性和非均匀性等特点，研究热模型与热分析方法，探索新型3D NoC体系结构及动态热管理技术。提出RePN系统，通过可重构硬件原型，将硬件加速能力与软件模型求解能力高效结合，从而解决3D NoC热均衡优化中的面积、性能、功耗、温度均衡多约束空间探索、超长仿真时间等技术难题。
基于解耦合和智能寻优的非线性电路直流仿真研究及应用	伪暂态法;同伦法;直流分析;模拟电路仿真;智能寻优	在通信产业和智能终端等应用的发展中，模拟电路仿真技术至关重要，它是保障集成电路芯片和电子产品设计、测试、诊断、维护全寿命周期可靠性的重要手段。在电路仿真中，直流分析不仅是电路运行的基本评定，还是其他分析方法如交流、暂态分析的必要基础，因此对直流分析的研究具有重要的理论和实际意义。本项目针对现有仿真算法的技术瓶颈，以进一步提高大规模电路直流分析的收敛性和收敛效率为目标，以伪暂态法和同伦法为切入点，着重研究如下内容：（1）提出一种带强阻尼和步长优化控制的纯伪瞬态法，解决振荡、解曲线不连续和步长设置不当的问题，提高大规模电路的收敛性和收敛效率；（2）提出一种基于解耦合思想和非奇异降维算法的新型同伦法，解决解曲线折叠和解曲线追踪空间维数太大的问题，提高大规模电路的收敛效率；（3）对上述新型伪暂态法和同伦法的收敛性进行理论分析，并提出把智能寻优和伪暂态法、同伦法结合起来求解多个直流操作点。
基于Volterra级数的ADC数字后台校正技术研究	Volterra级数;模数转换器;数字后台校正	随着制造工艺的改进和电路设计技术的提高，模数转换器（Analog to Digital Convertor, ADC）发展非常迅速。为了提高转换速度、分辨率和功耗等性能指标，出现了多种新型结构。但对于ADC而言，噪声、功耗、速度与非线性之间是相互制约的，高精度要求电路噪声和失真必须得到很好的抑制。基于ADC电路结构特点及导致ADC非线性的各种因素，提出了ADC校正技术。通过校正ADC的非线性，达到高精度要求。Volterra级数可以精确地反映ADC的非线性特性，并且其处理方法相对简单。对于较小或中等非线性电路，只用Volterra级数的前几项就可以比较准确地表示出系统的非线性。本项目采用基于Volterra级数的ADC数字后台校正技术，通过求解各阶Volterra核，对各种不同类型的 ADC进行建模,并对仿真的输出信号进行校正处理，与校正前相比较，达到消除ADC各次谐波，减少非线性的目的。
集成电路中碳纳米管互连建模与仿真	多壁碳纳米管（束）;互连线;量子效应;等效电路模型	在纳米尺度集成电路中，传统的金属互连线将面临各种性能极限问题。由于碳纳米管具有优良的电、热特性，是未来纳米集成电路中非常具有应用前景的互连材料。本项目针对目前主要制备的多壁碳纳米管（束）互连线的物理特性、等效电路模型以及信号传输性能进行研究。创新理论和方法成果包括：1.多壁碳纳米管互连线的等效电路模型和无源降阶方法；2.多壁碳纳米管互连线时延和串扰的快速估算公式；3.多壁碳纳米管束互连线的准确高频特性与简化电路模型；4.多壁碳纳米管束互连线的电热耦合模型与电热协同分析方法论。研究成果将有助于解决目前SoC中金属互连线的电热性能极限问题，对未来纳米尺度集成电路中碳纳米管互连线的分析设计有重要的指导意义，同时也为今后碳纳米管互连线的制备提供了理论导向。
面向雷达信号处理动态可重构处理器中阵列路由结构和数据缓存机制的研究	雷达信号处理;可重构处理器;数据缓存机制;阵列路由结构	粗粒度动态可重构处理器通过提高计算并行度和实现动态硬件资源复用，既具有ASIC硬件的高能效，又具有一定的软件灵活性，近年来逐渐成为通用DSP和专用集成电路在雷达信号处理领域的替代方案。随着雷达信号处理性能要求越来越高，已有动态可重构处理器中的阵列路由结构和数据缓存机制已无法满足其日益增长的计算性能和数据访存带宽要求。本项目：提出了一种面向雷达信号处理的粗粒度可重构阵列层次化可扩展的路由结构，实现计算阵列在满足高任务并行度和高效任务流水，同时获得最佳的性能和硬件开销比；提出了一套结合了面向雷达信号处理动态可重构处理器中数据流特点的缓存结构和管理方法，使得计算阵列访问冲突降低、访问命中率提高，改变了传统的动态可重构处理器中数据缓存的访问方式，从而提高了动态可重构处理器的计算性能。本项目的研究，将为提高动态可重构处理器的计算性能奠定必需的理论基础。
可与MPSoC高度融合的片上自主测试-自主修复关键技术研究：针对自然、人为可靠性威胁	故障容错;片上自主修复;片上自主测试;可靠性;测试调度	对集成电路计算能力不断增长的要求促进了14-28nm主流制造工艺以及复杂多核片上系统（MPSoC）架构的出现。在此趋势之下，集成电路的可靠性问题日益严重，导致使用过程中自然、人为失效（故障）频发。因具有"抗使用中失效能力"，片上自主测试-自主修复技术近年来备受关注。然而此技术目前仍存在诸多问题，包括：自身功耗偏高、数据稳定度不足、对人为可靠性失效问题响应能力较差，以及自主调节"副作用"较大等。上述问题阻碍了其与MPSoC实现高度融合。本研究针对以上问题，旨在通过探索多核条件下的自主测试调度技术，结合新型片上自主测试结构设计，并挖掘片上自主修复潜力，攻克高稳定度片上自主测试、多约束条件下测试调度、低损耗片上自主修复等关键技术，实现片上自主测试-自主修复技术与MPSoC的高度融合，促进其抗失效能力的发挥。最终，推进集成电路全生命周期可靠性保障。
小波开关电流技术实现理论与方法	集成电路设计;低电压低功耗集成电路	小波函数与小波变换的低压低耗集成电路技术实现是集成电路设计学术前沿和难点。本课题将低电压低功率开关电流电路技术拓展到小波函数与小波变换实现研究领域，系统地研究用开关电流电路技术实现连续小波变换、小波变换算法，提出时域和频域小波变换开关电流技术电路实现理论和方法，提出开关电流小波函数发生器和小波变换电路基本元器件系统生成理论与方法，提出小波变换算法开关电流技术实现理论和方法，提出小波变换开关电流电路低电压低功耗运行条件下最优结构设计方法，为实现低电压低功率全集成开关电流模拟小波变换提供理论基础，发表学术论文，研制新的模拟小波变换电路芯片，为实时小波变换提供一种重要的新的实现途径。它将开创小波变换实现研究的一个新领域，对推动开关电流电路理论与设计技术应用于小波变换及其网络实现、建立和发展新学科、推动小波理论及其应用的发展有重要的理论意义和实际意义。
实速测试中低成本的功耗安全测试方法研究	协同优化;低成本;测试功耗;功耗安全;实速测试	在芯片生产测试中，实速测试是保证时序相关测试质量的关键性技术。但是，实速测试过程中可能产生的高功耗会导致芯片结构损坏、可靠性下降、成品率降低和测试成本增加等问题，因此急需深入研究低成本、功耗安全的实速测试方法。.    本项目拟研究：（1）协同优化热相关的测试安全、电源噪声相关的测试安全和测试成本，构建低成本功耗安全的实速测试总体框架；（2）针对线性解压测试环境中特别严重的功耗问题以及优化移位功耗、捕获功耗与测试成本之间的矛盾，研究低成本、功耗安全的X填充策略和测试压缩方法；（3）将成本因素引入功耗度量中，研究"功耗成本度量"模型，以及具有动态调节能力的功耗安全控制方法，并融入芯片的功耗安全可测性设计流程。.    本项目拟实现在确保实速测试功耗安全的基础上，对测试成本相关的多种因素协同优化，以促进完善芯片的安全性可测性设计。
星载图像压缩实时高效算术编码器结构研究	专用集成电路;图像压缩;JPEG2000;算术编码器;星载	算术编码器因其串行计算的本质，已经成为制约星载图像压缩硬件系统实时、高效计算的瓶颈。本项目紧紧围绕星载系统对算术编码器实时、高效的计算能力要求，同时考虑星载系统对算术编码器结构面积、功耗、高可靠性的性能要求，以算术编码器硬件自适应编码方法和结构为宏观设计目标和方法，解决模型更新算法与重归一化算法所面临的硬件并行化问题。同时，针对现有研究在算术编码器门级映射过程中完全依赖综合器所造成的不能较好地均衡性能、面积、功耗的缺陷，以算术编码器门级网表为应用对象，以环结构重构算法和重定时优化算法为切入点，解决流水线性能最大化问题，最终期望为算术编码器结构的研究提供新的支撑技术。本项目的研究针对星载图像压缩系统中的迫切需求和技术瓶颈，也是我国"探月工程"、"高分专项"等重大探测领域规划确定的重点任务，具有重要理论意义和实用价值。
微陀螺片上后台自校准与自补偿关键技术研究	微陀螺;导航;接口芯片;自校准;数字后台校正	微陀螺是最重要的微传感器之一。航空航天、武器装备等导航级应用需求驱动微陀螺向着高稳定性方向发展。微传感器件参数与工艺、材料、封装等密切相关，性能受环境、老化、机械疲劳等影响显著，仅从微传感器件角度难以满足导航级应用的长期稳定性需求，片上校准和补偿方法是研发导航级微陀螺的一种必要方法。本项目针对传统微陀螺"出厂校准"方法需要使用专用仪器，无法在应用现场使用，且效果仅对校准时刻有效的问题，以及现有微陀螺片上校准方法为"前台"工作方式，无法在微陀螺正常工作时进行，校准补偿效果受限的问题，力图从接口电路设计角度进行探索，提高微陀螺系统的长期稳定性，以满足导航级应用需求。核心思想是：借鉴模数转换器的后台校准思想，在微陀螺接口芯片上内置后台校准电路，在不借助片外仪器的情况下，以"后台"工作方式，实时准确检测系统的标度因子、零偏参数，并实时进行校准与补偿，提高微陀螺在各种应用条件下性能的长期稳定性。
基于线性调谐宽带CDTA的电流模式连续时间可重构模拟阵列	模拟阵列;可重构;宽带;线性调谐;电流差分跨导放大器	可重构阵列在工业自动化、传感器、通信、航空航天测控系统等领域有着广泛的应用前景。现有连续时间可重构模拟阵列存在以下问题：1）基于运算放大器的可重构阵列带宽很小；2）基于运算跨导放大器（OTA）及电流传输器（CCII）电压模式可重构单元输出阻抗高、且随频率发生变化，基于OTA及CCII电流模式可重构单元输入阻抗高、且随频率发生变化，在形成可重构阵列时，传输损耗大，且传输损耗随频率改变而引起输出信号失真；3）OTA及CCII器件输入端寄生参数较大，高频特性较差，带宽较小。为了解决这些问题，本项目提出一种新的电流模式器件-线性调谐宽带CMOS电流差分跨导放大器（CDTA），用该器件构成电流模式连续时间可重构模拟阵列。研究内容包括：1）线性调谐宽带CMOS CDTA电路设计；2）基于CDTA的电流模式可重构模拟阵列单元设计；3）基于线性调谐宽带CDTA的电流模式连续时间可重构模拟阵列设计及应用。
面向双阈值电压及电源门控技术的低漏功耗调度算法研究	调度;数据通路资源;低漏功耗;高层次综合	随着半导体工艺的精细化进程，14nm工艺技术已经发展至大规模量产阶段。在超大规模集成电路的功耗中，漏电功耗所占比重日益增大，已成为重要的集成电路设计指标。本项研究拟在高层次综合的调度问题中对集成电路系统的漏电功耗优化问题展开研究，通过结合使用双阈值电压及电源门控技术以拓展漏电功耗的优化空间，并最终提供优化漏电功耗、时序、面积等设计指标的调度方案。研究拟分两阶段开展：第一阶段，拟将双阈值电压与电源门控技术相结合，通过权衡漏电功耗及电源门控效益，实现在调度中对二者的综合优化；第二阶段，为避免片面优化漏电功耗所导致的硬件资源使用量增加这一现象的出现，申请人拟在调度中采用基于图论的方法对多项资源(运算器、寄存器、互连等)的使用量进行准确地评估，并在调度中实现硬件资源及漏电功耗的同时优化。本项研究成果能够为低漏功耗自动化设计提供算法理论基础，并为低漏功耗高层次综合设计提供新的实用化工具。
纳米尺度CMOS工艺下智能射频前端关键技术研究	全局设计;混叠滤波;无线通信;可重构射频前端	随着无线通信标准的演变、无线通信设备多频段多模式需求的增长，市场亟需高灵活性及低成本的射频前端方案。工业界方案多采用开关控制中心频率不同的多个声表面滤波器，需要承受较高成本。基于此，本研究通过理论分析和流片验证，应用混叠滤波技术，在全局设计的理念下，提出全新的全集成可重构的智能射频接收机，实现前端射频滤波器能够根据需要任意改变中心频率、带宽、阻带抑制比等性能，以解决多标准通信协议共存和互相干扰的难题，并使得所有元件均能集成在同一个芯片上，极大降低了成本。本研究提出并验证的电路与系统可以用于产业化，能够带来很好的经济效益和社会效益。
NoC众核系统的核级冗余容错管理和替换方法研究	核级冗余;片上网络;众核;容错	NoC众核系统具备比多核系统更好的性能，但对于永久性核心故障问题更加敏感。广泛应用于工业界的核级冗余技术，因与NoC具备互补性，成为NoC众核系统容错领域的研究热点。本课题针对基于核级冗余技术的NoC众核容错系统，研究其核心管理和替换方法中的难点和重点问题。具体来讲：通过打破管理核和计算核的角色界限，增加管理核冗余替换备选空间，提出能够在任意故障下自动重组的核心管理结构及其重构机制，研究提高核心管理系统鲁棒性、可靠性的方法；通过将虚拟拓扑技术和NoC拓扑还原技术相结合，提出能够支持核心物理拓扑恢复的NoC架构及其配套的虚拟拓扑映射方法，解决核级冗余替换中存在的性能差别问题；最后根据在线故障恢复需求，研究低开销核级冗余替换实现机制，以期得到一套较为完整的NoC众核系统核级冗余容错方法。为核级冗余技术在NoC众核容错系统应用中提供理论方法和实验数据支持，具有重要的理论意义和实际应用价值。
安全静态随机访问存储器（SRAM）的研究与设计	信息安全;SRAM;防攻击设计技术;混合信号	在研究通用的静态随机访问存储器（SRAM）的基础上，研究低成本高安全性SRAM的结构以提高SRAM的抗攻击性能，同时，仍然保留SRAM低功耗高带宽的优点。本课题的目标是针对高安全性SRAM的可信设计和抗攻击机制研究，重点是从电路设计上彻底解决通用SRAM 在掉电情况下的信息残留问题，达到从物理层面上防止SRAM存储的机密信息被攻击的目的。为此，本课题基于90nm标准 CMOS混合信号工艺技术，提出了两种可以彻底解决SRAM信息残留问题的设计方法- - 消除6-管SRAM锁存单元中的数据电荷的方法和清零或改写SRAM存储信息的方法。这两种设计方案具有电路拓扑结构简单、易于与SRAM集成的优点。.本课题的研究成果可以为安全SRAM的设计和实现提供理论基础，将对金融、国防和军事等领域的信息安全产生积极而重要的影响。
用于VLSI IP保护的现场可检测混合动态水印技术研究	现场可检测;FSM水印技术;混合水印技术;DfT水印技术	集成电路设计进入片上系统时代（SoC）后，知识产权核（IP）广泛得应用在SoC设计中，IP非法盗用损坏了IP所有者的利益，保护IP所有者产权利益成为当务之急，水印技术是保护IP的有效手段。基于对IP水印技术已有的研究，本项目提出鲁棒的、现场可检测的混合动态水印技术，用于保护IP。具体研究鲁棒的FSM水印技术和实现产权信息现场检测DfT水印技术，实现混合动态水印技术，分析其有效度和鲁棒性，并通过时序电路的可达性信息将两动态水印技术关联，实现上层水印信息通过下层测试设计进行现场检测。该混合水印技术结合了两水印技术的优点，保证了水印技术的鲁棒性和低设计开销，实现了产权信息的现场检测，为IP所有者快捷有效的保护自己的产权利益提供了可行的方案。
功耗自适应视频编码与多核处理器架构优化研究	并行化映射;算法可扩展;功耗自适应;架构优化;视频编码	视频多媒体应用正朝着超高清、3D、多标准方向快速发展，而芯片设计则面临计算量飙升、功耗剧增等瓶颈问题。专用的ASIC芯片在算法的可扩展性、多标准的支持上难以突破，而基于多核的芯片则在体系架构上欠缺针对视频编码算法框架的优化，与ASIC的性能差距较大。本项目旨在基于多核处理器，研究算法、标准可扩展的高能效视频编码方案，主要包括三个部分：1）视频编码算法的软硬件划分和处理器并行映射研究；2）针对视频编码的多核处理器架构优化技术研究；3）功耗自适应的视频编码技术研究。本课题将在多核处理器的软硬件划分机制、视频编码算法的多核映射方法、片上网络架构优化技术、多核处理器资源配置、视频编码能效优化等方面完成关键技术突破，形成基于多核处理器、以应用为导向的软硬件协同设计方法，实现支持算法、标准可扩展的高性能视频编码应用。
宽带连续时间ΔΣ模数转换器设计研究	无线通信;宽带;连续时间;模数转换器	随着集成电路深亚微米工艺的进步和数字信号处理功能的日益强大，无线通信系统朝着更高数据速率和更宽带宽的方向发展。这就要求模数转换器需要满足更高的采样率，更高的动态范围，同时应尽可能降低其功耗，因此对设计提出了极为严峻的挑战。连续时间ΔΣ模数转换器是目前国际学术研究的热点，其低功耗和低成本优势（如内置的抗混叠性能，对运算放大器速度和采样保持电路性能要求的降低）使得它更适合深亚微米工艺发展的方向，因而得以应用于许多无线通信系统中，如电视，手机，蓝牙，调频等。本项目将紧跟目前国际研究的热点，重点研究宽带高精度连续时间ΔΣ模数转换器设计中的难点，即如何降低或补偿量化器，运算放大器和失配整形算法引入的环路延迟对系统稳定性的影响，减小时钟抖动对信噪比的恶化并努力降低其功耗，从而充分挖掘连续时间ΔΣ模数转换器的潜力，拓展它在未来高速高精度模数转换方面的应用，为我国无线通讯产业和集成电路产业做出贡献。
提高抗单粒子辐照性能的FPGA配置软件布局布线算法研究	抗辐照;布线;布局;FPGA;单粒子翻转	FPGA是航天领域不可替代的核心电子元器件，随着其集成开发能力的不断增强，在航天应用中变得越来越重要。但是单粒子翻转一直是困扰FPGA航天应用的难题，特别是随着工艺尺寸的降低，其单粒子效应有增加的趋势。探索有效的提高FPGA抗单粒子翻转的方法是国内外研究者的共同课题。本文通过布局布线方法提高FPGA的抗辐照能力，其研究内容包括:1) 研究基于划分机制的布局算法，通过此算法实现冗余备份电路布局的合理划分;2)在布局划分的基础上，提出基于可靠性导向的布线算法，布线中实现冗余电路的边界隔离，提高电路的抗辐照能力，布线中引入毛刺消除机制，降低电路功耗。3)分析单粒子辐射机理，搭建验证系统，验证布局布线算法的抗辐照能力。此课题的研究成果，不仅可以提高FPGA的抗辐照能力，拓展FPGA的空间应用领域，而且有利于通过软件方法提高FPGA抗辐照能力研究方向的发展，此课题的研究具有重要的理论意义和实用价值。
基于双极场效应器件的CMOS数字射频功率放大器理论与技术研究	双极场效应晶体管;数字极化调制;CMOS数字射频功率放大器;片上耦合电感	在标准CMOS工艺上设计和集成射频功率放大器是目前学术界和工业界的研究热点和难点。制约CMOS射频功率放大器设计与集成的根本原因在于缺少高品质片上有源和无源器件，以及传统架构在输出功率、线性度和效率等方面难以满足现代无线通信设备的要求。本项目围绕器件和架构两方面进行创新和深入研究，以期为CMOS射频功率放大器的设计与集成提供理论与技术支持。首先，本项目提出了基于标准CMOS工艺的双极场效应器件（BJMOSFET），理论分析表明，BJMOSFET在性能上有比较明显的改善，有利于解决设计中的器件瓶颈；其次，片上耦合电感是设计功率合成器的关键被动元件，本项目提出了多路径平衡驱动、变宽结构等优化设计方法，进一步提高其品质因数，进而提高功率放大器的整体性能；然后，结合BJMOSFET和片上耦合电感，构成了新型数字极化调制架构，提出了改进的数字控制和校准方式，提出了简单而有效的镜像抑制方法。
混合粒度可重构视觉处理器关键技术研究	SoC设计;可重构计算;计算机视觉	随着计算机技术和集成电路技术的发展，基于计算机视觉技术的应用（包括人机交互、虚拟现实、目标识别等）正极大地影响着这人们的生产与生活方式。不断涌现的新型计算机视觉应用对支持视觉处理的视觉处理器提出了实时处理能力、低能耗以及算法灵活配置的全面要求。本课题着眼于综合解决视觉处理所需的实时处理、低能耗和灵活算法配置这三个问题，提出采用混合粒度的可重构计算架构来实现视觉处理器，通过引入细粒度和粗粒度混合的异构计算核，以及基于计算核构建多核可重构阵列来提高视觉处理效率，增强算法的灵活配置能力；通过构建资源感知的负载均衡机制来降低系统能耗。本课题的研究成果一方面可以促进视觉处理技术的发展，为日益涌现的计算机视觉应用提供硬件平台，满足多种应用的需求；另外一方面本课题将探索混合粒度可重构处理器的设计技术，这是对新型处理器架构的有益尝试，相关研究成果将有助于我国通用处理器的研究。
混合信号Sigma-Delta调制器设计自动化关键算法研究与软件实现	电路仿真;低功耗;电子设计自动化;集成电路;计算机辅助设计	Sigma-Delta调制器是用于模拟到数字信号转换的重要电路。目前的主要设计是基于开关电容电路。由于Sigma-Delta电路集成了过采样和噪声整形，它能抑制电路的非理想特性，同时能极大地提高转换分辨率。但是由于Sigma-Delta电路是混合信号电路，为评估电路性能的晶体管级仿真相当耗时，通常一次仿真就要花费几小时到几十小时，非常不利于对系统级电路进行自动优化。为此本项目提出应用以符号化分析为主的方法对宏模型生成、关键设计指标的计算、电路拓扑等关键环节进行研究，研究一种分析速度快、精度足够、直观性强的设计辅助工具。基于符号化的设计自动化方法有助于构建参数化电路单元模型，减少重复建立宏模型的工作量和重复进行电路级仿真的巨大代价。本项目在开发相关算法和软件工具的同时，将把开发的设计工具应用于一款生物体征信号采集Sigma-Delta调制器设计中。
应用射频互连的低功耗专用片上网络体系结构综合研究	低功耗;射频互连;拓扑生成;片上网络;布图规划	本课题首次提出应用射频互连的专用片上网络体系结构的设计优化方法，采用把专用网络体系结构设计中的网络拓扑设计、射频互连规划及集成电路物理设计中的布图规划相结合的方式，在专用片上网络拓扑结构中规划射频互连，高效探索应用射频互连结构的专用片上网络体系结构设计空间,评估专用片上网络的性能、功耗及芯片面积，为下一代高速低功耗专用片上网络设计奠定方法学基础。.    本课题的研究成果主要贡献将有：（1）提出三阶段专用片上网络体系结构的综合方法：IP核的聚类和布图规划、射频互连规划、IP核间路径规划；（2）提出射频互连规划及IP核路径规划驱动的IP核聚类和布图规划方法；（3）提出射频互连规划方法，利用射频互连具有的高速、低能耗、多播、可重构特性优化网络拓扑结构，降低专用片上网络功耗及面积设计指标；（4）提出基于射频互连的细粒度可重构专用片上网络拓扑结构设计方法。
模拟电路/数模混合电路系统层次化建模与优化方法研究	模拟集成电路/数模混合集成电路和系统;性能参数建模;层次化设计;Pareto最优前沿	随着集成电路工艺特征尺寸的持续降低和系统集成度的不断提升，当前数模混合芯片设计，尤其是模拟电路设计，所面临的难度和挑战日益严峻。模拟电路自动综合优化方法对提高数模混合信号的设计效率具有重要意义。因此，本项目拟从模拟电路/数模混合系统自底向上的建模和自顶向下的层次化优化两方面展开研究，主要包括：（1）基于实际流片数据构造模拟电路性能空间的可行域，避免高维性能空间建模需大量调用晶体管级仿真器造成的极高的计算成本；（2）采用稀疏回归技术和鲁棒性回归技术构建模拟电路高维空间的性能参数模型，以避免过拟合问题；（3）基于各模块的性能参数模型，采用模拟退火算法自顶向下优化各层模块的拓扑结构和性能参数，完成整个电路系统的优化设计。本项目试图基于已有的流片数据建立一套全新的完整的模拟电路/数模混合系统层次化设计方法，具有重要的学术意义和实用价值。
面向高带宽应用的高速串行接口电路关键技术研究	低功耗源终端发送器;均衡器;超高速串行接口电路;时钟数据恢复电路;高速时钟电路	随着"大数据"时代的到来，数据吞吐率急速增加，从而对数据传输接口的带宽要求越来越高，因此，高速接口电路成为了制约芯片数据传输能力的关键因素。本课题将重点关注超高速接口的集成电路设计实现技术，通过以100Gb传输带宽为目标来构建完整的接口系统及电路模型，旨在解决超高速接口电路中一系列关键问题。本课题在实现该系统的同时，还要重点对25Gb/s高速发送器电路的低功耗实现技术、25Gb/s高速时钟数据恢复电路的信号跟踪技术、25Gb/s连续时间与判决反馈的混合均衡电路技术、25Gb/s高速时钟锁相环电路的反馈锁定技术以及100Gb带宽多通道接口系统电路的信道匹配技术等展开研究，将通过电路设计、流片验证及测试等方法对超高速接口电路的关键技术进行探索，最终解决我国高速接口芯片设计中的若干技术难题，进而满足对高速接口的迫切要求，并且取得具有我国自主知识产权的一系列研究成果。
片上动态电压缩放功率变换器环路补偿技术的研究与实现	数字辅助功率集成;环路补偿;直流-直流变换器;动态电压缩放;动态电压频率缩放	本项目针对动态电压缩放功率变换器，对环路补偿基础理论和实现技术进行创新性研究，提供解决关键问题的科学方法，含两项创新：1. 提出扩展伪三型（Extended Pseudo Type 3, EPT3）补偿理论，采取增益级和比例积分级并联的双信号路径，对传统三型进行降阶处理，获得了带宽的扩展，为国际首次提出；2. 提出基于全差分运放以及由数字辅助的混合信号EPT3电路实现技术，以实现快速响应、无过冲/下冲的电压缩放调节。所研究的EPT3补偿理论和电路实现方式，可解决补偿器片上集成和电压缩放速度限制的关键问题，为低功耗SoC提供快速、紧凑的动态电压缩放解决方案。本研究系与国际水平同步的应用基础性研究，具有重要的理论意义和应用价值。
一种低功耗高压缩率测试图形生成方法的实现与应用研究	多维相似;测试压缩;测试图形;低功耗测试	由于纳米数字集成电路测试数据量巨大，且其过高的测试功耗极大地影响了测试质量，因此测试数据压缩和低功耗测试是难点与研究热点。本项目探索一种采用多维相似性测试图形的解决方案。研究多维相似性测试图形的构造方法，提出基于两个种子向量的实现方法；建立一种新型的测试图形表达和分析方法，研究种子向量赋值方法，以解决测试生成效率低和硬件开销大等问题；实验与分析种子向量构成方法对故障覆盖率和测试功耗减少率等的影响，提出种子向量优化方法；研究种子向量的再次压缩方法，根据多维线性和再次压缩关系建立硬件实现方法；最后用国际实验电路和相关工业电路的实验结果验证所提方法的测试效率和质量。本研究提出的低功耗高压缩率的多维相似性测试图形实现与应用方法，国内外尚处于探索阶段，是前沿性课题，其意义在于探索出解决测试压缩的一个新方向，满足未来测试压缩率大幅度提高之迫切需求。
基于CMOS工艺的THz直接检波器的关键技术研究	肖特基二极管;建模;THz检测	随着硅基集成电路工艺的飞速发展和晶体管工作频率的不断攀升, 尝试采用全CMOS电路以实现其在THz频段可能的应用已成为国际上的一个研究热点。太赫兹接收前端是几乎所有的太赫兹应用系统中最核心的技术之一，也是制约THz 技术发展的重要因素。本项目瞄准基于CMOS工艺的THz直接检波器的关键技术开展研究，基本架构是通过贴片天线收集THz信号，利用肖特基二极管的平方律检波特性对信号进行整流得到基带信号。我们将从肖特基二极管的高频模型建立、片上天线结构版图优化、以及无源匹配网络和低通滤波器等方面的自动优化设计入手开展研究，最终完成硅基220 GHz直接检波电路的系统架构与芯片实现及原型验证。所有研究将结合SMIC 65nm及以下工艺节点进行验证。
可用于毫米波集成电路的硅基CMOS传输线结构及模型研究	CMOS;模型;综合;传输线;MMIC	毫米波频率开始在超高速无线通信和安全等领域得到广泛的应用，纳米尺度先进的CMOS工艺可为实现高集成、低成本的毫米波集成电路（MMIC）应用提供了极佳的、可延伸的平台，高质量的硅基毫米波传输线结构及模型已成为成功实施MMIC CAD的关键之一。本项目以中芯国际硅基90纳米工艺为研究对象，结合RF工艺的多层金属特征，研究可用于MMIC的低损耗低辐射和抗电磁干扰三维传输线结构，开展硅基传输线互连中的不连续性问题研究，建立精确地传输线模型，实现模型与物理结构尺寸和损耗机制之间的可缩放性映射；研究新的如基于仿生学研究中的粒子群算法（PSO）的毫米波传输线结构综合方法，并考察传输线物理尺寸多维变化对其性能和成品率的影响；以期解决基于90纳米及以下硅基CMOS工艺进行高性能、高成品率和低成本MMIC CAD支持这一基础问题。
对基于随机比特序列运算的电路的自动综合算法的研究	随机比特序列编码;电路优化;概率性计算;设计自动化;逻辑综合	传统的算数运算电路都是对二进制编码的数据进行计算的。与二进制编码不同的一种数据编码方式是利用一串随机比特序列来表示一个数值。在这种编码方式下，复杂的算数运算可以通过很简单的数字电路来实现。这种编码相比于二进制编码具有很强的容错性。面对未来集成电路中器件的可靠性下降这一问题，设计基于随机编码的电路是一种潜在的解决方法。然而，现有的基于随机编码计算的电路都是人为的设计，尚没有自传动综合这类电路的算法提出。本课题将对这类电路的自动综合算法开展研究，针对组合逻辑电路与时序逻辑电路分别提出综合方法。我们将把传统的逻辑优化技术结合到概率性计算之中，开发出新的数据结构，并依此提出有效的算法来综合最优的基于随机编码计算的组合逻辑电路。同时，本课题将对时序逻辑电路在随机编码下实现的计算进行分析，把握其输入输出间的规律，提出自动综合电路的算法。我们将开发相应的计算机辅助设计软件，为设计者设计这类电路提供便捷。
数字控制DC-DC变换器的非线性建模与单输入模糊PID控制算法研究	数字控制DC-DC变换器;非线性模型;单输入模糊PID控制;极限环振荡;非线性效应	与传统的模拟电源相比，数字控制DC-DC变换器由于具备易实现复杂算法，配制灵活，鲁棒性好，能够与SoC系统进行无缝整合集成，更有助于降低成本和缩小体积。因此得到越来越多的应用，但由于存在非线性效应引起极限环振荡以及复杂负载变化下的控制问题。本课题将通过深入分析数字控制DC-DC变换器的量化效应与延迟效应产生机理，考虑寄生参数，建立完整精确的系统非线性理论模型，揭示极限环振荡产生的本质，并给出稳定性判据，同时采用几何规划算法进行参数优化，以便采用有效措施提高其稳定性与可靠性。在此基础上给出新的单输入模糊PID控制算法，结合线性与非线性控制各自的优点，使电源系统在输入电压变化以及复杂负载变化下满足动、静态性能要求。同时采用符号距离法，有效简化结构的同时提高控制实时性。最后通过MPW流片来验证所提出的理论与方法的正确性。
基于加速网的光电混合三维互连架构设计方法研究	光电混合;加速网;互连架构;众核;三维片上网络	针对大规模众核互连架构的通信能耗与延时问题，从拓扑优化、信息分流及拓扑重构等三个方面，对基于加速网的光电混合三维片上网络设计方法展开研究。研究基于加速网的光电混合片上网络拓扑构建与优化方法，均衡互连带宽分布并提高通信性能；基于光、电链路的功耗与延时模型，研究功耗与延时差异的信息分流机制，完成全局通信与局部通信的路径选择，并充分考虑光互连子网与电互连子网的流量均衡问题；针对光互连静态功耗较大的问题，研究细粒度可重构的光电混合片上网络及其在线重构方法，适应不同应用下差异的全局通信需求。通过上述关键问题研究，为构建高带宽、低延时、低能耗的众核互连架构奠定良好的理论基础。
基于BIE-WOS方法的并行全芯片寄生电容参数提取算法研究	集成电路互连线;寄生电容模型;寄生参数提取	超大规模并行计算和无损局部计算是解决全芯片寄生电容参数提取等大规模工程问题的可行途径，但改造现有算法使之具有高并行规模和并行效率绝非易事。传统边界元法虽精度高、适应性广，但属全局性方法，实现大规模并行和无损局部计算困难；随机法虽易并行和局部求解，但无法计算导体表面电场强度，限制了其适用范围。.本项目基于自主提出的BIE-WOS算法，该算法兼具边界元法适用性广和随机法易并行、可局部求解的优势。本项目拟解决BIE-WOS算法误差分析、空间距离快速计算、GPU和众核加速等问题，并在"天河二号"等平台上实现并行BIE-WOS算法，应用于全芯片寄生电容参数提取等实际工程问题。与现有并行有限元/边界元法的比较，将深刻揭示在超大规模平台下两种不同并行线路的优点和局限性。本项目将为BIE-WOS方法从一个理论算法，成长为一个有用的并行算法奠定基础。
片上网络功耗-性能空时特性分析及功率最优化动态分配方法研究	动态功率分配;片上网络;性能-功耗模型;众核系统	基于片上网络的多核/众核芯片广泛应用于各领域。其性能不断增长的同时功耗亦快速增长。因功率预算无法满足未来半导体芯片峰值功耗需求，片上很大一部分晶体管将不得不停止工作。如何在功率预算受限情况下，使系统功耗适应功率预算，并优化性能，成为亟需解决的问题。而且，功率预算随时间和空间变化，使该问题异常复杂。 本课题以功率预算空时特性为切入点，旨在研究如何根据该特性进行优化功率分配，优化系统性能。 拟通过建立感知功率预算时间和空间变化特性的众核系统性能-功耗模型，考虑多种众核系统结构、参数、应用特性，可调节众多变量，提高性能和功率控制范围；在模型的基础上，动态功率分配方法采用自顶向下层次化分解和分布式计算的方法，降低功率分配计算实时求解的开销和复杂度。并进行软件仿真和硬件模拟验证，评估模型准确性、功率分配方法有效性和可行性。 可作为进一步研究功率自适应片上系统的线索，亦可推进高效能计算研究。
基于硅通孔的微波无源器件建模研究	微波特性;硅通孔;数值解析模型;无源器件;等效电路模型	本项目将基于硅通孔(Through Silicon Via, TSV)技术，研究微波电容、电感、滤波器和耦合器等无源器件的建模和微波特性。充分结合TSV的垂直互连特性和芯片硅衬底的巨大闲置空间，提出微波电容和电感结构，建立宽频带RLC/RLCG等效电路模型。结合微波电容和电感结构以及各元件之间的电磁耦合特性，提出微波集总滤波器结构，并建立宽频带RLCG等效电路模型，提出微波耦合谐振滤波器结构，并优化谐振腔、谐振腔耦合、外部输入输出等结构。提出微波耦合器结构和数值解析模型，获得回波损耗、耦合度、定向性、隔离度等指标的表达式。进一步深入研究基于TSV的微波无源器件的结构特征、结构参数、材料特性以及各种电磁效应等因素对其微波特性的影响，提出设计、优化、调试方案，为实现基于TSV三维集成电路的小型化提供可靠的技术向导和坚实的理论基础。
高性能数字功率因数校正系统精确建模与控制方法研究	数字补偿器;数字电源;电源管理集成电路	为了保证电网供电质量及可靠性，降低能量损耗，提高能源利用效率，功率因数校正技术被广泛使用于电力电子系统，以降低谐波污染和提高电网输入功率因数。模拟控制方案所固有的缺陷，限制其发展及应用前景，数字控制方案所具有的优势使其正成为功率因数校正技术领域研究和应用热点，然而目前研究中整体存在难以实现系统全工作范围内高功率因数值、控制电路动态调节性能偏低等问题。本课题将系统研究数字PFC系统调节机理，从系统功率级拓扑电路中关键器件入手，提取关键寄生参数，基于带非线性寄生参数差分方程组，推导建立功率级拓扑电路精确数学模型；分析数字控制采样量化和控制时延在系统时域及频域中影响，进而建立数字控制电路精确数学模型；以数字PFC系统整体环路数学模型为基础，设计并优化数字控制电路架构和控制算法，并基于实际电路结构设计目标预测补偿算法，降低实时调节误差，最终提高数字PFC系统全工作范围内功率因数值和动态调节性能。
基于碳纳米管空间扰动特性的碳基集成电路高良率设计技术研究	协同设计;碳基集成电路;碳纳米管场效应管;良率;工艺扰动	碳纳米晶体管以其尺寸小及性能高的优势，成为实现未来超大规模集成电路的理想器件。但碳纳米管具有与传统硅不同的特殊工艺扰动，导致电路良率低；其独特的空间相关性和电学特性，加剧设计复杂度。然而现有碳基电路研究仍延用传统硅基电路技术，对提升良率具有很大局限性。对此，本项目基于碳纳米管空间扰动特性，提出"器件-电路-版图布局"的跨层次协同设计思路，以"功能良率建模-功能良率提升-参数良率提升"为主线，研究高良率电路设计技术：建立多元扰动参量的电路功能良率模型；利用空间相关性和聚类划分思想，提出具有高功能良率、低面积和功耗开销的器件多维冗余结构及电路布局优化算法；设计适用于碳基工艺的电路拓扑结构和外围扰动跟踪电路，并借助于电路与版图协同设计，有效提升电路参数良率。项目成果可望为实现满足应用需求的高良率碳基集成电路提供新思路和方案，对其迈向产业化起到积极推动作用，也为其它新工艺电路设计研究提供参考。
基于电流模式多方向多涡卷混沌电路的真随机数发生器的研究与设计	真随机数发生器;电流控制电流传输器;混沌振荡电路;后处理技术;多方向多涡卷	在信息安全领域内，用于生成密钥对和加密算法参量的随机数起到了重要作用。由于伪随机数本身是可预测的，在安全方面已渐渐无法满足要求，如何产生高质量的真随机数已成为安全领域的重要研究议题之一。随着非线性理论的发展和完善，混沌行为给真随机数发生器的设计提供了新的理论依据和实现方法。项目主要研究一种基于电流模式高维射频混沌的真随机数发生器。从构建N维多方向多涡卷混沌吸引子系统公式模型入手，以电流控制电流传输器为基本电路单元来实现频率可调谐的多方向多涡卷混沌吸引子射频电路。从耦合的射频混沌吸引子振荡电路同步角度，采用电流比较器和电流模采样保持电路来设计与实现真随机数发生器。最后，基于安全哈希算法的数据后处理技术平衡真随机数发生器的比特系列分布，并通过相关的统计测试。本项目的研究将在一定程度上实现多方向多涡卷混沌吸引子芯片电路的高频振荡和频率可调谐，同时为基于混沌的真随机数发生器的进一步研究提供新思路。
基于微处理器硬件结构的敏感信息保护技术研究	信息安全;微处理器硬件结构;抗攻击;VLSI	微处理器是信息系统的核心单元,微处理器硬件结构的安全缺陷将导致严重的信息安全问题,而通过增强微处理器硬件单元的安全功能却可以有效提高各类系统的敏感信息保护能力。本课题旨在深入分析微处理器的安全问题，构建基于微处理器硬件结构的敏感信息保护机制。针对现有的各种攻击方法，因地制宜地研究指令动态验证方法，高速数据加解密和完整性检测方案，新的微处理器存储结构，抗旁道攻击的微处理器Cache和分支预测单元，以及微处理器异常状态下的敏感信息保护方法等内容，特别是通过系统微结构和各类硬件功能单元的优化设计，在有效保护微处理器敏感信息的同时保证微处理器的运算性能和工作效率。
射频集成电路设计的电流模式方法学研究	CMOS电路;射频集成电路;数-模混合集成;电流模式电路	由于低电压、低功耗及小体积的需要，移动通信设备的前端模拟射频电路与后端数字电路应集成于一个芯片上。目前数字系统的工作电压及功耗非常低，但数字系统的低电压不适合于射频电路工作，因为当射频电路取与后端数字系统同样大小的电压时，射频电路的动态范围、线性度、工作频率及增益大大受到限制。另外，由于射频集成电路功耗大，当进行数-模混合系统单片集成而同时芯片面积很小时，由于热堆积会引起芯片损坏。所以降低前端射频电路的工作电压和功耗成为移动通信设备数-模混合单片集成的一个重要问题。为了解决该问题，便于实现系统单片集成，本项目研究电流模式射频集成电路设计方法，即采用电流模式的方法设计前端射频集成电路，所研究的电流模式射频集成电路比电压模式射频集成电路具有更低的工作电压和功耗及更高的速度和工作频率，从而更适合与后端的数字系统进行数-模混合单片集成。
超低功耗基准源架构及关键技术研究	电压基准源;宽频电源抑制性能提升;温度线性化;控制架构;超低功耗	随着低功耗要求的日益苛刻，基准源作为电子系统的核心模块之一，其设计同样面临着功耗要求挑战。为了克服当前基准源架构无法克服低功耗与高性能的相互制约关系，本项目拟开展超低功耗基准源架构及关键技术研究。结合物理、器件及电路知识，深入分析各类基准源架构对功耗、电源抑制比及温度系数等重要参数的影响，从本质上揭示影响低功耗基准源性能指标的因素，形成超低功耗基准源设计方法；提出超低功耗温度线性化及宽带多路径辅助电源抑制性能提升技术，建立完善的参数温度模型及电源噪声网络模型，从底层上提升超低功耗基准源宽温稳定性及宽带电源稳定性，构成研究所需的理论支撑与指导思想。基于核心技术电路的模块化建立，构建多种高性能超低功耗基准源架构，突破功耗与性能在基准源中的制约关系，并提出具体电路实现方法，验证理论的正确性与实际电路的实用性。
应用于物联网的超低功耗全数字频率综合器关键技术研究	低功耗;数字;快速锁定;物联网;频率综合器	近年来，物联网的应用范围逐渐扩大，遍及生活中的各个领域。然而在其逐渐壮大发展的过程中，仍然存在许多技术问题。其中，超低功耗的无线通信收发芯片就是物联网广泛应用的关键技术和研究热点之一。.    本项目将研究应用于物联网无线通信收发的超低功耗全数字频率综合器芯片，重点研究在超低功耗的设计要求下，频综环路、数字控制振荡器、时间数字转换器等各设计指标之间的相互制约关系，基于理论分析，提出有效的环路锁定方案、超低电压振荡器设计技术以及时间数字转换器线性度校正技术；同时，研究全数字频率综合器的片上测试方案。理论及算法研究结果通过设计一颗输出频率为1.2~2GHz、功耗低于0.8mW的全数字频率综合器芯片进行验证。
高精度SAR型ADC结构及基于LMS的自适应精度提升算法	逐次逼近（SAR）;高精度;自适应;模数转换器;数字校准	传统的SAR型ADC结构和权重误差校准方法对高精度SAR ADC不适用，已经成为制约SAR型ADC精度提升的一个关键限制因素。为此，进行以下创新研究：1、提出新的高精度SAR型ADC通用结构：①利用冗余结构实现SAR型ADC的数字校准，②利用数字校准技术和分段结构实现精度提升。解决传统SAR型ADC结构只能采用模拟校准方法导致电路复杂度高、校准精度低的问题。2、提出基于LMS的自适应权重误差通用提取及校准方法：①建立基于LMS的自适应权重误差通用提取模型，②建立权重误差通用校准模型。解决传统模拟的权重误差提取和校准方法需要辅助电路的问题；解决近年来数字校准方法设计复杂度大，很难应用于高精度SAR型ADC的问题。3、研制采用新结构新校准方法的高精度的SAR型ADC。提出的权重误差提取方法可以推广应用到所有类型ADC的权重提取中；提出的权重误差数字校准方法可以推广应用到所有的冗余结构ADC中。
基于实时窗口技术的低功耗SAR ADC关键技术研究	低功耗;逐次逼近（SAR）;实时窗口技术;时域比较器	逐次逼近型模数转换器（SAR ADC）具有低功耗、结构简单等特点，特别合适应用于低采样率(<1Ms/s)、中等分辨率(8-12bits)的低功耗应用领域，如便携式设备、医疗电子、可穿戴设备、无线传感器等。研究低功耗SAR ADC的关键技术，具有重要的科学意义和应用前景。本项目旨在研究基于实时窗口技术的低功耗SAR ADC的电路结构及转换机理、二维信息时域比较器和DAC控制机制等关键技术。分析基于二维信息时域比较器的噪声、失调电压、比较时间与比较器中反相器级数的关系，建立比较器比较时间与输入电压的关系模型；在此基础上，研究基于实时窗口技术的控制机制与误判校正机制及低功耗DAC开关转换策略。本项目将进一步降低SAR ADC的功耗，突破传统基于二进制搜索逼近机制的能耗瓶颈，对于无线传感器、物联网、生物医疗及其他低功耗应用领域发展有重要的科学意义及社会经济价值。
面向多核处理器应用的三维电感耦合互连通道模型及其3D NoC结构研究	电感耦合互连通道模型;三维片上网络技术;低功耗休眠策略;垂直气泡流控算法	本项目基于电感耦合无线互连技术，以提高多核处理器系统存储带宽，缓解"存储墙"为目的，将首先建立准确的三维电感耦合互连通道模型，并搭建验证平台；然后基于此通道模型，深入研究适合电感耦合互连技术的3D NoC体系结构，拟提出一种新颖的混合型3D NoC网络结构：片间垂直网络拟采用环网结构，片上水平网络拟实现一种具有广播和置换功能的BP-Mesh 网络结构，在获得高效片上通信的同时，便于进行灵活扩展；最后基于该3D NoC网络结构，深入研究相应的通信机制及其低功耗休眠策略和垂直气泡流控法，在系统性能、可靠性和功耗开销之间实现平衡，充分发挥电感耦合互连技术所具有的工艺兼容、成本低、通信速度快、总线位宽大、扩展灵活等优势。本项目将在基于电感耦合无线互连的通道模型、3D NoC网络结构等核心技术方面取得突破，形成相关的创新技术体系，为我国高效能多核处理器系统的研制，奠定坚实的理论和技术基础。
面向人工智能应用的高能效数模混合计算芯片	芯片;数模混合计算;人工智能;乘法累加器;深度卷积神经网络	近年人工智能技术取得巨大进步，然而其能量效率仍十分低下，无法满足终端化和边缘计算的需要。本项目拟面向人工智能应用，聚焦深度神经网络计算问题，兼顾高性能计算面临的共性问题，研究利用模拟电路技术辅助数字处理器以大幅度提高计算能量效率的新一代数模混合计算芯片。本项目将在数模模数转换、混合运算乘法累加器、非线性运算、混合信号数据搬运、数据存储体系、数模混合深度卷积神经网络处理架构、数模混合深度卷积神经网络计算芯片、利用混合计算的深度神经网络图像识别系统等八方面开展研究；研制数模混合深度卷积神经网络计算芯片，构建数模混合计算架构的仿真验证平台，完成各类模块的电路实现和性能评估，利用数模混合计算实现深度神经网络图像识别，评估数模混合计算技术在人工智能中的应用前景；在开关电容式乘法累加运算单元精度/速度/能效的提高、片上电流模式多值混合信号数据搬运网络、数模混合计算的阵列式并行处理架构等三方面实现创新。
面向透皮给药的钛基MEMS微针阵列及其与微流体网络单片集成技术的基础研究	微针;钛;透皮给药;微流体;MEMS	药物的治疗作用不仅依赖于药物本身，药物输运系统对药效的发挥也具有十分重要的影响。基于MEMS微针的透皮给药被公认为是最佳的给药方式之一。针对目前微针技术在材料、结构和工艺中遇到的问题，本项目提出一种面向透皮给药的新型钛基MEMS面内微针阵列。钛具有良好的生物相容性、很高的强度和断裂韧度，其应用将弥补微针材料生物相容性差和易折断的不足。项目首次提出基于多孔介质微流道的新型"多孔微针"结构，强度高并能实现持续给药。将在金属钛三维加工及多孔氧化钛制备等关键工艺研究基础上，开发微流体网络与微针阵列的单片集成工艺；制作验证芯片，并对其机械特性和透皮性能进行测试。同时将开展微针结构的优化设计，研究多孔介质填充微通道内流体流动规律，建立微流体网络节点化数值模型，探索微结构和微流体相互作用的机理。本项目的开展将直接促进透皮给药技术的应用和产业化，为发展钛基生物和微流体MEMS器件提供科学理论和技术方法。
容忍软错误的SoC芯片可靠性设计关键技术研究	软错误;多目标优化布局;扫描链;可靠性;内建软错误传感器	半导体集成电路进入微纳尺度后，由于集成密度提高、工作电压快速降低、工作频率急速升高、工艺偏差日益严重，电路对于粒子辐射、电源和互连噪声、电磁干扰的敏感度加剧，导致软错误成为影响SoC芯片可靠性的主导原因。本课题以容忍软错误为切入点，从如下三个方面研究SoC芯片可靠性设计的关键技术：第一，研究通用的容错扫描链电路结构。针对扫描链电路进行容错功能复用，在正常工作模式下即可完成容忍软错误的功能，有效降低SoC芯片可靠性设计的硬件开销。第二，研究低性能开销的内建软错误传感器，既可以快速预测软错误，又避免了传统容错方法过高的性能开销。第三，研究内建软错误传感器的多目标优化布局策略，基于静态软错误率分析的方法，确定内建软错误传感器的使用数目和布局位置，以较低的硬件开销和性能开销换取较高的SoC芯片可靠性。本研究将为SoC芯片可靠性设计提供高性价比的解决方案，具有重要的科学意义和应用前景。
参数偏差影响下三维多核芯片的系统性能优化	可重构电压/频率岛;参数偏差;可靠性;三维多核芯片;系统性能	三维多核设计为高性能、高吞吐的应用需求提供了一种有力的解决方案。参数偏差却会降低系统性能，威胁芯片可靠性。本项目提出一整套系统性方法以克服参数偏差对于三维多核芯片的负面影响。⒈硬件方面，提出动态可重构电压/频率岛的设计和实现方法，减小核间性能差异，提高系统吞吐量。具体内容包括：⑴研究面向三维多核芯片的电压/频率岛评估模型。该模型根据核间性能差异图给出运行时能够匹配不同特性程序的最优电压/频率岛划分和配置方案，在满足热约束的前提下实现系统性能最优化。⑵研究三维多核芯片上动态可重构电压/频率岛的实现方法。提出三种电源分布网络拓扑结构，借助TSV和门控晶体管实现动态重构电压/频率岛及每核电源门控。⒉软件方面，提出考虑静、动参数偏差联合效应的线程调度算法以提高系统可靠性。通过系统可靠性模型量化处理芯核的失效率，指导调度算法根据程序运行时特性进行动态线程迁移，延长系统的平均失效前时间(MTTF)。
三维堆叠DRAM的低功耗刷新技术研究	三维堆叠;动态随机访问存储器;低功耗;硅通孔;DRAM刷新	三维堆叠DRAM的发展有效地满足了计算机系统日益增长的存储空间与带宽需求，是存储器发展的重要方向。然而，三维DRAM的刷新功耗开销由于三维芯片高温漏电问题变得越来越大。本项目主要研究面向三维堆叠DRAM的低功耗刷新技术，并计划从物理电路层、结构层与系统层多个角度出发，提出跨层的三维堆叠DRAM刷新控制与优化方法。首先，在电路层，利用片间TSV连线与DRAM冗余重映射，修复快速漏电单元，提高最小刷新间隔。然后，在结构层，通过存储数据感知与温度自适应的刷新频率调整，减少刷新次数。最后，在系统层，利用包含多媒体、机器学习与数据挖掘在内的近似计算应用的故障容忍能力，降低非关键存储区域的刷新频率。通过电路层、结构层与系统层的跨层协同优化，提出包括弱单元修复、环境自适应刷新、非精确刷新在内的多项创新方法，保证三维DRAM系统性能与可靠性的同时，探索三维DRAM刷新功耗下限，提升计算机系统的整体效能。
基于事件采样的微秒量级时间分辨率X射线CMOS图像传感器关键技术研究	CMOS图像传感器;采样方法;时间分辨率;电荷收集效率;入射事件标记	宇宙X射线高时间分辨率探测对人类认识天体的形成和演化规律具有重要意义。利用绝缘体上硅（SOI，Silicon-On-Insulator）技术制造的CMOS图像传感器具有实现宇宙X射线微秒量级时间分辨率探测的巨大潜力。本项目拟从信号收集和采样两方面开展研究，具体包括微秒量级时间分辨率CMOS图像传感器像素设计理论和像素阵列采样方法：通过理论计算、器件仿真、实验验证等手段研究衬底硅特性及动态偏置条件对微秒量级时间分辨率像素电荷收集效率的影响机理，实现低暗电流、高收集效率的微秒量级时间分辨率像素；在此基础上研究基于阈值判定的入射事件标记方法和敏感区域智能识别方法，摒弃传统图像传感器基于"帧"的采样方式，实现基于事件触发的像素阵列敏感区域信息高速采样。最终在图像传感器核心器件设计理论、图像传感器读出电路设计方法等方面取得科研成果，为实现微秒量级时间分辨率X射线探测提供理论支持。
混合型三维片上网络中基于热/流感知的散热管理机制研究	片上网络;热/流感知;混合三维拓扑;散热管理;协同仿真	针对三维片上网络突出的散热问题，在混合型三维NoC的拓扑结构、映射布局、路由算法等系统级设计各阶段，研究"以保证通信性能为前提优化散热性能（热/流感知）"的散热管理机制。研究具有TSV特性的三维NoC热传导模型修正方法，以提高温度评估的精确性；结合异构分层网络和垂直总线的特点，研究基于热/流感知的混合型三维NoC拓扑结构设计方法，在保证延时性能的前提下均衡芯片内部的热量分布；以峰值温度最小化为直接优化目标，研究热/流感知的任务分配和映射算法，在满足通信带宽需求的前提下避免出现局部热区；以基于流量监测的热感知为基础，研究热/流感知的动态路由算法，设计阶段式协同路由策略，兼容不同温度条件下的通信需求；综合考虑三维NoC通信与散热性能的仿真验证需求，研究基于热/流互耦的软硬协同仿真方法，实现混合型三维NoC热/流指标的全面及精确快速评估。
抗功耗攻击安全芯片关键技术研究	形式化分析;可信计算;安全芯片;功耗攻击;混沌理论	针对安全芯片的功耗攻击技术已经成为安全芯片面临的重要威胁，它能够在不需要昂贵的分析设备条件下，快速破解安全芯片内存储的私有密钥。功耗攻击技术正在成为安全设计和应用中面临的重大威胁。本课题的研究目标是深入系统研究安全芯片抗功耗攻击技术的基础理论、密码算法具体实现的抗功耗攻击能力的评价体系、抗功耗攻击的创新防护技术、以及安全芯片设计的新方法等。课题引入识别功耗攻击的形式化方法，通过功耗攻击的信噪比对密码算法具体实现的抗功耗攻击能力的进行量化分析，以指导安全芯片的设计。在应用现代信号处理技术消除常规随机功耗噪声的研究基础上，课题首次将混沌理论引入功耗攻击的防护中，混沌功耗噪声可为不同密码算法提供针对功耗攻击的一体化防护；功耗攻击检测和响应机制以及可信计算技术可以与抗功耗攻击的防护技术有效结合，使安全芯片具有高度的数据安全性和行为可信性。
基于测试向量分析的测试压缩与测试功耗协同优化方法研究	测试向量X位填充;测试压缩与测试功耗协同优化;低功耗测试;测试向量生成;集成电路测试压缩	集成电路设计制造工艺的不断发展使得测试数据量与功耗急剧增长，从而对测试的成本与质量都带来了愈发严峻的挑战，因此有必要在测试过程中采用测试压缩与低功耗测试技术。然而目前已有的基于测试向量的测试压缩与低功耗测试技术同时需要利用测试向量进行优化，而测试向量的优化资源与空间有限，这就使得这两项技术通常无法实现协同优化。目前已有研究发现了这一问题，并针对某些特定的测试压缩方案中LOC实速测试捕获功耗问题提出了初步解决方案，然而这些方法均从具体的测试压缩方案出发且缺乏对优化资源的全局分析，从而使其受限于给定的测试环境且优化效果不佳。鉴于此，本研究拟从全新的研究角度入手，从测试向量本身出发，通过量化其在多样化的测试压缩与测试实施方案环境中的压缩与功耗特性，并在测试向量X位填充与ATPG算法中全局化考虑测试向量优化资源对这两项特性的影响，设计提出能够在多样化测试环境中有效协同优化测试压缩与测试功耗的方法。
避免过度测试的时延测试生成方法	电压降;自动测试向量生成;时延测试;过度测试	时延测试的目标是检测时延缺陷、确保设计满足期望的性能规范。随着集成电路工艺特征尺寸向超深亚微米、纳米级的持续推进，芯片内部速度不断增加，与性能相关的缺陷日趋严重，高速电路的时延测试非常重要，同时，由于时延测试的过度测试问题产生的成品率损失也日益受到关注。本项目分别从功能状态和功能环境两个角度分析时延测试的两类过度测试问题，探讨解决过度测试的时延测试生成方法。从功能状态出发，主要针对跳变时延故障，研究和提出避免非功能状态的时延测试生成方法及其算法，以确保产生的测试不会检测在功能操作下冗余的时延故障，从而避免第一类过度测试问题。从功能环境出发，主要针对通路时延故障，研究由电源噪声引起的供电衰减故障模型（PSDF），考虑电压降（IR-drop）对时延的影响，分析PSDF与通路时延故障的关系，提出PSDF的通路时延测试生成方法以及低功耗的时延测试生成算法，从而避免第二类过度测试问题。
超低电压微型无线传感器供电集成电路研究	供电电源;微型无线传感器;超低电压;集成电路	微型无线传感器是未来物联网时代的神经末梢，它将无处不在并不断地把感知世界的信息传递给信息处理中心。然而，给微型无线传感器供电成了制约它广泛应用和产业化的瓶颈，因为在许许多多的情况下，如荒郊野外、墙体人体内部等，使用交流电或者电池并不方便甚至不可能。于是，一门新兴的集成电路与微机电交叉技术- - 环境能量收集与管理应运而生。环境能量收集与管理技术包括从环境中收集与转换能量的微机电技术和超低电压电源启动与管理集成电路技术，我国在这一领域的研究和产业化尚处于萌芽阶段，落后于欧美等发达国家，因此，本项目针对环境能量收集与管理中的电源管理集成电路技术展开研究，解决其中的极低电压启动（几十mV）、极低功耗工作（总电流10μA以下）、高效率能量转换（>80%）等关键问题，为我国新一代信息技术和新能源技术及其产业化做出开创性的贡献。
面向智能计算的高能效可编程可重构计算器件研究	可重构计算;神经网络;人工智能;可编程逻辑器件;设计自动化	本课题研究以高能效深度神经网络处理为主要目标的混合粒度可编程计算器件。该器件采用混合了细粒度可编程单元（LUT）和粗粒度可编程单元（PE）的阵列计算架构。细粒度单元配置高度灵活，支持实现任意逻辑。粗粒度单元具有高能效，支持神经元核心计算，相互配合从而实现高能效的通用深度神经网络处理。本课题研究计算架构、访存接口、编程机制和综合工具等方面内容，突破混合粒度可编程阵列架构、高能效近似计算单元、动态可配访存接口、高级脚本语言自动综合等关键技术，设计原型样片，完成关键部件电路的流片验证。该器件计算能效不低于10TOPs/W，支持与3D DRAM以2.5D方式集成封装，配合工具链能够支持以高级语言编程的通用深度神经网络智能应用。本课题将基于该器件原型样片完成目标识别应用验证系统。
纳米CMOS工艺超低功耗SRAM和抗辐射SRAM设计关键技术研究	超低功耗设计;数字集成电路设计;静态随机存取存储器（SRAM）;辐射加固设计	集成电路是体现国家核心竞争力的战略高科技，而超低功耗和抗辐射集成电路更是与国家核心安全息息相关。根据2014年国际固态电路会议（ISSCC）和核与空间辐射效应会议（NSREC）相关报告，随着工艺缩减到65nm和40nm，超低功耗SRAM和抗辐射SRAM设计面临诸多难题，诸多关键技术亟待攻克。本课题正是基于ISSCC和NSREC最新技术趋势：1）深入研究超低功耗SRAM在极端工艺拐角、超低电压和极高温度下的失效机理及高可靠设计技术，创新各关键电路结构，实现SRAM在VDDmin低于400mV下宽温范围内稳定可靠运行；2）深入研究抗辐射SRAM阱隔离结构、阱接触结构、数据存储模式和辐射粒子种类等对单粒子多单元翻转的影响机理及加固设计技术，创新各关键电路结构，实现SRAM在15MeV.cm2/mg粒子辐射下翻转免疫。相关研究有望取得多个原创性研究成果，对提升我国核心集成电路设计水平具有重要意义。
面向深度卷积神经网络的异质FPGA可重构信号处理结构研究	现场可编程门阵列;可重构;深度卷积神经网络;异质;嵌入式	随着大量基于卷积神经网络智能应用需求的不断涌现，FPGA作为深度学习应用领域所采用的主流器件之一，然而已有的嵌入式DSP模块在结构上难以完全适应应用需求。项目提出构建面向深度卷积神经网络应用的异质FPGA信号处理结构，以有效全面提升芯片在实现智能应用系统的性能。针对神经网络运算单元、布线结构、互连资源等对异质FPGA性能的影响分别进行理论建模和优化分析，为CAD评估实验提供指导；产生典型测试电路，开发综合映射工具，构建各约束条件和模型，建立完整评估系统，并进行实验研究，最终确定各项合理的信号处理模块结构参数和电路实现方式。项目深入系统地对面向深度卷积神经网络的异质FPGA重构信号处理模块及其互连结构开展研究，拟在注重FPGA信号处理模块布通率的同时，提升芯片深度学习应用的速度、面积、功耗等性能，同时可为其它片上集成资源模块的结构设计提供借鉴和帮助，课题的开展有着重要的实用价值和研究意义。
CMOS工艺下毫米波雷达关键电路技术研究	毫米波电路;集成无源元件;毫米波雷达;CMOS;集成电路	)：毫米波雷达具有频带宽、空间分辨力和测速精度高、干扰小等优点，在汽车防撞雷达、毫米波成像、军事、公共安全等方面得到了广泛应用。随着晶体管特征尺寸的减小，CMOS工艺已能支持实现毫米波集成电路，但高达几十GHz的工作频段使毫米波集成电路的实现面临一系列挑战。本项目围绕CMOS工艺下毫米波雷达电路的关键共性技术进行如下方面的研究：（1）探讨便于集成的毫米波雷达系统架构；（2）探讨CMOS工艺下新型毫米波无源元件的实现方法及有效的性能优化策略；（3）建立毫米波电路中关键信号线的互连线模型；（4）探讨基于S参数的集版图后端设计和前端电路设计为一体的毫米波集成电路设计方法；（5）研究CMOS工艺下毫米波集成电路模块的实现技术，采用65nm CMOS工艺实现毫米波雷达前端电路。该项目致力于解决CMOS工艺下毫米波雷达系统中的关键电路技术问题，为实现实用的毫米波雷达系统奠定良好基础。
星载系统芯片(SoC)的抗辐射加固设计研究	老化;抗辐射加固;多粒子瞬态;多节点翻转;软错误率	我国航天事业正在实现跨越式发展，作为航天器的核心控制部件，星载系统芯片（SoC）的可靠性至关重要。空间辐射环境中的高能粒子是影响星载SoC可靠性的主导性因素，星载SoC的抗辐射加固设计成为研究热点。本项目从三个方面开展研究：第一，研究容忍多节点翻转的加固时序单元。在时序单元内部构建多模冗余结构，彼此形成交叉互锁机制，有效容忍高能粒子引起的多节点翻转。第二，研究多粒子瞬态导致的电路软错误率评估。解析电路门级网表提取故障节点对，建立多粒子瞬态脉冲复合模型，使用四值逻辑来分析多粒子瞬态在电路中的传播和屏蔽，累计得到准确的软错误率。第三，研究基于统计框架的软错误率评估，考虑老化因素，建立老化感知的电路单元动态模型，电路单元的电气参数随着时间梯度动态变化，从而精确快速计算电路的软错误率。本项目将为星载SoC的抗辐射加固设计提供高性价比的解决方案，具有重要的科学意义和应用前景。
面向功能ECO的不等价逻辑抽取方法研究	变更相关性;结构特征签名;诊断;失效分析;不等价逻辑抽取	功能ECO技术常用于集成电路设计后期，实现类似"打补丁"式的电路功能修改，以避免重新设计。不等价逻辑抽取是功能ECO的关键，决定着补丁的位置、数量和大小。本申请通过挖掘功能变更与结构变化之间的相关性，指导补丁定位和补丁数量与大小的协同优化，求解对原始网表改动小的不等价逻辑抽取方案。主要研究内容包括：1）基于结构特征签名的功能等价电路剪除方法，用于缩小补丁搜索区域。2）面向不等价结点的变更相关性集合构建方法，利用诊断向量和失效分析，建立可以表征功能变更与结构变化相关性的集合，为后续优化奠定基础。3）基于变更相关性的补丁定位与优化方法，利用变更相关性限定的补丁搜索空间，指导补丁定位；依据补丁校正能力的差异来优化补丁的数量和大小，最终形成改动小的补丁方案。期望通过上述研究，提出一种利用电路结构特性的功能ECO不等价逻辑抽取方法，以探索提高功能ECO效率。
适用于无线传感器网络SOC的低功耗低成本SAR型A/D转换器设计研究	阈值可调比较器;数字校准技术;无线传感器网络;低功耗;逐次逼近型模数转换器	无线传感器网络（WSN）是一种以感知环境为目的、由大量具有传感、数据处理、无线通信等功能的微节点构成的自组织网络系统。WSN的SOC硬件实现对其关键模块ADC性能指标提出苛刻要求，纳米尺度集成电路的发展趋势让低功耗低成本ADC的设计面临巨大挑战。本项目将从优化ADC芯片面积和功耗角度出发，将开发一种基于阈值可调比较器和分列电容阵列DAC的新颖的SAR型ADC结构设计方法，并对其中的关键模块进行优化，由此可有效减少ADC精度对电容阵列DAC的位数的依赖，减小了DAC的面积，从而大幅降低了ADC的成本和功耗。由于WSN工作于复杂环境，PVT变化将严重影响ADC的整体性能，本项目将开发一种基于ADC误码密度分布检测的片上后向数字校正方法，其算法简单直观，易于SOC实现，且不会显著增加功耗。项目成果在军事侦察、医疗检测，物联网等领域有广泛的应用前景，其IP核的开发可带来良好的经济效益。
单光子成像与深度学习融合的仿生视觉芯片关键技术研究	标准CMOS;单光子成像;深度学习;脉冲卷积神经网络;视觉芯片	针对信息社会发展和新一代信息技术产业对智能视觉信息高速获取和实时处理能力的迫切需求，探索基于新型图像感知和图像处理方法的仿生视觉芯片成为当前的研究热点。本项目拟开展单光子三维成像与深度学习融合的仿生视觉芯片关键技术研究，在深入研究单光子成像传感器和深度学习技术的基础上，探索和研究仿生视觉芯片体系架构、高性能阵列式单光子成像传感器、基于脉冲卷积神经网络的多级并行式视觉信息处理电路和高能效电路设计等关键科学技术问题；突破现有的视觉芯片中成像灵敏度低、图像处理精度低、无法三维成像和功耗较大等瓶颈效应；摸索出一套有效的光电子/微电子混合集成电路设计方法，设计出新型的高性能低功耗仿生视觉芯片。把我国在视觉芯片领域研究推向世界前沿水平，促进我国人工智能产业的发展。
考虑集成电路时延变异性的硅后定时验证方法	电气错误;时延变异性;测试生成;可调试性设计;硅后定时验证	硅后定时验证用于发现集成电路设计过程中电气错误导致的电路时延问题。随着特征尺寸细化，集成电路时延变异性越来越显著，电气错误往往被时延变异性所掩盖，给硅后定时验证带来了巨大挑战。本项目将针对时延变异性下电气错误的检测这一关键科学问题开展硅后定时验证研究，主要研究内容包括：1）研究跨层次的电气错误建模方法，一方面集成串扰、电源噪声等动态因素所导致的芯片时延变异性，另一方面将逻辑门级建模的精确性与寄存器传输级（或更高层次）的计算效率有机地结合起来；2）研究时序测试序列对于电气错误的检测质量评估方法，并在考虑工艺参数波动引起的时延变异性下研究面向电气错误检测的功能测试选择方法；3）研究考虑时延变异性的可调试性设计方法，提高硅后定时验证的可观测性以及性能分级的准确性。通过本项目研究，拟提出容忍时延变异性的硅后定时验证方法体系，同时为解决功能测试在电气错误检测中的应用难题提供关键技术。
100Gbps吞吐率高速高性能LDPC码解码器设计研究	解码器;纠错码;超大规模集成电路设计;低密度奇偶校验码	前向纠错编码技术是下一代100Gbps通信网络中的关键技术，而LDPC码是当前最先进的信道编码技术。现有的纠错码存在净编码增益不够高、硬件实现效率低等问题，不能直接适用于100Gbps及以上的数据传输。因此，设计高性能的FEC码以及相应的硬件高效编解码器，对于通信理论和产业的发展都是极其重要的。本项目在近年来课题组从事各种信道编码和编译码器架构研究的基础上，针对超高速纠错码及编译码器的设计，从算法级以及硬件架构层次入手研究其高效实现的相关关键技术。项目拟开展的研究内容包括：乘积码与LDPC码的硬判决解码器设计研究、LDPC码软判决解码器架构以及与RS码级联解码器设计研究、更高速非二进制LDPC码解码器设计研究。研究成果可以提升我国通信芯片设计能力，并可以对更先进通信标准的提案提供支持。
基于三维光电混合集成电路的光TSV研究	三维光电混合集成电路;光TSV;光路由器;光波导	本项目面向三维光电混合集成电路应用，重点解决基于多种材料光TSV的基本结构、基本原理、基本性能和实现方法等方面的系列科学问题，并探索光路由器等前沿科学问题，在光TSV波导互连的设计方法学、传输特性、实现方法、新型光路由等方面形成创新性的突破。本项目通过光TSV的基本结构设计和原理研究，进一步建立多种材料光TSV的仿真模型；研究光TSV的基本特性，解决光TSV的模式特性、传输特性和损耗特性等关键科学问题并优化光TSV的结构参数和材料参数；开展光TSV的实现方法研究，并研究三维光电混合集成电路中光TSV的端口耦合特性，获得耦合特性的解析模型；探索适于三维光电混合集成高密度存储器应用的光路由器和路由算法，获得无阻塞、低损耗的光路由器结构以及全动态光路由算法。
应用于可穿戴式智能设备的MEMS电容型传感器信号调理集成电路研究	数字校正/校准;信号调理集成电路;开关电容;Sigma-Delta调制器;MEMS传感器	"可穿戴式智能设备"的本质是通过各种MEMS传感器让一个个戴在身上的"小东西"实现运动跟踪、数据收集、信息传输和互动。因此设计低成本、低功耗、高性能、可兼容多种MEMS传感器的信息平台成为其核心技术。本项目将研究MEMS电容型传感器信号调理集成电路，使之具备如下关键特性而更好的应用于可穿戴式智能设备：（1）全兼容：支持pF~nF量级各类MEMS传感器在可穿戴式智能设备平台上的全兼容；（2）低功耗：在单次测量时间配置为1mS进行连续转换时，功耗低至10uW，提供更长待机时间；（3）高精度：在电路噪声、失调等非理性因素影响下实现aF量级电容变化值的精确检测，并达到13位的高线性度。本项目将在0.18um CMOS工艺上实现，预期的研究成果将在高兼容性、低功耗、高精度等方面远远胜过国际同类设计，同时电路的优值有望在当前国际最优水平上再提升一个数量级，至100fJ/step，继续保持国际领先水平。
抗辐射高速A/D数据转换器的数字校正关键技术研究	A/D数据转换器;集成电路;数字校正;抗辐射	随着空间技术和核技术的发展，越来越多的电子设备需要在各种辐射环境中工作。作为军用整机电子系统中的核心器件，A/D转换器将自然界的模拟信号转换为系统能够处理的数字信号，在模拟世界与数字世界起着桥梁的作用。在高速A/D转换器中，辐射可以形成全范围稳定的辐射缺陷。它不仅同辐射环境和辐射参数有关，而且同转换器的架构、加固技术有关，形成不同的辐射效应。数字校正技术是设计抗辐射高速A/D转换器的关键技术。本项目针对辐射对高速A/D转换器性能的影响，研究建立高速A/D转换器的辐射效应机理模型和辐射效应分析的建模与仿真原型系统，提出新的抗辐射高速A/D转换器的数字校正方法、算法、电路实现和测试验证技术，利用数字技术保证A/D转换器在辐射环境下工作的性能指标。通过本项目的研究，将突破国内抗辐射高速A/D转换器设计的数字校正技术难题，提高抗辐射高速A/D转换器的性能指标和设计水平，提升武器装备的作战能力。
纳米工艺下面向参数成品率增强的版图优化设计方法研究	版图优化;参数成品率;可制造性设计;沟道长度;工艺波动	随着半导体工艺发展到纳米级，如何解决由于工艺波动导致的成品率下降问题已受到研究人员的高度关注。本项目以参数成品率增强技术为切入点，对能够降低亚阈值电流功耗、抵抗工艺波动影响的版图优化设计方法,尤其是考虑线间距和聚焦误差共同作用的多晶硅栅线宽变化模型、能捕捉工艺波动的MOS管沟道长度的准确预测方法、基于沟道长度准确预测的亚阈值电流功耗优化方法、以及减小沟道长度变化以抵抗工艺波动影响的布局布线方法进行深入研究，力争通过在版图设计阶段对工艺波动自动进行捕捉来准确预测工艺波动对电路性能的影响，从而进行面向参数成品率增强的版图优化设计，达到降低功耗、提高参数成品率的目标。项目在能捕捉工艺波动的多晶硅栅线宽变化模型、基于沟道长度预测的亚阈值电流功耗优化方法、以及能抵抗工艺波动影响的布局布线自动微调方法等方面有创新之处，对纳米工艺下提高芯片的参数成品率以及研制低功耗芯片有着重要意义。
MEMS振荡器电路非线性相位噪声机理的实验研究	振荡电路;模拟和混合电路;相位噪声;MEMS	MEMS振荡器具有批量生产、低成本的优点，有望取代有源石英晶振，应用前景巨大。然而目前其相位噪声性能还达不到通信、高精度传感器等高端应用的指标，原因是由于对其机理认识不够深入。我们的前期工作初步完成了MEMS振荡器相位噪声机理的理论体系构建，并进行了数值仿真与初步的电路实验研究。我们的理论模型推翻了Clark Nguyen等人提出的混沌机理假设，且与数值仿真结果相符，但与电路实验的结果存在差异。针对这一问题，本课题将展开深入的理论与实验研究，探明并实验验证相位噪声的机理，完善理论模型，从而寻找抑制相位噪声的方案。本课题的研究工作，与前期工作一起构成完整的MEMS振荡器相位噪声机理的研究，为大幅度提升MEMS时间基准及谐振式传感器的性能，突破其高精度应用的瓶颈，实现MEMS谐振器大规模产业化，提供理论基础、实验依据及解决方案。
基于3-D EFD方法发展适用于传统及TSV技术的互连系统寄生电容模型研究	TSV互连技术;电路设计优化;耦合电容;CMOS互连系统;电容模型	随着超大规模集成电路制造进入亚45纳米时代，寄生电容对电路性能的影响问题越来越突出。互连系统的尺寸变化及先进工艺和TSV技术的采用，导致传统建模方法很难准确提取先进互连系统的寄生电容，从而无法完成对应纳米CMOS电路有效设计与性能优化。基于以上背景，本研究提出"基于3-D EFD方法发展适用于传统及TSV技术的互连系统寄生电容模型研究"课题，在典型互连结构3-D电场分布分析和有效划分基础上，从电场基本原理层面建立覆盖TSV技术的纳米CMOS互连系统的寄生电容模型。 发展的模型应能针对纳米CMOS先进互连技术和3-D堆叠集成电路中的TSV互连技术计算对应的寄生电容，预言几何结构和工艺尺度变化对寄生电容和电路性能的影响规律，从而为对应的纳米电路设计和性能优化奠定仿真基础。
无线植入式酶传感器信号处理SoC设计方法研究	植入式;射频识别;微弱信号读出;酶传感器	随着人口老龄化问题日趋严重，对于糖尿病等疾病的患者的健康护理变得越来越重要。适用于家居使用的低成本、小型化的植入式酶传感器可以使病人及时地了解自己的健康状况、调整用药量，并可为远程诊断提供参考，符合健康管理的发展趋势。本课题提出了一种新颖的基于射频识别（RFID）和酶传感器的无线植入式酶传感器的信号处理SoC系统结构，并将对其中的关键科学问题展开深入研究。研究内容包括酶传感器等效电路模型和噪声模型，微弱电流信号读出及调理电路设计方法，适用于植入式传感器的无线能量采集和能量管理方法及敏感信息保护方法。本课题基于标准CMOS工艺研究和开发植入式酶传感器的信号采集和处理电路，通过无线射频识别技术进行能量传递和信息采集，并且支持数据加密和多通道传感器的信号处理，课题研究成果将为实现低成本、微型化、高灵敏度、高安全性和使用寿命长的植入式酶传感器提供基础。本课题研究具有很好的学术价值和宽广的应用前景。
模拟与混合信号集成电路中基于系统辨识理论的高精度频谱测试方法研究	多路滤波技术;集成电路测试;系统辨识;单频抖动测试;基波识别与替代方法	集成电路历经数十年的发展，如今的电子电路与系统在精度、速度、功耗等方面的性能已获得几个数量级的提升。在一些高精度或高灵敏度的应用领域，如高精度模拟与混合信号集成电路测试领域，测量信号的精度有时超出现有测试仪器的测量范围，采用传统的方法已无法对其进行精确的频谱测试。本项目旨在解决高精度模拟与混合信号集成电路频谱测试所面临的三大挑战，即测试中对高精度信号源和高精度测量器件、相干采样，以及超低的时钟抖动的严格要求。不同于传统的竭力满足上述苛刻要求的做法，本项目拟从系统的角度将模拟与混合信号集成电路测试难题转化为系统辨识问题，并借助较易实现的数字域信号处理算法，探索出一种高精度低成本的频谱测试方法。预期的方法在上述三个要求均不满足的情况下，仍能获得精确的频谱测试结果，从而降低高精度频谱测试对精密仪器的依赖，大幅降低测试成本，并为高性能集成电路频谱测试和片上频谱测试提供切实可行的解决方案。
利用线性叠加倍频技术实现硅CMOS太赫兹源单片电路	线性叠加;硅CMOS;单片电路;太赫兹源	本课题将研究基于深亚微米硅CMOS工艺的太赫兹源单片电路实现技术，建立分布参数硅CMOS太赫兹单片电路的EDA设计方法，突破线性叠加倍频关键技术，解决CMOS器件模型修正及射频ESD设计等难点问题，设计硅CMOS太赫兹源单片电路，达到国际先进水平，同时为下一步实现太赫兹频段的其他收发单元电路及太赫兹收发SOC作技术储备。
基于连续波四相位法的飞行时间(TOF)三维成像图像传感器研究	深度测量;图像传感器;飞行时间	基于连续波正交四相位法的飞行时间（Time-of-Flight，TOF）三维成像图像传感器，具有实时获取物体图像信息和距离信息的能力，在科学研究、工业生产、现代生活及国防安全等重要领域具有极为广泛的应用，因此成为世界各国竞相争夺的技术高地。.    本课题拟开展基于CMOS工艺的TOF三维成像图像传感器关键技术研究，突破现有芯片系统架构限制，探索像素器件中光生载流子的输运机制和物理效应；解决大尺寸低噪声像素中光生电荷转移速率的瓶颈问题，提出新型的像素设计方法以实现对光波飞行时间的准确测量；研究可调制光源及小型精密光学成像系统，为芯片测试和误差评估提供试验平台。.    通过对上述核心问题的研究，本课题拟提出相应的理论模型及解决方案，并最终应设计实现基于连续波正交四相位法的飞行时间（TOF）三维成像CMOS图像传感器原型芯片，填补我国在此项研究上的空白。
基于冗余数系统的高能效近似逻辑电路设计技术研究	高能效;集成电路设计;冗余数;容错;近似计算	高能效芯片设计一直以来都是集成电路设计领域的一个重要课题及挑战，特别是近年来随着移动计算、能量采集、生物医疗等应用的兴起和普及，芯片的能效性成为直接影响其设计方案成功与否的关键。如何在满足芯片性能约束的条件下最小化其能耗，或是在满足能耗需求的情况下最大化其性能，是高能效电路设计中所关注的核心问题。基于容错设计的近似计算通过不精确的硬件设计实现其近似的逻辑功能，与低压设计技术相结合有望成为提高电路能效性的一个重要途径。本课题拟从一般的能量-延时积模型入手，加入近似计算下的误差分析和精度控制，从延时、能量、精度三个维度上对电路的能效性进行更有效地分析和评估，以此建立起基于近似计算的高能效电路设计理论；同时利用冗余数制不产生进位的优势，通过高效编码方式进行电路优化，在冗余数系统下解决高能效电路的实现问题。本课题的研究旨在为纳米工艺下高能效数字集成电路设计提供一种可借鉴的解决思路。
设计验证一体化模拟版图自动综合技术研究	模拟集成电路;版图设计自动化;工艺波动;密度检测;物理验证	模拟后端设计需要考虑工艺波动的影响，是一个需要反复迭代、手动、易出错、耗时长久的工作。其中，在版图后端验证中，密度检测作为一个单独的环节被特别提出，以考察模拟IC各图层纵向结构的工艺波动。现今，随着3D FinFET架构的提出，密度检测的意义更加明显。为了从根本上打破模拟版图的"设计-验证"迭代，本项目创新研发一种可同步版图布局及其后端验证的布局器,巧妙实现设计验证一体化综合流程。该布局器论证涵括以下两方面:(1)基于C++编程，构建以密度检测和物理设计规则约束驱动的规则化器件布局算法，理论证明其可行性;(2)基于测试元件组(TEG)芯片提取多版图结构器件的工艺波动参数，采取数值拟合建立波动统计模型，以此改良算法并实现抗波动效应影响的版图综合,保证其合理性和有效性。预期本课题的成功，将从根本上消减版图验证引起的设计迭代，有效提升效率，为我国模拟集成电路设计自动化技术水平的提升做出贡献。
针对微机电系统的测试访问与测试优化方法研究	微机电系统;测试成本优化;内建自测试系统;测试访问机制;可靠性优化	随着片上集成技术的提高和物联网产业的迅速发展，微机电系统（MEMS）已迅速崛起为集成电路产业与研究界的新兴热点。由于MEMS通常由结构各异的传感器、模拟与数字电路部分构成，并且通常应用于航空、医药等对可靠性要求较高的领域，如何有效低成本的实现其测试并保证其可靠性已成为一个非常值得关注的问题。与传统的集成电路测试方法相比，针对MEMS的测试面临许多新的问题与挑战：其包含的传感器、模拟与数字电路部分具有不同的测试需求；多样化的传感器结构需要不同的测试访问方案；由于其通常无法利用量产测试的成本优势，需通过设计尽量降低其测试成本；为保证其工作时的可靠性，需提供片上检测功能等。已有研究往往无法有效解决以上问题，使MEMS测试与可靠性成为其产业发展的瓶颈。因此，本研究拟针对以上关键问题与挑战，设计并实现针对MEMS的测试访问机制与测试成本优化方案，从而实现提高MEMS可靠性并降低其生产成本的目的。
90-65纳米工艺下数字智能像素CMOS图像传感器研究	90-65纳米;模数转换;相关双采样;图像传感器;智能像素	CMOS图像传感器高噪声限制了其在高端摄像领域的应用，随着CMOS工艺发展到90-65纳米，电源电压降低导致模拟信号摆幅减小、小尺寸效应导致漏电流和失配增大，噪声特性将更加恶化。本项目拟研究小尺寸工艺下，具有数字化、智能化像素的低噪声CMOS图像传感器设计技术：研究小尺寸工艺下光电二极管光电响应与噪声特性，设计像素内相关双采样电路来抑制像素的固定模式噪声和随机噪声；研究小尺寸工艺下像素内部进行模数转换和存储技术，每个或几个像素共用一个多通道位串行模数转换器，以数字形式传输信号；研究同步模数转换和图像处理技术，在模数转换的过程中通过预先设定的斜坡信号和数字编码灵活的同步实现卷积、插值和离散余弦变换等算法，同步实现模数转换和部分后续图像处理。研究数字智能像素的可编程动态范围、分辨率特性；研究成果为小尺寸工艺下CMOS图像传感器芯片设计提供可行性理论指导和技术方案，并广泛应用于图像信息采集领域。
机器学习芯片系统的弹性能效技术研究	弹性能效;低功耗;集成电路设计;低电压;机器学习	本项目着眼于解决复杂应用与嵌入式平台之间关于能效需求的矛盾与挑战，致力于探索纳米尺度集成电路的弹性能效设计方法学。机器学习算法是数据驱动的复杂计算任务，但此类算法的结构与运算结果却存在着较大的弛豫范围。这一特点使其在实现中对底层电路的故障具有较好的容忍度，可在更低的电源电压下工作。因此本项目致力于研究在电压频率过度缩放的条件下如何对可靠性与能效进行联合分析，从而利用电路、架构、算法等层次的弹性度来优化设计，实现片上机器学习系统的能效最佳化。以此为出发点，本项目首先将开展各项基础理论研究，如机器学习算法分析、并行架构变换方法、自适应信号处理等；第二将开展电路、架构、算法级的故障与能效模型研究，建立仿真实验平台；第三将开展跨层次的协同设计方法与流程研究，实现能效与可靠性的联合优化；最后通过建立机器学习的原型系统，对弹性能效设计技术进行验证和完善。
基于TSV测试与容错的3D芯片良率提升方法研究	硅通孔;良率;3D芯片;容错;测试	3D技术是超越摩尔定律的一项重要技术，但良率和成本却是限制3D芯片商业应用的主要障碍。研究表明，TSV缺陷将会造成3D芯片良率远低于预期。本课题以基于TSV测试与容错的3D芯片良率提升方法为切入点，主要内容包括：（1）基于游标法的TSV测试方法。实现高精度的TSV测试，通过量化分析TSV故障程度对TSV进行分类，在较早阶段消除一些潜在的TSV故障，从而提升3D芯片良率；（2）双TSV在线自容错方案。避免复杂重配置电路带来的时序开销，实现TSV的在线自容错，以提升3D芯片良率；（3）时序约束下的TSV容错优化方法。通过合理地添加冗余TSV，实现时序约束下的成本最优化，进而提升3D芯片良率。本研究可以有效提升3D芯片的良率，促进3D芯片的商业化发展，具有很强的理论和现实意义。
基于事件驱动机制的荧光寿命成像传感器	事件驱动;荧光寿命成像;单光子像素阵列;图像传感器;地址事件读出电路	荧光寿命成像是一种广泛应用于生命科学、医学领域的生物分子识别方法。传统基于光电倍增管的成像技术逐个像素进行扫描，帧频极低。基于CMOS工艺的集成荧光寿命成像传感器可实现并行曝光，但庞大的输出数据量限制了其在高分辨率实时检测领域应用。本项目基于荧光寿命成像"光子稀疏"的特点，提出一种基于事件驱动机制的高效荧光寿命成像传感器。具体研究内容为：建立基于事件驱动机制的荧光寿命成像传感器理论模型，探索基于"地址-事件表示"思想的芯片架构。研究基于CMOS工艺的集成像素和事件驱动型读出电路，完成128×128以上分辨率的荧光寿命成像传感器设计与测试。研究基于计数积分思想的质心算法，实现高效荧光寿命图还原计算。最终在成像理论、感光器件、读出电路及寿命提取方面取得创新成果，突破在荧光寿命成像领域的数据量限制，实现高帧频下实时观察。为下一代高分辨率实时荧光寿命成像传感器设计提供可行的理论指导和技术来源。
超低功耗同步图像传感压缩芯片设计理论研究	模数转换;像素阵列;超低功耗;压缩读出;图像传感	图像信息传感无线化趋势日益明显，功耗是其发展的主要瓶颈。传统CMOS图像传感和信号处理架构远远不能满足要求，这对超低功耗图像传感芯片设计理论研究提出了迫切需求。本项目主要研究同步实现CMOS图像信息采集与数据压缩处理的理论与技术：研究同步实现图像采集和离散余弦变换理论，以非均匀方式配置像素阵列，在余弦函数值为±1的点进行图像信息的采集，消除后续压缩中的浮点乘法以大幅降低功耗；研究低功耗像素级模数转换理论与技术，在模数转换过程中通过预先设定的参考电压和时序信号编码同步实现卷积、插值和离散余弦变换等算法，消除后续处理中的浮点乘法以大幅降度功耗；研究图像传感器自适应读出理论和技术，仅针对聚焦目标采用高精度和高分辨率信息采集，降低背景图像部分的数据处理量以降低系统功耗。研究成果可为超低功耗无线图像传感器芯片设计提供可行性理论指导和技术方案，并广泛应用于便携摄像、监控、医疗和军事等领域。
标准CMOS工艺下单片三轴向地磁传感集成电路设计技术研究	混合集成电路;建模;传感器;磁场;定位传感	集成地磁定位传感技术可广泛应用于物联网终端和便携式移动电子产品，利用这一技术制造的三轴向地磁传感集成电路主要包含霍尔传感器，信号检测与处理电路，和集成磁场集中器（Integrated Magnetic Concentrator, IMC）。现有技术无法将IMC与传感器、电路一起完全通过标准CMOS工艺实现，需借助特殊制造工艺。本项目以探索一套在标准CMOS工艺下完全实现三轴向地磁传感集成电路的设计方法为目标，围绕IMC的标准化工艺移植，通过建模分析，设计带有自校正的高动态、高精度磁电转换电路和微纳信号检测与处理电路，实现新制造方法下传感器、IMC器件和电路部分的单芯片系统集成，从而消除工艺误差、磁化效应、电路噪声、应力变化以及工作温度等非理想因素的干扰，达到定位精度的提升，从而降低生产成本、提高生产效率，使地磁定位技术具有更好的实用价值和推广潜力，促进智能传感网的发展。
面向生物医疗的新型双带射频收发器架构及关键电路研究	生物医疗射频收发器;注入锁定分频器;能量效率;系统优化集成	高灵敏、高效率射频能量获取器和超低功耗射频收发器是无线体域网传感器节点的两个关键技术。这两个技术领域虽然经过国际学术界和工业界多年的研究，已经各自拥有了一些有效的优化措施，但还不足以达到系统优化集成，迫切需要优化的系统和电路集成措施。本课题在研究分析不同无线通信技术的射频能量获取器和超低功耗收发器的特性基础上，探索研究提出一种高能量效率的半主动双带生物医疗射频收发器架构，从通信链路、系统优化集成、电路结构三个方面系统地展开相关研究工作，拟在半主动双带通信架构、射频通信的低占空比机制、高灵敏度射频能量获取器和低功耗ILFD载波恢复机制等方面取得创新性的研究成果。本课题的顺利实施对生物医疗的新无线技术及其标准研究具有重要的意义，同时为高能量效率射频能量获取器和超低功耗射频收发器集成系统的设计与实现奠定坚实的理论和技术基础。
植入生物体的专用集成电路及相关模型研究	生物相容性;专用集成电路;无线信息传输;生物组织微刺激电路;电磁感应耦合	研究应用于生物医学领域的植入生物体的低功耗专用集成电路。主要研究标准微电子工艺在植入生物体集成电路中的应用；建立动物表皮、脂肪及骨骼组织的电磁特性模型，分析不同生物组织对电磁能量的吸收特性；研究通过皮肤高效率的无线供能技术，设计能量接收和集成电源管理电路；建立刺激电极与组织细胞接触阻抗模型，设计植入生物组织的微刺激电路；研究对植入集成电路的无线控制技术；研究植入集成电路与生物组织的相容性，研究功耗对生物体温安全的影响，研究无线能量传输对生物组织的电磁辐射作用；研究与动物体环境相容的芯片封装技术。.本项目研究的植入生物体的专用集成电路，以无线方式提供能量，实现对不同生物组织实时受控功能性电刺激，克服了传统植入系统有线方式供能易引发感染的缺点，具有功耗低、刺激模式可调、生物相容性好等特点。该研究将微电子学与生物医学相结合，探索微电子技术新的应用方向，可推动生物微电子学、生物医学电子学的发展。
基于鲁棒控制理论的纳米工艺偏差下的超大规模集成电路性能分析方法研究	随机电路性能分析;鲁棒控制;纳米工艺偏差;超大规模集成电路;Kharitonov定理	复杂纳米工艺的严重偏差造成集成电路性能的随机波动，导致芯片成品率大幅降低。考虑工艺偏差的超大规模集成电路性能分析是提升芯片成品率研究的核心科学问题和前沿研究热点。现有蒙特卡罗、随机正交多项式展开等主流随机分析方法需要大量采样，造成了计算量的爆炸，无法实用于集成电路的随机分析。本项目首次提出无需采样而基于几个完备多项式或关键矩阵来分析工艺偏差的超大规模集成电路的性能边界。借鉴系统鲁棒控制领域著名的Kharitonov定理的研究成果,本项目提出在频域空间通过广义的Kharitonov定理，计算少数的几个扩展的Kharitonov多项式或关键多项式，在时域空间通过广义Lyapunov定理和广义鲁棒零极点聚类等理论，只需计算少数的几个关键矩阵，就能以极少的计算代价准确分析工艺偏差的电路和系统的性能边界，有效解决了大规模采样造成的计算量爆炸问题，为纳米尺度集成电路的性能分析提供了一个崭新的发展方向。
基于广义本征分解的集成电路互连系统高效物理建模	广义本征分解;EDA工具;模型降阶;物理设计;场求解器	随着电子或微机电元件特征尺寸不断减小，工作频率不断升高，热管理问题的凸显，以及3D工艺的出现，现代微纳米级集成电路(IC)自动化设计(EDA)对高效的物理场求解器的需求进一步上升。为克服传统场求解器计算复杂度高的问题，本项目采取基于广义本征分解(PGD)的先验模型降阶方法开发现代集成电路(IC)金属互联系统的快速建模方法，并在这一过程中解决复杂几何区域上的变量分离、PGD收敛控制条件的优化等关键算法理论和实现问题。利用PGD灵活的变量分离形式，本项目拟实现适于IC互连系统静场求解问题、时频域分析和多物理耦合仿真的统一PGD模型降阶算法框架，其成果将促进深亚微米级和纳米级集成电路设计的物理验证和优化过程的高效精确实现。
用于无线体域/个人网的低功耗低成本超宽带调频收发机设计研究	无线体域网/无线个人网;高能效;超宽带;超宽带调频;收发机	超宽带调频(FM-UWB)具有穿透性强、辐射小、设计简单、功耗低等适合人体通信环境的特点，成为医疗电子、无线体域/个人网青睐的短距离、低速率无线通信技术。本项目在FM-UWB收发机的实现和能效优化上提出了以下创新。.子载波生成基于开关电容型电压-电流转换器(V-to-I)和摆率受控型弛豫振荡器，以高鲁棒、开环的方式实现了传通的、闭环FSK调制功能。低功耗的双通路环型振荡器，使用差分模拟通路的V-to-I实现流控型射频调频；借助二进制权值数字通路，伙同逐次逼近型自动频率校准实现压控型载频校正。基于差分型斜率鉴频的可再生结构，利用中心频率对称失谐的双带通滤波器高线性恢复子载波频率。FSK解调器基于低成本的能量检测技术，数字化地重建基带数据。系统级采用双能效优化方案：动态功耗优化方法 + M-FSK调制/解调机理；收发机工作在低占空比的间歇工作模式下，且运用M-FSK而非传统的2-FSK机理。
宽带相控阵列接收机前端CMOS单片实现技术的研究	接收机;瞬时带宽;CMOS;相控阵列	相控阵列系统使用多根天线来提高信号收发性能，这一技术已广泛应用于军事领域，近年来逐渐在民用领域兴起。传统的相控阵列系统大部分基于非CMOS工艺的商用芯片搭建。随着相控阵列技术向高集成度，低成本化的方向发展，宽带相控阵列接收机前端的CMOS单片实现成为国际国内的研究前沿。本课题提出基于CMOS工艺，具有较高瞬时带宽性能，工作在24.25-26.65 GHz频段，可用于24GHz短距离车载雷达的宽带相控阵列接收机前端电路。采用基于全通网络的延迟电路有效地降低了孔径效应、渡越时间的影响进而提高了瞬时带宽；同时提出了一种较为新颖的本振移相器和混频器联合移相的结构，既避免了射频移相器对接收性能的恶化，又能以较小的本振移相器精度实现较大的整体移相精度。所设计的前端电路具有良好的接收性能和波束控制性能，为CMOS宽带相控阵列接收机整机芯片实现提供了有效的解决方案。
心肌细胞机械特性及其基于压电材料的发电特性研究	压电材料;纳米纤维;微机电系统;生物发电机;心肌细胞	随着信息科学与医疗技术的结合与发展，可植入式器件的研究给体内检测与治疗带来了希望，具体应用在体内生理生化参数的监测，疾病的诊断和治疗，及器官移植等方面。然而，体内可植入式器件的寿命在一定程度上受限于电池的供电时间。最直接的体内供能方案是将体内的能量转换为可利用的电能。 本课题组首次提出基于心肌细胞收缩性的微型发电机概念。由于心肌细胞具有突出的机械性能和节律性，通过相应的压电换能材料，将细胞的机械能转换为电能，有望为体内的微纳器件直接供电。本项目将研究浇铸压膜制备压电薄膜材料，及静电纺丝制备压电纳米纤维材料的方法，进而对匹配压电薄膜材料的相关参数（如厚度，尺寸等）与心肌细胞的机械参数进行研究，同时研究压电纳米纤维的空间排布对心肌细胞的能量转化的影响机理。 本项目将研究出：（1）特定空间排布的心肌纤维组织的机械收缩机理；（2）心肌组织产生的机械能在压电材料上进行能量转换的方法及微器件的实现。
无记忆半物理行为框架下异相功率放大器理论与方法研究	CMOS全集成;功率附加效率;射频功率放大器（PA）;线性度;交调失真	射频功率放大器是通信终端收发机中耗能最大的模块，需要具备更高的线性度和更低的功率损耗以及更高的集成度以迎接5G时代的到来。传统的异相技术虽可在一定程度上缓解功放中效率和线性度之间的矛盾，但是存在着AM-AM失真、AM-PM失真以及非隔离合成器引起的功放动态负载等非线性问题。本项目首先建立新型的无记忆半物理行为数学模型改善AM-AM失真与AM-PM失真对功放非线性的影响；其次，考虑到异相系统的功放动态负载问题，支路功率放大器采用非敏感负载开关模式功放，使其适用于较高的动态负载调制范围；另外，为了降低系统的功率损耗，采用改进型基于变压器结构Chireix合成器对两路异相信号进行功率合成，同时对传统异相系统进行优化，提出一种新型的异相系统简化模型；最后，我们将集成阶段性研究成果，设计一种适用于下一代通信系统的具有高线性度和低功耗的全集成CMOS异相射频功放，并进行仿真、流片和测试。
用于RF能量获取的自洽供电超低压整流器设计方法研究	整流器;RF;自洽供电;能量获取;超低压	本项目基于纳米级CMOS工艺，研究用于RF能量获取的超低压低功耗CMOS整流器电路设计方法。根据RF能源获取技术普遍存在的挑战性问题- - 时空波动、工作频率及环境的改变等，研究整流器电路的拓扑结构，建立RF能量获取系统的高层次模型，分析其工作频率、效率、负载间的约束条件，寻求工作频率和电路尺寸、高层次模型和输出效率间的最佳关系，研究负载变化对工作频率和输出稳定性的影响机理；采用衬底调制/衬底驱动技术补偿MOS器件的阈值电压，考虑噪声、纹波等非理性因素对有源整流器性能的影响，在较宽频率范围内提高RF-DC能量获取系统的转换效率；完成多级超低压低功耗CMOS有源整流器设计，最终实现一种微瓦量级的新型高效自适应RF-DC能源获取系统，以满足人们对于绿色、节能环保、便携式消费类电子产品的迫切需求。
基于片上网络的系统芯片测试架构设计与优化研究	测试架构设计与优化;片上系统测试;片上网络;测试调度;可测性设计	片上网络（NoC：Network-on-Chip）被广泛认为最有希望成为大规模多核系统芯片（SoC：System-on-a-Chip）中的通信机制。为减少此类芯片的测试时间和测试成本，我们需要设计有效的测试架构以及在此架构上运行的测试调度算法，以实现并行测试多个芯核。现有的NoC多核系统芯片的测试手段通常是复用NoC作为测试访问机制，并且假设NoC采用Mesh拓扑结构、电路交换机制、XY路由算法、且NoC上的所有物理链路宽度相同。然而，在实际应用中，NoC多核系统芯片可能采用其他拓扑结构（如Tree、Butterfly、甚至不规则的拓扑结构）；使用时分复用交换机制和其他较复杂的路由算法；NoC上的物理链路宽度也很有可能不尽相同。在本项目中，我们拟去除上述假定条件，设计出一套能够普适于多种NoC多核系统芯片的测试架构及相应的测试调度优化算法，并通过FPGA原型系统验证其有效性。
超低功耗射频收发系统理论及电路实现研究	电流复用;返回式混频器;动态调整;超低功耗;射频收发系统	低功耗是现代便携式无线通信系统所追求的重要目标之一，而射频收发系统的低功耗是实现无线通信系统低功耗的关键。近几年，低功耗乃至超低功耗射频收发电路理论和方法逐渐成为业界的研究热点。本课题创新性地提出一种集射频放大、混频与中频放大于一体，并具有动态功耗调节功能的电路结构（简称为返回式混频器）：该结构只需使用混频器的跨导级同时实现射频和中频的放大，节约了硬件开支，显著降低了功耗；采用高通和低通网络进行信号隔离保证了电路的稳定性。同时结合射频模块电流复用、模块整合与可重构滤波器技术，提出了一种射频收发结构，以实现系统的超低功耗。本课题的核心研究内容是建立一套超低功耗射频收发设计理论和方案，主要包括：建立和完善超低功耗射频收发系统结构和相关理论，指导具体电路设计，进行流片验证，以进一步完善超低功耗收发系统的理论和相关技术。
超级动态电压调节技术下的内建速度测试系统研究	低功耗;速度测试;锁相环;电路性能模型	超级动态电压调节（UDVS）技术是动态电压调节技术向亚阈值区的延展，当工作负载低时，将电压降到亚阈值区，可以大幅降低芯片功耗，在低功耗方法中具有明显优势。但当电压显著降低时，芯片间的性能差异非常明显。为规避性能偏差导致芯片工作出错，芯片必须始终工作在很高的电压下以确保正常工作，这会显著提高芯片功耗，不能充分发挥UDVS技术的低功耗优势。本项目研究内建速度测试的理论，构建兼容于现有大规模集成电路设计的电路性能模型。并在此基础上，在大规模UDVS芯片中实现基于开环预测与闭环自适应调整相结合的内建速度测试系统，以较低的电路面积和功耗实测芯片性能，为调整芯片的电源电压和工作频率提供依据，使得芯片功耗尽可能的有效降低。同时，针对测试系统的特点，设计可在宽电压域下工作的快速锁定数控锁相环，在工艺、电压和温度参数变化的情况下，自适应调整环路参数，在短时间内为芯片提供正确的测试时钟，有效缩短速度测试时间。
硅基有机发光微显示器的高性能顶发射界面及数字驱动研究	微显示;专用集成电路设计;图案化工艺;硅基有机发光;图像超高还原度	本课题针对硅基OLED微显示器的开发设计展开研究，在工艺方法和工艺流程上，通过对硅基芯片界面工艺和导电介质的分析，提出一次图案化理论和像素隔离方法，将CMOS工艺和OLED工艺有机结合，在改善OLED微显示器件的发光效率、稳定性、一致性、寿命等方面特性的同时，优化设计流程、降低工艺设备的巨额投资成本。在扫描算法上，提出基于立体分形的超还度图像显示架构，消除冗余扫描带来的效率损失和模拟电路的灰度误差，使画质达到高清分辨率和超高灰度（4096级）。在电路结构上，提出超还原硅基芯片驱动电路架构，并进行超大面积芯片的设计与实现。在系统方案上，进行扫描控制策略和可测试性方案研究。最终完成硅基OLED微显示器的设计全流程，建立其设计方法学。硅基OLED微显示器在军事应用上拥有LCOS无可比拟的特性，在消费电子中具有全新概念的用户体验，因此，本项目的研究与技术成果将具有巨大的实际应用价值和进一步发展潜力
基于低密度奇偶校验码的压缩感知系统设计与实现	观测矩阵;信号重构;低密度奇偶校验码;压缩感知	在数字通信高速发展的今天，数字通信系统需要存储和处理的数据量也在以惊人的速度增加，从而给系统低存储低功耗设计带来很大挑战。因此，研究有效的信号采样、压缩存储，并能从存储的数据中恢复出原始信号具有十分重要的学术价值和实际意义。压缩感知理论为解决这一问题提供了有效的理论框架，其关键在于对信号进行有效的稀疏变换并压缩，从压缩后的数据恢复出原始信号。      本项目将瞄准这一热点问题，创造性地研究基于低密度奇偶校验码(LDPC码)的压缩感知系统设计与实现，具体内容包括：对于给定的原始信号进行稀疏表示；基于LDPC码校验矩阵的构造方法提出系统观测矩阵的设计算法，使得信号的重要信息不被破坏；基于LDPC码的译码算法提出信号重构算法，以较高概率恢复出原始信号。本项目将创造性地提出一套完整的基于LDPC码的压缩感知系统的设计方案，并对提出的设计方案进行性能仿真和硬件实现验证。