## 引言
在现代[集成电路设计](@entry_id:1126551)中，随着特征尺寸的不断缩小和工作频率的持续攀升，信号在晶体管和互连线上传播的延迟已成为限制芯片性能的主要瓶颈。为了在设计阶段就能精确预测并有效优化电路的时序，工程师们迫切需要一个既能准确反映物理现实又足够高效的分析工具。[RC延迟](@entry_id:262267)模型正是为了解决这一核心问题而生，它通过将复杂的物理结构简化为电阻（R）和电容（C）的等效网络，为我们提供了一把理解和掌控电路时序的钥匙。

本文旨在系统性地介绍开关与互连线的[RC延迟](@entry_id:262267)模型。我们将从构成这些模型的基础物理原理出发，逐步深入其在现代电子设计自动化（EDA）工具中的高级应用，并最终通过实践练习巩固理解。读者将学到：

在**原则与机理**一章中，我们将探讨如何将晶体管开关和金属导线抽象为等效的电阻和电容，并介绍用于计算[复杂网络](@entry_id:261695)延迟的[Elmore延迟模型](@entry_id:1124374)，同时讨论[串扰](@entry_id:136295)等高级效应的建模。
在**应用与跨学科联系**一章中，我们将展示RC模型如何在[逻辑门](@entry_id:178011)[尺寸优化](@entry_id:167663)、[中继器插入](@entry_id:1130867)、[信号完整性分析](@entry_id:1131624)以及[多物理场耦合](@entry_id:171389)等实际工程问题中发挥关键作用。
在**动手实践**一章中，我们将通过一系列具体的计算问题，引导读者亲手应用所学知识，从底层参数中提取RC模型，并利用它进行性能分析与优化。

通过这三个章节的学习，您将建立起一个从基本物理原理到高级工程应用的完整知识框架，从而能够更深刻地理解现代数字集成电路的时序行为。

## 原则与机理

在前一章中，我们介绍了在现代[集成电路](@entry_id:265543)中，[信号延迟](@entry_id:261518)是限制性能的关键因素。本章将深入探讨构成这些延迟的根本物理原则与机理。我们的目标是将复杂的晶体管和导线行为，解构为由电阻（R）和电容（C）组成的等效[网络模型](@entry_id:136956)。通过理解这些模型的构建方式及其内在的假设，我们能够精确地预测、分析并最终优化数字电路的[时序性](@entry_id:924959)能。我们将从最基本的元件——开关和导线——的RC抽象开始，逐步构建起完整的延迟分析框架，并探讨如串扰和电感效应等高级主题。

### R和C的抽象：基本元件建模

为了分析电路延迟，我们必须首先为电路中的两个基本元素——执行逻辑功能的晶体管“开关”和连接这些开关的金属“导线”——建立有效的电气模型。RC模型通过将这些复杂的物理结构简化为电阻和电容的组合，为我们提供了一个既足够精确又易于分析的强大工具。

#### 开关建模：晶体管的[导通电阻](@entry_id:172635)

在理想的数字电路模型中，晶体管作为开关，其“开”态是[完美导体](@entry_id:273420)（[零电阻](@entry_id:145222)），“关”态是完美绝缘体（无限电阻）。然而，在物理现实中，一个处于“导通”状态的MOSFET（金属-氧化物-半导体场效应晶体管）并非[完美导体](@entry_id:273420)，它会呈现出一定的电阻，这阻碍了电流的流动并导致延迟。为了在[RC延迟](@entry_id:262267)模型中量化这一效应，我们引入了**有效[导通电阻](@entry_id:172635)（$R_{on}$）**的概念。

$R_{on}$并非一个恒定的物理量，而是对晶体管在整个开关瞬态过程中[非线性](@entry_id:637147)电流-电压（I-V）特性的一个等效线性近似。它被定义为一个恒定电阻，当用这个电阻来驱动相同的负载电容时，能够产生与真实晶体管相同的$50\%$传播延迟。

为了从第一性原理理解$R_{on}$的来源，我们可以考察一个用作传输管的[N沟道MOSFET](@entry_id:260637)（NMOS）。在小漏源电压$V_{DS}$、强反型且忽略速度饱和等二阶效应的条件下，晶体管工作在线性区（或[三极管区](@entry_id:276444)）。其漏极电流$I_D$由以下公式给出：
$$ I_D = \mu_n C_{ox} \frac{W}{L} \left[ (V_{GS} - V_T)V_{DS} - \frac{1}{2}V_{DS}^2 \right] $$
其中，$\mu_n$是[电子迁移率](@entry_id:137677)，$C_{ox}$是单位面积的栅氧电容，$W$和$L$分别是沟道的宽度和长度，$V_{GS}$是栅源电压，$V_T$是阈值电压。

[导通电阻](@entry_id:172635)被定义为在$V_{DS} \to 0$时，晶体管的增量电导$g_{ds} = \frac{\partial I_D}{\partial V_{DS}}$的倒数。对$I_D$表达式求关于$V_{DS}$的偏导，我们得到：
$$ g_{ds} = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T - V_{DS}) $$
在$V_{DS} \to 0$的极限下，电导为：
$$ g_{ds}|_{V_{DS}\to 0} = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T) $$
因此，导通电阻$R_{on}$的近似表达式为 ：
$$ R_{on} \approx \frac{1}{g_{ds}|_{V_{DS}\to 0}} = \frac{1}{\mu_n C_{ox}\frac{W}{L}(V_{GS}-V_T)} $$
这个公式直观地揭示了影响开关性能的关键因素：
- **[器件物理](@entry_id:180436)特性**：更高的**[电子迁移率](@entry_id:137677)（$\mu_n$）**和更大的**单位面积栅氧电容（$C_{ox}$）**（即更薄的栅氧层）可以降低$R_{on}$。
- **器件几何尺寸**：增加**沟道宽长比（$W/L$）**，即使用更宽或更短的晶体管，可以有效减小$R_{on}$。
- **工作电压**：更大的**过驱动电压（$V_{GS}-V_T$）**会增强沟道导电性，从而降低$R_{on}$。

在实际的[延迟计算](@entry_id:755964)中，$R_{on}$是一个在整个开关过程（例如，输出电压从$V_{DD}$变化到$V_{DD}/2$）中对晶体管[非线性](@entry_id:637147)行为的平均等效值。尽管如此，上述公式仍然为我们提供了关于如何设计更快开关的宝贵指导。

#### 连线建模：互连线的电阻与电容

在芯片上连接晶体管的金属导线同样不是理想的导体。它们具有自身的电阻和电容，这在高频、长距离的信号传输中成为延迟的主要来源。

导线的电阻可以从其材料和几何形状中推导出来。对于一段长度为$L$，[截面](@entry_id:154995)面积为$A$的均匀导体，其电阻$R$为$R = \rho \frac{L}{A}$，其中$\rho$是材料的[电阻率](@entry_id:143840)。在集成电路的后段工艺（BEOL）中，导线通常是薄膜形态，其[截面](@entry_id:154995)为宽度$W$和厚度$t$的矩形。因此，$A=Wt$。为了简化对不同尺寸导线的电阻计算，我们引入**方块电阻（$R_{\text{sheet}}$）**的概念。它被定义为厚度为$t$的薄膜一个正方形区域（$L=W$）的电阻。
$$ R = \frac{\rho}{t} \frac{L}{W} = R_{\text{sheet}} \frac{L}{W} $$
由此，方块电阻为：
$$ R_{\text{sheet}} = \frac{\rho}{t} = \frac{1}{\sigma t} $$
其中$\sigma=1/\rho$是电导率。$R_{\text{sheet}}$的单位通常表示为“欧姆/方”（$\Omega/\text{sq}$），它是一个只与材料和厚度相关的参数。一旦知道了$R_{\text{sheet}}$，任何矩形导线的总电阻就可以简单地通过乘以其“方块数”（即[长宽比](@entry_id:177707)$L/W$）来计算。

除了电阻，导线还与其周围的导体形成电容。这些电容必须被充电或放电，从而导致延迟。我们通常关心**单位长度电容（$C'$）**。使用简化的平行板电容模型 $C = \varepsilon \frac{A_{\text{plate}}}{d}$（其中$\varepsilon$是介[电常数](@entry_id:272823)，$A_{\text{plate}}$是极板面积，$d$是极板间距），我们可以对主要的电容分量进行一阶近似 。
- **对地电容**：导线底部与其下方的大面积接地平面之间形成的电容。其单位长度电容为$C'_{\text{ground}} = \varepsilon \frac{W}{h}$，其中$h$是导线到底部接地平面的距离。
- **[耦合电容](@entry_id:272721)**：导线侧壁与相邻平行导线侧壁之间形成的电容。对于单个相邻导线，其单位长度[耦合电容](@entry_id:272721)为$C'_{\text{lateral}} = \varepsilon \frac{t}{s}$，其中$s$是两条导线之间的间距。

因此，在忽略边缘场效应的简化模型下，总的单位长度电容是这些分量之和：
$$ C' = C'_{\text{ground}} + C'_{\text{lateral}} = \varepsilon \left( \frac{W}{h} + \frac{t}{s} \right) $$
这个模型清晰地表明，更宽（$W$）、更厚（$t$）的导线，以及与地（$h$）和相邻导线（$s$）更近的距离，都会导致更大的电容，从而可能增加延迟。

#### 电容分量的深入分析

一个完整的CMOS电路的负载电容远比上述简化的互连模型复杂。总负载$C_L$是多个来源的电容之和，每种电容都有其独特的物理起源和偏置依赖性。理解这些分量对于精确的延迟分析至关重要 。

- **[栅极电容](@entry_id:1125512) ($C_g$)**：这是MOS电容结构的核心，存在于栅电极和下方半导体沟道之间。它的值并非恒定，而是强烈依赖于栅极电压，因为它决定了半导体表面的状态。在**累积区**（多数载流子聚集）或**强反型区**（形成导电沟道）时，$C_g$约等于由栅氧层决定的氧化层电容$C_{ox}$。但在**耗尽区**，栅下形成的耗尽层电容与$C_{ox}$串联，导致总电容$C_g$减小。此外，在反型区，沟道电荷对高频信号的响应能力有限，也会导致电容的频率依赖性。

- **扩散电容 ($C_j$)**：也称为[结电容](@entry_id:159302)，它源于源极/漏极扩散区与衬底（或阱）之间形成的反偏p-n结。当p-n结反偏时，会形成一个没有移动载流子的耗尽区。这个区域的宽度随反偏电压的增加而增加。由于电容与耗尽区宽度成反比，因此**扩散电容会随着反偏电压的增大而减小**。其值依赖于扩散区的**面积（$A_{\text{diff}}$）**和**[周长](@entry_id:263239)（$P_{\text{diff}}$）**。

- **交叠电容 ($C_{ov}$)**：为了确保栅极能够完全控制整个沟道，在制造过程中，栅电极会有意地延伸一小段距离（$\Delta L_{\text{ov}}$），覆盖在源极和漏极区域之上。这部分交叠形成了一个直接的栅-源和[栅-漏电容](@entry_id:1125509)。由于交叠区域下方的半导体是重掺杂的源/漏区，其表面状态不随晶体管工作状态的改变而改变。因此，交叠电容的值基本上只由几何结构（$W, \Delta L_{\text{ov}}, t_{ox}$）决定，**对偏置电压的依赖性很弱**，在许多一阶模型中被视为常数。

- **[耦合电容](@entry_id:272721) ($C_c$)**：我们已经讨论过，这是相邻互连线之间通过侧向电场产生的电容。对于[线性电介质](@entry_id:266494)，其物理电容值不依赖于导线上的电压。然而，在动态开关过程中，其**等效[负载效应](@entry_id:262341)**会因相邻导线的活动而显著改变，这一现象将在后文的串扰部分详细讨论。

一个[逻辑门](@entry_id:178011)的**总负载电容**$C_L$就是其驱动的所有这些电容的总和：它自身（下一级[逻辑门](@entry_id:178011)）的[栅极电容](@entry_id:1125512)，以及连接导线的总电容（包括对地电容和耦合电容）。此外，驱动[逻辑门](@entry_id:178011)自身的[扩散电容](@entry_id:263985)和交叠电容也会作为[寄生电容](@entry_id:270891)贡献给总负载。

### 从RC元件到信号延迟

在为开关和导线建立了RC模型之后，下一步就是利用这些模型来计算信号通过电路所需的时间，即延迟。

#### 延迟的定义：关键时序指标

为了量化电路的性能，我们需要一套标准化的时序指标。这些指标通常是从电路输入和输出节点的电压波形中提取的 。

- **传播延迟 ($t_{pLH}, t_{pHL}$)**：这是最核心的延迟指标，衡量信号从输入传递到输出所需的时间。它被严格定义为从**输入电压波形达到其逻辑摆幅50%的点**到**输出电压波形达到其逻辑摆幅50%的点**之间的时间差。下标`LH`（Low-to-High）表示输出从低电平跳变到高电平的延迟，而`HL`（High-to-Low）表示输出从高电平跳变到低电平的延迟。

- **转换时间 (Slew Rate) ($t_{10-90}$ 或 $t_{20-80}$)**：这个指标衡量信号边沿的陡峭程度。标准定义是输出波形从其逻辑摆幅的10%上升（或下降）到90%所需的时间。在某些标准中，也使用20%-80%的阈值。较小的转换时间意味着更陡峭、更“清晰”的信号边沿。对于一个由理想阶跃驱动的[一阶RC电路](@entry_id:262708)，其上升时间$t_{10-90}$与[RC时间常数](@entry_id:263919)$\tau = RC$成正比，具体关系为$t_{10-90} = \tau \ln(9) \approx 2.2\tau$。

- **中点时间 ($t_{50}$)**：这是指单个输出波形达到其逻辑摆幅50%所需的时间。它构成了计算[传播延迟](@entry_id:170242)的基础。

#### [CMOS逻辑](@entry_id:275169)的非对称性：上升延迟与下降延迟

在分析[CMOS反相器](@entry_id:264699)等[逻辑门](@entry_id:178011)时，一个普遍的观察是$t_{pLH}$和$t_{pHL}$通常不相等。这种非对称性源于构成[CMOS逻辑](@entry_id:275169)的上拉（PMOS）和下拉（NMOS）晶体管的物理特性差异 。

考虑一个具有相同几何尺寸（$W_n=W_p, L_n=L_p$）和相同阈值电压幅值（$|V_{th,p}|=V_{th,n}$）的[CMOS反相器](@entry_id:264699)。
- **下降沿 ($t_{pHL}$)**：输入从0V变为$V_{DD}$，NMOS导通，将负载电容$C_L$放电至地。放电电流由NMOS提供。
- **上升沿 ($t_{pLH}$)**：输入从$V_{DD}$变为0V，PMOS导通，通过PMOS将负载电容$C_L$充电至$V_{DD}$。充电电流由PMOS提供。

关键的区别在于载流子的迁移率。在硅中，**电子的迁移率（$\mu_n$）大约是[空穴迁移率](@entry_id:1126148)（$\mu_p$）的2到3倍**。根据前述的$R_{on}$公式，由于$\mu_n > \mu_p$，即使其他参数完全相同，NMOS的[导通电阻](@entry_id:172635)$R_{on,n}$也会显著小于PMOS的[导通电阻](@entry_id:172635)$R_{on,p}$。这意味着NMOS是比PMOS更强的“驱动器”。

因此，NMOS能够以更大的电流为负载放电，导致更快的下降沿（$t_{pHL}$较小）。而PMOS提供的充电电流较小，导致较慢的上升沿（$t_{pLH}$较大）。为了在设计中获得对称的上升和下降延迟，设计师通常会有意地**将PMOS的宽度$W_p$设计得比NMOS的宽度$W_n$更大**（例如，$W_p \approx 2W_n$），以补偿迁移率的差异，使$R_{on,p}$和$R_{on,n}$大致相等。此外，阈值电压$V_{th}$的差异也会影响过驱动电压，从而对延迟的非对称性产生影响 。

#### 用于RC树的[Elmore延迟模型](@entry_id:1124374)

对于一个仅由单个电阻和电容构成的简单电路，其延迟可以精确求解（例如，$t_{50} = \ln(2)RC$）。然而，真实的[互连网络](@entry_id:750720)是复杂的RC树状结构。精确的[瞬态分析](@entry_id:262795)需要求解[高阶微分方程](@entry_id:171249)，计算量巨大。**[Elmore延迟模型](@entry_id:1124374)**提供了一个简洁而有效的解析近似方法。

[Elmore延迟](@entry_id:1124373)被定义为系统冲激响应$h(t)$的一阶矩，即响应的“重心”或平均延迟。对于一个从根节点驱动的**RC树**，任意节点$i$的[Elmore延迟](@entry_id:1124373)$\tau_{Di}$可以通过一个简单的求和公式计算：
$$ \tau_{Di} = \sum_{k} R_k C_{k}^{\text{downstream}} $$
其中，求和遍历从根节点到节点$i$的唯一路径上的所有电阻$R_k$。$C_{k}^{\text{downstream}}$是电阻$R_k$“下游”所有电容的总和，即以$R_k$为根的子树中所有电容之和。

[Elmore延迟](@entry_id:1124373)最重要的特性是，在特定条件下，它为50%延迟$t_{50}$提供了一个**解析的[上界](@entry_id:274738)** 。这些条件是：
1.  网络必须是一个**被动的LTI（[线性时不变](@entry_id:276287)）RC树**。这意味着电阻网络不能有环路。
2.  所有的电容都必须连接在网络节点和公共地之间（**无浮空或[耦合电容](@entry_id:272721)**）。
3.  网络中无电感或受控源。

在这些条件下，可以证明网络的冲激响应$h(t)$总是非负的，步阶响应是单调的。这个数学特性保证了作为冲激响应均值的[Elmore延迟](@entry_id:1124373)，总是不小于作为[中位数](@entry_id:264877)的$t_{50}$。虽然[Elmore延迟](@entry_id:1124373)只是一个近似值（通常比$t_{50}$大），但它计算简单、具有可加性（路径上各段延迟可相加），并且提供了一个有保证的延迟上界，因此在[静态时序分析](@entry_id:177351)（STA）工具中被广泛用作快速延迟估算的引擎。

### 高级建模考量

基本的RC模型为延迟分析提供了坚实的基础。然而，在高性能设计中，我们必须考虑一些更复杂的效应，以确保模型的准确性。

#### 集总与分布式互连

对于一段互连线，我们何时可以将其简化为一个单一的集总电容$C = C'L$进行分析，又何时必须将其视为一个具有无限阶梯网络的**分布式RC线**？这个问题的答案取决于信号的变化速度与信号在导线上传播的速度之间的比较 。

我们可以定义两个关键的时间尺度：
1.  **导线的内在时间常数 ($T_{line}$)**：这是信号“扩散”通过整条导线所需的时间。通过量纲分析可知，它与$R'C'L^2$成正比。这个量代表了通过导线自身的分布式电阻为自身的分布式电容充电所需的时间。
2.  **输入信号的[上升时间](@entry_id:263755) ($t_r$)**：这是驱动端信号边沿的陡峭程度。

比较这两个时间尺度，我们得到判据：
-   如果$\frac{R' C' L^2}{t_r} \ll 1$，即输入信号变化得**非常慢**，相对于导线的[响应时间](@entry_id:271485)。在这种情况下，信号有足够的时间在导线内部达到平衡，整条导线在任意时刻的电势都近似均匀。驱动器看到的就像是整个导线的总电容$C'L$在同步充电。因此，我们可以使用**[集总电容模型](@entry_id:140095)**。
-   如果$\frac{R' C' L^2}{t_r} \gg 1$，即输入信号变化得**非常快**，相对于导线的[响应时间](@entry_id:271485)。在这种情况下，当输入端电压已经显著变化时，信号扰动还远未传播到导线末端，导线上存在巨大的电压梯度。导线的分布式电阻和电容特性都变得至关重要，必须使用**[分布式RC模型](@entry_id:1123879)**。

这个准则对于选择正确的互连模型至关重要，尤其是在长距离、高频的时钟和数据网络中。

#### 串扰与[密勒效应](@entry_id:272727)

当两条或多条信号线在芯片上近距离平行布线时，它们之间的耦合电容$C_c$会导致不期望的信号耦合，即**串扰**。串扰不仅会引入噪声，还会显著影响信号的延迟，这种效应被称为**[串扰](@entry_id:136295)引起的增量延迟（crosstalk-induced delta-delay）**。

其物理机理可以通过分析“受害线”（victim）和“攻击线”（aggressor）之间的电流流动来理解。根据基尔霍夫电流定律，在受害线的节点上，流经耦合电容$C_c$的电流为：
$$ i_{C_c} = C_c \frac{d(v_v - v_a)}{dt} = C_c \left(\frac{dv_v}{dt} - \frac{dv_a}{dt}\right) $$
其中$v_v$和$v_a$分别是受害线和攻击线的电压。这个电流会叠加到受害线驱动器必须提供的总电流上，从而改变其充电或放电过程。这种效应被称为**动态[密勒效应](@entry_id:272727)**。耦合电容对受害线驱动器产生的等效负载电容可以表示为$C_c \times k_m$，其中动态密勒因子$k_m = 1 - \frac{s_a}{s_v}$，$s_a$和$s_v$分别是攻击线和受害线的转换速率（斜率）。

增量延迟的符号和幅度取决于两条线的相对开关活动：
-   **正向耦合（延迟增加）**：当攻击[线与](@entry_id:177118)受害线**反向切换**时（例如，受害线上升，攻击线下降），$k_m$将大于1。最坏的情况发生在两者以相同速率反向切换时（$s_a = -s_v$），此时$k_m=2$。在这种情况下，流经耦合电容的电流最大，受害线驱动器看到的[等效电容](@entry_id:274130)为$C_{eff} = C_{self} + 2C_{couple}$ 。这会导致显著的延迟增加。如果攻击线保持静止（$s_a=0$），则$k_m=1$，$C_c$就像一个普通的对地电容。

-   **负向耦合（延迟减小）**：当攻击线与受害线**同向切换**，并且攻击线的**切换速度更快**时（$s_a/s_v > 1$），$k_m$会变为负值。这意味着攻击线的快速切换通过耦合电容“帮助”拉动受害线，从而加速了受害线的转换，导致延迟减小。

-   **零效应**：如果两条线以完全相同的速率同向切换（$s_a = s_v$），则它们之间的电压差保持不变，没有耦合电流流过，$k_m=0$，串扰对延迟没有影响。

在时序签核中，必须考虑最坏情况下的正向耦合，因为它会增加[关键路径](@entry_id:265231)的延迟，可能导致[时序违规](@entry_id:177649)。

#### RC建模的边界：何时需要考虑电感

RC模型是建立在信号传播是纯粹的“扩散”过程这一假设之上的。然而，当信号频率非常高，或者导线电阻非常低时，导线的**电感（$L'$）**效应开始变得不可忽略。此时，[信号传播](@entry_id:165148)更像是一种“波动”，需要使用更复杂的[RLC模型](@entry_id:1131060)来描述。

决定是否需要包含电感$L'$，通常基于两个准则 ：
1.  **时域准则（阻尼行为）**：将一段互连线近似为集总[RLC电路](@entry_id:171534)，其响应由[阻尼比](@entry_id:262264)$\zeta = \frac{R}{2}\sqrt{\frac{C}{L}}$决定。如果$\zeta \gg 1$，系统是严重[过阻尼](@entry_id:167953)的，其响应近似于[一阶RC电路](@entry_id:262708)的指数衰减，可以忽略电感。如果$\zeta \ll 1$，系统是[欠阻尼](@entry_id:168002)的，其响应会出现振荡和过冲（ringing），这是典型的电感效应，必须使用[RLC模型](@entry_id:1131060)。

2.  **频域准则（阻抗特性）**：导线的串联阻抗为$Z(\omega) = R' + j\omega L'$。RC模型有效的前提是电阻项远大于电感项，即$R' \gg \omega L'$。这个比较必须在信号的主要频率范围内进行。对于一个[上升时间](@entry_id:263755)为$t_r$的[数字信号](@entry_id:188520)，其[有效带宽](@entry_id:748805)对应的最高[角频率](@entry_id:261565)约为$\omega_e \approx 2\pi(0.35/t_r)$。因此，如果$R' \gg \omega_e L'$，则导线在信号的[频谱](@entry_id:276824)范围内是“电阻主导”的，RC模型足够准确。反之，如果$R' \lesssim \omega_e L'$，则导线是“电感主导”的，必须考虑电感效应。

在现代高性能微处理器中，对于那些长距离、低电阻的全局互连线（如[时钟分配网络](@entry_id:166289)），即使它们是[过阻尼](@entry_id:167953)的，但由于信号边沿非常陡峭（$t_r$很小），电感效应也可能变得显著，必须采用[RLC模型](@entry_id:1131060)进行精确的延迟和[信号完整性分析](@entry_id:1131624)。