---
layout: post
title: 논리회로03 - 플립플롭1
categories: [Today i learn]
tags: [TIL, DigitalCircuit]
description: 플립플롭과 Synchronous한 Input.
---

### 1. Intro

---

![image-20210726024756116](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726024756116.png)

- FF의 출력은 Q/~Q
- 피드백이 주 원리.

### 2. NAND GATE Latch

---

![image-20210726024835025](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726024835025.png)

- SET이 0이 되면 Q가 1이 된다.

- 래치와 플립플롭의 차이는 클럭 신호의 유무.

- SET이나 CLEAR가 LOW되는 시간에만 관심을 가지면 된다.

![image-20210726025123949](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726025123949.png)

- 기억 기능을 이용하면 contact bounce라는 현상을 없앨 수 있다.

### 3. NOR GATE Latch

---

![image-20210726025154723](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726025154723.png)

- Set이 1이면 Q가 1이 된다.
- (b)는 truth table이 아니라 functional table임.

### 4. Digital Pulses

---

![image-20210726025358966](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726025358966.png)

- 펄스는 딱딱 끊기는게 아니라 실제로는 부드럽게 올라간다.
- t_r, t_f, t_l, t_t가 있다.
- 가운데가 되는 곳을 기준으로 폭을 잰다.(t_w)

### 5. Flip-Flops

---

![image-20210726025632027](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726025632027.png)

- 주기와 주파수는 반비례 관계.
- 주파수가 높으면 성능이 좋다는 뜻이다.
- 0->1인 모서리를 PGT라고 부른다.(Positive-going-transition).
- 트리거링이 일어날 때만 값이 저장된다.

### 6. Setup & Hold Times

---

![image-20210726025711806](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726025711806.png)

### 7. SR FF

---

![image-20210726030208363](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726030208363.png)

![image-20210726030231118](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726030231118.png)

- 위 경우는 PGT triggering이 될 때 동작함.

  ![image-20210726030253935](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726030253935.png)

- 실제 논리 회로는 Edge detector가 저렇게 달려있어서 출력이 있을 때 triggering이 된다.

### 8. JK FF

---

![image-20210726030507199](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726030507199.png)

- 위 SR에 더해서 JK가 11일 때, 토글링이 된다.

### 9. D FF

---

![image-20210726030913980](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726030913980.png)

- 입력이 들어오면 토글된다.

![image-20210726031341425](https://raw.githubusercontent.com/chunyunseo/ImageRepo/image/img/image-20210726031341425.png)

- JK FF에 인버터를 붙여서 만들 수 있다. 
- D를 여러개 모으면 Register를 만들 수 있다.

