

|               | DRAM                                      | SRAM                            |
| ------------- | ----------------------------------------- | ------------------------------- |
|               | 主存                                        | Cache                           |
| 存储元（**核心区别**） | 栅极电容                                      | 双稳态触发器                          |
| 破坏性读出<br>重写   | 电容放电信息被破坏，是**破坏性读出**，读出后应有**重写**操作，也称“再生” | 读出数据，触发器状态保持稳定，是**非破坏性读出**，无需重写 |
| 集成度<br>存储成本   | 每个存储元制造成本更低，集成度高，功耗低                      | 每个存储元制造成本更高，集成度低，功耗大            |
| 运行速度          | 慢                                         | 快                               |
| 易失/非易失性存储器    | 易失                                        | 易失                              |
| 需要刷新          | 需要（是存储器独立完成的，不需要CPU控制）                    | 不需要                             |
| 送行列地址         | 分两次送（地址线、地址引脚减半）                          | 同时送                             |
# DRAM的刷新

1. 多久需要刷新一次：刷新周期：一般为2ms
2. 每次刷新多少存储单元：以行为单位，每次刷新一行存储单元
3. 如何刷新：有硬件支持，读出一行的信息后重新写入，占用1个读/写周期
4. 在什么时候刷新：假设DRAM内部结构排列成128\*128的形式，读写周期0.5us，2ms共2ms/0.5us=4000周期
思路1：分散刷新
每次读写完都刷新一行：系统的存取周期变为1us，前0.5us用于正常读写，后0.5us用于刷新某行

思路2：集中刷新
系统的存取周期还是0.5us，有一段时间专门用于刷新（n\*0.5us），无法访问存储器，称为访存死区

思路3：异步刷新
2ms内每行刷新1次，2ms内需要产生128次刷新，每隔2ms/128=15.6us一次，每15.6us内有0.5us的死时间

# DRAM地址线复用技术

行列地址分两次送，可使地址线（芯片引脚）更少