 二、 計畫緣由與目的 三、 集總元件低通濾波器 
在一般的低通濾波器電路設計上，可選擇
使用集總元件(lumped element)或傳輸線來實
現[1]。不同於傳輸線，集總元件的面積小，且
一般傳輸線常見的倍頻效應不會出現在集總
元件中。在此計畫，將使用集總元件實現低通
濾波器，以達到抑制倍頻以及微小化的目的。
以下分別介紹兩種不同函數的低通濾波器設
計，並且製作在兩種不同的低溫共燒陶瓷基板
上。此低通濾波器所需求之規格表如圖一，其
0dB 的截止頻率點在 0.94GHz，穿透損耗值在
1.1GHz、1.6GHz 和 2.2GHz 的要求分別是
20dB、25dB 和 30dB，以下的低通濾波器設計
將以此規格進行設計。 
60GHz 系統具有高頻寬、高資料傳輸速
率、短距離等特性，相當適用於高速無線網路
資料存取。毫米波前端模組為 60GHz 系統的一
個重要區塊，在整合前端模組電路時，需達
到高品質、微小化、相互干擾低的嵌入被動
元 件 等 要 求 ， 以 低 溫 共 燒 陶 瓷 (low- 
temperature co-fired ceramic)技術進行被動元
件設計便是一種絕佳的解決方案。低溫共燒
陶瓷為一種多層電路技術，具有單晶、三度
空間整合以及低成本的特性，多層的架構能
增加電路設計與佈局時的彈性。被動電路如濾
波器、天線、耦合器等可同時設計於陶瓷材
料之中，不但可以減少電路面積，也可以簡
化元件之間連結的複雜度。此外，低溫共燒陶
瓷亦能作為主動元件的載體，提供直流電源走
線，以及與其他被動電路的轉接，因此相當適
合於多晶片模組中電路封裝的設計。 
1. 三階柴比雪夫函數低通濾波器 
第一種低通濾波器是利用傳統的低通原
型濾波器設計而得。其各個集總元件值可由不
同函數對應的元件值，經過頻率轉換和阻抗解
正規化而得。 
這個設計採用一個三階的柴比雪夫函數
來做設計。其中通帶等漣波值為 0.1dB，其對
應 到 的 元 件 值 則 為 g0=1 、 g1=1.0315 、
g2=1.1474、g3=1.0315 和 g4=1。圖二為此低通
濾波器的純集總元件電路示意圖，此低通濾波
器的 3dB 截止頻率點設計在 1GHz，如此設計
是為了讓使用規格上的截止頻率點0.94GHz之
介入損耗仍維持在 0dB 附近，相對應的集總元
件值分別為 C1=3.28pF 、 L2=9.13nH 、 C3= 
3.28nH。依據這些從原型元件值求出來的集總
元件值，實際上實現電感和電容的方式，則分
別使用方型螺旋電感和指插式平行板電容。其
實際電路架構如圖三所示，圖四為電磁模擬結
果，使用之商用模擬軟體為 Ansoft HFSS 
v.10，製作在 LTCC 的基板上，其介電系數為
在本計畫研製的 60GHz 系統之中，整個
通帶會分成三到四個子通帶(sub-band)來進行
訊號的傳送與接收，因此在混波器之後需要
接上一個低通濾波器，對降頻後的訊號做頻
道選擇，減少子通帶彼此之間的干擾。由於系
統涵蓋很大的頻寬，因此低通濾波器的設計需
兼具高頻率選擇度以及寬頻的倍頻抑制。另
外，在帶通濾波器方面，穿透損耗為一個重要
的考量，計畫中將探討使用疊層波導(laminated 
waveguide)的架構，實現高品質因子的共振
器，降低穿透損耗，並利用 LTCC 多層的特性
實現體積微小化以及高頻率選擇度的特性，以
達成學術上及工業上的需求。 
 
 零點，提高濾波器的頻率選擇度。 
 圖十三為疊層波導濾波器的架構圖，最上
層由微帶線饋入，四分之波長步階阻抗共振器
的一端與共振腔短路相接，上下層共振腔之間
的耦合由共有金屬面的挖槽(slot)來實現，槽線
越長共振腔之間的耦合量也越強，共振腔 2 與
3 則是藉由帶線來達成。而為了產生傳輸零
點，交錯耦合的路徑需與直接耦合路徑的相位
反相，因此需使用能產生電場耦合的結構，這
裡共振腔 1 與 4 之間的耦合，使用兩端開路的
帶線來達成電場耦合，當帶線的長度越長，電
場耦合的強度也就越大。 
疊層波導濾波器設計於 10GHz，比例頻寬
為 10%，所使用的 LTCC 基板其介電系數為
7.5，基板之介質損耗為 0.005，整體面積為
3.4mm×2.2mm，約為 0.255λg×0.17λg。量測的
中心頻率為 9.76GHz，穿透損耗為 2.12dB，通
帶內的反射損耗也都大於 19.4dB，零點發生的
位置分別在 8.4GHz 以及 10.7GHz。 
五、 螺旋型共振器帶通濾波器 
0 1
1
1 0.8431 7.6645
0.11e
g gQ
FBW
×= = =  
2 3
2
0.622 1.3554 7.6642
0.11e
g gQ
FBW
×= = =  
12
1 2
0.1 0.152
0.8431 0.622
FBWM
g g
= = =×
  
   接著實現濾波器的物理尺寸，濾波器將實
做在積體被動元件(integrated passive device)的
製程，選擇濾波器長度使共振器共振在中心頻
率 f0 = 56GHz ，固定製程上的最小線距
10S um= ，利用挖槽(slot)的形式來控制耦合係
數，其中耦合係數的求法是利用數值模擬軟體
計算其奇模與偶模條件下的共振頻率，進而推
得耦合係數的值。 
2 2
2 1
2 2
2 1
p p
p p
f f
M
f f
−= ± +  
其中，fp1 與 fp2 各代表奇模或偶模的共振頻率。
決定饋入線的位置，並萃取出外部品質因子
Qe，萃取公式如下： 
         0
90
e
wQ
w± °
= Δ  
有別於傳統半波長的共振器，此設計運
用末端短路的四分之一波長共振器，將電路以
螺旋形式佈局，使得總面積可以大幅減小以
微小化的趨勢，用此諧振器為藍圖，來實現
二階柴比雪夫的響應，並可在通帶旁會產生
一對傳輸零點。 
其中，Δw±90°代表 S11 相位圖對應到正 90
度或負 90 度的頻率點；此外，相角為零度所
對應的點要對準中心頻率。圖十五為螺旋型
共振器帶通濾波器的架構，其模擬結果如圖十
六所示，所使用的 IPD 基板其介電系數為 2.7，
基板之介質損耗為 0.002 ，整體面積為
490μm×228μm 。 模 擬 的 中 心 頻 率 為
57.44GHz，穿透損耗為 1.25dB，通帶內的反射
損耗也都大於 22.9dB，零點發生的位置分別在
40.4GHz 以及 62.17GHz。 
假設欲實現兩階(n=2)的柴比雪夫響應，
且通帶漣波(passband ripple) LAR = 0.1dB，則
查表可得低通原型的元件值分別為 g0 = 1、g1 = 
0.8431、g2 = 0.622、g3 = 1.3554，濾波器的中
心頻率 f0 = 56GHz，比例頻寬FBW = 11%。由
設計方程式可求出共振器之間所需的耦合係
數大小 M(coupling coefficient)與外部品質因子
Qe (external quality factor) 
 
 W
 
0 1 2 3 4 5
-80
-60
-40
-20
0
M
ag
ni
tu
de
 (d
B
)
Frequency (GHz)
 
 
|S
11
|
|S
21
|
 圖七、C2 大小變化之電路實際架構圖 
 圖四、三階柴比雪夫低通濾波器電磁模擬結果 
 L2
C1
C3
C2 Port 2
Port 1
 
 
圖八、改良型三階柴比雪夫實際電路架構 
圖五、改良型三階低通濾波器純集總元件電路
示意圖 
0 2 4 6 8
-60
-50
-40
-30
-20
-10
0
M
ag
ni
tu
de
 (d
B
)
Frequency (GHz)
 
 
|S
11
|
|S
21
|
 
Frequency (GHz)
-60
-50
-40
-30
-20
-10
0
M
ag
ni
tu
d
e 
(d
B
)
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5
W 

 
圖九、改良型三階柴比雪夫函數低通濾波器電
磁模擬之散射參數結果 
圖六、散射參數穿透損耗變化圖  
 
  
 
圖十六、螺旋型共振器帶通濾波器的模擬頻率
響應 
正式場次方面，大會共接受口頭發表論文 37篇及海報論文 27篇。海報論文
排在 10/20下午 4:50-6:30pm舉行。口頭報告論文，每一個場次排 3或 5位講員，
每位講員連問答時間是 20 分鐘。其中也排入一些學生論文，學生論文有進行評
分，以便最後選出得獎者。 
各場次依論文主題的相關性排列，計有如下 
10/20 8:40am – 4:30pm 
Section II: Signal Integrity I (共四篇) 
Section III: Power Integrity I (共四篇) 
Section IV: High Speed Links (共四篇) 
Section V: Signal Integrity II (共三篇) 
Section VI: Open Forum (共 27篇，海報論文) 
10/21 8:45am – 3:30pm 
Section VII: Macromodeling (共五篇) 
Section VIII: Signal Integrity III (共三篇) 
Section IX: Signal and On-Chip Issues (共三篇，由我主持) 
Section X: Power Integrity II (共三篇) 
10/22 8:45am – 11:45pm 
Section XII: Innovative Packaging Solutions (共四篇) 
Section XIII: EM Modeling and Simulation (共四篇) 
我個人合著的有兩篇海報論文，均排在 Section VI，題目分別是”A New 
Isolation Structure for Crosstalk Reduction for Pogo Pins in a Test Socket”及”Design 
of Shorting Vias in Alternative PCB Planes for Suppressing Ground-Bounce Induced 
Electromagnetic Emission”，與會者也會提出問題，反應相當熱烈。 
其他活動 
大會期間參加一些其他活動，包含 10/20與 Prof. Swaminathan、他 E-system
公司之同事、吳宗霖吃飯；10/21與參加的一些台大的同學用餐等。 
攜回資料 
    大會論文集一份。 
