Each time a byte of data is ready to be transferred between the peripheral device and memory, the DMA controller increments its internal address register until the full block
<P></P>
<P>&#27599;&#24403;&#19968;&#20010; byte &#30340;&#25968;&#25454;&#20934;&#22791;&#22909;&#22312;&#21608;&#36793;&#35774;&#22791;&#21644;&#20869;&#23384;&#20043;&#38388;&#36827;&#34892;&#20256;&#36755;&#20102;&#65292;&#37027;&#20040; DMA &#25511;&#21046;&#22120;&#23601;&#20250;&#36882;&#22686;&#20869;&#37096;&#30340;&#22320;&#22336;&#23492;&#23384;&#22120;&#65292;&#30452;&#21040;&#25968;&#25454;&#22359;&#28385;&#20026;&#27490;&#65288;&#36825;&#37324;&#30340;&#25968;&#25454;&#22359;&#26159;&#20869;&#23384;&#25968;&#25454;&#22359;&#21527;&#65289;</P>
<P>&#20026;&#20160;&#20040;&#25105;&#24863;&#35273;&#36825;&#37324;&#25351;&#30340;&#24212;&#35813;&#26159;&#24403;&#21608;&#36793;&#35774;&#22791;&#25152;&#35201;&#20256;&#36755;&#30340;&#25968;&#25454;&#20945;&#22815;&#19968;&#20010;&#20869;&#23384;&#22359;&#20043;&#21518; DMA &#23601;&#23558;&#20854;&#20256;&#36755;&#21040;&#20869;&#23384;&#20013;&#65311;