----------------
; Command Info ;
----------------
Report Timing: Found 20 setup paths (20 violated).  Worst case slack is -6.475 

Tcl Command:
    report_timing -setup -show_routing -multi_corner -file /home/jmeijers/Documents/apex2 -panel_name {Setup: CLK_ibrahim} -from_clock [get_clocks { CLK_ibrahim }] -to_clock [get_clocks { CLK_ibrahim }] -npaths 20 -detail path_only

Options:
    -from_clock [get_clocks { CLK_ibrahim }] 
    -to_clock [get_clocks { CLK_ibrahim }] 
    -setup 
    -npaths 20 
    -show_routing 
    -detail path_only 
    -panel_name {Setup: CLK_ibrahim} 
    -file {/home/jmeijers/Documents/apex2} 
    -multi_corner 

Delay Model:
    Slow 1200mV 85C Model

+-------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                            ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -6.475 ; i_2_      ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.398      ;
; -6.388 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.303      ;
; -6.386 ; i_7_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.301      ;
; -6.384 ; i_32_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.085     ; 7.297      ;
; -6.373 ; i_28_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.294      ;
; -6.347 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.262      ;
; -6.344 ; i_2_      ; o_0__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.076     ; 7.266      ;
; -6.335 ; i_19_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.251      ;
; -6.332 ; i_5_      ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.255      ;
; -6.294 ; i_28_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.215      ;
; -6.283 ; i_26_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.077     ; 7.204      ;
; -6.264 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.179      ;
; -6.263 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.178      ;
; -6.258 ; i_31_     ; o_1__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.075     ; 7.181      ;
; -6.257 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.172      ;
; -6.251 ; i_16_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.087     ; 7.162      ;
; -6.249 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.164      ;
; -6.245 ; i_5_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.160      ;
; -6.234 ; i_2_      ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.083     ; 7.149      ;
; -6.231 ; i_11_     ; o_2__reg_ib~reg0 ; CLK_ibrahim  ; CLK_ibrahim ; 1.000        ; -0.082     ; 7.147      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+

Path #1: Setup slack is -6.475 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.483            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.475 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.398  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.421       ; 33         ; 0.000 ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.744       ; 64         ; 0.000 ; 0.365 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.483   ; 7.398   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000 ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121 ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280 ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425 ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042 ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.494  ;   0.205 ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.709  ;   0.215 ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   4.988  ;   0.279 ;    ; RE   ; 1      ; C4_X48_Y35_N0_I4                  ; V_SEG4              ;
;   5.353  ;   0.365 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I5  ; LAB_LINE            ;
;   5.354  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datac       ;
;   5.635  ;   0.281 ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.668  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.929  ;   0.261 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.929  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   6.279  ;   0.350 ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   6.331  ;   0.052 ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.435  ;   0.104 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.748  ;   0.313 ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   7.077  ;   0.329 ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.408  ;   0.331 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.408  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.563  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.586  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.664  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.975  ;   0.311 ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   8.292  ;   0.317 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   8.292  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.579  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.603  ;   0.024 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.678  ;   0.075 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.977  ;   0.299 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   9.325  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   9.325  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.743  ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.770  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.978  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.978  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.396 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.396 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.396 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.483 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -6.388 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.388            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.388 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.303  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.623       ; 36         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.451       ; 61         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.388   ; 7.303    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.491  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.737  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   5.083  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   5.083  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.233  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.271  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.373  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.632  ;   0.259  ;    ; RE   ; 1      ; R4_X48_Y34_N0_I14                 ; H_SEG4              ;
;   5.944  ;   0.312  ;    ; RE   ; 1      ; C4_X48_Y30_N0_I22                 ; V_SEG4              ;
;   6.200  ;   0.256  ;    ; RE   ; 1      ; R4_X45_Y32_N0_I30                 ; H_SEG4              ;
;   6.439  ;   0.239  ;    ; RE   ; 1      ; R4_X41_Y32_N0_I31                 ; H_SEG4              ;
;   6.751  ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I13 ; LAB_LINE            ;
;   6.749  ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|datad      ;
;   6.904  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|combout    ;
;   6.931  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N26                ; CUDA_LCELL_COMB     ;
;   7.140  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I13         ; LOCAL_LINE          ;
;   7.140  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|dataa      ;
;   7.537  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|combout    ;
;   7.564  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N20                ; CUDA_LCELL_COMB     ;
;   7.772  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I10         ; LOCAL_LINE          ;
;   7.772  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datab      ;
;   8.190  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   8.217  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.396  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.396  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.551  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.574  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.659  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.887  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.232  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.231  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.649  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.676  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.883  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.883  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.301 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.301 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.301 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.388 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -6.386 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_7_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.386            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.386 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.301  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 9     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 10    ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 11    ; 2.859       ; 39         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.211       ; 58         ; 0.000  ; 0.339 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.386   ; 7.301    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N29                    ; i_7_                ;
;   3.317  ;   0.000  ; RR ; CELL ; 50     ; FF_X42_Y34_N29                    ; i_7_|q              ;
;   3.406  ;   0.089  ;    ; RE   ; 2      ; FF_X42_Y34_N29                    ; CUDA_FF             ;
;   3.513  ;   0.107  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y34_N0_I28          ; LE_BUFFER           ;
;   3.738  ;   0.225  ;    ; RE   ; 2      ; R4_X42_Y34_N0_I15                 ; H_SEG4              ;
;   4.070  ;   0.332  ;    ; RE   ; 2      ; C4_X42_Y30_N0_I23                 ; V_SEG4              ;
;   4.389  ;   0.319  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y33_N0_I34 ; LAB_LINE            ;
;   4.389  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y33_N22                ; wire77|dataa        ;
;   4.806  ;   0.417  ; RR ; CELL ; 6      ; LCCOMB_X43_Y33_N22                ; wire77|combout      ;
;   4.857  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X43_Y33_N22                ; CUDA_LCELL_COMB     ;
;   4.961  ;   0.104  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y33_N0_I22          ; LE_BUFFER           ;
;   5.265  ;   0.304  ;    ; RE   ; 2      ; C4_X42_Y29_N0_I19                 ; V_SEG4              ;
;   5.519  ;   0.254  ;    ; RE   ; 2      ; R4_X39_Y31_N0_I26                 ; H_SEG4              ;
;   5.858  ;   0.339  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y31_N0_I9  ; LAB_LINE            ;
;   5.857  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|datad      ;
;   5.996  ;   0.139  ; RF ; CELL ; 1      ; LCCOMB_X38_Y31_N26                ; o_2_~178|combout    ;
;   6.015  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N26                ; CUDA_LCELL_COMB     ;
;   6.229  ;   0.214  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I13         ; LOCAL_LINE          ;
;   6.229  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|datac      ;
;   6.509  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N22                ; o_2_~180|combout    ;
;   6.528  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N22                ; CUDA_LCELL_COMB     ;
;   6.743  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I11         ; LOCAL_LINE          ;
;   6.743  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|datac      ;
;   7.024  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N14                ; o_2_~184|combout    ;
;   7.043  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N14                ; CUDA_LCELL_COMB     ;
;   7.294  ;   0.251  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y31_N0_I7          ; LOCAL_LINE          ;
;   7.294  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|datab      ;
;   7.698  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y31_N8                 ; o_2_~185|combout    ;
;   7.712  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y31_N8                 ; CUDA_LCELL_COMB     ;
;   7.780  ;   0.068  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y31_N0_I8           ; LE_BUFFER           ;
;   7.962  ;   0.182  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I7                  ; H_SEG4              ;
;   8.271  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I33 ; LAB_LINE            ;
;   8.271  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datad      ;
;   8.396  ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.415  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.668  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.668  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   9.093  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   9.112  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.329  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.329  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.609  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.628  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.878  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.878  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.282 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.282 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.282 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.386 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -6.384 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_32_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.384            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.384 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.085 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.297  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 9     ; 2.548       ; 35         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.518       ; 62         ; 0.000  ; 0.475 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.384   ; 7.297    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N27                    ; i_32_               ;
;   3.319  ;   0.000  ; RR ; CELL ; 72     ; FF_X42_Y35_N27                    ; i_32_|q             ;
;   3.408  ;   0.089  ;    ; RE   ; 2      ; FF_X42_Y35_N27                    ; CUDA_FF             ;
;   3.513  ;   0.105  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y35_N0_I26          ; LE_BUFFER           ;
;   3.793  ;   0.280  ;    ; RE   ; 8      ; R4_X38_Y35_N0_I31                 ; H_SEG4              ;
;   4.080  ;   0.287  ;    ; RE   ; 1      ; R4_X34_Y35_N0_I32                 ; H_SEG4              ;
;   4.428  ;   0.348  ;    ; RE   ; 1      ; C4_X36_Y31_N0_I23                 ; V_SEG4              ;
;   4.768  ;   0.340  ;    ; RE   ; 2      ; R4_X37_Y33_N0_I13                 ; H_SEG4              ;
;   5.083  ;   0.315  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X39_Y33_N0_I12 ; LAB_LINE            ;
;   5.083  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N16                ; n_n1422~0|datad     ;
;   5.222  ;   0.139  ; RF ; CELL ; 7      ; LCCOMB_X39_Y33_N16                ; n_n1422~0|combout   ;
;   5.252  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y33_N16                ; CUDA_LCELL_COMB     ;
;   5.358  ;   0.106  ;    ; RE   ; 3      ; LE_BUFFER_X39_Y33_N0_I17          ; LE_BUFFER           ;
;   5.612  ;   0.254  ;    ; RE   ; 1      ; C4_X39_Y29_N0_I18                 ; V_SEG4              ;
;   6.087  ;   0.475  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y32_N0_I2  ; LAB_LINE            ;
;   6.086  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y32_N20                ; o_2_~218|dataa      ;
;   6.454  ;   0.368  ; FF ; CELL ; 1      ; LCCOMB_X39_Y32_N20                ; o_2_~218|combout    ;
;   6.470  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X39_Y32_N20                ; CUDA_LCELL_COMB     ;
;   6.547  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y32_N0_I21          ; LE_BUFFER           ;
;   6.901  ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I24 ; LAB_LINE            ;
;   6.901  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N14                ; o_2_~219|datab      ;
;   7.326  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N14                ; o_2_~219|combout    ;
;   7.345  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N14                ; CUDA_LCELL_COMB     ;
;   7.560  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I7          ; LOCAL_LINE          ;
;   7.560  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|datac      ;
;   7.840  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.859  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   8.119  ;   0.260  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   8.119  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.543  ;   0.424  ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.557  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.638  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.824  ;   0.186  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.203  ;   0.379  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.203  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.607  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.626  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.876  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.876  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.280 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.280 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.280 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.384 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -6.373 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_28_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.381            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.373 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.294  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 9     ; 2.470       ; 34         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.593       ; 63         ; 0.000  ; 0.391 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.381   ; 7.294    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N13                    ; i_28_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 77     ; FF_X42_Y35_N13                    ; i_28_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y35_N13                    ; CUDA_FF             ;
;   3.811  ;   0.371  ;    ; RE   ; 8      ; LOCAL_LINE_X42_Y35_N0_I6          ; LOCAL_LINE          ;
;   3.811  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N8                 ; n_n1288|dataa       ;
;   4.235  ;   0.424  ; FF ; CELL ; 9      ; LCCOMB_X42_Y35_N8                 ; n_n1288|combout     ;
;   4.251  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.335  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y35_N0_I9           ; LE_BUFFER           ;
;   4.543  ;   0.208  ;    ; RE   ; 3      ; R4_X42_Y35_N0_I3                  ; H_SEG4              ;
;   4.812  ;   0.269  ;    ; RE   ; 3      ; R4_X46_Y35_N0_I16                 ; H_SEG4              ;
;   5.203  ;   0.391  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I31 ; LAB_LINE            ;
;   5.202  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datab       ;
;   5.533  ;   0.331  ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.566  ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.827  ;   0.261  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.827  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   6.177  ;   0.350  ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   6.229  ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.333  ;   0.104  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.646  ;   0.313  ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   6.975  ;   0.329  ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.306  ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.306  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.461  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.484  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.562  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.873  ;   0.311  ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   8.190  ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   8.190  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.477  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.501  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.576  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.875  ;   0.299  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   9.223  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   9.223  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.641  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.668  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.876  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.876  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.294 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.294 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.294 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.381 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -6.347 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.347            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.347 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.262  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.408       ; 33         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.622       ; 64         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.347   ; 7.262    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.587  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I31 ; LAB_LINE            ;
;   4.587  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y34_N24                ; n_n849~4|datac      ;
;   4.848  ;   0.261  ; FR ; CELL ; 9      ; LCCOMB_X43_Y34_N24                ; n_n849~4|combout    ;
;   4.886  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X43_Y34_N24                ; CUDA_LCELL_COMB     ;
;   4.981  ;   0.095  ;    ; RE   ; 2      ; LE_BUFFER_X43_Y34_N0_I25          ; LE_BUFFER           ;
;   5.291  ;   0.310  ;    ; RE   ; 2      ; C4_X43_Y30_N0_I21                 ; V_SEG4              ;
;   5.622  ;   0.331  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I21                 ; V_SEG4              ;
;   5.860  ;   0.238  ;    ; RE   ; 1      ; R4_X44_Y29_N0_I1                  ; H_SEG4              ;
;   6.192  ;   0.332  ;    ; RE   ; 1      ; C4_X45_Y30_N0_I1                  ; V_SEG4              ;
;   6.538  ;   0.346  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y31_N0_I3  ; LAB_LINE            ;
;   6.539  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X45_Y31_N0                 ; o_2_~276|dataa      ;
;   6.896  ;   0.357  ; RR ; CELL ; 1      ; LCCOMB_X45_Y31_N0                 ; o_2_~276|combout    ;
;   6.919  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X45_Y31_N0                 ; CUDA_LCELL_COMB     ;
;   6.992  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y31_N0_I0           ; LE_BUFFER           ;
;   7.281  ;   0.289  ;    ; RE   ; 1      ; C4_X45_Y32_N0_I0                  ; V_SEG4              ;
;   7.524  ;   0.243  ;    ; RE   ; 1      ; R4_X42_Y32_N0_I33                 ; H_SEG4              ;
;   7.833  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y32_N0_I36 ; LAB_LINE            ;
;   7.832  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y32_N26                ; o_2_~278|datac      ;
;   8.119  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y32_N26                ; o_2_~278|combout    ;
;   8.146  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N26                ; CUDA_LCELL_COMB     ;
;   8.321  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y32_N0_I13         ; LOCAL_LINE          ;
;   8.321  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y32_N20                ; o_2_~279|datac      ;
;   8.608  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y32_N20                ; o_2_~279|combout    ;
;   8.631  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X42_Y32_N20                ; CUDA_LCELL_COMB     ;
;   8.710  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y32_N0_I20          ; LE_BUFFER           ;
;   9.004  ;   0.294  ;    ; RE   ; 1      ; C4_X41_Y28_N0_I19                 ; V_SEG4              ;
;   9.320  ;   0.316  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I0  ; LAB_LINE            ;
;   9.320  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datac      ;
;   9.607  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.634  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.843  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.843  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.260 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.260 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.260 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.347 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -6.344 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_0__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.351            ;
; Data Required Time ; 4.007             ;
; Slack              ; -6.344 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.076 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.266  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.004      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.594       ; 36         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.444       ; 61         ; 0.000  ; 0.360 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.977       ; 100        ; 2.977  ; 2.977 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.351   ; 7.266    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.494  ;   0.205  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.708  ;   0.214  ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   5.068  ;   0.360  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y34_N0_I18 ; LAB_LINE            ;
;   5.068  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X48_Y34_N22                ; wire206~0|dataa     ;
;   5.474  ;   0.406  ; FR ; CELL ; 4      ; LCCOMB_X48_Y34_N22                ; wire206~0|combout   ;
;   5.511  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X48_Y34_N22                ; CUDA_LCELL_COMB     ;
;   5.606  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y34_N0_I22          ; LE_BUFFER           ;
;   5.909  ;   0.303  ;    ; RE   ; 2      ; C4_X47_Y30_N0_I19                 ; V_SEG4              ;
;   6.222  ;   0.313  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y32_N0_I30 ; LAB_LINE            ;
;   6.221  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X48_Y32_N8                 ; o_0_~99|datac       ;
;   6.491  ;   0.270  ; RF ; CELL ; 2      ; LCCOMB_X48_Y32_N8                 ; o_0_~99|combout     ;
;   6.521  ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X48_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   6.610  ;   0.089  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y32_N0_I9           ; LE_BUFFER           ;
;   6.861  ;   0.251  ;    ; RE   ; 1      ; C4_X47_Y33_N0_I3                  ; V_SEG4              ;
;   7.146  ;   0.285  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I20                 ; H_SEG4              ;
;   7.484  ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y36_N0_I31 ; LAB_LINE            ;
;   7.482  ;   -0.002 ; FF ; IC   ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|datac      ;
;   7.742  ;   0.260  ; FR ; CELL ; 1      ; LCCOMB_X46_Y36_N16                ; o_0_~100|combout    ;
;   7.769  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N16                ; CUDA_LCELL_COMB     ;
;   7.947  ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I8          ; LOCAL_LINE          ;
;   7.947  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|datad      ;
;   8.102  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N2                 ; o_0_~105|combout    ;
;   8.129  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N2                 ; CUDA_LCELL_COMB     ;
;   8.305  ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y36_N0_I1          ; LOCAL_LINE          ;
;   8.305  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|datad      ;
;   8.460  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N8                 ; o_0_~110|combout    ;
;   8.483  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N8                 ; CUDA_LCELL_COMB     ;
;   8.565  ;   0.082  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I8           ; LE_BUFFER           ;
;   8.875  ;   0.310  ;    ; RE   ; 1      ; C4_X46_Y32_N0_I15                 ; V_SEG4              ;
;   9.192  ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y32_N0_I32 ; LAB_LINE            ;
;   9.191  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|datab      ;
;   9.609  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N8                 ; o_0_~154|combout    ;
;   9.636  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   9.846  ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y32_N0_I4          ; LOCAL_LINE          ;
;   9.846  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|datab      ;
;   10.264 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X47_Y32_N28                ; o_0_~234|combout    ;
;   10.264 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X47_Y32_N28                ; CUDA_LCELL_COMB     ;
;   10.264 ;   0.000  ; RR ; IC   ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0|d  ;
;   10.351 ;   0.087  ; RR ; CELL ; 1      ; FF_X47_Y32_N29                    ; o_0__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.009   ; 3.009   ;    ;      ;        ;                ; clock path              ;
;   3.977 ;   2.977 ; R  ;      ;        ;                ; clock network delay     ;
;   4.009 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.989   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.007   ; 0.018   ;    ; uTsu ; 1      ; FF_X47_Y32_N29 ; o_0__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -6.335 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_19_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.335            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.335 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.251  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.084       ; 100        ; 3.084 ; 3.084 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.637       ; 36         ; 0.000 ; 0.404 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.381       ; 60         ; 0.000 ; 0.408 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970 ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.084    ; 3.084   ;    ;      ;        ;                                   ; clock path          ;
;   3.084  ;   3.084 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.335   ; 7.251   ;    ;      ;        ;                                   ; data path           ;
;   3.316  ;   0.232 ;    ; uTco ; 1      ; FF_X43_Y31_N7                     ; i_19_               ;
;   3.316  ;   0.000 ; FF ; CELL ; 15     ; FF_X43_Y31_N7                     ; i_19_|q             ;
;   3.432  ;   0.116 ;    ; RE   ; 2      ; FF_X43_Y31_N7                     ; CUDA_FF             ;
;   3.531  ;   0.099 ;    ; RE   ; 3      ; LE_BUFFER_X43_Y31_N0_I6           ; LE_BUFFER           ;
;   3.732  ;   0.201 ;    ; RE   ; 3      ; R4_X40_Y31_N0_I19                 ; H_SEG4              ;
;   4.021  ;   0.289 ;    ; RE   ; 1      ; C4_X41_Y27_N0_I13                 ; V_SEG4              ;
;   4.333  ;   0.312 ;    ; RE   ; 1      ; C4_X41_Y30_N0_I0                  ; V_SEG4              ;
;   4.620  ;   0.287 ;    ; RE   ; 1      ; R4_X38_Y33_N0_I20                 ; H_SEG4              ;
;   5.014  ;   0.394 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I2  ; LAB_LINE            ;
;   5.015  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N6                 ; n_n998~0|dataa      ;
;   5.419  ;   0.404 ; FF ; CELL ; 2      ; LCCOMB_X39_Y33_N6                 ; n_n998~0|combout    ;
;   5.452  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X39_Y33_N6                 ; CUDA_LCELL_COMB     ;
;   5.722  ;   0.270 ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y33_N0_I3          ; LOCAL_LINE          ;
;   5.722  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N26                ; o_2_~381|dataa      ;
;   6.076  ;   0.354 ; FF ; CELL ; 1      ; LCCOMB_X39_Y33_N26                ; o_2_~381|combout    ;
;   6.095  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N26                ; CUDA_LCELL_COMB     ;
;   6.308  ;   0.213 ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y33_N0_I13         ; LOCAL_LINE          ;
;   6.308  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X39_Y33_N28                ; o_2_~234|datac      ;
;   6.589  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X39_Y33_N28                ; o_2_~234|combout    ;
;   6.605  ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N28                ; CUDA_LCELL_COMB     ;
;   6.683  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I29          ; LE_BUFFER           ;
;   6.930  ;   0.247 ;    ; RE   ; 1      ; C4_X39_Y29_N0_I23                 ; V_SEG4              ;
;   7.338  ;   0.408 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I16 ; LAB_LINE            ;
;   7.338  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|datad      ;
;   7.463  ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N8                 ; o_2_~237|combout    ;
;   7.482  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N8                 ; CUDA_LCELL_COMB     ;
;   7.696  ;   0.214 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I4          ; LOCAL_LINE          ;
;   7.696  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|datac      ;
;   7.977  ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N4                 ; o_2_~238|combout    ;
;   7.996  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N4                 ; CUDA_LCELL_COMB     ;
;   8.214  ;   0.218 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I2          ; LOCAL_LINE          ;
;   8.214  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datac      ;
;   8.494  ;   0.280 ; FF ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.508  ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.589  ;   0.081 ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.775  ;   0.186 ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.154  ;   0.379 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.154  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.558  ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.577  ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.827  ;   0.250 ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.827  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.231 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.231 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.231 ;   0.000 ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.335 ;   0.104 ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -6.332 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.340            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.332 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.255  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 8     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 9     ; 2.276       ; 31         ; 0.000 ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 26    ; 4.746       ; 65         ; 0.000 ; 0.365 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.340   ; 7.255   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000 ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121 ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282 ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280 ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042 ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.351  ;   0.205 ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.566  ;   0.215 ;    ; RE   ; 2      ; R4_X47_Y34_N0_I4                  ; H_SEG4              ;
;   4.845  ;   0.279 ;    ; RE   ; 1      ; C4_X48_Y35_N0_I4                  ; V_SEG4              ;
;   5.210  ;   0.365 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y35_N0_I5  ; LAB_LINE            ;
;   5.211  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N24                ; wire272|datac       ;
;   5.492  ;   0.281 ; FF ; CELL ; 4      ; LCCOMB_X48_Y35_N24                ; wire272|combout     ;
;   5.525  ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X48_Y35_N24                ; CUDA_LCELL_COMB     ;
;   5.786  ;   0.261 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y35_N0_I12         ; LOCAL_LINE          ;
;   5.786  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X48_Y35_N10                ; o_1_~93|datab       ;
;   6.136  ;   0.350 ; FR ; CELL ; 3      ; LCCOMB_X48_Y35_N10                ; o_1_~93|combout     ;
;   6.188  ;   0.052 ;    ; RE   ; 3      ; LCCOMB_X48_Y35_N10                ; CUDA_LCELL_COMB     ;
;   6.292  ;   0.104 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y35_N0_I11          ; LE_BUFFER           ;
;   6.605  ;   0.313 ;    ; RE   ; 1      ; C4_X47_Y31_N0_I16                 ; V_SEG4              ;
;   6.934  ;   0.329 ;    ; RE   ; 1      ; C4_X47_Y28_N0_I16                 ; V_SEG4              ;
;   7.265  ;   0.331 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y31_N0_I24 ; LAB_LINE            ;
;   7.265  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|datad      ;
;   7.420  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X48_Y31_N26                ; o_1_~139|combout    ;
;   7.443  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X48_Y31_N26                ; CUDA_LCELL_COMB     ;
;   7.521  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y31_N0_I26          ; LE_BUFFER           ;
;   7.832  ;   0.311 ;    ; RE   ; 1      ; C4_X47_Y32_N0_I10                 ; V_SEG4              ;
;   8.149  ;   0.317 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I30 ; LAB_LINE            ;
;   8.149  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|datac      ;
;   8.436  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N26                ; o_1_~143|combout    ;
;   8.460  ;   0.024 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N26                ; CUDA_LCELL_COMB     ;
;   8.535  ;   0.075 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I27          ; LE_BUFFER           ;
;   8.834  ;   0.299 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I11                 ; V_SEG4              ;
;   9.182  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I31 ; LAB_LINE            ;
;   9.182  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datab      ;
;   9.600  ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.627  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.835  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.835  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.253 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.253 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.253 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.340 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -6.294 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_28_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.302            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.294 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.215  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.412       ; 33         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.572       ; 63         ; 0.000  ; 0.403 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.302   ; 7.215    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N13                    ; i_28_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 77     ; FF_X42_Y35_N13                    ; i_28_|q             ;
;   3.440  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y35_N13                    ; CUDA_FF             ;
;   3.812  ;   0.372  ;    ; RE   ; 8      ; LOCAL_LINE_X42_Y35_N0_I6          ; LOCAL_LINE          ;
;   3.812  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N26                ; n_n1425|dataa       ;
;   4.216  ;   0.404  ; FF ; CELL ; 10     ; LCCOMB_X42_Y35_N26                ; n_n1425|combout     ;
;   4.232  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y35_N26                ; CUDA_LCELL_COMB     ;
;   4.318  ;   0.086  ;    ; RE   ; 2      ; LE_BUFFER_X42_Y35_N0_I27          ; LE_BUFFER           ;
;   4.512  ;   0.194  ;    ; RE   ; 1      ; R4_X39_Y35_N0_I29                 ; H_SEG4              ;
;   4.808  ;   0.296  ;    ; RE   ; 4      ; C4_X40_Y31_N0_I21                 ; V_SEG4              ;
;   5.201  ;   0.393  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y33_N0_I15 ; LAB_LINE            ;
;   5.200  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X41_Y33_N16                ; n_n1723~5|datac     ;
;   5.461  ;   0.261  ; FR ; CELL ; 2      ; LCCOMB_X41_Y33_N16                ; n_n1723~5|combout   ;
;   5.498  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X41_Y33_N16                ; CUDA_LCELL_COMB     ;
;   5.583  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y33_N0_I16          ; LE_BUFFER           ;
;   5.808  ;   0.225  ;    ; RE   ; 1      ; R4_X41_Y33_N0_I6                  ; H_SEG4              ;
;   6.064  ;   0.256  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I5                  ; H_SEG4              ;
;   6.418  ;   0.354  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X48_Y33_N0_I19 ; LAB_LINE            ;
;   6.418  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|dataa     ;
;   6.801  ;   0.383  ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|combout   ;
;   6.828  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   7.003  ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I2          ; LOCAL_LINE          ;
;   7.003  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N12                ; o_0_~34|datac       ;
;   7.270  ;   0.267  ; RF ; CELL ; 2      ; LCCOMB_X48_Y33_N12                ; o_0_~34|combout     ;
;   7.298  ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.376  ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I12          ; LE_BUFFER           ;
;   7.623  ;   0.247  ;    ; RE   ; 1      ; C4_X48_Y34_N0_I4                  ; V_SEG4              ;
;   8.026  ;   0.403  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y35_N0_I16 ; LAB_LINE            ;
;   8.026  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|datad      ;
;   8.176  ;   0.150  ; FR ; CELL ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|combout    ;
;   8.199  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X49_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   8.276  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X49_Y35_N0_I4           ; LE_BUFFER           ;
;   8.568  ;   0.292  ;    ; RE   ; 1      ; C4_X49_Y31_N0_I12                 ; V_SEG4              ;
;   8.916  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I14 ; LAB_LINE            ;
;   8.916  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datac      ;
;   9.203  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.230  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.407  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.407  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.562  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.589  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.797  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.797  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.215 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.215 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.215 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.302 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -6.283 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_26_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.291            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.283 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.077 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.204  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.087       ; 100        ; 3.087  ; 3.087 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 1.854       ; 26         ; 0.000  ; 0.424 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 30    ; 5.119       ; 71         ; 0.000  ; 0.398 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978  ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.087    ; 3.087    ;    ;      ;        ;                                   ; clock path          ;
;   3.087  ;   3.087  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.291   ; 7.204    ;    ;      ;        ;                                   ; data path           ;
;   3.319  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y35_N19                    ; i_26_               ;
;   3.319  ;   0.000  ; FF ; CELL ; 42     ; FF_X42_Y35_N19                    ; i_26_|q             ;
;   3.434  ;   0.115  ;    ; RE   ; 2      ; FF_X42_Y35_N19                    ; CUDA_FF             ;
;   3.547  ;   0.113  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y35_N0_I19          ; LE_BUFFER           ;
;   3.779  ;   0.232  ;    ; RE   ; 5      ; R4_X43_Y35_N0_I6                  ; H_SEG4              ;
;   4.175  ;   0.396  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X47_Y35_N0_I21 ; LAB_LINE            ;
;   4.175  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y35_N8                 ; n_n1441|dataa       ;
;   4.599  ;   0.424  ; FF ; CELL ; 12     ; LCCOMB_X47_Y35_N8                 ; n_n1441|combout     ;
;   4.643  ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X47_Y35_N8                 ; CUDA_LCELL_COMB     ;
;   4.730  ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y35_N0_I9           ; LE_BUFFER           ;
;   4.932  ;   0.202  ;    ; RE   ; 2      ; R4_X43_Y35_N0_I20                 ; H_SEG4              ;
;   5.330  ;   0.398  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X43_Y35_N0_I2  ; LAB_LINE            ;
;   5.330  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y35_N12                ; wire508~0|datad     ;
;   5.480  ;   0.150  ; FR ; CELL ; 7      ; LCCOMB_X43_Y35_N12                ; wire508~0|combout   ;
;   5.531  ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X43_Y35_N12                ; CUDA_LCELL_COMB     ;
;   5.623  ;   0.092  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y35_N0_I12          ; LE_BUFFER           ;
;   5.929  ;   0.306  ;    ; RE   ; 2      ; C4_X43_Y31_N0_I16                 ; V_SEG4              ;
;   6.200  ;   0.271  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I6                  ; H_SEG4              ;
;   6.499  ;   0.299  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y34_N0_I20 ; LAB_LINE            ;
;   6.498  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y34_N2                 ; o_1_~184|datad      ;
;   6.653  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y34_N2                 ; o_1_~184|combout    ;
;   6.676  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y34_N2                 ; CUDA_LCELL_COMB     ;
;   6.752  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y34_N0_I2           ; LE_BUFFER           ;
;   7.055  ;   0.303  ;    ; RE   ; 1      ; C4_X46_Y35_N0_I0                  ; V_SEG4              ;
;   7.396  ;   0.341  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y36_N0_I9  ; LAB_LINE            ;
;   7.396  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y36_N14                ; o_1_~185|datad      ;
;   7.551  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X46_Y36_N14                ; o_1_~185|combout    ;
;   7.574  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y36_N14                ; CUDA_LCELL_COMB     ;
;   7.654  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y36_N0_I14          ; LE_BUFFER           ;
;   7.929  ;   0.275  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I33 ; LAB_LINE            ;
;   7.929  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y36_N28                ; o_1_~192|datad      ;
;   8.084  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X47_Y36_N28                ; o_1_~192|combout    ;
;   8.107  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X47_Y36_N28                ; CUDA_LCELL_COMB     ;
;   8.188  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER           ;
;   8.400  ;   0.212  ;    ; RE   ; 1      ; R4_X47_Y36_N0_I15                 ; H_SEG4              ;
;   8.705  ;   0.305  ;    ; RE   ; 1      ; C4_X48_Y32_N0_I23                 ; V_SEG4              ;
;   9.037  ;   0.332  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I20 ; LAB_LINE            ;
;   9.037  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datad      ;
;   9.192  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.219  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.396  ;   0.177  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.396  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.551  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.578  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.786  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.786  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.204 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.204 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.204 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.291 ;   0.087  ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -6.264 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.264            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.264 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.179  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.004      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.250       ; 31         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 29    ; 4.701       ; 65         ; 0.000  ; 0.350 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.264   ; 7.179    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.491  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.737  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   5.083  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   5.083  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.233  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.271  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.373  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.608  ;   0.235  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I20                 ; H_SEG4              ;
;   5.831  ;   0.223  ;    ; RE   ; 1      ; R4_X40_Y33_N0_I21                 ; H_SEG4              ;
;   6.129  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y33_N0_I19 ; LAB_LINE            ;
;   6.128  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y33_N18                ; o_2_~364|datad      ;
;   6.283  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y33_N18                ; o_2_~364|combout    ;
;   6.306  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y33_N18                ; CUDA_LCELL_COMB     ;
;   6.390  ;   0.084  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y33_N0_I18          ; LE_BUFFER           ;
;   6.691  ;   0.301  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I9  ; LAB_LINE            ;
;   6.690  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N0                 ; o_2_~365|datad      ;
;   6.845  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y33_N0                 ; o_2_~365|combout    ;
;   6.869  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   6.948  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I1           ; LE_BUFFER           ;
;   7.298  ;   0.350  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y33_N0_I15 ; LAB_LINE            ;
;   7.298  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y33_N24                ; o_2_~367|dataa      ;
;   7.715  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X39_Y33_N24                ; o_2_~367|combout    ;
;   7.738  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X39_Y33_N24                ; CUDA_LCELL_COMB     ;
;   7.818  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y33_N0_I24          ; LE_BUFFER           ;
;   8.048  ;   0.230  ;    ; RE   ; 1      ; R4_X39_Y33_N0_I14                 ; H_SEG4              ;
;   8.357  ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I37 ; LAB_LINE            ;
;   8.356  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N30                ; o_2_~368|datac      ;
;   8.643  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N30                ; o_2_~368|combout    ;
;   8.670  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N30                ; CUDA_LCELL_COMB     ;
;   8.849  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I15         ; LOCAL_LINE          ;
;   8.849  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|datac      ;
;   9.136  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.160  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.243  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.544  ;   0.301  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.891  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.890  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.177 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.177 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.177 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.264 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -6.263 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.263            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.263 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.178  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.002 ; 0.001 ;
;    Cell                   ;        ; 10    ; 2.379       ; 33         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 28    ; 4.570       ; 64         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.263   ; 7.178    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.491  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.737  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   5.083  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   5.083  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.233  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.271  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.373  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.601  ;   0.228  ;    ; RE   ; 1      ; R4_X44_Y34_N0_I31                 ; H_SEG4              ;
;   5.875  ;   0.274  ;    ; RE   ; 1      ; R4_X41_Y34_N0_I32                 ; H_SEG4              ;
;   6.151  ;   0.276  ;    ; RE   ; 2      ; R4_X37_Y34_N0_I29                 ; H_SEG4              ;
;   6.466  ;   0.315  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X39_Y34_N0_I26 ; LAB_LINE            ;
;   6.464  ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N0                 ; o_2_~291|datad      ;
;   6.619  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y34_N0                 ; o_2_~291|combout    ;
;   6.646  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   6.854  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y34_N0_I0          ; LOCAL_LINE          ;
;   6.853  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|datab      ;
;   7.271  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X39_Y34_N14                ; o_2_~292|combout    ;
;   7.295  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X39_Y34_N14                ; CUDA_LCELL_COMB     ;
;   7.375  ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y34_N0_I15          ; LE_BUFFER           ;
;   7.684  ;   0.309  ;    ; RE   ; 1      ; C4_X38_Y30_N0_I17                 ; V_SEG4              ;
;   7.962  ;   0.278  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y31_N0_I21 ; LAB_LINE            ;
;   7.961  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|datad      ;
;   8.116  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X39_Y31_N12                ; o_2_~295|combout    ;
;   8.143  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N12                ; CUDA_LCELL_COMB     ;
;   8.354  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y31_N0_I6          ; LOCAL_LINE          ;
;   8.354  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|dataa      ;
;   8.771  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X39_Y31_N26                ; o_2_~312|combout    ;
;   8.794  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X39_Y31_N26                ; CUDA_LCELL_COMB     ;
;   8.871  ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y31_N0_I26          ; LE_BUFFER           ;
;   9.096  ;   0.225  ;    ; RE   ; 1      ; R4_X39_Y31_N0_I15                 ; H_SEG4              ;
;   9.367  ;   0.271  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I29 ; LAB_LINE            ;
;   9.368  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|datad      ;
;   9.523  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N22                ; o_2_~313|combout    ;
;   9.550  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N22                ; CUDA_LCELL_COMB     ;
;   9.759  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I11         ; LOCAL_LINE          ;
;   9.759  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|dataa      ;
;   10.176 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.176 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.176 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.263 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -6.258 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_31_             ;
; To Node            ; o_1__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.266            ;
; Data Required Time ; 4.008             ;
; Slack              ; -6.258 (VIOLATED) ;
+--------------------+-------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.075 ;       ;             ;            ;       ;       ;
; Data Delay                ; 7.181  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085 ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 9     ; 0.001       ; 0          ; 0.000 ; 0.001 ;
;    Cell                   ;        ; 10    ; 1.824       ; 25         ; 0.000 ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232 ; 0.232 ;
;    Routing Element        ;        ; 29    ; 5.124       ; 71         ; 0.000 ; 0.403 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.978       ; 100        ; 2.978 ; 2.978 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                 ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085   ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085 ; R  ;      ;        ;                                   ; clock network delay ;
; 10.266   ; 7.181   ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232 ;    ; uTco ; 1      ; FF_X42_Y33_N17                    ; i_31_               ;
;   3.317  ;   0.000 ; FF ; CELL ; 46     ; FF_X42_Y33_N17                    ; i_31_|q             ;
;   3.432  ;   0.115 ;    ; RE   ; 3      ; FF_X42_Y33_N17                    ; CUDA_FF             ;
;   3.543  ;   0.111 ;    ; RE   ; 4      ; LE_BUFFER_X42_Y33_N0_I17          ; LE_BUFFER           ;
;   3.810  ;   0.267 ;    ; RE   ; 2      ; C4_X42_Y34_N0_I6                  ; V_SEG4              ;
;   4.111  ;   0.301 ;    ; RE   ; 4      ; R4_X39_Y35_N0_I18                 ; H_SEG4              ;
;   4.452  ;   0.341 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y35_N0_I16 ; LAB_LINE            ;
;   4.453  ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y35_N16                ; n_n1433~0|datad     ;
;   4.603  ;   0.150 ; FR ; CELL ; 12     ; LCCOMB_X42_Y35_N16                ; n_n1433~0|combout   ;
;   4.640  ;   0.037 ;    ; RE   ; 2      ; LCCOMB_X42_Y35_N16                ; CUDA_LCELL_COMB     ;
;   4.743  ;   0.103 ;    ; RE   ; 3      ; LE_BUFFER_X42_Y35_N0_I16          ; LE_BUFFER           ;
;   5.066  ;   0.323 ;    ; RE   ; 2      ; C4_X41_Y36_N0_I6                  ; V_SEG4              ;
;   5.341  ;   0.275 ;    ; RE   ; 2      ; R4_X42_Y37_N0_I15                 ; H_SEG4              ;
;   5.597  ;   0.256 ;    ; RE   ; 2      ; R4_X45_Y37_N0_I14                 ; H_SEG4              ;
;   5.928  ;   0.331 ;    ; RE   ; 2      ; C4_X47_Y33_N0_I22                 ; V_SEG4              ;
;   6.242  ;   0.314 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X48_Y33_N0_I28 ; LAB_LINE            ;
;   6.242  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N16                ; n_n1723~4|datad     ;
;   6.397  ;   0.155 ; RR ; CELL ; 2      ; LCCOMB_X48_Y33_N16                ; n_n1723~4|combout   ;
;   6.424  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N16                ; CUDA_LCELL_COMB     ;
;   6.610  ;   0.186 ;    ; RE   ; 2      ; LOCAL_LINE_X48_Y33_N0_I8          ; LOCAL_LINE          ;
;   6.610  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|datad     ;
;   6.765  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X48_Y33_N4                 ; n_n1723~7|combout   ;
;   6.792  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X48_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   6.967  ;   0.175 ;    ; RE   ; 1      ; LOCAL_LINE_X48_Y33_N0_I2          ; LOCAL_LINE          ;
;   6.967  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X48_Y33_N12                ; o_0_~34|datac       ;
;   7.234  ;   0.267 ; RF ; CELL ; 2      ; LCCOMB_X48_Y33_N12                ; o_0_~34|combout     ;
;   7.262  ;   0.028 ;    ; RE   ; 2      ; LCCOMB_X48_Y33_N12                ; CUDA_LCELL_COMB     ;
;   7.340  ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X48_Y33_N0_I12          ; LE_BUFFER           ;
;   7.587  ;   0.247 ;    ; RE   ; 1      ; C4_X48_Y34_N0_I4                  ; V_SEG4              ;
;   7.990  ;   0.403 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y35_N0_I16 ; LAB_LINE            ;
;   7.990  ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|datad      ;
;   8.140  ;   0.150 ; FR ; CELL ; 1      ; LCCOMB_X49_Y35_N4                 ; o_1_~182|combout    ;
;   8.163  ;   0.023 ;    ; RE   ; 1      ; LCCOMB_X49_Y35_N4                 ; CUDA_LCELL_COMB     ;
;   8.240  ;   0.077 ;    ; RE   ; 1      ; LE_BUFFER_X49_Y35_N0_I4           ; LE_BUFFER           ;
;   8.532  ;   0.292 ;    ; RE   ; 1      ; C4_X49_Y31_N0_I12                 ; V_SEG4              ;
;   8.880  ;   0.348 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y34_N0_I14 ; LAB_LINE            ;
;   8.880  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|datac      ;
;   9.167  ;   0.287 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N12                ; o_1_~193|combout    ;
;   9.194  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N12                ; CUDA_LCELL_COMB     ;
;   9.371  ;   0.177 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I6          ; LOCAL_LINE          ;
;   9.371  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|datad      ;
;   9.526  ;   0.155 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N14                ; o_1_~203|combout    ;
;   9.553  ;   0.027 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N14                ; CUDA_LCELL_COMB     ;
;   9.761  ;   0.208 ;    ; RE   ; 1      ; LOCAL_LINE_X49_Y34_N0_I7          ; LOCAL_LINE          ;
;   9.761  ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|datab      ;
;   10.179 ;   0.418 ; RR ; CELL ; 1      ; LCCOMB_X49_Y34_N0                 ; o_1_~269|combout    ;
;   10.179 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X49_Y34_N0                 ; CUDA_LCELL_COMB     ;
;   10.179 ;   0.000 ; RR ; IC   ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0|d  ;
;   10.266 ;   0.087 ; RR ; CELL ; 1      ; FF_X49_Y34_N1                     ; o_1__reg_ib~reg0    ;
+----------+---------+----+------+--------+-----------------------------------+---------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+---------+---------+----+------+--------+---------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                 ;
+---------+---------+----+------+--------+---------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;               ; latch edge time         ;
; 4.010   ; 3.010   ;    ;      ;        ;               ; clock path              ;
;   3.978 ;   2.978 ; R  ;      ;        ;               ; clock network delay     ;
;   4.010 ;   0.032 ;    ;      ;        ;               ; clock pessimism removed ;
; 3.990   ; -0.020  ;    ;      ;        ;               ; clock uncertainty       ;
; 4.008   ; 0.018   ;    ; uTsu ; 1      ; FF_X49_Y34_N1 ; o_1__reg_ib~reg0        ;
+---------+---------+----+------+--------+---------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -6.257 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.257            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.257 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.172  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 3.128       ; 44         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 3.815       ; 53         ; 0.000  ; 0.364 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.257   ; 7.172    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.185  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.289  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.587  ;   0.298  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y34_N0_I31 ; LAB_LINE            ;
;   4.587  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y34_N24                ; n_n849~4|datac      ;
;   4.848  ;   0.261  ; FR ; CELL ; 9      ; LCCOMB_X43_Y34_N24                ; n_n849~4|combout    ;
;   4.885  ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X43_Y34_N24                ; CUDA_LCELL_COMB     ;
;   4.980  ;   0.095  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y34_N0_I24          ; LE_BUFFER           ;
;   5.301  ;   0.321  ;    ; RE   ; 4      ; C4_X42_Y30_N0_I21                 ; V_SEG4              ;
;   5.665  ;   0.364  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y32_N0_I15 ; LAB_LINE            ;
;   5.664  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|dataa      ;
;   6.081  ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|combout    ;
;   6.105  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N24                ; CUDA_LCELL_COMB     ;
;   6.179  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y32_N0_I25          ; LE_BUFFER           ;
;   6.399  ;   0.220  ;    ; RE   ; 1      ; R4_X40_Y32_N0_I27                 ; H_SEG4              ;
;   6.676  ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I35 ; LAB_LINE            ;
;   6.675  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|datac      ;
;   6.962  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|combout    ;
;   6.985  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X41_Y32_N16                ; CUDA_LCELL_COMB     ;
;   7.064  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y32_N0_I16          ; LE_BUFFER           ;
;   7.367  ;   0.303  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I8  ; LAB_LINE            ;
;   7.367  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|datab      ;
;   7.785  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.812  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   8.023  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   8.023  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.420  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.443  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.528  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.756  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.101  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.100  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.518  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.545  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.752  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.752  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.170 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.170 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.170 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.257 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -6.251 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_16_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.251            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.251 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.087 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.162  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.089       ; 100        ; 3.089  ; 3.089 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 7     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 8     ; 2.145       ; 30         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 25    ; 4.785       ; 67         ; 0.000  ; 0.422 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.089    ; 3.089    ;    ;      ;        ;                                   ; clock path          ;
;   3.089  ;   3.089  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.251   ; 7.162    ;    ;      ;        ;                                   ; data path           ;
;   3.321  ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y34_N1                     ; i_16_               ;
;   3.321  ;   0.000  ; RR ; CELL ; 41     ; FF_X46_Y34_N1                     ; i_16_|q             ;
;   3.397  ;   0.076  ;    ; RE   ; 2      ; FF_X46_Y34_N1                     ; CUDA_FF             ;
;   3.514  ;   0.117  ;    ; RE   ; 7      ; LE_BUFFER_X46_Y34_N0_I1           ; LE_BUFFER           ;
;   3.871  ;   0.357  ;    ; RE   ; 3      ; C4_X45_Y35_N0_I1                  ; V_SEG4              ;
;   4.159  ;   0.288  ;    ; RE   ; 3      ; R4_X42_Y36_N0_I19                 ; H_SEG4              ;
;   4.485  ;   0.326  ;    ; RE   ; 1      ; C4_X43_Y32_N0_I13                 ; V_SEG4              ;
;   4.758  ;   0.273  ;    ; RE   ; 1      ; R4_X40_Y35_N0_I26                 ; H_SEG4              ;
;   5.102  ;   0.344  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y35_N0_I34 ; LAB_LINE            ;
;   5.103  ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X40_Y35_N18                ; o_2_~329|dataa      ;
;   5.474  ;   0.371  ; RF ; CELL ; 1      ; LCCOMB_X40_Y35_N18                ; o_2_~329|combout    ;
;   5.490  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X40_Y35_N18                ; CUDA_LCELL_COMB     ;
;   5.563  ;   0.073  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y35_N0_I19          ; LE_BUFFER           ;
;   5.813  ;   0.250  ;    ; RE   ; 1      ; C4_X40_Y36_N0_I8                  ; V_SEG4              ;
;   6.099  ;   0.286  ;    ; RE   ; 1      ; R4_X41_Y37_N0_I4                  ; H_SEG4              ;
;   6.383  ;   0.284  ;    ; RE   ; 1      ; C4_X43_Y33_N0_I15                 ; V_SEG4              ;
;   6.779  ;   0.396  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y33_N0_I4  ; LAB_LINE            ;
;   6.778  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N4                 ; o_2_~330|datac      ;
;   7.058  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X43_Y33_N4                 ; o_2_~330|combout    ;
;   7.077  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X43_Y33_N4                 ; CUDA_LCELL_COMB     ;
;   7.295  ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y33_N0_I2          ; LOCAL_LINE          ;
;   7.295  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X43_Y33_N28                ; o_2_~336|datac      ;
;   7.576  ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X43_Y33_N28                ; o_2_~336|combout    ;
;   7.590  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X43_Y33_N28                ; CUDA_LCELL_COMB     ;
;   7.665  ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y33_N0_I28          ; LE_BUFFER           ;
;   7.997  ;   0.332  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y33_N0_I13 ; LAB_LINE            ;
;   7.997  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y33_N22                ; o_2_~343|datab      ;
;   8.422  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X42_Y33_N22                ; o_2_~343|combout    ;
;   8.441  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N22                ; CUDA_LCELL_COMB     ;
;   8.702  ;   0.261  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y33_N0_I11         ; LOCAL_LINE          ;
;   8.702  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|dataa      ;
;   9.106  ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X42_Y33_N0                 ; o_2_~369|combout    ;
;   9.122  ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y33_N0                 ; CUDA_LCELL_COMB     ;
;   9.203  ;   0.081  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y33_N0_I1           ; LE_BUFFER           ;
;   9.445  ;   0.242  ;    ; RE   ; 1      ; C4_X41_Y29_N0_I12                 ; V_SEG4              ;
;   9.867  ;   0.422  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I7  ; LAB_LINE            ;
;   9.867  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datac      ;
;   10.147 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.147 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.147 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.251 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -6.249 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.249            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.249 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.164  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 3.011       ; 42         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.922       ; 55         ; 0.000  ; 0.348 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.249   ; 7.164    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N10                ; n_n1279|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 20     ; LCCOMB_X42_Y34_N10                ; n_n1279|combout     ;
;   4.190  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N10                ; CUDA_LCELL_COMB     ;
;   4.504  ;   0.314  ;    ; RE   ; 4      ; LOCAL_LINE_X42_Y34_N0_I5          ; LOCAL_LINE          ;
;   4.504  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N8                 ; wire250~4|dataa     ;
;   4.910  ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X42_Y34_N8                 ; wire250~4|combout   ;
;   4.934  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   5.032  ;   0.098  ;    ; RE   ; 4      ; LE_BUFFER_X42_Y34_N0_I9           ; LE_BUFFER           ;
;   5.339  ;   0.307  ;    ; RE   ; 1      ; C4_X41_Y35_N0_I3                  ; V_SEG4              ;
;   5.562  ;   0.223  ;    ; RE   ; 1      ; R4_X38_Y36_N0_I20                 ; H_SEG4              ;
;   5.817  ;   0.255  ;    ; RE   ; 1      ; R4_X41_Y36_N0_I4                  ; H_SEG4              ;
;   6.130  ;   0.313  ;    ; RE   ; 1      ; C4_X40_Y32_N0_I15                 ; V_SEG4              ;
;   6.478  ;   0.348  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I4  ; LAB_LINE            ;
;   6.478  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|datac      ;
;   6.765  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|combout    ;
;   6.792  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N26                ; CUDA_LCELL_COMB     ;
;   7.001  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I13         ; LOCAL_LINE          ;
;   7.001  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|dataa      ;
;   7.398  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|combout    ;
;   7.425  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N20                ; CUDA_LCELL_COMB     ;
;   7.633  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I10         ; LOCAL_LINE          ;
;   7.633  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datab      ;
;   8.051  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   8.078  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.257  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.257  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.412  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.435  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.520  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.748  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.093  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.092  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.510  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.537  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.744  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.744  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.162 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.162 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.162 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.249 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -6.245 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_5_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.245            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.245 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.160  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.002 ; 0.000 ;
;    Cell                   ;        ; 10    ; 2.478       ; 35         ; 0.000  ; 0.418 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 27    ; 4.453       ; 62         ; 0.000  ; 0.346 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.245   ; 7.160    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N9                     ; i_5_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 15     ; FF_X42_Y34_N9                     ; i_5_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 3      ; FF_X42_Y34_N9                     ; CUDA_FF             ;
;   3.720  ;   0.282  ;    ; RE   ; 5      ; LOCAL_LINE_X42_Y34_N0_I4          ; LOCAL_LINE          ;
;   3.720  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N6                 ; n_n1307|datac       ;
;   4.000  ;   0.280  ; FF ; CELL ; 22     ; LCCOMB_X42_Y34_N6                 ; n_n1307|combout     ;
;   4.042  ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N6                 ; CUDA_LCELL_COMB     ;
;   4.146  ;   0.104  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y34_N0_I6           ; LE_BUFFER           ;
;   4.348  ;   0.202  ;    ; RE   ; 3      ; R4_X43_Y34_N0_I16                 ; H_SEG4              ;
;   4.594  ;   0.246  ;    ; RE   ; 2      ; R4_X46_Y34_N0_I1                  ; H_SEG4              ;
;   4.940  ;   0.346  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X47_Y34_N0_I1  ; LAB_LINE            ;
;   4.940  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y34_N30                ; wire346~3|datad     ;
;   5.090  ;   0.150  ; FR ; CELL ; 9      ; LCCOMB_X47_Y34_N30                ; wire346~3|combout   ;
;   5.128  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y34_N30                ; CUDA_LCELL_COMB     ;
;   5.230  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X47_Y34_N0_I31          ; LE_BUFFER           ;
;   5.489  ;   0.259  ;    ; RE   ; 1      ; R4_X48_Y34_N0_I14                 ; H_SEG4              ;
;   5.801  ;   0.312  ;    ; RE   ; 1      ; C4_X48_Y30_N0_I22                 ; V_SEG4              ;
;   6.057  ;   0.256  ;    ; RE   ; 1      ; R4_X45_Y32_N0_I30                 ; H_SEG4              ;
;   6.296  ;   0.239  ;    ; RE   ; 1      ; R4_X41_Y32_N0_I31                 ; H_SEG4              ;
;   6.608  ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I13 ; LAB_LINE            ;
;   6.606  ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|datad      ;
;   6.761  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N26                ; o_2_~229|combout    ;
;   6.788  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N26                ; CUDA_LCELL_COMB     ;
;   6.997  ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I13         ; LOCAL_LINE          ;
;   6.997  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|dataa      ;
;   7.394  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N20                ; o_2_~230|combout    ;
;   7.421  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N20                ; CUDA_LCELL_COMB     ;
;   7.629  ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I10         ; LOCAL_LINE          ;
;   7.629  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|datab      ;
;   8.047  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N10                ; o_2_~232|combout    ;
;   8.074  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N10                ; CUDA_LCELL_COMB     ;
;   8.253  ;   0.179  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I5          ; LOCAL_LINE          ;
;   8.253  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|datad      ;
;   8.408  ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.431  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.516  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.744  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.089  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.088  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.506  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.533  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.740  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.740  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.158 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.158 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.158 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.245 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -6.234 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_2_              ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.234            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.234 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.083 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.149  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.085       ; 100        ; 3.085  ; 3.085 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; -0.003      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;        ; 10    ; 3.274       ; 46         ; 0.000  ; 0.425 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.646       ; 51         ; 0.000  ; 0.345 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.085    ; 3.085    ;    ;      ;        ;                                   ; clock path          ;
;   3.085  ;   3.085  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.234   ; 7.149    ;    ;      ;        ;                                   ; data path           ;
;   3.317  ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y34_N1                     ; i_2_                ;
;   3.317  ;   0.000  ; FF ; CELL ; 24     ; FF_X42_Y34_N1                     ; i_2_|q              ;
;   3.438  ;   0.121  ;    ; RE   ; 2      ; FF_X42_Y34_N1                     ; CUDA_FF             ;
;   3.718  ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X42_Y34_N0_I0          ; LOCAL_LINE          ;
;   3.718  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N10                ; n_n1279|datab       ;
;   4.143  ;   0.425  ; FF ; CELL ; 20     ; LCCOMB_X42_Y34_N10                ; n_n1279|combout     ;
;   4.190  ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X42_Y34_N10                ; CUDA_LCELL_COMB     ;
;   4.506  ;   0.316  ;    ; RE   ; 4      ; LOCAL_LINE_X42_Y34_N0_I5          ; LOCAL_LINE          ;
;   4.505  ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X42_Y34_N18                ; o_2_~376|dataa      ;
;   4.911  ;   0.406  ; FR ; CELL ; 3      ; LCCOMB_X42_Y34_N18                ; o_2_~376|combout    ;
;   4.935  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X42_Y34_N18                ; CUDA_LCELL_COMB     ;
;   5.018  ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y34_N0_I19          ; LE_BUFFER           ;
;   5.320  ;   0.302  ;    ; RE   ; 2      ; C4_X42_Y30_N0_I19                 ; V_SEG4              ;
;   5.640  ;   0.320  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y32_N0_I17 ; LAB_LINE            ;
;   5.640  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|datab      ;
;   6.058  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y32_N24                ; o_2_~380|combout    ;
;   6.082  ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y32_N24                ; CUDA_LCELL_COMB     ;
;   6.156  ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y32_N0_I25          ; LE_BUFFER           ;
;   6.376  ;   0.220  ;    ; RE   ; 1      ; R4_X40_Y32_N0_I27                 ; H_SEG4              ;
;   6.653  ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y32_N0_I35 ; LAB_LINE            ;
;   6.652  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|datac      ;
;   6.939  ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X41_Y32_N16                ; o_2_~216|combout    ;
;   6.962  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X41_Y32_N16                ; CUDA_LCELL_COMB     ;
;   7.041  ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y32_N0_I16          ; LE_BUFFER           ;
;   7.344  ;   0.303  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y32_N0_I8  ; LAB_LINE            ;
;   7.344  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|datab      ;
;   7.762  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N12                ; o_2_~226|combout    ;
;   7.789  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N12                ; CUDA_LCELL_COMB     ;
;   8.000  ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y32_N0_I6          ; LOCAL_LINE          ;
;   8.000  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|dataa      ;
;   8.397  ;   0.397  ; RR ; CELL ; 1      ; LCCOMB_X40_Y32_N30                ; o_2_~239|combout    ;
;   8.420  ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X40_Y32_N30                ; CUDA_LCELL_COMB     ;
;   8.505  ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y32_N0_I30          ; LE_BUFFER           ;
;   8.733  ;   0.228  ;    ; RE   ; 1      ; R4_X40_Y31_N0_I1                  ; H_SEG4              ;
;   9.078  ;   0.345  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I30 ; LAB_LINE            ;
;   9.077  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datab      ;
;   9.495  ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.522  ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.729  ;   0.207  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.729  ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.147 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.147 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.147 ;   0.000  ; RR ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.234 ;   0.087  ; RR ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -6.231 (VIOLATED)
===============================================================================
+----------------------------------------+
; Path Summary                           ;
+--------------------+-------------------+
; Property           ; Value             ;
+--------------------+-------------------+
; From Node          ; i_11_             ;
; To Node            ; o_2__reg_ib~reg0  ;
; Launch Clock       ; CLK_ibrahim       ;
; Latch Clock        ; CLK_ibrahim       ;
; Data Arrival Time  ; 10.231            ;
; Data Required Time ; 4.000             ;
; Slack              ; -6.231 (VIOLATED) ;
+--------------------+-------------------+

+----------------------------------------------------------------------------------------+
; Statistics                                                                             ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 1.000  ;       ;             ;            ;        ;       ;
; Clock Skew                ; -0.082 ;       ;             ;            ;        ;       ;
; Data Delay                ; 7.147  ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;       ;
; Physical Delays           ;        ;       ;             ;            ;        ;       ;
;  Arrival Path             ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 3.084       ; 100        ; 3.084  ; 3.084 ;
;   Data                    ;        ;       ;             ;            ;        ;       ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001 ;
;    Cell                   ;        ; 10    ; 3.008       ; 42         ; 0.000  ; 0.429 ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;        ; 24    ; 3.907       ; 55         ; 0.000  ; 0.414 ;
;  Required Path            ;        ;       ;             ;            ;        ;       ;
;   Clock                   ;        ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 2.970       ; 100        ; 2.970  ; 2.970 ;
+---------------------------+--------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                  ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element             ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+
; 0.000    ; 0.000    ;    ;      ;        ;                                   ; launch edge time    ;
; 3.084    ; 3.084    ;    ;      ;        ;                                   ; clock path          ;
;   3.084  ;   3.084  ; R  ;      ;        ;                                   ; clock network delay ;
; 10.231   ; 7.147    ;    ;      ;        ;                                   ; data path           ;
;   3.316  ;   0.232  ;    ; uTco ; 1      ; FF_X43_Y31_N9                     ; i_11_               ;
;   3.316  ;   0.000  ; FF ; CELL ; 17     ; FF_X43_Y31_N9                     ; i_11_|q             ;
;   3.437  ;   0.121  ;    ; RE   ; 3      ; FF_X43_Y31_N9                     ; CUDA_FF             ;
;   3.709  ;   0.272  ;    ; RE   ; 4      ; LOCAL_LINE_X43_Y31_N0_I4          ; LOCAL_LINE          ;
;   3.710  ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X43_Y31_N18                ; wire7121~0|datac    ;
;   3.971  ;   0.261  ; FR ; CELL ; 28     ; LCCOMB_X43_Y31_N18                ; wire7121~0|combout  ;
;   4.009  ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X43_Y31_N18                ; CUDA_LCELL_COMB     ;
;   4.111  ;   0.102  ;    ; RE   ; 4      ; LE_BUFFER_X43_Y31_N0_I19          ; LE_BUFFER           ;
;   4.355  ;   0.244  ;    ; RE   ; 5      ; R4_X40_Y31_N0_I27                 ; H_SEG4              ;
;   4.651  ;   0.296  ;    ; RE   ; 1      ; C4_X41_Y27_N0_I19                 ; V_SEG4              ;
;   4.998  ;   0.347  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y30_N0_I36 ; LAB_LINE            ;
;   4.997  ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y30_N18                ; o_2_~165|dataa      ;
;   5.426  ;   0.429  ; RF ; CELL ; 1      ; LCCOMB_X42_Y30_N18                ; o_2_~165|combout    ;
;   5.440  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X42_Y30_N18                ; CUDA_LCELL_COMB     ;
;   5.516  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y30_N0_I18          ; LE_BUFFER           ;
;   5.755  ;   0.239  ;    ; RE   ; 1      ; C4_X41_Y31_N0_I7                  ; V_SEG4              ;
;   6.159  ;   0.404  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y34_N0_I10 ; LAB_LINE            ;
;   6.159  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|dataa      ;
;   6.559  ;   0.400  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N8                 ; o_2_~166|combout    ;
;   6.578  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N8                 ; CUDA_LCELL_COMB     ;
;   6.793  ;   0.215  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y34_N0_I4          ; LOCAL_LINE          ;
;   6.793  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|datac      ;
;   7.073  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y34_N18                ; o_2_~169|combout    ;
;   7.087  ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X41_Y34_N18                ; CUDA_LCELL_COMB     ;
;   7.163  ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y34_N0_I18          ; LE_BUFFER           ;
;   7.402  ;   0.239  ;    ; RE   ; 1      ; C4_X40_Y30_N0_I18                 ; V_SEG4              ;
;   7.816  ;   0.414  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X41_Y31_N0_I23 ; LAB_LINE            ;
;   7.816  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|datab      ;
;   8.241  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N28                ; o_2_~186|combout    ;
;   8.260  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N28                ; CUDA_LCELL_COMB     ;
;   8.513  ;   0.253  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I14         ; LOCAL_LINE          ;
;   8.513  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|datab      ;
;   8.938  ;   0.425  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N4                 ; o_2_~214|combout    ;
;   8.957  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N4                 ; CUDA_LCELL_COMB     ;
;   9.174  ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I2          ; LOCAL_LINE          ;
;   9.174  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|datac      ;
;   9.454  ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N24                ; o_2_~262|combout    ;
;   9.473  ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N24                ; CUDA_LCELL_COMB     ;
;   9.723  ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y31_N0_I12         ; LOCAL_LINE          ;
;   9.723  ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|datab      ;
;   10.127 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X41_Y31_N20                ; o_2_~370|combout    ;
;   10.127 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X41_Y31_N20                ; CUDA_LCELL_COMB     ;
;   10.127 ;   0.000  ; FF ; IC   ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0|d  ;
;   10.231 ;   0.104  ; FF ; CELL ; 1      ; FF_X41_Y31_N21                    ; o_2__reg_ib~reg0    ;
+----------+----------+----+------+--------+-----------------------------------+---------------------+

+-----------------------------------------------------------------------------------+
; Data Required Path                                                                ;
+---------+---------+----+------+--------+----------------+-------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                 ;
+---------+---------+----+------+--------+----------------+-------------------------+
; 1.000   ; 1.000   ;    ;      ;        ;                ; latch edge time         ;
; 4.002   ; 3.002   ;    ;      ;        ;                ; clock path              ;
;   3.970 ;   2.970 ; R  ;      ;        ;                ; clock network delay     ;
;   4.002 ;   0.032 ;    ;      ;        ;                ; clock pessimism removed ;
; 3.982   ; -0.020  ;    ;      ;        ;                ; clock uncertainty       ;
; 4.000   ; 0.018   ;    ; uTsu ; 1      ; FF_X41_Y31_N21 ; o_2__reg_ib~reg0        ;
+---------+---------+----+------+--------+----------------+-------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


