Fitter report for CPUDesignProject
Mon Apr 03 15:51:57 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |CPUDesignProject|ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ALTSYNCRAM
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 03 15:51:57 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; CPUDesignProject                                 ;
; Top-level Entity Name              ; CPUDesignProject                                 ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 7,085 / 15,408 ( 46 % )                          ;
;     Total combinational functions  ; 6,765 / 15,408 ( 44 % )                          ;
;     Dedicated logic registers      ; 807 / 15,408 ( 5 % )                             ;
; Total registers                    ; 807                                              ;
; Total pins                         ; 105 / 347 ( 30 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 16,384 / 516,096 ( 3 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.22        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  75.0%      ;
;     Processor 3            ;  73.8%      ;
;     Processor 4            ;  73.2%      ;
+----------------------------+-------------+


+-------------------------------------------------------------+
; I/O Assignment Warnings                                     ;
+----------------------+--------------------------------------+
; Pin Name             ; Reason                               ;
+----------------------+--------------------------------------+
; outport_data_out[0]  ; Missing drive strength and slew rate ;
; outport_data_out[1]  ; Missing drive strength and slew rate ;
; outport_data_out[2]  ; Missing drive strength and slew rate ;
; outport_data_out[3]  ; Missing drive strength and slew rate ;
; outport_data_out[4]  ; Missing drive strength and slew rate ;
; outport_data_out[5]  ; Missing drive strength and slew rate ;
; outport_data_out[6]  ; Missing drive strength and slew rate ;
; outport_data_out[7]  ; Missing drive strength and slew rate ;
; outport_data_out[8]  ; Missing drive strength and slew rate ;
; outport_data_out[9]  ; Missing drive strength and slew rate ;
; outport_data_out[10] ; Missing drive strength and slew rate ;
; outport_data_out[11] ; Missing drive strength and slew rate ;
; outport_data_out[12] ; Missing drive strength and slew rate ;
; outport_data_out[13] ; Missing drive strength and slew rate ;
; outport_data_out[14] ; Missing drive strength and slew rate ;
; outport_data_out[15] ; Missing drive strength and slew rate ;
; outport_data_out[16] ; Missing drive strength and slew rate ;
; outport_data_out[17] ; Missing drive strength and slew rate ;
; outport_data_out[18] ; Missing drive strength and slew rate ;
; outport_data_out[19] ; Missing drive strength and slew rate ;
; outport_data_out[20] ; Missing drive strength and slew rate ;
; outport_data_out[21] ; Missing drive strength and slew rate ;
; outport_data_out[22] ; Missing drive strength and slew rate ;
; outport_data_out[23] ; Missing drive strength and slew rate ;
; outport_data_out[24] ; Missing drive strength and slew rate ;
; outport_data_out[25] ; Missing drive strength and slew rate ;
; outport_data_out[26] ; Missing drive strength and slew rate ;
; outport_data_out[27] ; Missing drive strength and slew rate ;
; outport_data_out[28] ; Missing drive strength and slew rate ;
; outport_data_out[29] ; Missing drive strength and slew rate ;
; outport_data_out[30] ; Missing drive strength and slew rate ;
; outport_data_out[31] ; Missing drive strength and slew rate ;
; bus_contents[0]      ; Missing drive strength and slew rate ;
; bus_contents[1]      ; Missing drive strength and slew rate ;
; bus_contents[2]      ; Missing drive strength and slew rate ;
; bus_contents[3]      ; Missing drive strength and slew rate ;
; bus_contents[4]      ; Missing drive strength and slew rate ;
; bus_contents[5]      ; Missing drive strength and slew rate ;
; bus_contents[6]      ; Missing drive strength and slew rate ;
; bus_contents[7]      ; Missing drive strength and slew rate ;
; bus_contents[8]      ; Missing drive strength and slew rate ;
; bus_contents[9]      ; Missing drive strength and slew rate ;
; bus_contents[10]     ; Missing drive strength and slew rate ;
; bus_contents[11]     ; Missing drive strength and slew rate ;
; bus_contents[12]     ; Missing drive strength and slew rate ;
; bus_contents[13]     ; Missing drive strength and slew rate ;
; bus_contents[14]     ; Missing drive strength and slew rate ;
; bus_contents[15]     ; Missing drive strength and slew rate ;
; bus_contents[16]     ; Missing drive strength and slew rate ;
; bus_contents[17]     ; Missing drive strength and slew rate ;
; bus_contents[18]     ; Missing drive strength and slew rate ;
; bus_contents[19]     ; Missing drive strength and slew rate ;
; bus_contents[20]     ; Missing drive strength and slew rate ;
; bus_contents[21]     ; Missing drive strength and slew rate ;
; bus_contents[22]     ; Missing drive strength and slew rate ;
; bus_contents[23]     ; Missing drive strength and slew rate ;
; bus_contents[24]     ; Missing drive strength and slew rate ;
; bus_contents[25]     ; Missing drive strength and slew rate ;
; bus_contents[26]     ; Missing drive strength and slew rate ;
; bus_contents[27]     ; Missing drive strength and slew rate ;
; bus_contents[28]     ; Missing drive strength and slew rate ;
; bus_contents[29]     ; Missing drive strength and slew rate ;
; bus_contents[30]     ; Missing drive strength and slew rate ;
; bus_contents[31]     ; Missing drive strength and slew rate ;
; operation[0]         ; Missing drive strength and slew rate ;
; operation[1]         ; Missing drive strength and slew rate ;
; operation[2]         ; Missing drive strength and slew rate ;
; operation[3]         ; Missing drive strength and slew rate ;
; operation[4]         ; Missing drive strength and slew rate ;
; Run                  ; Missing drive strength and slew rate ;
+----------------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7828 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7828 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 7818    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Luka/Documents/Queens/Third Year/ELEC 374/CPU-Design/QuartusProject/ELEC_374/output_files/CPUDesignProject.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 7,085 / 15,408 ( 46 % )  ;
;     -- Combinational with no register       ; 6278                     ;
;     -- Register only                        ; 320                      ;
;     -- Combinational with a register        ; 487                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 2669                     ;
;     -- 3 input functions                    ; 2208                     ;
;     -- <=2 input functions                  ; 1888                     ;
;     -- Register only                        ; 320                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 5031                     ;
;     -- arithmetic mode                      ; 1734                     ;
;                                             ;                          ;
; Total registers*                            ; 807 / 17,068 ( 5 % )     ;
;     -- Dedicated logic registers            ; 807 / 15,408 ( 5 % )     ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 507 / 963 ( 53 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 105 / 347 ( 30 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 5                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 16,384 / 516,096 ( 3 % ) ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 5 / 20 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 26% / 25% / 27%          ;
; Peak interconnect usage (total/H/V)         ; 47% / 45% / 54%          ;
; Maximum fan-out                             ; 795                      ;
; Highest non-global fan-out                  ; 293                      ;
; Total fan-out                               ; 24113                    ;
; Average fan-out                             ; 2.97                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7085 / 15408 ( 46 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 6278                  ; 0                              ;
;     -- Register only                        ; 320                   ; 0                              ;
;     -- Combinational with a register        ; 487                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2669                  ; 0                              ;
;     -- 3 input functions                    ; 2208                  ; 0                              ;
;     -- <=2 input functions                  ; 1888                  ; 0                              ;
;     -- Register only                        ; 320                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5031                  ; 0                              ;
;     -- arithmetic mode                      ; 1734                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 807                   ; 0                              ;
;     -- Dedicated logic registers            ; 807 / 15408 ( 5 % )   ; 0 / 15408 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 507 / 963 ( 53 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 105                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 16384                 ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M9K                                         ; 2 / 56 ( 3 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 24108                 ; 5                              ;
;     -- Registered Connections               ; 2683                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 35                    ; 0                              ;
;     -- Output Ports                         ; 70                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk                ; G21   ; 6        ; 41           ; 15           ; 0            ; 809                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[0]  ; J6    ; 1        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[10] ; G16   ; 7        ; 39           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[11] ; AA2   ; 2        ; 0            ; 5            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[12] ; AB17  ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[13] ; V15   ; 4        ; 32           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[14] ; H19   ; 6        ; 41           ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[15] ; N15   ; 5        ; 41           ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[16] ; AA16  ; 4        ; 28           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[17] ; V5    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[18] ; C15   ; 7        ; 28           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[19] ; V3    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[1]  ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[20] ; T16   ; 4        ; 37           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[21] ; R8    ; 2        ; 0            ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[22] ; W6    ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[23] ; N1    ; 2        ; 0            ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[24] ; B21   ; 6        ; 41           ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[25] ; R6    ; 2        ; 0            ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[26] ; A7    ; 8        ; 11           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[27] ; AB3   ; 3        ; 7            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[28] ; P8    ; 2        ; 0            ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[29] ; F15   ; 7        ; 39           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[2]  ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[30] ; M22   ; 5        ; 41           ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[31] ; B17   ; 7        ; 30           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[3]  ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[4]  ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[5]  ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[6]  ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[7]  ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; inport_data_in[8]  ; A5    ; 8        ; 7            ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; inport_data_in[9]  ; B5    ; 8        ; 7            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst                ; H2    ; 1        ; 0            ; 21           ; 7            ; 132                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; stop               ; G3    ; 1        ; 0            ; 23           ; 14           ; 81                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Run                  ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; bus_contents[0]      ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[10]     ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[11]     ; Y13   ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[12]     ; R13   ; 4        ; 30           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[13]     ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[14]     ; V13   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[15]     ; U9    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[16]     ; W14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[17]     ; T3    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[18]     ; U11   ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[19]     ; T14   ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[1]      ; R1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[20]     ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[21]     ; V7    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[22]     ; W21   ; 5        ; 41           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[23]     ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[24]     ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[25]     ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[26]     ; N14   ; 5        ; 41           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[27]     ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[28]     ; U13   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[29]     ; AB18  ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[2]      ; M7    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[30]     ; E22   ; 6        ; 41           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[31]     ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[3]      ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[4]      ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[5]      ; H9    ; 8        ; 7            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[6]      ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[7]      ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[8]      ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_contents[9]      ; N18   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; operation[0]         ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; operation[1]         ; B9    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; operation[2]         ; Y8    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; operation[3]         ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; operation[4]         ; W1    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[0]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[10] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[11] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[12] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[13] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[14] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[15] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[16] ; J4    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[17] ; G9    ; 8        ; 9            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[18] ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[19] ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[1]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[20] ; F10   ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[21] ; T18   ; 5        ; 41           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[22] ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[23] ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[24] ; U15   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[25] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[26] ; G11   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[27] ; Y17   ; 4        ; 35           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[28] ; B20   ; 7        ; 35           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[29] ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[2]  ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[30] ; AB8   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[31] ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; outport_data_out[3]  ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[4]  ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[5]  ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[6]  ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[7]  ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[8]  ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; outport_data_out[9]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO        ; bus_contents[30]        ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO        ; inport_data_in[24]      ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO        ; bus_contents[3]         ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO        ; inport_data_in[31]      ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                       ; Use as regular IO        ; outport_data_out[13]    ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; outport_data_out[6]     ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO        ; outport_data_out[14]    ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO        ; outport_data_out[15]    ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; outport_data_out[10]    ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; outport_data_out[7]     ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO        ; outport_data_out[11]    ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO        ; outport_data_out[12]    ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; outport_data_out[8]     ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; outport_data_out[9]     ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; outport_data_out[0]     ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; outport_data_out[1]     ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; operation[1]            ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; inport_data_in[26]      ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; bus_contents[4]         ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; inport_data_in[8]       ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; outport_data_out[20]    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 2.5V          ; --           ;
; 2        ; 11 / 48 ( 23 % ) ; 2.5V          ; --           ;
; 3        ; 14 / 46 ( 30 % ) ; 2.5V          ; --           ;
; 4        ; 19 / 41 ( 46 % ) ; 2.5V          ; --           ;
; 5        ; 6 / 46 ( 13 % )  ; 2.5V          ; --           ;
; 6        ; 7 / 43 ( 16 % )  ; 2.5V          ; --           ;
; 7        ; 25 / 47 ( 53 % ) ; 2.5V          ; --           ;
; 8        ; 11 / 43 ( 26 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; inport_data_in[8]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; inport_data_in[26]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; outport_data_out[8]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; outport_data_out[11]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; outport_data_out[14]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; bus_contents[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; outport_data_out[23]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; inport_data_in[11]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; bus_contents[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; bus_contents[31]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; bus_contents[24]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; inport_data_in[16]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; bus_contents[27]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; inport_data_in[27]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; outport_data_out[30]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; outport_data_out[18]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; bus_contents[20]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; inport_data_in[12]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; bus_contents[29]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; outport_data_out[29]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; inport_data_in[9]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; operation[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; outport_data_out[9]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; outport_data_out[12]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; outport_data_out[15]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; inport_data_in[31]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; bus_contents[10]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 285        ; 7        ; outport_data_out[28]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 269        ; 6        ; inport_data_in[24]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; bus_contents[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; outport_data_out[10]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; inport_data_in[18]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; outport_data_out[25]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; outport_data_out[7]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; Run                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; inport_data_in[7]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; outport_data_out[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; outport_data_out[13]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; bus_contents[30]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; outport_data_out[20]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; outport_data_out[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; outport_data_out[5]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; outport_data_out[6]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; inport_data_in[29]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; bus_contents[6]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; stop                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; inport_data_in[3]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; inport_data_in[4]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; outport_data_out[17]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; bus_contents[8]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; outport_data_out[26]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; outport_data_out[4]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; inport_data_in[10]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; inport_data_in[1]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; inport_data_in[2]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; inport_data_in[6]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; bus_contents[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; outport_data_out[31]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; outport_data_out[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; outport_data_out[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; inport_data_in[14]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; outport_data_out[16]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; inport_data_in[0]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; inport_data_in[5]                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; bus_contents[25]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; operation[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; bus_contents[2]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; inport_data_in[30]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 49         ; 2        ; inport_data_in[23]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; bus_contents[26]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 196        ; 5        ; inport_data_in[15]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; bus_contents[9]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; inport_data_in[28]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; bus_contents[1]                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; inport_data_in[25]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; inport_data_in[21]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; bus_contents[12]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; outport_data_out[19]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; bus_contents[17]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; bus_contents[19]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; inport_data_in[20]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; outport_data_out[21]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; bus_contents[15]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; bus_contents[18]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; bus_contents[28]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; outport_data_out[24]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; inport_data_in[19]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; inport_data_in[17]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; bus_contents[21]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 113        ; 3        ; bus_contents[13]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; bus_contents[23]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; bus_contents[14]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; inport_data_in[13]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; operation[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; inport_data_in[22]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 110        ; 3        ; outport_data_out[22]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; bus_contents[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; bus_contents[16]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; bus_contents[22]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; operation[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; operation[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; bus_contents[11]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; outport_data_out[27]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
; |CPUDesignProject                           ; 7085 (8)    ; 807 (0)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 105  ; 0            ; 6278 (7)     ; 320 (0)           ; 487 (27)         ; |CPUDesignProject                                                                                  ; work         ;
;    |CONFF_logic:conff|                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|CONFF_logic:conff                                                                ; work         ;
;    |IncPC_32_bit:PC_reg|                    ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |CPUDesignProject|IncPC_32_bit:PC_reg                                                              ; work         ;
;    |alu:the_alu|                            ; 5634 (768)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5522 (705)   ; 0 (0)             ; 112 (63)         ; |CPUDesignProject|alu:the_alu                                                                      ; work         ;
;       |adder_32_bit:adder|                  ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder                                                   ; work         ;
;          |CLA16:adder1|                     ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder1                                      ; work         ;
;             |CLA4:adder1|                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder1                          ; work         ;
;             |CLA4:adder2|                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder2                          ; work         ;
;             |CLA4:adder3|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder3                          ; work         ;
;             |CLA4:adder4|                   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder4                          ; work         ;
;          |CLA16:adder2|                     ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder2                                      ; work         ;
;             |CLA4:adder1|                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder1                          ; work         ;
;             |CLA4:adder2|                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder2                          ; work         ;
;             |CLA4:adder3|                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder3                          ; work         ;
;             |CLA4:adder4|                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder4                          ; work         ;
;       |division_32_bit:divison|             ; 2237 (352)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2191 (326)   ; 0 (0)             ; 46 (26)          ; |CPUDesignProject|alu:the_alu|division_32_bit:divison                                              ; work         ;
;          |lpm_add_sub:Add10|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add10                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add10|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add12|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 2 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add12                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 2 (2)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add12|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add14|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add14                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 3 (3)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add14|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add16|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add16                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add16|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add18|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add18                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add18|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add20|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add20                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add20|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add22|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add22                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add22|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add24|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add24                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add24|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add26|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add26                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add26|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add28|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add28                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add28|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add2|                 ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 6 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add2                             ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 6 (6)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add2|add_sub_gui:auto_generated  ; work         ;
;          |lpm_add_sub:Add30|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add30                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add30|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add32|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add32                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add32|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add34|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add34                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add34|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add36|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add36                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add36|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add38|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add38                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add38|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add40|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add40                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 3 (3)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add40|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add42|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 3 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add42                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 3 (3)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add42|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add44|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add44                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add44|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add46|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add46                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add46|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add48|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add48                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add48|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add4|                 ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 1 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add4                             ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 1 (1)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add4|add_sub_gui:auto_generated  ; work         ;
;          |lpm_add_sub:Add50|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add50                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add50|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add52|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add52                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add52|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add54|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add54                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add54|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add56|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add56                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add56|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add58|                ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add58                            ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add58|add_sub_gui:auto_generated ; work         ;
;          |lpm_add_sub:Add6|                 ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add6                             ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add6|add_sub_gui:auto_generated  ; work         ;
;          |lpm_add_sub:Add8|                 ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add8                             ; work         ;
;             |add_sub_gui:auto_generated|    ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|division_32_bit:divison|lpm_add_sub:Add8|add_sub_gui:auto_generated  ; work         ;
;       |multiplication_32_bit:mutlipication| ; 2204 (2204) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2201 (2201)  ; 0 (0)             ; 3 (3)            ; |CPUDesignProject|alu:the_alu|multiplication_32_bit:mutlipication                                  ; work         ;
;       |negate_32_bit:negation|              ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation                                               ; work         ;
;          |adder_32_bit:ADD|                 ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD                              ; work         ;
;             |CLA16:adder1|                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1                 ; work         ;
;                |CLA4:adder2|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2     ; work         ;
;                |CLA4:adder3|                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3     ; work         ;
;                |CLA4:adder4|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4     ; work         ;
;             |CLA16:adder2|                  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2                 ; work         ;
;                |CLA4:adder1|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1     ; work         ;
;                |CLA4:adder2|                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2     ; work         ;
;                |CLA4:adder3|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3     ; work         ;
;                |CLA4:adder4|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder4     ; work         ;
;       |rotate_left_32_bit:rotateL|          ; 135 (135)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|rotate_left_32_bit:rotateL                                           ; work         ;
;       |rotate_right_32_bit:rotateR|         ; 124 (124)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (124)    ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|rotate_right_32_bit:rotateR                                          ; work         ;
;       |sub_32_bit:subtraction|              ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction                                               ; work         ;
;          |adder_32_bit:ADD|                 ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD                              ; work         ;
;             |CLA16:adder1|                  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1                 ; work         ;
;                |CLA4:adder1|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder1     ; work         ;
;                |CLA4:adder2|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2     ; work         ;
;                |CLA4:adder3|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3     ; work         ;
;                |CLA4:adder4|                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4     ; work         ;
;             |CLA16:adder2|                  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2                 ; work         ;
;                |CLA4:adder1|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1     ; work         ;
;                |CLA4:adder2|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2     ; work         ;
;                |CLA4:adder3|                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3     ; work         ;
;                |CLA4:adder4|                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder4     ; work         ;
;    |control_unit:controlUnit|               ; 353 (353)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 346 (346)    ; 0 (0)             ; 7 (7)            ; |CPUDesignProject|control_unit:controlUnit                                                         ; work         ;
;    |encoder_32_to_5:encoder|                ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 1 (1)            ; |CPUDesignProject|encoder_32_to_5:encoder                                                          ; work         ;
;    |mux_32_to_1:BusMux|                     ; 517 (517)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 294 (294)    ; 0 (0)             ; 223 (223)        ; |CPUDesignProject|mux_32_to_1:BusMux                                                               ; work         ;
;    |ram:ramModule|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|ram:ramModule                                                                    ; work         ;
;       |altsyncram:RAM_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|ram:ramModule|altsyncram:RAM_rtl_0                                               ; work         ;
;          |altsyncram_rd91:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPUDesignProject|ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated                ; work         ;
;    |reg_32_bit:HI_reg|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; |CPUDesignProject|reg_32_bit:HI_reg                                                                ; work         ;
;    |reg_32_bit:IR|                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |CPUDesignProject|reg_32_bit:IR                                                                    ; work         ;
;    |reg_32_bit:LO_reg|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |CPUDesignProject|reg_32_bit:LO_reg                                                                ; work         ;
;    |reg_32_bit:MAR|                         ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 10 (10)          ; |CPUDesignProject|reg_32_bit:MAR                                                                   ; work         ;
;    |reg_32_bit:MDR|                         ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |CPUDesignProject|reg_32_bit:MDR                                                                   ; work         ;
;    |reg_32_bit:OutPort|                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |CPUDesignProject|reg_32_bit:OutPort                                                               ; work         ;
;    |reg_32_bit:R0|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |CPUDesignProject|reg_32_bit:R0                                                                    ; work         ;
;    |reg_32_bit:R10|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |CPUDesignProject|reg_32_bit:R10                                                                   ; work         ;
;    |reg_32_bit:R11|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |CPUDesignProject|reg_32_bit:R11                                                                   ; work         ;
;    |reg_32_bit:R12|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; |CPUDesignProject|reg_32_bit:R12                                                                   ; work         ;
;    |reg_32_bit:R13|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |CPUDesignProject|reg_32_bit:R13                                                                   ; work         ;
;    |reg_32_bit:R14|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |CPUDesignProject|reg_32_bit:R14                                                                   ; work         ;
;    |reg_32_bit:R15|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |CPUDesignProject|reg_32_bit:R15                                                                   ; work         ;
;    |reg_32_bit:R1|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; |CPUDesignProject|reg_32_bit:R1                                                                    ; work         ;
;    |reg_32_bit:R2|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 18 (18)          ; |CPUDesignProject|reg_32_bit:R2                                                                    ; work         ;
;    |reg_32_bit:R3|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |CPUDesignProject|reg_32_bit:R3                                                                    ; work         ;
;    |reg_32_bit:R4|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |CPUDesignProject|reg_32_bit:R4                                                                    ; work         ;
;    |reg_32_bit:R5|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |CPUDesignProject|reg_32_bit:R5                                                                    ; work         ;
;    |reg_32_bit:R6|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |CPUDesignProject|reg_32_bit:R6                                                                    ; work         ;
;    |reg_32_bit:R7|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |CPUDesignProject|reg_32_bit:R7                                                                    ; work         ;
;    |reg_32_bit:R8|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |CPUDesignProject|reg_32_bit:R8                                                                    ; work         ;
;    |reg_32_bit:R9|                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |CPUDesignProject|reg_32_bit:R9                                                                    ; work         ;
;    |reg_32_bit:Y|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; |CPUDesignProject|reg_32_bit:Y                                                                     ; work         ;
;    |reg_32_bit:ZHigh_reg|                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPUDesignProject|reg_32_bit:ZHigh_reg                                                             ; work         ;
;    |reg_32_bit:ZLow_reg|                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPUDesignProject|reg_32_bit:ZLow_reg                                                              ; work         ;
;    |selectencodelogic:selEn|                ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 4 (4)            ; |CPUDesignProject|selectencodelogic:selEn                                                          ; work         ;
;    |seven_seg_display_out:display1|         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CPUDesignProject|seven_seg_display_out:display1                                                   ; work         ;
;    |seven_seg_display_out:display2|         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |CPUDesignProject|seven_seg_display_out:display2                                                   ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                  ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+
; inport_data_in[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[8]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[9]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[10]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[11]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[12]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[13]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[14]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[15]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[16]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[17]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[18]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[19]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[20]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[21]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[22]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[23]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[24]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[25]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[26]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[27]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[28]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[29]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[30]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; inport_data_in[31]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; outport_data_out[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[16]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[17]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[18]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[19]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[20]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[21]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[22]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[23]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[24]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[25]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[26]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[27]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[28]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[29]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[30]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_contents[31]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; operation[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; operation[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; operation[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; operation[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; operation[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Run                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst                  ; Input    ; (0) 0 ps      ; (4) 938 ps    ; --                    ; --  ; --   ;
; stop                 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                               ;
+----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------+-------------------+---------+
; inport_data_in[0]                                              ;                   ;         ;
; inport_data_in[1]                                              ;                   ;         ;
; inport_data_in[2]                                              ;                   ;         ;
; inport_data_in[3]                                              ;                   ;         ;
; inport_data_in[4]                                              ;                   ;         ;
; inport_data_in[5]                                              ;                   ;         ;
; inport_data_in[6]                                              ;                   ;         ;
; inport_data_in[7]                                              ;                   ;         ;
; inport_data_in[8]                                              ;                   ;         ;
; inport_data_in[9]                                              ;                   ;         ;
; inport_data_in[10]                                             ;                   ;         ;
; inport_data_in[11]                                             ;                   ;         ;
; inport_data_in[12]                                             ;                   ;         ;
; inport_data_in[13]                                             ;                   ;         ;
; inport_data_in[14]                                             ;                   ;         ;
; inport_data_in[15]                                             ;                   ;         ;
; inport_data_in[16]                                             ;                   ;         ;
; inport_data_in[17]                                             ;                   ;         ;
; inport_data_in[18]                                             ;                   ;         ;
; inport_data_in[19]                                             ;                   ;         ;
; inport_data_in[20]                                             ;                   ;         ;
; inport_data_in[21]                                             ;                   ;         ;
; inport_data_in[22]                                             ;                   ;         ;
; inport_data_in[23]                                             ;                   ;         ;
; inport_data_in[24]                                             ;                   ;         ;
; inport_data_in[25]                                             ;                   ;         ;
; inport_data_in[26]                                             ;                   ;         ;
; inport_data_in[27]                                             ;                   ;         ;
; inport_data_in[28]                                             ;                   ;         ;
; inport_data_in[29]                                             ;                   ;         ;
; inport_data_in[30]                                             ;                   ;         ;
; inport_data_in[31]                                             ;                   ;         ;
; clk                                                            ;                   ;         ;
; rst                                                            ;                   ;         ;
;      - reg_32_bit:MDR|q[0]                                     ; 0                 ; 0       ;
;      - reg_32_bit:MDR|q[1]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[2]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[3]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[4]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[5]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[6]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[7]                                     ; 0                 ; 0       ;
;      - reg_32_bit:MDR|q[8]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[9]                                     ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[10]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[11]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[12]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[13]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[14]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[15]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[16]                                    ; 0                 ; 0       ;
;      - reg_32_bit:MDR|q[17]                                    ; 0                 ; 0       ;
;      - reg_32_bit:MDR|q[18]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[19]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[20]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[21]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[22]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[23]                                    ; 0                 ; 0       ;
;      - reg_32_bit:MDR|q[24]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[25]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[26]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[27]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[28]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[29]                                    ; 0                 ; 0       ;
;      - reg_32_bit:MDR|q[30]                                    ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[31]                                    ; 0                 ; 0       ;
;      - reg_32_bit:IR|q~0                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q[22]~1                                   ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~2                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~3                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~4                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~5                                       ; 1                 ; 4       ;
;      - reg_32_bit:MDR|q[31]~1                                  ; 0                 ; 0       ;
;      - reg_32_bit:IR|q~6                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~7                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~8                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~9                                       ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~10                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~11                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~12                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~13                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~14                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~15                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~16                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~17                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~0                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~1                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~2                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~3                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~4                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~5                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~6                                      ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q~7                                      ; 0                 ; 0       ;
;      - reg_32_bit:MAR|q~8                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~18                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~19                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~20                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~21                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~22                                      ; 1                 ; 4       ;
;      - reg_32_bit:IR|q~23                                      ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~0                ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector70~1                   ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~1                ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~2                ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~3                ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~4                ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~1                  ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~5                ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~6                ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~7                ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~3                  ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~8                ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~9                ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~10               ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~5                  ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~11               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~12               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~13               ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~8                  ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~10                 ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~14               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~15               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~16               ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~12                 ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~17               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~18               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~19               ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~14                 ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~20               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~21               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~22               ; 1                 ; 4       ;
;      - control_unit:controlUnit|Selector191~17                 ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~23               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~24               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~25               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~26               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~27               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~28               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~29               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~30               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~31               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~32               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~33               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~34               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~35               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~36               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~37               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~38               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~39               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~40               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~41               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~42               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~43               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~44               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~45               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~46               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~47               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~48               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~49               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~50               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~51               ; 1                 ; 4       ;
;      - control_unit:controlUnit|present_state~52               ; 1                 ; 4       ;
;      - reg_32_bit:MAR|q[4]~9                                   ; 1                 ; 4       ;
;      - control_unit:controlUnit|Mux13~67                       ; 1                 ; 4       ;
;      - control_unit:controlUnit|Mux13~74                       ; 1                 ; 4       ;
;      - control_unit:controlUnit|Mux13~88                       ; 1                 ; 4       ;
; stop                                                           ;                   ;         ;
;      - control_unit:controlUnit|present_state.halt3_1291       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.not3_1651        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.neg3_1671        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shra3_1261       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ori3_1441        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.andi3_1471       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.addi3_1501       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ror3_1701        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.rol3_1731        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shr3_1761        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shl3_1791        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.and3_1821        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.or3_1851         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.sub3_1961        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.add3_1991        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.jr3_1371         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.br3_1411         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.div3_1891        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.mul3_1931        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shra4_1251       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ror4_1691        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.rol4_1721        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shr4_1751        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shl4_1781        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.and4_1811        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.or4_1841         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.sub4_1951        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.div4_1881        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.mul4_1921        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.add4_1981        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.fetch2a_1281     ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.nop3_1301        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ori4_1431        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.andi4_1461       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.addi4_1491       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.out3_1311        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.in3_1321         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.mflo3_1331       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.br5_1391         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.fetch0_2021      ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.fetch3_1271      ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.br4_1401         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shra5_1241       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ror5_1681        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.rol5_1711        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shr5_1741        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.shl5_1771        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.and5_1801        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.or5_1831         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.sub5_1941        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ori5_1421        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.andi5_1451       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.addi5_1481       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ldi5_1561        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.not4_1641        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.neg4_1661        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.add5_1971        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.br6_1381         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.st5_1531         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ld5_1611         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.br7_1231         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.jal4_1351        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.st7_1511         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.st6_1521         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ld6_1601         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.fetch2_2001      ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.div5_1871        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.mul5_1911        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.div6_1861        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.mul6_1901        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.st3_1551         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ldi3_1581        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ld3_1631         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.st4_1541         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ldi4_1571        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ld4_1621         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.jal3_1361        ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.ld7_1591         ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.fetch1_2011      ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.mfhi3_1341       ; 0                 ; 6       ;
;      - control_unit:controlUnit|present_state.reset_state_2031 ; 0                 ; 6       ;
+----------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; IncPC_32_bit:PC_reg|always0~0           ; LCCOMB_X19_Y9_N30  ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; alu:the_alu|Mux64~0                     ; LCCOMB_X15_Y6_N12  ; 64      ; Latch enable ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; clk                                     ; PIN_G21            ; 15      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                     ; PIN_G21            ; 795     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; control_unit:controlUnit|LOin           ; LCCOMB_X28_Y9_N4   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|OutPort_enable ; LCCOMB_X29_Y17_N18 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|PCin           ; LCCOMB_X19_Y9_N20  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|Selector59~0   ; LCCOMB_X17_Y6_N8   ; 22      ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; control_unit:controlUnit|Selector59~0   ; LCCOMB_X17_Y6_N8   ; 32      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|Selector70~3   ; LCCOMB_X17_Y6_N30  ; 6       ; Latch enable ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; control_unit:controlUnit|Selector70~3   ; LCCOMB_X17_Y6_N30  ; 23      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr100      ; LCCOMB_X19_Y6_N8   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr103      ; LCCOMB_X20_Y4_N26  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr105      ; LCCOMB_X21_Y6_N0   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr106      ; LCCOMB_X21_Y6_N6   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr107      ; LCCOMB_X19_Y6_N12  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr108      ; LCCOMB_X19_Y6_N2   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr108~4    ; LCCOMB_X20_Y6_N2   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr112~2    ; LCCOMB_X20_Y4_N0   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr114      ; LCCOMB_X20_Y4_N24  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr117      ; LCCOMB_X26_Y7_N30  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr55       ; LCCOMB_X20_Y6_N24  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr56       ; LCCOMB_X19_Y6_N30  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr60       ; LCCOMB_X22_Y4_N2   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr62       ; LCCOMB_X20_Y7_N20  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr64~5     ; LCCOMB_X21_Y6_N26  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr68       ; LCCOMB_X22_Y4_N8   ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr70       ; LCCOMB_X20_Y5_N24  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr70~6     ; LCCOMB_X19_Y7_N4   ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr76       ; LCCOMB_X20_Y4_N14  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr78~6     ; LCCOMB_X19_Y9_N18  ; 2       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr81~0     ; LCCOMB_X19_Y6_N0   ; 3       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr83       ; LCCOMB_X21_Y6_N14  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr85       ; LCCOMB_X19_Y5_N24  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr88       ; LCCOMB_X19_Y9_N16  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr89       ; LCCOMB_X19_Y7_N16  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr91~6     ; LCCOMB_X20_Y4_N22  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr94       ; LCCOMB_X20_Y5_N28  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|WideOr97       ; LCCOMB_X19_Y7_N10  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|Yin            ; LCCOMB_X20_Y9_N24  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|ZHighIn        ; LCCOMB_X29_Y19_N14 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|ZHighout       ; LCCOMB_X27_Y9_N10  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|ZLowIn         ; LCCOMB_X19_Y8_N8   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_unit:controlUnit|ramWE          ; LCCOMB_X24_Y7_N30  ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; mux_32_to_1:BusMux|Mux32~0              ; LCCOMB_X40_Y15_N6  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; regEnable[15]~1                         ; LCCOMB_X26_Y5_N16  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:IR|q[22]~1                   ; LCCOMB_X15_Y6_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:MAR|q[4]~9                   ; LCCOMB_X24_Y7_N22  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:MDR|q[31]~1                  ; LCCOMB_X26_Y4_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                     ; PIN_H2             ; 132     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[0]~15  ; LCCOMB_X22_Y8_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[10]~11 ; LCCOMB_X26_Y5_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[11]~14 ; LCCOMB_X26_Y5_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[12]~16 ; LCCOMB_X31_Y5_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[13]~5  ; LCCOMB_X21_Y5_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[14]~8  ; LCCOMB_X21_Y5_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[1]~4   ; LCCOMB_X23_Y7_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[2]~9   ; LCCOMB_X21_Y5_N16  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[3]~12  ; LCCOMB_X21_Y5_N28  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[4]~17  ; LCCOMB_X30_Y5_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[5]~6   ; LCCOMB_X26_Y5_N28  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[6]~10  ; LCCOMB_X22_Y5_N22  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[7]~13  ; LCCOMB_X26_Y5_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[8]~18  ; LCCOMB_X26_Y5_N10  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; selectencodelogic:selEn|RegInSel[9]~7   ; LCCOMB_X26_Y5_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                      ;
+---------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; alu:the_alu|Mux64~0                   ; LCCOMB_X15_Y6_N12 ; 64      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; clk                                   ; PIN_G21           ; 795     ; 734                                  ; Global Clock         ; GCLK9            ; --                        ;
; control_unit:controlUnit|Selector59~0 ; LCCOMB_X17_Y6_N8  ; 22      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; control_unit:controlUnit|Selector70~3 ; LCCOMB_X17_Y6_N30 ; 6       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; mux_32_to_1:BusMux|Mux32~0            ; LCCOMB_X40_Y15_N6 ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                              ;
+----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------+---------+
; mux_32_to_1:BusMux|BusMuxOut[1]                                                                    ; 293     ;
; mux_32_to_1:BusMux|BusMuxOut[0]                                                                    ; 273     ;
; mux_32_to_1:BusMux|BusMuxOut[2]                                                                    ; 210     ;
; mux_32_to_1:BusMux|BusMuxOut[3]                                                                    ; 206     ;
; mux_32_to_1:BusMux|BusMuxOut[4]                                                                    ; 198     ;
; encoder_32_to_5:encoder|WideOr1                                                                    ; 146     ;
; encoder_32_to_5:encoder|WideOr3~0                                                                  ; 146     ;
; encoder_32_to_5:encoder|WideNor0~5                                                                 ; 146     ;
; encoder_32_to_5:encoder|WideOr4                                                                    ; 145     ;
; rst~input                                                                                          ; 132     ;
; reg_32_bit:Y|q[31]                                                                                 ; 129     ;
; reg_32_bit:IR|q[28]                                                                                ; 123     ;
; mux_32_to_1:BusMux|BusMuxOut[7]                                                                    ; 118     ;
; mux_32_to_1:BusMux|BusMuxOut[5]                                                                    ; 117     ;
; mux_32_to_1:BusMux|BusMuxOut[25]                                                                   ; 112     ;
; mux_32_to_1:BusMux|BusMuxOut[19]                                                                   ; 111     ;
; mux_32_to_1:BusMux|BusMuxOut[29]                                                                   ; 110     ;
; mux_32_to_1:BusMux|BusMuxOut[27]                                                                   ; 110     ;
; mux_32_to_1:BusMux|BusMuxOut[17]                                                                   ; 110     ;
; mux_32_to_1:BusMux|BusMuxOut[13]                                                                   ; 110     ;
; mux_32_to_1:BusMux|BusMuxOut[11]                                                                   ; 110     ;
; mux_32_to_1:BusMux|BusMuxOut[23]                                                                   ; 109     ;
; mux_32_to_1:BusMux|BusMuxOut[15]                                                                   ; 109     ;
; mux_32_to_1:BusMux|BusMuxOut[9]                                                                    ; 109     ;
; mux_32_to_1:BusMux|BusMuxOut[21]                                                                   ; 108     ;
; mux_32_to_1:BusMux|BusMuxOut[31]                                                                   ; 101     ;
; mux_32_to_1:BusMux|BusMuxOut[6]                                                                    ; 82      ;
; stop~input                                                                                         ; 81      ;
; mux_32_to_1:BusMux|BusMuxOut[10]                                                                   ; 79      ;
; mux_32_to_1:BusMux|BusMuxOut[28]                                                                   ; 77      ;
; mux_32_to_1:BusMux|BusMuxOut[26]                                                                   ; 77      ;
; mux_32_to_1:BusMux|BusMuxOut[16]                                                                   ; 77      ;
; mux_32_to_1:BusMux|BusMuxOut[8]                                                                    ; 77      ;
; mux_32_to_1:BusMux|BusMuxOut[30]                                                                   ; 76      ;
; mux_32_to_1:BusMux|BusMuxOut[22]                                                                   ; 76      ;
; mux_32_to_1:BusMux|BusMuxOut[20]                                                                   ; 76      ;
; mux_32_to_1:BusMux|BusMuxOut[14]                                                                   ; 76      ;
; mux_32_to_1:BusMux|BusMuxOut[12]                                                                   ; 75      ;
; mux_32_to_1:BusMux|BusMuxOut[18]                                                                   ; 74      ;
; mux_32_to_1:BusMux|BusMuxOut[24]                                                                   ; 73      ;
; reg_32_bit:IR|q[27]                                                                                ; 70      ;
; reg_32_bit:Y|q[0]                                                                                  ; 53      ;
; control_unit:controlUnit|Mux13~53                                                                  ; 51      ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~4                                                      ; 50      ;
; reg_32_bit:Y|q[30]                                                                                 ; 49      ;
; reg_32_bit:Y|q[4]                                                                                  ; 46      ;
; reg_32_bit:Y|q[10]                                                                                 ; 46      ;
; reg_32_bit:Y|q[2]                                                                                  ; 45      ;
; reg_32_bit:Y|q[6]                                                                                  ; 45      ;
; reg_32_bit:Y|q[8]                                                                                  ; 45      ;
; reg_32_bit:Y|q[12]                                                                                 ; 45      ;
; reg_32_bit:Y|q[14]                                                                                 ; 45      ;
; reg_32_bit:Y|q[15]                                                                                 ; 45      ;
; reg_32_bit:Y|q[16]                                                                                 ; 45      ;
; reg_32_bit:Y|q[17]                                                                                 ; 45      ;
; reg_32_bit:Y|q[18]                                                                                 ; 45      ;
; reg_32_bit:Y|q[19]                                                                                 ; 45      ;
; reg_32_bit:Y|q[20]                                                                                 ; 45      ;
; reg_32_bit:Y|q[21]                                                                                 ; 45      ;
; reg_32_bit:Y|q[22]                                                                                 ; 45      ;
; reg_32_bit:Y|q[23]                                                                                 ; 45      ;
; reg_32_bit:Y|q[24]                                                                                 ; 45      ;
; reg_32_bit:Y|q[25]                                                                                 ; 45      ;
; reg_32_bit:Y|q[26]                                                                                 ; 45      ;
; reg_32_bit:Y|q[27]                                                                                 ; 45      ;
; reg_32_bit:Y|q[28]                                                                                 ; 45      ;
; reg_32_bit:Y|q[29]                                                                                 ; 45      ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~3                                                      ; 44      ;
; reg_32_bit:Y|q[3]                                                                                  ; 44      ;
; reg_32_bit:Y|q[5]                                                                                  ; 44      ;
; reg_32_bit:Y|q[7]                                                                                  ; 44      ;
; reg_32_bit:Y|q[9]                                                                                  ; 44      ;
; reg_32_bit:Y|q[11]                                                                                 ; 44      ;
; reg_32_bit:Y|q[13]                                                                                 ; 44      ;
; reg_32_bit:Y|q[1]                                                                                  ; 43      ;
; reg_32_bit:IR|q[31]                                                                                ; 41      ;
; mux_32_to_1:BusMux|Mux5~21                                                                         ; 40      ;
; alu:the_alu|Mux2~1                                                                                 ; 39      ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~2                                                      ; 39      ;
; mux_32_to_1:BusMux|Mux5~4                                                                          ; 39      ;
; control_unit:controlUnit|ZHighout                                                                  ; 38      ;
; control_unit:controlUnit|BAout                                                                     ; 37      ;
; reg_32_bit:IR|q[29]                                                                                ; 36      ;
; alu:the_alu|division_32_bit:divison|Add63~65                                                       ; 35      ;
; reg_32_bit:IR|q[30]                                                                                ; 35      ;
; control_unit:controlUnit|PCin                                                                      ; 34      ;
; alu:the_alu|division_32_bit:divison|Add61~62                                                       ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add58|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add56|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add54|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add52|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add50|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add48|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add46|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add44|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add42|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add40|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add38|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add36|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add34|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add32|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add30|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add28|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add26|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add24|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add22|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add20|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add18|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add16|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add14|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add12|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add10|add_sub_gui:auto_generated|result_int[31]~62 ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add8|add_sub_gui:auto_generated|result_int[31]~62  ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add6|add_sub_gui:auto_generated|result_int[31]~62  ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add4|add_sub_gui:auto_generated|result_int[31]~62  ; 34      ;
; alu:the_alu|division_32_bit:divison|lpm_add_sub:Add2|add_sub_gui:auto_generated|result_int[31]~62  ; 34      ;
; alu:the_alu|division_32_bit:divison|Add1~60                                                        ; 34      ;
; control_unit:controlUnit|Yin                                                                       ; 33      ;
; control_unit:controlUnit|ZLowIn                                                                    ; 33      ;
; control_unit:controlUnit|LOin                                                                      ; 33      ;
; control_unit:controlUnit|ZHighIn                                                                   ; 33      ;
; control_unit:controlUnit|Read                                                                      ; 33      ;
; encoder_32_to_5:encoder|WideOr0~2                                                                  ; 33      ;
; alu:the_alu|Mux20~4                                                                                ; 32      ;
; alu:the_alu|Mux2~6                                                                                 ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~4                                   ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~3                                   ; 32      ;
; selectencodelogic:selEn|RegInSel[8]~18                                                             ; 32      ;
; selectencodelogic:selEn|RegInSel[4]~17                                                             ; 32      ;
; selectencodelogic:selEn|RegInSel[12]~16                                                            ; 32      ;
; selectencodelogic:selEn|RegInSel[0]~15                                                             ; 32      ;
; selectencodelogic:selEn|RegInSel[11]~14                                                            ; 32      ;
; selectencodelogic:selEn|RegInSel[7]~13                                                             ; 32      ;
; regEnable[15]~1                                                                                    ; 32      ;
; selectencodelogic:selEn|RegInSel[3]~12                                                             ; 32      ;
; selectencodelogic:selEn|RegInSel[10]~11                                                            ; 32      ;
; selectencodelogic:selEn|RegInSel[6]~10                                                             ; 32      ;
; selectencodelogic:selEn|RegInSel[2]~9                                                              ; 32      ;
; selectencodelogic:selEn|RegInSel[14]~8                                                             ; 32      ;
; selectencodelogic:selEn|RegInSel[9]~7                                                              ; 32      ;
; selectencodelogic:selEn|RegInSel[5]~6                                                              ; 32      ;
; selectencodelogic:selEn|RegInSel[13]~5                                                             ; 32      ;
; selectencodelogic:selEn|RegInSel[1]~4                                                              ; 32      ;
; IncPC_32_bit:PC_reg|always0~0                                                                      ; 32      ;
; reg_32_bit:MDR|q[31]~1                                                                             ; 32      ;
; reg_32_bit:IR|q[22]~1                                                                              ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~62                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~60                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~58                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~56                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~54                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~52                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~50                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~48                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~46                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~44                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~42                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~40                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~38                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~36                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~34                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~32                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~30                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~28                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~26                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~24                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~22                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~20                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~18                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~16                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~14                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~12                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~10                                            ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~8                                             ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~6                                             ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~4                                             ; 32      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~2                                             ; 32      ;
; alu:the_alu|Mux32~4                                                                                ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~14                                  ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~13                                  ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~12                                  ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~11                                  ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~10                                  ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~9                                   ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~8                                   ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~7                                   ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~6                                   ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~5                                   ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~2                                   ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~1                                   ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|partialProduct~0                                   ; 31      ;
; control_unit:controlUnit|Selector59~0                                                              ; 31      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector47~1                                       ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector47~0                                       ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector79~1                                       ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector79~0                                       ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector104~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector104~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector159~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector159~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector183~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector183~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector208~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector208~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector256~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector256~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector294~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector294~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector316~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector316~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector351~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector351~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector384~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector384~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector410~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector410~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector457~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector457~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector464~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector464~0                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector500~1                                      ; 30      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector500~0                                      ; 30      ;
; alu:the_alu|Mux2~4                                                                                 ; 29      ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~5                                                      ; 28      ;
; alu:the_alu|Mux2~5                                                                                 ; 27      ;
; alu:the_alu|Mux2~0                                                                                 ; 26      ;
; alu:the_alu|Mux20~19                                                                               ; 24      ;
; alu:the_alu|Mux20~18                                                                               ; 24      ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~1                                                      ; 24      ;
; control_unit:controlUnit|Selector70~3                                                              ; 22      ;
; alu:the_alu|Mux2~9                                                                                 ; 20      ;
; selectencodelogic:selEn|decoderInput[1]                                                            ; 20      ;
; selectencodelogic:selEn|decoderInput[0]                                                            ; 20      ;
; alu:the_alu|Mux2~10                                                                                ; 19      ;
; control_unit:controlUnit|Rin                                                                       ; 18      ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~63                                              ; 18      ;
; control_unit:controlUnit|OutPort_enable                                                            ; 17      ;
; mux_32_to_1:BusMux|Mux5~20                                                                         ; 17      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector66~0                                       ; 17      ;
; selectencodelogic:selEn|RegInSel[8]~3                                                              ; 17      ;
; alu:the_alu|Mux20~7                                                                                ; 16      ;
; alu:the_alu|Mux20~6                                                                                ; 16      ;
; alu:the_alu|Mux20~5                                                                                ; 16      ;
; alu:the_alu|ShiftLeft0~11                                                                          ; 16      ;
; selectencodelogic:selEn|RegOutSel[0]~3                                                             ; 16      ;
; selectencodelogic:selEn|RegInSel[4]~1                                                              ; 16      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add0~64                                            ; 16      ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~6                                                      ; 15      ;
; alu:the_alu|ShiftLeft0~10                                                                          ; 15      ;
; mux_32_to_1:BusMux|Mux17~2                                                                         ; 15      ;
; selectencodelogic:selEn|RegOutSel[1]~0                                                             ; 15      ;
; selectencodelogic:selEn|RegInSel[0]~0                                                              ; 15      ;
; clk~input                                                                                          ; 14      ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~62                                              ; 14      ;
; selectencodelogic:selEn|RegInSel[12]~2                                                             ; 14      ;
; alu:the_alu|Mux2~21                                                                                ; 13      ;
; alu:the_alu|Mux2~13                                                                                ; 13      ;
; alu:the_alu|Mux2~12                                                                                ; 13      ;
; alu:the_alu|Mux2~11                                                                                ; 13      ;
; alu:the_alu|ShiftRight0~8                                                                          ; 13      ;
; selectencodelogic:selEn|RegOutSel[2]~4                                                             ; 13      ;
; control_unit:controlUnit|present_state.fetch1_2011                                                 ; 12      ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~83                                              ; 12      ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~82                                              ; 12      ;
; control_unit:controlUnit|present_state~0                                                           ; 12      ;
; selectencodelogic:selEn|RegOutSel[3]~2                                                             ; 12      ;
; control_unit:controlUnit|present_state.st7_1511                                                    ; 11      ;
; control_unit:controlUnit|present_state.br4_1401                                                    ; 11      ;
; control_unit:controlUnit|present_state.fetch3_1271                                                 ; 11      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~38                                      ; 11      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~8                                       ; 11      ;
; control_unit:controlUnit|present_state.jal3_1361                                                   ; 10      ;
; control_unit:controlUnit|present_state.fetch2_2001                                                 ; 10      ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~23                                      ; 10      ;
; control_unit:controlUnit|present_state.mfhi3_1341                                                  ; 9       ;
; control_unit:controlUnit|present_state.ld7_1591                                                    ; 9       ;
; control_unit:controlUnit|present_state.jal4_1351                                                   ; 9       ;
; control_unit:controlUnit|present_state.br6_1381                                                    ; 9       ;
; reg_32_bit:MAR|q[4]~9                                                                              ; 9       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~64                                              ; 9       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~24                                      ; 9       ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~0                                                      ; 9       ;
; control_unit:controlUnit|present_state.ld6_1601                                                    ; 8       ;
; control_unit:controlUnit|present_state.br7_1231                                                    ; 8       ;
; control_unit:controlUnit|present_state.br5_1391                                                    ; 8       ;
; control_unit:controlUnit|present_state.mul4_1921                                                   ; 8       ;
; control_unit:controlUnit|present_state.div4_1881                                                   ; 8       ;
; control_unit:controlUnit|present_state.halt3_1291                                                  ; 8       ;
; control_unit:controlUnit|MDRout                                                                    ; 8       ;
; control_unit:controlUnit|LOout                                                                     ; 8       ;
; alu:the_alu|ShiftLeft0~89                                                                          ; 8       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~25                                      ; 8       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~9                                       ; 8       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~6                                       ; 8       ;
; control_unit:controlUnit|WideOr56~2                                                                ; 8       ;
; control_unit:controlUnit|present_state.st6_1521                                                    ; 7       ;
; control_unit:controlUnit|present_state.ld5_1611                                                    ; 7       ;
; control_unit:controlUnit|present_state.fetch0_2021                                                 ; 7       ;
; control_unit:controlUnit|present_state.mflo3_1331                                                  ; 7       ;
; control_unit:controlUnit|present_state.in3_1321                                                    ; 7       ;
; control_unit:controlUnit|present_state.fetch2a_1281                                                ; 7       ;
; control_unit:controlUnit|PCout                                                                     ; 7       ;
; control_unit:controlUnit|HIout                                                                     ; 7       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|c~0                   ; 7       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|c~1                   ; 7       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|c~2                   ; 7       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|cout~0                ; 7       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|c~0                   ; 7       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|c~0                   ; 7       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|c~1                   ; 7       ;
; control_unit:controlUnit|WideOr63~3                                                                ; 7       ;
; control_unit:controlUnit|WideOr63~1                                                                ; 7       ;
; control_unit:controlUnit|present_state.st5_1531                                                    ; 6       ;
; control_unit:controlUnit|present_state.add4_1981                                                   ; 6       ;
; control_unit:controlUnit|present_state.mul3_1931                                                   ; 6       ;
; control_unit:controlUnit|InPortout                                                                 ; 6       ;
; alu:the_alu|ShiftLeft0~118                                                                         ; 6       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|cout~0                ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~105                                     ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~104                                     ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~103                                     ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~102                                     ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~101                                     ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~97                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~73                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~66                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~59                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~52                                      ; 6       ;
; alu:the_alu|rotate_left_32_bit:rotateL|Add0~7                                                      ; 6       ;
; alu:the_alu|ShiftLeft0~12                                                                          ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~47                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~43                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~35                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~20                                      ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~19                                      ; 6       ;
; alu:the_alu|ShiftRight0~10                                                                         ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~7                                       ; 6       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector33~0                                       ; 6       ;
; control_unit:controlUnit|HIin~0                                                                    ; 6       ;
; control_unit:controlUnit|WideOr60~0                                                                ; 6       ;
; encoder_32_to_5:encoder|Equal0~0                                                                   ; 6       ;
; control_unit:controlUnit|present_state.out3_1311                                                   ; 5       ;
; control_unit:controlUnit|present_state.nop3_1301                                                   ; 5       ;
; control_unit:controlUnit|present_state.div3_1891                                                   ; 5       ;
; control_unit:controlUnit|present_state.br3_1411                                                    ; 5       ;
; control_unit:controlUnit|present_state.jr3_1371                                                    ; 5       ;
; control_unit:controlUnit|present_state.neg3_1671                                                   ; 5       ;
; control_unit:controlUnit|present_state.not3_1651                                                   ; 5       ;
; control_unit:controlUnit|Rout                                                                      ; 5       ;
; control_unit:controlUnit|Gra                                                                       ; 5       ;
; control_unit:controlUnit|Grb                                                                       ; 5       ;
; control_unit:controlUnit|Grc                                                                       ; 5       ;
; alu:the_alu|ShiftLeft0~16                                                                          ; 5       ;
; alu:the_alu|ShiftLeft0~14                                                                          ; 5       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~73                                              ; 5       ;
; alu:the_alu|ShiftRight0~35                                                                         ; 5       ;
; alu:the_alu|ShiftRight0~23                                                                         ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~39                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~37                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~36                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~34                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~32                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~31                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~29                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~28                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~27                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~22                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~21                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~16                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~13                                      ; 5       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~10                                      ; 5       ;
; alu:the_alu|ShiftRight0~11                                                                         ; 5       ;
; CONFF_logic:conff|CONout~0                                                                         ; 5       ;
; control_unit:controlUnit|WideOr60~1                                                                ; 5       ;
; control_unit:controlUnit|WideOr56~3                                                                ; 5       ;
; control_unit:controlUnit|WideOr76~3                                                                ; 5       ;
; control_unit:controlUnit|WideOr55~1                                                                ; 5       ;
; control_unit:controlUnit|WideOr76~2                                                                ; 5       ;
; control_unit:controlUnit|WideOr76~1                                                                ; 5       ;
; control_unit:controlUnit|WideOr70~2                                                                ; 5       ;
; encoder_32_to_5:encoder|WideNor0~8                                                                 ; 5       ;
; encoder_32_to_5:encoder|WideNor0~2                                                                 ; 5       ;
; control_unit:controlUnit|present_state.ld4_1621                                                    ; 4       ;
; control_unit:controlUnit|present_state.ldi4_1571                                                   ; 4       ;
; control_unit:controlUnit|present_state.ld3_1631                                                    ; 4       ;
; control_unit:controlUnit|present_state.ldi3_1581                                                   ; 4       ;
; control_unit:controlUnit|present_state.st3_1551                                                    ; 4       ;
; control_unit:controlUnit|present_state.mul6_1901                                                   ; 4       ;
; control_unit:controlUnit|present_state.div6_1861                                                   ; 4       ;
; control_unit:controlUnit|present_state.mul5_1911                                                   ; 4       ;
; control_unit:controlUnit|present_state.div5_1871                                                   ; 4       ;
; control_unit:controlUnit|present_state.add5_1971                                                   ; 4       ;
; control_unit:controlUnit|present_state.neg4_1661                                                   ; 4       ;
; control_unit:controlUnit|present_state.not4_1641                                                   ; 4       ;
; control_unit:controlUnit|present_state.addi4_1491                                                  ; 4       ;
; control_unit:controlUnit|present_state.sub4_1951                                                   ; 4       ;
; control_unit:controlUnit|present_state.or4_1841                                                    ; 4       ;
; control_unit:controlUnit|present_state.shr4_1751                                                   ; 4       ;
; control_unit:controlUnit|present_state.shra4_1251                                                  ; 4       ;
; control_unit:controlUnit|present_state.add3_1991                                                   ; 4       ;
; control_unit:controlUnit|present_state.sub3_1961                                                   ; 4       ;
; control_unit:controlUnit|present_state.or3_1851                                                    ; 4       ;
; control_unit:controlUnit|present_state.and3_1821                                                   ; 4       ;
; control_unit:controlUnit|present_state.shr3_1761                                                   ; 4       ;
; control_unit:controlUnit|present_state.rol3_1731                                                   ; 4       ;
; control_unit:controlUnit|present_state.addi3_1501                                                  ; 4       ;
; control_unit:controlUnit|present_state.andi3_1471                                                  ; 4       ;
; control_unit:controlUnit|present_state.shra3_1261                                                  ; 4       ;
; control_unit:controlUnit|ZLowout                                                                   ; 4       ;
; control_unit:controlUnit|Cout                                                                      ; 4       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~138                                             ; 4       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~111                                             ; 4       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~105                                             ; 4       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~99                                              ; 4       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder4|c~1                   ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~115                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~114                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~113                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~112                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~111                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~110                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~109                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~108                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~107                                     ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~106                                     ; 4       ;
; alu:the_alu|rotate_left_32_bit:rotateL|out[15]~62                                                  ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~94                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~91                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~87                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~84                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~81                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~78                                      ; 4       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~70                                              ; 4       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~69                                              ; 4       ;
; alu:the_alu|ShiftRight0~51                                                                         ; 4       ;
; alu:the_alu|ShiftRight0~44                                                                         ; 4       ;
; alu:the_alu|ShiftRight0~37                                                                         ; 4       ;
; alu:the_alu|ShiftRight0~27                                                                         ; 4       ;
; alu:the_alu|ShiftRight0~24                                                                         ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~30                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~26                                      ; 4       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder1|sum[1]~0                                   ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~17                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~15                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~14                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~12                                      ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~11                                      ; 4       ;
; alu:the_alu|Mux31~2                                                                                ; 4       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector0~1                                        ; 4       ;
; control_unit:controlUnit|Mux13~62                                                                  ; 4       ;
; control_unit:controlUnit|Mux13~55                                                                  ; 4       ;
; control_unit:controlUnit|Mux13~54                                                                  ; 4       ;
; control_unit:controlUnit|Mux13~49                                                                  ; 4       ;
; control_unit:controlUnit|WideOr64~4                                                                ; 4       ;
; control_unit:controlUnit|WideOr65~0                                                                ; 4       ;
; control_unit:controlUnit|WideOr86~3                                                                ; 4       ;
; control_unit:controlUnit|WideOr63~2                                                                ; 4       ;
; encoder_32_to_5:encoder|Equal20~0                                                                  ; 4       ;
; encoder_32_to_5:encoder|Equal16~1                                                                  ; 4       ;
; selectencodelogic:selEn|decoderInput[2]~3                                                          ; 4       ;
; selectencodelogic:selEn|decoderInput~2                                                             ; 4       ;
; selectencodelogic:selEn|decoderInput[3]~1                                                          ; 4       ;
; selectencodelogic:selEn|decoderInput~0                                                             ; 4       ;
; control_unit:controlUnit|ramWE                                                                     ; 3       ;
; control_unit:controlUnit|present_state.st4_1541                                                    ; 3       ;
; control_unit:controlUnit|present_state.andi4_1461                                                  ; 3       ;
; control_unit:controlUnit|present_state.ori4_1431                                                   ; 3       ;
; control_unit:controlUnit|present_state.and4_1811                                                   ; 3       ;
; control_unit:controlUnit|present_state.shl4_1781                                                   ; 3       ;
; control_unit:controlUnit|present_state.rol4_1721                                                   ; 3       ;
; control_unit:controlUnit|present_state.ror4_1691                                                   ; 3       ;
; control_unit:controlUnit|present_state.shl3_1791                                                   ; 3       ;
; control_unit:controlUnit|present_state.ror3_1701                                                   ; 3       ;
; control_unit:controlUnit|present_state.ori3_1441                                                   ; 3       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~119                                             ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder4|c[2]~2                                     ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder4|c[1]~0                                     ; 3       ;
; alu:the_alu|C~25                                                                                   ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|c~1                   ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder3|c~0                                        ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|cout~0                ; 3       ;
; alu:the_alu|C~20                                                                                   ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder2|c~0                                        ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|cout~0                ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder1|c[3]~3                                     ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|c~1                   ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder1|c[1]~0                                     ; 3       ;
; alu:the_alu|ShiftLeft0~51                                                                          ; 3       ;
; alu:the_alu|ShiftLeft0~49                                                                          ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder4|cout~0                                     ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|c~1                   ; 3       ;
; alu:the_alu|ShiftLeft0~47                                                                          ; 3       ;
; alu:the_alu|ShiftLeft0~45                                                                          ; 3       ;
; alu:the_alu|ShiftLeft0~43                                                                          ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder4|c[1]~1                                     ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|cout~0                ; 3       ;
; alu:the_alu|ShiftLeft0~40                                                                          ; 3       ;
; alu:the_alu|ShiftLeft0~37                                                                          ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder3|c[2]~4                                     ; 3       ;
; alu:the_alu|ShiftLeft0~33                                                                          ; 3       ;
; alu:the_alu|ShiftLeft0~29                                                                          ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder3|c~0                                        ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|cout~0                ; 3       ;
; alu:the_alu|ShiftLeft0~24                                                                          ; 3       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~72                                              ; 3       ;
; alu:the_alu|ShiftRight0~69                                                                         ; 3       ;
; alu:the_alu|ShiftRight0~68                                                                         ; 3       ;
; alu:the_alu|ShiftRight0~67                                                                         ; 3       ;
; alu:the_alu|C~6                                                                                    ; 3       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~71                                              ; 3       ;
; alu:the_alu|ShiftRight0~62                                                                         ; 3       ;
; alu:the_alu|ShiftRight0~61                                                                         ; 3       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|c~0                   ; 3       ;
; alu:the_alu|ShiftRight0~56                                                                         ; 3       ;
; alu:the_alu|ShiftRight0~55                                                                         ; 3       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder1|cout~0                                     ; 3       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~67                                              ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~56                                      ; 3       ;
; alu:the_alu|ShiftRight0~50                                                                         ; 3       ;
; alu:the_alu|ShiftRight0~49                                                                         ; 3       ;
; alu:the_alu|ShiftRight0~43                                                                         ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~48                                      ; 3       ;
; alu:the_alu|ShiftRight0~42                                                                         ; 3       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~76                                              ; 3       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~74                                              ; 3       ;
; alu:the_alu|C~1                                                                                    ; 3       ;
; alu:the_alu|ShiftRight0~36                                                                         ; 3       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~69                                              ; 3       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~65                                              ; 3       ;
; alu:the_alu|ShiftRight0~25                                                                         ; 3       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~62                                              ; 3       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~56                                              ; 3       ;
; alu:the_alu|ShiftRight0~14                                                                         ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector396~0                                      ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector363~0                                      ; 3       ;
; control_unit:controlUnit|WideOr81~0                                                                ; 3       ;
; control_unit:controlUnit|Mux13~63                                                                  ; 3       ;
; control_unit:controlUnit|Mux13~60                                                                  ; 3       ;
; control_unit:controlUnit|Mux13~51                                                                  ; 3       ;
; control_unit:controlUnit|WideOr104~0                                                               ; 3       ;
; control_unit:controlUnit|WideOr62~9                                                                ; 3       ;
; control_unit:controlUnit|WideOr86~4                                                                ; 3       ;
; control_unit:controlUnit|WideOr91~3                                                                ; 3       ;
; control_unit:controlUnit|WideOr64~3                                                                ; 3       ;
; control_unit:controlUnit|WideOr68~0                                                                ; 3       ;
; control_unit:controlUnit|WideOr56~4                                                                ; 3       ;
; control_unit:controlUnit|WideOr70~3                                                                ; 3       ;
; control_unit:controlUnit|WideOr55~3                                                                ; 3       ;
; control_unit:controlUnit|WideOr55~2                                                                ; 3       ;
; control_unit:controlUnit|WideOr94~1                                                                ; 3       ;
; control_unit:controlUnit|WideOr94~0                                                                ; 3       ;
; control_unit:controlUnit|WideOr91~2                                                                ; 3       ;
; control_unit:controlUnit|WideOr91~1                                                                ; 3       ;
; control_unit:controlUnit|WideOr92~0                                                                ; 3       ;
; control_unit:controlUnit|WideOr91~0                                                                ; 3       ;
; encoder_32_to_5:encoder|WideOr1~0                                                                  ; 3       ;
; encoder_32_to_5:encoder|WideOr0~0                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal11~1                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal21~0                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal18~0                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal11~0                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal8~1                                                                   ; 3       ;
; encoder_32_to_5:encoder|Equal16~5                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal8~0                                                                   ; 3       ;
; encoder_32_to_5:encoder|Equal10~0                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal16~3                                                                  ; 3       ;
; encoder_32_to_5:encoder|Equal3~0                                                                   ; 3       ;
; encoder_32_to_5:encoder|Equal0~1                                                                   ; 3       ;
; encoder_32_to_5:encoder|Equal4~0                                                                   ; 3       ;
; selectencodelogic:selEn|RegOutSel[1]~1                                                             ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add14~66                                           ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add13~66                                           ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add12~66                                           ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add11~66                                           ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add10~66                                           ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add9~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add8~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add7~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add6~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add5~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add4~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add3~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add2~66                                            ; 3       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Add1~66                                            ; 3       ;
; control_unit:controlUnit|MARin                                                                     ; 2       ;
; control_unit:controlUnit|present_state.reset_state_2031                                            ; 2       ;
; alu:the_alu|C[31]                                                                                  ; 2       ;
; alu:the_alu|C[63]                                                                                  ; 2       ;
; alu:the_alu|C[30]                                                                                  ; 2       ;
; alu:the_alu|C[62]                                                                                  ; 2       ;
; alu:the_alu|C[29]                                                                                  ; 2       ;
; alu:the_alu|C[61]                                                                                  ; 2       ;
; alu:the_alu|C[28]                                                                                  ; 2       ;
; alu:the_alu|C[60]                                                                                  ; 2       ;
; alu:the_alu|C[27]                                                                                  ; 2       ;
; alu:the_alu|C[59]                                                                                  ; 2       ;
; alu:the_alu|C[26]                                                                                  ; 2       ;
; alu:the_alu|C[58]                                                                                  ; 2       ;
; alu:the_alu|C[25]                                                                                  ; 2       ;
; alu:the_alu|C[57]                                                                                  ; 2       ;
; alu:the_alu|C[24]                                                                                  ; 2       ;
; alu:the_alu|C[56]                                                                                  ; 2       ;
; alu:the_alu|C[23]                                                                                  ; 2       ;
; alu:the_alu|C[55]                                                                                  ; 2       ;
; alu:the_alu|C[22]                                                                                  ; 2       ;
; alu:the_alu|C[54]                                                                                  ; 2       ;
; alu:the_alu|C[21]                                                                                  ; 2       ;
; alu:the_alu|C[53]                                                                                  ; 2       ;
; alu:the_alu|C[20]                                                                                  ; 2       ;
; alu:the_alu|C[52]                                                                                  ; 2       ;
; alu:the_alu|C[19]                                                                                  ; 2       ;
; alu:the_alu|C[51]                                                                                  ; 2       ;
; alu:the_alu|C[18]                                                                                  ; 2       ;
; alu:the_alu|C[50]                                                                                  ; 2       ;
; alu:the_alu|C[17]                                                                                  ; 2       ;
; alu:the_alu|C[49]                                                                                  ; 2       ;
; alu:the_alu|C[16]                                                                                  ; 2       ;
; alu:the_alu|C[48]                                                                                  ; 2       ;
; alu:the_alu|C[15]                                                                                  ; 2       ;
; alu:the_alu|C[47]                                                                                  ; 2       ;
; alu:the_alu|C[14]                                                                                  ; 2       ;
; alu:the_alu|C[46]                                                                                  ; 2       ;
; alu:the_alu|C[13]                                                                                  ; 2       ;
; alu:the_alu|C[45]                                                                                  ; 2       ;
; alu:the_alu|C[12]                                                                                  ; 2       ;
; alu:the_alu|C[44]                                                                                  ; 2       ;
; alu:the_alu|C[11]                                                                                  ; 2       ;
; alu:the_alu|C[43]                                                                                  ; 2       ;
; alu:the_alu|C[10]                                                                                  ; 2       ;
; alu:the_alu|C[42]                                                                                  ; 2       ;
; alu:the_alu|C[9]                                                                                   ; 2       ;
; alu:the_alu|C[41]                                                                                  ; 2       ;
; alu:the_alu|C[8]                                                                                   ; 2       ;
; alu:the_alu|C[40]                                                                                  ; 2       ;
; alu:the_alu|C[7]                                                                                   ; 2       ;
; alu:the_alu|C[39]                                                                                  ; 2       ;
; alu:the_alu|C[6]                                                                                   ; 2       ;
; alu:the_alu|C[38]                                                                                  ; 2       ;
; alu:the_alu|C[5]                                                                                   ; 2       ;
; alu:the_alu|C[37]                                                                                  ; 2       ;
; alu:the_alu|C[4]                                                                                   ; 2       ;
; alu:the_alu|C[36]                                                                                  ; 2       ;
; alu:the_alu|C[3]                                                                                   ; 2       ;
; alu:the_alu|C[35]                                                                                  ; 2       ;
; alu:the_alu|C[2]                                                                                   ; 2       ;
; alu:the_alu|C[34]                                                                                  ; 2       ;
; alu:the_alu|C[1]                                                                                   ; 2       ;
; alu:the_alu|C[33]                                                                                  ; 2       ;
; control_unit:controlUnit|R_enableIn[15]                                                            ; 2       ;
; alu:the_alu|C[0]                                                                                   ; 2       ;
; alu:the_alu|C[32]                                                                                  ; 2       ;
; control_unit:controlUnit|IncPC                                                                     ; 2       ;
; control_unit:controlUnit|MDRin                                                                     ; 2       ;
; control_unit:controlUnit|present_state.ldi5_1561                                                   ; 2       ;
; control_unit:controlUnit|present_state.addi5_1481                                                  ; 2       ;
; control_unit:controlUnit|present_state.andi5_1451                                                  ; 2       ;
; control_unit:controlUnit|present_state.ori5_1421                                                   ; 2       ;
; control_unit:controlUnit|present_state.sub5_1941                                                   ; 2       ;
; control_unit:controlUnit|present_state.or5_1831                                                    ; 2       ;
; control_unit:controlUnit|present_state.and5_1801                                                   ; 2       ;
; control_unit:controlUnit|present_state.shl5_1771                                                   ; 2       ;
; control_unit:controlUnit|present_state.shr5_1741                                                   ; 2       ;
; control_unit:controlUnit|present_state.rol5_1711                                                   ; 2       ;
; control_unit:controlUnit|present_state.ror5_1681                                                   ; 2       ;
; control_unit:controlUnit|present_state.shra5_1241                                                  ; 2       ;
; control_unit:controlUnit|IRin                                                                      ; 2       ;
; control_unit:controlUnit|run                                                                       ; 2       ;
; alu:the_alu|Mux29~13                                                                               ; 2       ;
; alu:the_alu|Mux28~13                                                                               ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~137                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~136                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~135                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~134                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~133                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~131                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~129                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~127                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~125                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~124                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~123                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~122                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~121                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~120                                             ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~119                                     ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~118                                             ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~118                                     ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~117                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~116                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~115                                             ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~114                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~126                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~125                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~124                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~123                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~122                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~121                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~120                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~119                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~118                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~116                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~115                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~114                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~112                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~111                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~110                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~108                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~107                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~104                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~102                                             ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~101                                             ; 2       ;
; control_unit:controlUnit|WideOr70~7                                                                ; 2       ;
; control_unit:controlUnit|WideOr103~3                                                               ; 2       ;
; alu:the_alu|ShiftLeft0~117                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~117                                     ; 2       ;
; alu:the_alu|Mux31~9                                                                                ; 2       ;
; alu:the_alu|C~30                                                                                   ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder4|c[2]~1                ; 2       ;
; alu:the_alu|ShiftLeft0~112                                                                         ; 2       ;
; alu:the_alu|ShiftLeft0~110                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~116                                     ; 2       ;
; alu:the_alu|Mux30~2                                                                                ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector495~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~95                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder4|c[1]~0                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder4|c~0                   ; 2       ;
; alu:the_alu|ShiftLeft0~109                                                                         ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder4|c[1]~1                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~94                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|cout~0                ; 2       ;
; alu:the_alu|ShiftLeft0~105                                                                         ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder3|cout~0                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector462~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~93                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|c[3]~2                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|c~2                   ; 2       ;
; alu:the_alu|ShiftLeft0~101                                                                         ; 2       ;
; alu:the_alu|ShiftLeft0~99                                                                          ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder3|c[3]~4                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~92                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|c[2]~1                ; 2       ;
; alu:the_alu|ShiftLeft0~98                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~96                                                                          ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder3|c[2]~3                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector429~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~91                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder3|c[1]~0                ; 2       ;
; alu:the_alu|ShiftLeft0~95                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~93                                                                          ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder3|c[1]~2                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~90                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|cout~0                ; 2       ;
; alu:the_alu|ShiftLeft0~92                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~90                                                                          ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder2|cout~1                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector396~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~89                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|c[3]~2                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|c~2                   ; 2       ;
; alu:the_alu|ShiftLeft0~88                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~86                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~85                                                                          ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~94                                              ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder2|c[3]~4                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~88                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|c[2]~1                ; 2       ;
; alu:the_alu|ShiftLeft0~83                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~81                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~80                                                                          ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~93                                              ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder2|c[2]~3                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector363~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~87                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|c[1]~0                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder2|c~0                   ; 2       ;
; alu:the_alu|ShiftLeft0~78                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~76                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~75                                                                          ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~92                                              ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder2|c[1]~2                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~86                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|cout~0                ; 2       ;
; alu:the_alu|ShiftLeft0~73                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~71                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~70                                                                          ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~91                                              ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder1|cout~1                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector330~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~85                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|c[3]~2                ; 2       ;
; alu:the_alu|ShiftLeft0~68                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~66                                                                          ; 2       ;
; alu:the_alu|ShiftRight0~83                                                                         ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder1|c[3]~4                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~84                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|c[2]~1                ; 2       ;
; alu:the_alu|ShiftLeft0~64                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~62                                                                          ; 2       ;
; alu:the_alu|ShiftRight0~82                                                                         ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder1|c[2]~2                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector297~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~83                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|c[1]~0                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder2|CLA4:adder1|c~0                   ; 2       ;
; alu:the_alu|ShiftLeft0~60                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~58                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~57                                                                          ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~88                                              ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder2|CLA4:adder1|c[1]~1                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~82                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|cout~0                ; 2       ;
; alu:the_alu|ShiftLeft0~56                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~54                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~53                                                                          ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~87                                              ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder4|cout~1                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector264~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~81                                                       ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|c[3]~2                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|c~2                   ; 2       ;
; alu:the_alu|ShiftLeft0~52                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~50                                                                          ; 2       ;
; alu:the_alu|Mux31~3                                                                                ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~86                                              ; 2       ;
; alu:the_alu|ShiftRight0~79                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~100                                     ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder4|c[3]~4                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~80                                                       ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder4|c[2]~3                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~99                                      ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|c[2]~1                ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|out[30]~32                                                 ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~85                                              ; 2       ;
; alu:the_alu|ShiftRight0~78                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~98                                      ; 2       ;
; alu:the_alu|ShiftLeft0~48                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~46                                                                          ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector231~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~79                                                       ; 2       ;
; alu:the_alu|Mux13~11                                                                               ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~96                                      ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~84                                              ; 2       ;
; alu:the_alu|ShiftRight0~77                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~95                                      ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder4|c[1]~0                ; 2       ;
; alu:the_alu|ShiftLeft0~44                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~42                                                                          ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder4|c[1]~2                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~78                                                       ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder3|cout~0                                     ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|cout~0                ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|out[28]~30                                                 ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~83                                              ; 2       ;
; alu:the_alu|ShiftRight0~76                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~93                                      ; 2       ;
; alu:the_alu|ShiftLeft0~41                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~39                                                                          ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector198~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~77                                                       ; 2       ;
; alu:the_alu|Mux11~6                                                                                ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~82                                              ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~81                                              ; 2       ;
; alu:the_alu|ShiftRight0~75                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~89                                      ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|c[3]~2                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|sum[3]~1              ; 2       ;
; alu:the_alu|ShiftLeft0~36                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~35                                                                          ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~76                                                       ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder3|c[3]~3                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~86                                      ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|c[2]~1                ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~80                                              ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~79                                              ; 2       ;
; alu:the_alu|ShiftRight0~74                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~85                                      ; 2       ;
; alu:the_alu|ShiftLeft0~32                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~31                                                                          ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector165~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~75                                                       ; 2       ;
; alu:the_alu|Mux9~6                                                                                 ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~83                                      ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~78                                              ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~77                                              ; 2       ;
; alu:the_alu|ShiftRight0~73                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~82                                      ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|c[1]~0                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder3|sum[1]~0              ; 2       ;
; alu:the_alu|ShiftLeft0~28                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~27                                                                          ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder3|c[1]~1                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~74                                                       ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder2|cout~0                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~80                                      ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|cout~0                ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~75                                              ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftLeft0~74                                              ; 2       ;
; alu:the_alu|ShiftRight0~72                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~79                                      ; 2       ;
; alu:the_alu|ShiftLeft0~23                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~22                                                                          ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector132~2                                      ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~73                                                       ; 2       ;
; alu:the_alu|Mux7~11                                                                                ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~77                                      ; 2       ;
; alu:the_alu|ShiftRight0~71                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~76                                      ; 2       ;
; alu:the_alu|ShiftRight0~70                                                                         ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|c[3]~2                ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~96                                              ; 2       ;
; alu:the_alu|ShiftLeft0~20                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~19                                                                          ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder2|c[3]~2                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~72                                                       ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder2|c[2]~1                                     ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~72                                      ; 2       ;
; alu:the_alu|ShiftRight0~65                                                                         ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|c[2]~1                ; 2       ;
; alu:the_alu|ShiftRight0~64                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~70                                      ; 2       ;
; alu:the_alu|ShiftRight0~63                                                                         ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~92                                              ; 2       ;
; alu:the_alu|ShiftLeft0~18                                                                          ; 2       ;
; alu:the_alu|ShiftLeft0~17                                                                          ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector99~2                                       ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~71                                                       ; 2       ;
; alu:the_alu|Mux5~6                                                                                 ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~65                                      ; 2       ;
; alu:the_alu|ShiftRight0~60                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~59                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~63                                      ; 2       ;
; alu:the_alu|ShiftRight0~58                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~57                                                                         ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|c[1]~0                ; 2       ;
; alu:the_alu|negate_32_bit:negation|adder_32_bit:ADD|CLA16:adder1|CLA4:adder2|sum[1]~0              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~89                                              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~88                                              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~86                                              ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~70                                                       ; 2       ;
; alu:the_alu|C~3                                                                                    ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~58                                      ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder1|cout~0                ; 2       ;
; alu:the_alu|ShiftRight0~53                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~52                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~53                                      ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~85                                              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~84                                              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~80                                              ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector66~2                                       ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~69                                                       ; 2       ;
; alu:the_alu|Mux3~6                                                                                 ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~51                                      ; 2       ;
; alu:the_alu|ShiftRight0~48                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~50                                      ; 2       ;
; alu:the_alu|ShiftRight0~47                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~46                                                                         ; 2       ;
; alu:the_alu|rotate_right_32_bit:rotateR|ShiftRight0~1                                              ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder1|c[3]~1                ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~79                                              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|out[19]~40                                                  ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~77                                              ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder1|c[3]~2                                     ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~68                                                       ; 2       ;
; alu:the_alu|adder_32_bit:adder|CLA16:adder1|CLA4:adder1|c[2]~1                                     ; 2       ;
; alu:the_alu|Mux2~20                                                                                ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~46                                      ; 2       ;
; alu:the_alu|ShiftRight1~3                                                                          ; 2       ;
; alu:the_alu|ShiftRight1~2                                                                          ; 2       ;
; alu:the_alu|sub_32_bit:subtraction|adder_32_bit:ADD|CLA16:adder1|CLA4:adder1|c[2]~0                ; 2       ;
; alu:the_alu|ShiftRight0~41                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~45                                      ; 2       ;
; alu:the_alu|ShiftRight0~40                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~39                                                                         ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~72                                              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|out[18]~36                                                  ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~70                                              ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector33~2                                       ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~67                                                       ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~42                                      ; 2       ;
; alu:the_alu|ShiftRight1~1                                                                          ; 2       ;
; alu:the_alu|ShiftRight1~0                                                                          ; 2       ;
; alu:the_alu|ShiftRight0~33                                                                         ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~41                                      ; 2       ;
; alu:the_alu|ShiftRight0~32                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~31                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~28                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~26                                                                         ; 2       ;
; alu:the_alu|ShiftRight0~22                                                                         ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~66                                              ; 2       ;
; alu:the_alu|multiplication_32_bit:mutlipication|Selector30~33                                      ; 2       ;
; alu:the_alu|Mux1~8                                                                                 ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~64                                              ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~63                                              ; 2       ;
; alu:the_alu|division_32_bit:divison|Add61~95                                                       ; 2       ;
; alu:the_alu|division_32_bit:divison|Add63~66                                                       ; 2       ;
; alu:the_alu|Mux1~4                                                                                 ; 2       ;
; alu:the_alu|ShiftRight0~21                                                                         ; 2       ;
; alu:the_alu|Mux0~8                                                                                 ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~60                                              ; 2       ;
; alu:the_alu|Mux0~6                                                                                 ; 2       ;
; alu:the_alu|rotate_left_32_bit:rotateL|ShiftRight0~58                                              ; 2       ;
+----------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+------------------------------+----------------------+-----------------+-----------------+
; Name                                                                         ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                        ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+------------------------------+----------------------+-----------------+-----------------+
; ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2    ; db/CPUDesignProject.ram0_ram_1d0cf.hdl.mif ; M9K_X25_Y4_N0, M9K_X25_Y7_N0 ; Don't care           ; Old data        ; Old data        ;
+------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------+------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |CPUDesignProject|ram:ramModule|altsyncram:RAM_rtl_0|altsyncram_rd91:auto_generated|ALTSYNCRAM                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00001000100000000000000000000010) (1040000002) (142606338) (8800002)    ;(00001000000010000000000000000000) (1002000000) (134742016) (8080000)   ;(00000001000000000000000001101000) (100000150) (16777320) (1000068)   ;(00001001000101111111111111111100) (1105777774) (152567804) (917FFFC)   ;(00000000100100000000000000000001) (44000001) (9437185) (900001)   ;(00001001100000000000000001101001) (1140000151) (159383657) (9800069)   ;(10011001100110000000000000000100) (1810673170) (-1718091772) (-6-6-6-7-15-15-15-12)   ;(00001001100110000000000000000010) (1146000002) (160956418) (9980002)   ;
;8;(00000011100111111111111111111101) (347777775) (60817405) (39FFFFD)    ;(11010000000000000000000000000000) (-1705032704) (-805306368) (-30000000)   ;(10011011100100000000000000000010) (2008673168) (-1685061630) (-6-4-6-15-15-15-15-14)   ;(00001001000000000000000000000101) (1100000005) (150994949) (9000005)   ;(00001001100010000000000000000010) (1142000002) (159907842) (9880002)   ;(00011001100100011000000000000000) (-1150667296) (428965888) (19918000)   ;(01100011101110000000000000000010) (-2086450942) (1673003010) (63B80002)   ;(10001011101110000000000000000000) (20450944) (-1950875648) (-7-4-4-80000)   ;
;16;(10010011101110000000000000000000) (1020450944) (-1816657920) (-6-12-4-80000)    ;(01101011101110000000000000001111) (-1086450927) (1807220751) (6BB8000F)   ;(01010000100010000000000000000000) (-105483648) (1351090176) (50880000)   ;(01110011100010000000000000011100) (-100450910) (1938292764) (7388001C)   ;(01000011101110000000000000000000) (-1791483648) (1136132096) (43B80000)   ;(00111001000110000000000000000000) (-1483934592) (957874176) (39180000)   ;(00010001000000000000000001010010) (2100000122) (285212754) (11000052)   ;(01011001000100000000000000000000) (956516352) (1494220800) (59100000)   ;
;24;(00110001000110000000000000000000) (1811032704) (823656448) (31180000)    ;(00101000100100001000000000000000) (749132704) (680558592) (28908000)   ;(00010001100010000000000001100000) (2142000140) (294125664) (11880060)   ;(00100001100100011000000000000000) (-150667296) (563183616) (21918000)   ;(01001000100100000000000000000000) (-1103483648) (1217396736) (48900000)   ;(00001010000000000000000000000110) (1200000006) (167772166) (A000006)   ;(00001010100000000000000000110010) (1240000062) (176160818) (A800032)   ;(01111010101000000000000000000000) (807549056) (2057306112) (7AA00000)   ;
;32;(11000011100000000000000000000000) (1149934592) (-1015021568) (-3-12-800000)    ;(11001011000000000000000000000000) (2089934592) (-889192448) (-3-5000000)   ;(10000010101000000000000000000000) (-1087549056) (-2103443456) (-7-13-600000)   ;(00001100001001111111111111111111) (1411777777) (203948031) (C27FFFF)   ;(00001100101011111111111111101101) (1453777755) (212860909) (CAFFFED)   ;(00001101001100000000000000000000) (1514000000) (221249536) (D300000)   ;(00001101101110000000000000000000) (1556000000) (230162432) (DB80000)   ;(10101101000000000000000000000000) (-152516352) (-1392508928) (-5-3000000)   ;
;40;(10110010000000000000000000000000) (547483648) (-1308622848) (-4-14000000)    ;(00010010000000000000000010010101) (-2094967071) (301990037) (12000095)   ;(00001000100000000000000000101101) (1040000055) (142606381) (880002D)   ;(00001011100000000000000000000001) (1340000001) (192937985) (B800001)   ;(00001010100000000000000000101000) (1240000050) (176160808) (A800028)   ;(10111010000000000000000000000000) (1547483648) (-1174405120) (-4-6000000)   ;(00001010101011111111111111111111) (1253777777) (179306495) (AAFFFFF)   ;(10011010100000000000000000001000) (1904673174) (-1702887416) (-6-5-7-15-15-15-15-8)   ;
;48;(00000011000000000000000011110000) (300000360) (50331888) (30000F0)    ;(00001011001101111111111111111111) (1315777777) (188219391) (B37FFFF)   ;(11010000000000000000000000000000) (-1705032704) (-805306368) (-30000000)   ;(10011011000011111111111111111101) (1968450941) (-1693450243) (-6-4-150000-3)   ;(00111010001000111000000000000000) (-1379234592) (975405056) (3A238000)   ;(10011010000011111111111111110111) (1868450933) (-1710227465) (-6-5-150000-9)   ;(00000010000000000000000010010101) (200000225) (33554581) (2000095)   ;(10100000100000000000000000000000) (-1592516352) (-1602224128) (-5-15-800000)   ;
;56;(00001010000000000000000010100101) (1200000245) (167772325) (A0000A5)    ;(10111010000000000000000000000000) (1547483648) (-1174405120) (-4-6000000)   ;(11011000000000000000000000000000) (-705032704) (-671088640) (-2-8000000)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000100110) (46) (38) (26)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000001010101) (125) (85) (55)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000001111) (17) (15) (0F)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00011110110001010000000000000000) (-633767296) (516227072) (1EC50000)   ;(00100110010011011000000000000000) (328332704) (642613248) (264D8000)   ;(00100110111011100000000000000000) (378432704) (653131776) (26EE0000)   ;(10100111100000000000000000000000) (-892516352) (-1484783616) (-5-8-800000)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 11,753 / 47,787 ( 25 % ) ;
; C16 interconnects           ; 316 / 1,804 ( 18 % )     ;
; C4 interconnects            ; 8,032 / 31,272 ( 26 % )  ;
; Direct links                ; 1,413 / 47,787 ( 3 % )   ;
; Global clocks               ; 5 / 20 ( 25 % )          ;
; Local interconnects         ; 2,527 / 15,408 ( 16 % )  ;
; R24 interconnects           ; 350 / 1,775 ( 20 % )     ;
; R4 interconnects            ; 9,535 / 41,310 ( 23 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.97) ; Number of LABs  (Total = 507) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 8                             ;
; 3                                           ; 4                             ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 11                            ;
; 7                                           ; 6                             ;
; 8                                           ; 9                             ;
; 9                                           ; 9                             ;
; 10                                          ; 10                            ;
; 11                                          ; 7                             ;
; 12                                          ; 12                            ;
; 13                                          ; 23                            ;
; 14                                          ; 18                            ;
; 15                                          ; 43                            ;
; 16                                          ; 327                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.62) ; Number of LABs  (Total = 507) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 155                           ;
; 1 Clock enable                     ; 87                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 66                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.50) ; Number of LABs  (Total = 507) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 8                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 1                             ;
; 6                                            ; 8                             ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 11                            ;
; 10                                           ; 8                             ;
; 11                                           ; 6                             ;
; 12                                           ; 11                            ;
; 13                                           ; 14                            ;
; 14                                           ; 20                            ;
; 15                                           ; 59                            ;
; 16                                           ; 219                           ;
; 17                                           ; 45                            ;
; 18                                           ; 9                             ;
; 19                                           ; 5                             ;
; 20                                           ; 11                            ;
; 21                                           ; 4                             ;
; 22                                           ; 0                             ;
; 23                                           ; 5                             ;
; 24                                           ; 3                             ;
; 25                                           ; 0                             ;
; 26                                           ; 3                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 6                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.37) ; Number of LABs  (Total = 507) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 18                            ;
; 3                                               ; 11                            ;
; 4                                               ; 29                            ;
; 5                                               ; 28                            ;
; 6                                               ; 44                            ;
; 7                                               ; 41                            ;
; 8                                               ; 57                            ;
; 9                                               ; 38                            ;
; 10                                              ; 45                            ;
; 11                                              ; 34                            ;
; 12                                              ; 28                            ;
; 13                                              ; 14                            ;
; 14                                              ; 13                            ;
; 15                                              ; 6                             ;
; 16                                              ; 75                            ;
; 17                                              ; 5                             ;
; 18                                              ; 5                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.09) ; Number of LABs  (Total = 507) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 5                             ;
; 6                                            ; 8                             ;
; 7                                            ; 2                             ;
; 8                                            ; 7                             ;
; 9                                            ; 4                             ;
; 10                                           ; 9                             ;
; 11                                           ; 9                             ;
; 12                                           ; 8                             ;
; 13                                           ; 10                            ;
; 14                                           ; 22                            ;
; 15                                           ; 20                            ;
; 16                                           ; 27                            ;
; 17                                           ; 36                            ;
; 18                                           ; 23                            ;
; 19                                           ; 34                            ;
; 20                                           ; 39                            ;
; 21                                           ; 21                            ;
; 22                                           ; 17                            ;
; 23                                           ; 15                            ;
; 24                                           ; 11                            ;
; 25                                           ; 7                             ;
; 26                                           ; 10                            ;
; 27                                           ; 7                             ;
; 28                                           ; 13                            ;
; 29                                           ; 14                            ;
; 30                                           ; 20                            ;
; 31                                           ; 16                            ;
; 32                                           ; 21                            ;
; 33                                           ; 57                            ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 2                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 28           ; 0            ; 28           ; 0            ; 0            ; 105       ; 28           ; 0            ; 105       ; 105       ; 0            ; 70           ; 0            ; 0            ; 35           ; 0            ; 70           ; 35           ; 0            ; 0            ; 0            ; 70           ; 0            ; 0            ; 0            ; 0            ; 0            ; 105       ; 0            ; 0            ;
; Total Unchecked      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 77           ; 105          ; 77           ; 105          ; 105          ; 0         ; 77           ; 105          ; 0         ; 0         ; 105          ; 35           ; 105          ; 105          ; 70           ; 105          ; 35           ; 70           ; 105          ; 105          ; 105          ; 35           ; 105          ; 105          ; 105          ; 105          ; 105          ; 0         ; 105          ; 105          ;
; Total Fail           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; inport_data_in[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[4]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[5]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[6]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[7]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[15]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[16]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[17]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[18]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[19]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[20]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[21]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[22]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[23]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[24]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[25]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[26]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[27]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[28]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[29]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[30]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; inport_data_in[31]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[2]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[3]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[4]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[5]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[6]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[7]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[8]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[9]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[10] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[11] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[12] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[13] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[14] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[15] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[16] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[17] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[18] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[19] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[20] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[21] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[22] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[23] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[24] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[25] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[26] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[27] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[28] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[29] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[30] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; outport_data_out[31] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_contents[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operation[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operation[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operation[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operation[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; operation[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Run                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stop                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                  ; Destination Clock(s)                                                                                                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; clk                                                                                                                                                                                                                              ; control_unit:controlUnit|BAout                                                                                                                                                                                               ; 2296.7            ;
; clk,control_unit:controlUnit|present_state.add3_1991,control_unit:controlUnit|present_state.addi5_1481,control_unit:controlUnit|present_state.add4_1981,control_unit:controlUnit|present_state.add5_1971                         ; control_unit:controlUnit|BAout                                                                                                                                                                                               ; 1670.8            ;
; clk                                                                                                                                                                                                                              ; reg_32_bit:IR|q[29]                                                                                                                                                                                                          ; 190.5             ;
; clk,control_unit:controlUnit|BAout                                                                                                                                                                                               ; reg_32_bit:IR|q[29]                                                                                                                                                                                                          ; 129.5             ;
; rst,control_unit:controlUnit|present_state.add3_1991,control_unit:controlUnit|present_state.addi5_1481,control_unit:controlUnit|present_state.add4_1981,reg_32_bit:IR|q[29],control_unit:controlUnit|present_state.add5_1971,I/O ; rst,control_unit:controlUnit|present_state.add3_1991,control_unit:controlUnit|present_state.addi5_1481,control_unit:controlUnit|present_state.add4_1981,reg_32_bit:IR|q[29],control_unit:controlUnit|present_state.add5_1971 ; 92.2              ;
; clk                                                                                                                                                                                                                              ; rst,control_unit:controlUnit|present_state.add3_1991,control_unit:controlUnit|present_state.addi5_1481,control_unit:controlUnit|present_state.add4_1981,reg_32_bit:IR|q[29],control_unit:controlUnit|present_state.add5_1971 ; 90.8              ;
; control_unit:controlUnit|present_state.add3_1991,control_unit:controlUnit|present_state.addi5_1481,control_unit:controlUnit|present_state.add4_1981,control_unit:controlUnit|present_state.add5_1971                             ; control_unit:controlUnit|BAout                                                                                                                                                                                               ; 86.5              ;
; I/O                                                                                                                                                                                                                              ; clk                                                                                                                                                                                                                          ; 62.5              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                           ;
+----------------------------------+----------------------------------+-------------------+
; Source Register                  ; Destination Register             ; Delay Added in ns ;
+----------------------------------+----------------------------------+-------------------+
; control_unit:controlUnit|BAout   ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 10.250            ;
; reg_32_bit:MDR|q[14]             ; mux_32_to_1:BusMux|BusMuxOut[14] ; 9.337             ;
; reg_32_bit:MDR|q[9]              ; mux_32_to_1:BusMux|BusMuxOut[9]  ; 9.336             ;
; reg_32_bit:R14|q[6]              ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 8.797             ;
; reg_32_bit:R8|q[31]              ; mux_32_to_1:BusMux|BusMuxOut[31] ; 8.792             ;
; IncPC_32_bit:PC_reg|newPC[8]     ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 8.765             ;
; reg_32_bit:MDR|q[8]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 8.543             ;
; reg_32_bit:MDR|q[26]             ; mux_32_to_1:BusMux|BusMuxOut[26] ; 8.540             ;
; reg_32_bit:R14|q[3]              ; mux_32_to_1:BusMux|BusMuxOut[3]  ; 8.529             ;
; IncPC_32_bit:PC_reg|newPC[11]    ; mux_32_to_1:BusMux|BusMuxOut[11] ; 8.510             ;
; reg_32_bit:MDR|q[19]             ; mux_32_to_1:BusMux|BusMuxOut[19] ; 8.500             ;
; reg_32_bit:MDR|q[18]             ; mux_32_to_1:BusMux|BusMuxOut[18] ; 8.477             ;
; IncPC_32_bit:PC_reg|newPC[9]     ; mux_32_to_1:BusMux|BusMuxOut[9]  ; 8.435             ;
; IncPC_32_bit:PC_reg|newPC[13]    ; mux_32_to_1:BusMux|BusMuxOut[13] ; 8.385             ;
; IncPC_32_bit:PC_reg|newPC[18]    ; mux_32_to_1:BusMux|BusMuxOut[18] ; 8.344             ;
; reg_32_bit:MDR|q[22]             ; mux_32_to_1:BusMux|BusMuxOut[22] ; 8.337             ;
; reg_32_bit:MDR|q[20]             ; mux_32_to_1:BusMux|BusMuxOut[20] ; 8.337             ;
; reg_32_bit:MDR|q[28]             ; mux_32_to_1:BusMux|BusMuxOut[28] ; 8.333             ;
; IncPC_32_bit:PC_reg|newPC[6]     ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 8.320             ;
; reg_32_bit:R10|q[8]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 8.309             ;
; reg_32_bit:R15|q[4]              ; mux_32_to_1:BusMux|BusMuxOut[4]  ; 8.296             ;
; reg_32_bit:MDR|q[4]              ; mux_32_to_1:BusMux|BusMuxOut[4]  ; 8.292             ;
; reg_32_bit:IR|q[4]               ; mux_32_to_1:BusMux|BusMuxOut[4]  ; 8.278             ;
; IncPC_32_bit:PC_reg|newPC[14]    ; mux_32_to_1:BusMux|BusMuxOut[14] ; 8.261             ;
; reg_32_bit:R14|q[1]              ; mux_32_to_1:BusMux|BusMuxOut[1]  ; 8.258             ;
; reg_32_bit:MDR|q[7]              ; mux_32_to_1:BusMux|BusMuxOut[7]  ; 8.250             ;
; IncPC_32_bit:PC_reg|newPC[16]    ; mux_32_to_1:BusMux|BusMuxOut[16] ; 8.203             ;
; reg_32_bit:MDR|q[13]             ; mux_32_to_1:BusMux|BusMuxOut[13] ; 8.203             ;
; reg_32_bit:MDR|q[0]              ; mux_32_to_1:BusMux|BusMuxOut[0]  ; 8.196             ;
; reg_32_bit:R8|q[27]              ; mux_32_to_1:BusMux|BusMuxOut[27] ; 8.165             ;
; reg_32_bit:R8|q[23]              ; mux_32_to_1:BusMux|BusMuxOut[23] ; 8.163             ;
; reg_32_bit:R1|q[1]               ; mux_32_to_1:BusMux|BusMuxOut[1]  ; 8.150             ;
; reg_32_bit:MDR|q[16]             ; mux_32_to_1:BusMux|BusMuxOut[16] ; 8.141             ;
; IncPC_32_bit:PC_reg|newPC[25]    ; mux_32_to_1:BusMux|BusMuxOut[25] ; 8.126             ;
; IncPC_32_bit:PC_reg|newPC[19]    ; mux_32_to_1:BusMux|BusMuxOut[19] ; 8.126             ;
; IncPC_32_bit:PC_reg|newPC[21]    ; mux_32_to_1:BusMux|BusMuxOut[21] ; 8.125             ;
; IncPC_32_bit:PC_reg|newPC[26]    ; mux_32_to_1:BusMux|BusMuxOut[26] ; 8.120             ;
; IncPC_32_bit:PC_reg|newPC[15]    ; mux_32_to_1:BusMux|BusMuxOut[15] ; 8.112             ;
; reg_32_bit:MDR|q[11]             ; mux_32_to_1:BusMux|BusMuxOut[11] ; 8.084             ;
; reg_32_bit:MDR|q[6]              ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 8.084             ;
; reg_32_bit:R10|q[6]              ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 8.073             ;
; reg_32_bit:MDR|q[10]             ; mux_32_to_1:BusMux|BusMuxOut[10] ; 8.071             ;
; reg_32_bit:R8|q[6]               ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 8.065             ;
; reg_32_bit:R15|q[1]              ; mux_32_to_1:BusMux|BusMuxOut[1]  ; 8.063             ;
; reg_32_bit:R14|q[9]              ; mux_32_to_1:BusMux|BusMuxOut[9]  ; 8.053             ;
; reg_32_bit:HI_reg|q[25]          ; mux_32_to_1:BusMux|BusMuxOut[25] ; 8.053             ;
; IncPC_32_bit:PC_reg|newPC[12]    ; mux_32_to_1:BusMux|BusMuxOut[12] ; 8.043             ;
; reg_32_bit:R15|q[8]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.958             ;
; reg_32_bit:MDR|q[15]             ; mux_32_to_1:BusMux|BusMuxOut[15] ; 7.952             ;
; reg_32_bit:R15|q[6]              ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 7.945             ;
; reg_32_bit:MDR|q[3]              ; mux_32_to_1:BusMux|BusMuxOut[3]  ; 7.938             ;
; reg_32_bit:R10|q[4]              ; mux_32_to_1:BusMux|BusMuxOut[4]  ; 7.934             ;
; reg_32_bit:IR|q[6]               ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 7.902             ;
; IncPC_32_bit:PC_reg|newPC[28]    ; mux_32_to_1:BusMux|BusMuxOut[28] ; 7.890             ;
; reg_32_bit:R12|q[4]              ; mux_32_to_1:BusMux|BusMuxOut[4]  ; 7.877             ;
; IncPC_32_bit:PC_reg|newPC[22]    ; mux_32_to_1:BusMux|BusMuxOut[22] ; 7.876             ;
; IncPC_32_bit:PC_reg|newPC[7]     ; mux_32_to_1:BusMux|BusMuxOut[7]  ; 7.876             ;
; reg_32_bit:R1|q[3]               ; mux_32_to_1:BusMux|BusMuxOut[3]  ; 7.871             ;
; IncPC_32_bit:PC_reg|newPC[20]    ; mux_32_to_1:BusMux|BusMuxOut[20] ; 7.861             ;
; reg_32_bit:R8|q[24]              ; mux_32_to_1:BusMux|BusMuxOut[24] ; 7.860             ;
; reg_32_bit:MDR|q[5]              ; mux_32_to_1:BusMux|BusMuxOut[5]  ; 7.859             ;
; reg_32_bit:MDR|q[12]             ; mux_32_to_1:BusMux|BusMuxOut[12] ; 7.858             ;
; reg_32_bit:R9|q[28]              ; mux_32_to_1:BusMux|BusMuxOut[28] ; 7.857             ;
; reg_32_bit:R8|q[8]               ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.856             ;
; reg_32_bit:R11|q[3]              ; mux_32_to_1:BusMux|BusMuxOut[3]  ; 7.833             ;
; reg_32_bit:R15|q[3]              ; mux_32_to_1:BusMux|BusMuxOut[3]  ; 7.821             ;
; reg_32_bit:MDR|q[24]             ; mux_32_to_1:BusMux|BusMuxOut[24] ; 7.813             ;
; reg_32_bit:IR|q[8]               ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.810             ;
; reg_32_bit:R6|q[6]               ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 7.798             ;
; reg_32_bit:MDR|q[1]              ; mux_32_to_1:BusMux|BusMuxOut[1]  ; 7.790             ;
; reg_32_bit:R8|q[3]               ; mux_32_to_1:BusMux|BusMuxOut[3]  ; 7.785             ;
; reg_32_bit:MDR|q[30]             ; mux_32_to_1:BusMux|BusMuxOut[30] ; 7.776             ;
; reg_32_bit:R15|q[31]             ; mux_32_to_1:BusMux|BusMuxOut[31] ; 7.770             ;
; reg_32_bit:R13|q[1]              ; mux_32_to_1:BusMux|BusMuxOut[1]  ; 7.768             ;
; reg_32_bit:R15|q[5]              ; mux_32_to_1:BusMux|BusMuxOut[5]  ; 7.766             ;
; IncPC_32_bit:PC_reg|newPC[4]     ; mux_32_to_1:BusMux|BusMuxOut[4]  ; 7.764             ;
; reg_32_bit:R12|q[1]              ; mux_32_to_1:BusMux|BusMuxOut[1]  ; 7.761             ;
; IncPC_32_bit:PC_reg|newPC[24]    ; mux_32_to_1:BusMux|BusMuxOut[24] ; 7.757             ;
; reg_32_bit:R2|q[6]               ; mux_32_to_1:BusMux|BusMuxOut[6]  ; 7.743             ;
; reg_32_bit:R5|q[13]              ; mux_32_to_1:BusMux|BusMuxOut[13] ; 7.743             ;
; IncPC_32_bit:PC_reg|newPC[17]    ; mux_32_to_1:BusMux|BusMuxOut[17] ; 7.742             ;
; reg_32_bit:R15|q[2]              ; mux_32_to_1:BusMux|BusMuxOut[2]  ; 7.729             ;
; reg_32_bit:R15|q[7]              ; mux_32_to_1:BusMux|BusMuxOut[7]  ; 7.693             ;
; reg_32_bit:IR|q[24]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[23]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[21]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[26]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[20]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[19]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[18]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[22]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[17]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; control_unit:controlUnit|Grc     ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; control_unit:controlUnit|MDRout  ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; control_unit:controlUnit|Grb     ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; control_unit:controlUnit|Gra     ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; control_unit:controlUnit|Rout    ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; control_unit:controlUnit|ZLowout ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; control_unit:controlUnit|Cout    ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
; reg_32_bit:IR|q[25]              ; mux_32_to_1:BusMux|BusMuxOut[8]  ; 7.693             ;
+----------------------------------+----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP3C16F484C8 for design "CPUDesignProject"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C8 is compatible
    Info (176445): Device EP3C55F484C8 is compatible
    Info (176445): Device EP3C80F484C8 is compatible
    Info (176445): Device EP3C120F484C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 77 pins of 105 total pins
    Info (169086): Pin inport_data_in[8] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[9] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[10] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[11] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[12] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[13] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[14] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[15] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[16] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[17] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[18] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[19] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[20] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[21] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[22] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[23] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[24] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[25] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[26] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[27] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[28] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[29] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[30] not assigned to an exact location on the device
    Info (169086): Pin inport_data_in[31] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[16] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[17] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[18] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[19] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[20] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[21] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[22] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[23] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[24] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[25] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[26] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[27] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[28] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[29] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[30] not assigned to an exact location on the device
    Info (169086): Pin outport_data_out[31] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[0] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[1] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[2] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[3] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[4] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[5] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[6] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[7] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[8] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[9] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[10] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[11] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[12] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[13] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[14] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[15] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[16] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[17] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[18] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[19] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[20] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[21] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[22] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[23] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[24] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[25] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[26] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[27] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[28] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[29] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[30] not assigned to an exact location on the device
    Info (169086): Pin bus_contents[31] not assigned to an exact location on the device
    Info (169086): Pin operation[0] not assigned to an exact location on the device
    Info (169086): Pin operation[1] not assigned to an exact location on the device
    Info (169086): Pin operation[2] not assigned to an exact location on the device
    Info (169086): Pin operation[3] not assigned to an exact location on the device
    Info (169086): Pin operation[4] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 205 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPUDesignProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332191): Clock target control_unit:controlUnit|present_state.add3_1991 of clock control_unit:controlUnit|present_state.add3_1991 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.addi5_1481 of clock control_unit:controlUnit|present_state.addi5_1481 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.add4_1981 of clock control_unit:controlUnit|present_state.add4_1981 is fed by another target of the same clock.
Warning (332191): Clock target control_unit:controlUnit|present_state.add5_1971 of clock control_unit:controlUnit|present_state.add5_1971 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controlUnit|Selector59~0  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reg_32_bit:IR|q[30]
        Info (176357): Destination node reg_32_bit:IR|q[31]
        Info (176357): Destination node reg_32_bit:IR|q[18]
        Info (176357): Destination node reg_32_bit:IR|q[26]
        Info (176357): Destination node reg_32_bit:IR|q[22]
        Info (176357): Destination node reg_32_bit:IR|q[17]
        Info (176357): Destination node reg_32_bit:IR|q[21]
        Info (176357): Destination node reg_32_bit:IR|q[25]
        Info (176357): Destination node reg_32_bit:IR|q[19]
        Info (176357): Destination node reg_32_bit:IR|q[23]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node alu:the_alu|Mux64~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node mux_32_to_1:BusMux|Mux32~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node control_unit:controlUnit|Selector59~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_unit:controlUnit|present_state.shra4_1251
        Info (176357): Destination node control_unit:controlUnit|present_state.ror4_1691
        Info (176357): Destination node control_unit:controlUnit|present_state.rol4_1721
        Info (176357): Destination node control_unit:controlUnit|present_state.shr4_1751
        Info (176357): Destination node control_unit:controlUnit|present_state.shl4_1781
        Info (176357): Destination node control_unit:controlUnit|present_state.and4_1811
        Info (176357): Destination node control_unit:controlUnit|present_state.or4_1841
        Info (176357): Destination node control_unit:controlUnit|present_state.sub4_1951
        Info (176357): Destination node control_unit:controlUnit|present_state.div4_1881
        Info (176357): Destination node control_unit:controlUnit|present_state.mul4_1921
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node control_unit:controlUnit|Selector70~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_unit:controlUnit|present_state.halt3_1291
        Info (176357): Destination node control_unit:controlUnit|present_state.not3_1651
        Info (176357): Destination node control_unit:controlUnit|present_state.neg3_1671
        Info (176357): Destination node control_unit:controlUnit|present_state.shra3_1261
        Info (176357): Destination node control_unit:controlUnit|present_state.ori3_1441
        Info (176357): Destination node control_unit:controlUnit|present_state.andi3_1471
        Info (176357): Destination node control_unit:controlUnit|present_state.addi3_1501
        Info (176357): Destination node control_unit:controlUnit|present_state.ror3_1701
        Info (176357): Destination node control_unit:controlUnit|present_state.rol3_1731
        Info (176357): Destination node control_unit:controlUnit|present_state.shr3_1761
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 77 (unused VREF, 2.5V VCCIO, 24 input, 53 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 15 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170089): 5e+03 ns of routing delay (approximately 12.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 31% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 58% of the available device resources in the region that extends from location X21_Y0 to location X30_Y9
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170194): Fitter routing operations ending: elapsed time is 00:02:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 21.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/Luka/Documents/Queens/Third Year/ELEC 374/CPU-Design/QuartusProject/ELEC_374/output_files/CPUDesignProject.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 5352 megabytes
    Info: Processing ended: Mon Apr 03 15:51:59 2023
    Info: Elapsed time: 00:02:52
    Info: Total CPU time (on all processors): 00:03:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Luka/Documents/Queens/Third Year/ELEC 374/CPU-Design/QuartusProject/ELEC_374/output_files/CPUDesignProject.fit.smsg.


