# Unidade de Controle - VHDL

## ğŸ” DescriÃ§Ã£o

A **Unidade de Controle (UC)** Ã© responsÃ¡vel por coordenar a execuÃ§Ã£o das instruÃ§Ãµes no processador, gerando sinais de controle para a **ULA**, registradores e demais componentes do datapath.

Esta implementaÃ§Ã£o foi desenvolvida em **VHDL** utilizando o **Quartus**, com testes realizados no **ModelSim** e visualizaÃ§Ã£o das **waveforms** para validaÃ§Ã£o dos sinais de controle.

---

## ğŸ—ï¸ Funcionamento

A Unidade de Controle recebe um **opcode** e, com base nele, gera sinais para definir as operaÃ§Ãµes que o processador deve executar.

### ğŸ”¹ **Entradas**

- **Opcode [3:0]** â†’ Define a operaÃ§Ã£o a ser executada.
- **Clock** â†’ Sinal de clock para sincronizaÃ§Ã£o.
- **Reset** â†’ Reinicializa os estados da UC.

### ğŸ”¹ **SaÃ­das**

- **Sinais de Controle** â†’ Ativam ou desativam diferentes partes do processador, incluindo:
  - Controle da **ULA** (definiÃ§Ã£o da operaÃ§Ã£o a ser executada).
  - Controle de **registradores** (habilita escrita/leitura).
  - Controle de **memÃ³ria** (sinaliza leitura/escrita).

---

## âš™ï¸ ImplementaÃ§Ã£o

A UC foi implementada como uma **MÃ¡quina de Estados Finitos (FSM)**, onde cada estado define o comportamento da CPU para cada ciclo de instruÃ§Ã£o.

1. **Busca (Fetch)**

   - Carrega a prÃ³xima instruÃ§Ã£o da memÃ³ria.

2. **DecodificaÃ§Ã£o (Decode)**

   - Identifica o tipo de instruÃ§Ã£o com base no **Opcode**.

3. **ExecuÃ§Ã£o (Execute)**

   - Gera sinais para realizar operaÃ§Ãµes como soma, subtraÃ§Ã£o, deslocamentos, entre outras.

4. **Escrita (Write Back)**
   - Armazena o resultado no registrador apropriado.

Cada estado controla quais sinais sÃ£o ativados, garantindo o funcionamento correto do processador.

---

## ğŸ› ï¸ Ferramentas Utilizadas

- **Quartus** â†’ Desenvolvimento e simulaÃ§Ã£o.
- **ModelSim** â†’ SimulaÃ§Ã£o e depuraÃ§Ã£o do cÃ³digo VHDL.
- **Waveform** â†’ AnÃ¡lise grÃ¡fica dos sinais de controle e estados da FSM.

---

## ğŸ”¬ Testes e Waveforms

Os testes foram realizados no **Quartus** e **ModelSim**, utilizando **waveforms** para validar a geraÃ§Ã£o dos sinais de controle.

### ğŸ“Œ Exemplo de Testes

| Opcode | OperaÃ§Ã£o  | Sinal de Controle          | Estado   |
| ------ | --------- | -------------------------- | -------- |
| 0000   | Soma      | ULAOp = 0000, RegWrite = 1 | ExecuÃ§Ã£o |
| 0001   | SubtraÃ§Ã£o | ULAOp = 0001, RegWrite = 1 | ExecuÃ§Ã£o |
| 0010   | Load      | MemRead = 1, RegWrite = 1  | Escrita  |
| 0011   | Store     | MemWrite = 1, RegWrite = 0 | Escrita  |

### ğŸ“Š **Imagens das SimulaÃ§Ãµes**

Aqui vocÃª pode observar as **waveforms** geradas no Quartus:

![Waveform da ALU](../img/waveform_controlunit.png)

---

## ğŸ“‚ Arquivos Relacionados

- [Pasta Unidade de Controle](../src/Control_Unit)
