/***************************************************************************
 *     Copyright (c) 1999-2009, Broadcom Corporation
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License version 2 as
 * published by the Free Software Foundation.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
 * GNU General Public License for more details.
 *
 * You should have received a copy of the GNU General Public License
 * along with this program; if not, write to the Free Software
 * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA 02111-1307, USA.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Fri Mar 20 13:07:36 2009
 *                 MD5 Checksum         4f0509cfa0b8fc4589050694b4a3e234
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7340/rdb/a0/bchp_afec.h $
 * 
 * Hydra_Software_Devel/1   3/22/09 7:33p yuxiaz
 * PR53430: Initial version of header files.
 *
 ***************************************************************************/

#ifndef BCHP_AFEC_H__
#define BCHP_AFEC_H__

/***************************************************************************
 *AFEC - AFEC Register Set
 ***************************************************************************/
#define BCHP_AFEC_LDPC_CONFIG_0                  0x01200800 /* LDPC Configuration Register 0 */
#define BCHP_AFEC_LDPC_CONFIG_1                  0x01200804 /* LDPC Configuration Register 1 */
#define BCHP_AFEC_LDPC_CONFIG_2                  0x01200808 /* LDPC Configuration Register 2 */
#define BCHP_AFEC_LDPC_CONFIG_3                  0x0120080c /* LDPC Programmable Code Parameter Register 1 */
#define BCHP_AFEC_LDPC_CONFIG_4                  0x01200810 /* LDPC Programmable Code Parameter Register 2 */
#define BCHP_AFEC_LDPC_CONFIG_5                  0x01200814 /* LDPC Programmable Code Parameter Register 3 */
#define BCHP_AFEC_LDPC_CONFIG_6                  0x01200818 /* LDPC Programmable Code Parameter Register 4 */
#define BCHP_AFEC_LDPC_CONFIG_7                  0x0120081c /* LDPC Programmable Code Parameter Register 5 */
#define BCHP_AFEC_LDPC_CONFIG_8                  0x01200820 /* LDPC Programmable Code Parameter Register 6 */
#define BCHP_AFEC_LDPC_CONFIG_9                  0x01200824 /* LDPC */
#define BCHP_AFEC_LDPC_P_RAM_ADDR                0x01200828 /* P_RAM Address Register */
#define BCHP_AFEC_LDPC_P_RAM_DATA                0x0120082c /* P_RAM Data Register */
#define BCHP_AFEC_LDPC_STATUS                    0x01200830 /* LDPC Status Register */
#define BCHP_AFEC_LDPC_TEST_CONFIG               0x01200834 /* LDPC Test Configuration Register */
#define BCHP_AFEC_LDPC_MET_CRC                   0x01200840 /* Metric Generator Signature */
#define BCHP_AFEC_LDPC_EDGE_CRC                  0x01200844 /* Edge Output Signature */
#define BCHP_AFEC_LDPC_PSL_CTL                   0x01200848 /* Power Saving Loop Control register */
#define BCHP_AFEC_LDPC_PSL_INT_THRES             0x0120084c /* PSL Integrator Threshold */
#define BCHP_AFEC_LDPC_PSL_INT                   0x01200850 /* PSL Integrator Value */
#define BCHP_AFEC_LDPC_PSL_AVE                   0x01200854 /* PSL Integrator Average Value */
#define BCHP_AFEC_LDPC_PSL_XCS                   0x01200858 /* PSL Excess Value */
#define BCHP_AFEC_LDPC_FRM_CNT                   0x0120085c /* LDPC Frame Counter */
#define BCHP_AFEC_LDPC_FAIL_CNT                  0x01200860 /* LDPC Syndrome Fail Counter */
#define BCHP_AFEC_LDPC_CONFIG_10                 0x01200864 /* P_BLK_LEN */
#define BCHP_AFEC_BCH_RST                        0x01200a00 /* BCH Soft Reset Register 0 */
#define BCHP_AFEC_BCH_TPCTL                      0x01200a04 /* BCH Block Testport Control Register */
#define BCHP_AFEC_BCH_TPSIG                      0x01200a08 /* BCH Block Signature Analyzer */
#define BCHP_AFEC_BCH_DECCFG0                    0x01200a10 /* BCH Decoder Configuration Register 0 */
#define BCHP_AFEC_BCH_DECCFG1                    0x01200a14 /* BCH Decoder Configuration Register 1 */
#define BCHP_AFEC_BCH_DECNBLK                    0x01200a18 /* BCH Number of Block Counter */
#define BCHP_AFEC_BCH_DECCBLK                    0x01200a1c /* BCH Number of Corrected Block Counter */
#define BCHP_AFEC_BCH_DECBBLK                    0x01200a20 /* BCH Number of Bad Block Counter */
#define BCHP_AFEC_BCH_DECCBIT                    0x01200a24 /* BCH Number of Corrected Bit Counter */
#define BCHP_AFEC_BCH_DECMCOR                    0x01200a28 /* BCH Number of Miscorrected Block Counter */
#define BCHP_AFEC_BCH_BBHDR0                     0x01200a40 /* BBHEADER Register 0 */
#define BCHP_AFEC_BCH_BBHDR1                     0x01200a44 /* BBHEADER Register 1 */
#define BCHP_AFEC_BCH_BBHDR2                     0x01200a48 /* BBHEADER Register 2 */
#define BCHP_AFEC_BCH_MPCFG0                     0x01200a50 /* MPEG Frame Configuration Register 0 */
#define BCHP_AFEC_BCH_MPCFG1                     0x01200a54 /* MPEG Frame Configuration Register 1 */
#define BCHP_AFEC_BCH_MPLCK                      0x01200a58 /* MPEG Lock Detector Configuration Register */
#define BCHP_AFEC_RST                            0x01200c00 /* AFEC core reset register */
#define BCHP_AFEC_DP_RST                         0x01200c04 /* AFEC data path reset register */
#define BCHP_AFEC_PCI_IRQ_STAT                   0x01200c08 /* PCI interrupt status register */
#define BCHP_AFEC_uP_IRQ_STAT                    0x01200c10 /* PCI interrupt status register */
#define BCHP_AFEC_PCI_IRQ_FSTAT                  0x01200c14 /* PCI interrupt filtered status register */
#define BCHP_AFEC_uP_IRQ_FSTAT                   0x01200c18 /* PCI interrupt filtered status register */
#define BCHP_AFEC_PCI_IRQ_SET                    0x01200c1c /* PCI interrupt request set register */
#define BCHP_AFEC_uP_IRQ_SET                     0x01200c20 /* PCI interrupt request set register */
#define BCHP_AFEC_PCI_IRQ_MSK                    0x01200c24 /* PCI interrupt request mask register */
#define BCHP_AFEC_uP_IRQ_MSK                     0x01200c28 /* uP interrupt request mask register */
#define BCHP_AFEC_PCI_IRQ_RESET                  0x01200c2c /* PCI interrupt request reset register */
#define BCHP_AFEC_uP_IRQ_RESET                   0x01200c30 /* PCI interrupt request reset register */
#define BCHP_AFEC_USE_16K_FECFRAME               0x01200c34 /* AFEC 16K FECFRAME enable register. This register may not have any particular effect one early revisions of 4506 or 7335 */
#define BCHP_AFEC_TM_0                           0x01200c38 /* MPEG tst mode register for edge ram/met ram */
#define BCHP_AFEC_TM_1                           0x01200c3c /* MPEG tst mode register for edge ram/met ram */
#define BCHP_AFEC_TM_2                           0x01200c40 /* MPEG tst mode register for edge ram/met ram */
#define BCHP_AFEC_TM_3                           0x01200c44 /* MPEG tst mode register for edge ram/met ram */
#define BCHP_AFEC_TM_4                           0x01200c48 /* MPEG tst mode register for edge ram/met ram */

/***************************************************************************
 *LDPC_CONFIG_0 - LDPC Configuration Register 0
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_0 :: reserved0 [31:27] */
#define BCHP_AFEC_LDPC_CONFIG_0_reserved0_MASK                     0xf8000000
#define BCHP_AFEC_LDPC_CONFIG_0_reserved0_SHIFT                    27

/* AFEC :: LDPC_CONFIG_0 :: LDPC_ENA [26:26] */
#define BCHP_AFEC_LDPC_CONFIG_0_LDPC_ENA_MASK                      0x04000000
#define BCHP_AFEC_LDPC_CONFIG_0_LDPC_ENA_SHIFT                     26

/* AFEC :: LDPC_CONFIG_0 :: LDPC_RESET [25:25] */
#define BCHP_AFEC_LDPC_CONFIG_0_LDPC_RESET_MASK                    0x02000000
#define BCHP_AFEC_LDPC_CONFIG_0_LDPC_RESET_SHIFT                   25

/* AFEC :: LDPC_CONFIG_0 :: SYND_STOP [24:24] */
#define BCHP_AFEC_LDPC_CONFIG_0_SYND_STOP_MASK                     0x01000000
#define BCHP_AFEC_LDPC_CONFIG_0_SYND_STOP_SHIFT                    24

/* AFEC :: LDPC_CONFIG_0 :: reserved1 [23:18] */
#define BCHP_AFEC_LDPC_CONFIG_0_reserved1_MASK                     0x00fc0000
#define BCHP_AFEC_LDPC_CONFIG_0_reserved1_SHIFT                    18

/* AFEC :: LDPC_CONFIG_0 :: FAIL_CFG [17:08] */
#define BCHP_AFEC_LDPC_CONFIG_0_FAIL_CFG_MASK                      0x0003ff00
#define BCHP_AFEC_LDPC_CONFIG_0_FAIL_CFG_SHIFT                     8

/* AFEC :: LDPC_CONFIG_0 :: reserved2 [07:03] */
#define BCHP_AFEC_LDPC_CONFIG_0_reserved2_MASK                     0x000000f8
#define BCHP_AFEC_LDPC_CONFIG_0_reserved2_SHIFT                    3

/* AFEC :: LDPC_CONFIG_0 :: PASS_CFG [02:00] */
#define BCHP_AFEC_LDPC_CONFIG_0_PASS_CFG_MASK                      0x00000007
#define BCHP_AFEC_LDPC_CONFIG_0_PASS_CFG_SHIFT                     0

/***************************************************************************
 *LDPC_CONFIG_1 - LDPC Configuration Register 1
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_1 :: reserved0 [31:20] */
#define BCHP_AFEC_LDPC_CONFIG_1_reserved0_MASK                     0xfff00000
#define BCHP_AFEC_LDPC_CONFIG_1_reserved0_SHIFT                    20

/* AFEC :: LDPC_CONFIG_1 :: SCALE_XY [19:16] */
#define BCHP_AFEC_LDPC_CONFIG_1_SCALE_XY_MASK                      0x000f0000
#define BCHP_AFEC_LDPC_CONFIG_1_SCALE_XY_SHIFT                     16

/* AFEC :: LDPC_CONFIG_1 :: reserved1 [15:10] */
#define BCHP_AFEC_LDPC_CONFIG_1_reserved1_MASK                     0x0000fc00
#define BCHP_AFEC_LDPC_CONFIG_1_reserved1_SHIFT                    10

/* AFEC :: LDPC_CONFIG_1 :: MODULATION [09:08] */
#define BCHP_AFEC_LDPC_CONFIG_1_MODULATION_MASK                    0x00000300
#define BCHP_AFEC_LDPC_CONFIG_1_MODULATION_SHIFT                   8

/* AFEC :: LDPC_CONFIG_1 :: reserved2 [07:07] */
#define BCHP_AFEC_LDPC_CONFIG_1_reserved2_MASK                     0x00000080
#define BCHP_AFEC_LDPC_CONFIG_1_reserved2_SHIFT                    7

/* AFEC :: LDPC_CONFIG_1 :: IN_ERR_CLEAR [06:06] */
#define BCHP_AFEC_LDPC_CONFIG_1_IN_ERR_CLEAR_MASK                  0x00000040
#define BCHP_AFEC_LDPC_CONFIG_1_IN_ERR_CLEAR_SHIFT                 6

/* AFEC :: LDPC_CONFIG_1 :: ITER_ERR_CLEAR [05:05] */
#define BCHP_AFEC_LDPC_CONFIG_1_ITER_ERR_CLEAR_MASK                0x00000020
#define BCHP_AFEC_LDPC_CONFIG_1_ITER_ERR_CLEAR_SHIFT               5

/* AFEC :: LDPC_CONFIG_1 :: SHORT_CODE [04:04] */
#define BCHP_AFEC_LDPC_CONFIG_1_SHORT_CODE_MASK                    0x00000010
#define BCHP_AFEC_LDPC_CONFIG_1_SHORT_CODE_SHIFT                   4

/* AFEC :: LDPC_CONFIG_1 :: CODE_RATE [03:00] */
#define BCHP_AFEC_LDPC_CONFIG_1_CODE_RATE_MASK                     0x0000000f
#define BCHP_AFEC_LDPC_CONFIG_1_CODE_RATE_SHIFT                    0

/***************************************************************************
 *LDPC_CONFIG_2 - LDPC Configuration Register 2
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_2 :: reserved0 [31:27] */
#define BCHP_AFEC_LDPC_CONFIG_2_reserved0_MASK                     0xf8000000
#define BCHP_AFEC_LDPC_CONFIG_2_reserved0_SHIFT                    27

/* AFEC :: LDPC_CONFIG_2 :: MAX_ITER [26:16] */
#define BCHP_AFEC_LDPC_CONFIG_2_MAX_ITER_MASK                      0x07ff0000
#define BCHP_AFEC_LDPC_CONFIG_2_MAX_ITER_SHIFT                     16

/* AFEC :: LDPC_CONFIG_2 :: reserved1 [15:10] */
#define BCHP_AFEC_LDPC_CONFIG_2_reserved1_MASK                     0x0000fc00
#define BCHP_AFEC_LDPC_CONFIG_2_reserved1_SHIFT                    10

/* AFEC :: LDPC_CONFIG_2 :: SIGMA_FACTOR [09:00] */
#define BCHP_AFEC_LDPC_CONFIG_2_SIGMA_FACTOR_MASK                  0x000003ff
#define BCHP_AFEC_LDPC_CONFIG_2_SIGMA_FACTOR_SHIFT                 0

/***************************************************************************
 *LDPC_CONFIG_3 - LDPC Programmable Code Parameter Register 1
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_3 :: reserved0 [31:28] */
#define BCHP_AFEC_LDPC_CONFIG_3_reserved0_MASK                     0xf0000000
#define BCHP_AFEC_LDPC_CONFIG_3_reserved0_SHIFT                    28

/* AFEC :: LDPC_CONFIG_3 :: GAP_0 [27:24] */
#define BCHP_AFEC_LDPC_CONFIG_3_GAP_0_MASK                         0x0f000000
#define BCHP_AFEC_LDPC_CONFIG_3_GAP_0_SHIFT                        24

/* AFEC :: LDPC_CONFIG_3 :: reserved1 [23:20] */
#define BCHP_AFEC_LDPC_CONFIG_3_reserved1_MASK                     0x00f00000
#define BCHP_AFEC_LDPC_CONFIG_3_reserved1_SHIFT                    20

/* AFEC :: LDPC_CONFIG_3 :: BIT_DEG_0 [19:16] */
#define BCHP_AFEC_LDPC_CONFIG_3_BIT_DEG_0_MASK                     0x000f0000
#define BCHP_AFEC_LDPC_CONFIG_3_BIT_DEG_0_SHIFT                    16

/* AFEC :: LDPC_CONFIG_3 :: reserved2 [15:10] */
#define BCHP_AFEC_LDPC_CONFIG_3_reserved2_MASK                     0x0000fc00
#define BCHP_AFEC_LDPC_CONFIG_3_reserved2_SHIFT                    10

/* AFEC :: LDPC_CONFIG_3 :: MEM_LENGTH [09:00] */
#define BCHP_AFEC_LDPC_CONFIG_3_MEM_LENGTH_MASK                    0x000003ff
#define BCHP_AFEC_LDPC_CONFIG_3_MEM_LENGTH_SHIFT                   0

/***************************************************************************
 *LDPC_CONFIG_4 - LDPC Programmable Code Parameter Register 2
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_4 :: reserved0 [31:18] */
#define BCHP_AFEC_LDPC_CONFIG_4_reserved0_MASK                     0xfffc0000
#define BCHP_AFEC_LDPC_CONFIG_4_reserved0_SHIFT                    18

/* AFEC :: LDPC_CONFIG_4 :: CNT_0 [17:08] */
#define BCHP_AFEC_LDPC_CONFIG_4_CNT_0_MASK                         0x0003ff00
#define BCHP_AFEC_LDPC_CONFIG_4_CNT_0_SHIFT                        8

/* AFEC :: LDPC_CONFIG_4 :: reserved1 [07:04] */
#define BCHP_AFEC_LDPC_CONFIG_4_reserved1_MASK                     0x000000f0
#define BCHP_AFEC_LDPC_CONFIG_4_reserved1_SHIFT                    4

/* AFEC :: LDPC_CONFIG_4 :: GAP_1 [03:00] */
#define BCHP_AFEC_LDPC_CONFIG_4_GAP_1_MASK                         0x0000000f
#define BCHP_AFEC_LDPC_CONFIG_4_GAP_1_SHIFT                        0

/***************************************************************************
 *LDPC_CONFIG_5 - LDPC Programmable Code Parameter Register 3
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_5 :: reserved0 [31:30] */
#define BCHP_AFEC_LDPC_CONFIG_5_reserved0_MASK                     0xc0000000
#define BCHP_AFEC_LDPC_CONFIG_5_reserved0_SHIFT                    30

/* AFEC :: LDPC_CONFIG_5 :: CHECK_DEG_P1 [29:24] */
#define BCHP_AFEC_LDPC_CONFIG_5_CHECK_DEG_P1_MASK                  0x3f000000
#define BCHP_AFEC_LDPC_CONFIG_5_CHECK_DEG_P1_SHIFT                 24

/* AFEC :: LDPC_CONFIG_5 :: reserved1 [23:21] */
#define BCHP_AFEC_LDPC_CONFIG_5_reserved1_MASK                     0x00e00000
#define BCHP_AFEC_LDPC_CONFIG_5_reserved1_SHIFT                    21

/* AFEC :: LDPC_CONFIG_5 :: CHECK_DEG [20:16] */
#define BCHP_AFEC_LDPC_CONFIG_5_CHECK_DEG_MASK                     0x001f0000
#define BCHP_AFEC_LDPC_CONFIG_5_CHECK_DEG_SHIFT                    16

/* AFEC :: LDPC_CONFIG_5 :: reserved2 [15:10] */
#define BCHP_AFEC_LDPC_CONFIG_5_reserved2_MASK                     0x0000fc00
#define BCHP_AFEC_LDPC_CONFIG_5_reserved2_SHIFT                    10

/* AFEC :: LDPC_CONFIG_5 :: CNT1 [09:00] */
#define BCHP_AFEC_LDPC_CONFIG_5_CNT1_MASK                          0x000003ff
#define BCHP_AFEC_LDPC_CONFIG_5_CNT1_SHIFT                         0

/***************************************************************************
 *LDPC_CONFIG_6 - LDPC Programmable Code Parameter Register 4
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_6 :: INFO_ROW [31:24] */
#define BCHP_AFEC_LDPC_CONFIG_6_INFO_ROW_MASK                      0xff000000
#define BCHP_AFEC_LDPC_CONFIG_6_INFO_ROW_SHIFT                     24

/* AFEC :: LDPC_CONFIG_6 :: reserved0 [23:22] */
#define BCHP_AFEC_LDPC_CONFIG_6_reserved0_MASK                     0x00c00000
#define BCHP_AFEC_LDPC_CONFIG_6_reserved0_SHIFT                    22

/* AFEC :: LDPC_CONFIG_6 :: BIT_DEG_P1 [21:16] */
#define BCHP_AFEC_LDPC_CONFIG_6_BIT_DEG_P1_MASK                    0x003f0000
#define BCHP_AFEC_LDPC_CONFIG_6_BIT_DEG_P1_SHIFT                   16

/* AFEC :: LDPC_CONFIG_6 :: reserved1 [15:14] */
#define BCHP_AFEC_LDPC_CONFIG_6_reserved1_MASK                     0x0000c000
#define BCHP_AFEC_LDPC_CONFIG_6_reserved1_SHIFT                    14

/* AFEC :: LDPC_CONFIG_6 :: CHECK_DEG_P3 [13:08] */
#define BCHP_AFEC_LDPC_CONFIG_6_CHECK_DEG_P3_MASK                  0x00003f00
#define BCHP_AFEC_LDPC_CONFIG_6_CHECK_DEG_P3_SHIFT                 8

/* AFEC :: LDPC_CONFIG_6 :: reserved2 [07:06] */
#define BCHP_AFEC_LDPC_CONFIG_6_reserved2_MASK                     0x000000c0
#define BCHP_AFEC_LDPC_CONFIG_6_reserved2_SHIFT                    6

/* AFEC :: LDPC_CONFIG_6 :: BIT_DEG_M1 [05:00] */
#define BCHP_AFEC_LDPC_CONFIG_6_BIT_DEG_M1_MASK                    0x0000003f
#define BCHP_AFEC_LDPC_CONFIG_6_BIT_DEG_M1_SHIFT                   0

/***************************************************************************
 *LDPC_CONFIG_7 - LDPC Programmable Code Parameter Register 5
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_7 :: reserved0 [31:17] */
#define BCHP_AFEC_LDPC_CONFIG_7_reserved0_MASK                     0xfffe0000
#define BCHP_AFEC_LDPC_CONFIG_7_reserved0_SHIFT                    17

/* AFEC :: LDPC_CONFIG_7 :: MET_BYTE_ADDR_0 [16:08] */
#define BCHP_AFEC_LDPC_CONFIG_7_MET_BYTE_ADDR_0_MASK               0x0001ff00
#define BCHP_AFEC_LDPC_CONFIG_7_MET_BYTE_ADDR_0_SHIFT              8

/* AFEC :: LDPC_CONFIG_7 :: MET_ADDR_0 [07:00] */
#define BCHP_AFEC_LDPC_CONFIG_7_MET_ADDR_0_MASK                    0x000000ff
#define BCHP_AFEC_LDPC_CONFIG_7_MET_ADDR_0_SHIFT                   0

/***************************************************************************
 *LDPC_CONFIG_8 - LDPC Programmable Code Parameter Register 6
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_8 :: reserved0 [31:17] */
#define BCHP_AFEC_LDPC_CONFIG_8_reserved0_MASK                     0xfffe0000
#define BCHP_AFEC_LDPC_CONFIG_8_reserved0_SHIFT                    17

/* AFEC :: LDPC_CONFIG_8 :: MET_BYTE_ADDR_1 [16:08] */
#define BCHP_AFEC_LDPC_CONFIG_8_MET_BYTE_ADDR_1_MASK               0x0001ff00
#define BCHP_AFEC_LDPC_CONFIG_8_MET_BYTE_ADDR_1_SHIFT              8

/* AFEC :: LDPC_CONFIG_8 :: MET_ADDR_1 [07:00] */
#define BCHP_AFEC_LDPC_CONFIG_8_MET_ADDR_1_MASK                    0x000000ff
#define BCHP_AFEC_LDPC_CONFIG_8_MET_ADDR_1_SHIFT                   0

/***************************************************************************
 *LDPC_CONFIG_9 - LDPC
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_9 :: reserved0 [31:17] */
#define BCHP_AFEC_LDPC_CONFIG_9_reserved0_MASK                     0xfffe0000
#define BCHP_AFEC_LDPC_CONFIG_9_reserved0_SHIFT                    17

/* AFEC :: LDPC_CONFIG_9 :: MET_BYTE_ADDR_2 [16:08] */
#define BCHP_AFEC_LDPC_CONFIG_9_MET_BYTE_ADDR_2_MASK               0x0001ff00
#define BCHP_AFEC_LDPC_CONFIG_9_MET_BYTE_ADDR_2_SHIFT              8

/* AFEC :: LDPC_CONFIG_9 :: MET_ADDR_2 [07:00] */
#define BCHP_AFEC_LDPC_CONFIG_9_MET_ADDR_2_MASK                    0x000000ff
#define BCHP_AFEC_LDPC_CONFIG_9_MET_ADDR_2_SHIFT                   0

/***************************************************************************
 *LDPC_P_RAM_ADDR - P_RAM Address Register
 ***************************************************************************/
/* AFEC :: LDPC_P_RAM_ADDR :: reserved0 [31:17] */
#define BCHP_AFEC_LDPC_P_RAM_ADDR_reserved0_MASK                   0xfffe0000
#define BCHP_AFEC_LDPC_P_RAM_ADDR_reserved0_SHIFT                  17

/* AFEC :: LDPC_P_RAM_ADDR :: RAM_MODE [16:16] */
#define BCHP_AFEC_LDPC_P_RAM_ADDR_RAM_MODE_MASK                    0x00010000
#define BCHP_AFEC_LDPC_P_RAM_ADDR_RAM_MODE_SHIFT                   16

/* AFEC :: LDPC_P_RAM_ADDR :: reserved1 [15:10] */
#define BCHP_AFEC_LDPC_P_RAM_ADDR_reserved1_MASK                   0x0000fc00
#define BCHP_AFEC_LDPC_P_RAM_ADDR_reserved1_SHIFT                  10

/* AFEC :: LDPC_P_RAM_ADDR :: ADDR [09:00] */
#define BCHP_AFEC_LDPC_P_RAM_ADDR_ADDR_MASK                        0x000003ff
#define BCHP_AFEC_LDPC_P_RAM_ADDR_ADDR_SHIFT                       0

/***************************************************************************
 *LDPC_P_RAM_DATA - P_RAM Data Register
 ***************************************************************************/
/* AFEC :: LDPC_P_RAM_DATA :: reserved0 [31:27] */
#define BCHP_AFEC_LDPC_P_RAM_DATA_reserved0_MASK                   0xf8000000
#define BCHP_AFEC_LDPC_P_RAM_DATA_reserved0_SHIFT                  27

/* AFEC :: LDPC_P_RAM_DATA :: DATA [26:00] */
#define BCHP_AFEC_LDPC_P_RAM_DATA_DATA_MASK                        0x07ffffff
#define BCHP_AFEC_LDPC_P_RAM_DATA_DATA_SHIFT                       0

/***************************************************************************
 *LDPC_STATUS - LDPC Status Register
 ***************************************************************************/
/* AFEC :: LDPC_STATUS :: reserved0 [31:17] */
#define BCHP_AFEC_LDPC_STATUS_reserved0_MASK                       0xfffe0000
#define BCHP_AFEC_LDPC_STATUS_reserved0_SHIFT                      17

/* AFEC :: LDPC_STATUS :: LDPC_LOCK [16:16] */
#define BCHP_AFEC_LDPC_STATUS_LDPC_LOCK_MASK                       0x00010000
#define BCHP_AFEC_LDPC_STATUS_LDPC_LOCK_SHIFT                      16

/* AFEC :: LDPC_STATUS :: reserved1 [15:14] */
#define BCHP_AFEC_LDPC_STATUS_reserved1_MASK                       0x0000c000
#define BCHP_AFEC_LDPC_STATUS_reserved1_SHIFT                      14

/* AFEC :: LDPC_STATUS :: IN_ERROR [13:13] */
#define BCHP_AFEC_LDPC_STATUS_IN_ERROR_MASK                        0x00002000
#define BCHP_AFEC_LDPC_STATUS_IN_ERROR_SHIFT                       13

/* AFEC :: LDPC_STATUS :: ITER_ERROR [12:12] */
#define BCHP_AFEC_LDPC_STATUS_ITER_ERROR_MASK                      0x00001000
#define BCHP_AFEC_LDPC_STATUS_ITER_ERROR_SHIFT                     12

/* AFEC :: LDPC_STATUS :: reserved2 [11:11] */
#define BCHP_AFEC_LDPC_STATUS_reserved2_MASK                       0x00000800
#define BCHP_AFEC_LDPC_STATUS_reserved2_SHIFT                      11

/* AFEC :: LDPC_STATUS :: ACC_ITER [10:00] */
#define BCHP_AFEC_LDPC_STATUS_ACC_ITER_MASK                        0x000007ff
#define BCHP_AFEC_LDPC_STATUS_ACC_ITER_SHIFT                       0

/***************************************************************************
 *LDPC_TEST_CONFIG - LDPC Test Configuration Register
 ***************************************************************************/
/* AFEC :: LDPC_TEST_CONFIG :: reserved0 [31:23] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_reserved0_MASK                  0xff800000
#define BCHP_AFEC_LDPC_TEST_CONFIG_reserved0_SHIFT                 23

/* AFEC :: LDPC_TEST_CONFIG :: ROSC_EN1 [22:22] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_ROSC_EN1_MASK                   0x00400000
#define BCHP_AFEC_LDPC_TEST_CONFIG_ROSC_EN1_SHIFT                  22

/* AFEC :: LDPC_TEST_CONFIG :: ROSC_EN2 [21:21] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_ROSC_EN2_MASK                   0x00200000
#define BCHP_AFEC_LDPC_TEST_CONFIG_ROSC_EN2_SHIFT                  21

/* AFEC :: LDPC_TEST_CONFIG :: LDPC_TP_IFC_EN [20:20] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_LDPC_TP_IFC_EN_MASK             0x00100000
#define BCHP_AFEC_LDPC_TEST_CONFIG_LDPC_TP_IFC_EN_SHIFT            20

/* AFEC :: LDPC_TEST_CONFIG :: TP_EXT_BCLK_EN [19:19] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_TP_EXT_BCLK_EN_MASK             0x00080000
#define BCHP_AFEC_LDPC_TEST_CONFIG_TP_EXT_BCLK_EN_SHIFT            19

/* AFEC :: LDPC_TEST_CONFIG :: TP_NOISE_EN [18:18] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_TP_NOISE_EN_MASK                0x00040000
#define BCHP_AFEC_LDPC_TEST_CONFIG_TP_NOISE_EN_SHIFT               18

/* AFEC :: LDPC_TEST_CONFIG :: LDPC_TPIN_EN [17:17] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_LDPC_TPIN_EN_MASK               0x00020000
#define BCHP_AFEC_LDPC_TEST_CONFIG_LDPC_TPIN_EN_SHIFT              17

/* AFEC :: LDPC_TEST_CONFIG :: PSL_TPIN_EN [16:16] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_PSL_TPIN_EN_MASK                0x00010000
#define BCHP_AFEC_LDPC_TEST_CONFIG_PSL_TPIN_EN_SHIFT               16

/* AFEC :: LDPC_TEST_CONFIG :: reserved1 [15:13] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_reserved1_MASK                  0x0000e000
#define BCHP_AFEC_LDPC_TEST_CONFIG_reserved1_SHIFT                 13

/* AFEC :: LDPC_TEST_CONFIG :: TPOUT_SEL [12:08] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_TPOUT_SEL_MASK                  0x00001f00
#define BCHP_AFEC_LDPC_TEST_CONFIG_TPOUT_SEL_SHIFT                 8

/* AFEC :: LDPC_TEST_CONFIG :: BIST_FRAME [07:03] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_BIST_FRAME_MASK                 0x000000f8
#define BCHP_AFEC_LDPC_TEST_CONFIG_BIST_FRAME_SHIFT                3

/* AFEC :: LDPC_TEST_CONFIG :: PN_SEED [02:01] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_PN_SEED_MASK                    0x00000006
#define BCHP_AFEC_LDPC_TEST_CONFIG_PN_SEED_SHIFT                   1

/* AFEC :: LDPC_TEST_CONFIG :: BIST_ENABLE [00:00] */
#define BCHP_AFEC_LDPC_TEST_CONFIG_BIST_ENABLE_MASK                0x00000001
#define BCHP_AFEC_LDPC_TEST_CONFIG_BIST_ENABLE_SHIFT               0

/***************************************************************************
 *LDPC_MET_CRC - Metric Generator Signature
 ***************************************************************************/
/* AFEC :: LDPC_MET_CRC :: reserved0 [31:20] */
#define BCHP_AFEC_LDPC_MET_CRC_reserved0_MASK                      0xfff00000
#define BCHP_AFEC_LDPC_MET_CRC_reserved0_SHIFT                     20

/* AFEC :: LDPC_MET_CRC :: CRC_VAL [19:00] */
#define BCHP_AFEC_LDPC_MET_CRC_CRC_VAL_MASK                        0x000fffff
#define BCHP_AFEC_LDPC_MET_CRC_CRC_VAL_SHIFT                       0

/***************************************************************************
 *LDPC_EDGE_CRC - Edge Output Signature
 ***************************************************************************/
/* AFEC :: LDPC_EDGE_CRC :: reserved0 [31:20] */
#define BCHP_AFEC_LDPC_EDGE_CRC_reserved0_MASK                     0xfff00000
#define BCHP_AFEC_LDPC_EDGE_CRC_reserved0_SHIFT                    20

/* AFEC :: LDPC_EDGE_CRC :: CRC_VAL [19:00] */
#define BCHP_AFEC_LDPC_EDGE_CRC_CRC_VAL_MASK                       0x000fffff
#define BCHP_AFEC_LDPC_EDGE_CRC_CRC_VAL_SHIFT                      0

/***************************************************************************
 *LDPC_PSL_CTL - Power Saving Loop Control register
 ***************************************************************************/
/* AFEC :: LDPC_PSL_CTL :: reserved0 [31:27] */
#define BCHP_AFEC_LDPC_PSL_CTL_reserved0_MASK                      0xf8000000
#define BCHP_AFEC_LDPC_PSL_CTL_reserved0_SHIFT                     27

/* AFEC :: LDPC_PSL_CTL :: THRES [26:14] */
#define BCHP_AFEC_LDPC_PSL_CTL_THRES_MASK                          0x07ffc000
#define BCHP_AFEC_LDPC_PSL_CTL_THRES_SHIFT                         14

/* AFEC :: LDPC_PSL_CTL :: reserved1 [13:12] */
#define BCHP_AFEC_LDPC_PSL_CTL_reserved1_MASK                      0x00003000
#define BCHP_AFEC_LDPC_PSL_CTL_reserved1_SHIFT                     12

/* AFEC :: LDPC_PSL_CTL :: GAIN [11:08] */
#define BCHP_AFEC_LDPC_PSL_CTL_GAIN_MASK                           0x00000f00
#define BCHP_AFEC_LDPC_PSL_CTL_GAIN_SHIFT                          8

/* AFEC :: LDPC_PSL_CTL :: BETA [07:04] */
#define BCHP_AFEC_LDPC_PSL_CTL_BETA_MASK                           0x000000f0
#define BCHP_AFEC_LDPC_PSL_CTL_BETA_SHIFT                          4

/* AFEC :: LDPC_PSL_CTL :: PSL_RESET [03:03] */
#define BCHP_AFEC_LDPC_PSL_CTL_PSL_RESET_MASK                      0x00000008
#define BCHP_AFEC_LDPC_PSL_CTL_PSL_RESET_SHIFT                     3

/* AFEC :: LDPC_PSL_CTL :: MAX_ITER_SEL [02:02] */
#define BCHP_AFEC_LDPC_PSL_CTL_MAX_ITER_SEL_MASK                   0x00000004
#define BCHP_AFEC_LDPC_PSL_CTL_MAX_ITER_SEL_SHIFT                  2

/* AFEC :: LDPC_PSL_CTL :: PSL_DISABLE [01:01] */
#define BCHP_AFEC_LDPC_PSL_CTL_PSL_DISABLE_MASK                    0x00000002
#define BCHP_AFEC_LDPC_PSL_CTL_PSL_DISABLE_SHIFT                   1

/* AFEC :: LDPC_PSL_CTL :: PSL_ENABLE [00:00] */
#define BCHP_AFEC_LDPC_PSL_CTL_PSL_ENABLE_MASK                     0x00000001
#define BCHP_AFEC_LDPC_PSL_CTL_PSL_ENABLE_SHIFT                    0

/***************************************************************************
 *LDPC_PSL_INT_THRES - PSL Integrator Threshold
 ***************************************************************************/
/* AFEC :: LDPC_PSL_INT_THRES :: reserved0 [31:27] */
#define BCHP_AFEC_LDPC_PSL_INT_THRES_reserved0_MASK                0xf8000000
#define BCHP_AFEC_LDPC_PSL_INT_THRES_reserved0_SHIFT               27

/* AFEC :: LDPC_PSL_INT_THRES :: INT_IMIN_LIM [26:16] */
#define BCHP_AFEC_LDPC_PSL_INT_THRES_INT_IMIN_LIM_MASK             0x07ff0000
#define BCHP_AFEC_LDPC_PSL_INT_THRES_INT_IMIN_LIM_SHIFT            16

/* AFEC :: LDPC_PSL_INT_THRES :: reserved_for_eco1 [15:11] */
#define BCHP_AFEC_LDPC_PSL_INT_THRES_reserved_for_eco1_MASK        0x0000f800
#define BCHP_AFEC_LDPC_PSL_INT_THRES_reserved_for_eco1_SHIFT       11

/* AFEC :: LDPC_PSL_INT_THRES :: INT_IRQ_LIM [10:00] */
#define BCHP_AFEC_LDPC_PSL_INT_THRES_INT_IRQ_LIM_MASK              0x000007ff
#define BCHP_AFEC_LDPC_PSL_INT_THRES_INT_IRQ_LIM_SHIFT             0

/***************************************************************************
 *LDPC_PSL_INT - PSL Integrator Value
 ***************************************************************************/
/* AFEC :: LDPC_PSL_INT :: reserved0 [31:28] */
#define BCHP_AFEC_LDPC_PSL_INT_reserved0_MASK                      0xf0000000
#define BCHP_AFEC_LDPC_PSL_INT_reserved0_SHIFT                     28

/* AFEC :: LDPC_PSL_INT :: INT_VAL [27:02] */
#define BCHP_AFEC_LDPC_PSL_INT_INT_VAL_MASK                        0x0ffffffc
#define BCHP_AFEC_LDPC_PSL_INT_INT_VAL_SHIFT                       2

/* AFEC :: LDPC_PSL_INT :: reserved1 [01:00] */
#define BCHP_AFEC_LDPC_PSL_INT_reserved1_MASK                      0x00000003
#define BCHP_AFEC_LDPC_PSL_INT_reserved1_SHIFT                     0

/***************************************************************************
 *LDPC_PSL_AVE - PSL Integrator Average Value
 ***************************************************************************/
/* AFEC :: LDPC_PSL_AVE :: reserved0 [31:28] */
#define BCHP_AFEC_LDPC_PSL_AVE_reserved0_MASK                      0xf0000000
#define BCHP_AFEC_LDPC_PSL_AVE_reserved0_SHIFT                     28

/* AFEC :: LDPC_PSL_AVE :: LOOP_AVE [27:02] */
#define BCHP_AFEC_LDPC_PSL_AVE_LOOP_AVE_MASK                       0x0ffffffc
#define BCHP_AFEC_LDPC_PSL_AVE_LOOP_AVE_SHIFT                      2

/* AFEC :: LDPC_PSL_AVE :: reserved1 [01:00] */
#define BCHP_AFEC_LDPC_PSL_AVE_reserved1_MASK                      0x00000003
#define BCHP_AFEC_LDPC_PSL_AVE_reserved1_SHIFT                     0

/***************************************************************************
 *LDPC_PSL_XCS - PSL Excess Value
 ***************************************************************************/
/* AFEC :: LDPC_PSL_XCS :: reserved0 [31:19] */
#define BCHP_AFEC_LDPC_PSL_XCS_reserved0_MASK                      0xfff80000
#define BCHP_AFEC_LDPC_PSL_XCS_reserved0_SHIFT                     19

/* AFEC :: LDPC_PSL_XCS :: XCS_VAL [18:00] */
#define BCHP_AFEC_LDPC_PSL_XCS_XCS_VAL_MASK                        0x0007ffff
#define BCHP_AFEC_LDPC_PSL_XCS_XCS_VAL_SHIFT                       0

/***************************************************************************
 *LDPC_FRM_CNT - LDPC Frame Counter
 ***************************************************************************/
/* AFEC :: LDPC_FRM_CNT :: FRM_CNT [31:00] */
#define BCHP_AFEC_LDPC_FRM_CNT_FRM_CNT_MASK                        0xffffffff
#define BCHP_AFEC_LDPC_FRM_CNT_FRM_CNT_SHIFT                       0

/***************************************************************************
 *LDPC_FAIL_CNT - LDPC Syndrome Fail Counter
 ***************************************************************************/
/* AFEC :: LDPC_FAIL_CNT :: FRM_CNT [31:00] */
#define BCHP_AFEC_LDPC_FAIL_CNT_FRM_CNT_MASK                       0xffffffff
#define BCHP_AFEC_LDPC_FAIL_CNT_FRM_CNT_SHIFT                      0

/***************************************************************************
 *LDPC_CONFIG_10 - P_BLK_LEN
 ***************************************************************************/
/* AFEC :: LDPC_CONFIG_10 :: reserved0 [31:24] */
#define BCHP_AFEC_LDPC_CONFIG_10_reserved0_MASK                    0xff000000
#define BCHP_AFEC_LDPC_CONFIG_10_reserved0_SHIFT                   24

/* AFEC :: LDPC_CONFIG_10 :: P_BLK_LEN_T3 [23:16] */
#define BCHP_AFEC_LDPC_CONFIG_10_P_BLK_LEN_T3_MASK                 0x00ff0000
#define BCHP_AFEC_LDPC_CONFIG_10_P_BLK_LEN_T3_SHIFT                16

/* AFEC :: LDPC_CONFIG_10 :: P_BLK_LEN_T2 [15:08] */
#define BCHP_AFEC_LDPC_CONFIG_10_P_BLK_LEN_T2_MASK                 0x0000ff00
#define BCHP_AFEC_LDPC_CONFIG_10_P_BLK_LEN_T2_SHIFT                8

/* AFEC :: LDPC_CONFIG_10 :: P_BLK_LEN_T1 [07:00] */
#define BCHP_AFEC_LDPC_CONFIG_10_P_BLK_LEN_T1_MASK                 0x000000ff
#define BCHP_AFEC_LDPC_CONFIG_10_P_BLK_LEN_T1_SHIFT                0

/***************************************************************************
 *BCH_RST - BCH Soft Reset Register 0
 ***************************************************************************/
/* AFEC :: BCH_RST :: reserved0 [31:02] */
#define BCHP_AFEC_BCH_RST_reserved0_MASK                           0xfffffffc
#define BCHP_AFEC_BCH_RST_reserved0_SHIFT                          2

/* AFEC :: BCH_RST :: soft_bch_dp_reset [01:01] */
#define BCHP_AFEC_BCH_RST_soft_bch_dp_reset_MASK                   0x00000002
#define BCHP_AFEC_BCH_RST_soft_bch_dp_reset_SHIFT                  1

/* AFEC :: BCH_RST :: reserved1 [00:00] */
#define BCHP_AFEC_BCH_RST_reserved1_MASK                           0x00000001
#define BCHP_AFEC_BCH_RST_reserved1_SHIFT                          0

/***************************************************************************
 *BCH_TPCTL - BCH Block Testport Control Register
 ***************************************************************************/
/* AFEC :: BCH_TPCTL :: reserved0 [31:26] */
#define BCHP_AFEC_BCH_TPCTL_reserved0_MASK                         0xfc000000
#define BCHP_AFEC_BCH_TPCTL_reserved0_SHIFT                        26

/* AFEC :: BCH_TPCTL :: tp_out_sig_en [25:25] */
#define BCHP_AFEC_BCH_TPCTL_tp_out_sig_en_MASK                     0x02000000
#define BCHP_AFEC_BCH_TPCTL_tp_out_sig_en_SHIFT                    25

/* AFEC :: BCH_TPCTL :: tp_out_sig_rst [24:24] */
#define BCHP_AFEC_BCH_TPCTL_tp_out_sig_rst_MASK                    0x01000000
#define BCHP_AFEC_BCH_TPCTL_tp_out_sig_rst_SHIFT                   24

/* AFEC :: BCH_TPCTL :: reserved1 [23:22] */
#define BCHP_AFEC_BCH_TPCTL_reserved1_MASK                         0x00c00000
#define BCHP_AFEC_BCH_TPCTL_reserved1_SHIFT                        22

/* AFEC :: BCH_TPCTL :: tp_out_dec_phase [21:20] */
#define BCHP_AFEC_BCH_TPCTL_tp_out_dec_phase_MASK                  0x00300000
#define BCHP_AFEC_BCH_TPCTL_tp_out_dec_phase_SHIFT                 20

/* AFEC :: BCH_TPCTL :: reserved2 [19:18] */
#define BCHP_AFEC_BCH_TPCTL_reserved2_MASK                         0x000c0000
#define BCHP_AFEC_BCH_TPCTL_reserved2_SHIFT                        18

/* AFEC :: BCH_TPCTL :: tp_out_dec_factor [17:16] */
#define BCHP_AFEC_BCH_TPCTL_tp_out_dec_factor_MASK                 0x00030000
#define BCHP_AFEC_BCH_TPCTL_tp_out_dec_factor_SHIFT                16

/* AFEC :: BCH_TPCTL :: reserved3 [15:02] */
#define BCHP_AFEC_BCH_TPCTL_reserved3_MASK                         0x0000fffc
#define BCHP_AFEC_BCH_TPCTL_reserved3_SHIFT                        2

/* AFEC :: BCH_TPCTL :: tp_dscr_in_sel [01:01] */
#define BCHP_AFEC_BCH_TPCTL_tp_dscr_in_sel_MASK                    0x00000002
#define BCHP_AFEC_BCH_TPCTL_tp_dscr_in_sel_SHIFT                   1

/* AFEC :: BCH_TPCTL :: tp_dec_in_sel [00:00] */
#define BCHP_AFEC_BCH_TPCTL_tp_dec_in_sel_MASK                     0x00000001
#define BCHP_AFEC_BCH_TPCTL_tp_dec_in_sel_SHIFT                    0

/***************************************************************************
 *BCH_TPSIG - BCH Block Signature Analyzer
 ***************************************************************************/
/* AFEC :: BCH_TPSIG :: tp_out_sig [31:00] */
#define BCHP_AFEC_BCH_TPSIG_tp_out_sig_MASK                        0xffffffff
#define BCHP_AFEC_BCH_TPSIG_tp_out_sig_SHIFT                       0

/***************************************************************************
 *BCH_DECCFG0 - BCH Decoder Configuration Register 0
 ***************************************************************************/
/* AFEC :: BCH_DECCFG0 :: bch_n [31:16] */
#define BCHP_AFEC_BCH_DECCFG0_bch_n_MASK                           0xffff0000
#define BCHP_AFEC_BCH_DECCFG0_bch_n_SHIFT                          16

/* AFEC :: BCH_DECCFG0 :: bch_k [15:00] */
#define BCHP_AFEC_BCH_DECCFG0_bch_k_MASK                           0x0000ffff
#define BCHP_AFEC_BCH_DECCFG0_bch_k_SHIFT                          0

/***************************************************************************
 *BCH_DECCFG1 - BCH Decoder Configuration Register 1
 ***************************************************************************/
/* AFEC :: BCH_DECCFG1 :: reserved_for_eco0 [31:28] */
#define BCHP_AFEC_BCH_DECCFG1_reserved_for_eco0_MASK               0xf0000000
#define BCHP_AFEC_BCH_DECCFG1_reserved_for_eco0_SHIFT              28

/* AFEC :: BCH_DECCFG1 :: bch_t [27:24] */
#define BCHP_AFEC_BCH_DECCFG1_bch_t_MASK                           0x0f000000
#define BCHP_AFEC_BCH_DECCFG1_bch_t_SHIFT                          24

/* AFEC :: BCH_DECCFG1 :: fifo_size [23:16] */
#define BCHP_AFEC_BCH_DECCFG1_fifo_size_MASK                       0x00ff0000
#define BCHP_AFEC_BCH_DECCFG1_fifo_size_SHIFT                      16

/* AFEC :: BCH_DECCFG1 :: reserved_for_eco1 [15:02] */
#define BCHP_AFEC_BCH_DECCFG1_reserved_for_eco1_MASK               0x0000fffc
#define BCHP_AFEC_BCH_DECCFG1_reserved_for_eco1_SHIFT              2

/* AFEC :: BCH_DECCFG1 :: bch_cor_dis [01:01] */
#define BCHP_AFEC_BCH_DECCFG1_bch_cor_dis_MASK                     0x00000002
#define BCHP_AFEC_BCH_DECCFG1_bch_cor_dis_SHIFT                    1

/* AFEC :: BCH_DECCFG1 :: bch_enable [00:00] */
#define BCHP_AFEC_BCH_DECCFG1_bch_enable_MASK                      0x00000001
#define BCHP_AFEC_BCH_DECCFG1_bch_enable_SHIFT                     0

/***************************************************************************
 *BCH_DECNBLK - BCH Number of Block Counter
 ***************************************************************************/
/* AFEC :: BCH_DECNBLK :: bch_nblk [31:00] */
#define BCHP_AFEC_BCH_DECNBLK_bch_nblk_MASK                        0xffffffff
#define BCHP_AFEC_BCH_DECNBLK_bch_nblk_SHIFT                       0

/***************************************************************************
 *BCH_DECCBLK - BCH Number of Corrected Block Counter
 ***************************************************************************/
/* AFEC :: BCH_DECCBLK :: bch_cblk [31:00] */
#define BCHP_AFEC_BCH_DECCBLK_bch_cblk_MASK                        0xffffffff
#define BCHP_AFEC_BCH_DECCBLK_bch_cblk_SHIFT                       0

/***************************************************************************
 *BCH_DECBBLK - BCH Number of Bad Block Counter
 ***************************************************************************/
/* AFEC :: BCH_DECBBLK :: bch_bblk [31:00] */
#define BCHP_AFEC_BCH_DECBBLK_bch_bblk_MASK                        0xffffffff
#define BCHP_AFEC_BCH_DECBBLK_bch_bblk_SHIFT                       0

/***************************************************************************
 *BCH_DECCBIT - BCH Number of Corrected Bit Counter
 ***************************************************************************/
/* AFEC :: BCH_DECCBIT :: bch_cbit [31:00] */
#define BCHP_AFEC_BCH_DECCBIT_bch_cbit_MASK                        0xffffffff
#define BCHP_AFEC_BCH_DECCBIT_bch_cbit_SHIFT                       0

/***************************************************************************
 *BCH_DECMCOR - BCH Number of Miscorrected Block Counter
 ***************************************************************************/
/* AFEC :: BCH_DECMCOR :: reserved0 [31:16] */
#define BCHP_AFEC_BCH_DECMCOR_reserved0_MASK                       0xffff0000
#define BCHP_AFEC_BCH_DECMCOR_reserved0_SHIFT                      16

/* AFEC :: BCH_DECMCOR :: bch_miscor [15:00] */
#define BCHP_AFEC_BCH_DECMCOR_bch_miscor_MASK                      0x0000ffff
#define BCHP_AFEC_BCH_DECMCOR_bch_miscor_SHIFT                     0

/***************************************************************************
 *BCH_BBHDR0 - BBHEADER Register 0
 ***************************************************************************/
/* AFEC :: BCH_BBHDR0 :: reserved0 [31:16] */
#define BCHP_AFEC_BCH_BBHDR0_reserved0_MASK                        0xffff0000
#define BCHP_AFEC_BCH_BBHDR0_reserved0_SHIFT                       16

/* AFEC :: BCH_BBHDR0 :: matype [15:00] */
#define BCHP_AFEC_BCH_BBHDR0_matype_MASK                           0x0000ffff
#define BCHP_AFEC_BCH_BBHDR0_matype_SHIFT                          0

/***************************************************************************
 *BCH_BBHDR1 - BBHEADER Register 1
 ***************************************************************************/
/* AFEC :: BCH_BBHDR1 :: upl_bbheader [31:16] */
#define BCHP_AFEC_BCH_BBHDR1_upl_bbheader_MASK                     0xffff0000
#define BCHP_AFEC_BCH_BBHDR1_upl_bbheader_SHIFT                    16

/* AFEC :: BCH_BBHDR1 :: dfl_bbheader [15:00] */
#define BCHP_AFEC_BCH_BBHDR1_dfl_bbheader_MASK                     0x0000ffff
#define BCHP_AFEC_BCH_BBHDR1_dfl_bbheader_SHIFT                    0

/***************************************************************************
 *BCH_BBHDR2 - BBHEADER Register 2
 ***************************************************************************/
/* AFEC :: BCH_BBHDR2 :: sync_bbheader [31:24] */
#define BCHP_AFEC_BCH_BBHDR2_sync_bbheader_MASK                    0xff000000
#define BCHP_AFEC_BCH_BBHDR2_sync_bbheader_SHIFT                   24

/* AFEC :: BCH_BBHDR2 :: syncd [23:08] */
#define BCHP_AFEC_BCH_BBHDR2_syncd_MASK                            0x00ffff00
#define BCHP_AFEC_BCH_BBHDR2_syncd_SHIFT                           8

/* AFEC :: BCH_BBHDR2 :: crc_bbheader [07:00] */
#define BCHP_AFEC_BCH_BBHDR2_crc_bbheader_MASK                     0x000000ff
#define BCHP_AFEC_BCH_BBHDR2_crc_bbheader_SHIFT                    0

/***************************************************************************
 *BCH_MPCFG0 - MPEG Frame Configuration Register 0
 ***************************************************************************/
/* AFEC :: BCH_MPCFG0 :: upl [31:24] */
#define BCHP_AFEC_BCH_MPCFG0_upl_MASK                              0xff000000
#define BCHP_AFEC_BCH_MPCFG0_upl_SHIFT                             24

/* AFEC :: BCH_MPCFG0 :: sync [23:16] */
#define BCHP_AFEC_BCH_MPCFG0_sync_MASK                             0x00ff0000
#define BCHP_AFEC_BCH_MPCFG0_sync_SHIFT                            16

/* AFEC :: BCH_MPCFG0 :: reserved0 [15:15] */
#define BCHP_AFEC_BCH_MPCFG0_reserved0_MASK                        0x00008000
#define BCHP_AFEC_BCH_MPCFG0_reserved0_SHIFT                       15

/* AFEC :: BCH_MPCFG0 :: bch_good_en [14:14] */
#define BCHP_AFEC_BCH_MPCFG0_bch_good_en_MASK                      0x00004000
#define BCHP_AFEC_BCH_MPCFG0_bch_good_en_SHIFT                     14

/* AFEC :: BCH_MPCFG0 :: crc8_good_en [13:13] */
#define BCHP_AFEC_BCH_MPCFG0_crc8_good_en_MASK                     0x00002000
#define BCHP_AFEC_BCH_MPCFG0_crc8_good_en_SHIFT                    13

/* AFEC :: BCH_MPCFG0 :: new_sync_en [12:12] */
#define BCHP_AFEC_BCH_MPCFG0_new_sync_en_MASK                      0x00001000
#define BCHP_AFEC_BCH_MPCFG0_new_sync_en_SHIFT                     12

/* AFEC :: BCH_MPCFG0 :: reserved1 [11:11] */
#define BCHP_AFEC_BCH_MPCFG0_reserved1_MASK                        0x00000800
#define BCHP_AFEC_BCH_MPCFG0_reserved1_SHIFT                       11

/* AFEC :: BCH_MPCFG0 :: outff_pfill [10:00] */
#define BCHP_AFEC_BCH_MPCFG0_outff_pfill_MASK                      0x000007ff
#define BCHP_AFEC_BCH_MPCFG0_outff_pfill_SHIFT                     0

/***************************************************************************
 *BCH_MPCFG1 - MPEG Frame Configuration Register 1
 ***************************************************************************/
/* AFEC :: BCH_MPCFG1 :: reserved0 [31:06] */
#define BCHP_AFEC_BCH_MPCFG1_reserved0_MASK                        0xffffffc0
#define BCHP_AFEC_BCH_MPCFG1_reserved0_SHIFT                       6

/* AFEC :: BCH_MPCFG1 :: mpeg_err_mode [05:04] */
#define BCHP_AFEC_BCH_MPCFG1_mpeg_err_mode_MASK                    0x00000030
#define BCHP_AFEC_BCH_MPCFG1_mpeg_err_mode_SHIFT                   4

/* AFEC :: BCH_MPCFG1 :: tei_en [03:03] */
#define BCHP_AFEC_BCH_MPCFG1_tei_en_MASK                           0x00000008
#define BCHP_AFEC_BCH_MPCFG1_tei_en_SHIFT                          3

/* AFEC :: BCH_MPCFG1 :: sel_dfl [02:02] */
#define BCHP_AFEC_BCH_MPCFG1_sel_dfl_MASK                          0x00000004
#define BCHP_AFEC_BCH_MPCFG1_sel_dfl_SHIFT                         2

/* AFEC :: BCH_MPCFG1 :: sel_upl [01:01] */
#define BCHP_AFEC_BCH_MPCFG1_sel_upl_MASK                          0x00000002
#define BCHP_AFEC_BCH_MPCFG1_sel_upl_SHIFT                         1

/* AFEC :: BCH_MPCFG1 :: sel_sync [00:00] */
#define BCHP_AFEC_BCH_MPCFG1_sel_sync_MASK                         0x00000001
#define BCHP_AFEC_BCH_MPCFG1_sel_sync_SHIFT                        0

/***************************************************************************
 *BCH_MPLCK - MPEG Lock Detector Configuration Register
 ***************************************************************************/
/* AFEC :: BCH_MPLCK :: mp_acb [31:24] */
#define BCHP_AFEC_BCH_MPLCK_mp_acb_MASK                            0xff000000
#define BCHP_AFEC_BCH_MPLCK_mp_acb_SHIFT                           24

/* AFEC :: BCH_MPLCK :: mp_act [23:16] */
#define BCHP_AFEC_BCH_MPLCK_mp_act_MASK                            0x00ff0000
#define BCHP_AFEC_BCH_MPLCK_mp_act_SHIFT                           16

/* AFEC :: BCH_MPLCK :: mp_rtb [15:08] */
#define BCHP_AFEC_BCH_MPLCK_mp_rtb_MASK                            0x0000ff00
#define BCHP_AFEC_BCH_MPLCK_mp_rtb_SHIFT                           8

/* AFEC :: BCH_MPLCK :: mp_rtt [07:00] */
#define BCHP_AFEC_BCH_MPLCK_mp_rtt_MASK                            0x000000ff
#define BCHP_AFEC_BCH_MPLCK_mp_rtt_SHIFT                           0

/***************************************************************************
 *RST - AFEC core reset register
 ***************************************************************************/
/* AFEC :: RST :: reserved0 [31:01] */
#define BCHP_AFEC_RST_reserved0_MASK                               0xfffffffe
#define BCHP_AFEC_RST_reserved0_SHIFT                              1

/* AFEC :: RST :: RESET [00:00] */
#define BCHP_AFEC_RST_RESET_MASK                                   0x00000001
#define BCHP_AFEC_RST_RESET_SHIFT                                  0

/***************************************************************************
 *DP_RST - AFEC data path reset register
 ***************************************************************************/
/* AFEC :: DP_RST :: reserved0 [31:03] */
#define BCHP_AFEC_DP_RST_reserved0_MASK                            0xfffffff8
#define BCHP_AFEC_DP_RST_reserved0_SHIFT                           3

/* AFEC :: DP_RST :: SFT_DP_BCH_RST [02:02] */
#define BCHP_AFEC_DP_RST_SFT_DP_BCH_RST_MASK                       0x00000004
#define BCHP_AFEC_DP_RST_SFT_DP_BCH_RST_SHIFT                      2

/* AFEC :: DP_RST :: SFT_DP_LDPC_RST [01:01] */
#define BCHP_AFEC_DP_RST_SFT_DP_LDPC_RST_MASK                      0x00000002
#define BCHP_AFEC_DP_RST_SFT_DP_LDPC_RST_SHIFT                     1

/* AFEC :: DP_RST :: SFT_DP_RST [00:00] */
#define BCHP_AFEC_DP_RST_SFT_DP_RST_MASK                           0x00000001
#define BCHP_AFEC_DP_RST_SFT_DP_RST_SHIFT                          0

/***************************************************************************
 *PCI_IRQ_STAT - PCI interrupt status register
 ***************************************************************************/
/* AFEC :: PCI_IRQ_STAT :: reserved0 [31:17] */
#define BCHP_AFEC_PCI_IRQ_STAT_reserved0_MASK                      0xfffe0000
#define BCHP_AFEC_PCI_IRQ_STAT_reserved0_SHIFT                     17

/* AFEC :: PCI_IRQ_STAT :: pci_ldpc_lock_edge [16:16] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_lock_edge_MASK             0x00010000
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_lock_edge_SHIFT            16

/* AFEC :: PCI_IRQ_STAT :: pci_mp_lock_edge [15:15] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_mp_lock_edge_MASK               0x00008000
#define BCHP_AFEC_PCI_IRQ_STAT_pci_mp_lock_edge_SHIFT              15

/* AFEC :: PCI_IRQ_STAT :: pci_acc_iter_irq [14:14] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_acc_iter_irq_MASK               0x00004000
#define BCHP_AFEC_PCI_IRQ_STAT_pci_acc_iter_irq_SHIFT              14

/* AFEC :: PCI_IRQ_STAT :: pci_ldpc_lock [13:13] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_lock_MASK                  0x00002000
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_lock_SHIFT                 13

/* AFEC :: PCI_IRQ_STAT :: pci_xcs_irq [12:12] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_xcs_irq_MASK                    0x00001000
#define BCHP_AFEC_PCI_IRQ_STAT_pci_xcs_irq_SHIFT                   12

/* AFEC :: PCI_IRQ_STAT :: pci_on1_irq [11:11] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_on1_irq_MASK                    0x00000800
#define BCHP_AFEC_PCI_IRQ_STAT_pci_on1_irq_SHIFT                   11

/* AFEC :: PCI_IRQ_STAT :: pci_on2_irq [10:10] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_on2_irq_MASK                    0x00000400
#define BCHP_AFEC_PCI_IRQ_STAT_pci_on2_irq_SHIFT                   10

/* AFEC :: PCI_IRQ_STAT :: pci_ldpc_blk_irq [09:09] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_blk_irq_MASK               0x00000200
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_blk_irq_SHIFT              9

/* AFEC :: PCI_IRQ_STAT :: pci_ldpc_fail_irq [08:08] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_fail_irq_MASK              0x00000100
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ldpc_fail_irq_SHIFT             8

/* AFEC :: PCI_IRQ_STAT :: pci_bch_nblk_rovr [07:07] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_nblk_rovr_MASK              0x00000080
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_nblk_rovr_SHIFT             7

/* AFEC :: PCI_IRQ_STAT :: pci_bch_cblk_rovr [06:06] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_cblk_rovr_MASK              0x00000040
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_cblk_rovr_SHIFT             6

/* AFEC :: PCI_IRQ_STAT :: pci_bch_bblk_rovr [05:05] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_bblk_rovr_MASK              0x00000020
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_bblk_rovr_SHIFT             5

/* AFEC :: PCI_IRQ_STAT :: pci_bch_cbit_rovr [04:04] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_cbit_rovr_MASK              0x00000010
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bch_cbit_rovr_SHIFT             4

/* AFEC :: PCI_IRQ_STAT :: pci_syncd_mismatch [03:03] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_syncd_mismatch_MASK             0x00000008
#define BCHP_AFEC_PCI_IRQ_STAT_pci_syncd_mismatch_SHIFT            3

/* AFEC :: PCI_IRQ_STAT :: pci_bbhdr_crc_error [02:02] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bbhdr_crc_error_MASK            0x00000004
#define BCHP_AFEC_PCI_IRQ_STAT_pci_bbhdr_crc_error_SHIFT           2

/* AFEC :: PCI_IRQ_STAT :: pci_mp_lock [01:01] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_mp_lock_MASK                    0x00000002
#define BCHP_AFEC_PCI_IRQ_STAT_pci_mp_lock_SHIFT                   1

/* AFEC :: PCI_IRQ_STAT :: pci_ofifo_overflow [00:00] */
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ofifo_overflow_MASK             0x00000001
#define BCHP_AFEC_PCI_IRQ_STAT_pci_ofifo_overflow_SHIFT            0

/***************************************************************************
 *uP_IRQ_STAT - PCI interrupt status register
 ***************************************************************************/
/* AFEC :: uP_IRQ_STAT :: reserved0 [31:17] */
#define BCHP_AFEC_uP_IRQ_STAT_reserved0_MASK                       0xfffe0000
#define BCHP_AFEC_uP_IRQ_STAT_reserved0_SHIFT                      17

/* AFEC :: uP_IRQ_STAT :: uP_ldpc_lock_edge [16:16] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_lock_edge_MASK               0x00010000
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_lock_edge_SHIFT              16

/* AFEC :: uP_IRQ_STAT :: uP_mp_lock_edge [15:15] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_mp_lock_edge_MASK                 0x00008000
#define BCHP_AFEC_uP_IRQ_STAT_uP_mp_lock_edge_SHIFT                15

/* AFEC :: uP_IRQ_STAT :: uP_acc_iter_irq [14:14] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_acc_iter_irq_MASK                 0x00004000
#define BCHP_AFEC_uP_IRQ_STAT_uP_acc_iter_irq_SHIFT                14

/* AFEC :: uP_IRQ_STAT :: uP_ldpc_lock [13:13] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_lock_MASK                    0x00002000
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_lock_SHIFT                   13

/* AFEC :: uP_IRQ_STAT :: uP_xcs_irq [12:12] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_xcs_irq_MASK                      0x00001000
#define BCHP_AFEC_uP_IRQ_STAT_uP_xcs_irq_SHIFT                     12

/* AFEC :: uP_IRQ_STAT :: uP_on1_irq [11:11] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_on1_irq_MASK                      0x00000800
#define BCHP_AFEC_uP_IRQ_STAT_uP_on1_irq_SHIFT                     11

/* AFEC :: uP_IRQ_STAT :: uP_on2_irq [10:10] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_on2_irq_MASK                      0x00000400
#define BCHP_AFEC_uP_IRQ_STAT_uP_on2_irq_SHIFT                     10

/* AFEC :: uP_IRQ_STAT :: uP_ldpc_blk_irq [09:09] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_blk_irq_MASK                 0x00000200
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_blk_irq_SHIFT                9

/* AFEC :: uP_IRQ_STAT :: uP_ldpc_fail_irq [08:08] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_fail_irq_MASK                0x00000100
#define BCHP_AFEC_uP_IRQ_STAT_uP_ldpc_fail_irq_SHIFT               8

/* AFEC :: uP_IRQ_STAT :: uP_bch_nblk_rovr [07:07] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_nblk_rovr_MASK                0x00000080
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_nblk_rovr_SHIFT               7

/* AFEC :: uP_IRQ_STAT :: uP_bch_cblk_rovr [06:06] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_cblk_rovr_MASK                0x00000040
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_cblk_rovr_SHIFT               6

/* AFEC :: uP_IRQ_STAT :: uP_bch_bblk_rovr [05:05] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_bblk_rovr_MASK                0x00000020
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_bblk_rovr_SHIFT               5

/* AFEC :: uP_IRQ_STAT :: uP_bch_cbit_rovr [04:04] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_cbit_rovr_MASK                0x00000010
#define BCHP_AFEC_uP_IRQ_STAT_uP_bch_cbit_rovr_SHIFT               4

/* AFEC :: uP_IRQ_STAT :: uP_syncd_mismatch [03:03] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_syncd_mismatch_MASK               0x00000008
#define BCHP_AFEC_uP_IRQ_STAT_uP_syncd_mismatch_SHIFT              3

/* AFEC :: uP_IRQ_STAT :: uP_bbhdr_crc_error [02:02] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_bbhdr_crc_error_MASK              0x00000004
#define BCHP_AFEC_uP_IRQ_STAT_uP_bbhdr_crc_error_SHIFT             2

/* AFEC :: uP_IRQ_STAT :: uP_mp_lock [01:01] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_mp_lock_MASK                      0x00000002
#define BCHP_AFEC_uP_IRQ_STAT_uP_mp_lock_SHIFT                     1

/* AFEC :: uP_IRQ_STAT :: uP_ofifo_overflow [00:00] */
#define BCHP_AFEC_uP_IRQ_STAT_uP_ofifo_overflow_MASK               0x00000001
#define BCHP_AFEC_uP_IRQ_STAT_uP_ofifo_overflow_SHIFT              0

/***************************************************************************
 *PCI_IRQ_FSTAT - PCI interrupt filtered status register
 ***************************************************************************/
/* AFEC :: PCI_IRQ_FSTAT :: reserved0 [31:17] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_reserved0_MASK                     0xfffe0000
#define BCHP_AFEC_PCI_IRQ_FSTAT_reserved0_SHIFT                    17

/* AFEC :: PCI_IRQ_FSTAT :: pci_ldpc_lock_edge_fstat [16:16] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_lock_edge_fstat_MASK      0x00010000
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_lock_edge_fstat_SHIFT     16

/* AFEC :: PCI_IRQ_FSTAT :: pci_mp_lock_edge_fstat [15:15] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_mp_lock_edge_fstat_MASK        0x00008000
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_mp_lock_edge_fstat_SHIFT       15

/* AFEC :: PCI_IRQ_FSTAT :: pci_acc_iter_irq_fstat [14:14] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_acc_iter_irq_fstat_MASK        0x00004000
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_acc_iter_irq_fstat_SHIFT       14

/* AFEC :: PCI_IRQ_FSTAT :: pci_ldpc_lock_fstat [13:13] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_lock_fstat_MASK           0x00002000
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_lock_fstat_SHIFT          13

/* AFEC :: PCI_IRQ_FSTAT :: pci_xcs_irq_fstat [12:12] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_xcs_irq_fstat_MASK             0x00001000
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_xcs_irq_fstat_SHIFT            12

/* AFEC :: PCI_IRQ_FSTAT :: pci_on1_irq_fstat [11:11] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_on1_irq_fstat_MASK             0x00000800
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_on1_irq_fstat_SHIFT            11

/* AFEC :: PCI_IRQ_FSTAT :: pci_on2_irq_fstat [10:10] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_on2_irq_fstat_MASK             0x00000400
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_on2_irq_fstat_SHIFT            10

/* AFEC :: PCI_IRQ_FSTAT :: pci_ldpc_blk_irq_fstat [09:09] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_blk_irq_fstat_MASK        0x00000200
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_blk_irq_fstat_SHIFT       9

/* AFEC :: PCI_IRQ_FSTAT :: pci_ldpc_fail_irq_fstat [08:08] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_fail_irq_fstat_MASK       0x00000100
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ldpc_fail_irq_fstat_SHIFT      8

/* AFEC :: PCI_IRQ_FSTAT :: pci_bch_nblk_rovr_fstat [07:07] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_nblk_rovr_fstat_MASK       0x00000080
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_nblk_rovr_fstat_SHIFT      7

/* AFEC :: PCI_IRQ_FSTAT :: pci_bch_cblk_rovr_fstat [06:06] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_cblk_rovr_fstat_MASK       0x00000040
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_cblk_rovr_fstat_SHIFT      6

/* AFEC :: PCI_IRQ_FSTAT :: pci_bch_bblk_rovr_fstat [05:05] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_bblk_rovr_fstat_MASK       0x00000020
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_bblk_rovr_fstat_SHIFT      5

/* AFEC :: PCI_IRQ_FSTAT :: pci_bch_cbit_rovr_fstat [04:04] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_cbit_rovr_fstat_MASK       0x00000010
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bch_cbit_rovr_fstat_SHIFT      4

/* AFEC :: PCI_IRQ_FSTAT :: pci_syncd_mismatch_fstat [03:03] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_syncd_mismatch_fstat_MASK      0x00000008
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_syncd_mismatch_fstat_SHIFT     3

/* AFEC :: PCI_IRQ_FSTAT :: pci_bbhdr_crc_error_fstat [02:02] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bbhdr_crc_error_fstat_MASK     0x00000004
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_bbhdr_crc_error_fstat_SHIFT    2

/* AFEC :: PCI_IRQ_FSTAT :: pci_mp_lock_fstat [01:01] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_mp_lock_fstat_MASK             0x00000002
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_mp_lock_fstat_SHIFT            1

/* AFEC :: PCI_IRQ_FSTAT :: pci_ofifo_overflow_fstat [00:00] */
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ofifo_overflow_fstat_MASK      0x00000001
#define BCHP_AFEC_PCI_IRQ_FSTAT_pci_ofifo_overflow_fstat_SHIFT     0

/***************************************************************************
 *uP_IRQ_FSTAT - PCI interrupt filtered status register
 ***************************************************************************/
/* AFEC :: uP_IRQ_FSTAT :: reserved0 [31:17] */
#define BCHP_AFEC_uP_IRQ_FSTAT_reserved0_MASK                      0xfffe0000
#define BCHP_AFEC_uP_IRQ_FSTAT_reserved0_SHIFT                     17

/* AFEC :: uP_IRQ_FSTAT :: uP_ldpc_lock_edge_fstat [16:16] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_lock_edge_fstat_MASK        0x00010000
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_lock_edge_fstat_SHIFT       16

/* AFEC :: uP_IRQ_FSTAT :: uP_mp_lock_edge_fstat [15:15] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_mp_lock_edge_fstat_MASK          0x00008000
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_mp_lock_edge_fstat_SHIFT         15

/* AFEC :: uP_IRQ_FSTAT :: uP_acc_iter_irq_fstat [14:14] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_acc_iter_irq_fstat_MASK          0x00004000
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_acc_iter_irq_fstat_SHIFT         14

/* AFEC :: uP_IRQ_FSTAT :: uP_ldpc_lock_fstat [13:13] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_lock_fstat_MASK             0x00002000
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_lock_fstat_SHIFT            13

/* AFEC :: uP_IRQ_FSTAT :: uP_xcs_irq_fstat [12:12] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_xcs_irq_fstat_MASK               0x00001000
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_xcs_irq_fstat_SHIFT              12

/* AFEC :: uP_IRQ_FSTAT :: uP_on1_irq_fstat [11:11] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_on1_irq_fstat_MASK               0x00000800
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_on1_irq_fstat_SHIFT              11

/* AFEC :: uP_IRQ_FSTAT :: uP_on2_irq_fstat [10:10] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_on2_irq_fstat_MASK               0x00000400
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_on2_irq_fstat_SHIFT              10

/* AFEC :: uP_IRQ_FSTAT :: uP_ldpc_blk_irq_fstat [09:09] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_blk_irq_fstat_MASK          0x00000200
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_blk_irq_fstat_SHIFT         9

/* AFEC :: uP_IRQ_FSTAT :: uP_ldpc_fail_irq_fstat [08:08] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_fail_irq_fstat_MASK         0x00000100
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ldpc_fail_irq_fstat_SHIFT        8

/* AFEC :: uP_IRQ_FSTAT :: uP_bch_nblk_rovr_fstat [07:07] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_nblk_rovr_fstat_MASK         0x00000080
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_nblk_rovr_fstat_SHIFT        7

/* AFEC :: uP_IRQ_FSTAT :: uP_bch_cblk_rovr_fstat [06:06] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_cblk_rovr_fstat_MASK         0x00000040
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_cblk_rovr_fstat_SHIFT        6

/* AFEC :: uP_IRQ_FSTAT :: uP_bch_bblk_rovr_fstat [05:05] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_bblk_rovr_fstat_MASK         0x00000020
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_bblk_rovr_fstat_SHIFT        5

/* AFEC :: uP_IRQ_FSTAT :: uP_bch_cbit_rovr_fstat [04:04] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_cbit_rovr_fstat_MASK         0x00000010
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bch_cbit_rovr_fstat_SHIFT        4

/* AFEC :: uP_IRQ_FSTAT :: uP_syncd_mismatch_fstat [03:03] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_syncd_mismatch_fstat_MASK        0x00000008
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_syncd_mismatch_fstat_SHIFT       3

/* AFEC :: uP_IRQ_FSTAT :: uP_bbhdr_crc_error_fstat [02:02] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bbhdr_crc_error_fstat_MASK       0x00000004
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_bbhdr_crc_error_fstat_SHIFT      2

/* AFEC :: uP_IRQ_FSTAT :: uP_mp_lock_fstat [01:01] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_mp_lock_fstat_MASK               0x00000002
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_mp_lock_fstat_SHIFT              1

/* AFEC :: uP_IRQ_FSTAT :: uP_ofifo_overflow_fstat [00:00] */
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ofifo_overflow_fstat_MASK        0x00000001
#define BCHP_AFEC_uP_IRQ_FSTAT_uP_ofifo_overflow_fstat_SHIFT       0

/***************************************************************************
 *PCI_IRQ_SET - PCI interrupt request set register
 ***************************************************************************/
/* AFEC :: PCI_IRQ_SET :: reserved0 [31:17] */
#define BCHP_AFEC_PCI_IRQ_SET_reserved0_MASK                       0xfffe0000
#define BCHP_AFEC_PCI_IRQ_SET_reserved0_SHIFT                      17

/* AFEC :: PCI_IRQ_SET :: pci_ldpc_lock_set_edge [16:16] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_lock_set_edge_MASK          0x00010000
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_lock_set_edge_SHIFT         16

/* AFEC :: PCI_IRQ_SET :: pci_mp_lock_set_edge [15:15] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_mp_lock_set_edge_MASK            0x00008000
#define BCHP_AFEC_PCI_IRQ_SET_pci_mp_lock_set_edge_SHIFT           15

/* AFEC :: PCI_IRQ_SET :: pci_acc_iter_irq_set [14:14] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_acc_iter_irq_set_MASK            0x00004000
#define BCHP_AFEC_PCI_IRQ_SET_pci_acc_iter_irq_set_SHIFT           14

/* AFEC :: PCI_IRQ_SET :: pci_ldpc_lock_set [13:13] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_lock_set_MASK               0x00002000
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_lock_set_SHIFT              13

/* AFEC :: PCI_IRQ_SET :: pci_xcs_irq_set [12:12] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_xcs_irq_set_MASK                 0x00001000
#define BCHP_AFEC_PCI_IRQ_SET_pci_xcs_irq_set_SHIFT                12

/* AFEC :: PCI_IRQ_SET :: pci_on1_irq_set [11:11] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_on1_irq_set_MASK                 0x00000800
#define BCHP_AFEC_PCI_IRQ_SET_pci_on1_irq_set_SHIFT                11

/* AFEC :: PCI_IRQ_SET :: pci_on2_irq_set [10:10] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_on2_irq_set_MASK                 0x00000400
#define BCHP_AFEC_PCI_IRQ_SET_pci_on2_irq_set_SHIFT                10

/* AFEC :: PCI_IRQ_SET :: pci_ldpc_blk_irq_set [09:09] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_blk_irq_set_MASK            0x00000200
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_blk_irq_set_SHIFT           9

/* AFEC :: PCI_IRQ_SET :: pci_ldpc_fail_irq_set [08:08] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_fail_irq_set_MASK           0x00000100
#define BCHP_AFEC_PCI_IRQ_SET_pci_ldpc_fail_irq_set_SHIFT          8

/* AFEC :: PCI_IRQ_SET :: pci_bch_nblk_rovr_set [07:07] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_nblk_rovr_set_MASK           0x00000080
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_nblk_rovr_set_SHIFT          7

/* AFEC :: PCI_IRQ_SET :: pci_bch_cblk_rovr_set [06:06] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_cblk_rovr_set_MASK           0x00000040
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_cblk_rovr_set_SHIFT          6

/* AFEC :: PCI_IRQ_SET :: pci_bch_bblk_rovr_set [05:05] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_bblk_rovr_set_MASK           0x00000020
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_bblk_rovr_set_SHIFT          5

/* AFEC :: PCI_IRQ_SET :: pci_bch_cbit_rovr_set [04:04] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_cbit_rovr_set_MASK           0x00000010
#define BCHP_AFEC_PCI_IRQ_SET_pci_bch_cbit_rovr_set_SHIFT          4

/* AFEC :: PCI_IRQ_SET :: pci_syncd_mismatch_set [03:03] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_syncd_mismatch_set_MASK          0x00000008
#define BCHP_AFEC_PCI_IRQ_SET_pci_syncd_mismatch_set_SHIFT         3

/* AFEC :: PCI_IRQ_SET :: pci_bbhdr_crc_error_set [02:02] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_bbhdr_crc_error_set_MASK         0x00000004
#define BCHP_AFEC_PCI_IRQ_SET_pci_bbhdr_crc_error_set_SHIFT        2

/* AFEC :: PCI_IRQ_SET :: pci_mp_lock_set [01:01] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_mp_lock_set_MASK                 0x00000002
#define BCHP_AFEC_PCI_IRQ_SET_pci_mp_lock_set_SHIFT                1

/* AFEC :: PCI_IRQ_SET :: pci_ofifo_overflow_set [00:00] */
#define BCHP_AFEC_PCI_IRQ_SET_pci_ofifo_overflow_set_MASK          0x00000001
#define BCHP_AFEC_PCI_IRQ_SET_pci_ofifo_overflow_set_SHIFT         0

/***************************************************************************
 *uP_IRQ_SET - PCI interrupt request set register
 ***************************************************************************/
/* AFEC :: uP_IRQ_SET :: reserved0 [31:17] */
#define BCHP_AFEC_uP_IRQ_SET_reserved0_MASK                        0xfffe0000
#define BCHP_AFEC_uP_IRQ_SET_reserved0_SHIFT                       17

/* AFEC :: uP_IRQ_SET :: uP_ldpc_lock_set_edge [16:16] */
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_lock_set_edge_MASK            0x00010000
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_lock_set_edge_SHIFT           16

/* AFEC :: uP_IRQ_SET :: uP_mp_lock_set_edge [15:15] */
#define BCHP_AFEC_uP_IRQ_SET_uP_mp_lock_set_edge_MASK              0x00008000
#define BCHP_AFEC_uP_IRQ_SET_uP_mp_lock_set_edge_SHIFT             15

/* AFEC :: uP_IRQ_SET :: uP_acc_iter_irq_set [14:14] */
#define BCHP_AFEC_uP_IRQ_SET_uP_acc_iter_irq_set_MASK              0x00004000
#define BCHP_AFEC_uP_IRQ_SET_uP_acc_iter_irq_set_SHIFT             14

/* AFEC :: uP_IRQ_SET :: uP_ldpc_lock_set [13:13] */
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_lock_set_MASK                 0x00002000
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_lock_set_SHIFT                13

/* AFEC :: uP_IRQ_SET :: uP_xcs_irq_set [12:12] */
#define BCHP_AFEC_uP_IRQ_SET_uP_xcs_irq_set_MASK                   0x00001000
#define BCHP_AFEC_uP_IRQ_SET_uP_xcs_irq_set_SHIFT                  12

/* AFEC :: uP_IRQ_SET :: uP_on1_irq_set [11:11] */
#define BCHP_AFEC_uP_IRQ_SET_uP_on1_irq_set_MASK                   0x00000800
#define BCHP_AFEC_uP_IRQ_SET_uP_on1_irq_set_SHIFT                  11

/* AFEC :: uP_IRQ_SET :: uP_on2_irq_set [10:10] */
#define BCHP_AFEC_uP_IRQ_SET_uP_on2_irq_set_MASK                   0x00000400
#define BCHP_AFEC_uP_IRQ_SET_uP_on2_irq_set_SHIFT                  10

/* AFEC :: uP_IRQ_SET :: uP_ldpc_blk_irq_set [09:09] */
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_blk_irq_set_MASK              0x00000200
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_blk_irq_set_SHIFT             9

/* AFEC :: uP_IRQ_SET :: uP_ldpc_fail_irq_set [08:08] */
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_fail_irq_set_MASK             0x00000100
#define BCHP_AFEC_uP_IRQ_SET_uP_ldpc_fail_irq_set_SHIFT            8

/* AFEC :: uP_IRQ_SET :: uP_bch_nblk_rovr_set [07:07] */
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_nblk_rovr_set_MASK             0x00000080
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_nblk_rovr_set_SHIFT            7

/* AFEC :: uP_IRQ_SET :: uP_bch_cblk_rovr_set [06:06] */
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_cblk_rovr_set_MASK             0x00000040
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_cblk_rovr_set_SHIFT            6

/* AFEC :: uP_IRQ_SET :: uP_bch_bblk_rovr_set [05:05] */
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_bblk_rovr_set_MASK             0x00000020
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_bblk_rovr_set_SHIFT            5

/* AFEC :: uP_IRQ_SET :: uP_bch_cbit_rovr_set [04:04] */
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_cbit_rovr_set_MASK             0x00000010
#define BCHP_AFEC_uP_IRQ_SET_uP_bch_cbit_rovr_set_SHIFT            4

/* AFEC :: uP_IRQ_SET :: uP_syncd_mismatch_set [03:03] */
#define BCHP_AFEC_uP_IRQ_SET_uP_syncd_mismatch_set_MASK            0x00000008
#define BCHP_AFEC_uP_IRQ_SET_uP_syncd_mismatch_set_SHIFT           3

/* AFEC :: uP_IRQ_SET :: uP_bbhdr_crc_error_set [02:02] */
#define BCHP_AFEC_uP_IRQ_SET_uP_bbhdr_crc_error_set_MASK           0x00000004
#define BCHP_AFEC_uP_IRQ_SET_uP_bbhdr_crc_error_set_SHIFT          2

/* AFEC :: uP_IRQ_SET :: uP_mp_lock_set [01:01] */
#define BCHP_AFEC_uP_IRQ_SET_uP_mp_lock_set_MASK                   0x00000002
#define BCHP_AFEC_uP_IRQ_SET_uP_mp_lock_set_SHIFT                  1

/* AFEC :: uP_IRQ_SET :: uP_ofifo_overflow_set [00:00] */
#define BCHP_AFEC_uP_IRQ_SET_uP_ofifo_overflow_set_MASK            0x00000001
#define BCHP_AFEC_uP_IRQ_SET_uP_ofifo_overflow_set_SHIFT           0

/***************************************************************************
 *PCI_IRQ_MSK - PCI interrupt request mask register
 ***************************************************************************/
/* AFEC :: PCI_IRQ_MSK :: reserved0 [31:17] */
#define BCHP_AFEC_PCI_IRQ_MSK_reserved0_MASK                       0xfffe0000
#define BCHP_AFEC_PCI_IRQ_MSK_reserved0_SHIFT                      17

/* AFEC :: PCI_IRQ_MSK :: ldpc_lock_msk_edge [16:16] */
#define BCHP_AFEC_PCI_IRQ_MSK_ldpc_lock_msk_edge_MASK              0x00010000
#define BCHP_AFEC_PCI_IRQ_MSK_ldpc_lock_msk_edge_SHIFT             16

/* AFEC :: PCI_IRQ_MSK :: pci_mp_lock_msk_edge [15:15] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_mp_lock_msk_edge_MASK            0x00008000
#define BCHP_AFEC_PCI_IRQ_MSK_pci_mp_lock_msk_edge_SHIFT           15

/* AFEC :: PCI_IRQ_MSK :: pci_acc_iter_irq_msk [14:14] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_acc_iter_irq_msk_MASK            0x00004000
#define BCHP_AFEC_PCI_IRQ_MSK_pci_acc_iter_irq_msk_SHIFT           14

/* AFEC :: PCI_IRQ_MSK :: pci_ldpc_lock_msk [13:13] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ldpc_lock_msk_MASK               0x00002000
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ldpc_lock_msk_SHIFT              13

/* AFEC :: PCI_IRQ_MSK :: pci_xcs_irq_msk [12:12] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_xcs_irq_msk_MASK                 0x00001000
#define BCHP_AFEC_PCI_IRQ_MSK_pci_xcs_irq_msk_SHIFT                12

/* AFEC :: PCI_IRQ_MSK :: pci_on1_irq_msk [11:11] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_on1_irq_msk_MASK                 0x00000800
#define BCHP_AFEC_PCI_IRQ_MSK_pci_on1_irq_msk_SHIFT                11

/* AFEC :: PCI_IRQ_MSK :: pci_on2_irq_msk [10:10] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_on2_irq_msk_MASK                 0x00000400
#define BCHP_AFEC_PCI_IRQ_MSK_pci_on2_irq_msk_SHIFT                10

/* AFEC :: PCI_IRQ_MSK :: pci_ldpc_blk_irq_msk [09:09] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ldpc_blk_irq_msk_MASK            0x00000200
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ldpc_blk_irq_msk_SHIFT           9

/* AFEC :: PCI_IRQ_MSK :: pci_ldpc_fail_irq_msk [08:08] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ldpc_fail_irq_msk_MASK           0x00000100
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ldpc_fail_irq_msk_SHIFT          8

/* AFEC :: PCI_IRQ_MSK :: pci_bch_nblk_rovr_msk [07:07] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_nblk_rovr_msk_MASK           0x00000080
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_nblk_rovr_msk_SHIFT          7

/* AFEC :: PCI_IRQ_MSK :: pci_bch_cblk_rovr_msk [06:06] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_cblk_rovr_msk_MASK           0x00000040
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_cblk_rovr_msk_SHIFT          6

/* AFEC :: PCI_IRQ_MSK :: pci_bch_bblk_rovr_msk [05:05] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_bblk_rovr_msk_MASK           0x00000020
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_bblk_rovr_msk_SHIFT          5

/* AFEC :: PCI_IRQ_MSK :: pci_bch_cbit_rovr_msk [04:04] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_cbit_rovr_msk_MASK           0x00000010
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bch_cbit_rovr_msk_SHIFT          4

/* AFEC :: PCI_IRQ_MSK :: pci_syncd_mismatch_msk [03:03] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_syncd_mismatch_msk_MASK          0x00000008
#define BCHP_AFEC_PCI_IRQ_MSK_pci_syncd_mismatch_msk_SHIFT         3

/* AFEC :: PCI_IRQ_MSK :: pci_bbhdr_crc_error_msk [02:02] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bbhdr_crc_error_msk_MASK         0x00000004
#define BCHP_AFEC_PCI_IRQ_MSK_pci_bbhdr_crc_error_msk_SHIFT        2

/* AFEC :: PCI_IRQ_MSK :: pci_mp_lock_msk [01:01] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_mp_lock_msk_MASK                 0x00000002
#define BCHP_AFEC_PCI_IRQ_MSK_pci_mp_lock_msk_SHIFT                1

/* AFEC :: PCI_IRQ_MSK :: pci_ofifo_overflow_msk [00:00] */
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ofifo_overflow_msk_MASK          0x00000001
#define BCHP_AFEC_PCI_IRQ_MSK_pci_ofifo_overflow_msk_SHIFT         0

/***************************************************************************
 *uP_IRQ_MSK - uP interrupt request mask register
 ***************************************************************************/
/* AFEC :: uP_IRQ_MSK :: reserved0 [31:17] */
#define BCHP_AFEC_uP_IRQ_MSK_reserved0_MASK                        0xfffe0000
#define BCHP_AFEC_uP_IRQ_MSK_reserved0_SHIFT                       17

/* AFEC :: uP_IRQ_MSK :: uP_ldpc_lock_msk_edge [16:16] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_lock_msk_edge_MASK            0x00010000
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_lock_msk_edge_SHIFT           16

/* AFEC :: uP_IRQ_MSK :: uP_mp_lock_msk_edge [15:15] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_mp_lock_msk_edge_MASK              0x00008000
#define BCHP_AFEC_uP_IRQ_MSK_uP_mp_lock_msk_edge_SHIFT             15

/* AFEC :: uP_IRQ_MSK :: uP_acc_iter_irq_msk [14:14] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_acc_iter_irq_msk_MASK              0x00004000
#define BCHP_AFEC_uP_IRQ_MSK_uP_acc_iter_irq_msk_SHIFT             14

/* AFEC :: uP_IRQ_MSK :: uP_ldpc_lock_msk [13:13] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_lock_msk_MASK                 0x00002000
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_lock_msk_SHIFT                13

/* AFEC :: uP_IRQ_MSK :: uP_xcs_irq_msk [12:12] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_xcs_irq_msk_MASK                   0x00001000
#define BCHP_AFEC_uP_IRQ_MSK_uP_xcs_irq_msk_SHIFT                  12

/* AFEC :: uP_IRQ_MSK :: uP_on1_irq_msk [11:11] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_on1_irq_msk_MASK                   0x00000800
#define BCHP_AFEC_uP_IRQ_MSK_uP_on1_irq_msk_SHIFT                  11

/* AFEC :: uP_IRQ_MSK :: uP_on2_irq_msk [10:10] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_on2_irq_msk_MASK                   0x00000400
#define BCHP_AFEC_uP_IRQ_MSK_uP_on2_irq_msk_SHIFT                  10

/* AFEC :: uP_IRQ_MSK :: uP_ldpc_blk_irq_msk [09:09] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_blk_irq_msk_MASK              0x00000200
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_blk_irq_msk_SHIFT             9

/* AFEC :: uP_IRQ_MSK :: uP_ldpc_fail_irq_msk [08:08] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_fail_irq_msk_MASK             0x00000100
#define BCHP_AFEC_uP_IRQ_MSK_uP_ldpc_fail_irq_msk_SHIFT            8

/* AFEC :: uP_IRQ_MSK :: uP_bch_nblk_rovr_msk [07:07] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_nblk_rovr_msk_MASK             0x00000080
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_nblk_rovr_msk_SHIFT            7

/* AFEC :: uP_IRQ_MSK :: uP_bch_cblk_rovr_msk [06:06] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_cblk_rovr_msk_MASK             0x00000040
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_cblk_rovr_msk_SHIFT            6

/* AFEC :: uP_IRQ_MSK :: uP_bch_bblk_rovr_msk [05:05] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_bblk_rovr_msk_MASK             0x00000020
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_bblk_rovr_msk_SHIFT            5

/* AFEC :: uP_IRQ_MSK :: uP_bch_cbit_rovr_msk [04:04] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_cbit_rovr_msk_MASK             0x00000010
#define BCHP_AFEC_uP_IRQ_MSK_uP_bch_cbit_rovr_msk_SHIFT            4

/* AFEC :: uP_IRQ_MSK :: uP_syncd_mismatch_msk [03:03] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_syncd_mismatch_msk_MASK            0x00000008
#define BCHP_AFEC_uP_IRQ_MSK_uP_syncd_mismatch_msk_SHIFT           3

/* AFEC :: uP_IRQ_MSK :: uP_bbhdr_crc_error_msk [02:02] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_bbhdr_crc_error_msk_MASK           0x00000004
#define BCHP_AFEC_uP_IRQ_MSK_uP_bbhdr_crc_error_msk_SHIFT          2

/* AFEC :: uP_IRQ_MSK :: uP_mp_lock_msk [01:01] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_mp_lock_msk_MASK                   0x00000002
#define BCHP_AFEC_uP_IRQ_MSK_uP_mp_lock_msk_SHIFT                  1

/* AFEC :: uP_IRQ_MSK :: uP_ofifo_overflow_msk [00:00] */
#define BCHP_AFEC_uP_IRQ_MSK_uP_ofifo_overflow_msk_MASK            0x00000001
#define BCHP_AFEC_uP_IRQ_MSK_uP_ofifo_overflow_msk_SHIFT           0

/***************************************************************************
 *PCI_IRQ_RESET - PCI interrupt request reset register
 ***************************************************************************/
/* AFEC :: PCI_IRQ_RESET :: reserved0 [31:17] */
#define BCHP_AFEC_PCI_IRQ_RESET_reserved0_MASK                     0xfffe0000
#define BCHP_AFEC_PCI_IRQ_RESET_reserved0_SHIFT                    17

/* AFEC :: PCI_IRQ_RESET :: pci_ldpc_lock_reset_edge [16:16] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_lock_reset_edge_MASK      0x00010000
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_lock_reset_edge_SHIFT     16

/* AFEC :: PCI_IRQ_RESET :: pci_mp_lock_reset_edge [15:15] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_mp_lock_reset_edge_MASK        0x00008000
#define BCHP_AFEC_PCI_IRQ_RESET_pci_mp_lock_reset_edge_SHIFT       15

/* AFEC :: PCI_IRQ_RESET :: pci_acc_iter_irq_reset [14:14] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_acc_iter_irq_reset_MASK        0x00004000
#define BCHP_AFEC_PCI_IRQ_RESET_pci_acc_iter_irq_reset_SHIFT       14

/* AFEC :: PCI_IRQ_RESET :: pci_ldpc_lock_reset [13:13] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_lock_reset_MASK           0x00002000
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_lock_reset_SHIFT          13

/* AFEC :: PCI_IRQ_RESET :: pci_xcs_irq_reset [12:12] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_xcs_irq_reset_MASK             0x00001000
#define BCHP_AFEC_PCI_IRQ_RESET_pci_xcs_irq_reset_SHIFT            12

/* AFEC :: PCI_IRQ_RESET :: pci_on1_irq_reset [11:11] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_on1_irq_reset_MASK             0x00000800
#define BCHP_AFEC_PCI_IRQ_RESET_pci_on1_irq_reset_SHIFT            11

/* AFEC :: PCI_IRQ_RESET :: pci_on2_irq_reset [10:10] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_on2_irq_reset_MASK             0x00000400
#define BCHP_AFEC_PCI_IRQ_RESET_pci_on2_irq_reset_SHIFT            10

/* AFEC :: PCI_IRQ_RESET :: pci_ldpc_blk_irq_reset [09:09] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_blk_irq_reset_MASK        0x00000200
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_blk_irq_reset_SHIFT       9

/* AFEC :: PCI_IRQ_RESET :: pci_ldpc_fail_irq_reset [08:08] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_fail_irq_reset_MASK       0x00000100
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ldpc_fail_irq_reset_SHIFT      8

/* AFEC :: PCI_IRQ_RESET :: pci_bch_nblk_rovr_reset [07:07] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_nblk_rovr_reset_MASK       0x00000080
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_nblk_rovr_reset_SHIFT      7

/* AFEC :: PCI_IRQ_RESET :: pci_bch_cblk_rovr_reset [06:06] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_cblk_rovr_reset_MASK       0x00000040
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_cblk_rovr_reset_SHIFT      6

/* AFEC :: PCI_IRQ_RESET :: pci_bch_bblk_rovr_reset [05:05] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_bblk_rovr_reset_MASK       0x00000020
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_bblk_rovr_reset_SHIFT      5

/* AFEC :: PCI_IRQ_RESET :: pci_bch_cbit_rovr_reset [04:04] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_cbit_rovr_reset_MASK       0x00000010
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bch_cbit_rovr_reset_SHIFT      4

/* AFEC :: PCI_IRQ_RESET :: pci_syncd_mismatch_reset [03:03] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_syncd_mismatch_reset_MASK      0x00000008
#define BCHP_AFEC_PCI_IRQ_RESET_pci_syncd_mismatch_reset_SHIFT     3

/* AFEC :: PCI_IRQ_RESET :: pci_bbhdr_crc_error_reset [02:02] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bbhdr_crc_error_reset_MASK     0x00000004
#define BCHP_AFEC_PCI_IRQ_RESET_pci_bbhdr_crc_error_reset_SHIFT    2

/* AFEC :: PCI_IRQ_RESET :: pci_mp_lock_reset [01:01] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_mp_lock_reset_MASK             0x00000002
#define BCHP_AFEC_PCI_IRQ_RESET_pci_mp_lock_reset_SHIFT            1

/* AFEC :: PCI_IRQ_RESET :: pci_ofifo_overflow_reset [00:00] */
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ofifo_overflow_reset_MASK      0x00000001
#define BCHP_AFEC_PCI_IRQ_RESET_pci_ofifo_overflow_reset_SHIFT     0

/***************************************************************************
 *uP_IRQ_RESET - PCI interrupt request reset register
 ***************************************************************************/
/* AFEC :: uP_IRQ_RESET :: reserved0 [31:17] */
#define BCHP_AFEC_uP_IRQ_RESET_reserved0_MASK                      0xfffe0000
#define BCHP_AFEC_uP_IRQ_RESET_reserved0_SHIFT                     17

/* AFEC :: uP_IRQ_RESET :: uP_ldpc_lock_reset_edge [16:16] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_lock_reset_edge_MASK        0x00010000
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_lock_reset_edge_SHIFT       16

/* AFEC :: uP_IRQ_RESET :: uP_mp_lock_reset_edge [15:15] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_mp_lock_reset_edge_MASK          0x00008000
#define BCHP_AFEC_uP_IRQ_RESET_uP_mp_lock_reset_edge_SHIFT         15

/* AFEC :: uP_IRQ_RESET :: uP_acc_iter_irq_reset [14:14] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_acc_iter_irq_reset_MASK          0x00004000
#define BCHP_AFEC_uP_IRQ_RESET_uP_acc_iter_irq_reset_SHIFT         14

/* AFEC :: uP_IRQ_RESET :: uP_ldpc_lock_reset [13:13] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_lock_reset_MASK             0x00002000
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_lock_reset_SHIFT            13

/* AFEC :: uP_IRQ_RESET :: uP_xcs_irq_reset [12:12] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_xcs_irq_reset_MASK               0x00001000
#define BCHP_AFEC_uP_IRQ_RESET_uP_xcs_irq_reset_SHIFT              12

/* AFEC :: uP_IRQ_RESET :: uP_on1_irq_reset [11:11] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_on1_irq_reset_MASK               0x00000800
#define BCHP_AFEC_uP_IRQ_RESET_uP_on1_irq_reset_SHIFT              11

/* AFEC :: uP_IRQ_RESET :: uP_on2_irq_reset [10:10] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_on2_irq_reset_MASK               0x00000400
#define BCHP_AFEC_uP_IRQ_RESET_uP_on2_irq_reset_SHIFT              10

/* AFEC :: uP_IRQ_RESET :: uP_ldpc_blk_irq_reset [09:09] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_blk_irq_reset_MASK          0x00000200
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_blk_irq_reset_SHIFT         9

/* AFEC :: uP_IRQ_RESET :: uP_ldpc_fail_irq_reset [08:08] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_fail_irq_reset_MASK         0x00000100
#define BCHP_AFEC_uP_IRQ_RESET_uP_ldpc_fail_irq_reset_SHIFT        8

/* AFEC :: uP_IRQ_RESET :: uP_bch_nblk_rovr_reset [07:07] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_nblk_rovr_reset_MASK         0x00000080
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_nblk_rovr_reset_SHIFT        7

/* AFEC :: uP_IRQ_RESET :: uP_bch_cblk_rovr_reset [06:06] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_cblk_rovr_reset_MASK         0x00000040
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_cblk_rovr_reset_SHIFT        6

/* AFEC :: uP_IRQ_RESET :: uP_bch_bblk_rovr_reset [05:05] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_bblk_rovr_reset_MASK         0x00000020
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_bblk_rovr_reset_SHIFT        5

/* AFEC :: uP_IRQ_RESET :: uP_bch_cbit_rovr_reset [04:04] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_cbit_rovr_reset_MASK         0x00000010
#define BCHP_AFEC_uP_IRQ_RESET_uP_bch_cbit_rovr_reset_SHIFT        4

/* AFEC :: uP_IRQ_RESET :: uP_syncd_mismatch_reset [03:03] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_syncd_mismatch_reset_MASK        0x00000008
#define BCHP_AFEC_uP_IRQ_RESET_uP_syncd_mismatch_reset_SHIFT       3

/* AFEC :: uP_IRQ_RESET :: uP_bbhdr_crc_error_reset [02:02] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_bbhdr_crc_error_reset_MASK       0x00000004
#define BCHP_AFEC_uP_IRQ_RESET_uP_bbhdr_crc_error_reset_SHIFT      2

/* AFEC :: uP_IRQ_RESET :: uP_mp_lock_reset [01:01] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_mp_lock_reset_MASK               0x00000002
#define BCHP_AFEC_uP_IRQ_RESET_uP_mp_lock_reset_SHIFT              1

/* AFEC :: uP_IRQ_RESET :: uP_ofifo_overflow_reset [00:00] */
#define BCHP_AFEC_uP_IRQ_RESET_uP_ofifo_overflow_reset_MASK        0x00000001
#define BCHP_AFEC_uP_IRQ_RESET_uP_ofifo_overflow_reset_SHIFT       0

/***************************************************************************
 *USE_16K_FECFRAME - AFEC 16K FECFRAME enable register. This register may not have any particular effect one early revisions of 4506 or 7335
 ***************************************************************************/
/* AFEC :: USE_16K_FECFRAME :: reserved0 [31:05] */
#define BCHP_AFEC_USE_16K_FECFRAME_reserved0_MASK                  0xffffffe0
#define BCHP_AFEC_USE_16K_FECFRAME_reserved0_SHIFT                 5

/* AFEC :: USE_16K_FECFRAME :: RATE_3o5_ENABLE [04:04] */
#define BCHP_AFEC_USE_16K_FECFRAME_RATE_3o5_ENABLE_MASK            0x00000010
#define BCHP_AFEC_USE_16K_FECFRAME_RATE_3o5_ENABLE_SHIFT           4

/* AFEC :: USE_16K_FECFRAME :: reserved1 [03:01] */
#define BCHP_AFEC_USE_16K_FECFRAME_reserved1_MASK                  0x0000000e
#define BCHP_AFEC_USE_16K_FECFRAME_reserved1_SHIFT                 1

/* AFEC :: USE_16K_FECFRAME :: BCH_16K_FECFRAME [00:00] */
#define BCHP_AFEC_USE_16K_FECFRAME_BCH_16K_FECFRAME_MASK           0x00000001
#define BCHP_AFEC_USE_16K_FECFRAME_BCH_16K_FECFRAME_SHIFT          0

/***************************************************************************
 *TM_0 - MPEG tst mode register for edge ram/met ram
 ***************************************************************************/
/* AFEC :: TM_0 :: tm3_met_ram [31:28] */
#define BCHP_AFEC_TM_0_tm3_met_ram_MASK                            0xf0000000
#define BCHP_AFEC_TM_0_tm3_met_ram_SHIFT                           28

/* AFEC :: TM_0 :: tm3_edge_ram [27:24] */
#define BCHP_AFEC_TM_0_tm3_edge_ram_MASK                           0x0f000000
#define BCHP_AFEC_TM_0_tm3_edge_ram_SHIFT                          24

/* AFEC :: TM_0 :: tm2_met_ram [23:20] */
#define BCHP_AFEC_TM_0_tm2_met_ram_MASK                            0x00f00000
#define BCHP_AFEC_TM_0_tm2_met_ram_SHIFT                           20

/* AFEC :: TM_0 :: tm2_edge_ram [19:16] */
#define BCHP_AFEC_TM_0_tm2_edge_ram_MASK                           0x000f0000
#define BCHP_AFEC_TM_0_tm2_edge_ram_SHIFT                          16

/* AFEC :: TM_0 :: tm1_met_ram [15:12] */
#define BCHP_AFEC_TM_0_tm1_met_ram_MASK                            0x0000f000
#define BCHP_AFEC_TM_0_tm1_met_ram_SHIFT                           12

/* AFEC :: TM_0 :: tm1_edge_ram [11:08] */
#define BCHP_AFEC_TM_0_tm1_edge_ram_MASK                           0x00000f00
#define BCHP_AFEC_TM_0_tm1_edge_ram_SHIFT                          8

/* AFEC :: TM_0 :: tm0_met_ram [07:04] */
#define BCHP_AFEC_TM_0_tm0_met_ram_MASK                            0x000000f0
#define BCHP_AFEC_TM_0_tm0_met_ram_SHIFT                           4

/* AFEC :: TM_0 :: tm0_edge_ram [03:00] */
#define BCHP_AFEC_TM_0_tm0_edge_ram_MASK                           0x0000000f
#define BCHP_AFEC_TM_0_tm0_edge_ram_SHIFT                          0

/***************************************************************************
 *TM_1 - MPEG tst mode register for edge ram/met ram
 ***************************************************************************/
/* AFEC :: TM_1 :: tm7_met_ram [31:28] */
#define BCHP_AFEC_TM_1_tm7_met_ram_MASK                            0xf0000000
#define BCHP_AFEC_TM_1_tm7_met_ram_SHIFT                           28

/* AFEC :: TM_1 :: tm7_edge_ram [27:24] */
#define BCHP_AFEC_TM_1_tm7_edge_ram_MASK                           0x0f000000
#define BCHP_AFEC_TM_1_tm7_edge_ram_SHIFT                          24

/* AFEC :: TM_1 :: tm6_met_ram [23:20] */
#define BCHP_AFEC_TM_1_tm6_met_ram_MASK                            0x00f00000
#define BCHP_AFEC_TM_1_tm6_met_ram_SHIFT                           20

/* AFEC :: TM_1 :: tm6_edge_ram [19:16] */
#define BCHP_AFEC_TM_1_tm6_edge_ram_MASK                           0x000f0000
#define BCHP_AFEC_TM_1_tm6_edge_ram_SHIFT                          16

/* AFEC :: TM_1 :: tm5_met_ram [15:12] */
#define BCHP_AFEC_TM_1_tm5_met_ram_MASK                            0x0000f000
#define BCHP_AFEC_TM_1_tm5_met_ram_SHIFT                           12

/* AFEC :: TM_1 :: tm5_edge_ram [11:08] */
#define BCHP_AFEC_TM_1_tm5_edge_ram_MASK                           0x00000f00
#define BCHP_AFEC_TM_1_tm5_edge_ram_SHIFT                          8

/* AFEC :: TM_1 :: tm4_met_ram [07:04] */
#define BCHP_AFEC_TM_1_tm4_met_ram_MASK                            0x000000f0
#define BCHP_AFEC_TM_1_tm4_met_ram_SHIFT                           4

/* AFEC :: TM_1 :: tm4_edge_ram [03:00] */
#define BCHP_AFEC_TM_1_tm4_edge_ram_MASK                           0x0000000f
#define BCHP_AFEC_TM_1_tm4_edge_ram_SHIFT                          0

/***************************************************************************
 *TM_2 - MPEG tst mode register for edge ram/met ram
 ***************************************************************************/
/* AFEC :: TM_2 :: reserved0 [31:31] */
#define BCHP_AFEC_TM_2_reserved0_MASK                              0x80000000
#define BCHP_AFEC_TM_2_reserved0_SHIFT                             31

/* AFEC :: TM_2 :: tm_synd_ram_1 [30:27] */
#define BCHP_AFEC_TM_2_tm_synd_ram_1_MASK                          0x78000000
#define BCHP_AFEC_TM_2_tm_synd_ram_1_SHIFT                         27

/* AFEC :: TM_2 :: tm_synd_ram_0 [26:23] */
#define BCHP_AFEC_TM_2_tm_synd_ram_0_MASK                          0x07800000
#define BCHP_AFEC_TM_2_tm_synd_ram_0_SHIFT                         23

/* AFEC :: TM_2 :: tm1_bs_rom [22:18] */
#define BCHP_AFEC_TM_2_tm1_bs_rom_MASK                             0x007c0000
#define BCHP_AFEC_TM_2_tm1_bs_rom_SHIFT                            18

/* AFEC :: TM_2 :: tm_sm_rom [17:13] */
#define BCHP_AFEC_TM_2_tm_sm_rom_MASK                              0x0003e000
#define BCHP_AFEC_TM_2_tm_sm_rom_SHIFT                             13

/* AFEC :: TM_2 :: tm_em_rom [12:08] */
#define BCHP_AFEC_TM_2_tm_em_rom_MASK                              0x00001f00
#define BCHP_AFEC_TM_2_tm_em_rom_SHIFT                             8

/* AFEC :: TM_2 :: tm_bs_pram [07:04] */
#define BCHP_AFEC_TM_2_tm_bs_pram_MASK                             0x000000f0
#define BCHP_AFEC_TM_2_tm_bs_pram_SHIFT                            4

/* AFEC :: TM_2 :: tm_em_pram [03:00] */
#define BCHP_AFEC_TM_2_tm_em_pram_MASK                             0x0000000f
#define BCHP_AFEC_TM_2_tm_em_pram_SHIFT                            0

/***************************************************************************
 *TM_3 - MPEG tst mode register for edge ram/met ram
 ***************************************************************************/
/* AFEC :: TM_3 :: reserved0 [31:24] */
#define BCHP_AFEC_TM_3_reserved0_MASK                              0xff000000
#define BCHP_AFEC_TM_3_reserved0_SHIFT                             24

/* AFEC :: TM_3 :: tm_synd_ram_7 [23:20] */
#define BCHP_AFEC_TM_3_tm_synd_ram_7_MASK                          0x00f00000
#define BCHP_AFEC_TM_3_tm_synd_ram_7_SHIFT                         20

/* AFEC :: TM_3 :: tm_synd_ram_6 [19:16] */
#define BCHP_AFEC_TM_3_tm_synd_ram_6_MASK                          0x000f0000
#define BCHP_AFEC_TM_3_tm_synd_ram_6_SHIFT                         16

/* AFEC :: TM_3 :: tm_synd_ram_5 [15:12] */
#define BCHP_AFEC_TM_3_tm_synd_ram_5_MASK                          0x0000f000
#define BCHP_AFEC_TM_3_tm_synd_ram_5_SHIFT                         12

/* AFEC :: TM_3 :: tm_synd_ram_4 [11:08] */
#define BCHP_AFEC_TM_3_tm_synd_ram_4_MASK                          0x00000f00
#define BCHP_AFEC_TM_3_tm_synd_ram_4_SHIFT                         8

/* AFEC :: TM_3 :: tm_synd_ram_3 [07:04] */
#define BCHP_AFEC_TM_3_tm_synd_ram_3_MASK                          0x000000f0
#define BCHP_AFEC_TM_3_tm_synd_ram_3_SHIFT                         4

/* AFEC :: TM_3 :: tm_synd_ram_2 [03:00] */
#define BCHP_AFEC_TM_3_tm_synd_ram_2_MASK                          0x0000000f
#define BCHP_AFEC_TM_3_tm_synd_ram_2_SHIFT                         0

/***************************************************************************
 *TM_4 - MPEG tst mode register for edge ram/met ram
 ***************************************************************************/
/* AFEC :: TM_4 :: reserved0 [31:28] */
#define BCHP_AFEC_TM_4_reserved0_MASK                              0xf0000000
#define BCHP_AFEC_TM_4_reserved0_SHIFT                             28

/* AFEC :: TM_4 :: tm_smoother_fifo_1 [27:24] */
#define BCHP_AFEC_TM_4_tm_smoother_fifo_1_MASK                     0x0f000000
#define BCHP_AFEC_TM_4_tm_smoother_fifo_1_SHIFT                    24

/* AFEC :: TM_4 :: tm_smoother_fifo_0 [23:20] */
#define BCHP_AFEC_TM_4_tm_smoother_fifo_0_MASK                     0x00f00000
#define BCHP_AFEC_TM_4_tm_smoother_fifo_0_SHIFT                    20

/* AFEC :: TM_4 :: tm_outfifo [19:16] */
#define BCHP_AFEC_TM_4_tm_outfifo_MASK                             0x000f0000
#define BCHP_AFEC_TM_4_tm_outfifo_SHIFT                            16

/* AFEC :: TM_4 :: tm_infifo_3 [15:12] */
#define BCHP_AFEC_TM_4_tm_infifo_3_MASK                            0x0000f000
#define BCHP_AFEC_TM_4_tm_infifo_3_SHIFT                           12

/* AFEC :: TM_4 :: tm_infifo_2 [11:08] */
#define BCHP_AFEC_TM_4_tm_infifo_2_MASK                            0x00000f00
#define BCHP_AFEC_TM_4_tm_infifo_2_SHIFT                           8

/* AFEC :: TM_4 :: tm_infifo_1 [07:04] */
#define BCHP_AFEC_TM_4_tm_infifo_1_MASK                            0x000000f0
#define BCHP_AFEC_TM_4_tm_infifo_1_SHIFT                           4

/* AFEC :: TM_4 :: tm_infifo_0 [03:00] */
#define BCHP_AFEC_TM_4_tm_infifo_0_MASK                            0x0000000f
#define BCHP_AFEC_TM_4_tm_infifo_0_SHIFT                           0

#endif /* #ifndef BCHP_AFEC_H__ */

/* End of File */
