<DOC>
<DOCNO>
EP-0006119
</DOCNO>
<TEXT>
<DATE>
19800109
</DATE>
<IPC-CLASSIFICATIONS>
H01L-27/06 H01L-21/265 <main>H01L-27/06</main> H01L-27/07 H01L-21/337 H01L-21/70 H01L-29/66 H01L-21/8222 H01L-21/82 H01L-21/02 H03K-19/08 H01L-29/808 H01L-29/80 H01L-21/8248 
</IPC-CLASSIFICATIONS>
<TITLE>
integrated junction field effect transistor and method for making same.
</TITLE>
<APPLICANT>
ibmus<sep>international business machines corporation<sep>international business machines corporationold orchard roadarmonk, n.y. 10504us<sep>international business machines corporation<sep>
</APPLICANT>
<INVENTOR>
bergeron david leo<sep>stephens geoffrey brownell<sep>bergeron, david leo<sep>stephens, geoffrey brownell<sep>bergeron, david leo21 dufresne drivewinooski vermont 05404us<sep>stephens, geoffrey brownell1320 yubinaranda circlecary north carolina 27511us<sep>bergeron, david leo<sep>stephens, geoffrey brownell<sep>bergeron, david leo21 dufresne drivewinooski vermont 05404us<sep>stephens, geoffrey brownell1320 yubinaranda circlecary north carolina 27511us<sep>
</INVENTOR>
<ABSTRACT>
1.  integrated barrier layer field effect transistor which with respect to its design and production is arranged compatible with bipolar transistors on the same semiconductor wafer, where in a semiconductor zone (40a, 44) of a first conductivity type which usually is provided as the collector region of a lateral bipolar transistor a source region (54) and laterally thereto a drain region (56) of the opposite second conductivity type are arranged and where a channel region (80) of the second conductivity type connecting the source and drain regions (54, 56) is implanted in the semiconductor zone (40) of the first conductivity type which serves as the gate region of the barrier layer field effect transistor, characterized in that the semiconductor region (40) of the first conductivity type serves either as a base region of a vertical, or as a collector region of a lateral bipolar transistor, and in that the drain region (36, 56, 70; 56, 38) permeates this semiconductor region (40), dividing it in the manner of an insulation into a first (40) zone containing the barrier layer field effect transistor, and into a second (44) zone containing the bipolar transistor. 
</ABSTRACT>
<DESCRIPTION>
integrierter sperrschicht-feldeffekt-transistor und verfahren zu dessen herstellung die erfindung bezieht sich auf einen integrierten sperrschicht-feldeffekt-transistor und ein verfahren zu dessen herstellung, der hinsichtlich seiner ausbildung und herstellung verträglich mit auf demselben halbleiterplättchen angeordneten bipolar-transistoren ist. bei bekannten verfahren zur gleichzeitigen herstellung von sperrschicht-feldeffekt-transistoren und npn-bipolar-transistoren auf demselben halbleiterplättchen unter anwendung derselben halbleiterprozesse dient eine n-epitaxieschicht als n-kanalzone. ausserdem dienen p -basiszonen als gatezone und n+-anschlusszonen als source- und drainzonen. die nachteile der in dieser weise verwirklichten strukturen liegen in einer relativ geringen integrationsdichte und in einer verbesserungsbedürftigen leistungsfähigkeit. der grund dafür liegt darin, dass die n-epitaxieschicht mit ihren grossen toleranzen in dicke und spezifischem widerstand die eigenschaften des sperrschicht-feldeffekt-transistors bestimmt. in der zeitschrift "ieee international solid state circuit conference, digest of technical papiers, 1977, ist unter dem titel a fast 1024-bit bipolar ram using jfet load devices" auf den seiten 70, 71 und 238 die herstellung einer n-epitaxieschicht auf einem p-substrat beschrieben, wobei in der n-epitaxieschicht abgesenkte oxid-isolationszonen gebildet werden, die bis in das substrat reichen. der durchzuführende oxidationsprozess führt an der substratoberfläche zu einer verringerung der bor-p-dotierung, so dass sich längs der bodenfläche der abgesenkten oxidzonen ein n-kanal ausbildet, der die kanalzone des sperrschicht feldeffekt-transistors darstellt. dieses verfahren lässt eine kontrolle über die leitfähigkeitseigenschaften des feldeffekt-transistors nicht zu. ausserdem kann der auf diese weise hergestellte sperrschicht-feldeffekt-transistor nicht als schalter verwendet werden, da die gesamte epitaxieschicht selbst als gatezone wirkt, die nicht mit der erforderlich hohen geschwindigkeit, wie sie bei einer anwendung in logischen schaltungen üblich ist, umschaltbar ist. ausserdem ist in der zeitschrift solid state electronics", 1975, vol. 18, auf den seiten 937 und 941, unter dem titel ¯,gate modulated bipolar transistor eine struktur mit einem sperrschicht-feldeffekttransistor (jfet) und einem mit diesem verschmolzenen bipolar-transistor beschrieben. dabei bildet der kollektor des pnp-transistors gleichzeitig die gatezone des jfet's. durch betrieb des basis-kollektor überganges in sperrichtung wird der basisstrom in der bei einem jfet üblichen weise unterdrückt, wobei'die n epitaxieschicht als kanalzone wirkt. nachteilig ist auch hier, dass die eigenschaften des jfet's von den schwankungen der epitaxieschicht in ihrer dicke und in ihrem dotierungspegel abhängen. der auf diese weise hergestellte sperrschicht-feldeffekt-transistor kann lediglich als element einer bistabilen schaltung verwendet werden und nicht als aktiver logischer schaltkreis. auch die erreichbare packungsdichte entspricht nicht der angestrebten höhe. hier will die erfindung abhilfe schaffen. die erfindung, wie sie in den ansprüchen gekennzeichnet ist, löst die aufgabe, einen sperrschicht-feldeffekt-transistor und ein verfahren zu dessen herstellung anzugeben, der unter anwendung bestehender bipolarer halbleiterprozesse die erzielung einer hohen integrationsdichte gewährleistet und eine verschmelzung mit gleichzeitig hergestellten bipolar transistoren zulässt. die durch die erfindung erreichten vorteile sind im wesentlichen darin zu sehen, dass ein sperrschicht-feldeffekt transistor erzielt wird, der hinsichtlich seines platzbedarfes und seiner eigenschaften ausserordentlich vorteilhaft ist und gleichzeitig mit ebenfalls gute eigenschaften aufweisenden npn- oder pnp-bipolar-transistoren herstellbar ist. der sperrschicht-feldeffekt-transistor eignet sich als schaltelement und als aktives lastelement in einer bipolaren logischen schaltung. der feldeffekt-transistor ist mit einem bipolar-transistor verschmelzbar; die dabei gegenüber herkömmlichen strukturen erzielte platzersparnis liegt über 30 %. die erfindung wird im folgenden anhand
</DESCRIPTION>
<CLAIMS>
   patentanspruche      1. integrierter sperrschicht-feldeffekt-transistor, der hinsichtlich seiner ausbildung und herstellung ver träglich mit auf demselben halbleiterplättchen ange ordneten bipolar-transistoren ist, dadurch gekennzeichnet, dass in einer normalerweise als basiszone eines verti kalen oder als kollektorzone eines lateralen bipolar transistors vorgesehenen halbleiterzone (40) eines ersten leitungstyps eine sourcezone (54) und lateral dazu eine drainzone (56) des entgegengesetzten zweiten leitungstyps angeordnet sind und dass ein die source- und drainzone (54, 56) verbindende kanalzone (80) des zweiten leitungstyps in die halb leiterzone (40) des ersten leitungstyps implantiert ist, die als gatezone des sperrschicht-feldeffekt transistors dient.   2. integrierter sperrschicht-feldeffekt-transistor nach anspruch 1, dadurch gekennzeichnet, dass die drainzone (56) die halbleiterzone (40) des ersten leitungstyps durchdringt und sie in zwei gegen einander isolierte bereiche unterteilt, dass der zusätzlich die sourcezone (54) und die kanal zone (80) enthaltende erste bereich als gatezone des sperrschicht-feldeffekt-transistors dient und dass in den zweiten bereich eine emitterzone des zweiten leitungstyps eines vertikalen bipolar-transi stors eingebracht ist, dessen kollektorzone (38) durch die drainzone (56) und dessen basiszone durch den zweiten bereich der halbleiterzone (40) gebildet ist.     3. integrierter sperrschicht-feldeffekt-transistor nach anspruch 2, dadurch gekennzeichnet, dass die gatezone (40) mit der drain/kollektorzone (38, 56) leitend verbunden ist, so dass der sperrschicht feldeffekt-transistor das lastelement des lateralen bipolar-transistors bildet.   4. integrierter sperrschicht-feldeffekt-transistor nach anspruch 1, dadurch gekennzeichnet, dass die drainzone (56) die halbleiterzone (40) des ersten leitungstyps durchdringt und sie in zwei gegen einander isolierte bereiche unterteilt, dass der zusätzlich die sourcezone (54) und die kanal zone (80) enthaltende erste bereich als gatezone des sperrschicht-feldeffekt-transistors dient und dass in die drainzone (56) eine emitterzone des ersten leitungstyps eines lateralen bipolar-transistors ein gebracht ist, dessen basiszone (70) durch die drain zone (56) und dessen kollektorzone druch den zweiten bereich (44) der halbleiterzone 40 gebildet wird.   5. verfahren zur herstellung des sperrschicht-feldeffekt transistors, dadurch gekennzeichent, dass im zuge der herstellung von bipolar-transistoren nach dem einbringen von als basis zonen von vertikalen oder als kollektorzone von lateralen bipolar-transi storen dienenden halbleiterzonen (40) eines ersten leitungstyps in eine halbleiterschicht (4) eines zweiten leitungstyps auf mindestens eine der halb leiterzonen (4q) eine maskierungsschicht aufgebracht wird, dass im bereich eines ersten maskenfensters die drain zone (56) des zweiten leitungstyps und im bereich eines zweiten maskenfensters die sourcezone (54) des zweiten leitungstyps eines sperrschicht-feldeffekt   transistors eingebracht werden und dass schliesslich eine die drainzone (56) mit der source zone (54) verbindende kanalzone (80) des zweiten lei tungstyps in die halbleiterzone (40) implantiert wird.   6. verfahren nach anspruch 5, zur herstellung eines sperr schicht-feldeffekt-transistors nach anspruch 2, dadurch gekennzeichent, dass nach dem einbringen der als basiszone eines verti kalen bipolar-transistors dienenden halbleiterzone (40) im bereich des ersten maskenfensters die drainzone (56), im bereich des zweiten maskenfensters die sourcezone  (54) und im bereich eines zusätzlichen dritten masken fensters die emitterzone des bipolar-transistors in den zweiten bereich der halbleiterzone (40) eingebracht wird.    7. verfahren nach anpruch 5, zur herstellung eines sperr schicht-feldeffekt-transistors nach anspruch 4, dadurch gekennzeichnet, dass nach dem einbringen der als kollektorzone eines lateralen bipolar-transistors dienenden halbleiter zone (40) im bereich des ersten maskenfensters die drainzone (56), im bereich des zweiten maskenfensters die sourcezone (54) und im bereich eines dritten maskenfensters in die drainzone (56) die emitterzone des bipolar-transistors eingebracht wird.  
</CLAIMS>
</TEXT>
</DOC>
