delay= 0.7* （net数量/通道数量）+30*fpga数量
TDM比率为8的倍数 且有上限（每一条边）
动量总和小于物理通道数的*0.3



score=maxdelay*(1+0.2*运行时间)
Q2：source节点和sink节点如果同时在同一个FPGA，需要输出这条path吗？[0826]
A2：如果算法布线结果没有将这条路径绕出该FPGA，则无需在路径种输出，若绕出了该FPGA，则需要输出。



通道数量越多  初始布局越应该选  权值为：max(0,50-通道数量)
该边被使用的net数量越多  越不应该选    ：min(200 , 1+k*已使用的net数量)  k为超参数 进行调整
每个FPGA对外连接数有限制    如果有结点达到限制了  直接取消连边

先考虑加边   按照fpga上所包含的源点数量进行排序  分配   10%      a  b  c  d   ab ac ad bc bd cd   n(n-1)/2
一组net最多包含的结点 大于等于16就使用最短路进行初始分配  否则使用最短路
10%用来调整



当一条边使用net很多的时候  直接增加通道数是很优的     

可以新增两条边 

TDM有上限512

delay为0不输出 //TODO