TimeQuest Timing Analyzer report for Debug
Tue Dec 02 23:24:10 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Hold: 'Clock10'
 14. Slow Model Minimum Pulse Width: 'Clock10'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'Clock10'
 25. Fast Model Hold: 'Clock10'
 26. Fast Model Minimum Pulse Width: 'Clock10'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Tue Dec 02 23:24:08 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock10    ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.83 MHz ; 150.83 MHz      ; Clock10    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 93.370 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.445 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 48.889 ; 0.000               ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 93.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.666      ;
; 93.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.666      ;
; 93.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.666      ;
; 93.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.666      ;
; 93.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.666      ;
; 93.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.666      ;
; 93.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.666      ;
; 93.389 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.646      ;
; 93.389 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.646      ;
; 93.389 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.646      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.511 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.527      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.530 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 6.508      ;
; 93.544 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.492      ;
; 93.544 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.492      ;
; 93.544 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.492      ;
; 93.544 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.492      ;
; 93.544 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.492      ;
; 93.544 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.492      ;
; 93.544 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.492      ;
; 93.563 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.472      ;
; 93.563 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.472      ;
; 93.563 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.472      ;
; 93.576 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.460      ;
; 93.576 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.460      ;
; 93.576 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.460      ;
; 93.576 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.460      ;
; 93.576 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.460      ;
; 93.576 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.460      ;
; 93.576 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.460      ;
; 93.587 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.449      ;
; 93.587 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.449      ;
; 93.587 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.449      ;
; 93.587 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.449      ;
; 93.587 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.449      ;
; 93.587 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.449      ;
; 93.587 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.449      ;
; 93.593 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.443      ;
; 93.593 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.443      ;
; 93.593 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.443      ;
; 93.593 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.443      ;
; 93.593 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.443      ;
; 93.593 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.443      ;
; 93.593 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.443      ;
; 93.595 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.440      ;
; 93.595 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.440      ;
; 93.595 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.440      ;
; 93.606 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.429      ;
; 93.606 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.429      ;
; 93.606 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.429      ;
; 93.612 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.423      ;
; 93.612 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.423      ;
; 93.612 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.423      ;
; 93.637 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.399      ;
; 93.637 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.399      ;
; 93.637 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.399      ;
; 93.637 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.399      ;
; 93.637 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.399      ;
; 93.637 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.399      ;
; 93.637 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.399      ;
; 93.656 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.379      ;
; 93.656 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.379      ;
; 93.656 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.379      ;
; 93.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.370      ;
; 93.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.370      ;
; 93.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.370      ;
; 93.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.370      ;
; 93.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.370      ;
; 93.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.370      ;
; 93.666 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 6.370      ;
; 93.685 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 6.350      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                                                                          ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[8]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[8]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ClkDivider:clkdi|clkReg                                   ; ClkDivider:clkdi|clkReg                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; ClkDivider:clkdi|counter[31]                              ; ClkDivider:clkdi|counter[31]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.915      ;
; 0.968 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; ClkDivider:clkdi|counter[16]                              ; ClkDivider:clkdi|counter[16]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; ClkDivider:clkdi|counter[2]                               ; ClkDivider:clkdi|counter[2]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[4]                               ; ClkDivider:clkdi|counter[4]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[14]                              ; ClkDivider:clkdi|counter[14]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[15]                              ; ClkDivider:clkdi|counter[15]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[20]                              ; ClkDivider:clkdi|counter[20]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[23]                              ; ClkDivider:clkdi|counter[23]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[25]                              ; ClkDivider:clkdi|counter[25]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; ClkDivider:clkdi|counter[27]                              ; ClkDivider:clkdi|counter[27]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; ClkDivider:clkdi|counter[1]                               ; ClkDivider:clkdi|counter[1]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; ClkDivider:clkdi|counter[9]                               ; ClkDivider:clkdi|counter[9]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[11]                              ; ClkDivider:clkdi|counter[11]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[29]                              ; ClkDivider:clkdi|counter[29]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; ClkDivider:clkdi|counter[30]                              ; ClkDivider:clkdi|counter[30]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.263      ;
; 0.987 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.273      ;
; 1.007 ; ClkDivider:clkdi|counter[12]                              ; ClkDivider:clkdi|counter[12]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.007 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.293      ;
; 1.011 ; ClkDivider:clkdi|counter[3]                               ; ClkDivider:clkdi|counter[3]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; ClkDivider:clkdi|counter[19]                              ; ClkDivider:clkdi|counter[19]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; ClkDivider:clkdi|counter[6]                               ; ClkDivider:clkdi|counter[6]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; ClkDivider:clkdi|counter[22]                              ; ClkDivider:clkdi|counter[22]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; ClkDivider:clkdi|counter[24]                              ; ClkDivider:clkdi|counter[24]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ClkDivider:clkdi|counter[26]                              ; ClkDivider:clkdi|counter[26]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; ClkDivider:clkdi|counter[28]                              ; ClkDivider:clkdi|counter[28]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.302      ;
; 1.082 ; ClkDivider:clkdi|counter[30]                              ; ClkDivider:clkdi|clkReg                                   ; Clock10      ; Clock10     ; 0.000        ; 0.778      ; 2.146      ;
; 1.149 ; ClkDivider:clkdi|counter[31]                              ; ClkDivider:clkdi|clkReg                                   ; Clock10      ; Clock10     ; 0.000        ; 0.778      ; 2.213      ;
; 1.249 ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[8] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.535      ;
; 1.333 ; ClkDivider:clkdi|counter[29]                              ; ClkDivider:clkdi|clkReg                                   ; Clock10      ; Clock10     ; 0.000        ; 0.778      ; 2.397      ;
; 1.400 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.400 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.686      ;
; 1.402 ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                  ; IO_controller:ioCtrl|Hex:heX|rhexOut[15]                  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.688      ;
; 1.404 ; ClkDivider:clkdi|counter[14]                              ; ClkDivider:clkdi|counter[15]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[2]                               ; ClkDivider:clkdi|counter[3]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[25]                              ; ClkDivider:clkdi|counter[26]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; ClkDivider:clkdi|counter[27]                              ; ClkDivider:clkdi|counter[28]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 1.690      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.163 ; 7.163 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.163 ; 7.163 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 5.814 ; 5.814 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 6.013 ; 6.013 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 6.074 ; 6.074 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 5.544 ; 5.544 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 4.707 ; 4.707 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 4.016 ; 4.016 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 4.674 ; 4.674 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 5.544 ; 5.544 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 5.275 ; 5.275 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 4.946 ; 4.946 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 5.398 ; 5.398 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 5.174 ; 5.174 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 4.947 ; 4.947 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 5.503 ; 5.503 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -3.789 ; -3.789 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -3.789 ; -3.789 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -3.791 ; -3.791 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -3.796 ; -3.796 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -3.891 ; -3.891 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -2.004 ; -2.004 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -2.118 ; -2.118 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -2.004 ; -2.004 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -2.181 ; -2.181 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -2.196 ; -2.196 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -2.240 ; -2.240 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -2.108 ; -2.108 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -2.182 ; -2.182 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -2.584 ; -2.584 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -2.442 ; -2.442 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -2.082 ; -2.082 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 10.290 ; 10.290 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.039  ; 9.039  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.666  ; 9.666  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 10.035 ; 10.035 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.497  ; 9.497  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 10.290 ; 10.290 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.983  ; 9.983  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.857  ; 9.857  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 11.447 ; 11.447 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.110 ; 10.110 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 10.221 ; 10.221 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 10.740 ; 10.740 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 10.550 ; 10.550 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 11.447 ; 11.447 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.896 ; 10.896 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 10.740 ; 10.740 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.857 ; 10.857 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 10.721 ; 10.721 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 10.496 ; 10.496 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 10.535 ; 10.535 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.532 ; 10.532 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.729 ; 10.729 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.841 ; 10.841 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.857 ; 10.857 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.901 ; 10.901 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 10.584 ; 10.584 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.897 ; 10.897 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.901 ; 10.901 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 10.730 ; 10.730 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 10.715 ; 10.715 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 10.373 ; 10.373 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.732 ; 10.732 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.517  ; 8.517  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.154  ; 8.154  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.135  ; 8.135  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.100  ; 8.100  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.517  ; 8.517  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.463  ; 8.463  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.082  ; 8.082  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 8.110  ; 8.110  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.142  ; 8.142  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 8.597  ; 8.597  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 7.979  ; 7.979  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.266  ; 8.266  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 8.344  ; 8.344  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.377  ; 8.377  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.587  ; 8.587  ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.466  ; 8.466  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.470  ; 8.470  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.597  ; 8.597  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 8.057  ; 8.057  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.430  ; 8.430  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 8.435  ; 8.435  ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 8.435  ; 8.435  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 8.859  ; 8.859  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 9.430  ; 9.430  ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.114  ; 9.114  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 9.908  ; 9.908  ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.645  ; 9.645  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.479  ; 9.479  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 9.712  ; 9.712  ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 9.782  ; 9.782  ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 9.896  ; 9.896  ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 10.415 ; 10.415 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 9.712  ; 9.712  ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 10.607 ; 10.607 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.056 ; 10.056 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 9.895  ; 9.895  ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 9.550  ; 9.550  ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 9.761  ; 9.761  ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 9.550  ; 9.550  ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 9.591  ; 9.591  ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 9.588  ; 9.588  ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 9.792  ; 9.792  ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 9.855  ; 9.855  ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 9.923  ; 9.923  ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 9.321  ; 9.321  ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 9.500  ; 9.500  ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 9.847  ; 9.847  ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 9.838  ; 9.838  ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 9.668  ; 9.668  ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 9.664  ; 9.664  ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 9.321  ; 9.321  ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 9.676  ; 9.676  ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.082  ; 8.082  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.154  ; 8.154  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.135  ; 8.135  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.100  ; 8.100  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.517  ; 8.517  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.463  ; 8.463  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.082  ; 8.082  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 8.110  ; 8.110  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.142  ; 8.142  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 7.979  ; 7.979  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 7.979  ; 7.979  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.266  ; 8.266  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 8.344  ; 8.344  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.377  ; 8.377  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.587  ; 8.587  ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.466  ; 8.466  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.470  ; 8.470  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.597  ; 8.597  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 8.057  ; 8.057  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.430  ; 8.430  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; Clock10 ; 97.394 ; 0.000         ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; Clock10 ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; Clock10 ; 49.000 ; 0.000               ;
+---------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                                                                          ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 97.394 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.636      ;
; 97.394 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.636      ;
; 97.394 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.636      ;
; 97.394 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.636      ;
; 97.394 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.636      ;
; 97.394 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.636      ;
; 97.394 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.636      ;
; 97.402 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.627      ;
; 97.402 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.627      ;
; 97.402 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.627      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.447 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.585      ;
; 97.459 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.571      ;
; 97.459 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.571      ;
; 97.459 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.571      ;
; 97.459 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.571      ;
; 97.459 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.571      ;
; 97.459 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.571      ;
; 97.459 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.571      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.466 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.566      ;
; 97.467 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.562      ;
; 97.467 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.562      ;
; 97.467 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.562      ;
; 97.468 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.562      ;
; 97.468 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.562      ;
; 97.468 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.562      ;
; 97.468 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.562      ;
; 97.468 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.562      ;
; 97.468 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.562      ;
; 97.468 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.562      ;
; 97.476 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.553      ;
; 97.476 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.553      ;
; 97.476 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.553      ;
; 97.486 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.544      ;
; 97.486 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.544      ;
; 97.486 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.544      ;
; 97.486 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.544      ;
; 97.486 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.544      ;
; 97.486 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.544      ;
; 97.486 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.544      ;
; 97.492 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.538      ;
; 97.492 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.538      ;
; 97.492 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.538      ;
; 97.492 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.538      ;
; 97.492 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.538      ;
; 97.492 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.538      ;
; 97.492 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.538      ;
; 97.494 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.535      ;
; 97.494 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.535      ;
; 97.494 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.535      ;
; 97.499 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.531      ;
; 97.499 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[0]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.531      ;
; 97.499 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[1]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.531      ;
; 97.499 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[4]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.531      ;
; 97.499 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[5]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.531      ;
; 97.499 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[8]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.531      ;
; 97.499 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[9]     ; Clock10      ; Clock10     ; 100.000      ; -0.002     ; 2.531      ;
; 97.500 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.529      ;
; 97.500 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.529      ;
; 97.500 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.529      ;
; 97.507 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[3]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.522      ;
; 97.507 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[6]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.522      ;
; 97.507 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swdata[7]     ; Clock10      ; Clock10     ; 100.000      ; -0.003     ; 2.522      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
; 97.512 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 100.000      ; 0.000      ; 2.520      ;
+--------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                                                                          ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[0]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[2]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[8]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[8]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]              ; IO_controller:ioCtrl|KeyDevices:key|kctrl[8]              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ClkDivider:clkdi|clkReg                                   ; ClkDivider:clkdi|clkReg                                   ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[31] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ClkDivider:clkdi|counter[31]                              ; ClkDivider:clkdi|counter[31]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[31]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.395      ;
; 0.315 ; SW[1]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[1] ; Clock10      ; Clock10     ; 0.000        ; 1.800      ; 2.267      ;
; 0.324 ; SW[5]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[5] ; Clock10      ; Clock10     ; 0.000        ; 1.800      ; 2.276      ;
; 0.355 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ClkDivider:clkdi|counter[16]                              ; ClkDivider:clkdi|counter[16]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ClkDivider:clkdi|counter[2]                               ; ClkDivider:clkdi|counter[2]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[4]                               ; ClkDivider:clkdi|counter[4]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[14]                              ; ClkDivider:clkdi|counter[14]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[15]                              ; ClkDivider:clkdi|counter[15]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[20]                              ; ClkDivider:clkdi|counter[20]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[23]                              ; ClkDivider:clkdi|counter[23]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[25]                              ; ClkDivider:clkdi|counter[25]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ClkDivider:clkdi|counter[27]                              ; ClkDivider:clkdi|counter[27]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[2]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[4]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ClkDivider:clkdi|counter[1]                               ; ClkDivider:clkdi|counter[1]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[2]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[9]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[11] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[18] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[25] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[27] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[9]                               ; ClkDivider:clkdi|counter[9]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ClkDivider:clkdi|counter[11]                              ; ClkDivider:clkdi|counter[11]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[9]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[25]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[27]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[4]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[7]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[13] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[15] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[20] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[23] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[29] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[30] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[14] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[29]                              ; ClkDivider:clkdi|counter[29]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ClkDivider:clkdi|counter[30]                              ; ClkDivider:clkdi|counter[30]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[29]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[30]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; SW[2]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[2] ; Clock10      ; Clock10     ; 0.000        ; 1.799      ; 2.316      ;
; 0.367 ; ClkDivider:clkdi|counter[12]                              ; ClkDivider:clkdi|counter[12]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; IO_controller:ioCtrl|ClkDivider:msClk|counter[6]          ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; ClkDivider:clkdi|counter[3]                               ; ClkDivider:clkdi|counter[3]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[6]                               ; ClkDivider:clkdi|counter[6]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[19]                              ; ClkDivider:clkdi|counter[19]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; ClkDivider:clkdi|counter[22]                              ; ClkDivider:clkdi|counter[22]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[0]     ; IO_controller:ioCtrl|SwitchDevices:switches|swctrl[2]     ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[3]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[8]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[10] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[19] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[24] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[26] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ClkDivider:clkdi|counter[24]                              ; ClkDivider:clkdi|counter[24]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ClkDivider:clkdi|counter[26]                              ; ClkDivider:clkdi|counter[26]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[24]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[26]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[5]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[6]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[12] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[21] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[28] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ClkDivider:clkdi|counter[28]                              ; ClkDivider:clkdi|counter[28]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[28]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.524      ;
; 0.385 ; SW[0]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[0] ; Clock10      ; Clock10     ; 0.000        ; 1.800      ; 2.337      ;
; 0.400 ; SW[6]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[6] ; Clock10      ; Clock10     ; 0.000        ; 1.799      ; 2.351      ;
; 0.413 ; SW[9]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[9] ; Clock10      ; Clock10     ; 0.000        ; 1.800      ; 2.365      ;
; 0.434 ; SW[4]                                                     ; IO_controller:ioCtrl|SwitchDevices:switches|swdebounce[4] ; Clock10      ; Clock10     ; 0.000        ; 1.800      ; 2.386      ;
; 0.493 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[0]  ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[1]  ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[16] ; IO_controller:ioCtrl|SwitchDevices:switches|swcounter[17] ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16]         ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17]         ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; ClkDivider:clkdi|counter[14]                              ; ClkDivider:clkdi|counter[15]                              ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; ClkDivider:clkdi|counter[2]                               ; ClkDivider:clkdi|counter[3]                               ; Clock10      ; Clock10     ; 0.000        ; 0.000      ; 0.648      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|clkReg                           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[0]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[10]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[11]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[12]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[13]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[14]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[15]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[16]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[17]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[18]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[19]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[1]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[20]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[21]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[22]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[23]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[24]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[25]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[26]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[27]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[28]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[29]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[2]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[30]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[31]                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[3]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[4]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[5]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[6]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[7]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[8]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; ClkDivider:clkdi|counter[9]                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|clkReg      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[0]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[10] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[11] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[12] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[13] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[14] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[15] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[16] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[17] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[18] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[19] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[1]  ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[20] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[21] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[22] ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; Clock10 ; Rise       ; IO_controller:ioCtrl|ClkDivider:msClk|counter[23] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 3.145 ; 3.145 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 3.145 ; 3.145 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 2.459 ; 2.459 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 2.534 ; 2.534 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 2.587 ; 2.587 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 1.678 ; 1.678 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 1.273 ; 1.273 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 1.024 ; 1.024 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 1.286 ; 1.286 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 1.674 ; 1.674 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 1.583 ; 1.583 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 1.482 ; 1.482 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 1.674 ; 1.674 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 1.579 ; 1.579 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 1.468 ; 1.468 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 1.678 ; 1.678 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -1.720 ; -1.720 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -1.763 ; -1.763 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -1.720 ; -1.720 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -1.724 ; -1.724 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -1.792 ; -1.792 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.385 ; -0.385 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.365 ; -0.365 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.504 ; -0.504 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -0.434 ; -0.434 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -0.324 ; -0.324 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -0.400 ; -0.400 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -0.588 ; -0.588 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -0.510 ; -0.510 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -0.413 ; -0.413 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 5.037 ; 5.037 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.573 ; 4.573 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.804 ; 4.804 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.940 ; 4.940 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.755 ; 4.755 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 5.037 ; 5.037 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.999 ; 4.999 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.900 ; 4.900 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 5.447 ; 5.447 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 5.019 ; 5.019 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 5.025 ; 5.025 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 5.202 ; 5.202 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 5.147 ; 5.147 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 5.447 ; 5.447 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 5.291 ; 5.291 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 5.248 ; 5.248 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 5.279 ; 5.279 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 5.208 ; 5.208 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 5.131 ; 5.131 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 5.171 ; 5.171 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 5.168 ; 5.168 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 5.219 ; 5.219 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 5.265 ; 5.265 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 5.279 ; 5.279 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 5.353 ; 5.353 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 5.151 ; 5.151 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 5.351 ; 5.351 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 5.353 ; 5.353 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 5.227 ; 5.227 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 5.212 ; 5.212 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 5.094 ; 5.094 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 5.231 ; 5.231 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.386 ; 4.386 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.241 ; 4.241 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.231 ; 4.231 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.254 ; 4.254 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.386 ; 4.386 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.363 ; 4.363 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.243 ; 4.243 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.226 ; 4.226 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.245 ; 4.245 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.453 ; 4.453 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.142 ; 4.142 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.304 ; 4.304 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.333 ; 4.333 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.414 ; 4.414 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.449 ; 4.449 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.384 ; 4.384 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.361 ; 4.361 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.453 ; 4.453 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.170 ; 4.170 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.356 ; 4.356 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.397 ; 4.397 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.397 ; 4.397 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.561 ; 4.561 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.763 ; 4.763 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.627 ; 4.627 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.906 ; 4.906 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.876 ; 4.876 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.776 ; 4.776 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.851 ; 4.851 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.904 ; 4.904 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.913 ; 4.913 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 5.090 ; 5.090 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.851 ; 4.851 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 5.148 ; 5.148 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.998 ; 4.998 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.794 ; 4.794 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.860 ; 4.860 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.794 ; 4.794 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.831 ; 4.831 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.835 ; 4.835 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.890 ; 4.890 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.922 ; 4.922 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.711 ; 4.711 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.778 ; 4.778 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.978 ; 4.978 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.964 ; 4.964 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.843 ; 4.843 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.836 ; 4.836 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.711 ; 4.711 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.850 ; 4.850 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.226 ; 4.226 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.241 ; 4.241 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.231 ; 4.231 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.254 ; 4.254 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.386 ; 4.386 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.363 ; 4.363 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.243 ; 4.243 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.226 ; 4.226 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.245 ; 4.245 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.142 ; 4.142 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.142 ; 4.142 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.304 ; 4.304 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.333 ; 4.333 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.414 ; 4.414 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.449 ; 4.449 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.384 ; 4.384 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.361 ; 4.361 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.453 ; 4.453 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.170 ; 4.170 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.356 ; 4.356 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 93.370 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  Clock10         ; 93.370 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; Clock10    ; 7.163 ; 7.163 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; 7.163 ; 7.163 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; 5.814 ; 5.814 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; 6.013 ; 6.013 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; 6.074 ; 6.074 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; 5.544 ; 5.544 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; 4.707 ; 4.707 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; 4.016 ; 4.016 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; 4.674 ; 4.674 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; 5.544 ; 5.544 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; 5.275 ; 5.275 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; 4.946 ; 4.946 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; 5.398 ; 5.398 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; 5.174 ; 5.174 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; 4.947 ; 4.947 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; 5.503 ; 5.503 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; Clock10    ; -1.720 ; -1.720 ; Rise       ; Clock10         ;
;  KEY[0]   ; Clock10    ; -1.763 ; -1.763 ; Rise       ; Clock10         ;
;  KEY[1]   ; Clock10    ; -1.720 ; -1.720 ; Rise       ; Clock10         ;
;  KEY[2]   ; Clock10    ; -1.724 ; -1.724 ; Rise       ; Clock10         ;
;  KEY[3]   ; Clock10    ; -1.792 ; -1.792 ; Rise       ; Clock10         ;
; SW[*]     ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[0]    ; Clock10    ; -0.385 ; -0.385 ; Rise       ; Clock10         ;
;  SW[1]    ; Clock10    ; -0.315 ; -0.315 ; Rise       ; Clock10         ;
;  SW[2]    ; Clock10    ; -0.365 ; -0.365 ; Rise       ; Clock10         ;
;  SW[3]    ; Clock10    ; -0.504 ; -0.504 ; Rise       ; Clock10         ;
;  SW[4]    ; Clock10    ; -0.434 ; -0.434 ; Rise       ; Clock10         ;
;  SW[5]    ; Clock10    ; -0.324 ; -0.324 ; Rise       ; Clock10         ;
;  SW[6]    ; Clock10    ; -0.400 ; -0.400 ; Rise       ; Clock10         ;
;  SW[7]    ; Clock10    ; -0.588 ; -0.588 ; Rise       ; Clock10         ;
;  SW[8]    ; Clock10    ; -0.510 ; -0.510 ; Rise       ; Clock10         ;
;  SW[9]    ; Clock10    ; -0.413 ; -0.413 ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 10.290 ; 10.290 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 9.039  ; 9.039  ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 9.666  ; 9.666  ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 10.035 ; 10.035 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 9.497  ; 9.497  ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 10.290 ; 10.290 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 9.983  ; 9.983  ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 9.857  ; 9.857  ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 11.447 ; 11.447 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 10.110 ; 10.110 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 10.221 ; 10.221 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 10.740 ; 10.740 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 10.550 ; 10.550 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 11.447 ; 11.447 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 10.896 ; 10.896 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 10.740 ; 10.740 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 10.857 ; 10.857 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 10.721 ; 10.721 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 10.496 ; 10.496 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 10.535 ; 10.535 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 10.532 ; 10.532 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 10.729 ; 10.729 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 10.841 ; 10.841 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 10.857 ; 10.857 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 10.901 ; 10.901 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 10.584 ; 10.584 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 10.897 ; 10.897 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 10.901 ; 10.901 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 10.730 ; 10.730 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 10.715 ; 10.715 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 10.373 ; 10.373 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 10.732 ; 10.732 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 8.517  ; 8.517  ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 8.154  ; 8.154  ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 8.135  ; 8.135  ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 8.100  ; 8.100  ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 8.517  ; 8.517  ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 8.463  ; 8.463  ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 8.082  ; 8.082  ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 8.110  ; 8.110  ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 8.142  ; 8.142  ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 8.597  ; 8.597  ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 7.979  ; 7.979  ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 8.266  ; 8.266  ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 8.344  ; 8.344  ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 8.377  ; 8.377  ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 8.587  ; 8.587  ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 8.466  ; 8.466  ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 8.470  ; 8.470  ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 8.597  ; 8.597  ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 8.057  ; 8.057  ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 8.430  ; 8.430  ; Rise       ; Clock10         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock10    ; 4.397 ; 4.397 ; Rise       ; Clock10         ;
;  HEX0[0]  ; Clock10    ; 4.397 ; 4.397 ; Rise       ; Clock10         ;
;  HEX0[1]  ; Clock10    ; 4.561 ; 4.561 ; Rise       ; Clock10         ;
;  HEX0[2]  ; Clock10    ; 4.763 ; 4.763 ; Rise       ; Clock10         ;
;  HEX0[3]  ; Clock10    ; 4.627 ; 4.627 ; Rise       ; Clock10         ;
;  HEX0[4]  ; Clock10    ; 4.906 ; 4.906 ; Rise       ; Clock10         ;
;  HEX0[5]  ; Clock10    ; 4.876 ; 4.876 ; Rise       ; Clock10         ;
;  HEX0[6]  ; Clock10    ; 4.776 ; 4.776 ; Rise       ; Clock10         ;
; HEX1[*]   ; Clock10    ; 4.851 ; 4.851 ; Rise       ; Clock10         ;
;  HEX1[0]  ; Clock10    ; 4.904 ; 4.904 ; Rise       ; Clock10         ;
;  HEX1[1]  ; Clock10    ; 4.913 ; 4.913 ; Rise       ; Clock10         ;
;  HEX1[2]  ; Clock10    ; 5.090 ; 5.090 ; Rise       ; Clock10         ;
;  HEX1[3]  ; Clock10    ; 4.851 ; 4.851 ; Rise       ; Clock10         ;
;  HEX1[4]  ; Clock10    ; 5.148 ; 5.148 ; Rise       ; Clock10         ;
;  HEX1[5]  ; Clock10    ; 4.998 ; 4.998 ; Rise       ; Clock10         ;
;  HEX1[6]  ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
; HEX2[*]   ; Clock10    ; 4.794 ; 4.794 ; Rise       ; Clock10         ;
;  HEX2[0]  ; Clock10    ; 4.860 ; 4.860 ; Rise       ; Clock10         ;
;  HEX2[1]  ; Clock10    ; 4.794 ; 4.794 ; Rise       ; Clock10         ;
;  HEX2[2]  ; Clock10    ; 4.831 ; 4.831 ; Rise       ; Clock10         ;
;  HEX2[3]  ; Clock10    ; 4.835 ; 4.835 ; Rise       ; Clock10         ;
;  HEX2[4]  ; Clock10    ; 4.890 ; 4.890 ; Rise       ; Clock10         ;
;  HEX2[5]  ; Clock10    ; 4.922 ; 4.922 ; Rise       ; Clock10         ;
;  HEX2[6]  ; Clock10    ; 4.951 ; 4.951 ; Rise       ; Clock10         ;
; HEX3[*]   ; Clock10    ; 4.711 ; 4.711 ; Rise       ; Clock10         ;
;  HEX3[0]  ; Clock10    ; 4.778 ; 4.778 ; Rise       ; Clock10         ;
;  HEX3[1]  ; Clock10    ; 4.978 ; 4.978 ; Rise       ; Clock10         ;
;  HEX3[2]  ; Clock10    ; 4.964 ; 4.964 ; Rise       ; Clock10         ;
;  HEX3[3]  ; Clock10    ; 4.843 ; 4.843 ; Rise       ; Clock10         ;
;  HEX3[4]  ; Clock10    ; 4.836 ; 4.836 ; Rise       ; Clock10         ;
;  HEX3[5]  ; Clock10    ; 4.711 ; 4.711 ; Rise       ; Clock10         ;
;  HEX3[6]  ; Clock10    ; 4.850 ; 4.850 ; Rise       ; Clock10         ;
; LEDG[*]   ; Clock10    ; 4.226 ; 4.226 ; Rise       ; Clock10         ;
;  LEDG[0]  ; Clock10    ; 4.241 ; 4.241 ; Rise       ; Clock10         ;
;  LEDG[1]  ; Clock10    ; 4.231 ; 4.231 ; Rise       ; Clock10         ;
;  LEDG[2]  ; Clock10    ; 4.254 ; 4.254 ; Rise       ; Clock10         ;
;  LEDG[3]  ; Clock10    ; 4.386 ; 4.386 ; Rise       ; Clock10         ;
;  LEDG[4]  ; Clock10    ; 4.363 ; 4.363 ; Rise       ; Clock10         ;
;  LEDG[5]  ; Clock10    ; 4.243 ; 4.243 ; Rise       ; Clock10         ;
;  LEDG[6]  ; Clock10    ; 4.226 ; 4.226 ; Rise       ; Clock10         ;
;  LEDG[7]  ; Clock10    ; 4.245 ; 4.245 ; Rise       ; Clock10         ;
; LEDR[*]   ; Clock10    ; 4.142 ; 4.142 ; Rise       ; Clock10         ;
;  LEDR[0]  ; Clock10    ; 4.142 ; 4.142 ; Rise       ; Clock10         ;
;  LEDR[1]  ; Clock10    ; 4.304 ; 4.304 ; Rise       ; Clock10         ;
;  LEDR[2]  ; Clock10    ; 4.333 ; 4.333 ; Rise       ; Clock10         ;
;  LEDR[3]  ; Clock10    ; 4.414 ; 4.414 ; Rise       ; Clock10         ;
;  LEDR[4]  ; Clock10    ; 4.449 ; 4.449 ; Rise       ; Clock10         ;
;  LEDR[5]  ; Clock10    ; 4.384 ; 4.384 ; Rise       ; Clock10         ;
;  LEDR[6]  ; Clock10    ; 4.361 ; 4.361 ; Rise       ; Clock10         ;
;  LEDR[7]  ; Clock10    ; 4.453 ; 4.453 ; Rise       ; Clock10         ;
;  LEDR[8]  ; Clock10    ; 4.170 ; 4.170 ; Rise       ; Clock10         ;
;  LEDR[9]  ; Clock10    ; 4.356 ; 4.356 ; Rise       ; Clock10         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 5396     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock10    ; Clock10  ; 5396     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 02 23:24:07 2014
Info: Command: quartus_sta Project5 -c Debug
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: IO_controller:ioCtrl|ClkDivider:msClk|clkReg was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 93.370
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    93.370         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 48.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.889         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 93.370
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 93.370 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.868      2.868  R        clock network delay
    Info (332115):      3.145      0.277     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]
    Info (332115):      3.145      0.000 FF  CELL  ioCtrl|switches|swcounter[22]|regout
    Info (332115):      3.984      0.839 FF    IC  ioCtrl|switches|Equal0~6|datab
    Info (332115):      4.505      0.521 FF  CELL  ioCtrl|switches|Equal0~6|combout
    Info (332115):      5.386      0.881 FF    IC  ioCtrl|switches|Equal0~9|datab
    Info (332115):      5.907      0.521 FF  CELL  ioCtrl|switches|Equal0~9|combout
    Info (332115):      6.212      0.305 FF    IC  ioCtrl|switches|swctrl~0|datac
    Info (332115):      6.534      0.322 FR  CELL  ioCtrl|switches|swctrl~0|combout
    Info (332115):      7.011      0.477 RR    IC  ioCtrl|switches|swdata[0]~1|datad
    Info (332115):      7.189      0.178 RR  CELL  ioCtrl|switches|swdata[0]~1|combout
    Info (332115):      8.776      1.587 RR    IC  ioCtrl|switches|swdata[2]|ena
    Info (332115):      9.534      0.758 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.866      2.866  R        clock network delay
    Info (332115):    102.904      0.038     uTsu  IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.534
    Info (332115): Data Required Time :   102.904
    Info (332115): Slack              :    93.370 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.445
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.445 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): To Node      : IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.860      2.860  R        clock network delay
    Info (332115):      3.137      0.277     uTco  IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115):      3.137      0.000 RR  CELL  ioCtrl|key|kctrl[0]|regout
    Info (332115):      3.137      0.000 RR    IC  ioCtrl|key|kctrl~1|datac
    Info (332115):      3.495      0.358 RR  CELL  ioCtrl|key|kctrl~1|combout
    Info (332115):      3.495      0.000 RR    IC  ioCtrl|key|kctrl[0]|datain
    Info (332115):      3.591      0.096 RR  CELL  IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.860      2.860  R        clock network delay
    Info (332115):      3.146      0.286      uTh  IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.591
    Info (332115): Data Required Time :     3.146
    Info (332115): Slack              :     0.445 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.889
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.889 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):      3.037      2.011 RR    IC  clkdi|clkReg|clk
    Info (332113):      3.639      0.602 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113):     53.037      2.011 FF    IC  clkdi|clkReg|clk
    Info (332113):     53.639      0.602 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.111
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.889
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: ClkDivider:clkdi|clkReg was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: IO_controller:ioCtrl|ClkDivider:msClk|clkReg was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 97.394
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    97.394         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 49.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.000         0.000 Clock10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 97.394
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 97.394 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]
    Info (332115): To Node      : IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.802      1.802  R        clock network delay
    Info (332115):      1.943      0.141     uTco  IO_controller:ioCtrl|SwitchDevices:switches|swcounter[22]
    Info (332115):      1.943      0.000 FF  CELL  ioCtrl|switches|swcounter[22]|regout
    Info (332115):      2.280      0.337 FF    IC  ioCtrl|switches|Equal0~6|datab
    Info (332115):      2.455      0.175 FF  CELL  ioCtrl|switches|Equal0~6|combout
    Info (332115):      2.791      0.336 FF    IC  ioCtrl|switches|Equal0~9|datab
    Info (332115):      2.966      0.175 FF  CELL  ioCtrl|switches|Equal0~9|combout
    Info (332115):      3.077      0.111 FF    IC  ioCtrl|switches|swctrl~0|datac
    Info (332115):      3.187      0.110 FR  CELL  ioCtrl|switches|swctrl~0|combout
    Info (332115):      3.368      0.181 RR    IC  ioCtrl|switches|swdata[0]~1|datad
    Info (332115):      3.427      0.059 RR  CELL  ioCtrl|switches|swdata[0]~1|combout
    Info (332115):      4.065      0.638 RR    IC  ioCtrl|switches|swdata[2]|ena
    Info (332115):      4.438      0.373 RR  CELL  IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.800      1.800  R        clock network delay
    Info (332115):    101.832      0.032     uTsu  IO_controller:ioCtrl|SwitchDevices:switches|swdata[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.438
    Info (332115): Data Required Time :   101.832
    Info (332115): Slack              :    97.394 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.215
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.215 
    Info (332115): ===================================================================
    Info (332115): From Node    : IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): To Node      : IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.794      1.794  R        clock network delay
    Info (332115):      1.935      0.141     uTco  IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115):      1.935      0.000 RR  CELL  ioCtrl|key|kctrl[0]|regout
    Info (332115):      1.935      0.000 RR    IC  ioCtrl|key|kctrl~1|datac
    Info (332115):      2.119      0.184 RR  CELL  ioCtrl|key|kctrl~1|combout
    Info (332115):      2.119      0.000 RR    IC  ioCtrl|key|kctrl[0]|datain
    Info (332115):      2.161      0.042 RR  CELL  IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.794      1.794  R        clock network delay
    Info (332115):      1.946      0.152      uTh  IO_controller:ioCtrl|KeyDevices:key|kctrl[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.161
    Info (332115): Data Required Time :     1.946
    Info (332115): Slack              :     0.215 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.000 
    Info (332113): ===================================================================
    Info (332113): Node             : ClkDivider:clkdi|clkReg
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):      1.409      0.838 RR    IC  clkdi|clkReg|clk
    Info (332113):      1.731      0.322 RR  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113):     51.409      0.838 FF    IC  clkdi|clkReg|clk
    Info (332113):     51.731      0.322 FF  CELL  ClkDivider:clkdi|clkReg
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 428 megabytes
    Info: Processing ended: Tue Dec 02 23:24:10 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


