Fitter report for top
Wed Jul 29 19:55:31 2020
Quartus Prime Version 20.2.0 Build 50 06/11/2020 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Partition Summary
  6. Fitter Netlist Optimizations
---- Plan Stage Reports ----
       7. Fitter Device Options
       8. Operating Settings and Conditions
       9. Pin-Out File
      10. Input Pins
      11. Output Pins
      12. I/O Bank Usage
      13. All Package Pins
      14. I/O Assignment Warnings
      15. Control Signals
      16. Fixed Point DSP Register Packing Summary
      17. Fixed Point DSP Register Packing Details
---- Place Stage Reports ----
      18. Fitter Partition Statistics
      19. Global & Other Fast Signals Summary
      20. Global Signal Visualization
      21. Global & Other Fast Signals Details
      22. Non-Global High Fan-Out Signals
      23. Fitter RAM Summary
      24. Fitter DSP Block Usage Summary
      25. Fitter Resource Usage Summary
      26. Fitter Resource Utilization by Entity
---- Route Stage Reports ----
      27. Delay Chain Summary
      28. Routing Usage Summary
      29. Estimated Delay Added for Hold Timing Summary
      30. Estimated Delay Added for Hold Timing Details
      31. Global Router Wire Utilization Map
      32. Peak Wire Demand Summary
      33. Peak Wire Demand Details
      34. Peak Total Grid Crossings
---- Retime Stage Reports ----
      35. Hyper-Retimer Settings
      36. Reset Sequence Requirement
      37. Retiming Limit Summary
      38. Critical Chain Summary for Clock Domain altera_reserved_tck
      39. Critical Chain Summary for Clock Domain REF_CLK_PLL
      40. Critical Chain Summary for Transfer from REF_CLK_PLL to altera_reserved_tck
      41. Critical Chain Summary for Transfer from altera_reserved_tck to REF_CLK_PLL
      42. Internal Retiming Statistics (Developer License only)
      43. Hyper-Retimer INI Usage
 44. Routing Usage Summary
 45. Fitter INI Usage
 46. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------------+-------------------------------------------+
; Fitter Status                   ; Successful - Wed Jul 29 19:55:31 2020     ;
; Quartus Prime Version           ; 20.2.0 Build 50 06/11/2020 SC Pro Edition ;
; Revision Name                   ; top                                       ;
; Top-level Entity Name           ; top                                       ;
; Family                          ; Stratix 10                                ;
; Device                          ; 1SG280LU2F50E2VG                          ;
; Timing Models                   ; Final                                     ;
; Power Models                    ; Final                                     ;
; Device Status                   ; Final                                     ;
; Logic utilization (in ALMs)     ; 8,901 / 933,120 ( < 1 % )                 ;
; Total dedicated logic registers ; 9551                                      ;
; Total pins                      ; 9 / 1,152 ( < 1 % )                       ;
; Total block memory bits         ; 230,784 / 240,046,080 ( < 1 % )           ;
; Total RAM Blocks                ; 16 / 11,721 ( < 1 % )                     ;
; Total DSP Blocks                ; 2 / 5,760 ( < 1 % )                       ;
; Total DIB Channels              ; 0 / 75 ( 0 % )                            ;
; Total HSSI RX channels          ; 0 / 96 ( 0 % )                            ;
; Total HSSI TX channels          ; 0 / 96 ( 0 % )                            ;
; Total HSSI PCIEs                ; 0 / 4 ( 0 % )                             ;
; Total PLLs                      ; 0 / 184 ( 0 % )                           ;
+---------------------------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                              ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                       ; Setting                               ; Default Value                         ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                       ; 1SG280LU2F50E2VG                      ;                                       ;
; Maximum processors allowed for parallel compilation                          ; 16                                    ;                                       ;
; Minimum Core Junction Temperature                                            ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                            ; 100                                   ;                                       ;
; Optimization Mode                                                            ; Optimize Netlist for Routability      ; Balanced                              ;
; Enable parallel Assembler and Timing Analyzer during compilation             ; On                                    ; On                                    ;
; Enable compact report table                                                  ; Off                                   ; Off                                   ;
; Enable Design Assistant in the compilation flow                              ; On                                    ; On                                    ;
; Design Assistant include IP blocks                                           ; Off                                   ; Off                                   ;
; High fanout net threshold for RAM inference                                  ; 15                                    ; 15                                    ;
; Design Assistant limit on reported violations per rule                       ; 500                                   ; 500                                   ;
; Perform Simultaneous Multicorner Analysis                                    ; On                                    ; On                                    ;
; Allow Register Retiming                                                      ; On                                    ; On                                    ;
; Allow RAM Retiming                                                           ; Off                                   ; Off                                   ;
; Allow DSP Retiming                                                           ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                             ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                  ; 1.0                                   ; 1.0                                   ;
; Advanced Physical Synthesis                                                  ; On                                    ; On                                    ;
; VID Operation mode                                                           ; PMBus Master                          ; PMBus Master                          ;
; USE CONF_DONE output                                                         ; Auto                                  ; Auto                                  ;
; USE PWRMGT_SCL output                                                        ; Auto                                  ; Auto                                  ;
; USE PWRMGT_SDA output                                                        ; Auto                                  ; Auto                                  ;
; USE PWRMGT_ALERT output                                                      ; Auto                                  ; Auto                                  ;
; USE INIT_DONE output                                                         ; Auto                                  ; Auto                                  ;
; USE CVP_CONFDONE output                                                      ; Auto                                  ; Auto                                  ;
; USE SEU_ERROR output                                                         ; Auto                                  ; Auto                                  ;
; USE HPS cold nreset                                                          ; Auto                                  ; Auto                                  ;
; USE HPS warm nreset                                                          ; Auto                                  ; Auto                                  ;
; HPS warm reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; HPS cold reset pin mode                                                      ; BIDIRECTIONAL                         ; BIDIRECTIONAL                         ;
; USE CATTRIP output                                                           ; Auto                                  ; Auto                                  ;
; USE nCATTRIP output                                                          ; Off                                   ; Off                                   ;
; USE ANTI Tampering output                                                    ; Off                                   ; Off                                   ;
; USE TAMPERDETECTION output                                                   ; Off                                   ; Off                                   ;
; USE TAMPERZEROIZATIONSTATUS output                                           ; Off                                   ; Off                                   ;
; PCIE Calib start                                                             ; Auto                                  ; Auto                                  ;
; USE PWRMGT PWM0 output                                                       ; Auto                                  ; Auto                                  ;
; Direct to Factory Image                                                      ; Auto                                  ; Auto                                  ;
; USE DATA UNLOCK output                                                       ; Auto                                  ; Auto                                  ;
; Enable unused RX clock workaround                                            ; Off                                   ; Off                                   ;
; Preserve unused RX/TX channels                                               ; Off                                   ; Off                                   ;
; Ignore the power supply of HSSI column when preserving unused RX/TX channels ; On                                    ; On                                    ;
; Configuration clock source                                                   ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                         ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                                 ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                  ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                             ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                             ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                              ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                   ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                                ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                  ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                                ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                        ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                        ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                            ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                        ; Off                                   ; Off                                   ;
; Auto Global Clock                                                            ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                         ; On                                    ; On                                    ;
; Reserve all unused pins                                                      ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                  ; Auto                                  ; Auto                                  ;
; Optimize Design for Metastability                                            ; On                                    ; On                                    ;
; Active Serial clock source                                                   ; AS_FREQ_100MHZ                        ; AS_FREQ_100MHZ                        ;
; Physical Placement Effort                                                    ; Normal                                ; Normal                                ;
; Number of Example Nodes Reported in Fitter Messages                          ; 50                                    ; 50                                    ;
; Generate Security Masked Settings files (.smsf) for security verification    ; Off                                   ; Off                                   ;
; Enable Intermediate Fitter Snapshots                                         ; Off                                   ; Off                                   ;
; Enable Time Borrowing Optimization                                           ; Off                                   ; Off                                   ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 40     ;
; Maximum allowed            ; 16     ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Fitter Partition Summary                                                                   ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; Partition Name ; Hierarchy Path ; Type    ; Preservation ; Empty ; Partition Database File ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; root_partition ; |              ; Default ;              ;       ;                         ;
;  auto_fab_0    ; auto_fab_0     ; Default ;              ;       ;                         ;
+----------------+----------------+---------+--------------+-------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+------------------------+-----------+------------------------------------------------------------------+------------------+
; Node                                                                                                                         ; Action          ; Operation        ; Reason                 ; Node Port ; Destination Node                                                 ; Destination Port ;
+------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+------------------------+-----------+------------------------------------------------------------------+------------------+
; uFPGACHIP|Platform|sys|tile|core|div|divisor[0]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[0]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[0]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[0]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[0]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[0]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[10]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[10]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[10]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[10]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[10]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[10]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[11]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[11]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[11]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[11]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[11]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[11]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[12]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[12]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[12]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[12]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[12]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[12]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[13]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[13]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[13]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[13]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[13]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[13]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[14]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[14]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[14]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[14]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[14]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[14]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[15]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[15]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[15]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[15]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[15]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[15]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[16]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[16]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[16]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[16]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[16]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[16]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[17]                                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[17]                                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[17]~_Duplicate_1    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[17]~_Duplicate_1                                                                ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[17]~_Duplicate_1                                                                ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[17]~_Duplicate_2    ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[1]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[1]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[1]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[1]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[1]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[1]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[2]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[2]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[2]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[2]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[2]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[2]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[3]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[3]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[3]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[3]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[3]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[3]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[4]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[4]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[4]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[4]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[4]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[4]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[5]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[5]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[5]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[5]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[5]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[5]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[6]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[6]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[6]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[6]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[6]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[6]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[7]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[7]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[7]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[7]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[7]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[7]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[8]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[8]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[8]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[8]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[8]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[8]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[9]                                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[9]                                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[9]~_Duplicate_1     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[9]~_Duplicate_1                                                                 ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|divisor[9]~_Duplicate_1                                                                 ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|divisor[9]~_Duplicate_2     ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[0]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[0]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[0]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[0]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[0]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[0]~_Duplicate_2   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[1]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[1]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[1]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[1]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[1]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[1]~_Duplicate_2   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[2]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[2]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[2]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[2]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[2]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[2]~_Duplicate_2   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]                                                                           ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]                                                                           ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_1  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_1                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_1                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_2  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_10                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_10                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_11 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_11                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_11                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_12 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_12                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_12                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_13 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_13                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_13                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_14 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_14                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_14                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_15 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_15                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_15                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_16 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_16                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_16                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_17 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_17                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_17                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_18 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_18                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_18                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_19 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_19                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_19                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_20 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_2                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_2                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_3  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_20                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_20                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_21 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_21                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_21                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_22 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_22                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_22                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_23 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_23                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_23                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_24 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_24                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac                  ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_24                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_25 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_25                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_25                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_26 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_26                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_26                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_27 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_27                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_27                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_28 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_28                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_28                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_29 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_29                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_29                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_30 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_3                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_3                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_4  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_30                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_30                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_31 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_31                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_31                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_32 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_32                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_32                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_33 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_33                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_33                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_34 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_34                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_34                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_35 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_35                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_35                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_36 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_36                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_36                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_37 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_37                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_37                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_38 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_38                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_38                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_39 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_39                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_39                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_40 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_4                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_4                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_5  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_40                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_40                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_41 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_41                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_41                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_42 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_42                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_42                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_43 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_43                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_43                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_44 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_44                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_44                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_45 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_45                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_45                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_46 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_46                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_46                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_47 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_47                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_47                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_48 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_48                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_48                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_49 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_49                                                             ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; AX               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_49                                                             ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_50 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_5                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_5                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_6  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_6                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_6                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_7  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_7                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_7                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_8  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_8                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_8                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_9  ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_9                                                              ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_9                                                              ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[32]~_Duplicate_10 ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[3]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[3]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[3]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[3]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[3]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[3]~_Duplicate_2   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[4]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[4]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[4]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[4]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[4]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[4]~_Duplicate_2   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[5]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[5]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[5]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[5]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[5]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[5]~_Duplicate_2   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[6]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[6]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[6]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[6]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[6]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[6]~_Duplicate_2   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[7]                                                                            ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1                ; AY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[7]                                                                            ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[7]~_Duplicate_1   ; Q                ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[7]~_Duplicate_1                                                               ; Packed Register ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2                ; BY               ;
; uFPGACHIP|Platform|sys|tile|core|div|remainder[7]~_Duplicate_1                                                               ; Duplicated      ; Register Packing ; Timing optimization    ; Q         ; uFPGACHIP|Platform|sys|tile|core|div|remainder[7]~_Duplicate_2   ; Q                ;
; REF_CLK_PLL~input                                                                                                            ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; REF_CLK_PLL~pad                                                                                                              ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tck~input                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tck~pad                                                                                                      ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tdi~input                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tdi~pad                                                                                                      ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tdo~output                                                                                                   ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tdo~pad                                                                                                      ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tms~input                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; altera_reserved_tms~pad                                                                                                      ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; key1~input                                                                                                                   ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; key1~pad                                                                                                                     ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; key2~input                                                                                                                   ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; key2~pad                                                                                                                     ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; key3~input                                                                                                                   ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; key3~pad                                                                                                                     ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_0~output                                                                                                                 ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_0~pad                                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_1~output                                                                                                                 ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_1~pad                                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_2~output                                                                                                                 ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_2~pad                                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_3~output                                                                                                                 ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_3~pad                                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_4~output                                                                                                                 ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; led_4~pad                                                                                                                    ; Created         ; Placement        ; PLL Usage Optimization ;           ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0   ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0  ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0    ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0     ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0            ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0               ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0             ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0              ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a10~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a11~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a12~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a13~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a14~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a15~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a16~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a17~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a18~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a19~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a20~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a21~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a22~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a23~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a24~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a25~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a26~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a27~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a28~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a29~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a30~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a31~0                ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a8~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a9~0                 ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~2                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~3                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~1                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~2                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~3                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a1~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a2~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a3~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a4~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a5~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a6~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~0                           ; Created         ; Placement        ; Location assignment    ; Q         ;                                                                  ;                  ;
+------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+------------------------+-----------+------------------------------------------------------------------+------------------+
Note: Retiming optimizations are not included in this table. 


+----------------------------------------------------------------------------+
; Fitter Device Options                                                      ;
+----------------------------------------------+-----------------------------+
; Option                                       ; Setting                     ;
+----------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                         ;
; Enable device-wide reset (DEV_CLRn)          ; Off                         ;
; Enable device-wide output enable (DEV_OE)    ; Off                         ;
; Enable INIT_DONE output                      ; Off                         ;
; Configuration scheme                         ; Active Serial x4            ;
; Enable internal scrubbing                    ; Off                         ;
; Active Serial clock source                   ; 100 MHz Internal Oscillator ;
; Configuration clock source                   ; Internal Oscillator         ;
; Configuration via Protocol                   ; Off                         ;
; Configuration Voltage Level                  ; Auto                        ;
; Force Configuration Voltage Level            ; Off                         ;
+----------------------------------------------+-----------------------------+


+-------------------------------------+
; Operating Settings and Conditions   ;
+---------------------------+---------+
; Setting                   ; Value   ;
+---------------------------+---------+
; Nominal Core Voltage      ; 0.90 V  ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 100 C ;
+---------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; REF_CLK_PLL ; BH33  ; 2B       ; 52           ; 37           ; 46           ; 6850                  ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ; no        ;
; key1        ; H18   ; 3L       ; 224          ; 400          ; 31           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ; no        ;
; key2        ; G18   ; 3L       ; 224          ; 399          ; 31           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ; no        ;
; key3        ; H20   ; 3L       ; 224          ; 398          ; 31           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led_0 ; B19   ; 3L       ; 224          ; 398          ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_1 ; D18   ; 3L       ; 224          ; 406          ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_2 ; D19   ; 3L       ; 224          ; 404          ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_3 ; E17   ; 3L       ; 224          ; 408          ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_4 ; F17   ; 3L       ; 224          ; 407          ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1N       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1M       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1L       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1K       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1J       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1I       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1H       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1G       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1F       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1E       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1D       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1C       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 2N       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2M       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2L       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2F       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2C       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2B       ; 1 / 48 ( 2 % )   ; 1.8V          ; --           ;
; 2A       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 3L       ; 8 / 48 ( 17 % )  ; 1.8V          ; --           ;
; 3K       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 3J       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 3I       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 3C       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 3B       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 3A       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 4N       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 4M       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 4L       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 4K       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 4J       ; 0 / 0 ( -- )     ; --            ; --           ;
; 4I       ; 0 / 0 ( -- )     ; --            ; --           ;
; 4H       ; 0 / 0 ( -- )     ; --            ; --           ;
; 4G       ; 0 / 0 ( -- )     ; --            ; --           ;
; 4F       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 4E       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 4D       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 4C       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; SDM      ; 13 / 29 ( 45 % ) ; --            ; --           ;
; 6A       ; 0 / 8 ( 0 % )    ; --            ; --           ;
; 6C       ; 0 / 8 ( 0 % )    ; --            ; --           ;
; 7A       ; 0 / 8 ( 0 % )    ; --            ; --           ;
; 7C       ; 0 / 8 ( 0 % )    ; --            ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+-------------------------------------------------+--------+--------------+---------+----------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+-------------------------------------------------+--------+--------------+---------+----------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A7       ; 1497       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A8       ; 1496       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A10      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A12      ; 996        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A13      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A14      ; 993        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A15      ; 992        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A16      ; 989        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A17      ; 915        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A18      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A19      ; 913        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A20      ; 917        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A21      ; 916        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A22      ; 921        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A23      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A24      ; 1092       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A25      ; 1097       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A26      ; 1096       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A27      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A28      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A31      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A32      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A33      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A34      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A35      ; 378        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A36      ; 379        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A37      ; 382        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A38      ; 383        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; A39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A40      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A42      ; 8          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A43      ; 9          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; A44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; A48      ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA3      ; 1583       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA4      ; 1582       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA7      ; 1589       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA8      ; 1588       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA9      ;            ; 4K             ; VCCT_GXBR4K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AA10     ;            ; 4K             ; VCCT_GXBR4K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AA11     ;            ; --             ; VCCH_GXBR4KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AA12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA15     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA16     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA17     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA18     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA19     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA20     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA22     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA23     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA24     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA28     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA30     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA31     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA32     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA33     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA34     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA35     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AA36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA39     ;            ; --             ; VCCH_GXBL1KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AA40     ;            ; 1K             ; VCCT_GXBL1K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AA41     ;            ; 1K             ; VCCT_GXBL1K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AA42     ; 100        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA43     ; 101        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA46     ; 94         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA47     ; 95         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AA48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AA49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB1      ; 1579       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB2      ; 1578       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB5      ; 1585       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB6      ; 1584       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB9      ; 1544       ; 4L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB10     ; 1545       ; 4L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB12     ; 1927       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AB13     ; 1945       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AB14     ; 1948       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AB15     ; 1947       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AB16     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB17     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB18     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB19     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB20     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB21     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB22     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB24     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB26     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB30     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB31     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB32     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB33     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AB34     ; 1920       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AB35     ; 1923       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AB36     ; 1924       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AB37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB38     ;            ; --             ; VCCH_GXBL1KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AB39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB40     ; 57         ; 1L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB41     ; 56         ; 1L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB44     ; 96         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB45     ; 97         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AB48     ; 90         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AB49     ; 91         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC3      ; 1591       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC4      ; 1590       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC7      ; 1597       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC8      ; 1596       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC9      ;            ; 4K             ; VCCR_GXBR4K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AC10     ;            ; 4K             ; VCCR_GXBR4K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AC11     ;            ; 4K             ; VCCR_GXBR4K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AC12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC14     ; 1944       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AC15     ; 1943       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AC16     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC17     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC18     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC19     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC20     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC22     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC24     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC29     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC30     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC31     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC32     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AC33     ; 1921       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AC34     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC35     ; 1919       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AC36     ; 1922       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AC37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC39     ;            ; 1K             ; VCCR_GXBL1K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AC40     ;            ; 1K             ; VCCR_GXBL1K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AC41     ;            ; 1K             ; VCCR_GXBL1K                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AC42     ; 108        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC43     ; 109        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC46     ; 102        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC47     ; 103        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AC48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AC49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD1      ; 1587       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD2      ; 1586       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD5      ; 1593       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD6      ; 1592       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD9      ; 1570       ; 4L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD10     ; 1571       ; 4L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD12     ;            ;                ; GND                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD14     ; 1946       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AD15     ; 1942       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AD16     ; 1929       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AD17     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD18     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD19     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD20     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD24     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD27     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD30     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD31     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD32     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD33     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AD34     ; 1917       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AD35     ; 1918       ; 6C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AD36     ;            ;                ; TEMPDIODE1n                                     ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD38     ;            ;                ; GND                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD40     ; 83         ; 1L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD41     ; 82         ; 1L             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD44     ; 104        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD45     ; 105        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AD48     ; 98         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AD49     ; 99         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE3      ; 1595       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE4      ; 1594       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE7      ; 1717       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE8      ; 1716       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE9      ;            ; 4E             ; VCCT_GXBR4E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AE10     ;            ; 4E             ; VCCT_GXBR4E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AE11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE14     ; 1941       ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AE15     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE16     ; 1931       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AE17     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE18     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE19     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AE20     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE21     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE22     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AE24     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE25     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE26     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AE28     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE29     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE30     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE31     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AE32     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE33     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AE34     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AE35     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE36     ; 1905       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AE37     ;            ;                ; TEMPDIODE1p                                     ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE40     ;            ; 1E             ; VCCT_GXBL1E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AE41     ;            ; 1E             ; VCCT_GXBL1E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AE42     ; 228        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE43     ; 229        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE46     ; 106        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE47     ; 107        ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AE48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AE49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF1      ; 1719       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF2      ; 1718       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF5      ; 1725       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF6      ; 1724       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF9      ; 1740       ; 4E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF10     ; 1741       ; 4E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF12     ;            ;                ; GND                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF13     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF14     ;            ; 6A, 6C, 7A, 7C ; VCCIO3V                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AF15     ; 1926       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AF16     ; 1930       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AF17     ; 1928       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AF18     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF19     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF20     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF22     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF23     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF24     ;            ;                ; GNDSENSE                                        ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF25     ;            ;                ; VCCA_PLL                                        ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AF26     ;            ;                ; VCCA_PLL                                        ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AF27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF28     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF30     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF31     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF32     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF33     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF34     ; 1904       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AF35     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AF36     ;            ; 6A, 6C, 7A, 7C ; VCCIO3V                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AF37     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF38     ;            ;                ; GND                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF40     ; 253        ; 1E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF41     ; 252        ; 1E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF44     ; 236        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF45     ; 237        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AF48     ; 230        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AF49     ; 231        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG3      ; 1715       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG4      ; 1714       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG7      ; 1721       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG8      ; 1720       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG9      ;            ; 4F             ; VCCR_GXBR4F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AG10     ;            ; 4F             ; VCCR_GXBR4F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AG11     ;            ; 4F             ; VCCR_GXBR4F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AG12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG13     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG14     ;            ; 6A, 6C, 7A, 7C ; VCCIO3V                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG15     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AG16     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG17     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG18     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG19     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AG20     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG21     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG22     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AG24     ;            ;                ; VCCLSENSE                                       ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG25     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG26     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG27     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AG29     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG30     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG31     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG32     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG33     ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG34     ; 1906       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AG35     ; 1902       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AG36     ;            ; 6A, 6C, 7A, 7C ; VCCIO3V                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AG37     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG39     ;            ; 1F             ; VCCR_GXBL1F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AG40     ;            ; 1F             ; VCCR_GXBL1F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AG41     ;            ; 1F             ; VCCR_GXBL1F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AG42     ; 232        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG43     ; 233        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG46     ; 226        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG47     ; 227        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AG48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AG49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH1      ; 1727       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH2      ; 1726       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH5      ; 1733       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH6      ; 1732       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH9      ; 1766       ; 4E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH10     ; 1767       ; 4E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH12     ;            ; --             ; VCCH_GXBR4CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AH13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH15     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH16     ; 1925       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AH17     ; 1932       ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AH18     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH19     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH20     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH22     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH24     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH29     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH30     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH31     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AH32     ; 1907       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AH33     ; 1903       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AH34     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH35     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH38     ;            ; --             ; VCCH_GXBL1CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AH39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH40     ; 279        ; 1E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH41     ; 278        ; 1E             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH44     ; 244        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH45     ; 245        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AH48     ; 238        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AH49     ; 239        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ3      ; 1723       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ4      ; 1722       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ7      ; 1729       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ8      ; 1728       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ9      ;            ; 4D             ; VCCT_GXBR4D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ10     ;            ; 4D             ; VCCT_GXBR4D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ11     ;            ; --             ; VCCH_GXBR4CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ12     ;            ; 4F             ; VCCT_GXBR4F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ13     ;            ; 4F             ; VCCT_GXBR4F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ14     ;            ; --             ; VCCH_GXBR4CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ15     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ16     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ17     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ18     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ19     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ20     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ22     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ24     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ27     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ30     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ31     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ32     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ33     ; 1908       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AJ34     ; 1901       ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AJ35     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AJ36     ;            ; --             ; VCCH_GXBL1CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ37     ;            ; 1F             ; VCCT_GXBL1F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ38     ;            ; 1F             ; VCCT_GXBL1F                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ39     ;            ; --             ; VCCH_GXBL1CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ40     ;            ; 1D             ; VCCT_GXBL1D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ41     ;            ; 1D             ; VCCT_GXBL1D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AJ42     ; 240        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ43     ; 241        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ46     ; 234        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ47     ; 235        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AJ48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AJ49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK1      ; 1735       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK2      ; 1734       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK5      ; 1745       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK6      ; 1744       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK9      ; 1768       ; 4D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK10     ; 1769       ; 4D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK12     ; 1712       ; 4F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK13     ; 1713       ; 4F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK15     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AK16     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK17     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK18     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK19     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK20     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK22     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK24     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK25     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK30     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK31     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK32     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK33     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK34     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AK35     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AK36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK37     ; 225        ; 1F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK38     ; 224        ; 1F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK40     ; 281        ; 1D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK41     ; 280        ; 1D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK44     ; 256        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK45     ; 257        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AK48     ; 246        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AK49     ; 247        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL3      ; 1731       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL4      ; 1730       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL7      ; 1737       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL8      ; 1736       ; 4F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL9      ;            ; 4D             ; VCCR_GXBR4D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL10     ;            ; 4D             ; VCCR_GXBR4D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL11     ;            ; 4D             ; VCCR_GXBR4D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL12     ;            ; 4E             ; VCCR_GXBR4E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL13     ;            ; 4E             ; VCCR_GXBR4E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL14     ;            ; 4E             ; VCCR_GXBR4E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL15     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AL16     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AL17     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL18     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL19     ;            ; --             ; VCCP                                            ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL20     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL21     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL22     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL23     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL24     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL27     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL28     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL30     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL31     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL32     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AL33     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL34     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AL35     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AL36     ;            ; 1E             ; VCCR_GXBL1E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL37     ;            ; 1E             ; VCCR_GXBL1E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL38     ;            ; 1E             ; VCCR_GXBL1E                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL39     ;            ; 1D             ; VCCR_GXBL1D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL40     ;            ; 1D             ; VCCR_GXBL1D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL41     ;            ; 1D             ; VCCR_GXBL1D                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AL42     ; 248        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL43     ; 249        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL46     ; 242        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL47     ; 243        ; 1F             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AL48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AL49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM1      ; 1743       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM2      ; 1742       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM5      ; 1749       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM6      ; 1748       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM9      ; 1794       ; 4D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM10     ; 1795       ; 4D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM12     ; 1738       ; 4F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM13     ; 1739       ; 4F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM15     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AM16     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM17     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM18     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM19     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM20     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AM21     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM22     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM23     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AM24     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM25     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM26     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM27     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AM28     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM29     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM30     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM31     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM32     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM33     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AM34     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AM35     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AM36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM37     ; 251        ; 1F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM38     ; 250        ; 1F             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM40     ; 307        ; 1D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM41     ; 306        ; 1D             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM44     ; 260        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM45     ; 261        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AM48     ; 254        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AM49     ; 255        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN3      ; 1747       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN4      ; 1746       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN7      ; 1753       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN8      ; 1752       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN9      ;            ; 4C             ; VCCT_GXBR4C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AN10     ;            ; 4C             ; VCCT_GXBR4C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AN11     ;            ; --             ; VCCH_GXBR4CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AN12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN15     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AN16     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AN17     ; 1413       ; 3B             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN18     ; 1412       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN19     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN20     ; 1361       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN21     ; 1363       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN22     ; 1874       ; SDM            ; altera_reserved_tck                             ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; AN23     ; 1882       ; SDM            ; ~ALTERA_AS_DATA0~ / RESERVED_INPUT              ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; AN24     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN25     ; 734        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN26     ; 732        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN27     ; 743        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN28     ; 742        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN29     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN30     ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; AN31     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AN32     ;            ; 2C             ; VREFB2CN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AN33     ; 809        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AN34     ;            ; 2C             ; VCCIO2C                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AN35     ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AN36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN39     ;            ; --             ; VCCH_GXBL1CF                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AN40     ;            ; 1C             ; VCCT_GXBL1C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AN41     ;            ; 1C             ; VCCT_GXBL1C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AN42     ; 264        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN43     ; 265        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN46     ; 258        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN47     ; 259        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AN48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AN49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP1      ; 1751       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP2      ; 1750       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP5      ; 1757       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP6      ; 1756       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP9      ; 1796       ; 4C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP10     ; 1797       ; 4C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP12     ; 1399       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP13     ; 1401       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP14     ; 1400       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP15     ; 1393       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP16     ; 1392       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP17     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP18     ; 1405       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP19     ;            ; 3C             ; VREFB3CN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AP20     ; 1360       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP21     ; 1362       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP22     ;            ; 3C             ; VCCIO3C                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AP23     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP24     ; 1900       ; SDM            ; ^VSIGN_1                                        ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP25     ; 735        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP26     ; 733        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP27     ;            ; 2F             ; VCCIO2F                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AP28     ; 737        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP29     ; 736        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP30     ; 741        ; 2F             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP31     ; 740        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP32     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP33     ; 808        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP34     ; 815        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP35     ; 805        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP36     ; 807        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AP37     ;            ; 2C             ; VCCIO2C                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AP38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP40     ; 309        ; 1C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP41     ; 308        ; 1C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP44     ; 268        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP45     ; 269        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AP48     ; 262        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AP49     ; 263        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR3      ; 1759       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR4      ; 1758       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR7      ; 1765       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR8      ; 1764       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR9      ;            ; 4C             ; VCCR_GXBR4C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AR10     ;            ; 4C             ; VCCR_GXBR4C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AR11     ;            ; 4C             ; VCCR_GXBR4C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AR12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR13     ; 1398       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR14     ; 1403       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR15     ;            ; 3B             ; VCCIO3B                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AR16     ; 1410       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR17     ; 1411       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR18     ; 1404       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR19     ; 1367       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR20     ;            ; 3C             ; VCCIO3C                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AR21     ; 1356       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR22     ; 1875       ; SDM            ; altera_reserved_tdi                             ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; AR23     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR24     ; 1899       ; SDM            ; ^VSIGP_1                                        ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR25     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR26     ; 727        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR27     ; 738        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR28     ; 739        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR29     ;            ; 2F             ; VREFB2FN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AR30     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR31     ; 858        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR32     ; 859        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR33     ; 814        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR34     ; 804        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR35     ;            ; 2C             ; VCCIO2C                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AR36     ; 806        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR37     ; 812        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AR38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR39     ;            ; 1C             ; VCCR_GXBL1C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AR40     ;            ; 1C             ; VCCR_GXBL1C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AR41     ;            ; 1C             ; VCCR_GXBL1C                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AR42     ; 276        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR43     ; 277        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR46     ; 270        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR47     ; 271        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AR48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AR49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT1      ; 1755       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT2      ; 1754       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT5      ; 1761       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT6      ; 1760       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT9      ; 1822       ; 4C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT10     ; 1823       ; 4C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT12     ; 1397       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT13     ;            ; 3B             ; VCCIO3B                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AT14     ; 1402       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT15     ; 1409       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT16     ; 1408       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT17     ; 1415       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT18     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT19     ; 1366       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT20     ; 1359       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT21     ; 1357       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT22     ;            ; --             ; VCCPLLDIG_SDM                                   ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; AT23     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT24     ; 1898       ; SDM            ; ^VSIGN_0                                        ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT25     ; 720        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT26     ; 726        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT27     ; 729        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT28     ;            ; 2F             ; VCCIO2F                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AT29     ; 875        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT30     ; 874        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT31     ;            ; 2B             ; VREFB2BN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AT32     ; 852        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT33     ;            ; 2B             ; VCCIO2B                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AT34     ; 856        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT35     ; 857        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT36     ; 810        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT37     ; 811        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT38     ; 813        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AT39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT40     ; 335        ; 1C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT41     ; 334        ; 1C             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT44     ; 272        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT45     ; 273        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AT48     ; 266        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AT49     ; 267        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU3      ; 1771       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU4      ; 1770       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU7      ; 1777       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU8      ; 1776       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU10     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU12     ; 1396       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU13     ; 1394       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU14     ; 1406       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU15     ; 1407       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU16     ;            ; 3B             ; VCCIO3B                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AU17     ; 1414       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU18     ;            ; 3B             ; VREFB3BN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AU19     ;            ; 3A             ; VREFB3AN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AU20     ; 1358       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU21     ;            ; 3C             ; VCCIO3C                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AU22     ;            ; --             ; VCCPLL_SDM                                      ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AU23     ;            ; --             ; VCCIO_SDM                                       ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AU24     ; 1897       ; SDM            ; ^VSIGP_0                                        ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU25     ; 721        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU26     ;            ; 2F             ; VCCIO2F                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AU27     ; 728        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU28     ; 864        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU29     ; 865        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU30     ; 873        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU31     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU32     ; 853        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU33     ; 862        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU34     ; 863        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU35     ; 860        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU37     ; 800        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU38     ; 801        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AU39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU40     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU42     ; 288        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU43     ; 289        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU46     ; 282        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU47     ; 283        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AU48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AU49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV1      ; 1763       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AV2      ; 1762       ; 4E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AV3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV5      ; 1773       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AV6      ; 1772       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AV7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV10     ; 1416       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV11     ; 1421       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV12     ; 1420       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV13     ; 1395       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV15     ; 1464       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV16     ; 1477       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV17     ; 1476       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV18     ; 1482       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV19     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV20     ; 1364       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV21     ; 1365       ; 3C             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV22     ;            ; --             ; VCCBAT                                          ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AV23     ;            ; --             ; VCCFUSEWR_SDM                                   ; power  ;              ; 2.4V    ; --       ;                 ; --       ; --           ;
; AV24     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV25     ; 723        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV26     ; 724        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV27     ; 725        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV28     ; 870        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV29     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV30     ; 872        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV31     ;            ; 2A             ; VREFB2AN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; AV32     ; 854        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV33     ; 855        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV34     ;            ; 2B             ; VCCIO2B                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AV35     ; 861        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV36     ; 840        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV37     ; 803        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV38     ; 802        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV40     ; 796        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AV41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV44     ; 284        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AV45     ; 285        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AV46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AV48     ; 274        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AV49     ; 275        ; 1E             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW3      ; 1779       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW4      ; 1778       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW7      ; 1785       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW8      ; 1784       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW10     ; 1417       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW11     ; 1426       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW13     ; 1419       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW14     ; 1468       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW15     ; 1465       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW16     ; 1481       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW17     ;            ; 3A             ; VCCIO3A                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AW18     ; 1483       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW19     ; 1353       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW20     ; 1352       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW21     ; 1351       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW22     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW23     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW24     ; 1888       ; SDM            ; SDM_IO13, AVSTx8_DATA5, SDMMC_CFG_DATA5         ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW25     ; 722        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW26     ; 731        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW27     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW28     ; 871        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW29     ; 866        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW30     ; 887        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW31     ; 886        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW32     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW33     ; 843        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW34     ; 847        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW35     ; 846        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW36     ; 841        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW38     ; 793        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW39     ; 792        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW40     ; 797        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AW41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW42     ; 296        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW43     ; 297        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW46     ; 290        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW47     ; 291        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AW48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AW49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY1      ; 1775       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY2      ; 1774       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY5      ; 1781       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY6      ; 1780       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY10     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY11     ; 1427       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY12     ; 1422       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY13     ; 1418       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY14     ; 1469       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY15     ;            ; 3A             ; VCCIO3A                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AY16     ; 1480       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY17     ; 1479       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY18     ; 1486       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY19     ; 1487       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY20     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY21     ; 1350       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY22     ; 1881       ; SDM            ; ^nCONFIG                                        ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY23     ;            ; --             ; VCCADC                                          ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AY24     ; 1891       ; SDM            ; SDM_IO10, AVSTx8_DATA7, SDMMC_CFG_DATA7         ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY25     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY26     ; 730        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY27     ; 752        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY28     ; 753        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY29     ; 867        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY30     ;            ; 2A             ; VCCIO2A                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AY31     ; 885        ; 2A             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY32     ; 884        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY33     ; 842        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY34     ; 851        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY35     ;            ; 2B             ; VCCIO2B                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; AY36     ; 848        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY37     ; 795        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY38     ; 799        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY39     ; 798        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY40     ; 768        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; AY41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY44     ; 292        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY45     ; 293        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; AY48     ; 286        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; AY49     ; 287        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B1       ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B5       ; 1491       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B6       ; 1490       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B9       ; 1493       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B10      ; 1492       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B12      ; 997        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B13      ; 990        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B14      ; 991        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B15      ; 988        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B16      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B17      ; 914        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B18      ; 923        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B19      ; 922        ; 3L             ; led_0                                           ; output ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; B20      ; 912        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B21      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B22      ; 920        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B23      ; 1100       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B24      ; 1093       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B25      ; 440        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B26      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B27      ; 437        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B31      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B32      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B33      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B34      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B35      ; 375        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B36      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B37      ; 376        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B38      ; 380        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; B39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B40      ; 4          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B41      ; 5          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B44      ; 2          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B45      ; 3          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; B46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; B49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA3      ; 1787       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA4      ; 1786       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA7      ; 1793       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA8      ; 1792       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA10     ; 1425       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA11     ; 1424       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA12     ; 1423       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA14     ; 1471       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA15     ; 1466       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA16     ; 1467       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA17     ; 1478       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA18     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA19     ; 1354       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA20     ; 1345       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA21     ; 1344       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA22     ; 1876       ; SDM            ; ^OSC_CLK_1                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA23     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA24     ; 1890       ; SDM            ; ~ALTERA_AS_DATA3~ / RESERVED_INPUT              ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BA25     ; 747        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA26     ; 744        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA27     ; 745        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA28     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA29     ; 869        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA30     ; 876        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA31     ; 877        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA32     ; 883        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA33     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA34     ; 850        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA35     ; 844        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA36     ; 849        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA37     ; 794        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA39     ; 770        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA40     ; 769        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BA41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA42     ; 304        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA43     ; 305        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA46     ; 298        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA47     ; 299        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BA48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BA49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB1      ; 1783       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB2      ; 1782       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB5      ; 1789       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB6      ; 1788       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB10     ; 1432       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB12     ; 1430       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB13     ; 1474       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB14     ; 1470       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB15     ; 1472       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB16     ;            ; 3A             ; VCCIO3A                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; BB17     ; 1485       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB18     ; 1376       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB19     ; 1355       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB20     ; 1346       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB21     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB22     ; 1878       ; SDM            ; ~ALTERA_AS_DATA1~ / RESERVED_INPUT              ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BB23     ; 1880       ; SDM            ; ~ALTERA_AS_DATA2~ / RESERVED_INPUT              ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BB24     ; 1893       ; SDM            ; SDM_IO12, PWRMGT_SDA                            ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB25     ; 746        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB26     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB27     ; 748        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB28     ; 868        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB29     ; 878        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB30     ; 879        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB31     ;            ; 2A             ; VCCIO2A                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; BB32     ; 882        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB33     ; 821        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB34     ; 820        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB35     ; 845        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB37     ; 779        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB38     ; 777        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB39     ; 771        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB40     ; 772        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BB41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB44     ; 300        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB45     ; 301        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BB48     ; 294        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BB49     ; 295        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC3      ; 1799       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC4      ; 1798       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC7      ; 1805       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC8      ; 1804       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC10     ; 1433       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC11     ; 1428       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC12     ; 1431       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC13     ; 1475       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC15     ; 1473       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC16     ; 1449       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC17     ; 1484       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC18     ; 1377       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC19     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC20     ; 1347       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC21     ; 1349       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC22     ; 1873       ; SDM            ; altera_reserved_tms                             ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BC23     ; 1879       ; SDM            ; ~ALTERA_AS_nCSO0,ALTERA_MSEL0~ / RESERVED_INPUT ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BC24     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC25     ; 750        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC26     ; 751        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC27     ; 749        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC28     ; 755        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC29     ;            ; 2A             ; VCCIO2A                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; BC30     ; 895        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC31     ; 881        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC32     ; 880        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC33     ; 824        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC34     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC35     ; 818        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC36     ; 819        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC37     ; 778        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC38     ; 776        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC40     ; 773        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BC41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC42     ; 316        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC43     ; 317        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC46     ; 310        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC47     ; 311        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BC48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BC49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD1      ; 1791       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD2      ; 1790       ; 4D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD5      ; 1801       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD6      ; 1800       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD10     ; 1436       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD11     ; 1429       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD13     ; 1440       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD14     ; 1450       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD15     ; 1451       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD16     ; 1448       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD17     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD18     ; 1378       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD19     ; 1373       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD20     ; 1372       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD21     ; 1348       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD22     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD23     ; 1877       ; SDM            ; SDM_IO0, INIT_DONE, PWRMGT_SCL                  ; output ;              ;         ; --       ;                 ; --       ; --           ;
; BD24     ; 1872       ; SDM            ; altera_reserved_tdo                             ; output ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BD25     ; 1894       ; SDM            ; SDM_IO15, AVSTx8_DATA6, SDMMC_CFG_DATA6         ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD26     ; 758        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD27     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD28     ; 754        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD29     ; 891        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD30     ; 894        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD31     ; 888        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD32     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD33     ; 825        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD34     ; 823        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD35     ; 822        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD36     ; 816        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD38     ; 774        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD39     ; 775        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD40     ; 780        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BD41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD44     ; 312        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD45     ; 313        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BD48     ; 302        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BD49     ; 303        ; 1D             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE3      ; 1807       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE4      ; 1806       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE7      ; 1809       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE8      ; 1808       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE10     ; 1437       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE11     ; 1434       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE12     ; 1435       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE13     ; 1441       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE14     ; 1444       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE15     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE16     ; 1446       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE17     ; 1389       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE18     ; 1379       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE19     ; 1375       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE20     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE21     ; 1368       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE22     ; 1884       ; SDM            ; ~ALTERA_AS_nCSO2,ALTERA_MSEL1~ / RESERVED_INPUT ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BE23     ; 1883       ; SDM            ; ~ALTERA_AS_CLK~ / RESERVED_INPUT                ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BE24     ; 1892       ; SDM            ; ~ALTERA_AS_nCSO3~ / RESERVED_INPUT              ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BE25     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE26     ; 759        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE27     ; 757        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE28     ; 900        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE29     ; 890        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE30     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE31     ; 889        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE32     ; 909        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE33     ; 835        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE34     ; 834        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE35     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE36     ; 817        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE37     ; 786        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE38     ; 784        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE39     ; 785        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE40     ; 781        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BE41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE42     ; 320        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE43     ; 321        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE46     ; 318        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE47     ; 319        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BE48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BE49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF1      ; 1803       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF2      ; 1802       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF5      ; 1815       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF6      ; 1814       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF10     ; 1438       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF11     ; 1439       ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF12     ; 1452       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF13     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF14     ; 1445       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF15     ; 1442       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF16     ; 1447       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF17     ; 1388       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF18     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF19     ; 1374       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF20     ; 1371       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF21     ; 1369       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF22     ; 1885       ; SDM            ; SDM_IO11, AVSTx8_VALID, PWRMGT_SDA              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF23     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF24     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF25     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF26     ; 756        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF27     ; 760        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF28     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF29     ; 901        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF30     ; 892        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF31     ; 893        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF32     ; 908        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF33     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF34     ; 828        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF35     ; 826        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF36     ; 827        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF37     ; 787        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF38     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF39     ; 788        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF40     ; 789        ; 2C             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BF41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF44     ; 326        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF45     ; 327        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BF48     ; 314        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BF49     ; 315        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG3      ; 1811       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG4      ; 1810       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG7      ; 1813       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG8      ; 1812       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG10     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG12     ; 1453       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG13     ; 1456       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG14     ; 1457       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG15     ; 1443       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG16     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG17     ; 1385       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG18     ; 1381       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG19     ; 1380       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG20     ; 1370       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG21     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG22     ; 1895       ; SDM            ; SDM_IO14, AVSTx8_CLK, PWRMGT_SCL                ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG23     ; 1887       ; SDM            ; SDM_IO16, INIT_DONE, CONF_DONE, PWRMGT_SDA      ; output ;              ;         ; --       ;                 ; --       ; --           ;
; BG24     ;            ;                ; TEMPDIODE0n                                     ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG25     ; 764        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG26     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG27     ; 761        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG28     ; 896        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG29     ; 897        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG30     ; 899        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG31     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG32     ; 910        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG33     ; 838        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG34     ; 829        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG35     ; 832        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG36     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG37     ; 783        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG38     ; 782        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BG39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG40     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG42     ; 324        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG43     ; 325        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG46     ; 322        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG47     ; 323        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BG48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BG49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH1      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH2      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH4      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH5      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH7      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH8      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH9      ; 1821       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BH10     ; 1820       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BH11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH12     ; 1460       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH13     ; 1461       ; 3A             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH14     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH15     ; 1458       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH16     ; 1462       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH17     ; 1384       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH18     ; 1391       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH19     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH20     ; 1383       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH21     ; 1382       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH22     ; 1889       ; SDM            ; ~ALTERA_AS_nCSO1,ALTERA_MSEL2~ / RESERVED_INPUT ; input  ; 1.8 V        ;         ; --       ; N               ; no       ; Off          ;
; BH23     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BH24     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH25     ; 762        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH26     ; 765        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH27     ; 766        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH28     ; 904        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH29     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH30     ; 898        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH31     ; 907        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH32     ; 911        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH33     ; 839        ; 2B             ; REF_CLK_PLL                                     ; input  ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; BH34     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH35     ; 833        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH36     ; 791        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH37     ; 790        ; 2C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BH38     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BH39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH40     ; 332        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BH41     ; 333        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BH42     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH43     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH45     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH46     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH48     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BH49     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ2      ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ3      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ4      ; 1819       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ5      ; 1818       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ6      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ7      ; 1817       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ8      ; 1816       ; 4C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ9      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ10     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ11     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ12     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ13     ; 1454       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ14     ; 1455       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ15     ; 1459       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ16     ; 1463       ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ17     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ18     ; 1390       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ19     ; 1387       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ20     ; 1386       ; 3C             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ21     ; 1886       ; SDM            ; ^nSTATUS                                        ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ22     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ23     ; 1896       ; SDM            ; ^RREF_SDM                                       ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ24     ;            ;                ; TEMPDIODE0p                                     ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ25     ; 763        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ26     ; 767        ; 2F             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ27     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ28     ; 905        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ29     ; 902        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ30     ; 903        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ31     ; 906        ; 2A             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ32     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ33     ; 831        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ34     ; 830        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ35     ; 837        ; 2B             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ36     ; 836        ; 2B             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; BJ37     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ38     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ39     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ40     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ41     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ42     ; 328        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ43     ; 329        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ44     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ45     ; 330        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ46     ; 331        ; 1C             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; BJ47     ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; BJ48     ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C3       ; 1495       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C4       ; 1494       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C7       ; 1501       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C8       ; 1500       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C10      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C12      ; 1000       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C13      ; 1001       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C14      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C15      ; 987        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C16      ; 995        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C17      ; 919        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C18      ; 918        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C19      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C20      ; 930        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C21      ; 934        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C22      ; 935        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C23      ; 1101       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C24      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C25      ; 443        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C26      ; 441        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C27      ; 436        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C29      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C30      ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C31      ;            ;                ; DNU                                             ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C32      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C33      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C34      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C35      ; 374        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C36      ; 372        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C37      ; 377        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C38      ; 381        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; C39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C40      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C42      ; 12         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C43      ; 13         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C46      ; 6          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C47      ; 7          ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; C48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; C49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D1       ; 1503       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D2       ; 1502       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D5       ; 1509       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D6       ; 1508       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D10      ; 1012       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D11      ; 1013       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D12      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D13      ; 1004       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D14      ; 998        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D15      ; 986        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D16      ; 994        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D17      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D18      ; 926        ; 3L             ; led_1                                           ; output ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; D19      ; 928        ; 3L             ; led_2                                           ; output ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; D20      ; 931        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D21      ; 932        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D22      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D23      ; 1098       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D24      ; 1099       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D25      ; 442        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D26      ; 433        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D27      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D31      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D32      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D33      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D34      ; 365        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D35      ; 364        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D36      ; 373        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D37      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D38      ; 363        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D39      ; 360        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D40      ; 431        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; D41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D44      ; 20         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D45      ; 21         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; D48      ; 14         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; D49      ; 15         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E3       ; 1499       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E4       ; 1498       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E7       ; 1505       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E8       ; 1504       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E10      ; 1017       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E11      ; 1008       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E12      ; 1019       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E13      ; 1005       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E14      ; 999        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E15      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E16      ; 985        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E17      ; 924        ; 3L             ; led_3                                           ; output ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; E18      ; 927        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E19      ; 929        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E20      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E21      ; 933        ; 3L             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E22      ; 1095       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E23      ; 1102       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E24      ; 1103       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E26      ; 439        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E27      ; 432        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E30      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E31      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E32      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E33      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E34      ; 349        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E35      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E36      ; 367        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E37      ; 369        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E38      ; 362        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E39      ; 361        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E40      ; 430        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; E41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E42      ; 16         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E43      ; 17         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E46      ; 10         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E47      ; 11         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; E48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; E49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F1       ; 1511       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F2       ; 1510       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F5       ; 1521       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F6       ; 1520       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F10      ; 1016       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F11      ; 1009       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F12      ; 1018       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F13      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F14      ; 1002       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F15      ; 976        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F16      ; 984        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F17      ; 925        ; 3L             ; led_4                                           ; output ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; F18      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F19      ; 938        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F20      ; 943        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F21      ; 942        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F22      ; 1094       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F23      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F24      ; 1083       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F25      ; 453        ; 2L             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F26      ; 438        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F27      ; 435        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F28      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F31      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F32      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F33      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F34      ; 348        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F35      ; 352        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F36      ; 366        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F37      ; 368        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F38      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F39      ; 423        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F40      ; 426        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; F41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F44      ; 32         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F45      ; 33         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; F48      ; 22         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; F49      ; 23         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G3       ; 1507       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G4       ; 1506       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G7       ; 1513       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G8       ; 1512       ; 4N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G10      ; 1010       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G12      ; 1014       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G13      ; 1007       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G14      ; 1003       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G15      ; 977        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G16      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G17      ; 975        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G18      ; 945        ; 3L             ; key2                                            ; input  ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; G19      ; 939        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G20      ; 947        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G21      ;            ; 3L             ; VCCIO3L                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; G22      ; 1091       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G23      ; 1084       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G24      ; 1082       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G25      ; 452        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G26      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G27      ; 434        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G31      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G32      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G33      ; 355        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G34      ; 354        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G35      ; 353        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G36      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G37      ; 371        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G38      ; 429        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G39      ; 422        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G40      ; 427        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; G41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G42      ; 24         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G43      ; 25         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G46      ; 18         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G47      ; 19         ; 1N             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; G48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; G49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H1       ; 1523       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H2       ; 1522       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H5       ; 1529       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H6       ; 1528       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H10      ; 1011       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H11      ; 1021       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H12      ; 1015       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H13      ; 1006       ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H14      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H15      ; 979        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H16      ; 982        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H17      ; 974        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H18      ; 944        ; 3L             ; key1                                            ; input  ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; H19      ;            ; 3L             ; VCCIO3L                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; H20      ; 946        ; 3L             ; key3                                            ; input  ; 1.8 V        ; 1.8V    ; --       ; Y               ; no       ; Off          ;
; H21      ; 948        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H22      ; 1090       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H23      ; 1085       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H24      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H25      ; 454        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H26      ; 449        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H27      ; 448        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H29      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H31      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H32      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H33      ; 358        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H34      ;            ; 2N             ; VCCIO2N                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; H35      ; 351        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H36      ; 356        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H37      ; 370        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H38      ; 428        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H40      ; 420        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; H41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H44      ; 40         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H45      ; 41         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; H48      ; 34         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; H49      ; 35         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J3       ; 1519       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J4       ; 1518       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J7       ; 1525       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J8       ; 1524       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J10      ; 1025       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J11      ; 1020       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J12      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J13      ; 1031       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J14      ; 972        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J15      ; 978        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J16      ; 983        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J17      ;            ; 3K             ; VCCIO3K                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; J18      ; 941        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J19      ; 936        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J20      ; 937        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J21      ; 949        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J22      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J23      ; 1087       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J24      ; 1088       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J25      ; 455        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J26      ; 451        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J27      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J31      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J32      ;            ; 2N             ; VCCIO2N                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; J33      ; 359        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J34      ; 336        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J35      ; 350        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J36      ; 357        ; 2N             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J37      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J38      ; 414        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J39      ; 415        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J40      ; 421        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; J41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J42      ; 36         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J43      ; 37         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J46      ; 30         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J47      ; 31         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; J48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; J49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K1       ; 1531       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K2       ; 1530       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K5       ; 1537       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K6       ; 1536       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K10      ; 1024       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K11      ; 1022       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K12      ; 1023       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K13      ; 1030       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K14      ; 973        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K15      ;            ; 3K             ; VCCIO3K                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; K16      ; 964        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K17      ; 966        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K18      ; 940        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K19      ; 951        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K20      ;            ; 3L             ; VCCIO3L                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; K21      ; 953        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K22      ; 1071       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K23      ; 1086       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K24      ; 1089       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K25      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K26      ; 450        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K27      ; 445        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K28      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K30      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K31      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K32      ; 341        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K33      ; 340        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K34      ; 337        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K35      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K36      ; 403        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K37      ; 402        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K38      ; 419        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K39      ; 413        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K40      ; 424        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; K41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K44      ; 48         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K45      ; 49         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; K48      ; 42         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; K49      ; 43         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L3       ; 1527       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L4       ; 1526       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L7       ; 1533       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L8       ; 1532       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L10      ; 1028       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L11      ; 1029       ; 3J             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L12      ; 1027       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L13      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L14      ; 980        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L15      ; 981        ; 3K             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L16      ; 965        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L17      ; 967        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L18      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L19      ; 950        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L20      ; 954        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L21      ; 952        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L22      ; 1070       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L23      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L24      ; 1080       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L25      ; 477        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L26      ; 444        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L27      ; 447        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L28      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L29      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; L30      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; L31      ; 342        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L32      ; 343        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L33      ;            ; 2N             ; VCCIO2N                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; L34      ; 347        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L35      ; 399        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L36      ; 398        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L37      ; 418        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L38      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L39      ; 412        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L40      ; 425        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; L41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L42      ; 44         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L43      ; 45         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L46      ; 38         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L47      ; 39         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; L48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; L49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M1       ; 1539       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; M2       ; 1538       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M5       ; 1549       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; M6       ; 1548       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M9       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M12      ; 1026       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M13      ; 1034       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M14      ; 1035       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M15      ; 960        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M16      ;            ; 3K             ; VCCIO3K                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; M17      ; 971        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M18      ; 970        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M19      ;            ; 3L             ; VREFB3LN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; M20      ; 955        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M21      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M22      ; 1069       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M23      ; 1077       ; 3I             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M24      ; 1081       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M25      ; 476        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M26      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M27      ; 446        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M28      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; M29      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; M30      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; M31      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M32      ;            ; 2N             ; VREFB2NN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; M33      ; 345        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M34      ; 346        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M35      ; 407        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M36      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M37      ; 417        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M38      ; 416        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; M39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M40      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M41      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M44      ; 60         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; M45      ; 61         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; M46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; M48      ; 50         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; M49      ; 51         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N3       ; 1535       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N4       ; 1534       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N7       ; 1541       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N8       ; 1540       ; 4M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N9       ;            ; 4N             ; VCCT_GXBR4N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; N10      ;            ; 4N             ; VCCT_GXBR4N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCCH_GXBR4KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; N12      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N13      ; 1032       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N14      ;            ; 3J             ; VCCIO3J                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; N15      ; 961        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N16      ; 969        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N17      ; 968        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N18      ; 962        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N20      ; 958        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N21      ; 956        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N22      ; 1068       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N23      ; 1076       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N24      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N25      ; 468        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N26      ; 479        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N27      ; 478        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N28      ;            ; --             ; VCCPT                                           ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; N29      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N31      ; 339        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N32      ; 338        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N33      ; 344        ; 2N             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N34      ;            ; 2M             ; VCCIO2M                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; N35      ; 406        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N36      ; 401        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N37      ; 409        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; N38      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N39      ;            ; --             ; VCCH_GXBL1KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; N40      ;            ; 1N             ; VCCT_GXBL1N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; N41      ;            ; 1N             ; VCCT_GXBL1N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; N42      ; 52         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N43      ; 53         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N46      ; 46         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N47      ; 47         ; 1M             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; N48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; N49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P1       ; 1551       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P2       ; 1550       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P5       ; 1557       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P6       ; 1556       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P9       ; 1488       ; 4N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P10      ; 1489       ; 4N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P12      ; 1039       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P13      ; 1038       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P14      ; 1033       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P15      ; 1036       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P16      ; 1037       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P17      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P18      ; 963        ; 3K             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P19      ;            ; 3K             ; VREFB3KN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; P20      ; 959        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P21      ; 957        ; 3L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P22      ;            ; 3I             ; VCCIO3I                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; P23      ; 1073       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P24      ; 1075       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P25      ; 469        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P26      ; 470        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P27      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P28      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; P29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P30      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P31      ;            ; 2M             ; VREFB2MN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; P32      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P33      ; 394        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P34      ; 405        ; 2M             ; GND                                             ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P35      ; 404        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P36      ; 400        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P37      ; 411        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P38      ; 408        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; P39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P40      ; 1          ; 1N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P41      ; 0          ; 1N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P44      ; 68         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P45      ; 69         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; P48      ; 62         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; P49      ; 63         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R3       ; 1547       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R4       ; 1546       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R7       ; 1553       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R8       ; 1552       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R9       ;            ; 4N             ; VCCR_GXBR4N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; R10      ;            ; 4N             ; VCCR_GXBR4N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; R11      ;            ; 4N             ; VCCR_GXBR4N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; R12      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R13      ; 1043       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R14      ; 1042       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R15      ;            ; 3J             ; VCCIO3J                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; R16      ; 1040       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R17      ; 1041       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R18      ; 1046       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R19      ; 1047       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R20      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R21      ; 1059       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R22      ; 1064       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R23      ; 1072       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R24      ; 1074       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R25      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R26      ; 471        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R27      ; 474        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R28      ;            ;                ; VCCA_PLL                                        ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; R29      ;            ;                ; NC                                              ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R30      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R31      ; 387        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R32      ; 391        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R33      ; 395        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R34      ; 389        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R35      ;            ; 2M             ; VCCIO2M                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; R36      ; 396        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R37      ; 410        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; R38      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R39      ;            ; 1N             ; VCCR_GXBL1N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; R40      ;            ; 1N             ; VCCR_GXBL1N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; R41      ;            ; 1N             ; VCCR_GXBL1N                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; R42      ; 64         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R43      ; 65         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R46      ; 58         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R47      ; 59         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; R48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; R49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T1       ; 1555       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T2       ; 1554       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T5       ; 1561       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T6       ; 1560       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T9       ; 1514       ; 4N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T10      ; 1515       ; 4N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T12      ;            ; --             ; VCCH_GXBR4KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; T13      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T15      ; 1055       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T16      ; 1054       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T17      ; 1050       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T18      ;            ; 3J             ; VCCIO3J                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; T19      ; 1044       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T20      ; 1063       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T21      ; 1058       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T22      ; 1065       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T23      ;            ; 3I             ; VCCIO3I                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; T24      ; 1078       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T25      ; 472        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T26      ; 475        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T27      ; 467        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T28      ;            ; 2L             ; VCCIO2L                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; T29      ; 459        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T30      ; 458        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T31      ; 386        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T32      ; 390        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T33      ;            ; 2M             ; VCCIO2M                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; T34      ; 388        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T35      ; 397        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; T36      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T37      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T38      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T40      ; 27         ; 1N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T41      ; 26         ; 1N             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T44      ; 72         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T45      ; 73         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; T48      ; 66         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; T49      ; 67         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U3       ; 1559       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U4       ; 1558       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U7       ; 1565       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U8       ; 1564       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U9       ;            ; 4M             ; VCCT_GXBR4M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U10      ;            ; 4M             ; VCCT_GXBR4M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U11      ;            ; --             ; VCCH_GXBR4KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U12      ;            ; 4L             ; VCCT_GXBR4L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U13      ;            ; 4L             ; VCCT_GXBR4L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U14      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U16      ;            ; 3J             ; VREFB3JN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U17      ; 1051       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U18      ; 1052       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U19      ; 1045       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U20      ; 1062       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U21      ;            ; 3I             ; VCCIO3I                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; U22      ; 1067       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U23      ; 1066       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U24      ; 1079       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U25      ; 473        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U26      ;            ; 2L             ; VCCIO2L                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; U27      ; 466        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U28      ; 460        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U29      ; 461        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U30      ; 457        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U31      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U32      ; 392        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U33      ; 385        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U34      ; 384        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; U35      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; U36      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U37      ;            ; 1L             ; VCCT_GXBL1L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U38      ;            ; 1L             ; VCCT_GXBL1L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U39      ;            ; --             ; VCCH_GXBL1KN                                    ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U40      ;            ; 1M             ; VCCT_GXBL1M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U41      ;            ; 1M             ; VCCT_GXBL1M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; U42      ; 76         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U43      ; 77         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U46      ; 70         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U47      ; 71         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; U48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; U49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V1       ; 1563       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V2       ; 1562       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V5       ; 1569       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V6       ; 1568       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V9       ; 1516       ; 4M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V10      ; 1517       ; 4M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V12      ; 1572       ; 4K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V13      ; 1573       ; 4K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V14      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; V16      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; V17      ; 1049       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V18      ; 1053       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V20      ;            ; 3I             ; VREFB3IN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; V21      ; 1056       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V22      ; 1057       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V23      ; 1060       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V24      ; 1061       ; 3I             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V25      ; 465        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V26      ; 464        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V27      ; 462        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V28      ; 463        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V29      ;            ; 2L             ; VCCIO2L                                         ; power  ;              ; 1.8V    ; --       ;                 ; --       ; --           ;
; V30      ; 456        ; 2L             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V31      ;            ; 2L             ; VREFB2LN0                                       ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; V32      ; 393        ; 2M             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; V33      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V34      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; V35      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; V36      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V37      ; 85         ; 1K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V38      ; 84         ; 1K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V40      ; 29         ; 1M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V41      ; 28         ; 1M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V44      ; 80         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V45      ; 81         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; V48      ; 74         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; V49      ; 75         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W1       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W3       ; 1575       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W4       ; 1574       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W5       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W7       ; 1581       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W8       ; 1580       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W9       ;            ; 4M             ; VCCR_GXBR4M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W10      ;            ; 4M             ; VCCR_GXBR4M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W11      ;            ; 4M             ; VCCR_GXBR4M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W12      ;            ; 4L             ; VCCR_GXBR4L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W13      ;            ; 4L             ; VCCR_GXBR4L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W14      ;            ; 4L             ; VCCR_GXBR4L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W15      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W16      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W17      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W18      ; 1048       ; 3J             ; RESERVED_INPUT_WITH_WEAK_PULLUP                 ;        ;              ; 1.8V    ; --       ;                 ; no       ; On           ;
; W19      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W21      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W22      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W23      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W25      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W26      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W27      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W28      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W29      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W30      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W31      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; W32      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W33      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W34      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W35      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; W36      ;            ; 1L             ; VCCR_GXBL1L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W37      ;            ; 1L             ; VCCR_GXBL1L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W38      ;            ; 1L             ; VCCR_GXBL1L                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W39      ;            ; 1M             ; VCCR_GXBL1M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W40      ;            ; 1M             ; VCCR_GXBL1M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W41      ;            ; 1M             ; VCCR_GXBL1M                                     ; gnd    ;              ; GND     ; --       ;                 ; --       ; --           ;
; W42      ; 92         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W43      ; 93         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W44      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W45      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W46      ; 86         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W47      ; 87         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; W48      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; W49      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y1       ; 1567       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y2       ; 1566       ; 4L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y4       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y5       ; 1577       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y6       ; 1576       ; 4K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y9       ; 1542       ; 4M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y10      ; 1543       ; 4M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y11      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y12      ; 1598       ; 4K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y13      ; 1599       ; 4K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y15      ;            ; --             ; VCCERAM                                         ; power  ;              ; 0.9V    ; --       ;                 ; --       ; --           ;
; Y16      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y17      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y18      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y19      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y20      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y21      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y22      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y23      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y24      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y25      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y26      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y27      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y28      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y29      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y30      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y31      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y32      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y33      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y34      ;            ; --             ; VCC                                             ; power  ;              ; VID     ; --       ;                 ; --       ; --           ;
; Y35      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y36      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y37      ; 111        ; 1K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y38      ; 110        ; 1K             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y39      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y40      ; 55         ; 1M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y41      ; 54         ; 1M             ; GXBREF_GND                                      ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y42      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y43      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y44      ; 88         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y45      ; 89         ; 1K             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y46      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y47      ;            ;                ; GND                                             ; gnd    ;              ;         ; --       ;                 ; --       ; --           ;
; Y48      ; 78         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
; Y49      ; 79         ; 1L             ; GXB_NC                                          ;        ;              ;         ; --       ;                 ; --       ; --           ;
+----------+------------+----------------+-------------------------------------------------+--------+--------------+---------+----------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; led_0    ; Missing drive strength and slew rate ;
; led_1    ; Missing drive strength and slew rate ;
; led_2    ; Missing drive strength and slew rate ;
; led_3    ; Missing drive strength and slew rate ;
; led_4    ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+
; Name                                                                                                            ; Location              ; Fan-Out ; Usage                      ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+
; REF_CLK_PLL                                                                                                     ; PIN_BH33              ; 6848    ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                                  ; SDMJTAGELA_X185_Y0_N3 ; 339     ; Clock                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~TMSUTAP                                          ; SDMJTAGELA_X185_Y0_N3 ; 29      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                         ; Unassigned            ; 9       ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i106~1             ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i98~1              ; Unassigned            ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i211~3                          ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i230~1                          ; Unassigned            ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i80~0                           ; Unassigned            ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i93                             ; Unassigned            ; 5       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]~1 ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~0                   ; Unassigned            ; 3       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[4]                     ; Unassigned            ; 12      ; Sync. clear                ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]~1              ; Unassigned            ; 4       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reset_ena_reg                   ; Unassigned            ; 1       ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]             ; Unassigned            ; 14      ; Async. clear               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]            ; Unassigned            ; 12      ; Clock enable               ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg             ; Unassigned            ; 17      ; Async. clear, Clock enable ;
; uFPGACHIP|LessThan_0~13                                                                                         ; Unassigned            ; 756     ; Async. clear, Sync. clear  ;
; uFPGACHIP|LessThan_1~2                                                                                          ; Unassigned            ; 7       ; Async. clear               ;
; uFPGACHIP|Platform|sys|clint|i1786~0                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|i1786~1                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|i1786~2                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|i1786~3                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|i1786~4                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|i1786~5                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|i1786~6                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|i1786~7                                                                            ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[15]~6                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[23]~4                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[31]~2                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[39]~0                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[47]~7                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[55]~5                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[63]~3                                                                    ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|clint|timecmp_0[7]~1                                                                     ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|valid                                                     ; Unassigned            ; 13      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|_GEN_5675~0                                                      ; Unassigned            ; 18      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|_T_5913                                                          ; Unassigned            ; 44      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|auto_dmi_in_d_bits_data[0]~17                                    ; Unassigned            ; 11      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i58874~0                                                         ; Unassigned            ; 10      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i58987~0                                                         ; Unassigned            ; 24      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i58987~1                                                         ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59043~0                                                         ; Unassigned            ; 17      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59043~1                                                         ; Unassigned            ; 17      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59075~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59107~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59139~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59171~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59203~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59235~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59267~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59299~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59331~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59363~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59395~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59427~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59459~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59491~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59523~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59555~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59587~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59619~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59651~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59683~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59715~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59747~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59779~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59811~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59843~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59875~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59907~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59939~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59971~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60003~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60035~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60067~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60099~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60131~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60163~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60195~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60227~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60259~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60291~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60323~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60355~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60387~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60419~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60451~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60483~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60515~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60547~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60579~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60611~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60643~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60675~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60707~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60739~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60771~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60803~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60835~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60867~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60899~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60931~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60963~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i60995~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i61027~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i61059~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i61091~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i61123~2                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i61155~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i61187~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i61219~1                                                         ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0|reg_0|q      ; Unassigned            ; 582     ; Sync. clear                ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|valid                                             ; Unassigned            ; 43      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|_T_43~1                                                 ; Unassigned            ; 13      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|valid                                             ; Unassigned            ; 33      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_reset                            ; Unassigned            ; 30      ; Async. clear               ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|_T_43~0                                         ; Unassigned            ; 41      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL_io_d[28]~0                                             ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_0|q                                                ; Unassigned            ; 21      ; Async. clear, Sync. clear  ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmi2tl|reduce_nor_0                                                      ; Unassigned            ; 48      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmiXbar|i964~1                                                           ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0|reg_0|q                     ; Unassigned            ; 47      ; Async. clear               ;
; uFPGACHIP|Platform|sys|dtm|JtagTapController|irChain|i31~2                                                      ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|dtm|JtagTapController|updateInstruction~0                                                ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|dtm|dmiAccessChain|i414~1                                                                ; Unassigned            ; 40      ; Clock enable               ;
; uFPGACHIP|Platform|sys|dtm|dmiAccessChain|i414~16                                                               ; Unassigned            ; 17      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|dtm|dmiAccessChain|i414~3                                                                ; Unassigned            ; 21      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|dtm|dmiReqReg_addr[6]~0                                                                  ; Unassigned            ; 41      ; Clock enable               ;
; uFPGACHIP|Platform|sys|dtm|dtmInfoChain_io_chainIn_capture~0                                                    ; Unassigned            ; 15      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|dtm|dtmInfoChain|i349~0                                                                  ; Unassigned            ; 15      ; Clock enable               ;
; uFPGACHIP|Platform|sys|dtm|reduce_nor_0                                                                         ; Unassigned            ; 40      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|gpio_0_1|i1301~1                                                                         ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|i1313~0                                                                         ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|i1331~0                                                                         ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|i1343~0                                                                         ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|i1355~0                                                                         ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|i1367~1                                                                         ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|i1403~0                                                                         ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|ieReg_io_en~1                                                                   ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|oeReg_io_en~1                                                                   ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|gpio_0_1|pueReg_io_en~1                                                                  ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|atomics|_T_269_0_bits_opcode[0]~0                                                   ; Unassigned            ; 59      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|atomics|_T_276_0_data[31]~0                                                         ; Unassigned            ; 21      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|atomics|i2626~3                                                                     ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue_1|rtl~0                                                              ; Unassigned            ; 26      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue_1|rtl~1                                                              ; Unassigned            ; 26      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_address~37                                                     ; Unassigned            ; 13      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_opcode__T_50_en~0                                              ; Unassigned            ; 38      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|rtl~0                                                                ; Unassigned            ; 27      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|rtl~1                                                                ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer|Queue_1|rtl~0                                                                ; Unassigned            ; 26      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer|Queue_1|rtl~1                                                                ; Unassigned            ; 26      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer|Queue|_T_35_address~33                                                       ; Unassigned            ; 43      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|buffer|Queue|_T_35_address~34                                                       ; Unassigned            ; 43      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter|Repeater|_T_22~0                          ; Unassigned            ; 16      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter|_T_291~0                                  ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter|i527~1                                    ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter|i544~1                                    ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter|Repeater|_T_22~0                           ; Unassigned            ; 17      ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter|_T_291~0                                   ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter|i527~1                                     ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter|i544~1                                     ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|pbus|out_xbar|i1064~1                                                                    ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_1003~1                                                                           ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_1080~0                                                                           ; Unassigned            ; 7       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_1107~0                                                                           ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_1132~2                                                                           ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_1157~2                                                                           ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_869~0                                                                            ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_928~0                                                                            ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_953~0                                                                            ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|plic|_T_978~0                                                                            ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_269_0_bits_opcode[0]~0                                       ; Unassigned            ; 80      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_276_0_data[31]~0                                             ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|i3086~3                                                         ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|rtl~0                                                    ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|rtl~1                                                    ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_opcode__T_50_en~0                                    ; Unassigned            ; 74      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_source[0]~1                                          ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_source[1]~0                                          ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|Repeater|_T_22~0              ; Unassigned            ; 15      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|_T_291                        ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|_T_365                        ; Unassigned            ; 41      ; Clock enable, Read enable  ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|i407~1                        ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|i424~1                        ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter|Repeater|_T_22~0                ; Unassigned            ; 21      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter|_T_291~0                        ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter|i507~1                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter|i524~1                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|Repeater|_T_22~0                ; Unassigned            ; 17      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|_T_291~0                        ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|i451~1                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|i468~1                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter|Repeater|_T_22~0                 ; Unassigned            ; 31      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter|_T_291~0                         ; Unassigned            ; 11      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter|_T_365~0                         ; Unassigned            ; 46      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter|i515~1                           ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter|i532~1                           ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|out_xbar|_GEN_9[0]~3                                                    ; Unassigned            ; 41      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|control_bus|out_xbar|i3146~3                                                        ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|system_bus_xbar|_GEN_6[0]~1                                                         ; Unassigned            ; 41      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|system_bus_xbar|i1508~1                                                             ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue_1|rtl~0                                           ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue_1|rtl~1                                           ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue|rtl~0                                             ; Unassigned            ; 7       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue|rtl~1                                             ; Unassigned            ; 7       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|error|a|_T_35_opcode__T_48_en~0                                ; Unassigned            ; 10      ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|error|i662~2                                                   ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|error|i704~1                                                   ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_opcode__T_50_en~0                                            ; Unassigned            ; 37      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|rtl~0                                                              ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|rtl~1                                                              ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_opcode__T_50_en~1                                              ; Unassigned            ; 69      ; Clock enable, Write enable ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|rtl~0                                                                ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|rtl~1                                                                ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|rtl~0                                                                ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|rtl~1                                                                ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|rtl~0                                                                  ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|rtl~1                                                                  ; Unassigned            ; 14      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1634                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1636                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1638                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1640                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1643                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1644                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1645                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1646                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1648                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1649                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1650                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1651                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1653                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1654                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1655                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1656                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1658                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1660                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1662                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1664                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1665                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1666                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1667                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1668                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1669                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1670                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1671                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1672                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1673                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1674                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1675                                                                    ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|_T_923~0                                                                       ; Unassigned            ; 61      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i11676~2                                                                   ; Unassigned            ; 1       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i11693~1                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i11696~1                                                                   ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i11968~2                                                                   ; Unassigned            ; 31      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12043~1                                                                   ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12242~0                                                                   ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12384~1                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12393~0                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12414~0                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12423~1                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12444~0                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12453~0                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12474~0                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12489~0                                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i12752~2                                                                   ; Unassigned            ; 31      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13075~2                                                                   ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13269~2                                                                   ; Unassigned            ; 32      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13269~3                                                                   ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13429~0                                                                   ; Unassigned            ; 31      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13435~3                                                                   ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13783~1                                                                   ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13783~3                                                                   ; Unassigned            ; 26      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i13911~2                                                                   ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i14655~3                                                                   ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i15003~1                                                                   ; Unassigned            ; 26      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|i15003~3                                                                   ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_bp_0_address[31]~0                                                     ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_bp_0_control_chain~0                                                   ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_bp_1_address[31]~0                                                     ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_bp_1_control_tmatch[1]~0                                               ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_dscratch[31]~0                                                         ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_mie[31]~0                                                              ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_mscratch[31]~0                                                         ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_0_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_0_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_1_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_1_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_2_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_2_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_3_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_3_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_4_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_4_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_5_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_5_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_6_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_6_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_7_addr[29]~0                                                       ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_7_cfg_x~0                                                          ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|csr|reg_tselect~0                                                              ; Unassigned            ; 1       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2                                                                   ; Unassigned            ; 43      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|div|i1789~0                                                                    ; Unassigned            ; 64      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|tile|core|div|i1795~1                                                                    ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|div|i1910~1                                                                    ; Unassigned            ; 34      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|div|i2306~2                                                                    ; Unassigned            ; 68      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|ex_reg_rs_msb_0[0]~0                                                           ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|ex_reg_rs_msb_1[29]~0                                                          ; Unassigned            ; 30      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|i8635~2                                                                        ; Unassigned            ; 16      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|tile|core|i8820~4                                                                        ; Unassigned            ; 31      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|i8823                                                                          ; Unassigned            ; 57      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0                                                             ; Unassigned            ; 49      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|mem_ctrl_fp~0                                                                  ; Unassigned            ; 110     ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|mem_pc_valid~0                                                                 ; Unassigned            ; 92      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[31]~0                                                              ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcacheArb|io_mem_req_valid~0                                                        ; Unassigned            ; 52      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|_T_1037                                                                      ; Unassigned            ; 54      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|_T_2226~0                                                                    ; Unassigned            ; 17      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|_T_665~0                                                                     ; Unassigned            ; 32      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|advance_pstore1                                                              ; Unassigned            ; 48      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|_GEN_20~0                                                               ; Unassigned            ; 120     ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~0 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~1 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~0 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~1 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~0 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~1 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~0 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|decode3|rtl~1 ; Unassigned            ; 8       ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|i4225~1                                                                      ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|i4314~0                                                                      ; Unassigned            ; 46      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|lrscCount[2]~1                                                               ; Unassigned            ; 7       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_valid_not_nacked                                                          ; Unassigned            ; 9       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dtim_adapter|_T_175                                                                 ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|dtim_adapter|_T_177~0                                                               ; Unassigned            ; 82      ; Clock enable, Read enable  ;
; uFPGACHIP|Platform|sys|tile|fragmenter_1|Repeater|_T_22                                                         ; Unassigned            ; 42      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|fragmenter_1|i477~1                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|fragmenter_1|i494~1                                                                 ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|_T_259[1]~5                                                                ; Unassigned            ; 20      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|tile|frontend|fq|_T_117~0                                                                ; Unassigned            ; 65      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|fq|_T_135~0                                                                ; Unassigned            ; 65      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|fq|_T_153~0                                                                ; Unassigned            ; 65      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|fq|_T_170~0                                                                ; Unassigned            ; 65      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|fq|_T_99~0                                                                 ; Unassigned            ; 65      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|i1219~0                                                                    ; Unassigned            ; 31      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|_GEN_3                                                              ; Unassigned            ; 27      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|_T_155                                                              ; Unassigned            ; 26      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0__T_318_en                                           ; Unassigned            ; 33      ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|i1646~1                                                             ; Unassigned            ; 65      ; Sync. clear                ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|i1646~2                                                             ; Unassigned            ; 64      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|i1706~1                                                             ; Unassigned            ; 5       ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|refill_done~0                                                       ; Unassigned            ; 25      ; Write enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|s0_valid                                                            ; Unassigned            ; 43      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|s1_valid                                                            ; Unassigned            ; 35      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|frontend|s2_replay                                                                  ; Unassigned            ; 39      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|tlMasterXbar|_GEN_5[0]~0                                                            ; Unassigned            ; 74      ; Clock enable               ;
; uFPGACHIP|Platform|sys|tile|tlMasterXbar|i1095~1                                                                ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|i1334~2                                                                         ; Unassigned            ; 16      ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|i1336~0                                                                         ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|i1346~1                                                                         ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|i1354~0                                                                         ; Unassigned            ; 4       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|i1358~1                                                                         ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|rxm|i253~0                                                                      ; Unassigned            ; 13      ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|rxm|i261~0                                                                      ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|rxm|sample[2]~0                                                                 ; Unassigned            ; 6       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|rxm|shifter[7]~0                                                                ; Unassigned            ; 8       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_44                                                                       ; Unassigned            ; 12      ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|i62~0                                                                       ; Unassigned            ; 2       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|txm|i143~1                                                                      ; Unassigned            ; 16      ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|txm|i155~0                                                                      ; Unassigned            ; 9       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|txm|i155~2                                                                      ; Unassigned            ; 3       ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_44~1                                                                     ; Unassigned            ; 12      ; Clock enable               ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|i62~0                                                                       ; Unassigned            ; 2       ; Clock enable               ;
+-----------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fixed Point DSP Register Packing Summary                                                                                 ;
+--------------------------------------------------------------------------------------------------------+-----------------+
; Fully registered fixed point DSP blocks                                                                ; 0 / 3 ( 0 % )   ;
; Partially registered fixed point DSP blocks                                                            ; 3 / 3 ( 100 % ) ;
; Unregistered fixed point DSP blocks                                                                    ; 0 / 3 ( 0 % )   ;
;                                                                                                        ;                 ;
; Reasons candidate registers could not be packed:                                                       ;                 ;
;   Mismatch     - Control signal mismatch (different clock/enable or clears pack to same register bank) ; 3 / 3 ( 100 % ) ;
+--------------------------------------------------------------------------------------------------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fixed Point DSP Register Packing Details                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-------------------+----------------------+-------------------------------------+--------------+------------+----+--------------+------------+----+-----------+------------+----------------------------------+----------------------------------+--------------+--------------+-----------------+--------------+----------------+-------------------+-------------------------+-------------------------+
; Name                                              ; Mode              ; Register Usage       ; Reasons Preventing Register Packing ; AX/CoefSelA  ; AY/ScanIn  ; AZ ; BX/CoefSelB  ; BY/ScanIn  ; BZ ; LoadConst ; Accumulate ; Negate                           ; Sub                              ; Pipeline 1   ; Pipeline 2   ; Output Register ; Uses Scan-In ; Uses Pre-Adder ; Uses Coefficients ; Uses Output Adder Chain ; Uses Output Accumulator ;
+---------------------------------------------------+-------------------+----------------------+-------------------------------------+--------------+------------+----+--------------+------------+----+-----------+------------+----------------------------------+----------------------------------+--------------+--------------+-----------------+--------------+----------------+-------------------+-------------------------+-------------------------+
; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_2 ; Sum of two 18x18  ; partially registered ; Mismatch                            ; registered   ; registered ; -- ; unregistered ; registered ; -- ; --        ; --         ; unregistered - input is constant ; unregistered - input is constant ; unregistered ; unregistered ; unregistered    ; no           ; no             ; no                ; no                      ; no                      ;
; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac_1 ; Independent 18x18 ; partially registered ; Mismatch                            ; registered   ; registered ; -- ; --           ; --         ; -- ; --        ; --         ; unregistered - input is constant ; unregistered - input is constant ; unregistered ; unregistered ; unregistered    ; no           ; no             ; no                ; no                      ; no                      ;
; uFPGACHIP|Platform|sys|tile|core|div|mult_0~mac   ; Independent 18x18 ; partially registered ; Mismatch                            ; unregistered ; registered ; -- ; --           ; --         ; -- ; --        ; --         ; unregistered - input is constant ; unregistered - input is constant ; unregistered ; unregistered ; unregistered    ; no           ; no             ; no                ; no                      ; no                      ;
+---------------------------------------------------+-------------------+----------------------+-------------------------------------+--------------+------------+----+--------------+------------+----+-----------+------------+----------------------------------+----------------------------------+--------------+--------------+-----------------+--------------+----------------+-------------------+-------------------------+-------------------------+
Note: Some of these fixed point DSP blocks may disappear in the final design as a result of DSP merging during placement (see the Fitter Netlist Optimizations report).


+-------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                 ;
+-------------------------------------------------------+---------------------------+-------------------------+
; Statistic                                             ; |                         ; auto_fab_0              ;
+-------------------------------------------------------+---------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 8901.9 / 933120 ( < 1 % ) ; 58.3 / 933120 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 9938.5 / 933120 ( 1 % )   ; 69.0 / 933120 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 1088.0 / 933120 ( < 1 % ) ; 10.7 / 933120 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 51.3 / 933120 ( < 1 % )   ; 0.0 / 933120 ( 0 % )    ;
; ALMs used for memory                                  ; 200.0                     ; 0.0                     ;
; Combinational ALUTs                                   ; 12613                     ; 93                      ;
; Dedicated Logic Registers                             ; 7630 / 3732480 ( < 1 % )  ; 82 / 3732480 ( < 1 % )  ;
; I/O Registers                                         ; 0                         ; 0                       ;
; Block Memory Bits                                     ; 230784                    ; 0                       ;
; M20Ks                                                 ; 16 / 11721 ( < 1 % )      ; 0 / 11721 ( 0 % )       ;
; DSP Blocks                                            ; 3 / 5760 ( < 1 % )        ; 0 / 5760 ( 0 % )        ;
; Pins                                                  ; 9                         ; 0                       ;
; IOPLLs                                                ; 0                         ; 0                       ;
;                                                       ;                           ;                         ;
; Region Placement                                      ; -                         ; -                       ;
;                                                       ;                           ;                         ;
; Partition Ports                                       ;                           ;                         ;
;     -- Input Ports                                    ; 7                         ; 6                       ;
;     -- Output Ports                                   ; 6                         ; 25                      ;
;                                                       ;                           ;                         ;
; Connections                                           ;                           ;                         ;
;     -- Input Connections                              ; 6                         ; 463                     ;
;     -- Registered Input Connections                   ; 1                         ; 10                      ;
;     -- Output Connections                             ; 463                       ; 6                       ;
;     -- Registered Output Connections                  ; 435                       ; 0                       ;
;                                                       ;                           ;                         ;
; Internal Connections                                  ;                           ;                         ;
;     -- Total Connections                              ; 79796                     ; 1060                    ;
;     -- Registered Connections                         ; 26002                     ; 336                     ;
;                                                       ;                           ;                         ;
; External Connections                                  ;                           ;                         ;
;     -- |                                              ; 0                         ; 469                     ;
;     -- auto_fab_0                                     ; 469                       ; 0                       ;
+-------------------------------------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                         ;
+----------------------------------------------------------------+-----------------------+---------+--------------------------+
; Name                                                           ; Location              ; Fan-Out ; Clock Region             ;
+----------------------------------------------------------------+-----------------------+---------+--------------------------+
; REF_CLK_PLL                                                    ; PIN_BH33              ; 7604    ; Sectors (4, 1) to (7, 7) ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom ; SDMJTAGELA_X185_Y0_N3 ; 517     ; Sectors (4, 0) to (6, 6) ;
+----------------------------------------------------------------+-----------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                ;
+---------------------------------------------------+----------------------------------------------------------------+
; Property                                          ; Value                                                          ;
+---------------------------------------------------+----------------------------------------------------------------+
; Name                                              ; REF_CLK_PLL                                                    ;
;     -- Source Type                                ; I/O pad                                                        ;
;     -- Source Location                            ; PIN_BH33                                                       ;
;     -- Fan-Out                                    ; 7604                                                           ;
;     -- Promotion Reason                           ; Automatically promoted                                         ;
;     -- Clock Region                               ; Sectors (4, 1) to (7, 7)                                       ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                 ;
;     -- Clock Region Size (in Sectors)             ; 4 x 7 (28 total)                                               ;
;     -- Clock Region Bounding Box                  ; (121, 37) to (239, 288)                                        ;
;     -- Clock Region Constraint                    ; SX4 SY1 SX7 SY7                                                ;
;     -- Terminating Spine Index                    ; 1                                                              ;
;     -- Path Length                                ; 11.5 clock sector wire(s) and 2 layer jump(s)                  ;
;         -- Length from Clock Source to Clock Tree ; 7.0 clock sector wire(s) and 1 layer jump(s)                   ;
;         -- Clock Tree Length                      ; 4.5 clock sector wire(s) and 1 layer jump(s)                   ;
;                                                   ;                                                                ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom ;
;     -- Source Type                                ; SDM JTAG ELA block                                             ;
;     -- Source Location                            ; SDMJTAGELA_X185_Y0_N3                                          ;
;     -- Fan-Out                                    ; 517                                                            ;
;     -- Promotion Reason                           ; Mandatory                                                      ;
;     -- Clock Region                               ; Sectors (4, 0) to (6, 6)                                       ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                     ;
;     -- Clock Region Size (in Sectors)             ; 3 x 7 (21 total)                                               ;
;     -- Clock Region Bounding Box                  ; (121, 1) to (223, 252)                                         ;
;     -- Clock Region Constraint                    ; SX4 SY0 SX6 SY6                                                ;
;     -- Terminating Spine Index                    ; 5                                                              ;
;     -- Path Length                                ; 8.5 clock sector wire(s) and 2 layer jump(s)                   ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 1 layer jump(s)                   ;
;         -- Clock Tree Length                      ; 4.5 clock sector wire(s) and 1 layer jump(s)                   ;
+---------------------------------------------------+----------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+-----------------------------------------------------------------------------+---------+------------------+
; Name                                                                        ; Fan-Out ; Physical Fan-Out ;
+-----------------------------------------------------------------------------+---------+------------------+
; uFPGACHIP|LessThan_0~13                                                     ; 759     ; 336              ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|programBufferMem_45[6]~RTM_1 ; 504     ; 504              ;
+-----------------------------------------------------------------------------+---------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; Name                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                                                                   ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                       ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 2048                        ; 31                          ; 2048                        ; 32                          ; 65536               ; 4           ; 0     ; None ; M20K_X140_Y193_N0, M20K_X140_Y191_N0, M20K_X135_Y193_N0, M20K_X140_Y192_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X134_Y194_N0, LAB_X134_Y195_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X139_Y191_N0, LAB_X139_Y190_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X139_Y192_N0, LAB_X144_Y192_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM     ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 3     ; None ; LAB_X144_Y192_N0, LAB_X144_Y187_N0, LAB_X144_Y188_N0                       ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y191_N0, LAB_X149_Y193_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y190_N0, LAB_X154_Y190_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 64    ; 2                           ; 31                          ; 2                           ; 32                          ; 64                  ; 1           ; 0     ; None ; M20K_X150_Y185_N0                                                          ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y183_N0, LAB_X149_Y185_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 3     ; None ; LAB_X149_Y184_N0, LAB_X149_Y187_N0, LAB_X154_Y187_N0                       ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 32           ; 2            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 64    ; 2                           ; 32                          ; 2                           ; 32                          ; 64                  ; 0           ; 2     ; None ; LAB_X149_Y182_N0, LAB_X149_Y184_N0                                         ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y183_N0, M20K_X160_Y182_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y179_N0, M20K_X160_Y181_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y177_N0, M20K_X150_Y180_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y178_N0, M20K_X160_Y180_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM         ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 31                          ; 1024                        ; 32                          ; 32768               ; 2           ; 0     ; None ; M20K_X160_Y187_N0, M20K_X160_Y186_N0                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 21           ; 64           ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 1344  ; 64                          ; 20                          ; 64                          ; 21                          ; 1344                ; 1           ; 0     ; None ; M20K_X170_Y183_N0                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; no                     ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 0           ; 1     ; None ; LAB_X144_Y199_N0                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; no                     ; no                      ; 64    ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 0           ; 1     ; None ; LAB_X139_Y201_N0                                                           ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+----------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 2           ;
; Sum of Two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 3           ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 1           ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,901 / 933,120       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 8,901                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,759 / 933,120       ; 1 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 2,268                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,472                 ;       ;
;         [c] ALMs used for register circuitry                ; 819                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 200                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 910 / 933,120         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 52 / 933,120          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 52                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; High                  ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,188 / 93,312        ; 1 %   ;
;     -- Logic LABs                                           ; 1,168                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 20                    ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 12,613                ;       ;
;     -- 8 input functions                                    ; 458                   ;       ;
;     -- 7 input functions                                    ; 147                   ;       ;
;     -- 6 input functions                                    ; 2,740                 ;       ;
;     -- 5 input functions                                    ; 2,261                 ;       ;
;     -- 4 input functions                                    ; 2,441                 ;       ;
;     -- <=3 input functions                                  ; 4,566                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,489                 ;       ;
; Memory ALUT usage                                           ; 304                   ;       ;
;     -- 64-address deep                                      ; 0                     ;       ;
;     -- 32-address deep                                      ; 304                   ;       ;
;                                                             ;                       ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 9,551                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- LAB logic registers:                             ;                       ;       ;
;             -- Primary logic registers                      ; 6,174 / 1,866,240     ; < 1 % ;
;             -- Secondary logic registers                    ; 146 / 1,866,240       ; < 1 % ;
;         -- Hyper-Registers:                                 ; 3,231                 ;       ;
;                                                             ;                       ;       ;
; Register control circuitry for power estimation             ; 1,006                 ;       ;
;                                                             ;                       ;       ;
; ALMs adjustment for power estimation                        ; 971                   ;       ;
;                                                             ;                       ;       ;
; I/O pins                                                    ; 9 / 1,152             ; < 1 % ;
;     -- Clock pins                                           ; 1 / 88                ; 1 %   ;
;     -- Dedicated input pins                                 ; 6 / 198               ; 3 %   ;
;                                                             ;                       ;       ;
; M20K blocks                                                 ; 16 / 11,721           ; < 1 % ;
; Total MLAB memory bits                                      ; 704                   ;       ;
; Total block memory bits                                     ; 230,784 / 240,046,080 ; < 1 % ;
; Total block memory implementation bits                      ; 327,680 / 240,046,080 ; < 1 % ;
;                                                             ;                       ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 2 / 5,760             ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 3                     ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                     ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 1                     ;       ;
;                                                             ;                       ;       ;
; IOPLLs                                                      ; 0 / 14                ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
; Impedance control blocks                                    ; 0 / 24                ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.3% / 0.3% / 0.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.1% / 32.4% / 31.3% ;       ;
; Maximum fan-out                                             ; 10531                 ;       ;
; Highest non-global fan-out                                  ; 708                   ;       ;
; Total fan-out                                               ; 84660                 ;       ;
; Average fan-out                                             ; 3.57                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
; Compilation Hierarchy Node                                     ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                           ; Entity Name                                    ; Library Name   ;
+----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
; |                                                              ; 8901.9 (1.0)         ; 9938.5 (1.0)                     ; 1088.0 (0.0)                                      ; 51.3 (0.0)                       ; 200.0 (0.0)          ; 12613 (2)           ; 9551 (0)                  ; 0 (0)         ; 230784            ; 16    ; 3          ; 9    ; 0 (0)  ; |                                                                                                             ; top                                            ; altera_work    ;
;    |auto_fab_0|                                                ; 58.3 (0.5)           ; 69.0 (0.5)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (1)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0                                                                                                    ; alt_sld_fab_0                                  ; N/A            ;
;       |alt_sld_fab_0|                                          ; 57.8 (0.0)           ; 68.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                      ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq         ; vJTAG          ;
;          |alt_sld_fab_0|                                       ; 57.8 (0.0)           ; 68.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                        ; alt_sld_fab_0_alt_sld_fab_1920_qdketaq         ; altera_work    ;
;             |jtagpins|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                               ; altera_jtag_wys_atom                           ; N/A            ;
;                |atom_inst|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                     ; altera_jtag_wys_atom_bare                      ; N/A            ;
;             |sldfabric|                                        ; 57.8 (0.0)           ; 68.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                              ; alt_sld_fab_0_altera_sld_jtag_hub_1920_4evknui ; N/A            ;
;                |jtag_hub_gen.real_sld_jtag_hub|                ; 57.8 (40.2)          ; 68.5 (48.4)                      ; 10.7 (8.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (60)             ; 82 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                               ; sld_jtag_hub                                   ; N/A            ;
;                   |hub_info_reg|                               ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                  ; sld_rom_sr                                     ; altera_work    ;
;                   |shadow_jsm|                                 ; 7.4 (7.4)            ; 9.8 (9.8)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                    ; sld_shadow_jsm                                 ; N/A            ;
;    |uFPGACHIP|                                                 ; 8842.6 (47.2)        ; 9868.5 (48.2)                    ; 1077.2 (1.1)                                      ; 51.3 (0.1)                       ; 200.0 (0.0)          ; 12518 (87)          ; 9469 (103)                ; 0 (0)         ; 230784            ; 16    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP                                                                                                     ; FPGAChip                                       ; altera_work    ;
;       |Platform|                                               ; 8795.5 (0.7)         ; 9820.4 (1.0)                     ; 1076.1 (0.4)                                      ; 51.2 (0.1)                       ; 200.0 (0.0)          ; 12431 (0)           ; 9366 (2)                  ; 0 (0)         ; 230784            ; 16    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform                                                                                            ; Platform                                       ; altera_work    ;
;          |sys|                                                 ; 8794.7 (0.0)         ; 9819.4 (0.0)                     ; 1075.8 (0.0)                                      ; 51.2 (0.0)                       ; 200.0 (0.0)          ; 12431 (0)           ; 9364 (0)                  ; 0 (0)         ; 230784            ; 16    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys                                                                                        ; System                                         ; altera_work    ;
;             |asyncXing|                                        ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing                                                                              ; IntXing                                        ; altera_work    ;
;                |SynchronizerShiftReg_w1_d3|                    ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing|SynchronizerShiftReg_w1_d3                                                   ; SynchronizerShiftReg_w1_d3                     ; altera_work    ;
;             |asyncXing_1|                                      ; 3.6 (0.0)            ; 8.2 (0.0)                        ; 4.9 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing_1                                                                            ; IntXing_1                                      ; altera_work    ;
;                |SynchronizerShiftReg_w6_d3|                    ; 3.6 (3.6)            ; 8.2 (8.2)                        ; 4.9 (4.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|asyncXing_1|SynchronizerShiftReg_w6_d3                                                 ; SynchronizerShiftReg_w6_d3                     ; altera_work    ;
;             |clint|                                            ; 82.8 (82.8)          ; 100.2 (100.2)                    ; 18.6 (18.6)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 108 (108)           ; 153 (153)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|clint                                                                                  ; CLINT                                          ; altera_work    ;
;             |debug_1|                                          ; 1659.9 (0.0)         ; 1820.7 (0.0)                     ; 164.4 (0.0)                                       ; 3.7 (0.0)                        ; 0.0 (0.0)            ; 2271 (0)            ; 1269 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1                                                                                ; TLDebugModule                                  ; altera_work    ;
;                |dmInner|                                       ; 1589.3 (0.0)         ; 1718.1 (0.0)                     ; 132.5 (0.0)                                       ; 3.7 (0.0)                        ; 0.0 (0.0)            ; 2189 (0)            ; 1092 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner                                                                        ; TLDebugModuleInnerAsync                        ; altera_work    ;
;                   |AsyncQueueSink|                             ; 7.0 (0.1)            ; 13.1 (0.8)                       ; 6.2 (0.6)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink                                                         ; AsyncQueueSink_2                               ; altera_work    ;
;                      |AsyncValidSync|                          ; 1.1 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync                                          ; AsyncValidSync                                 ; altera_work    ;
;                         |source_valid|                         ; 1.1 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid                             ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_0                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_1                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_1|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_2                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_2|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_3|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_3                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_3|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_1|                        ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1                                        ; AsyncValidSync_1                               ; altera_work    ;
;                         |sink_extend|                          ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1|sink_extend                            ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0|reg_0               ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_2|                        ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2                                        ; AsyncValidSync_2                               ; altera_work    ;
;                         |sink_valid|                           ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid                             ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.1 (0.0)            ; 0.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.1 (0.0)            ; 0.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2|reg_0                ; AsyncResetReg                                  ; altera_work    ;
;                      |deq_bits_reg|                            ; 3.9 (3.9)            ; 5.8 (5.8)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|deq_bits_reg                                            ; SynchronizerShiftReg_w12_d1                    ; altera_work    ;
;                      |ridx_bin|                                ; 0.1 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_bin                                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_bin|reg_0                                          ; AsyncResetReg                                  ; altera_work    ;
;                      |ridx_gray|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_gray                                               ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_gray|reg_0                                         ; AsyncResetReg                                  ; altera_work    ;
;                      |valid_reg|                               ; 0.1 (0.0)            ; 0.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|valid_reg                                               ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|valid_reg|reg_0                                         ; AsyncResetReg                                  ; altera_work    ;
;                      |widx_gray|                               ; 0.8 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray                                               ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                         |sync_0|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_0                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_0|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_1|                               ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_1                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_1|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_2|                               ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_2                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|widx_gray|sync_2|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |dmInner|                                    ; 1554.8 (1554.8)      ; 1660.4 (1660.4)                  ; 108.8 (108.8)                                     ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 2183 (2183)         ; 951 (951)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner                                                                ; TLDebugModuleInner                             ; altera_work    ;
;                   |dmactiveSync|                               ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync                                                           ; ResetCatchAndSync_d3                           ; altera_work    ;
;                      |AsyncResetSynchronizerShiftReg_w1_d3_i0| ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                         |sync_0|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_1|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_2|                               ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                   |dmiXing|                                    ; 27.0 (0.0)           ; 43.1 (0.0)                       ; 16.5 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing                                                                ; TLAsyncCrossingSink                            ; altera_work    ;
;                      |AsyncQueueSink|                          ; 16.5 (0.1)           ; 25.8 (0.8)                       ; 9.6 (0.7)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 56 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink                                                 ; AsyncQueueSink_1                               ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync                                  ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid                     ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_3              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_3|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1                                ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1|sink_extend                    ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0|reg_0       ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2                                ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |deq_bits_reg|                         ; 13.0 (13.0)          ; 18.3 (18.3)                      ; 5.4 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg                                    ; SynchronizerShiftReg_w55_d1                    ; altera_work    ;
;                         |ridx_bin|                             ; 0.1 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_bin                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_bin|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_gray                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_gray|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |valid_reg|                            ; 0.1 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|valid_reg                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|valid_reg|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.6 (0.0)            ; 1.5 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray                                       ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_0                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_0|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_1                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_1|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_2                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|widx_gray|sync_2|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncQueueSource|                        ; 10.5 (7.4)           ; 17.2 (11.1)                      ; 6.9 (3.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 46 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource                                               ; AsyncQueueSource_2                             ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync                                ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid                   ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_3            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_3|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1                              ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1|sink_extend                  ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0     ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2                              ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |ready_reg|                            ; 0.1 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ready_reg                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ready_reg|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.5 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray                                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_0                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_0|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_1                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_1|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_2                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|ridx_gray|sync_2|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_bin|                             ; 0.1 (0.0)            ; 0.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_bin                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_bin|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_gray                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_gray|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                |dmOuter|                                       ; 70.7 (0.0)           ; 102.6 (0.0)                      ; 31.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 177 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter                                                                        ; TLDebugModuleOuterAsync                        ; altera_work    ;
;                   |AsyncQueueSource|                           ; 7.0 (3.2)            ; 11.7 (6.0)                       ; 4.7 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 29 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource                                                       ; AsyncQueueSource_1                             ; altera_work    ;
;                      |AsyncValidSync|                          ; 0.7 (0.0)            ; 1.8 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync                                        ; AsyncValidSync                                 ; altera_work    ;
;                         |source_valid|                         ; 0.7 (0.0)            ; 1.8 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid                           ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_0                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_0|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_1                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_1|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_2                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_2|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_3|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_3                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync|source_valid|sync_3|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_1|                        ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1                                      ; AsyncValidSync_1                               ; altera_work    ;
;                         |sink_extend|                          ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1|sink_extend                          ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0                   ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0             ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncValidSync_2|                        ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2                                      ; AsyncValidSync_2                               ; altera_work    ;
;                         |sink_valid|                           ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid                           ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2                    ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2|reg_0              ; AsyncResetReg                                  ; altera_work    ;
;                      |ready_reg|                               ; 0.9 (0.0)            ; 1.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ready_reg                                             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ready_reg|reg_0                                       ; AsyncResetReg                                  ; altera_work    ;
;                      |ridx_gray|                               ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray                                             ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                         |sync_0|                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_0                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_0|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_1|                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_1                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_1|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |sync_2|                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_2                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_2|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                      |widx_bin|                                ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_bin                                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_bin|reg_0                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |widx_gray|                               ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_gray                                             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|widx_gray|reg_0                                       ; AsyncResetReg                                  ; altera_work    ;
;                   |asource|                                    ; 26.8 (0.0)           ; 44.4 (0.0)                       ; 17.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource                                                                ; TLAsyncCrossingSource                          ; altera_work    ;
;                      |AsyncQueueSink|                          ; 12.1 (1.6)           ; 20.8 (1.6)                       ; 8.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink                                                 ; AsyncQueueSink                                 ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 1.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync                                  ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 1.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid                     ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_3              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync|source_valid|sync_3|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1                                ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1|sink_extend                    ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0             ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0|reg_0       ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2                                ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_0|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_1|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_2|sink_valid|sync_2|reg_0        ; AsyncResetReg                                  ; altera_work    ;
;                         |deq_bits_reg|                         ; 6.9 (6.9)            ; 14.2 (14.2)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg                                    ; SynchronizerShiftReg_w43_d1                    ; altera_work    ;
;                         |ridx_bin|                             ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_bin                                        ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_bin|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_gray                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|ridx_gray|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |valid_reg|                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|valid_reg                                       ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|valid_reg|reg_0                                 ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.7 (0.0)            ; 0.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray                                       ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_0                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_0|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_1                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_1|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_2                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_2|reg_0                          ; AsyncResetReg                                  ; altera_work    ;
;                      |AsyncQueueSource|                        ; 14.7 (11.1)          ; 23.7 (17.9)                      ; 9.0 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 56 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource                                               ; AsyncQueueSource                               ; altera_work    ;
;                         |AsyncValidSync|                       ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync                                ; AsyncValidSync                                 ; altera_work    ;
;                            |source_valid|                      ; 1.0 (0.0)            ; 2.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid                   ; AsyncResetSynchronizerShiftReg_w1_d4_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_3|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_3            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync|source_valid|sync_3|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_1|                     ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1                              ; AsyncValidSync_1                               ; altera_work    ;
;                            |sink_extend|                       ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1|sink_extend                  ; AsyncResetSynchronizerShiftReg_w1_d1_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0     ; AsyncResetReg                                  ; altera_work    ;
;                         |AsyncValidSync_2|                     ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2                              ; AsyncValidSync_2                               ; altera_work    ;
;                            |sink_valid|                        ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid                   ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                               |sync_0|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_0|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_1|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_1|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                               |sync_2|                         ; 0.2 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2            ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                                  |reg_0|                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_2|sink_valid|sync_2|reg_0      ; AsyncResetReg                                  ; altera_work    ;
;                         |ready_reg|                            ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ready_reg                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ready_reg|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                         |ridx_gray|                            ; 0.6 (0.0)            ; 1.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray                                     ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                            |sync_0|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_0                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_0|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_1|                            ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_1                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_1|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                            |sync_2|                            ; 0.2 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_2                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                               |reg_0|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_2|reg_0                        ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_bin|                             ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_bin                                      ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_bin|reg_0                                ; AsyncResetReg                                  ; altera_work    ;
;                         |widx_gray|                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_gray                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                            |reg_0|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|widx_gray|reg_0                               ; AsyncResetReg                                  ; altera_work    ;
;                   |dmOuter|                                    ; 24.5 (9.9)           ; 30.6 (12.0)                      ; 6.0 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (16)             ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter                                                                ; TLDebugModuleOuter                             ; altera_work    ;
;                      |DMCONTROL|                               ; 14.3 (0.0)           ; 18.2 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL                                                      ; AsyncResetRegVec_w32_i0                        ; altera_work    ;
;                         |reg_0|                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_0                                                ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_1|                                ; 2.3 (2.3)            ; 4.0 (4.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_1                                                ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_16|                               ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_16                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_17|                               ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_17                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_18|                               ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_18                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_19|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_19                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_20|                               ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_20                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_21|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_21                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_22|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_22                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_23|                               ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_23                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_24|                               ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_24                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_25|                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_25                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_28|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_28                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_30|                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_30                                               ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_31|                               ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|DMCONTROL|reg_31                                               ; AsyncResetReg                                  ; altera_work    ;
;                      |debugInterrupts|                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|debugInterrupts                                                ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                         |reg_0|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmOuter|debugInterrupts|reg_0                                          ; AsyncResetReg                                  ; altera_work    ;
;                   |dmi2tl|                                     ; 5.4 (5.4)            ; 7.3 (7.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmi2tl                                                                 ; DMIToTL                                        ; altera_work    ;
;                   |dmiXbar|                                    ; 6.9 (6.9)            ; 8.7 (8.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|dmiXbar                                                                ; TLXbar_7                                       ; altera_work    ;
;             |dmiResetCatch|                                    ; 1.2 (0.0)            ; 1.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch                                                                          ; ResetCatchAndSync_d3                           ; altera_work    ;
;                |AsyncResetSynchronizerShiftReg_w1_d3_i0|       ; 1.2 (0.0)            ; 1.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0                                  ; AsyncResetSynchronizerShiftReg_w1_d3_i0        ; altera_work    ;
;                   |sync_0|                                     ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0                           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0|reg_0                     ; AsyncResetReg                                  ; altera_work    ;
;                   |sync_1|                                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1                           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_1|reg_0                     ; AsyncResetReg                                  ; altera_work    ;
;                   |sync_2|                                     ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2                           ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0                     ; AsyncResetReg                                  ; altera_work    ;
;             |dtm|                                              ; 126.7 (41.5)         ; 175.9 (53.8)                     ; 49.4 (12.4)                                       ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 227 (63)            ; 254 (82)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm                                                                                    ; DebugTransportModuleJTAG                       ; altera_work    ;
;                |JtagTapController|                             ; 11.6 (3.3)           ; 15.0 (5.0)                       ; 3.4 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (6)              ; 14 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController                                                                  ; JtagTapController                              ; altera_work    ;
;                   |irChain|                                    ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|irChain                                                          ; CaptureUpdateChain_2                           ; altera_work    ;
;                   |stateMachine|                               ; 3.6 (2.9)            ; 5.3 (4.1)                        ; 1.7 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine                                                     ; JtagStateMachine                               ; altera_work    ;
;                      |currStateReg|                            ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg                                        ; AsyncResetRegVec_w4_i15                        ; altera_work    ;
;                         |reg_0|                                ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_0                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_1|                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_1                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_2|                                ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_2                                  ; AsyncResetReg                                  ; altera_work    ;
;                         |reg_3|                                ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|JtagTapController|stateMachine|currStateReg|reg_3                                  ; AsyncResetReg                                  ; altera_work    ;
;                |dmiAccessChain|                                ; 62.9 (62.9)          ; 90.2 (90.2)                      ; 27.5 (27.5)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 126 (126)           ; 126 (126)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|dmiAccessChain                                                                     ; CaptureUpdateChain_1                           ; altera_work    ;
;                |dtmInfoChain|                                  ; 10.8 (10.8)          ; 16.8 (16.8)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|dtm|dtmInfoChain                                                                       ; CaptureUpdateChain                             ; altera_work    ;
;             |gpio_0_1|                                         ; 54.3 (46.4)          ; 65.3 (52.2)                      ; 11.5 (6.0)                                        ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 64 (64)             ; 135 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1                                                                               ; TLGPIO                                         ; altera_work    ;
;                |ieReg|                                         ; 2.3 (0.0)            ; 2.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg                                                                         ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_0                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_1                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_2|                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_2                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_3|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_3                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_4|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_4                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_5|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|ieReg|reg_5                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                |inSyncReg|                                     ; 0.7 (0.7)            ; 3.0 (3.0)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|inSyncReg                                                                     ; SynchronizerShiftReg_w6_d3                     ; altera_work    ;
;                |intsource|                                     ; 1.7 (0.0)            ; 2.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource                                                                     ; IntSyncCrossingSource_5                        ; altera_work    ;
;                   |AsyncResetRegVec_w6_i0|                     ; 1.7 (0.0)            ; 2.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0                                              ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_0                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_1|                                   ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_1                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_2|                                   ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_2                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_3|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_3                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_4|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_4                                        ; AsyncResetReg                                  ; altera_work    ;
;                      |reg_5|                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|intsource|AsyncResetRegVec_w6_i0|reg_5                                        ; AsyncResetReg                                  ; altera_work    ;
;                |oeReg|                                         ; 1.4 (0.0)            ; 2.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg                                                                         ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_0                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.3 (0.3)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_1                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_2|                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_2                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_3|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_3                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_4|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_4                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_5|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|oeReg|reg_5                                                                   ; AsyncResetReg                                  ; altera_work    ;
;                |pueReg|                                        ; 1.8 (0.0)            ; 3.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg                                                                        ; AsyncResetRegVec_w6_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_0                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_1                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_2|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_2                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_3|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_3                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_4|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_4                                                                  ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_5|                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|gpio_0_1|pueReg|reg_5                                                                  ; AsyncResetReg                                  ; altera_work    ;
;             |intsource|                                        ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource                                                                              ; IntSyncCrossingSource_2                        ; altera_work    ;
;                |AsyncResetRegVec_w2_i0|                        ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource|AsyncResetRegVec_w2_i0                                                       ; AsyncResetRegVec_w2_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource|AsyncResetRegVec_w2_i0|reg_0                                                 ; AsyncResetReg                                  ; altera_work    ;
;                   |reg_1|                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource|AsyncResetRegVec_w2_i0|reg_1                                                 ; AsyncResetReg                                  ; altera_work    ;
;             |intsource_1|                                      ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource_1                                                                            ; IntSyncCrossingSource_3                        ; altera_work    ;
;                |AsyncResetRegVec_w1_i0|                        ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource_1|AsyncResetRegVec_w1_i0                                                     ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                   |reg_0|                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|intsource_1|AsyncResetRegVec_w1_i0|reg_0                                               ; AsyncResetReg                                  ; altera_work    ;
;             |maskROM|                                          ; 19.2 (19.2)          ; 20.3 (20.3)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 41 (41)                   ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM                                                                                ; TLMaskROM                                      ; altera_work    ;
;                |rom|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom                                                                            ; BootROM                                        ; altera_work    ;
;                   |r|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r                                                                          ; rom                                            ; rom            ;
;                      |rom_1port_0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0                                                              ; rom_rom_1port_2010_eadblwq                     ; rom_1port_2010 ;
;                         |altera_syncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component                                     ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component|auto_generated                      ; altera_syncram_ant1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 4     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|maskROM|rom|r|rom_1port_0|altera_syncram_component|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_2hg4                       ; altera_work    ;
;             |pbus|                                             ; 374.4 (0.0)          ; 428.5 (0.0)                      ; 54.7 (0.0)                                        ; 0.6 (0.0)                        ; 20.0 (0.0)           ; 540 (0)             ; 571 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus                                                                                   ; PeripheryBus_1                                 ; altera_work    ;
;                |atomics|                                       ; 128.8 (128.8)        ; 140.3 (140.3)                    ; 11.6 (11.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 204 (204)           ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|atomics                                                                           ; TLAtomicAutomata_1                             ; altera_work    ;
;                |buffer|                                        ; 59.2 (0.0)           ; 68.7 (0.0)                       ; 9.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 161 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer                                                                            ; TLBuffer_10                                    ; altera_work    ;
;                   |Queue|                                      ; 36.2 (36.2)          ; 40.7 (40.7)                      ; 4.7 (4.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 43 (43)             ; 105 (105)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer|Queue                                                                      ; Queue_6                                        ; altera_work    ;
;                   |Queue_1|                                    ; 23.0 (23.0)          ; 27.9 (27.9)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer|Queue_1                                                                    ; Queue_1                                        ; altera_work    ;
;                |buffer_1|                                      ; 75.5 (0.0)           ; 98.8 (0.0)                       ; 23.6 (0.0)                                        ; 0.3 (0.0)                        ; 20.0 (0.0)           ; 76 (0)              ; 186 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1                                                                          ; TLBuffer_11                                    ; altera_work    ;
;                   |Queue|                                      ; 56.3 (36.0)          ; 77.9 (57.4)                      ; 22.0 (21.7)                                       ; 0.3 (0.3)                        ; 20.0 (0.0)           ; 66 (66)             ; 131 (98)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue                                                                    ; Queue_6                                        ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0                                                   ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated                                    ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.3 (20.3)          ; 20.5 (20.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1               ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                   |Queue_1|                                    ; 19.2 (19.2)          ; 20.8 (20.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|buffer_1|Queue_1                                                                  ; Queue_1                                        ; altera_work    ;
;                |coupler_to_device_named_gpio_0|                ; 25.4 (0.0)           ; 29.7 (0.0)                       ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0                                                    ; SimpleLazyModule_13                            ; altera_work    ;
;                   |fragmenter|                                 ; 25.4 (19.4)          ; 29.7 (21.3)                      ; 4.3 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (34)             ; 45 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter                                         ; TLFragmenter_5                                 ; altera_work    ;
;                      |Repeater|                                ; 6.0 (6.0)            ; 8.3 (8.3)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_device_named_gpio_0|fragmenter|Repeater                                ; Repeater_4                                     ; altera_work    ;
;                |coupler_to_slave_named_uart_0|                 ; 29.2 (0.0)           ; 31.6 (0.0)                       ; 2.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0                                                     ; SimpleLazyModule_12                            ; altera_work    ;
;                   |fragmenter|                                 ; 29.2 (21.7)          ; 31.6 (22.7)                      ; 2.5 (1.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 43 (36)             ; 34 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter                                          ; TLFragmenter_4                                 ; altera_work    ;
;                      |Repeater|                                ; 7.5 (7.5)            ; 8.9 (8.9)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|coupler_to_slave_named_uart_0|fragmenter|Repeater                                 ; Repeater_4                                     ; altera_work    ;
;                |out_xbar|                                      ; 56.3 (56.3)          ; 59.5 (59.5)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|pbus|out_xbar                                                                          ; TLXbar_4                                       ; altera_work    ;
;             |plic|                                             ; 80.5 (45.5)          ; 99.3 (56.7)                      ; 18.9 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (57)            ; 96 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic                                                                                   ; TLPLIC                                         ; altera_work    ;
;                |LevelGateway|                                  ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway                                                                      ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_1|                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_1                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_2|                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_2                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_3|                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_3                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_4|                                ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_4                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_5|                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_5                                                                    ; LevelGateway                                   ; altera_work    ;
;                |LevelGateway_6|                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|LevelGateway_6                                                                    ; LevelGateway                                   ; altera_work    ;
;                |PLICFanIn|                                     ; 19.3 (19.3)          ; 22.4 (22.4)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|PLICFanIn                                                                         ; PLICFanIn                                      ; altera_work    ;
;                |Queue|                                         ; 11.2 (11.2)          ; 14.7 (14.7)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|plic|Queue                                                                             ; Queue_10                                       ; altera_work    ;
;             |sbus|                                             ; 768.8 (0.0)          ; 856.7 (0.0)                      ; 91.6 (0.0)                                        ; 3.7 (0.0)                        ; 60.0 (0.0)           ; 1202 (0)            ; 665 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus                                                                                   ; SystemBus                                      ; altera_work    ;
;                |control_bus|                                   ; 699.8 (0.0)          ; 779.9 (0.0)                      ; 83.8 (0.0)                                        ; 3.7 (0.0)                        ; 60.0 (0.0)           ; 1066 (0)            ; 595 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus                                                                       ; PeripheryBus                                   ; altera_work    ;
;                   |atomics|                                    ; 178.3 (178.3)        ; 193.3 (193.3)                    ; 16.0 (16.0)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 282 (282)           ; 130 (130)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics                                                               ; TLAtomicAutomata                               ; altera_work    ;
;                   |buffer|                                     ; 146.8 (0.0)          ; 171.8 (0.0)                      ; 26.6 (0.0)                                        ; 1.5 (0.0)                        ; 60.0 (0.0)           ; 152 (0)             ; 294 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer                                                                ; TLBuffer                                       ; altera_work    ;
;                      |Queue|                                   ; 101.9 (61.6)         ; 122.8 (82.5)                     ; 22.2 (22.2)                                       ; 1.3 (1.3)                        ; 40.0 (0.0)           ; 107 (107)           ; 213 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue                                                          ; Queue                                          ; altera_work    ;
;                         |_T_35_address_rtl_0|                  ; 16.3 (0.0)           ; 16.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0                                      ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 16.3 (0.0)           ; 16.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated                       ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (16.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1  ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                         |_T_35_data_rtl_0|                     ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0                                         ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated                          ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 24.0 (24.0)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (24.0)          ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1     ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                      |Queue_1|                                 ; 44.9 (24.5)          ; 49.0 (28.5)                      ; 4.4 (4.2)                                         ; 0.2 (0.2)                        ; 20.0 (0.0)           ; 45 (45)             ; 81 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1                                                        ; Queue_1                                        ; altera_work    ;
;                         |_T_35_data_rtl_0|                     ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0                                       ; altera_syncram                                 ; rom_1port_2010 ;
;                            |auto_generated|                    ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated                        ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                               |altera_syncram_impl1|           ; 20.3 (20.3)          ; 20.5 (20.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1   ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                   |coupler_to_slave_named_MaskROM|             ; 24.8 (0.0)           ; 30.1 (0.0)                       ; 5.5 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM                                        ; SimpleLazyModule_6                             ; altera_work    ;
;                      |fragmenter|                              ; 24.8 (17.7)          ; 30.1 (19.5)                      ; 5.5 (1.8)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 42 (30)             ; 28 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter                             ; TLFragmenter_3                                 ; altera_work    ;
;                         |Repeater|                             ; 7.1 (7.1)            ; 10.6 (10.6)                      ; 3.7 (3.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|Repeater                    ; Repeater_3                                     ; altera_work    ;
;                   |coupler_to_slave_named_clint|               ; 41.4 (0.0)           ; 43.8 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint                                          ; SimpleLazyModule_3                             ; altera_work    ;
;                      |fragmenter|                              ; 41.4 (24.4)          ; 43.8 (25.5)                      ; 2.4 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (41)             ; 36 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter                               ; TLFragmenter_1                                 ; altera_work    ;
;                         |Repeater|                             ; 17.0 (17.0)          ; 18.3 (18.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_clint|fragmenter|Repeater                      ; Repeater_1                                     ; altera_work    ;
;                   |coupler_to_slave_named_debug|               ; 38.7 (0.0)           ; 45.6 (0.0)                       ; 7.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug                                          ; SimpleLazyModule_4                             ; altera_work    ;
;                      |fragmenter|                              ; 38.7 (25.6)          ; 45.6 (29.6)                      ; 7.3 (4.3)                                         ; 0.4 (0.3)                        ; 0.0 (0.0)            ; 65 (48)             ; 39 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter                               ; TLFragmenter_2                                 ; altera_work    ;
;                         |Repeater|                             ; 13.1 (13.1)          ; 16.0 (16.0)                      ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (17)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|Repeater                      ; Repeater_2                                     ; altera_work    ;
;                   |coupler_to_slave_named_plic|                ; 31.1 (0.0)           ; 40.6 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic                                           ; SimpleLazyModule_2                             ; altera_work    ;
;                      |fragmenter|                              ; 31.1 (19.6)          ; 40.6 (23.8)                      ; 9.5 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (39)             ; 43 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter                                ; TLFragmenter                                   ; altera_work    ;
;                         |Repeater|                             ; 11.5 (11.5)          ; 16.8 (16.8)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_plic|fragmenter|Repeater                       ; Repeater                                       ; altera_work    ;
;                   |out_xbar|                                   ; 238.7 (238.7)        ; 254.7 (254.7)                    ; 16.5 (16.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 404 (404)           ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|control_bus|out_xbar                                                              ; TLXbar_2                                       ; altera_work    ;
;                |system_bus_xbar|                               ; 24.2 (24.2)          ; 26.3 (26.3)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|system_bus_xbar                                                                   ; TLXbar                                         ; altera_work    ;
;                |wrapped_error_device|                          ; 44.8 (0.0)           ; 50.5 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 61 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device                                                              ; SimpleLazyModule_8                             ; altera_work    ;
;                   |buffer|                                     ; 15.7 (0.0)           ; 18.4 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer                                                       ; TLBuffer_8                                     ; altera_work    ;
;                      |Queue|                                   ; 8.1 (8.1)            ; 10.2 (10.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue                                                 ; Queue_4                                        ; altera_work    ;
;                      |Queue_1|                                 ; 7.6 (7.6)            ; 8.2 (8.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|buffer|Queue_1                                               ; Queue_1                                        ; altera_work    ;
;                   |error|                                      ; 29.1 (26.6)          ; 32.1 (29.3)                      ; 3.0 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (47)             ; 31 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|error                                                        ; TLError                                        ; altera_work    ;
;                      |a|                                       ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|sbus|wrapped_error_device|error|a                                                      ; Queue_2                                        ; altera_work    ;
;             |tile|                                             ; 5496.5 (0.0)         ; 6100.1 (0.0)                     ; 643.8 (0.0)                                       ; 40.3 (0.0)                       ; 100.0 (0.0)          ; 7714 (0)            ; 5923 (0)                  ; 0 (0)         ; 165248            ; 12    ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile                                                                                   ; RocketTile                                     ; altera_work    ;
;                |buffer|                                        ; 132.4 (0.0)          ; 151.9 (0.0)                      ; 20.0 (0.0)                                        ; 0.5 (0.0)                        ; 60.0 (0.0)           ; 134 (0)             ; 254 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer                                                                            ; TLBuffer_14                                    ; altera_work    ;
;                   |Queue|                                      ; 88.5 (48.2)          ; 97.6 (57.2)                      ; 9.6 (9.5)                                         ; 0.5 (0.5)                        ; 40.0 (0.0)           ; 90 (90)             ; 171 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue                                                                      ; Queue                                          ; altera_work    ;
;                      |_T_35_address_rtl_0|                     ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0                                                  ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 24.0 (0.0)           ; 24.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (0.0)           ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated                                   ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 24.0 (24.0)          ; 24.0 (24.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 24.0 (24.0)          ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1              ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 16.2 (0.0)           ; 16.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0                                                     ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 16.2 (0.0)           ; 16.3 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 16.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated                                      ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 16.2 (16.2)          ; 16.3 (16.3)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 16.0 (16.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1                 ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                   |Queue_1|                                    ; 43.9 (23.6)          ; 54.3 (33.8)                      ; 10.4 (10.2)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 44 (44)             ; 83 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1                                                                    ; Queue_1                                        ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0                                                   ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.3 (0.0)           ; 20.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated                                    ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.3 (20.3)          ; 20.5 (20.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1               ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                |buffer_1|                                      ; 85.8 (0.0)           ; 102.2 (0.0)                      ; 17.3 (0.0)                                        ; 0.9 (0.0)                        ; 40.0 (0.0)           ; 59 (0)              ; 180 (0)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1                                                                          ; TLBuffer_15                                    ; altera_work    ;
;                   |Queue|                                      ; 49.6 (29.2)          ; 62.1 (41.8)                      ; 13.3 (13.3)                                       ; 0.8 (0.8)                        ; 20.0 (0.0)           ; 50 (50)             ; 99 (66)                   ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue                                                                    ; Queue                                          ; altera_work    ;
;                      |_T_35_address_rtl_0|                     ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0                                                ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.3 (0.0)           ; 20.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated                                 ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.3 (20.3)          ; 20.3 (20.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_address_rtl_0|auto_generated|altera_syncram_impl1            ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0                                                   ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0|auto_generated                                    ; altera_syncram_dsm1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1               ; altera_syncram_impl_eld4                       ; altera_work    ;
;                   |Queue_1|                                    ; 36.2 (16.1)          ; 40.1 (19.8)                      ; 3.9 (3.9)                                         ; 0.1 (0.1)                        ; 20.0 (0.0)           ; 9 (9)               ; 81 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1                                                                  ; Queue_1                                        ; altera_work    ;
;                      |_T_35_data_rtl_0|                        ; 20.2 (0.0)           ; 20.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 20.2 (0.0)           ; 20.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated                                  ; altera_syncram_pff1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 20.2 (20.2)          ; 20.2 (20.2)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_9sa4                       ; altera_work    ;
;                |core|                                          ; 3555.9 (1775.1)      ; 3890.3 (1970.3)                  ; 356.3 (203.3)                                     ; 22.0 (8.1)                       ; 0.0 (0.0)            ; 4899 (2200)         ; 3729 (2233)               ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core                                                                              ; Rocket                                         ; altera_work    ;
;                   |alu|                                        ; 337.6 (337.6)        ; 355.7 (355.7)                    ; 18.8 (18.8)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 411 (411)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|alu                                                                          ; ALU                                            ; altera_work    ;
;                   |bpu|                                        ; 118.5 (118.5)        ; 125.0 (125.0)                    ; 8.6 (8.6)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 228 (228)           ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|bpu                                                                          ; BreakpointUnit                                 ; altera_work    ;
;                   |csr|                                        ; 701.0 (701.0)        ; 764.1 (764.1)                    ; 72.6 (72.6)                                       ; 9.6 (9.6)                        ; 0.0 (0.0)            ; 1196 (1196)         ; 1202 (1202)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|csr                                                                          ; CSRFile                                        ; altera_work    ;
;                   |div|                                        ; 153.2 (153.2)        ; 176.8 (176.8)                    ; 24.7 (24.7)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 265 (265)           ; 135 (135)                 ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|div                                                                          ; MulDiv                                         ; altera_work    ;
;                   |ibuf|                                       ; 470.4 (98.6)         ; 498.3 (120.3)                    ; 28.4 (22.0)                                       ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 599 (162)           ; 153 (68)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|ibuf                                                                         ; IBuf                                           ; altera_work    ;
;                      |RVCExpander|                             ; 371.8 (371.8)        ; 378.0 (378.0)                    ; 6.4 (6.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 437 (437)           ; 85 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander                                                             ; RVCExpander                                    ; altera_work    ;
;                |dcache|                                        ; 698.1 (192.4)        ; 766.7 (218.3)                    ; 76.1 (29.1)                                       ; 7.6 (3.2)                        ; 0.0 (0.0)            ; 991 (238)           ; 432 (291)                 ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache                                                                            ; DCache                                         ; altera_work    ;
;                   |amoalu|                                     ; 33.6 (33.6)          ; 35.7 (35.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|amoalu                                                                     ; AMOALU                                         ; altera_work    ;
;                   |data|                                       ; 61.1 (46.9)          ; 85.4 (68.4)                      ; 26.3 (23.4)                                       ; 2.0 (1.9)                        ; 0.0 (0.0)            ; 58 (37)             ; 141 (132)                 ; 0 (0)         ; 131072            ; 8     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data                                                                       ; DCacheDataArray                                ; altera_work    ;
;                      |data_arrays_0_0_rtl_0|                   ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 3.5 (0.8)            ; 4.0 (1.0)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (1)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                      |data_arrays_0_1_rtl_0|                   ; 3.1 (0.0)            ; 3.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 3.1 (0.0)            ; 3.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 3.1 (0.6)            ; 3.8 (0.8)                        ; 0.9 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (1)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_1_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                      |data_arrays_0_2_rtl_0|                   ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 3.5 (0.8)            ; 4.0 (1.0)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (1)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_2_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                      |data_arrays_0_3_rtl_0|                   ; 4.2 (0.0)            ; 5.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 4.2 (0.0)            ; 5.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 3 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated                                  ; altera_syncram_c9h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 4.2 (1.2)            ; 5.2 (1.5)                        ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 3 (3)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_slc4                       ; altera_work    ;
;                               |decode3|                        ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|decode3     ; decode_rdd                                     ; altera_work    ;
;                   |dataArb|                                    ; 9.1 (9.1)            ; 12.0 (12.0)                      ; 3.2 (3.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|dataArb                                                                    ; Arbiter_1                                      ; altera_work    ;
;                   |tlb|                                        ; 401.9 (14.0)         ; 415.2 (14.6)                     ; 15.5 (0.6)                                        ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 604 (22)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|tlb                                                                        ; TLB                                            ; altera_work    ;
;                      |pmp|                                     ; 388.0 (388.0)        ; 400.7 (400.7)                    ; 14.9 (14.9)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 582 (582)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcache|tlb|pmp                                                                    ; PMPChecker                                     ; altera_work    ;
;                |dcacheArb|                                     ; 40.9 (40.9)          ; 46.1 (46.1)                      ; 6.1 (6.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 90 (90)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dcacheArb                                                                         ; HellaCacheArbiter                              ; altera_work    ;
;                |dtim_adapter|                                  ; 42.0 (42.0)          ; 46.5 (46.5)                      ; 5.1 (5.1)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 55 (55)             ; 87 (87)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|dtim_adapter                                                                      ; ScratchpadSlavePort                            ; altera_work    ;
;                |fragmenter_1|                                  ; 40.8 (18.8)          ; 47.7 (20.8)                      ; 7.6 (2.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 80 (39)             ; 54 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|fragmenter_1                                                                      ; TLFragmenter_7                                 ; altera_work    ;
;                   |Repeater|                                   ; 22.0 (22.0)          ; 26.9 (26.9)                      ; 5.5 (5.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 41 (41)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|fragmenter_1|Repeater                                                             ; Repeater_6                                     ; altera_work    ;
;                |frontend|                                      ; 868.5 (105.9)        ; 1010.6 (130.4)                   ; 149.1 (24.7)                                      ; 7.1 (0.2)                        ; 0.0 (0.0)            ; 1305 (148)          ; 1173 (143)                ; 0 (0)         ; 34112             ; 3     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend                                                                          ; Frontend                                       ; altera_work    ;
;                   |fq|                                         ; 228.1 (228.1)        ; 296.6 (296.6)                    ; 70.7 (70.7)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 384 (384)           ; 656 (656)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|fq                                                                       ; ShiftQueue                                     ; altera_work    ;
;                   |icache|                                     ; 141.8 (141.8)        ; 182.2 (182.2)                    ; 43.0 (43.0)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 195 (195)           ; 374 (357)                 ; 0 (0)         ; 34112             ; 3     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache                                                                   ; ICache                                         ; altera_work    ;
;                      |data_arrays_0_0_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (0)                    ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0                                             ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (0)                    ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated                              ; altera_syncram_abh1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 17 (17)                   ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1         ; altera_syncram_impl_qnc4                       ; altera_work    ;
;                      |tag_array_0_rtl_0|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1344              ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0                                                 ; altera_syncram                                 ; rom_1port_2010 ;
;                         |auto_generated|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1344              ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0|auto_generated                                  ; altera_syncram_m2h1                            ; rom_1port_2010 ;
;                            |altera_syncram_impl1|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1344              ; 1     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|icache|tag_array_0_rtl_0|auto_generated|altera_syncram_impl1             ; altera_syncram_impl_6fc4                       ; altera_work    ;
;                   |tlb|                                        ; 392.8 (6.2)          ; 401.4 (6.9)                      ; 10.8 (0.7)                                        ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 578 (11)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|tlb                                                                      ; TLB_1                                          ; altera_work    ;
;                      |pmp|                                     ; 386.6 (386.6)        ; 394.5 (394.5)                    ; 10.1 (10.1)                                       ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 567 (567)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|frontend|tlb|pmp                                                                  ; PMPChecker                                     ; altera_work    ;
;                |intsink|                                       ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|intsink                                                                           ; IntSyncCrossingSink                            ; altera_work    ;
;                   |SynchronizerShiftReg_w1_d3|                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|intsink|SynchronizerShiftReg_w1_d3                                                ; SynchronizerShiftReg_w1_d3                     ; altera_work    ;
;                |tlMasterXbar|                                  ; 31.1 (31.1)          ; 36.8 (36.8)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (101)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|tile|tlMasterXbar                                                                      ; TLXbar_8                                       ; altera_work    ;
;             |uart_0_1|                                         ; 125.6 (22.6)         ; 140.4 (26.4)                     ; 15.5 (3.9)                                        ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 170 (33)            ; 230 (52)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1                                                                               ; TLUART                                         ; altera_work    ;
;                |intsource|                                     ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|intsource                                                                     ; IntSyncCrossingSource_3                        ; altera_work    ;
;                   |AsyncResetRegVec_w1_i0|                     ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|intsource|AsyncResetRegVec_w1_i0                                              ; AsyncResetRegVec_w1_i0                         ; altera_work    ;
;                      |reg_0|                                   ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|intsource|AsyncResetRegVec_w1_i0|reg_0                                        ; AsyncResetReg                                  ; altera_work    ;
;                |rxm|                                           ; 28.4 (28.4)          ; 32.0 (32.0)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxm                                                                           ; UARTRx                                         ; altera_work    ;
;                |rxq|                                           ; 20.9 (10.2)          ; 23.7 (12.8)                      ; 2.8 (2.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 16 (16)             ; 33 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq                                                                           ; Queue_15                                       ; altera_work    ;
;                   |_T_35_rtl_0|                                ; 10.7 (0.0)           ; 10.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0                                                               ; altera_syncram                                 ; rom_1port_2010 ;
;                      |auto_generated|                          ; 10.7 (0.0)           ; 10.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated                                                ; altera_syncram_fdf1                            ; rom_1port_2010 ;
;                         |altera_syncram_impl1|                 ; 10.7 (10.7)          ; 10.8 (10.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|rxq|_T_35_rtl_0|auto_generated|altera_syncram_impl1                           ; altera_syncram_impl_vpa4                       ; altera_work    ;
;                |txm|                                           ; 31.0 (31.0)          ; 32.2 (32.2)                      ; 1.9 (1.9)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 56 (56)             ; 75 (75)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txm                                                                           ; UARTTx                                         ; altera_work    ;
;                |txq|                                           ; 22.6 (12.1)          ; 25.8 (14.8)                      ; 3.4 (2.8)                                         ; 0.1 (0.1)                        ; 10.0 (0.0)           ; 17 (17)             ; 33 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq                                                                           ; Queue_15                                       ; altera_work    ;
;                   |_T_35_rtl_0|                                ; 10.5 (0.0)           ; 11.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0                                                               ; altera_syncram                                 ; rom_1port_2010 ;
;                      |auto_generated|                          ; 10.5 (0.0)           ; 11.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated                                                ; altera_syncram_fdf1                            ; rom_1port_2010 ;
;                         |altera_syncram_impl1|                 ; 10.5 (10.5)          ; 11.0 (11.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; uFPGACHIP|Platform|sys|uart_0_1|txq|_T_35_rtl_0|auto_generated|altera_syncram_impl1                           ; altera_syncram_impl_vpa4                       ; altera_work    ;
+----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                          ;
+-------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name        ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; led_0       ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; led_1       ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; led_2       ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; led_3       ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; key3        ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; led_4       ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; REF_CLK_PLL ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; key1        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; key2        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+--------------------------------+------------------------------+
; Routing Resource Type          ; Usage                        ;
+--------------------------------+------------------------------+
; Block Input Muxes              ; 10 / 675,444 ( < 1 % )       ;
; Block interconnects            ; 38,280 / 9,132,912 ( < 1 % ) ;
; C16 interconnects              ; 351 / 226,512 ( < 1 % )      ;
; C2 interconnects               ; 5,785 / 1,359,072 ( < 1 % )  ;
; C3 interconnects               ; 6,489 / 2,758,032 ( < 1 % )  ;
; C4 interconnects               ; 8,080 / 1,772,208 ( < 1 % )  ;
; CLOCK_INVERTs                  ; 20 / 7,616 ( < 1 % )         ;
; DCM_muxes                      ; 1 / 1,632 ( < 1 % )          ;
; Direct links                   ; 9,382 / 9,132,912 ( < 1 % )  ;
; GAP Interconnects              ; 12 / 267,192 ( < 1 % )       ;
; GAPs                           ; 0 / 29,304 ( 0 % )           ;
; HIO Buffers                    ; 4 / 209,664 ( < 1 % )        ;
; Horizontal Buffers             ; 7 / 176,364 ( < 1 % )        ;
; Horizontal_clock_segment_muxes ; 42 / 7,488 ( < 1 % )         ;
; Programmable Inverts           ; 28 / 318,960 ( < 1 % )       ;
; R10 interconnects              ; 7,335 / 2,456,208 ( < 1 % )  ;
; R2 interconnects               ; 6,276 / 2,265,120 ( < 1 % )  ;
; R24 interconnects              ; 344 / 293,040 ( < 1 % )      ;
; R24/C16 interconnect drivers   ; 599 / 453,024 ( < 1 % )      ;
; R4 interconnects               ; 9,756 / 3,248,028 ( < 1 % )  ;
; Row Clock Tap-Offs             ; 1,000 / 725,544 ( < 1 % )    ;
; Switchbox_clock_muxes          ; 193 / 41,600 ( < 1 % )       ;
; Vertical_seam_tap_muxes        ; 168 / 22,848 ( < 1 % )       ;
+--------------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                 ;
+-------------------------+---------------------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s)            ; Delay Added in ns ;
+-------------------------+---------------------------------+-------------------+
; REF_CLK_PLL             ; altera_reserved_tck             ; 231.3             ;
; REF_CLK_PLL             ; REF_CLK_PLL                     ; 80.4              ;
; REF_CLK_PLL             ; REF_CLK_PLL,altera_reserved_tck ; 66.3              ;
; altera_reserved_tck,I/O ; altera_reserved_tck             ; 28.5              ;
; altera_reserved_tck     ; altera_reserved_tck             ; 16.2              ;
+-------------------------+---------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                            ; Destination Register                                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|AsyncValidSync|source_valid|sync_0|reg_0|q ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|AsyncValidSync_1|sink_extend|sync_0|reg_0|q   ; 5.659             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0|q           ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0|q         ; 5.654             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|AsyncValidSync|source_valid|sync_0|reg_0|q   ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|AsyncValidSync_1|sink_extend|sync_0|reg_0|q ; 5.598             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[14]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[15]                       ; 5.535             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[10]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[11]                       ; 5.530             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[8]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[9]                        ; 5.513             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[9]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[10]                       ; 5.511             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[22]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[23]                       ; 5.510             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[31]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[32]                       ; 5.505             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[7]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[8]                        ; 5.503             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[4]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[5]                        ; 5.500             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[21]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[22]                       ; 5.498             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]                       ; 5.486             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[5]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[6]                        ; 5.476             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[12]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[13]                       ; 5.474             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[3]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[4]                        ; 5.456             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|ridx_gray|reg_0|q                            ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|ridx_gray|sync_2|reg_0|q                    ; 5.447             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[23]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[24]                       ; 5.433             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[15]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[16]                       ; 5.427             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[11]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[12]                       ; 5.403             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[6]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[7]                        ; 5.397             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[19]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[20]                       ; 5.383             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[26]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[27]                       ; 5.383             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|widx_gray|reg_0|q                          ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|widx_gray|sync_2|reg_0|q                      ; 5.379             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[18]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[19]                       ; 5.374             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[17]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[18]                       ; 5.369             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[2]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[3]                        ; 5.327             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[30]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[31]                       ; 5.323             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[24]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[25]                       ; 5.318             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[20]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[21]                       ; 5.315             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[25]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[26]                       ; 5.314             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[28]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[29]                       ; 5.309             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[27]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[28]                       ; 5.303             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[29]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[30]                       ; 5.291             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[0]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[1]                        ; 5.271             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[1]                              ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[2]                        ; 5.261             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[16]                             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[17]                       ; 5.195             ;
; uFPGACHIP|Platform|sys|debug_1|dmInner|AsyncQueueSink|ridx_gray|reg_0|q                                    ; uFPGACHIP|Platform|sys|debug_1|dmOuter|AsyncQueueSource|ridx_gray|sync_2|reg_0|q                            ; 5.183             ;
; uFPGACHIP|_T_31[49]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 5.072             ;
; uFPGACHIP|_T_31[50]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 5.072             ;
; uFPGACHIP|_T_31[48]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 5.069             ;
; uFPGACHIP|_T_31[61]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 5.000             ;
; uFPGACHIP|_T_31[62]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.998             ;
; uFPGACHIP|_T_31[60]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.990             ;
; uFPGACHIP|_T_31[51]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.985             ;
; uFPGACHIP|_T_31[52]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.984             ;
; uFPGACHIP|_T_31[56]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.978             ;
; uFPGACHIP|_T_31[63]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.977             ;
; uFPGACHIP|_T_31[58]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.976             ;
; uFPGACHIP|_T_31[54]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.972             ;
; uFPGACHIP|_T_31[55]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.972             ;
; uFPGACHIP|_T_31[57]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.969             ;
; uFPGACHIP|_T_31[59]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.820             ;
; uFPGACHIP|_T_31[53]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.805             ;
; uFPGACHIP|_T_31[32]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.765             ;
; uFPGACHIP|_T_31[34]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.764             ;
; uFPGACHIP|_T_31[35]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.764             ;
; uFPGACHIP|_T_31[33]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.761             ;
; uFPGACHIP|_T_31[47]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.761             ;
; uFPGACHIP|_T_31[46]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.748             ;
; uFPGACHIP|_T_31[41]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.747             ;
; uFPGACHIP|_T_31[40]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.739             ;
; uFPGACHIP|_T_31[45]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.734             ;
; uFPGACHIP|_T_31[42]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.729             ;
; uFPGACHIP|_T_31[43]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.724             ;
; uFPGACHIP|_T_31[44]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.720             ;
; uFPGACHIP|_T_31[36]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.718             ;
; uFPGACHIP|_T_31[39]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.717             ;
; uFPGACHIP|_T_31[37]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.715             ;
; uFPGACHIP|_T_31[22]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.704             ;
; uFPGACHIP|_T_31[20]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.703             ;
; uFPGACHIP|_T_31[21]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.703             ;
; uFPGACHIP|_T_31[38]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.703             ;
; uFPGACHIP|_T_31[19]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.701             ;
; uFPGACHIP|_T_31[18]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.700             ;
; uFPGACHIP|_T_31[31]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.609             ;
; uFPGACHIP|_T_31[27]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.584             ;
; uFPGACHIP|_T_31[26]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.584             ;
; uFPGACHIP|_T_31[29]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.584             ;
; uFPGACHIP|_T_31[12]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.580             ;
; uFPGACHIP|_T_31[14]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.579             ;
; uFPGACHIP|_T_31[16]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.578             ;
; uFPGACHIP|_T_31[15]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.578             ;
; uFPGACHIP|_T_31[25]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.577             ;
; uFPGACHIP|_T_31[13]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.575             ;
; uFPGACHIP|_T_31[28]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.575             ;
; uFPGACHIP|_T_31[24]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.570             ;
; uFPGACHIP|_T_31[30]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.539             ;
; uFPGACHIP|_T_31[10]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.446             ;
; uFPGACHIP|_T_31[7]                                                                                         ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.393             ;
; uFPGACHIP|_T_31[8]                                                                                         ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.378             ;
; uFPGACHIP|_T_31[11]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.372             ;
; uFPGACHIP|_T_31[17]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.361             ;
; uFPGACHIP|_T_31[9]                                                                                         ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.359             ;
; uFPGACHIP|_T_31[23]                                                                                        ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.324             ;
; uFPGACHIP|_T_31[4]                                                                                         ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.299             ;
; uFPGACHIP|_T_31[5]                                                                                         ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.297             ;
; uFPGACHIP|_T_31[6]                                                                                         ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.296             ;
; uFPGACHIP|_T_31[3]                                                                                         ; uFPGACHIP|Platform|sys|dmiResetCatch|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_2|reg_0|q                 ; 4.274             ;
; uFPGACHIP|Platform|sys|uart_0_1|txm|out                                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]                 ; 3.894             ;
+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(152, 184), (159, 191)]          ; 17.258 %    ;
; short           ; left      ; [(144, 184), (151, 191)]          ; 17.708 %    ;
; short           ; up        ; [(152, 176), (159, 183)]          ; 20.186 %    ;
; short           ; down      ; [(152, 184), (159, 191)]          ; 15.777 %    ;
; long high speed ; right     ; [(152, 176), (159, 183)]          ; 93.750 %    ;
; long high speed ; left      ; [(168, 184), (175, 191)]          ; 100.000 %   ;
; long high speed ; up        ; [(128, 184), (135, 191)]          ; 100.000 %   ;
; long high speed ; down      ; [(128, 192), (135, 199)]          ; 100.000 %   ;
+-----------------+-----------+-----------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                            ;
+-----------------+-----------+-----------------------------------+-------------+---------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                           ;
+-----------------+-----------+-----------------------------------+-------------+---------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(152, 184), (159, 191)]          ; 17.258 %    ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dtim_adapter|state.011                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[31]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[26]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[30]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[16]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[25]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[29]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[23]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[7]                                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[6]                                                                   ;
; short           ; right     ; [(152, 184), (159, 191)]          ; 17.258 %    ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[22]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[24]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[42]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[39]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|q_b[21]       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[41]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[29]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|q_b[1]        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|q_b[19]       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0|auto_generated|altera_syncram_impl1|q_b[3]        ;
; short           ; left      ; [(144, 184), (151, 191)]          ; 17.708 %    ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_863_1~0                                                          ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_opcode__T_50_en~0xsyn_2                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_863_0~0                                                          ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_269_0_bits_param[1]                                              ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_269_0_lut[3]                                                     ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue_1|_T_35_data~0                                                 ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_906[1]~3                                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_906[1]~0                                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_269_0_lut[2]                                                     ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|i1563                                                               ;
; short           ; left      ; [(144, 184), (151, 191)]          ; 17.708 %    ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0_bypass[13]                                 ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_source__T_58_data~0                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data~1                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0|auto_generated|altera_syncram_impl1|q_b[12]           ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_269_0_bits_address[4]                                            ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_906[70]~15                                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|atomics|_T_906[70]~13                                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0_bypass[33]                                 ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0_bypass[14]                                 ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dtim_adapter|auto_in_d_bits_data[0]~22                                                  ;
; short           ; up        ; [(152, 176), (159, 183)]          ; 20.186 %    ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|io_dmem_req_valid~0                                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|tlMasterXbar|_GEN_5[0]~0                                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|tlMasterXbar|_T_1122_1~0                                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|refill_addr[11]                                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_mem_type[1]                                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[1]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_addr[1]                                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[0]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcacheArb|io_mem_req_valid~0                                                            ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_mem_type[0]                                                                ;
; short           ; up        ; [(152, 176), (159, 183)]          ; 20.186 %    ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[22]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[39]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[42]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[24]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[0]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[1]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|io_dmem_req_valid~0                                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~66                                                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~36                                                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~26                                                                       ;
; short           ; down      ; [(152, 184), (159, 191)]          ; 15.777 %    ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data~0                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[16]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[10]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[3]                                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[6]                                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[5]                                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[17]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[15]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[14]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|fragmenter_1|Repeater|io_deq_bits_address[13]~1                                         ;
; short           ; down      ; [(152, 184), (159, 191)]          ; 15.777 %    ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data~32                                                            ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[28]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data~26                                                            ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data~19                                                            ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[12]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[23]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[15]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|csr|reg_pmp_1_cfg_l                                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[10]                                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_corrupt__T_58_data~0                                               ;
; long high speed ; right     ; [(152, 176), (159, 183)]          ; 93.750 %    ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|io_dmem_req_valid~0                                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|io_cpu_replay_next                                                               ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[1]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_addr[1]                                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[0]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcacheArb|io_mem_req_valid~0                                                            ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|i4314~0                                                                          ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_addr[0]                                                                   ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_data[31]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|io_cpu_req_ready~1xsyn_3                                                         ;
; long high speed ; right     ; [(152, 176), (159, 183)]          ; 93.750 %    ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[52]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0_rtl_0_bypass[49]                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[1]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_req_typ[0]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer|Queue_1|_T_35_data~28                                                            ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_data[31]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_data[18]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_data[12]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_data[17]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dcache|s2_data[13]                                                                      ;
; long high speed ; left      ; [(168, 184), (175, 191)]          ; 100.000 %   ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|wb_reg_inst[21]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0__T_318_addr[0]~5                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0__T_318_addr[0]~6                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0__T_318_addr[0]~7                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0__T_318_addr[0]~8                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0__T_318_addr[0]~10                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|icache|data_arrays_0_0__T_318_addr[0]~9                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|csr|csr_wen~0                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[8]                                                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[7]                                                                       ;
; long high speed ; left      ; [(168, 184), (175, 191)]          ; 100.000 %   ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~25                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[15]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[28]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[12]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|mem_reg_rs2[23]                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~17                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[11]                                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~21                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~7                                                                     ;
; long high speed ; up        ; [(128, 184), (135, 191)]          ; 100.000 %   ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[39]                               ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[40]                               ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[41]                               ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[42]                               ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmactiveSync|AsyncResetSynchronizerShiftReg_w1_d3_i0|sync_0|reg_0|q          ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_opcode__T_50_en~0                                                ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|_T_65791~2xsyn                                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|_T_65743~0                                                           ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|_T_65737~0                                                           ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|_T_65785~0                                                           ;
; long high speed ; up        ; [(128, 184), (135, 191)]          ; 100.000 %   ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|Mux_2~1                                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[40]                               ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_opcode_0_0~RTMUX                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_opcode_1_1~RTMUX                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_opcode_0_1~RTMUX                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|buffer_1|Queue_1|_T_35_data_rtl_0_bypass[0]                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_opcode_1_0~RTMUX                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|ctrlStateReg.10                                                      ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_data~15                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[1]                                ;
; long high speed ; down      ; [(128, 192), (135, 199)]          ; 100.000 %   ;    High Routing Fan-Out                                                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|auto_out_a_bits_address[2]~8xsyn    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|auto_out_a_bits_address[2]~6        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|reduce_nor_1362~0                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|auto_out_a_bits_address[2]~5        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|Repeater|io_deq_bits_address[10]~0  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|auto_out_a_bits_mask[0]~0           ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|Repeater|io_deq_bits_address[9]~3 ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_MaskROM|fragmenter|Repeater|io_deq_bits_address[8]~2 ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|programBufferMem_45[6]~RTM_11                                        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|programBufferMem_46[2]~RTM_10                                        ;
; long high speed ; down      ; [(128, 192), (135, 199)]          ; 100.000 %   ;    Long Distance                                                                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|auto_out_a_bits_address[2]~6        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|reduce_nor_1362~0                                                    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|auto_out_a_bits_address[2]~5        ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|sbus|control_bus|coupler_to_slave_named_debug|fragmenter|auto_out_a_bits_address[2]~8xsyn    ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|_T_65761~0                                                           ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|tile|dtim_adapter|auto_in_d_bits_data[0]~13                                                  ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|i59651~1                                                             ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|auto_dmi_in_d_bits_data[0]~117                                       ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|programBufferMem_26[1]~RTM_2                                         ;
;     --          ;           ;                                   ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmInner|programBufferMem_58[2]~RTM_2                                         ;
+-----------------+-----------+-----------------------------------+-------------+---------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                     ;
+----------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                               ; Total Grid Crossings ;
+----------------------------------------------------------------------------------------+----------------------+
; uFPGACHIP|_T_36~0                                                                      ; 40                   ;
; uFPGACHIP|_T_42~0                                                                      ; 38                   ;
; uFPGACHIP|_T_38~0                                                                      ; 38                   ;
; uFPGACHIP|_T_40~0                                                                      ; 37                   ;
; uFPGACHIP|LessThan_0~13                                                                ; 36                   ;
; uFPGACHIP|Platform|_T_66                                                               ; 20                   ;
; uFPGACHIP|Platform|sys|gpio_0_1|inSyncReg|sync_0[4]                                    ; 20                   ;
; uFPGACHIP|Platform|sys|uart_0_1|txm|out                                                ; 18                   ;
; uFPGACHIP|Platform|sys|gpio_0_1|inSyncReg|sync_1[5]                                    ; 17                   ;
; key2~input                                                                             ; 16                   ;
; key1~input                                                                             ; 16                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~31                                       ; 12                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[6]                                      ; 12                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[7]                                      ; 12                   ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[8]                                          ; 11                   ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[11]                                         ; 11                   ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[9]                                          ; 11                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[27]                                     ; 11                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[18]                                     ; 11                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[15]                                     ; 11                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~13                                       ; 11                   ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[3]                                          ; 11                   ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[4]                                          ; 11                   ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[5]                                          ; 10                   ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]                                         ; 10                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~20                                       ; 10                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~19                                       ; 10                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[17]                                     ; 10                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[16]                                     ; 10                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[4]                                      ; 10                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~10                                       ; 10                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~22                                       ; 10                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[1]~12                                       ; 10                   ;
; uFPGACHIP|Platform|sys|tile|core|csr|wdata[0]~3                                        ; 10                   ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[28]                                     ; 10                   ;
; uFPGACHIP|Platform|sys|tile|dcache|i4314~0                                             ; 10                   ;
; uFPGACHIP|Platform|sys|sbus|control_bus|buffer|Queue|_T_35_address_rtl_0_bypass[0]~RTM ; 10                   ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1674                                           ; 9                    ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1666                                           ; 9                    ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1671                                           ; 9                    ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1656                                           ; 9                    ;
; uFPGACHIP|Platform|sys|tile|core|_T_575~1670                                           ; 9                    ;
; uFPGACHIP|Platform|sys|tile|frontend|fq|_T_117~0                                       ; 9                    ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[19]                                         ; 9                    ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[28]                                         ; 9                    ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[26]                                         ; 9                    ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[25]                                         ; 9                    ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[7]                                          ; 9                    ;
; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[17]                                         ; 9                    ;
; uFPGACHIP|Platform|sys|tile|dcache|s1_req_addr[20]                                     ; 9                    ;
+----------------------------------------------------------------------------------------+----------------------+


+--------------------------------------------------+
; Hyper-Retimer Settings                           ;
+------------------------+---------+---------------+
; Option                 ; Setting ; Default Value ;
+------------------------+---------+---------------+
; Enable Auto-Pipelining ; On      ; On            ;
+------------------------+---------+---------------+


+---------------------------------------------------+
; Reset Sequence Requirement                        ;
+---------------------+-----------------------------+
; Clock Name          ; Number of additional cycles ;
+---------------------+-----------------------------+
; REF_CLK_PLL         ; 3                           ;
; altera_reserved_tck ; 0                           ;
+---------------------+-----------------------------+
Note: Due to retiming optimizations, a clock domain may require a longer reset sequence to ensure correct functionality.  The table above indicates the minimum number of additional reset sequence cycles needed for each clock domain.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Retiming Limit Summary                                                                                                                                                                                        ;
+--------------------------------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock Transfer                                   ; Limiting Reason        ; Recommendation                                                                                                                    ;
+--------------------------------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock Domain altera_reserved_tck                 ; Insufficient Registers ; See the Fast Forward Timing Closure Recommendations report for step-by-step suggestions for RTL changes and estimated performance ;
; Clock Domain REF_CLK_PLL                         ; Insufficient Registers ; See the Fast Forward Timing Closure Recommendations report for step-by-step suggestions for RTL changes and estimated performance ;
; Transfer from REF_CLK_PLL to altera_reserved_tck ; Insufficient Registers ; See the Fast Forward Timing Closure Recommendations report for step-by-step suggestions for RTL changes and estimated performance ;
; Transfer from altera_reserved_tck to REF_CLK_PLL ; Insufficient Registers ; See the Fast Forward Timing Closure Recommendations report for step-by-step suggestions for RTL changes and estimated performance ;
+--------------------------------------------------+------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


Critical Chain Summary for Clock Domain altera_reserved_tck
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendation                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; The critical chain is limited by: Insufficient Registers                                                                                                                                           ;
;                                                                                                                                                                                                    ;
; 1) Reduce the delay of 'Long Paths' in the chain                                                                                                                                                   ;
;   or insert more pipeline stages for 'Long Paths' in the chain                                                                                                                                     ;
;   or remove retiming restrictions                                                                                                                                                                  ;
;    Please see <a href='https://www.intel.com/content/www/us/en/programmable/documentation/jbr1444752564689.html#mtr1430270744844'>Insufficient Registers - Section 5.1.1</a> for more information. ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #1:                                                                                                                                                              ;
;  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]                                                                                           ;
;   Node is a path end-point with two or more different timing requirements                                                                                                                          ;
;    Timing Relationship #1 was 500 ps                                                                                                                                                               ;
;     From auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]                                                                                   ;
;    Timing Relationship #2 was 1000 ps                                                                                                                                                              ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #2:                                                                                                                                                              ;
;  auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                                                                                                                    ;
;   Node is in a block that cannot be retimed.                                                                                                                                                       ;
;   Manually adjust your RTL design to add additional registers or re-position registers along the path to balance slack.                                                                            ;
;                                                                                                                                                                                                    ;
; Retiming Restriction: Cross Partition Transfer Restriction                                                                                                                                         ;
;   Unable to retime across nodes involved in cross-partition transfers:                                                                                                                             ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3                                                                                                           ;
;    auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                                                                                    ;
+----------------------+-------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Path Info            ; Register                ; Register ID ; Element                                                                                                                                    ;
+----------------------+-------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Retiming Restriction ; ALM Register            ; #1          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]                                    ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]|q                                  ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]~LAB_RE_X148_Y17_N0_I116            ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]~R10_X139_Y17_N0_I60                ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]~LOCAL_INTERCONNECT_X148_Y17_N0_I48 ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]~LAB_RE_X148_Y17_N0_I43             ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|dataa                                                ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                              ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~_LAB_RE_X148_Y17_N0_I117                             ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~_LOCAL_INTERCONNECT_X148_Y17_N0_I47                  ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~_LAB_RE_X148_Y17_N0_I33                              ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|datad                                                ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|combout                                              ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3~_LAB_RE_X148_Y17_N0_I110                             ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3~_R10_X149_Y17_N0_I32                                 ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3~_LOCAL_INTERCONNECT_X149_Y17_N0_I12                  ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3~_LAB_RE_X149_Y17_N0_I70                              ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn|datad                                            ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn|combout                                          ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_LAB_RE_X149_Y17_N0_I129                         ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_R4_X149_Y17_N0_I10                              ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_R10_X142_Y17_N0_I62                             ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_LOCAL_INTERCONNECT_X151_Y17_N0_I57              ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_BLOCK_INPUT_MUX_PASSTHROUGH_X150_Y17_N0_I68     ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_RPI_X150_Y17_N0_I68                             ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_REDMUX_X150_Y17_N0_I22                          ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4xsyn~_SDM_BLOCK_RE_X185_Y0_N0_I1115                   ;
; Long Path (Critical) ;                         ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdoutap                                                                     ;
; Retiming Restriction ; REG (SDM)               ; #2          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff                                                 ;
+----------------------+-------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Internal Negative Cycle Information (Developer License only)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------+--------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Negative Cycle Info                                                                            ; TDB Node1                                                                                               ; DebugID ; TDB Node2                                                                                  ; DebugID ; Extra Constraint Info                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------+--------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17403 --> 0  edge1(9620) edge2(4294967295)  w(0) type(!touch)                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/f2s_ela_ret_tck.reg__nff         ; 20772   ; -1                                                                                         ; -1      ; DST_DONT_TOUCH (rdg_node=17403) BURIED                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;                                                                                                ;                                                                                                         ;         ;                                                                                            ;         ;     auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/f2s_ela_ret_tck.reg__nff <[auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/f2s_ela_ret_tck.reg__nff] [BURIED]>: BURIED                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
; 1853 --> 17403  edge1(9687) edge2(72914)  w(-1) slack((-10650, -21.3)) super_ct(1) type(setup) ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0] ; 20992   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~soc_sdm/padsig_io1.reg__nff ; 20770   ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; 0 --> 1853  edge1(4294967295) edge2(4294967295)  w(0) type(!touch)                             ; -1                                                                                                      ; -1      ; -1                                                                                         ; -1      ; SRC_DONT_TOUCH (rdg_node=1853) MULTI_REQS_COMB_2 MULTI_REQS_REG_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;                                                                                                ;                                                                                                         ;         ;                                                                                            ;         ;     auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0] <auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]:REGOUT:0 [FF]>: MULTI_REQS_REG_2 [(500) auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0] ->  ///// (1000) auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0] -> ]    rdg_node=1853: MULTI_REQS_COMB_2 [(500) auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0] -> auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0] ///// (1000) auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0] -> auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|WORD_SR[0]] ;
+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------+--------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Critical Chain Summary for Clock Domain REF_CLK_PLL
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendation                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; The critical chain is limited by: Insufficient Registers                                                                                                                                           ;
;                                                                                                                                                                                                    ;
; 1) Reduce the delay of 'Long Paths' in the chain                                                                                                                                                   ;
;   or insert more pipeline stages for 'Long Paths' in the chain                                                                                                                                     ;
;   or remove retiming restrictions                                                                                                                                                                  ;
;    Please see <a href='https://www.intel.com/content/www/us/en/programmable/documentation/jbr1444752564689.html#mtr1430270744844'>Insufficient Registers - Section 5.1.1</a> for more information. ;
;                                                                                                                                                                                                    ;
; Retiming Restriction: Not fully registered RAM                                                                                                                                                     ;
;  uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7                                                                                    ;
;   Insert more pipeline stages after the RAM block to allow better register packing..                                                                                                               ;
;   Review Fitter Report: RAM Summary                                                                                                                                                                ;
; Retiming Restriction: Not fully registered RAM                                                                                                                                                     ;
;    Please see <a href='https://www.intel.com/content/www/us/en/programmable/documentation/jbr1444752564689.html#esc1445881961208'>Hyper-Pipelining - Section 2.3</a> for more information.         ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #1:                                                                                                                                                              ;
;  uFPGACHIP|_T_31[35]                                                                                                                                                                               ;
;   Node drives an asynchronous signal, such as an asynchronous clear.                                                                                                                               ;
;   Isolate asynchronous function from synchronous function using                                                                                                                                    ;
;   register duplication                                                                                                                                                                             ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #8:                                                                                                                                                              ;
;  uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7                                                                                    ;
;   Node is in a RAM or DSP block that cannot be retimed.                                                                                                                                            ;
;   Allow more RAM and DSP retiming by turning on global assignments ALLOW_RAM_RETIMING and ALLOW_DSP_RETIMING.                                                                                      ;
;   Otherwise manually adjust your RTL design to add additional registers or re-position registers along the path to balance slack                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                                                                          ;
+--------------------------+-------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------+
; Path Info                ; Register                ; Register ID ; Element                                                                                                                      ;
+--------------------------+-------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------+
; Retiming Restriction     ; ALM Register            ; #1          ; uFPGACHIP|_T_31[35]                                                                                                          ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|_T_31[35]|q                                                                                                        ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|_T_31[35]~la_lab/laboutt[9]                                                                                        ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|_T_31[35]~LAB_RE_X152_Y192_N0_I103                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|_T_31[35]~C4_X151_Y192_N0_I16                                                                                      ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|_T_31[35]~R2_X150_Y193_N0_I41                                                                                      ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|_T_31[35]~R2_X149_Y193_N0_I40                                                                                      ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|_T_31[35]~C2_X148_Y191_N0_I30                                                                                      ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|_T_31[35]~R4_X149_Y192_N0_I20                                                                                      ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|_T_31[35]~LOCAL_INTERCONNECT_X151_Y192_N0_I35                                                                      ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|_T_31[35]~LAB_RE_X151_Y192_N0_I30                                                                                  ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~10|datad                                                                                                ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~10|combout                                                                                              ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~10~_LAB_RE_X151_Y192_N0_I108                                                                            ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~10~_R2_X152_Y192_N0_I31                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~10~_C2_X153_Y192_N0_I25                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~10~_R4_X150_Y194_N0_I58                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~10~_C2_X149_Y192_N0_I29                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~10~_R4_X150_Y192_N0_I16                                                                                 ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~10~_LOCAL_INTERCONNECT_X151_Y192_N0_I44                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~10~_LAB_RE_X151_Y192_N0_I0                                                                              ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12|datae                                                                                                ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12|combout                                                                                              ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12~_LAB_RE_X151_Y192_N0_I95                                                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12~_R10_X141_Y192_N0_I64                                                                                ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12~_R24_C16_INTERCONNECT_DRIVER_X140_Y192_N0_I0                                                         ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12~_R24_X141_Y192_N0_I34                                                                                ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12~_R2_X148_Y192_N0_I31                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12~_R2_X149_Y192_N0_I29                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12~_R2_X151_Y192_N0_I29                                                                                 ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12~_LOCAL_INTERCONNECT_X151_Y192_N0_I9                                                                  ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12~_LAB_RE_X151_Y192_N0_I34                                                                             ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12xsyn|datac                                                                                            ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12xsyn|combout                                                                                          ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12xsyn~_LAB_RE_X151_Y192_N0_I111                                                                        ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12xsyn~_C3_X150_Y189_N0_I43                                                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12xsyn~_R4_X147_Y189_N0_I56                                                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12xsyn~_C4_X146_Y189_N0_I21                                                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12xsyn~_R2_X147_Y193_N0_I26                                                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12xsyn~_C2_X147_Y191_N0_I31                                                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12xsyn~_R4_X148_Y192_N0_I30                                                                             ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~12xsyn~_LOCAL_INTERCONNECT_X151_Y192_N0_I40                                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~12xsyn~_LAB_RE_X151_Y192_N0_I66                                                                         ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~13|datac                                                                                                ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~13|combout                                                                                              ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~13~_LAB_RE_X151_Y192_N0_I127                                                                            ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~13~_R2_X151_Y192_N0_I12                                                                                 ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~13~_R24_C16_INTERCONNECT_DRIVER_X152_Y192_N0_I2                                                         ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~13~_C16_X152_Y176_N0_I53                                                                                ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~13~_R24_C16_INTERCONNECT_DRIVER_X152_Y184_N0_I0                                                         ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~13~_R24_X153_Y184_N0_I34                                                                                ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~13~_R2_X175_Y184_N0_I28                                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~13~_C2_X174_Y182_N0_I29                                                                                 ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|LessThan_0~13~_LOCAL_INTERCONNECT_X174_Y183_N0_I59                                                                 ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|LessThan_0~13~_LAB_RE_X174_Y183_N0_I7                                                                              ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0|dataf                                                                           ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0|combout                                                                         ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0~_LAB_RE_X174_Y183_N0_I94                                                        ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0~_R4_X174_Y183_N0_I54                                                            ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0~_R4_X177_Y183_N0_I55                                                            ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0~_R4_X181_Y183_N0_I44                                                            ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0~_R4_X185_Y183_N0_I42                                                            ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0~_LOCAL_INTERCONNECT_X189_Y183_N0_I4                                             ;
; Long Path (Critical)     ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|i1219~0~_LAB_RE_X189_Y183_N0_I14                                                        ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1|datad                                                                  ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1|combout                                                                ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~la_lab/laboutt[7]                                                      ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~_LAB_RE_X189_Y183_N0_I101                                              ;
; Long Path (Critical)     ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1_C4_X189_Y183_N0_I18_dff|d                                              ;
; Long Path (Critical)     ; Hyper-Register          ; #2          ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1_C4_X189_Y183_N0_I18_dff                                                ;
; ------------------------ ; ----------------------- ; ----------- ; ---------------------------------------------------------------------------------------------------------------------------- ;
; Extend to locatable node ; ALM Register            ; #3          ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]                                                                                ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]|q                                                                              ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~LAB_RE_X174_Y183_N0_I121                                                       ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R4_X175_Y183_N0_I37                                                            ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R4_X178_Y183_N0_I38                                                            ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~C2_X181_Y183_N0_I7                                                             ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R10_X182_Y184_N0_I36                                                           ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~C3_X187_Y181_N0_I37                                                            ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R10_X188_Y183_N0_I12                                                           ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~LOCAL_INTERCONNECT_X189_Y183_N0_I27                                            ;
; Retiming Dependency      ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~LAB_RE_X189_Y183_N0_I11                                                        ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1|dataa                                                                  ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1|combout                                                                ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~la_lab/laboutt[7]                                                      ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~_LAB_RE_X189_Y183_N0_I101                                              ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1_C4_X189_Y183_N0_I18_dff|d                                              ;
; Retiming Dependency      ; Hyper-Register          ; #2          ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1_C4_X189_Y183_N0_I18_dff                                                ;
; ------------------------ ; ----------------------- ; ----------- ; ---------------------------------------------------------------------------------------------------------------------------- ;
; Extend to locatable node ; ALM Register            ; #3          ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]                                                                                ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]|q                                                                              ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~LAB_RE_X174_Y183_N0_I121                                                       ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R4_X175_Y183_N0_I37                                                            ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R4_X178_Y183_N0_I38                                                            ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~C2_X181_Y183_N0_I7                                                             ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R10_X182_Y184_N0_I36                                                           ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~C3_X187_Y181_N0_I37                                                            ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~R10_X188_Y183_N0_I12                                                           ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~LOCAL_INTERCONNECT_X189_Y183_N0_I27                                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~LAB_RE_X189_Y183_N0_I11                                                        ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1|dataa                                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1|combout                                                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~la_lab/laboutt[6]                                                      ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~_LAB_RE_X189_Y183_N0_I100                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~_Duplicate|d                                                                   ;
; Long Path                ; Hyper-Register          ; #4          ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~_Duplicate                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~_Duplicate|q                                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~_C3_X188_Y183_N0_I17                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~_LOCAL_INTERCONNECT_X189_Y184_N0_I1                                    ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~_LAB_RE_X189_Y184_N0_I21                                               ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]|d                                                                              ;
; Long Path                ; Bypassed ALM Register   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~.comb                                                                          ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]|q                                                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~la_lab/laboutt[10]                                                             ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~LAB_RE_X189_Y184_N0_I104                                                       ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~R2_X189_Y184_N0_I27                                                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~C2_X190_Y182_N0_I31                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~LOCAL_INTERCONNECT_X190_Y182_N0_I37                                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~LAB_RE_X190_Y182_N0_I54                                                        ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_inst_0_bits_raw[11]~31xsyn|datad                                                    ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_inst_0_bits_raw[11]~31xsyn|combout                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_inst_0_bits_raw[11]~31xsyn~la_mlab/laboutb[7]                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_inst_0_bits_raw[11]~31xsyn~_LAB_RE_X190_Y182_N0_I121                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_inst_0_bits_raw[11]~31xsyn~_LOCAL_INTERCONNECT_X191_Y182_N0_I16                     ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_inst_0_bits_raw[11]~31xsyn~_LAB_RE_X191_Y182_N0_I72                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|reduce_nor_11~0xsyn|datae                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|reduce_nor_11~0xsyn|combout                                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|reduce_nor_11~0xsyn~_LAB_RE_X191_Y182_N0_I130                              ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|reduce_nor_11~0xsyn~_C4_X190_Y182_N0_I11                                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|reduce_nor_11~0xsyn~_C4_X190_Y186_N0_I11                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|reduce_nor_11~0xsyn~_LOCAL_INTERCONNECT_X190_Y189_N0_I56                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|reduce_nor_11~0xsyn~_LAB_RE_X190_Y189_N0_I60                               ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5|datab                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5|combout                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5~_LAB_RE_X190_Y189_N0_I122                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5~_LOCAL_INTERCONNECT_X189_Y189_N0_I51                        ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5~_LAB_RE_X189_Y189_N0_I75                                    ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27|dataa                                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27|combout                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27~la_lab/laboutb[16]                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27~_LAB_RE_X189_Y189_N0_I130                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27~_C2_X188_Y189_N0_I12                                 ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27~_R10_X189_Y191_N0_I15                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27~_LOCAL_INTERCONNECT_X190_Y191_N0_I57                 ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|RVCExpander|io_out_rd[3]~5xsyn_27~_LAB_RE_X190_Y191_N0_I8                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~2|datae                                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~2|combout                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~2~_LAB_RE_X190_Y191_N0_I98                                                    ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~2~_LOCAL_INTERCONNECT_X189_Y191_N0_I33                                        ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~2~_LAB_RE_X189_Y191_N0_I18                                                    ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~4|datac                                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~4|combout                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~4~_LAB_RE_X189_Y191_N0_I102                                                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~4~_C4_X188_Y187_N0_I50                                                        ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~4~_LOCAL_INTERCONNECT_X188_Y187_N0_I33                                        ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|shift_right_2~4~_LAB_RE_X188_Y187_N0_I58                                                    ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_stalld~4xsyn_21|datac                                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_stalld~4xsyn_21|combout                                                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_stalld~4xsyn_21~_LAB_RE_X188_Y187_N0_I122                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_stalld~4xsyn_21~_LOCAL_INTERCONNECT_X187_Y187_N0_I51                                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_stalld~4xsyn_21~_LAB_RE_X187_Y187_N0_I58                                               ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2xsyn|datac                                                                      ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2xsyn|combout                                                                    ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2xsyn~la_lab/laboutb[8]                                                          ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2xsyn~_LAB_RE_X187_Y187_N0_I122                                                  ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2xsyn~_C4_X186_Y183_N0_I47                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2xsyn~_LOCAL_INTERCONNECT_X187_Y185_N0_I25                                       ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ctrl_killd~2xsyn~_LAB_RE_X187_Y185_N0_I25                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn|datad                                                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn|combout                                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn~la_lab/laboutt[12]                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn~_LAB_RE_X187_Y185_N0_I106                                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn~_R4_X183_Y185_N0_I11                                                 ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn~_C4_X184_Y185_N0_I21                                                 ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn~_R4_X181_Y187_N0_I12                                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn~_LOCAL_INTERCONNECT_X182_Y187_N0_I38                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[31]~0xsyn~_LAB_RE_X182_Y187_N0_I86                                             ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[10]~xbothalf/xale0/xlut/xreghipi/xcebot0/hipi_out                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[10]|ena                                                                        ;
; Long Path                ; ALM Register            ; #5          ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[10]                                                                            ;
; ------------------------ ; ----------------------- ; ----------- ; ---------------------------------------------------------------------------------------------------------------------------- ;
; Extend to locatable node ; Hyper-Register          ; #6          ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]~LAB_RE_X176_Y187_N0_I57_dff                                                   ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]~LAB_RE_X176_Y187_N0_I57_dff.q                                                 ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]~LAB_RE_X176_Y187_N0_I57                                                       ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]|d                                                                             ;
; Extend to locatable node ; Bypassed ALM Register   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~.comb                                                                         ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]|q                                                                             ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~la_mlab/laboutb[9]                                                            ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~LAB_RE_X176_Y187_N0_I123                                                      ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~R4_X177_Y187_N0_I38                                                           ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~R4_X181_Y187_N0_I31                                                           ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~LOCAL_INTERCONNECT_X182_Y187_N0_I21                                           ;
; Retiming Dependency      ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~LAB_RE_X182_Y187_N0_I45                                                       ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10|datac                                                                     ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10|combout                                                                   ;
; Retiming Dependency      ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[10]|d                                                                          ;
; Retiming Dependency      ; ALM Register            ; #5          ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[10]                                                                            ;
; ------------------------ ; ----------------------- ; ----------- ; ---------------------------------------------------------------------------------------------------------------------------- ;
; Extend to locatable node ; Hyper-Register          ; #6          ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]~LAB_RE_X176_Y187_N0_I57_dff                                                   ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]~LAB_RE_X176_Y187_N0_I57_dff.q                                                 ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[10]~LAB_RE_X176_Y187_N0_I57                                                       ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]|d                                                                             ;
; Extend to locatable node ; Bypassed ALM Register   ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~.comb                                                                         ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]|q                                                                             ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~la_mlab/laboutb[9]                                                            ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~LAB_RE_X176_Y187_N0_I123                                                      ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~R4_X177_Y187_N0_I38                                                           ;
; Extend to locatable node ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~R4_X181_Y187_N0_I31                                                           ;
; Extend to locatable node ;                         ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~LOCAL_INTERCONNECT_X182_Y187_N0_I21                                           ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~LAB_RE_X182_Y187_N0_I45                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10|datac                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10|combout                                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10~la_lab/laboutb[2]                                                         ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10~_LAB_RE_X182_Y187_N0_I116                                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10~_LOCAL_INTERCONNECT_X182_Y187_N0_I19                                      ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10~_LAB_RE_X182_Y187_N0_I56                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10xsyn|datae                                                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10xsyn|combout                                                               ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10xsyn~_LAB_RE_X182_Y187_N0_I122                                             ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10xsyn~_C4_X181_Y187_N0_I8                                                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10xsyn~_R2_X180_Y189_N0_I17                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10xsyn~_LOCAL_INTERCONNECT_X181_Y189_N0_I27                                  ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ibuf|io_pc[10]~10xsyn~_LAB_RE_X181_Y189_N0_I42                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~112|datac                                                                    ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~67|cout                                                                      ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~67~_LAB_RE_X181_Y189_N0_I135                                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~67~_LAB_RE_X181_Y188_N0_I147                                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~62|cin                                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~17|cout                                                                      ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~12|cin                                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~7|cout                                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~1|cin                                                                        ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~1|sumout                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~1~_LAB_RE_X181_Y188_N0_I119                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~1~_LOCAL_INTERCONNECT_X182_Y188_N0_I21                                       ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|LessThan_1~1~_LAB_RE_X182_Y188_N0_I61                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn|datac                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn|combout                                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn~_LAB_RE_X182_Y188_N0_I124                                                 ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn~_C2_X181_Y186_N0_I28                                                      ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn~_LOCAL_INTERCONNECT_X182_Y186_N0_I23                                      ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn~_LAB_RE_X182_Y186_N0_I63                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn_16|dataf                                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn_16|combout                                                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn_16~_LAB_RE_X182_Y186_N0_I122                                              ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn_16~_C3_X181_Y183_N0_I36                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn_16~_LOCAL_INTERCONNECT_X181_Y183_N0_I51                                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|bpu|_T_125~14xsyn_16~_LAB_RE_X181_Y183_N0_I55                                               ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0|dataf                                                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0|combout                                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0~la_mlab/laboutb[4]                                                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0~_LAB_RE_X181_Y183_N0_I118                                                          ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0~_R2_X181_Y183_N0_I24                                                               ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0~_C2_X182_Y181_N0_I27                                                               ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0_R4_X183_Y181_N0_I27_dff|d                                                          ;
; Long Path                ; Hyper-Register          ; #7          ; uFPGACHIP|Platform|sys|tile|core|_T_897~0_R4_X183_Y181_N0_I27_dff                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0_R4_X183_Y181_N0_I27_dff|q                                                          ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0~_R4_X183_Y181_N0_I27                                                               ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0~_LOCAL_INTERCONNECT_X183_Y181_N0_I48                                               ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|_T_897~0~_LAB_RE_X183_Y181_N0_I50                                                           ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|i7419~3xsyn|datac                                                                           ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|i7419~3xsyn|combout                                                                         ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]|d                                                                       ;
; Long Path                ; Bypassed ALM Register   ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]~.comb                                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]|q                                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]~la_lab/laboutb[4]                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]~LAB_RE_X183_Y181_N0_I118                                                ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]~C4_X182_Y177_N0_I46                                                     ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]~R4_X179_Y179_N0_I12                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]~LOCAL_INTERCONNECT_X182_Y179_N0_I21                                     ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|ex_ctrl_sel_alu2[1]~LAB_RE_X182_Y179_N0_I16                                                 ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu_io_in2[0]~6|datae                                                                       ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu_io_in2[0]~6|combout                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu_io_in2[0]~6~_LAB_RE_X182_Y179_N0_I102                                                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu_io_in2[0]~6~_C4_X181_Y179_N0_I21                                                        ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu_io_in2[0]~6~_LOCAL_INTERCONNECT_X182_Y180_N0_I10                                        ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu_io_in2[0]~6~_LAB_RE_X182_Y180_N0_I62                                                    ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10xsyn_26|datad                                                              ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10xsyn_26|combout                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10xsyn_26~_LAB_RE_X182_Y180_N0_I124                                          ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10xsyn_26~_LOCAL_INTERCONNECT_X181_Y180_N0_I49                               ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10xsyn_26~_LAB_RE_X181_Y180_N0_I16                                           ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10|datae                                                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10|combout                                                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10~_LAB_RE_X181_Y180_N0_I102                                                 ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10~_R4_X177_Y180_N0_I18                                                      ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10~_LOCAL_INTERCONNECT_X176_Y180_N0_I33                                      ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|in2_inv[0]~10~_LAB_RE_X176_Y180_N0_I18                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~56|datac                                                                          ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~31|cout                                                                           ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~21|cin                                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~11|cout                                                                           ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~16|cin                                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1|sumout                                                                          ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_LAB_RE_X176_Y180_N0_I120                                                       ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_R2_X174_Y180_N0_I25                                                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_R2_X172_Y180_N0_I24                                                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_R2_X171_Y180_N0_I25                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_R24_C16_INTERCONNECT_DRIVER_X170_Y180_N0_I3                                    ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_R24_X147_Y180_N0_I59                                                           ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_R4_X160_Y180_N0_I22                                                            ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_LOCAL_INTERCONNECT_X161_Y180_N0_I41                                            ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|core|alu|add_0~1~_LAB_RE_X161_Y180_N0_I49                                                        ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|dcache|dataArb|io_out_bits_addr[2]~10xsyn|datad                                                  ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|dcache|dataArb|io_out_bits_addr[2]~10xsyn|combout                                                ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|dcache|dataArb|io_out_bits_addr[2]~10xsyn~la_mlab/laboutb[5]                                     ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|dcache|dataArb|io_out_bits_addr[2]~10xsyn~_LAB_RE_X161_Y180_N0_I119                              ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|dcache|dataArb|io_out_bits_addr[2]~10xsyn~_R4_X158_Y180_N0_I14                                   ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|dcache|dataArb|io_out_bits_addr[2]~10xsyn~_LOCAL_INTERCONNECT_X160_Y180_N0_I52                   ;
; Long Path                ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|tile|dcache|dataArb|io_out_bits_addr[2]~10xsyn~_MEDIUM_EAB_RE_X160_Y180_N0_I42                        ;
; Long Path                ;                         ;             ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7|portbaddr[10] ;
; Retiming Restriction     ; REG (RAM)               ; #8          ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~reg0          ;
+--------------------------+-------------------------+-------------+------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Internal Negative Cycle Information (Developer License only)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Negative Cycle Info                                                                             ; TDB Node1                                                                                                           ; DebugID ; TDB Node2                                                                                                           ; DebugID ; Extra Constraint Info                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17190 --> 0  edge1(7092) edge2(4294967295)  w(0) type(!touch)                                   ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~reg0 ; 8760    ; -1                                                                                                                  ; -1      ; DST_DONT_TOUCH (rdg_node=17190) BURIED_FAST_FORWARDABLE-RAM                                                                                                                                                                                                                       ;
;                                                                                                 ;                                                                                                                     ;         ;                                                                                                                     ;         ;     uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~reg0 <[uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a0~reg0] [BURIED]>: BURIED_FAST_FORWARDABLE ;
; 6684 --> 17190  edge1(28544) edge2(7092)  w(0) slack((-6435, -6.435)) super_ct(0) type(setup)   ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[10]~LAB_RE_X182_Y187_N0_I45                                              ; 203615  ; uFPGACHIP|Platform|sys|tile|dcache|data|data_arrays_0_3_rtl_0|auto_generated|altera_syncram_impl1|ram_block2a7~reg0 ; 8760    ; N/A                                                                                                                                                                                                                                                                               ;
; 22218 --> 6684  edge1(82904) edge2(28548)  w(0) slack((-5483, -5.483)) super_ct(0) type(setup)  ; uFPGACHIP|Platform|sys|tile|frontend|s1_pc[1]~LAB_RE_X189_Y183_N0_I11                                               ; 266694  ; uFPGACHIP|Platform|sys|tile|core|ibuf|buf__pc[10]                                                                   ; 62714   ; N/A                                                                                                                                                                                                                                                                               ;
; 2017 --> 22218  edge1(10133) edge2(82909)  w(-1) slack((-5265, -5.265)) super_ct(0) type(setup) ; uFPGACHIP|_T_31[35]                                                                                                 ; 22235   ; uFPGACHIP|Platform|sys|tile|frontend|s2_pc[1]~RTMUX_1~_C4_X189_Y183_N0_I18_dff                                      ; 304274  ; N/A                                                                                                                                                                                                                                                                               ;
; 0 --> 2017  edge1(10133) edge2(4294967295)  w(0) type(!touch)                                   ; uFPGACHIP|_T_31[35]                                                                                                 ; 22235   ; -1                                                                                                                  ; -1      ; SRC_DONT_TOUCH (rdg_node=2017) DT_AMM_FLAG_TRANSITIVE_DRIVES_ASYNC_SIGNALS                                                                                                                                                                                                        ;
;                                                                                                 ;                                                                                                                     ;         ;                                                                                                                     ;         ;     uFPGACHIP|_T_31[35] <uFPGACHIP|_T_31[35]:REGOUT:0 [FF]>: DT_AMM_FLAG_TRANSITIVE_DRIVES_ASYNC_SIGNALS    rdg_node=2017: DT_AMM_FLAG_TRANSITIVE_DRIVES_ASYNC_SIGNALS                                                                                                            ;
+-------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Critical Chain Summary for Transfer from REF_CLK_PLL to altera_reserved_tck
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendation                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; The critical chain is limited by: Insufficient Registers                                                                                                                                           ;
;                                                                                                                                                                                                    ;
; 1) Reduce the delay of 'Long Paths' in the chain                                                                                                                                                   ;
;   or insert more pipeline stages for 'Long Paths' in the chain                                                                                                                                     ;
;   or remove retiming restrictions                                                                                                                                                                  ;
;    Please see <a href='https://www.intel.com/content/www/us/en/programmable/documentation/jbr1444752564689.html#mtr1430270744844'>Insufficient Registers - Section 5.1.1</a> for more information. ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #1:                                                                                                                                                              ;
;  uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]                                                                                                                    ;
;   Node is a path end-point that belongs to a cross-clock transfer                                                                                                                                  ;
;    Cross-Clock transfer is found at the node's fanouts                                                                                                                                             ;
;     SRC clock: REF_CLK_PLL                                                                                                                                                                         ;
;     DST clock: altera_reserved_tck                                                                                                                                                                 ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #2:                                                                                                                                                              ;
;  uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]                                                                                                             ;
;   Node is a path end-point with two or more different timing requirements                                                                                                                          ;
;    Timing Relationship #1 was 500 ps                                                                                                                                                               ;
;     To uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]                                                                                                       ;
;    Timing Relationship #2 was 1000 ps                                                                                                                                                              ;
;   Node is a path end-point that belongs to a cross-clock transfer                                                                                                                                  ;
;    Cross-Clock transfer is found at the node's fanins                                                                                                                                              ;
;     SRC clock: REF_CLK_PLL                                                                                                                                                                         ;
;     DST clock: altera_reserved_tck                                                                                                                                                                 ;
;                                                                                                                                                                                                    ;
; Retiming Restriction: Metastability Synchronizer                                                                                                                                                   ;
;  Add additional pipeline stages to isolate the register(s), to allow retiming optimizations to improve performance                                                                                 ;
;  or set Synchronization Register Chain Length to 1 if evaluating IP module performance                                                                                                             ;
;   uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]                                                                                                            ;
;    Please see <a href='https://www.intel.com/content/www/us/en/programmable/documentation/jbr1444752564689.html#esc1445881961208'>Hyper-Pipelining - Section 2.3</a> for more information.         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                                                                         ;
+----------------------+------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------+
; Path Info            ; Register                     ; Register ID ; Element                                                                                                                    ;
+----------------------+------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------+
; Retiming Restriction ; ALM Register                 ; #1          ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]                                             ;
; Long Path (Critical) ;                              ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]|q                                           ;
; Long Path (Critical) ;                              ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~LAB_RE_X129_Y182_N0_I119                    ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y182_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y185_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y188_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y191_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y194_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y197_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y200_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y203_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y206_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y209_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y212_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y215_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y218_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y221_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y224_N0_I5                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R2_X127_Y227_N0_I37                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X127_Y223_N0_I47                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X127_Y219_N0_I47                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R10_X128_Y220_N0_I8                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X129_Y216_N0_I46                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X129_Y212_N0_I46                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X129_Y208_N0_I46                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X129_Y204_N0_I46                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X129_Y200_N0_I46                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X129_Y196_N0_I46                         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R10_X120_Y199_N0_I60                        ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X121_Y199_N0_I3                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R10_X122_Y201_N0_I5                         ;
; Long Path (Critical) ;                              ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R24_C16_INTERCONNECT_DRIVER_X131_Y201_N0_I2 ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C16_X131_Y185_N0_I53                        ;
; Long Path (Critical) ;                              ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R24_C16_INTERCONNECT_DRIVER_X131_Y189_N0_I0 ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C16_X131_Y173_N0_I53                        ;
; Long Path (Critical) ;                              ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R24_C16_INTERCONNECT_DRIVER_X131_Y177_N0_I0 ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R24_X108_Y177_N0_I69                        ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C4_X124_Y177_N0_I3                          ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~R10_X125_Y179_N0_I5                         ;
; Long Path (Critical) ;                              ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~LOCAL_INTERCONNECT_X129_Y179_N0_I49         ;
; Long Path (Critical) ; Bypassed Hyper-Register      ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~LAB_RE_X129_Y179_N0_I16                     ;
; Long Path (Critical) ;                              ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]|d                                    ;
; Retiming Restriction ; REG (Metastability required) ; #2          ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]                                      ;
+----------------------+------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Internal Negative Cycle Information (Developer License only)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Negative Cycle Info                                                                            ; TDB Node1                                                                                                                          ; DebugID ; TDB Node2                                                                             ; DebugID ; Extra Constraint Info                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 8861 --> 0  edge1(34782) edge2(4294967295)  w(0) type(!touch)                                  ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[4]~xtophalf/xale2/xlut/xreghipi/xcetop0/hipi_out ; 86221   ; -1                                                                                    ; -1      ; DST_DONT_TOUCH (rdg_node=8861) CROSS_CLK_TRANSFER_COMB CROSS_CLK_TRANSFER_REG MULTI_REQS_COMB_2 MULTI_REQS_REG_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;                                                                                                ;                                                                                                                                    ;         ;                                                                                       ;         ;     uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~LAB_RE_X129_Y179_N0_I16 <2168351922:LAB_RE_X129_Y179_N0_I16 [RE]>: CROSS_CLK_TRANSFER_REG ct 3 found on its fanin cone    uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14] <uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]:REGOUT:0 [FF]>: MULTI_REQS_REG_2 CROSS_CLK_TRANSFER_REG [(500)  -> uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14] ///// (1000)  -> uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]]    rdg_node=8861: MULTI_REQS_COMB_2 CROSS_CLK_TRANSFER_COMB [(500)  -> uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14] ///// (1000)  -> uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14]] ;
; 8928 --> 8861  edge1(34952) edge2(34785)  w(-1) slack((-4277, -4.277)) super_ct(3) type(setup) ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]                                                     ; 86683   ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSink|deq_bits_reg|sync_0[14] ; 86364   ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
; 0 --> 8928  edge1(4294967295) edge2(4294967295)  w(0) type(!touch)                             ; -1                                                                                                                                 ; -1      ; -1                                                                                    ; -1      ; SRC_DONT_TOUCH (rdg_node=8928) CROSS_CLK_TRANSFER_COMB CROSS_CLK_TRANSFER_REG                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;                                                                                                ;                                                                                                                                    ;         ;                                                                                       ;         ;     uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13] <uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]:REGOUT:0 [FF]>: CROSS_CLK_TRANSFER_REG ct 3 found on its fanout cone    uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSource|mem_0_data[13]~C3_X128_Y182_N0_I5 <2187685292:C3_X128_Y182_N0_I5 [RE]>: CROSS_CLK_TRANSFER_REG ct 3 found on its fanin cone    rdg_node=8928: CROSS_CLK_TRANSFER_COMB ct 3 found on its fanin cone                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Critical Chain Summary for Transfer from altera_reserved_tck to REF_CLK_PLL
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendations for Critical Chain                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recommendation                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; The critical chain is limited by: Insufficient Registers                                                                                                                                           ;
;                                                                                                                                                                                                    ;
; 1) Reduce the delay of 'Long Paths' in the chain                                                                                                                                                   ;
;   or insert more pipeline stages for 'Long Paths' in the chain                                                                                                                                     ;
;   or remove retiming restrictions                                                                                                                                                                  ;
;    Please see <a href='https://www.intel.com/content/www/us/en/programmable/documentation/jbr1444752564689.html#mtr1430270744844'>Insufficient Registers - Section 5.1.1</a> for more information. ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #1:                                                                                                                                                              ;
;  uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]                                                                                                                   ;
;   Node is a path end-point that belongs to a cross-clock transfer                                                                                                                                  ;
;    Cross-Clock transfer is found at the node's fanouts                                                                                                                                             ;
;     SRC clock: altera_reserved_tck                                                                                                                                                                 ;
;     DST clock: REF_CLK_PLL                                                                                                                                                                         ;
;                                                                                                                                                                                                    ;
; Retiming Restrictions at Register #2:                                                                                                                                                              ;
;  uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[54]                                                                                                             ;
;   Node is a path end-point that belongs to a cross-clock transfer                                                                                                                                  ;
;    Cross-Clock transfer is found at the node's fanins                                                                                                                                              ;
;     SRC clock: altera_reserved_tck                                                                                                                                                                 ;
;     DST clock: REF_CLK_PLL                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Critical Chain Details                                                                                                                                                             ;
+----------------------+-------------------------+-------------+---------------------------------------------------------------------------------------------------------------------+
; Path Info            ; Register                ; Register ID ; Element                                                                                                             ;
+----------------------+-------------------------+-------------+---------------------------------------------------------------------------------------------------------------------+
; Retiming Restriction ; ALM Register            ; #1          ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]                                     ;
; Long Path (Critical) ;                         ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]|q                                   ;
; Long Path (Critical) ;                         ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~LAB_RE_X134_Y177_N0_I114            ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~C4_X134_Y177_N0_I0                  ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~R2_X133_Y178_N0_I35                 ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~C4_X132_Y178_N0_I0                  ;
; Long Path (Critical) ;                         ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~LOCAL_INTERCONNECT_X133_Y181_N0_I45 ;
; Long Path (Critical) ; Bypassed Hyper-Register ;             ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~LAB_RE_X133_Y181_N0_I51             ;
; Long Path (Critical) ;                         ;             ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[54]|d                             ;
; Retiming Restriction ; ALM Register            ; #2          ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[54]                               ;
+----------------------+-------------------------+-------------+---------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Internal Negative Cycle Information (Developer License only)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Negative Cycle Info                                                                            ; TDB Node1                                                                       ; DebugID ; TDB Node2                                                                             ; DebugID ; Extra Constraint Info                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6236 --> 0  edge1(4294967295) edge2(4294967295)  w(0) type(!touch)                             ; -1                                                                              ; -1      ; -1                                                                                    ; -1      ; DST_DONT_TOUCH (rdg_node=6236) CROSS_CLK_TRANSFER_COMB CROSS_CLK_TRANSFER_REG                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;                                                                                                ;                                                                                 ;         ;                                                                                       ;         ;     uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~LAB_RE_X133_Y181_N0_I51 <2171619140:LAB_RE_X133_Y181_N0_I51 [RE]>: CROSS_CLK_TRANSFER_REG ct 2 found on its fanin cone    uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[54] <uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[54]:REGOUT:0 [FF]>: CROSS_CLK_TRANSFER_REG ct 2 found on its fanin cone    rdg_node=6236: CROSS_CLK_TRANSFER_COMB ct 2 found on its fanin cone ;
; 8077 --> 6236  edge1(32445) edge2(27232)  w(-1) slack((-3971, -3.971)) super_ct(2) type(setup) ; uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2] ; 75337   ; uFPGACHIP|Platform|sys|debug_1|dmInner|dmiXing|AsyncQueueSink|deq_bits_reg|sync_0[54] ; 56057   ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; 0 --> 8077  edge1(4294967295) edge2(4294967295)  w(0) type(!touch)                             ; -1                                                                              ; -1      ; -1                                                                                    ; -1      ; SRC_DONT_TOUCH (rdg_node=8077) CROSS_CLK_TRANSFER_COMB CROSS_CLK_TRANSFER_REG                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;                                                                                                ;                                                                                 ;         ;                                                                                       ;         ;     uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2] <uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]:REGOUT:0 [FF]>: CROSS_CLK_TRANSFER_REG ct 2 found on its fanout cone    uFPGACHIP|Platform|sys|debug_1|dmOuter|asource|AsyncQueueSource|mem_0_opcode[2]~C4_X134_Y177_N0_I0 <2190219663:C4_X134_Y177_N0_I0 [RE]>: CROSS_CLK_TRANSFER_REG ct 2 found on its fanin cone    rdg_node=8077: CROSS_CLK_TRANSFER_COMB ct 2 found on its fanin cone                      ;
+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



+------------------------------------------------------------------------------------------+
; Internal Retiming Statistics (Developer License only)                                    ;
+------------------------------------------------------------------------------+-----------+
; Statistic                                                                    ; Value     ;
+------------------------------------------------------------------------------+-----------+
; Number of iterations                                                         ; 11        ;
; Number of BF clock transfers                                                 ; 4         ;
; Number of all-clock-transfer BF calls                                        ; 0         ;
; Number of single-clock-transfer BF calls                                     ; 0         ;
; Number of BF iterations                                                      ; 0         ;
; Number of dual graph edges                                                   ; 116718    ;
; Number of dual graph nodes                                                   ; 65761     ;
; Number of dual graph nodes that failed EA                                    ; 0         ;
; Number of register moves                                                     ; 7399      ;
; Number of backward register moves attempted                                  ; 7669      ;
; Number of failed register moves due to initial condition                     ; 2         ;
; Number of failed register moves due to backward reconvergent                 ; 2         ;
; Number of failed register moves due to incompatibility                       ; 0         ;
; Number of failed register moves due to unsupported high power-ups on ALM FFs ; 0         ;
; Number of failed register moves due to power-up unknown buried slots         ; 0         ;
; Number of cumulative register moves                                          ; 1323      ;
; Number of clock pairs with new timing paths                                  ; 0         ;
; Number of dont_touch nodes                                                   ; 3472      ;
; Number of dont_touch useless nodes                                           ; 0         ;
; Number of traversed subdomains                                               ; 0         ;
; Number of negative cycles found                                              ; 29        ;
; Number of BF edges checked                                                   ; 0         ;
; Number of constraints in the constraint graph                                ; 344146    ;
; Number of locations disabled due to clock overuse                            ; 0         ;
; Number of dont_touch nodes to prevent self clock transfers                   ; 0         ;
; Number of cut edges extended for variable latency by zero                    ; 53        ;
; Number of cut edges extended for variable latency by one                     ; 15        ;
; Number of cut edges extended for variable latency by two                     ; 3         ;
; Number of cut edges extended for variable latency by three                   ; 6         ;
; Number of cut edges extended for variable latency by four or more            ; 8         ;
; Number of cut edges extended for variable latency already used               ; 0         ;
; Number of sclr/ena slots that can't be used because only one retimable       ; 0         ;
; Number of sclr/ena slots that must be retimed together                       ; 0         ;
; Number of dynamic hold constraint calls made                                 ; 11        ;
; Number of dynamic hold constraint call failures                              ; 8         ;
; Number of dynamic hold constraints added                                     ; 1734      ;
; Number of dynamic duplicate hold constraints skipped                         ; 0         ;
; Number of dynamic hold clock conflict                                        ; 0         ;
; Number of dynamic hold setup slack too small                                 ; 0         ;
; Number of dynamic hold should already be fixed                               ; 0         ;
; Number of dynamic hold fixed                                                 ; 0         ;
; Number of setup constraints updated by setup constraints                     ; 43        ;
; Number of setup constraints updated by heuristic constraints                 ; 0         ;
; Number of heuristic constraints updated by setup constraints                 ; 0         ;
; Number of heuristic constraints updated by heuristic constraints             ; 54        ;
; Number of setup constraints not updated by setup constraints                 ; 40        ;
; Number of setup constraints not updated by heuristic constraints             ; 0         ;
; Number of heuristic constraints not updated by setup constraints             ; 0         ;
; Number of heuristic constraints not updated by heuristic constraints         ; 0         ;
; Number of heuristic constraints looser than setup constraints                ; 0         ;
; Number of heuristic constraints tighter than setup constraints               ; 0         ;
; Number of failing heuristic constraints that appear on final critical chains ; 0         ;
; Number of clock legality calls                                               ; 2         ;
; Number of clock legality call failures                                       ; 0         ;
; Number of ALM registers with power-up CARE                                   ; 972       ;
; Maximum number of forward register moves over a dual graph node              ; 1         ;
; Maximum number of backward register moves over a dual graph node             ; 1         ;
; Fraction of relaxed nodes in BF                                              ; 0.000000  ;
; RTM report generation time (seconds)                                         ; 0.457360  ;
; Average retiming depth                                                       ; 1.063798  ;
; Total retimer cpu time                                                       ; 30.830000 ;
; Total retimer wall-clock time                                                ; 10.719264 ;
; Total retimer giga instructions                                              ; 0.000000  ;
+------------------------------------------------------------------------------+-----------+


+---------------------------------------------------------+
; Hyper-Retimer INI Usage                                 ;
+-------------------------------------------------+-------+
; Option                                          ; Usage ;
+-------------------------------------------------+-------+
;                                                 ;       ;
; Internally Set INI's:                           ;       ;
; pti_enable_slew_dependent_delay_estimation      ; off   ;
; pti_use_uncompressed_dspf_net_for_reduced_graph ; off   ;
; qspc_exp_ramp_percent                           ; 0     ;
; qspc_nldm_max_step_size                         ; 10.0  ;
+-------------------------------------------------+-------+


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+--------------------------------+------------------------------+
; Routing Resource Type          ; Usage                        ;
+--------------------------------+------------------------------+
; Block Input Muxes              ; 10 / 675,444 ( < 1 % )       ;
; Block interconnects            ; 38,293 / 9,132,912 ( < 1 % ) ;
; C16 interconnects              ; 352 / 226,512 ( < 1 % )      ;
; C2 interconnects               ; 5,815 / 1,359,072 ( < 1 % )  ;
; C3 interconnects               ; 6,496 / 2,758,032 ( < 1 % )  ;
; C4 interconnects               ; 8,086 / 1,772,208 ( < 1 % )  ;
; CLOCK_INVERTs                  ; 20 / 7,616 ( < 1 % )         ;
; DCM_muxes                      ; 1 / 1,632 ( < 1 % )          ;
; Direct links                   ; 9,380 / 9,132,912 ( < 1 % )  ;
; GAP Interconnects              ; 12 / 267,192 ( < 1 % )       ;
; GAPs                           ; 0 / 29,304 ( 0 % )           ;
; HIO Buffers                    ; 4 / 209,664 ( < 1 % )        ;
; Horizontal Buffers             ; 7 / 176,364 ( < 1 % )        ;
; Horizontal_clock_segment_muxes ; 42 / 7,488 ( < 1 % )         ;
; Programmable Inverts           ; 28 / 318,960 ( < 1 % )       ;
; R10 interconnects              ; 7,340 / 2,456,208 ( < 1 % )  ;
; R2 interconnects               ; 6,300 / 2,265,120 ( < 1 % )  ;
; R24 interconnects              ; 347 / 293,040 ( < 1 % )      ;
; R24/C16 interconnect drivers   ; 603 / 453,024 ( < 1 % )      ;
; R4 interconnects               ; 9,793 / 3,248,028 ( < 1 % )  ;
; Row Clock Tap-Offs             ; 1,053 / 725,544 ( < 1 % )    ;
; Switchbox_clock_muxes          ; 193 / 41,600 ( < 1 % )       ;
; Vertical_seam_tap_muxes        ; 168 / 22,848 ( < 1 % )       ;
+--------------------------------+------------------------------+


+---------------------------------------------------------+
; Fitter INI Usage                                        ;
+-------------------------------------------------+-------+
; Option                                          ; Usage ;
+-------------------------------------------------+-------+
;                                                 ;       ;
; Internally Set INI's:                           ;       ;
; pti_enable_slew_dependent_delay_estimation      ; off   ;
; pti_use_uncompressed_dspf_net_for_reduced_graph ; off   ;
; qspc_exp_ramp_percent                           ; 0     ;
; qspc_nldm_max_step_size                         ; 10.0  ;
+-------------------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Can't read Quartus Prime message file /home/jdtarang/RISC-V/git/freedom-jdtarang/fpga-shells/intel/sgx-dev/projects/FPGAChip/qdb/_compiler/top/_flat/20.2.0/legacy/1/top.fit.plan.header.qmsgdb.
Make sure the file exists and is up to date, and you have permission to read and write the file.
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:13.
Info (119006): Selected device 1SG280LU2F50E2VG for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:56
Info (12627): Pin ~ALTERA_AS_DATA1~ is reserved at location BB22
Info (12627): Pin ~ALTERA_AS_nCSO0,ALTERA_MSEL0~ is reserved at location BC23
Info (12627): Pin ~ALTERA_AS_DATA2~ is reserved at location BB23
Info (12627): Pin ~ALTERA_AS_DATA0~ is reserved at location AN23
Info (12627): Pin ~ALTERA_AS_CLK~ is reserved at location BE23
Info (12627): Pin ~ALTERA_AS_nCSO2,ALTERA_MSEL1~ is reserved at location BE22
Info (12627): Pin ~ALTERA_AS_nCSO1,ALTERA_MSEL2~ is reserved at location BH22
Info (12627): Pin ~ALTERA_AS_DATA3~ is reserved at location BA24
Info (12627): Pin ~ALTERA_AS_nCSO3~ is reserved at location BE24
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:00
Info (20360): 20 wire LUT(s) were inserted to tie-off unconnected output partition boundary ports in the design.
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: '/opt/intel/FPGA_pro/20.2/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:00.
Info (332144): No user constrained base clocks found in the design. They will be automatically derived.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000 altera_reserved_tck
    Info (332111):    1.000  REF_CLK_PLL
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 102 registers into blocks of type DSP block
    Extra Info (176220): Created 102 register duplicates
Warning (16225): One or more registers failed to be packed into a DSP bank due to control signal mismatch
Warning (16067): 3 out of 3 DSP block(s) in the design are not fully utilizing recommended internal DSP register banks. Design performance may be limited. To take full advantage of device resources, you should either enable the register banks directly (if using WYSIWYG entry) or provide additional registers in your design that the Quartus register packing optimization algorithm can convert to internal DSP register banks. The "Fixed Point DSP Register Packing Details" Fitter report indicates which DSP blocks are affected.
    Warning (16069): 3 DSP block(s) are partially registered - they use some, but not all of the recommended internal DSP register banks. Intel advises using all the recommended internal DSP register banks for high performance designs.
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.
Info (21624): Not running Design Assistant in plan stage because there is no enabled rule to check
Info (12517): Periphery placement operations ending: elapsed time is 00:02:53
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:58
Info (18252): The Fitter is using Physical Synthesis.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:18
Info (11888): Total time spent on timing analysis during Global Placement is 2.68 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:10
Info (11178): Promoted 2 clocks 
    Info (18386): REF_CLK_PLL (7604 fanout) drives clock Sectors (4, 1) to (7, 7)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom (517 fanout) drives clock Sectors (4, 0) to (6, 6)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:15
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during Placement is 2.77 seconds.
Info (21624): Not running Design Assistant in place stage because there is no enabled rule to check
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 20% of up directional wire in region X152_Y176 to X159_Y183
    Info (20265): Estimated peak short right directional wire demand : 17% in region X152_Y184 to X159_Y191
    Info (20265): Estimated peak short left directional wire demand : 17% in region X144_Y184 to X151_Y191
    Info (20265): Estimated peak short up directional wire demand : 20% in region X152_Y176 to X159_Y183
    Info (20265): Estimated peak short down directional wire demand : 15% in region X152_Y184 to X159_Y191
Info (20215): Router estimated peak long high speed interconnect demand : 228% of down directional wire in region X184_Y184 to X191_Y191
    Info (20265): Estimated peak long high speed right directional wire demand : 93% in region X152_Y176 to X159_Y183
    Info (20265): Estimated peak long high speed left directional wire demand : 109% in region X168_Y184 to X175_Y191
    Info (20265): Estimated peak long high speed up directional wire demand : 164% in region X152_Y176 to X159_Y183
    Info (20265): Estimated peak long high speed down directional wire demand : 228% in region X184_Y184 to X191_Y191
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.01 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (11888): Total time spent on timing analysis during Routing is 4.77 seconds.
Info (16607): Fitter routing operations ending: elapsed time is 00:04:19
Info (17966): Starting Hyper-Retimer operations.
Info (17968): Completed Hyper-Retimer operations.
Info (18821): Fitter Hyper-Retimer operations ending: elapsed time is 00:00:17
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (19262): Fitter post-routing fixup operations beginning
Info (19265): Percentage of connections rerouted to fix hold is 0.04 percent.
Info (20215): Router estimated peak short interconnect demand : 42% of down directional wire in region X184_Y184 to X191_Y191
    Info (20265): Estimated peak short right directional wire demand : 23% in region X160_Y184 to X167_Y191
    Info (20265): Estimated peak short left directional wire demand : 20% in region X144_Y184 to X151_Y191
    Info (20265): Estimated peak short up directional wire demand : 35% in region X160_Y184 to X167_Y191
    Info (20265): Estimated peak short down directional wire demand : 42% in region X184_Y184 to X191_Y191
Info (20215): Router estimated peak long high speed interconnect demand : 39% of right directional wire in region X160_Y176 to X167_Y183
    Info (20265): Estimated peak long high speed right directional wire demand : 39% in region X160_Y176 to X167_Y183
    Info (20265): Estimated peak long high speed left directional wire demand : 23% in region X176_Y176 to X183_Y183
    Info (20265): Estimated peak long high speed up directional wire demand : 29% in region X152_Y176 to X159_Y183
    Info (20265): Estimated peak long high speed down directional wire demand : 25% in region X184_Y184 to X191_Y191
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (11888): Total time spent on timing analysis during Routing is 0.97 seconds.
Info (18822): Fitter post-routing fixup operations ending: elapsed time is 00:03:23
Critical Warning (19527): There are 96 unused RX channels and 96 unused TX channels in the design.
    Info (19528): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19529): The above QSF assignment will preserve the performance of specified channels over time.
Info (16557): Fitter post-fit operations ending: elapsed time is 00:04:08
Info (20274): Successfully committed final database.
Info (21624): Not running Design Assistant in finalize stage because there is no enabled rule to check
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 21731 megabytes
    Info: Processing ended: Wed Jul 29 19:55:32 2020
    Info: Elapsed time: 00:14:58
    Info: System process ID: 1948241


