module jk_flip_flop (
    input wire j,        // J input
    input wire k,        // K input
    input wire clk,      // Clock input
    input wire reset,    // Asynchronous reset input
    output reg q         // Output
);
    always @(posedge clk or posedge reset) begin
        if (reset)
            q <= 0;
        else begin
            case ({j, k})
                2'b00: q <= q;       // No change
                2'b01: q <= 0;       // Reset
                2'b10: q <= 1;       // Set
                2'b11: q <= ~q;      // Toggle
            endcase
        end
    end
endmodule
