# MiscWork
收集平常的一些练习
## Iverilog
	time:2022.9.19 15:14
成功使用***vim+Iverilog***构建了Verilog开发环境，gtkwave和vvp功能也已进行基础测试，仿真波形无错误，决定接下来尝试重写计组之前的作业。
## ALU
	time:2022.11.22 21:30
ALU32的14种运算完成
算术左移的溢出和符号位保留完成
修正了减法
阵列乘法还没搞明白
