module d7seg (m, d);

input [3:0]m;
output reg[0:6]d;

always @(*)
	case(m)
	3b'0000:d=7'b1111110;
	3b'0001:d=7'b0110000;
	3b'0010:d=7'b1101101;
	3b'0011:d=7'b1111001;
	3b'0100:d=7'b0110011;
	3b'0101:d=7'b1011011;
	3b'0110:d=7'b0011111;
	3b'0111:d=7'b1110000;
	3b'1000:d=7'b1111111;
	3b'1001:d=7'b1110011;
	default:d=7'b0000000;
	endcase
endmodule
