<center>Implementacja fizyczna układów cyfrowych</center>

Architektura komputerów 2

Projekt

Celem projektu  jest  synteza  logiczna  fizyczna 6-bitowego 
sumatora prefiksowego z wykorzystaniem narzedzi Yosys/Qflow.
