# Thiết kế CPU 32-bit bằng Verilog

## Giới thiệu

Dự án này tập trung vào việc thiết kế và triển khai một CPU 32-bit hoàn chỉnh sử dụng ngôn ngữ mô tả phần cứng Verilog. CPU được thiết kế theo kiến trúc RISC (Reduced Instruction Set Computer), lấy cảm hứng từ kiến trúc MIPS và RISC-V.

## Mục tiêu

- Thiết kế một CPU 32-bit đầy đủ chức năng với tập lệnh cơ bản
- Triển khai các module chính: PC, ALU, Register File, Memory, Control Unit
- Hỗ trợ các lệnh cơ bản: số học, logic, load/store, branch, jump
- Tối ưu hóa hiệu suất thông qua kiến trúc pipeline
- Xử lý các hazard: data hazard, control hazard, structural hazard

## Công nghệ sử dụng

- Ngôn ngữ: Verilog HDL
- Công cụ mô phỏng: ModelSim/Icarus Verilog
- Công cụ tổng hợp: Xilinx Vivado/Intel Quartus (tùy chọn)

# PROJECT IN TESTINGGGGGG ................
