Fitter report for DE0_CV
Thu Dec 11 15:45:17 2025
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Dec 11 15:45:16 2025       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; DE0_CV                                      ;
; Top-level Entity Name           ; DE0_CV                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 6,186 / 18,480 ( 33 % )                     ;
; Total registers                 ; 5329                                        ;
; Total pins                      ; 206 / 224 ( 92 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 6 / 66 ( 9 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.19        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.5%      ;
;     Processor 5            ;   1.5%      ;
;     Processor 6            ;   1.4%      ;
;     Processor 7            ;   1.4%      ;
;     Processor 8            ;   1.4%      ;
;     Processor 9            ;   1.3%      ;
;     Processor 10           ;   1.3%      ;
;     Processor 11           ;   1.3%      ;
;     Processor 12           ;   1.3%      ;
;     Processor 13           ;   1.3%      ;
;     Processor 14           ;   1.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                        ;
+-----------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                  ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+-----------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14615 ) ; 0.00 % ( 0 / 14615 )       ; 0.00 % ( 0 / 14615 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14615 ) ; 0.00 % ( 0 / 14615 )       ; 0.00 % ( 0 / 14615 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14615 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Desktop/RISC-V/DE0_CV/DE0_CV.pin.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+-----------------------+------+
; Resource                                                    ; Usage                 ; %    ;
+-------------------------------------------------------------+-----------------------+------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,186 / 18,480        ; 33 % ;
; ALMs needed [=A-B+C]                                        ; 6,186                 ;      ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7,030 / 18,480        ; 38 % ;
;         [a] ALMs used for LUT logic and registers           ; 904                   ;      ;
;         [b] ALMs used for LUT logic                         ; 4,630                 ;      ;
;         [c] ALMs used for registers                         ; 1,496                 ;      ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;      ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,146 / 18,480        ; 6 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 302 / 18,480          ; 2 %  ;
;         [a] Due to location constrained logic               ; 0                     ;      ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ;      ;
;         [c] Due to LAB input limits                         ; 297                   ;      ;
;         [d] Due to virtual I/Os                             ; 0                     ;      ;
;                                                             ;                       ;      ;
; Difficulty packing design                                   ; Low                   ;      ;
;                                                             ;                       ;      ;
; Total LABs:  partially or completely used                   ; 889 / 1,848           ; 48 % ;
;     -- Logic LABs                                           ; 889                   ;      ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;      ;
;                                                             ;                       ;      ;
; Combinational ALUT usage for logic                          ; 8,769                 ;      ;
;     -- 7 input functions                                    ; 1,070                 ;      ;
;     -- 6 input functions                                    ; 1,511                 ;      ;
;     -- 5 input functions                                    ; 2,378                 ;      ;
;     -- 4 input functions                                    ; 2,150                 ;      ;
;     -- <=3 input functions                                  ; 1,660                 ;      ;
; Combinational ALUT usage for route-throughs                 ; 1,910                 ;      ;
;                                                             ;                       ;      ;
; Dedicated logic registers                                   ; 5,329                 ;      ;
;     -- By type:                                             ;                       ;      ;
;         -- Primary logic registers                          ; 4,799 / 36,960        ; 13 % ;
;         -- Secondary logic registers                        ; 530 / 36,960          ; 1 %  ;
;     -- By function:                                         ;                       ;      ;
;         -- Design implementation registers                  ; 5,329                 ;      ;
;         -- Routing optimization registers                   ; 0                     ;      ;
;                                                             ;                       ;      ;
; Virtual pins                                                ; 0                     ;      ;
; I/O pins                                                    ; 206 / 224             ; 92 % ;
;     -- Clock pins                                           ; 8 / 9                 ; 89 % ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %  ;
;                                                             ;                       ;      ;
; M10K blocks                                                 ; 0 / 308               ; 0 %  ;
; Total MLAB memory bits                                      ; 0                     ;      ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %  ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %  ;
;                                                             ;                       ;      ;
; Total DSP Blocks                                            ; 6 / 66                ; 9 %  ;
;                                                             ;                       ;      ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %  ;
; Global signals                                              ; 1                     ;      ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %  ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %  ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %  ;
; JTAGs                                                       ; 0 / 1                 ; 0 %  ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %  ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %  ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %  ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %  ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %  ;
; Average interconnect usage (total/H/V)                      ; 14.5% / 14.8% / 13.4% ;      ;
; Peak interconnect usage (total/H/V)                         ; 40.9% / 40.2% / 45.5% ;      ;
; Maximum fan-out                                             ; 5329                  ;      ;
; Highest non-global fan-out                                  ; 1039                  ;      ;
; Total fan-out                                               ; 62456                 ;      ;
; Average fan-out                                             ; 3.78                  ;      ;
+-------------------------------------------------------------+-----------------------+------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6186 / 18480 ( 33 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6186                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7030 / 18480 ( 38 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 904                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4630                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1496                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1146 / 18480 ( 6 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 302 / 18480 ( 2 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 297                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 889 / 1848 ( 48 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 889                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8769                  ; 0                              ;
;     -- 7 input functions                                    ; 1070                  ; 0                              ;
;     -- 6 input functions                                    ; 1511                  ; 0                              ;
;     -- 5 input functions                                    ; 2378                  ; 0                              ;
;     -- 4 input functions                                    ; 2150                  ; 0                              ;
;     -- <=3 input functions                                  ; 1660                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1910                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 4799 / 36960 ( 13 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 530 / 36960 ( 1 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 5329                  ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 206                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 6 / 66 ( 9 % )        ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 98                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 98                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 62497                 ; 0                              ;
;     -- Registered Connections                               ; 11829                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 196                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 18                    ; 0                              ;
;     -- Output Ports                                         ; 90                    ; 0                              ;
;     -- Bidir Ports                                          ; 98                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50 ; H13   ; 7A       ; 38           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50 ; E10   ; 8A       ; 14           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50  ; M9    ; 3B       ; 22           ; 0            ; 0            ; 5329                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]    ; U7    ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]    ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]    ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]    ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N   ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1039                  ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]     ; U13   ; 4A       ; 33           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]     ; V13   ; 4A       ; 33           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]     ; T13   ; 4A       ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]     ; T12   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]     ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]     ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]     ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R7    ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; U12   ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK        ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CLOCK4_50   ; V15   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[0]  ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13] ; V9    ; 3B       ; 16           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]  ; R9    ; 3B       ; 23           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]  ; R10   ; 3B       ; 25           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]  ; R11   ; 3B       ; 25           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[0]   ; N16   ; 5B       ; 54           ; 18           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10]  ; N21   ; 5B       ; 54           ; 18           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11]  ; R22   ; 5A       ; 54           ; 15           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12]  ; R21   ; 5A       ; 54           ; 16           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13]  ; T22   ; 5A       ; 54           ; 15           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14]  ; N20   ; 5B       ; 54           ; 18           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15]  ; N19   ; 5B       ; 54           ; 19           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16]  ; M22   ; 5B       ; 54           ; 19           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17]  ; P19   ; 5A       ; 54           ; 17           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[18]  ; L22   ; 5B       ; 54           ; 19           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[19]  ; P17   ; 5A       ; 54           ; 17           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]   ; B16   ; 7A       ; 52           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[20]  ; P16   ; 5A       ; 54           ; 17           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[21]  ; M18   ; 5B       ; 54           ; 19           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[22]  ; L18   ; 5B       ; 54           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[23]  ; L17   ; 5B       ; 54           ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[24]  ; L19   ; 5B       ; 54           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[25]  ; K17   ; 5B       ; 54           ; 20           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[26]  ; K19   ; 7A       ; 52           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[27]  ; P18   ; 5A       ; 54           ; 17           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[28]  ; R15   ; 5A       ; 54           ; 15           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[29]  ; R17   ; 5A       ; 54           ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]   ; M16   ; 5B       ; 54           ; 18           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[30]  ; R16   ; 5A       ; 54           ; 16           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[31]  ; T20   ; 5A       ; 54           ; 14           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[32]  ; T19   ; 5A       ; 54           ; 14           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[33]  ; T18   ; 5A       ; 54           ; 14           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[34]  ; T17   ; 5A       ; 54           ; 14           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[35]  ; T15   ; 5A       ; 54           ; 15           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]   ; C16   ; 7A       ; 52           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]   ; D17   ; 7A       ; 50           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]   ; K20   ; 7A       ; 52           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]   ; K21   ; 5B       ; 54           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]   ; K22   ; 5B       ; 54           ; 21           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]   ; M20   ; 5B       ; 54           ; 20           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]   ; M21   ; 5B       ; 54           ; 20           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[0]   ; H16   ; 7A       ; 44           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[10]  ; H18   ; 7A       ; 48           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[11]  ; J18   ; 7A       ; 48           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[12]  ; J19   ; 7A       ; 48           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[13]  ; G11   ; 7A       ; 38           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[14]  ; H10   ; 7A       ; 40           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[15]  ; J11   ; 7A       ; 40           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[16]  ; H14   ; 7A       ; 42           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[17]  ; A15   ; 7A       ; 46           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[18]  ; J13   ; 7A       ; 42           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[19]  ; L8    ; 7A       ; 34           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[1]   ; A12   ; 7A       ; 36           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[20]  ; A14   ; 7A       ; 46           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[21]  ; B15   ; 7A       ; 43           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[22]  ; C15   ; 7A       ; 43           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[23]  ; E14   ; 7A       ; 40           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[24]  ; E15   ; 7A       ; 46           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[25]  ; E16   ; 7A       ; 50           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[26]  ; F14   ; 7A       ; 43           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[27]  ; F15   ; 7A       ; 46           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[28]  ; F13   ; 7A       ; 40           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[29]  ; F12   ; 7A       ; 38           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[2]   ; H15   ; 7A       ; 44           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[30]  ; G16   ; 7A       ; 50           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[31]  ; G15   ; 7A       ; 43           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[32]  ; G13   ; 7A       ; 38           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[33]  ; G12   ; 7A       ; 34           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[34]  ; J17   ; 7A       ; 44           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[35]  ; K16   ; 7A       ; 44           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[3]   ; B12   ; 7A       ; 36           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[4]   ; A13   ; 7A       ; 42           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[5]   ; B13   ; 7A       ; 42           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[6]   ; C13   ; 7A       ; 36           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[7]   ; D13   ; 7A       ; 36           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[8]   ; G18   ; 7A       ; 48           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[9]   ; G17   ; 7A       ; 50           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK     ; D3    ; 2A       ; 0            ; 20           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK2    ; E2    ; 2A       ; 0            ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT     ; G2    ; 2A       ; 0            ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT2    ; G1    ; 2A       ; 0            ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_CMD      ; B11   ; 7A       ; 32           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[0]  ; K9    ; 7A       ; 34           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[1]  ; D12   ; 7A       ; 32           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[2]  ; E12   ; 7A       ; 32           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[3]  ; C11   ; 7A       ; 32           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 47 / 48 ( 98 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 15 / 32 ( 47 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; GPIO_1[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 216        ; 7A       ; GPIO_1[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; SD_CMD                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; GPIO_1[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; SD_DATA[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; GPIO_1[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ; 206        ; 7A       ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; SD_DATA[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; SD_DATA[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; GPIO_1[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; GPIO_1[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 209        ; 7A       ; GPIO_1[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; GPIO_1[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F13      ; 233        ; 7A       ; GPIO_1[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; GPIO_1[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 217        ; 7A       ; GPIO_1[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 245        ; 7A       ; GPIO_1[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; GPIO_1[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; GPIO_1[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 210        ; 7A       ; GPIO_1[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 208        ; 7A       ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 211        ; 7A       ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ; 243        ; 7A       ; SD_CLK                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; GPIO_1[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 221        ; 7A       ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; GPIO_1[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; GPIO_1[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J18      ; 214        ; 7A       ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J19      ; 212        ; 7A       ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; SD_DATA[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; GPIO_1[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K17      ; 178        ; 5B       ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 183        ; 5B       ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; GPIO_1[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; CLOCK4_50                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; SD_CLK        ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; CLOCK4_50     ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
; SD_CMD        ; Missing drive strength and slew rate ;
; SD_DATA[0]    ; Missing drive strength and slew rate ;
; SD_DATA[1]    ; Missing drive strength and slew rate ;
; SD_DATA[2]    ; Missing drive strength and slew rate ;
; SD_DATA[3]    ; Missing drive strength and slew rate ;
; GPIO_0[0]     ; Missing drive strength and slew rate ;
; GPIO_0[1]     ; Missing drive strength and slew rate ;
; GPIO_0[2]     ; Missing drive strength and slew rate ;
; GPIO_0[3]     ; Missing drive strength and slew rate ;
; GPIO_0[4]     ; Missing drive strength and slew rate ;
; GPIO_0[5]     ; Missing drive strength and slew rate ;
; GPIO_0[6]     ; Missing drive strength and slew rate ;
; GPIO_0[7]     ; Missing drive strength and slew rate ;
; GPIO_0[8]     ; Missing drive strength and slew rate ;
; GPIO_0[9]     ; Missing drive strength and slew rate ;
; GPIO_0[10]    ; Missing drive strength and slew rate ;
; GPIO_0[11]    ; Missing drive strength and slew rate ;
; GPIO_0[12]    ; Missing drive strength and slew rate ;
; GPIO_0[13]    ; Missing drive strength and slew rate ;
; GPIO_0[14]    ; Missing drive strength and slew rate ;
; GPIO_0[15]    ; Missing drive strength and slew rate ;
; GPIO_0[16]    ; Missing drive strength and slew rate ;
; GPIO_0[17]    ; Missing drive strength and slew rate ;
; GPIO_0[18]    ; Missing drive strength and slew rate ;
; GPIO_0[19]    ; Missing drive strength and slew rate ;
; GPIO_0[20]    ; Missing drive strength and slew rate ;
; GPIO_0[21]    ; Missing drive strength and slew rate ;
; GPIO_0[22]    ; Missing drive strength and slew rate ;
; GPIO_0[23]    ; Missing drive strength and slew rate ;
; GPIO_0[24]    ; Missing drive strength and slew rate ;
; GPIO_0[25]    ; Missing drive strength and slew rate ;
; GPIO_0[26]    ; Missing drive strength and slew rate ;
; GPIO_0[27]    ; Missing drive strength and slew rate ;
; GPIO_0[28]    ; Missing drive strength and slew rate ;
; GPIO_0[29]    ; Missing drive strength and slew rate ;
; GPIO_0[30]    ; Missing drive strength and slew rate ;
; GPIO_0[31]    ; Missing drive strength and slew rate ;
; GPIO_0[32]    ; Missing drive strength and slew rate ;
; GPIO_0[33]    ; Missing drive strength and slew rate ;
; GPIO_0[34]    ; Missing drive strength and slew rate ;
; GPIO_0[35]    ; Missing drive strength and slew rate ;
; GPIO_1[0]     ; Missing drive strength and slew rate ;
; GPIO_1[1]     ; Missing drive strength and slew rate ;
; GPIO_1[2]     ; Missing drive strength and slew rate ;
; GPIO_1[3]     ; Missing drive strength and slew rate ;
; GPIO_1[4]     ; Missing drive strength and slew rate ;
; GPIO_1[5]     ; Missing drive strength and slew rate ;
; GPIO_1[6]     ; Missing drive strength and slew rate ;
; GPIO_1[7]     ; Missing drive strength and slew rate ;
; GPIO_1[8]     ; Missing drive strength and slew rate ;
; GPIO_1[9]     ; Missing drive strength and slew rate ;
; GPIO_1[10]    ; Missing drive strength and slew rate ;
; GPIO_1[11]    ; Missing drive strength and slew rate ;
; GPIO_1[12]    ; Missing drive strength and slew rate ;
; GPIO_1[13]    ; Missing drive strength and slew rate ;
; GPIO_1[14]    ; Missing drive strength and slew rate ;
; GPIO_1[15]    ; Missing drive strength and slew rate ;
; GPIO_1[16]    ; Missing drive strength and slew rate ;
; GPIO_1[17]    ; Missing drive strength and slew rate ;
; GPIO_1[18]    ; Missing drive strength and slew rate ;
; GPIO_1[19]    ; Missing drive strength and slew rate ;
; GPIO_1[20]    ; Missing drive strength and slew rate ;
; GPIO_1[21]    ; Missing drive strength and slew rate ;
; GPIO_1[22]    ; Missing drive strength and slew rate ;
; GPIO_1[23]    ; Missing drive strength and slew rate ;
; GPIO_1[24]    ; Missing drive strength and slew rate ;
; GPIO_1[25]    ; Missing drive strength and slew rate ;
; GPIO_1[26]    ; Missing drive strength and slew rate ;
; GPIO_1[27]    ; Missing drive strength and slew rate ;
; GPIO_1[28]    ; Missing drive strength and slew rate ;
; GPIO_1[29]    ; Missing drive strength and slew rate ;
; GPIO_1[30]    ; Missing drive strength and slew rate ;
; GPIO_1[31]    ; Missing drive strength and slew rate ;
; GPIO_1[32]    ; Missing drive strength and slew rate ;
; GPIO_1[33]    ; Missing drive strength and slew rate ;
; GPIO_1[34]    ; Missing drive strength and slew rate ;
; GPIO_1[35]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                         ; Entity Name           ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |DE0_CV                                      ; 6185.5 (0.5)         ; 7029.0 (0.5)                     ; 1145.0 (0.0)                                      ; 301.5 (0.0)                      ; 0.0 (0.0)            ; 8769 (1)            ; 5329 (0)                  ; 0 (0)         ; 0                 ; 0     ; 6          ; 206  ; 0            ; |DE0_CV                                                                                                                     ; DE0_CV                ; work         ;
;    |mycpu:cp1|                               ; 6166.2 (865.6)       ; 7007.5 (924.2)                   ; 1142.8 (67.2)                                     ; 301.5 (8.6)                      ; 0.0 (0.0)            ; 8726 (1259)         ; 5329 (239)                ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |DE0_CV|mycpu:cp1                                                                                                           ; mycpu                 ; work         ;
;       |DIV:myDiv|                            ; 2687.2 (3.8)         ; 2425.5 (3.7)                     ; 21.0 (0.0)                                        ; 282.7 (0.1)                      ; 0.0 (0.0)            ; 4758 (4)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv                                                                                                 ; DIV                   ; work         ;
;          |lpm_divide:Div0|                   ; 682.8 (0.0)          ; 618.3 (0.0)                      ; 0.5 (0.0)                                         ; 65.0 (0.0)                       ; 0.0 (0.0)            ; 1226 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div0                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_rqo:auto_generated|  ; 682.8 (0.0)          ; 618.3 (0.0)                      ; 0.5 (0.0)                                         ; 65.0 (0.0)                       ; 0.0 (0.0)            ; 1226 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div0|lpm_divide_rqo:auto_generated                                                   ; lpm_divide_rqo        ; work         ;
;                |abs_divider_4dg:divider|     ; 682.8 (23.7)         ; 618.3 (23.5)                     ; 0.5 (0.2)                                         ; 65.0 (0.4)                       ; 0.0 (0.0)            ; 1226 (47)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg       ; work         ;
;                   |alt_u_div_o2f:divider|    ; 627.1 (627.1)        ; 564.2 (564.2)                    ; 1.7 (1.7)                                         ; 64.6 (64.6)                      ; 0.0 (0.0)            ; 1115 (1115)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f         ; work         ;
;                   |lpm_abs_4p9:my_abs_den|   ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den    ; lpm_abs_4p9           ; work         ;
;                   |lpm_abs_4p9:my_abs_num|   ; 14.7 (14.7)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div0|lpm_divide_rqo:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9           ; work         ;
;          |lpm_divide:Div1|                   ; 628.9 (0.0)          ; 566.3 (0.0)                      ; 4.0 (0.0)                                         ; 66.6 (0.0)                       ; 0.0 (0.0)            ; 1120 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div1                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_3dm:auto_generated|  ; 628.9 (0.0)          ; 566.3 (0.0)                      ; 4.0 (0.0)                                         ; 66.6 (0.0)                       ; 0.0 (0.0)            ; 1120 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div1|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm        ; work         ;
;                |sign_div_unsign_9nh:divider| ; 628.9 (0.0)          ; 566.3 (0.0)                      ; 4.0 (0.0)                                         ; 66.6 (0.0)                       ; 0.0 (0.0)            ; 1120 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh   ; work         ;
;                   |alt_u_div_o2f:divider|    ; 628.9 (628.9)        ; 566.3 (566.3)                    ; 4.0 (4.0)                                         ; 66.6 (66.6)                      ; 0.0 (0.0)            ; 1120 (1120)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Div1|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f         ; work         ;
;          |lpm_divide:Mod0|                   ; 722.3 (0.0)          ; 662.0 (0.0)                      ; 4.7 (0.0)                                         ; 64.9 (0.0)                       ; 0.0 (0.0)            ; 1290 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod0                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_uio:auto_generated|  ; 722.3 (0.0)          ; 662.0 (0.0)                      ; 4.7 (0.0)                                         ; 64.9 (0.0)                       ; 0.0 (0.0)            ; 1290 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod0|lpm_divide_uio:auto_generated                                                   ; lpm_divide_uio        ; work         ;
;                |abs_divider_4dg:divider|     ; 722.3 (43.4)         ; 662.0 (44.0)                     ; 4.7 (3.0)                                         ; 64.9 (2.4)                       ; 0.0 (0.0)            ; 1290 (64)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                           ; abs_divider_4dg       ; work         ;
;                   |alt_u_div_o2f:divider|    ; 646.9 (646.9)        ; 588.2 (588.2)                    ; 3.8 (3.8)                                         ; 62.5 (62.5)                      ; 0.0 (0.0)            ; 1162 (1162)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider     ; alt_u_div_o2f         ; work         ;
;                   |lpm_abs_4p9:my_abs_den|   ; 15.2 (15.2)          ; 15.2 (15.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_den    ; lpm_abs_4p9           ; work         ;
;                   |lpm_abs_4p9:my_abs_num|   ; 14.7 (14.7)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|lpm_abs_4p9:my_abs_num    ; lpm_abs_4p9           ; work         ;
;          |lpm_divide:Mod1|                   ; 649.1 (0.0)          ; 575.2 (0.0)                      ; 12.2 (0.0)                                        ; 86.1 (0.0)                       ; 0.0 (0.0)            ; 1118 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod1                                                                                 ; lpm_divide            ; work         ;
;             |lpm_divide_65m:auto_generated|  ; 649.1 (0.0)          ; 575.2 (0.0)                      ; 12.2 (0.0)                                        ; 86.1 (0.0)                       ; 0.0 (0.0)            ; 1118 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod1|lpm_divide_65m:auto_generated                                                   ; lpm_divide_65m        ; work         ;
;                |sign_div_unsign_9nh:divider| ; 649.1 (0.0)          ; 575.2 (0.0)                      ; 12.2 (0.0)                                        ; 86.1 (0.0)                       ; 0.0 (0.0)            ; 1118 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh   ; work         ;
;                   |alt_u_div_o2f:divider|    ; 649.1 (649.1)        ; 575.2 (575.2)                    ; 12.2 (12.2)                                       ; 86.1 (86.1)                      ; 0.0 (0.0)            ; 1118 (1118)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|DIV:myDiv|lpm_divide:Mod1|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f         ; work         ;
;       |INST_DEC:myinst_dec|                  ; 4.6 (4.6)            ; 4.7 (4.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|INST_DEC:myinst_dec                                                                                       ; INST_DEC              ; work         ;
;       |MUL:myMul|                            ; 53.3 (53.3)          ; 53.5 (53.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 6          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|MUL:myMul                                                                                                 ; MUL                   ; work         ;
;       |Program_Rom:myprogram_rom|            ; 47.7 (47.7)          ; 47.7 (47.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (107)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|Program_Rom:myprogram_rom                                                                                 ; Program_Rom           ; work         ;
;       |Reg_file:myreg|                       ; 300.8 (300.8)        ; 400.1 (400.1)                    ; 104.4 (104.4)                                     ; 5.1 (5.1)                        ; 0.0 (0.0)            ; 38 (38)             ; 992 (992)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|Reg_file:myreg                                                                                            ; Reg_file              ; work         ;
;       |controller:mycontroller|              ; 60.9 (60.9)          ; 62.9 (62.9)                      ; 2.2 (2.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 89 (89)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|controller:mycontroller                                                                                   ; controller            ; work         ;
;       |myalu:alu_1|                          ; 223.3 (223.3)        ; 225.3 (225.3)                    ; 6.2 (6.2)                                         ; 4.2 (4.2)                        ; 0.0 (0.0)            ; 330 (330)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|myalu:alu_1                                                                                               ; myalu                 ; work         ;
;       |mylsu:lsu1|                           ; 1921.7 (45.5)        ; 2863.5 (52.2)                    ; 942.5 (6.8)                                       ; 0.7 (0.2)                        ; 0.0 (0.0)            ; 2034 (76)           ; 4096 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|mylsu:lsu1                                                                                                ; mylsu                 ; work         ;
;          |RAM:ram_0|                         ; 476.3 (476.3)        ; 703.7 (703.7)                    ; 227.3 (227.3)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 490 (490)           ; 1024 (1024)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|mylsu:lsu1|RAM:ram_0                                                                                      ; RAM                   ; work         ;
;          |RAM:ram_1|                         ; 450.5 (450.5)        ; 712.3 (712.3)                    ; 261.8 (261.8)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 488 (488)           ; 1024 (1024)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|mylsu:lsu1|RAM:ram_1                                                                                      ; RAM                   ; work         ;
;          |RAM:ram_2|                         ; 483.2 (483.2)        ; 708.3 (708.3)                    ; 225.7 (225.7)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 490 (490)           ; 1024 (1024)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|mylsu:lsu1|RAM:ram_2                                                                                      ; RAM                   ; work         ;
;          |RAM:ram_3|                         ; 466.2 (466.2)        ; 687.0 (687.0)                    ; 220.8 (220.8)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 490 (490)           ; 1024 (1024)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|mycpu:cp1|mylsu:lsu1|RAM:ram_3                                                                                      ; RAM                   ; work         ;
;    |seven_segment_display:s1|                ; 2.8 (2.8)            ; 3.5 (3.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|seven_segment_display:s1                                                                                            ; seven_segment_display ; work         ;
;    |seven_segment_display:s2|                ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|seven_segment_display:s2                                                                                            ; seven_segment_display ; work         ;
;    |seven_segment_display:s3|                ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|seven_segment_display:s3                                                                                            ; seven_segment_display ; work         ;
;    |seven_segment_display:s4|                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|seven_segment_display:s4                                                                                            ; seven_segment_display ; work         ;
;    |seven_segment_display:s5|                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|seven_segment_display:s5                                                                                            ; seven_segment_display ; work         ;
;    |seven_segment_display:s6|                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|seven_segment_display:s6                                                                                            ; seven_segment_display ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; CLOCK2_50                                       ;                   ;         ;
; CLOCK3_50                                       ;                   ;         ;
; KEY[0]                                          ;                   ;         ;
; KEY[1]                                          ;                   ;         ;
; KEY[2]                                          ;                   ;         ;
; KEY[3]                                          ;                   ;         ;
; SW[0]                                           ;                   ;         ;
; SW[1]                                           ;                   ;         ;
; SW[2]                                           ;                   ;         ;
; SW[3]                                           ;                   ;         ;
; SW[4]                                           ;                   ;         ;
; SW[5]                                           ;                   ;         ;
; SW[6]                                           ;                   ;         ;
; SW[7]                                           ;                   ;         ;
; SW[8]                                           ;                   ;         ;
; SW[9]                                           ;                   ;         ;
; CLOCK4_50                                       ;                   ;         ;
; DRAM_DQ[0]                                      ;                   ;         ;
; DRAM_DQ[1]                                      ;                   ;         ;
; DRAM_DQ[2]                                      ;                   ;         ;
; DRAM_DQ[3]                                      ;                   ;         ;
; DRAM_DQ[4]                                      ;                   ;         ;
; DRAM_DQ[5]                                      ;                   ;         ;
; DRAM_DQ[6]                                      ;                   ;         ;
; DRAM_DQ[7]                                      ;                   ;         ;
; DRAM_DQ[8]                                      ;                   ;         ;
; DRAM_DQ[9]                                      ;                   ;         ;
; DRAM_DQ[10]                                     ;                   ;         ;
; DRAM_DQ[11]                                     ;                   ;         ;
; DRAM_DQ[12]                                     ;                   ;         ;
; DRAM_DQ[13]                                     ;                   ;         ;
; DRAM_DQ[14]                                     ;                   ;         ;
; DRAM_DQ[15]                                     ;                   ;         ;
; PS2_CLK                                         ;                   ;         ;
; PS2_CLK2                                        ;                   ;         ;
; PS2_DAT                                         ;                   ;         ;
; PS2_DAT2                                        ;                   ;         ;
; SD_CMD                                          ;                   ;         ;
; SD_DATA[0]                                      ;                   ;         ;
; SD_DATA[1]                                      ;                   ;         ;
; SD_DATA[2]                                      ;                   ;         ;
; SD_DATA[3]                                      ;                   ;         ;
; GPIO_0[0]                                       ;                   ;         ;
; GPIO_0[1]                                       ;                   ;         ;
; GPIO_0[2]                                       ;                   ;         ;
; GPIO_0[3]                                       ;                   ;         ;
; GPIO_0[4]                                       ;                   ;         ;
; GPIO_0[5]                                       ;                   ;         ;
; GPIO_0[6]                                       ;                   ;         ;
; GPIO_0[7]                                       ;                   ;         ;
; GPIO_0[8]                                       ;                   ;         ;
; GPIO_0[9]                                       ;                   ;         ;
; GPIO_0[10]                                      ;                   ;         ;
; GPIO_0[11]                                      ;                   ;         ;
; GPIO_0[12]                                      ;                   ;         ;
; GPIO_0[13]                                      ;                   ;         ;
; GPIO_0[14]                                      ;                   ;         ;
; GPIO_0[15]                                      ;                   ;         ;
; GPIO_0[16]                                      ;                   ;         ;
; GPIO_0[17]                                      ;                   ;         ;
; GPIO_0[18]                                      ;                   ;         ;
; GPIO_0[19]                                      ;                   ;         ;
; GPIO_0[20]                                      ;                   ;         ;
; GPIO_0[21]                                      ;                   ;         ;
; GPIO_0[22]                                      ;                   ;         ;
; GPIO_0[23]                                      ;                   ;         ;
; GPIO_0[24]                                      ;                   ;         ;
; GPIO_0[25]                                      ;                   ;         ;
; GPIO_0[26]                                      ;                   ;         ;
; GPIO_0[27]                                      ;                   ;         ;
; GPIO_0[28]                                      ;                   ;         ;
; GPIO_0[29]                                      ;                   ;         ;
; GPIO_0[30]                                      ;                   ;         ;
; GPIO_0[31]                                      ;                   ;         ;
; GPIO_0[32]                                      ;                   ;         ;
; GPIO_0[33]                                      ;                   ;         ;
; GPIO_0[34]                                      ;                   ;         ;
; GPIO_0[35]                                      ;                   ;         ;
; GPIO_1[0]                                       ;                   ;         ;
; GPIO_1[1]                                       ;                   ;         ;
; GPIO_1[2]                                       ;                   ;         ;
; GPIO_1[3]                                       ;                   ;         ;
; GPIO_1[4]                                       ;                   ;         ;
; GPIO_1[5]                                       ;                   ;         ;
; GPIO_1[6]                                       ;                   ;         ;
; GPIO_1[7]                                       ;                   ;         ;
; GPIO_1[8]                                       ;                   ;         ;
; GPIO_1[9]                                       ;                   ;         ;
; GPIO_1[10]                                      ;                   ;         ;
; GPIO_1[11]                                      ;                   ;         ;
; GPIO_1[12]                                      ;                   ;         ;
; GPIO_1[13]                                      ;                   ;         ;
; GPIO_1[14]                                      ;                   ;         ;
; GPIO_1[15]                                      ;                   ;         ;
; GPIO_1[16]                                      ;                   ;         ;
; GPIO_1[17]                                      ;                   ;         ;
; GPIO_1[18]                                      ;                   ;         ;
; GPIO_1[19]                                      ;                   ;         ;
; GPIO_1[20]                                      ;                   ;         ;
; GPIO_1[21]                                      ;                   ;         ;
; GPIO_1[22]                                      ;                   ;         ;
; GPIO_1[23]                                      ;                   ;         ;
; GPIO_1[24]                                      ;                   ;         ;
; GPIO_1[25]                                      ;                   ;         ;
; GPIO_1[26]                                      ;                   ;         ;
; GPIO_1[27]                                      ;                   ;         ;
; GPIO_1[28]                                      ;                   ;         ;
; GPIO_1[29]                                      ;                   ;         ;
; GPIO_1[30]                                      ;                   ;         ;
; GPIO_1[31]                                      ;                   ;         ;
; GPIO_1[32]                                      ;                   ;         ;
; GPIO_1[33]                                      ;                   ;         ;
; GPIO_1[34]                                      ;                   ;         ;
; GPIO_1[35]                                      ;                   ;         ;
; CLOCK_50                                        ;                   ;         ;
; RESET_N                                         ;                   ;         ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][30]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][4]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][26]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][21]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][2]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][31]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][9]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][18]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][1]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][11]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][15]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][5]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][28]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][22]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][13]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][17]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][7]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][3]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][12]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][25]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][27]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][24]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][6]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][29]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][0]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][23]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][20]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][16]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][8]      ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][19]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][10]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][14]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][2]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][3]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][4]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][5]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][6]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][7]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][8]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][9]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][10]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][11]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][12]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][13]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][14]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][15]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][16]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][17]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][18]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][19]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][20]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][21]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][22]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][23]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][31]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][30]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][29]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][28]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][27]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][26]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][25]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][24]    ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][0]     ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][1]     ; 1                 ; 0       ;
;      - mycpu:cp1|controller:mycontroller|ps[1]  ; 1                 ; 0       ;
;      - mycpu:cp1|controller:mycontroller|ps[0]  ; 1                 ; 0       ;
;      - mycpu:cp1|op_r~6                         ; 1                 ; 0       ;
;      - mycpu:cp1|imm_r~2                        ; 1                 ; 0       ;
;      - mycpu:cp1|imm_r~6                        ; 1                 ; 0       ;
;      - mycpu:cp1|imm_r~10                       ; 1                 ; 0       ;
;      - mycpu:cp1|imm_r~14                       ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[31][2]~0   ; 1                 ; 0       ;
;      - mycpu:cp1|rst_or_flush_IDEX_r            ; 1                 ; 0       ;
;      - mycpu:cp1|sel_alu_b_r~4                  ; 1                 ; 0       ;
;      - mycpu:cp1|imm_r~0                        ; 1                 ; 0       ;
;      - mycpu:cp1|op_r~5                         ; 1                 ; 0       ;
;      - mycpu:cp1|write_regf_en_r~1              ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[16][4]~1   ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[17][7]~2   ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[20][10]~3  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[21][30]~4  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[24][30]~5  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[25][21]~6  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[28][28]~7  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[29][29]~8  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[18][1]~9   ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[19][9]~10  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[22][0]~11  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[23][7]~12  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[26][1]~13  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[27][3]~14  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[30][10]~15 ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[1][18]~16  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[2][28]~17  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[3][21]~18  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[8][22]~19  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[10][13]~20 ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[9][13]~21  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[11][10]~22 ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[4][24]~23  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[6][21]~24  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[5][15]~25  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[7][30]~26  ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[12][25]~27 ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[14][10]~28 ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[13][16]~29 ; 1                 ; 0       ;
;      - mycpu:cp1|Reg_file:myreg|regs[15][10]~30 ; 1                 ; 0       ;
;      - mycpu:cp1|always1~0                      ; 1                 ; 0       ;
;      - mycpu:cp1|pc~20                          ; 1                 ; 0       ;
;      - mycpu:cp1|pc[0]~21                       ; 1                 ; 0       ;
;      - mycpu:cp1|pc~22                          ; 1                 ; 0       ;
+-------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                     ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                 ; PIN_M9               ; 5329    ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RESET_N                                  ; PIN_P22              ; 1039    ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|INST_DEC:myinst_dec|imm_~1     ; LABCELL_X14_Y24_N27  ; 14      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[10][13]~20 ; MLABCELL_X23_Y29_N33 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[11][10]~22 ; MLABCELL_X34_Y23_N9  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[12][25]~27 ; LABCELL_X25_Y22_N42  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[13][16]~29 ; MLABCELL_X18_Y31_N15 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[14][10]~28 ; LABCELL_X25_Y22_N27  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[15][10]~30 ; MLABCELL_X18_Y31_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[16][4]~1   ; MLABCELL_X34_Y23_N48 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[17][7]~2   ; MLABCELL_X34_Y23_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[18][1]~9   ; LABCELL_X14_Y35_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[19][9]~10  ; MLABCELL_X18_Y33_N51 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[1][18]~16  ; MLABCELL_X34_Y23_N0  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[20][10]~3  ; MLABCELL_X18_Y31_N42 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[21][30]~4  ; MLABCELL_X34_Y23_N57 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[22][0]~11  ; MLABCELL_X18_Y31_N57 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[23][7]~12  ; LABCELL_X25_Y22_N18  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[24][30]~5  ; MLABCELL_X34_Y23_N39 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[25][21]~6  ; MLABCELL_X34_Y23_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[26][1]~13  ; MLABCELL_X18_Y33_N48 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[27][3]~14  ; MLABCELL_X18_Y33_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[28][28]~7  ; MLABCELL_X18_Y31_N12 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[29][29]~8  ; LABCELL_X25_Y22_N0   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[2][28]~17  ; MLABCELL_X34_Y23_N3  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[30][10]~15 ; LABCELL_X25_Y22_N51  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[31][2]~0   ; LABCELL_X25_Y22_N9   ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[3][21]~18  ; LABCELL_X14_Y35_N45  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[4][24]~23  ; LABCELL_X25_Y22_N54  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[5][15]~25  ; MLABCELL_X18_Y31_N3  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[6][21]~24  ; LABCELL_X25_Y22_N39  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[7][30]~26  ; MLABCELL_X18_Y31_N54 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[8][22]~19  ; MLABCELL_X23_Y29_N30 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|Reg_file:myreg|regs[9][13]~21  ; MLABCELL_X34_Y23_N6  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|always1~0                      ; LABCELL_X19_Y23_N6   ; 30      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|imm_r[17]~1                    ; LABCELL_X19_Y22_N39  ; 8       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2090  ; LABCELL_X32_Y7_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2092  ; LABCELL_X36_Y9_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2094  ; LABCELL_X36_Y7_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2096  ; LABCELL_X32_Y7_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2098  ; LABCELL_X39_Y6_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2100  ; LABCELL_X32_Y6_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2102  ; LABCELL_X39_Y6_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2104  ; LABCELL_X31_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2106  ; LABCELL_X35_Y9_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2108  ; MLABCELL_X34_Y7_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2110  ; MLABCELL_X37_Y6_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2112  ; MLABCELL_X34_Y7_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2114  ; LABCELL_X29_Y9_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2116  ; LABCELL_X31_Y5_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2118  ; LABCELL_X32_Y7_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2120  ; LABCELL_X31_Y5_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2122  ; MLABCELL_X34_Y7_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2124  ; LABCELL_X31_Y9_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2126  ; LABCELL_X35_Y7_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2128  ; MLABCELL_X34_Y7_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2130  ; LABCELL_X24_Y5_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2132  ; LABCELL_X29_Y9_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2134  ; LABCELL_X24_Y5_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2136  ; MLABCELL_X23_Y9_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2138  ; LABCELL_X29_Y9_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2140  ; MLABCELL_X28_Y7_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2142  ; LABCELL_X29_Y9_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2144  ; LABCELL_X29_Y9_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2146  ; MLABCELL_X28_Y9_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2148  ; LABCELL_X26_Y8_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2150  ; MLABCELL_X23_Y9_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2152  ; MLABCELL_X28_Y9_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2154  ; LABCELL_X32_Y7_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2155  ; LABCELL_X36_Y9_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2156  ; MLABCELL_X37_Y6_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2157  ; LABCELL_X32_Y7_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2158  ; MLABCELL_X34_Y11_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2159  ; LABCELL_X31_Y8_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2160  ; LABCELL_X32_Y9_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2161  ; LABCELL_X32_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2162  ; LABCELL_X35_Y9_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2163  ; LABCELL_X29_Y10_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2164  ; MLABCELL_X37_Y6_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2165  ; LABCELL_X31_Y7_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2166  ; LABCELL_X29_Y9_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2167  ; MLABCELL_X34_Y11_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2168  ; LABCELL_X32_Y7_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2169  ; LABCELL_X32_Y9_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2170  ; MLABCELL_X28_Y8_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2171  ; LABCELL_X31_Y9_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2172  ; LABCELL_X31_Y7_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2173  ; LABCELL_X32_Y11_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2174  ; MLABCELL_X23_Y9_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2175  ; LABCELL_X29_Y9_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2176  ; LABCELL_X25_Y6_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2177  ; MLABCELL_X23_Y9_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2178  ; LABCELL_X26_Y10_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2179  ; LABCELL_X29_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2180  ; LABCELL_X26_Y10_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2181  ; LABCELL_X25_Y10_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2182  ; MLABCELL_X28_Y9_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2183  ; MLABCELL_X23_Y9_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2184  ; MLABCELL_X23_Y9_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2185  ; MLABCELL_X28_Y9_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2187  ; LABCELL_X35_Y9_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2189  ; MLABCELL_X37_Y6_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2191  ; LABCELL_X36_Y8_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2193  ; MLABCELL_X37_Y5_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2195  ; LABCELL_X32_Y6_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2197  ; LABCELL_X31_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2199  ; LABCELL_X29_Y6_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2201  ; MLABCELL_X37_Y6_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2203  ; LABCELL_X31_Y8_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2205  ; LABCELL_X32_Y8_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2207  ; LABCELL_X31_Y8_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2209  ; LABCELL_X36_Y8_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2211  ; LABCELL_X31_Y8_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2213  ; LABCELL_X31_Y5_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2215  ; MLABCELL_X37_Y5_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2217  ; LABCELL_X31_Y5_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2219  ; MLABCELL_X34_Y7_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2221  ; LABCELL_X36_Y6_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2223  ; MLABCELL_X37_Y5_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2225  ; LABCELL_X35_Y7_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2227  ; LABCELL_X26_Y9_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2229  ; LABCELL_X25_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2231  ; MLABCELL_X28_Y9_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2233  ; LABCELL_X24_Y7_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2235  ; LABCELL_X26_Y7_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2237  ; LABCELL_X31_Y7_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2239  ; MLABCELL_X28_Y7_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2241  ; LABCELL_X26_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2243  ; LABCELL_X29_Y9_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2245  ; LABCELL_X26_Y8_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2247  ; LABCELL_X35_Y9_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2249  ; LABCELL_X29_Y8_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2250  ; LABCELL_X35_Y9_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2251  ; LABCELL_X36_Y10_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2252  ; LABCELL_X36_Y8_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2253  ; MLABCELL_X37_Y6_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2254  ; LABCELL_X32_Y6_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2255  ; LABCELL_X35_Y6_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2256  ; LABCELL_X29_Y6_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2257  ; LABCELL_X36_Y6_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2258  ; LABCELL_X31_Y8_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2259  ; LABCELL_X29_Y10_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2260  ; LABCELL_X31_Y8_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2261  ; LABCELL_X32_Y10_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2262  ; LABCELL_X31_Y8_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2263  ; LABCELL_X36_Y11_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2264  ; LABCELL_X39_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2265  ; LABCELL_X35_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2266  ; MLABCELL_X34_Y7_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2267  ; LABCELL_X32_Y6_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2268  ; LABCELL_X32_Y10_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2269  ; MLABCELL_X34_Y7_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2270  ; LABCELL_X26_Y9_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2271  ; LABCELL_X25_Y9_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2272  ; MLABCELL_X28_Y9_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2273  ; LABCELL_X26_Y9_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2274  ; LABCELL_X26_Y10_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2275  ; LABCELL_X25_Y10_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2276  ; LABCELL_X24_Y10_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2277  ; LABCELL_X36_Y9_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2278  ; LABCELL_X29_Y9_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2279  ; LABCELL_X26_Y8_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2280  ; LABCELL_X35_Y9_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_0|ram~2281  ; LABCELL_X29_Y9_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2089  ; LABCELL_X29_Y17_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2091  ; LABCELL_X29_Y17_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2093  ; LABCELL_X31_Y17_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2095  ; LABCELL_X29_Y17_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2097  ; LABCELL_X36_Y18_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2099  ; LABCELL_X35_Y18_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2101  ; MLABCELL_X34_Y18_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2103  ; LABCELL_X32_Y17_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2105  ; MLABCELL_X34_Y18_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2107  ; LABCELL_X29_Y17_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2109  ; LABCELL_X32_Y17_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2111  ; LABCELL_X35_Y15_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2113  ; LABCELL_X35_Y15_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2115  ; LABCELL_X40_Y19_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2117  ; LABCELL_X40_Y19_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2119  ; LABCELL_X40_Y16_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2121  ; LABCELL_X40_Y16_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2123  ; LABCELL_X35_Y16_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2125  ; LABCELL_X35_Y15_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2127  ; LABCELL_X35_Y15_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2129  ; LABCELL_X40_Y14_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2131  ; LABCELL_X40_Y14_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2133  ; LABCELL_X40_Y14_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2135  ; MLABCELL_X28_Y14_N15 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2137  ; LABCELL_X39_Y17_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2139  ; LABCELL_X39_Y17_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2141  ; LABCELL_X32_Y15_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2143  ; MLABCELL_X34_Y17_N39 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2145  ; MLABCELL_X34_Y15_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2147  ; MLABCELL_X34_Y15_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2149  ; LABCELL_X32_Y15_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2151  ; LABCELL_X35_Y14_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2152  ; LABCELL_X29_Y17_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2153  ; LABCELL_X29_Y17_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2154  ; LABCELL_X29_Y17_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2155  ; LABCELL_X29_Y17_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2156  ; LABCELL_X36_Y18_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2157  ; LABCELL_X35_Y18_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2158  ; MLABCELL_X34_Y18_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2159  ; MLABCELL_X34_Y17_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2160  ; LABCELL_X35_Y16_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2161  ; LABCELL_X29_Y17_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2162  ; LABCELL_X32_Y17_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2163  ; LABCELL_X35_Y15_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2164  ; LABCELL_X35_Y15_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2165  ; MLABCELL_X34_Y16_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2166  ; MLABCELL_X34_Y16_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2167  ; LABCELL_X40_Y16_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2168  ; LABCELL_X32_Y15_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2169  ; LABCELL_X32_Y15_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2170  ; LABCELL_X35_Y15_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2171  ; LABCELL_X35_Y15_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2172  ; MLABCELL_X28_Y14_N33 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2173  ; MLABCELL_X34_Y16_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2174  ; MLABCELL_X28_Y14_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2175  ; MLABCELL_X28_Y14_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2176  ; LABCELL_X40_Y16_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2177  ; LABCELL_X39_Y17_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2178  ; LABCELL_X32_Y15_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2179  ; MLABCELL_X34_Y17_N3  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2180  ; MLABCELL_X34_Y15_N33 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2181  ; MLABCELL_X34_Y15_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2182  ; LABCELL_X32_Y15_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2183  ; LABCELL_X29_Y15_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2185  ; LABCELL_X32_Y17_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2187  ; MLABCELL_X34_Y17_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2189  ; LABCELL_X32_Y17_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2191  ; LABCELL_X35_Y18_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2193  ; MLABCELL_X34_Y18_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2195  ; LABCELL_X35_Y18_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2197  ; MLABCELL_X37_Y18_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2199  ; LABCELL_X26_Y18_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2201  ; LABCELL_X29_Y17_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2203  ; LABCELL_X35_Y15_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2205  ; MLABCELL_X34_Y15_N3  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2207  ; LABCELL_X29_Y17_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2209  ; MLABCELL_X34_Y17_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2211  ; LABCELL_X40_Y19_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2213  ; MLABCELL_X34_Y17_N51 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2215  ; MLABCELL_X34_Y17_N33 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2217  ; LABCELL_X35_Y16_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2219  ; LABCELL_X35_Y16_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2221  ; MLABCELL_X34_Y17_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2223  ; MLABCELL_X34_Y17_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2225  ; LABCELL_X35_Y13_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2227  ; MLABCELL_X28_Y14_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2229  ; MLABCELL_X34_Y16_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2231  ; LABCELL_X35_Y14_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2233  ; LABCELL_X32_Y15_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2235  ; LABCELL_X39_Y17_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2237  ; LABCELL_X32_Y15_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2239  ; LABCELL_X32_Y15_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2241  ; LABCELL_X35_Y15_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2243  ; LABCELL_X26_Y18_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2245  ; LABCELL_X29_Y15_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2247  ; LABCELL_X29_Y15_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2248  ; LABCELL_X32_Y17_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2249  ; LABCELL_X29_Y17_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2250  ; LABCELL_X32_Y17_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2251  ; LABCELL_X35_Y18_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2252  ; MLABCELL_X34_Y18_N57 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2253  ; MLABCELL_X37_Y18_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2254  ; MLABCELL_X37_Y18_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2255  ; LABCELL_X26_Y18_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2256  ; LABCELL_X35_Y14_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2257  ; LABCELL_X35_Y15_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2258  ; LABCELL_X35_Y14_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2259  ; LABCELL_X31_Y17_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2260  ; MLABCELL_X34_Y17_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2261  ; LABCELL_X31_Y17_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2262  ; MLABCELL_X34_Y17_N57 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2263  ; MLABCELL_X34_Y17_N27 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2264  ; MLABCELL_X34_Y16_N51 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2265  ; LABCELL_X35_Y16_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2266  ; MLABCELL_X34_Y17_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2267  ; MLABCELL_X34_Y15_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2268  ; LABCELL_X35_Y13_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2269  ; MLABCELL_X28_Y14_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2270  ; MLABCELL_X34_Y16_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2271  ; LABCELL_X35_Y14_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2272  ; LABCELL_X32_Y15_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2273  ; MLABCELL_X34_Y17_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2274  ; LABCELL_X32_Y15_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2275  ; LABCELL_X32_Y15_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2276  ; LABCELL_X35_Y15_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2277  ; LABCELL_X26_Y18_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2278  ; LABCELL_X29_Y15_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_1|ram~2279  ; LABCELL_X29_Y15_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2090  ; LABCELL_X16_Y7_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2092  ; LABCELL_X16_Y10_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2094  ; MLABCELL_X13_Y8_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2096  ; LABCELL_X12_Y8_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2098  ; LABCELL_X19_Y7_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2100  ; LABCELL_X19_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2102  ; LABCELL_X14_Y9_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2104  ; LABCELL_X17_Y7_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2106  ; LABCELL_X12_Y10_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2108  ; LABCELL_X17_Y9_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2110  ; LABCELL_X16_Y7_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2112  ; MLABCELL_X13_Y10_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2114  ; LABCELL_X10_Y9_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2116  ; LABCELL_X10_Y9_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2118  ; LABCELL_X14_Y9_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2120  ; LABCELL_X16_Y7_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2122  ; LABCELL_X17_Y10_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2124  ; LABCELL_X16_Y10_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2126  ; LABCELL_X16_Y10_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2128  ; LABCELL_X17_Y10_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2130  ; LABCELL_X14_Y10_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2132  ; MLABCELL_X13_Y11_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2134  ; LABCELL_X16_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2136  ; LABCELL_X19_Y10_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2138  ; LABCELL_X19_Y10_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2140  ; LABCELL_X17_Y9_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2142  ; LABCELL_X12_Y11_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2144  ; LABCELL_X19_Y10_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2146  ; LABCELL_X12_Y12_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2148  ; MLABCELL_X13_Y12_N3  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2150  ; LABCELL_X16_Y12_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2152  ; LABCELL_X12_Y12_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2154  ; LABCELL_X16_Y7_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2155  ; LABCELL_X16_Y10_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2156  ; LABCELL_X14_Y7_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2157  ; LABCELL_X12_Y8_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2158  ; LABCELL_X7_Y7_N6     ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2159  ; LABCELL_X7_Y7_N30    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2160  ; MLABCELL_X13_Y9_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2161  ; LABCELL_X6_Y7_N18    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2162  ; LABCELL_X12_Y10_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2163  ; MLABCELL_X18_Y8_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2164  ; MLABCELL_X18_Y8_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2165  ; LABCELL_X19_Y10_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2166  ; MLABCELL_X13_Y9_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2167  ; MLABCELL_X13_Y9_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2168  ; LABCELL_X14_Y9_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2169  ; LABCELL_X16_Y7_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2170  ; MLABCELL_X18_Y10_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2171  ; LABCELL_X16_Y10_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2172  ; LABCELL_X19_Y10_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2173  ; MLABCELL_X18_Y10_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2174  ; LABCELL_X7_Y10_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2175  ; LABCELL_X7_Y10_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2176  ; LABCELL_X16_Y7_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2177  ; LABCELL_X19_Y10_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2178  ; LABCELL_X19_Y10_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2179  ; LABCELL_X14_Y10_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2180  ; LABCELL_X12_Y11_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2181  ; LABCELL_X19_Y10_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2182  ; LABCELL_X16_Y12_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2183  ; LABCELL_X14_Y12_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2184  ; LABCELL_X16_Y12_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2185  ; LABCELL_X16_Y12_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2187  ; LABCELL_X12_Y8_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2189  ; LABCELL_X12_Y8_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2191  ; MLABCELL_X13_Y8_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2193  ; LABCELL_X12_Y7_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2195  ; LABCELL_X14_Y8_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2197  ; LABCELL_X10_Y7_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2199  ; LABCELL_X17_Y7_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2201  ; LABCELL_X12_Y7_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2203  ; LABCELL_X14_Y9_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2205  ; LABCELL_X14_Y9_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2207  ; MLABCELL_X18_Y8_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2209  ; LABCELL_X10_Y8_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2211  ; MLABCELL_X13_Y9_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2213  ; LABCELL_X10_Y9_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2215  ; LABCELL_X12_Y9_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2217  ; LABCELL_X12_Y11_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2219  ; LABCELL_X10_Y8_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2221  ; LABCELL_X10_Y10_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2223  ; LABCELL_X12_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2225  ; LABCELL_X10_Y10_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2227  ; LABCELL_X17_Y11_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2229  ; LABCELL_X16_Y11_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2231  ; LABCELL_X17_Y11_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2233  ; MLABCELL_X18_Y11_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2235  ; LABCELL_X19_Y9_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2237  ; LABCELL_X12_Y11_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2239  ; LABCELL_X19_Y9_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2241  ; LABCELL_X19_Y9_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2243  ; LABCELL_X10_Y12_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2245  ; MLABCELL_X13_Y12_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2247  ; MLABCELL_X9_Y12_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2249  ; LABCELL_X10_Y12_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2250  ; LABCELL_X12_Y7_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2251  ; LABCELL_X10_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2252  ; LABCELL_X10_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2253  ; LABCELL_X12_Y7_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2254  ; MLABCELL_X13_Y8_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2255  ; LABCELL_X7_Y7_N36    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2256  ; LABCELL_X12_Y7_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2257  ; LABCELL_X7_Y7_N48    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2258  ; LABCELL_X14_Y9_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2259  ; LABCELL_X14_Y9_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2260  ; MLABCELL_X18_Y8_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2261  ; LABCELL_X16_Y8_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2262  ; LABCELL_X14_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2263  ; LABCELL_X12_Y7_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2264  ; LABCELL_X12_Y9_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2265  ; LABCELL_X12_Y11_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2266  ; LABCELL_X10_Y10_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2267  ; LABCELL_X16_Y10_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2268  ; LABCELL_X16_Y9_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2269  ; LABCELL_X10_Y10_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2270  ; MLABCELL_X9_Y10_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2271  ; LABCELL_X7_Y11_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2272  ; LABCELL_X6_Y11_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2273  ; MLABCELL_X18_Y11_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2274  ; LABCELL_X12_Y11_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2275  ; LABCELL_X12_Y11_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2276  ; LABCELL_X12_Y11_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2277  ; LABCELL_X16_Y9_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2278  ; MLABCELL_X9_Y12_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2279  ; LABCELL_X14_Y12_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2280  ; MLABCELL_X9_Y12_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_2|ram~2281  ; LABCELL_X10_Y12_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2090  ; LABCELL_X21_Y14_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2092  ; MLABCELL_X18_Y16_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2094  ; MLABCELL_X18_Y16_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2096  ; LABCELL_X19_Y16_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2098  ; LABCELL_X20_Y15_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2100  ; LABCELL_X16_Y15_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2102  ; LABCELL_X21_Y14_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2104  ; MLABCELL_X18_Y19_N15 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2106  ; LABCELL_X10_Y15_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2108  ; LABCELL_X10_Y15_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2110  ; LABCELL_X16_Y17_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2112  ; LABCELL_X12_Y15_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2114  ; LABCELL_X19_Y14_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2116  ; MLABCELL_X13_Y16_N48 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2118  ; LABCELL_X20_Y15_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2120  ; LABCELL_X19_Y14_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2122  ; LABCELL_X20_Y18_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2124  ; MLABCELL_X18_Y15_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2126  ; LABCELL_X16_Y17_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2128  ; LABCELL_X14_Y15_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2130  ; LABCELL_X17_Y17_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2132  ; LABCELL_X16_Y17_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2134  ; LABCELL_X12_Y17_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2136  ; LABCELL_X17_Y18_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2138  ; LABCELL_X20_Y17_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2140  ; MLABCELL_X18_Y17_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2142  ; MLABCELL_X18_Y17_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2144  ; LABCELL_X21_Y17_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2146  ; LABCELL_X10_Y18_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2148  ; LABCELL_X10_Y18_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2150  ; LABCELL_X10_Y19_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2152  ; LABCELL_X10_Y17_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2154  ; LABCELL_X21_Y14_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2155  ; MLABCELL_X18_Y16_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2156  ; MLABCELL_X18_Y16_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2157  ; LABCELL_X19_Y16_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2158  ; LABCELL_X20_Y15_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2159  ; LABCELL_X16_Y13_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2160  ; MLABCELL_X18_Y14_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2161  ; LABCELL_X16_Y15_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2162  ; MLABCELL_X13_Y14_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2163  ; MLABCELL_X13_Y14_N15 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2164  ; LABCELL_X16_Y16_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2165  ; LABCELL_X10_Y14_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2166  ; MLABCELL_X18_Y14_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2167  ; LABCELL_X10_Y16_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2168  ; MLABCELL_X18_Y16_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2169  ; LABCELL_X7_Y16_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2170  ; LABCELL_X20_Y18_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2171  ; LABCELL_X16_Y15_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2172  ; LABCELL_X16_Y17_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2173  ; LABCELL_X14_Y15_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2174  ; LABCELL_X12_Y15_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2175  ; LABCELL_X16_Y17_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2176  ; LABCELL_X12_Y17_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2177  ; LABCELL_X7_Y15_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2178  ; LABCELL_X21_Y17_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2179  ; MLABCELL_X18_Y16_N57 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2180  ; LABCELL_X21_Y14_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2181  ; LABCELL_X21_Y14_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2182  ; LABCELL_X10_Y18_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2183  ; LABCELL_X10_Y18_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2184  ; LABCELL_X10_Y19_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2185  ; LABCELL_X10_Y17_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2187  ; LABCELL_X21_Y14_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2189  ; LABCELL_X17_Y18_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2191  ; LABCELL_X20_Y18_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2193  ; MLABCELL_X18_Y17_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2195  ; LABCELL_X20_Y15_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2197  ; LABCELL_X20_Y15_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2199  ; LABCELL_X20_Y15_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2201  ; LABCELL_X20_Y15_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2203  ; LABCELL_X14_Y17_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2205  ; MLABCELL_X13_Y19_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2207  ; LABCELL_X20_Y15_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2209  ; LABCELL_X10_Y15_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2211  ; LABCELL_X19_Y14_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2213  ; LABCELL_X14_Y15_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2215  ; MLABCELL_X13_Y14_N18 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2217  ; LABCELL_X17_Y16_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2219  ; LABCELL_X19_Y14_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2221  ; LABCELL_X16_Y15_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2223  ; LABCELL_X10_Y14_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2225  ; LABCELL_X17_Y16_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2227  ; LABCELL_X21_Y16_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2229  ; MLABCELL_X18_Y16_N6  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2231  ; LABCELL_X14_Y15_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2233  ; LABCELL_X10_Y18_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2235  ; LABCELL_X21_Y16_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2237  ; LABCELL_X14_Y15_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2239  ; LABCELL_X20_Y17_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2241  ; LABCELL_X21_Y17_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2243  ; LABCELL_X10_Y18_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2245  ; MLABCELL_X9_Y18_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2247  ; MLABCELL_X9_Y18_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2249  ; LABCELL_X10_Y19_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2250  ; LABCELL_X21_Y14_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2251  ; LABCELL_X20_Y16_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2252  ; LABCELL_X20_Y18_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2253  ; LABCELL_X16_Y17_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2254  ; LABCELL_X20_Y15_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2255  ; LABCELL_X6_Y15_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2256  ; LABCELL_X14_Y15_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2257  ; LABCELL_X20_Y15_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2258  ; MLABCELL_X18_Y14_N33 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2259  ; LABCELL_X16_Y14_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2260  ; LABCELL_X20_Y15_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2261  ; MLABCELL_X18_Y14_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2262  ; LABCELL_X7_Y14_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2263  ; LABCELL_X7_Y14_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2264  ; MLABCELL_X13_Y14_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2265  ; LABCELL_X10_Y18_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2266  ; MLABCELL_X18_Y14_N21 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2267  ; LABCELL_X16_Y15_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2268  ; LABCELL_X10_Y14_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2269  ; LABCELL_X17_Y16_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2270  ; LABCELL_X10_Y17_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2271  ; LABCELL_X10_Y16_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2272  ; LABCELL_X14_Y15_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2273  ; LABCELL_X10_Y18_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2274  ; LABCELL_X16_Y15_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2275  ; LABCELL_X20_Y13_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2276  ; LABCELL_X20_Y17_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2277  ; LABCELL_X21_Y17_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2278  ; LABCELL_X10_Y18_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2279  ; MLABCELL_X9_Y18_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2280  ; MLABCELL_X9_Y18_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|mylsu:lsu1|RAM:ram_3|ram~2281  ; LABCELL_X16_Y18_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|pc[0]~21                       ; LABCELL_X19_Y23_N54  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; mycpu:cp1|rst_or_flush_IDEX_r            ; LABCELL_X19_Y23_N33  ; 198     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_M9   ; 5329    ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; RESET_N~input ; 1039            ;
+---------------+-----------------+


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 4           ;
; Sum of two 18x18                  ; 2           ;
; Total number of DSP blocks        ; 6           ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 1           ;
; Fixed Point Unsigned Multiplier   ; 5           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                          ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; mycpu:cp1|MUL:myMul|Mult0~8   ; Two Independent 18x18 ; DSP_X15_Y29_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mycpu:cp1|MUL:myMul|Mult0~533 ; Sum of two 18x18      ; DSP_X8_Y29_N0  ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mycpu:cp1|MUL:myMul|Mult1~140 ; Sum of two 18x18      ; DSP_X8_Y25_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mycpu:cp1|MUL:myMul|Mult1~481 ; Two Independent 18x18 ; DSP_X15_Y25_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mycpu:cp1|MUL:myMul|Mult0~874 ; Two Independent 18x18 ; DSP_X8_Y27_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mycpu:cp1|MUL:myMul|Mult1~826 ; Two Independent 18x18 ; DSP_X8_Y23_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 25,836 / 140,056 ( 18 % ) ;
; C12 interconnects            ; 355 / 6,048 ( 6 % )       ;
; C2 interconnects             ; 7,574 / 54,648 ( 14 % )   ;
; C4 interconnects             ; 3,950 / 25,920 ( 15 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 2,616 / 140,056 ( 2 % )   ;
; Global clocks                ; 1 / 16 ( 6 % )            ;
; Local interconnects          ; 4,820 / 36,960 ( 13 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 640 / 5,984 ( 11 % )      ;
; R14/C12 interconnect drivers ; 862 / 9,504 ( 9 % )       ;
; R3 interconnects             ; 10,436 / 60,192 ( 17 % )  ;
; R6 interconnects             ; 15,849 / 127,072 ( 12 % ) ;
; Spine clocks                 ; 4 / 120 ( 3 % )           ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 206       ; 0            ; 206       ; 0            ; 0            ; 206       ; 206       ; 0            ; 206       ; 206       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 98           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 206          ; 0         ; 206          ; 206          ; 0         ; 0         ; 206          ; 0         ; 0         ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ; 108          ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[34]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[35]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[34]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[35]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 3.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                         ;
+-----------------------------------------+-----------------------------------------+-------------------+
; Source Register                         ; Destination Register                    ; Delay Added in ns ;
+-----------------------------------------+-----------------------------------------+-------------------+
; mycpu:cp1|inst_r[27]                    ; mycpu:cp1|imm_r[7]                      ; 0.342             ;
; mycpu:cp1|controller:mycontroller|ps[1] ; mycpu:cp1|controller:mycontroller|ps[0] ; 0.337             ;
; mycpu:cp1|controller:mycontroller|ps[0] ; mycpu:cp1|controller:mycontroller|ps[1] ; 0.319             ;
; mycpu:cp1|inst_r[29]                    ; mycpu:cp1|imm_r[9]                      ; 0.311             ;
; mycpu:cp1|inst_r[30]                    ; mycpu:cp1|imm_r[10]                     ; 0.308             ;
; mycpu:cp1|inst_r[14]                    ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[13]                    ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[12]                    ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[4]                     ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[3]                     ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[2]                     ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[5]                     ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[6]                     ; mycpu:cp1|op_r[1]                       ; 0.304             ;
; mycpu:cp1|inst_r[26]                    ; mycpu:cp1|sel_rd_value_r[1]             ; 0.233             ;
; mycpu:cp1|pc_r[27]                      ; mycpu:cp1|pc_rr[27]                     ; 0.093             ;
; mycpu:cp1|pc_r[31]                      ; mycpu:cp1|pc_rr[31]                     ; 0.092             ;
; mycpu:cp1|pc_r[5]                       ; mycpu:cp1|pc_rr[5]                      ; 0.088             ;
; mycpu:cp1|pc_r[24]                      ; mycpu:cp1|pc_rr[24]                     ; 0.085             ;
; mycpu:cp1|pc_r[20]                      ; mycpu:cp1|pc_rr[20]                     ; 0.085             ;
; mycpu:cp1|pc_r[16]                      ; mycpu:cp1|pc_rr[16]                     ; 0.085             ;
; mycpu:cp1|pc_r[29]                      ; mycpu:cp1|pc_rr[29]                     ; 0.080             ;
+-----------------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 21 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "DE0_CV"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 5329 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'DE0_CV.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:39
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 33% of the available device resources in the region that extends from location X22_Y23 to location X32_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:25
Info (11888): Total time spent on timing analysis during the Fitter is 10.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:14
Warning (169064): Following 98 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin CLOCK4_50 has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 12
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 21
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 43
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 44
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 45
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 46
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 50
    Info (169065): Pin SD_DATA[0] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 51
    Info (169065): Pin SD_DATA[1] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 51
    Info (169065): Pin SD_DATA[2] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 51
    Info (169065): Pin SD_DATA[3] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 51
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 64
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable File: C:/Users/user/Desktop/RISC-V/DE0_CV/design/DE0_CV.sv Line: 68
Info (144001): Generated suppressed messages file C:/Users/user/Desktop/RISC-V/DE0_CV/DE0_CV.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 7380 megabytes
    Info: Processing ended: Thu Dec 11 15:45:18 2025
    Info: Elapsed time: 00:05:08
    Info: Total CPU time (on all processors): 00:31:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/Desktop/RISC-V/DE0_CV/DE0_CV.fit.smsg.


