平成１３年（行ケ）第４７１号 審決取消請求事件
口頭弁論終結日 平成１６年８月２４日
判 決
原 告 富士通株式会社
原 告 富士通ヴィエルエスアイ株式会社
原告ら訴訟代理人弁護士 小岩井雅行
原告ら訴訟代理人弁理士 恩田博宣
同 恩田誠
同 藤田元子
被 告 特許庁長官 小川洋
指定代理人 山本穂積
同 小林信雄
同 涌井幸一
同 高橋泰史
同 宮下正之
主 文
事実及び理由
第１ 当事者の求めた裁判
(1) 特許庁が不服２０００－４５１号事件について平成１３年９月３日にした
審決を取り消す。
(2) 訴訟費用は被告の負担とする。
主文と同旨
第２ 当事者間に争いのない事実等
原告らは，平成３年２月１４日，発明の名称を「半導体記憶装置」とする発
明（請求項の数は１である。）について，特許出願（平成３年特許願第２１１８９
号，以下「本件出願」という。）をし，平成１１年１２月３日付けで拒絶査定（以
下「本件査定」という。）を受けたため，平成１２年１月１３日，これに対する不
服の審判を請求した。
特許庁は，これを不服２０００－４５１号として審理した。原告らは，この
審理の過程で，平成１２年１月１３日付け及び同１３年４月２７日付手続補正書に
より，本件出願の願書に添付された明細書につき，補正をした（以下，この補正後
のものを「本件明細書」という。）。特許庁は，審理の結果，平成１３年９月３
日，「本件審判の請求は，成り立たない。」との審決をし，その謄本を，同月１８
日，原告らに送達した。
それぞれが共通の内部電源線に接続された複数のインバータで構成されたリ
ングオシレータと，外部電源線と前記内部電源線の間に設けられ，前記外部電源線
の電圧変動に関わらず一定電圧の内部電源を前記内部電源線に供給する電源回路と
を有し，前記リングオシレータの発振周波数に基づく周期で記憶セルのリフレッシ
ュを行う半導体記憶装置。
別紙審決書の写しのとおりである。要するに，本願発明は，特開昭６０－４
を「引用発明」という。）及び特開昭５７－１０１７３１号公報（以下，審決と同
じく「引用例２」という。）に基づいて，当業者が容易に発明をすることができた
ものであるから，特許法２９条２項により，特許を受けることができない，とする
ものである。
(1) 引用発明の内容（別紙３参照）
「・・・引用例１には，疑似（判決注・「擬似」の誤記と認める。以下，審
決の引用部分について同じ。）スタティックメモリの内部リフレッシュモードにお
いて，複数のインバータからなる発振部の発振周波数に基づく一定周期でリフレッ
シュを行う発明が記載されている」（審決書２頁）
(2) 本願発明と引用発明との一致点
「複数のインバータで構成されたリングオシレータの発振周波数に基づく周
期で記憶セルのリフレッシュを行う半導体記憶装置。」（審決書３頁）
(3) 本願発明と引用発明との相違点
「前者（判決注・本願発明）は，リングオシレータがそれぞれが共通の内部
電源線に接続され，外部電源線と前記内部電源線の間に設けられ，前記外部電源線
の電圧変動に関わらず一定電圧の内部電源を前記内部電源線に供給する電源回路と
を有するのに対し，
後者（判決注・引用発明）は，そのように構成されていない点で相違して
いる。」（審決書３頁）
第３ 原告らの主張の要点
審決は，引用発明の認定及び一致点の認定を誤り（取消事由１），相違点に
ついての判断を誤る（取消事由２）とともに，顕著な作用効果も看過している（取
消事由３）ものであって，違法として取り消されるべきである。
(1) 審決は，第２の４(1)のとおり，引用発明を認定した上で，
「後者（判決注・引用発明）の「複数のインバータからなる発振部」は，そ
の第１図の回路構成からみてリングオシレータであるから，前者（判決注・本願発
明）の「複数のインバータで構成されたリングオシレータ」に対応する」（審決書
として，第２の４(2)のとおり，一致点の認定を行っている。しかし，この一
致点の認定は誤りである。
(2) 本願発明の「複数のインバータで構成されたリングオシレータ」はリフレ
ッシュ動作の周期設定回路に，その基礎となる発振周波数を提供するものである。
他方，引用発明の，「複数のインバータからなる発振部」（審決の認定で
は，引用例１の第１図の回路構成のものである。）（以下，「引用例１発振部」と
いう。）は，複数のインバータで構成されたリングオシレータではあるものの，基
板電圧発生回路のためのリングオシレータであって，リフレッシュ動作の周期設定
のためのリングオシレータではない。
基板電圧発生回路は，トランジスタの安定動作を目的として半導体基板に
電圧を与える電圧発生回路であり，これに対し，リフレッシュ回路はリフレッシュ
動作を目的として動作制御信号を出力する周期設定回路である。これらは全く異な
る。このことは，甲第５号証（鈴木八十二編著「半導体ＭＯＳメモリとその使い
方」）に，基板電位発生回路とリフレッシュ回路とが区別して記載されていること
からも明らかである（３５頁の図３・１）。
したがって，引用例１発振部は，本願発明の「複数のインバータで構成さ
れたリングオシレータ」に相当しない。
(3) 被告は，乙第１号証（特開昭５９－１６２６９０号公報）に記載された周
知事項を参酌すれば，引用例１発振部に，セルフリフレッシュタイマが接続されて
いることは明らかである，と主張する。
しかし，乙第１号証に記載されている，一つのリングオシレータに，基板
電圧発生回路と自動リフレッシュタイマとの両方を共通に接続する構成（以下「共
通接続構成」ともいう。別紙４，５参照）は，一般的な構成であるとまではいえ
ず，引用発明が，この共通接続構成を備えているとはいえない。理由は，以下のと
おりである。
ア 基板電圧発生回路では，基板電圧が所定レベルに達しない場合にだけ，
そのオシレータを動作させ（間欠動作），消費電力の低減を図ることが広く行なわ
れている。他方，セルフリフレッシュ動作は定期的に行わねばならず，そのための
オシレータの動作は，一時的にでも，止めることができない。
両者は，動作態様が異なるから，一つのリングオシレータに兼ねさせる
ことはできない。
イ 基板電圧発生回路は，基板電流の吸収能力を調整して設定された基板電
位を安定させるために，複数種のオシレータ（さらにはポンプと基板電位検出回
路）を備えなければならない。他方，リフレッシュタイマは，１００万個以上もあ
るメモリセルのそれぞれの特性に応じて発振周波数を微調整する必要がある。
両者は周波数の調整機能が異なるので，それぞれ，専用のオシレータを
設けた方が，設計上簡易である。
ウ 甲第７号証（特開平２－３１２０９５号公報）には，その第３図に，セ
ルフリフレッシュモードを有するＤＲＡＭについて，基板バイアス電圧発生回路４
また，第４図に，基板バイアス電圧発生回路４１がリングオシレータ４１１を備え
ること（リングオシレータ４１１の構成は第６図に示されている。）が，第７図
に，セルフリフレッシュ用タイマ９３がリングオシレータ９３－１を備えること
が，それぞれ記載されている。
すなわち，甲第７号証には，従来の構成として，基板電圧発生回路用リ
ングオシレータ４１１とセルフリフレッシュタイマ用リングオシレータ９３－１と
を，別々に設ける構成が開示されている（別紙６参照）。
エ 以上のとおり，乙第１号証に記載されている共通接続構成は，一般的に
採用されているものとはいえないから，引用例１発振部に，セルフリフレッシュタ
イマが接続されている，と解釈することは困難である。
(1) 審決は，相違点について，
「上記引用例２には，電源電圧の変動を除去するために，リングオシレタ
ー回路１に定電圧回路５を介して電源を供給するようにして，一定の発振周波数を
得ることが記載されている。
上記引用例２には，リングオシレター回路の電源電圧が変動するとその
発振周波数が変動することが示唆されている。そうすると，後者（判決注・引用発
明）のリングオシレータも電源電圧の変動によりその発振周波数が変動することは
明らかである。そして，後者は，一定周期でリフレッシュを行う半導体記億装置に
関する発明であるから，上記引用例２の技術思想を適用して，電源電圧が変動して
も，リングオシレータの発振周波数を一定とするために，リングオシレータを構成
する複数のインバータが共通の内部電源線に接続され，外部電源線と内部電源線と
の間に定電圧回路を設けるようにすることは当業者が容易に推考し得ることであ
る。」（審決書３頁）
と判断している。しかし，この判断は，誤っている。
(2) 引用例１，引用例２及び乙第１号証のいずれにも，本願発明の重要な技術
思想は，全く開示されていない。
ア 本願発明の技術思想
ＤＲＡＭは，外部電源電圧Ｖｃｃが高ければ高いほど記憶セルのデータ
保持能力が向上するため，リフレッシュ動作周波数は低くても（リフレッシュの間
隔が長くても）よくなり，逆に，外部電源電圧Ｖｃｃが低ければ低いほどリフレッ
シュ動作周波数を高くする（リフレッシュの間隔を短くする）必要がある（別紙７
の図１の太線）。
しかし，複数のインバータで構成されたリングオシレータは，外部電源
電圧Ｖｃｃが上昇すると，その発振周波数が上がるので（別紙７の図１の破線，本
件明細書図５），リングオシレータの発振パルス信号を計数して決定するリフレッ
シュ動作周波数も上昇する（リフレッシュ周期は短くなる。）。すなわち，外部電
源電圧Ｖｃｃが上昇した場合，必要とするリフレッシュ動作周波数は低くてもよい
にもかかわらず，逆に高くなるという関係がある（以下，「本件相関関係」ともい
う。別紙７の図１のＶ１からＶ２まで）。すなわち，外部電源電圧Ｖｃｃが上昇す
ると，無駄な電力を消費することになるのである。
本願発明は，本件相関関係に着目し，定電圧回路を採用してリングオシ
レータの動作電源電圧を一定にすることにより，リフレッシュ動作周波数を一定と
し，大幅な省電力化を達成したものである（別紙７の図２の細線）。
イ 引用発明は，１で述べたとおり，基板電圧発生回路に関する発明であ
る。引用例１には，リフレッシュ動作に関する記載はあるものの，あくまでも基板
電圧発生回路に関する発明の背景技術として，その動作の原理を説明したものに過
ぎず，それは，本件明細書に記載された従来技術と何ら相違するものではない。そ
のため，本件相関関係に関する記載も全く存在しない。引用例１には，本願発明に
おける，定電圧回路を設ける動機が，全く存在しない。
ウ 引用例２には，リングオシレータに定電圧電源を用いることが記載され
ている（別紙８参照）。しかし，これは，温度検出器において，電源電圧が変動し
ても正確な温度を検出できるようにするためであり，ＤＲＡＭとは無関係なもので
ある。引用例２にも，本件相関関係の開示も示唆もされていない。引用例２記載の
定電圧回路を引用例１記載のＤＲＡＭのリフレッシュ動作に適用しようとする動機
が全く存在しない。
エ 乙第１号証にも，上記の本願発明の技術思想は開示されていない。
乙第１号証の
「ＤＲＡＭの最小動作周期は，たとえば２７０ｎｓｅｃであり，このと
きの基板電流は数１０μＡと大きいので基板電圧発生回路はこの基板電流を吸収で
きる能力をもたせる必要がある。ところがＡＴＲＦモードではリフレッシュ周期は
基板電圧発生回路の能力を下げることができ，基板電圧発生回路で消費される電力
を大幅に下げることが可能になる」（２頁左下欄）
との記載によれば，乙第１号証に開示されている周知技術は，動作周期が
短い（動作周波数が高い）ため通常動作時は基板電流が大きく，基板電圧発生回路
は大きな基板電流吸収能力を必要とするので，オシレータの発振周波数を高く設定
する一方，ＡＴＲＦモード時は基板電流が少なく，基板電圧発生回路は大きな吸収
能力を必要としないので，オシレータの発振周波数を低く設定するものである。
すなわち，乙第１号証は，通常動作時とリフレッシュ動作時とでオシレ
ータの発振周波数を異ならせる，との考えを開示するにとどまり，外部電源電圧の
変動により，セルフリフレッシュの周期が変動することを防止することにまで言及
するものではない。
オ 被告は，乙第３号証（特開昭６３－６９３１４号公報），第４号証（特
開昭６３－１８９０１０号公報）及び第５号証（特開平２－２２０２６５号公報）
によれば，インバータの伝播遅延時間が電源電圧の増加に伴い単調減少すること，
複数のインバータからなるオシレータの発振周波数が，同伝播遅延時間に依存して
電源電圧の増加に伴い高くなることは当業者にとって明らかであるから，引用例１
発振部の発振周波数は電源電圧の増加に対して高くなり一定にならないことは当然
であり，発振部の電源電圧が変動すれば一定周期でリフレッシュを行うことができ
なくなることも明らかである，と主張する。
インバータ伝播遅延時間が電源電圧の増加に伴い単調減少すること，複
数のインバータからなるオシレータの発振周波数が電源電圧の増加に伴い高くなる
ことについては，争わない。しかし，前記のとおり，本願発明のポイントは本件相
関関係に着目した点にあり，この相関関係に着目したからこそ，一定周期にしても
リフレッシュ動作に支障を来たすことはないと分かるのである。リングオシレータ
の発振周波数特性だけを見ていたのでは，リングオシレータの発振周波数を一定に
しようとする動機は生じない。
(3) 引用例１発振部に，セルフリフレッシュタイマが接続されていると解釈す
ることができないことは，前記のとおりである。そもそも引用例１発振部にセルフ
リフレッシュタイマが接続されていることが明確でない以上，引用発明に，引用例
(4) 仮に，引用例１発振部にセルフリフレッシュタイマが接続されていると解
釈することができるとしても，引用発明に，定電圧回路を設けることは技術的に困
難である。理由は次のとおりである。
ア 甲第９号証の１（特開平９－５５０８４号公報），２（特開平７－１９
高くなるほど，基板電流が増大することがわかる。基板電流が増大すると，基板電
圧発生回路の基板電流吸収能力も大きくしなければならず，そのためにはオシレー
タの発振周波数を高くしなければならないことが明らかである。
しかし，基板電圧発生回路用オシレータに，定電圧回路から電源を供給
し，外部電源電圧の変動にかかわらずその発振周波数を一定にする構成では，外部
電源電圧が高くなった時に増大する基板電流を吸収することができない。
したがって，基板電圧発生回路用（を兼ねる）オシレータに，外部電源
電圧の変動を除去する定電圧回路を付加することはできない。
イ 被告は，乙第１号証において，オシレータの発振周波数が基板電圧発生
回路に直接影響を及ぼさないように工夫することは，当業者が当然考えるべきこと
であると主張し，そのための構成の一例として，乙第２号証（特開平１－１４９２
確かに，乙第２号証には，オシレータの発振周波数が基板電圧発生回路
に直接影響を及ぼさないようにする工夫（基板電位検出回路４でスイッチ６を制御
することにより，基板バイアス電圧発生回路１がオシレータ２の発振周波数に同期
しないようにすること）が開示されている（第１図，別紙９参照）。
しかし，乙第２号証の構成（基板電位検出回路４）は，予め定めた一定
の基板電圧値を維持するために，基板電圧の変動分に相当する基板電流を吸収する
ものに過ぎない。外部電源電圧の上昇時に増大する基板電流を吸収するためにオシ
レータの発振周波数を高くするものではない。
したがって，乙第１号証に，オシレータの発振周波数が基板電圧発生器
に直接影響を及ぼさない，乙第２号証の構成を加えたとしても，共通接続構成にお
ける吸収能力の問題点（外部電源電圧上昇時に増大する基板電流を吸収することが
できないとの問題点）が解決されるものではない。
この問題を解決するには，前記のとおり，オシレータの発振周波数を高
める必要があるところ，そうすると，記憶装置の待機時の消費電力を大幅に増やし
てしまうという問題が生じ，電力の消費を抑えることが困難になる。
ウ 以上のとおりであるから，乙第１号証を参照して，引用発明が，複数の
インバータからなる発振部に，基板電圧発生回路とセルフリフレッシュモードのタ
イマ回路とが接続された共通接続構成を有すると仮定し，さらに，乙第２号証記載
の発明を考慮に入れても，依然として，被告のいう共通接続構成では，定電圧回路
を付加することはできないのである。
(5) したがって，引用発明及び引用例２に基づいて，本願発明を当業者が容易
に推考することができたとする審決の判断は，誤りである。
(1) 審決は，「また，本願発明の効果についてみても，上記構成の採用に伴っ
て当然に予測される程度のものにすぎず，格別顕著なものがあるとは認められな
い。」（審決書３頁），としている。
しかし，審決は，本願発明の，外部電源電圧が変動してもセルフリフレッ
シュ時の消費電流が変化することはない，という顕著な作用効果を看過している。
(2) 前記のとおり，ＤＲＡＭのセルフリフレッシュ動作時において，外部電源
電圧が高くなると，無駄な電流が消費されることになる（甲第６号証）。しかし，
本願発明では，リングオシレータが外部電源電圧の変動によらず一定値の内部電源
電圧を供給されるから，外部電源電圧が変動しても，セルフリフレッシュのための
消費電流が変化することはない（甲第６号証の図５）。
昨今，コンピュータの省電力管理は重要な課題であり，本願発明はそれに
大きく寄与するもので，技術的に価値の高いものである。現実に，市場に出回って
いるほとんどのＤＲＡＭ製品は定電圧回路を用いている（甲第８号証）。
この効果は，引用例１と引用例２の寄せ集めでは得られない，顕著な作用
効果である。
(3) 被告は，引用例１には，リフレッシュ周期が長いほどリフレッシュに要す
る電流は少なくなることが記載されているから，外部電源電圧が高くなったとして
もリフレッシュ周期を一定にすればリフレッシュに要する電流が変動しないことは
明らかであって，原告ら主張の効果は当業者が予測し得る効果に過ぎないと主張す
る。
被告が引用する，引用例１の「セルフリフレッシュ時のタイマ周期はメモ
リセルのリフレッシュ周期よりも短かくする必要があるが，それでもリフレッシュ
周期は長いのでリフレッシュに要する電流は少なくなる。」（甲第３号証１頁右
欄）との記載は，リフレッシュ動作時の消費電流が，最小動作サイクル時の消費電
流よりも少なくなることを意味するだけであり，リフレッシュ周期が長いほどリフ
レッシュに要する電流が少なくなることを意味するものではない。
第４ 被告の反論の要点
原告らは，引用発明において，基板電圧発生回路用オシレータ（引用例１発
振部）に，セルフリフレッシュ用の周期設定回路は接続されていない（兼ねていな
い），と主張する。
乙第１号証には，基板電圧発生回路と自動リフレッシュタイマーとを共に，
リングオシレータに接続することが開示されており，この構成は周知の事項であ
る。したがって，引用例１発振部にも，セルフリフレッシュモードのタイマ回路が
接続されている。
審決の，引用発明と本願発明との一致点の認定に，誤りはない。
(1) 原告らは，引用例１，引用例２及び乙第１号証には，本件相関関係は開示
も示唆もされていないとして，引用例１に定電圧回路を設ける動機が存在せず，引
用例２は温度検出器に関するものであり，ＤＲＡＭの特性，ひいてはリフレッシュ
周波数特性の変動に着目することはあり得ないから，これをＤＲＡＭのリフレッシ
ュ周期設定回路に適用しようとする動機も存在しない，などとして，引用例１と引
用例２とを組み合わせることは容易に推考できるものではない，と主張する。
(2) 乙第３号証ないし第５号証には，インバータが，電源電圧の増加に対応し
て伝搬遅延時間が単調減少するという特性を有することが開示されている。そし
て，複数のインバータからなるリングオシレータの発振周波数は，インバータの伝
搬遅延時間により決定されるから，電源電圧の増加に応じてその周波数が高くなる
ことは当然である。
このことから，引用例１発振部の電源電圧が変動すれば，発振周波数が高
くなり，引用発明において，一定周期でリフレッシュを行うことができなくなるこ
とも明らかである。
そして，リフレッシュ周期が短いほど，消費電流が大きくなることも，周
知の技術である（特開昭６３－１３３３９２号公報・乙第６号証）。
(3) 引用例２は，温度検出器に関するものであるものの，リングオシレータ
に，定電圧回路を介して一定の電源電圧を供給すると，リングオシレータの周波数
も一定となり，電源電圧の変動の影響を除去できることが記載されている。
しかも，引用例１と引用例２は，リングオシレータに関する点で，共通の
技術分野に関するものである。
(4) そうすると，引用例１において，セルフリフレッシュのための消費電力が
増加するのを防止するため，リングオシレータの発振周波数が変わらないように
し，そのために，引用例２のリングオシレータの電源電圧を定電圧回路を介して供
給するという技術思想を，引用発明に適用することは，動機付けもあり，当業者が
容易に推考し得ることである。
(5) 原告らは，引用発明が，乙第１号証のような共通接続構成を備えると仮定
しても，同共通接続構成に定電圧回路を接続すると，外部電源電圧が高くなった時
でも発振周波数は一定となり基板電圧発生回路は増大する基板電流を吸収すること
ができないから，基板電圧発生回路用オシレータに定電圧回路を付加することはで
きない，と主張する。
乙第２号証には，共通接続構成において，リングオシレータの発振周波数
が基板電圧発生回路の出力に直接影響を及ぼさないような構成（乙第２号証の場合
はスイッチ回路６）が開示されている。基板電圧発生回路の出力を考慮せずに，リ
ングオシレータの発振周波数を，セルフリフレッシュのためのタイマ回路として最
適な周波数に設定する程度のことは，当業者が当然に工夫することである。
したがって，引用発明に定電圧回路を付加することができない，とはいえ
ない。
原告らは，審決が，本願発明の，外部電源電圧が変動してもセルフリフレッ
シュ時の消費電流が変化することはないとの効果を看過している，と主張する。
引用例１の「セルフリフレッシュ時のタイマ周期はメモリセルのリフレッシ
ュ周期よりも短かくする必要があるが，それでもリフレッシュ周期は長いのでリフ
レッシュに要する電流は少なくなる。」（１頁右下欄）との記載，及び，乙第６号
証（特開昭６３－１３３３９２号公報）の「一般に，自動リフレッシュ時の半導体
メモリの消費電流はリフレッシュ動作の頻度，即ちタイマー周期によって決定さ
れ，タイマー周期が短い程消費電流が大きい。」（２頁左上欄）との記載によれ
ば，セルフリフレッシュ時の消費電流は，リフレッシュ動作周期が短いほど大き
く，長いほど小さくなることは，周知技術であったと認められる。
リフレッシュ動作周期を一定にすれば消費電流が変動しないことは当業者に
とって明らかなことであって，原告らが主張する作用効果は，引用例１の記載及び
周知事項に基づいて，当業者が容易に予測し得る程度のものに過ぎない。
第５ 当裁判所の判断
(1) 審決の引用発明の認定は，「上記引用例１には，疑似スタティックメモリ
の内部リフレッシュモードにおいて，複数のインバータからなる発振部の発振周波
数に基づく一定周期でリフレッシュを行う発明が記載されている。」（審決書２
頁）というものである。
(2) 引用例１には，以下の記載がある。
ア「ダイナミックメモリでは・・・スタンドバイ時にもメモリセルの内容を
リフレーシュしなければならず・・・この欠点を改善するため，内部リフレッシュ
回路を内蔵し，スタンドバイ時には自動的にリフレッシュを行なう擬似スタティッ
クメモリの開発が行なわれるようになってきた。」（甲第３号証１頁左下欄～右下
欄）
イ「擬似スタティックメモリの内部リフレッシュモードには，・・・パルス
リフレッシュモードと， をロウレベルに保ってタイマ回路で決められる一
定周期で自動的にリフレッシュを行なうセルフリフレッシュモードがある。セルフ
リフレッシュ時のタイマ周期はメモリセルのリフレッシュ周期よりも短かくする必
要があるが，それでもリフレッシュ周期は長いのでリフレッシュに要する電流は少
なくなる。」（１頁右下欄）
ウ「ところが基板電圧発生回路を内蔵した擬似スタティックメモリでは，基
板電圧発生回路は最小動作サイクル時に発生する基板電流を吸収できる能力が必要
なため，セルフリフレッシュモード時に，基板電圧発生回路で消費される電流は減
少せず，全電流に占める割合が大きくなる欠点がある。」(１頁右下欄～２頁左上
欄）
エ「基板電圧発生回路の発振周期は，擬似スタティックメモリが最小動作サ
イクル時に発生する基板電流を吸収できるよう短かく設定することが必要である。
その結果，セルフリフレッシュ時には，タイマ周期が長くなり，リフレッシュに要
する電流が少なくなっても，基板電圧発生回路で消費される電流は，その発振周期
は短いままなので少くなることはない。」（２頁左上欄～右上欄）
オ「本発明の目的は，上記の欠点を除去することにより，セルフリフレッシ
ュ時の消費電流を少くしたところの基板電圧発生回路を有する擬似スタティックメ
モリを提供することにある。」（２頁右上欄）
カ「本発明の擬似スタティックメモリは，・・・基板電圧発生回路の駆動を
通常動作時には内部クロックでリフレッシュ時には外部クロックで行うよう制御す
る制御回路を有する」（２頁右上欄）
キ「第１図は従来の擬似スタティックメモリの一例に用いられる基板電圧発
生回路の一例の回路図である。トランジスタＱ１～Ｑ６からなるインバータ３段の発
振部と，トランジスタＱ７，Ｑ８と容量Ｃ１からなるチャージポンプ部から構成され
ている。」（２頁左上欄）
ク「実施例に用いられる基板電圧発生回路は，第１図の従来の基板電圧発生
回路に入力バッファ部とスイッチ部からなる制御回路１１を付加し」（２頁左下
欄）
ケ「通常動作時には内部クロックφ２がロウレベルとなり，スイッチングト
ランジスタＱ１１，Ｑ１２がオンし，発振部出力でチャージポンプ部を駆動する。セ
ルフリフレッシュ時には内部クロックφ２がハイレベルとなり，スイッチングトラ
ンジスタＱ１３，Ｑ１４がオンし，外部クロックφ１でチャージポンプ部を駆動する。
セルフリフレッシュ時には，タイマ周期が長くなり，基板電流が少なくなるので外
部クロックφ１の周期を長くすることができ，基板電圧発生回路で消費される電流
を減少させることができる。」（２頁左下欄～右下欄）
(3) 以上の記載から，引用例１には，実施例として，内部リフレッシュ回路及
び基板電圧発生回路を内蔵した擬似スタティックメモリにおいて，発振部（３段の
インバータ）とチャージポンプ部とからなる基板電圧発生回路を，通常動作時には
発振部の出力で，セルフ（内部）リフレッシュ時には外部クロックでそれぞれ駆動
することが記載されている。
しかし，引用例１には，内部リフレッシュ回路の具体的構成やその周期の
設定方法について記載はなく，引用例１発振部と内部リフレッシュ回路との接続関
係についての記載はない。
したがって，引用例１発振部が，セルフリフレッシュのための周期設定回
路を兼用しているとまでは認められない。
(4) 被告は，乙第１号証を挙げ，周知技術（共通接続構成）を参照すれば，引
用例１発振部に，セルフリフレッシュの周期設定回路（タイマ回路）が接続されて
いることは明らかである，と主張する。
確かに，乙第１号証には，基板電圧発生回路のオシレータと自動リフレッ
シュタイマのオシレータとを共用することが記載されている（第１図参照）。
他方，甲第７号証には，次の記載がある。
ア「例えば山田等が，電子通信学会論文誌，１９８３年１月，第Ｊ６６－Ｃ
巻，第１号，第６２頁ないし第６９頁に掲載された論文”Auto/Self Refresh 機能
内蔵 64Kbit MOSダイナミックRAM”で解説しているように，リフレッシュ用のアド
レスを発生するアドレスカウンタと各行のリフレッシュのタイミングを与えるタイ
マ回路とを内蔵し，自動的にリフレッシュ動作を実行するセルフリフレッシュモー
ドを有するＤＲＡＭが考案され実用化されている。
このセルフリフレッシュ動作については上述の文献に詳しく解説されて
いるが，以下，図面を参照して簡単に説明する。
第３図はセルフリフレッシュモードを有する従来の６４ＫビットＤＲＡ
Ｍの構成の一例を示すブロック図である。」（甲第７号証２頁左下欄～右下欄）
イ「タイマ９３はリフレッシュ制御回路９２からのリフレッシュ指示信号φ
ｒに応答して予め定められた間隔でリフレッシュ要求信号φＲを出力する。リフレッ
シュアドレスカウンタ９４はこのタイマ９３からのリフレッシュ要求信号φＲに応
答してそのカウント値が増分され，そのカウント値に対応するリフレッシュアドレ
スＱ０～Ｑ６をアドレス切替回路９５に与える。」（同３頁右上欄）
ウ「第４図は従来のセルフリフレッシュモードを有するＤＲＡＭの基板バイ
アス電圧発生回路の一例を示す図である。第４図において，基板バイアス電圧発生
回路４１は所定の周波数の発振信号φＣＰを出力するリングオシレータ４１１と，リ
ングオシレータ４１１からの発振信号を受けるチャージポンプ用キャパシタＣと，
ノードＮＢと接地電位との間に設けられ，・・・」（同４頁右上欄）
エ「第６図は第４図の基板バイアス発生回路４１におけるリングオシレータ
第７図は第３図に示されるタイマ９３の構成の一例を示す図である。図
において，タイマ９３はリフレッシュ制御回路９２からの信号φｒに応答して活性
化されて発振動作を行なうリングオシレータ９３－１と，・・・とを備える。」
（同４頁右下欄～５頁左上欄）
以上の記載（なお，上記論文は，乙第２号証の２頁においても，従来
技術を開示するものとして引用されている。）によれば，セルフリフレッシュタイ
マの周期設定用の発振器（リングオシレータ）を，基板電圧発生回路とは別に設け
る構成も存在し，周知であったと認めることができる。
引用例１の出願時，基板電圧発生回路とタイマ回路がオシレータ（発振
器）を共用する構成（共通接続構成）も，それぞれが専用のオシレータを有する構
成も，共に存在しており，共通接続構成が唯一の構成であるとか，一般的に広く用
いられていた構成であるとはいえないのであるから，それが引用発明において採用
されていたと認めることはできない。
(5) しかし，(4)において引用した甲第７号証の記載からは，引用例１の出願時
において，擬似スタティックメモリのセルフリフレッシュの周期設定用の回路とし
て，リングオシレータを使用することは，周知の技術であったと認めることができ
る。
そうすると，引用例１発振部が，セルフリフレッシュの周期設定回路を兼
ねることが記載されていない以上，それとは別個に，リングオシレータが設けられ
ていると理解することがより自然である。このことは，(2)エにおいて認定したとお
り，引用例１において，基板電圧発生回路の発振周期と，セルフリフレッシュ時の
タイマ周期が異なる（後者が長い）ことが開示されていることからも，根拠付ける
ことができる。
(6) 審決は，引用発明の認定に先立ち，まず，
「「〔発明の属する技術分野〕
本発明は疑似スタティックメモリに関する。
〔従来技術〕・・・疑似スタティックメモリの内部リフレッシュモード
には，・・・ＲＦＳＨバーをロウレベルに保ってタイマ回路で決められる一定周期
で自動的にリフレッシュを行なうセルフリフレッシュモードがある。」（１頁左下
欄第１１行～右下欄第１４行）」
と，引用例１の記載を引用して，引用発明が一般的な擬似スタティックメモ
リであることを指摘している。(5)で認定したとおり，擬似スタティックメモリであ
ることから，引用発明はセルフリフレッシュの周期設定の回路としてリングオシレ
ータを備えていると認められるから，「疑似スタティックメモリの内部リフレッシ
ュモードにおいて，複数のインバータからなる発振部の発振周波数に基づく一定周
期でリフレッシュを行う発明」との引用発明の認定に誤りがないことは明らかであ
る。そして，引用発明が備えていると認められる内部リフレッシュのためのリング
オシレータが，本願発明のリングオシレータに対応することは当然であるから，本
願発明と引用発明との一致点の認定にも誤りはないことになるのである。
(7) 引用例１発振部は，基板電圧発生回路に接続されていることは明らかであ
るものの，リフレッシュ動作の周期設定のための回路であるかどうかは不明である
から，審決が，「後者（判決注・引用発明）の「複数のインバータからなる発振
部」は，その第１図の回路構成からみてリングオシレータであるから，前者（判決
注・本願発明）の「複数のインバータで構成されたリングオシレータ」に対応す
る・・・」（審決書３頁）としているのは，適切な表現ではない。しかし，上記の
とおり本願発明と引用発明との一致点の認定の結論自体に誤りはないから，審決の
結論に影響を及ぼすものではない。
(8) 以上のとおりであるから，取消事由１には理由がない。
(1) 下記のとおり，本件証拠中には，次の記載がある。
ア 乙第３号証
「このようなＣＭＯＳインバータを多段接続して成る可変遅延回路は，電
源電圧の変化に応じて第４図に示すように遅延時間が変化する特性を有している。
このような特性は，ＣＭＯＳインバータのオン・オフ出力の立上りや立下りに生ず
る時定数曲線が電源電圧の変化に応じて変化する，即ち容量負荷の電圧が次段のＣ
ＭＯＳインバータのスレッショルドレベルに達するまでの時間が電源電圧に応じて
変化することにより生じるものである。」（２頁右上欄）。
イ 乙第４号証
「第４図に一般的な高速型ＣＭＯＳ論理素子の「伝播遅延時間－電源電圧
依存性」を，第５図に同ＣＭＯＳ論理素子の「伝播遅延時間－温度依存性」を示
す。
高速型ＣＭＯＳ論理素子は動作電源電圧範囲が例えば２Ｖ～６Ｖと広
く，かつその範囲で図示の如く電源電圧の増加に対し伝播遅延時間が単調減少する
という特性を持つ。また，その変化量も大きい。」（２頁左下欄）。
「第１図に示す回路においては，可変電圧源１０４によってインバータ１
ことができ，したがって，発振周波数を容易に変えることができる。」（３頁左上
欄）
ウ 乙第５号証
「現在使用されているＣ－ＭＯＳやＴＴＬ等で構成されたインバータは，
第２図に示すように，電源電圧を変化させることにより，その通過時間（群遅延時
間）が変化するようになっている。」（３頁左下欄）
エ 乙第６号証
「一般に，自動リフレッシュ時の半導体メモリの消費電流はリフレッシュ
動作の頻度，即ちタイマー周期によって決定され，タイマー周期が短い程消費電流
が大きい。」（２頁左上欄）
(2) 以上からは，本件出願時において，外部電源電圧が上昇すると，リングオ
シレータの発振周波数が高くなること，セルフリフレッシュの頻度が高く（リフレ
ッシュ動作の周期が短く）なると，消費電流が増加することは，周知の技術であっ
たと認めることができる（なお，１(2)イ及びエで認定した引用例１の記載からも，
リフレッシュ周期が長いと，リフレッシュに要する電流が少なくなることを，当業
者が読み取ることは十分可能である，と認められる。）。
半導体回路において，性能との兼ね合いはあるものの，消費電力を少なく
することは，当業者が当然心がけているものであることはいうまでもない。そのた
めに，セルフリフレッシュの周期を短くしないこと，すなわち，セルフリフレッシ
ュ動作の周期設定のためのリングオシレータの電源電圧を，高くしないこと（一定
に保つこと）は，擬似スタティックメモリのセルフリフレッシュの消費電力を増や
さないための，本件出願時における当業者の周知技術であった，と認めることがで
きる。
引用例２（甲第４号証）には，複数のインバータからなるリングオシレー
タの発振周波数の電源電圧の変動による変動をなくして，発振周波数を一定とする
手段として，定電源電圧回路を挿入することが記載されている。
そして，引用例１及び引用例２のいずれも，リングオシレータの分野で共
通するものであるから，引用例２の定電源電圧回路を引用例１の内部リフレッシュ
回路に適用することは，当業者が容易に推考することであると認められる。
(3) 前記のとおり，引用発明は，基板電圧発生回路とリフレッシュの周期設定
回路において，リングオシレータを兼用する構成を持つものではないと理解される
から，その兼用する構成では，定電圧回路を設けることには技術的な困難があると
する原告らの主張は，その当否を検討するまでもなく，採用できない。
(4) 原告らは，本願発明の定電圧回路は，本件相関関係に着目したものであ
り，電源電圧の変動により発振周波数が変動するという単なるオシレータの特性か
ら理解できるものではない，と主張し，また，引用例２記載のリングオシレータの
定電圧電源は，温度検出器において電源変動によらず正確な温度を検出するためで
あり，ＤＲＡＭとは無関係であるから，本件相関関係に着目することはあり得ず，
引用例２記載の定電圧回路を引用例１記載のＤＲＡＭのリフレッシュ動作に適用し
ようとする動機が全く存在しない，と主張する。
引用例１及び引用例２のいずれにも，本件相関関係につき明確な記載はな
いことは，原告らの指摘するとおりである。しかし，そのような記載がなくても，
前記のとおり，本願発明の構成を推考することができる以上，原告らが主張するよ
うな動機はなくてもよい。
前記のとおり，（セルフ）リフレッシュ時の消費電流は，リフレッシュの周
期に依存することが認められるから，原告ら主張の消費電流が変化しない効果は，
リフレッシュの周期を一定にすることによる当然の効果にすぎない。しかも，その
ことは，前記の乙第６号証等の記載から容易に読み取れることである。
したがって，原告らが主張する作用効果は，容易に推考できる本願発明の構
成に当然伴われるものであり，かつ，当業者が容易に予測し得るものにすぎず，特
許を付与するか否かの判断に影響を与える程度のものではない。
以上のとおりであるから，原告ら主張の取消事由は，いずれも理由がなく，
その他，審決には，取消しの事由となるべき誤りは認められない。
よって，原告らの本訴請求を棄却することとし，訴訟費用の負担について，
行政事件訴訟法７条，民事訴訟法６１条，６５条１項本文を適用して，主文のとお
り判決する。
東京高等裁判所知的財産第３部
裁判長裁判官 佐 藤 久 夫
裁判官 設 樂 隆 一
裁判官 高 瀬 順 久
（別紙）
別紙１別紙２別紙３別紙４別紙５別紙６別紙７別紙８別紙９
