{"items":[{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":24,"name":"edaplayground"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":12,"name":"verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":10,"name":"system-verilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":4,"name":"vhdl"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":3,"name":"modelsim"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":2,"name":"clock"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"xilinx"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":2,"name":"uvm"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"c"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"binary"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"octave"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"fpga"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"race-condition"},{"has_synonyms":true,"is_moderator_only":false,"is_required":false,"count":1,"name":"monitor"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"verification"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"low-level"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"digital"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"xilinx-ise"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"subscriber"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"flip-flop"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"iverilog"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"nand2tetris"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"questasim"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"system-verilog-dpi"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"low-level-code"},{"has_synonyms":false,"is_moderator_only":false,"is_required":false,"count":1,"name":"myhdl"}],"has_more":false,"quota_max":10000,"quota_remaining":8854}