TimeQuest Timing Analyzer report for Processor
Wed Nov 29 13:26:46 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.86 MHz ; 5.86 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -169.570 ; -11291.120    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.313 ; -109.366      ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1063.671             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                   ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -169.570 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.007     ; 170.601    ;
; -169.570 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.007     ; 170.601    ;
; -169.378 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 170.413    ;
; -169.378 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 170.413    ;
; -169.369 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 170.404    ;
; -169.369 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 170.404    ;
; -169.234 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.000      ; 170.272    ;
; -169.234 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.000      ; 170.272    ;
; -169.234 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.000      ; 170.272    ;
; -169.150 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.000      ; 170.188    ;
; -169.150 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.000      ; 170.188    ;
; -169.042 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.084    ;
; -169.042 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.084    ;
; -169.042 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.084    ;
; -169.033 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.075    ;
; -169.033 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.075    ;
; -169.033 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.075    ;
; -169.021 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 170.056    ;
; -169.021 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 170.056    ;
; -169.017 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 170.054    ;
; -168.983 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.007     ; 170.014    ;
; -168.980 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.007     ; 170.011    ;
; -168.975 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.007     ; 170.006    ;
; -168.958 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.000    ;
; -168.958 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 170.000    ;
; -168.949 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.991    ;
; -168.949 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.991    ;
; -168.825 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 169.866    ;
; -168.816 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 169.857    ;
; -168.791 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.826    ;
; -168.788 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.003     ; 169.823    ;
; -168.783 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.818    ;
; -168.782 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.817    ;
; -168.779 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.003     ; 169.814    ;
; -168.774 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.809    ;
; -168.685 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.727    ;
; -168.685 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.727    ;
; -168.685 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.727    ;
; -168.641 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 169.676    ;
; -168.641 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.676    ;
; -168.601 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.643    ;
; -168.601 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.643    ;
; -168.570 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 169.608    ;
; -168.559 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.001     ; 169.596    ;
; -168.547 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 169.584    ;
; -168.522 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.001     ; 169.559    ;
; -168.522 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 169.559    ;
; -168.468 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 169.509    ;
; -168.434 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.469    ;
; -168.431 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.003     ; 169.466    ;
; -168.426 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.461    ;
; -168.425 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 169.463    ;
; -168.382 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.001     ; 169.419    ;
; -168.378 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.420    ;
; -168.369 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.411    ;
; -168.367 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.003      ; 169.408    ;
; -168.358 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.003      ; 169.399    ;
; -168.356 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 169.394    ;
; -168.355 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 169.396    ;
; -168.346 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 169.387    ;
; -168.330 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.003      ; 169.371    ;
; -168.330 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 169.371    ;
; -168.321 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.003      ; 169.362    ;
; -168.321 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 169.362    ;
; -168.305 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.347    ;
; -168.305 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.347    ;
; -168.305 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.347    ;
; -168.233 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 169.275    ;
; -168.224 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 169.266    ;
; -168.221 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.263    ;
; -168.221 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.263    ;
; -168.190 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 169.231    ;
; -168.181 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 169.222    ;
; -168.164 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 169.206    ;
; -168.155 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 169.190    ;
; -168.155 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.190    ;
; -168.155 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 169.197    ;
; -168.098 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.422      ; 169.558    ;
; -168.088 ; CU:Step1|stage[4]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 169.129    ;
; -168.054 ; CU:Step1|stage[4]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.089    ;
; -168.051 ; CU:Step1|stage[4]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.003     ; 169.086    ;
; -168.046 ; CU:Step1|stage[4]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 169.081    ;
; -168.021 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 169.063    ;
; -168.010 ; CU:Step1|stage[2]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.003      ; 169.051    ;
; -167.998 ; CU:Step1|stage[2]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 169.039    ;
; -167.973 ; CU:Step1|stage[2]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.003      ; 169.014    ;
; -167.973 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 169.014    ;
; -167.906 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.426      ; 169.370    ;
; -167.897 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; 0.426      ; 169.361    ;
; -167.876 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 168.918    ;
; -167.833 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 168.874    ;
; -167.819 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.861    ;
; -167.819 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.861    ;
; -167.819 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.861    ;
; -167.807 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 168.849    ;
; -167.774 ; CU:Step1|stage[7]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 168.809    ;
; -167.774 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.003     ; 168.809    ;
; -167.735 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.777    ;
; -167.735 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.004      ; 168.777    ;
; -167.706 ; CU:Step1|stage[5]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.003     ; 168.741    ;
+----------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.313 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 6.145      ; 1.618      ;
; -4.268 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 6.096      ; 1.614      ;
; -4.146 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 6.148      ; 1.788      ;
; -4.031 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 5.998      ; 1.753      ;
; -4.025 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 5.998      ; 1.759      ;
; -3.997 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 5.999      ; 1.788      ;
; -3.754 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 6.148      ; 2.180      ;
; -3.603 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 5.999      ; 2.182      ;
; -3.299 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 6.242      ; 2.729      ;
; -3.282 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 6.421      ; 2.925      ;
; -3.216 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 6.156      ; 2.726      ;
; -3.214 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 6.202      ; 2.774      ;
; -3.185 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 6.242      ; 2.843      ;
; -3.165 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 6.189      ; 2.810      ;
; -3.146 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 6.421      ; 3.061      ;
; -3.130 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 6.421      ; 3.077      ;
; -3.119 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 5.997      ; 2.664      ;
; -3.099 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 6.156      ; 2.843      ;
; -3.075 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 6.213      ; 2.924      ;
; -3.072 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 6.408      ; 3.122      ;
; -2.972 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 6.202      ; 3.016      ;
; -2.940 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 6.213      ; 3.059      ;
; -2.924 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 6.155      ; 3.017      ;
; -2.923 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 6.213      ; 3.076      ;
; -2.861 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 6.200      ; 3.125      ;
; -2.787 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 6.202      ; 3.201      ;
; -2.781 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 6.010      ; 3.015      ;
; -2.778 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 6.006      ; 3.014      ;
; -2.636 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 6.242      ; 3.392      ;
; -2.629 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 6.155      ; 3.312      ;
; -2.594 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 6.010      ; 3.202      ;
; -2.563 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 6.229      ; 3.452      ;
; -2.481 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 6.006      ; 3.311      ;
; -1.756 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 6.166      ; 4.196      ;
; -1.602 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 6.017      ; 4.201      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_select[1]                                                             ; CU:Step1|pc_select[1]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.729  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.015      ;
; 0.778  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.783  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.962  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 0.963  ; IR:Step12|Instruction[12]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clock        ; clock       ; 0.000        ; 0.040      ; 1.289      ;
; 1.012  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.298      ;
; 1.022  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.308      ;
; 1.246  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 1.530      ;
; 1.247  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 1.542      ;
; 1.249  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 1.544      ;
; 1.249  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 1.544      ;
; 1.251  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 1.546      ;
; 1.252  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 1.547      ;
; 1.253  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.254  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.014     ; 1.526      ;
; 1.256  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.542      ;
; 1.260  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.546      ;
; 1.261  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.547      ;
; 1.288  ; IR:Step12|Instruction[5]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clock        ; clock       ; 0.000        ; 0.006      ; 1.580      ;
; 1.299  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.585      ;
; 1.302  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.304  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.589      ;
; 1.306  ; IR:Step12|Instruction[7]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clock        ; clock       ; 0.000        ; 0.006      ; 1.598      ;
; 1.311  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clock        ; clock       ; 0.000        ; 0.006      ; 1.603      ;
; 1.318  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; -0.039     ; 1.565      ;
; 1.320  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clock        ; clock       ; 0.000        ; 0.006      ; 1.612      ;
; 1.337  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.018      ; 1.641      ;
; 1.342  ; IR:Step12|Instruction[13]                                                         ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clock        ; clock       ; 0.000        ; 0.049      ; 1.677      ;
; 1.342  ; IR:Step12|Instruction[0]                                                          ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.006     ; 1.622      ;
; 1.345  ; IR:Step12|Instruction[0]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clock        ; clock       ; 0.000        ; -0.006     ; 1.625      ;
; 1.353  ; IR:Step12|Instruction[1]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clock        ; clock       ; 0.000        ; -0.006     ; 1.633      ;
; 1.353  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.018      ; 1.657      ;
; 1.369  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.045     ; 1.610      ;
; 1.371  ; IR:Step12|Instruction[2]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clock        ; clock       ; 0.000        ; -0.006     ; 1.651      ;
; 1.402  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.013      ; 1.701      ;
; 1.407  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 1.688      ;
; 1.422  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.712      ;
; 1.473  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.763      ;
; 1.474  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.764      ;
; 1.475  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.765      ;
; 1.477  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.767      ;
; 1.481  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.771      ;
; 1.481  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.771      ;
; 1.486  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.772      ;
; 1.489  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 1.779      ;
; 1.499  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.785      ;
; 1.505  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 1.786      ;
; 1.505  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 1.786      ;
; 1.505  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 1.786      ;
; 1.510  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 1.791      ;
; 1.515  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.014     ; 1.787      ;
; 1.531  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.005      ; 1.822      ;
; 1.552  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.013      ; 1.851      ;
; 1.561  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.846      ;
; 1.562  ; IO_MemoryInterface:Step18|Reg_16:SWITCHES|lpm_ff:lpm_ff_component|dffs[1]         ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; -0.500       ; 0.000      ; 1.348      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 174.601 ; 174.601 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.931   ; 4.931   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.969   ; 4.969   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.457   ; 4.457   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.969   ; 4.969   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.905   ; 4.905   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.468   ; 4.468   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.683   ; 0.683   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.324   ; 0.324   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.426   ; 0.426   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.457   ; 0.457   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.393   ; 0.393   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.424   ; 0.424   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.396   ; 0.396   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.683   ; 0.683   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.183  ; -0.183  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.639   ; 0.639   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.072   ; 0.072   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -8.202 ; -8.202 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -4.683 ; -4.683 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -4.209 ; -4.209 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -4.209 ; -4.209 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -4.721 ; -4.721 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -4.657 ; -4.657 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -4.220 ; -4.220 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.431  ; 0.431  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.076 ; -0.076 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.178 ; -0.178 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.209 ; -0.209 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.145 ; -0.145 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.176 ; -0.176 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.148 ; -0.148 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.435 ; -0.435 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.431  ; 0.431  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.391 ; -0.391 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.176  ; 0.176  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 10.719 ; 10.719 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 11.619 ; 11.619 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 10.368 ; 10.368 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 10.257 ; 10.257 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 10.960 ; 10.960 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 10.932 ; 10.932 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 10.626 ; 10.626 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 11.082 ; 11.082 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 10.407 ; 10.407 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 11.110 ; 11.110 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 11.067 ; 11.067 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 10.952 ; 10.952 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 9.810  ; 9.810  ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 8.360  ; 8.360  ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 9.104  ; 9.104  ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 8.196  ; 8.196  ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 9.460  ; 9.460  ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 8.213  ; 8.213  ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 8.119  ; 8.119  ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 7.565  ; 7.565  ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 7.874  ; 7.874  ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 8.365  ; 8.365  ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 8.427  ; 8.427  ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 8.638  ; 8.638  ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 10.613 ; 10.613 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 9.219  ; 9.219  ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 8.360  ; 8.360  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 14.908 ; 14.908 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 14.264 ; 14.264 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 14.188 ; 14.188 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 14.217 ; 14.217 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 14.143 ; 14.143 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 13.902 ; 13.902 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 14.039 ; 14.039 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 13.913 ; 13.913 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 14.264 ; 14.264 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 14.062 ; 14.062 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 14.051 ; 14.051 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 13.676 ; 13.676 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 13.679 ; 13.679 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 13.670 ; 13.670 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 14.037 ; 14.037 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 14.038 ; 14.038 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 14.062 ; 14.062 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 14.270 ; 14.270 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 14.191 ; 14.191 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 14.230 ; 14.230 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 14.269 ; 14.269 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 14.270 ; 14.270 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 14.261 ; 14.261 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 14.233 ; 14.233 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 14.253 ; 14.253 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 14.670 ; 14.670 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 14.635 ; 14.635 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 14.664 ; 14.664 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 14.670 ; 14.670 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 14.473 ; 14.473 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 14.481 ; 14.481 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 14.480 ; 14.480 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 14.511 ; 14.511 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 16.288 ; 16.288 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.331 ; 15.331 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 15.571 ; 15.571 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 16.288 ; 16.288 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 15.284 ; 15.284 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 13.213 ; 13.213 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 15.956 ; 15.956 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 13.559 ; 13.559 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 12.965 ; 12.965 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 17.499 ; 17.499 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 16.584 ; 16.584 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 17.499 ; 17.499 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 15.132 ; 15.132 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 17.360 ; 17.360 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 13.554 ; 13.554 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.299 ; 14.299 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 13.437 ; 13.437 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 13.025 ; 13.025 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 15.608 ; 15.608 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 15.684 ; 15.684 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 9.181  ; 9.181  ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 10.224 ; 10.224 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 9.229  ; 9.229  ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 9.527  ; 9.527  ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 9.600  ; 9.600  ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 10.195 ; 10.195 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 9.048  ; 9.048  ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 9.447  ; 9.447  ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 9.350  ; 9.350  ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 9.088  ; 9.088  ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 9.032  ; 9.032  ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 10.707 ; 10.707 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 9.376  ; 9.376  ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 9.658  ; 9.658  ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 11.836 ; 11.836 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 8.360  ; 8.360  ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 7.565  ; 7.565  ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 9.104  ; 9.104  ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 8.196  ; 8.196  ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 9.460  ; 9.460  ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 8.213  ; 8.213  ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 8.119  ; 8.119  ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 7.565  ; 7.565  ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 7.874  ; 7.874  ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 8.365  ; 8.365  ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 8.427  ; 8.427  ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 8.638  ; 8.638  ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 9.095  ; 9.095  ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 10.368 ; 10.368 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 9.095  ; 9.095  ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 9.349  ; 9.349  ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 11.831 ; 11.831 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 8.360  ; 8.360  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 14.908 ; 14.908 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 13.083 ; 13.083 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 13.575 ; 13.575 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 13.611 ; 13.611 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 13.527 ; 13.527 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 13.083 ; 13.083 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 13.440 ; 13.440 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 13.311 ; 13.311 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 13.671 ; 13.671 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 13.044 ; 13.044 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 13.668 ; 13.668 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 13.293 ; 13.293 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 13.295 ; 13.295 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 13.044 ; 13.044 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 13.051 ; 13.051 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 13.410 ; 13.410 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 13.413 ; 13.413 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 13.614 ; 13.614 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 13.815 ; 13.815 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 13.827 ; 13.827 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 13.866 ; 13.866 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 13.649 ; 13.649 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 13.618 ; 13.618 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 13.614 ; 13.614 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 13.629 ; 13.629 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 13.650 ; 13.650 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 13.872 ; 13.872 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 13.832 ; 13.832 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 13.834 ; 13.834 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 13.650 ; 13.650 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 13.859 ; 13.859 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 13.858 ; 13.858 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 13.890 ; 13.890 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 12.965 ; 12.965 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.331 ; 15.331 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 15.571 ; 15.571 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 16.288 ; 16.288 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 15.284 ; 15.284 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 13.213 ; 13.213 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 15.956 ; 15.956 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 13.559 ; 13.559 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 12.965 ; 12.965 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 13.025 ; 13.025 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 16.584 ; 16.584 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 17.499 ; 17.499 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 15.132 ; 15.132 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 17.360 ; 17.360 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 13.554 ; 13.554 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.299 ; 14.299 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 13.437 ; 13.437 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 13.025 ; 13.025 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 15.608 ; 15.608 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 15.684 ; 15.684 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -66.169 ; -4259.310     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.477 ; -35.854       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -941.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                  ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -66.169 ; CU:Step1|stage[31] ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.006     ; 67.195     ;
; -66.169 ; CU:Step1|stage[31] ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 67.195     ;
; -66.090 ; CU:Step1|stage[1]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.002     ; 67.120     ;
; -66.090 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 67.120     ;
; -66.080 ; CU:Step1|stage[0]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.002     ; 67.110     ;
; -66.080 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 67.110     ;
; -66.026 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.001      ; 67.059     ;
; -66.026 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 67.059     ;
; -66.026 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 67.059     ;
; -65.982 ; CU:Step1|stage[31] ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.001      ; 67.015     ;
; -65.982 ; CU:Step1|stage[31] ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.001      ; 67.015     ;
; -65.947 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.984     ;
; -65.947 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.984     ;
; -65.947 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.984     ;
; -65.937 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.974     ;
; -65.937 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.974     ;
; -65.937 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.974     ;
; -65.903 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.940     ;
; -65.903 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.940     ;
; -65.893 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.930     ;
; -65.893 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.930     ;
; -65.886 ; CU:Step1|stage[2]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.002     ; 66.916     ;
; -65.886 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.916     ;
; -65.858 ; CU:Step1|stage[31] ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.006     ; 66.884     ;
; -65.856 ; CU:Step1|stage[31] ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.210     ; 66.678     ;
; -65.840 ; CU:Step1|stage[31] ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 66.866     ;
; -65.832 ; CU:Step1|stage[31] ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.006     ; 66.858     ;
; -65.823 ; CU:Step1|stage[31] ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 66.854     ;
; -65.779 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 66.809     ;
; -65.777 ; CU:Step1|stage[1]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.206     ; 66.603     ;
; -65.769 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 66.799     ;
; -65.767 ; CU:Step1|stage[0]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.206     ; 66.593     ;
; -65.761 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.791     ;
; -65.753 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.783     ;
; -65.751 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.781     ;
; -65.744 ; CU:Step1|stage[1]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 66.779     ;
; -65.743 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.780     ;
; -65.743 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.780     ;
; -65.743 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.780     ;
; -65.743 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.773     ;
; -65.734 ; CU:Step1|stage[0]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 66.769     ;
; -65.725 ; CU:Step1|stage[4]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.002     ; 66.755     ;
; -65.725 ; CU:Step1|stage[4]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.755     ;
; -65.699 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.736     ;
; -65.699 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.736     ;
; -65.690 ; CU:Step1|stage[31] ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; -0.001     ; 66.721     ;
; -65.688 ; CU:Step1|stage[31] ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; -0.001     ; 66.719     ;
; -65.678 ; CU:Step1|stage[31] ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.000      ; 66.710     ;
; -65.677 ; CU:Step1|stage[31] ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; -0.001     ; 66.708     ;
; -65.672 ; CU:Step1|stage[31] ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; -0.001     ; 66.703     ;
; -65.652 ; CU:Step1|stage[31] ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.031     ; 66.653     ;
; -65.625 ; CU:Step1|stage[31] ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 66.657     ;
; -65.611 ; CU:Step1|stage[1]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.003      ; 66.646     ;
; -65.609 ; CU:Step1|stage[31] ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; -0.001     ; 66.640     ;
; -65.609 ; CU:Step1|stage[1]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 66.644     ;
; -65.601 ; CU:Step1|stage[0]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.003      ; 66.636     ;
; -65.599 ; CU:Step1|stage[0]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 66.634     ;
; -65.599 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 66.635     ;
; -65.598 ; CU:Step1|stage[1]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.003      ; 66.633     ;
; -65.593 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 66.628     ;
; -65.589 ; CU:Step1|stage[31] ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 66.621     ;
; -65.589 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 66.625     ;
; -65.588 ; CU:Step1|stage[0]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.003      ; 66.623     ;
; -65.583 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 66.618     ;
; -65.582 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.619     ;
; -65.582 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.619     ;
; -65.582 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.619     ;
; -65.575 ; CU:Step1|stage[2]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 66.605     ;
; -65.573 ; CU:Step1|stage[2]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.206     ; 66.399     ;
; -65.573 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.027     ; 66.578     ;
; -65.567 ; CU:Step1|stage[3]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.002     ; 66.597     ;
; -65.567 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.597     ;
; -65.563 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write    ; clock        ; clock       ; 1.000        ; -0.027     ; 66.568     ;
; -65.557 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.587     ;
; -65.549 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.579     ;
; -65.546 ; CU:Step1|stage[1]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 66.582     ;
; -65.540 ; CU:Step1|stage[2]  ; CU:Step1|inc_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 66.575     ;
; -65.538 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.575     ;
; -65.538 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.575     ;
; -65.536 ; CU:Step1|stage[0]  ; CU:Step1|pc_select[1] ; clock        ; clock       ; 1.000        ; 0.004      ; 66.572     ;
; -65.530 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 66.565     ;
; -65.520 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable    ; clock        ; clock       ; 1.000        ; 0.003      ; 66.555     ;
; -65.510 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 66.546     ;
; -65.500 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 66.536     ;
; -65.424 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[2]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.461     ;
; -65.424 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.461     ;
; -65.424 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]    ; clock        ; clock       ; 1.000        ; 0.005      ; 66.461     ;
; -65.414 ; CU:Step1|stage[4]  ; CU:Step1|ir_enable    ; clock        ; clock       ; 1.000        ; -0.002     ; 66.444     ;
; -65.412 ; CU:Step1|stage[4]  ; CU:Step1|ma_select    ; clock        ; clock       ; 1.000        ; -0.206     ; 66.238     ;
; -65.407 ; CU:Step1|stage[2]  ; CU:Step1|b_inv        ; clock        ; clock       ; 1.000        ; 0.003      ; 66.442     ;
; -65.405 ; CU:Step1|stage[2]  ; CU:Step1|mem_select   ; clock        ; clock       ; 1.000        ; 0.003      ; 66.440     ;
; -65.396 ; CU:Step1|stage[4]  ; CU:Step1|y_select[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.426     ;
; -65.395 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable    ; clock        ; clock       ; 1.000        ; 0.004      ; 66.431     ;
; -65.394 ; CU:Step1|stage[2]  ; CU:Step1|b_select     ; clock        ; clock       ; 1.000        ; 0.003      ; 66.429     ;
; -65.389 ; CU:Step1|stage[2]  ; CU:Step1|pc_select[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 66.424     ;
; -65.388 ; CU:Step1|stage[5]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.002     ; 66.418     ;
; -65.388 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.418     ;
; -65.388 ; CU:Step1|stage[4]  ; CU:Step1|y_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.418     ;
; -65.381 ; CU:Step1|stage[7]  ; CU:Step1|rf_write     ; clock        ; clock       ; 1.000        ; -0.002     ; 66.411     ;
; -65.381 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 66.411     ;
+---------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.477 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.529      ; 0.704      ;
; -1.462 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.534      ; 0.724      ;
; -1.435 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 2.488      ; 0.705      ;
; -1.432 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 2.488      ; 0.708      ;
; -1.416 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 2.488      ; 0.724      ;
; -1.291 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.535      ; 0.896      ;
; -1.243 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 2.489      ; 0.898      ;
; -1.160 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.625      ; 1.117      ;
; -1.133 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.617      ; 1.136      ;
; -1.110 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.625      ; 1.167      ;
; -1.096 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.605      ; 1.161      ;
; -1.080 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.636      ; 1.208      ;
; -1.074 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.536      ; 1.114      ;
; -1.062 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 2.482      ; 1.072      ;
; -1.053 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 2.608      ; 1.207      ;
; -1.043 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.636      ; 1.245      ;
; -1.036 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.636      ; 1.252      ;
; -1.034 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.617      ; 1.235      ;
; -1.023 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.536      ; 1.165      ;
; -1.016 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 2.608      ; 1.244      ;
; -1.008 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 2.608      ; 1.252      ;
; -0.992 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.624      ; 1.284      ;
; -0.962 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 2.596      ; 1.286      ;
; -0.961 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.617      ; 1.308      ;
; -0.912 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 2.494      ; 1.234      ;
; -0.907 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.625      ; 1.370      ;
; -0.887 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 1.935      ; 0.700      ;
; -0.859 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.537      ; 1.330      ;
; -0.856 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.613      ; 1.409      ;
; -0.837 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 2.494      ; 1.309      ;
; -0.816 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 2.491      ; 1.327      ;
; -0.755 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.537      ; 1.434      ;
; -0.710 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 2.491      ; 1.433      ;
; -0.383 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.548      ; 1.817      ;
; -0.333 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 2.502      ; 1.821      ;
; 0.168  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.345      ; 0.665      ;
; 0.200  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.340      ; 0.692      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[0]                                                             ; CU:Step1|pc_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_select[1]                                                             ; CU:Step1|pc_select[1]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.293  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.315  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.467      ;
; 0.333  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.344  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.335      ; 0.831      ;
; 0.356  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.363  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.345      ; 0.860      ;
; 0.369  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.430  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.582      ;
; 0.484  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.635      ;
; 0.486  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.636      ;
; 0.493  ; IR:Step12|Instruction[7]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clock        ; clock       ; 0.000        ; 0.004      ; 0.649      ;
; 0.496  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; IR:Step12|Instruction[6]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clock        ; clock       ; 0.000        ; 0.004      ; 0.653      ;
; 0.497  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; BUFFREG:Step6|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.013     ; 0.637      ;
; 0.502  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; IR:Step12|Instruction[4]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clock        ; clock       ; 0.000        ; 0.004      ; 0.659      ;
; 0.503  ; IR:Step12|Instruction[5]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clock        ; clock       ; 0.000        ; 0.004      ; 0.659      ;
; 0.506  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.506  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.509  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 0.670      ;
; 0.511  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 0.672      ;
; 0.511  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 0.672      ;
; 0.513  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 0.674      ;
; 0.513  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.009      ; 0.674      ;
; 0.518  ; IR:Step12|Instruction[0]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.665      ;
; 0.518  ; IR:Step12|Instruction[0]                                                          ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.665      ;
; 0.521  ; IR:Step12|Instruction[1]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.668      ;
; 0.542  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.689      ;
; 0.542  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.694      ;
; 0.542  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.015      ; 0.709      ;
; 0.548  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.700      ;
; 0.553  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.015      ; 0.720      ;
; 0.560  ; IR:Step12|Instruction[2]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.707      ;
; 0.568  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.724      ;
; 0.571  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.727      ;
; 0.571  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.727      ;
; 0.573  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.729      ;
; 0.575  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.731      ;
; 0.575  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.012      ; 0.739      ;
; 0.578  ; CU:Step1|c_select[1]                                                              ; CU:Step1|c_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.730      ;
; 0.580  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.736      ;
; 0.580  ; CU:Step1|y_select[1]                                                              ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.736      ;
; 0.591  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.013     ; 0.730      ;
; 0.591  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.004      ; 0.747      ;
; 0.592  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.005      ; 0.749      ;
; 0.593  ; CU:Step1|pc_select[1]                                                             ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.740      ;
; 0.595  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Vout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.747      ;
; 0.602  ; IR:Step12|Instruction[4]                                                          ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.011      ; 0.765      ;
; 0.604  ; IR:Step12|Instruction[5]                                                          ; BUFFREG:Step6|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.011      ; 0.767      ;
; 0.604  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.340      ; 1.096      ;
; 0.611  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.758      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_address_reg8  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 69.063 ; 69.063 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 2.278  ; 2.278  ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 2.291  ; 2.291  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 2.075  ; 2.075  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 2.267  ; 2.267  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 2.291  ; 2.291  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 2.099  ; 2.099  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.171 ; -0.171 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.326 ; -0.326 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.259 ; -0.259 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.235 ; -0.235 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.284 ; -0.284 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.229 ; -0.229 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.278 ; -0.278 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.171 ; -0.171 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.532 ; -0.532 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.212 ; -0.212 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.466 ; -0.466 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.315 ; -3.315 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -2.158 ; -2.158 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.955 ; -1.955 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.955 ; -1.955 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -2.147 ; -2.147 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -2.171 ; -2.171 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.979 ; -1.979 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.652  ; 0.652  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.446  ; 0.446  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.379  ; 0.379  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.355  ; 0.355  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.404  ; 0.404  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.349  ; 0.349  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.398  ; 0.398  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.291  ; 0.291  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.652  ; 0.652  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.332  ; 0.332  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.586  ; 0.586  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 5.450 ; 5.450 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 5.258 ; 5.258 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 4.717 ; 4.717 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 4.991 ; 4.991 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 5.125 ; 5.125 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 5.395 ; 5.395 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.854 ; 4.854 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 5.028 ; 5.028 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 5.031 ; 5.031 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 5.013 ; 5.013 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 5.075 ; 5.075 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 5.450 ; 5.450 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 4.313 ; 4.313 ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 4.431 ; 4.431 ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 4.569 ; 4.569 ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 4.479 ; 4.479 ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 5.438 ; 5.438 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 4.953 ; 4.953 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 4.287 ; 4.287 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 4.394 ; 4.394 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 5.438 ; 5.438 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 3.882 ; 3.882 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.478 ; 6.478 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.745 ; 6.745 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.692 ; 6.692 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.719 ; 6.719 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.688 ; 6.688 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.603 ; 6.603 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.675 ; 6.675 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.618 ; 6.618 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.745 ; 6.745 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.690 ; 6.690 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.687 ; 6.687 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.519 ; 6.519 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.522 ; 6.522 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.524 ; 6.524 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.643 ; 6.643 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.678 ; 6.678 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.690 ; 6.690 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.724 ; 6.724 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.671 ; 6.671 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.680 ; 6.680 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.719 ; 6.719 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.724 ; 6.724 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.717 ; 6.717 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.690 ; 6.690 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.710 ; 6.710 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 6.980 ; 6.980 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 6.883 ; 6.883 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 6.980 ; 6.980 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 6.975 ; 6.975 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 6.830 ; 6.830 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 6.828 ; 6.828 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 6.833 ; 6.833 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 6.858 ; 6.858 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 7.513 ; 7.513 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 7.250 ; 7.250 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 7.381 ; 7.381 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 7.513 ; 7.513 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.333 ; 7.333 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.323 ; 6.323 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 7.453 ; 7.453 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.460 ; 6.460 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.247 ; 6.247 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 8.168 ; 8.168 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 7.814 ; 7.814 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 7.963 ; 7.963 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 7.176 ; 7.176 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 8.168 ; 8.168 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 6.509 ; 6.509 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.871 ; 6.871 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.427 ; 6.427 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 6.317 ; 6.317 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 7.296 ; 7.296 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 7.355 ; 7.355 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 5.077 ; 5.077 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.619 ; 4.619 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 4.585 ; 4.585 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 4.937 ; 4.937 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 5.431 ; 5.431 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 4.313 ; 4.313 ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 4.431 ; 4.431 ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 4.569 ; 4.569 ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 4.479 ; 4.479 ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 4.815 ; 4.815 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 3.882 ; 3.882 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.478 ; 6.478 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.356 ; 6.356 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.484 ; 6.484 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.519 ; 6.519 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.477 ; 6.477 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.356 ; 6.356 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.498 ; 6.498 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.439 ; 6.439 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.574 ; 6.574 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.330 ; 6.330 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.550 ; 6.550 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.390 ; 6.390 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.392 ; 6.392 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.330 ; 6.330 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.338 ; 6.338 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.483 ; 6.483 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.486 ; 6.486 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.505 ; 6.505 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.530 ; 6.530 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.543 ; 6.543 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.582 ; 6.582 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.535 ; 6.535 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.511 ; 6.511 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.505 ; 6.505 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.520 ; 6.520 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 6.576 ; 6.576 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 6.647 ; 6.647 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 6.712 ; 6.712 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 6.576 ; 6.576 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 6.613 ; 6.613 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 6.617 ; 6.617 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 6.642 ; 6.642 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 6.247 ; 6.247 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 7.250 ; 7.250 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 7.381 ; 7.381 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 7.513 ; 7.513 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.333 ; 7.333 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.323 ; 6.323 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 7.453 ; 7.453 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.460 ; 6.460 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.247 ; 6.247 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 6.317 ; 6.317 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 7.814 ; 7.814 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 7.963 ; 7.963 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 7.176 ; 7.176 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 8.168 ; 8.168 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 6.509 ; 6.509 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.871 ; 6.871 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.427 ; 6.427 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 6.317 ; 6.317 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 7.296 ; 7.296 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 7.355 ; 7.355 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -169.570   ; -4.313   ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -169.570   ; -4.313   ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -11291.12  ; -109.366 ; 0.0      ; 0.0     ; -1063.671           ;
;  clock           ; -11291.120 ; -109.366 ; N/A      ; N/A     ; -1063.671           ;
+------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 174.601 ; 174.601 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 4.931   ; 4.931   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.969   ; 4.969   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.457   ; 4.457   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.969   ; 4.969   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.905   ; 4.905   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.468   ; 4.468   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.683   ; 0.683   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.324   ; 0.324   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.426   ; 0.426   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.457   ; 0.457   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.393   ; 0.393   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.424   ; 0.424   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.396   ; 0.396   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.683   ; 0.683   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.183  ; -0.183  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.639   ; 0.639   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.072   ; 0.072   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.315 ; -3.315 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -2.158 ; -2.158 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.955 ; -1.955 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.955 ; -1.955 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -2.147 ; -2.147 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -2.171 ; -2.171 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.979 ; -1.979 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.652  ; 0.652  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.446  ; 0.446  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.379  ; 0.379  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.355  ; 0.355  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.404  ; 0.404  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.349  ; 0.349  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.398  ; 0.398  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.291  ; 0.291  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.652  ; 0.652  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.332  ; 0.332  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.586  ; 0.586  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; Address_Output[*]   ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 10.719 ; 10.719 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 11.619 ; 11.619 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 10.368 ; 10.368 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 10.257 ; 10.257 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 10.960 ; 10.960 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 11.175 ; 11.175 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 10.932 ; 10.932 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 10.626 ; 10.626 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 11.082 ; 11.082 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 10.407 ; 10.407 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 11.110 ; 11.110 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 11.067 ; 11.067 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 10.952 ; 10.952 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 9.810  ; 9.810  ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 11.895 ; 11.895 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 8.360  ; 8.360  ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 9.104  ; 9.104  ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 8.196  ; 8.196  ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 9.460  ; 9.460  ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 8.213  ; 8.213  ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 8.119  ; 8.119  ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 9.124  ; 9.124  ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 7.565  ; 7.565  ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 7.874  ; 7.874  ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 8.365  ; 8.365  ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 8.427  ; 8.427  ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 8.638  ; 8.638  ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 8.634  ; 8.634  ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 10.613 ; 10.613 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 9.219  ; 9.219  ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 9.501  ; 9.501  ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 11.890 ; 11.890 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 8.360  ; 8.360  ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 14.908 ; 14.908 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 14.264 ; 14.264 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 14.188 ; 14.188 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 14.217 ; 14.217 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 14.143 ; 14.143 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 13.902 ; 13.902 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 14.039 ; 14.039 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 13.913 ; 13.913 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 14.264 ; 14.264 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 14.062 ; 14.062 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 14.051 ; 14.051 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 13.676 ; 13.676 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 13.679 ; 13.679 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 13.670 ; 13.670 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 14.037 ; 14.037 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 14.038 ; 14.038 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 14.062 ; 14.062 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 14.270 ; 14.270 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 14.191 ; 14.191 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 14.230 ; 14.230 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 14.269 ; 14.269 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 14.270 ; 14.270 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 14.261 ; 14.261 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 14.233 ; 14.233 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 14.253 ; 14.253 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 14.670 ; 14.670 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 14.635 ; 14.635 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 14.664 ; 14.664 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 14.670 ; 14.670 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 14.473 ; 14.473 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 14.481 ; 14.481 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 14.480 ; 14.480 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 14.511 ; 14.511 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 16.288 ; 16.288 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 15.331 ; 15.331 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 15.571 ; 15.571 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 16.288 ; 16.288 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 15.284 ; 15.284 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 13.213 ; 13.213 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 15.956 ; 15.956 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 13.559 ; 13.559 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 12.965 ; 12.965 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 17.499 ; 17.499 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 16.584 ; 16.584 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 17.499 ; 17.499 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 15.132 ; 15.132 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 17.360 ; 17.360 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 13.554 ; 13.554 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 14.299 ; 14.299 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 13.437 ; 13.437 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 13.025 ; 13.025 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 15.608 ; 15.608 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 15.684 ; 15.684 ; Fall       ; clock           ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; Address_Output[*]   ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  Address_Output[0]  ; clock      ; 4.645 ; 4.645 ; Rise       ; clock           ;
;  Address_Output[1]  ; clock      ; 5.077 ; 5.077 ; Rise       ; clock           ;
;  Address_Output[2]  ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  Address_Output[3]  ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  Address_Output[4]  ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  Address_Output[5]  ; clock      ; 4.891 ; 4.891 ; Rise       ; clock           ;
;  Address_Output[6]  ; clock      ; 4.998 ; 4.998 ; Rise       ; clock           ;
;  Address_Output[7]  ; clock      ; 4.619 ; 4.619 ; Rise       ; clock           ;
;  Address_Output[8]  ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  Address_Output[9]  ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  Address_Output[10] ; clock      ; 4.611 ; 4.611 ; Rise       ; clock           ;
;  Address_Output[11] ; clock      ; 4.585 ; 4.585 ; Rise       ; clock           ;
;  Address_Output[12] ; clock      ; 4.937 ; 4.937 ; Rise       ; clock           ;
;  Address_Output[13] ; clock      ; 4.342 ; 4.342 ; Rise       ; clock           ;
;  Address_Output[14] ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  Address_Output[15] ; clock      ; 5.431 ; 5.431 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 3.882 ; 3.882 ; Rise       ; clock           ;
; DataM_Output[*]     ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  DataM_Output[0]    ; clock      ; 4.654 ; 4.654 ; Rise       ; clock           ;
;  DataM_Output[1]    ; clock      ; 4.294 ; 4.294 ; Rise       ; clock           ;
;  DataM_Output[2]    ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  DataM_Output[3]    ; clock      ; 4.218 ; 4.218 ; Rise       ; clock           ;
;  DataM_Output[4]    ; clock      ; 4.313 ; 4.313 ; Rise       ; clock           ;
;  DataM_Output[5]    ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  DataM_Output[6]    ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
;  DataM_Output[7]    ; clock      ; 4.917 ; 4.917 ; Rise       ; clock           ;
;  DataM_Output[8]    ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  DataM_Output[9]    ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
;  DataM_Output[10]   ; clock      ; 4.385 ; 4.385 ; Rise       ; clock           ;
;  DataM_Output[11]   ; clock      ; 4.431 ; 4.431 ; Rise       ; clock           ;
;  DataM_Output[12]   ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  DataM_Output[13]   ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  DataM_Output[14]   ; clock      ; 4.569 ; 4.569 ; Rise       ; clock           ;
;  DataM_Output[15]   ; clock      ; 4.479 ; 4.479 ; Rise       ; clock           ;
; IOKEY_Output[*]     ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  IOKEY_Output[0]    ; clock      ; 4.815 ; 4.815 ; Rise       ; clock           ;
;  IOKEY_Output[1]    ; clock      ; 4.242 ; 4.242 ; Rise       ; clock           ;
;  IOKEY_Output[2]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  IOKEY_Output[3]    ; clock      ; 5.419 ; 5.419 ; Rise       ; clock           ;
; ClockCheck          ; clock      ; 3.882 ; 3.882 ; Fall       ; clock           ;
; GPIOOut             ; clock      ; 6.478 ; 6.478 ; Fall       ; clock           ;
; IOHEX0[*]           ; clock      ; 6.356 ; 6.356 ; Fall       ; clock           ;
;  IOHEX0[0]          ; clock      ; 6.484 ; 6.484 ; Fall       ; clock           ;
;  IOHEX0[1]          ; clock      ; 6.519 ; 6.519 ; Fall       ; clock           ;
;  IOHEX0[2]          ; clock      ; 6.477 ; 6.477 ; Fall       ; clock           ;
;  IOHEX0[3]          ; clock      ; 6.356 ; 6.356 ; Fall       ; clock           ;
;  IOHEX0[4]          ; clock      ; 6.498 ; 6.498 ; Fall       ; clock           ;
;  IOHEX0[5]          ; clock      ; 6.439 ; 6.439 ; Fall       ; clock           ;
;  IOHEX0[6]          ; clock      ; 6.574 ; 6.574 ; Fall       ; clock           ;
; IOHEX1[*]           ; clock      ; 6.330 ; 6.330 ; Fall       ; clock           ;
;  IOHEX1[0]          ; clock      ; 6.550 ; 6.550 ; Fall       ; clock           ;
;  IOHEX1[1]          ; clock      ; 6.390 ; 6.390 ; Fall       ; clock           ;
;  IOHEX1[2]          ; clock      ; 6.392 ; 6.392 ; Fall       ; clock           ;
;  IOHEX1[3]          ; clock      ; 6.330 ; 6.330 ; Fall       ; clock           ;
;  IOHEX1[4]          ; clock      ; 6.338 ; 6.338 ; Fall       ; clock           ;
;  IOHEX1[5]          ; clock      ; 6.483 ; 6.483 ; Fall       ; clock           ;
;  IOHEX1[6]          ; clock      ; 6.486 ; 6.486 ; Fall       ; clock           ;
; IOHEX2[*]           ; clock      ; 6.505 ; 6.505 ; Fall       ; clock           ;
;  IOHEX2[0]          ; clock      ; 6.530 ; 6.530 ; Fall       ; clock           ;
;  IOHEX2[1]          ; clock      ; 6.543 ; 6.543 ; Fall       ; clock           ;
;  IOHEX2[2]          ; clock      ; 6.582 ; 6.582 ; Fall       ; clock           ;
;  IOHEX2[3]          ; clock      ; 6.535 ; 6.535 ; Fall       ; clock           ;
;  IOHEX2[4]          ; clock      ; 6.511 ; 6.511 ; Fall       ; clock           ;
;  IOHEX2[5]          ; clock      ; 6.505 ; 6.505 ; Fall       ; clock           ;
;  IOHEX2[6]          ; clock      ; 6.520 ; 6.520 ; Fall       ; clock           ;
; IOHEX3[*]           ; clock      ; 6.576 ; 6.576 ; Fall       ; clock           ;
;  IOHEX3[0]          ; clock      ; 6.647 ; 6.647 ; Fall       ; clock           ;
;  IOHEX3[1]          ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
;  IOHEX3[2]          ; clock      ; 6.712 ; 6.712 ; Fall       ; clock           ;
;  IOHEX3[3]          ; clock      ; 6.576 ; 6.576 ; Fall       ; clock           ;
;  IOHEX3[4]          ; clock      ; 6.613 ; 6.613 ; Fall       ; clock           ;
;  IOHEX3[5]          ; clock      ; 6.617 ; 6.617 ; Fall       ; clock           ;
;  IOHEX3[6]          ; clock      ; 6.642 ; 6.642 ; Fall       ; clock           ;
; IOLEDG[*]           ; clock      ; 6.247 ; 6.247 ; Fall       ; clock           ;
;  IOLEDG[0]          ; clock      ; 7.250 ; 7.250 ; Fall       ; clock           ;
;  IOLEDG[1]          ; clock      ; 7.381 ; 7.381 ; Fall       ; clock           ;
;  IOLEDG[2]          ; clock      ; 7.513 ; 7.513 ; Fall       ; clock           ;
;  IOLEDG[3]          ; clock      ; 7.333 ; 7.333 ; Fall       ; clock           ;
;  IOLEDG[4]          ; clock      ; 6.323 ; 6.323 ; Fall       ; clock           ;
;  IOLEDG[5]          ; clock      ; 7.453 ; 7.453 ; Fall       ; clock           ;
;  IOLEDG[6]          ; clock      ; 6.460 ; 6.460 ; Fall       ; clock           ;
;  IOLEDG[7]          ; clock      ; 6.247 ; 6.247 ; Fall       ; clock           ;
; IOLEDR[*]           ; clock      ; 6.317 ; 6.317 ; Fall       ; clock           ;
;  IOLEDR[0]          ; clock      ; 7.814 ; 7.814 ; Fall       ; clock           ;
;  IOLEDR[1]          ; clock      ; 7.963 ; 7.963 ; Fall       ; clock           ;
;  IOLEDR[2]          ; clock      ; 7.176 ; 7.176 ; Fall       ; clock           ;
;  IOLEDR[3]          ; clock      ; 8.168 ; 8.168 ; Fall       ; clock           ;
;  IOLEDR[4]          ; clock      ; 6.509 ; 6.509 ; Fall       ; clock           ;
;  IOLEDR[5]          ; clock      ; 6.871 ; 6.871 ; Fall       ; clock           ;
;  IOLEDR[6]          ; clock      ; 6.427 ; 6.427 ; Fall       ; clock           ;
;  IOLEDR[7]          ; clock      ; 6.317 ; 6.317 ; Fall       ; clock           ;
;  IOLEDR[8]          ; clock      ; 7.296 ; 7.296 ; Fall       ; clock           ;
;  IOLEDR[9]          ; clock      ; 7.355 ; 7.355 ; Fall       ; clock           ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6500     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6500     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 449   ; 449  ;
; Unconstrained Output Ports      ; 84    ; 84   ;
; Unconstrained Output Port Paths ; 208   ; 208  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Nov 29 13:25:50 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -169.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -169.570    -11291.120 clock 
Info (332146): Worst-case hold slack is -4.313
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.313      -109.366 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1063.671 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 84 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIOOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Address_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOKEY_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DataM_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ClockCheck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -66.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -66.169     -4259.310 clock 
Info (332146): Worst-case hold slack is -1.477
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.477       -35.854 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -941.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 679 megabytes
    Info: Processing ended: Wed Nov 29 13:26:46 2017
    Info: Elapsed time: 00:00:56
    Info: Total CPU time (on all processors): 00:00:52


