<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:20.2920</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.09.10</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7038774</applicationNumber><claimCount>37</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>재구성가능한 연산 엔진 회로</inventionTitle><inventionTitleEng>RECONFIGURABLE ARITHMETIC ENGINE CIRCUIT</inventionTitleEng><openDate>2024.11.29</openDate><openNumber>10-2024-0168475</openNumber><originalApplicationDate>2020.09.10</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-7011574</originalApplicationNumber><originalExaminationRequestDate>2024.11.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.11.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 5/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/487</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/523</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06F 9/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/54</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/21</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020227011574</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 대표적인 재구성가능한 처리 회로 및 재구성가능한 연산 회로가 개시되며, 이들 각각은 입력 재정렬 큐들; 입력 재정렬 큐들에 결합된 승산기 시프터 및 결합기 네트워크; 누산기 회로; 및 제어 논리 회로를, 프로세서 및 다양한 상호접속 네트워크들과 함께 포함할 수 있다. 대표적인 재구성가능한 연산 회로는 부동 소수점 및 정수 연산 모드들, 논리 조작 모드들, 부울 논리, 시프트, 회전, 조건부 연산들, 및 포맷 변환과 같은 복수의 연산 모드를 가지며, 매우 다양한 승산 모드들에 대해 구성가능하다. 승산기 가산기 트리들을 연결하는 전용 라우팅은 복수의 재구성가능한 연산 회로가 예를 들어 더 큰 가산기들, 복소수 승산들 및 곱들의 일반 합 이용에 대해 쌍 또는 쿼드 구성들로 재구성가능하게 결합되는 것을 가능하게 한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.03.18</internationOpenDate><internationOpenNumber>WO2021050636</internationOpenNumber><internationalApplicationDate>2020.09.10</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/050058</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 어레이로 배열된 복수의 재구성가능한 연산 회로(reconfigurable arithmetic circuit)로서, 상기 복수의 재구성가능한 연산 회로의 각각의 재구성가능한 연산 회로는:복수의 입력을 저장하도록 구성된 복수의 입력 재정렬 큐 - 상기 복수의 입력 재정렬 큐는 상기 복수의 재구성가능한 연산 회로 중 재구성가능한 연산 회로 및 인접한 재구성가능한 연산 회로의 상기 복수의 입력의 시퀀스를 재정렬하도록 구성가능한 입력 재정렬 논리 회로를 포함함 -;상기 복수의 입력 재정렬 큐에 결합된 승산기 시프터(multiplier shifter) 및 결합기 네트워크 - 상기 승산기 시프터 및 결합기 네트워크는: 시프터 회로; 및 상기 시프터 회로에 결합된 복수의 직렬 결합된 가산기 회로를 포함함 -;누산기 회로; 상기 승산기 시프터 및 결합기 네트워크에 그리고 상기 누산기 회로에 결합된 적어도 하나의 제어 논리 회로;상기 복수의 재구성가능한 연산 회로 중 상기 재구성가능한 연산 회로 및 상기 인접한 재구성가능한 연산 회로로부터의 출력들을 재정렬하도록 구성가능한 복수의 출력 재정렬 큐; 및상기 승산기 시프터 및 결합기 네트워크에 결합된 구성가능한 상호접속 네트워크 - 상기 구성가능한 상호접속 네트워크는 상기 복수의 재구성가능한 연산 회로 중 적어도 2개의 재구성가능한 연산 회로를 선택적으로 결합하도록 구성가능함 -를 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 구성가능한 상호접속 네트워크는 2배 정밀도(double precision) 승산-가산들, 단일 정밀도 단일 사이클 복소수 승산(complex multiply), 고속 푸리에 변환(&quot;FFT&quot;) 버터플라이, 지수 분해(exponent resolution), 승산-누산, 및 하나 이상의 논리 연산들을 수행하기 위해, 상기 복수의 재구성가능한 연산 회로를 병합하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 복수의 재구성가능한 연산 회로 중의 단일 재구성가능한 연산 회로는, 사이클당 IEEE 단일 또는 정수 27x27 승산; 사이클당 하나 이상의 병렬 IEEE 1/2 정밀도, 16-비트 브레인 부동 소수점(&quot;BFLOAT&quot;)(BLOAT16), 또는 부호 있는 및 부호 없는 16-비트 정수 값들(INT16)에 대한 16-비트 정수 승산들; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들; 사이클당 복수의 병렬 IEEE 1/2 정밀도, BFLOAT16 또는 INT16 승산들의 합; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들의 합; 사이클당 1/4 정밀도 또는 INT8 복소수 승산; 융합된 가산; 누산; 임의의 비트 수만큼의 64, 32, 2x16 또는 4x8 비트 시프트들; 임의의 비트 수만큼의 64, 32, 2x16 또는 4x8 비트 회전; 32-비트 비트별 부울 논리; 데이터 스트림의 비교, 최소치 또는 최대치; 2개의 피연산자 분류; 및 이들의 조합들로 이루어진 그룹으로부터 선택된 적어도 2개의 수학적 계산 또는 함수를 수행하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 구성가능한 상호접속 네트워크는:재구성가능한 연산 회로들의 쌍 구성으로서 그리고 재구성가능한 연산 회로들의 쿼드(quad) 구성으로서 상기 복수의 재구성가능한 연산 회로 중 인접한 재구성가능한 연산 회로들을 선택적으로 결합하도록 구성가능한 복수의 직접 접속을 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 복수의 재구성가능한 연산 회로 중 상기 쌍 구성을 갖는 2개의 인접한 연결된 재구성가능한 연산 회로는, 사이클당 부호 있는 및 부호 없는 32-비트 정수 값들(INT32)에 대한 32-비트 정수 승산; 4개의 32x32 부분 곱을 가산하기 위해 상기 누산기 회로를 이용하는 4 사이클 시퀀스에서의 부호 있는 및 부호 없는 64-비트 정수 값들(INT64)에 대한 64-비트 정수 승산; 사이클당 복수의 IEEE 단일 정밀도 또는 부호 있는 및 부호 없는 24-비트 정수 값들(INT24)에 대한 복수의 24-비트 정수 승산의 합; 사이클당 복수의 병렬 IEEE 1/2 정밀도, 16-비트 브레인 부동 소수점(&quot;BFLOAT&quot;)(BLOAT16) 또는 부호 있는 및 부호 없는 16-비트 정수 값들(INT16)에 대한 16-비트 정수 승산들의 합; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들의 합; 사이클당 하나의 1/2 정밀도 또는 INT16 복소수 승산; 복수의 승산 및 복수의 가산; 융합된 가산; 누산; 및 이들의 조합들로 이루어진 그룹으로부터 선택된 적어도 2개의 수학적 계산 또는 함수를 수행하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 복수의 재구성가능한 연산 회로 중 상기 쿼드 구성을 갖는 4개의 연결된 재구성가능한 연산 회로는, 4개의 사이클에서의 부호 있는 및 부호 없는 64-비트 정수 값들(INT64)에 대한 복수의 64-비트 정수 승산; 사이클당 부호 있는 및 부호 없는 32-비트 정수 값들(INT32)에 대한 복수의 32-비트 정수 승산; 사이클당 복수의 INT32 승산의 합; 사이클당 복수의 IEEE 단일 정밀도 또는 부호 있는 및 부호 없는 24-비트 정수 값들(INT24)에 대한 24-비트 정수의 합; 사이클당 복수의 병렬 IEEE 1/2 정밀도, 16-비트 브레인 부동 소수점(&quot;BFLOAT&quot;)(BLOAT16) 또는 부호 있는 및 부호 없는 16-비트 정수 값들(INT16)에 대한 16-비트 정수 승산들의 합; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들의 합; 사이클당 단일 정밀도 또는 부호 있는 및 부호 없는 24-비트 정수 값들(INT24)에 대한 24-비트 정수 복소수 승산; 융합된 가산; 누산; 및 이들의 조합들로 이루어진 그룹으로부터 선택된 적어도 2개의 수학적 계산 또는 함수를 수행하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>7. 제4항에 있어서,상기 승산기 시프터 및 결합기 네트워크는 재구성가능한 연산 회로들의 쌍 구성에서 다른 재구성가능한 연산 회로로부터의 곱들을 가산하고, 재구성가능한 연산 회로들의 재구성가능한 연산 회로의 쿼드 구성의 다른 절반으로부터의 곱들의 합을 생성하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,복수의 입력 - 상기 복수의 입력은 제1의 X 입력, 제2의 Y 입력, 및 제3의 Z 입력을 포함함 -을 더 포함하고, 상기 승산기 시프터 및 결합기 네트워크는 복수의 곱들을 합산하기 위해 상기 쿼드 구성에서의 다른 재구성가능한 연산 회로들로부터의 입력들 및 Z 입력의 스케일링과 매칭하도록 32 비트의 배수들만큼 추가로 시프트하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 복수의 재구성가능한 연산 회로의 각각의 재구성가능한 연산 회로는:복수의 연산 모드를 갖는 구성가능한 승산기를 더 포함하며, 상기 구성가능한 승산기는 상기 복수의 입력 재정렬 큐에 그리고 상기 승산기 시프터 및 결합기 네트워크에 결합되고, 상기 복수의 연산 모드는 고정 소수점 연산 모드 및 부동 소수점 연산 모드를 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 구성가능한 승산기는 27x27 부호 없는 승산기의 네거티브 연산 모드를 갖고, 상기 구성가능한 승산기는 부호 있는 입력들을 처리하도록 추가로 구성가능하고, 상기 구성가능한 승산기는 4개의 8x8 승산기, 2개의 16x16 단일 명령 다중 데이터(single-instruction multiple-data)(SIMD) 승산기, 하나의 32x32 승산기, 및 하나의 54x54 승산기로서 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 구성가능한 승산기는 32x32 승산기 구성에서 하나 이상의 부분 곱을 재할당하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 승산기 시프터 및 결합기 네트워크는 승산기 곱을 시프트하여 부동 소수점 곱을 기수-32 지수를 갖는 곱으로 변환하고, 복수의 단일 명령 다중 데이터(SIMD) 곱을 합산하여 SIMD 내적을 형성하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 구성가능한 상호접속 네트워크는:상기 승산기 시프터 및 결합기 네트워크를 상기 복수의 재구성가능한 연산 회로 중 인접한 재구성가능한 연산 회로들의 하나 이상의 승산기 시프터 및 결합기 네트워크에 선택적으로 결합하여 단일 사이클 32x32 승산, 단일 사이클 54x54 승산, 단일 정밀도 24x24 승산, 및 단일 명령 다중 데이터(SIMD) 내적들을 수행하도록 구성가능한 복수의 직접 접속을 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 입력 재정렬 논리 회로는 부정 및 절대 값 함수들에 대한 부호 비트를 조정하고 동상(in-phase)(&quot;I&quot;) 및 직교(quadrature)(&quot;Q&quot;) 데이터 입력들을 디인터리빙하고, 홀수 및 짝수 데이터 입력들을 디인터리빙하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,복수의 입력 - 상기 복수의 입력은 제1의 X 입력, 제2의 Y 입력, 및 제3의 Z 입력을 포함함 -을 더 포함하고, 상기 적어도 하나의 제어 논리 회로는:부동 소수점 Z-입력 값을 기수-32 지수 값으로 시프트하여, 승산기 합 출력들의 스케일링과 매칭하도록 32 비트의 배수들만큼 시프트하도록 구성가능하고, 복수의 정수 모드를 갖는 Z 입력 시프터를 포함하고, 상기 Z 입력 시프터는 64, 32, 2x16 및 4x8 비트 시프트 또는 회전 모드들을 갖는 시프터 또는 회전자로서 구성 가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 적어도 하나의 제어 논리 회로는 부울 논리 회로를 포함하고, 상기 부울 논리 회로는 32 비트 정수 입력들에 대해 AND, NAND, OR, NOR, XOR, XNOR 및 선택 연산들을 수행하도록 구성가능한 AND-OR-INVERT 논리 유닛을 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서, 복수의 입력 - 상기 복수의 입력은 제1의 X 입력, 제2의 Y 입력, 및 제3의 Z 입력을 포함함 -을 더 포함하고, 상기 적어도 하나의 제어 논리 회로는:입력 데이터 스트림으로부터 최소 또는 최대 데이터 값, 상기 입력 데이터 스트림으로부터 인덱스를 추출하도록 구성 가능한 비교 회로를 포함하고, 상기 비교 회로는, 2개의 입력 데이터 스트림을 비교하고, 상기 2개의 입력 데이터 스트림을 스왑하여 상기 2개의 입력 데이터 스트림 중 최소치를 제1 출력에 그리고 상기 2개의 입력 데이터 스트림 중 최대치를 제2 출력에 두고, 동등한 것, 더 큰 것 및 더 작은 것에 대한 비교 플래그들을 생성하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서,상기 적어도 하나의 제어 논리 회로는 데이터 스티어링을 수행하고 하나 이상의 어드레스 시퀀스들을 생성하도록 구성가능한 비교 회로를 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>19. 제1항에 있어서,상기 적어도 하나의 제어 논리 회로는 모듈로 카운팅을 수행하도록 구성가능한 비교 회로를 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>20. 어레이로 배열된 복수의 재구성가능한 연산 회로(reconfigurable arithmetic circuit)로서, 상기 복수의 재구성가능한 연산 회로의 각각의 재구성가능한 연산 회로는:복수의 입력을 저장하도록 구성된 복수의 입력 재정렬 큐 - 상기 복수의 입력 재정렬 큐는 상기 복수의 재구성가능한 연산 회로 중 재구성가능한 연산 회로 및 인접한 재구성가능한 연산 회로의 상기 복수의 입력의 시퀀스를 재정렬하도록 구성가능한 입력 재정렬 논리 회로를 포함함 -;상기 복수의 입력 재정렬 큐에 결합된 승산기 시프터(multiplier shifter) 및 결합기 네트워크 - 상기 승산기 시프터 및 결합기 네트워크는: 시프터 회로; 및 상기 시프터 회로에 결합된 복수의 직렬 결합된 가산기 회로를 포함함 -;누산기 회로; 상기 승산기 시프터 및 결합기 네트워크에 그리고 상기 누산기 회로에 결합된 적어도 하나의 제어 논리 회로; 및상기 복수의 재구성가능한 연산 회로 중 상기 재구성가능한 연산 회로 및 상기 인접한 재구성가능한 연산 회로로부터의 출력들을 재정렬하도록 구성가능한 복수의 출력 재정렬 큐를 포함하고, 상기 복수의 재구성가능한 연산 회로의 어레이는:각각의 재구성가능한 연산 회로의 상기 승산기 시프터 및 결합기 네트워크에 결합된 구성가능한 상호접속 네트워크를 더 포함하고, 상기 구성가능한 상호접속 네트워크는 재구성가능한 연산 회로들의 쌍 구성으로서 그리고 재구성가능한 연산 회로들의 쿼드(quad) 구성으로서 상기 복수의 재구성가능한 연산 회로 중 인접한 재구성가능한 연산 회로들을 선택적으로 결합하도록 구성가능한 복수의 직접 접속을 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 구성가능한 상호접속 네트워크는 2배 정밀도(double precision) 승산-가산들, 단일 정밀도 단일 사이클 복소수 승산(complex multiply), 고속 푸리에 변환(&quot;FFT&quot;) 버터플라이, 지수 분해(exponent resolution), 승산-누산, 및 하나 이상의 논리 연산들을 수행하기 위해, 상기 복수의 재구성가능한 연산 회로를 병합하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서,상기 복수의 재구성가능한 연산 회로 중의 단일 재구성가능한 연산 회로는, 사이클당 IEEE 단일 또는 정수 27x27 승산; 사이클당 하나 이상의 병렬 IEEE 1/2 정밀도, 16-비트 브레인 부동 소수점(&quot;BFLOAT&quot;)(BLOAT16), 또는 부호 있는 및 부호 없는 16-비트 정수 값들(INT16)에 대한 16-비트 정수 승산들; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들; 사이클당 복수의 병렬 IEEE 1/2 정밀도, BFLOAT16 또는 INT16 승산들의 합; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들의 합; 사이클당 1/4 정밀도 또는 INT8 복소수 승산; 융합된 가산; 누산; 임의의 비트 수만큼의 64, 32, 2x16 또는 4x8 비트 시프트들; 임의의 비트 수만큼의 64, 32, 2x16 또는 4x8 비트 회전; 32-비트 비트별 부울 논리; 데이터 스트림의 비교, 최소치 또는 최대치; 2개의 피연산자 분류; 및 이들의 조합들로 이루어진 그룹으로부터 선택된 적어도 2개의 수학적 계산 또는 함수를 수행하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>23. 제20항에 있어서,상기 복수의 재구성가능한 연산 회로 중 상기 쌍 구성을 갖는 2개의 인접한 연결된 재구성가능한 연산 회로는, 사이클당 부호 있는 및 부호 없는 32-비트 정수 값들(INT32)에 대한 32-비트 정수 승산; 4개의 32x32 부분 곱을 가산하기 위해 상기 누산기 회로를 이용하는 4 사이클 시퀀스에서의 부호 있는 및 부호 없는 64-비트 정수 값들(INT64)에 대한 64-비트 정수 승산; 사이클당 복수의 IEEE 단일 정밀도 또는 부호 있는 및 부호 없는 24-비트 정수 값들(INT24)에 대한 복수의 24-비트 정수 승산의 합; 사이클당 복수의 병렬 IEEE 1/2 정밀도, 16-비트 브레인 부동 소수점(&quot;BFLOAT&quot;)(BLOAT16) 또는 부호 있는 및 부호 없는 16-비트 정수 값들(INT16)에 대한 16-비트 정수 승산들의 합; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들의 합; 사이클당 하나의 1/2 정밀도 또는 INT16 복소수 승산; 복수의 승산 및 복수의 가산; 융합된 가산; 누산; 및 이들의 조합들로 이루어진 그룹으로부터 선택된 적어도 2개의 수학적 계산 또는 함수를 수행하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>24. 제20항에 있어서,상기 복수의 재구성가능한 연산 회로 중 상기 쿼드 구성을 갖는 4개의 연결된 재구성가능한 연산 회로는, 4개의 사이클에서의 부호 있는 및 부호 없는 64-비트 정수 값들(INT64)에 대한 복수의 64-비트 정수 승산; 사이클당 부호 있는 및 부호 없는 32-비트 정수 값들(INT32)에 대한 복수의 32-비트 정수 승산; 사이클당 복수의 INT32 승산의 합; 사이클당 복수의 IEEE 단일 정밀도 또는 부호 있는 및 부호 없는 24-비트 정수 값들(INT24)에 대한 24-비트 정수의 합; 사이클당 복수의 병렬 IEEE 1/2 정밀도, 16-비트 브레인 부동 소수점(&quot;BFLOAT&quot;)(BLOAT16) 또는 부호 있는 및 부호 없는 16-비트 정수 값들(INT16)에 대한 16-비트 정수 승산들의 합; 사이클당 복수의 병렬 IEEE 1/4 정밀도 또는 부호 있는 및 부호 없는 8-비트 정수 값들(INT8)에 대한 8-비트 정수 승산들의 합; 사이클당 단일 정밀도 또는 부호 있는 및 부호 없는 24-비트 정수 값들(INT24)에 대한 24-비트 정수 복소수 승산; 융합된 가산; 누산; 및 이들의 조합들로 이루어진 그룹으로부터 선택된 적어도 2개의 수학적 계산 또는 함수를 수행하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>25. 제20항에 있어서,상기 승산기 시프터 및 결합기 네트워크는 재구성가능한 연산 회로들의 쌍 구성에서 다른 재구성가능한 연산 회로로부터의 곱들을 가산하고, 재구성가능한 연산 회로들의 재구성가능한 연산 회로의 쿼드 구성의 다른 절반으로부터의 곱들의 합을 생성하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서,복수의 입력 - 상기 복수의 입력은 제1의 X 입력, 제2의 Y 입력, 및 제3의 Z 입력을 포함함 -을 더 포함하고, 상기 승산기 시프터 및 결합기 네트워크는 복수의 곱들을 합산하기 위해 상기 쿼드 구성에서의 다른 재구성가능한 연산 회로들로부터의 입력들 및 Z 입력의 스케일링과 매칭하도록 32 비트의 배수들만큼 추가로 시프트하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>27. 제20항에 있어서,상기 복수의 재구성가능한 연산 회로의 각각의 재구성가능한 연산 회로는:복수의 연산 모드를 갖는 구성가능한 승산기를 더 포함하며, 상기 구성가능한 승산기는 상기 복수의 입력 재정렬 큐들에 그리고 상기 승산기 시프터 및 결합기 네트워크에 결합되고, 상기 복수의 연산 모드는 고정 소수점 연산 모드 및 부동 소수점 연산 모드를 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서,상기 구성가능한 승산기는 27x27 부호 없는 승산기의 네거티브 연산 모드를 갖고, 상기 구성가능한 승산기는 부호 있는 입력들을 처리하도록 추가로 구성가능하고, 상기 구성가능한 승산기는 4개의 8x8 승산기, 2개의 16x16 단일 명령 다중 데이터(single-instruction multiple-data)(SIMD) 승산기, 하나의 32x32 승산기, 및 하나의 54x54 승산기로서 추가로 구성가능하고, 상기 구성가능한 승산기는 32x32 승산기 구성에서 하나 이상의 부분 곱을 재할당하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>29. 제20항에 있어서,상기 승산기 시프터 및 결합기 네트워크는 승산기 곱을 시프트하여 부동 소수점 곱을 기수-32 지수를 갖는 곱으로 변환하고, 복수의 단일 명령 다중 데이터(SIMD) 곱을 합산하여 SIMD 내적을 형성하도록 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>30. 제20항에 있어서,상기 구성가능한 상호접속 네트워크는 상기 승산기 시프터 및 결합기 네트워크를 상기 복수의 재구성가능한 연산 회로 중 인접한 재구성가능한 연산 회로들의 하나 이상의 승산기 시프터 및 결합기 네트워크에 결합하여 단일 사이클 32x32 승산, 단일 사이클 54x54 승산, 단일 정밀도 24x24 승산, 및 단일 명령 다중 데이터(SIMD) 내적들을 수행하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>31. 제20항에 있어서,상기 입력 재정렬 논리 회로는 부정 및 절대 값 함수들에 대한 부호 비트를 조정하고 동상(in-phase)(&quot;I&quot;) 및 직교(quadrature)(&quot;Q&quot;) 데이터 입력들을 디인터리빙하고, 홀수 및 짝수 데이터 입력들을 디인터리빙하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>32. 제20항에 있어서,복수의 입력 - 상기 복수의 입력은 제1의 X 입력, 제2의 Y 입력, 및 제3의 Z 입력을 포함함 -을 더 포함하고, 상기 적어도 하나의 제어 논리 회로는:부동 소수점 Z-입력 값을 기수-32 지수 값으로 시프트하여, 승산기 합 출력들의 스케일링과 매칭하도록 32 비트의 배수들만큼 시프트하도록 구성가능하고, 복수의 정수 모드를 갖는 Z 입력 시프터를 포함하고, 상기 Z 입력 시프터는 64, 32, 2x16 및 4x8 비트 시프트 또는 회전 모드들을 갖는 시프터 또는 회전자로서 구성 가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>33. 제20항에 있어서,상기 적어도 하나의 제어 논리 회로는 부울 논리 회로를 포함하고, 상기 부울 논리 회로는 32 비트 정수 입력들에 대해 AND, NAND, OR, NOR, XOR, XNOR 및 선택 연산들을 수행하도록 구성가능한 AND-OR-INVERT 논리 유닛을 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>34. 제20항에 있어서,복수의 입력 - 상기 복수의 입력은 제1의 X 입력, 제2의 Y 입력, 및 제3의 Z 입력을 포함함 -을 더 포함하고, 상기 적어도 하나의 제어 논리 회로는:입력 데이터 스트림으로부터 최소 또는 최대 데이터 값, 상기 입력 데이터 스트림으로부터 인덱스를 추출하도록 구성 가능한 비교 회로를 포함하고, 상기 비교 회로는, 2개의 입력 데이터 스트림을 비교하고, 상기 2개의 입력 데이터 스트림을 스왑하여 상기 2개의 입력 데이터 스트림 중 최소치를 제1 출력에 그리고 상기 2개의 입력 데이터 스트림 중 최대치를 제2 출력에 두고, 동등한 것, 더 큰 것 및 더 작은 것에 대한 비교 플래그들을 생성하도록 추가로 구성가능한, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>35. 제20항에 있어서,상기 적어도 하나의 제어 논리 회로는 데이터 스티어링을 수행하고 하나 이상의 어드레스 시퀀스들을 생성하도록 구성가능한 비교 회로를 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>36. 제1항에 있어서,상기 적어도 하나의 제어 논리 회로는 모듈로 카운팅을 수행하도록 구성가능한 비교 회로를 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo><claimInfo><claim>37. 어레이로 배열된 복수의 재구성가능한 연산 회로(reconfigurable arithmetic circuit)로서, 상기 복수의 재구성가능한 연산 회로의 각각의 재구성가능한 연산 회로는:복수의 입력을 저장하도록 구성된 복수의 입력 재정렬 큐 - 상기 복수의 입력 재정렬 큐는 상기 복수의 재구성가능한 연산 회로 중 재구성가능한 연산 회로 및 인접한 재구성가능한 연산 회로의 상기 복수의 입력의 시퀀스를 재정렬하도록 구성가능한 입력 재정렬 논리 회로를 포함함 -;상기 복수의 입력 재정렬 큐에 결합된 승산기 시프터(multiplier shifter) 및 결합기 네트워크 - 상기 승산기 시프터 및 결합기 네트워크는: 시프터 회로; 및 상기 시프터 회로에 결합된 복수의 직렬 결합된 가산기 회로를 포함함 -;누산기 회로; 데이터 스티어링 및 모듈로 카운팅을 수행하도록 구성가능한 비교기;상기 복수의 재구성가능한 연산 회로 중 상기 재구성가능한 연산 회로 및 상기 인접한 재구성가능한 연산 회로로부터의 출력들을 재정렬하도록 구성가능한 복수의 출력 재정렬 큐; 및복수의 연산 모드를 갖는 구성가능한 승산기를 포함하며, 상기 구성가능한 승산기는 상기 복수의 입력 재정렬 큐에 그리고 상기 승산기 시프터 및 결합기 네트워크에 결합되고, 상기 복수의 연산 모드는 고정 소수점 연산 모드 및 부동 소수점 연산 모드를 포함하고,상기 복수의 재구성가능한 연산 회로의 어레이는:각각의 재구성가능한 연산 회로의 상기 승산기 시프터 및 결합기 네트워크에 결합된 구성가능한 상호접속 네트워크를 더 포함하며, 상기 구성가능한 상호접속 네트워크는 재구성가능한 연산 회로들의 쌍 구성으로서 그리고 재구성가능한 연산 회로들의 쿼드(quad) 구성으로서 상기 복수의 재구성가능한 연산 회로 중 인접한 재구성가능한 연산 회로들을 선택적으로 결합하도록 구성가능한 복수의 직접 접속을 포함하는, 어레이로 배열된 복수의 재구성가능한 연산 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 캠벨 스위트 *** 오차드 시티 드라이브 ***</address><code>520220214126</code><country>미국</country><engName>CORNAMI, INC.</engName><name>코르나미, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 로드아일랜...</address><code> </code><country>미국</country><engName>ANDRAKA, Raymond J.</engName><name>안드라카, 레이몬드 제이.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.09.10</priorityApplicationDate><priorityApplicationNumber>62/898,452</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.09.11</priorityApplicationDate><priorityApplicationNumber>62/899,025</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.09.09</priorityApplicationDate><priorityApplicationNumber>17/015,950</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.09.09</priorityApplicationDate><priorityApplicationNumber>17/015,973</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.11.21</receiptDate><receiptNumber>1-1-2024-1283579-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[우선심사신청]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.21</receiptDate><receiptNumber>1-1-2024-1284460-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.08</receiptDate><receiptNumber>9-5-2025-0346308-85</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.23</receiptDate><receiptNumber>1-1-2025-0460550-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.23</receiptDate><receiptNumber>1-1-2025-0460570-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.09.23</receiptDate><receiptNumber>9-5-2025-0923382-77</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247038774.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939efac6067b2e79e0ae386cd30542c53a10828eed4f6d5f89b48ab7758b5a299c0b1a35fe2da18ee6c41c5d7cf3abe522514b6e88a1406241</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfddbfe5338543550f0f47fdfe9d73b8183352dc74a8e2a5b40bb877113973ffba508f8a00198d492996223d14b1bd91e9785bb734dafbe0e6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>