<!--
::METADATA::
type: detailed_solution
topic_id: dd-04-circuitos-combinacionales
problem_id: 1.1
file_id: solucion-problema-1-1
status: complete
audience: student
last_updated: 2026-01-03
difficulty: 2
tags: [solucion, multiplexor, mux, combinacional]
-->

> ğŸ  **NavegaciÃ³n:** [â† Respuestas](../DD-04-Respuestas.md) | [Problema 1.2 â†’](./DD-04-Sol-Problema-1.2.md)

---

# SoluciÃ³n Detallada: Problema 1.1

## Enunciado
DiseÃ±ar un multiplexor 4:1 (MUX) usando compuertas bÃ¡sicas y obtener su tabla de verdad.

---

## Paso 1: EspecificaciÃ³n del MUX 4:1

### Entradas y Salidas
| Elemento | Nombre | DescripciÃ³n |
|----------|--------|-------------|
| Entradas de datos | $I_0, I_1, I_2, I_3$ | 4 lÃ­neas de datos |
| Selectores | $S_1, S_0$ | 2 lÃ­neas de selecciÃ³n |
| Salida | Y | 1 lÃ­nea de salida |

### FunciÃ³n
El MUX selecciona una de las 4 entradas basÃ¡ndose en el valor de los selectores:
- $S_1S_0 = 00 \rightarrow Y = I_0$
- $S_1S_0 = 01 \rightarrow Y = I_1$
- $S_1S_0 = 10 \rightarrow Y = I_2$
- $S_1S_0 = 11 \rightarrow Y = I_3$

---

## Paso 2: EcuaciÃ³n Booleana

$$Y = \bar{S_1}\bar{S_0}I_0 + \bar{S_1}S_0I_1 + S_1\bar{S_0}I_2 + S_1S_0I_3$$

Cada tÃ©rmino representa una entrada habilitada por una combinaciÃ³n Ãºnica de selectores.

---

## Paso 3: Tabla de Verdad

### Tabla Funcional (Simplificada)

| $S_1$ | $S_0$ | Y |
|:-----:|:-----:|:-:|
| 0 | 0 | $I_0$ |
| 0 | 1 | $I_1$ |
| 1 | 0 | $I_2$ |
| 1 | 1 | $I_3$ |

### Tabla Completa (para $I_0=1, I_1=0, I_2=1, I_3=0$)

| $S_1$ | $S_0$ | $I_0$ | $I_1$ | $I_2$ | $I_3$ | Y |
|:-----:|:-----:|:-----:|:-----:|:-----:|:-----:|:-:|
| 0 | 0 | 1 | 0 | 1 | 0 | **1** |
| 0 | 1 | 1 | 0 | 1 | 0 | **0** |
| 1 | 0 | 1 | 0 | 1 | 0 | **1** |
| 1 | 1 | 1 | 0 | 1 | 0 | **0** |

---

## Paso 4: Circuito con Compuertas

```
                    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                    â”‚   DECODER   â”‚
         S1 â”€â”€â”€â”€â”€â”€â”€â–ºâ”‚    2:4      â”‚
         S0 â”€â”€â”€â”€â”€â”€â”€â–ºâ”‚             â”‚
                    â””â”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”€â”¬â”€â”˜
                       â”‚  â”‚  â”‚  â”‚
                    D0 â”‚D1â”‚D2â”‚D3â”‚
                       â”‚  â”‚  â”‚  â”‚
       I0 â”€â”€â”€â”€â”€â”€â”     â”‚  â”‚  â”‚  â”‚
                â”‚  â”Œâ”€â”€â–¼â” â”‚  â”‚  â”‚
                â””â”€â–ºâ”‚ANDâ”œâ”€â”¤  â”‚  â”‚
                   â””â”€â”€â”¬â”˜ â”‚  â”‚  â”‚
                      â”‚  â”‚  â”‚  â”‚
       I1 â”€â”€â”€â”€â”€â”€â”     â”‚ â”Œâ–¼â”€â”â”‚  â”‚
                â””â”€â”€â”€â”€â”€â”¼â–ºâ”‚ANDâ”œâ”¤  â”‚
                      â”‚ â””â”€â”€â”¬â”˜â”‚  â”‚
                      â”‚    â”‚ â”‚  â”‚
       I2 â”€â”€â”€â”€â”€â”€â”     â”‚    â”‚â”Œâ–¼â”€â”â”‚
                â””â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¼â–ºâ”‚ANDâ”œ
                      â”‚    â”‚â””â”€â”€â”¬â”˜â”‚
                      â”‚    â”‚   â”‚ â”‚
       I3 â”€â”€â”€â”€â”€â”€â”     â”‚    â”‚   â”‚â”Œâ–¼â”€â”
                â””â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”¼â”€â”€â”€â”¼â–ºâ”‚ANDâ”‚
                      â”‚    â”‚   â”‚â””â”€â”€â”¬â”˜
                      â”‚    â”‚   â”‚   â”‚
                      â”‚    â”‚   â”‚   â”‚
                   â”Œâ”€â”€â–¼â”€â”€â”€â”€â–¼â”€â”€â”€â–¼â”€â”€â”€â–¼â”€â”€â”
                   â”‚       OR         â”‚
                   â”‚     (4 ent)      â”‚
                   â””â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                            â”‚
                            â–¼
                            Y
```

---

## Paso 5: Lista de Compuertas

| Compuerta | Cantidad | Uso |
|-----------|:--------:|-----|
| NOT | 2 | Complementar $S_1$ y $S_0$ |
| AND (3 ent) | 4 | Habilitar cada entrada |
| OR (4 ent) | 1 | Combinar salidas |
| **Total** | **7** | |

---

## Paso 6: Desglose de cada AND

| AND | Entradas | Habilita |
|-----|----------|----------|
| ANDâ‚€ | $\bar{S_1}, \bar{S_0}, I_0$ | Entrada 0 |
| ANDâ‚ | $\bar{S_1}, S_0, I_1$ | Entrada 1 |
| ANDâ‚‚ | $S_1, \bar{S_0}, I_2$ | Entrada 2 |
| ANDâ‚ƒ | $S_1, S_0, I_3$ | Entrada 3 |

---

## VerificaciÃ³n

### Caso: $S_1=1, S_0=0$
- ANDâ‚€: $\bar{1} \cdot \bar{0} \cdot I_0 = 0 \cdot 1 \cdot I_0 = 0$
- ANDâ‚: $\bar{1} \cdot 0 \cdot I_1 = 0 \cdot 0 \cdot I_1 = 0$
- ANDâ‚‚: $1 \cdot \bar{0} \cdot I_2 = 1 \cdot 1 \cdot I_2 = I_2$ âœ“
- ANDâ‚ƒ: $1 \cdot 0 \cdot I_3 = 0$

$$Y = 0 + 0 + I_2 + 0 = I_2 \checkmark$$

---

## Aplicaciones del MUX

1. **Selector de datos:** Elegir entre mÃºltiples fuentes
2. **Generador de funciones:** Implementar cualquier funciÃ³n de n variables
3. **Conversor paralelo-serie:** Serializar datos
4. **Routing en FPGA:** InterconexiÃ³n programable

---

## ImplementaciÃ³n de Funciones con MUX

Un MUX 4:1 puede implementar **cualquier funciÃ³n de 2 variables**:

Para $F(A,B)$, conectar:
- $S_1 = A$, $S_0 = B$
- $I_0 = F(0,0)$
- $I_1 = F(0,1)$
- $I_2 = F(1,0)$
- $I_3 = F(1,1)$

### Ejemplo: XOR con MUX 4:1
| A | B | XOR |
|---|---|:---:|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Conectar: $I_0=0, I_1=1, I_2=1, I_3=0$

---

## Conceptos Clave Aplicados

1. **DecodificaciÃ³n:** Los selectores activan solo un AND
2. **HabilitaciÃ³n:** Cada dato pasa solo cuando estÃ¡ seleccionado
3. **CombinaciÃ³n:** La OR une todas las posibles salidas
4. **Universalidad:** Un MUX puede implementar cualquier funciÃ³n

---

> ğŸ’¡ **Tip:** Un MUX $2^n:1$ puede implementar cualquier funciÃ³n de n variables.
