`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2018/11/18 15:40:17
// Design Name: 
// Module Name: LeftAdder
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


//module LeftAdder(
//    input [31:0] PC_old,
//    output reg [31:0] PC_new
//    );
////    wire[31:0] four=32'h00000004;
////    wire ci=0;//进位初始化为0
////    wire co;

//    assign PC_new=PC_old+4;
//endmodule
