Timing Analyzer report for part-4
Thu Oct 22 00:36:59 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|clk_div'
 14. Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|clk_div'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|clk_div'
 25. Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|clk_div'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|clk_div'
 35. Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|clk_div'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; part-4                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; clkdiv:clkdiv1|clk_div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:clkdiv1|clk_div } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                     ;
+------------+-----------------+------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                           ;
+------------+-----------------+------------------------+------------------------------------------------+
; 193.54 MHz ; 193.54 MHz      ; clk                    ;                                                ;
; 544.07 MHz ; 270.78 MHz      ; clkdiv:clkdiv1|clk_div ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -4.167 ; -67.581       ;
; clkdiv:clkdiv1|clk_div ; -0.838 ; -2.947        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clkdiv:clkdiv1|clk_div ; 0.405 ; 0.000         ;
; clk                    ; 0.654 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -45.405         ;
; clkdiv:clkdiv1|clk_div ; -2.693 ; -22.337         ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.167 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.085      ;
; -4.156 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.074      ;
; -4.051 ; clkdiv:clkdiv1|count[21] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.969      ;
; -3.990 ; clkdiv:clkdiv1|count[31] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.909      ;
; -3.972 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.891      ;
; -3.957 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.876      ;
; -3.953 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.872      ;
; -3.944 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.863      ;
; -3.942 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.861      ;
; -3.931 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.850      ;
; -3.893 ; clkdiv:clkdiv1|count[25] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.811      ;
; -3.889 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.807      ;
; -3.859 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.778      ;
; -3.855 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.774      ;
; -3.853 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.772      ;
; -3.827 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.746      ;
; -3.820 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.739      ;
; -3.818 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.737      ;
; -3.763 ; clkdiv:clkdiv1|count[19] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.681      ;
; -3.715 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.634      ;
; -3.690 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.609      ;
; -3.682 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.601      ;
; -3.655 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.574      ;
; -3.633 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.552      ;
; -3.582 ; clkdiv:clkdiv1|count[17] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.500      ;
; -3.570 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.489      ;
; -3.535 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.454      ;
; -3.513 ; clkdiv:clkdiv1|count[13] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.431      ;
; -3.497 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.415      ;
; -3.487 ; clkdiv:clkdiv1|count[14] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.405      ;
; -3.411 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.329      ;
; -3.219 ; clkdiv:clkdiv1|count[15] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.137      ;
; -2.821 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.739      ;
; -2.806 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.723      ;
; -2.764 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.682      ;
; -2.742 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.659      ;
; -2.726 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.642      ;
; -2.707 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.623      ;
; -2.700 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.618      ;
; -2.695 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.612      ;
; -2.695 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.613      ;
; -2.690 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.608      ;
; -2.684 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.601      ;
; -2.669 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.586      ;
; -2.665 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.582      ;
; -2.637 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.554      ;
; -2.630 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.548      ;
; -2.627 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.545      ;
; -2.614 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.531      ;
; -2.609 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.527      ;
; -2.595 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.513      ;
; -2.594 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.510      ;
; -2.593 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.510      ;
; -2.583 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.501      ;
; -2.583 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.500      ;
; -2.575 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.491      ;
; -2.572 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.490      ;
; -2.568 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.485      ;
; -2.566 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.483      ;
; -2.566 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.484      ;
; -2.564 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.481      ;
; -2.564 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.482      ;
; -2.563 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.480      ;
; -2.561 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.479      ;
; -2.559 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.477      ;
; -2.552 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.469      ;
; -2.550 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.467      ;
; -2.549 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.466      ;
; -2.541 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.459      ;
; -2.533 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.450      ;
; -2.531 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.448      ;
; -2.527 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.444      ;
; -2.526 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.444      ;
; -2.524 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.442      ;
; -2.521 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.439      ;
; -2.504 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.422      ;
; -2.498 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.416      ;
; -2.493 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.411      ;
; -2.485 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.403      ;
; -2.481 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.399      ;
; -2.478 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.396      ;
; -2.462 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[26] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.378      ;
; -2.462 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.379      ;
; -2.461 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.379      ;
; -2.461 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.378      ;
; -2.452 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.370      ;
; -2.450 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.368      ;
; -2.443 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[27] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.359      ;
; -2.438 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.434 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.352      ;
; -2.433 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.350      ;
; -2.433 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.351      ;
; -2.432 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.349      ;
; -2.431 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.348      ;
; -2.431 ; clkdiv:clkdiv1|count[13] ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.348      ;
; -2.430 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.348      ;
; -2.423 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.341      ;
; -2.423 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.339      ;
; -2.423 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.337      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv1|clk_div'                                                                                                                                                                                                   ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.838 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.757      ;
; -0.748 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.667      ;
; -0.741 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.660      ;
; -0.717 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.636      ;
; -0.698 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.617      ;
; -0.438 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.332      ; 1.768      ;
; -0.419 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.332      ; 1.749      ;
; -0.408 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.332      ; 1.738      ;
; -0.286 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.332      ; 1.616      ;
; -0.272 ; raddr_counter:raddr_counter1|address[4] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.210     ; 1.100      ;
; -0.239 ; raddr_counter:raddr_counter1|address[0] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.218      ; 1.495      ;
; -0.235 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.154      ;
; -0.230 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.149      ;
; -0.229 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.148      ;
; -0.216 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.135      ;
; -0.204 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|address[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.123      ;
; -0.197 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|address[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 1.116      ;
; -0.046 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|address[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 0.965      ;
; 0.095  ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.096     ; 0.807      ;
; 0.102  ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|address[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.096     ; 0.800      ;
; 0.150  ; raddr_counter:raddr_counter1|address[3] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.218      ; 1.106      ;
; 0.153  ; raddr_counter:raddr_counter1|address[2] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.218      ; 1.103      ;
; 0.154  ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|address[0]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.079     ; 0.765      ;
; 0.185  ; raddr_counter:raddr_counter1|address[1] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.218      ; 1.071      ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv1|clk_div'                                                                                                                                                                                                   ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.405 ; raddr_counter:raddr_counter1|address[1] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.371      ; 0.998      ;
; 0.409 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|address[0]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 0.674      ;
; 0.411 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.096      ; 0.693      ;
; 0.421 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|address[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.096      ; 0.703      ;
; 0.438 ; raddr_counter:raddr_counter1|address[2] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.371      ; 1.031      ;
; 0.441 ; raddr_counter:raddr_counter1|address[3] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.371      ; 1.034      ;
; 0.544 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.507      ; 1.237      ;
; 0.562 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|address[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 0.827      ;
; 0.645 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 0.910      ;
; 0.661 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 0.926      ;
; 0.663 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 0.928      ;
; 0.671 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.507      ; 1.364      ;
; 0.671 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.507      ; 1.364      ;
; 0.677 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 0.942      ;
; 0.688 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.507      ; 1.381      ;
; 0.742 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|address[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 1.007      ;
; 0.743 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|address[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 1.008      ;
; 0.760 ; raddr_counter:raddr_counter1|address[0] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.371      ; 1.353      ;
; 0.849 ; raddr_counter:raddr_counter1|address[4] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; -0.040     ; 1.031      ;
; 0.973 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 1.238      ;
; 0.978 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 1.243      ;
; 0.978 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 1.243      ;
; 0.990 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 1.255      ;
; 0.995 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.079      ; 1.260      ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                           ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; 0.654 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[1]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; clkdiv:clkdiv1|count[31] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.659 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.681 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[0]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 0.948      ;
; 0.972 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.985 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[1]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.990 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.991 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 1.093 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.098 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.365      ;
; 1.100 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.109 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.376      ;
; 1.111 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.378      ;
; 1.112 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.116 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.117 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.119 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.168 ; clkdiv:clkdiv1|count[17] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.434      ;
; 1.195 ; clkdiv:clkdiv1|clk_div   ; clkdiv:clkdiv1|clk_div   ; clkdiv:clkdiv1|clk_div ; clk         ; 0.000        ; 3.076      ; 4.719      ;
; 1.200 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.466      ;
; 1.219 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.486      ;
; 1.219 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.486      ;
; 1.221 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.488      ;
; 1.224 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.224 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.224 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.225 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.492      ;
; 1.235 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.502      ;
; 1.237 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.504      ;
; 1.239 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.506      ;
; 1.240 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.507      ;
; 1.242 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.509      ;
; 1.243 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.510      ;
; 1.244 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.511      ;
; 1.244 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.511      ;
; 1.244 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.511      ;
; 1.245 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.512      ;
; 1.308 ; clkdiv:clkdiv1|count[21] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.574      ;
; 1.326 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.592      ;
; 1.327 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.593      ;
; 1.342 ; clkdiv:clkdiv1|count[15] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.608      ;
; 1.345 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.612      ;
; 1.345 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.612      ;
; 1.350 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.617      ;
; 1.350 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.617      ;
; 1.351 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.618      ;
; 1.352 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.619      ;
; 1.363 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|count[20] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.630      ;
; 1.364 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.631      ;
; 1.365 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.632      ;
; 1.366 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.081      ; 1.633      ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                      ;
+------------+-----------------+------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                           ;
+------------+-----------------+------------------------+------------------------------------------------+
; 212.54 MHz ; 212.54 MHz      ; clk                    ;                                                ;
; 607.16 MHz ; 274.05 MHz      ; clkdiv:clkdiv1|clk_div ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.705 ; -57.177       ;
; clkdiv:clkdiv1|clk_div ; -0.647 ; -1.919        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clkdiv:clkdiv1|clk_div ; 0.367 ; 0.000         ;
; clk                    ; 0.598 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -45.405        ;
; clkdiv:clkdiv1|clk_div ; -2.649 ; -22.161        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.705 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.633      ;
; -3.704 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.632      ;
; -3.622 ; clkdiv:clkdiv1|count[21] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.550      ;
; -3.611 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.540      ;
; -3.606 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.535      ;
; -3.587 ; clkdiv:clkdiv1|count[31] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.516      ;
; -3.585 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.514      ;
; -3.576 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.505      ;
; -3.573 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.502      ;
; -3.543 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.472      ;
; -3.519 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.448      ;
; -3.506 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.434      ;
; -3.505 ; clkdiv:clkdiv1|count[25] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.433      ;
; -3.501 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.430      ;
; -3.481 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.410      ;
; -3.474 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.403      ;
; -3.454 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.383      ;
; -3.442 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.371      ;
; -3.419 ; clkdiv:clkdiv1|count[19] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.347      ;
; -3.368 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.297      ;
; -3.328 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.257      ;
; -3.320 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.249      ;
; -3.312 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.241      ;
; -3.299 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.228      ;
; -3.266 ; clkdiv:clkdiv1|count[17] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.194      ;
; -3.264 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.193      ;
; -3.194 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.070     ; 4.123      ;
; -3.144 ; clkdiv:clkdiv1|count[13] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.072      ;
; -3.111 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.039      ;
; -3.102 ; clkdiv:clkdiv1|count[14] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.030      ;
; -3.089 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.017      ;
; -2.874 ; clkdiv:clkdiv1|count[15] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.802      ;
; -2.432 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.360      ;
; -2.392 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.319      ;
; -2.357 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.284      ;
; -2.352 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.280      ;
; -2.324 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.252      ;
; -2.317 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.245      ;
; -2.316 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.244      ;
; -2.309 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.235      ;
; -2.289 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.216      ;
; -2.285 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.212      ;
; -2.284 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.211      ;
; -2.280 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.206      ;
; -2.273 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.200      ;
; -2.269 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.196      ;
; -2.245 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.173      ;
; -2.244 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.172      ;
; -2.240 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.167      ;
; -2.238 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.166      ;
; -2.233 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.161      ;
; -2.233 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.161      ;
; -2.231 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.158      ;
; -2.224 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.152      ;
; -2.216 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.143      ;
; -2.210 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.138      ;
; -2.208 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.136      ;
; -2.201 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.129      ;
; -2.198 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.126      ;
; -2.193 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.119      ;
; -2.191 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.119      ;
; -2.190 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.117      ;
; -2.184 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.111      ;
; -2.176 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.104      ;
; -2.173 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.100      ;
; -2.173 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.100      ;
; -2.170 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.166 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.094      ;
; -2.164 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.090      ;
; -2.154 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.082      ;
; -2.153 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.080      ;
; -2.151 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.078      ;
; -2.150 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.077      ;
; -2.144 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.072      ;
; -2.130 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.058      ;
; -2.126 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.054      ;
; -2.125 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.053      ;
; -2.124 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.051      ;
; -2.123 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.050      ;
; -2.123 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.051      ;
; -2.121 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.048      ;
; -2.118 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.046      ;
; -2.116 ; clkdiv:clkdiv1|count[14] ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.043      ;
; -2.114 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.042      ;
; -2.111 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.039      ;
; -2.108 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.036      ;
; -2.097 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.025      ;
; -2.094 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.022      ;
; -2.093 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.021      ;
; -2.088 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.014      ;
; -2.083 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[15] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.011      ;
; -2.083 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.011      ;
; -2.081 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.009      ;
; -2.077 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.003      ;
; -2.075 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.002      ;
; -2.075 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.003      ;
; -2.074 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.001      ;
; -2.061 ; clkdiv:clkdiv1|count[13] ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.988      ;
; -2.058 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.985      ;
; -2.057 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[27] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv1|clk_div'                                                                                                                                                                                                    ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.647 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.576      ;
; -0.568 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.497      ;
; -0.562 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.491      ;
; -0.550 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.479      ;
; -0.532 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.461      ;
; -0.287 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.309      ; 1.595      ;
; -0.269 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.309      ; 1.577      ;
; -0.239 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.309      ; 1.547      ;
; -0.174 ; raddr_counter:raddr_counter1|address[4] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.202     ; 1.002      ;
; -0.163 ; raddr_counter:raddr_counter1|address[0] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.192      ; 1.385      ;
; -0.152 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.309      ; 1.460      ;
; -0.107 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.036      ;
; -0.101 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.030      ;
; -0.100 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.029      ;
; -0.096 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.025      ;
; -0.081 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|address[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.010      ;
; -0.073 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|address[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 1.002      ;
; 0.057  ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|address[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 0.872      ;
; 0.182  ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.085     ; 0.732      ;
; 0.195  ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|address[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.085     ; 0.719      ;
; 0.212  ; raddr_counter:raddr_counter1|address[3] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.192      ; 1.010      ;
; 0.218  ; raddr_counter:raddr_counter1|address[2] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.192      ; 1.004      ;
; 0.244  ; raddr_counter:raddr_counter1|address[1] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.192      ; 0.978      ;
; 0.246  ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|address[0]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.070     ; 0.683      ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv1|clk_div'                                                                                                                                                                                                    ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.367 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|address[0]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.608      ;
; 0.373 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.085      ; 0.629      ;
; 0.390 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|address[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.085      ; 0.646      ;
; 0.404 ; raddr_counter:raddr_counter1|address[1] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.327      ; 0.932      ;
; 0.434 ; raddr_counter:raddr_counter1|address[3] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.327      ; 0.962      ;
; 0.437 ; raddr_counter:raddr_counter1|address[2] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.327      ; 0.965      ;
; 0.483 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.464      ; 1.118      ;
; 0.517 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|address[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.758      ;
; 0.589 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.830      ;
; 0.594 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.464      ; 1.229      ;
; 0.598 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.464      ; 1.233      ;
; 0.606 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.847      ;
; 0.610 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.851      ;
; 0.612 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.464      ; 1.247      ;
; 0.623 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.864      ;
; 0.692 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|address[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.933      ;
; 0.693 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|address[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 0.934      ;
; 0.712 ; raddr_counter:raddr_counter1|address[0] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.327      ; 1.240      ;
; 0.814 ; raddr_counter:raddr_counter1|address[4] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; -0.052     ; 0.963      ;
; 0.878 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 1.119      ;
; 0.889 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 1.130      ;
; 0.893 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 1.134      ;
; 0.896 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 1.137      ;
; 0.907 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.070      ; 1.148      ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; 0.598 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; clkdiv:clkdiv1|count[31] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[1]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.623 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[0]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.884 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[1]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.899 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.142      ;
; 0.901 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.902 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.983 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.231      ;
; 0.994 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.237      ;
; 0.994 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.237      ;
; 0.996 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.241      ;
; 1.000 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.246      ;
; 1.009 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.252      ;
; 1.011 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.254      ;
; 1.012 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.014 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.080 ; clkdiv:clkdiv1|count[17] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.071      ; 1.322      ;
; 1.093 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.336      ;
; 1.095 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.338      ;
; 1.097 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.340      ;
; 1.104 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.104 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.105 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.348      ;
; 1.107 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.071      ; 1.349      ;
; 1.108 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.351      ;
; 1.108 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.351      ;
; 1.110 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.353      ;
; 1.112 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.356      ;
; 1.113 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.356      ;
; 1.121 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.364      ;
; 1.122 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.123 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.123 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.123 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.124 ; clkdiv:clkdiv1|clk_div   ; clkdiv:clkdiv1|clk_div   ; clkdiv:clkdiv1|clk_div ; clk         ; 0.000        ; 2.792      ; 4.330      ;
; 1.124 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.367      ;
; 1.203 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.446      ;
; 1.203 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.446      ;
; 1.203 ; clkdiv:clkdiv1|count[21] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.071      ; 1.445      ;
; 1.214 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|count[20] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.457      ;
; 1.214 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.457      ;
; 1.215 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.458      ;
; 1.217 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.071      ; 1.459      ;
; 1.218 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.461      ;
; 1.218 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.071      ; 1.460      ;
; 1.219 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.462      ;
; 1.221 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.464      ;
; 1.222 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.465      ;
; 1.223 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.466      ;
; 1.231 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.072      ; 1.474      ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.646 ; -18.263       ;
; clkdiv:clkdiv1|clk_div ; 0.112  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clkdiv:clkdiv1|clk_div ; 0.179 ; 0.000         ;
; clk                    ; 0.298 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -38.023        ;
; clkdiv:clkdiv1|clk_div ; -1.000 ; -13.000        ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.646 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.592      ;
; -1.643 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.589      ;
; -1.581 ; clkdiv:clkdiv1|count[21] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.527      ;
; -1.534 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.481      ;
; -1.508 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.454      ;
; -1.503 ; clkdiv:clkdiv1|count[31] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.450      ;
; -1.500 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.447      ;
; -1.497 ; clkdiv:clkdiv1|count[25] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.443      ;
; -1.486 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.433      ;
; -1.484 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.431      ;
; -1.480 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.427      ;
; -1.471 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.418      ;
; -1.470 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.417      ;
; -1.466 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.413      ;
; -1.456 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.403      ;
; -1.452 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.399      ;
; -1.439 ; clkdiv:clkdiv1|count[19] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.385      ;
; -1.430 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.377      ;
; -1.413 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.360      ;
; -1.404 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.351      ;
; -1.356 ; clkdiv:clkdiv1|count[17] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.302      ;
; -1.352 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.299      ;
; -1.346 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.293      ;
; -1.341 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.288      ;
; -1.340 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.287      ;
; -1.309 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.256      ;
; -1.298 ; clkdiv:clkdiv1|count[13] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.244      ;
; -1.291 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.237      ;
; -1.289 ; clkdiv:clkdiv1|count[14] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.235      ;
; -1.280 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.227      ;
; -1.192 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.138      ;
; -1.155 ; clkdiv:clkdiv1|count[15] ; clkdiv:clkdiv1|clk_div   ; clk          ; clk         ; 1.000        ; -0.041     ; 2.101      ;
; -0.926 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.871      ;
; -0.889 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.835      ;
; -0.882 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.826      ;
; -0.878 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.822      ;
; -0.875 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.821      ;
; -0.864 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.809      ;
; -0.856 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.801      ;
; -0.845 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.790      ;
; -0.841 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.786      ;
; -0.831 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.776      ;
; -0.827 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.773      ;
; -0.825 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.770      ;
; -0.819 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.765      ;
; -0.818 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.764      ;
; -0.814 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.758      ;
; -0.810 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.754      ;
; -0.808 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.754      ;
; -0.806 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.751      ;
; -0.805 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.751      ;
; -0.802 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.747      ;
; -0.794 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.739      ;
; -0.793 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.738      ;
; -0.788 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.734      ;
; -0.786 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.731      ;
; -0.782 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.727      ;
; -0.779 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.725      ;
; -0.777 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.722      ;
; -0.774 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.719      ;
; -0.773 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.718      ;
; -0.770 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.715      ;
; -0.769 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.715      ;
; -0.765 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.711      ;
; -0.764 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.709      ;
; -0.763 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.708      ;
; -0.757 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.703      ;
; -0.756 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.702      ;
; -0.751 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[21] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.697      ;
; -0.750 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.696      ;
; -0.749 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.695      ;
; -0.748 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.694      ;
; -0.746 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.690      ;
; -0.745 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[20] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.691      ;
; -0.743 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.689      ;
; -0.742 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.686      ;
; -0.740 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.686      ;
; -0.740 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.686      ;
; -0.738 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[23] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.684      ;
; -0.736 ; clkdiv:clkdiv1|count[13] ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.681      ;
; -0.735 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.681      ;
; -0.726 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.671      ;
; -0.725 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.670      ;
; -0.721 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.667      ;
; -0.717 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.663      ;
; -0.712 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[22] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.658      ;
; -0.709 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[27] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.654      ;
; -0.706 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[31] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.651      ;
; -0.706 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[29] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.651      ;
; -0.705 ; clkdiv:clkdiv1|count[7]  ; clkdiv:clkdiv1|count[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.650      ;
; -0.705 ; clkdiv:clkdiv1|count[12] ; clkdiv:clkdiv1|count[25] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.650      ;
; -0.705 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[26] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.650      ;
; -0.702 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[30] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.647      ;
; -0.702 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[28] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.647      ;
; -0.701 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.646      ;
; -0.700 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|count[13] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.645      ;
; -0.699 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|count[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.644      ;
; -0.699 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|count[14] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.644      ;
; -0.698 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.644      ;
; -0.698 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[19] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.643      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv1|clk_div'                                                                                                                                                                                                   ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.112 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.836      ;
; 0.160 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.788      ;
; 0.165 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.783      ;
; 0.190 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.758      ;
; 0.197 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.751      ;
; 0.301 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.154      ; 0.840      ;
; 0.315 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.154      ; 0.826      ;
; 0.322 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.154      ; 0.819      ;
; 0.348 ; raddr_counter:raddr_counter1|address[4] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.093     ; 0.568      ;
; 0.390 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.154      ; 0.751      ;
; 0.396 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.552      ;
; 0.400 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.548      ;
; 0.402 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.546      ;
; 0.405 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.543      ;
; 0.407 ; raddr_counter:raddr_counter1|address[0] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.109      ; 0.711      ;
; 0.410 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|address[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.538      ;
; 0.415 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|address[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.533      ;
; 0.493 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|address[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.455      ;
; 0.545 ; raddr_counter:raddr_counter1|address[3] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.109      ; 0.573      ;
; 0.549 ; raddr_counter:raddr_counter1|address[2] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.109      ; 0.569      ;
; 0.560 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|address[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.048     ; 0.379      ;
; 0.562 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.048     ; 0.377      ;
; 0.563 ; raddr_counter:raddr_counter1|address[1] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; 0.109      ; 0.555      ;
; 0.589 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|address[0]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 1.000        ; -0.039     ; 0.359      ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv1|clk_div'                                                                                                                                                                                                    ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                                                                                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.179 ; raddr_counter:raddr_counter1|address[1] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.187      ; 0.470      ;
; 0.185 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.048      ; 0.317      ;
; 0.186 ; raddr_counter:raddr_counter1|counter[4] ; raddr_counter:raddr_counter1|address[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.048      ; 0.318      ;
; 0.190 ; raddr_counter:raddr_counter1|address[2] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.187      ; 0.481      ;
; 0.191 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|address[0]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.314      ;
; 0.195 ; raddr_counter:raddr_counter1|address[3] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.187      ; 0.486      ;
; 0.253 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.241      ; 0.578      ;
; 0.256 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|address[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.379      ;
; 0.297 ; raddr_counter:raddr_counter1|counter[3] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.420      ;
; 0.302 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.425      ;
; 0.304 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.427      ;
; 0.310 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.433      ;
; 0.314 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.241      ; 0.639      ;
; 0.318 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.241      ; 0.643      ;
; 0.327 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[4]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.241      ; 0.652      ;
; 0.329 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|address[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.452      ;
; 0.330 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|address[1]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.453      ;
; 0.382 ; raddr_counter:raddr_counter1|address[4] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; -0.006     ; 0.480      ;
; 0.388 ; raddr_counter:raddr_counter1|address[0] ; RAM1:RAM11|altsyncram:altsyncram_component|altsyncram_1vr1:auto_generated|ram_block1a0~portb_address_reg0 ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.187      ; 0.679      ;
; 0.453 ; raddr_counter:raddr_counter1|counter[2] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.576      ;
; 0.454 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.577      ;
; 0.457 ; raddr_counter:raddr_counter1|address[0] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.580      ;
; 0.463 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[2]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.586      ;
; 0.466 ; raddr_counter:raddr_counter1|counter[1] ; raddr_counter:raddr_counter1|counter[3]                                                                   ; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 0.000        ; 0.039      ; 0.589      ;
+-------+-----------------------------------------+-----------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; 0.298 ; clkdiv:clkdiv1|count[31] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[1]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.310 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[0]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.436      ;
; 0.424 ; clkdiv:clkdiv1|clk_div   ; clkdiv:clkdiv1|clk_div   ; clkdiv:clkdiv1|clk_div ; clk         ; 0.000        ; 1.646      ; 2.289      ;
; 0.447 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.457 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[1]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; clkdiv:clkdiv1|count[30] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[2]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; clkdiv:clkdiv1|count[16] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.510 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; clkdiv:clkdiv1|count[29] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; clkdiv:clkdiv1|count[9]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.523 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[3]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; clkdiv:clkdiv1|count[8]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[27] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; clkdiv:clkdiv1|count[28] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[4]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; clkdiv:clkdiv1|count[17] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[28] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.654      ;
; 0.529 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.655      ;
; 0.546 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.671      ;
; 0.576 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.702      ;
; 0.577 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; clkdiv:clkdiv1|count[27] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.579 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.705      ;
; 0.579 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.580 ; clkdiv:clkdiv1|count[1]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.589 ; clkdiv:clkdiv1|count[6]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[5]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.591 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[29] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.717      ;
; 0.591 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; clkdiv:clkdiv1|count[26] ; clkdiv:clkdiv1|count[31] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; clkdiv:clkdiv1|count[0]  ; clkdiv:clkdiv1|count[6]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; clkdiv:clkdiv1|count[2]  ; clkdiv:clkdiv1|count[8]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; clkdiv:clkdiv1|count[24] ; clkdiv:clkdiv1|count[30] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.720      ;
; 0.594 ; clkdiv:clkdiv1|count[18] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.720      ;
; 0.594 ; clkdiv:clkdiv1|count[4]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.720      ;
; 0.594 ; clkdiv:clkdiv1|count[10] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.720      ;
; 0.599 ; clkdiv:clkdiv1|count[21] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.724      ;
; 0.600 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|count[20] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.726      ;
; 0.604 ; clkdiv:clkdiv1|count[17] ; clkdiv:clkdiv1|count[17] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.730      ;
; 0.608 ; clkdiv:clkdiv1|count[15] ; clkdiv:clkdiv1|count[16] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.733      ;
; 0.610 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[22] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.736      ;
; 0.611 ; clkdiv:clkdiv1|count[21] ; clkdiv:clkdiv1|count[21] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.737      ;
; 0.612 ; clkdiv:clkdiv1|count[22] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.737      ;
; 0.612 ; clkdiv:clkdiv1|count[20] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.737      ;
; 0.619 ; clkdiv:clkdiv1|count[25] ; clkdiv:clkdiv1|count[26] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.744      ;
; 0.623 ; clkdiv:clkdiv1|count[23] ; clkdiv:clkdiv1|count[24] ; clk                    ; clk         ; 0.000        ; 0.041      ; 0.748      ;
; 0.642 ; clkdiv:clkdiv1|count[5]  ; clkdiv:clkdiv1|count[11] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.768      ;
; 0.642 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[9]  ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.768      ;
; 0.645 ; clkdiv:clkdiv1|count[3]  ; clkdiv:clkdiv1|count[10] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.771      ;
; 0.646 ; clkdiv:clkdiv1|count[11] ; clkdiv:clkdiv1|count[18] ; clk                    ; clk         ; 0.000        ; 0.042      ; 0.772      ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -4.167  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk                    ; -4.167  ; 0.298 ; N/A      ; N/A     ; -3.000              ;
;  clkdiv:clkdiv1|clk_div ; -0.838  ; 0.179 ; N/A      ; N/A     ; -2.693              ;
; Design-wide TNS         ; -70.528 ; 0.0   ; 0.0      ; 0.0     ; -67.742             ;
;  clk                    ; -67.581 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  clkdiv:clkdiv1|clk_div ; -2.947  ; 0.000 ; N/A      ; N/A     ; -22.337             ;
+-------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; wren                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; waddr[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; waddr[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; waddr[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; waddr[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; waddr[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 944      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|clk_div ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 24       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 944      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv1|clk_div ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; 24       ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; clk                    ; clk                    ; Base ; Constrained ;
; clkdiv:clkdiv1|clk_div ; clkdiv:clkdiv1|clk_div ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wren       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; data_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; waddr[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wren       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Oct 22 00:36:56 2020
Info: Command: quartus_sta part-4 -c part-4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'part-4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkdiv:clkdiv1|clk_div clkdiv:clkdiv1|clk_div
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.167             -67.581 clk 
    Info (332119):    -0.838              -2.947 clkdiv:clkdiv1|clk_div 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 clkdiv:clkdiv1|clk_div 
    Info (332119):     0.654               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -2.693             -22.337 clkdiv:clkdiv1|clk_div 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.705
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.705             -57.177 clk 
    Info (332119):    -0.647              -1.919 clkdiv:clkdiv1|clk_div 
Info (332146): Worst-case hold slack is 0.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.367               0.000 clkdiv:clkdiv1|clk_div 
    Info (332119):     0.598               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 clk 
    Info (332119):    -2.649             -22.161 clkdiv:clkdiv1|clk_div 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.646             -18.263 clk 
    Info (332119):     0.112               0.000 clkdiv:clkdiv1|clk_div 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clkdiv:clkdiv1|clk_div 
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.023 clk 
    Info (332119):    -1.000             -13.000 clkdiv:clkdiv1|clk_div 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4829 megabytes
    Info: Processing ended: Thu Oct 22 00:36:59 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


