# counter_lehr
ALTERA FPGA CYCLONE IV EP4CE
 D:\intelFPGA_File\counter_lehr

 22мар25
 @Biriuk
  peotr60@mail.ru
 
TestBench на Verilog для новичков

http://we.easyelectronics.ru/plis/testbench-na-verilog-dlya-novichkov.html

Данная статья освещает базовые вопросы написания TestBench на языке Verilog. 
Предполагается, что вы уже знакомы с синтаксисом языка Verilog и прочли пост про интеграцию Quartus и ModelSim.
Рекомендуется к изучения новичкам, всем интересующимся и незнающим как подступиться к написанию TestBench.

