Compte-rendu du tp4 de ARCHI2 :
===============================

## Système mémoire presque parfait

__Question C1 :__

Lorsque l'on lance la simulation de notre architecture matérielle avec des caches très grands, nous obtenons un temps d'exécution de **75725 cycles**.

__Question C2 :__

Pour réaliser une simulation affichant des indications sur les taux de MISS ainsi que sur la valeur de CPI, il faut rajouter la commande `-STATS` pour activer les pseudo-registres. Pour éviter de continuer à afficher ces statistiques alors que le processeur n'est plus actif, il faut rajouter l'argument `-NCYCLES` et lui indiquer le nombre de cycles nécessaires à l'exécution du programme.
Les taux de MISS  évoluent au cours du temps. En effet, au cours des 1000 premiers cycles, les taux de MISS diminuent au cours du temps puis se stabilisent. Cela peut s'expliquer par le fait que au démarrage de la simulation, les données et instructions du programme C exécuté ne sont pas encore présentent dans le cache. De plus, le programme C exécuté est un programme récursif donc lors de la première "itération" il fait automatiquement MISS sur les instructions et données demandées. On se rend compte d'ailleurs que les taux de MISS diminue fortement et se stabilisent à partir de seulement quelques centaines de cycles (pourrait correspondre à la première itération de la fonction).

__Question C3:__

Dans les FSM du controlleur de cache d'instructions et de données, on vérifie à chaque instruction demandé si celle-ci à fait un hit. Dans le cas d'un miss, on incrémente une variable qui va compter le nombre de miss à chaque cycle.
Dans *pibus_mips32_xcache.c* est implémenté une fonction `printStatistics()` qui a pour rôle de calculer et d'afficher les statistiques de notre simulation. Ainsi, elle calcule le CPI en divisant le nombre total de cycles par le nombre total d'instructions. Et calcule le taux de miss en divisant le nombre total de miss (d'instructions ou de données) apparus par le nombre total d'instructions exécutées. 

## Influence de la capacité du cache instruction

__Question D1 :__

Pour un cache instruction à correspondance direct on obtient :

Pour ISETS = 1:

* Durée d'exécution du programme : **238625 cycles**

* Taux de MISS sur le cache d'instruction : **0.242697** 

* Coup du MISS d'instruction : **15.0362**

* Valeur du CPI : **5.22167**

Pour ISETS = 4 :

* Durée d'exécution du programme : **170355 cycles**

* Taux de MISS sur le cache d'instruction : **0.125334** 

* Coup du MISS d'instruction : **15.4109**

* Valeur du CPI : **3.37571**

Pour ISETS = 16 :

* Durée d'exécution du programme : **150783 cycles**

* Taux de MISS sur le cache d'instruction : **0.0964379** 

* Coup du MISS d'instruction : **15.5223**

* Valeur du CPI : **2.91115**

Pour ISETS = 64 :

* Durée d'exécution du programme : **94253 cycles**

* Taux de MISS sur le cache d'instruction : **0.0224879** 

* Coup du MISS d'instruction : **15.8855**

* Valeur du CPI : **1.697**

Pour ISETS = 256 :

* Durée d'exécution du programme : **75821 cycles**

* Taux de MISS sur le cache d'instruction : **0.00102235** 

* Coup du MISS d'instruction : **16.5862**

* Valeur du CPI : **1.33648**


## Influence de la largeur de la ligne de cache 

__Question E1 :__

Pour un cache d'instrcution de capacité constante 1 koctets, on obtient :

Pour IWORDS = 1 : nb cycles  = 177661 cycles
Pour IWORDS = 2 : nb cycles  = 141032 cycles
Pour IWORDS = 4 : nb cycles  = 124500 cycles
Pour IWORDS = 8 : nb cycles  = 118708  cycles
Pour IWORDS = 16 : nb cycles  = 117885 cycles
Pour IWORDS = 32 : nb cycles  = 140825 cycles

La configuration la plus efficace est celle comprenant 16 mots par ligne de cache.
Trop de mots mais pas suffisament de familles.

## Influence de la capacité du cache de données

__Question F1 :__

Pour chacune de ces configurations, les valeurs statistiques sont relevées à la fin de l'exécution du programme.

Pour DSETS = 1 :

* Durée d'exécution du programme : **244871 cycles**

* Taux de MISS sur le cache de donnée : **0.403676** 

* Coup du MISS de donnée : **15.9252**

* Valeur du CPI : **4.31438**

Pour DSETS = 4 :

* Durée d'exécution du programme : **153010 cycles**

* Taux de MISS sur le cache de donnée  : **0.232168** 

* Coup du MISS de donnée : **16.4671**

* Valeur du CPI : **2.69588**

Pour DSETS = 16 :

* Durée d'exécution du programme : **101807 cycles**

* Taux de MISS sur le cache de donnée : **0.0905854** 

* Coup du MISS de donnée : **17.1067**

* Valeur du CPI : **1.79373**

Pour DSETS = 64 :

* Durée d'exécution du programme : **76332 cycles**

* Taux de MISS sur le cache de donnée : **0.00451565** 

* Coup du MISS de donnée : **17.274**

* Valeur du CPI : **1.34489**

Pour DSETS = 256 :

* Durée d'exécution du programme : **75796 cycles**

* Taux de MISS sur le cache de donnée : **0.00266485** 

* Coup du MISS de donnée : **16.2093**

* Valeur du CPI : **1.33545**

## Influence de la profondeur du tampon d'écriture postées 

__Question G1 :__

Le tampon d'écriture posté est un buffer. Si le processeur fait une demande d'écriture alors que le tampon est plein, alors le tampon va être vidé. Si le processeur fait une demande de lecture qui engeandre un miss tandis que le tampon d'écriture est non-vide, alors la demande de lecture  va être mise en attente car on résoud un miss que si le buffer est vide. Ce comportement est dû au problème de consistance mémoir, en effet les requêtes vers la mémoire doivent être faite dans l'ordre de requête.

__Question G2 :__

Pour WBUF = 1 :

* Durée d'exécution du programme : **78847 cycles**

* Valeur du CPI : **1.39134**

* Coût des écritures : **0.465319**

* Fréquence des écritures : **0.138939**


Pour WBUF = 2 :

* Durée d'exécution du programme : **76619 cycles**

* Valeur du CPI : **1.35152**

* Coût des écritures : **0.118651**

* Fréquence des écritures : **0.139011**

Pour WBUF = 4 :

* Durée d'exécution du programme : **75725 cycles**

* Valeur du CPI : **1.33545**

* Coût des écritures : **0**

* Fréquence des écritures : **0.139014**

Pour WBUF = 8 :

* Durée d'exécution du programme : **75725 cycles**

* Valeur du CPI : **1.33545**

* Coût des écritures : **0**

* Fréquence des écritures : **0.139014**




