{"files":[{"patch":"@@ -4163,1 +4163,1 @@\n-pipe_class lmul_reg_reg(iRegI dst, iRegI src1, iRegI src2)\n+pipe_class lmul_reg_reg(iRegL dst, iRegL src1, iRegL src2)\n@@ -4189,1 +4189,1 @@\n-pipe_class ldiv_reg_reg(iRegI dst, iRegI src1, iRegI src2)\n+pipe_class ldiv_reg_reg(iRegL dst, iRegL src1, iRegL src2)\n@@ -7338,1 +7338,1 @@\n-  ins_pipe(ialu_reg_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7357,1 +7357,1 @@\n-  ins_pipe(ialu_reg_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7614,1 +7614,1 @@\n-  effect(TEMP cr);\n+  effect(KILL cr);\n@@ -7623,1 +7623,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7628,1 +7628,1 @@\n-  effect(TEMP cr);\n+  effect(KILL cr);\n@@ -7637,1 +7637,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7650,1 +7650,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -7663,1 +7663,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8142,1 +8142,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8157,1 +8157,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8172,1 +8172,1 @@\n-  ins_pipe(ialu_reg);\n+  ins_pipe(pipe_class_default);\n@@ -8188,1 +8188,1 @@\n-   ins_pipe(ialu_reg);\n+   ins_pipe(pipe_class_default);\n@@ -8206,1 +8206,1 @@\n-   ins_pipe(ialu_reg);\n+   ins_pipe(pipe_class_default);\n@@ -8243,1 +8243,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_load_mem_s);\n@@ -8279,1 +8279,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_load_mem_d);\n@@ -8297,1 +8297,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_store_reg_s);\n@@ -8333,1 +8333,1 @@\n-  ins_pipe(pipe_class_memory);\n+  ins_pipe(fp_store_reg_d);\n@@ -8424,0 +8424,1 @@\n+\n","filename":"src\/hotspot\/cpu\/riscv\/riscv.ad","additions":20,"deletions":19,"binary":false,"changes":39,"status":"modified"}]}