Fitter report for LCD_CLOCK_3KEY_NHAPNHAY
Sat May 05 10:28:06 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sat May 05 10:28:06 2018    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; LCD_CLOCK_3KEY_NHAPNHAY                  ;
; Top-level Entity Name              ; LCD_CLOCK_3KEY_NHAPNHAY                  ;
; Family                             ; Cyclone IV E                             ;
; Device                             ; EP4CE115F29C7                            ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 493 / 114,480 ( < 1 % )                  ;
;     Total combinational functions  ; 489 / 114,480 ( < 1 % )                  ;
;     Dedicated logic registers      ; 183 / 114,480 ( < 1 % )                  ;
; Total registers                    ; 183                                      ;
; Total pins                         ; 18 / 529 ( 3 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7       ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; LCD_E     ; Missing drive strength and slew rate ;
; LCD_RS    ; Missing drive strength and slew rate ;
; LCD_RW    ; Missing drive strength and slew rate ;
; LCD_ON    ; Missing drive strength and slew rate ;
; LCD_BLON  ; Missing drive strength and slew rate ;
; LCD_DB[0] ; Missing drive strength and slew rate ;
; LCD_DB[1] ; Missing drive strength and slew rate ;
; LCD_DB[2] ; Missing drive strength and slew rate ;
; LCD_DB[3] ; Missing drive strength and slew rate ;
; LCD_DB[4] ; Missing drive strength and slew rate ;
; LCD_DB[5] ; Missing drive strength and slew rate ;
; LCD_DB[6] ; Missing drive strength and slew rate ;
; LCD_DB[7] ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 720 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 720 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 710     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/VHDL/TTVHDL_HK1_2017_2018_THAY DUY/BAI_613_LCD_CLOCK_3KEY_NHAPNHAY/output_files/LCD_CLOCK_3KEY_NHAPNHAY.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 493 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 310                     ;
;     -- Register only                        ; 4                       ;
;     -- Combinational with a register        ; 179                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 235                     ;
;     -- 3 input functions                    ; 46                      ;
;     -- <=2 input functions                  ; 208                     ;
;     -- Register only                        ; 4                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 337                     ;
;     -- arithmetic mode                      ; 152                     ;
;                                             ;                         ;
; Total registers*                            ; 183 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 183 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 37 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 18 / 529 ( 3 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 3%            ;
; Maximum fan-out                             ; 157                     ;
; Highest non-global fan-out                  ; 57                      ;
; Total fan-out                               ; 2100                    ;
; Average fan-out                             ; 2.91                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 493 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 310                    ; 0                              ;
;     -- Register only                        ; 4                      ; 0                              ;
;     -- Combinational with a register        ; 179                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 235                    ; 0                              ;
;     -- 3 input functions                    ; 46                     ; 0                              ;
;     -- <=2 input functions                  ; 208                    ; 0                              ;
;     -- Register only                        ; 4                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 337                    ; 0                              ;
;     -- arithmetic mode                      ; 152                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 183                    ; 0                              ;
;     -- Dedicated logic registers            ; 183 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 37 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 18                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 2095                   ; 5                              ;
;     -- Registered Connections               ; 792                    ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 5                      ; 0                              ;
;     -- Output Ports                         ; 13                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BTN_N[0] ; M23   ; 6        ; 115          ; 40           ; 7            ; 57                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BTN_N[1] ; M21   ; 6        ; 115          ; 53           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BTN_N[2] ; N21   ; 6        ; 115          ; 42           ; 14           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; BTN_N[3] ; R24   ; 5        ; 115          ; 35           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CKHT     ; Y2    ; 2        ; 0            ; 36           ; 14           ; 182                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LCD_BLON  ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DB[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_E     ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON    ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS    ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW    ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 56 ( 30 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 58 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 532        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 501        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 517        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 487        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 482        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 442        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 440        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 423        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 404        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 502        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 488        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 443        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 441        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 401        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 538        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 521        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 519        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 510        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 508        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 478        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 474        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 468        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 460        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 429        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 435        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 431        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 415        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 416        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ; 411        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C26      ; 400        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 537        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 522        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 520        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 511        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 509        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 469        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 461        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 439        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 430        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 436        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 419        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 402        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 414        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 417        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 383        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D27      ; 381        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E5       ; 542        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 499        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 497        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 467        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 421        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 403        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ; 434        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E27      ; 375        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 374        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 527        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 500        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 498        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 466        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 420        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 395        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 379        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F27      ; 373        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 372        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 528        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 506        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 457        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 453        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 445        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 449        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 397        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 393        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 392        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 367        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 366        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 529        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 480        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 454        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 390        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 377        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 376        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 22         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 36         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 35         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 37         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 458        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 450        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 386        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 365        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 364        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DB[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DB[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DB[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 388        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 370        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 362        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 361        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 49         ; 1        ; LCD_DB[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DB[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DB[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_E                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 40         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 384        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ; 360        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 359        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 363        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 357        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DB[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DB[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 46         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; BTN_N[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; BTN_N[0]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 354        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 44         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; BTN_N[2]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 351        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 52         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 345        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 67         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 73         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 74         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 70         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 69         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 332        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 331        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 330        ; 5        ; BTN_N[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 326        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 329        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 328        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 75         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 100        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 324        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ; 322        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 90         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 103        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 104        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 305        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 316        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 314        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U27      ; 318        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U28      ; 317        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 84         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 82         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 108        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 107        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 110        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 109        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 308        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 307        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 306        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V27      ; 304        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 303        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 87         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 112        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 111        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 116        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 321        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 299        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 301        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 302        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CKHT                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                  ; Library Name ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; |LCD_CLOCK_3KEY_NHAPNHAY                                 ; 493 (0)     ; 183 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 18   ; 0            ; 310 (0)      ; 4 (0)             ; 179 (0)          ; |LCD_CLOCK_3KEY_NHAPNHAY                                                             ;              ;
;    |CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|                   ; 44 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 1 (0)             ; 24 (0)           ; |LCD_CLOCK_3KEY_NHAPNHAY|CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD                           ;              ;
;       |DEBOUNCE_BTN:DEBOUNCE_BTN|                        ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 24 (24)          ; |LCD_CLOCK_3KEY_NHAPNHAY|CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN ;              ;
;       |LAM_HEP_XUNG:LAM_HEP_XUNG|                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |LCD_CLOCK_3KEY_NHAPNHAY|CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|LAM_HEP_XUNG:LAM_HEP_XUNG ;              ;
;    |CHIA_10ENA:CHIA_10ENA|                               ; 99 (99)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 2 (2)             ; 48 (48)          ; |LCD_CLOCK_3KEY_NHAPNHAY|CHIA_10ENA:CHIA_10ENA                                       ;              ;
;    |DEBOUNCE_BTN:DEBOUNCE_BTN_DW|                        ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 24 (24)          ; |LCD_CLOCK_3KEY_NHAPNHAY|DEBOUNCE_BTN:DEBOUNCE_BTN_DW                                ;              ;
;    |DEBOUNCE_BTN:DEBOUNCE_BTN_UP|                        ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 24 (24)          ; |LCD_CLOCK_3KEY_NHAPNHAY|DEBOUNCE_BTN:DEBOUNCE_BTN_UP                                ;              ;
;    |DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|                     ; 73 (73)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 17 (17)          ; |LCD_CLOCK_3KEY_NHAPNHAY|DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY                             ;              ;
;    |HEXTOBCD_6BIT:HEXTOBCD_GIAY|                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |LCD_CLOCK_3KEY_NHAPNHAY|HEXTOBCD_6BIT:HEXTOBCD_GIAY                                 ;              ;
;    |HEXTOBCD_6BIT:HEXTOBCD_GIO|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LCD_CLOCK_3KEY_NHAPNHAY|HEXTOBCD_6BIT:HEXTOBCD_GIO                                  ;              ;
;    |HEXTOBCD_6BIT:HEXTOBCD_PHUT|                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |LCD_CLOCK_3KEY_NHAPNHAY|HEXTOBCD_6BIT:HEXTOBCD_PHUT                                 ;              ;
;    |LCD_GAN_DULIEU_HIENTHI_NN:LCD_GAN_DULIEU_HIENTHI_NN| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |LCD_CLOCK_3KEY_NHAPNHAY|LCD_GAN_DULIEU_HIENTHI_NN:LCD_GAN_DULIEU_HIENTHI_NN         ;              ;
;    |LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|             ; 178 (178)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 1 (1)             ; 39 (39)          ; |LCD_CLOCK_3KEY_NHAPNHAY|LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI                     ;              ;
;    |XULY_MOD:XULY_MOD|                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |LCD_CLOCK_3KEY_NHAPNHAY|XULY_MOD:XULY_MOD                                           ;              ;
;    |XULY_NHAPNHAY:XULY_NHAPNHAY|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |LCD_CLOCK_3KEY_NHAPNHAY|XULY_NHAPNHAY:XULY_NHAPNHAY                                 ;              ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; LCD_E     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DB[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CKHT      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; BTN_N[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BTN_N[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BTN_N[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BTN_N[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; CKHT                                                                                ;                   ;         ;
; BTN_N[0]                                                                            ;                   ;         ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[0]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[7]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[6]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[5]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[4]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[3]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[2]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[1]                            ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_E                                ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_RS                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_INIT                   ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_ADDR_L1                ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_ADDR_L2                ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_DATA_L1                ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_DATA_L2                ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_STOP                   ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[0]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[1]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[2]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[3]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[4]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[5]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[6]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[7]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[8]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[9]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[10]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[11]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[12]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[13]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[14]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[15]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[16]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[17]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[18]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[19]                              ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[0]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[1]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[3]                               ; 1                 ; 6       ;
;      - LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[2]                               ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[4]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[3]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[5]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[2]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[1]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[0]                                   ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[4]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[3]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[5]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[2]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0]                                  ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[1]                                   ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[3]                                   ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[2]                                   ; 1                 ; 6       ;
;      - DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]                                   ; 1                 ; 6       ;
; BTN_N[3]                                                                            ;                   ;         ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~0      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~1      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~2      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~3      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~4      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector1~0      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector1~1      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector3~0      ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DB_REG.WAI0~0    ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]~54 ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]~55 ; 1                 ; 6       ;
;      - CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector2~1      ; 1                 ; 6       ;
; BTN_N[1]                                                                            ;                   ;         ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~0                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~1                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector0~0                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector0~1                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector0~2                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~0                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~1                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~2                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DB_REG.WAI0~0                                   ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]~54                                ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]~55                                ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~2                                     ; 0                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~4                                     ; 0                 ; 6       ;
; BTN_N[2]                                                                            ;                   ;         ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~0                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~1                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector0~0                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector0~1                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector0~2                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~0                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~1                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~2                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DB_REG.WAI0~0                                   ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[19]~54                                ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[19]~55                                ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~2                                     ; 1                 ; 6       ;
;      - DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~4                                     ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; BTN_N[0]                                                                     ; PIN_M23            ; 57      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]~55 ; LCCOMB_X33_Y39_N4  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector1~2      ; LCCOMB_X33_Y39_N8  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CHIA_10ENA:CHIA_10ENA|Equal10                                                ; LCCOMB_X4_Y36_N28  ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CKHT                                                                         ; PIN_Y2             ; 26      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CKHT                                                                         ; PIN_Y2             ; 157     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[19]~55                                ; LCCOMB_X32_Y38_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~3                                     ; LCCOMB_X31_Y38_N0  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]~55                                ; LCCOMB_X28_Y38_N30 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~3                                     ; LCCOMB_X27_Y38_N8  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0]~2                                ; LCCOMB_X30_Y36_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]~2                                 ; LCCOMB_X31_Y39_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[3]~3                                ; LCCOMB_X30_Y36_N2  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[3]~5                             ; LCCOMB_X28_Y40_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[15]~63                           ; LCCOMB_X28_Y42_N2  ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CKHT ; PIN_Y2   ; 157     ; 15                                   ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; BTN_N[0]~input                                                               ; 57      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[2]                               ; 31      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[0]                               ; 29      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[1]                               ; 28      ;
; CKHT~input                                                                   ; 25      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[3]                               ; 22      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[15]~63                           ; 20      ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[19]~55                                ; 20      ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~3                                     ; 20      ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]~55                                ; 20      ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~3                                     ; 20      ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]~55 ; 20      ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector1~2      ; 20      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_DATA_L2                ; 19      ;
; XULY_MOD:XULY_MOD|GIATRI_MOD_REG[0]                                          ; 18      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_INIT                   ; 18      ;
; XULY_MOD:XULY_MOD|GIATRI_MOD_REG[1]                                          ; 17      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_DATA_L1                ; 17      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal4~1                             ; 17      ;
; BTN_N[2]~input                                                               ; 13      ;
; BTN_N[1]~input                                                               ; 13      ;
; BTN_N[3]~input                                                               ; 12      ;
; CHIA_10ENA:CHIA_10ENA|Equal0~8                                               ; 12      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~2                         ; 12      ;
; XULY_NHAPNHAY:XULY_NHAPNHAY|A                                                ; 10      ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_STOP                   ; 10      ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DB_REG.WAI1      ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]                                   ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[2]                                   ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[3]                                   ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1]                                  ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[5]                                  ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[3]                                  ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[4]                                  ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[1]                                  ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[5]                                  ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[3]                                  ; 9       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[4]                                  ; 9       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal0~1                             ; 9       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_ADDR_L2                ; 9       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~7                                               ; 8       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0]~1                                ; 8       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DB_REG.WAI1                                     ; 8       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[3]~0                                ; 8       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DB_REG.WAI1                                     ; 8       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[1]                                   ; 8       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[2]                                  ; 8       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[2]                                  ; 8       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~0                         ; 8       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_ADDR_L1                ; 8       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]~1                                 ; 7       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DB_REG.ZERO      ; 7       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal5~0                             ; 7       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~7                         ; 7       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DB_REG.ONE                                      ; 6       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DB_REG.WAI0                                     ; 6       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DB_REG.ONE                                      ; 6       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DB_REG.WAI0                                     ; 6       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DB_REG.ONE       ; 6       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DB_REG.WAI0      ; 6       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0]~2                                ; 6       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[3]~3                                ; 6       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DB_REG.ZERO                                     ; 6       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DB_REG.ZERO                                     ; 6       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0]                                  ; 6       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0]                                  ; 6       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~2                              ; 6       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[4]                               ; 6       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[2]                               ; 6       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Equal0~6         ; 5       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]~2                                 ; 5       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[0]                                   ; 5       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~5                         ; 5       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~6                         ; 5       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[9]                               ; 5       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[7]                               ; 5       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[3]~5                             ; 4       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Equal0~6                                        ; 4       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Equal0~6                                        ; 4       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0]~3                                ; 4       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[3]~2                                ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~12                        ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~11                        ; 4       ;
; LCD_GAN_DULIEU_HIENTHI_NN:LCD_GAN_DULIEU_HIENTHI_NN|process_0~0              ; 4       ;
; HEXTOBCD_6BIT:HEXTOBCD_GIAY|BCD_HEX~2                                        ; 4       ;
; HEXTOBCD_6BIT:HEXTOBCD_GIAY|BCD_HEX~1                                        ; 4       ;
; HEXTOBCD_6BIT:HEXTOBCD_GIAY|BCD_HEX~0                                        ; 4       ;
; HEXTOBCD_6BIT:HEXTOBCD_PHUT|BCD_HEX~2                                        ; 4       ;
; HEXTOBCD_6BIT:HEXTOBCD_PHUT|BCD_HEX~1                                        ; 4       ;
; HEXTOBCD_6BIT:HEXTOBCD_PHUT|BCD_HEX~0                                        ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal2~4                             ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[12]                              ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[8]                               ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[19]                              ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[15]                              ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[5]                               ; 4       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~11                        ; 3       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector0~1                                     ; 3       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector0~0                                     ; 3       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector0~1                                     ; 3       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector0~0                                     ; 3       ;
; CHIA_10ENA:CHIA_10ENA|Equal10                                                ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[25]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[24]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[23]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[17]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[18]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[16]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[15]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]                                            ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[11]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[6]                                            ; 3       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~3      ; 3       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~2      ; 3       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]~0                                 ; 3       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|process_3~0                                  ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[7]                                            ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[10]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[6]                                            ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[8]                                            ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[12]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[15]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[11]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[14]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[20]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[23]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[18]                                           ; 3       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[22]                                           ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~11                             ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux19~0                              ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector22~0                         ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal2~5                             ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_E                                ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[1]                               ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[17]                              ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[3]                               ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[18]                              ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[16]                              ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[14]                              ; 3       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[6]                               ; 3       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~1                                     ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~1                                     ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Equal0~5                                        ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Equal0~0                                        ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~1                                     ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~1                                     ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Equal0~5                                        ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Equal0~0                                        ; 2       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~4                                               ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[10]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[9]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[8]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[5]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[4]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[3]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[2]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[1]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[0]                                            ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector1~1      ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~1      ; 2       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]~4                                 ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DB_TICK~0        ; 2       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[3]~1                                ; 2       ;
; CHIA_10ENA:CHIA_10ENA|Equal12~3                                              ; 2       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~3                                               ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[1]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[2]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[3]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[0]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[4]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[5]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[13]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[9]                                            ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[16]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[17]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[21]                                           ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[19]                                           ; 2       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|process_2~0                                  ; 2       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0]~0                                ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|LAM_HEP_XUNG:LAM_HEP_XUNG|QFF              ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~16                        ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector22~3                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector22~2                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux14~0                              ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux6~0                               ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~1                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux9~0                               ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~9                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~0                              ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~4                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~5                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~3                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal3~0                             ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal2~2                             ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~2                         ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal2~0                             ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[7]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[6]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[5]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[4]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[3]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[2]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[1]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_DB[0]                            ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_RS                               ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[15]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[14]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[13]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[12]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[11]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[10]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[9]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[8]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[7]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[6]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[5]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[4]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[3]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[2]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[1]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[0]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[19]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[18]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[17]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[16]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[15]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[14]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[12]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[11]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[10]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[9]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[8]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[7]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[6]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[5]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[4]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[3]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[2]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[1]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[0]                                    ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[19]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[18]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[17]                                   ; 2       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[16]                                   ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[15]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[13]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[12]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[11]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[10]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[9]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[8]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[3]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[2]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[7]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[6]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[5]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[4]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[1]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[0]     ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[19]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[18]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[17]    ; 2       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[16]    ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[13]                              ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[11]                              ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[10]                              ; 2       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[0]                               ; 2       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[0]~0                                          ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_REG[0]~0                                          ; 1       ;
; XULY_NHAPNHAY:XULY_NHAPNHAY|A~0                                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector27~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector29~4                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~19                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~11                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~10                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~4                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~3                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~2                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[19]~54                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DB_REG.WAI0~0                                   ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~4                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~3                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~2                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]~54                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DB_REG.WAI0~0                                   ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[25]~11                                       ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[23]~10                                       ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[17]~9                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[15]~8                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[7]~7                                         ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[22]~6                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[21]~5                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[20]~4                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[19]~3                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[14]~2                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[13]~1                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_NEXT[12]~0                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~7                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~6                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~5                                               ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector2~1      ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector2~0      ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]~54 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DB_REG.WAI0~0    ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~2                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector3~0                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector0~3                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector0~2                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Selector2~0                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Equal0~4                                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Equal0~3                                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Equal0~2                                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|Equal0~1                                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~2                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector3~0                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector0~3                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector0~2                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Selector2~0                                     ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Equal0~4                                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Equal0~3                                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Equal0~2                                        ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|Equal0~1                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[7]~7                                         ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[10]~6                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[12]~5                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[15]~4                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[20]~3                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[23]~2                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[9]~1                                         ; 1       ;
; CHIA_10ENA:CHIA_10ENA|D5HZ_NEXT[19]~0                                        ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~6                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~5                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~4                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal10~2                                              ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal10~1                                              ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal10~0                                              ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~3                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~2                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~1                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal0~0                                               ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector3~0      ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector1~0      ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~5      ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~4      ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Selector0~0      ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Equal0~5         ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Equal0~4         ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Equal0~3         ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Equal0~2         ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Equal0~1         ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|Equal0~0         ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_NEXT[4]~2                                ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~10                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_NEXT[3]~1                                ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_REG[4]~3                                 ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIO_NEXT[3]~0                                ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Equal8~0                                     ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~5                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~13                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~13                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_NEXT[2]~4                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_NEXT[2]~3                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Equal2~0                                     ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_NEXT[5]~2                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_NEXT[3]~1                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_NEXT[4]~0                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~2                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~2                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|process_3~1                                  ; 1       ;
; XULY_MOD:XULY_MOD|GIATRI_MOD_REG[1]~1                                        ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~12                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_NEXT[2]~4                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_NEXT[2]~3                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Equal5~0                                     ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_NEXT[5]~2                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_NEXT[3]~1                               ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_NEXT[4]~0                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal12~2                                              ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal12~1                                              ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal12~0                                              ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~2                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~1                                               ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Equal2~0                                               ; 1       ;
; XULY_MOD:XULY_MOD|GIATRI_MOD_REG[0]~0                                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector28~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Add1~1                               ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Add1~0                               ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[3]~4                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[3]~3                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector30~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_INIT~0                 ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_STOP~0                 ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~18                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~17                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~15                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~14                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_STATE.LCD_ADDR_L1~0              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|PTR[3]~2                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector22~1                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector25~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector24~5                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector24~4                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~13                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector24~3                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector24~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[15]~36                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~10                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~9                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~8                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector24~1                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector32~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector33~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector33~1                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector33~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector34~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector34~1                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector34~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~9                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~8                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~7                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~6                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~5                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~4                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~3                         ; 1       ;
; LCD_GAN_DULIEU_HIENTHI_NN:LCD_GAN_DULIEU_HIENTHI_NN|process_0~1              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector35~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux15~0                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~10                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~9                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux16~0                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~8                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~7                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~6                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~5                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~4                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~3                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~1                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector36~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~15                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~14                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux17~0                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~13                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~12                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~11                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~10                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~8                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~7                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~6                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~5                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~4                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~3                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~1                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector37~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~9                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~8                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~7                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector38~6                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~14                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~13                             ; 1       ;
; LCD_GAN_DULIEU_HIENTHI_NN:LCD_GAN_DULIEU_HIENTHI_NN|LCD_HANG_1[121]~0        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~12                             ; 1       ;
; HEXTOBCD_6BIT:HEXTOBCD_GIO|DONVI[1]~0                                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~11                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~10                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~9                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~8                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~7                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~6                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~5                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~4                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~3                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~10                        ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~9                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~8                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~7                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~10                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~9                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~8                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~7                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~6                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~6                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~5                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux10~1                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~5                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~4                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~3                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~2                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~4                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~1                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Mux11~0                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector39~3                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector0~0                          ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector31~3                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector31~2                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector31~1                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal0~0                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector23~4                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Selector31~0                         ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|LCD_E~0                              ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal4~0                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal2~3                             ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|Equal2~1                             ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[19]~60                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[18]~59                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[18]~58                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[17]~57                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[17]~56                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[16]~53                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[16]~52                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[15]~51                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[15]~50                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[14]~49                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[14]~48                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[13]~47                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[13]~46                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[12]~45                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[12]~44                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[11]~43                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[11]~42                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[10]~41                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[10]~40                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[9]~39                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[9]~38                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[8]~37                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[8]~36                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[7]~35                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[7]~34                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[6]~33                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[6]~32                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[5]~31                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[5]~30                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[4]~29                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[4]~28                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[3]~27                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[3]~26                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[2]~25                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[2]~24                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[1]~23                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[1]~22                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[0]~21                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_DW|DELAY_REG[0]~20                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[19]~60                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[18]~59                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[18]~58                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[17]~57                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[17]~56                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[16]~53                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[16]~52                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[15]~51                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[15]~50                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[14]~49                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[14]~48                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]~47                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[13]~46                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[12]~45                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[12]~44                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[11]~43                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[11]~42                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[10]~41                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[10]~40                                ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[9]~39                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[9]~38                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[8]~37                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[8]~36                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[7]~35                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[7]~34                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[6]~33                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[6]~32                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[5]~31                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[5]~30                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[4]~29                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[4]~28                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[3]~27                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[3]~26                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[2]~25                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[2]~24                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[1]~23                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[1]~22                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[0]~21                                 ; 1       ;
; DEBOUNCE_BTN:DEBOUNCE_BTN_UP|DELAY_REG[0]~20                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~50                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~49                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~48                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~47                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~46                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~45                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~44                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~43                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~42                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~41                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~40                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~39                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~38                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~37                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~36                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~35                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~34                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~33                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~32                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~31                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~30                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~29                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~28                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~27                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~26                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~25                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~24                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~23                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~22                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~21                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~20                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~19                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~18                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~17                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~16                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~15                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~14                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~13                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~12                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~11                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~10                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~9                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~8                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~7                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~6                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~5                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~4                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~3                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~2                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~1                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add0~0                                                 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[19]~60 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[18]~59 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[18]~58 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[17]~57 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[17]~56 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[16]~53 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[16]~52 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[15]~51 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[15]~50 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]~49 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[14]~48 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[13]~47 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[13]~46 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[12]~45 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[12]~44 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[11]~43 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[11]~42 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[10]~41 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[10]~40 ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[9]~39  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[9]~38  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[8]~37  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[8]~36  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[7]~35  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[7]~34  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[6]~33  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[6]~32  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[5]~31  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[5]~30  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[4]~29  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[4]~28  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[3]~27  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[3]~26  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[2]~25  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[2]~24  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[1]~23  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[1]~22  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[0]~21  ; 1       ;
; CD_LAM_HEP_BTN:CD_LAM_HEP_BTN_MOD|DEBOUNCE_BTN:DEBOUNCE_BTN|DELAY_REG[0]~20  ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~46                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~45                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~44                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~43                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~42                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~41                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~40                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~39                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~38                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~37                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~36                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~35                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~34                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~33                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~32                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~31                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~30                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~29                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~28                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~27                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~26                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~25                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~24                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~23                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~22                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~21                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~20                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~19                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~18                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~17                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~16                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~15                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~14                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~13                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~12                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~11                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~10                                                ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~9                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~8                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~7                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~6                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~5                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~4                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~3                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~2                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~1                                                 ; 1       ;
; CHIA_10ENA:CHIA_10ENA|Add2~0                                                 ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~8                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~11                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~7                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~6                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~5                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~4                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~9                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~8                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~7                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~6                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~3                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~2                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~4                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~3                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~10                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~11                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~9                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~8                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~7                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~6                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~5                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~4                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~3                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~2                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~10                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~9                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~8                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~7                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~6                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~5                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~4                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~3                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~1                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add1~0                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~1                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add0~0                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~1                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add5~0                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~1                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add4~0                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~10                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~10                                      ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~9                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~8                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~7                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~6                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~5                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~4                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~3                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~2                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~1                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add3~0                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~9                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~8                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~7                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~6                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~5                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~4                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~3                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~2                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~1                                       ; 1       ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|Add2~0                                       ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[19]~61                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[18]~60                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[18]~59                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[17]~58                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[17]~57                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[16]~56                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[16]~55                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[15]~54                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[15]~53                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[14]~52                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[14]~51                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[13]~50                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[13]~49                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[12]~48                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[12]~47                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[11]~46                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[11]~45                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[10]~44                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[10]~43                           ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[9]~42                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[9]~41                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[8]~40                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[8]~39                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[7]~38                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[7]~37                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[6]~35                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[6]~34                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[5]~33                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[5]~32                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[4]~31                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[4]~30                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[3]~29                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[3]~28                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[2]~27                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[2]~26                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[1]~25                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[1]~24                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[0]~23                            ; 1       ;
; LCD_KHOITAO_HIENTHI:LCD_KHOITAO_HIENTHI|SLX[0]~22                            ; 1       ;
+------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 471 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 4 / 10,120 ( < 1 % )    ;
; C4 interconnects            ; 216 / 209,544 ( < 1 % ) ;
; Direct links                ; 150 / 342,891 ( < 1 % ) ;
; Global clocks               ; 1 / 20 ( 5 % )          ;
; Local interconnects         ; 340 / 119,088 ( < 1 % ) ;
; R24 interconnects           ; 27 / 9,963 ( < 1 % )    ;
; R4 interconnects            ; 199 / 289,782 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 5                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.57) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 29                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.24) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 3                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 5                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 0                            ;
; 27                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.16) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 3                            ;
; 3                                               ; 3                            ;
; 4                                               ; 6                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 1                            ;
; 8                                               ; 3                            ;
; 9                                               ; 4                            ;
; 10                                              ; 2                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 3                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.41) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 5                            ;
; 5                                            ; 1                            ;
; 6                                            ; 6                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 3                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 18        ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 18        ; 18        ; 0            ; 13           ; 0            ; 0            ; 5            ; 0            ; 13           ; 5            ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 0         ; 0         ; 18           ; 5            ; 18           ; 18           ; 13           ; 18           ; 5            ; 13           ; 18           ; 18           ; 18           ; 5            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LCD_E              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DB[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CKHT               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BTN_N[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BTN_N[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BTN_N[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BTN_N[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CKHT            ; CKHT                 ; 38.2              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                 ;
+---------------------------------------------+---------------------------------------------+-------------------+
; Source Register                             ; Destination Register                        ; Delay Added in ns ;
+---------------------------------------------+---------------------------------------------+-------------------+
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[0]           ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[0]           ; 2.911             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[15]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[17]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[15]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[17]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[15]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[17]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[15]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[17]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; 2.067             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[8]           ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[9]           ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[10]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; 1.897             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[0]           ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[1]           ; 1.807             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[24]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[0]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[1]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[2]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[3]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[4]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[5]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[6]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[8]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[9]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[10]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[11]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[15]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[16]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[17]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[18]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[23]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[25]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; 1.794             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[1]           ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[1]           ; 1.590             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[24]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[0]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[1]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[2]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[3]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[4]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[5]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[6]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[7]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[8]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[9]           ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[10]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[11]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[15]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[16]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[17]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[18]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[19]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[20]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[21]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[22]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[23]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[0] ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[1] ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[4] ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[3] ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[5] ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|GIAY_REG[2] ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[25]          ; DEM_GIOPHUTGIAY:DEM_GIOPHUTGIAY|PHUT_REG[0] ; 1.472             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[24]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]          ; 1.448             ;
; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[24]          ; CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]          ; 1.448             ;
+---------------------------------------------+---------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sat May 05 10:26:35 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off LCD_CLOCK_3KEY_NHAPNHAY -c LCD_CLOCK_3KEY_NHAPNHAY
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "LCD_CLOCK_3KEY_NHAPNHAY"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD_CLOCK_3KEY_NHAPNHAY.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CKHT~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[1]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[2]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[3]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[4]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[5]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[8]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[9]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[12]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[13]
        Info (176357): Destination node CHIA_10ENA:CHIA_10ENA|D1HZ_REG[14]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:21
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y37 to location X33_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file E:/VHDL/TTVHDL_HK1_2017_2018_THAY DUY/BAI_613_LCD_CLOCK_3KEY_NHAPNHAY/output_files/LCD_CLOCK_3KEY_NHAPNHAY.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 631 megabytes
    Info: Processing ended: Sat May 05 10:28:07 2018
    Info: Elapsed time: 00:01:32
    Info: Total CPU time (on all processors): 00:01:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/VHDL/TTVHDL_HK1_2017_2018_THAY DUY/BAI_613_LCD_CLOCK_3KEY_NHAPNHAY/output_files/LCD_CLOCK_3KEY_NHAPNHAY.fit.smsg.


