"Circuit1"

Nodes
n1 (20,20) ; n2 (20,30) ; n3 (20,60) ; n4 (60,20) ; n5 (60,30) ; n6 (60,60) ; n7 (80,25) ; n8 (80,60) ; n9 (120,25) ; n10 (120,35) ; n11 (140,30); n12 (150,30) ; n13 (170,30) ; n14 (180,30) ; n15 (200,30) ; n16 (230,30) ;

Wires
w1 (n1,n4) ; w2 (n2,n5) ; w3 (n3,n6) ; w4 (n7,n9) ; w5 (n8,n10){(100,60),(60,35)} ; w6 (n11,n12) ;  w7 (n13,n14) ; w8 (n15,n16) ;

Components
and1 "1_and" (n4,n5) (n7) (70,25) ;
buf1 "1_buf" (n6) (n8) (70,60) ;
or1 "1_or" (n9,n10) (n11) (130,30) ;
buf1 "2_buf" (n12) (n13) (160,30) ;
inv1 "1_inv" (n14) (n15) (190,30) ;

Start
(n1,n2,n3)

End
(n16)
