TimeQuest Timing Analyzer report for MIPS32
Mon Sep 08 13:10:11 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'Clock'
 23. Fast Model Hold: 'Clock'
 24. Fast Model Minimum Pulse Width: 'Clock'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; MIPS32.sdc    ; OK     ; Mon Sep 08 13:10:10 2014 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock      ; Base ; 80.000 ; 12.5 MHz  ; 0.000 ; 40.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.16 MHz ; 61.16 MHz       ; Clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 63.649 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 36.933 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 63.649 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.136      ; 16.441     ;
; 63.691 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.400     ;
; 63.921 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.133      ; 16.166     ;
; 63.970 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.133      ; 16.117     ;
; 63.974 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 16.117     ;
; 64.003 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.133      ; 16.084     ;
; 64.019 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.133      ; 16.068     ;
; 64.045 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 16.051     ;
; 64.049 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.140      ; 16.045     ;
; 64.070 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.144      ; 16.028     ;
; 64.087 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.143      ; 16.010     ;
; 64.091 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 16.004     ;
; 64.097 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.146      ; 16.003     ;
; 64.105 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.987     ;
; 64.110 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.133      ; 15.977     ;
; 64.112 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.145      ; 15.987     ;
; 64.122 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.974     ;
; 64.139 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.147      ; 15.962     ;
; 64.147 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.946     ;
; 64.164 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.933     ;
; 64.175 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.872     ;
; 64.217 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.008      ; 15.831     ;
; 64.317 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.776     ;
; 64.321 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.770     ;
; 64.342 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.753     ;
; 64.363 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.684     ;
; 64.366 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.727     ;
; 64.369 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.728     ;
; 64.370 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.727     ;
; 64.370 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.721     ;
; 64.374 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.721     ;
; 64.377 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.712     ;
; 64.391 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.704     ;
; 64.394 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.699     ;
; 64.395 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.145      ; 15.704     ;
; 64.399 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.694     ;
; 64.403 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.688     ;
; 64.405 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.008      ; 15.643     ;
; 64.411 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.136      ; 15.679     ;
; 64.415 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.678     ;
; 64.418 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.679     ;
; 64.419 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.672     ;
; 64.422 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.147      ; 15.679     ;
; 64.424 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.671     ;
; 64.426 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.663     ;
; 64.430 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.663     ;
; 64.440 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.655     ;
; 64.443 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.650     ;
; 64.447 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.650     ;
; 64.447 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.597     ;
; 64.451 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.646     ;
; 64.459 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.630     ;
; 64.467 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.630     ;
; 64.475 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.614     ;
; 64.476 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.617     ;
; 64.492 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.601     ;
; 64.496 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.548     ;
; 64.500 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.008      ; 15.548     ;
; 64.506 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.587     ;
; 64.510 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.137      ; 15.581     ;
; 64.529 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.515     ;
; 64.531 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.564     ;
; 64.534 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.144      ; 15.564     ;
; 64.545 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.499     ;
; 64.558 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.143      ; 15.539     ;
; 64.566 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.135      ; 15.523     ;
; 64.576 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.145      ; 15.523     ;
; 64.583 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.139      ; 15.510     ;
; 64.635 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.409     ;
; 64.636 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.408     ;
; 64.666 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.012      ; 15.386     ;
; 64.668 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.012      ; 15.384     ;
; 64.684 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.360     ;
; 64.688 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.133      ; 15.399     ;
; 64.688 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.008      ; 15.360     ;
; 64.708 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.013      ; 15.345     ;
; 64.710 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.013      ; 15.343     ;
; 64.715 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.335     ;
; 64.717 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.327     ;
; 64.733 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.311     ;
; 64.757 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 15.294     ;
; 64.805 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.245     ;
; 64.806 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.289     ;
; 64.807 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.289     ;
; 64.811 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.140      ; 15.283     ;
; 64.824 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.004      ; 15.220     ;
; 64.829 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.133      ; 15.258     ;
; 64.832 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.144      ; 15.266     ;
; 64.847 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.011      ; 15.204     ;
; 64.855 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.240     ;
; 64.859 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.146      ; 15.241     ;
; 64.859 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.145      ; 15.240     ;
; 64.867 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.138      ; 15.225     ;
; 64.884 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.142      ; 15.212     ;
; 64.888 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.207     ;
; 64.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[22]                                                               ; Clock        ; Clock       ; 80.000       ; 0.010      ; 15.151     ;
; 64.904 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.141      ; 15.191     ;
; 64.937 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.007      ; 15.110     ;
; 64.938 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.009      ; 15.111     ;
; 64.940 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.009      ; 15.109     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                            ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[46]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.039      ;
; 0.735 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0]       ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.041      ;
; 0.740 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[52]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.742 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[56]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[62]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[60]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.048      ;
; 0.744 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[34]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[44]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[74]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]           ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[42]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[64]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.748 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]               ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.756 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.758 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.762 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.769 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]           ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.778 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.084      ;
; 0.898 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.916 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                            ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.926 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX                   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.232      ;
; 0.992 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.298      ;
; 1.051 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[68]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.357      ;
; 1.054 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]              ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[31]                                                            ; Clock        ; Clock       ; 0.000        ; -0.003     ; 1.357      ;
; 1.056 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.362      ;
; 1.059 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]              ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[29]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.365      ;
; 1.099 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]            ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.405      ;
; 1.149 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.166 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                           ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[20]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[72]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[50]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.475      ;
; 1.170 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[78]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.173 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                            ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[5]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.479      ;
; 1.177 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[80]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.208 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[26]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.514      ;
; 1.210 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]               ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.516      ;
; 1.210 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[70]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.516      ;
; 1.211 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[54]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.214 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]          ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.520      ;
; 1.214 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[66]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.520      ;
; 1.217 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[82]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.523      ;
; 1.221 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[28]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[22]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.527      ;
; 1.222 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[58]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[30]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[40]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.529      ;
; 1.225 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[30]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]           ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[8]          ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[48]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[25]         ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.537      ;
; 1.233 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.540      ;
; 1.236 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.542      ;
; 1.238 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]            ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.544      ;
; 1.254 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]         ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]                                                             ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.563      ;
; 1.254 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[2]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.560      ;
; 1.302 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg4 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.657      ;
; 1.305 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg8 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.660      ;
; 1.311 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg5 ; Clock        ; Clock       ; 0.000        ; 0.088      ; 1.666      ;
; 1.353 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]             ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.659      ;
+-------+-------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 36.933 ; 40.000       ; 3.067          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 36.933 ; 40.000       ; 3.067          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 15.296 ; 15.296 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 16.150 ; 16.150 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.746 ; 15.746 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 14.125 ; 14.125 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 15.746 ; 15.746 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.000 ; 19.000 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 16.837 ; 16.837 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.143 ; 18.143 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 19.000 ; 19.000 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 18.003 ; 18.003 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 18.003 ; 18.003 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 18.238 ; 18.238 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 16.464 ; 16.464 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.854 ; 17.854 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.665 ; 17.665 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 16.637 ; 16.637 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 16.853 ; 16.853 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 18.510 ; 18.510 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.948 ; 18.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 18.984 ; 18.984 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.332 ; 17.332 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 16.637 ; 16.637 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 16.716 ; 16.716 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 17.327 ; 17.327 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 17.325 ; 17.325 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.785 ; 17.785 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.120 ; 17.120 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.556 ; 18.556 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 17.338 ; 17.338 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 17.081 ; 17.081 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 17.425 ; 17.425 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 16.949 ; 16.949 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 17.995 ; 17.995 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 17.818 ; 17.818 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 18.416 ; 18.416 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 18.281 ; 18.281 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 17.620 ; 17.620 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.282 ; 18.282 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 27.266 ; 27.266 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 25.065 ; 25.065 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 21.588 ; 21.588 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 22.285 ; 22.285 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 22.575 ; 22.575 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 22.908 ; 22.908 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 23.141 ; 23.141 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 22.861 ; 22.861 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 23.151 ; 23.151 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 23.334 ; 23.334 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.437 ; 23.437 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 24.101 ; 24.101 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 27.237 ; 27.237 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 23.123 ; 23.123 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 24.280 ; 24.280 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 26.054 ; 26.054 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.606 ; 24.606 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.246 ; 24.246 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 25.245 ; 25.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 23.757 ; 23.757 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 25.865 ; 25.865 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 23.782 ; 23.782 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 26.788 ; 26.788 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.872 ; 25.872 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 26.301 ; 26.301 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 26.765 ; 26.765 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 23.860 ; 23.860 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 24.979 ; 24.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 27.147 ; 27.147 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 24.458 ; 24.458 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 24.859 ; 24.859 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 27.266 ; 27.266 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.010 ; 25.010 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 11.300 ; 11.300 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.700 ; 11.700 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.385 ; 10.385 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.713 ; 10.713 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.769 ; 10.769 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.848 ; 10.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.144 ; 11.144 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.579 ; 10.579 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.230 ; 11.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.660 ; 11.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 9.838  ; 9.838  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.810 ; 12.810 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.871 ; 10.871 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 10.655 ; 10.655 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 9.889  ; 9.889  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.591 ; 10.591 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.538 ; 10.538 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.539 ; 10.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.230 ; 12.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.645 ; 11.645 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.533 ; 12.533 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.999 ; 10.999 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 9.731  ; 9.731  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.498 ; 11.498 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.782 ; 13.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.840 ; 10.840 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 10.163 ; 10.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.014 ; 12.014 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 13.244 ; 13.244 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 13.782 ; 13.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.421 ; 11.421 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.869 ; 10.869 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.502 ; 11.502 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.440 ; 12.440 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.148 ; 11.148 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 11.006 ; 11.006 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.223 ; 10.223 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.955 ; 11.955 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 12.435 ; 12.435 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.183 ; 11.183 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.328 ; 11.328 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.780 ; 10.780 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 11.336 ; 11.336 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 11.388 ; 11.388 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.577 ; 12.577 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.521 ; 12.521 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.535 ; 10.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.221 ; 11.221 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.051 ; 10.051 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.778 ; 10.778 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.921 ; 19.921 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 10.985 ; 10.985 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.985 ; 10.985 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 14.918 ; 14.918 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.030 ; 14.030 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 15.464 ; 15.464 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.123 ; 15.123 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 16.234 ; 16.234 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 16.600 ; 16.600 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.252 ; 15.252 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.784 ; 16.784 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.704 ; 15.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 16.872 ; 16.872 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 14.816 ; 14.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.451 ; 15.451 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 17.069 ; 17.069 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.177 ; 17.177 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.265 ; 16.265 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.464 ; 17.464 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.507 ; 17.507 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 18.030 ; 18.030 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 17.077 ; 17.077 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.057 ; 17.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.591 ; 17.591 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.907 ; 17.907 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 18.108 ; 18.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 19.898 ; 19.898 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 19.921 ; 19.921 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 18.543 ; 18.543 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.618 ; 16.618 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 18.982 ; 18.982 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 16.388 ; 16.388 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.607 ; 16.607 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 15.256 ; 15.256 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 22.696 ; 22.696 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 14.251 ; 14.251 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 14.251 ; 14.251 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.931 ; 13.931 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.091 ; 16.091 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 16.091 ; 16.091 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 13.976 ; 13.976 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 14.959 ; 14.959 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 14.751 ; 14.751 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 15.384 ; 15.384 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.063 ; 15.063 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 15.063 ; 15.063 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 14.020 ; 14.020 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.885 ; 14.885 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 13.539 ; 13.539 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.476 ; 10.476 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.434 ; 12.434 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.229 ; 13.229 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.885 ; 14.885 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.920 ; 13.920 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.734 ; 11.734 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.920 ; 13.920 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.434 ; 12.434 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.083 ; 12.083 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 13.248 ; 13.248 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 20.894 ; 20.894 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 20.645 ; 20.645 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 17.586 ; 17.586 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 22.220 ; 22.220 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 20.836 ; 20.836 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 19.728 ; 19.728 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 21.081 ; 21.081 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 20.944 ; 20.944 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 18.358 ; 18.358 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 21.081 ; 21.081 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 20.961 ; 20.961 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 20.482 ; 20.482 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 17.929 ; 17.929 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 22.517 ; 22.517 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 22.171 ; 22.171 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 22.220 ; 22.220 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 22.181 ; 22.181 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 20.733 ; 20.733 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 20.673 ; 20.673 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 27.781 ; 27.781 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 27.562 ; 27.562 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 27.572 ; 27.572 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 27.057 ; 27.057 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 26.871 ; 26.871 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 27.347 ; 27.347 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 26.508 ; 26.508 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 24.375 ; 24.375 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 24.955 ; 24.955 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 26.193 ; 26.193 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 26.893 ; 26.893 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 26.597 ; 26.597 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 25.505 ; 25.505 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 26.103 ; 26.103 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 24.919 ; 24.919 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 24.266 ; 24.266 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 24.823 ; 24.823 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 24.908 ; 24.908 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 24.848 ; 24.848 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 26.666 ; 26.666 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 24.875 ; 24.875 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 24.629 ; 24.629 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 26.727 ; 26.727 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 25.108 ; 25.108 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 26.300 ; 26.300 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 25.983 ; 25.983 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 25.184 ; 25.184 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 25.655 ; 25.655 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 26.505 ; 26.505 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 26.399 ; 26.399 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 26.670 ; 26.670 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 27.781 ; 27.781 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 26.950 ; 26.950 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 23.715 ; 23.715 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 15.384 ; 15.384 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 16.557 ; 16.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 13.060 ; 13.060 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.361 ; 12.361 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.250 ; 12.250 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.300 ; 14.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.502 ; 13.502 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.801 ; 11.801 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 13.064 ; 13.064 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 16.298 ; 16.298 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 13.739 ; 13.739 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.174 ; 13.174 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.394 ; 14.394 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.298 ; 14.298 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.371 ; 14.371 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 14.453 ; 14.453 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 15.272 ; 15.272 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 16.557 ; 16.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 14.473 ; 14.473 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 14.372 ; 14.372 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 16.555 ; 16.555 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 15.756 ; 15.756 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.936 ; 14.936 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 13.729 ; 13.729 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.136 ; 16.136 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.593 ; 13.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.070 ; 16.070 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 15.780 ; 15.780 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 13.238 ; 13.238 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.053 ; 12.053 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 13.238 ; 13.238 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.071 ; 14.071 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.071 ; 14.071 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 13.584 ; 13.584 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.950 ; 13.950 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 22.490 ; 22.490 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.186 ; 17.186 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 17.152 ; 17.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 17.479 ; 17.479 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 18.722 ; 18.722 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.248 ; 18.248 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.410 ; 16.410 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 17.297 ; 17.297 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 19.352 ; 19.352 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 16.442 ; 16.442 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 17.423 ; 17.423 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.425 ; 18.425 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 16.268 ; 16.268 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 18.992 ; 18.992 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 19.141 ; 19.141 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 18.256 ; 18.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.340 ; 17.340 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 16.266 ; 16.266 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 17.627 ; 17.627 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.524 ; 16.524 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 18.977 ; 18.977 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 20.507 ; 20.507 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 17.458 ; 17.458 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 17.314 ; 17.314 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 17.632 ; 17.632 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.771 ; 17.771 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 17.118 ; 17.118 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 18.960 ; 18.960 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.598 ; 18.598 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 22.490 ; 22.490 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.156 ; 18.156 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 17.321 ; 17.321 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 16.936 ; 16.936 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.423 ; 21.423 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.190 ; 19.190 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 16.713 ; 16.713 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 19.267 ; 19.267 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 20.572 ; 20.572 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 18.333 ; 18.333 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 19.626 ; 19.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 20.759 ; 20.759 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 17.989 ; 17.989 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 20.449 ; 20.449 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.851 ; 17.851 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 19.036 ; 19.036 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 18.980 ; 18.980 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.018 ; 19.018 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 17.406 ; 17.406 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 19.580 ; 19.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 19.417 ; 19.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 18.574 ; 18.574 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.986 ; 18.986 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 17.907 ; 17.907 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 20.653 ; 20.653 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 17.864 ; 17.864 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 21.210 ; 21.210 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 21.423 ; 21.423 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 20.129 ; 20.129 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 20.032 ; 20.032 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 20.213 ; 20.213 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 17.518 ; 17.518 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 21.165 ; 21.165 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 19.711 ; 19.711 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 18.577 ; 18.577 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.590 ; 17.590 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.892 ; 18.892 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.585 ; 10.585 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.153 ; 11.153 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.473 ; 11.473 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.601  ; 9.601  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.543 ; 11.543 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.696 ; 10.696 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.348 ; 11.348 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.867 ; 10.867 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.423 ; 11.423 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 9.840  ; 9.840  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.219 ; 11.219 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 9.765  ; 9.765  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 9.716  ; 9.716  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.708 ; 11.708 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.396 ; 10.396 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 10.438 ; 10.438 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.719 ; 11.719 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.694 ; 11.694 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.971 ; 10.971 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 9.489  ; 9.489  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.880 ; 12.880 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 18.115 ; 18.115 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.855 ; 14.855 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 13.950 ; 13.950 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.446 ; 10.446 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 13.203 ; 13.203 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.239 ; 13.239 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.855 ; 14.855 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 10.152 ; 10.152 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.428 ; 11.428 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 11.652 ; 11.652 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.043 ; 11.043 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.525 ; 11.525 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 11.165 ; 11.165 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.489 ; 10.489 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.180 ; 12.180 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.673 ; 11.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.709 ; 12.709 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.359 ; 11.359 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.828 ; 12.828 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.616 ; 12.616 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.096 ; 11.096 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.233 ; 11.233 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.637 ; 12.637 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 13.028 ; 13.028 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 13.361 ; 13.361 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.111 ; 11.111 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.685 ; 11.685 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.325 ; 10.325 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 12.532 ; 12.532 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 13.206 ; 13.206 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 10.855 ; 10.855 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.970 ; 11.970 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.459 ; 10.459 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 10.182 ; 10.182 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 11.658 ; 11.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.457 ; 11.457 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.549 ; 11.549 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 11.175 ; 11.175 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 10.499 ; 10.499 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.120 ; 12.120 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.709 ; 12.709 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 11.299 ; 11.299 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.422 ; 12.422 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.606 ; 12.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.096 ; 11.096 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.677 ; 12.677 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.321 ; 13.321 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.101 ; 11.101 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 11.697 ; 11.697 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.325 ; 10.325 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 12.532 ; 12.532 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 13.206 ; 13.206 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.522 ; 11.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.489 ; 10.489 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.495 ; 15.495 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.030 ; 13.030 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.024 ; 13.024 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 14.887 ; 14.887 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 13.820 ; 13.820 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 11.102 ; 11.102 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.215 ; 14.215 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 12.361 ; 12.361 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.160 ; 14.160 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.346 ; 13.346 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.164 ; 13.164 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 14.380 ; 14.380 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.554 ; 13.554 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 14.554 ; 14.554 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.613 ; 14.613 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.149 ; 13.149 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 15.495 ; 15.495 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 14.626 ; 14.626 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 14.320 ; 14.320 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 14.413 ; 14.413 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.975 ; 14.975 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 13.331 ; 13.331 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.407 ; 13.407 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 15.047 ; 15.047 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.364 ; 13.364 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.431 ; 14.431 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.457 ; 14.457 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.623 ; 14.623 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.623 ; 14.623 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.843 ; 11.843 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.998 ; 11.998 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 11.674 ; 11.674 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 11.377 ; 11.377 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.159 ; 10.159 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.001 ; 11.001 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.674 ; 11.674 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 31.422 ; 31.422 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 12.680 ; 12.680 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 12.680 ; 12.680 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 14.472 ; 14.472 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 12.877 ; 12.877 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 12.044 ; 12.044 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 12.801 ; 12.801 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 13.723 ; 13.723 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 11.255 ; 11.255 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 11.668 ; 11.668 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 13.305 ; 13.305 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 11.885 ; 11.885 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 13.509 ; 13.509 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 12.872 ; 12.872 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 13.330 ; 13.330 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 12.055 ; 12.055 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 13.321 ; 13.321 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 13.898 ; 13.898 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 11.361 ; 11.361 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 12.590 ; 12.590 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 12.146 ; 12.146 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 13.540 ; 13.540 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 13.583 ; 13.583 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 11.848 ; 11.848 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 11.255 ; 11.255 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 12.016 ; 12.016 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 12.927 ; 12.927 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 12.495 ; 12.495 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 12.960 ; 12.960 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 11.786 ; 11.786 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 13.728 ; 13.728 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 12.570 ; 12.570 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 12.256 ; 12.256 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 12.881 ; 12.881 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 11.891 ; 11.891 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 12.670 ; 12.670 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 12.771 ; 12.771 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 13.570 ; 13.570 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 13.425 ; 13.425 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 12.508 ; 12.508 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 12.888 ; 12.888 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 11.917 ; 11.917 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 14.002 ; 14.002 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 14.347 ; 14.347 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 11.917 ; 11.917 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 13.034 ; 13.034 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 13.593 ; 13.593 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 12.864 ; 12.864 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 13.697 ; 13.697 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 14.603 ; 14.603 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 14.082 ; 14.082 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 14.161 ; 14.161 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 14.808 ; 14.808 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 16.193 ; 16.193 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 14.287 ; 14.287 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 13.748 ; 13.748 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 16.342 ; 16.342 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 14.957 ; 14.957 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 13.208 ; 13.208 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 15.787 ; 15.787 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 13.718 ; 13.718 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 14.428 ; 14.428 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 13.695 ; 13.695 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 16.160 ; 16.160 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 15.360 ; 15.360 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 15.082 ; 15.082 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 16.963 ; 16.963 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 13.119 ; 13.119 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 13.514 ; 13.514 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 16.182 ; 16.182 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 13.263 ; 13.263 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 13.130 ; 13.130 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 16.236 ; 16.236 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 13.589 ; 13.589 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 11.300 ; 11.300 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.700 ; 11.700 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.385 ; 10.385 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.713 ; 10.713 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.769 ; 10.769 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.848 ; 10.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.144 ; 11.144 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.579 ; 10.579 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.230 ; 11.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.660 ; 11.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 9.838  ; 9.838  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.810 ; 12.810 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.871 ; 10.871 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 10.655 ; 10.655 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 9.889  ; 9.889  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.591 ; 10.591 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.538 ; 10.538 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.539 ; 10.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.230 ; 12.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.645 ; 11.645 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.533 ; 12.533 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.999 ; 10.999 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 9.731  ; 9.731  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.498 ; 11.498 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 10.051 ; 10.051 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.840 ; 10.840 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 10.163 ; 10.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.014 ; 12.014 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 13.244 ; 13.244 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 13.782 ; 13.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.421 ; 11.421 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.869 ; 10.869 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.502 ; 11.502 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.440 ; 12.440 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.148 ; 11.148 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 11.006 ; 11.006 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.223 ; 10.223 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.955 ; 11.955 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 12.435 ; 12.435 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.183 ; 11.183 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.328 ; 11.328 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.780 ; 10.780 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 11.336 ; 11.336 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 11.388 ; 11.388 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.577 ; 12.577 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.521 ; 12.521 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.535 ; 10.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.221 ; 11.221 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.051 ; 10.051 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.778 ; 10.778 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 10.751 ; 10.751 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 10.985 ; 10.985 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.985 ; 10.985 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 12.663 ; 12.663 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 11.200 ; 11.200 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 12.646 ; 12.646 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 12.558 ; 12.558 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 13.651 ; 13.651 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 13.433 ; 13.433 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 12.082 ; 12.082 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 13.427 ; 13.427 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 12.678 ; 12.678 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 13.396 ; 13.396 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 11.254 ; 11.254 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 12.168 ; 12.168 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 13.277 ; 13.277 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 13.304 ; 13.304 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 12.652 ; 12.652 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 13.330 ; 13.330 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 13.208 ; 13.208 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 13.725 ; 13.725 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 12.606 ; 12.606 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 12.588 ; 12.588 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 13.084 ; 13.084 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 13.313 ; 13.313 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 13.428 ; 13.428 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 15.027 ; 15.027 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 14.911 ; 14.911 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 13.453 ; 13.453 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 11.443 ; 11.443 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 14.112 ; 14.112 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 11.032 ; 11.032 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 10.751 ; 10.751 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 12.640 ; 12.640 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 13.756 ; 13.756 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 11.421 ; 11.421 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 11.421 ; 11.421 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 12.096 ; 12.096 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 11.802 ; 11.802 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 13.112 ; 13.112 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 11.802 ; 11.802 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 12.271 ; 12.271 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 12.135 ; 12.135 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 10.992 ; 10.992 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 11.925 ; 11.925 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 12.574 ; 12.574 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 11.925 ; 11.925 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 10.476 ; 10.476 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 13.539 ; 13.539 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.476 ; 10.476 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.434 ; 12.434 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.229 ; 13.229 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.885 ; 14.885 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.920 ; 13.920 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.734 ; 11.734 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.920 ; 13.920 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.434 ; 12.434 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.083 ; 12.083 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 13.248 ; 13.248 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 14.495 ; 14.495 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 14.250 ; 14.250 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 11.550 ; 11.550 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 15.820 ; 15.820 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 16.441 ; 16.441 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 14.225 ; 14.225 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 13.072 ; 13.072 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 15.770 ; 15.770 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 14.545 ; 14.545 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 14.257 ; 14.257 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 13.072 ; 13.072 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 15.770 ; 15.770 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 14.562 ; 14.562 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 16.087 ; 16.087 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 13.826 ; 13.826 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 16.165 ; 16.165 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 16.171 ; 16.171 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 15.825 ; 15.825 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 15.820 ; 15.820 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 15.835 ; 15.835 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 16.353 ; 16.353 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 16.293 ; 16.293 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 11.070 ; 11.070 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 13.287 ; 13.287 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 13.297 ; 13.297 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 14.090 ; 14.090 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 13.664 ; 13.664 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 14.381 ; 14.381 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 13.785 ; 13.785 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 11.113 ; 11.113 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 11.795 ; 11.795 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 12.717 ; 12.717 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 13.715 ; 13.715 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 13.364 ; 13.364 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 12.258 ; 12.258 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 13.261 ; 13.261 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 11.669 ; 11.669 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 11.070 ; 11.070 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 11.982 ; 11.982 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 11.593 ; 11.593 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 12.967 ; 12.967 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 13.493 ; 13.493 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 12.052 ; 12.052 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 11.479 ; 11.479 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 14.010 ; 14.010 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 11.832 ; 11.832 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 13.017 ; 13.017 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 13.070 ; 13.070 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 11.678 ; 11.678 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 12.378 ; 12.378 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 13.240 ; 13.240 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 13.217 ; 13.217 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 13.395 ; 13.395 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 14.270 ; 14.270 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 13.850 ; 13.850 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 15.028 ; 15.028 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 10.992 ; 10.992 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 10.304 ; 10.304 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 13.060 ; 13.060 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.361 ; 12.361 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 11.769 ; 11.769 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 11.841 ; 11.841 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 13.158 ; 13.158 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 12.601 ; 12.601 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 12.485 ; 12.485 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 10.699 ; 10.699 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 12.184 ; 12.184 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 14.924 ; 14.924 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 12.642 ; 12.642 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 11.621 ; 11.621 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 11.040 ; 11.040 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 13.063 ; 13.063 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 12.864 ; 12.864 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 11.713 ; 11.713 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 13.076 ; 13.076 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 12.295 ; 12.295 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 13.729 ; 13.729 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 12.873 ; 12.873 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 13.844 ; 13.844 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 12.153 ; 12.153 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 11.785 ; 11.785 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 14.235 ; 14.235 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 13.436 ; 13.436 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 11.993 ; 11.993 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 11.115 ; 11.115 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 13.054 ; 13.054 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 10.304 ; 10.304 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 12.773 ; 12.773 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 12.352 ; 12.352 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 12.053 ; 12.053 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.053 ; 12.053 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 13.238 ; 13.238 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.071 ; 14.071 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 13.584 ; 13.584 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.950 ; 13.950 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 11.620 ; 11.620 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 12.693 ; 12.693 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 13.075 ; 13.075 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 13.651 ; 13.651 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 14.917 ; 14.917 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 13.502 ; 13.502 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 13.395 ; 13.395 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 12.647 ; 12.647 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 13.617 ; 13.617 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 11.903 ; 11.903 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 11.620 ; 11.620 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 14.384 ; 14.384 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 12.171 ; 12.171 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 14.110 ; 14.110 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 13.614 ; 13.614 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 14.434 ; 14.434 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 11.971 ; 11.971 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 12.675 ; 12.675 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 12.101 ; 12.101 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 12.643 ; 12.643 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 13.515 ; 13.515 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 15.293 ; 15.293 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 13.042 ; 13.042 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 12.637 ; 12.637 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 13.395 ; 13.395 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 14.093 ; 14.093 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 13.403 ; 13.403 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 14.803 ; 14.803 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 13.405 ; 13.405 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 18.022 ; 18.022 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 14.224 ; 14.224 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 12.880 ; 12.880 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 12.007 ; 12.007 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 11.456 ; 11.456 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 14.259 ; 14.259 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 11.858 ; 11.858 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 14.476 ; 14.476 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 15.569 ; 15.569 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 13.156 ; 13.156 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 15.240 ; 15.240 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 14.761 ; 14.761 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 12.391 ; 12.391 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 15.478 ; 15.478 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 11.727 ; 11.727 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 14.179 ; 14.179 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 13.330 ; 13.330 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 13.488 ; 13.488 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 11.902 ; 11.902 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 14.729 ; 14.729 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 13.004 ; 13.004 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 13.884 ; 13.884 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 12.772 ; 12.772 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 12.707 ; 12.707 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 14.131 ; 14.131 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 13.525 ; 13.525 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 15.258 ; 15.258 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 14.794 ; 14.794 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 13.946 ; 13.946 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 14.165 ; 14.165 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 14.211 ; 14.211 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 13.438 ; 13.438 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 15.605 ; 15.605 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 14.541 ; 14.541 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 13.978 ; 13.978 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 11.456 ; 11.456 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 12.929 ; 12.929 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 9.489  ; 9.489  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.585 ; 10.585 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.153 ; 11.153 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.473 ; 11.473 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.601  ; 9.601  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.543 ; 11.543 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.696 ; 10.696 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.348 ; 11.348 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.867 ; 10.867 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.423 ; 11.423 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 9.840  ; 9.840  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.219 ; 11.219 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 9.765  ; 9.765  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 9.716  ; 9.716  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.708 ; 11.708 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.396 ; 10.396 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 10.438 ; 10.438 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.719 ; 11.719 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.694 ; 11.694 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.971 ; 10.971 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 9.489  ; 9.489  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.880 ; 12.880 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 14.472 ; 14.472 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 14.050 ; 14.050 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 10.446 ; 10.446 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 13.950 ; 13.950 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.446 ; 10.446 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 13.203 ; 13.203 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.239 ; 13.239 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.855 ; 14.855 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 10.152 ; 10.152 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 10.152 ; 10.152 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.428 ; 11.428 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 11.652 ; 11.652 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.043 ; 11.043 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.525 ; 11.525 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 11.165 ; 11.165 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.489 ; 10.489 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.180 ; 12.180 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.673 ; 11.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.709 ; 12.709 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.359 ; 11.359 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.828 ; 12.828 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.616 ; 12.616 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.096 ; 11.096 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.233 ; 11.233 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.637 ; 12.637 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 13.028 ; 13.028 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 13.361 ; 13.361 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.111 ; 11.111 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.685 ; 11.685 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.325 ; 10.325 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 12.532 ; 12.532 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 13.206 ; 13.206 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 10.855 ; 10.855 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.970 ; 11.970 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.459 ; 10.459 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 10.182 ; 10.182 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 11.658 ; 11.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.457 ; 11.457 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.549 ; 11.549 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 11.175 ; 11.175 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 10.499 ; 10.499 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.120 ; 12.120 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.709 ; 12.709 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 11.299 ; 11.299 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.422 ; 12.422 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.606 ; 12.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.096 ; 11.096 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.677 ; 12.677 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.321 ; 13.321 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.101 ; 11.101 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 11.697 ; 11.697 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.325 ; 10.325 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 12.532 ; 12.532 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 13.206 ; 13.206 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.522 ; 11.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.489 ; 10.489 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 10.388 ; 10.388 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 11.870 ; 11.870 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 12.298 ; 12.298 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 13.938 ; 13.938 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 12.945 ; 12.945 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 10.388 ; 10.388 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 12.961 ; 12.961 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 10.720 ; 10.720 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 11.907 ; 11.907 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 11.330 ; 11.330 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 11.435 ; 11.435 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 11.407 ; 11.407 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 12.007 ; 12.007 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 12.938 ; 12.938 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 10.957 ; 10.957 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 11.887 ; 11.887 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 11.830 ; 11.830 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 12.735 ; 12.735 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 12.711 ; 12.711 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 12.527 ; 12.527 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 13.062 ; 13.062 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 14.010 ; 14.010 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 13.271 ; 13.271 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 13.539 ; 13.539 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 13.309 ; 13.309 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 11.795 ; 11.795 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 11.989 ; 11.989 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 11.901 ; 11.901 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 13.788 ; 13.788 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 11.523 ; 11.523 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 12.028 ; 12.028 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 12.156 ; 12.156 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 12.968 ; 12.968 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 13.906 ; 13.906 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.843 ; 11.843 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.998 ; 11.998 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 10.159 ; 10.159 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 11.377 ; 11.377 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.159 ; 10.159 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.001 ; 11.001 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.674 ; 11.674 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 16.625 ; 16.625 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; 74.979 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.203 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; 37.873 ; 0.000                 ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 74.979 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.084      ;
; 74.988 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.075      ;
; 75.063 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 5.000      ;
; 75.078 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.982      ;
; 75.081 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.979      ;
; 75.085 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.975      ;
; 75.089 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.971      ;
; 75.101 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.964      ;
; 75.103 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.964      ;
; 75.103 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.933      ;
; 75.110 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.955      ;
; 75.112 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.955      ;
; 75.112 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.924      ;
; 75.120 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.949      ;
; 75.120 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.940      ;
; 75.129 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.940      ;
; 75.136 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.928      ;
; 75.144 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.071      ; 4.926      ;
; 75.145 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.919      ;
; 75.149 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.917      ;
; 75.153 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.071      ; 4.917      ;
; 75.158 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.908      ;
; 75.183 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.853      ;
; 75.185 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.880      ;
; 75.187 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.880      ;
; 75.187 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.849      ;
; 75.192 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.844      ;
; 75.200 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.862      ;
; 75.202 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.862      ;
; 75.202 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.831      ;
; 75.203 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.859      ;
; 75.204 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.865      ;
; 75.205 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.859      ;
; 75.205 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.828      ;
; 75.207 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.855      ;
; 75.209 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.855      ;
; 75.209 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.824      ;
; 75.210 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.853      ;
; 75.211 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.851      ;
; 75.213 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.851      ;
; 75.213 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.820      ;
; 75.219 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.847      ;
; 75.220 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.844      ;
; 75.222 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.844      ;
; 75.226 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.840      ;
; 75.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.071      ; 4.842      ;
; 75.230 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.836      ;
; 75.233 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.833      ;
; 75.234 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.826      ;
; 75.235 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.826      ;
; 75.238 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.823      ;
; 75.242 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.819      ;
; 75.242 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.820      ;
; 75.243 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.824      ;
; 75.244 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.820      ;
; 75.244 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.789      ;
; 75.246 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.821      ;
; 75.246 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.815      ;
; 75.248 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.815      ;
; 75.250 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.817      ;
; 75.251 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.812      ;
; 75.254 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.786      ;
; 75.254 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.813      ;
; 75.255 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.808      ;
; 75.256 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.784      ;
; 75.259 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.804      ;
; 75.261 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.067      ; 4.805      ;
; 75.263 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.777      ;
; 75.265 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.775      ;
; 75.267 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.769      ;
; 75.275 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.793      ;
; 75.277 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.062      ; 4.784      ;
; 75.282 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.751      ;
; 75.284 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.784      ;
; 75.285 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.782      ;
; 75.285 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.748      ;
; 75.289 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.744      ;
; 75.290 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.064      ; 4.773      ;
; 75.293 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[17]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.740      ;
; 75.316 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[18]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.744      ;
; 75.324 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[19]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[29]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.709      ;
; 75.325 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.008      ; 4.713      ;
; 75.332 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.066      ; 4.733      ;
; 75.334 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.068      ; 4.733      ;
; 75.334 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.006      ; 4.702      ;
; 75.334 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[17]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[27]                                                               ; Clock        ; Clock       ; 80.000       ; 0.008      ; 4.704      ;
; 75.335 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|MemtoReg_WB         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.061      ; 4.725      ;
; 75.338 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.702      ;
; 75.340 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.010      ; 4.700      ;
; 75.351 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[11]  ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.070      ; 4.718      ;
; 75.353 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.684      ;
; 75.355 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Instruction_WB[19]  ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.682      ;
; 75.356 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.063      ; 4.706      ;
; 75.356 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.681      ;
; 75.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a9~portb_address_reg0  ; Clock        ; Clock       ; 80.000       ; 0.065      ; 4.706      ;
; 75.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[11] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[30]                                                               ; Clock        ; Clock       ; 80.000       ; 0.003      ; 4.675      ;
; 75.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[19] ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.679      ;
; 75.359 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a27~portb_address_reg0 ; Clock        ; Clock       ; 80.000       ; 0.069      ; 4.709      ;
; 75.360 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]                                                                ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.677      ;
; 75.362 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[2]                                                                  ; Clock        ; Clock       ; 80.000       ; 0.007      ; 4.675      ;
+--------+-----------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[31]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[23]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[37]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[75]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.203 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.351      ;
; 0.223 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[46]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[45]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.371      ;
; 0.224 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.372      ;
; 0.225 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[20]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[20]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[52]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[51]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[56]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[55]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.373      ;
; 0.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.226 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[62]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[61]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.226 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[60]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[59]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.374      ;
; 0.227 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[42]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[41]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.375      ;
; 0.228 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[31]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[34]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[33]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[44]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[43]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[64]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[63]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[74]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[73]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.377      ;
; 0.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[11]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[11]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.232 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.381      ;
; 0.236 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[8]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[8]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.384      ;
; 0.243 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[16]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[16]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.307 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[68]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[67]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.455      ;
; 0.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.456      ;
; 0.309 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[22]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.457      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[31]                                                            ; Clock        ; Clock       ; 0.000        ; -0.003     ; 0.457      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]       ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]                                                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[29]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.461      ;
; 0.315 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.463      ;
; 0.320 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|RegWrite_EX             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM                                                                   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.468      ;
; 0.338 ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[21]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[20]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[19]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[5]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[5]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.339 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[72]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[71]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[50]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[49]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[78]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[77]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.344 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[80]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[79]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.492      ;
; 0.346 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[26]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[25]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.346 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[70]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[69]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.347 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.495      ;
; 0.348 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[54]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[53]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.348 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[66]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[65]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.349 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[28]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[82]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[81]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.497      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[30]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[22]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[21]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[40]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[39]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[58]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[57]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.499      ;
; 0.355 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[30]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.504      ;
; 0.356 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[48]      ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[47]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.504      ;
; 0.358 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[25]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                              ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.507      ;
; 0.374 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[9]      ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[9]                                                                ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.382 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[35]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg8 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.571      ;
; 0.384 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[29]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg5 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.573      ;
; 0.384 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_1_bypass[27]      ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_1|altsyncram_4vl1:auto_generated|ram_block1a0~porta_datain_reg4 ; Clock        ; Clock       ; 0.000        ; 0.054      ; 0.573      ;
; 0.389 ; IF_PC_Reg:IF_PC_Reg|PC_IF[29]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.570      ;
; 0.391 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.539      ;
; 0.391 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[8]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[8]                                                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|RegWrite_MEM          ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|RegWrite_WB                                                                    ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.394 ; IF_PC_Reg:IF_PC_Reg|PC_IF[31]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.575      ;
; 0.396 ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[30]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.577      ;
; 0.396 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.544      ;
; 0.397 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[13]                                                               ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.545      ;
; 0.397 ; IF_PC_Reg:IF_PC_Reg|PC_IF[23]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[23]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.578      ;
; 0.399 ; IF_PC_Reg:IF_PC_Reg|PC_IF[7]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[7]                                                                  ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.580      ;
; 0.399 ; IF_PC_Reg:IF_PC_Reg|PC_IF[12]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[12]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.580      ;
; 0.399 ; IF_PC_Reg:IF_PC_Reg|PC_IF[18]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[18]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.580      ;
; 0.399 ; IF_PC_Reg:IF_PC_Reg|PC_IF[26]                                     ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]                                                                 ; Clock        ; Clock       ; 0.000        ; 0.033      ; 0.580      ;
+-------+-------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg5  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg6  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg7  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg8  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg1 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg2 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg3 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg4 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg5 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg6 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg7 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_address_reg8 ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg2  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg3  ;
; 37.873 ; 40.000       ; 2.127          ; High Pulse Width ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
; 37.873 ; 40.000       ; 2.127          ; Low Pulse Width  ; Clock ; Rise       ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a18~porta_datain_reg4  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 6.996  ; 6.996  ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 6.020  ; 6.020  ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 6.996  ; 6.996  ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 6.222  ; 6.222  ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.978  ; 5.978  ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.597  ; 5.597  ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.716  ; 5.716  ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.978  ; 5.978  ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 6.959  ; 6.959  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 6.152  ; 6.152  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 6.651  ; 6.651  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 6.959  ; 6.959  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 6.655  ; 6.655  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 6.660  ; 6.660  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 6.682  ; 6.682  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 6.116  ; 6.116  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 6.575  ; 6.575  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 6.541  ; 6.541  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 6.071  ; 6.071  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 6.247  ; 6.247  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 6.556  ; 6.556  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 6.712  ; 6.712  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 6.715  ; 6.715  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 6.342  ; 6.342  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 6.219  ; 6.219  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 6.283  ; 6.283  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 6.626  ; 6.626  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 6.508  ; 6.508  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 6.568  ; 6.568  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 6.359  ; 6.359  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 6.712  ; 6.712  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 6.335  ; 6.335  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 6.452  ; 6.452  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 6.455  ; 6.455  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 6.316  ; 6.316  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 6.598  ; 6.598  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 6.570  ; 6.570  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 6.547  ; 6.547  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 6.760  ; 6.760  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 6.500  ; 6.500  ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 6.537  ; 6.537  ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 9.683  ; 9.683  ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 8.934  ; 8.934  ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 7.600  ; 7.600  ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 7.820  ; 7.820  ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 7.906  ; 7.906  ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 7.995  ; 7.995  ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 8.083  ; 8.083  ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 8.027  ; 8.027  ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 8.095  ; 8.095  ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 8.206  ; 8.206  ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 8.203  ; 8.203  ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 8.441  ; 8.441  ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 9.400  ; 9.400  ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 8.091  ; 8.091  ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 8.521  ; 8.521  ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 9.028  ; 9.028  ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 8.658  ; 8.658  ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 8.473  ; 8.473  ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 8.679  ; 8.679  ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 8.474  ; 8.474  ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 9.080  ; 9.080  ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 8.428  ; 8.428  ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 9.196  ; 9.196  ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 9.087  ; 9.087  ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 9.260  ; 9.260  ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 9.500  ; 9.500  ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 8.504  ; 8.504  ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 8.865  ; 8.865  ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 9.683  ; 9.683  ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 8.664  ; 8.664  ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 8.737  ; 8.737  ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 9.580  ; 9.580  ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 8.912  ; 8.912  ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 5.275  ; 5.275  ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.733  ; 4.733  ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.882  ; 4.882  ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.451  ; 4.451  ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.476  ; 4.476  ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 5.275  ; 5.275  ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.562  ; 4.562  ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.621  ; 4.621  ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.696  ; 4.696  ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.842  ; 4.842  ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.469  ; 4.469  ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.792  ; 4.792  ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.848  ; 4.848  ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.247  ; 4.247  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.051  ; 5.051  ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.701  ; 4.701  ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.440  ; 4.440  ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.295  ; 4.295  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.666  ; 4.666  ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.412  ; 4.412  ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.604  ; 4.604  ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.391  ; 4.391  ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.451  ; 4.451  ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.962  ; 4.962  ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.860  ; 4.860  ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.627  ; 4.627  ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.682  ; 4.682  ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.174  ; 4.174  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.914  ; 4.914  ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.552  ; 4.552  ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.361  ; 4.361  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.581  ; 4.581  ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.799  ; 4.799  ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.608  ; 4.608  ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.275  ; 4.275  ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.792  ; 4.792  ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.464  ; 5.464  ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.638  ; 4.638  ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.673  ; 4.673  ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 5.626  ; 5.626  ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.509  ; 4.509  ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.665  ; 4.665  ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.539  ; 4.539  ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.850  ; 4.850  ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.139  ; 5.139  ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.629  ; 4.629  ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.679  ; 4.679  ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.383  ; 4.383  ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 5.025  ; 5.025  ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.002  ; 5.002  ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.801  ; 4.801  ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.609  ; 4.609  ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.875  ; 4.875  ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.507  ; 4.507  ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.772  ; 4.772  ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.299  ; 4.299  ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.793  ; 4.793  ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.439  ; 4.439  ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.162  ; 5.162  ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.377  ; 5.377  ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.920  ; 4.920  ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.430  ; 4.430  ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.544  ; 4.544  ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.439  ; 4.439  ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.640  ; 4.640  ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 7.559  ; 7.559  ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.729  ; 4.729  ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.729  ; 4.729  ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.900  ; 5.900  ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 5.617  ; 5.617  ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.938  ; 5.938  ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.966  ; 5.966  ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 6.250  ; 6.250  ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 6.334  ; 6.334  ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 5.867  ; 5.867  ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 6.534  ; 6.534  ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 6.137  ; 6.137  ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 6.432  ; 6.432  ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 5.904  ; 5.904  ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 6.123  ; 6.123  ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 6.645  ; 6.645  ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 6.476  ; 6.476  ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 6.249  ; 6.249  ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 6.666  ; 6.666  ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 6.562  ; 6.562  ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 6.731  ; 6.731  ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 6.553  ; 6.553  ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 6.524  ; 6.524  ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 6.712  ; 6.712  ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 6.912  ; 6.912  ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 7.014  ; 7.014  ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 7.516  ; 7.516  ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 7.559  ; 7.559  ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 7.150  ; 7.150  ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 6.626  ; 6.626  ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 7.195  ; 7.195  ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 6.493  ; 6.493  ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 6.601  ; 6.601  ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.980  ; 5.980  ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 8.071  ; 8.071  ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 5.552  ; 5.552  ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 5.552  ; 5.552  ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.546  ; 5.546  ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 6.165  ; 6.165  ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 6.165  ; 6.165  ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.782  ; 5.782  ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 5.798  ; 5.798  ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 5.754  ; 5.754  ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 6.048  ; 6.048  ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 5.991  ; 5.991  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.991  ; 5.991  ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 5.619  ; 5.619  ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 6.064  ; 6.064  ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.550  ; 5.550  ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.520  ; 4.520  ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 5.385  ; 5.385  ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.440  ; 5.440  ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.266  ; 5.266  ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.230  ; 5.230  ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 6.064  ; 6.064  ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.434  ; 5.434  ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.651  ; 5.651  ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.822  ; 4.822  ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.738  ; 5.738  ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.424  ; 5.424  ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.651  ; 5.651  ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.266  ; 5.266  ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.217  ; 5.217  ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.445  ; 5.445  ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.884  ; 4.884  ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.976  ; 4.976  ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.440  ; 5.440  ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.884  ; 4.884  ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 8.207  ; 8.207  ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 7.650  ; 7.650  ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 7.528  ; 7.528  ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 6.519  ; 6.519  ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 7.968  ; 7.968  ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 7.558  ; 7.558  ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 7.204  ; 7.204  ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 6.588  ; 6.588  ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 7.688  ; 7.688  ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 7.700  ; 7.700  ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 6.868  ; 6.868  ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 6.588  ; 6.588  ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 7.688  ; 7.688  ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 7.718  ; 7.718  ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 6.773  ; 6.773  ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 8.062  ; 8.062  ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 8.207  ; 8.207  ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 8.108  ; 8.108  ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 7.968  ; 7.968  ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 8.118  ; 8.118  ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 7.693  ; 7.693  ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 7.633  ; 7.633  ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 9.664  ; 9.664  ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 9.611  ; 9.611  ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 9.621  ; 9.621  ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 9.304  ; 9.304  ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 9.289  ; 9.289  ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 9.459  ; 9.459  ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 9.199  ; 9.199  ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 8.597  ; 8.597  ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 8.721  ; 8.721  ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 9.170  ; 9.170  ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 9.281  ; 9.281  ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 9.088  ; 9.088  ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 8.936  ; 8.936  ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 8.898  ; 8.898  ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 8.813  ; 8.813  ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 8.612  ; 8.612  ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 8.747  ; 8.747  ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 8.873  ; 8.873  ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 8.785  ; 8.785  ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 9.346  ; 9.346  ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 8.771  ; 8.771  ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 8.782  ; 8.782  ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 9.338  ; 9.338  ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 8.953  ; 8.953  ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 9.147  ; 9.147  ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 9.009  ; 9.009  ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 8.919  ; 8.919  ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 9.058  ; 9.058  ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 9.110  ; 9.110  ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 9.161  ; 9.161  ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 9.268  ; 9.268  ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 9.664  ; 9.664  ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 9.123  ; 9.123  ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 8.365  ; 8.365  ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 6.048  ; 6.048  ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 6.487  ; 6.487  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.350  ; 5.350  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.288  ; 5.288  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.969  ; 4.969  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.880  ; 4.880  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.973  ; 4.973  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.556  ; 5.556  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 5.233  ; 5.233  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 5.312  ; 5.312  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.794  ; 4.794  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.349  ; 5.349  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 6.299  ; 6.299  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.543  ; 5.543  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 5.321  ; 5.321  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 5.007  ; 5.007  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.594  ; 5.594  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.705  ; 5.705  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 5.309  ; 5.309  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.710  ; 5.710  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 5.678  ; 5.678  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 6.134  ; 6.134  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 5.832  ; 5.832  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 6.487  ; 6.487  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 5.798  ; 5.798  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 5.831  ; 5.831  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 6.286  ; 6.286  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 6.099  ; 6.099  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 5.994  ; 5.994  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 5.621  ; 5.621  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 6.197  ; 6.197  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 5.612  ; 5.612  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 6.418  ; 6.418  ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 6.312  ; 6.312  ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.435  ; 5.435  ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.276  ; 5.276  ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.187  ; 5.187  ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.435  ; 5.435  ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 5.808  ; 5.808  ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.832  ; 4.832  ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.808  ; 5.808  ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.414  ; 5.414  ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.681  ; 5.681  ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 8.175  ; 8.175  ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 6.441  ; 6.441  ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 6.378  ; 6.378  ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 6.700  ; 6.700  ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 6.805  ; 6.805  ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 6.922  ; 6.922  ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 6.379  ; 6.379  ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 6.381  ; 6.381  ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 7.181  ; 7.181  ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 6.237  ; 6.237  ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 6.383  ; 6.383  ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 6.858  ; 6.858  ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 6.305  ; 6.305  ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 6.795  ; 6.795  ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 7.148  ; 7.148  ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 6.776  ; 6.776  ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 6.676  ; 6.676  ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 6.235  ; 6.235  ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 6.463  ; 6.463  ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 6.285  ; 6.285  ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 6.986  ; 6.986  ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 7.273  ; 7.273  ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 6.518  ; 6.518  ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 6.626  ; 6.626  ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 6.590  ; 6.590  ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 6.573  ; 6.573  ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 6.371  ; 6.371  ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 6.947  ; 6.947  ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 6.774  ; 6.774  ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 8.175  ; 8.175  ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 6.859  ; 6.859  ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 6.366  ; 6.366  ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 6.375  ; 6.375  ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 7.784  ; 7.784  ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 7.109  ; 7.109  ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 6.247  ; 6.247  ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 7.059  ; 7.059  ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 7.435  ; 7.435  ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 6.935  ; 6.935  ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 6.950  ; 6.950  ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 7.519  ; 7.519  ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 6.627  ; 6.627  ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 7.546  ; 7.546  ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 6.600  ; 6.600  ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 6.994  ; 6.994  ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 7.109  ; 7.109  ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 6.978  ; 6.978  ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 6.514  ; 6.514  ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 6.917  ; 6.917  ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 6.860  ; 6.860  ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 6.834  ; 6.834  ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 7.006  ; 7.006  ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 6.712  ; 6.712  ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 7.509  ; 7.509  ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 6.589  ; 6.589  ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 7.481  ; 7.481  ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 7.784  ; 7.784  ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 7.316  ; 7.316  ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 7.078  ; 7.078  ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 7.119  ; 7.119  ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 6.508  ; 6.508  ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 7.454  ; 7.454  ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 7.222  ; 7.222  ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 6.902  ; 6.902  ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 6.480  ; 6.480  ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 6.949  ; 6.949  ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 5.362  ; 5.362  ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.576  ; 4.576  ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.913  ; 4.913  ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.126  ; 5.126  ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.759  ; 4.759  ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.362  ; 5.362  ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.115  ; 4.115  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.572  ; 4.572  ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.715  ; 4.715  ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.635  ; 4.635  ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.629  ; 4.629  ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.856  ; 4.856  ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.614  ; 4.614  ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.762  ; 4.762  ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.285  ; 5.285  ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.394  ; 4.394  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.712  ; 4.712  ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.826  ; 4.826  ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.185  ; 5.185  ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 5.355  ; 5.355  ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.271  ; 4.271  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.594  ; 4.594  ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.285  ; 4.285  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.895  ; 4.895  ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.537  ; 4.537  ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.484  ; 4.484  ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.942  ; 4.942  ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.999  ; 4.999  ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.879  ; 4.879  ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.440  ; 4.440  ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.176  ; 4.176  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.213  ; 5.213  ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.975  ; 4.975  ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 6.996  ; 6.996  ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 6.716  ; 6.716  ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 6.034  ; 6.034  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.681  ; 5.681  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.490  ; 4.490  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 5.385  ; 5.385  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.400  ; 5.400  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.405  ; 5.405  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.240  ; 5.240  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 6.034  ; 6.034  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.434  ; 5.434  ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.540  ; 5.540  ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 5.726  ; 5.726  ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.647  ; 4.647  ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.421  ; 4.421  ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.828  ; 4.828  ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.842  ; 4.842  ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.673  ; 4.673  ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.856  ; 4.856  ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.856  ; 4.856  ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.623  ; 4.623  ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.510  ; 4.510  ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.164  ; 5.164  ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.939  ; 4.939  ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.257  ; 5.257  ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.892  ; 4.892  ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.162  ; 5.162  ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.726  ; 5.726  ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.206  ; 5.206  ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.744  ; 4.744  ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.794  ; 4.794  ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.665  ; 4.665  ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.195  ; 5.195  ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.359  ; 5.359  ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.607  ; 4.607  ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.206  ; 5.206  ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.686  ; 4.686  ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.956  ; 4.956  ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.578  ; 4.578  ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.997  ; 4.997  ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.256  ; 5.256  ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.629  ; 4.629  ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.661  ; 4.661  ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.806  ; 4.806  ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.568  ; 4.568  ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 5.726  ; 5.726  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.647  ; 4.647  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.451  ; 4.451  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.808  ; 4.808  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.849  ; 4.849  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.804  ; 4.804  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.846  ; 4.846  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.866  ; 4.866  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.633  ; 4.633  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.520  ; 4.520  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.104  ; 5.104  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.969  ; 4.969  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.257  ; 5.257  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.832  ; 4.832  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.017  ; 5.017  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.726  ; 5.726  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.196  ; 5.196  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.744  ; 4.744  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.690  ; 4.690  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.665  ; 4.665  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.235  ; 5.235  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.170  ; 5.170  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.607  ; 4.607  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.166  ; 5.166  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.676  ; 4.676  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 4.970  ; 4.970  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.578  ; 4.578  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.997  ; 4.997  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.256  ; 5.256  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 4.391  ; 4.391  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.651  ; 4.651  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.658  ; 4.658  ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.598  ; 4.598  ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 5.910  ; 5.910  ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 5.261  ; 5.261  ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.288  ; 5.288  ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.657  ; 5.657  ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.444  ; 5.444  ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.602  ; 4.602  ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.620  ; 5.620  ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.965  ; 4.965  ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.636  ; 5.636  ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 5.332  ; 5.332  ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 5.345  ; 5.345  ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 5.005  ; 5.005  ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 5.240  ; 5.240  ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.724  ; 5.724  ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.945  ; 4.945  ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 5.459  ; 5.459  ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 5.167  ; 5.167  ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.805  ; 5.805  ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.655  ; 5.655  ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.247  ; 5.247  ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.892  ; 5.892  ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.662  ; 5.662  ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.583  ; 5.583  ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.605  ; 5.605  ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.888  ; 5.888  ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.434  ; 5.434  ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 5.284  ; 5.284  ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 5.287  ; 5.287  ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.910  ; 5.910  ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 5.370  ; 5.370  ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 5.299  ; 5.299  ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.774  ; 5.774  ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.553  ; 5.553  ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 5.648  ; 5.648  ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.648  ; 5.648  ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.912  ; 4.912  ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.418  ; 4.418  ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.947  ; 4.947  ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.835  ; 4.835  ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.434  ; 4.434  ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.706  ; 4.706  ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.881  ; 4.881  ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 10.675 ; 10.675 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.224 ; 5.224 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.224 ; 5.224 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.688 ; 5.688 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.398 ; 5.398 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.329 ; 5.329 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.244 ; 5.244 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.802 ; 4.802 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.096 ; 5.096 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.078 ; 5.078 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.037 ; 5.037 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.562 ; 5.562 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.215 ; 5.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.645 ; 5.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.731 ; 5.731 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 6.215 ; 6.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.538 ; 5.538 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 6.203 ; 6.203 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.869 ; 5.869 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.482 ; 5.482 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.983 ; 5.983 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.930 ; 5.930 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.854 ; 5.854 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 6.477 ; 6.477 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 6.291 ; 6.291 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 6.148 ; 6.148 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.247 ; 4.247 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.295 ; 4.295 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.581 ; 4.581 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.799 ; 4.799 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.638 ; 4.638 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.801 ; 4.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.430 ; 4.430 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.544 ; 4.544 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.398 ; 5.398 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.413 ; 5.413 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.154 ; 5.154 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.225 ; 5.225 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.759 ; 5.759 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 5.757 ; 5.757 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 5.315 ; 5.315 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.758 ; 4.758 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 4.958 ; 4.958 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.550 ; 5.550 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.230 ; 5.230 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 6.064 ; 6.064 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.434 ; 5.434 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.738 ; 5.738 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.424 ; 5.424 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.445 ; 5.445 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.976 ; 4.976 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.764 ; 5.764 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.641 ; 5.641 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 6.085 ; 6.085 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.238 ; 6.238 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.560 ; 5.560 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.100 ; 6.100 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.814 ; 5.814 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.100 ; 6.100 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.832 ; 5.832 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.134 ; 6.134 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.538 ; 5.538 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 6.179 ; 6.179 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.320 ; 6.320 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 6.085 ; 6.085 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 6.231 ; 6.231 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 6.381 ; 6.381 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 6.321 ; 6.321 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.503 ; 5.503 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.632 ; 5.632 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.787 ; 4.787 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.325 ; 5.325 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.829 ; 4.829 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.143 ; 5.143 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.873 ; 4.873 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.120 ; 5.120 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.885 ; 5.885 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.952 ; 4.952 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.537 ; 4.537 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.168 ; 5.168 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.438 ; 5.438 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.967 ; 4.967 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.530 ; 5.530 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.808 ; 5.808 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.414 ; 5.414 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.681 ; 5.681 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.149 ; 5.149 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.673 ; 5.673 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.550 ; 5.550 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.577 ; 5.577 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.268 ; 5.268 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.370 ; 5.370 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.347 ; 5.347 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.669 ; 5.669 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 6.889 ; 6.889 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.588 ; 5.588 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.741 ; 5.741 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.765 ; 5.765 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.950 ; 5.950 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.747 ; 5.747 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 6.094 ; 6.094 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.612 ; 5.612 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.473 ; 5.473 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.500 ; 5.500 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.424 ; 5.424 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.417 ; 5.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.287 ; 5.287 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.744 ; 5.744 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.548 ; 5.548 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.362 ; 5.362 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.394 ; 4.394 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.594 ; 4.594 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.537 ; 4.537 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.484 ; 4.484 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.688 ; 5.688 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.510 ; 5.510 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.681 ; 5.681 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.405 ; 5.405 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 6.034 ; 6.034 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.434 ; 5.434 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.540 ; 5.540 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.421 ; 4.421 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.421 ; 4.421 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.726 ; 5.726 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.686 ; 4.686 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.578 ; 4.578 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.806 ; 4.806 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.568 ; 4.568 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.104 ; 5.104 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.017 ; 5.017 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.726 ; 5.726 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.235 ; 5.235 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.578 ; 4.578 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.328 ; 5.328 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.495 ; 5.495 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.925 ; 4.925 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.535 ; 5.535 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.130 ; 5.130 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.212 ; 6.212 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 63.649 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
;  Clock           ; 63.649 ; 0.203 ; N/A      ; N/A     ; 36.933              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 15.296 ; 15.296 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 16.150 ; 16.150 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 15.746 ; 15.746 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 14.125 ; 14.125 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 14.529 ; 14.529 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 15.746 ; 15.746 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 19.000 ; 19.000 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 16.837 ; 16.837 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 18.143 ; 18.143 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 19.000 ; 19.000 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 18.003 ; 18.003 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 18.003 ; 18.003 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 18.238 ; 18.238 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 16.464 ; 16.464 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 17.854 ; 17.854 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 17.665 ; 17.665 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 16.637 ; 16.637 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 16.853 ; 16.853 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 18.510 ; 18.510 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 18.948 ; 18.948 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 18.984 ; 18.984 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 17.332 ; 17.332 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 16.637 ; 16.637 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 16.716 ; 16.716 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 17.327 ; 17.327 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 17.325 ; 17.325 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 17.785 ; 17.785 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 17.120 ; 17.120 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 18.556 ; 18.556 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 17.338 ; 17.338 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 17.081 ; 17.081 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 17.425 ; 17.425 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 16.949 ; 16.949 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 17.995 ; 17.995 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 17.818 ; 17.818 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 18.416 ; 18.416 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 18.281 ; 18.281 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 17.620 ; 17.620 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 18.282 ; 18.282 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 27.266 ; 27.266 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 25.065 ; 25.065 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 21.588 ; 21.588 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 22.285 ; 22.285 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 22.575 ; 22.575 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 22.908 ; 22.908 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 23.141 ; 23.141 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 22.861 ; 22.861 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 23.151 ; 23.151 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 23.334 ; 23.334 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 23.437 ; 23.437 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 24.101 ; 24.101 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 27.237 ; 27.237 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 23.123 ; 23.123 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 24.280 ; 24.280 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 26.054 ; 26.054 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 24.606 ; 24.606 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 24.246 ; 24.246 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 25.245 ; 25.245 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 23.757 ; 23.757 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 25.865 ; 25.865 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 23.782 ; 23.782 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 26.788 ; 26.788 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 25.872 ; 25.872 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 26.301 ; 26.301 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 26.765 ; 26.765 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 23.860 ; 23.860 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 24.979 ; 24.979 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 27.147 ; 27.147 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 24.458 ; 24.458 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 24.859 ; 24.859 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 27.266 ; 27.266 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 25.010 ; 25.010 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 11.300 ; 11.300 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 11.700 ; 11.700 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 10.385 ; 10.385 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 10.713 ; 10.713 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 12.906 ; 12.906 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 10.769 ; 10.769 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 10.848 ; 10.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 11.144 ; 11.144 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 11.597 ; 11.597 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 10.579 ; 10.579 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 11.230 ; 11.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 11.660 ; 11.660 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 9.838  ; 9.838  ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 12.810 ; 12.810 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 10.871 ; 10.871 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 10.655 ; 10.655 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 9.889  ; 9.889  ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 11.693 ; 11.693 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 10.591 ; 10.591 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 11.004 ; 11.004 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 10.538 ; 10.538 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 10.539 ; 10.539 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 12.230 ; 12.230 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 10.759 ; 10.759 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 11.645 ; 11.645 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 9.486  ; 9.486  ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 12.533 ; 12.533 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 10.999 ; 10.999 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 9.731  ; 9.731  ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 11.498 ; 11.498 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 13.782 ; 13.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 10.840 ; 10.840 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 10.163 ; 10.163 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 12.014 ; 12.014 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 13.244 ; 13.244 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 11.073 ; 11.073 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 10.981 ; 10.981 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 13.782 ; 13.782 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 10.513 ; 10.513 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 11.421 ; 11.421 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 10.869 ; 10.869 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 11.502 ; 11.502 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 12.440 ; 12.440 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 11.148 ; 11.148 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 11.006 ; 11.006 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 10.223 ; 10.223 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 11.955 ; 11.955 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 12.435 ; 12.435 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 11.183 ; 11.183 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 11.328 ; 11.328 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 11.873 ; 11.873 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 10.780 ; 10.780 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 11.336 ; 11.336 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 10.210 ; 10.210 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 11.388 ; 11.388 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 10.294 ; 10.294 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 12.577 ; 12.577 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 12.824 ; 12.824 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 12.521 ; 12.521 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 10.535 ; 10.535 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 11.221 ; 11.221 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 10.051 ; 10.051 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 10.778 ; 10.778 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 19.921 ; 19.921 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 10.985 ; 10.985 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 10.985 ; 10.985 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 14.918 ; 14.918 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 14.030 ; 14.030 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 15.464 ; 15.464 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 15.123 ; 15.123 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 16.234 ; 16.234 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 16.600 ; 16.600 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 15.252 ; 15.252 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 16.784 ; 16.784 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 15.704 ; 15.704 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 16.872 ; 16.872 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 14.816 ; 14.816 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 15.451 ; 15.451 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 17.069 ; 17.069 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 17.177 ; 17.177 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 16.265 ; 16.265 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 17.464 ; 17.464 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 17.507 ; 17.507 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 18.030 ; 18.030 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 17.077 ; 17.077 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 17.057 ; 17.057 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 17.591 ; 17.591 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 17.907 ; 17.907 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 18.108 ; 18.108 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 19.898 ; 19.898 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 19.921 ; 19.921 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 18.543 ; 18.543 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 16.618 ; 16.618 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 18.982 ; 18.982 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 16.388 ; 16.388 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 16.607 ; 16.607 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 15.256 ; 15.256 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 22.696 ; 22.696 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 14.251 ; 14.251 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 14.251 ; 14.251 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 13.931 ; 13.931 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 16.091 ; 16.091 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 16.091 ; 16.091 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 13.976 ; 13.976 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 14.959 ; 14.959 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 14.751 ; 14.751 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 15.384 ; 15.384 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 15.063 ; 15.063 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 15.063 ; 15.063 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 14.020 ; 14.020 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 14.885 ; 14.885 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 13.539 ; 13.539 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 10.476 ; 10.476 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 12.434 ; 12.434 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 13.229 ; 13.229 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 14.885 ; 14.885 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 13.920 ; 13.920 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 11.734 ; 11.734 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 13.996 ; 13.996 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 13.594 ; 13.594 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 13.920 ; 13.920 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 12.434 ; 12.434 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 12.083 ; 12.083 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 13.248 ; 13.248 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 11.916 ; 11.916 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 20.894 ; 20.894 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 20.645 ; 20.645 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 17.586 ; 17.586 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 22.220 ; 22.220 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 20.836 ; 20.836 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 19.728 ; 19.728 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 21.081 ; 21.081 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 20.944 ; 20.944 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 18.358 ; 18.358 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 17.410 ; 17.410 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 21.081 ; 21.081 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 20.961 ; 20.961 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 20.482 ; 20.482 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 17.929 ; 17.929 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 22.565 ; 22.565 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 22.517 ; 22.517 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 22.171 ; 22.171 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 22.220 ; 22.220 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 22.181 ; 22.181 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 20.733 ; 20.733 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 20.673 ; 20.673 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 27.781 ; 27.781 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 27.562 ; 27.562 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 27.572 ; 27.572 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 27.057 ; 27.057 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 26.871 ; 26.871 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 27.347 ; 27.347 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 26.508 ; 26.508 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 24.375 ; 24.375 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 24.955 ; 24.955 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 26.193 ; 26.193 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 26.893 ; 26.893 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 26.597 ; 26.597 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 25.505 ; 25.505 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 26.103 ; 26.103 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 24.919 ; 24.919 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 24.266 ; 24.266 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 24.823 ; 24.823 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 24.908 ; 24.908 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 24.848 ; 24.848 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 26.666 ; 26.666 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 24.875 ; 24.875 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 24.629 ; 24.629 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 26.727 ; 26.727 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 25.108 ; 25.108 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 26.300 ; 26.300 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 25.983 ; 25.983 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 25.184 ; 25.184 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 25.655 ; 25.655 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 26.505 ; 26.505 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 26.399 ; 26.399 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 26.670 ; 26.670 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 27.781 ; 27.781 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 26.950 ; 26.950 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 23.715 ; 23.715 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 15.384 ; 15.384 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 16.557 ; 16.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 13.356 ; 13.356 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 13.060 ; 13.060 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 12.361 ; 12.361 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 12.250 ; 12.250 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 12.103 ; 12.103 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 14.300 ; 14.300 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 13.502 ; 13.502 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 11.801 ; 11.801 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 13.064 ; 13.064 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 16.298 ; 16.298 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 13.739 ; 13.739 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 13.174 ; 13.174 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 12.304 ; 12.304 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 14.394 ; 14.394 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 14.298 ; 14.298 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 13.243 ; 13.243 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 14.371 ; 14.371 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 14.453 ; 14.453 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 15.494 ; 15.494 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 15.272 ; 15.272 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 16.557 ; 16.557 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 14.473 ; 14.473 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 14.372 ; 14.372 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 16.555 ; 16.555 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 15.756 ; 15.756 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 14.936 ; 14.936 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 13.729 ; 13.729 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 16.136 ; 16.136 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 13.593 ; 13.593 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 16.070 ; 16.070 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 15.780 ; 15.780 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 13.238 ; 13.238 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 12.444 ; 12.444 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 12.053 ; 12.053 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 13.238 ; 13.238 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 14.071 ; 14.071 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 11.744 ; 11.744 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 14.071 ; 14.071 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 13.584 ; 13.584 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 13.950 ; 13.950 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 22.490 ; 22.490 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 17.186 ; 17.186 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 17.152 ; 17.152 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 17.479 ; 17.479 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 18.722 ; 18.722 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 18.248 ; 18.248 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 16.410 ; 16.410 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 17.297 ; 17.297 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 19.352 ; 19.352 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 16.442 ; 16.442 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 17.423 ; 17.423 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 18.425 ; 18.425 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 16.268 ; 16.268 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 18.992 ; 18.992 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 19.141 ; 19.141 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 18.256 ; 18.256 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 17.340 ; 17.340 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 16.266 ; 16.266 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 17.627 ; 17.627 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 16.524 ; 16.524 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 18.977 ; 18.977 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 20.507 ; 20.507 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 17.458 ; 17.458 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 17.314 ; 17.314 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 17.632 ; 17.632 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 17.771 ; 17.771 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 17.118 ; 17.118 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 18.960 ; 18.960 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 18.598 ; 18.598 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 22.490 ; 22.490 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 18.156 ; 18.156 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 17.321 ; 17.321 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 16.936 ; 16.936 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 21.423 ; 21.423 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 19.190 ; 19.190 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 16.713 ; 16.713 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 19.267 ; 19.267 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 20.572 ; 20.572 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 18.333 ; 18.333 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 19.626 ; 19.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 20.759 ; 20.759 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 17.989 ; 17.989 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 20.449 ; 20.449 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 17.851 ; 17.851 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 19.036 ; 19.036 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 18.980 ; 18.980 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 19.018 ; 19.018 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 17.406 ; 17.406 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 19.580 ; 19.580 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 19.417 ; 19.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 18.574 ; 18.574 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 18.986 ; 18.986 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 17.907 ; 17.907 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 20.653 ; 20.653 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 17.864 ; 17.864 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 21.210 ; 21.210 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 21.423 ; 21.423 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 20.129 ; 20.129 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 20.032 ; 20.032 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 20.213 ; 20.213 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 17.518 ; 17.518 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 21.165 ; 21.165 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 19.711 ; 19.711 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 18.577 ; 18.577 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 17.590 ; 17.590 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 18.892 ; 18.892 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 10.585 ; 10.585 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 11.153 ; 11.153 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 12.522 ; 12.522 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 11.473 ; 11.473 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 13.802 ; 13.802 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 9.601  ; 9.601  ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 11.543 ; 11.543 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 11.151 ; 11.151 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 10.696 ; 10.696 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 11.348 ; 11.348 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 11.881 ; 11.881 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 10.867 ; 10.867 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 11.423 ; 11.423 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 9.840  ; 9.840  ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 11.219 ; 11.219 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 12.194 ; 12.194 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 13.066 ; 13.066 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 13.018 ; 13.018 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 9.765  ; 9.765  ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 11.017 ; 11.017 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 9.716  ; 9.716  ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 11.708 ; 11.708 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 10.396 ; 10.396 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 10.438 ; 10.438 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 11.719 ; 11.719 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 12.416 ; 12.416 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 11.694 ; 11.694 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 10.971 ; 10.971 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 9.489  ; 9.489  ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 12.880 ; 12.880 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 12.314 ; 12.314 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 18.897 ; 18.897 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 18.115 ; 18.115 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 14.855 ; 14.855 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 13.950 ; 13.950 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 10.446 ; 10.446 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 13.182 ; 13.182 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 13.203 ; 13.203 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 13.239 ; 13.239 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 14.855 ; 14.855 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 13.604 ; 13.604 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 13.529 ; 13.529 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 10.152 ; 10.152 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 11.428 ; 11.428 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 11.652 ; 11.652 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 11.043 ; 11.043 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 11.525 ; 11.525 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 11.165 ; 11.165 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 10.489 ; 10.489 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 12.180 ; 12.180 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 11.673 ; 11.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 12.709 ; 12.709 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 11.359 ; 11.359 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 12.828 ; 12.828 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 12.616 ; 12.616 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 11.096 ; 11.096 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 11.233 ; 11.233 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 12.637 ; 12.637 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 13.028 ; 13.028 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 13.361 ; 13.361 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 11.111 ; 11.111 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 11.685 ; 11.685 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 10.325 ; 10.325 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 12.532 ; 12.532 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 13.206 ; 13.206 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 10.855 ; 10.855 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 10.875 ; 10.875 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 11.970 ; 11.970 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 10.459 ; 10.459 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 11.071 ; 11.071 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 10.182 ; 10.182 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 11.408 ; 11.408 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 11.658 ; 11.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 11.457 ; 11.457 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 11.515 ; 11.515 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 11.549 ; 11.549 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 11.175 ; 11.175 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 10.499 ; 10.499 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 12.120 ; 12.120 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 11.703 ; 11.703 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 12.709 ; 12.709 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 11.299 ; 11.299 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 12.422 ; 12.422 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 14.191 ; 14.191 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 12.606 ; 12.606 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 11.096 ; 11.096 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 10.881 ; 10.881 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 11.539 ; 11.539 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 12.677 ; 12.677 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 12.330 ; 12.330 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 10.887 ; 10.887 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 13.321 ; 13.321 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 11.101 ; 11.101 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 11.697 ; 11.697 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 10.325 ; 10.325 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 12.532 ; 12.532 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 13.206 ; 13.206 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 10.103 ; 10.103 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 10.865 ; 10.865 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 11.522 ; 11.522 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 10.489 ; 10.489 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 15.495 ; 15.495 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 13.030 ; 13.030 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 13.024 ; 13.024 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 14.887 ; 14.887 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 13.820 ; 13.820 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 11.102 ; 11.102 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 14.215 ; 14.215 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 12.361 ; 12.361 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 14.160 ; 14.160 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 13.346 ; 13.346 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 13.260 ; 13.260 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 12.130 ; 12.130 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 13.164 ; 13.164 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 14.380 ; 14.380 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 12.392 ; 12.392 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 13.554 ; 13.554 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 12.856 ; 12.856 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 14.554 ; 14.554 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 14.613 ; 14.613 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 13.149 ; 13.149 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 15.495 ; 15.495 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 14.626 ; 14.626 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 14.320 ; 14.320 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 14.413 ; 14.413 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 14.975 ; 14.975 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 13.331 ; 13.331 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 13.173 ; 13.173 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 13.407 ; 13.407 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 15.047 ; 15.047 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 13.415 ; 13.415 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 13.364 ; 13.364 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 14.431 ; 14.431 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 14.457 ; 14.457 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 14.623 ; 14.623 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 14.623 ; 14.623 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 11.843 ; 11.843 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 10.326 ; 10.326 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 11.998 ; 11.998 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 11.674 ; 11.674 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 11.377 ; 11.377 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 10.159 ; 10.159 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 11.001 ; 11.001 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 11.674 ; 11.674 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 31.422 ; 31.422 ; Rise       ; Clock           ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clock      ; 5.224 ; 5.224 ; Rise       ; Clock           ;
;  ALUOp_ID[0]                    ; Clock      ; 5.224 ; 5.224 ; Rise       ; Clock           ;
;  ALUOp_ID[1]                    ; Clock      ; 5.688 ; 5.688 ; Rise       ; Clock           ;
; ALUSrc_ID                       ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
; ALU_Control_EX[*]               ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ALU_Control_EX[0]              ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
;  ALU_Control_EX[1]              ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  ALU_Control_EX[2]              ; Clock      ; 5.398 ; 5.398 ; Rise       ; Clock           ;
; ALU_Data_2_EX[*]                ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[0]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[1]               ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[2]               ; Clock      ; 5.007 ; 5.007 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[3]               ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[4]               ; Clock      ; 5.252 ; 5.252 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[5]               ; Clock      ; 5.308 ; 5.308 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[6]               ; Clock      ; 4.858 ; 4.858 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[7]               ; Clock      ; 5.329 ; 5.329 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[8]               ; Clock      ; 5.485 ; 5.485 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[9]               ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[10]              ; Clock      ; 5.074 ; 5.074 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[11]              ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[12]              ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[13]              ; Clock      ; 5.244 ; 5.244 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[14]              ; Clock      ; 4.802 ; 4.802 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[15]              ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[16]              ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[17]              ; Clock      ; 5.300 ; 5.300 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[18]              ; Clock      ; 5.096 ; 5.096 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[19]              ; Clock      ; 5.208 ; 5.208 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[20]              ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[21]              ; Clock      ; 5.366 ; 5.366 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[22]              ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[23]              ; Clock      ; 5.078 ; 5.078 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[24]              ; Clock      ; 5.226 ; 5.226 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[25]              ; Clock      ; 4.890 ; 4.890 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[26]              ; Clock      ; 5.062 ; 5.062 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[27]              ; Clock      ; 5.105 ; 5.105 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[28]              ; Clock      ; 5.157 ; 5.157 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[29]              ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[30]              ; Clock      ; 5.054 ; 5.054 ; Rise       ; Clock           ;
;  ALU_Data_2_EX[31]              ; Clock      ; 5.037 ; 5.037 ; Rise       ; Clock           ;
; ALU_Result_EX[*]                ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_EX[0]               ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  ALU_Result_EX[1]               ; Clock      ; 5.562 ; 5.562 ; Rise       ; Clock           ;
;  ALU_Result_EX[2]               ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_EX[3]               ; Clock      ; 5.216 ; 5.216 ; Rise       ; Clock           ;
;  ALU_Result_EX[4]               ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  ALU_Result_EX[5]               ; Clock      ; 5.215 ; 5.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[6]               ; Clock      ; 5.402 ; 5.402 ; Rise       ; Clock           ;
;  ALU_Result_EX[7]               ; Clock      ; 5.645 ; 5.645 ; Rise       ; Clock           ;
;  ALU_Result_EX[8]               ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  ALU_Result_EX[9]               ; Clock      ; 5.529 ; 5.529 ; Rise       ; Clock           ;
;  ALU_Result_EX[10]              ; Clock      ; 5.731 ; 5.731 ; Rise       ; Clock           ;
;  ALU_Result_EX[11]              ; Clock      ; 6.215 ; 6.215 ; Rise       ; Clock           ;
;  ALU_Result_EX[12]              ; Clock      ; 5.538 ; 5.538 ; Rise       ; Clock           ;
;  ALU_Result_EX[13]              ; Clock      ; 5.416 ; 5.416 ; Rise       ; Clock           ;
;  ALU_Result_EX[14]              ; Clock      ; 6.203 ; 6.203 ; Rise       ; Clock           ;
;  ALU_Result_EX[15]              ; Clock      ; 5.751 ; 5.751 ; Rise       ; Clock           ;
;  ALU_Result_EX[16]              ; Clock      ; 5.176 ; 5.176 ; Rise       ; Clock           ;
;  ALU_Result_EX[17]              ; Clock      ; 5.869 ; 5.869 ; Rise       ; Clock           ;
;  ALU_Result_EX[18]              ; Clock      ; 5.482 ; 5.482 ; Rise       ; Clock           ;
;  ALU_Result_EX[19]              ; Clock      ; 5.695 ; 5.695 ; Rise       ; Clock           ;
;  ALU_Result_EX[20]              ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  ALU_Result_EX[21]              ; Clock      ; 5.983 ; 5.983 ; Rise       ; Clock           ;
;  ALU_Result_EX[22]              ; Clock      ; 5.930 ; 5.930 ; Rise       ; Clock           ;
;  ALU_Result_EX[23]              ; Clock      ; 5.854 ; 5.854 ; Rise       ; Clock           ;
;  ALU_Result_EX[24]              ; Clock      ; 6.477 ; 6.477 ; Rise       ; Clock           ;
;  ALU_Result_EX[25]              ; Clock      ; 5.191 ; 5.191 ; Rise       ; Clock           ;
;  ALU_Result_EX[26]              ; Clock      ; 5.313 ; 5.313 ; Rise       ; Clock           ;
;  ALU_Result_EX[27]              ; Clock      ; 6.291 ; 6.291 ; Rise       ; Clock           ;
;  ALU_Result_EX[28]              ; Clock      ; 5.152 ; 5.152 ; Rise       ; Clock           ;
;  ALU_Result_EX[29]              ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  ALU_Result_EX[30]              ; Clock      ; 6.148 ; 6.148 ; Rise       ; Clock           ;
;  ALU_Result_EX[31]              ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
; ALU_Result_MEM[*]               ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
;  ALU_Result_MEM[0]              ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
;  ALU_Result_MEM[1]              ; Clock      ; 4.882 ; 4.882 ; Rise       ; Clock           ;
;  ALU_Result_MEM[2]              ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  ALU_Result_MEM[3]              ; Clock      ; 4.476 ; 4.476 ; Rise       ; Clock           ;
;  ALU_Result_MEM[4]              ; Clock      ; 5.275 ; 5.275 ; Rise       ; Clock           ;
;  ALU_Result_MEM[5]              ; Clock      ; 4.562 ; 4.562 ; Rise       ; Clock           ;
;  ALU_Result_MEM[6]              ; Clock      ; 4.621 ; 4.621 ; Rise       ; Clock           ;
;  ALU_Result_MEM[7]              ; Clock      ; 4.696 ; 4.696 ; Rise       ; Clock           ;
;  ALU_Result_MEM[8]              ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  ALU_Result_MEM[9]              ; Clock      ; 4.469 ; 4.469 ; Rise       ; Clock           ;
;  ALU_Result_MEM[10]             ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  ALU_Result_MEM[11]             ; Clock      ; 4.848 ; 4.848 ; Rise       ; Clock           ;
;  ALU_Result_MEM[12]             ; Clock      ; 4.247 ; 4.247 ; Rise       ; Clock           ;
;  ALU_Result_MEM[13]             ; Clock      ; 5.051 ; 5.051 ; Rise       ; Clock           ;
;  ALU_Result_MEM[14]             ; Clock      ; 4.701 ; 4.701 ; Rise       ; Clock           ;
;  ALU_Result_MEM[15]             ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  ALU_Result_MEM[16]             ; Clock      ; 4.295 ; 4.295 ; Rise       ; Clock           ;
;  ALU_Result_MEM[17]             ; Clock      ; 4.666 ; 4.666 ; Rise       ; Clock           ;
;  ALU_Result_MEM[18]             ; Clock      ; 4.412 ; 4.412 ; Rise       ; Clock           ;
;  ALU_Result_MEM[19]             ; Clock      ; 4.604 ; 4.604 ; Rise       ; Clock           ;
;  ALU_Result_MEM[20]             ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  ALU_Result_MEM[21]             ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  ALU_Result_MEM[22]             ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  ALU_Result_MEM[23]             ; Clock      ; 4.860 ; 4.860 ; Rise       ; Clock           ;
;  ALU_Result_MEM[24]             ; Clock      ; 4.627 ; 4.627 ; Rise       ; Clock           ;
;  ALU_Result_MEM[25]             ; Clock      ; 4.682 ; 4.682 ; Rise       ; Clock           ;
;  ALU_Result_MEM[26]             ; Clock      ; 4.174 ; 4.174 ; Rise       ; Clock           ;
;  ALU_Result_MEM[27]             ; Clock      ; 4.914 ; 4.914 ; Rise       ; Clock           ;
;  ALU_Result_MEM[28]             ; Clock      ; 4.552 ; 4.552 ; Rise       ; Clock           ;
;  ALU_Result_MEM[29]             ; Clock      ; 4.361 ; 4.361 ; Rise       ; Clock           ;
;  ALU_Result_MEM[30]             ; Clock      ; 4.581 ; 4.581 ; Rise       ; Clock           ;
;  ALU_Result_MEM[31]             ; Clock      ; 4.799 ; 4.799 ; Rise       ; Clock           ;
; ALU_Result_WB[*]                ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  ALU_Result_WB[0]               ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  ALU_Result_WB[1]               ; Clock      ; 4.275 ; 4.275 ; Rise       ; Clock           ;
;  ALU_Result_WB[2]               ; Clock      ; 4.792 ; 4.792 ; Rise       ; Clock           ;
;  ALU_Result_WB[3]               ; Clock      ; 5.464 ; 5.464 ; Rise       ; Clock           ;
;  ALU_Result_WB[4]               ; Clock      ; 4.638 ; 4.638 ; Rise       ; Clock           ;
;  ALU_Result_WB[5]               ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  ALU_Result_WB[6]               ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  ALU_Result_WB[7]               ; Clock      ; 4.509 ; 4.509 ; Rise       ; Clock           ;
;  ALU_Result_WB[8]               ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  ALU_Result_WB[9]               ; Clock      ; 4.539 ; 4.539 ; Rise       ; Clock           ;
;  ALU_Result_WB[10]              ; Clock      ; 4.850 ; 4.850 ; Rise       ; Clock           ;
;  ALU_Result_WB[11]              ; Clock      ; 5.139 ; 5.139 ; Rise       ; Clock           ;
;  ALU_Result_WB[12]              ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  ALU_Result_WB[13]              ; Clock      ; 4.679 ; 4.679 ; Rise       ; Clock           ;
;  ALU_Result_WB[14]              ; Clock      ; 4.383 ; 4.383 ; Rise       ; Clock           ;
;  ALU_Result_WB[15]              ; Clock      ; 5.025 ; 5.025 ; Rise       ; Clock           ;
;  ALU_Result_WB[16]              ; Clock      ; 5.002 ; 5.002 ; Rise       ; Clock           ;
;  ALU_Result_WB[17]              ; Clock      ; 4.801 ; 4.801 ; Rise       ; Clock           ;
;  ALU_Result_WB[18]              ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
;  ALU_Result_WB[19]              ; Clock      ; 4.875 ; 4.875 ; Rise       ; Clock           ;
;  ALU_Result_WB[20]              ; Clock      ; 4.507 ; 4.507 ; Rise       ; Clock           ;
;  ALU_Result_WB[21]              ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  ALU_Result_WB[22]              ; Clock      ; 4.299 ; 4.299 ; Rise       ; Clock           ;
;  ALU_Result_WB[23]              ; Clock      ; 4.793 ; 4.793 ; Rise       ; Clock           ;
;  ALU_Result_WB[24]              ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  ALU_Result_WB[25]              ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  ALU_Result_WB[26]              ; Clock      ; 5.377 ; 5.377 ; Rise       ; Clock           ;
;  ALU_Result_WB[27]              ; Clock      ; 4.920 ; 4.920 ; Rise       ; Clock           ;
;  ALU_Result_WB[28]              ; Clock      ; 4.430 ; 4.430 ; Rise       ; Clock           ;
;  ALU_Result_WB[29]              ; Clock      ; 4.544 ; 4.544 ; Rise       ; Clock           ;
;  ALU_Result_WB[30]              ; Clock      ; 4.439 ; 4.439 ; Rise       ; Clock           ;
;  ALU_Result_WB[31]              ; Clock      ; 4.640 ; 4.640 ; Rise       ; Clock           ;
; Branch_Dest_EX[*]               ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
;  Branch_Dest_EX[0]              ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Branch_Dest_EX[1]              ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
;  Branch_Dest_EX[2]              ; Clock      ; 5.178 ; 5.178 ; Rise       ; Clock           ;
;  Branch_Dest_EX[3]              ; Clock      ; 4.747 ; 4.747 ; Rise       ; Clock           ;
;  Branch_Dest_EX[4]              ; Clock      ; 5.046 ; 5.046 ; Rise       ; Clock           ;
;  Branch_Dest_EX[5]              ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Branch_Dest_EX[6]              ; Clock      ; 5.398 ; 5.398 ; Rise       ; Clock           ;
;  Branch_Dest_EX[7]              ; Clock      ; 5.331 ; 5.331 ; Rise       ; Clock           ;
;  Branch_Dest_EX[8]              ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Branch_Dest_EX[9]              ; Clock      ; 5.413 ; 5.413 ; Rise       ; Clock           ;
;  Branch_Dest_EX[10]             ; Clock      ; 5.097 ; 5.097 ; Rise       ; Clock           ;
;  Branch_Dest_EX[11]             ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Branch_Dest_EX[12]             ; Clock      ; 4.693 ; 4.693 ; Rise       ; Clock           ;
;  Branch_Dest_EX[13]             ; Clock      ; 4.978 ; 4.978 ; Rise       ; Clock           ;
;  Branch_Dest_EX[14]             ; Clock      ; 5.351 ; 5.351 ; Rise       ; Clock           ;
;  Branch_Dest_EX[15]             ; Clock      ; 5.154 ; 5.154 ; Rise       ; Clock           ;
;  Branch_Dest_EX[16]             ; Clock      ; 4.982 ; 4.982 ; Rise       ; Clock           ;
;  Branch_Dest_EX[17]             ; Clock      ; 5.225 ; 5.225 ; Rise       ; Clock           ;
;  Branch_Dest_EX[18]             ; Clock      ; 5.080 ; 5.080 ; Rise       ; Clock           ;
;  Branch_Dest_EX[19]             ; Clock      ; 5.222 ; 5.222 ; Rise       ; Clock           ;
;  Branch_Dest_EX[20]             ; Clock      ; 5.003 ; 5.003 ; Rise       ; Clock           ;
;  Branch_Dest_EX[21]             ; Clock      ; 4.951 ; 4.951 ; Rise       ; Clock           ;
;  Branch_Dest_EX[22]             ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Branch_Dest_EX[23]             ; Clock      ; 5.281 ; 5.281 ; Rise       ; Clock           ;
;  Branch_Dest_EX[24]             ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  Branch_Dest_EX[25]             ; Clock      ; 5.759 ; 5.759 ; Rise       ; Clock           ;
;  Branch_Dest_EX[26]             ; Clock      ; 5.757 ; 5.757 ; Rise       ; Clock           ;
;  Branch_Dest_EX[27]             ; Clock      ; 5.315 ; 5.315 ; Rise       ; Clock           ;
;  Branch_Dest_EX[28]             ; Clock      ; 4.758 ; 4.758 ; Rise       ; Clock           ;
;  Branch_Dest_EX[29]             ; Clock      ; 5.425 ; 5.425 ; Rise       ; Clock           ;
;  Branch_Dest_EX[30]             ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
;  Branch_Dest_EX[31]             ; Clock      ; 4.521 ; 4.521 ; Rise       ; Clock           ;
; Branch_ID                       ; Clock      ; 5.184 ; 5.184 ; Rise       ; Clock           ;
; Comparetor_ID                   ; Clock      ; 5.437 ; 5.437 ; Rise       ; Clock           ;
; ForwardA_EX[*]                  ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  ForwardA_EX[0]                 ; Clock      ; 4.768 ; 4.768 ; Rise       ; Clock           ;
;  ForwardA_EX[1]                 ; Clock      ; 5.009 ; 5.009 ; Rise       ; Clock           ;
; ForwardB_EX[*]                  ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
;  ForwardB_EX[0]                 ; Clock      ; 5.368 ; 5.368 ; Rise       ; Clock           ;
;  ForwardB_EX[1]                 ; Clock      ; 5.133 ; 5.133 ; Rise       ; Clock           ;
; ForwardC                        ; Clock      ; 4.996 ; 4.996 ; Rise       ; Clock           ;
; ForwardD                        ; Clock      ; 4.958 ; 4.958 ; Rise       ; Clock           ;
; ID_Control_NOP                  ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
; ID_Register_Write_to_Read[*]    ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[0]   ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  ID_Register_Write_to_Read[1]   ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
; Instruction_ID[*]               ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Instruction_ID[0]              ; Clock      ; 5.550 ; 5.550 ; Rise       ; Clock           ;
;  Instruction_ID[1]              ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Instruction_ID[2]              ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Instruction_ID[3]              ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Instruction_ID[5]              ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Instruction_ID[11]             ; Clock      ; 5.230 ; 5.230 ; Rise       ; Clock           ;
;  Instruction_ID[12]             ; Clock      ; 6.064 ; 6.064 ; Rise       ; Clock           ;
;  Instruction_ID[13]             ; Clock      ; 5.434 ; 5.434 ; Rise       ; Clock           ;
;  Instruction_ID[14]             ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  Instruction_ID[16]             ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
;  Instruction_ID[17]             ; Clock      ; 5.738 ; 5.738 ; Rise       ; Clock           ;
;  Instruction_ID[18]             ; Clock      ; 5.424 ; 5.424 ; Rise       ; Clock           ;
;  Instruction_ID[19]             ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  Instruction_ID[21]             ; Clock      ; 5.266 ; 5.266 ; Rise       ; Clock           ;
;  Instruction_ID[22]             ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  Instruction_ID[23]             ; Clock      ; 5.445 ; 5.445 ; Rise       ; Clock           ;
;  Instruction_ID[26]             ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  Instruction_ID[27]             ; Clock      ; 4.976 ; 4.976 ; Rise       ; Clock           ;
;  Instruction_ID[28]             ; Clock      ; 5.440 ; 5.440 ; Rise       ; Clock           ;
;  Instruction_ID[31]             ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
; Instruction_IF[*]               ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Instruction_IF[0]              ; Clock      ; 5.764 ; 5.764 ; Rise       ; Clock           ;
;  Instruction_IF[1]              ; Clock      ; 5.641 ; 5.641 ; Rise       ; Clock           ;
;  Instruction_IF[2]              ; Clock      ; 4.692 ; 4.692 ; Rise       ; Clock           ;
;  Instruction_IF[3]              ; Clock      ; 6.085 ; 6.085 ; Rise       ; Clock           ;
;  Instruction_IF[5]              ; Clock      ; 6.238 ; 6.238 ; Rise       ; Clock           ;
;  Instruction_IF[11]             ; Clock      ; 5.560 ; 5.560 ; Rise       ; Clock           ;
;  Instruction_IF[12]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Instruction_IF[13]             ; Clock      ; 6.100 ; 6.100 ; Rise       ; Clock           ;
;  Instruction_IF[14]             ; Clock      ; 5.814 ; 5.814 ; Rise       ; Clock           ;
;  Instruction_IF[16]             ; Clock      ; 5.634 ; 5.634 ; Rise       ; Clock           ;
;  Instruction_IF[17]             ; Clock      ; 5.293 ; 5.293 ; Rise       ; Clock           ;
;  Instruction_IF[18]             ; Clock      ; 6.100 ; 6.100 ; Rise       ; Clock           ;
;  Instruction_IF[19]             ; Clock      ; 5.832 ; 5.832 ; Rise       ; Clock           ;
;  Instruction_IF[21]             ; Clock      ; 6.134 ; 6.134 ; Rise       ; Clock           ;
;  Instruction_IF[22]             ; Clock      ; 5.538 ; 5.538 ; Rise       ; Clock           ;
;  Instruction_IF[23]             ; Clock      ; 6.179 ; 6.179 ; Rise       ; Clock           ;
;  Instruction_IF[26]             ; Clock      ; 6.320 ; 6.320 ; Rise       ; Clock           ;
;  Instruction_IF[27]             ; Clock      ; 6.221 ; 6.221 ; Rise       ; Clock           ;
;  Instruction_IF[28]             ; Clock      ; 6.085 ; 6.085 ; Rise       ; Clock           ;
;  Instruction_IF[31]             ; Clock      ; 6.231 ; 6.231 ; Rise       ; Clock           ;
; MemRead_ID                      ; Clock      ; 6.381 ; 6.381 ; Rise       ; Clock           ;
; MemtoReg_ID                     ; Clock      ; 6.321 ; 6.321 ; Rise       ; Clock           ;
; Next_PC_IF[*]                   ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  Next_PC_IF[0]                  ; Clock      ; 5.493 ; 5.493 ; Rise       ; Clock           ;
;  Next_PC_IF[1]                  ; Clock      ; 5.503 ; 5.503 ; Rise       ; Clock           ;
;  Next_PC_IF[2]                  ; Clock      ; 5.478 ; 5.478 ; Rise       ; Clock           ;
;  Next_PC_IF[3]                  ; Clock      ; 5.399 ; 5.399 ; Rise       ; Clock           ;
;  Next_PC_IF[4]                  ; Clock      ; 5.632 ; 5.632 ; Rise       ; Clock           ;
;  Next_PC_IF[5]                  ; Clock      ; 5.395 ; 5.395 ; Rise       ; Clock           ;
;  Next_PC_IF[6]                  ; Clock      ; 4.608 ; 4.608 ; Rise       ; Clock           ;
;  Next_PC_IF[7]                  ; Clock      ; 4.787 ; 4.787 ; Rise       ; Clock           ;
;  Next_PC_IF[8]                  ; Clock      ; 5.173 ; 5.173 ; Rise       ; Clock           ;
;  Next_PC_IF[9]                  ; Clock      ; 5.325 ; 5.325 ; Rise       ; Clock           ;
;  Next_PC_IF[10]                 ; Clock      ; 5.116 ; 5.116 ; Rise       ; Clock           ;
;  Next_PC_IF[11]                 ; Clock      ; 4.953 ; 4.953 ; Rise       ; Clock           ;
;  Next_PC_IF[12]                 ; Clock      ; 5.018 ; 5.018 ; Rise       ; Clock           ;
;  Next_PC_IF[13]                 ; Clock      ; 4.829 ; 4.829 ; Rise       ; Clock           ;
;  Next_PC_IF[14]                 ; Clock      ; 4.637 ; 4.637 ; Rise       ; Clock           ;
;  Next_PC_IF[15]                 ; Clock      ; 4.868 ; 4.868 ; Rise       ; Clock           ;
;  Next_PC_IF[16]                 ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Next_PC_IF[17]                 ; Clock      ; 5.274 ; 5.274 ; Rise       ; Clock           ;
;  Next_PC_IF[18]                 ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  Next_PC_IF[19]                 ; Clock      ; 4.921 ; 4.921 ; Rise       ; Clock           ;
;  Next_PC_IF[20]                 ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
;  Next_PC_IF[21]                 ; Clock      ; 5.542 ; 5.542 ; Rise       ; Clock           ;
;  Next_PC_IF[22]                 ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Next_PC_IF[23]                 ; Clock      ; 5.143 ; 5.143 ; Rise       ; Clock           ;
;  Next_PC_IF[24]                 ; Clock      ; 5.140 ; 5.140 ; Rise       ; Clock           ;
;  Next_PC_IF[25]                 ; Clock      ; 4.873 ; 4.873 ; Rise       ; Clock           ;
;  Next_PC_IF[26]                 ; Clock      ; 5.057 ; 5.057 ; Rise       ; Clock           ;
;  Next_PC_IF[27]                 ; Clock      ; 5.120 ; 5.120 ; Rise       ; Clock           ;
;  Next_PC_IF[28]                 ; Clock      ; 5.183 ; 5.183 ; Rise       ; Clock           ;
;  Next_PC_IF[29]                 ; Clock      ; 5.272 ; 5.272 ; Rise       ; Clock           ;
;  Next_PC_IF[30]                 ; Clock      ; 5.615 ; 5.615 ; Rise       ; Clock           ;
;  Next_PC_IF[31]                 ; Clock      ; 5.270 ; 5.270 ; Rise       ; Clock           ;
; PCSrc_MEM                       ; Clock      ; 5.885 ; 5.885 ; Rise       ; Clock           ;
; PC_Enable                       ; Clock      ; 4.791 ; 4.791 ; Rise       ; Clock           ;
; PC_Plus_4_IF[*]                 ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[0]                ; Clock      ; 5.350 ; 5.350 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[1]                ; Clock      ; 5.288 ; 5.288 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[2]                ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[3]                ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[4]                ; Clock      ; 4.889 ; 4.889 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[5]                ; Clock      ; 5.246 ; 5.246 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[6]                ; Clock      ; 4.952 ; 4.952 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[7]                ; Clock      ; 4.994 ; 4.994 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[8]                ; Clock      ; 4.444 ; 4.444 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[9]                ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[10]               ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[11]               ; Clock      ; 5.138 ; 5.138 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[12]               ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[13]               ; Clock      ; 4.537 ; 4.537 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[14]               ; Clock      ; 5.119 ; 5.119 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[15]               ; Clock      ; 5.168 ; 5.168 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[16]               ; Clock      ; 4.733 ; 4.733 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[17]               ; Clock      ; 5.174 ; 5.174 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[18]               ; Clock      ; 4.884 ; 4.884 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[19]               ; Clock      ; 5.438 ; 5.438 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[20]               ; Clock      ; 4.967 ; 4.967 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[21]               ; Clock      ; 5.530 ; 5.530 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[22]               ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[23]               ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[24]               ; Clock      ; 5.418 ; 5.418 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[25]               ; Clock      ; 5.231 ; 5.231 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[26]               ; Clock      ; 4.871 ; 4.871 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[27]               ; Clock      ; 4.582 ; 4.582 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[28]               ; Clock      ; 5.010 ; 5.010 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[29]               ; Clock      ; 4.377 ; 4.377 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[30]               ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  PC_Plus_4_IF[31]               ; Clock      ; 5.014 ; 5.014 ; Rise       ; Clock           ;
; Read_Address_1_ID[*]            ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Read_Address_1_ID[0]           ; Clock      ; 5.276 ; 5.276 ; Rise       ; Clock           ;
;  Read_Address_1_ID[1]           ; Clock      ; 5.187 ; 5.187 ; Rise       ; Clock           ;
;  Read_Address_1_ID[2]           ; Clock      ; 5.435 ; 5.435 ; Rise       ; Clock           ;
; Read_Address_2_ID[*]            ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Read_Address_2_ID[0]           ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Read_Address_2_ID[1]           ; Clock      ; 5.808 ; 5.808 ; Rise       ; Clock           ;
;  Read_Address_2_ID[2]           ; Clock      ; 5.414 ; 5.414 ; Rise       ; Clock           ;
;  Read_Address_2_ID[3]           ; Clock      ; 5.681 ; 5.681 ; Rise       ; Clock           ;
; Read_Data_1_ID[*]               ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Read_Data_1_ID[0]              ; Clock      ; 5.149 ; 5.149 ; Rise       ; Clock           ;
;  Read_Data_1_ID[1]              ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Read_Data_1_ID[2]              ; Clock      ; 5.552 ; 5.552 ; Rise       ; Clock           ;
;  Read_Data_1_ID[3]              ; Clock      ; 5.673 ; 5.673 ; Rise       ; Clock           ;
;  Read_Data_1_ID[4]              ; Clock      ; 5.519 ; 5.519 ; Rise       ; Clock           ;
;  Read_Data_1_ID[5]              ; Clock      ; 5.484 ; 5.484 ; Rise       ; Clock           ;
;  Read_Data_1_ID[6]              ; Clock      ; 5.026 ; 5.026 ; Rise       ; Clock           ;
;  Read_Data_1_ID[7]              ; Clock      ; 5.550 ; 5.550 ; Rise       ; Clock           ;
;  Read_Data_1_ID[8]              ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
;  Read_Data_1_ID[9]              ; Clock      ; 4.772 ; 4.772 ; Rise       ; Clock           ;
;  Read_Data_1_ID[10]             ; Clock      ; 5.655 ; 5.655 ; Rise       ; Clock           ;
;  Read_Data_1_ID[11]             ; Clock      ; 5.050 ; 5.050 ; Rise       ; Clock           ;
;  Read_Data_1_ID[12]             ; Clock      ; 5.379 ; 5.379 ; Rise       ; Clock           ;
;  Read_Data_1_ID[13]             ; Clock      ; 5.536 ; 5.536 ; Rise       ; Clock           ;
;  Read_Data_1_ID[14]             ; Clock      ; 5.577 ; 5.577 ; Rise       ; Clock           ;
;  Read_Data_1_ID[15]             ; Clock      ; 5.036 ; 5.036 ; Rise       ; Clock           ;
;  Read_Data_1_ID[16]             ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
;  Read_Data_1_ID[17]             ; Clock      ; 4.867 ; 4.867 ; Rise       ; Clock           ;
;  Read_Data_1_ID[18]             ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
;  Read_Data_1_ID[19]             ; Clock      ; 5.380 ; 5.380 ; Rise       ; Clock           ;
;  Read_Data_1_ID[20]             ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  Read_Data_1_ID[21]             ; Clock      ; 5.268 ; 5.268 ; Rise       ; Clock           ;
;  Read_Data_1_ID[22]             ; Clock      ; 5.128 ; 5.128 ; Rise       ; Clock           ;
;  Read_Data_1_ID[23]             ; Clock      ; 5.370 ; 5.370 ; Rise       ; Clock           ;
;  Read_Data_1_ID[24]             ; Clock      ; 5.582 ; 5.582 ; Rise       ; Clock           ;
;  Read_Data_1_ID[25]             ; Clock      ; 5.347 ; 5.347 ; Rise       ; Clock           ;
;  Read_Data_1_ID[26]             ; Clock      ; 5.669 ; 5.669 ; Rise       ; Clock           ;
;  Read_Data_1_ID[27]             ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Read_Data_1_ID[28]             ; Clock      ; 6.889 ; 6.889 ; Rise       ; Clock           ;
;  Read_Data_1_ID[29]             ; Clock      ; 5.588 ; 5.588 ; Rise       ; Clock           ;
;  Read_Data_1_ID[30]             ; Clock      ; 5.146 ; 5.146 ; Rise       ; Clock           ;
;  Read_Data_1_ID[31]             ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
; Read_Data_2_ID[*]               ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Read_Data_2_ID[0]              ; Clock      ; 5.741 ; 5.741 ; Rise       ; Clock           ;
;  Read_Data_2_ID[1]              ; Clock      ; 4.865 ; 4.865 ; Rise       ; Clock           ;
;  Read_Data_2_ID[2]              ; Clock      ; 5.765 ; 5.765 ; Rise       ; Clock           ;
;  Read_Data_2_ID[3]              ; Clock      ; 5.950 ; 5.950 ; Rise       ; Clock           ;
;  Read_Data_2_ID[4]              ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Read_Data_2_ID[5]              ; Clock      ; 5.651 ; 5.651 ; Rise       ; Clock           ;
;  Read_Data_2_ID[6]              ; Clock      ; 5.747 ; 5.747 ; Rise       ; Clock           ;
;  Read_Data_2_ID[7]              ; Clock      ; 5.029 ; 5.029 ; Rise       ; Clock           ;
;  Read_Data_2_ID[8]              ; Clock      ; 6.094 ; 6.094 ; Rise       ; Clock           ;
;  Read_Data_2_ID[9]              ; Clock      ; 4.827 ; 4.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[10]             ; Clock      ; 5.612 ; 5.612 ; Rise       ; Clock           ;
;  Read_Data_2_ID[11]             ; Clock      ; 5.473 ; 5.473 ; Rise       ; Clock           ;
;  Read_Data_2_ID[12]             ; Clock      ; 5.410 ; 5.410 ; Rise       ; Clock           ;
;  Read_Data_2_ID[13]             ; Clock      ; 4.896 ; 4.896 ; Rise       ; Clock           ;
;  Read_Data_2_ID[14]             ; Clock      ; 5.527 ; 5.527 ; Rise       ; Clock           ;
;  Read_Data_2_ID[15]             ; Clock      ; 5.030 ; 5.030 ; Rise       ; Clock           ;
;  Read_Data_2_ID[16]             ; Clock      ; 5.556 ; 5.556 ; Rise       ; Clock           ;
;  Read_Data_2_ID[17]             ; Clock      ; 5.203 ; 5.203 ; Rise       ; Clock           ;
;  Read_Data_2_ID[18]             ; Clock      ; 5.179 ; 5.179 ; Rise       ; Clock           ;
;  Read_Data_2_ID[19]             ; Clock      ; 5.626 ; 5.626 ; Rise       ; Clock           ;
;  Read_Data_2_ID[20]             ; Clock      ; 5.346 ; 5.346 ; Rise       ; Clock           ;
;  Read_Data_2_ID[21]             ; Clock      ; 5.704 ; 5.704 ; Rise       ; Clock           ;
;  Read_Data_2_ID[22]             ; Clock      ; 5.804 ; 5.804 ; Rise       ; Clock           ;
;  Read_Data_2_ID[23]             ; Clock      ; 5.500 ; 5.500 ; Rise       ; Clock           ;
;  Read_Data_2_ID[24]             ; Clock      ; 5.424 ; 5.424 ; Rise       ; Clock           ;
;  Read_Data_2_ID[25]             ; Clock      ; 5.417 ; 5.417 ; Rise       ; Clock           ;
;  Read_Data_2_ID[26]             ; Clock      ; 5.287 ; 5.287 ; Rise       ; Clock           ;
;  Read_Data_2_ID[27]             ; Clock      ; 5.827 ; 5.827 ; Rise       ; Clock           ;
;  Read_Data_2_ID[28]             ; Clock      ; 5.744 ; 5.744 ; Rise       ; Clock           ;
;  Read_Data_2_ID[29]             ; Clock      ; 5.548 ; 5.548 ; Rise       ; Clock           ;
;  Read_Data_2_ID[30]             ; Clock      ; 4.780 ; 4.780 ; Rise       ; Clock           ;
;  Read_Data_2_ID[31]             ; Clock      ; 5.291 ; 5.291 ; Rise       ; Clock           ;
; Read_Data_WB[*]                 ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  Read_Data_WB[0]                ; Clock      ; 4.576 ; 4.576 ; Rise       ; Clock           ;
;  Read_Data_WB[1]                ; Clock      ; 4.913 ; 4.913 ; Rise       ; Clock           ;
;  Read_Data_WB[2]                ; Clock      ; 5.126 ; 5.126 ; Rise       ; Clock           ;
;  Read_Data_WB[3]                ; Clock      ; 4.759 ; 4.759 ; Rise       ; Clock           ;
;  Read_Data_WB[4]                ; Clock      ; 5.362 ; 5.362 ; Rise       ; Clock           ;
;  Read_Data_WB[5]                ; Clock      ; 4.115 ; 4.115 ; Rise       ; Clock           ;
;  Read_Data_WB[6]                ; Clock      ; 4.572 ; 4.572 ; Rise       ; Clock           ;
;  Read_Data_WB[7]                ; Clock      ; 4.715 ; 4.715 ; Rise       ; Clock           ;
;  Read_Data_WB[8]                ; Clock      ; 4.635 ; 4.635 ; Rise       ; Clock           ;
;  Read_Data_WB[9]                ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Read_Data_WB[10]               ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Read_Data_WB[11]               ; Clock      ; 4.614 ; 4.614 ; Rise       ; Clock           ;
;  Read_Data_WB[12]               ; Clock      ; 4.762 ; 4.762 ; Rise       ; Clock           ;
;  Read_Data_WB[13]               ; Clock      ; 5.285 ; 5.285 ; Rise       ; Clock           ;
;  Read_Data_WB[14]               ; Clock      ; 4.394 ; 4.394 ; Rise       ; Clock           ;
;  Read_Data_WB[15]               ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
;  Read_Data_WB[16]               ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Read_Data_WB[17]               ; Clock      ; 5.185 ; 5.185 ; Rise       ; Clock           ;
;  Read_Data_WB[18]               ; Clock      ; 5.355 ; 5.355 ; Rise       ; Clock           ;
;  Read_Data_WB[19]               ; Clock      ; 4.271 ; 4.271 ; Rise       ; Clock           ;
;  Read_Data_WB[20]               ; Clock      ; 4.594 ; 4.594 ; Rise       ; Clock           ;
;  Read_Data_WB[21]               ; Clock      ; 4.285 ; 4.285 ; Rise       ; Clock           ;
;  Read_Data_WB[22]               ; Clock      ; 4.895 ; 4.895 ; Rise       ; Clock           ;
;  Read_Data_WB[23]               ; Clock      ; 4.537 ; 4.537 ; Rise       ; Clock           ;
;  Read_Data_WB[24]               ; Clock      ; 4.484 ; 4.484 ; Rise       ; Clock           ;
;  Read_Data_WB[25]               ; Clock      ; 4.942 ; 4.942 ; Rise       ; Clock           ;
;  Read_Data_WB[26]               ; Clock      ; 4.999 ; 4.999 ; Rise       ; Clock           ;
;  Read_Data_WB[27]               ; Clock      ; 4.879 ; 4.879 ; Rise       ; Clock           ;
;  Read_Data_WB[28]               ; Clock      ; 4.440 ; 4.440 ; Rise       ; Clock           ;
;  Read_Data_WB[29]               ; Clock      ; 4.176 ; 4.176 ; Rise       ; Clock           ;
;  Read_Data_WB[30]               ; Clock      ; 5.213 ; 5.213 ; Rise       ; Clock           ;
;  Read_Data_WB[31]               ; Clock      ; 4.975 ; 4.975 ; Rise       ; Clock           ;
; RegDst_ID                       ; Clock      ; 5.688 ; 5.688 ; Rise       ; Clock           ;
; RegWrite_ID                     ; Clock      ; 5.510 ; 5.510 ; Rise       ; Clock           ;
; Sign_Extend_Instruction_ID[*]   ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[0]  ; Clock      ; 5.681 ; 5.681 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[1]  ; Clock      ; 4.490 ; 4.490 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[2]  ; Clock      ; 5.385 ; 5.385 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[3]  ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[5]  ; Clock      ; 5.405 ; 5.405 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[11] ; Clock      ; 5.240 ; 5.240 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[12] ; Clock      ; 6.034 ; 6.034 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[13] ; Clock      ; 5.434 ; 5.434 ; Rise       ; Clock           ;
;  Sign_Extend_Instruction_ID[14] ; Clock      ; 5.540 ; 5.540 ; Rise       ; Clock           ;
; Write_Data_MEM[*]               ; Clock      ; 4.421 ; 4.421 ; Rise       ; Clock           ;
;  Write_Data_MEM[0]              ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  Write_Data_MEM[1]              ; Clock      ; 4.421 ; 4.421 ; Rise       ; Clock           ;
;  Write_Data_MEM[2]              ; Clock      ; 4.828 ; 4.828 ; Rise       ; Clock           ;
;  Write_Data_MEM[3]              ; Clock      ; 4.842 ; 4.842 ; Rise       ; Clock           ;
;  Write_Data_MEM[4]              ; Clock      ; 4.673 ; 4.673 ; Rise       ; Clock           ;
;  Write_Data_MEM[5]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MEM[6]              ; Clock      ; 4.856 ; 4.856 ; Rise       ; Clock           ;
;  Write_Data_MEM[7]              ; Clock      ; 4.623 ; 4.623 ; Rise       ; Clock           ;
;  Write_Data_MEM[8]              ; Clock      ; 4.510 ; 4.510 ; Rise       ; Clock           ;
;  Write_Data_MEM[9]              ; Clock      ; 5.164 ; 5.164 ; Rise       ; Clock           ;
;  Write_Data_MEM[10]             ; Clock      ; 4.939 ; 4.939 ; Rise       ; Clock           ;
;  Write_Data_MEM[11]             ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Write_Data_MEM[12]             ; Clock      ; 4.892 ; 4.892 ; Rise       ; Clock           ;
;  Write_Data_MEM[13]             ; Clock      ; 5.162 ; 5.162 ; Rise       ; Clock           ;
;  Write_Data_MEM[14]             ; Clock      ; 5.726 ; 5.726 ; Rise       ; Clock           ;
;  Write_Data_MEM[15]             ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  Write_Data_MEM[16]             ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data_MEM[17]             ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
;  Write_Data_MEM[18]             ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  Write_Data_MEM[19]             ; Clock      ; 5.195 ; 5.195 ; Rise       ; Clock           ;
;  Write_Data_MEM[20]             ; Clock      ; 5.359 ; 5.359 ; Rise       ; Clock           ;
;  Write_Data_MEM[21]             ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Write_Data_MEM[22]             ; Clock      ; 5.206 ; 5.206 ; Rise       ; Clock           ;
;  Write_Data_MEM[23]             ; Clock      ; 4.686 ; 4.686 ; Rise       ; Clock           ;
;  Write_Data_MEM[24]             ; Clock      ; 4.956 ; 4.956 ; Rise       ; Clock           ;
;  Write_Data_MEM[25]             ; Clock      ; 4.578 ; 4.578 ; Rise       ; Clock           ;
;  Write_Data_MEM[26]             ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_MEM[27]             ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Write_Data_MEM[28]             ; Clock      ; 4.629 ; 4.629 ; Rise       ; Clock           ;
;  Write_Data_MEM[29]             ; Clock      ; 4.661 ; 4.661 ; Rise       ; Clock           ;
;  Write_Data_MEM[30]             ; Clock      ; 4.806 ; 4.806 ; Rise       ; Clock           ;
;  Write_Data_MEM[31]             ; Clock      ; 4.568 ; 4.568 ; Rise       ; Clock           ;
; Write_Data_MUX_MEM[*]           ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[0]          ; Clock      ; 4.647 ; 4.647 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[1]          ; Clock      ; 4.451 ; 4.451 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[2]          ; Clock      ; 4.808 ; 4.808 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[3]          ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[4]          ; Clock      ; 4.804 ; 4.804 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[5]          ; Clock      ; 4.846 ; 4.846 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[6]          ; Clock      ; 4.866 ; 4.866 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[7]          ; Clock      ; 4.633 ; 4.633 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[8]          ; Clock      ; 4.520 ; 4.520 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[9]          ; Clock      ; 5.104 ; 5.104 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[10]         ; Clock      ; 4.969 ; 4.969 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[11]         ; Clock      ; 5.257 ; 5.257 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[12]         ; Clock      ; 4.832 ; 4.832 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[13]         ; Clock      ; 5.017 ; 5.017 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[14]         ; Clock      ; 5.726 ; 5.726 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[15]         ; Clock      ; 5.196 ; 5.196 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[16]         ; Clock      ; 4.744 ; 4.744 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[17]         ; Clock      ; 4.690 ; 4.690 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[18]         ; Clock      ; 4.665 ; 4.665 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[19]         ; Clock      ; 5.235 ; 5.235 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[20]         ; Clock      ; 5.170 ; 5.170 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[21]         ; Clock      ; 4.607 ; 4.607 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[22]         ; Clock      ; 5.166 ; 5.166 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[23]         ; Clock      ; 4.676 ; 4.676 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[24]         ; Clock      ; 4.970 ; 4.970 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[25]         ; Clock      ; 4.578 ; 4.578 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[26]         ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[27]         ; Clock      ; 5.256 ; 5.256 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[28]         ; Clock      ; 4.391 ; 4.391 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[29]         ; Clock      ; 4.651 ; 4.651 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[30]         ; Clock      ; 4.658 ; 4.658 ; Rise       ; Clock           ;
;  Write_Data_MUX_MEM[31]         ; Clock      ; 4.598 ; 4.598 ; Rise       ; Clock           ;
; Write_Data_WB[*]                ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Write_Data_WB[0]               ; Clock      ; 4.928 ; 4.928 ; Rise       ; Clock           ;
;  Write_Data_WB[1]               ; Clock      ; 5.053 ; 5.053 ; Rise       ; Clock           ;
;  Write_Data_WB[2]               ; Clock      ; 5.376 ; 5.376 ; Rise       ; Clock           ;
;  Write_Data_WB[3]               ; Clock      ; 5.200 ; 5.200 ; Rise       ; Clock           ;
;  Write_Data_WB[4]               ; Clock      ; 4.373 ; 4.373 ; Rise       ; Clock           ;
;  Write_Data_WB[5]               ; Clock      ; 5.232 ; 5.232 ; Rise       ; Clock           ;
;  Write_Data_WB[6]               ; Clock      ; 4.491 ; 4.491 ; Rise       ; Clock           ;
;  Write_Data_WB[7]               ; Clock      ; 5.019 ; 5.019 ; Rise       ; Clock           ;
;  Write_Data_WB[8]               ; Clock      ; 4.722 ; 4.722 ; Rise       ; Clock           ;
;  Write_Data_WB[9]               ; Clock      ; 4.849 ; 4.849 ; Rise       ; Clock           ;
;  Write_Data_WB[10]              ; Clock      ; 4.776 ; 4.776 ; Rise       ; Clock           ;
;  Write_Data_WB[11]              ; Clock      ; 4.911 ; 4.911 ; Rise       ; Clock           ;
;  Write_Data_WB[12]              ; Clock      ; 5.328 ; 5.328 ; Rise       ; Clock           ;
;  Write_Data_WB[13]              ; Clock      ; 4.557 ; 4.557 ; Rise       ; Clock           ;
;  Write_Data_WB[14]              ; Clock      ; 4.962 ; 4.962 ; Rise       ; Clock           ;
;  Write_Data_WB[15]              ; Clock      ; 4.910 ; 4.910 ; Rise       ; Clock           ;
;  Write_Data_WB[16]              ; Clock      ; 5.217 ; 5.217 ; Rise       ; Clock           ;
;  Write_Data_WB[17]              ; Clock      ; 5.038 ; 5.038 ; Rise       ; Clock           ;
;  Write_Data_WB[18]              ; Clock      ; 5.023 ; 5.023 ; Rise       ; Clock           ;
;  Write_Data_WB[19]              ; Clock      ; 5.123 ; 5.123 ; Rise       ; Clock           ;
;  Write_Data_WB[20]              ; Clock      ; 5.495 ; 5.495 ; Rise       ; Clock           ;
;  Write_Data_WB[21]              ; Clock      ; 5.263 ; 5.263 ; Rise       ; Clock           ;
;  Write_Data_WB[22]              ; Clock      ; 5.318 ; 5.318 ; Rise       ; Clock           ;
;  Write_Data_WB[23]              ; Clock      ; 5.400 ; 5.400 ; Rise       ; Clock           ;
;  Write_Data_WB[24]              ; Clock      ; 5.006 ; 5.006 ; Rise       ; Clock           ;
;  Write_Data_WB[25]              ; Clock      ; 4.925 ; 4.925 ; Rise       ; Clock           ;
;  Write_Data_WB[26]              ; Clock      ; 4.826 ; 4.826 ; Rise       ; Clock           ;
;  Write_Data_WB[27]              ; Clock      ; 5.535 ; 5.535 ; Rise       ; Clock           ;
;  Write_Data_WB[28]              ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
;  Write_Data_WB[29]              ; Clock      ; 4.824 ; 4.824 ; Rise       ; Clock           ;
;  Write_Data_WB[30]              ; Clock      ; 5.130 ; 5.130 ; Rise       ; Clock           ;
;  Write_Data_WB[31]              ; Clock      ; 5.131 ; 5.131 ; Rise       ; Clock           ;
; Write_Register_EX[*]            ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  Write_Register_EX[0]           ; Clock      ; 5.463 ; 5.463 ; Rise       ; Clock           ;
;  Write_Register_EX[1]           ; Clock      ; 4.912 ; 4.912 ; Rise       ; Clock           ;
;  Write_Register_EX[2]           ; Clock      ; 4.418 ; 4.418 ; Rise       ; Clock           ;
;  Write_Register_EX[3]           ; Clock      ; 4.947 ; 4.947 ; Rise       ; Clock           ;
; Write_Register_WB[*]            ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  Write_Register_WB[0]           ; Clock      ; 4.835 ; 4.835 ; Rise       ; Clock           ;
;  Write_Register_WB[1]           ; Clock      ; 4.434 ; 4.434 ; Rise       ; Clock           ;
;  Write_Register_WB[2]           ; Clock      ; 4.706 ; 4.706 ; Rise       ; Clock           ;
;  Write_Register_WB[3]           ; Clock      ; 4.881 ; 4.881 ; Rise       ; Clock           ;
; Zero_EX                         ; Clock      ; 6.212 ; 6.212 ; Rise       ; Clock           ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 530509   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 530509   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 1     ; 1     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 536   ; 536   ;
; Unconstrained Output Port Paths ; 29142 ; 29142 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Mon Sep 08 13:10:10 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Info (332104): Reading SDC File: 'MIPS32.sdc'
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 63.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    63.649         0.000 Clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 36.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    36.933         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 63.649
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 63.649 
    Info (332115): ===================================================================
    Info (332115): From Node    : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]
    Info (332115): To Node      : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.327      3.327  R        clock network delay
    Info (332115):      3.631      0.304     uTco  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]
    Info (332115):      3.631      0.000 FF  CELL  EX_MEM_Pipeline_Stage|Instruction_MEM[17]|regout
    Info (332115):      4.452      0.821 FF    IC  EX_Forward_Unit|Equal6~0|dataa
    Info (332115):      5.066      0.614 FF  CELL  EX_Forward_Unit|Equal6~0|combout
    Info (332115):      5.706      0.640 FF    IC  EX_Forward_Unit|ForwardB_EX~3|dataa
    Info (332115):      6.356      0.650 FR  CELL  EX_Forward_Unit|ForwardB_EX~3|combout
    Info (332115):      6.754      0.398 RR    IC  EX_Forward_Unit|ForwardB_EX[0]~4|dataa
    Info (332115):      7.405      0.651 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]~4|combout
    Info (332115):      7.774      0.369 RR    IC  EX_Forward_Unit|ForwardB_EX[0]~5|datad
    Info (332115):      7.980      0.206 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]~5|combout
    Info (332115):      9.103      1.123 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~4|datad
    Info (332115):      9.309      0.206 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~4|combout
    Info (332115):     10.373      1.064 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~8|datad
    Info (332115):     10.579      0.206 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~8|combout
    Info (332115):     10.947      0.368 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~9|datad
    Info (332115):     11.153      0.206 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~9|combout
    Info (332115):     12.199      1.046 RR    IC  EX_ALU|LessThan0~5|datab
    Info (332115):     12.795      0.596 RR  CELL  EX_ALU|LessThan0~5|cout
    Info (332115):     12.795      0.000 RR    IC  EX_ALU|LessThan0~7|cin
    Info (332115):     12.881      0.086 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):     12.881      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):     12.967      0.086 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):     12.967      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):     13.053      0.086 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):     13.053      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):     13.139      0.086 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):     13.139      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):     13.329      0.190 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):     13.329      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):     13.415      0.086 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):     13.415      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):     13.501      0.086 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):     13.501      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):     13.587      0.086 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):     13.587      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):     13.673      0.086 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):     13.673      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):     13.759      0.086 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):     13.759      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):     13.845      0.086 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):     13.845      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):     13.931      0.086 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):     13.931      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):     14.106      0.175 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):     14.106      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):     14.192      0.086 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):     14.192      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):     14.278      0.086 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):     14.278      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):     14.364      0.086 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):     14.364      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):     14.450      0.086 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):     14.450      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):     14.536      0.086 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):     14.536      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):     14.622      0.086 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):     14.622      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):     14.708      0.086 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):     14.708      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):     14.898      0.190 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):     14.898      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):     14.984      0.086 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):     14.984      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):     15.070      0.086 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):     15.070      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):     15.156      0.086 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):     15.156      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):     15.242      0.086 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):     15.242      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):     15.328      0.086 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):     15.328      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):     15.414      0.086 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):     15.414      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):     15.500      0.086 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):     15.500      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):     16.006      0.506 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):     17.088      1.082 RR    IC  EX_ALU|Mux31~5|datad
    Info (332115):     17.294      0.206 RR  CELL  EX_ALU|Mux31~5|combout
    Info (332115):     17.654      0.360 RR    IC  EX_ALU|Mux31~6|datad
    Info (332115):     17.860      0.206 RR  CELL  EX_ALU|Mux31~6|combout
    Info (332115):     19.592      1.732 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|portbaddr[0]
    Info (332115):     19.768      0.176 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     83.463      3.463  R        clock network delay
    Info (332115):     83.417     -0.046     uTsu  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.768
    Info (332115): Data Required Time :    83.417
    Info (332115): Slack              :    63.649 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.499
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.499 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.344      3.344  R        clock network delay
    Info (332115):      3.648      0.304     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      3.648      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      3.648      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      4.041      0.393 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      4.041      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      4.149      0.108 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.344      3.344  R        clock network delay
    Info (332115):      3.650      0.306      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.149
    Info (332115): Data Required Time :     3.650
    Info (332115): Slack              :     0.499 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 36.933
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 36.933 
    Info (332113): ===================================================================
    Info (332113): Node             : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      1.100      1.100 RR  CELL  Clk|combout
    Info (332113):      1.235      0.135 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      1.235      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      2.585      1.350 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      3.420      0.835 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     41.100      1.100 FF  CELL  Clk|combout
    Info (332113):     41.235      0.135 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     41.235      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     42.585      1.350 FF    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     43.420      0.835 FF  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     3.067
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    36.933
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|MemRead_MEM was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 74.979
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    74.979         0.000 Clock 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.203         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 37.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    37.873         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 74.979
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 74.979 
    Info (332115): ===================================================================
    Info (332115): From Node    : EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]
    Info (332115): To Node      : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.702      1.702  R        clock network delay
    Info (332115):      1.837      0.135     uTco  EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Instruction_MEM[17]
    Info (332115):      1.837      0.000 FF  CELL  EX_MEM_Pipeline_Stage|Instruction_MEM[17]|regout
    Info (332115):      2.092      0.255 FF    IC  EX_Forward_Unit|Equal6~0|dataa
    Info (332115):      2.271      0.179 FF  CELL  EX_Forward_Unit|Equal6~0|combout
    Info (332115):      2.459      0.188 FF    IC  EX_Forward_Unit|ForwardB_EX~3|dataa
    Info (332115):      2.631      0.172 FR  CELL  EX_Forward_Unit|ForwardB_EX~3|combout
    Info (332115):      2.742      0.111 RR    IC  EX_Forward_Unit|ForwardB_EX[0]~4|dataa
    Info (332115):      2.921      0.179 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]~4|combout
    Info (332115):      3.024      0.103 RR    IC  EX_Forward_Unit|ForwardB_EX[0]~5|datad
    Info (332115):      3.081      0.057 RR  CELL  EX_Forward_Unit|ForwardB_EX[0]~5|combout
    Info (332115):      3.404      0.323 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~4|datad
    Info (332115):      3.461      0.057 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~4|combout
    Info (332115):      3.759      0.298 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~8|datad
    Info (332115):      3.816      0.057 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~8|combout
    Info (332115):      3.920      0.104 RR    IC  EX_ALU_Mux|ALU_Data_2_EX[2]~9|datad
    Info (332115):      3.977      0.057 RR  CELL  EX_ALU_Mux|ALU_Data_2_EX[2]~9|combout
    Info (332115):      4.264      0.287 RR    IC  EX_ALU|LessThan0~5|datab
    Info (332115):      4.401      0.137 RR  CELL  EX_ALU|LessThan0~5|cout
    Info (332115):      4.401      0.000 RR    IC  EX_ALU|LessThan0~7|cin
    Info (332115):      4.435      0.034 RF  CELL  EX_ALU|LessThan0~7|cout
    Info (332115):      4.435      0.000 FF    IC  EX_ALU|LessThan0~9|cin
    Info (332115):      4.469      0.034 FR  CELL  EX_ALU|LessThan0~9|cout
    Info (332115):      4.469      0.000 RR    IC  EX_ALU|LessThan0~11|cin
    Info (332115):      4.503      0.034 RF  CELL  EX_ALU|LessThan0~11|cout
    Info (332115):      4.503      0.000 FF    IC  EX_ALU|LessThan0~13|cin
    Info (332115):      4.537      0.034 FR  CELL  EX_ALU|LessThan0~13|cout
    Info (332115):      4.537      0.000 RR    IC  EX_ALU|LessThan0~15|cin
    Info (332115):      4.628      0.091 RF  CELL  EX_ALU|LessThan0~15|cout
    Info (332115):      4.628      0.000 FF    IC  EX_ALU|LessThan0~17|cin
    Info (332115):      4.662      0.034 FR  CELL  EX_ALU|LessThan0~17|cout
    Info (332115):      4.662      0.000 RR    IC  EX_ALU|LessThan0~19|cin
    Info (332115):      4.696      0.034 RF  CELL  EX_ALU|LessThan0~19|cout
    Info (332115):      4.696      0.000 FF    IC  EX_ALU|LessThan0~21|cin
    Info (332115):      4.730      0.034 FR  CELL  EX_ALU|LessThan0~21|cout
    Info (332115):      4.730      0.000 RR    IC  EX_ALU|LessThan0~23|cin
    Info (332115):      4.764      0.034 RF  CELL  EX_ALU|LessThan0~23|cout
    Info (332115):      4.764      0.000 FF    IC  EX_ALU|LessThan0~25|cin
    Info (332115):      4.798      0.034 FR  CELL  EX_ALU|LessThan0~25|cout
    Info (332115):      4.798      0.000 RR    IC  EX_ALU|LessThan0~27|cin
    Info (332115):      4.832      0.034 RF  CELL  EX_ALU|LessThan0~27|cout
    Info (332115):      4.832      0.000 FF    IC  EX_ALU|LessThan0~29|cin
    Info (332115):      4.866      0.034 FR  CELL  EX_ALU|LessThan0~29|cout
    Info (332115):      4.866      0.000 RR    IC  EX_ALU|LessThan0~31|cin
    Info (332115):      4.950      0.084 RF  CELL  EX_ALU|LessThan0~31|cout
    Info (332115):      4.950      0.000 FF    IC  EX_ALU|LessThan0~33|cin
    Info (332115):      4.984      0.034 FR  CELL  EX_ALU|LessThan0~33|cout
    Info (332115):      4.984      0.000 RR    IC  EX_ALU|LessThan0~35|cin
    Info (332115):      5.018      0.034 RF  CELL  EX_ALU|LessThan0~35|cout
    Info (332115):      5.018      0.000 FF    IC  EX_ALU|LessThan0~37|cin
    Info (332115):      5.052      0.034 FR  CELL  EX_ALU|LessThan0~37|cout
    Info (332115):      5.052      0.000 RR    IC  EX_ALU|LessThan0~39|cin
    Info (332115):      5.086      0.034 RF  CELL  EX_ALU|LessThan0~39|cout
    Info (332115):      5.086      0.000 FF    IC  EX_ALU|LessThan0~41|cin
    Info (332115):      5.120      0.034 FR  CELL  EX_ALU|LessThan0~41|cout
    Info (332115):      5.120      0.000 RR    IC  EX_ALU|LessThan0~43|cin
    Info (332115):      5.154      0.034 RF  CELL  EX_ALU|LessThan0~43|cout
    Info (332115):      5.154      0.000 FF    IC  EX_ALU|LessThan0~45|cin
    Info (332115):      5.188      0.034 FR  CELL  EX_ALU|LessThan0~45|cout
    Info (332115):      5.188      0.000 RR    IC  EX_ALU|LessThan0~47|cin
    Info (332115):      5.279      0.091 RF  CELL  EX_ALU|LessThan0~47|cout
    Info (332115):      5.279      0.000 FF    IC  EX_ALU|LessThan0~49|cin
    Info (332115):      5.313      0.034 FR  CELL  EX_ALU|LessThan0~49|cout
    Info (332115):      5.313      0.000 RR    IC  EX_ALU|LessThan0~51|cin
    Info (332115):      5.347      0.034 RF  CELL  EX_ALU|LessThan0~51|cout
    Info (332115):      5.347      0.000 FF    IC  EX_ALU|LessThan0~53|cin
    Info (332115):      5.381      0.034 FR  CELL  EX_ALU|LessThan0~53|cout
    Info (332115):      5.381      0.000 RR    IC  EX_ALU|LessThan0~55|cin
    Info (332115):      5.415      0.034 RF  CELL  EX_ALU|LessThan0~55|cout
    Info (332115):      5.415      0.000 FF    IC  EX_ALU|LessThan0~57|cin
    Info (332115):      5.449      0.034 FR  CELL  EX_ALU|LessThan0~57|cout
    Info (332115):      5.449      0.000 RR    IC  EX_ALU|LessThan0~59|cin
    Info (332115):      5.483      0.034 RF  CELL  EX_ALU|LessThan0~59|cout
    Info (332115):      5.483      0.000 FF    IC  EX_ALU|LessThan0~61|cin
    Info (332115):      5.517      0.034 FR  CELL  EX_ALU|LessThan0~61|cout
    Info (332115):      5.517      0.000 RR    IC  EX_ALU|LessThan0~62|cin
    Info (332115):      5.679      0.162 RR  CELL  EX_ALU|LessThan0~62|combout
    Info (332115):      5.986      0.307 RR    IC  EX_ALU|Mux31~5|datad
    Info (332115):      6.043      0.057 RR  CELL  EX_ALU|Mux31~5|combout
    Info (332115):      6.143      0.100 RR    IC  EX_ALU|Mux31~6|datad
    Info (332115):      6.200      0.057 RR  CELL  EX_ALU|Mux31~6|combout
    Info (332115):      6.704      0.504 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|portbaddr[0]
    Info (332115):      6.786      0.082 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     80.000     80.000           latch edge time
    Info (332115):     81.766      1.766  R        clock network delay
    Info (332115):     81.765     -0.001     uTsu  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.786
    Info (332115): Data Required Time :    81.765
    Info (332115): Slack              :    74.979 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.203
    Info (332115): -to_clock [get_clocks {Clock}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.203 
    Info (332115): ===================================================================
    Info (332115): From Node    : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): To Node      : IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): Launch Clock : Clock
    Info (332115): Latch Clock  : Clock
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.721      1.721  R        clock network delay
    Info (332115):      1.856      0.135     uTco  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115):      1.856      0.000 RR  CELL  IF_PC_Reg|PC_IF[0]|regout
    Info (332115):      1.856      0.000 RR    IC  IF_PC_Mux|Next_PC_IF[0]~0|datac
    Info (332115):      2.032      0.176 RR  CELL  IF_PC_Mux|Next_PC_IF[0]~0|combout
    Info (332115):      2.032      0.000 RR    IC  IF_PC_Reg|PC_IF[0]|datain
    Info (332115):      2.072      0.040 RR  CELL  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.721      1.721  R        clock network delay
    Info (332115):      1.869      0.148      uTh  IF_PC_Reg:IF_PC_Reg|PC_IF[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.072
    Info (332115): Data Required Time :     1.869
    Info (332115): Slack              :     0.203 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 37.873
    Info (332113): Targets: [get_clocks {Clock}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 37.873 
    Info (332113): ===================================================================
    Info (332113): Node             : MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : Clock
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           Clk
    Info (332113):      0.548      0.548 RR  CELL  Clk|combout
    Info (332113):      0.614      0.066 RR    IC  Clk~clkctrl|inclk[0]
    Info (332113):      0.614      0.000 RR  CELL  Clk~clkctrl|outclk
    Info (332113):      1.355      0.741 RR    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):      1.762      0.407 RR  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     40.000     40.000           launch edge time
    Info (332113):     40.000      0.000           source latency
    Info (332113):     40.000      0.000           Clk
    Info (332113):     40.548      0.548 FF  CELL  Clk|combout
    Info (332113):     40.614      0.066 FF    IC  Clk~clkctrl|inclk[0]
    Info (332113):     40.614      0.000 FF  CELL  Clk~clkctrl|outclk
    Info (332113):     41.355      0.741 FF    IC  MEM_Data_Memory|Data_Memory_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):     41.762      0.407 FF  CELL  MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_cfh1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :    40.000
    Info (332113): Slack            :    37.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 427 megabytes
    Info: Processing ended: Mon Sep 08 13:10:11 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


