`define LD_ST_UNALIGNED 1
`define HAS_DCACHE           0
`define DC_SIZE              4096
`define DC_WAYS              2
`define DC_BSIZE             64
`define DC_ECC_OPTION        0
`define DC_BLOCK_BITS          6
`define DC_SETS                32
`define DC_SET_BITS            5
`define DC_HALF_SETS           16
`define DC_HALF_SET_BITS       4
`define DC_IDX_ID              6
`define DC_IDX_LSB             7
`define DC_IDX_MSB             10
`define DC_SET_IDX_RANGE       10:6
`define DC_IDX_RANGE           10:7
`define DC_IDX_WIDTH           4
`define DC_TAG_LSB             11
`define DC_TAG_MSB             31
`define DC_TAG_RANGE           31:11
`define DC_TAG_BITS            21
`define DC_TAG_V_RANGE     0
`define DC_TAG_L_RANGE     1
`define DC_TAG_D_RANGE     2
`define DC_TAG_TAG_LSB     3
`define DC_TAG_TAG_MSB     23
`define DC_TAG_TAG_RANGE   23:3
`define DC_TAG_ECC_LSB     24
`define DC_TAG_ECC_MSB     24
`define DC_TAG_ECC_RANGE   24:24
`define DC_TAG_ECC_BITS    0
`define DC_TRAM_LSB        0
`define DC_TRAM_MSB        23
`define DC_TRAM_RANGE      23:0
`define DC_TRAM_SIZE       24
`define DC_TRAM_DATA_LSB   0
`define DC_TRAM_DATA_MSB   23
`define DC_TRAM_DATA_RANGE 23:0
`define DC_TRAM_DATA_SIZE  24
`define DC_DATA_ENTRIES          256
`define DC_DATA_ADR_ID           2
`define DC_DATA_ADR_MSB          10
`define DC_DATA_ADR_LSB          3
`define DC_DATA_ADR_RANGE        10:3
`define DC_DATA_ADR_WIDTH        8
`define DC_DATA_ENTRIES          256
`define DC_DATA_ADR_ID           2
`define DC_DATA_ADR_MSB          10
`define DC_DATA_ADR_LSB          3
`define DC_DATA_ADR_RANGE        10:3
`define DC_DATA_ADR_WIDTH        8
`define DC_DRAM_RANGE           63:0
`define DC_DRAM_SIZE            64
`define DC_DRAM_MASK_RANGE      7:0
`define DC_DRAM_MASK_SIZE       8
`define HAS_DCCM             1
`define DCCM_SIZE            1048576
`define DCCM_BASE            2048
`define DCCM_DMI             1
`define DCCM_ECC_OPTION      2
`define DCCM_ECC_INIT        0
`define DCCM_MEM_MASK_WIDTH 4
`define DCCM_DATA_RANGE  31:0
`define DCCM_MASK_RANGE  4:0
`define DCCM_DATA_WIDTH  32
`define DCCM_DATA_MSB    31
`define DCCM_MASK_MSB    4
`define DCCM_MASK_WIDTH  5
`define DCCM_BANKS       2
`define DCCM_ENTRIES     131072
`define DCCM_ADR_ID      2
`define DCCM_ADR_MSB     19
`define DCCM_ADR_LSB     3
`define DCCM_ADR_RANGE   19:3
`define DCCM_ADR_WIDTH   17
`define DCCM_ADDR_RANGE  19:2
`define DCCM_ADDR_WIDTH  18
 `define HAS_DCCM_ECC  1
 `define DCCM_ECC_BITS 8
 `define DCCM_ECC_INCLUDE_ADDR 1
 `define DCCM_ECC_RANGE        7:0
 `define DCCM_ECC_MSB          7
`define DCCM_DRAM_RANGE      39:0
`define DCCM_DRAM_SIZE       40
`define DCCM_DRAM_MSB        39
`define DCCM_DATA_ECC_RANGE  39:32
`define DCCM_REGN_RANGE       11:0
`define DCCM_REGN_ADDR_RANGE  31:20
`define DCCM_REGN_ADDR_LSB    20
`define DCCM_DMI_NUM           1
`define DCCM_DMI_DATA_RANGE    31:0
`define CSR_MDCCM_CTL      12'h7C2
`define CSR_ARCV_PER0_BASE 12'h7C6
`define CSR_ARCV_PER0_SIZE 12'h7C7
`define CWB_RANGE   1:0
`define CWB_ENTRIES 2
`define HAS_DMP_PERIPHERAL 0
`define HAS_CORE_PERIPHERAL0   1
`define PER0_BASE              3840
`define PER0_SIZE              1
`define PER_BASE_RANGE  31:20
`define PER_SIZE_RANGE  11:0
`define PER_BASE_BITS   12
`define DMP_TARGET_RANGE  2:0
`define DMP_TARGET_WIDTH  3
`define DMP_TARGET_MEM     0
`define DMP_TARGET_DCCM    1
`define DMP_TARGET_DCACHE  2
`define DMP_TARGET_PER     3
`define DMP_TARGET_ICCM    4
`define DMP_TARGET_MMIO    5
`define DMP_TARGET_NVM     6
`define DMP_CTL_RANGE  18:0
`define DMP_CTL_WIDTH  19
`define DMP_CTL_LB     0
`define DMP_CTL_LBU    1
`define DMP_CTL_LH     2
`define DMP_CTL_LHU    3
`define DMP_CTL_LW     4
`define DMP_CTL_SB     5
`define DMP_CTL_SH     6
`define DMP_CTL_SW     7
`define DMP_CTL_MVA    8
`define DMP_CTL_MVAS   9
`define DMP_CTL_LOCK       10
`define DMP_CTL_AMOADD     11
`define DMP_CTL_AMOOR      14
`define DMP_CTL_AMOAND     13
`define DMP_CTL_AMOXOR     12
`define DMP_CTL_AMOMIN     15
`define DMP_CTL_AMOMAX     16
`define DMP_CTL_AMOMINU    17
`define DMP_CTL_AMOMAXU    18
`define DMP_CTL_AMO_MSB    18
`define DMP_CTL_AMO_LSB    10
`define DMP_CTL_AMO_SIZE   9
`define DMP_CTL_AMO_RANGE  18:10
`define IBP_CTL_AMO_RANGE  5:0
`define DMP_TTL        48
`define DMP_TTL_WIDTH  6
`define DMP_TTL_RANGE  5:0
`define DMP_LSQ_ENTRIES 2
`define DMP_LSQ_RANGE     1:0
`define DMP_LSQ_DEPTH     2
`define DMP_LSQ_PTR_SIZE  1
`define DMP_LSQ_PTR_RANGE 0:0
`define DMP_EXCP_LD_MISALIGNED    0
`define DMP_EXCP_LD_PMP_FAULT     1
`define DMP_EXCP_ST_MISALIGNED    2
`define DMP_EXCP_ST_PMP_FAULT     3 
`define DMP_EXCP_BREAK            0
`define DMP_EXCP_ABREAK           8
`define DMP_EXCP_ECC              4
`define DMP_EXCP_LD_SP_MULT_MEM   5
`define DMP_EXCP_ST_SP_MULT_MEM   6
`define DMP_EXCP_ST_ACC_FAULT     7     
`define DMP_EXCP_BUS              1
`define DMP_EXCP_WIDTH            9
`define DMP_EXCP_RANGE            8:0
`define HAS_HPM 1
