|FPGA_Encryption
clk => uart_tx:uart_tx0.clk
activate => uart_tx:uart_tx0.activate
active <= uart_tx:uart_tx0.active
tx <= uart_tx:uart_tx0.tx
done <= uart_tx:uart_tx0.done


|FPGA_Encryption|uart_tx:uart_tx0
clk => clk_counter[0].CLK
clk => clk_counter[1].CLK
clk => clk_counter[2].CLK
clk => clk_counter[3].CLK
clk => clk_counter[4].CLK
clk => clk_counter[5].CLK
clk => clk_counter[6].CLK
clk => clk_counter[7].CLK
clk => clk_counter[8].CLK
clk => clk_counter[9].CLK
clk => clk_counter[10].CLK
clk => clk_counter[11].CLK
clk => tx_data[0].CLK
clk => tx_data[1].CLK
clk => tx_data[2].CLK
clk => tx_data[3].CLK
clk => tx_data[4].CLK
clk => tx_data[5].CLK
clk => tx_data[6].CLK
clk => tx_data[7].CLK
clk => active~reg0.CLK
clk => bit_index[0].CLK
clk => bit_index[1].CLK
clk => bit_index[2].CLK
clk => done~reg0.CLK
clk => tx~reg0.CLK
clk => state~1.DATAIN
activate => active.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => tx_data.OUTPUTSELECT
activate => Selector7.IN3
activate => Selector6.IN2
data[0] => tx_data.DATAB
data[1] => tx_data.DATAB
data[2] => tx_data.DATAB
data[3] => tx_data.DATAB
data[4] => tx_data.DATAB
data[5] => tx_data.DATAB
data[6] => tx_data.DATAB
data[7] => tx_data.DATAB
active <= active~reg0.DB_MAX_OUTPUT_PORT_TYPE
tx <= tx~reg0.DB_MAX_OUTPUT_PORT_TYPE
done <= done~reg0.DB_MAX_OUTPUT_PORT_TYPE
tx_state[0] <= tx.DB_MAX_OUTPUT_PORT_TYPE
tx_state[1] <= tx_state.DB_MAX_OUTPUT_PORT_TYPE
tx_state[2] <= tx_state[2].DB_MAX_OUTPUT_PORT_TYPE


