Fitter report for test1280M
Thu May 27 18:24:59 2021
Quartus Prime Version 21.1.0 Build 169 03/24/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Partition Summary
---- Plan Stage Reports ----
       6. Fitter Device Options
       7. Operating Settings and Conditions
       8. Pin-Out File
       9. Input Pins
      10. Output Pins
      11. I/O Bank Usage
      12. All Package Pins
      13. PLL Usage Summary
      14. I/O Assignment Warnings
      15. Control Signals
      16. Global & Other Fast Signals Summary
      17. Global & Other Fast Signals Details
---- Place Stage Reports ----
      18. Fitter Partition Statistics
      19. Non-Global High Fan-Out Signals
      20. Fitter RAM Summary
      21. Fitter Physical RAM Information
      22. Fitter Resource Usage Summary
      23. Fitter Resource Utilization by Entity
 24. Fitter Netlist Optimizations
---- Route Stage Reports ----
      25. PLL Delay Chain Settings
      26. Delay Chain Summary
      27. Routing Usage Summary
      28. Estimated Delay Added for Hold Timing Summary
      29. Estimated Delay Added for Hold Timing Details
---- Finalize Stage Reports ----
      30. Fitter HSLP Summary
 31. Ignored Assignments
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+-----------------------------+--------------------------------------------+
; Fitter Status               ; Successful - Thu May 27 18:24:59 2021      ;
; Quartus Prime Version       ; 21.1.0 Build 169 03/24/2021 SC Pro Edition ;
; Revision Name               ; test1280M                                  ;
; Top-level Entity Name       ; test1280M                                  ;
; Family                      ; Cyclone 10 GX                              ;
; Device                      ; 10CX220YF780E5G                            ;
; Timing Models               ; Final                                      ;
; Power Models                ; Final                                      ;
; Device Status               ; Final                                      ;
; Logic utilization (in ALMs) ; 678 / 80,330 ( < 1 % )                     ;
; Total registers             ; 1910                                       ;
; Total pins                  ; 42 / 340 ( 12 % )                          ;
; Total virtual pins          ; 0                                          ;
; Total block memory bits     ; 2,818,048 / 12,021,760 ( 23 % )            ;
; Total RAM Blocks            ; 172 / 587 ( 29 % )                         ;
; Total DSP Blocks            ; 0 / 192 ( 0 % )                            ;
; Total HSSI RX channels      ; 0 / 12 ( 0 % )                             ;
; Total HSSI TX channels      ; 0 / 12 ( 0 % )                             ;
; Total PLLs                  ; 1 / 30 ( 3 % )                             ;
+-----------------------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                              ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                       ; Setting                               ; Default Value                         ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                       ; 10CX220YF780E5G                       ;                                       ;
; Minimum Core Junction Temperature                                            ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                            ; 100                                   ;                                       ;
; Enable parallel Assembler and Timing Analyzer during compilation             ; On                                    ; On                                    ;
; Enable compact report table                                                  ; Off                                   ; Off                                   ;
; Design Assistant include IP blocks                                           ; Off                                   ; Off                                   ;
; High fanout net threshold for RAM inference                                  ; 15                                    ; 15                                    ;
; Design Assistant limit on reported violations per rule                       ; 5000                                  ; 5000                                  ;
; Perform Simultaneous Multicorner Analysis                                    ; On                                    ; On                                    ;
; Optimization Mode                                                            ; Balanced                              ; Balanced                              ;
; Allow Register Merging                                                       ; On                                    ; On                                    ;
; Allow Register Duplication                                                   ; On                                    ; On                                    ;
; Allow Register Retiming                                                      ; On                                    ; On                                    ;
; Allow RAM Retiming                                                           ; Off                                   ; Off                                   ;
; Allow DSP Retiming                                                           ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                             ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                            ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                  ; 1.0                                   ; 1.0                                   ;
; Advanced Physical Synthesis                                                  ; Off                                   ; Off                                   ;
; Enable unused RX clock workaround                                            ; Off                                   ; Off                                   ;
; Preserve unused RX/TX channels                                               ; Off                                   ; Off                                   ;
; Ignore the power supply of HSSI column when preserving unused RX/TX channels ; On                                    ; On                                    ;
; Automatically reserve CLKUSR pin for calibration purposes                    ; On                                    ; On                                    ;
; Configuration clock source                                                   ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                         ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                                 ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                  ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                             ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                             ; Care                                  ; Care                                  ;
; Programmable Power Technology Optimization                                   ; Automatic                             ; Automatic                             ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles             ; 1.0                                   ; 1.0                                   ;
; Power Optimization During Fitting                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                              ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                   ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                                ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                  ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                                ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                        ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                    ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                        ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                            ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                                 ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                        ; Off                                   ; Off                                   ;
; Fitter Effort                                                                ; Auto Fit                              ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                     ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                    ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                            ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                         ; On                                    ; On                                    ;
; Reserve all unused pins                                                      ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                  ; Auto                                  ; Auto                                  ;
; Optimize Design for Metastability                                            ; On                                    ; On                                    ;
; Analyze Auto-Detected Synchronizers for Metastability                        ; Off                                   ; Off                                   ;
; Active Serial clock source                                                   ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Enable input tri-state on active configuration pins in user mode             ; Off                                   ; Off                                   ;
; Physical Placement Effort                                                    ; Normal                                ; Normal                                ;
; Number of Example Nodes Reported in Fitter Messages                          ; 50                                    ; 50                                    ;
; Enable Intermediate Fitter Snapshots                                         ; Off                                   ; Off                                   ;
; The Maximum physical M20Ks reported in the physical RAM report               ; 500                                   ; 500                                   ;
+------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 2      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------+
; Fitter Partition Summary                                                                   ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; Partition Name ; Hierarchy Path ; Type    ; Preservation ; Empty ; Partition Database File ;
+----------------+----------------+---------+--------------+-------+-------------------------+
; root_partition ; |              ; Default ;              ;       ;                         ;
;  auto_fab_0    ; auto_fab_0     ; Default ;              ;       ;                         ;
+----------------+----------------+---------+--------------+-------+-------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Configuration clock source                                       ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; As input tri-stated         ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; FMCAclk40                           ; N1    ; 3B       ; 102          ; 43           ; 31           ; 3                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; FMCAclk40(n)                        ; M1    ; 3B       ; 102          ; 44           ; 31           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; FPGA_RESETn                         ; AC12  ; 2A       ; 38           ; 6            ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; auto_stp_external_storage_qualifier ; D9    ; 2K       ; 38           ; 60           ; 61           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; Fitter               ; no        ;
; pb[0]                               ; AE4   ; 3A       ; 102          ; 14           ; 16           ; 4                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; pb[1]                               ; AD4   ; 3A       ; 102          ; 15           ; 16           ; 4                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ; no        ;
; termination_3672~bp                 ; K2    ; 3B       ; 102          ; 35           ; 46           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard            ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0]            ; AF6   ; 3A       ; 102          ; 10           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led[1]            ; AC7   ; 3A       ; 102          ; 13           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[0]     ; T6    ; 3B       ; 102          ; 39           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[0](n)  ; T7    ; 3B       ; 102          ; 40           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[10]    ; Y1    ; 3A       ; 102          ; 8            ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[10](n) ; Y2    ; 3A       ; 102          ; 9            ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[11]    ; V1    ; 3B       ; 102          ; 41           ; 16           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[11](n) ; U1    ; 3B       ; 102          ; 42           ; 16           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[12]    ; U3    ; 3B       ; 102          ; 43           ; 16           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[12](n) ; U4    ; 3B       ; 102          ; 44           ; 16           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[13]    ; T2    ; 3B       ; 102          ; 37           ; 31           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[13](n) ; T3    ; 3B       ; 102          ; 38           ; 31           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[14]    ; N2    ; 3B       ; 102          ; 39           ; 46           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[14](n) ; N3    ; 3B       ; 102          ; 40           ; 46           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[15]    ; H1    ; 3B       ; 102          ; 41           ; 31           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[15](n) ; G1    ; 3B       ; 102          ; 42           ; 31           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[1]     ; T8    ; 3B       ; 102          ; 41           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[1](n)  ; T9    ; 3B       ; 102          ; 42           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[2]     ; U6    ; 3B       ; 102          ; 39           ; 16           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[2](n)  ; V7    ; 3B       ; 102          ; 40           ; 16           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[3]     ; AA9   ; 3A       ; 102          ; 6            ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[3](n)  ; AA8   ; 3A       ; 102          ; 7            ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[4]     ; T4    ; 3B       ; 102          ; 35           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[4](n)  ; U5    ; 3B       ; 102          ; 36           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[5]     ; U8    ; 3B       ; 102          ; 33           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[5](n)  ; V8    ; 3B       ; 102          ; 34           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[6]     ; W4    ; 3A       ; 102          ; 16           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[6](n)  ; Y4    ; 3A       ; 102          ; 17           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[7]     ; W8    ; 3A       ; 102          ; 14           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[7](n)  ; W7    ; 3A       ; 102          ; 15           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[8]     ; AB6   ; 3A       ; 102          ; 12           ; 46           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[8](n)  ; AB5   ; 3A       ; 102          ; 13           ; 46           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[9]     ; W5    ; 3A       ; 102          ; 10           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; source_out[9](n)  ; Y5    ; 3A       ; 102          ; 11           ; 61           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; Differential 1.2-V SSTL ; Default          ; Series 60 Ohm with Calibration    ; termination_blk0          ; no                         ; no                          ; User                 ; -                    ; -                   ;
; trigger           ; AH2   ; 3A       ; 102          ; 16           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.2 V                   ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+-------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1F       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1E       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1D       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 1C       ; 0 / 28 ( 0 % )   ; --            ; --           ;
; 2L       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2K       ; 1 / 48 ( 2 % )   ; 1.8V          ; --           ;
; 2J       ; 0 / 48 ( 0 % )   ; 1.8V          ; --           ;
; 2A       ; 3 / 48 ( 6 % )   ; 1.2V          ; --           ;
; 3B       ; 23 / 48 ( 48 % ) ; 1.2V          ; --           ;
; 3A       ; 17 / 44 ( 39 % ) ; 1.2V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+-------------------------------------+--------+-------------------------+----------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                      ; Dir.   ; I/O Standard            ; Voltage        ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------+--------+-------------------------+----------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; A6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; A7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; A8       ; 166        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A9       ; 167        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A10      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; A11      ; 207        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A12      ; 205        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A13      ; 204        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A14      ; 203        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; A16      ; 172        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A17      ; 173        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A18      ; 174        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A19      ; 175        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A20      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; A21      ; 193        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A22      ; 192        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A23      ; 184        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A24      ; 185        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; A26      ; 190        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; A27      ; 191        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA1      ; 462        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA2      ; 467        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA3      ; 469        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA4      ; 468        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA5      ;            ; 3A       ; VCCIO3A                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; AA6      ; 471        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA7      ; 470        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA8      ; 458        ; 3A       ; source_out[3](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AA9      ; 459        ; 3A       ; source_out[3]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AA10     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AA11     ; 292        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA12     ; 301        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA13     ; 300        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA14     ; 294        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA15     ;            ; 2A       ; VCCIO2A                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; AA16     ; 280        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AA17     ; 227        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA18     ; 231        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA19     ; 230        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA20     ;            ; 2J       ; VCCIO2J                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; AA21     ; 221        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA22     ; 248        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA23     ; 249        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AA24     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AA25     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AA26     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AA27     ; 94         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AA28     ; 95         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AB1      ; 463        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB2      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AB3      ; 466        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB4      ; 460        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB5      ; 464        ; 3A       ; source_out[8](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AB6      ; 465        ; 3A       ; source_out[8]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AB8      ; 504        ; CSS      ; ^MSEL2                              ; input  ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AB9      ; 510        ; CSS      ; ^nCE                                ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AB10     ; 496        ; CSS      ; ^GND                                ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AB11     ; 293        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB12     ;            ; 2A       ; VCCIO2A                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; AB13     ; 298        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB14     ; 295        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB15     ; 296        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB16     ; 281        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AB17     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AB18     ; 225        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB19     ; 224        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB20     ; 232        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB21     ; 236        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AB23     ; 250        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AB24     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AB25     ; 100        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AB26     ; 101        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AB27     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AB28     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AC1      ; 477        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC2      ; 476        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC3      ; 472        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC4      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AC5      ; 461        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC6      ; 489        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC7      ; 488        ; 3A       ; led[1]                              ; output ; 1.2 V                   ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AC8      ; 509        ; CSS      ; ^nCONFIG                            ; input  ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AC9      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AC10     ; 501        ; CSS      ; altera_reserved_tdi                 ; input  ; 1.8 V                   ; 0V             ; --           ; N               ; no       ; Off          ;
; AC11     ; 302        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC12     ; 303        ; 2A       ; FPGA_RESETn                         ; input  ; 1.2 V                   ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AC13     ; 299        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC14     ;            ; 2A       ; VCCIO2A                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; AC15     ; 297        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC16     ; 285        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC17     ; 284        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC18     ; 286        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AC19     ;            ; 2J       ; VCCIO2J                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; AC20     ; 233        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC21     ; 237        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC22     ; 254        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC23     ; 251        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AC24     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AC25     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AC26     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AC27     ; 98         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AC28     ; 99         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AD2      ; 478        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD3      ; 473        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD4      ; 486        ; 3A       ; pb[1]                               ; input  ; 1.2 V                   ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AD5      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AD7      ; 503        ; CSS      ; ^MSEL1                              ; input  ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AD8      ; 505        ; CSS      ; ^nIO_PULLUP                         ; input  ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AD9      ; 518        ; CSS      ; ^DCLK                               ; bidir  ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AD10     ; 508        ; CSS      ; ^GND                                ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AD11     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AD12     ; 262        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD13     ; 267        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD14     ; 266        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD15     ; 260        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD16     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AD17     ; 288        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD18     ; 287        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD19     ; 282        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD20     ; 283        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AD21     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AD22     ; 255        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD23     ; 246        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AD25     ; 104        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AD26     ; 105        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AD27     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AD28     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE1      ; 475        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE2      ; 479        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE3      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE4      ; 487        ; 3A       ; pb[0]                               ; input  ; 1.2 V                   ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AE5      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; AE6      ; 490        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE7      ; 502        ; CSS      ; ^MSEL0                              ; input  ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AE8      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE9      ; 514        ; CSS      ; ^AS_DATA0, ASDO                     ;        ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AE10     ; 256        ; 2A       ; ~ALTERA_DATA0~ / RESERVED_INPUT     ; input  ; 1.8 V                   ; 1.2V           ; --           ; N               ; no       ; Off          ;
; AE11     ; 257        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE12     ; 263        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE13     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE14     ; 258        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE15     ; 259        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE16     ; 261        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE17     ; 289        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE18     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE19     ; 275        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE20     ; 274        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AE21     ; 238        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE22     ; 252        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE23     ; 247        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AE24     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE25     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE26     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AE27     ; 102        ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AE28     ; 103        ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AF1      ; 480        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF2      ; 474        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF3      ; 482        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF4      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; AF5      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AF6      ; 491        ; 3A       ; led[0]                              ; output ; 1.2 V                   ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AF7      ; 506        ; CSS      ; ^nSTATUS                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AF8      ; 499        ; CSS      ; #TRST                               ; input  ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AF9      ; 513        ; CSS      ; ^nCSO2                              ;        ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AF10     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AF11     ; 264        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF12     ; 265        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF13     ; 273        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF14     ; 272        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AF16     ; 276        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF17     ; 271        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF18     ; 270        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF19     ; 268        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AF21     ; 239        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF22     ; 253        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF23     ; 244        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AF25     ; 108        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AF26     ; 109        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AF27     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AF28     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG1      ; 481        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AG2      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG3      ; 483        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AG4      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; AG5      ; 516        ; CSS      ; ^AS_DATA2                           ;        ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AG6      ; 515        ; CSS      ; ^AS_DATA1                           ;        ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AG7      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG8      ; 507        ; CSS      ; ^CONF_DONE                          ; bidir  ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AG9      ; 208        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG10     ; 209        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG11     ; 216        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG12     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG13     ; 218        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG14     ; 279        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AG15     ; 278        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AG16     ; 277        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AG17     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG18     ; 269        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AG19     ; 243        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG20     ; 242        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG21     ; 240        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG22     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG23     ; 245        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG25     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG26     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AG27     ; 106        ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AG28     ; 107        ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; AH2      ; 485        ; 3A       ; trigger                             ; output ; 1.2 V                   ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; AH3      ; 484        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; AH4      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AH5      ; 517        ; CSS      ; ^AS_DATA3                           ;        ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AH6      ; 498        ; CSS      ; altera_reserved_tms                 ; input  ; 1.8 V                   ; 0V             ; --           ; N               ; no       ; Off          ;
; AH7      ; 512        ; CSS      ; ^nCSO1                              ;        ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AH8      ; 511        ; CSS      ; ^nCSO0                              ;        ;                         ; 0V             ; Weak Pull Up ;                 ; --       ; On           ;
; AH9      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AH10     ; 214        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH11     ; 215        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH12     ; 217        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH13     ; 219        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH14     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AH15     ; 212        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH16     ; 213        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH17     ; 210        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH18     ; 211        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH19     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AH20     ; 234        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH21     ; 235        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH22     ; 241        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; AH23     ;            ;          ; DNU                                 ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; AH24     ;            ;          ; DNU                                 ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; AH25     ;            ;          ; RREF                                ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; AH26     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; AH27     ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; B5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; B6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; B8       ; 160        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B9       ; 161        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B10      ; 163        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B11      ; 206        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B12      ;            ; 2K       ; VCCIO2K                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; B13      ; 202        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B14      ; 201        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B15      ; 200        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B16      ; 177        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; B18      ; 178        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B19      ; 179        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B20      ; 181        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B21      ; 187        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; B23      ; 188        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B24      ; 189        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B25      ; 194        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B26      ; 195        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; B28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C1       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; C6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; C7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; C8       ; 169        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C10      ; 162        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C11      ; 164        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C12      ; 165        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C13      ; 199        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C14      ;            ; 2K       ; VCCIO2K                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; C15      ; 176        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C16      ; 156        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C17      ; 157        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C18      ; 159        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C19      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C20      ; 180        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C21      ; 186        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C22      ; 130        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C23      ; 131        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; C24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; C28      ;            ;          ; RREF                                ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; D7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; D8       ; 168        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D9       ; 171        ; 2K       ; auto_stp_external_storage_qualifier ; input  ; 1.8 V                   ; 1.8V           ; --           ; N               ; no       ; Off          ;
; D10      ; 170        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; D13      ; 198        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D14      ; 197        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D15      ; 183        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; D17      ; 158        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D18      ; 148        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D19      ; 149        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D20      ; 155        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; D22      ; 125        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D23      ; 127        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; D24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; D25      ; 60         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; D26      ; 61         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; D27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; D28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; E1       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; E9       ;            ; 2K       ; VREFB2KN0                           ; power  ;                         ; GND            ; --           ;                 ; --       ; --           ;
; E10      ;            ;          ; VSIGP_0                             ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E11      ;            ;          ; VSIGN_0                             ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; E14      ; 196        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E15      ; 182        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E16      ; 151        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E17      ; 150        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E18      ;            ; 2L       ; VCCIO2L                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; E19      ; 153        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E20      ; 154        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E21      ; 124        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E22      ; 129        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E23      ; 126        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; E25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; E27      ; 58         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; E28      ; 59         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; F11      ;            ;          ; VSIGP_1                             ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F12      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F15      ;            ; 2K       ; VCCIO2K                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; F16      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; F17      ; 119        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; F18      ; 118        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; F19      ; 152        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; F21      ; 133        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; F22      ; 128        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; F23      ; 135        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; F24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; F25      ; 64         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; F26      ; 65         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; F27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; F28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G1       ; 426        ; 3B       ; source_out[15](n)                   ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; G2       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G10      ;            ;          ; ADCGND                              ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G11      ;            ;          ; VSIGN_1                             ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G13      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G14      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G15      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G16      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G18      ; 121        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; G19      ; 122        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; G20      ; 123        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; G21      ; 132        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; G22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G23      ; 134        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; G24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; G27      ; 62         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; G28      ; 63         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; H1       ; 427        ; 3B       ; source_out[15]                      ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; H2       ; 419        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; H3       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H10      ;            ;          ; TEMPDIODEn                          ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; TEMPDIODEp                          ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; H16      ; 112        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; H17      ; 113        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; H18      ; 120        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; H19      ;            ; 2L       ; VCCIO2L                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; H20      ; 143        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; H21      ; 142        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; H22      ; 140        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; H23      ; 136        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; H25      ; 68         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; H26      ; 69         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; H27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; H28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J2       ; 420        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; J3       ; 418        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; J4       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J10      ;            ;          ; VREFN_ADC                           ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J17      ; 117        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; J18      ; 115        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; J19      ; 114        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; J20      ; 139        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; J21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J22      ; 141        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; J23      ; 137        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; J24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; J27      ; 66         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; J28      ; 67         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; K1       ; 432        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; K2       ; 421        ; 3B       ; termination_3672~bp                 ; input  ; 1.2 V                   ; 1.2V           ; --           ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; K4       ; 415        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; K5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; VREFP_ADC                           ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K11      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; K16      ;            ; 2L       ; VREFB2LN0                           ; power  ;                         ; GND            ; --           ;                 ; --       ; --           ;
; K17      ; 116        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; K18      ;            ; 2L       ; VCCIO2L                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; K19      ; 145        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; K20      ; 144        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; K21      ; 138        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; K22      ; 146        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; K23      ; 147        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; K24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; K25      ; 72         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; K26      ; 73         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; K27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; K28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L1       ; 433        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; L2       ; 423        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; L3       ; 422        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; L4       ; 414        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; L5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; L9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L23      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; L27      ; 70         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; L28      ; 71         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; M1       ; 424        ; 3B       ; FMCAclk40(n)                        ; input  ; LVDS                    ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; M2       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; M3       ; 413        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; M4       ; 412        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; M5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; M9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; M10      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCCPT                               ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCPT                               ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; M19      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; M22      ;            ; --       ; VCCH_GXBL                           ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; M23      ;            ; --       ; VCCT_GXBL1D                         ; gnd    ;                         ; GND            ; --           ;                 ; --       ; --           ;
; M24      ;            ; --       ; VCCT_GXBL1D                         ; gnd    ;                         ; GND            ; --           ;                 ; --       ; --           ;
; M25      ; 76         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; M26      ; 77         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; M27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; M28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N1       ; 425        ; 3B       ; FMCAclk40                           ; input  ; LVDS                    ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; N2       ; 417        ; 3B       ; source_out[14]                      ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; N3       ; 416        ; 3B       ; source_out[14](n)                   ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; N4       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N11      ;            ; --       ; VCCP                                ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N13      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N16      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCCP                                ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N18      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; N21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N23      ; 57         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; N24      ; 56         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; N25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; N27      ; 74         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; N28      ; 75         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; P2       ; 428        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; P3       ; 401        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; P4       ; 400        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; P5       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; P6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; P10      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; P12      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCA_PLL                            ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCA_PLL                            ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; P20      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; P23      ;            ; --       ; VCCR_GXBL1D                         ; power  ;                         ; 0.95V          ; --           ;                 ; --       ; --           ;
; P24      ;            ; --       ; VCCR_GXBL1D                         ; power  ;                         ; 0.95V          ; --           ;                 ; --       ; --           ;
; P25      ; 80         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; P26      ; 81         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; P27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R1       ; 434        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; R2       ; 429        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R4       ; 407        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; R5       ; 406        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; R6       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; NC                                  ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCCERAM                             ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCCERAM                             ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R20      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; R21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R23      ; 83         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; R24      ; 82         ; 1D       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; R25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; R27      ; 78         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; R28      ; 79         ; 1D       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; T1       ; 435        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; T2       ; 431        ; 3B       ; source_out[13]                      ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; T3       ; 430        ; 3B       ; source_out[13](n)                   ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; T4       ; 409        ; 3B       ; source_out[4]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; T5       ;            ; 3B       ; VCCIO3B                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; T6       ; 405        ; 3B       ; source_out[0]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; T7       ; 404        ; 3B       ; source_out[0](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; T8       ; 403        ; 3B       ; source_out[1]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; T9       ; 402        ; 3B       ; source_out[1](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; T10      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDSENSE                            ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCLSENSE                           ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; T14      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCCH_GXBL                           ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; T23      ;            ; --       ; VCCT_GXBL1C                         ; gnd    ;                         ; GND            ; --           ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCCT_GXBL1C                         ; gnd    ;                         ; GND            ; --           ;                 ; --       ; --           ;
; T25      ; 88         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; T26      ; 89         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; T27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; T28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U1       ; 438        ; 3B       ; source_out[11](n)                   ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; U2       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U3       ; 437        ; 3B       ; source_out[12]                      ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; U4       ; 436        ; 3B       ; source_out[12](n)                   ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; U5       ; 408        ; 3B       ; source_out[4](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; U6       ; 441        ; 3B       ; source_out[2]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; U7       ;            ; 3B       ; VCCIO3B                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; U8       ; 411        ; 3B       ; source_out[5]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; U9       ;            ; 3B       ; VREFB3BN0                           ; power  ;                         ; GND            ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U11      ;            ; --       ; VCCP                                ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U13      ;            ; --       ; VCCP                                ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCCP                                ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U20      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U23      ; 85         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; U24      ; 84         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; U25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; U27      ; 86         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; U28      ; 87         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; V1       ; 439        ; 3B       ; source_out[11]                      ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; V2       ; 444        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; V3       ; 446        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; V4       ;            ; 3B       ; VCCIO3B                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; V5       ; 443        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; V6       ; 442        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; V7       ; 440        ; 3B       ; source_out[2](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; V8       ; 410        ; 3B       ; source_out[5](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; V9       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; V10      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; V12      ;            ; --       ; VCCPT                               ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; V17      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCCPT                               ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; V22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; V23      ;            ; --       ; VCCR_GXBL1C                         ; power  ;                         ; 0.95V          ; --           ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCCR_GXBL1C                         ; power  ;                         ; 0.95V          ; --           ;                 ; --       ; --           ;
; V25      ; 92         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; V26      ; 93         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; V28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; W2       ; 445        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; W3       ; 447        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; W4       ; 449        ; 3A       ; source_out[6]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; W5       ; 455        ; 3A       ; source_out[9]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCIO3A                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; W7       ; 450        ; 3A       ; source_out[7](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; W8       ; 451        ; 3A       ; source_out[7]                       ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; W9       ;            ; 3A       ; VREFB3AN0                           ; power  ;                         ; GND            ; --           ;                 ; --       ; --           ;
; W10      ; 497        ; CSS      ; altera_reserved_tdo                 ; output ; 1.8 V                   ; 0V             ; --           ; N               ; no       ; Off          ;
; W11      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCCBAT                              ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPGM                              ; power  ;                         ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; W15      ;            ; 2A       ; VREFB2AN0                           ; power  ;                         ; GND            ; --           ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; W17      ;            ; 2J       ; VREFB2JN0                           ; power  ;                         ; GND            ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                                 ; power  ;                         ; 0.9V           ; --           ;                 ; --       ; --           ;
; W20      ; 223        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; W21      ; 222        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; W22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; W23      ; 111        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; W24      ; 110        ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; W25      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; W26      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; W27      ; 90         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; W28      ; 91         ; 1C       ; GXB_NC                              ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; Y1       ; 457        ; 3A       ; source_out[10]                      ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; Y2       ; 456        ; 3A       ; source_out[10](n)                   ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; Y3       ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; Y4       ; 448        ; 3A       ; source_out[6](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; Y5       ; 454        ; 3A       ; source_out[9](n)                    ; output ; Differential 1.2-V SSTL ; 1.2V           ; --           ; Y               ; no       ; Off          ;
; Y6       ; 452        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; Y7       ; 453        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; Y8       ;            ; 3A       ; VCCIO3A                             ; power  ;                         ; 1.2V           ; --           ;                 ; --       ; --           ;
; Y9       ; 500        ; CSS      ; altera_reserved_tck                 ; input  ; 1.8 V                   ; 0V             ; --           ; N               ; no       ; Off          ;
; Y10      ;            ;          ; DNU                                 ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; Y11      ;            ;          ; DNU                                 ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; DNU                                 ;        ;                         ;                ; --           ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCCPGM                              ; power  ;                         ; 1.2V/1.5V/1.8V ; --           ;                 ; --       ; --           ;
; Y15      ; 290        ; 2A       ; ~ALTERA_CLKUSR~ / RESERVED_INPUT    ; input  ; 1.8 V                   ; 1.2V           ; --           ; N               ; no       ; Off          ;
; Y16      ; 291        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.2V           ; --           ;                 ; no       ; On           ;
; Y17      ; 226        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y18      ;            ; 2J       ; VCCIO2J                             ; power  ;                         ; 1.8V           ; --           ;                 ; --       ; --           ;
; Y19      ; 228        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y20      ; 229        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y21      ; 220        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP     ;        ;                         ; 1.8V           ; --           ;                 ; no       ; On           ;
; Y22      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; Y25      ; 96         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; Y26      ; 97         ; 1C       ; GXB_GND*                            ;        ;                         ; 0V             ; --           ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
; Y28      ;            ;          ; GND                                 ; gnd    ;                         ;                ; --           ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------+--------+-------------------------+----------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------+
; PLL Usage Summary                                                                 ;
+-------------------------------------------------------+---------------------------+
;                                                       ;                           ;
+-------------------------------------------------------+---------------------------+
; genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst ;                           ;
;     -- PLL Location                                   ; IOPLL_3B                  ;
;     -- PLL Bandwidth                                  ; low                       ;
;         -- PLL Bandwidth Range                        ; 1390000 to 670000 Hz      ;
;     -- Reference Clock Frequency                      ; 40.0 MHz                  ;
;     -- PLL VCO Frequency                              ; 600.0 MHz                 ;
;     -- PLL Operation Mode                             ; direct                    ;
;     -- PLL Enable                                     ; On                        ;
;     -- M Counter                                      ; 15                        ;
;     -- N Counter                                      ; 1                         ;
;     -- Delay Chain Setting                            ; 0                         ;
;     -- PLL Refclk Select                              ;                           ;
;             -- PLL Reference Clock Input 0 source     ; pll_clkin_0_src_ioclkin_0 ;
;             -- PLL Reference Clock Input 1 source     ; pll_clkin_1_src_ioclkin_0 ;
;             -- CLKIN(0) source                        ; FMCAclk40~input           ;
;             -- CLKIN(1) source                        ; N/A                       ;
;             -- CLKIN(2) source                        ; N/A                       ;
;             -- CLKIN(3) source                        ; N/A                       ;
;             -- CORE_REFCLK source                     ; N/A                       ;
;             -- PLL_CASCADE_IN source                  ; N/A                       ;
;     -- PLL Output Counter 0                           ;                           ;
;             -- Output Clock Frequency                 ; 40.0 MHz                  ;
;             -- Duty Cycle                             ; 50                        ;
;             -- Phase Shift                            ; 0 ps                      ;
;             -- C Counter Odd Divider Even Duty Enable ; On                        ;
;             -- C Counter                              ; 15                        ;
;             -- C Counter PH Mux PRST                  ; 0                         ;
;             -- C Counter PRST                         ; 1                         ;
;             -- C Counter Delay Chain Setting          ; 0                         ;
;             -- LVDS Delay Chain Setting               ; 0                         ;
;     -- PLL Output Counter 1                           ;                           ;
;             -- Output Clock Frequency                 ; 40.0 MHz                  ;
;             -- Duty Cycle                             ; 50                        ;
;             -- Phase Shift                            ; 0 ps                      ;
;             -- C Counter Odd Divider Even Duty Enable ; On                        ;
;             -- C Counter                              ; 15                        ;
;             -- C Counter PH Mux PRST                  ; 0                         ;
;             -- C Counter PRST                         ; 1                         ;
;             -- C Counter Delay Chain Setting          ; 0                         ;
;             -- LVDS Delay Chain Setting               ; 0                         ;
;                                                       ;                           ;
+-------------------------------------------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Assignment Warnings                                                    ;
+-------------------------------------+--------------------------------------+
; Pin Name                            ; Reason                               ;
+-------------------------------------+--------------------------------------+
; led[0]                              ; Missing drive strength and slew rate ;
; led[1]                              ; Missing drive strength and slew rate ;
; trigger                             ; Missing drive strength and slew rate ;
; source_out[0]                       ; Missing drive strength and slew rate ;
; source_out[1]                       ; Missing drive strength and slew rate ;
; source_out[2]                       ; Missing drive strength and slew rate ;
; source_out[3]                       ; Missing drive strength and slew rate ;
; source_out[4]                       ; Missing drive strength and slew rate ;
; source_out[5]                       ; Missing drive strength and slew rate ;
; source_out[6]                       ; Missing drive strength and slew rate ;
; source_out[7]                       ; Missing drive strength and slew rate ;
; source_out[8]                       ; Missing drive strength and slew rate ;
; source_out[9]                       ; Missing drive strength and slew rate ;
; source_out[10]                      ; Missing drive strength and slew rate ;
; source_out[11]                      ; Missing drive strength and slew rate ;
; source_out[12]                      ; Missing drive strength and slew rate ;
; source_out[13]                      ; Missing drive strength and slew rate ;
; source_out[14]                      ; Missing drive strength and slew rate ;
; source_out[15]                      ; Missing drive strength and slew rate ;
; auto_stp_external_storage_qualifier ; Incomplete set of assignments        ;
; source_out[0](n)                    ; Incomplete set of assignments        ;
; source_out[1](n)                    ; Incomplete set of assignments        ;
; source_out[2](n)                    ; Incomplete set of assignments        ;
; source_out[3](n)                    ; Incomplete set of assignments        ;
; source_out[4](n)                    ; Incomplete set of assignments        ;
; source_out[5](n)                    ; Missing drive strength and slew rate ;
; source_out[6](n)                    ; Incomplete set of assignments        ;
; source_out[7](n)                    ; Incomplete set of assignments        ;
; source_out[8](n)                    ; Incomplete set of assignments        ;
; source_out[9](n)                    ; Incomplete set of assignments        ;
; source_out[10](n)                   ; Missing drive strength and slew rate ;
; source_out[11](n)                   ; Missing drive strength and slew rate ;
; source_out[12](n)                   ; Missing drive strength and slew rate ;
; source_out[13](n)                   ; Missing drive strength and slew rate ;
; source_out[14](n)                   ; Missing drive strength and slew rate ;
; source_out[15](n)                   ; Missing drive strength and slew rate ;
; auto_stp_external_storage_qualifier ; Missing location assignment          ;
+-------------------------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+----------------------+
; Name                                                                                                                                                                                                                                                                 ; Location                   ; Fan-Out ; Usage                      ; Global Resource Used ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+----------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|collect_data                                                                                                                ; Unassigned                 ; 2       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|final_trigger_set~0                                                                                 ; Unassigned                 ; 31      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|i143~0                                                                                              ; Unassigned                 ; 31      ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|i15                                                                                                 ; Unassigned                 ; 36      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|i199~1                                                                                              ; Unassigned                 ; 16      ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|last_buffer_write_address_sig[14]~1                                                                 ; Unassigned                 ; 15      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|i106~1                                                                                ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|i42~0                                                                                 ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out                                                                ; Unassigned                 ; 362     ; Async. clear               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated|rtl~0                                 ; Unassigned                 ; 31      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated|rtl~1                                 ; Unassigned                 ; 31      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|xraddr[0]                                                     ; Unassigned                 ; 31      ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|decode2|rtl~0                                                   ; Unassigned                 ; 86      ; Clock enable, Write enable ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|decode2|rtl~1                                                   ; Unassigned                 ; 86      ; Clock enable, Write enable ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|altdpram_outclocken                                                                                                        ; Unassigned                 ; 32      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|altsyncram_clocken1                                                                                                        ; Unassigned                 ; 173     ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|cdr~0                                                                                                                      ; Unassigned                 ; 17      ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                                                                               ; Unassigned                 ; 285     ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|i62~1                                                                                                           ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|i70~1                                                                                                           ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i249                                                                                                                       ; Unassigned                 ; 32      ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i250                                                                                                                       ; Unassigned                 ; 32      ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i349~0                                                                                                                     ; Unassigned                 ; 32      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i5                                                                                                                         ; Unassigned                 ; 6       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                                                  ; Unassigned                 ; 172     ; Async. clear, Sync. clear  ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|sdr                                                                                                                        ; Unassigned                 ; 31      ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_shift_enable~1                                                                                                      ; Unassigned                 ; 17      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|acq_buf_read_reset~0                                              ; Unassigned                 ; 15      ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|rtl~0 ; Unassigned                 ; 7       ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|lpm_counter_acq_data_clocken~0                                    ; Unassigned                 ; 15      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|lpm_counter_status_read_addr_clocken~0                            ; Unassigned                 ; 1       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|offload_shift_ena                                                 ; Unassigned                 ; 93      ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated|rtl~0               ; Unassigned                 ; 5       ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_buf_read_reset~0                                           ; Unassigned                 ; 1       ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_offload_shift_ena                                          ; Unassigned                 ; 5       ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_ram_shift_load                                             ; Unassigned                 ; 30      ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_read_pointer_counter|auto_generated|rtl~0                  ; Unassigned                 ; 1       ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc|i41~0                                                                                             ; Unassigned                 ; 13      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_calc_reset                                                                                                     ; Unassigned                 ; 13      ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[0]~0                                                                                                 ; Unassigned                 ; 16      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                                                   ; JTAG_X74_Y0_N2             ; 853     ; Clock                      ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                                                   ; JTAG_X74_Y0_N2             ; 23      ; Sync. clear                ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|Decoder_0~0                                                                                                                                                                          ; Unassigned                 ; 10      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                                              ; Unassigned                 ; 25      ; Async. clear               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i106~2                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg|i98~1                                                                                                                                                                   ; Unassigned                 ; 5       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i104~0                                                                                                                                                                               ; Unassigned                 ; 3       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i283~3                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i302~0                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]~0                                                                                                                                                      ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~1                                                                                                                                                                        ; Unassigned                 ; 9       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|mix_writedata[3]~1                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                                                                      ; Unassigned                 ; 200     ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                                                  ; Unassigned                 ; 14      ; Async. clear               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                                                 ; Unassigned                 ; 12      ; Clock enable               ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]                                                                                                                                                                  ; Unassigned                 ; 55      ; Sync. load                 ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                  ; Unassigned                 ; 55      ; Async. clear               ;                      ;
; d_sw_inst0|i6~4                                                                                                                                                                                                                                                      ; Unassigned                 ; 18      ; Sync. clear                ;                      ;
; d_sw_inst1|i6~2                                                                                                                                                                                                                                                      ; Unassigned                 ; 18      ; Sync. clear                ;                      ;
; genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]                                                                                                                                                                                                                 ; IOPLL_3B                   ; 1390    ; Clock                      ;                      ;
; r_LED_1[1]                                                                                                                                                                                                                                                           ; Unassigned                 ; 18      ; Sync. load                 ;                      ;
; source_out[0]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y39_N75 ; 1       ; Output enable              ;                      ;
; source_out[0]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y39_N75 ; 1       ; Output enable              ;                      ;
; source_out[10]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y8_N75  ; 1       ; Output enable              ;                      ;
; source_out[10]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y8_N75  ; 1       ; Output enable              ;                      ;
; source_out[11]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y41_N30 ; 1       ; Output enable              ;                      ;
; source_out[11]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y41_N30 ; 1       ; Output enable              ;                      ;
; source_out[12]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y43_N30 ; 1       ; Output enable              ;                      ;
; source_out[12]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y43_N30 ; 1       ; Output enable              ;                      ;
; source_out[13]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y37_N45 ; 1       ; Output enable              ;                      ;
; source_out[13]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y37_N45 ; 1       ; Output enable              ;                      ;
; source_out[14]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y39_N60 ; 1       ; Output enable              ;                      ;
; source_out[14]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y39_N60 ; 1       ; Output enable              ;                      ;
; source_out[15]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y41_N45 ; 1       ; Output enable              ;                      ;
; source_out[15]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                             ; PSEUDODIFFOUT_X102_Y41_N45 ; 1       ; Output enable              ;                      ;
; source_out[1]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y41_N75 ; 1       ; Output enable              ;                      ;
; source_out[1]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y41_N75 ; 1       ; Output enable              ;                      ;
; source_out[2]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y39_N30 ; 1       ; Output enable              ;                      ;
; source_out[2]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y39_N30 ; 1       ; Output enable              ;                      ;
; source_out[3]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y6_N75  ; 1       ; Output enable              ;                      ;
; source_out[3]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y6_N75  ; 1       ; Output enable              ;                      ;
; source_out[4]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y35_N75 ; 1       ; Output enable              ;                      ;
; source_out[4]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y35_N75 ; 1       ; Output enable              ;                      ;
; source_out[5]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y33_N75 ; 1       ; Output enable              ;                      ;
; source_out[5]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y33_N75 ; 1       ; Output enable              ;                      ;
; source_out[6]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y16_N75 ; 1       ; Output enable              ;                      ;
; source_out[6]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y16_N75 ; 1       ; Output enable              ;                      ;
; source_out[7]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y14_N75 ; 1       ; Output enable              ;                      ;
; source_out[7]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y14_N75 ; 1       ; Output enable              ;                      ;
; source_out[8]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y12_N60 ; 1       ; Output enable              ;                      ;
; source_out[8]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y12_N60 ; 1       ; Output enable              ;                      ;
; source_out[9]~output_pseudo_diff_oe_neg                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y10_N75 ; 1       ; Output enable              ;                      ;
; source_out[9]~output_pseudo_diff_oe_pos                                                                                                                                                                                                                              ; PSEUDODIFFOUT_X102_Y10_N75 ; 1       ; Output enable              ;                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                             ;
+------------------------------------------------------+----------+---------+-------------+----------------+----------------------+
; Name                                                 ; Location ; Fan-Out ; Signal Type ; Promotion Type ; Global Resource Used ;
+------------------------------------------------------+----------+---------+-------------+----------------+----------------------+
; genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0] ; IOPLL_3B ; 1390    ; Global      ; Required       ; Global Clock Region  ;
+------------------------------------------------------+----------+---------+-------------+----------------+----------------------+


+-------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                   ;
+----------------------------------------+--------------------------------------------------------------+
; Property                               ; Value                                                        ;
+----------------------------------------+--------------------------------------------------------------+
; Name                                   ; genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]         ;
;     -- Source Type                     ; I/O PLL                                                      ;
;     -- Source Location                 ; IOPLL_3B                                                     ;
;     -- Fan-Out                         ; 1390                                                         ;
;     -- Promotion Type                  ; Required Promotion                                           ;
;     -- Global Buffer                   ; genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0 ;
;     -- Global Buffer Location          ; CLKCTRL_3B_G_I22                                             ;
;     -- Global Signal Type              ; Global                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                         ;
;     -- Clock Region Line               ; 22                                                           ;
+----------------------------------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                               ;
+-------------------------------------------------------+-------------------------+-------------------------+
; Statistic                                             ; |                       ; auto_fab_0              ;
+-------------------------------------------------------+-------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 678.0 / 80330 ( < 1 % ) ; 586.5 / 80330 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 865.5 / 80330 ( 1 % )   ; 762.5 / 80330 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 189.0 / 80330 ( < 1 % ) ; 177.0 / 80330 ( < 1 % ) ;
;     [C] Estimate of ALMs unavailable                  ; 1.5 / 80330 ( < 1 % )   ; 1.0 / 80330 ( < 1 % )   ;
; ALMs used for memory                                  ; 0.0                     ; 0.0                     ;
; Combinational ALUTs                                   ; 703                     ; 540                     ;
; Dedicated Logic Registers                             ; 1899 / 321320 ( < 1 % ) ; 1696 / 321320 ( < 1 % ) ;
; I/O Registers                                         ; 0                       ; 0                       ;
; Block Memory Bits                                     ; 2818048                 ; 2818048                 ;
; M20Ks                                                 ; 172 / 587 ( 29 % )      ; 172 / 587 ( 29 % )      ;
; DSP Blocks                                            ; 0 / 192 ( 0 % )         ; 0 / 192 ( 0 % )         ;
; Pins                                                  ; 42                      ; 0                       ;
; Virtual Pins                                          ; 0                       ; 0                       ;
; IOPLLs                                                ; 1                       ; 0                       ;
;                                                       ;                         ;                         ;
; Region Placement                                      ; -                       ; -                       ;
;                                                       ;                         ;                         ;
; Partition Ports                                       ;                         ;                         ;
;     -- Input Ports                                    ; 9                       ; 293                     ;
;     -- Output Ports                                   ; 20                      ; 4                       ;
;                                                       ;                         ;                         ;
; Connections                                           ;                         ;                         ;
;     -- Input Connections                              ; 1479                    ; 4                       ;
;     -- Registered Input Connections                   ; 80                      ; 1                       ;
;     -- Output Connections                             ; 4                       ; 1479                    ;
;     -- Registered Output Connections                  ; 0                       ; 1186                    ;
;                                                       ;                         ;                         ;
; Internal Connections                                  ;                         ;                         ;
;     -- Total Connections                              ; 3462                    ; 16069                   ;
;     -- Registered Connections                         ; 423                     ; 12441                   ;
;                                                       ;                         ;                         ;
; External Connections                                  ;                         ;                         ;
;     -- |                                              ; 0                       ; 1483                    ;
;     -- auto_fab_0                                     ; 1483                    ; 0                       ;
+-------------------------------------------------------+-------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                 ;
+--------------------------------------------------------------------+---------+------------------+
; Name                                                               ; Fan-Out ; Physical Fan-Out ;
+--------------------------------------------------------------------+---------+------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck ; 853     ; 246              ;
+--------------------------------------------------------------------+---------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32768        ; 86           ; 32768        ; 86           ; yes                    ; no                      ; yes                    ; no                      ; 2818048 ; 32768                       ; 86                          ; 32768                       ; 86                          ; 2818048             ; 172         ; 0     ; None ; M20K_X94_Y7_N0, M20K_X94_Y6_N0, M20K_X30_Y6_N0, M20K_X30_Y13_N0, M20K_X30_Y12_N0, M20K_X30_Y7_N0, M20K_X94_Y9_N0, M20K_X94_Y12_N0, M20K_X20_Y4_N0, M20K_X30_Y8_N0, M20K_X94_Y18_N0, M20K_X58_Y21_N0, M20K_X40_Y34_N0, M20K_X40_Y17_N0, M20K_X64_Y28_N0, M20K_X30_Y22_N0, M20K_X40_Y16_N0, M20K_X30_Y15_N0, M20K_X94_Y10_N0, M20K_X94_Y11_N0, M20K_X58_Y10_N0, M20K_X58_Y38_N0, M20K_X64_Y38_N0, M20K_X64_Y35_N0, M20K_X94_Y36_N0, M20K_X94_Y26_N0, M20K_X58_Y35_N0, M20K_X40_Y35_N0, M20K_X40_Y28_N0, M20K_X40_Y24_N0, M20K_X64_Y20_N0, M20K_X64_Y3_N0, M20K_X94_Y17_N0, M20K_X94_Y16_N0, M20K_X94_Y21_N0, M20K_X94_Y25_N0, M20K_X64_Y21_N0, M20K_X64_Y25_N0, M20K_X58_Y16_N0, M20K_X58_Y15_N0, M20K_X64_Y29_N0, M20K_X94_Y29_N0, M20K_X64_Y19_N0, M20K_X58_Y19_N0, M20K_X30_Y17_N0, M20K_X64_Y12_N0, M20K_X64_Y15_N0, M20K_X40_Y29_N0, M20K_X94_Y22_N0, M20K_X94_Y23_N0, M20K_X58_Y9_N0, M20K_X58_Y18_N0, M20K_X58_Y11_N0, M20K_X58_Y17_N0, M20K_X64_Y16_N0, M20K_X64_Y27_N0, M20K_X40_Y25_N0, M20K_X64_Y11_N0, M20K_X64_Y26_N0, M20K_X64_Y8_N0, M20K_X40_Y5_N0, M20K_X58_Y5_N0, M20K_X20_Y2_N0, M20K_X20_Y1_N0, M20K_X94_Y28_N0, M20K_X64_Y40_N0, M20K_X64_Y17_N0, M20K_X58_Y25_N0, M20K_X58_Y36_N0, M20K_X58_Y40_N0, M20K_X64_Y30_N0, M20K_X58_Y31_N0, M20K_X58_Y29_N0, M20K_X58_Y28_N0, M20K_X64_Y32_N0, M20K_X58_Y32_N0, M20K_X64_Y31_N0, M20K_X58_Y33_N0, M20K_X94_Y32_N0, M20K_X94_Y33_N0, M20K_X58_Y37_N0, M20K_X40_Y36_N0, M20K_X40_Y32_N0, M20K_X40_Y33_N0, M20K_X40_Y37_N0, M20K_X58_Y39_N0, M20K_X64_Y37_N0, M20K_X64_Y39_N0, M20K_X64_Y33_N0, M20K_X64_Y34_N0, M20K_X94_Y30_N0, M20K_X94_Y27_N0, M20K_X64_Y36_N0, M20K_X94_Y31_N0, M20K_X64_Y18_N0, M20K_X40_Y18_N0, M20K_X40_Y14_N0, M20K_X58_Y14_N0, M20K_X40_Y20_N0, M20K_X30_Y20_N0, M20K_X40_Y3_N0, M20K_X40_Y2_N0, M20K_X58_Y34_N0, M20K_X30_Y18_N0, M20K_X30_Y10_N0, M20K_X40_Y11_N0, M20K_X40_Y1_N0, M20K_X40_Y4_N0, M20K_X40_Y19_N0, M20K_X58_Y22_N0, M20K_X58_Y6_N0, M20K_X58_Y30_N0, M20K_X64_Y22_N0, M20K_X58_Y20_N0, M20K_X40_Y31_N0, M20K_X40_Y13_N0, M20K_X40_Y23_N0, M20K_X58_Y23_N0, M20K_X40_Y6_N0, M20K_X58_Y2_N0, M20K_X58_Y3_N0, M20K_X64_Y6_N0, M20K_X40_Y9_N0, M20K_X58_Y24_N0, M20K_X40_Y30_N0, M20K_X58_Y26_N0, M20K_X64_Y4_N0, M20K_X30_Y9_N0, M20K_X40_Y12_N0, M20K_X58_Y12_N0, M20K_X58_Y7_N0, M20K_X58_Y1_N0, M20K_X64_Y7_N0, M20K_X64_Y10_N0, M20K_X64_Y9_N0, M20K_X40_Y15_N0, M20K_X58_Y8_N0, M20K_X58_Y4_N0, M20K_X40_Y7_N0, M20K_X30_Y21_N0, M20K_X94_Y20_N0, M20K_X94_Y24_N0, M20K_X94_Y13_N0, M20K_X94_Y14_N0, M20K_X64_Y23_N0, M20K_X40_Y21_N0, M20K_X30_Y11_N0, M20K_X30_Y14_N0, M20K_X94_Y15_N0, M20K_X94_Y19_N0, M20K_X40_Y26_N0, M20K_X40_Y27_N0, M20K_X64_Y5_N0, M20K_X58_Y13_N0, M20K_X64_Y14_N0, M20K_X64_Y13_N0, M20K_X30_Y19_N0, M20K_X30_Y16_N0, M20K_X40_Y8_N0, M20K_X20_Y8_N0, M20K_X94_Y5_N0, M20K_X94_Y8_N0, M20K_X20_Y3_N0, M20K_X40_Y10_N0, M20K_X30_Y5_N0, M20K_X20_Y5_N0, M20K_X58_Y27_N0, M20K_X64_Y24_N0, M20K_X64_Y1_N0, M20K_X20_Y6_N0, M20K_X64_Y2_N0, M20K_X40_Y22_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                                   ;
+-----------------------+-------------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                                ;
+-----------------------+-------------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X20_Y1_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X20_Y2_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X20_Y3_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X20_Y4_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X20_Y5_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X20_Y6_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X20_Y8_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y10_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y11_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y12_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y13_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y14_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y15_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y16_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y17_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y18_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y19_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y20_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y21_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y22_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y5_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y6_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y7_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y8_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X30_Y9_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y10_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y11_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y12_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y13_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y14_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y15_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y16_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y17_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y18_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y19_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y1_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y20_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y21_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y22_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y23_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y24_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y25_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y26_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y27_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y28_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y29_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y2_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y30_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y31_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y32_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y33_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y34_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y35_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y36_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y37_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y3_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y4_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y5_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y6_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y7_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y8_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X40_Y9_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y10_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y11_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y12_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y13_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y14_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y15_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y16_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y17_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y18_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y19_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y1_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y20_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y21_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y22_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y23_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y24_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y25_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y26_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y27_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y28_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y29_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y2_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y30_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y31_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y32_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y33_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y34_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y35_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y36_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y37_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y38_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y39_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y3_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y40_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y4_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y5_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y6_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y7_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y8_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X58_Y9_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y10_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y11_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y12_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y13_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y14_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y15_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y16_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y17_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y18_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y19_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y1_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y20_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y21_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y22_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y23_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y24_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y25_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y26_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y27_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y28_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y29_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y2_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y30_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y31_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y32_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y33_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y34_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y35_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y36_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y37_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y38_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y39_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y3_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y40_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y4_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y5_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y6_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y7_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y8_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X64_Y9_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y10_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y11_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y12_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y13_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y14_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y15_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y16_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y17_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y18_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y19_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y20_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y21_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y22_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y23_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y24_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y25_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y26_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y27_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y28_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y29_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y30_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y31_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y32_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y33_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y36_N0       ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y5_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y6_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y7_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y8_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
; M20K_X94_Y9_N0        ; 16384                   ; 80.0                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ALTSYNCRAM ;
+-----------------------+-------------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 678 / 80,330           ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 678                    ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 867 / 80,330           ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 265                    ;       ;
;         [b] ALMs used for LUT logic                         ; 169                    ;       ;
;         [c] ALMs used for registers                         ; 433                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 191 / 80,330           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 2 / 80,330             ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ;       ;
;         [c] Due to LAB input limits                         ; 2                      ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 206 / 8,033            ; 3 %   ;
;     -- Logic LABs                                           ; 206                    ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 703                    ;       ;
;     -- 7 input functions                                    ; 87                     ;       ;
;     -- 6 input functions                                    ; 94                     ;       ;
;     -- 5 input functions                                    ; 133                    ;       ;
;     -- 4 input functions                                    ; 40                     ;       ;
;     -- <=3 input functions                                  ; 349                    ;       ;
; Combinational ALUT usage for route-throughs                 ; 717                    ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 1,910                  ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 1,394 / 160,660        ; < 1 % ;
;         -- Secondary logic registers                        ; 516 / 160,660          ; < 1 % ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 1,899                  ;       ;
;         -- Routing optimization registers                   ; 11                     ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 148                    ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 0                      ;       ;
; I/O pins                                                    ; 42 / 340               ; 12 %  ;
;     -- Clock pins                                           ; 1 / 16                 ; 6 %   ;
;     -- Dedicated input pins                                 ; 3 / 35                 ; 9 %   ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 172 / 587              ; 29 %  ;
; Total MLAB memory bits                                      ; 0                      ;       ;
; Total block memory bits                                     ; 2,818,048 / 12,021,760 ; 23 %  ;
; Total block memory implementation bits                      ; 3,522,560 / 12,021,760 ; 29 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 192                ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 1 / 6                  ; 17 %  ;
; FPLLs                                                       ; 0 / 8                  ; 0 %   ;
; Global signals                                              ; 1                      ;       ;
;     -- Global clocks                                        ; 1 / 32                 ; 3 %   ;
;     -- Regional clocks                                      ; 0 / 8                  ; 0 %   ;
;     -- Periphery clocks                                     ; 0 / 144                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                  ; 0 %   ;
; PCIe Hard IPs                                               ; 0 / 1                  ; 0 %   ;
; HSSI RX PCSs                                                ; 0 / 12                 ; 0 %   ;
; HSSI PMA RX DESERs                                          ; 0 / 12                 ; 0 %   ;
; HSSI TX PCSs                                                ; 0 / 12                 ; 0 %   ;
; HSSI PMA TX SERs                                            ; 0 / 12                 ; 0 %   ;
; HSSI CDR PLL                                                ; 0 / 12                 ; 0 %   ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 0 / 12                 ; 0 %   ;
; HSSI ATX PLL                                                ; 0 / 4                  ; 0 %   ;
; Impedance control blocks                                    ; 1 / 7                  ; 14 %  ;
; Average interconnect usage (total/H/V)                      ; 4.4% / 5.5% / 2.6%     ;       ;
; Peak interconnect usage (total/H/V)                         ; 31.0% / 32.5% / 28.5%  ;       ;
; Maximum fan-out                                             ; 1395                   ;       ;
; Highest non-global fan-out                                  ; 859                    ;       ;
; Total fan-out                                               ; 14306                  ;       ;
; Average fan-out                                             ; 4.66                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; Compilation Hierarchy Node                                                            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                        ; Entity Name                                                           ; Library Name      ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; |                                                                                     ; 678.0 (2.3)          ; 865.5 (2.3)                      ; 189.0 (0.0)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 703 (5)             ; 1910 (4)                  ; 0 (0)         ; 2818048           ; 172   ; 0          ; 42   ; 0            ; 1 (0)  ; |                                                                                                                                                                                                                                                                                          ; test1280M                                                             ; altera_work       ;
;    |auto_fab_0|                                                                       ; 586.5 (1.0)          ; 762.5 (1.0)                      ; 177.0 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 540 (2)             ; 1706 (0)                  ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                 ; alt_sld_fab_0                                                         ; N/A               ;
;       |alt_sld_fab_0|                                                                 ; 585.5 (0.0)          ; 761.5 (0.0)                      ; 177.0 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 538 (0)             ; 1706 (0)                  ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                   ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                ; N/A               ;
;          |alt_sld_fab_0|                                                              ; 585.5 (0.0)          ; 761.5 (0.0)                      ; 177.0 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 538 (0)             ; 1706 (0)                  ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                     ; alt_sld_fab_0_alt_sld_fab_1920_s7khtgi                                ; N/A               ;
;             |auto_signaltap_auto_signaltap_0|                                         ; 526.5 (0.0)          ; 696.0 (0.0)                      ; 170.5 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 452 (0)             ; 1615 (0)                  ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0                                                                                                                                                                                                                     ; altera_signaltap_agent_wrapper                                        ; N/A               ;
;                |sld_signaltap_inst|                                                   ; 526.5 (12.3)         ; 696.0 (45.5)                     ; 170.5 (33.2)                                      ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 452 (0)             ; 1615 (170)                ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst                                                                                                                                                                                                  ; sld_signaltap                                                         ; N/A               ;
;                   |sld_signaltap_body|                                                ; 514.3 (0.0)          ; 650.5 (0.0)                      ; 137.3 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 452 (0)             ; 1445 (0)                  ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body                                                                                                                                                                               ; sld_signaltap_impl                                                    ; N/A               ;
;                      |sld_signaltap_body|                                             ; 514.3 (0.0)          ; 650.5 (0.0)                      ; 137.3 (0.0)                                       ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 452 (0)             ; 1445 (0)                  ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body                                                                                                                                                            ; sld_signaltap_jtag                                                    ; N/A               ;
;                         |acq_core|                                                    ; 267.1 (94.9)         ; 375.6 (136.5)                    ; 108.5 (41.6)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 207 (11)            ; 1054 (500)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core                                                                                                                                                   ; sld_stp_acq_core                                                      ; N/A               ;
;                            |ela_control|                                              ; 114.3 (1.1)          ; 164.1 (2.2)                      ; 49.8 (1.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (2)             ; 450 (5)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control                                                                                                                                       ; sld_ela_control                                                       ; N/A               ;
;                               |basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|   ; 96.8 (0.0)           ; 146.0 (0.0)                      ; 49.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 429 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm                                                                                   ; sld_ela_basic_multi_level_trigger                                     ; N/A               ;
;                                  |trigger_condition_deserialize|                      ; 31.7 (31.7)          ; 73.9 (73.9)                      ; 42.2 (42.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 259 (259)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize                                                     ; LPM_SHIFTREG                                                          ; N/A               ;
;                                  |trigger_modules_gen[0].trigger_match|               ; 65.1 (0.0)           ; 72.2 (0.0)                       ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 170 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match                                              ; sld_mbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[0].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[0].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[10].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[10].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[11].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[11].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[12].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[12].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[13].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[13].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[14].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[14].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[15].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[15].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[16].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[16].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[17].sm1|    ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[17].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[18].sm1|    ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[18].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[19].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[19].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[1].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[1].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[20].sm1|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[20].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[21].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[21].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[22].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[22].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[23].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[23].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[24].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[24].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[25].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[25].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[26].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[26].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[27].sm1|    ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[27].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[28].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[28].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[29].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[29].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[2].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[2].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[30].sm1|    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[30].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[31].sm1|    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[31].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[32].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[32].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[33].sm1|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[33].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[34].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[34].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[35].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[35].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[36].sm1|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[36].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[37].sm1|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[37].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[38].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[38].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[39].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[39].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[3].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[3].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[40].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[40].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[41].sm1|    ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[41].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[42].sm1|    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[42].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[43].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[43].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[44].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[44].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[45].sm1|    ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[45].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[46].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[46].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[47].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[47].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[48].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[48].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[49].sm1|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[49].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[4].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[4].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[50].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[50].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[51].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[51].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[52].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[52].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[53].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[53].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[54].sm1|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[54].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[55].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[55].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[56].sm1|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[56].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[57].sm1|    ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[57].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[58].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[58].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[59].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[59].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[5].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[5].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[60].sm1|    ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[60].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[61].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[61].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[62].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[62].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[63].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[63].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[64].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[64].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[65].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[65].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[66].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[66].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[67].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[67].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[68].sm1|    ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[68].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[69].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[69].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[6].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[6].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[70].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[70].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[71].sm1|    ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[71].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[72].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[72].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[73].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[73].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[74].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[74].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[75].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[75].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[76].sm1|    ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[76].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[77].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[77].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[78].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[78].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[79].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[79].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[7].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[7].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[80].sm1|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[80].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[81].sm1|    ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[81].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[82].sm1|    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[82].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[83].sm1|    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[83].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[84].sm1|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[84].sm1 ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[8].sm1|     ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[8].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                                     |gen_sbpmg_pipeline_less_than_two.sm0[9].sm1|     ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_modules_gen[0].trigger_match|gen_sbpmg_pipeline_less_than_two.sm0[9].sm1  ; sld_sbpmg                                                             ; N/A               ;
;                               |builtin.ela_trigger_flow_mgr_entity|                   ; 14.6 (11.9)          ; 14.6 (11.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity                                                                                                   ; sld_ela_trigger_flow_mgr                                              ; N/A               ;
;                                  |trigger_config_deserialize|                         ; 0.0 (0.0)            ; 2.8 (2.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize                                                                        ; LPM_SHIFTREG                                                          ; N/A               ;
;                               |storage_on_enable_bit.trigger_condition_deserialize|   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_on_enable_bit.trigger_condition_deserialize                                                                                   ; LPM_SHIFTREG                                                          ; N/A               ;
;                               |trigger_config_deserialize|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|trigger_config_deserialize                                                                                                            ; LPM_SHIFTREG                                                          ; N/A               ;
;                            |segment_offset_config_deserialize|                        ; 3.7 (3.7)            ; 4.4 (4.4)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize                                                                                                                 ; LPM_SHIFTREG                                                          ; N/A               ;
;                            |sld_buffer_manager_inst|                                  ; 53.7 (53.7)          ; 70.0 (70.0)                      ; 16.3 (16.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (90)             ; 87 (87)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst                                                                                                                           ; sld_buffer_manager                                                    ; N/A               ;
;                            |stp_non_zero_ram_gen.gap_detect_on.gap_detector|          ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|stp_non_zero_ram_gen.gap_detect_on.gap_detector                                                                                                   ; sld_gap_detector                                                      ; N/A               ;
;                         |jtag_acq_clk_xing|                                           ; 34.7 (0.0)           ; 59.9 (0.0)                       ; 25.7 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 126 (0)                   ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing                                                                                                                                          ; sld_stp_comm_acq_domain_xing                                          ; N/A               ;
;                            |intel_stp_status_bits_cdc_u1|                             ; 9.1 (9.1)            ; 11.7 (11.7)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1                                                                                                             ; intel_stp_status_bits_cdc                                             ; N/A               ;
;                            |reset_all_sync|                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync                                                                                                                           ; sld_reset_synchronizer                                                ; N/A               ;
;                            |stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|     ; 23.1 (22.5)          ; 45.1 (44.5)                      ; 22.5 (22.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (0)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem                                                                                     ; altdpram                                                              ; N/A               ;
;                               |wdecoder|                                              ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder                                                                            ; lpm_decode                                                            ; N/A               ;
;                                  |auto_generated|                                     ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.attribute_mem_gen.attribute_mem|wdecoder|auto_generated                                                             ; decode_d7b                                                            ; N/A               ;
;                            |stp_non_zero_ram_gen.stp_buffer_ram|                      ; 0.5 (0.0)            ; 1.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram                                                                                                      ; altsyncram                                                            ; N/A               ;
;                               |auto_generated|                                        ; 0.5 (0.0)            ; 1.2 (0.5)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (1)                     ; 0 (0)         ; 2818048           ; 172   ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated                                                                                       ; altsyncram_3aq2                                                       ; N/A               ;
;                                  |decode2|                                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|decode2                                                                               ; decode_fsa                                                            ; N/A               ;
;                         |jtag_comm|                                                   ; 212.5 (48.8)         ; 215.0 (48.8)                     ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 224 (60)            ; 265 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm                                                                                                                                                  ; sld_stp_comm_jtag                                                     ; N/A               ;
;                            |crc_rom_sr|                                               ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr                                                                                                                                       ; sld_rom_sr                                                            ; N/A               ;
;                            |status_register|                                          ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register                                                                                                                                  ; LPM_SHIFTREG                                                          ; N/A               ;
;                            |stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst| ; 141.5 (6.2)          ; 142.3 (7.3)                      ; 1.3 (1.2)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 132 (11)            ; 177 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst                                                                                         ; sld_offload_buffer_mgr                                                ; N/A               ;
;                               |adv_point_3_and_more.advance_pointer_counter|          ; 4.5 (0.0)            ; 4.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter                                            ; LPM_COUNTER                                                           ; N/A               ;
;                                  |auto_generated|                                     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated                             ; cntr_9fg                                                              ; N/A               ;
;                               |info_data_shift_out|                                   ; 15.5 (15.5)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out                                                                     ; LPM_SHIFTREG                                                          ; N/A               ;
;                               |ram_data_shift_out|                                    ; 86.5 (86.5)          ; 86.0 (86.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 86 (86)             ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out                                                                      ; LPM_SHIFTREG                                                          ; N/A               ;
;                               |read_pointer_counter|                                  ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter                                                                    ; LPM_COUNTER                                                           ; N/A               ;
;                                  |auto_generated|                                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated                                                     ; cntr_klg                                                              ; N/A               ;
;                               |status_advance_pointer_counter|                        ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter                                                          ; LPM_COUNTER                                                           ; N/A               ;
;                                  |auto_generated|                                     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated                                           ; cntr_teg                                                              ; N/A               ;
;                               |status_data_shift_out|                                 ; 15.8 (15.8)          ; 16.0 (16.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_data_shift_out                                                                   ; LPM_SHIFTREG                                                          ; N/A               ;
;                               |status_read_pointer_counter|                           ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_read_pointer_counter                                                             ; LPM_COUNTER                                                           ; N/A               ;
;                                  |auto_generated|                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_read_pointer_counter|auto_generated                                              ; cntr_6dg                                                              ; N/A               ;
;                            |tdo_crc_gen.tdo_crc_calc|                                 ; 3.5 (3.5)            ; 6.3 (6.3)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc                                                                                                                         ; serial_crc_16                                                         ; N/A               ;
;             |configresetfabric|                                                       ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                                                                                                                   ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_nlkpsuq ; N/A               ;
;                |conf_reset_src|                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                                                                                                                    ; intel_configuration_reset_release_for_debug                           ; N/A               ;
;             |jtagpins|                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                            ; altera_jtag_wys_atom                                                  ; N/A               ;
;                |atom_inst|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                  ; altera_jtag_wys_atom_bare                                             ; N/A               ;
;             |sldfabric|                                                               ; 58.2 (0.0)           ; 64.7 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                           ; alt_sld_fab_0_altera_sld_jtag_hub_1920_aw4y6oq                        ; N/A               ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                       ; 58.2 (40.0)          ; 64.7 (46.4)                      ; 6.5 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (54)             ; 90 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                                                                                                                            ; sld_jtag_hub                                                          ; N/A               ;
;                   |hub_info_reg|                                                      ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                               ; sld_rom_sr                                                            ; N/A               ;
;                   |shadow_jsm|                                                        ; 9.0 (9.0)            ; 9.4 (9.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                 ; sld_shadow_jsm                                                        ; N/A               ;
;    |d_sw_inst0|                                                                       ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; d_sw_inst0                                                                                                                                                                                                                                                                                 ; Debounce_Switch                                                       ; altera_work       ;
;    |d_sw_inst1|                                                                       ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; d_sw_inst1                                                                                                                                                                                                                                                                                 ; Debounce_Switch                                                       ; altera_work       ;
;    |genclk_u0|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; genclk_u0                                                                                                                                                                                                                                                                                  ; genclktree                                                            ; genclktree        ;
;       |iopll_0|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; genclk_u0|iopll_0                                                                                                                                                                                                                                                                          ; genclktree_altera_iopll_1931_rsaixoa                                  ; altera_iopll_1931 ;
;          |altera_iopll_i|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (0)  ; genclk_u0|iopll_0|altera_iopll_i                                                                                                                                                                                                                                                           ; altera_iopll                                                          ; altera_work       ;
;             |c10gx_pll|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 1 (1)  ; genclk_u0|iopll_0|altera_iopll_i|c10gx_pll                                                                                                                                                                                                                                                 ; cyclone10gx_iopll_ip                                                  ; altera_work       ;
;    |prbs_source_inst0|                                                                ; 42.3 (42.3)          ; 53.9 (53.9)                      ; 12.1 (12.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 74 (74)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; prbs_source_inst0                                                                                                                                                                                                                                                                          ; prbs_source                                                           ; altera_work       ;
;    |simple_counter_inst0|                                                             ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; simple_counter_inst0                                                                                                                                                                                                                                                                       ; simple_counter                                                        ; altera_work       ;
;    |source_gen_inst0|                                                                 ; 8.7 (8.7)            ; 9.2 (9.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; source_gen_inst0                                                                                                                                                                                                                                                                           ; source_gen                                                            ; altera_work       ;
+---------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+
; Node                                                                                                                                                                                                                                                                ; Action     ; Operation                                         ; Reason                   ; Node Port                ; Destination Node                                                                                                                                                                                                                                                              ; Destination Port         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[121]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[121]~DUPLICATE                    ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[132]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[132]~DUPLICATE                    ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[45]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[45]~DUPLICATE                     ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[9]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[9]~DUPLICATE                      ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[1]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[1]~DUPLICATE                                                                                         ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[4]                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[4]~DUPLICATE                                                                                         ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.offset_count[7]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.offset_count[7]~DUPLICATE                                                   ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|status_valid_acq                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|status_valid_acq~DUPLICATE                                                                     ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated|counter_reg_bit[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated|counter_reg_bit[2]~DUPLICATE ;                          ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                                                                                                                                                                         ;                          ;
; prbs_source_inst0|prbs71[84]                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;                          ; prbs_source_inst0|prbs71[84]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;
; source_out[0]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[0]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[10]~output(n)logic_block                                                                                                                                                                                                                                 ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[10]~outputlogic_block                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;
; source_out[11]~output(n)logic_block                                                                                                                                                                                                                                 ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[11]~outputlogic_block                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;
; source_out[12]~output(n)logic_block                                                                                                                                                                                                                                 ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[12]~outputlogic_block                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;
; source_out[13]~output(n)logic_block                                                                                                                                                                                                                                 ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[13]~outputlogic_block                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;
; source_out[14]~output(n)logic_block                                                                                                                                                                                                                                 ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[14]~outputlogic_block                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;
; source_out[15]~output(n)logic_block                                                                                                                                                                                                                                 ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[15]~outputlogic_block                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;
; source_out[1]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[1]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[2]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[2]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[3]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[3]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[4]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[4]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[5]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[5]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[6]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[6]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[7]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[7]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[8]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[8]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
; source_out[9]~output(n)logic_block                                                                                                                                                                                                                                  ; Merged     ; Placement                                         ; PLL Usage Optimization   ; SERIESTERMINATIONCONTROL ; source_out[9]~outputlogic_block                                                                                                                                                                                                                                               ; SERIESTERMINATIONCONTROL ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+--------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+
Note: Retiming optimizations are not included in this table. 


+-------------------------------------------------------------+
; PLL Delay Chain Settings                                    ;
+-------------------------------------------------------+-----+
;                                                       ;     ;
+-------------------------------------------------------+-----+
; genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst ;     ;
;     -- Delay Chain Setting                            ; N/A ;
;     -- PLL Output Counter 0                           ;     ;
;             -- C Counter Delay Chain Setting          ; 0   ;
;             -- LVDS Delay Chain Setting               ; 0   ;
;     -- PLL Output Counter 1                           ;     ;
;             -- C Counter Delay Chain Setting          ; 0   ;
;             -- LVDS Delay Chain Setting               ; 0   ;
;                                                       ;     ;
+-------------------------------------------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                  ;
+-------------------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                                ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; led[0]                              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; led[1]                              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; trigger                             ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[0]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[1]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[2]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[3]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[4]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[5]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[6]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[7]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[8]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[9]                       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[10]                      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[11]                      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[12]                      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[13]                      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[14]                      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[15]                      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; FMCAclk40                           ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; pb[0]                               ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; pb[1]                               ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; auto_stp_external_storage_qualifier ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; FPGA_RESETn                         ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; source_out[0](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[1](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[2](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[3](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[4](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[5](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[6](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[7](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[8](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[9](n)                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[10](n)                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[11](n)                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[12](n)                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[13](n)                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[14](n)                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; source_out[15](n)                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; FMCAclk40(n)                        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; termination_3672~bp                 ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 9,350 / 664,374 ( 1 % )   ;
; C27 interconnects            ; 51 / 12,769 ( < 1 % )     ;
; C4 interconnects             ; 6,770 / 514,392 ( 1 % )   ;
; Direct links                 ; 1,023 / 664,374 ( < 1 % ) ;
; Global clocks                ; 1 / 32 ( 3 % )            ;
; Periphery clocks             ; 0 / 410 ( 0 % )           ;
; R3 interconnects             ; 2,475 / 246,936 ( 1 % )   ;
; R32 interconnects            ; 108 / 28,257 ( < 1 % )    ;
; R32/C27 interconnect drivers ; 88 / 74,920 ( < 1 % )     ;
; R6 interconnects             ; 5,530 / 527,108 ( 1 % )   ;
; Regional clock lefts         ; 0 / 8 ( 0 % )             ;
; Regional clock out bottoms   ; 0 / 8 ( 0 % )             ;
; Regional clock out tops      ; 0 / 8 ( 0 % )             ;
; Regional clock rights        ; 0 / 8 ( 0 % )             ;
; Regional clocks              ; 0 / 8 ( 0 % )             ;
; Spine buffers                ; 3 / 220 ( 1 % )           ;
; Spine clocks                 ; 5 / 330 ( 2 % )           ;
; Spine feedthroughs           ; 0 / 224 ( 0 % )           ;
+------------------------------+---------------------------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 4377.0            ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                             ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[12]                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a167~reg1                         ; 2.038             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[7]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a31~reg1                          ; 1.996             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[13]                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a79~reg1                          ; 1.992             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[2]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a79~reg1                          ; 1.971             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[1]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a79~reg1                          ; 1.936             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[6]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a79~reg1                          ; 1.907             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[8]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a84~reg1                          ; 1.895             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[9]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a40~reg1                          ; 1.877             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[0]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a79~reg1                          ; 1.869             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[4]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a103~reg1                         ; 1.778             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[11]                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a90~reg1                          ; 1.768             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[10]                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a90~reg1                          ; 1.749             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.743             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[3]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a103~reg1                         ; 1.733             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[5]                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a88~reg1                          ; 1.703             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[4] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.674             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[6] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.651             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[2] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.607             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[1] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.583             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[3] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.581             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|adv_point_3_and_more.advance_pointer_counter|auto_generated|counter_reg_bit[5] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.545             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|address_reg_b[0]                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[4]                    ; 1.512             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[18]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[17]                   ; 1.477             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[53]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[52]                   ; 1.474             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[26]                   ; 1.471             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|status_valid_level_chain_tck[1]                                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|status_valid_level_chain_tck[2]                                   ; 1.466             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|trigger_config_deserialize|dffs[2]                                                                                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|trigger_config_deserialize|dffs[1]                                                          ; 1.464             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[191]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[190] ; 1.464             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|status_valid_level_chain_tck[3]                                   ; 1.452             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[2]                                                                                                                                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]                                                                                                                                              ; 1.451             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[145]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[144] ; 1.434             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]                                                                                                                                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[4]                    ; 1.432             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[196]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[195] ; 1.429             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[162]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[161] ; 1.428             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[83]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[82]                   ; 1.415             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[185]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[184] ; 1.398             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize|dffs[11]                                                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_offset_config_deserialize|dffs[10]                                                              ; 1.395             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][8]                                                                                                                                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[8]                                                                                                                                                      ; 1.392             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[23]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[22]  ; 1.391             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[41]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[40]  ; 1.390             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[182]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[181] ; 1.384             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[4]                    ; 1.383             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[80]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[79]  ; 1.381             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][7]                                                                                                                                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[7]                                                                                                                                                      ; 1.379             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[76]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[75]                   ; 1.379             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[10]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[9]   ; 1.377             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[24]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[23]                   ; 1.369             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[1]                                                                                                                      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[0]                                                                                     ; 1.369             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[175]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[174] ; 1.368             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[120]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[119] ; 1.368             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[80]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[79]                   ; 1.364             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[95]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[94]  ; 1.362             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[203]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[202] ; 1.361             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[10]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[9]                    ; 1.360             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[16]                                                                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[15]                                                                                    ; 1.360             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[73]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[72]                   ; 1.358             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[122]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[121] ; 1.357             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|tms_cnt[2]                                                                                                                                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                              ; 1.353             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[42]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[41]  ; 1.351             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[20]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[19]  ; 1.345             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[18]                                                                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[17]                                                                                    ; 1.345             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[35]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[34]  ; 1.340             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[127]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[126] ; 1.336             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[38]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[37]                   ; 1.331             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[242]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[241] ; 1.331             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[67]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[66]                   ; 1.324             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[1]                                                                                                                                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                          ; 1.323             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[1]                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[1]                                                                                ; 1.321             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[17]                                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|info_data_shift_out|dffs[16]                  ; 1.320             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[70]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[69]                   ; 1.317             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[11]                                                                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]                                                                              ; 1.316             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[210]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[209] ; 1.316             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[4]                                                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[3]                      ; 1.315             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[77]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[76]  ; 1.304             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[223]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[222] ; 1.295             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[212]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[211] ; 1.295             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[152]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[151] ; 1.294             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[110]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[109] ; 1.293             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[84]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[83]  ; 1.291             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[15]                                                                                                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[14]                                                                               ; 1.290             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[0]                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[0]                                                                                ; 1.287             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                                                                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|ram_block1a117~reg1                         ; 1.280             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[62]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[61]                   ; 1.279             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[68]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[67]                   ; 1.276             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[26]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[25]  ; 1.274             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[105]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[104] ; 1.268             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[63]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[62]                   ; 1.268             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out_reg_tck[2]                                                                     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_register|dffs[2]                                                                                ; 1.268             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[99]                                   ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[98]  ; 1.268             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[52]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[51]                   ; 1.267             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                                                                                                                                                                                           ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                              ; 1.261             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[134]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[133] ; 1.257             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[216]                                  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[215] ; 1.255             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc|lfsr[5]                                                                                                        ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[5]                                                                               ; 1.253             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|basic_multi_level_mbpm_trigger_gen.multi_level_mbpm|trigger_condition_deserialize|dffs[0]                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[9]                      ; 1.253             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_gen.tdo_crc_calc|lfsr[10]                                                                                                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[10]                                                                              ; 1.252             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[1]                                                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|builtin.ela_trigger_flow_mgr_entity|trigger_config_deserialize|dffs[0]                      ; 1.250             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[28]                                                    ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|ram_data_shift_out|dffs[27]                   ; 1.250             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[3]                                                                                                                                                                               ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[5]                                                                                                                                              ; 1.248             ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|tms_cnt[0]                                                                                                                                                                             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|tms_cnt[1]                                                                                                                                            ; 1.246             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-------------------------------------------------------------------------------+
; Fitter HSLP Summary                                                           ;
+--------------------------------------------------------+---------------+------+
; Resource                                               ; Usage         ; %    ;
+--------------------------------------------------------+---------------+------+
;                                                        ;               ;      ;
; Programmable power technology high-speed tiles         ; 391 / 3,531   ; 11 % ;
; Programmable power technology low-power tiles          ; 3,140 / 3,531 ; 89 % ;
;     -- low-power tiles that are used by the design     ; 581 / 3,140   ; 19 % ;
;     -- unused tiles (low-power)                        ; 2,559 / 3,140 ; 81 % ;
;                                                        ;               ;      ;
; Programmable power technology high-speed LAB tiles     ; 201 / 2,642   ; 8 %  ;
; Programmable power technology low-power LAB tiles      ; 2,441 / 2,642 ; 92 % ;
;     -- low-power LAB tiles that are used by the design ; 550 / 2,441   ; 23 % ;
;     -- unused LAB tiles (low-power)                    ; 1,891 / 2,441 ; 77 % ;
;                                                        ;               ;      ;
+--------------------------------------------------------+---------------+------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; test1280M      ;              ; led        ; 1.2 V         ; QSF Assignment ;
; I/O Standard ; test1280M      ;              ; pb         ; 1.2 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.1.0 Build 169 03/24/2021 SC Pro Edition
    Info: Processing started: Wed May 26 19:39:41 2021
    Info: System process ID: 6488
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off test1280M -c test1280M
Info: qfit2_default_script.tcl version: #1
Info: Project  = test1280M
Info: Revision = test1280M
Info (16677): Loading synthesized database.
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:05.
Info (119006): Selected device 10CX220YF780E5G for design "test1280M"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (18824): Fitter is performing the Signal Tap Post-Fit tapping flow.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:17
Info (12627): Pin ~ALTERA_DATA0~ is reserved at location AE10
Info (12627): Pin ~ALTERA_CLKUSR~ is reserved at location Y15
Info (18163): Pin ~ALTERA_CLKUSR~ was reserved for calibration. This pin must be assigned a 100-125 MHz clock.
Info (11685): 17 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "source_out[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[0](n)"
    Info (11684): Differential I/O pin "source_out[1]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[1](n)"
    Info (11684): Differential I/O pin "source_out[2]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[2](n)"
    Info (11684): Differential I/O pin "source_out[3]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[3](n)"
    Info (11684): Differential I/O pin "source_out[4]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[4](n)"
    Info (11684): Differential I/O pin "source_out[5]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[5](n)"
    Info (11684): Differential I/O pin "source_out[6]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[6](n)"
    Info (11684): Differential I/O pin "source_out[7]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[7](n)"
    Info (11684): Differential I/O pin "source_out[8]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[8](n)"
    Info (11684): Differential I/O pin "source_out[9]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[9](n)"
    Info (11684): Differential I/O pin "source_out[10]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[10](n)"
    Info (11684): Differential I/O pin "source_out[11]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[11](n)"
    Info (11684): Differential I/O pin "source_out[12]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[12](n)"
    Info (11684): Differential I/O pin "source_out[13]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[13](n)"
    Info (11684): Differential I/O pin "source_out[14]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[14](n)"
    Info (11684): Differential I/O pin "source_out[15]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "source_out[15](n)"
    Info (11684): Differential I/O pin "FMCAclk40" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "FMCAclk40(n)" File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.v Line: 17
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (12677): No exact pin location assignment(s) for 1 pins of 24 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:00
Info (12928): Created on-chip termination (OCT) RZQ pin "termination_blk0~_rzq_pad" 
Critical Warning (17951): There are 12 unused RX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Critical Warning (18655): There are 12 unused TX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Info (11178): Promoted 1 clock (1 global)
    Info (13173): genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0 (1390 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3B_G_I22
Info (20360): 3 wire LUT(s) were inserted to tie-off unconnected output partition boundary ports in the design.
Info (20360): 118 wire LUT(s) were inserted to tie-off unconnected input partition boundary ports in the design.
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'src/test1280M.sdc'
Warning (332174): Ignored filter at test1280M.sdc(40): ECLK0 could not be matched with a port File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 40
Warning (332049): Ignored create_clock at test1280M.sdc(40): Argument <targets> is an empty collection File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 40
    Info (332050): create_clock -name {ECLK0} -period 25.000 -waveform { 0.000 12.500 } [get_ports {ECLK0}] File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 40
Warning (332174): Ignored filter at test1280M.sdc(66): genclk_u0|iopll_0|outclk1 could not be matched with a clock File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 66
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(66): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 66
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk0}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 66
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(67): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 67
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk0}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 67
Warning (332174): Ignored filter at test1280M.sdc(68): genclk_u0|iopll_0|outclk2 could not be matched with a clock File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 68
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(68): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 68
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk0}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 68
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(69): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 69
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk0}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 69
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(74): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 74
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk0}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 74
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(75): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 75
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk0}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 75
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(76): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 76
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk0}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 76
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(77): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 77
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk0}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 77
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(80): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 80
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 80
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(81): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 81
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 81
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(82): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 82
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.090   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 82
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(82): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 82
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(83): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 83
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.090   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 83
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(83): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 83
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(84): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 84
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 84
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(84): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 84
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(85): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 85
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 85
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(85): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 85
Warning (332174): Ignored filter at test1280M.sdc(86): hardware_i2c_top_inst|i2c_slave_top_inst|count[2] could not be matched with a clock File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 86
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(86): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 86
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 86
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(86): Argument -rise_to with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 86
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(87): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 87
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 87
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(87): Argument -fall_to with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 87
Warning (332174): Ignored filter at test1280M.sdc(88): hardware_i2c_top_inst|I2C_Master_inst|clock could not be matched with a clock File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 88
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(88): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 88
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 88
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(88): Argument -rise_to with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 88
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(89): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 89
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 89
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(89): Argument -fall_to with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 89
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(90): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 90
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 90
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(91): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 91
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.060   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 91
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(92): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 92
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.090   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 92
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(92): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 92
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(93): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 93
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.090   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 93
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(93): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 93
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(94): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 94
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 94
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(94): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 94
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(95): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 95
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 95
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(95): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 95
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(96): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 96
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 96
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(96): Argument -rise_to with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 96
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(97): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 97
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 97
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(97): Argument -fall_to with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 97
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(98): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 98
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -rise_to [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 98
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(98): Argument -rise_to with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 98
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(99): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 99
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk1}] -fall_to [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 99
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(99): Argument -fall_to with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 99
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(100): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 100
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk2}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 100
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(101): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 101
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk2}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 101
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(102): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 102
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk2}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 102
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(102): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 102
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(103): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 103
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk2}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 103
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(103): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 103
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(104): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 104
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk2}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.220   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 104
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(104): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 104
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(105): Argument -rise_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 105
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {genclk_u0|iopll_0|outclk2}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.220   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 105
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(105): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 105
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(106): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 106
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk2}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 106
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(107): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 107
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk2}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk0}]  0.130   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 107
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(108): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 108
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk2}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 108
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(108): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 108
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(109): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 109
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk2}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.160   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 109
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(109): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 109
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(110): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 110
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk2}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.220   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 110
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(110): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 110
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(111): Argument -fall_from with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 111
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {genclk_u0|iopll_0|outclk2}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk2}]  0.220   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 111
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(111): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk2}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 111
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(112): Argument -rise_from with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 112
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 112
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(112): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 112
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(113): Argument -rise_from with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 113
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 113
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(113): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 113
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(114): Argument -fall_from with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 114
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 114
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(114): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 114
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(115): Argument -fall_from with value [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 115
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {hardware_i2c_top_inst|i2c_slave_top_inst|count[2]}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 115
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(115): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 115
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(116): Argument -rise_from with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 116
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 116
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(116): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 116
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(117): Argument -rise_from with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 117
    Info (332050): set_clock_uncertainty -rise_from [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 117
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(117): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 117
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(118): Argument -fall_from with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 118
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] -rise_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 118
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(118): Argument -rise_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 118
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(119): Argument -fall_from with value [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 119
    Info (332050): set_clock_uncertainty -fall_from [get_clocks {hardware_i2c_top_inst|I2C_Master_inst|clock}] -fall_to [get_clocks {genclk_u0|iopll_0|outclk1}]  0.200   File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 119
Warning (332049): Ignored set_clock_uncertainty at test1280M.sdc(119): Argument -fall_to with value [get_clocks {genclk_u0|iopll_0|outclk1}] contains zero elements File: C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/src/test1280M.sdc Line: 119
Info (18794): Reading SDC File: 'C:/Users/L/Desktop/Reasearch_Lab/Dr_Ye_pt_2/datao_lily_PAM4/testcyclone10GX1280M/qdb/.t/60b0287f2251.tmp/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_signaltap_agent_1920/synth/intel_signal_tap.sdc' for instance: 'auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0'
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: genclk_u0|iopll_0|outclk0 was not created.
    Warning (332034): Specified master clock: ECLK0 not found on or feeding the specified source node: genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst|refclk[0]
Warning (332060): Node: FMCAclk40 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register source_gen_inst0|source_out[0] is being clocked by FMCAclk40
Info (332104): Reading SDC File: 'c:/intelfpga_pro/21.1/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:01.
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: genclk_u0|iopll_0|outclk0 was not created.
    Warning (332034): Specified master clock: ECLK0 not found on or feeding the specified source node: genclk_u0|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst|refclk[0]
Warning (332060): Node: FMCAclk40 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register source_gen_inst0|source_out[0] is being clocked by FMCAclk40
Info (332152): Existing clock uncertainty assignments were detected. They will take precedence over the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.
Info (12517): Periphery placement operations ending: elapsed time is 00:00:47
Info (11165): Fitter preparation operations ending: elapsed time is 00:00:34
Info (170189): Fitter placement preparation operations beginning
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:23
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:16
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (11888): Total time spent on timing analysis during Placement is 2.79 seconds.
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.6% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info (11888): Total time spent on timing analysis during Routing is 1.17 seconds.
Info (16607): Fitter routing operations ending: elapsed time is 00:00:49
Info (11888): Total time spent on timing analysis during Post-Routing is 0.00 seconds.
Info (16557): Fitter post-fit operations ending: elapsed time is 00:01:33
Info (20274): Successfully committed final database.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus Prime Fitter was successful. 0 errors, 97 warnings
    Info: Peak virtual memory: 3235 megabytes
    Info: Processing ended: Thu May 27 18:25:00 2021
    Info: Elapsed time: 00:04:36
    Info: System process ID: 18004
Info (19538): Reading SDC files took 00:00:03 cumulatively in this process.


