# ðŸš€ SystemVerilog RISC-V RV32I Multi-Cycle MCU

> **32-bit RISC-V Multi-Cycle CPU Core + APB Interconnect + Peripherals**
>
> FSM ê¸°ë°˜ì˜ ë©€í‹° ì‚¬ì´í´ í”„ë¡œì„¸ì„œ ì„¤ê³„ ë° í‘œì¤€ ë²„ìŠ¤ í”„ë¡œí† ì½œì„ ì ìš©í•œ FPGA ìž„ë² ë””ë“œ MCU ì‹œìŠ¤í…œ

-----

## ðŸ“– 1. í”„ë¡œì íŠ¸ ê°œìš” (Overview)

ì´ í”„ë¡œì íŠ¸ëŠ” SystemVerilogë¥¼ ì‚¬ìš©í•˜ì—¬ RISC-V RV32I (Base Integer Instruction Set) ì•„í‚¤í…ì²˜ë¥¼ êµ¬í˜„í•œ í”„ë¡œì„¸ì„œ ì„¤ê³„ìž…ë‹ˆë‹¤. CPU ì½”ì–´ëŠ” Control Unitê³¼ DataPathë¡œ ëª…í™•ížˆ ë¶„ë¦¬ë˜ì–´ ìžˆìœ¼ë©°, ìµœìƒìœ„ ëª¨ë“ˆì¸ MCUì—ì„œ AMBA APB í”„ë¡œí† ì½œì„ í†µí•´ ë©”ëª¨ë¦¬ ë° ë‹¤ì–‘í•œ ì£¼ë³€ìž¥ì¹˜(UART, GPIO)ì™€ í†µí•©ë˜ì–´ ì‹¤ì œ ìž„ë² ë””ë“œ ì–´í”Œë¦¬ì¼€ì´ì…˜ì„ ì‹¤í–‰í•  ìˆ˜ ìžˆëŠ” SoC êµ¬ì¡°ë¥¼ ê°–ì¶”ê³  ìžˆìŠµë‹ˆë‹¤.

### âœ¨ í•µì‹¬ ì„¤ê³„ íŠ¹ì§• (Key Features)

  * **Multi-Cycle Microarchitecture:** FSMì„ ì‚¬ìš©í•˜ì—¬ ëª…ë ¹ì–´ ì¢…ë¥˜ì— ë”°ë¼ ê°€ë³€ì ì¸ í´ëŸ­ ì‚¬ì´í´(3\~5 Cycles)ì„ ì†Œëª¨í•˜ë©° ì‹¤í–‰ íš¨ìœ¨ ìµœì í™”.
  * [cite_start]**FSM Based Control:** 14ê°œì˜ ìƒíƒœ(State)ë¥¼ ê°–ëŠ” ì œì–´ ìœ ë‹›ì´ Datapathì˜ ì œì–´ ì‹ í˜¸ë¥¼ ìˆœì°¨ì ìœ¼ë¡œ ê´€ë¦¬ [cite: 1037-1050].
  * **Bus System:** í‘œì¤€ **AMBA APB 3.0 Protocol**ì„ êµ¬í˜„í•œ Master Bridgeë¥¼ í†µí•´ ì‹œìŠ¤í…œ í™•ìž¥ì„± í™•ë³´.
  * **Peripherals Integration:** UART, GPIO(LED, Switch) ë“±ì˜ ì£¼ë³€ìž¥ì¹˜ë¥¼ APB ë²„ìŠ¤ì— í†µí•©í•˜ì—¬ SoC(System on Chip) êµ¬ì„±.
  * **Advanced Verification:** OOP ê¸°ë°˜ì˜ íŠ¸ëžœìž­ì…˜ ê²€ì¦ í™˜ê²½ì„ í†µí•´ ë²„ìŠ¤ í”„ë¡œí† ì½œ ë° ì‹œìŠ¤í…œ ë™ìž‘ ì‹ ë¢°ì„± ê²€ì¦.

-----

## ðŸ—ï¸ 2. ì‹œìŠ¤í…œ ì•„í‚¤í…ì²˜ (System Architecture)

### 2.1 MCU Top-Level Diagram

CPUëŠ” ëª…ë ¹ì–´ ì¸ì¶œê³¼ ë°ì´í„° ì ‘ê·¼ì„ ìœ„í•œ ë²„ìŠ¤ê°€ ë¶„ë¦¬ë˜ì–´ ìžˆìœ¼ë©°(Harvard Architecture), ì£¼ë³€ ìž¥ì¹˜ë“¤ì€ APB Bridgeë¥¼ í†µí•´ ì œì–´ë©ë‹ˆë‹¤.

```mermaid
graph TD
    subgraph "MCU (Micro Controller Unit)"
        CPU["RISC-V CPU Core (Multi-Cycle)"] -->|Instr Addr| ROM["Instruction Memory (ROM)"]
        ROM -->|Instr Code| CPU
        
        CPU -->|System Bus| BRIDGE["APB Master Bridge"]
        
        BRIDGE -->|PSEL0| RAM["Data Memory (RAM)"]
        BRIDGE -->|PSEL1| GPO["GPO (LEDs)"]
        BRIDGE -->|PSEL2| GPI["GPI (Switches)"]
        BRIDGE -->|PSEL3| GPIO["GPIO (Bidirectional)"]
        BRIDGE -->|PSEL4| UART["UART Controller"]
    end
```

### 2.2 CPU Internal Microarchitecture (Control & Datapath)

CPUëŠ” ìƒíƒœ ë¨¸ì‹ (Control Unit)ì˜ í˜„ìž¬ ìƒíƒœì— ë”°ë¼ ALU, MUX, ë ˆì§€ìŠ¤í„° ë“±ì„ ì œì–´í•˜ì—¬ ë‹¤ë‹¨ê³„ ì—°ì‚°ì„ ìˆ˜í–‰í•©ë‹ˆë‹¤.

```mermaid
graph LR
    Input["Instruction Code"] -->|Opcode| CU["Control Unit (FSM)"]
    Input -->|"rs1, rs2, rd, imm"| DP["Data Path"]
    
    subgraph "CPU Core Logic"
        CU -->|"State: FETCH/DECODE/EXE..."| STATE["FSM State Register"]
        STATE -->|"Control Signals"| DP
        
        DP --> ALU
        DP --> RF["Register File"]
        DP --> PC["PC Logic"]
    end
```

### 2.3 APB Memory Map

`APB_Master` ë‚´ë¶€ì˜ ë””ì½”ë”(`APB_Decoder`)ì— ì˜í•´ ì£¼ì†Œ ê³µê°„ì´ ë‹¤ìŒê³¼ ê°™ì´ í• ë‹¹ë©ë‹ˆë‹¤.

| Slave Device | Base Address | Description | PSEL Index |
| :--- | :--- | :--- | :---: |
| **RAM** | `0x1000_0000` | ë°ì´í„° ë©”ëª¨ë¦¬ (Read/Write) | PSEL0 |
| **GPO** | `0x1000_1000` | ì¶œë ¥ í¬íŠ¸ (LED Control) | PSEL1 |
| **GPI** | `0x1000_2000` | ìž…ë ¥ í¬íŠ¸ (Switch Input) | PSEL2 |
| **GPIO** | `0x1000_3000` | ë²”ìš© ì–‘ë°©í–¥ ìž…ì¶œë ¥ í¬íŠ¸ | PSEL3 |
| **UART** | `0x1000_4000` | ì‹œë¦¬ì–¼ í†µì‹  (Tx/Rx Data & Status) | PSEL4 |

-----

## ðŸ’» 3. ë©€í‹° ì‚¬ì´í´ ìƒì„¸ ë™ìž‘ ëª…ì„¸ (Multi-Cycle FSM Specification)

ëª…ë ¹ì–´ ì‹¤í–‰ì€ ê³µí†µ ë‹¨ê³„(`FETCH`, `DECODE`)ë¥¼ ê±°ì¹œ í›„, ëª…ë ¹ì–´ íƒ€ìž…ì— ë”°ë¼ ì„œë¡œ ë‹¤ë¥¸ ìƒíƒœ ê²½ë¡œë¥¼ ê°€ì§‘ë‹ˆë‹¤.

### ðŸ”„ ê³µí†µ ë‹¨ê³„ (Common Stages)

1.  **FETCH:** `PC` ì£¼ì†Œì—ì„œ ëª…ë ¹ì–´ë¥¼ ì½ì–´ì˜µë‹ˆë‹¤. (1 Cycle)
2.  **DECODE:** Opcodeë¥¼ ë¶„ì„í•˜ì—¬ ë‹¤ìŒ ìƒíƒœ(`XXX_EXE`)ë¥¼ ê²°ì •í•˜ê³ , ë ˆì§€ìŠ¤í„° íŒŒì¼ì—ì„œ í”¼ì—°ì‚°ìžë¥¼ ì½ìŠµë‹ˆë‹¤. (1 Cycle)

### 3.1 R-Type (Arithmetic/Logic)

ë ˆì§€ìŠ¤í„° ê°„ ì—°ì‚° ìˆ˜í–‰. ì´ **3 Cycles** ì†Œìš” (`FETCH` â†’ `DECODE` â†’ `R_EXE`).

  * **State Flow:**
      * `R_EXE`: ALUê°€ ì—°ì‚°ì„ ìˆ˜í–‰í•˜ê³  ê²°ê³¼ë¥¼ ë ˆì§€ìŠ¤í„° íŒŒì¼(`rd`)ì— ì”ë‹ˆë‹¤. ë‹¤ìŒ ìƒíƒœëŠ” `FETCH`ë¡œ ëŒì•„ê°‘ë‹ˆë‹¤.
  * **Operations:** `ADD`, `SUB`, `SLL`, `SLT`, `XOR`, `SRL`, `OR`, `AND`.

### 3.2 I-Type (Immediate Arithmetic)

ìƒìˆ˜ ì—°ì‚° ìˆ˜í–‰. ì´ **3 Cycles** ì†Œìš” (`FETCH` â†’ `DECODE` â†’ `I_EXE`).

  * **State Flow:**
      * `I_EXE`: ë ˆì§€ìŠ¤í„°(`rs1`)ì™€ í™•ìž¥ëœ ìƒìˆ˜(`imm`)ë¥¼ ALU ì—°ì‚°í•˜ê³  ê²°ê³¼ë¥¼ ì €ìž¥í•©ë‹ˆë‹¤.
  * **Operations:** `ADDI`, `ANDI`, `ORI`, `SLTI` ë“±.

### 3.3 Load Instructions (I-Type)

ë©”ëª¨ë¦¬ ì½ê¸°. ê°€ìž¥ ê¸´ ê²½ë¡œì¸ **5 Cycles** ì†Œìš” (`FETCH` â†’ `DECODE` â†’ `L_EXE` â†’ `L_MEM` â†’ `L_WB`).

  * **State Flow:**
      * `L_EXE`: ì£¼ì†Œ ê³„ì‚° (Base + Offset).
      * `L_MEM`: ë©”ëª¨ë¦¬(APB Bus) ì ‘ê·¼ ìš”ì²­ ë° ë°ì´í„° ëŒ€ê¸° (`ready` ì‹ í˜¸ í™•ì¸).
      * `L_WB`: ì½ì–´ì˜¨ ë°ì´í„°ë¥¼ ë ˆì§€ìŠ¤í„°(`rd`)ì— ì €ìž¥ (Write Back).
  * **Operations:** `LB`, `LH`, `LW`, `LBU`, `LHU`.

### 3.4 Store Instructions (S-Type)

ë©”ëª¨ë¦¬ ì“°ê¸°. ì´ **4 Cycles** ì†Œìš” (`FETCH` â†’ `DECODE` â†’ `S_EXE` â†’ `S_MEM`).

  * **State Flow:**
      * `S_EXE`: ì£¼ì†Œ ê³„ì‚°.
      * `S_MEM`: ë©”ëª¨ë¦¬(APB Bus)ì— ë°ì´í„° ì“°ê¸° ìš”ì²­ ë° ì™„ë£Œ ëŒ€ê¸°.
  * **Operations:** `SB`, `SH`, `SW`.

### 3.5 Branch Instructions (B-Type)

ì¡°ê±´ë¶€ ë¶„ê¸°. ì´ **3 Cycles** ì†Œìš” (`FETCH` â†’ `DECODE` â†’ `B_EXE`).

  * **State Flow:**
      * `B_EXE`: ALUì—ì„œ ë¹„êµ ì—°ì‚° ìˆ˜í–‰. ì¡°ê±´ ë§Œì¡± ì‹œ `PC`ë¥¼ ë¶„ê¸° ì£¼ì†Œë¡œ ì—…ë°ì´íŠ¸.
  * **Operations:** `BEQ`, `BNE`, `BLT`, `BGE` ë“±.

### 3.6 Jump Instructions (J/I-Type)

ë¬´ì¡°ê±´ ì í”„ ë° ë§í¬. ì´ **3 Cycles** ì†Œìš”.

  * **State Flow:**
      * `J_EXE` / `JL_EXE`: ì í”„ ì£¼ì†Œ ê³„ì‚° í›„ `PC` ì—…ë°ì´íŠ¸, ë³µê·€ ì£¼ì†Œ(`PC+4`)ë¥¼ ë ˆì§€ìŠ¤í„°ì— ì €ìž¥.
  * **Operations:** `JAL` (J-Type), `JALR` (I-Type).

-----

## ðŸ”Œ 4. ë²„ìŠ¤ ë° ì£¼ë³€ìž¥ì¹˜ ìƒì„¸ (Bus & Peripherals)

### 4.1 APB Master Bridge (`APB_Master.sv`)

ë©€í‹° ì‚¬ì´í´ CPUì˜ ë©”ëª¨ë¦¬ ì ‘ê·¼ ë‹¨ê³„(`MEM` State)ì—ì„œ APB í”„ë¡œí† ì½œì„ êµ¬ë™í•©ë‹ˆë‹¤.

  * **FSM Control:** `IDLE` â†’ `SETUP` â†’ `ACCESS` ìƒíƒœë¥¼ ì œì–´í•˜ë©°, ìŠ¬ë ˆì´ë¸Œì˜ `PREADY` ì‹ í˜¸ê°€ Highê°€ ë  ë•Œê¹Œì§€ CPUë¥¼ ëŒ€ê¸°(Stall)ì‹œí‚µë‹ˆë‹¤.
  * **Role:** CPUì˜ ë™ê¸°ì‹ ë²„ìŠ¤ ì‹ í˜¸ë¥¼ ë¹„ë™ê¸°ì  ì„±ê²©ì˜ ì£¼ë³€ìž¥ì¹˜ íƒ€ì´ë°ì— ë§žì¶° ë³€í™˜í•´ì£¼ëŠ” ë¸Œë¦¬ì§€ ì—­í• ì„ ìˆ˜í–‰í•©ë‹ˆë‹¤.

### 4.2 UART Controller (`UART_ph.sv`)

  * **Config:** 100MHz í´ëŸ­ ê¸°ì¤€ 9600bps Baud Rate.
  * **Registers:**
      * `TX_DATA (0x00)`: ë°ì´í„° ì“°ê¸° ì‹œ ì „ì†¡ ì‹œìž‘ (`tx_start`).
      * `RX_DATA (0x04)`: ìˆ˜ì‹ ëœ ë°ì´í„° ì½ê¸°.
      * `STATUS (0x08)`: ì†¡ì‹  ì¤‘(`tx_busy`) ë˜ëŠ” ìˆ˜ì‹  ì™„ë£Œ(`rx_data_ready`) ìƒíƒœ í™•ì¸.

### 4.3 GPIO Modules (`GPIO.sv`)

  * **Tri-state Control:** ì–‘ë°©í–¥ ìž…ì¶œë ¥ì„ ì§€ì›í•˜ê¸° ìœ„í•´ `oe` (Output Enable) ì‹ í˜¸ì— ë”°ë¼ ìž…ë ¥/ì¶œë ¥ ëª¨ë“œë¥¼ ì „í™˜í•˜ëŠ” ë²„í¼ êµ¬ì¡°ë¥¼ ê°€ì§‘ë‹ˆë‹¤.

-----

## ðŸ§ª 5. ê²€ì¦ ë° ì‹œë®¬ë ˆì´ì…˜ (Verification)

### 5.1 SystemVerilog OOP Testbench (`tb_master_uart.sv`)

APB ë²„ìŠ¤ì™€ UART ì£¼ë³€ìž¥ì¹˜ë¥¼ ì¤‘ì ì ìœ¼ë¡œ ê²€ì¦í•˜ê¸° ìœ„í•´ **í´ëž˜ìŠ¤ ê¸°ë°˜ í…ŒìŠ¤íŠ¸ë²¤ì¹˜**ë¥¼ ë„ìž…í–ˆìŠµë‹ˆë‹¤.

  * **Transaction:** `rand` í‚¤ì›Œë“œì™€ `constraint`ë¥¼ ì‚¬ìš©í•˜ì—¬ ìœ íš¨í•œ ì£¼ì†Œ ë²”ìœ„(TX/RX Reg) ë‚´ì˜ ëžœë¤ íŠ¸ëžœìž­ì…˜ì„ ìƒì„±í•©ë‹ˆë‹¤.
  * **Auto-Checking:**
      * **Loopback Test:** UART TXë¡œ ë³´ë‚¸ ë°ì´í„°ê°€ RXë¡œ ì •í™•ížˆ ë“¤ì–´ì˜¤ëŠ”ì§€ í™•ì¸.
      * **Register Access:** APBë¥¼ í†µí•œ ë ˆì§€ìŠ¤í„° Read/Write ë¬´ê²°ì„± ê²€ì¦.

### 5.2 System Integration Test (`tb_rv32i.sv`)

`ROM.sv`ì— ë‚´ìž¥ëœ ì–´ì…ˆë¸”ë¦¬ ì½”ë“œë¥¼ ì‹¤í–‰í•˜ì—¬ ì „ì²´ SoC ë™ìž‘ì„ ê²€ì¦í•©ë‹ˆë‹¤.

  * **Clock Cycle Analysis:** ê° ëª…ë ¹ì–´ê°€ ì„¤ê³„ëœ FSM ìƒíƒœ(3\~5 Cycles)ëŒ€ë¡œ ì •í™•ížˆ ìˆ˜í–‰ë˜ëŠ”ì§€ íŒŒí˜•ì„ í†µí•´ í™•ì¸í•©ë‹ˆë‹¤.
  * **Logic Verification:** ì‚°ìˆ  ì—°ì‚° ê²°ê³¼, ë©”ëª¨ë¦¬ ìž…ì¶œë ¥ ë°ì´í„°, ë¶„ê¸° ì‹œ PC ë³€í™” ë“±ì„ ëª¨ë‹ˆí„°ë§í•©ë‹ˆë‹¤.

-----

## ðŸ“‚ 6. ë””ë ‰í† ë¦¬ êµ¬ì¡° (Directory Structure)

```text
ðŸ“¦ RISCV-SoC-Project
 â”£ ðŸ“‚ src
 â”ƒ â”£ ðŸ“‚ core              # CPU Core Logic
 â”ƒ â”ƒ â”£ ðŸ“œ CPU_RV32I.sv    # CPU Top Module
 â”ƒ â”ƒ â”£ ðŸ“œ ControlUnit.sv  # Multi-Cycle FSM Controller
 â”ƒ â”ƒ â”£ ðŸ“œ DataPath.sv     # ALU, Registers, PC Logic
 â”ƒ â”ƒ â”— ðŸ“œ defines.sv      # Opcode Definitions
 â”ƒ â”£ ðŸ“‚ bus               # Bus Interconnect
 â”ƒ â”ƒ â”£ ðŸ“œ APB_Master.sv   # APB Bridge Controller
 â”ƒ â”ƒ â”— ðŸ“œ APB_Slave.sv    # Generic APB Slave Interface
 â”ƒ â”£ ðŸ“‚ peripheral        # IO Modules
 â”ƒ â”ƒ â”£ ðŸ“œ GPO.sv          # General Purpose Output (LED)
 â”ƒ â”ƒ â”£ ðŸ“œ GPI.sv          # General Purpose Input (Switch)
 â”ƒ â”ƒ â”£ ðŸ“œ GPIO.sv         # Bidirectional IO
 â”ƒ â”ƒ â”£ ðŸ“œ UART_ph.sv      # UART Controller Wrapper
 â”ƒ â”ƒ â”— ðŸ“œ RAM.sv          # Data Memory (APB Slave)
 â”ƒ â”£ ðŸ“œ ROM.sv            # Instruction Memory
 â”ƒ â”— ðŸ“œ MCU.sv            # [System Top] SoC Integration
 â”£ ðŸ“‚ sim                 # Verification
 â”ƒ â”£ ðŸ“œ tb_rv32i.sv       # System Level Simulation
 â”ƒ â”— ðŸ“œ tb_master_uart.sv # UVM-style Bus Verification
 â”— ðŸ“œ MY_Basys-3-Master.xdc # FPGA Constraints
```

-----

## ðŸš€ 7. ì‹¤í–‰ ê°€ì´ë“œ (How to Run)

1.  **Vivado ì‹¤í–‰:** Xilinx Vivado Design Suiteë¥¼ ì‹¤í–‰í•˜ê³  **Basys 3** ë³´ë“œë¥¼ íƒ€ê²Ÿìœ¼ë¡œ í”„ë¡œì íŠ¸ë¥¼ ìƒì„±í•©ë‹ˆë‹¤.
2.  **íŒŒì¼ ì¶”ê°€:** `src` ë° `sim` í´ë” ë‚´ì˜ ëª¨ë“  `.sv` íŒŒì¼ê³¼ `.xdc` íŒŒì¼ì„ í”„ë¡œì íŠ¸ì— ì¶”ê°€í•©ë‹ˆë‹¤.
3.  **ì‹œë®¬ë ˆì´ì…˜ ìˆ˜í–‰:**
      * **SoC ì „ì²´ ê²€ì¦:** `tb_rv32i.sv`ë¥¼ Topìœ¼ë¡œ ì„¤ì • í›„ `Run Behavioral Simulation` ì‹¤í–‰.
      * **Bus/UART ê²€ì¦:** `tb_master_uart.sv`ë¥¼ Topìœ¼ë¡œ ì„¤ì • í›„ `Run Behavioral Simulation` ì‹¤í–‰.
4.  **FPGA êµ¬í˜„:** `Run Synthesis` -\> `Run Implementation` -\> `Generate Bitstream`ì„ ì°¨ë¡€ë¡œ ì‹¤í–‰í•˜ì—¬ í•˜ë“œì›¨ì–´ì— ë°°í¬í•©ë‹ˆë‹¤.

-----

> *Designed with SystemVerilog for RISC-V Architecture Study*

```
