irq_set_handler	,	F_25
davinci_intc_base	,	V_2
CP_INTC_SYS_TYPE	,	F_12
IRQ_TYPE_EDGE_FALLING	,	V_17
cp_intc_set_wake	,	F_13
intc_irq_num	,	V_24
DAVINCI_INTC_TYPE_CP_INTC	,	V_32
CP_INTC_HOST_CTRL	,	V_37
BIT_MASK	,	F_10
reg	,	V_13
u32	,	T_3
num_reg	,	V_29
polarity	,	V_15
val	,	V_40
BITS_TO_LONGS	,	F_15
intc_base	,	V_33
offset	,	V_1
CP_INTC_GLOBAL_ENABLE	,	V_35
CP_INTC_HOST_ENABLE_IDX_SET	,	V_10
IRQ_TYPE_LEVEL_LOW	,	V_19
ioremap	,	F_16
cp_intc_irq_chip	,	V_41
flow_type	,	V_12
CP_INTC_CTRL	,	V_36
IRQF_PROBE	,	V_43
CP_INTC_SYS_STAT_IDX_CLR	,	V_7
IRQ_TYPE_LEVEL_HIGH	,	V_18
irq_prio	,	V_25
irq_data	,	V_4
CP_INTC_SYS_ENABLE_IDX_SET	,	V_11
cp_intc_read	,	F_1
cp_intc_init	,	F_14
intc_host_map	,	V_28
CP_INTC_CHAN_MAP	,	F_21
SZ_8K	,	V_34
cp_intc_mask_irq	,	F_6
__raw_writel	,	F_4
CP_INTC_SYS_POLARITY	,	F_11
davinci_soc_info	,	V_23
cp_intc_unmask_irq	,	F_7
irq_set_chip	,	F_23
IRQF_VALID	,	V_42
__raw_readl	,	F_2
value	,	V_3
CP_INTC_HOST_MAP	,	F_22
mask	,	V_14
on	,	V_21
host_map	,	V_27
CP_INTC_HOST_ENABLE_IDX_CLR	,	V_8
intc_irq_prios	,	V_26
handle_edge_irq	,	V_44
u8	,	T_2
d	,	V_5
CP_INTC_SYS_ENABLE_CLR	,	F_19
davinci_intc_type	,	V_31
CP_INTC_SYS_ENABLE_IDX_CLR	,	V_9
irq	,	V_6
i	,	V_30
WARN_ON	,	F_17
j	,	V_38
k	,	V_39
set_irq_flags	,	F_24
IRQ_TYPE_EDGE_RISING	,	V_16
num_irq	,	V_22
cp_intc_set_irq_type	,	F_8
CP_INTC_HOST_ENABLE	,	F_18
EINVAL	,	V_20
BIT_WORD	,	F_9
CP_INTC_SYS_STAT_CLR	,	F_20
cp_intc_ack_irq	,	F_5
__init	,	T_1
cp_intc_write	,	F_3
