<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:59.2359</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.12.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0182617</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>A CIRCUIT BOARD AND A SEMICONDUCTOR PACKAGE INCLUDING THE  SAME</inventionTitleEng><openDate>2025.07.17</openDate><openNumber>10-2025-0109586</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시예에 따른 회로 기판은 제1 절연층 및 상기 제1 절연층 상에 배치되는 제2 절연층; 상기 제2 절연층에 배치되는 하나 이상의 전자소자; 수평방향으로 상기 전자소자와 중첩되며 상기 제2 절연층에 배치되는 연결부재; 상기 제2 절연층에 배치되며, 상기 전자소자 상에 배치되는 제1 비아 전극; 및 상기 제2 절연층에 배치되며, 상기 연결부재 상에 배치되는 제2 비아 전극;을 포함하고 상기 제1 비아 전극의 수평 폭은 상기 제2 비아 전극의 수평 폭과 다를 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층 및 상기 제1 절연층 상에 배치되는 제2 절연층;상기 제2 절연층에 배치되는 하나 이상의 전자소자;수평방향으로 상기 전자소자와 중첩되며 상기 제2 절연층에 배치되는 연결부재;상기 제2 절연층에 배치되며, 상기 전자소자 상에 배치되는 제1 비아 전극; 및상기 제2 절연층에 배치되며, 상기 연결부재 상에 배치되는 제2 비아 전극;을 포함하고상기 제1 비아 전극의 수평 폭은 상기 제2 비아 전극의 수평 폭과 다른, 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 비아전극의 수평 폭은 상기 제2 비아전극의 수평 폭보다 큰, 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 비아전극의 상면의 높이는 상기 제2 절연층의 상면의 높이는 동일한, 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제2 절연층의 보강 부재의 함량은 상기 제1 절연층의 보강 부재의 함량보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 절연층은 몰딩층을 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 절연층은 상면에 트렌치 영역을 포함하고, 상기 제2 절연층은 상기 제1 절연층과 수평방향에서 중첩하며 상기 트렌치 영역의 일부에 배치되는 돌출부를 더 포함하며,상기 전자소자는 상기 트렌치 영역의 다른 영역에 배치되는, 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제2 절연층 상에 배치되며, 상기 제1 비아전극과 접하는 보호층을 더 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제2 절연층과 상기 보호층 사이에 배치되는 제3 절연층을 더 포함하며,상기 제3 절연층의 보강 부재의 함량은 상기 제2 절연층의 보강 부재의 함량보다 큰, 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 절연층 내에 배치되고 상기 전자소자와 수평방향에서 중첩되는 포스트 범프를 더 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 비아전극의 수평 폭과 상기 제2 비아전극의 수평 폭의 합은 상기 포스트 범프의 수평 폭보다 작은, 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 제1 비아전극의 상면의 높이는,상기 포스트 범프의 상면의 높이는 동일한, 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 하나의 회로 기판을 포함하는 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country>대한민국</country><engName>JUNG, WON SUK</engName><name>정원석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2024.01.10</priorityApplicationDate><priorityApplicationNumber>1020240003930</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.12.10</receiptDate><receiptNumber>1-1-2024-1368168-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240182617.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938893e0b98fe368dbc85986d62e915287d513d4e1dea4a902752db016a2134010a5f760464c595e1296d4bbaaf4388390c11c690605c6d18c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf439acc8cc649fc747be86b5a2cb923744678bbf73ed08c9731ef6b0d3f3b76c5e86eb1490299ce258d99656633fbee9a14fb5448cf00f9c1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>