Fitter report for TopLevel
Sat Mar 20 11:12:03 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+-----------------------------------+---------------------------------------------+
; Fitter Status                     ; Successful - Sat Mar 20 11:12:03 2021       ;
; Quartus Prime Version             ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                     ; TopLevel                                    ;
; Top-level Entity Name             ; TopLevel                                    ;
; Family                            ; Arria II GX                                 ;
; Device                            ; EP2AGX45CU17I3                              ;
; Timing Models                     ; Final                                       ;
; Logic utilization                 ; 8 %                                         ;
;     Combinational ALUTs           ; 1,249 / 36,100 ( 3 % )                      ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                          ;
;     Dedicated logic registers     ; 2,098 / 36,100 ( 6 % )                      ;
; Total registers                   ; 2098                                        ;
; Total pins                        ; 4 / 176 ( 2 % )                             ;
; Total virtual pins                ; 0                                           ;
; Total block memory bits           ; 0 / 2,939,904 ( 0 % )                       ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                             ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                               ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                               ;
; Total PLLs                        ; 0 / 4 ( 0 % )                               ;
; Total DLLs                        ; 0 / 2 ( 0 % )                               ;
+-----------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                          ; Off                                   ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.7%      ;
;     Processor 3            ;   2.6%      ;
;     Processor 4            ;   2.5%      ;
;     Processor 5            ;   2.4%      ;
;     Processor 6            ;   2.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                             ;
+------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+
; Node                         ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                      ; Destination Port ; Destination Port Name ;
+------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+
; DataMem:DM1|Core[2][2]~73    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; DataMem:DM1|Core[2][2]~73DUPLICATE    ;                  ;                       ;
; DataMem:DM1|Core[190][5]~188 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; DataMem:DM1|Core[190][5]~188DUPLICATE ;                  ;                       ;
; DataMem:DM1|Core[218][2]~221 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; DataMem:DM1|Core[218][2]~221DUPLICATE ;                  ;                       ;
; DataMem:DM1|Decoder0~33      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; DataMem:DM1|Decoder0~33DUPLICATE      ;                  ;                       ;
; InstROM:InstROM1|inst_rom~17 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; InstROM:InstROM1|inst_rom~17DUPLICATE ;                  ;                       ;
; RegFile:RF1|Mux1~0           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; RegFile:RF1|Mux1~0DUPLICATE           ;                  ;                       ;
; RegFile:RF1|Registers~0      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; RegFile:RF1|Registers~0DUPLICATE      ;                  ;                       ;
; RegFile:RF1|Registers~16     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; RegFile:RF1|Registers~16DUPLICATE     ;                  ;                       ;
+------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3351 ) ; 0.00 % ( 0 / 3351 )        ; 0.00 % ( 0 / 3351 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3351 ) ; 0.00 % ( 0 / 3351 )        ; 0.00 % ( 0 / 3351 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3349 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Xavie/Projects/CSE-141L/Lab2/output_files/TopLevel.pin.


+------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                              ;
+-----------------------------------------------------------------------------------+------------------------+
; Resource                                                                          ; Usage                  ;
+-----------------------------------------------------------------------------------+------------------------+
; ALUTs Used                                                                        ; 1,249 / 36,100 ( 3 % ) ;
;     -- Combinational ALUTs                                                        ; 1,249 / 36,100 ( 3 % ) ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )     ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )     ;
; Dedicated logic registers                                                         ; 2,098 / 36,100 ( 6 % ) ;
;                                                                                   ;                        ;
; Combinational ALUT usage by number of inputs                                      ;                        ;
;     -- 7 input functions                                                          ; 0                      ;
;     -- 6 input functions                                                          ; 736                    ;
;     -- 5 input functions                                                          ; 47                     ;
;     -- 4 input functions                                                          ; 138                    ;
;     -- <=3 input functions                                                        ; 328                    ;
;                                                                                   ;                        ;
; Combinational ALUTs by mode                                                       ;                        ;
;     -- normal mode                                                                ; 1221                   ;
;     -- extended LUT mode                                                          ; 0                      ;
;     -- arithmetic mode                                                            ; 28                     ;
;     -- shared arithmetic mode                                                     ; 0                      ;
;                                                                                   ;                        ;
; Logic utilization                                                                 ; 3,030 / 36,100 ( 8 % ) ;
;     -- Difficulty Clustering Design                                               ; Low                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 2631                   ;
;         -- Combinational with no register                                         ; 533                    ;
;         -- Register only                                                          ; 1382                   ;
;         -- Combinational with a register                                          ; 716                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; 0                      ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 399                    ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 151                    ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 2                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 246                    ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ;
;                                                                                   ;                        ;
; Total registers*                                                                  ; 2098                   ;
;     -- Dedicated logic registers                                                  ; 2,098 / 36,100 ( 6 % ) ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )        ;
;     -- LUT_REGs                                                                   ; 0                      ;
;                                                                                   ;                        ;
; ALMs:  partially or completely used                                               ; 1,617 / 18,050 ( 9 % ) ;
;                                                                                   ;                        ;
; Total LABs:  partially or completely used                                         ; 190 / 1,805 ( 11 % )   ;
;     -- Logic LABs                                                                 ; 190 / 190 ( 100 % )    ;
;     -- Memory LABs                                                                ; 0 / 190 ( 0 % )        ;
;                                                                                   ;                        ;
; Virtual pins                                                                      ; 0                      ;
; I/O pins                                                                          ; 4 / 176 ( 2 % )        ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )         ;
;                                                                                   ;                        ;
; M9K blocks                                                                        ; 0 / 319 ( 0 % )        ;
; Total MLAB memory bits                                                            ; 0                      ;
; Total block memory bits                                                           ; 0 / 2,939,904 ( 0 % )  ;
; Total block memory implementation bits                                            ; 0 / 2,939,904 ( 0 % )  ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )        ;
; PLLs                                                                              ; 0 / 4 ( 0 % )          ;
; Global signals                                                                    ; 1                      ;
;     -- Global clocks                                                              ; 1 / 16 ( 6 % )         ;
;     -- Quadrant clocks                                                            ; 0 / 48 ( 0 % )         ;
;     -- Periphery clocks                                                           ; 0 / 50 ( 0 % )         ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )          ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                                                                 ; 0 / 1 ( 0 % )          ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )          ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )          ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )          ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )          ;
; Average interconnect usage (total/H/V)                                            ; 1.8% / 1.8% / 1.9%     ;
; Peak interconnect usage (total/H/V)                                               ; 17.0% / 18.1% / 18.2%  ;
; Maximum fan-out                                                                   ; 2317                   ;
; Highest non-global fan-out                                                        ; 2317                   ;
; Total fan-out                                                                     ; 14898                  ;
; Average fan-out                                                                   ; 3.99                   ;
+-----------------------------------------------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                               ;
+-----------------------------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                                         ; Top                  ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                  ; Low                            ;
;                                                                                   ;                      ;                                ;
; Logic utilization                                                                 ; 3030 / 36100 ( 8 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 2631                 ; 0                              ;
;         -- Combinational with no register                                         ; 533                  ; 0                              ;
;         -- Register only                                                          ; 1382                 ; 0                              ;
;         -- Combinational with a register                                          ; 716                  ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; 0                    ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 399                  ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                    ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 151                  ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 2                    ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 246                  ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; ALUTs Used                                                                        ; 1249 / 36100 ( 3 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 1249 / 36100 ( 3 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )    ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )    ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 2098 / 36100 ( 6 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                      ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                      ;                                ;
;     -- 7 input functions                                                          ; 0                    ; 0                              ;
;     -- 6 input functions                                                          ; 736                  ; 0                              ;
;     -- 5 input functions                                                          ; 47                   ; 0                              ;
;     -- 4 input functions                                                          ; 138                  ; 0                              ;
;     -- <=3 input functions                                                        ; 328                  ; 0                              ;
;                                                                                   ;                      ;                                ;
; Combinational ALUTs by mode                                                       ;                      ;                                ;
;     -- normal mode                                                                ; 1221                 ; 0                              ;
;     -- extended LUT mode                                                          ; 0                    ; 0                              ;
;     -- arithmetic mode                                                            ; 28                   ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Total registers                                                                   ; 2098                 ; 0                              ;
;     -- Dedicated logic registers                                                  ; 2098 / 36100 ( 6 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                    ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Memory LAB cells by mode                                                          ;                      ;                                ;
;     -- 64-address deep                                                            ; 0                    ; 0                              ;
;     -- 32-address deep                                                            ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; ALMs:  partially or completely used                                               ; 1617 / 18050 ( 9 % ) ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                      ;                                ;
; Total LABs:  partially or completely used                                         ; 190 / 1805 ( 11 % )  ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 190                  ; 0                              ;
;     -- Memory LABs                                                                ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Virtual pins                                                                      ; 0                    ; 0                              ;
; I/O pins                                                                          ; 4                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )      ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 0                    ; 0                              ;
; Total block memory implementation bits                                            ; 0                    ; 0                              ;
; Clock enable block                                                                ; 1 / 126 ( < 1 % )    ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                      ;                                ;
; Connections                                                                       ;                      ;                                ;
;     -- Input Connections                                                          ; 0                    ; 0                              ;
;     -- Registered Input Connections                                               ; 0                    ; 0                              ;
;     -- Output Connections                                                         ; 0                    ; 0                              ;
;     -- Registered Output Connections                                              ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Internal Connections                                                              ;                      ;                                ;
;     -- Total Connections                                                          ; 14897                ; 1                              ;
;     -- Registered Connections                                                     ; 4310                 ; 0                              ;
;                                                                                   ;                      ;                                ;
; External Connections                                                              ;                      ;                                ;
;     -- Top                                                                        ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Partition Interface                                                               ;                      ;                                ;
;     -- Input Ports                                                                ; 3                    ; 0                              ;
;     -- Output Ports                                                               ; 1                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Registered Ports                                                                  ;                      ;                                ;
;     -- Registered Input Ports                                                     ; 0                    ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                    ; 0                              ;
;                                                                                   ;                      ;                                ;
; Port Connectivity                                                                 ;                      ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                    ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                    ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                    ; 0                              ;
+-----------------------------------------------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Clk   ; T10   ; 3A       ; 26           ; 0            ; 31           ; 2098                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Reset ; B7    ; 7A       ; 28           ; 56           ; 0            ; 2317                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; Start ; V10   ; 4A       ; 29           ; 0            ; 93           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Ack  ; Y7    ; 4A       ; 29           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                     ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                         ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                          ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                        ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                            ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                            ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                            ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                            ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                          ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                       ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                              ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; C16      ; ASDO                             ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                             ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                            ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                             ; -                      ; -                ; Dedicated Programming Pin ;
+----------+----------------------------------+------------------------+------------------+---------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % ) ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 2 / 22 ( 9 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 2 / 38 ( 5 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 18 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 18 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 1 / 38 ( 3 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )   ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A2       ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 359        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 363        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 361        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 367        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 371        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 372        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 368        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 369        ; 7A       ; Reset                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 366        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 329        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 360        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 358        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 364        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 362        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D3       ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 291        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 290        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 292        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 188        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 183        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 184        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 187        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 185        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; Clk                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U4       ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 101        ; 3A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V3       ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 105        ; 4A       ; Start                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 106        ; 4A       ; Ack                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; Ack      ; Incomplete set of assignments ;
; Clk      ; Incomplete set of assignments ;
; Reset    ; Incomplete set of assignments ;
; Start    ; Incomplete set of assignments ;
; Ack      ; Missing location assignment   ;
; Clk      ; Missing location assignment   ;
; Reset    ; Missing location assignment   ;
; Start    ; Missing location assignment   ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------+-------------+--------------+
; Compilation Hierarchy Node ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs        ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name            ; Entity Name ; Library Name ;
;                            ;                     ;              ;          ;             ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                ;             ;              ;
+----------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------+-------------+--------------+
; |TopLevel                  ; 1249 (734)          ; 0 (0)        ; 0 (0)    ; 1617 (128)  ; 2098 (0)                  ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 4    ; 0            ; 533 (264)                      ; 1382 (0)           ; 716 (470)                     ; |TopLevel                      ; TopLevel    ; work         ;
;    |ALU:ALU1|              ; 39 (39)             ; 0 (0)        ; 0 (0)    ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 36 (36)                        ; 0 (0)              ; 3 (3)                         ; |TopLevel|ALU:ALU1             ; ALU         ; work         ;
;    |Ctrl:Ctrl1|            ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |TopLevel|Ctrl:Ctrl1           ; Ctrl        ; work         ;
;    |DataMem:DM1|           ; 315 (315)           ; 0 (0)        ; 0 (0)    ; 1367 (1367) ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 92 (92)                        ; 1363 (1363)        ; 685 (685)                     ; |TopLevel|DataMem:DM1          ; DataMem     ; work         ;
;    |InstFetch:InstFetch1|  ; 23 (23)             ; 0 (0)        ; 0 (0)    ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 11 (11)                       ; |TopLevel|InstFetch:InstFetch1 ; InstFetch   ; work         ;
;    |InstROM:InstROM1|      ; 19 (19)             ; 0 (0)        ; 0 (0)    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 0 (0)              ; 3 (3)                         ; |TopLevel|InstROM:InstROM1     ; InstROM     ; work         ;
;    |RegFile:RF1|           ; 116 (116)           ; 0 (0)        ; 0 (0)    ; 105 (105)   ; 40 (40)                   ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 110 (110)                      ; 19 (19)            ; 25 (25)                       ; |TopLevel|RegFile:RF1          ; RegFile     ; work         ;
+----------------------------+---------------------+--------------+----------+-------------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+--------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                               ;
+-------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Ack   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Clk   ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reset ; Input    ; --            ; (51) 1906 ps  ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Start ; Input    ; (51) 1906 ps  ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+-------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; Clk                                          ;                   ;         ;
; Reset                                        ;                   ;         ;
;      - DataMem:DM1|Core[0][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][7]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][5]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][0]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][6]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][4]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][2]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][3]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][1]                ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][4]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][3]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][2]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][0]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][1]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][6]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][5]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][7]               ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][7]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][1]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][6]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][2]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][4]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][3]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][0]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][5]              ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][7]              ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[3]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[7]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[9]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[8]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[0]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[6]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[5]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[4]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[2]       ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[1]       ; 1                 ; 51      ;
;      - DataMem:DM1|Core[16][0]               ; 1                 ; 51      ;
;      - InstFetch:InstFetch1|ProgCtr[3]~3     ; 1                 ; 51      ;
;      - DataMem:DM1|Core[64][7]~0             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[65][2]~1             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[66][1]~2             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[67][6]~3             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[80][1]~4             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[81][1]~5             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[82][7]~6             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[83][5]~7             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[72][5]~8             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[73][4]~9             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[74][1]~10            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[75][1]~11            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[88][1]~12            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[89][6]~13            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[90][4]~14            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[91][5]~15            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[68][6]~16            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[70][0]~17            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[76][5]~18            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[78][1]~19            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[69][2]~20            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[71][6]~21            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[77][2]~22            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[79][1]~23            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[84][4]~24            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[86][6]~25            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[92][7]~26            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[94][0]~27            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[85][5]~28            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[87][1]~29            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[93][7]~30            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[95][1]~31            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[96][2]~32            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[97][1]~33            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[98][4]~34            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[99][4]~35            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[112][5]~36           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[113][5]~37           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[114][5]~38           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[115][0]~39           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[104][2]~40           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[105][4]~41           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[106][7]~42           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[107][6]~43           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[120][5]~44           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[121][5]~45           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[122][5]~46           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[123][3]~47           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[100][0]~48           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[116][2]~49           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[102][2]~50           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[118][5]~51           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[101][4]~52           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[117][5]~53           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[103][5]~54           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[119][5]~55           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[108][2]~56           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[124][2]~57           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[110][4]~58           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[126][7]~59           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[109][7]~60           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[125][7]~61           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[111][3]~62           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[127][2]~63           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[0][7]~64             ; 1                 ; 51      ;
;      - DataMem:DM1|Core~65                   ; 1                 ; 51      ;
;      - DataMem:DM1|Core[16][4]~66            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[8][0]~67             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[24][2]~68            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[4][5]~69             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[20][5]~70            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[12][6]~71            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[28][7]~72            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][2]~73             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[18][0]~74            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[10][0]~75            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[26][6]~76            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[6][7]~77             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[22][0]~78            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[14][3]~79            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[30][4]~80            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[1][4]~81             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[17][0]~82            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[3][5]~83             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[19][4]~84            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[5][7]~85             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[21][0]~86            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[7][3]~87             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[23][1]~88            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[9][7]~89             ; 1                 ; 51      ;
;      - DataMem:DM1|Core[25][1]~90            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[11][0]~91            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[27][4]~92            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[13][5]~93            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[29][0]~94            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[15][2]~95            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[31][2]~96            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[32][7]~97            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[48][6]~98            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[36][6]~99            ; 1                 ; 51      ;
;      - DataMem:DM1|Core[52][4]~100           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[40][1]~101           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[56][4]~102           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[44][6]~103           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[60][7]~104           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[34][1]~105           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[50][7]~106           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[38][4]~107           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[54][6]~108           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[42][1]~109           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[58][2]~110           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[46][0]~111           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[62][7]~112           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[33][3]~113           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[49][1]~114           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[41][1]~115           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[57][3]~116           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[37][4]~117           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[53][4]~118           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[45][3]~119           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[61][7]~120           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[35][6]~121           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[51][3]~122           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[43][1]~123           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[59][4]~124           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[39][1]~125           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[55][2]~126           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[47][4]~127           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[63][1]~128           ; 1                 ; 51      ;
;      - DataMem:DM1|Core[128][0]~129          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[132][5]~130          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[130][5]~131          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[134][5]~132          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[129][5]~133          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[133][5]~134          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[131][5]~135          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[135][7]~136          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[144][5]~137          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[148][3]~138          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[146][5]~139          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[150][5]~140          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[145][5]~141          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[149][5]~142          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[147][5]~143          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[151][5]~144          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[160][5]~145          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[176][2]~146          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[164][0]~147          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[180][7]~148          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[161][1]~149          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[177][4]~150          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[165][0]~151          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[181][2]~152          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[162][5]~153          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[178][6]~154          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[166][1]~155          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[182][4]~156          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[163][0]~157          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[179][4]~158          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[167][7]~159          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[183][0]~160          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[136][2]~161          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[137][0]~162          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[140][2]~163          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[141][2]~164          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[152][4]~165          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[153][0]~166          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[156][5]~167          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[157][2]~168          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[138][3]~169          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[139][4]~170          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[142][3]~171          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[143][5]~172          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[154][3]~173          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[155][5]~174          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[158][0]~175          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[159][2]~176          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[168][3]~177          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[172][2]~178          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[170][0]~179          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[174][4]~180          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[169][6]~181          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[173][0]~182          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[171][0]~183          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[175][4]~184          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[184][2]~185          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[188][5]~186          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[186][2]~187          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][5]~188          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[185][0]~189          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[189][5]~190          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[187][4]~191          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[191][3]~192          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[192][0]~193          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[193][6]~194          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[208][2]~195          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[209][4]~196          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[196][5]~197          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[197][5]~198          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[212][5]~199          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[213][1]~200          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[200][1]~201          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[201][6]~202          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[216][3]~203          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[217][0]~204          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[204][1]~205          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[205][1]~206          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[220][3]~207          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[221][6]~208          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[194][1]~209          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[195][5]~210          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[198][1]~211          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[199][2]~212          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[210][7]~213          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[211][1]~214          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[214][6]~215          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[215][7]~216          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[202][1]~217          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[203][1]~218          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[206][1]~219          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[207][1]~220          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][2]~221          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[219][4]~222          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[222][6]~223          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[223][6]~224          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[224][6]~225          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[225][0]~226          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[232][1]~227          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[233][0]~228          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[240][1]~229          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[241][4]~230          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[248][1]~231          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[249][6]~232          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[228][6]~233          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[229][2]~234          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[236][5]~235          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[237][5]~236          ; 1                 ; 51      ;
;      - DataMem:DM1|Core~237                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core[244][5]~238          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[245][3]~239          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[252][5]~240          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[253][0]~241          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[226][0]~242          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[227][0]~243          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[242][4]~244          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[243][1]~245          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[230][3]~246          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[231][3]~247          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[246][6]~248          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[247][6]~249          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[234][7]~250          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[235][7]~251          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[250][0]~252          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[251][2]~253          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[238][5]~254          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[239][3]~255          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[254][7]~256          ; 1                 ; 51      ;
;      - DataMem:DM1|Core[255][1]~257          ; 1                 ; 51      ;
;      - DataMem:DM1|Core~258                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~259                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~260                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~261                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~262                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~263                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~264                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~265                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~267                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~268                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~269                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core~270                  ; 1                 ; 51      ;
;      - DataMem:DM1|Core[2][2]~73DUPLICATE    ; 1                 ; 51      ;
;      - DataMem:DM1|Core[190][5]~188DUPLICATE ; 1                 ; 51      ;
;      - DataMem:DM1|Core[218][2]~221DUPLICATE ; 1                 ; 51      ;
; Start                                        ;                   ;         ;
;      - InstFetch:InstFetch1|ProgCtr[3]~3     ; 0                 ; 51      ;
+----------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+---------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                  ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clk                                   ; PIN_T10              ; 2098    ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DataMem:DM1|Core[0][7]~64             ; LABCELL_X22_Y33_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[100][0]~48           ; MLABCELL_X19_Y27_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[101][4]~52           ; MLABCELL_X19_Y33_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[102][2]~50           ; MLABCELL_X29_Y33_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[103][5]~54           ; MLABCELL_X29_Y33_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[104][2]~40           ; MLABCELL_X21_Y35_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[105][4]~41           ; LABCELL_X20_Y32_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[106][7]~42           ; LABCELL_X24_Y31_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[107][6]~43           ; LABCELL_X27_Y33_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[108][2]~56           ; MLABCELL_X19_Y32_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[109][7]~60           ; MLABCELL_X23_Y30_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[10][0]~75            ; MLABCELL_X26_Y30_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[110][4]~58           ; LABCELL_X20_Y31_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[111][3]~62           ; LABCELL_X22_Y31_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[112][5]~36           ; LABCELL_X27_Y33_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[113][5]~37           ; MLABCELL_X19_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[114][5]~38           ; LABCELL_X20_Y31_N34  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[115][0]~39           ; MLABCELL_X29_Y32_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[116][2]~49           ; MLABCELL_X26_Y33_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[117][5]~53           ; MLABCELL_X23_Y32_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[118][5]~51           ; MLABCELL_X23_Y30_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[119][5]~55           ; MLABCELL_X29_Y34_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[11][0]~91            ; MLABCELL_X26_Y27_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[120][5]~44           ; MLABCELL_X23_Y31_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[121][5]~45           ; MLABCELL_X23_Y31_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[122][5]~46           ; MLABCELL_X23_Y31_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[123][3]~47           ; MLABCELL_X23_Y31_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[124][2]~57           ; MLABCELL_X21_Y35_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[125][7]~61           ; MLABCELL_X19_Y26_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[126][7]~59           ; MLABCELL_X26_Y32_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[127][2]~63           ; MLABCELL_X19_Y26_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[128][0]~129          ; MLABCELL_X16_Y33_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[129][5]~133          ; MLABCELL_X16_Y33_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[12][6]~71            ; MLABCELL_X31_Y26_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[130][5]~131          ; MLABCELL_X19_Y30_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[131][5]~135          ; MLABCELL_X21_Y30_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[132][5]~130          ; LABCELL_X17_Y27_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[133][5]~134          ; MLABCELL_X16_Y30_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[134][5]~132          ; LABCELL_X22_Y37_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[135][7]~136          ; LABCELL_X17_Y30_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[136][2]~161          ; MLABCELL_X16_Y32_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[137][0]~162          ; MLABCELL_X16_Y32_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[138][3]~169          ; LABCELL_X17_Y32_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[139][4]~170          ; MLABCELL_X21_Y32_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[13][5]~93            ; LABCELL_X32_Y26_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[140][2]~163          ; MLABCELL_X16_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[141][2]~164          ; MLABCELL_X23_Y30_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[142][3]~171          ; LABCELL_X17_Y28_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[143][5]~172          ; LABCELL_X22_Y31_N34  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[144][5]~137          ; MLABCELL_X14_Y29_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[145][5]~141          ; LABCELL_X17_Y26_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[146][5]~139          ; LABCELL_X17_Y30_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[147][5]~143          ; MLABCELL_X21_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[148][3]~138          ; LABCELL_X15_Y29_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[149][5]~142          ; MLABCELL_X16_Y30_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[14][3]~79            ; MLABCELL_X21_Y26_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[150][5]~140          ; LABCELL_X15_Y33_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[151][5]~144          ; LABCELL_X15_Y33_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[152][4]~165          ; MLABCELL_X14_Y31_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[153][0]~166          ; MLABCELL_X14_Y31_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[154][3]~173          ; MLABCELL_X16_Y30_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[155][5]~174          ; LABCELL_X20_Y27_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[156][5]~167          ; MLABCELL_X19_Y36_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[157][2]~168          ; LABCELL_X17_Y26_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[158][0]~175          ; LABCELL_X17_Y28_N38  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[159][2]~176          ; MLABCELL_X16_Y28_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[15][2]~95            ; LABCELL_X30_Y26_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[160][5]~145          ; LABCELL_X15_Y27_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[161][1]~149          ; MLABCELL_X16_Y27_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[162][5]~153          ; MLABCELL_X16_Y29_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[163][0]~157          ; LABCELL_X17_Y29_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[164][0]~147          ; MLABCELL_X19_Y27_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[165][0]~151          ; LABCELL_X24_Y35_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[166][1]~155          ; MLABCELL_X19_Y30_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[167][7]~159          ; LABCELL_X17_Y29_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[168][3]~177          ; MLABCELL_X21_Y27_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[169][6]~181          ; MLABCELL_X21_Y27_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[16][4]~66            ; LABCELL_X30_Y29_N6   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[170][0]~179          ; LABCELL_X20_Y30_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[171][0]~183          ; MLABCELL_X21_Y31_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[172][2]~178          ; LABCELL_X20_Y31_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[173][0]~182          ; LABCELL_X20_Y30_N34  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[174][4]~180          ; MLABCELL_X19_Y27_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[175][4]~184          ; MLABCELL_X21_Y31_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[176][2]~146          ; LABCELL_X17_Y27_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[177][4]~150          ; MLABCELL_X16_Y31_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[178][6]~154          ; MLABCELL_X19_Y30_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[179][4]~158          ; MLABCELL_X23_Y27_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[17][0]~82            ; LABCELL_X24_Y31_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[180][7]~148          ; MLABCELL_X19_Y27_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[181][2]~152          ; MLABCELL_X16_Y31_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[182][4]~156          ; LABCELL_X20_Y30_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[183][0]~160          ; MLABCELL_X19_Y31_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[184][2]~185          ; MLABCELL_X16_Y27_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[185][0]~189          ; MLABCELL_X16_Y31_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[186][2]~187          ; LABCELL_X15_Y28_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[187][4]~191          ; LABCELL_X20_Y30_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[188][5]~186          ; LABCELL_X15_Y31_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[189][5]~190          ; MLABCELL_X19_Y26_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[18][0]~74            ; MLABCELL_X23_Y30_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[190][5]~188          ; MLABCELL_X16_Y34_N12 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[190][5]~188DUPLICATE ; MLABCELL_X16_Y34_N14 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[191][3]~192          ; MLABCELL_X19_Y31_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[192][0]~193          ; MLABCELL_X21_Y33_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[193][6]~194          ; LABCELL_X20_Y32_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[194][1]~209          ; MLABCELL_X26_Y37_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[195][5]~210          ; LABCELL_X30_Y33_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[196][5]~197          ; MLABCELL_X21_Y35_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[197][5]~198          ; LABCELL_X22_Y35_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[198][1]~211          ; MLABCELL_X26_Y37_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[199][2]~212          ; LABCELL_X24_Y35_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[19][4]~84            ; LABCELL_X27_Y30_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[1][4]~81             ; LABCELL_X35_Y30_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[200][1]~201          ; LABCELL_X24_Y33_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[201][6]~202          ; LABCELL_X24_Y36_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[202][1]~217          ; MLABCELL_X26_Y36_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[203][1]~218          ; LABCELL_X24_Y36_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[204][1]~205          ; LABCELL_X24_Y37_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[205][1]~206          ; LABCELL_X22_Y35_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[206][1]~219          ; LABCELL_X24_Y37_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[207][1]~220          ; MLABCELL_X23_Y35_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[208][2]~195          ; LABCELL_X24_Y33_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[209][4]~196          ; LABCELL_X30_Y33_N34  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[20][5]~70            ; LABCELL_X22_Y26_N34  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[210][7]~213          ; LABCELL_X27_Y34_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[211][1]~214          ; LABCELL_X27_Y32_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[212][5]~199          ; MLABCELL_X26_Y34_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[213][1]~200          ; MLABCELL_X29_Y35_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[214][6]~215          ; MLABCELL_X26_Y34_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[215][7]~216          ; LABCELL_X22_Y34_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[216][3]~203          ; MLABCELL_X23_Y34_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[217][0]~204          ; LABCELL_X24_Y36_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[218][2]~221          ; MLABCELL_X19_Y32_N36 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[218][2]~221DUPLICATE ; MLABCELL_X19_Y32_N38 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[219][4]~222          ; LABCELL_X24_Y34_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[21][0]~86            ; MLABCELL_X34_Y27_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[220][3]~207          ; MLABCELL_X23_Y34_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[221][6]~208          ; LABCELL_X20_Y35_N34  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[222][6]~223          ; MLABCELL_X23_Y34_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[223][6]~224          ; MLABCELL_X23_Y35_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[224][6]~225          ; LABCELL_X22_Y37_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[225][0]~226          ; MLABCELL_X21_Y33_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[226][0]~242          ; LABCELL_X22_Y37_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[227][0]~243          ; LABCELL_X20_Y34_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[228][6]~233          ; MLABCELL_X19_Y37_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[229][2]~234          ; LABCELL_X20_Y37_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[22][0]~78            ; LABCELL_X24_Y26_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[230][3]~246          ; MLABCELL_X29_Y37_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[231][3]~247          ; MLABCELL_X23_Y33_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[232][1]~227          ; MLABCELL_X21_Y37_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[233][0]~228          ; LABCELL_X20_Y34_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[234][7]~250          ; MLABCELL_X21_Y37_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[235][7]~251          ; MLABCELL_X23_Y34_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[236][5]~235          ; MLABCELL_X21_Y31_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[237][5]~236          ; LABCELL_X20_Y37_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[238][5]~254          ; LABCELL_X20_Y33_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[239][3]~255          ; MLABCELL_X21_Y34_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[23][1]~88            ; MLABCELL_X29_Y34_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[240][1]~229          ; MLABCELL_X19_Y37_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[241][4]~230          ; MLABCELL_X26_Y36_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[242][4]~244          ; MLABCELL_X23_Y37_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[243][1]~245          ; LABCELL_X27_Y32_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[244][5]~238          ; LABCELL_X22_Y36_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[245][3]~239          ; MLABCELL_X26_Y36_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[246][6]~248          ; MLABCELL_X21_Y36_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[247][6]~249          ; MLABCELL_X21_Y34_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[248][1]~231          ; MLABCELL_X23_Y35_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[249][6]~232          ; MLABCELL_X26_Y35_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[24][2]~68            ; MLABCELL_X23_Y31_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[250][0]~252          ; MLABCELL_X23_Y37_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[251][2]~253          ; MLABCELL_X23_Y34_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[252][5]~240          ; MLABCELL_X23_Y36_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[253][0]~241          ; MLABCELL_X29_Y36_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[254][7]~256          ; LABCELL_X20_Y36_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[255][1]~257          ; LABCELL_X20_Y27_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[25][1]~90            ; MLABCELL_X29_Y26_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[26][6]~76            ; MLABCELL_X21_Y26_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[27][4]~92            ; MLABCELL_X21_Y26_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[28][7]~72            ; MLABCELL_X23_Y34_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[29][0]~94            ; LABCELL_X32_Y27_N24  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[2][2]~73             ; LABCELL_X35_Y29_N16  ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[2][2]~73DUPLICATE    ; LABCELL_X35_Y29_N18  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[30][4]~80            ; MLABCELL_X21_Y26_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[31][2]~96            ; LABCELL_X32_Y27_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[32][7]~97            ; MLABCELL_X26_Y25_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[33][3]~113           ; MLABCELL_X21_Y25_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[34][1]~105           ; MLABCELL_X26_Y25_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[35][6]~121           ; LABCELL_X27_Y27_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[36][6]~99            ; LABCELL_X30_Y27_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[37][4]~117           ; LABCELL_X24_Y27_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[38][4]~107           ; LABCELL_X27_Y27_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[39][1]~125           ; MLABCELL_X29_Y30_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[3][5]~83             ; MLABCELL_X31_Y30_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[40][1]~101           ; MLABCELL_X21_Y25_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[41][1]~115           ; LABCELL_X20_Y32_N38  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[42][1]~109           ; LABCELL_X32_Y29_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[43][1]~123           ; MLABCELL_X34_Y29_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[44][6]~103           ; MLABCELL_X23_Y27_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[45][3]~119           ; MLABCELL_X23_Y30_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[46][0]~111           ; LABCELL_X30_Y27_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[47][4]~127           ; MLABCELL_X31_Y27_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[48][6]~98            ; MLABCELL_X31_Y28_N32 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[49][1]~114           ; MLABCELL_X29_Y25_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[4][5]~69             ; MLABCELL_X31_Y26_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[50][7]~106           ; MLABCELL_X31_Y28_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[51][3]~122           ; MLABCELL_X29_Y32_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[52][4]~100           ; MLABCELL_X29_Y30_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[53][4]~118           ; MLABCELL_X29_Y25_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[54][6]~108           ; LABCELL_X24_Y26_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[55][2]~126           ; MLABCELL_X29_Y30_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[56][4]~102           ; LABCELL_X20_Y26_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[57][3]~116           ; MLABCELL_X34_Y30_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[58][2]~110           ; LABCELL_X30_Y29_N14  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[59][4]~124           ; LABCELL_X32_Y30_N38  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[5][7]~85             ; LABCELL_X32_Y26_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[60][7]~104           ; LABCELL_X20_Y26_N38  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[61][7]~120           ; MLABCELL_X29_Y27_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[62][7]~112           ; LABCELL_X24_Y32_N38  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[63][1]~128           ; MLABCELL_X31_Y27_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[64][7]~0             ; LABCELL_X20_Y31_N4   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[65][2]~1             ; LABCELL_X32_Y32_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[66][1]~2             ; LABCELL_X30_Y30_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[67][6]~3             ; LABCELL_X30_Y30_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[68][6]~16            ; LABCELL_X30_Y34_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[69][2]~20            ; MLABCELL_X31_Y32_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[6][7]~77             ; MLABCELL_X29_Y26_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[70][0]~17            ; LABCELL_X30_Y30_N0   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[71][6]~21            ; LABCELL_X27_Y31_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[72][5]~8             ; MLABCELL_X26_Y31_N36 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[73][4]~9             ; MLABCELL_X29_Y31_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[74][1]~10            ; LABCELL_X30_Y31_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[75][1]~11            ; MLABCELL_X26_Y31_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[76][5]~18            ; MLABCELL_X26_Y30_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[77][2]~22            ; LABCELL_X32_Y30_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[78][1]~19            ; MLABCELL_X26_Y31_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[79][1]~23            ; LABCELL_X22_Y31_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[7][3]~87             ; MLABCELL_X29_Y31_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[80][1]~4             ; MLABCELL_X31_Y31_N34 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[81][1]~5             ; LABCELL_X32_Y32_N36  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[82][7]~6             ; LABCELL_X22_Y30_N2   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[83][5]~7             ; LABCELL_X27_Y30_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[84][4]~24            ; MLABCELL_X29_Y31_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[85][5]~28            ; MLABCELL_X21_Y32_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[86][6]~25            ; MLABCELL_X29_Y30_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[87][1]~29            ; MLABCELL_X29_Y34_N38 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[88][1]~12            ; MLABCELL_X31_Y31_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[89][6]~13            ; LABCELL_X30_Y31_N12  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[8][0]~67             ; MLABCELL_X23_Y26_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[90][4]~14            ; LABCELL_X27_Y30_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[91][5]~15            ; MLABCELL_X21_Y27_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[92][7]~26            ; MLABCELL_X29_Y31_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[93][7]~30            ; LABCELL_X27_Y32_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[94][0]~27            ; LABCELL_X24_Y31_N38  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[95][1]~31            ; LABCELL_X20_Y27_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[96][2]~32            ; LABCELL_X17_Y33_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[97][1]~33            ; MLABCELL_X19_Y32_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[98][4]~34            ; LABCELL_X30_Y32_N32  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[99][4]~35            ; LABCELL_X17_Y33_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMem:DM1|Core[9][7]~89             ; LABCELL_X27_Y26_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; InstFetch:InstFetch1|ProgCtr[3]~3     ; LABCELL_X27_Y29_N4   ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegFile:RF1|Registers[0][4]~4         ; LABCELL_X20_Y29_N26  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegFile:RF1|Registers[15][4]~23       ; MLABCELL_X21_Y29_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegFile:RF1|Registers[1][4]~22        ; LABCELL_X20_Y28_N6   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegFile:RF1|Registers[3][4]~19        ; LABCELL_X20_Y28_N8   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegFile:RF1|Registers[6][4]~20        ; LABCELL_X24_Y27_N38  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegFile:RF1|Registers~2               ; LABCELL_X20_Y28_N2   ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RegWriteValue[7]~0                    ; LABCELL_X20_Y28_N18  ; 31      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; Reset                                 ; PIN_B7               ; 2317    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clk  ; PIN_T10  ; 2098    ; 480                                  ; Global Clock         ; GCLK7            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; Reset~input ; 2317              ;
+-------------+-------------------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------------+-------------------------+
; Routing Resource Type             ; Usage                   ;
+-----------------------------------+-------------------------+
; Block interconnects               ; 5,545 / 213,100 ( 3 % ) ;
; C12 interconnects                 ; 135 / 7,906 ( 2 % )     ;
; C4 interconnects                  ; 2,414 / 139,240 ( 2 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )           ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )          ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )           ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )           ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )          ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )           ;
; Direct links                      ; 278 / 213,100 ( < 1 % ) ;
; Global clocks                     ; 1 / 16 ( 6 % )          ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )       ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )          ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )           ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )          ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )          ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )           ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )           ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )           ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )          ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )           ;
; Local interconnects               ; 803 / 50,600 ( 2 % )    ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )          ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )           ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )           ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )          ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )           ;
; Periphery clocks                  ; 0 / 50 ( 0 % )          ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )          ;
; R20 interconnects                 ; 17 / 8,690 ( < 1 % )    ;
; R20/C12 interconnect drivers      ; 143 / 12,980 ( 1 % )    ;
; R4 interconnects                  ; 4,648 / 235,620 ( 2 % ) ;
; Spine clocks                      ; 4 / 104 ( 4 % )         ;
+-----------------------------------+-------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 8.51) ; Number of LABs  (Total = 190) ;
+----------------------------------+-------------------------------+
; 1                                ; 6                             ;
; 2                                ; 3                             ;
; 3                                ; 5                             ;
; 4                                ; 4                             ;
; 5                                ; 6                             ;
; 6                                ; 11                            ;
; 7                                ; 9                             ;
; 8                                ; 12                            ;
; 9                                ; 21                            ;
; 10                               ; 113                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.88) ; Number of LABs  (Total = 190) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 190                           ;
; 1 Clock enable                     ; 71                            ;
; 1 Sync. clear                      ; 170                           ;
; 1 Sync. load                       ; 7                             ;
; 2 Clock enables                    ; 69                            ;
; 3 Clock enables                    ; 41                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.45) ; Number of LABs  (Total = 190) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 0                             ;
; 7                                            ; 5                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 6                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 10                            ;
; 17                                           ; 4                             ;
; 18                                           ; 11                            ;
; 19                                           ; 5                             ;
; 20                                           ; 10                            ;
; 21                                           ; 10                            ;
; 22                                           ; 13                            ;
; 23                                           ; 12                            ;
; 24                                           ; 7                             ;
; 25                                           ; 13                            ;
; 26                                           ; 7                             ;
; 27                                           ; 11                            ;
; 28                                           ; 7                             ;
; 29                                           ; 9                             ;
; 30                                           ; 6                             ;
; 31                                           ; 2                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.71) ; Number of LABs  (Total = 190) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 6                             ;
; 2                                                ; 5                             ;
; 3                                                ; 6                             ;
; 4                                                ; 3                             ;
; 5                                                ; 10                            ;
; 6                                                ; 2                             ;
; 7                                                ; 9                             ;
; 8                                                ; 11                            ;
; 9                                                ; 11                            ;
; 10                                               ; 12                            ;
; 11                                               ; 11                            ;
; 12                                               ; 10                            ;
; 13                                               ; 12                            ;
; 14                                               ; 16                            ;
; 15                                               ; 16                            ;
; 16                                               ; 15                            ;
; 17                                               ; 13                            ;
; 18                                               ; 10                            ;
; 19                                               ; 4                             ;
; 20                                               ; 3                             ;
; 21                                               ; 3                             ;
; 22                                               ; 0                             ;
; 23                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 27.29) ; Number of LABs  (Total = 190) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 1                             ;
; 11                                           ; 6                             ;
; 12                                           ; 2                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 2                             ;
; 16                                           ; 1                             ;
; 17                                           ; 1                             ;
; 18                                           ; 3                             ;
; 19                                           ; 8                             ;
; 20                                           ; 3                             ;
; 21                                           ; 2                             ;
; 22                                           ; 4                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 7                             ;
; 30                                           ; 7                             ;
; 31                                           ; 6                             ;
; 32                                           ; 6                             ;
; 33                                           ; 5                             ;
; 34                                           ; 7                             ;
; 35                                           ; 8                             ;
; 36                                           ; 8                             ;
; 37                                           ; 10                            ;
; 38                                           ; 9                             ;
; 39                                           ; 9                             ;
; 40                                           ; 3                             ;
; 41                                           ; 6                             ;
; 42                                           ; 3                             ;
; 43                                           ; 3                             ;
; 44                                           ; 6                             ;
; 45                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 4         ; 0            ; 0            ; 4         ; 4         ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 4            ; 4            ; 4            ; 4            ; 0         ; 4            ; 4            ; 0         ; 0         ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 4            ; 4            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Ack                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119004): Automatically selected device EP2AGX45CU17I3 for design TopLevel
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 4 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TopLevel.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clk~input (placed in PIN T10 (CLK6, DIFFCLK_0p)) File: C:/Users/Xavie/Projects/CSE-141L/Lab2/TopLevel.sv Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 2 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X24_Y22 to location X35_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 1.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Xavie/Projects/CSE-141L/Lab2/output_files/TopLevel.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6000 megabytes
    Info: Processing ended: Sat Mar 20 11:12:04 2021
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Xavie/Projects/CSE-141L/Lab2/output_files/TopLevel.fit.smsg.


