+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u6|read_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_dgrp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_dgwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|fifo_ram           ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2|dcfifo_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo2                                                    ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_dgrp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_dgwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_bwp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|fifo_ram           ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1|dcfifo_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|read_fifo1                                                    ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp   ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_dgrp           ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_bwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_brp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_dgwp           ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_bwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_brp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|fifo_ram          ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2|dcfifo_component|auto_generated                   ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo2                                                   ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp   ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_dgrp           ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_bwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_brp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_dgwp           ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_bwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_brp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|fifo_ram          ; 42    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin  ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1|dcfifo_component|auto_generated                   ; 21    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|write_fifo1                                                   ; 21    ; 2              ; 0            ; 2              ; 37     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|data_path1                                                    ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|command1                                                      ; 35    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|control1                                                      ; 30    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|sdram_pll1|altpll_component|auto_generated                    ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6|sdram_pll1                                                    ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u6                                                               ; 266   ; 222            ; 0            ; 222            ; 56     ; 222             ; 222           ; 222             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u1                                                               ; 18    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2_CMOS_Capture                                                  ; 14    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1_CMOS_Capture                                                  ; 14    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmos2_reg_config_inst|u1                                         ; 35    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cmos2_reg_config_inst                                            ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cmos1_reg_config_inst|u1                                         ; 35    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cmos1_reg_config_inst                                            ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_clock_pll|altpll_component|auto_generated                      ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clock_pll                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2                                                               ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
