Fitter report for greatest
Wed Sep 09 19:14:06 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |greatest|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_4sv:auto_generated|ALTSYNCRAM
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Sep 09 19:14:06 2020       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; greatest                                    ;
; Top-level Entity Name              ; greatest                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,597 / 114,480 ( 2 % )                     ;
;     Total combinational functions  ; 1,738 / 114,480 ( 2 % )                     ;
;     Dedicated logic registers      ; 1,952 / 114,480 ( 2 % )                     ;
; Total registers                    ; 1952                                        ;
; Total pins                         ; 136 / 529 ( 26 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 831,520 / 3,981,312 ( 21 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------------------------------------------------------------------------------------+
; Node                                                                                                 ; Action     ; Operation   ; Reason                 ; Node Port ; Node Port Name                                               ; Destination Node                                                                                                                                                           ; Destination Port ; Destination Port Name                                                                        ;
+------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------------------------------------------------------------------------------------+
;    pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; pll_for_camera_0|altpll_component|auto_generated|pll1/clk[0] ; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1 ; CLK              ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1/clk[0] ;
;    pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; pll_for_camera_0|altpll_component|auto_generated|pll1/clk[2] ; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1 ; CLK              ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1/clk[2] ;
;    pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; CLK       ; pll_for_camera_0|altpll_component|auto_generated|pll1/clk[3] ; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1 ; CLK              ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1/clk[3] ;
;    pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|pll1 ; Merged PLL ; PLL Merging ; PLL Usage Optimization ; LOCKED    ; pll_for_camera_0|altpll_component|auto_generated|pll1/locked ; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1 ; LOCKED           ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1/locked ;
+------------------------------------------------------------------------------------------------------+------------+-------------+------------------------+-----------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; greatest       ;              ; LED        ; 2.5 V         ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4198 ) ; 0.00 % ( 0 / 4198 )        ; 0.00 % ( 0 / 4198 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4198 ) ; 0.00 % ( 0 / 4198 )        ; 0.00 % ( 0 / 4198 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2316 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 217 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1650 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/17.1/project_imp/output_files/greatest.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 2,597 / 114,480 ( 2 % )      ;
;     -- Combinational with no register       ; 645                          ;
;     -- Register only                        ; 859                          ;
;     -- Combinational with a register        ; 1093                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 772                          ;
;     -- 3 input functions                    ; 457                          ;
;     -- <=2 input functions                  ; 509                          ;
;     -- Register only                        ; 859                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 1392                         ;
;     -- arithmetic mode                      ; 346                          ;
;                                             ;                              ;
; Total registers*                            ; 1,952 / 117,053 ( 2 % )      ;
;     -- Dedicated logic registers            ; 1,952 / 114,480 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 262 / 7,155 ( 4 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 136 / 529 ( 26 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; M9Ks                                        ; 103 / 432 ( 24 % )           ;
; Total block memory bits                     ; 831,520 / 3,981,312 ( 21 % ) ;
; Total block memory implementation bits      ; 949,248 / 3,981,312 ( 24 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 9                            ;
;     -- Global clocks                        ; 9 / 20 ( 45 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 1.4% / 1.3% / 1.5%           ;
; Peak interconnect usage (total/H/V)         ; 10.9% / 10.3% / 12.6%        ;
; Maximum fan-out                             ; 1176                         ;
; Highest non-global fan-out                  ; 586                          ;
; Total fan-out                               ; 15681                        ;
; Average fan-out                             ; 3.31                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                     ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub       ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                    ; Low                            ; Low                            ;
;                                             ;                        ;                        ;                                ;                                ;
; Total logic elements                        ; 1321 / 114480 ( 1 % )  ; 150 / 114480 ( < 1 % ) ; 1126 / 114480 ( < 1 % )        ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 456                    ; 59                     ; 130                            ; 0                              ;
;     -- Register only                        ; 266                    ; 24                     ; 569                            ; 0                              ;
;     -- Combinational with a register        ; 599                    ; 67                     ; 427                            ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                        ;                                ;                                ;
;     -- 4 input functions                    ; 470                    ; 53                     ; 249                            ; 0                              ;
;     -- 3 input functions                    ; 243                    ; 39                     ; 175                            ; 0                              ;
;     -- <=2 input functions                  ; 342                    ; 34                     ; 133                            ; 0                              ;
;     -- Register only                        ; 266                    ; 24                     ; 569                            ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Logic elements by mode                      ;                        ;                        ;                                ;                                ;
;     -- normal mode                          ; 813                    ; 118                    ; 461                            ; 0                              ;
;     -- arithmetic mode                      ; 242                    ; 8                      ; 96                             ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Total registers                             ; 865                    ; 91                     ; 996                            ; 0                              ;
;     -- Dedicated logic registers            ; 865 / 114480 ( < 1 % ) ; 91 / 114480 ( < 1 % )  ; 996 / 114480 ( < 1 % )         ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                      ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Total LABs:  partially or completely used   ; 120 / 7155 ( 2 % )     ; 13 / 7155 ( < 1 % )    ; 134 / 7155 ( 2 % )             ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                        ;                                ;                                ;
; Virtual pins                                ; 0                      ; 0                      ; 0                              ; 0                              ;
; I/O pins                                    ; 136                    ; 0                      ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 28704                  ; 0                      ; 802816                         ; 0                              ;
; Total RAM block bits                        ; 46080                  ; 0                      ; 903168                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 5 / 432 ( 1 % )        ; 0 / 432 ( 0 % )        ; 98 / 432 ( 22 % )              ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 5 / 24 ( 20 % )        ; 0 / 24 ( 0 % )         ; 1 / 24 ( 4 % )                 ; 4 / 24 ( 16 % )                ;
;                                             ;                        ;                        ;                                ;                                ;
; Connections                                 ;                        ;                        ;                                ;                                ;
;     -- Input Connections                    ; 757                    ; 134                    ; 1570                           ; 2                              ;
;     -- Registered Input Connections         ; 718                    ; 101                    ; 1070                           ; 0                              ;
;     -- Output Connections                   ; 785                    ; 253                    ; 34                             ; 1391                           ;
;     -- Registered Output Connections        ; 76                     ; 253                    ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Internal Connections                        ;                        ;                        ;                                ;                                ;
;     -- Total Connections                    ; 7516                   ; 959                    ; 8358                           ; 1403                           ;
;     -- Registered Connections               ; 3437                   ; 713                    ; 5338                           ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; External Connections                        ;                        ;                        ;                                ;                                ;
;     -- Top                                  ; 64                     ; 123                    ; 629                            ; 726                            ;
;     -- sld_hub:auto_hub                     ; 123                    ; 20                     ; 244                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 629                    ; 244                    ; 64                             ; 667                            ;
;     -- hard_block:auto_generated_inst       ; 726                    ; 0                      ; 667                            ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Partition Interface                         ;                        ;                        ;                                ;                                ;
;     -- Input Ports                          ; 18                     ; 45                     ; 216                            ; 4                              ;
;     -- Output Ports                         ; 129                    ; 62                     ; 113                            ; 6                              ;
;     -- Bidir Ports                          ; 32                     ; 0                      ; 0                              ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Registered Ports                            ;                        ;                        ;                                ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                      ; 42                             ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 29                     ; 99                             ; 0                              ;
;                                             ;                        ;                        ;                                ;                                ;
; Port Connectivity                           ;                        ;                        ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                      ; 15                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 28                     ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                      ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                      ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 25                     ; 53                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                      ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 30                     ; 67                             ; 2                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 29                     ; 101                            ; 0                              ;
+---------------------------------------------+------------------------+------------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; HREF_cam      ; AC22  ; 4        ; 109          ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; PCLK_cam      ; AC19  ; 4        ; 94           ; 0            ; 7            ; 41                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; VSYNC_cam     ; AF25  ; 4        ; 83           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; clk50         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[0]   ; AB22  ; 4        ; 107          ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[1]   ; AC15  ; 4        ; 60           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[2]   ; AB21  ; 4        ; 109          ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[3]   ; Y17   ; 4        ; 96           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[4]   ; AC21  ; 4        ; 102          ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[5]   ; Y16   ; 4        ; 96           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[6]   ; AD21  ; 4        ; 102          ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; data_cam[7]   ; AE16  ; 4        ; 65           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst           ; M23   ; 6        ; 115          ; 40           ; 7            ; 586                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; start_gray_kn ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; tft_sdo       ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Cke          ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK    ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]     ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]     ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]     ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]     ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]     ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]     ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]     ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]     ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK      ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]     ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]     ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]     ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]     ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]     ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]     ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]     ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]     ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS       ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]     ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]     ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]     ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]     ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]     ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]     ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]     ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]     ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC     ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS       ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; XCLK_cam     ; AF16  ; 4        ; 65           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b[0]         ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b[1]         ; H14   ; 8        ; 49           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b[2]         ; J14   ; 8        ; 49           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b[3]         ; AH12  ; 3        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b[4]         ; AE22  ; 4        ; 96           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ba[0]        ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ba[1]        ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cas_n        ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cs_n         ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dqm[0]       ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dqm[1]       ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dqm[2]       ; AH3   ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dqm[3]       ; C3    ; 8        ; 1            ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; frame_done_0 ; AH23  ; 4        ; 81           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g[0]         ; Y12   ; 3        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g[1]         ; AA12  ; 3        ; 52           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g[2]         ; D13   ; 8        ; 54           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g[3]         ; J13   ; 8        ; 40           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g[4]         ; C14   ; 8        ; 52           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; g[5]         ; AD22  ; 4        ; 111          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; on_off_cam   ; AD19  ; 4        ; 94           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; r[0]         ; F14   ; 8        ; 45           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; r[1]         ; E14   ; 8        ; 45           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; r[2]         ; Y13   ; 3        ; 52           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; r[3]         ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; r[4]         ; AF22  ; 4        ; 96           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ras_n        ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; res_cam      ; AF15  ; 4        ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[0]   ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[10]  ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[11]  ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[12]  ; G2    ; 1        ; 0            ; 55           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sd_addr[1]   ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[2]   ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[3]   ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[4]   ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[5]   ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[6]   ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[7]   ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[8]   ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_addr[9]   ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_clk    ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sioc         ; AF24  ; 4        ; 83           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; siod         ; AE21  ; 4        ; 85           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tft_cs       ; AH26  ; 4        ; 113          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tft_dc       ; AD25  ; 4        ; 100          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tft_reset    ; AF20  ; 4        ; 85           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tft_sck      ; AF26  ; 4        ; 89           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tft_sdi      ; AG25  ; 4        ; 91           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; we_n         ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------+
; sd_data[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[16] ; AG12  ; 3        ; 54           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[17] ; AA13  ; 3        ; 52           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[18] ; AG19  ; 4        ; 72           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[19] ; E5    ; 8        ; 1            ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[20] ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[21] ; C4    ; 8        ; 3            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[22] ; AH17  ; 4        ; 62           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[23] ; AE17  ; 4        ; 67           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[24] ; D27   ; 6        ; 115          ; 61           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[25] ; F27   ; 6        ; 115          ; 56           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[26] ; AB14  ; 3        ; 54           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[27] ; F25   ; 6        ; 115          ; 68           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[28] ; AG10  ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[29] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[30] ; AD11  ; 3        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[31] ; AA16  ; 4        ; 65           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; Fitter               ; 0 pF                 ; -                                                                        ;
; sd_data[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
; sd_data[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE (inverted) ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                              ; Use as regular IO        ; sd_data[25]             ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; sd_data[24]             ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; b[0]                    ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 56 ( 11 % )  ; 3.3V          ; --           ;
; 2        ; 37 / 63 ( 59 % ) ; 3.3V          ; --           ;
; 3        ; 13 / 73 ( 18 % ) ; 3.3V          ; --           ;
; 4        ; 30 / 71 ( 42 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 6 / 58 ( 10 % )  ; 3.3V          ; --           ;
; 7        ; 8 / 72 ( 11 % )  ; 2.5V          ; --           ;
; 8        ; 41 / 71 ( 58 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; sd_data[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; sd_addr[11]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; Cke                                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; sd_addr[7]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; g[1]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; sd_data[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; sd_data[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; sd_data[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; sd_data[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; sd_data[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; sd_data[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; data_cam[2]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; data_cam[0]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; sd_data[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; sd_data[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; data_cam[1]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; PCLK_cam                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; data_cam[4]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; HREF_cam                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; sd_data[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; on_off_cam                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; data_cam[6]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; g[5]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; tft_dc                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; sdram_clk                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; sd_data[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; data_cam[7]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; sd_data[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; siod                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; AE22     ; 251        ; 4        ; b[4]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; sd_data[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; res_cam                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; XCLK_cam                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; tft_reset                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; r[4]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; sioc                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; AF25     ; 234        ; 4        ; VSYNC_cam                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; tft_sck                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; sd_data[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; sd_data[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; sd_data[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; tft_sdi                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; dqm[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; b[3]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; sd_data[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; tft_sdo                                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; frame_done_0                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; tft_cs                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; dqm[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 539        ; 8        ; sd_data[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; g[4]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; g[2]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; b[0]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; sd_data[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; sd_data[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; r[1]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; r[0]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; sd_data[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; sd_data[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; sd_addr[12]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; r[3]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; b[1]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; g[3]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 481        ; 8        ; b[2]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; start_gray_kn                                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; rst                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; sd_addr[3]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; ba[1]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; sd_addr[10]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; sd_addr[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; cs_n                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; dqm[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; sd_data[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; ras_n                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; ba[0]                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; sd_addr[2]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; sd_data[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; sd_data[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; sd_data[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; sd_data[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; sd_addr[4]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; we_n                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; cas_n                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; sd_addr[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; sd_data[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; sd_data[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; sd_data[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; dqm[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; sd_addr[6]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; sd_addr[5]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk50                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; sd_data[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; sd_data[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; sd_addr[8]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; sd_addr[9]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; g[0]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; r[2]                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; data_cam[5]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; data_cam[3]                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1                                                                                      ;
; PLL mode                      ; Normal                                                                                                                                                                     ;
; Compensate clock              ; clock0                                                                                                                                                                     ;
; Compensated input/output pins ; --                                                                                                                                                                         ;
; Switchover type               ; --                                                                                                                                                                         ;
; Input frequency 0             ; 50.0 MHz                                                                                                                                                                   ;
; Input frequency 1             ; --                                                                                                                                                                         ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                   ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                                                                                  ;
; VCO post scale K counter      ; 2                                                                                                                                                                          ;
; VCO frequency control         ; Auto                                                                                                                                                                       ;
; VCO phase shift step          ; 208 ps                                                                                                                                                                     ;
; VCO multiply                  ; --                                                                                                                                                                         ;
; VCO divide                    ; --                                                                                                                                                                         ;
; Freq min lock                 ; 25.0 MHz                                                                                                                                                                   ;
; Freq max lock                 ; 54.18 MHz                                                                                                                                                                  ;
; M VCO Tap                     ; 0                                                                                                                                                                          ;
; M Initial                     ; 1                                                                                                                                                                          ;
; M value                       ; 12                                                                                                                                                                         ;
; N value                       ; 1                                                                                                                                                                          ;
; Charge pump current           ; setting 1                                                                                                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                  ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                         ;
; Bandwidth type                ; Medium                                                                                                                                                                     ;
; Real time reconfigurable      ; Off                                                                                                                                                                        ;
; Scan chain MIF file           ; --                                                                                                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                                                                                                        ;
; PLL location                  ; PLL_1                                                                                                                                                                      ;
; Inclk0 signal                 ; clk50                                                                                                                                                                      ;
; Inclk1 signal                 ; --                                                                                                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                              ;
; Inclk1 signal type            ; --                                                                                                                                                                         ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------+
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C3      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[0] ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[1] ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C1      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[2] ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[3] ; clock3       ; 12   ; 25  ; 24.0 MHz         ; 0 (0 ps)    ; 1.80 (208 ps)    ; 50/50      ; C2      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[3] ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; XCLK_cam     ; Missing drive strength               ;
; res_cam      ; Missing drive strength               ;
; on_off_cam   ; Missing drive strength               ;
; sioc         ; Missing drive strength               ;
; siod         ; Missing drive strength               ;
; r[0]         ; Missing drive strength               ;
; r[1]         ; Missing drive strength               ;
; r[2]         ; Missing drive strength               ;
; r[3]         ; Missing drive strength               ;
; r[4]         ; Missing drive strength               ;
; g[0]         ; Missing drive strength               ;
; g[1]         ; Missing drive strength               ;
; g[2]         ; Missing drive strength               ;
; g[3]         ; Missing drive strength               ;
; g[4]         ; Missing drive strength               ;
; g[5]         ; Missing drive strength               ;
; b[0]         ; Missing drive strength               ;
; b[1]         ; Missing drive strength               ;
; b[2]         ; Missing drive strength               ;
; b[3]         ; Missing drive strength               ;
; b[4]         ; Missing drive strength               ;
; VGA_CLK      ; Missing drive strength               ;
; VGA_HS       ; Missing drive strength               ;
; VGA_VS       ; Missing drive strength               ;
; VGA_BLANK    ; Missing drive strength               ;
; VGA_SYNC     ; Missing drive strength               ;
; VGA_R[0]     ; Missing drive strength               ;
; VGA_R[1]     ; Missing drive strength               ;
; VGA_R[2]     ; Missing drive strength               ;
; VGA_R[3]     ; Missing drive strength               ;
; VGA_R[4]     ; Missing drive strength               ;
; VGA_R[5]     ; Missing drive strength               ;
; VGA_R[6]     ; Missing drive strength               ;
; VGA_R[7]     ; Missing drive strength               ;
; VGA_G[0]     ; Missing drive strength               ;
; VGA_G[1]     ; Missing drive strength               ;
; VGA_G[2]     ; Missing drive strength               ;
; VGA_G[3]     ; Missing drive strength               ;
; VGA_G[4]     ; Missing drive strength               ;
; VGA_G[5]     ; Missing drive strength               ;
; VGA_G[6]     ; Missing drive strength               ;
; VGA_G[7]     ; Missing drive strength               ;
; VGA_B[0]     ; Missing drive strength               ;
; VGA_B[1]     ; Missing drive strength               ;
; VGA_B[2]     ; Missing drive strength               ;
; VGA_B[3]     ; Missing drive strength               ;
; VGA_B[4]     ; Missing drive strength               ;
; VGA_B[5]     ; Missing drive strength               ;
; VGA_B[6]     ; Missing drive strength               ;
; VGA_B[7]     ; Missing drive strength               ;
; cs_n         ; Missing drive strength               ;
; ras_n        ; Missing drive strength               ;
; cas_n        ; Missing drive strength               ;
; we_n         ; Missing drive strength               ;
; dqm[0]       ; Missing drive strength               ;
; dqm[1]       ; Missing drive strength               ;
; dqm[2]       ; Missing drive strength               ;
; dqm[3]       ; Missing drive strength               ;
; sd_addr[0]   ; Missing drive strength               ;
; sd_addr[1]   ; Missing drive strength               ;
; sd_addr[2]   ; Missing drive strength               ;
; sd_addr[3]   ; Missing drive strength               ;
; sd_addr[4]   ; Missing drive strength               ;
; sd_addr[5]   ; Missing drive strength               ;
; sd_addr[6]   ; Missing drive strength               ;
; sd_addr[7]   ; Missing drive strength               ;
; sd_addr[8]   ; Missing drive strength               ;
; sd_addr[9]   ; Missing drive strength               ;
; sd_addr[10]  ; Missing drive strength               ;
; sd_addr[11]  ; Missing drive strength               ;
; sd_addr[12]  ; Missing drive strength               ;
; ba[0]        ; Missing drive strength               ;
; ba[1]        ; Missing drive strength               ;
; Cke          ; Missing drive strength               ;
; sdram_clk    ; Missing drive strength               ;
; tft_sck      ; Missing drive strength               ;
; tft_sdi      ; Missing drive strength               ;
; tft_dc       ; Missing drive strength               ;
; tft_reset    ; Missing drive strength               ;
; tft_cs       ; Missing drive strength               ;
; LED[0]       ; Missing drive strength and slew rate ;
; LED[1]       ; Missing drive strength and slew rate ;
; LED[2]       ; Missing drive strength and slew rate ;
; LED[3]       ; Missing drive strength and slew rate ;
; LED[4]       ; Missing drive strength and slew rate ;
; LED[5]       ; Missing drive strength and slew rate ;
; LED[6]       ; Missing drive strength and slew rate ;
; LED[7]       ; Missing drive strength and slew rate ;
; frame_done_0 ; Missing drive strength               ;
; sd_data[0]   ; Missing drive strength               ;
; sd_data[1]   ; Missing drive strength               ;
; sd_data[2]   ; Missing drive strength               ;
; sd_data[3]   ; Missing drive strength               ;
; sd_data[4]   ; Missing drive strength               ;
; sd_data[5]   ; Missing drive strength               ;
; sd_data[6]   ; Missing drive strength               ;
; sd_data[7]   ; Missing drive strength               ;
; sd_data[8]   ; Missing drive strength               ;
; sd_data[9]   ; Missing drive strength               ;
; sd_data[10]  ; Missing drive strength               ;
; sd_data[11]  ; Missing drive strength               ;
; sd_data[12]  ; Missing drive strength               ;
; sd_data[13]  ; Missing drive strength               ;
; sd_data[14]  ; Missing drive strength               ;
; sd_data[15]  ; Missing drive strength               ;
; sd_data[16]  ; Missing drive strength               ;
; sd_data[17]  ; Missing drive strength               ;
; sd_data[18]  ; Missing drive strength               ;
; sd_data[19]  ; Missing drive strength               ;
; sd_data[20]  ; Missing drive strength               ;
; sd_data[21]  ; Missing drive strength               ;
; sd_data[22]  ; Missing drive strength               ;
; sd_data[23]  ; Missing drive strength               ;
; sd_data[24]  ; Missing drive strength               ;
; sd_data[25]  ; Missing drive strength               ;
; sd_data[26]  ; Missing drive strength               ;
; sd_data[27]  ; Missing drive strength               ;
; sd_data[28]  ; Missing drive strength               ;
; sd_data[29]  ; Missing drive strength               ;
; sd_data[30]  ; Missing drive strength               ;
; sd_data[31]  ; Missing drive strength               ;
; r[0]         ; Missing location assignment          ;
; r[1]         ; Missing location assignment          ;
; r[2]         ; Missing location assignment          ;
; r[3]         ; Missing location assignment          ;
; g[0]         ; Missing location assignment          ;
; g[1]         ; Missing location assignment          ;
; g[2]         ; Missing location assignment          ;
; g[3]         ; Missing location assignment          ;
; g[4]         ; Missing location assignment          ;
; b[0]         ; Missing location assignment          ;
; b[1]         ; Missing location assignment          ;
; b[2]         ; Missing location assignment          ;
; b[3]         ; Missing location assignment          ;
; dqm[2]       ; Missing location assignment          ;
; dqm[3]       ; Missing location assignment          ;
; sd_addr[12]  ; Missing location assignment          ;
; sd_data[16]  ; Missing location assignment          ;
; sd_data[17]  ; Missing location assignment          ;
; sd_data[18]  ; Missing location assignment          ;
; sd_data[19]  ; Missing location assignment          ;
; sd_data[20]  ; Missing location assignment          ;
; sd_data[21]  ; Missing location assignment          ;
; sd_data[22]  ; Missing location assignment          ;
; sd_data[23]  ; Missing location assignment          ;
; sd_data[24]  ; Missing location assignment          ;
; sd_data[25]  ; Missing location assignment          ;
; sd_data[26]  ; Missing location assignment          ;
; sd_data[27]  ; Missing location assignment          ;
; sd_data[28]  ; Missing location assignment          ;
; sd_data[29]  ; Missing location assignment          ;
; sd_data[30]  ; Missing location assignment          ;
; sd_data[31]  ; Missing location assignment          ;
+--------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |greatest                                                                                                                               ; 2597 (6)    ; 1952 (3)                  ; 0 (0)         ; 831520      ; 103  ; 0            ; 0       ; 0         ; 136  ; 0            ; 645 (3)      ; 859 (0)           ; 1093 (3)         ; |greatest                                                                                                                                                                                                                                                                                                                                            ; greatest                          ; work         ;
;    |Sdram_Control_4Port:Sdram_Control_4Port_0|                                                                                          ; 774 (204)   ; 580 (127)                 ; 0 (0)         ; 24608       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 194 (77)     ; 210 (22)          ; 370 (106)        ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0                                                                                                                                                                                                                                                                                                  ; Sdram_Control_4Port               ; work         ;
;       |Sdram_RD_FIFO:read_fifo1|                                                                                                        ; 143 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 54 (0)            ; 62 (0)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1                                                                                                                                                                                                                                                                         ; Sdram_RD_FIFO                     ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 143 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 54 (0)            ; 62 (0)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                 ; dcfifo                            ; work         ;
;             |dcfifo_smp1:auto_generated|                                                                                                ; 143 (47)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (13)      ; 54 (28)           ; 62 (6)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated                                                                                                                                                                                                                      ; dcfifo_smp1                       ; work         ;
;                |a_gray2bin_6ib:wrptr_g_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                                                                                                                                                                                      ; a_gray2bin_6ib                    ; work         ;
;                |a_gray2bin_6ib:ws_dgrp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                                                                                                                                                                                      ; a_gray2bin_6ib                    ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                          ; a_graycounter_1lc                 ; work         ;
;                |a_graycounter_577:rdptr_g1p|                                                                                            ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p                                                                                                                                                                                          ; a_graycounter_577                 ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                           ; alt_synch_pipe_8pl                ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                     ; dffpipe_pe9                       ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                                                                           ; alt_synch_pipe_9pl                ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                     ; dffpipe_qe9                       ; work         ;
;                |altsyncram_gr81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram                                                                                                                                                                                             ; altsyncram_gr81                   ; work         ;
;                |cmpr_n76:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                             ; cmpr_n76                          ; work         ;
;                |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                              ; cmpr_n76                          ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                   ; dffpipe_oe9                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                   ; dffpipe_oe9                       ; work         ;
;       |Sdram_RD_FIFO:read_fifo2|                                                                                                        ; 141 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 56 (0)            ; 60 (0)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2                                                                                                                                                                                                                                                                         ; Sdram_RD_FIFO                     ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 141 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 56 (0)            ; 60 (0)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                 ; dcfifo                            ; work         ;
;             |dcfifo_smp1:auto_generated|                                                                                                ; 141 (42)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (8)       ; 56 (25)           ; 60 (7)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated                                                                                                                                                                                                                      ; dcfifo_smp1                       ; work         ;
;                |a_gray2bin_6ib:wrptr_g_gray2bin|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                                                                                                                                                                                      ; a_gray2bin_6ib                    ; work         ;
;                |a_gray2bin_6ib:ws_dgrp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                                                                                                                                                                                      ; a_gray2bin_6ib                    ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (15)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                          ; a_graycounter_1lc                 ; work         ;
;                |a_graycounter_577:rdptr_g1p|                                                                                            ; 23 (23)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p                                                                                                                                                                                          ; a_graycounter_577                 ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                           ; alt_synch_pipe_8pl                ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                     ; dffpipe_pe9                       ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 4 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                                                                           ; alt_synch_pipe_9pl                ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 4 (4)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                     ; dffpipe_qe9                       ; work         ;
;                |altsyncram_gr81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram                                                                                                                                                                                             ; altsyncram_gr81                   ; work         ;
;                |cmpr_n76:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                             ; cmpr_n76                          ; work         ;
;                |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                              ; cmpr_n76                          ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                   ; dffpipe_oe9                       ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                   ; dffpipe_oe9                       ; work         ;
;       |Sdram_WR_FIFO:write_fifo1|                                                                                                       ; 142 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 58 (0)            ; 58 (0)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1                                                                                                                                                                                                                                                                        ; Sdram_WR_FIFO                     ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 142 (0)     ; 116 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 58 (0)            ; 58 (0)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                ; dcfifo                            ; work         ;
;             |dcfifo_smp1:auto_generated|                                                                                                ; 142 (42)    ; 116 (30)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (7)       ; 58 (25)           ; 58 (8)           ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated                                                                                                                                                                                                                     ; dcfifo_smp1                       ; work         ;
;                |a_gray2bin_6ib:rdptr_g_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_gray2bin_6ib:rdptr_g_gray2bin                                                                                                                                                                                     ; a_gray2bin_6ib                    ; work         ;
;                |a_gray2bin_6ib:rs_dgwp_gray2bin|                                                                                        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_gray2bin_6ib:rs_dgwp_gray2bin                                                                                                                                                                                     ; a_gray2bin_6ib                    ; work         ;
;                |a_graycounter_1lc:wrptr_g1p|                                                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                         ; a_graycounter_1lc                 ; work         ;
;                |a_graycounter_577:rdptr_g1p|                                                                                            ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p                                                                                                                                                                                         ; a_graycounter_577                 ; work         ;
;                |alt_synch_pipe_8pl:rs_dgwp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 2 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp                                                                                                                                                                                          ; alt_synch_pipe_8pl                ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                    ; dffpipe_pe9                       ; work         ;
;                |alt_synch_pipe_9pl:ws_dgrp|                                                                                             ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp                                                                                                                                                                                          ; alt_synch_pipe_9pl                ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                                               ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                    ; dffpipe_qe9                       ; work         ;
;                |altsyncram_gr81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram                                                                                                                                                                                            ; altsyncram_gr81                   ; work         ;
;                |cmpr_n76:rdempty_eq_comp|                                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                            ; cmpr_n76                          ; work         ;
;                |cmpr_n76:wrfull_eq_comp|                                                                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                             ; cmpr_n76                          ; work         ;
;                |dffpipe_oe9:rs_brp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                  ; dffpipe_oe9                       ; work         ;
;                |dffpipe_oe9:rs_bwp|                                                                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                  ; dffpipe_oe9                       ; work         ;
;       |Sdram_WR_FIFO:write_fifo2|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2                                                                                                                                                                                                                                                                        ; Sdram_WR_FIFO                     ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                ; dcfifo                            ; work         ;
;             |dcfifo_smp1:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated                                                                                                                                                                                                                     ; dcfifo_smp1                       ; work         ;
;                |altsyncram_gr81:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram                                                                                                                                                                                            ; altsyncram_gr81                   ; work         ;
;       |command:command1|                                                                                                                ; 68 (68)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 8 (8)             ; 45 (45)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1                                                                                                                                                                                                                                                                                 ; command                           ; work         ;
;       |control_interface:control1|                                                                                                      ; 80 (80)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 12 (12)           ; 44 (44)          ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1                                                                                                                                                                                                                                                                       ; control_interface                 ; work         ;
;       |pll_for_sdram_controller:pll_for_sdram_controller_0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0                                                                                                                                                                                                                                              ; pll_for_sdram_controller          ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component                                                                                                                                                                                                                      ; altpll                            ; work         ;
;             |pll_for_sdram_controller_altpll1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated                                                                                                                                                                      ; pll_for_sdram_controller_altpll1  ; work         ;
;    |VGA_Ctrl:u9|                                                                                                                        ; 40 (40)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 25 (25)          ; |greatest|VGA_Ctrl:u9                                                                                                                                                                                                                                                                                                                                ; VGA_Ctrl                          ; work         ;
;    |camera_configure:camera_configure_0|                                                                                                ; 276 (0)     ; 149 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 30 (0)            ; 119 (0)          ; |greatest|camera_configure:camera_configure_0                                                                                                                                                                                                                                                                                                        ; camera_configure                  ; work         ;
;       |OV7670_config:config_1|                                                                                                          ; 129 (129)   ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 14 (14)           ; 48 (48)          ; |greatest|camera_configure:camera_configure_0|OV7670_config:config_1                                                                                                                                                                                                                                                                                 ; OV7670_config                     ; work         ;
;       |OV7670_config_rom:rom1|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|camera_configure:camera_configure_0|OV7670_config_rom:rom1                                                                                                                                                                                                                                                                                 ; OV7670_config_rom                 ; work         ;
;          |altsyncram:WideOr0_rtl_0|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0                                                                                                                                                                                                                                                        ; altsyncram                        ; work         ;
;             |altsyncram_4sv:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |greatest|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_4sv:auto_generated                                                                                                                                                                                                                          ; altsyncram_4sv                    ; work         ;
;       |SCCB_interface:SCCB1|                                                                                                            ; 147 (147)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 16 (16)           ; 71 (71)          ; |greatest|camera_configure:camera_configure_0|SCCB_interface:SCCB1                                                                                                                                                                                                                                                                                   ; SCCB_interface                    ; work         ;
;    |camera_read:camera_read_0|                                                                                                          ; 42 (42)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 17 (17)           ; 22 (22)          ; |greatest|camera_read:camera_read_0                                                                                                                                                                                                                                                                                                                  ; camera_read                       ; work         ;
;    |frame_done_delay:frame_done_delay|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |greatest|frame_done_delay:frame_done_delay                                                                                                                                                                                                                                                                                                          ; frame_done_delay                  ; work         ;
;    |pll_for_camera:pll_for_camera_0|                                                                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |greatest|pll_for_camera:pll_for_camera_0                                                                                                                                                                                                                                                                                                            ; pll_for_camera                    ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |greatest|pll_for_camera:pll_for_camera_0|altpll:altpll_component                                                                                                                                                                                                                                                                                    ; altpll                            ; work         ;
;          |pll_for_camera_altpll:auto_generated|                                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |greatest|pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated                                                                                                                                                                                                                                               ; pll_for_camera_altpll             ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 150 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 24 (0)            ; 67 (0)           ; |greatest|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 149 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 24 (0)            ; 67 (0)           ; |greatest|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 149 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 24 (0)            ; 67 (0)           ; |greatest|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 149 (6)     ; 91 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (1)       ; 24 (3)            ; 67 (0)           ; |greatest|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 145 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 21 (0)            ; 67 (0)           ; |greatest|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 145 (103)   ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (43)      ; 21 (20)           ; 67 (42)          ; |greatest|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |greatest|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |greatest|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1126 (100)  ; 996 (98)                  ; 0 (0)         ; 802816      ; 98   ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (2)      ; 569 (98)          ; 427 (0)          ; |greatest|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1026 (0)    ; 898 (0)                   ; 0 (0)         ; 802816      ; 98   ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (0)      ; 471 (0)           ; 427 (0)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1026 (314)  ; 898 (284)                 ; 0 (0)         ; 802816      ; 98   ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (33)     ; 471 (224)         ; 427 (56)         ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 90 (88)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 58 (58)           ; 31 (1)           ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; decode_dvf                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (0)           ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_1tc:auto_generated|                                                                                              ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_1tc:auto_generated                                                                                                                              ; mux_1tc                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 802816      ; 98   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_8f24:auto_generated|                                                                                         ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 802816      ; 98   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8f24:auto_generated                                                                                                                                                 ; altsyncram_8f24                   ; work         ;
;                   |decode_jsa:decode2|                                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8f24:auto_generated|decode_jsa:decode2                                                                                                                              ; decode_jsa                        ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 119 (119)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 14 (14)           ; 68 (68)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 277 (1)     ; 261 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 160 (0)           ; 101 (1)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 245 (0)     ; 245 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 146 (0)           ; 99 (0)           ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 147 (147)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 143 (143)         ; 4 (4)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 101 (0)     ; 98 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 98 (0)           ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 28 (18)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 10 (0)            ; 2 (2)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 152 (11)    ; 133 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (11)      ; 0 (0)             ; 134 (0)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_vgi:auto_generated|                                                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_vgi:auto_generated                                                             ; cntr_vgi                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_bbj:auto_generated|                                                                                             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_bbj:auto_generated                                                                                      ; cntr_bbj                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_kgi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_kgi:auto_generated                                                                            ; cntr_kgi                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; cntr_23j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 49 (49)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 49 (49)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 30 (30)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |greatest|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |tft_top:TFT|                                                                                                                        ; 180 (0)     ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (0)      ; 9 (0)             ; 57 (0)           ; |greatest|tft_top:TFT                                                                                                                                                                                                                                                                                                                                ; tft_top                           ; work         ;
;       |tft_ili9341:tft|                                                                                                                 ; 180 (160)   ; 66 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (111)    ; 9 (3)             ; 57 (47)          ; |greatest|tft_top:TFT|tft_ili9341:tft                                                                                                                                                                                                                                                                                                                ; tft_ili9341                       ; work         ;
;          |tft_ili9341_spi:spi|                                                                                                          ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (6)             ; 11 (11)          ; |greatest|tft_top:TFT|tft_ili9341:tft|tft_ili9341_spi:spi                                                                                                                                                                                                                                                                                            ; tft_ili9341_spi                   ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; start_gray_kn ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; XCLK_cam      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; res_cam       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; on_off_cam    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sioc          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; siod          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; r[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cs_n          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ras_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cas_n         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; we_n          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dqm[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dqm[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dqm[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dqm[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_addr[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ba[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ba[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cke           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_sdo       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; tft_sck       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_sdi       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_dc        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_reset     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_cs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; frame_done_0  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sd_data[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sd_data[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sd_data[16]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[17]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[18]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[19]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[20]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[21]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[22]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[23]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[24]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[25]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[26]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[27]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[28]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[29]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[30]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; sd_data[31]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; rst           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PCLK_cam      ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; clk50         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HREF_cam      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_cam[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_cam[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_cam[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_cam[4]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_cam[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_cam[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_cam[7]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_cam[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; VSYNC_cam     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; start_gray_kn                                                                                                                                                                             ;                   ;         ;
; tft_sdo                                                                                                                                                                                   ;                   ;         ;
; sd_data[0]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[0]~feeder                                                                                                                       ; 0                 ; 6       ;
; sd_data[1]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[1]~feeder                                                                                                                       ; 0                 ; 6       ;
; sd_data[2]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[2]~feeder                                                                                                                       ; 0                 ; 6       ;
; sd_data[3]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[3]~feeder                                                                                                                       ; 0                 ; 6       ;
; sd_data[4]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[4]                                                                                                                              ; 0                 ; 6       ;
; sd_data[5]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[5]~feeder                                                                                                                       ; 0                 ; 6       ;
; sd_data[6]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[6]~feeder                                                                                                                       ; 0                 ; 6       ;
; sd_data[7]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[7]~feeder                                                                                                                       ; 1                 ; 6       ;
; sd_data[8]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[8]~feeder                                                                                                                       ; 0                 ; 6       ;
; sd_data[9]                                                                                                                                                                                ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[9]~feeder                                                                                                                       ; 1                 ; 6       ;
; sd_data[10]                                                                                                                                                                               ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[10]~feeder                                                                                                                      ; 0                 ; 6       ;
; sd_data[11]                                                                                                                                                                               ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[11]~feeder                                                                                                                      ; 0                 ; 6       ;
; sd_data[12]                                                                                                                                                                               ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[12]~feeder                                                                                                                      ; 0                 ; 6       ;
; sd_data[13]                                                                                                                                                                               ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[13]~feeder                                                                                                                      ; 0                 ; 6       ;
; sd_data[14]                                                                                                                                                                               ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[14]~feeder                                                                                                                      ; 0                 ; 6       ;
; sd_data[15]                                                                                                                                                                               ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mDATAOUT[15]~feeder                                                                                                                      ; 0                 ; 6       ;
; sd_data[16]                                                                                                                                                                               ;                   ;         ;
; sd_data[17]                                                                                                                                                                               ;                   ;         ;
; sd_data[18]                                                                                                                                                                               ;                   ;         ;
; sd_data[19]                                                                                                                                                                               ;                   ;         ;
; sd_data[20]                                                                                                                                                                               ;                   ;         ;
; sd_data[21]                                                                                                                                                                               ;                   ;         ;
; sd_data[22]                                                                                                                                                                               ;                   ;         ;
; sd_data[23]                                                                                                                                                                               ;                   ;         ;
; sd_data[24]                                                                                                                                                                               ;                   ;         ;
; sd_data[25]                                                                                                                                                                               ;                   ;         ;
; sd_data[26]                                                                                                                                                                               ;                   ;         ;
; sd_data[27]                                                                                                                                                                               ;                   ;         ;
; sd_data[28]                                                                                                                                                                               ;                   ;         ;
; sd_data[29]                                                                                                                                                                               ;                   ;         ;
; sd_data[30]                                                                                                                                                                               ;                   ;         ;
; sd_data[31]                                                                                                                                                                               ;                   ;         ;
; rst                                                                                                                                                                                       ;                   ;         ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a0                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a0                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a0                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|CS_N[0]                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|RAS_N                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|CAS_N                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|WE_N                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA[7]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA[10]                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_refresh                                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_precharge                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_load_mode                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rw_flag                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|ex_read                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|ex_write                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rp_shift[3]                                                                                                             ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[5]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[6]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[7]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[8]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[9]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[10]                                                                                                                                                             ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[0]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[1]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[2]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[3]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[4]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[5]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[6]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[7]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[8]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[9]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|V_Cont[10]                                                                                                                                                             ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[0]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[1]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[2]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[3]                                                                                                                                                              ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|H_Cont[4]                                                                                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[22]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[22]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[22]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[6]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[7]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[8]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[9]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[10]                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[11]                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[12]                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[13]                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[14]                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[15]                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[0]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[1]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[2]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[3]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[4]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[5]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[6]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[7]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[8]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[9]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[10]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[11]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[12]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[13]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[14]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|timer[15]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[1]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[2]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[3]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[4]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[5]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[8]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[8]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[8]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[9]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[9]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[9]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[10]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[10]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[10]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[11]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[11]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[11]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[12]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[12]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[12]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[13]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[13]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[13]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[14]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[14]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[14]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[7]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[7]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[7]                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[15]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[15]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[15]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[16]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[16]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[16]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[17]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[17]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[17]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[18]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[18]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[18]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[19]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[19]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[19]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[20]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[20]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[20]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[21]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[21]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[21]                                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[22]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[8]                                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[9]                                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[10]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[11]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[12]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[13]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[14]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[7]                                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[15]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[16]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[17]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[18]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[19]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[20]                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mADDR[21]                                                                                                                                ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                ; 0                 ; 6       ;
;      - VGA_Ctrl:u9|oVGA_VS                                                                                                                                                                ; 0                 ; 6       ;
;      - frame_done_delay:frame_done_delay|frame_enable_r                                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|OUT_VALID                                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|RD_MASK[1]                                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[0]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[1]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[8]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[9]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[6]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[7]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[4]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[5]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[2]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[3]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[0]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[1]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[8]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[9]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[6]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[7]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[4]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[5]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[2]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[3]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|RD_MASK[0]                                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[0]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[1]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[8]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[9]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[6]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[7]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[4]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[5]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[2]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[3]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[0]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[1]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[8]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[9]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[6]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[7]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[4]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[5]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[2]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[3]                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[0]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[1]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[9]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[8]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[6]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[5]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[4]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[3]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[7]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mLENGTH[7]                                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|ST[2]                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Write                                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Read                                                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|CKE                                                                                                                     ; 0                 ; 6       ;
;      - strt[2]                                                                                                                                                                            ; 0                 ; 6       ;
;      - strt[1]                                                                                                                                                                            ; 0                 ; 6       ;
;      - strt[0]                                                                                                                                                                            ; 0                 ; 6       ;
;      - frame_done_delay:frame_done_delay|counter[0]                                                                                                                                       ; 0                 ; 6       ;
;      - frame_done_delay:frame_done_delay|counter[1]                                                                                                                                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mRD_DONE                                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[7]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[7]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[6]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[6]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[5]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[5]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[4]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[4]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[3]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[3]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[2]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[2]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[1]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[1]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[0]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[0]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[8]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[8]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[7]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[7]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[6]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[6]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[5]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[5]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[4]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[4]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[3]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[3]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[2]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[2]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[1]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[1]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[0]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[0]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_bwp|dffe12a[8]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:ws_brp|dffe12a[8]                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[7]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[7]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[6]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[6]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[5]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[5]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[4]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[4]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[3]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[3]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[2]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[2]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[1]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[1]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[0]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[0]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_bwp|dffe12a[8]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|dffpipe_oe9:rs_brp|dffe12a[8]                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mRD                                                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|WR_MASK[0]                                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|RD_MASK[1]~5                                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[0]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[1]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[8]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[9]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[6]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[7]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[4]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[5]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[2]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[3]  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[22]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_initial                                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|oe4                                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_reada                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_writea                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Pre_WR                                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Pre_RD                                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|CMD_ACK                                                                                                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_rw                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[8]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~0                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[9]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~1                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[10]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~2                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[11]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~3                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[12]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~4                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[13]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~5                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[14]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~6                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[15]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[7]                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[16]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~8                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[17]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~9                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[18]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[19]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|SA~11                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[20]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|BA~0                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|SADDR[21]                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|BA~1                                                                                                                    ; 0                 ; 6       ;
;      - pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|pll_lock_sync                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE                                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[9] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[8] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[7] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[7]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[9]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[8]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[6] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[6]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[5] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[5]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[4] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[4]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[3] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[3]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[2] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[2]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[1] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[1]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[0] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|rdptr_g[0]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|mWR_DONE                                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[0]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[1]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[8]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[9]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[6]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[7]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[4]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[5]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[2]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[3]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[0]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[1]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[8]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[9]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[6]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[7]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[4]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[5]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[2]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[3]                                           ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|PRECHARGE                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_done                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|INIT_REQ                                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|LOAD_MODE                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|REF_REQ                                                                                                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|REFRESH                                                                                                       ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rp_done                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|READA                                                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|WRITEA                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|CM_ACK                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rw_shift[0]                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[0]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[0] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[1]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[1] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[8]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[9]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[9] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[8] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[6]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[6] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[7]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[7] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[4]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[4] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[5]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[5] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[2]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[2] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|wrptr_g[3]                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[3] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|IN_REQ                                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a0                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a1                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a2                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a3                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a4                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a5                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a6                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a7                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a8                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|counter5a9                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[9] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[8] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[7] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[6] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[5] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[4] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[3] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[2] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[1] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_8pl:rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a[0] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|init_timer[0]                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[0]                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|REF_ACK                                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rp_shift[0]                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|CMD[0]                                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|CMD[1]                                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rw_shift[1]                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a0                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[0] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a1                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[1] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a8                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a9                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[9] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[8] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a6                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[6] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a7                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[7] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a4                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[4] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a5                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[5] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a2                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[2] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|counter8a3                      ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|alt_synch_pipe_9pl:ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a[3] ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|parity6                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[9]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[8]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[7]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[6]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[5]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[4]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[3]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[2]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[1]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[0]                                          ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[16]~48                                                                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[16]~51                                                                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[10]~48                                                                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[10]~51                                                                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[12]~49                                                                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[12]~51                                                                                                                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[1]                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rp_shift[1]                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|parity9                         ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[2]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[1]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_577:rdptr_g1p|sub_parity7a[0]                 ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[2]                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rp_shift[2]                                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[2]                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[1]                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|a_graycounter_1lc:wrptr_g1p|sub_parity10a[0]                ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[3]                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[4]                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[5]                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[6]                                                                                                        ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|command_delay[7]                                                                                                        ; 0                 ; 6       ;
;      - res_cam~output                                                                                                                                                                     ; 0                 ; 6       ;
;      - on_off_cam~output                                                                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1         ; 0                 ; 6       ;
; PCLK_cam                                                                                                                                                                                  ;                   ;         ;
;      - camera_read:camera_read_0|frame_done                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_half                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[0]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[10]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[11]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[12]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[13]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[14]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[15]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[16]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[17]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[18]                                                                                                                                               ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[1]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[2]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[3]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[4]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[5]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[6]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[7]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[8]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|wraddr[9]                                                                                                                                                ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[0]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[10]                                                                                                                                           ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[11]                                                                                                                                           ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[12]                                                                                                                                           ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[13]                                                                                                                                           ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[14]                                                                                                                                           ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[15]                                                                                                                                           ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[1]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[2]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[3]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[4]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[5]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[6]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[7]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[8]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_data[9]                                                                                                                                            ; 1                 ; 0       ;
;      - camera_read:camera_read_0|pixel_valid                                                                                                                                              ; 1                 ; 0       ;
;      - camera_read:camera_read_0|FSM_state.ROW_CAPTURE                                                                                                                                    ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]~feeder                                                                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]~feeder                                                                                                                        ; 0                 ; 6       ;
; clk50                                                                                                                                                                                     ;                   ;         ;
; HREF_cam                                                                                                                                                                                  ;                   ;         ;
;      - camera_read:camera_read_0|wraddr[11]~21                                                                                                                                            ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[0]~0                                                                                                                                          ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[10]~1                                                                                                                                         ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[0]~2                                                                                                                                          ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[10]~3                                                                                                                                         ; 0                 ; 6       ;
; data_cam[0]                                                                                                                                                                               ;                   ;         ;
;      - camera_read:camera_read_0|pixel_data[0]                                                                                                                                            ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[8]                                                                                                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[39]                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[39]~feeder                                                                                                                          ; 0                 ; 6       ;
; data_cam[2]                                                                                                                                                                               ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[41]                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[41]                                                                                                                                 ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[10]~feeder                                                                                                                                    ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[2]~feeder                                                                                                                                     ; 0                 ; 6       ;
; data_cam[3]                                                                                                                                                                               ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[42]                                                                                                                              ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[11]~feeder                                                                                                                                    ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[3]~feeder                                                                                                                                     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[42]~feeder                                                                                                                          ; 0                 ; 6       ;
; data_cam[4]                                                                                                                                                                               ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[43]                                                                                                                              ; 1                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[12]~feeder                                                                                                                                    ; 1                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[4]~feeder                                                                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[43]~feeder                                                                                                                          ; 1                 ; 6       ;
; data_cam[5]                                                                                                                                                                               ;                   ;         ;
;      - camera_read:camera_read_0|pixel_data[5]                                                                                                                                            ; 0                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[13]                                                                                                                                           ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[44]~feeder                                                                                                                       ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[44]~feeder                                                                                                                          ; 0                 ; 6       ;
; data_cam[6]                                                                                                                                                                               ;                   ;         ;
;      - camera_read:camera_read_0|pixel_data[14]~feeder                                                                                                                                    ; 1                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[6]~feeder                                                                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[45]~feeder                                                                                                                       ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[45]~feeder                                                                                                                          ; 1                 ; 6       ;
; data_cam[7]                                                                                                                                                                               ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[46]                                                                                                                              ; 1                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[15]~feeder                                                                                                                                    ; 1                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[7]~feeder                                                                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[46]~feeder                                                                                                                          ; 1                 ; 6       ;
; data_cam[1]                                                                                                                                                                               ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[40]~feeder                                                                                                                          ; 1                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[9]~feeder                                                                                                                                     ; 1                 ; 6       ;
;      - camera_read:camera_read_0|pixel_data[1]~feeder                                                                                                                                     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[40]~feeder                                                                                                                       ; 1                 ; 6       ;
; VSYNC_cam                                                                                                                                                                                 ;                   ;         ;
;      - camera_read:camera_read_0|FSM_state.ROW_CAPTURE~0                                                                                                                                  ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; PCLK_cam                                                                                                                                                                                                                                                                                                                                                    ; PIN_AC19           ; 41      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|CMD[0]~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X40_Y38_N28 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|LessThan5~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y43_N22 ; 20      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|RD_MASK[1]~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y43_N28 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|RD_MASK[1]~9                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y43_N30 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|valid_rdreq~2                                                                                                                                                                                                                         ; LCCOMB_X55_Y44_N26 ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                         ; LCCOMB_X55_Y41_N14 ; 19      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                         ; LCCOMB_X56_Y40_N22 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                         ; LCCOMB_X55_Y41_N12 ; 19      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                        ; LCCOMB_X45_Y32_N24 ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                        ; LCCOMB_X56_Y31_N22 ; 20      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|OE                                                                                                                                                                                                                                                                                               ; FF_X6_Y35_N9       ; 16      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|do_load_mode                                                                                                                                                                                                                                                                                     ; FF_X38_Y39_N19     ; 18      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|command:command1|rp_shift[2]~8                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y39_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                                                               ; FF_X46_Y41_N11     ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y41_N30 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                                                              ; LCCOMB_X40_Y38_N26 ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1~LOCKED                                                                                                                                                                           ; PLL_1              ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[0]                                                                                                                                                                      ; PLL_1              ; 1176    ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[2]                                                                                                                                                                      ; PLL_1              ; 211     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[12]~50                                                                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y39_N6  ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|rRD1_ADDR[12]~51                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y41_N20 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[16]~50                                                                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y43_N26 ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|rRD2_ADDR[16]~51                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y41_N26 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[10]~50                                                                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y39_N16 ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|rWR1_ADDR[10]~51                                                                                                                                                                                                                                                                                                  ; LCCOMB_X56_Y39_N2  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan2~1                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y44_N22 ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|LessThan3~2                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X57_Y44_N8  ; 11      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                                                                                                                                                                                         ; FF_X58_Y44_N25     ; 12      ; Clock                                               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 616     ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|FSM_state.FSM_TIMER                                                                                                                                                                                                                                                                              ; FF_X35_Y37_N21     ; 63      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|SCCB_interface_addr[7]~1                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y37_N14 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[0]~34                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y37_N16 ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[7]~33                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y37_N30 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_TX_BYTE_4                                                                                                                                                                                                                                                                            ; FF_X40_Y41_N17     ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state~41                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y41_N22 ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|Selector68~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y39_N22 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|WideOr2~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X39_Y41_N30 ; 44      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_read:camera_read_0|FSM_state.ROW_CAPTURE                                                                                                                                                                                                                                                                                                             ; FF_X58_Y25_N7      ; 25      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_read:camera_read_0|frame_done                                                                                                                                                                                                                                                                                                                        ; FF_X58_Y25_N11     ; 3       ; Clock                                               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; camera_read:camera_read_0|pixel_data[0]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y25_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_read:camera_read_0|pixel_data[10]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X58_Y25_N12 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; camera_read:camera_read_0|pixel_valid                                                                                                                                                                                                                                                                                                                       ; FF_X58_Y25_N5      ; 55      ; Clock                                               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; camera_read:camera_read_0|wraddr[11]~21                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y25_N0  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clk50                                                                                                                                                                                                                                                                                                                                                       ; PIN_Y2             ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                         ; PIN_M23            ; 586     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X45_Y40_N25     ; 27      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X43_Y40_N28 ; 4       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X43_Y40_N26 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X43_Y42_N12 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X43_Y40_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X47_Y42_N30 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X48_Y42_N1      ; 104     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X48_Y42_N15     ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X47_Y42_N18 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X43_Y40_N14 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~20              ; LCCOMB_X40_Y40_N0  ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X46_Y42_N20 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~17      ; LCCOMB_X43_Y40_N22 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X42_Y40_N18 ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X43_Y40_N0  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X45_Y40_N3      ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X45_Y40_N11     ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X45_Y40_N15     ; 36      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X46_Y42_N1      ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X45_Y40_N0  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X43_Y41_N9      ; 34      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X43_Y40_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X50_Y38_N0  ; 29      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X48_Y38_N0  ; 29      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8f24:auto_generated|decode_jsa:decode2|eq_node[0]                                                                                                                                    ; LCCOMB_X48_Y38_N26 ; 49      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8f24:auto_generated|decode_jsa:decode2|eq_node[1]                                                                                                                                    ; LCCOMB_X50_Y38_N28 ; 49      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X53_Y36_N4  ; 35      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X47_Y38_N4  ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X47_Y38_N30 ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X49_Y42_N17     ; 350     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]~1                                                                                                                                                                                               ; LCCOMB_X46_Y38_N18 ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X52_Y36_N12 ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X53_Y36_N0  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X48_Y36_N16 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X47_Y36_N24 ; 15      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_vgi:auto_generated|counter_reg_bit[5]~0                                                         ; LCCOMB_X47_Y36_N30 ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_kgi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X48_Y36_N12 ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X48_Y37_N8  ; 1       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                                                                               ; LCCOMB_X47_Y36_N28 ; 50      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X47_Y36_N20 ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~8                                                                                                                                                                                                              ; LCCOMB_X47_Y40_N22 ; 4       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~9                                                                                                                                                                                                              ; LCCOMB_X47_Y40_N18 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X47_Y40_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X47_Y39_N2  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]~34                                                                                                                                                                                                                          ; LCCOMB_X47_Y38_N8  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X47_Y38_N28 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X47_Y38_N2  ; 175     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|LessThan0~7                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X61_Y37_N0  ; 21      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                                                                                                                                                                                                                                                                                            ; FF_X60_Y38_N23     ; 45      ; Clock                                               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; tft_top:TFT|tft_ili9341:tft|initSeqCounter[6]~21                                                                                                                                                                                                                                                                                                            ; LCCOMB_X61_Y36_N6  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|remainingDelayTicks[0]~39                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y38_N22 ; 2       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|remainingDelayTicks[11]~42                                                                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y36_N20 ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|spiDataSet                                                                                                                                                                                                                                                                                                                      ; FF_X63_Y36_N7      ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|spiData[7]~8                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y38_N0  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|state.LOOP                                                                                                                                                                                                                                                                                                                      ; FF_X61_Y36_N11     ; 15      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|tft_Read~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y37_N4  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; tft_top:TFT|tft_ili9341:tft|tft_ili9341_spi:spi|internalSck~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X62_Y38_N6  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                   ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 1176    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[2] ; PLL_1          ; 211     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[3] ; PLL_1          ; 1       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; VGA_Ctrl:u9|oVGA_HS                                                                                                                                                                    ; FF_X58_Y44_N25 ; 12      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                           ; JTAG_X1_Y37_N0 ; 616     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; camera_read:camera_read_0|frame_done                                                                                                                                                   ; FF_X58_Y25_N11 ; 3       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; camera_read:camera_read_0|pixel_valid                                                                                                                                                  ; FF_X58_Y25_N5  ; 55      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                  ; FF_X49_Y42_N17 ; 350     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; tft_top:TFT|tft_ili9341:tft|frameBufferLowNibble                                                                                                                                       ; FF_X60_Y38_N23 ; 45      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; rst~input ; 586                 ;
+-----------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                        ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None                       ; M9K_X51_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None                       ; M9K_X51_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None                       ; M9K_X51_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 2                           ; 16                          ; 2                           ; 16                          ; 32                  ; 1    ; None                       ; M9K_X37_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_4sv:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096   ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; greatest.greatest0.rtl.mif ; M9K_X37_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8f24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 49           ; 16384        ; 49           ; yes                    ; no                      ; yes                    ; no                      ; 802816 ; 16384                       ; 49                          ; 16384                       ; 49                          ; 802816              ; 98   ; None                       ; M9K_X64_Y42_N0, M9K_X64_Y44_N0, M9K_X64_Y38_N0, M9K_X64_Y39_N0, M9K_X78_Y37_N0, M9K_X78_Y35_N0, M9K_X78_Y32_N0, M9K_X78_Y27_N0, M9K_X64_Y37_N0, M9K_X64_Y46_N0, M9K_X78_Y38_N0, M9K_X78_Y34_N0, M9K_X78_Y30_N0, M9K_X64_Y29_N0, M9K_X64_Y30_N0, M9K_X64_Y33_N0, M9K_X64_Y34_N0, M9K_X64_Y36_N0, M9K_X64_Y40_N0, M9K_X64_Y41_N0, M9K_X64_Y43_N0, M9K_X64_Y45_N0, M9K_X78_Y29_N0, M9K_X78_Y33_N0, M9K_X78_Y26_N0, M9K_X78_Y28_N0, M9K_X64_Y19_N0, M9K_X64_Y20_N0, M9K_X78_Y23_N0, M9K_X78_Y25_N0, M9K_X64_Y17_N0, M9K_X64_Y18_N0, M9K_X64_Y23_N0, M9K_X64_Y21_N0, M9K_X51_Y23_N0, M9K_X37_Y23_N0, M9K_X51_Y22_N0, M9K_X51_Y21_N0, M9K_X51_Y15_N0, M9K_X64_Y16_N0, M9K_X51_Y20_N0, M9K_X51_Y19_N0, M9K_X51_Y16_N0, M9K_X51_Y17_N0, M9K_X64_Y24_N0, M9K_X64_Y22_N0, M9K_X64_Y25_N0, M9K_X51_Y24_N0, M9K_X64_Y26_N0, M9K_X64_Y27_N0, M9K_X51_Y14_N0, M9K_X51_Y18_N0, M9K_X51_Y31_N0, M9K_X51_Y30_N0, M9K_X51_Y42_N0, M9K_X51_Y41_N0, M9K_X51_Y25_N0, M9K_X51_Y26_N0, M9K_X51_Y38_N0, M9K_X51_Y39_N0, M9K_X51_Y37_N0, M9K_X51_Y36_N0, M9K_X51_Y34_N0, M9K_X51_Y35_N0, M9K_X51_Y33_N0, M9K_X51_Y32_N0, M9K_X51_Y43_N0, M9K_X51_Y45_N0, M9K_X78_Y24_N0, M9K_X64_Y31_N0, M9K_X51_Y27_N0, M9K_X51_Y28_N0, M9K_X64_Y35_N0, M9K_X64_Y32_N0, M9K_X37_Y38_N0, M9K_X37_Y36_N0, M9K_X37_Y33_N0, M9K_X37_Y31_N0, M9K_X64_Y28_N0, M9K_X37_Y25_N0, M9K_X37_Y20_N0, M9K_X37_Y18_N0, M9K_X37_Y39_N0, M9K_X37_Y40_N0, M9K_X37_Y24_N0, M9K_X37_Y27_N0, M9K_X37_Y21_N0, M9K_X37_Y19_N0, M9K_X37_Y29_N0, M9K_X37_Y28_N0, M9K_X37_Y41_N0, M9K_X37_Y46_N0, M9K_X37_Y30_N0, M9K_X37_Y32_N0, M9K_X37_Y34_N0, M9K_X37_Y35_N0, M9K_X51_Y46_N0, M9K_X37_Y42_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |greatest|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_4sv:auto_generated|ALTSYNCRAM                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000101001000) (510) (328) (148)    ;(0000111111111111) (7777) (4095) (FFF)   ;(0010100001001000) (24110) (10312) (2848)   ;(0000000110001000) (610) (392) (188)   ;(0000000000110000) (60) (48) (30)   ;(0000000001111100) (174) (124) (7C)   ;(0000000000100000) (40) (32) (20)   ;(0000101100000010) (5402) (2818) (B02)   ;
;8;(0010000001011100) (20134) (8284) (205C)    ;(0001100000101000) (14050) (6184) (1828)   ;(1100110111110010) (146762) (52722) (CDF2)   ;(1100110100001010) (146412) (52490) (CD0A)   ;(0000000010001010) (212) (138) (8A)   ;(1011110001001010) (136112) (48202) (BC4A)   ;(1110010111001010) (162712) (58826) (E5CA)   ;(0010011100101010) (23452) (10026) (272A)   ;
;16;(0111100100011010) (74432) (31002) (791A)    ;(0000001110111100) (1674) (956) (3BC)   ;(0010100011101000) (24350) (10472) (28E8)   ;(0100000000011000) (40030) (16408) (4018)   ;(0000000101001100) (514) (332) (14C)   ;(1100000010011000) (140230) (49304) (C098)   ;(1101111001011000) (157130) (56920) (DE58)   ;(0101000011000000) (50300) (20672) (50C0)   ;
;24;(1000001011110000) (101360) (33520) (82F0)    ;(0000110001111000) (6170) (3192) (C78)   ;(1101000011001100) (150314) (53452) (D0CC)   ;(0001111000111100) (17074) (7740) (1E3C)   ;(0000000010010110) (226) (150) (96)   ;(0000000000101110) (56) (46) (2E)   ;(0010000100001101) (20415) (8461) (210D)   ;(0011000010001101) (30215) (12429) (308D)   ;
;32;(0111000001001101) (70115) (28749) (704D)    ;(0000000111001101) (715) (461) (1CD)   ;(0101110000001110) (56016) (23566) (5C0E)   ;(1010110010001110) (126216) (44174) (AC8E)   ;(1000100001001110) (104116) (34894) (884E)   ;(0000111111001110) (7716) (4046) (FCE)   ;(0100000001000101) (40105) (16453) (4045)   ;(0000010001011110) (2136) (1118) (45E)   ;
;40;(0000100011011110) (4336) (2270) (8DE)    ;(0111100000111110) (74076) (30782) (783E)   ;(1010110010111110) (126276) (44222) (ACBE)   ;(0101101001111110) (55176) (23166) (5A7E)   ;(1001011011111110) (113376) (38654) (96FE)   ;(0110111000000001) (67001) (28161) (6E01)   ;(0000000110000001) (601) (385) (181)   ;(0001000101000001) (10501) (4417) (1141)   ;
;48;(1111000111000001) (170701) (61889) (F1C1)    ;(0110100100100001) (64441) (26913) (6921)   ;(1100010110100001) (142641) (50593) (C5A1)   ;(1111010101100001) (172541) (62817) (F561)   ;(0010001111100001) (21741) (9185) (23E1)   ;(1110101100010001) (165421) (60177) (EB11)   ;(0001011110010001) (13621) (6033) (1791)   ;(0000011111001000) (3710) (1992) (7C8)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000001000) (10) (8) (08)   ;(0000001010110000) (1260) (688) (2B0)   ;(0001100000101000) (14050) (6184) (1828)   ;(1010000010100101) (120245) (41125) (A0A5)   ;(1110000011010101) (160325) (57557) (E0D5)   ;(1010100100100100) (124444) (43300) (A924)   ;(1100110010100100) (146244) (52388) (CCA4)   ;
;64;(1100011101100100) (143544) (51044) (C764)    ;(0001111011111001) (17371) (7929) (1EF9)   ;(0001011000000101) (13005) (5637) (1605)   ;(1100000010000101) (140205) (49285) (C085)   ;(0001101101100101) (15545) (7013) (1B65)   ;(0001101111100101) (15745) (7141) (1BE5)   ;(0000111100010101) (7425) (3861) (F15)   ;(0000100110010101) (4625) (2453) (995)   ;
;72;(0010100101010101) (24525) (10581) (2955)    ;(1110011111001000) (163710) (59336) (E7C8)   ;(0000000011010110) (326) (214) (D6)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;80;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;88;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;96;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;104;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;112;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;120;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;128;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;136;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;144;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;152;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;160;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;168;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;176;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;184;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;192;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;200;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;208;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;216;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;224;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;232;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;240;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;248;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 5,429 / 342,891 ( 2 % )   ;
; C16 interconnects     ; 207 / 10,120 ( 2 % )      ;
; C4 interconnects      ; 2,755 / 209,544 ( 1 % )   ;
; Direct links          ; 814 / 342,891 ( < 1 % )   ;
; Global clocks         ; 9 / 20 ( 45 % )           ;
; Local interconnects   ; 1,530 / 119,088 ( 1 % )   ;
; R24 interconnects     ; 270 / 9,963 ( 3 % )       ;
; R4 interconnects      ; 2,858 / 289,782 ( < 1 % ) ;
+-----------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.91) ; Number of LABs  (Total = 262) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 55                            ;
; 2                                          ; 12                            ;
; 3                                          ; 7                             ;
; 4                                          ; 1                             ;
; 5                                          ; 11                            ;
; 6                                          ; 4                             ;
; 7                                          ; 6                             ;
; 8                                          ; 4                             ;
; 9                                          ; 8                             ;
; 10                                         ; 7                             ;
; 11                                         ; 10                            ;
; 12                                         ; 5                             ;
; 13                                         ; 11                            ;
; 14                                         ; 13                            ;
; 15                                         ; 25                            ;
; 16                                         ; 83                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.76) ; Number of LABs  (Total = 262) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 102                           ;
; 1 Clock                            ; 194                           ;
; 1 Clock enable                     ; 74                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 20                            ;
; 2 Clock enables                    ; 14                            ;
; 2 Clocks                           ; 44                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.34) ; Number of LABs  (Total = 262) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 17                            ;
; 2                                            ; 38                            ;
; 3                                            ; 2                             ;
; 4                                            ; 11                            ;
; 5                                            ; 3                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 7                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 14                            ;
; 17                                           ; 9                             ;
; 18                                           ; 5                             ;
; 19                                           ; 5                             ;
; 20                                           ; 7                             ;
; 21                                           ; 10                            ;
; 22                                           ; 6                             ;
; 23                                           ; 6                             ;
; 24                                           ; 15                            ;
; 25                                           ; 8                             ;
; 26                                           ; 11                            ;
; 27                                           ; 10                            ;
; 28                                           ; 19                            ;
; 29                                           ; 5                             ;
; 30                                           ; 7                             ;
; 31                                           ; 5                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.61) ; Number of LABs  (Total = 262) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 79                            ;
; 2                                               ; 38                            ;
; 3                                               ; 17                            ;
; 4                                               ; 15                            ;
; 5                                               ; 10                            ;
; 6                                               ; 6                             ;
; 7                                               ; 12                            ;
; 8                                               ; 14                            ;
; 9                                               ; 6                             ;
; 10                                              ; 14                            ;
; 11                                              ; 7                             ;
; 12                                              ; 6                             ;
; 13                                              ; 8                             ;
; 14                                              ; 6                             ;
; 15                                              ; 3                             ;
; 16                                              ; 17                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 8.89) ; Number of LABs  (Total = 262) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 1                             ;
; 2                                           ; 57                            ;
; 3                                           ; 34                            ;
; 4                                           ; 16                            ;
; 5                                           ; 7                             ;
; 6                                           ; 8                             ;
; 7                                           ; 10                            ;
; 8                                           ; 11                            ;
; 9                                           ; 9                             ;
; 10                                          ; 16                            ;
; 11                                          ; 14                            ;
; 12                                          ; 4                             ;
; 13                                          ; 3                             ;
; 14                                          ; 4                             ;
; 15                                          ; 14                            ;
; 16                                          ; 9                             ;
; 17                                          ; 9                             ;
; 18                                          ; 7                             ;
; 19                                          ; 4                             ;
; 20                                          ; 4                             ;
; 21                                          ; 1                             ;
; 22                                          ; 4                             ;
; 23                                          ; 1                             ;
; 24                                          ; 1                             ;
; 25                                          ; 1                             ;
; 26                                          ; 1                             ;
; 27                                          ; 3                             ;
; 28                                          ; 0                             ;
; 29                                          ; 0                             ;
; 30                                          ; 1                             ;
; 31                                          ; 2                             ;
; 32                                          ; 0                             ;
; 33                                          ; 3                             ;
+---------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 104          ; 0            ; 104          ; 0            ; 0            ; 140       ; 104          ; 0            ; 140       ; 140       ; 0            ; 8            ; 0            ; 2            ; 47           ; 0            ; 8            ; 47           ; 2            ; 0            ; 18           ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 140       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 36           ; 140          ; 36           ; 140          ; 140          ; 0         ; 36           ; 140          ; 0         ; 0         ; 140          ; 132          ; 140          ; 138          ; 93           ; 140          ; 132          ; 93           ; 138          ; 140          ; 122          ; 132          ; 140          ; 140          ; 140          ; 140          ; 140          ; 0         ; 140          ; 140          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; start_gray_kn       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; XCLK_cam            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res_cam             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; on_off_cam          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sioc                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; siod                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[4]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cs_n                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ras_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cas_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we_n                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dqm[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dqm[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dqm[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dqm[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_addr[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ba[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ba[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cke                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_sdo             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_sck             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_sdi             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_dc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_reset           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_cs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; frame_done_0        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_data[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PCLK_cam            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HREF_cam            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_cam[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VSYNC_cam           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Warning (20031): Parallel compilation is enabled for 4 processors, but there are only 2 processors in the system. Runtime may increase due to over usage of the processor space.
Info (119006): Selected device EP4CE115F29C7 for design "greatest"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_camera_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|wire_pll1_clk[0] port File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_camera_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|wire_pll1_clk[2] port File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_camera_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|wire_pll1_clk[3] port File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_camera_altpll.v Line: 50
Info (15535): Implemented PLL "Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1" as Cyclone IV E PLL type File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 46
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[0] port File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 46
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[1] port File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 46
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a0" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a1" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a2" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a3" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a4" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a5" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a6" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a7" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a8" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a9" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a10" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a11" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a12" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a13" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a14" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Warning (15400): WYSIWYG primitive "Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a15" has a port clk0 that is stuck at GND File: C:/intelFPGA_lite/17.1/project_imp/db/altsyncram_gr81.tdf Line: 37
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 32 pins of 136 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (176132): Successfully merged PLL Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1 and PLL pll_for_camera:pll_for_camera_0|altpll:altpll_component|pll_for_camera_altpll:auto_generated|pll1 File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 80
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_smp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'greatest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: tft_top:TFT|tft_ili9341:tft|frameBufferLowNibble was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|q_b[11] is being clocked by tft_top:TFT|tft_ili9341:tft|frameBufferLowNibble
Warning (332060): Node: clk50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|altsyncram_gr81:fifo_ram|ram_block11a11~porta_we_reg is being clocked by clk50
Warning (332060): Node: camera_read:camera_read_0|pixel_valid was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Sdram_Control_4Port:Sdram_Control_4Port_0|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_smp1:auto_generated|delayed_wrptr_g[2] is being clocked by camera_read:camera_read_0|pixel_valid
Warning (332060): Node: PCLK_cam was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register camera_read:camera_read_0|pixel_valid is being clocked by PCLK_cam
Warning (332060): Node: camera_read:camera_read_0|frame_done was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register frame_done_delay:frame_done_delay|frame_enable_r is being clocked by camera_read:camera_read_0|frame_done
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_Ctrl:u9|V_Cont[10] is being clocked by VGA_Ctrl:u9|oVGA_HS
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: Sdram_Control_4Port_0|pll_for_sdram_controller_0|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C3 of PLL_1) File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1) File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|wire_pll1_clk[3] (placed in counter C2 of PLL_1) File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 80
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node camera_read:camera_read_0|pixel_valid  File: C:/intelFPGA_lite/17.1/project_imp/synt/cam_config/camera_read.v Line: 27
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19] File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 407
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[19] File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sld_signaltap.vhd Line: 407
Info (176353): Automatically promoted node tft_top:TFT|tft_ili9341:tft|frameBufferLowNibble  File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 19
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[5]~0 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[6]~1 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[7]~2 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[4]~3 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[1]~4 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[2]~5 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[3]~6 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|spiData[0]~7 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 69
        Info (176357): Destination node tft_top:TFT|tft_ili9341:tft|Selector30~1 File: C:/intelFPGA_lite/17.1/project_imp/lcd/tft_ili9341.sv Line: 80
Info (176353): Automatically promoted node VGA_Ctrl:u9|oVGA_HS  File: C:/intelFPGA_lite/17.1/project_imp/VGA_Controller/VGA_Ctrl.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_Ctrl:u9|oVGA_HS~0 File: C:/intelFPGA_lite/17.1/project_imp/VGA_Controller/VGA_Ctrl.v Line: 33
        Info (176357): Destination node VGA_HS~output File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 22
Info (176353): Automatically promoted node camera_read:camera_read_0|frame_done  File: C:/intelFPGA_lite/17.1/project_imp/synt/cam_config/camera_read.v Line: 28
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frame_done_0~output File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 52
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 3.3V VCCIO, 0 input, 16 output, 16 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 1 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  42 pins available
Warning (15064): PLL "Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1" output port clk[0] feeds output pin "LED[7]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 46
Warning (15064): PLL "Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1" output port clk[2] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 46
Warning (15064): PLL "Sdram_Control_4Port:Sdram_Control_4Port_0|pll_for_sdram_controller:pll_for_sdram_controller_0|altpll:altpll_component|pll_for_sdram_controller_altpll1:auto_generated|pll1" output port clk[3] feeds output pin "XCLK_cam~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/intelFPGA_lite/17.1/project_imp/db/pll_for_sdram_controller_altpll1.v Line: 46
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 47 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin start_gray_kn uses I/O standard 3.3-V LVTTL at M21 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 5
    Info (169178): Pin tft_sdo uses I/O standard 3.3-V LVTTL at AH22 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 43
    Info (169178): Pin sd_data[0] uses I/O standard 3.3-V LVTTL at W3 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[1] uses I/O standard 3.3-V LVTTL at W2 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[2] uses I/O standard 3.3-V LVTTL at V4 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[3] uses I/O standard 3.3-V LVTTL at W1 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[4] uses I/O standard 3.3-V LVTTL at V3 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[5] uses I/O standard 3.3-V LVTTL at V2 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[6] uses I/O standard 3.3-V LVTTL at V1 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[7] uses I/O standard 3.3-V LVTTL at U3 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[8] uses I/O standard 3.3-V LVTTL at Y3 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[9] uses I/O standard 3.3-V LVTTL at Y4 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[10] uses I/O standard 3.3-V LVTTL at AB1 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[11] uses I/O standard 3.3-V LVTTL at AA3 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[12] uses I/O standard 3.3-V LVTTL at AB2 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[13] uses I/O standard 3.3-V LVTTL at AC1 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[14] uses I/O standard 3.3-V LVTTL at AB3 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[15] uses I/O standard 3.3-V LVTTL at AC2 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[16] uses I/O standard 3.3-V LVTTL at AG12 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[17] uses I/O standard 3.3-V LVTTL at AA13 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[18] uses I/O standard 3.3-V LVTTL at AG19 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[19] uses I/O standard 3.3-V LVTTL at E5 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[20] uses I/O standard 3.3-V LVTTL at AE14 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[21] uses I/O standard 3.3-V LVTTL at C4 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[22] uses I/O standard 3.3-V LVTTL at AH17 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[23] uses I/O standard 3.3-V LVTTL at AE17 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[24] uses I/O standard 3.3-V LVTTL at D27 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[25] uses I/O standard 3.3-V LVTTL at F27 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[26] uses I/O standard 3.3-V LVTTL at AB14 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[27] uses I/O standard 3.3-V LVTTL at F25 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[28] uses I/O standard 3.3-V LVTTL at AG10 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[29] uses I/O standard 3.3-V LVTTL at AF3 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[30] uses I/O standard 3.3-V LVTTL at AD11 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin sd_data[31] uses I/O standard 3.3-V LVTTL at AA16 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at M23 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 4
    Info (169178): Pin PCLK_cam uses I/O standard 3.3-V LVTTL at AC19 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 10
    Info (169178): Pin clk50 uses I/O standard 3.3-V LVTTL at Y2 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 3
    Info (169178): Pin HREF_cam uses I/O standard 3.3-V LVTTL at AC22 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 9
    Info (169178): Pin data_cam[0] uses I/O standard 3.3-V LVTTL at AB22 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin data_cam[2] uses I/O standard 3.3-V LVTTL at AB21 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin data_cam[3] uses I/O standard 3.3-V LVTTL at Y17 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin data_cam[4] uses I/O standard 3.3-V LVTTL at AC21 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin data_cam[5] uses I/O standard 3.3-V LVTTL at Y16 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin data_cam[6] uses I/O standard 3.3-V LVTTL at AD21 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin data_cam[7] uses I/O standard 3.3-V LVTTL at AE16 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin data_cam[1] uses I/O standard 3.3-V LVTTL at AC15 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 7
    Info (169178): Pin VSYNC_cam uses I/O standard 3.3-V LVTTL at AF25 File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 8
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin sd_data[16] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[17] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[18] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[19] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[20] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[21] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[22] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[23] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[24] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[25] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[26] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[27] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[28] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[29] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[30] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
    Info (169065): Pin sd_data[31] has a permanently disabled output enable File: C:/intelFPGA_lite/17.1/project_imp/greatest.v Line: 39
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/17.1/project_imp/output_files/greatest.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 43 warnings
    Info: Peak virtual memory: 5742 megabytes
    Info: Processing ended: Wed Sep 09 19:14:07 2020
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/17.1/project_imp/output_files/greatest.fit.smsg.


