半导体导电性介于绝缘体和导体之间。[[Electromagnetism|电阻率]]和温度负相关、与光照相关、与杂质相关。截止至今（2020），用的最多的半导体材料是[[Crystal|晶体]]。

# 电性能上的性质
-	[[Electromagnetism|电阻率]]的温度系数一般为负，绝对值较金属的高
-	杂质对半导体影响极大
-	导电能力随光照显著变化
-	与一般材料一样，导电能力随[[Electromagnetism|电场]]、[[Electromagnetism|磁场]]作用改变。

# 电子能级和能带
## 电子的共有化运动
将氢原子的唯一电子刚好脱离原子核称谓自由电子时的能量趣味能量的零点，氢原子中电子可取的能量特定值为
$$E_n=-\frac{2\pi^2mq^4}{n^2h^2}$$
其中：
$m$是电子质量；
$q$是电子电荷值；
$h$是普朗克常数；
$n$是**主量子数**，整数。
这表明电子可以处在各个能级上，但不能处在能级之间。原子中电子能量只能去一系列不连续的特定数值的规律称谓**电子能量的量子化**。

使两个氢原子靠拢形成氢原子，此时两个电子轨道将相遇而交叠，一个电子将同时受到两个原子核影响，该电子不仅可以围绕自身原子核运动，且可以转到另一个原子周围轨道，即原子核共享电子，**电子的公有化运动**。由于每个电子受到两个原子核影响，电子可能有的能量状态从原来一个能级分裂为两个能级。

因为晶体有大量的院子按照一定的方式在空间有规则排列形成（每立方厘米包含的原子数达到$10^{22}$数量级），晶体中电子有共有化运动。在晶体中不但[[Electromagnetism|价电子]]有共有化运动、电子轨道交叠，内层电子也有，只是轨道交叠少、共有化程度弱些。

## 能级
丹麦物理学家尼尔斯·玻尔于1913年提出了自己的原子结构假说，认为围绕原子核运动的电子轨道半径只能取某些分立的数值，这种现象叫轨道的量子化，不同的轨道对应着不同的状态，在这些状态中，尽管电子在做高速运动，但不向外辐射能量，因而这些状态是稳定的。原子在不同的状态下有着不同的能量，所以原子的能量也是量子化的。

能级（英语：energy level）又称能阶，是描述微观粒子体系（原子、电子、分子等）可能存在的相对稳定状态下，所对应一系列不连续的、分立的且确定的“内在”能量值或状态。

**能级理论则是一种解释原子核外电子运动轨道的理论。它认为电子只能在特定的、分立的轨道上运动，各个轨道上的电子具有分立的能量，这些能量值即为能级。由于距原子核越远的电子越不受束缚，因此其能级越高，该电子具有越多的电子能量。**

电子可以在不同的轨道间发生跃迁，电子吸收能量可以从低能级跃迁到高能级或者从高能级跃迁到低能级从而辐射出光子。氢原子的能级可以由它的光谱显示出来。
![[单个原子能级.png]]

## 能带
当体系中有很多个原子的时候，由于原子间的相互作用，原子的能级会发生移动。原本相同的一条能级变成了一组差别很小的能级，这就是**能带**，也就是**允带**。由于能带内不同能级的能量差别非常小，所以很多时候在能带内可以忽略间隔，认为能量是连续的。
![[原子的能级和能带.jpg]]

由于能带是由能级扩展而来，能带和能级一样，相互之间存在没有能级的间隔，这个间隔就是**禁带**，电子无法取到禁带中的能量。当原子处于基态的时候，它的所有电子从最低能级开始依次向上填充。**对于半导体，电子刚好填充到某一个能带满了，下一个能带全空**。这些被填满的能带称为**满带**，满带中能量最高的一条称为**价带**。由于电流的产生需要载流子发生定向运动，而价带中电子已经占据了所有可能的能级，绝大多数电子相邻位置上的态都已经被占据了，无法移动，所以**价带中的电子可以认为是不导电的**。对于半导体，能量最高的一个价带，到能量更高的下一个能带之间有一个禁带，但是这个禁带的宽度（能量）不是很大，所以有一些电子有机会跃迁到下一个能带。由于这个能带几乎是空的，所以电子们跃迁到这个能带之后就可以自由地奔跑，这个能带就是**导带**。
![[金属、半导体、绝缘体的能带.jpg]]


## 载流子
绝对零度下，半导体价带被电子填满，导带空；随温度升高，价带电子激发到导带，[[Electromagnetism|载流子]]数（包括导带中的[[Electromagnetism|电子]]和价带中的[[Electromagnetism|空穴]]）增多。另一方面导带中电子有可能与空穴相遇，释放能量，跳回价带，自由电子与空穴复合。因此，一定温度下，产生作用使电子、空穴密度增加，符合作用使电子、空穴密度减小，平衡时，密度不再改变。本征半导体中载流子密度$n$是热平衡状态下的载流子密度。

- 载流子的漂移运动
半导体中的载流子在电场一定强度下做加速运动。但速度不会无限增大，因为会与原子或其他载流子碰撞，可能损失动能。

-  载流子的扩散运动
在载流子密度差异的半导体中，载流子有从高密度到低密度运动的趋向，直至均匀分布。

- 扩散与漂移关系
考虑热平衡时在N型结存在电场，**漂移电流**与由于电势能存在导致电子密度差异而导致的**扩散电流**在稳定情况下和为零。数学细节看*参考*。

## 杂质半导体
半导体中掺入杂质会使得电阻率发生巨大变化。一般半导体中杂质有两类，一类作用是改变载流子密度，称为**N杂质（negative）** 或**P杂质（positive）**，另一类促进载流子产生和复合，称为**复合中心杂质**。

- N杂质与P杂质
以磷原子为例，它有五个价电子，而硅晶体每个原子只有四个最邻近的原子，因此，提到了硅的磷原子在同周围硅原子构成[[Electromagnetism|共价键]]的时候，多出了一个[[Electromagnetism|价电子]]，此电子收到磷原子核正电荷的束缚，只能在其周围运动。这种束缚比价键束缚小很多，只需要很小能量，此电子便能挣脱束缚，在整个晶体中自由活动。使这个多余电子激发到导带所需的能量称为N杂质的店里能$\Delta{E}$。由于$\Delta{E}$很小，N杂质能级靠近导带底的禁带中。类似地，以硼原子为例，它有三个价电子，在硅中形成P型杂质，多余一个空穴可以很容易地自由运动，能级在靠近价带顶的禁带中。相应地，这些杂质组成N型半导体和P型半导体。![[杂质半导体.png]]

# P-N结
采用扩散、合金、离子注入等制造工艺，可以在一块半导体中获得不同掺杂的两个区域，这种P区和N区间的冶金学边界称P-N结。

- P-N结的直流特性
在P-N结上加以正向偏压，电流上升很快；反指，电流很小。如图。
![[P-N结伏安特性.png]]

为什么？

N区与P区结合时，载流子发生**扩散运动，从浓度高的区域往浓度低的区域运动**。在PN结附近，电子往P区扩散，空穴往N区扩散。电子与空穴在PN结上大量符合，PN结两侧载流子浓度下降，导致P区成为负电离子，N区成为正电离子，中间形成复合后的**空间电荷区**，即**势垒区**。参考下图。
![[PN结.png]]

由于N区带正电，P区带负电，形成一个由N指向P的电场，电子从P到N，空穴从N到P进行**漂移运动**，当漂移运动与扩散运动抵消，PN结载流子处于稳定状态。

- 正向电压
外加电压使PN结正偏时，外加电场与空间电荷区电场方向相反，N区相对于P区电位降低，势垒高度降低，N区电子能在外加电场作用下较大概率通过势垒区达到P区，P区的多数载流子空穴反方向运动，产生电流。
- 反向电压
此时外加电场与空间电荷区方向相同，空间电荷区或者说势垒区变”厚“，多数载流子扩散过PN节的势垒增大，宏观上PN结电阻变大。
- 反向击穿
	- 雪崩效应
	- [[量子隧穿效应]]
	- 热效应

##### 双极性晶体二极管/三极管
- bipolar junction transistor. N-P-N结 （窄P区域），加一个电压链接两个N端时（电池），因为有一方是反向电压，不会产生 电流 。当加入第二个电压（正向）连接N和中间P端，在第二个电路 （基本电路 ）产生基本电流，剩余 的电子大量流向原来的第一个 电路 ，产生 放大 效应 的 电流。
- 当第二个电压，正向电压不足够跨越势垒区时候，晶体管无电流，显示关闭状态。因此电压大小控制晶体管成为**开关**（0，1），而大量此开关状态形成逻辑电路。

## 应用
- 二极管（Diode）：单项导电、控压  （N-P结）
- 三极管（Bipolar Junction [[晶体管）：**放大电流**、控制电流  （N-P-N结）

> Moore's LAW: Every 18-24 months, 2 times of transistors fit on the same chip area.

# FET
场效应管（英语：field-effect transistor，缩写：FET）是一种通过电场效应控制电流的电子器件。它依靠**电场**去控制**导电沟道形状**，因此能**控制半导体材料中某种类型载流子的沟道的导电性**。场效应晶体管有时被称为“单极性晶体管”，以它的单载流子型作用对比双极性晶体管。由于半导体材料的限制，以及曾经双极性晶体管比场效应晶体管容易制造，场效应晶体管比双极性晶体管要晚造出，但场效应晶体管的概念却比双极性晶体管早。

##### 场效应（半导体）
在物理学中，**场效应指的是使用外加的电场改变材料的导电性**。 在金属中由于有大量电子移动抵消外加电场，外加的电场能使金属表层的电荷分布发生改变。然而，在半导体中，正负电荷的密度较低，无法完全抵消外加电场，所以外加电场会在半导体材料表面附近改变材料的导电性，这被称为“场效应”。场效应应用于肖特基二极管，场效应晶体管（主要指的是MOSFET，JFET和MESFET）。+

### MOSFET
首先考虑一个通常的电容器（capacitor），由两个导电金属板和中间把他俩隔开的绝缘层组成，当 两金属板接上正负电压时候，电子按电场方向从一金属板流向另一金属板，积累电荷。金属氧化物半导体场效应管/Metal-Oxide-Semiconductor Field-Effect Transistor，则将其中一块金属板换成了晶体管（N-P-N）。

金氧半场效晶体管在结构上以一个**金属—氧化物层—半导体的电容为核心（现在的金氧半场效晶体管多半以多晶硅取代金属作为其栅极材料）**，氧化层的材料多半是二氧化硅，其下是作为基极的硅，而其上则是作为栅极的多晶硅。这样的结构正好等于一个电容器，氧化层为电容器中介电质，而电容值由氧化层的厚度与二/ 氧化硅的介电系数来决定。栅极多晶硅与基极的硅则成为MOS电容的两个端点。当一个电压施加在MOS电容的两端时，半导体的电荷分布也会跟着改变。
![[多晶硅-氧化层-半导体.png]]

> **单晶硅和多晶硅**： 在单晶硅中，晶体框架结构是均匀的，能够由外部均匀的外貌来辨识。在单晶硅（也称单晶）中，整个样品的晶格连续不间断，且没有晶界。大的单晶在自然界中是极其罕见的，并且也难以在实验室中制造（见重结晶）。相比之下，原子在无定形结构中的位置被限制为短程有序。多晶和次晶相（见多晶体）由数量众多的小晶体或者微晶构成。**多晶硅是一种由许多的较小硅晶构成的材料**。多晶体晶胞可由一种可见的“片状金属效应”来识别纹理。半导体级（也包括太阳能级）多晶硅被转换为“单晶”硅——意味着在“多晶硅”中随机联接的晶体转变成了一个大的“单晶”。单晶硅被用于制造大多数硅基微电子设备。多晶硅能够达到99.9999%纯度。超纯多晶硅也应用在半导体工业里，比如2至3米长的多晶硅棒。在微电子业（半导体产业），多晶硅在宏观尺度和微观尺度（组分）皆有应用。单晶硅的生长工艺包括柴可拉斯基法、区熔和布里奇曼法。

##### 当一个电压施加在MOS电容的两端时，半导体的电荷分布也会跟着改变
如下图，当一个电压施加在MOS电容的两端时（gate和bulk基底），电子从金属/多晶硅端通过电路流向P基端。
- 注：P基质里，黄色区域是N硅，蓝色区域是P硅。
![[mosfet 1.png|450]]![[mosfet 2.png|450]]
从此带正电的金属/多晶硅端与带负电的P基质形成电场，电流从P基质在基质内部流向金属层方向（有绝缘层比如氧化硅阻挡）。
![[mosfet 3.png|450]]
在顶端电子与空穴融合，并会有过多的自由电子剩余，顶端下方电子与空穴融合并无剩余自由电子，形成新的势垒区。从此，两个N硅区中间形成电流通道。
![[mosfet 4.png|450]]
在此时在source和drain两端施加正负电压，在电流通道会形成电流，整个电路由此形成。（MOSFET的“开”状态）
![[mosfet 5.png|450]]
当施加在gate和bulk基底的电压不足够的时候，不会形成上述的新势垒区和电流通道。
- 注：与BJT不同，MOSFET是电压带动，而BJT需要基本电流而产生放大电流。

MOSFET的优点
- 成本低，面积小，可高度集成
	- ![[mosfet 6.png|450]]
- BJT需要基本电流产生放大电流，而 mosfet不需要基本电流，因此不会有电流浪费
- MOSFET只需要一种载流子 （电子或空穴，根据晶体管是NMOS还是PMOS），BJT需要两种

##### 来自维基百科的解释
下图是一个n-type金氧半场效晶体管（以下简称NMOS）的截面图。如前所述，金氧半场效晶体管的核心是位于中央的MOS电容，而左右两侧则是它的源极与漏极。源极与漏极的特性必须同为n-type（即NMOS）或是同为p-type（即PMOS）。左图NMOS的源极与漏极上标示的“N+”代表着两个意义：（1）N代表掺杂（doped）在源极与漏极区域的杂质极性为N；（2）“+”代表这个区域为高掺杂浓度区域（heavily doped region），也就是此区的电子浓度远高于其他区域。在源极与漏极之间被一个极性相反的区域隔开，也就是所谓的基极（或称基体）区域。如果是NMOS，那么其基体区的掺杂就是p-type。反之对PMOS而言，基体应该是n-type，而源极与漏极则为p-type（而且是重掺杂的P+）。基体的掺杂浓度不需要如源极或漏极那么高，故在左图中没有“+”，作为沟道用。对这个NMOS而言，真正用来作为沟道、让载流子通过的只有MOS电容正下方半导体的表面区域。当一个正电压施加在栅极上，带负电的电子就会被吸引至表面，形成沟道，让n-type半导体的多数载流子—电子可以从源极流向漏极。如果这个电压被移除，或是放上一个负电压，那么沟道就无法形成，载流子也无法在源极与漏极之间流动，也就是可以透过栅极的电压控制沟道的开关。假设工作的对象换成PMOS，那么源极与漏极为p-type、基体则是n-type。在PMOS的栅极上施加负电压，则半导体上的空穴会被吸引到表面形成沟道，半导体的多数载流子—空穴则可以从源极流向漏极。假设这个负电压被移除，或是加上正电压，那么沟道无法形成，一样无法让载流子在源极和漏极间流动。特别要说明的是，**源极**（source）在金氧半场效晶体管里的意思是“**提供多数载流子的来源**”。对NMOS而言，多数载流子是电子；对PMOS而言，多数载流子是空穴。相对的，漏极就是接受多数载流子的端点。

![[MOSFET-Cross.png|500]]

##### 金氧半场效晶体管在电子电路上应用的优势
金氧半场效晶体管在1960年由贝尔实验室的D. Kahng和Martin Atalla首次实现成功，这种器件的工作原理和1947年萧克利等人发明的双载流子接面晶体管截然不同，且因为**制造成本低廉与使用面积较小、高集成度的优势**，在大规模集成电路或是超大规模集成电路的领域里，重要性远超过BJT。近年来由于金氧半场效晶体管器件的性能逐渐提升，除了传统上应用于诸如微处理器、微控制器等数字信号处理的场合上，也有越来越多模拟信号处理的集成电路可以用金氧半场效晶体管来实现，以下分别介绍这些应用。
- 数字电路
	- 金氧半场效晶体管在数字信号处理上最主要的成功来自互补式金属氧化物半导体逻辑电路的发明，这种结构最大的好处是**理论上不会有静态的功率损耗，只有在逻辑门的切换动作时才有电流通过**。互补式金属氧化物半导体逻辑门最基本的成员是互补式金属氧化物半导体反相器，而所有互补式金属氧化物半导体逻辑门的基本工作都如同反相器一样，同一时间内必定只有一种晶体管（NMOS或是PMOS）处在导通的状态下，另一种必定是截止状态，这使得从电源端到接地端不会有直接导通的路径，大量节省了电流或功率的消耗，也降低了集成电路的发热量。
	- 金氧半场效晶体管在数字电路上应用的另外一大优势是**对直流信号而言，金氧半场效晶体管的栅极端阻抗为无限大**（等效于开路），也就是理论上不会有电流从金氧半场效晶体管的栅极端流向电路里的接地点，而是完全由电压控制栅极的形式。这让金氧半场效晶体管和他们最主要的竞争对手BJT相较之下更为省电，而且也更易于驱动。在CMOS逻辑电路里，除了负责驱动芯片外负载（off-chip load）的驱动器外，每一级的逻辑门都只要面对同样是金氧半场效晶体管的栅极，如此一来较不需考虑逻辑门本身的驱动力。相较之下，BJT的逻辑电路（例如最常见的TTL）就没有这些优势。金氧半场效晶体管的栅极输入电阻无限大对于电路设计工程师而言亦有其他优点，例如较不需考虑逻辑门输出端的负载效应（loading effect）。

### FinFET
FinFET（Fin Field-Effect Transistor；鳍式场效电晶体），中文名有时称为鳍式场效应晶体管，是一种新的互补式金氧半导体晶体管，可以改善电路控制并减少漏电流，缩短晶体管的闸长。FinFET是一种立体的场效应管，属于多闸极电晶体。FinFET是由加州大学伯克利分校胡正明教授发明的。当晶体管的尺寸小于25纳米以下，传统的平面场效应管的尺寸已经无法缩小。FinFET的主要思想是将场效应管立体化

A fin field-effect transistor (FinFET) is a multigate device, a MOSFET (metal-oxide-semiconductor field-effect transistor) built on a substrate where the gate is placed on two, three, or four sides of the channel or wrapped around the channel, forming a double or even multi gate structure. These devices have been given the generic name "FinFETs" because the source/drain region forms fins on the silicon surface. The FinFET devices have **significantly faster switching times and higher current density than planar CMOS** (complementary metal-oxide-semiconductor) technology. FinFET is a type of non-planar transistor, or "3D" transistor. It is the basis for modern nanoelectronic semiconductor device fabrication. Microchips utilizing FinFET gates first became commercialized in the first half of the 2010s, and became the **dominant gate design at 14 nm, 10 nm and 7 nm process nodes**. It is common for a single FinFET transistor to contain several fins, arranged side by side and all covered by the same gate, that act electrically as one, to increase drive strength and performance.

![[330px-Doublegate_FinFET.png|500]]

# 参考
- 【复旦大学出版社】半导体器件原理
- 维基百科