{
   guistr: "# # String gsaved with Nlview 6.6.8  2016-12-21 bk=1.3817 VDI=40 GEI=35 GUI=JA:1.6
#  -string -flagsOSRD
preplace port M_AXI_LITE_TO_HLS_PR_0 -pg 1 -y 870 -defaultsOSRD
preplace port sys_clk -pg 1 -y 1100 -defaultsOSRD
preplace port pcie_mgt -pg 1 -y 1060 -defaultsOSRD
preplace port C0_SYS_CLK -pg 1 -y 600 -defaultsOSRD
preplace port M_AXI_MM_FROM_HLS_PR_0 -pg 1 -y 50 -defaultsOSRD
preplace port sys_clk_gt -pg 1 -y 1120 -defaultsOSRD
preplace port sys_rst_n -pg 1 -y 1140 -defaultsOSRD
preplace port axi_reset_n_out -pg 1 -y 1140 -defaultsOSRD
preplace port c0_ddr4 -pg 1 -y 350 -defaultsOSRD
preplace port DDR4_sys_rst -pg 1 -y 800 -defaultsOSRD
preplace port clk_out_62_5M -pg 1 -y 1280 -defaultsOSRD
preplace port clk_out_125M -pg 1 -y 1260 -defaultsOSRD
preplace port clk_out_250M -pg 1 -y 1080 -defaultsOSRD
preplace inst vio_0 -pg 1 -lvl 1 -y 130 -defaultsOSRD
preplace inst rst_125M -pg 1 -lvl 4 -y 640 -defaultsOSRD
preplace inst xlslice_0 -pg 1 -lvl 2 -y 130 -defaultsOSRD
preplace inst xlslice_1 -pg 1 -lvl 4 -y 900 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 4 -y 1290 -defaultsOSRD
preplace inst FROM_SH_AXI_LITE -pg 1 -lvl 5 -y 870 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 4 -y 480 -defaultsOSRD
preplace inst xdma_0 -pg 1 -lvl 5 -y 1110 -defaultsOSRD
preplace inst rst_ddr4_0_300M -pg 1 -lvl 2 -y 710 -defaultsOSRD
preplace inst ddr4_0 -pg 1 -lvl 5 -y 410 -defaultsOSRD
preplace inst axi_hwicap_0 -pg 1 -lvl 4 -y 1020 -defaultsOSRD
preplace inst axi_interconnect_0 -pg 1 -lvl 4 -y 200 -defaultsOSRD
preplace inst axi_pcie3_0_axi_periph -pg 1 -lvl 3 -y 390 -defaultsOSRD
preplace inst TO_SH_AXI_MM -pg 1 -lvl 3 -y 90 -defaultsOSRD
preplace inst clk_wiz_0 -pg 1 -lvl 4 -y 1200 -defaultsOSRD
preplace netloc axi_pcie3_0_axi_periph_M03_AXI 1 3 1 1280
preplace netloc sys_rst_1 1 0 5 NJ 800 NJ 800 720J 730 1300J 740 1760J
preplace netloc C0_SYS_CLK_1 1 0 5 NJ 600 NJ 600 NJ 600 1310J 380 1790J
preplace netloc FROM_SH_AXI_LITE_rp_AXI_LITE_TO_HLS_PR_0 1 5 1 NJ
preplace netloc fifo_generator_1_M_AXI 1 3 1 1290
preplace netloc xlslice_1_Dout 1 4 1 1770J
preplace netloc axi_pcie3_0_axi_aresetn 1 2 4 730 610 1370 850 1760 1250 2210
preplace netloc S02_AXI_1 1 3 1 1290
preplace netloc clk_wiz_0_clk_out_62_5M 1 3 3 1390 1140 1750 1280 NJ
preplace netloc sys_clk_1 1 0 5 NJ 1100 NJ 1100 NJ 1100 1280J 1110 1790J
preplace netloc sys_rst_n_1 1 0 5 NJ 1140 NJ 1140 NJ 1140 1370J 1130 NJ
preplace netloc ddr4_0_c0_ddr4_ui_clk_sync_rst 1 1 5 320 610 700J 620 1330J 550 NJ 550 2200
preplace netloc rst_ddr4_0_300M1_peripheral_aresetn 1 4 1 1800
preplace netloc TO_SH_AXI_MM_AXI_MM_FROM_HLS_PR_0_decouple_status 1 0 4 20 190 NJ 190 NJ 190 1280
preplace netloc vio_0_probe_out0 1 1 3 300 810 730J 740 1290
preplace netloc axi_pcie3_0_axi_periph_M04_AXI 1 3 1 1350
preplace netloc axi_gpio_0_gpio_io_o 1 1 4 310 820 NJ 820 1340 730 1750
preplace netloc xlconstant_0_dout 1 4 1 1800
preplace netloc S00_AXI_1 1 2 4 740 750 NJ 750 NJ 750 2210
preplace netloc S00_AXI_2 1 3 3 1380 760 NJ 760 2200
preplace netloc axi_interconnect_0_M00_AXI 1 4 1 1800
preplace netloc axi_pcie3_0_axi_aclk 1 0 6 20 70 NJ 70 720 180 1320 840 1750 970 2220
preplace netloc xdma_0_pcie_mgt 1 5 1 NJ
preplace netloc clk_wiz_0_clk_out_125M 1 3 3 1390 830 1780 1260 NJ
preplace netloc ddr4_0_C0_DDR4 1 5 1 NJ
preplace netloc sys_clk_gt_1 1 0 5 NJ 1120 NJ 1120 NJ 1120 NJ 1120 1800J
preplace netloc rst_ddr4_0_300M_peripheral_aresetn 1 2 3 710 630 1340 400 1790J
preplace netloc M_AXI_MM_FROM_HLS_PR_0_1 1 0 3 NJ 50 NJ 50 NJ
preplace netloc axi_pcie3_0_axi_periph_M01_AXI 1 3 2 1360 820 NJ
preplace netloc axi_pcie3_0_axi_periph_M02_AXI 1 3 2 N 390 NJ
preplace netloc xlslice_0_Dout 1 2 1 NJ
preplace netloc ddr4_0_c0_ddr4_ui_clk 1 1 5 330 620 690 590 1300 410 1780J 520 2220
levelinfo -pg 1 0 160 510 1010 1570 2000 2240 -top 0 -bot 1340
",
}
{
   da_axi4_cnt: "4",
   da_bram_cntlr_cnt: "2",
}
