FPGA vs ASIC

RTL 設計流程：
- Behavioral → RTL → Gate-level

Verilog 基本 always block：
- combinational: always @(*)
- sequential: always @(posedge clk)

Blocking / Non-blocking：
- =（組合邏輯）
- <=（時序邏輯）

Timing constraint（SDC）
