<?xml version="1.0" encoding="UTF-8" ?>
<document>
<!--The data in this file is primarily intended for consumption by Xilinx tools.
The structure and the elements are likely to change over the next few releases.
This means code written to parse this file will need to be revisited each subsequent release.-->
<application name="pn" timeStamp="Mon Mar 09 18:06:31 2015">
<section name="Project Information" visible="false">
<property name="ProjectID" value="BCFF7792F0DD45DE9F3E910E2AE54B2D" type="project"/>
<property name="ProjectIteration" value="1" type="project"/>
<property name="ProjectFile" value="C:/Users/Javier/Desktop/LabDigitales/Proyecto_Corto_1_LDSD/Proyecto_Corto_1_LDSD.xise" type="project"/>
<property name="ProjectCreationTimestamp" value="2015-02-19T10:29:38" type="project"/>
</section>
<section name="Project Statistics" visible="true">
<property name="PROP_Enable_Message_Filtering" value="false" type="design"/>
<property name="PROP_FitterReportFormat" value="HTML" type="process"/>
<property name="PROP_LastAppliedGoal" value="Balanced" type="design"/>
<property name="PROP_LastAppliedStrategy" value="Xilinx Default (unlocked)" type="design"/>
<property name="PROP_ManualCompileOrderImp" value="false" type="design"/>
<property name="PROP_ProjectDescription" value="Máquina de estados compleja
Para este proyecto, los estudiantes tomarán la propuesta de desarrollo del último
proyecto realizado en el curso de Laboratorio de Diseño Lógico: Unidad de
prevención de asfixia de bebés en un auto.
Los estudiantes deberán implementar en una máquina de estados finitos la unidad
de control de dicho sistema, siguiendo el mismo algoritmo desarrollado en el curso
anterior, pero aplicando los conceptos de diseño RTL y Top-Down.
Los estudiantes deberán emular todas las salidas y entradas del sistema, pero no
tendrán que conectar el mismo a una red." type="process"/>
<property name="PROP_PropSpecInProjFile" value="Store all values" type="design"/>
<property name="PROP_SelectedInstanceHierarchicalPath" value="/Prueba_FF_D" type="process"/>
<property name="PROP_Simulator" value="ISim (VHDL/Verilog)" type="design"/>
<property name="PROP_SynthTopFile" value="changed" type="process"/>
<property name="PROP_Top_Level_Module_Type" value="HDL" type="design"/>
<property name="PROP_UseSmartGuide" value="false" type="design"/>
<property name="PROP_UserConstraintEditorPreference" value="Text Editor" type="process"/>
<property name="PROP_intProjectCreationTimestamp" value="2015-02-19T10:29:38" type="design"/>
<property name="PROP_intWbtProjectID" value="BCFF7792F0DD45DE9F3E910E2AE54B2D" type="design"/>
<property name="PROP_intWbtProjectIteration" value="1" type="process"/>
<property name="PROP_intWorkingDirLocWRTProjDir" value="Same" type="design"/>
<property name="PROP_intWorkingDirUsed" value="No" type="design"/>
<property name="PROP_lockPinsUcfFile" value="changed" type="process"/>
<property name="PROP_selectedSimRootSourceNode_behav" value="work.Prueba_FF_D" type="process"/>
<property name="PROP_xilxBitgStart_IntDone" value="true" type="process"/>
<property name="PROP_AutoTop" value="false" type="design"/>
<property name="PROP_DevFamily" value="Spartan6" type="design"/>
<property name="PROP_DevDevice" value="xc6slx16" type="design"/>
<property name="PROP_DevFamilyPMName" value="spartan6" type="design"/>
<property name="PROP_DevPackage" value="csg324" type="design"/>
<property name="PROP_Synthesis_Tool" value="XST (VHDL/Verilog)" type="design"/>
<property name="PROP_DevSpeed" value="-2" type="design"/>
<property name="PROP_PreferredLanguage" value="Verilog" type="design"/>
<property name="FILE_UCF" value="2" type="source"/>
<property name="FILE_VERILOG" value="12" type="source"/>
</section>
</application>
</document>
