<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35ticsg324-1L" LaunchTime="1621653539">
  <File Type="REPORTS-TCL" Name="soc_top_reports.tcl"/>
  <File Type="PA-TCL" Name="soc_top.tcl"/>
  <File Type="RDS-DCP" Name="soc_top.dcp"/>
  <File Type="RDS-RDS" Name="soc_top.vds"/>
  <File Type="RDS-UTIL" Name="soc_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="soc_top_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/steel-core/soc/bus_arbiter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../bus_arbiter.v"/>
        <Attr Name="ImportTime" Val="1621638474"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/steel-core/soc/ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ram.v"/>
        <Attr Name="ImportTime" Val="1621638474"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/steel-core/steel_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../steel_core.v"/>
        <Attr Name="ImportTime" Val="1621641818"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/steel-core/soc/uart_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../uart_rx.v"/>
        <Attr Name="ImportTime" Val="1620773512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/steel-core/soc/uart_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../uart_tx.v"/>
        <Attr Name="ImportTime" Val="1620362601"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/steel-core/soc/soc_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../soc_top.v"/>
        <Attr Name="ImportTime" Val="1621638474"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/software/hello.hex">
      <FileInfo SFType="MIF">
        <Attr Name="ImportPath" Val="$PPRDIR/../../software/hello.hex"/>
        <Attr Name="ImportTime" Val="1621652885"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="soc_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/constraints.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
