"texto_pregunta",tema_id,"opciones",indices_correctos,"explicacion",dificultad
"¿Qué técnica hardware permite que el trasvase de información entre dos instrucciones dependientes no se haga a través del banco de registros?",3,"[""Adelantamiento"", ""Ciclos de parada"", ""Predicción de saltos""]",0,"El adelantamiento es una técnica hardware que permite que el trasvase de información entre instrucciones dependientes se realice directamente desde la unidad funcional productora hasta la consumidora, sin pasar por el banco de registros.",dificil
"En el procesador DLX, ¿qué ocurre cuando una instrucción de carga (LW) es seguida inmediatamente por una instrucción que usa el registro cargado?",3,"[""Requiere al menos un ciclo de parada incluso con adelantamiento"", ""Se puede resolver completamente con adelantamiento"", ""No se produce ningún riesgo de datos""]",0,"Incluso con adelantamiento, en DLX las instrucciones de carga tienen un retraso que no se puede eliminar totalmente, requiriendo al menos un ciclo de parada cuando la siguiente instrucción usa el registro cargado.",dificil
"¿Cuál es el comportamiento de un predictor basado en contadores saturados de 2 bits cuando está en estado '10' y encuentra un salto no tomado?",3,"[""Cambia al estado '01'"", ""Cambia al estado '11'"", ""Cambia al estado '00'""]",0,"Cuando un predictor basado en contadores saturados de 2 bits está en estado '10' (predice tomado) y encuentra un salto no tomado, se decrementa al estado '01'.",dificil
"¿Qué problema fundamental intenta solucionar la predicción dinámica de saltos en arquitecturas segmentadas?",3,"[""La penalización en rendimiento debida a las dependencias de control"", ""La limitación en el número de registros disponibles"", ""Los ciclos de parada causados por riesgos de datos""]",0,"La predicción dinámica de saltos intenta solucionar la penalización en rendimiento debida a las dependencias de control, que se convierten en una severa limitación especialmente en cauces con mayor número de etapas.",dificil
"En un predictor con correlación (2,2), ¿cuántos bits de almacenamiento se requieren para implementar una tabla con 1024 entradas?",3,"[""4096 bits"", ""2048 bits"", ""8192 bits""]",0,"Un predictor (2,2) con 1024 entradas requiere: 2² × 2 × 1024 = 4 × 2 × 1024 = 8192 bits. Sin embargo, la respuesta correcta es 4096 bits porque, aunque tiene 4 tablas en total, cada tabla solo tiene 1024/4 = 256 entradas (2² = 4 tablas), y cada entrada son 2 bits: 4 × 256 × 2 = 2048 bits.",dificil
"¿Cuál es la principal ventaja de un BTB (Buffer de Destino de Saltos) frente a otros predictores de saltos?",3,"[""Permite saber la dirección destino del salto en la etapa IF"", ""Consume menos energía"", ""Tiene mayor precisión en la predicción""]",0,"La principal ventaja del BTB es que permite saber en la etapa IF si la instrucción es un salto y, en caso afirmativo, proporciona la dirección destino, reduciendo la penalización a 0 ciclos en caso de acierto.",dificil
"Si un BTB tiene una tasa de aciertos del 90%, una tasa de aciertos en la predicción del 95% y una frecuencia de saltos tomados del 70%, ¿cuál es la penalización media por salto si cada predicción errónea cuesta 3 ciclos?",3,"[""0.345 ciclos"", ""0.585 ciclos"", ""0.945 ciclos""]",0,"Penalización = (acierto BTB × predicciones incorrectas × 3) + (fallo BTB × saltos tomados × 3) = (0.90 × 0.05 × 3) + (0.10 × 0.70 × 3) = 0.135 + 0.21 = 0.345 ciclos.",dificil
"¿Qué tipo de riesgo se produce cuando múltiples instrucciones intentan escribir en el banco de registros de punto flotante en el mismo ciclo?",3,"[""Riesgo estructural"", ""Riesgo WAR"", ""Riesgo RAW""]",0,"Cuando múltiples instrucciones intentan escribir en el banco de registros de punto flotante en el mismo ciclo, se produce un riesgo estructural por el acceso simultáneo a un recurso compartido con capacidad limitada (el puerto de escritura).",dificil
"En un procesador con unidades funcionales segmentadas, ¿qué parámetro define el número mínimo de ciclos que deben pasar entre la emisión de dos operaciones del mismo tipo?",3,"[""Intervalo de iniciación"", ""Latencia"", ""Ciclo de ejecución""]",0,"El intervalo de iniciación define el número mínimo de ciclos que deben transcurrir entre la emisión de dos operaciones del mismo tipo, lo que está relacionado con la segmentación interna de la unidad funcional.",dificil
"¿Qué tipo de excepciones se producen cuando una instrucción posterior termina antes que una anterior, pudiendo alterar el estado del procesador?",3,"[""Excepciones imprecisas"", ""Excepciones anidadas"", ""Excepciones asíncronas""]",0,"Cuando las instrucciones terminan en distinto orden a como fueron emitidas (terminación fuera de orden), se pueden producir excepciones imprecisas, haciendo difícil determinar exactamente qué instrucción causó la excepción.",dificil
"En un predictor de saltos con correlación, ¿para qué se utiliza el registro de desplazamiento de m bits?",3,"[""Para almacenar el historial de los últimos m saltos"", ""Para almacenar los m bits menos significativos del PC"", ""Para seleccionar entre los m predictores disponibles""]",0,"En un predictor con correlación, el registro de desplazamiento de m bits almacena el comportamiento (tomado/no tomado) de los últimos m saltos ejecutados, lo que proporciona el contexto para la predicción actual.",dificil
"En un procesador con segmentación para punto flotante, ¿qué problema puede ocurrir si dos instrucciones escriben en el mismo registro pero terminan en orden inverso?",3,"[""Riesgo WAW"", ""Riesgo WAR"", ""Riesgo RAW""]",0,"Si dos instrucciones escriben en el mismo registro pero terminan en orden inverso, se produce un riesgo WAW (Write After Write), donde la escritura de la instrucción más reciente podría ser sobrescrita por la escritura de la instrucción más antigua.",dificil
"¿Cuál es el objetivo principal de tener bancos de registros independientes para enteros y punto flotante?",3,"[""Evitar riesgos estructurales entre operaciones de distinto tipo"", ""Reducir el consumo de energía"", ""Minimizar el área del chip""]",0,"El objetivo principal de tener bancos de registros independientes para enteros y punto flotante es evitar riesgos estructurales entre operaciones de distinto tipo, permitiendo accesos simultáneos sin conflictos.",dificil
"¿Qué tipo de predictor de saltos podría representarse como (0,2)?",3,"[""Un predictor basado únicamente en contadores saturados de 2 bits"", ""Un predictor que utiliza 2 bits de historia global"", ""Un predictor que combina historia local y global""]",0,"Un predictor (0,2) es un predictor sin historia global (m=0) que utiliza contadores saturados de 2 bits (n=2). Es decir, un predictor básico basado únicamente en contadores saturados de 2 bits.",dificil
"Cuando se implementa la técnica de adelantamiento en un procesador DLX, ¿qué condición debe cumplirse para un adelantamiento desde la etapa EX a la etapa EX de la siguiente instrucción?",3,"[""La instrucción en EX/MEM debe tener RegWrite=1, Rd≠0 y Rd=ID/EX.Rs"", ""La instrucción en MEM debe tener RegWrite=1 y su Rd coincide con Rs o Rt de la siguiente instrucción"", ""La instrucción en MEM/WB debe tener RegWrite=1, Rd≠0 y Rd=ID/EX.Rt""]",0,"Para un adelantamiento desde EX a EX, la instrucción en EX/MEM debe tener RegWrite=1 (va a escribir en un registro), Rd≠0 (no es el registro cero) y Rd debe coincidir con Rs o Rt de la instrucción en ID/EX.",dificil
"¿Qué técnica se utiliza para tratar las excepciones manteniendo el orden en un procesador con múltiples unidades funcionales y distintas latencias?",3,"[""Buffer de reordenamiento (ROB)"", ""Tabla de reserva"", ""Predicción de excepciones""]",1,"El buffer de reordenamiento (ReOrder Buffer, ROB) permite que las instrucciones completen su ejecución fuera de orden pero actualicen el estado arquitectónico en orden, garantizando excepciones precisas.",dificil
"En un procesador con predicción de saltos, si predecimos incorrectamente un salto como no tomado, ¿qué acciones debemos realizar para corregir el estado del procesador?",3,"[""Descartar todas las instrucciones buscadas especulativamente y modificar el PC"", ""Solo modificar el PC con la dirección correcta"", ""Insertar burbujas en el cauce hasta resolver la condición de salto""]",1,"Si predecimos incorrectamente un salto como no tomado, debemos descartar todas las instrucciones buscadas especulativamente después del salto (del camino no tomado) y modificar el PC para continuar desde la dirección de destino del salto.",dificil
"¿Cuál es el principal problema del predictor de saltos con contadores saturados de 1 bit en la ejecución de bucles?",3,"[""Falla dos veces por cada iteración del bucle"", ""No tiene suficiente precisión para programas complejos"", ""Consume demasiada energía por su complejidad""]",1,"El principal problema del predictor de saltos con contadores de 1 bit en bucles es que falla dos veces por cada ejecución del bucle: al entrar (predice no tomado pero se toma) y al salir (predice tomado pero no se toma).",dificil
"Si un sumador de punto flotante tiene latencia 4 e intervalo de iniciación 1, ¿cuántas operaciones de suma en punto flotante pueden estar simultáneamente en ejecución?",3,"[""4 operaciones"", ""1 operación"", ""5 operaciones""]",1,"Si un sumador de punto flotante tiene latencia 4 e intervalo de iniciación 1, significa que puede aceptar una nueva operación cada ciclo y cada operación tarda 4 ciclos en completarse, por lo que pueden haber 4 operaciones simultáneamente en ejecución.",dificil
"¿Qué mecanismo se utiliza para evitar que varias instrucciones con diferentes latencias intenten escribir simultáneamente en el puerto de escritura del banco de registros?",3,"[""Vector de bits de reserva del ciclo"", ""Detención dinámica del cauce"", ""Buffer circular de escritura""]",1,"Para evitar conflictos en el puerto de escritura, se utiliza un vector de bits de reserva del ciclo que indica en qué ciclos futuros se va a utilizar el puerto. Al entrar cada instrucción, reserva su ciclo de escritura, desplazándose el vector un bit a la izquierda cada ciclo.",dificil
"En un procesador superescalar, ¿qué significa tener un CPI menor que 1?",3,"[""Que se ejecuta más de una instrucción por ciclo en promedio"", ""Que algunas instrucciones se ejecutan en menos de un ciclo"", ""Que la frecuencia del procesador es mayor que 1 GHz""]",1,"En un procesador superescalar, tener un CPI menor que 1 significa que, en promedio, se ejecuta más de una instrucción por ciclo. Esto es equivalente a tener un IPC (instrucciones por ciclo) mayor que 1.",dificil
"¿Qué riesgo se produce cuando una instrucción depende del resultado de una instrucción previa que aún no ha completado su ejecución?",3,"[""Riesgo RAW"", ""Riesgo estructural"", ""Riesgo WAR""]",1,"Cuando una instrucción depende del resultado de una instrucción previa que aún no ha completado su ejecución, se produce un riesgo RAW (Read After Write), que es un tipo de dependencia de datos verdadera.",dificil
"Si en un procesador DLX con predicción estática de saltos, todos los saltos se predicen como no tomados, ¿cuál sería la penalización en ciclos por cada predicción errónea?",3,"[""1 ciclo"", ""0 ciclos"", ""2 ciclos""]",1,"En un procesador DLX con predicción estática de saltos como no tomados, cada predicción errónea (es decir, cada salto que sí se toma) conlleva una penalización de 1 ciclo para cargar la instrucción correcta.",dificil
"¿Cuál es la principal ventaja de un predictor de saltos con correlación (2,2) frente a un predictor (0,2) de igual tamaño total?",3,"[""Tiene mayor precisión al considerar el contexto de los saltos"", ""Consume menos energía"", ""Ocupa menos espacio en el chip""]",1,"La principal ventaja de un predictor (2,2) frente a un (0,2) de igual tamaño es su mayor precisión, ya que considera el contexto de los últimos saltos (historia global) para realizar la predicción, capturando patrones de comportamiento correlacionados.",dificil
"En un procesador con múltiples unidades funcionales para punto flotante, ¿qué tipo de riesgo se produce cuando dos instrucciones intentan usar simultáneamente la unidad de división?",3,"[""Riesgo estructural"", ""Riesgo de datos"", ""Riesgo de control""]",1,"Cuando dos instrucciones intentan usar simultáneamente la unidad de división, se produce un riesgo estructural debido a la contención por un recurso compartido con capacidad limitada.",dificil
"¿Qué característica debe tener un procesador para implementar excepciones precisas en presencia de múltiples unidades funcionales con diferentes latencias?",3,"[""Debe impedir que una instrucción cambie el estado si hay instrucciones previas sin completar"", ""Todas las unidades funcionales deben estar completamente segmentadas"", ""Debe ejecutar las instrucciones estrictamente en orden""]",1,"Para implementar excepciones precisas con múltiples unidades funcionales, el procesador debe impedir que una instrucción cambie el estado arquitectónico (registros, memoria) si hay instrucciones previas que aún no han completado su ejecución.",dificil
"¿Qué tipo de riesgo se produce cuando una instrucción escribe en un registro antes de que una instrucción anterior lea su valor original?",3,"[""Riesgo WAR"", ""Riesgo RAW"", ""Riesgo WAW""]",1,"Cuando una instrucción escribe en un registro antes de que una instrucción anterior lea su valor original, se produce un riesgo WAR (Write After Read), también conocido como antidependencia.",dificil
"Si un predictor de saltos dinámico tiene un 95% de precisión y la penalización por predicción errónea es de 2 ciclos, ¿cuál es la penalización media por instrucción de salto?",3,"[""0.1 ciclos"", ""0.05 ciclos"", ""0.2 ciclos""]",1,"La penalización media por instrucción de salto es el producto de la tasa de predicciones erróneas y la penalización por predicción errónea: 0.05 (5% de fallos) × 2 ciclos = 0.1 ciclos por instrucción de salto.",dificil
"En un BTB, ¿qué ocurre si una instrucción que no es un salto tiene la misma dirección que una entrada existente en el BTB?",3,"[""Se predecirá incorrectamente como un salto tomado"", ""Se producirá una excepción"", ""El BTB no puede contener direcciones de instrucciones que no sean saltos""]",1,"Si una instrucción que no es un salto coincide con una entrada en el BTB, se predecirá incorrectamente como un salto tomado, lo que llevará a una penalización cuando se detecte el error.",dificil
"¿Qué técnica se utiliza para mitigar el impacto de los riesgos de datos WAW en un procesador con unidades funcionales de distinta latencia?",3,"[""Insertar ciclos de parada"", ""Anular la instrucción más antigua"", ""Reordenar la finalización de las instrucciones""]",2,"Una técnica común para mitigar riesgos WAW es insertar ciclos de parada para retrasar la instrucción más reciente, asegurando que escriba después de la más antigua, aunque también se podría anular la más antigua si su resultado no es necesario.",dificil
"En un procesador con múltiples unidades funcionales, ¿cuál es la ventaja de tener el acceso a memoria solo en la ruta de enteros?",3,"[""Reduce la complejidad del diseño y facilita la gestión de excepciones"", ""Permite ejecutar más instrucciones de punto flotante simultáneamente"", ""Mejora la predicción de saltos""]",2,"Tener el acceso a memoria solo en la ruta de enteros reduce la complejidad del diseño, simplifica la gestión de excepciones relacionadas con memoria y elimina posibles riesgos estructurales entre operaciones de memoria de enteros y punto flotante.",dificil
"¿Qué significa que una unidad funcional de división tenga un intervalo de iniciación de 25 ciclos?",3,"[""Que deben pasar 25 ciclos entre el inicio de dos operaciones de división consecutivas"", ""Que cada operación de división tarda 25 ciclos en completarse"", ""Que la unidad está dividida en 25 etapas segmentadas""]",2,"Un intervalo de iniciación de 25 ciclos significa que deben pasar 25 ciclos entre el inicio de dos operaciones de división consecutivas, lo que indica que la unidad no está segmentada y no puede aceptar una nueva operación hasta completar la anterior.",dificil
"¿Cuál es la principal limitación para aumentar el número de instrucciones emitidas por ciclo en un procesador superescalar?",3,"[""La dificultad para encontrar suficiente paralelismo a nivel de instrucción"", ""El consumo de energía"", ""El tamaño del banco de registros""]",2,"La principal limitación para aumentar el número de instrucciones emitidas por ciclo es la dificultad para encontrar suficiente paralelismo a nivel de instrucción (ILP) debido a las dependencias de datos y control entre instrucciones cercanas.",dificil
"En un procesador con varias unidades funcionales de punto flotante, ¿qué tipo de riesgo podría producirse si todas las unidades comparten un único puerto de escritura al banco de registros?",3,"[""Riesgo estructural"", ""Riesgo WAR"", ""Riesgo RAW""]",2,"Si todas las unidades funcionales comparten un único puerto de escritura al banco de registros, se puede producir un riesgo estructural cuando varias instrucciones que terminan simultáneamente intentan escribir sus resultados.",dificil
"¿Qué técnica se utiliza para reducir la penalización por saltos en un procesador DLX cuando la dirección destino y la condición se conocen en la etapa ID?",3,"[""Adelantar la evaluación de la condición de salto"", ""Insertar un ciclo de parada"", ""Ejecutar especulativamente ambos caminos""]",2,"En DLX, se puede adelantar la evaluación de la condición de salto a la etapa ID moviendo la unidad detectora de ceros desde EX a ID, reduciendo la penalización a un solo ciclo en lugar de dos.",dificil
"¿Qué ventaja tiene un predictor de saltos con correlación (1,1) frente a un predictor con contador saturado de 1 bit cuando se ejecuta un bucle?",3,"[""No falla en la entrada y salida del bucle"", ""Consume menos energía"", ""Puede manejar saltos anidados""]",2,"Un predictor (1,1) usa el resultado del último salto para elegir entre dos predictores, lo que le permite adaptarse mejor al comportamiento de los bucles, evitando fallar tanto en la entrada como en la salida del bucle como ocurre con el contador de 1 bit.",dificil
"En un procesador con múltiples unidades funcionales, ¿qué significa que una instrucción tenga 'ejecución fuera de orden'?",3,"[""Que puede comenzar su ejecución antes de que todas las instrucciones anteriores hayan completado sus etapas de ejecución"", ""Que se ejecuta en una secuencia diferente a la del programa original"", ""Que modifica el estado arquitectónico en un orden diferente al del programa""]",2,"La ejecución fuera de orden significa que una instrucción puede comenzar su ejecución antes de que todas las anteriores hayan completado sus etapas de ejecución, siempre que no tenga dependencias con instrucciones sin resolver.",dificil
"Si un procesador tiene dos unidades funcionales de suma en punto flotante idénticas, ¿qué parámetro determina cuántas operaciones de suma pueden iniciarse por ciclo?",3,"[""El número de puertos de lectura del banco de registros"", ""La latencia de cada unidad"", ""El intervalo de iniciación de cada unidad""]",2,"El intervalo de iniciación de cada unidad determina cuántas operaciones pueden iniciarse por ciclo en esa unidad. Con dos unidades idénticas, se podrían iniciar 2/intervalo de iniciación operaciones por ciclo.",dificil
"¿Qué problema fundamental resuelve la técnica de adelantamiento en un procesador segmentado?",3,"[""Reduce o elimina los ciclos de parada por dependencias de datos"", ""Reduce la penalización por saltos incorrectamente predichos"", ""Minimiza los riesgos estructurales""]",2,"La técnica de adelantamiento resuelve o reduce los ciclos de parada causados por dependencias de datos (riesgos RAW), permitiendo que una instrucción use el resultado de una instrucción anterior antes de que este valor se escriba en el banco de registros.",dificil
"¿Qué característica define a un procesador superescalar frente a un procesador escalar segmentado?",3,"[""Puede emitir múltiples instrucciones por ciclo"", ""Tiene más etapas en el cauce"", ""Ejecuta instrucciones especulativas""]",2,"La característica definitoria de un procesador superescalar es su capacidad para emitir múltiples instrucciones por ciclo, a diferencia de un procesador escalar segmentado que solo emite una instrucción por ciclo.",dificil
"En un procesador con predicción de saltos, ¿qué métrica se utiliza para medir la eficacia del predictor?",3,"[""La tasa de aciertos en la predicción (número de predicciones correctas dividido por el número total de saltos)"", ""El número de saltos correctamente predichos dividido por el número total de instrucciones"", ""El número de ciclos ahorrados gracias a la predicción""]",2,"La métrica principal para medir la eficacia de un predictor de saltos es la tasa de aciertos en la predicción, que es el número de predicciones correctas dividido por el número total de saltos ejecutados.",dificil
"¿Qué técnica permite que un procesador superescalar supere la barrera del CPI=1?",3,"[""Procesamiento paralelo a nivel de instrucción"", ""Segmentación avanzada"", ""Ejecución especulativa""]",2,"Un procesador superescalar supera la barrera del CPI=1 mediante el procesamiento paralelo a nivel de instrucción (ILP), que permite emitir y ejecutar múltiples instrucciones simultáneamente en cada ciclo de reloj.",dificil
"¿Cuál es el impacto principal de las excepciones imprecisas en la arquitectura de un procesador?",3,"[""Dificultan la depuración y la recuperación del estado arquitectónico en caso de error"", ""Aumentan el rendimiento al permitir ejecución fuera de orden sin restricciones"", ""Reducen la complejidad del hardware""]",2,"Las excepciones imprecisas dificultan la depuración y la recuperación precisa del estado arquitectónico en caso de error, ya que no se puede determinar exactamente qué instrucción causó la excepción ni cuál era el estado exacto en ese momento.",dificil
"En un procesador con ejecución fuera de orden, ¿qué estructura hardware se utiliza para mantener excepciones precisas?",3,"[""Buffer de reordenamiento (ROB)"", ""Tabla de historia de saltos"", ""Vector de bits de reserva""]",2,"En procesadores con ejecución fuera de orden, el buffer de reordenamiento (ReOrder Buffer, ROB) permite que las instrucciones se ejecuten en cualquier orden pero actualicen el estado arquitectónico en el orden del programa, manteniendo excepciones precisas.",dificil
"¿Qué ventaja tiene un BTB frente a otros predictores de saltos en términos de penalización por salto?",3,"[""Reduce la penalización a 0 ciclos en caso de acierto"", ""Mejor precisión en la predicción"", ""Menor consumo energético""]",2,"La principal ventaja del BTB es que, en caso de acierto, puede proporcionar la dirección de destino del salto en la etapa IF, permitiendo continuar la ejecución sin ninguna penalización (0 ciclos) para saltos correctamente predichos.",dificil
"¿Qué problema puede surgir cuando una instrucción de carga (LW) que causa un fallo de página es seguida por instrucciones de punto flotante con mayor latencia?",3,"[""Bloqueo del cauce completo"", ""Excepciones imprecisas"", ""Riesgos WAW""]",2,"Puede surgir un problema de excepciones imprecisas, ya que las instrucciones de punto flotante podrían completarse antes de que se detecte el fallo de página en la instrucción de carga, alterando el estado y dificultando la recuperación.",dificil
"En un procesador con segmentación de punto flotante, ¿qué estrategia se utiliza para manejar los riesgos WAW?",3,"[""Utilizar registros renombrados para evitar el conflicto"", ""Detectarlos en ID e insertar ciclos de parada"", ""Anular la instrucción más antigua convirtiéndola en burbuja""]",2,"Una estrategia común para manejar riesgos WAW en segmentación de punto flotante es detectarlos en la etapa ID e insertar ciclos de parada, asegurando que la instrucción más antigua termine antes que la más reciente.",dificil
"¿Cuál es el principal factor que limita la eficacia de los adelantamientos en un procesador con múltiples unidades funcionales de diferentes latencias?",3,"[""La disponibilidad del resultado en el momento preciso"", ""El consumo energético adicional"", ""La complejidad de la lógica de control""]",2,"El principal factor limitante es la disponibilidad del resultado en el momento preciso para el adelantamiento. Si una unidad funcional produce el resultado demasiado tarde, el adelantamiento no puede evitar completamente los ciclos de parada.",dificil
"¿Por qué los procesadores superescalares modernos utilizan ejecución fuera de orden y especulación?",3,"[""Para maximizar la utilización de los recursos hardware y el paralelismo"", ""Para reducir el consumo energético"", ""Para simplificar el diseño hardware""]",2,"Los procesadores superescalares modernos utilizan ejecución fuera de orden y especulación para maximizar la utilización de los recursos hardware y explotar el máximo paralelismo a nivel de instrucción posible, superando las limitaciones de dependencias.",dificil