Fitter Place Stage Report for gaussian
Thu Apr 27 19:28:34 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter Duplication Summary
  8. Non-Global High Fan-Out Signals
  9. Fitter RAM Summary
 10. Fitter DSP Block Usage Summary
 11. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+-------------------------------------------------------------+-------------------+-------+
; Resource                                                    ; Usage             ; %     ;
+-------------------------------------------------------------+-------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 14,410 / 933,120  ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 14,410            ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 15,288 / 933,120  ; 2 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 1,978             ;       ;
;         [b] ALMs used for LUT logic                         ; 12,752            ;       ;
;         [c] ALMs used for register circuitry                ; 538               ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20                ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 913 / 933,120     ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 35 / 933,120      ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                 ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                 ;       ;
;         [c] Due to LAB input limits                         ; 35                ;       ;
;         [d] Due to virtual I/Os                             ; 0                 ;       ;
;                                                             ;                   ;       ;
; Difficulty packing design                                   ; High              ;       ;
;                                                             ;                   ;       ;
; Total LABs:  partially or completely used                   ; 1,724 / 93,312    ; 2 %   ;
;     -- Logic LABs                                           ; 1,722             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 2                 ;       ;
;                                                             ;                   ;       ;
; Combinational ALUT usage for logic                          ; 18,436            ;       ;
;     -- 8 input functions                                    ; 1,631             ;       ;
;     -- 7 input functions                                    ; 11                ;       ;
;     -- 6 input functions                                    ; 6,759             ;       ;
;     -- 5 input functions                                    ; 3,369             ;       ;
;     -- 4 input functions                                    ; 5,249             ;       ;
;     -- <=3 input functions                                  ; 1,417             ;       ;
; Combinational ALUT usage for route-throughs                 ; 841               ;       ;
; Memory ALUT usage                                           ; 32                ;       ;
;     -- 64-address deep                                      ; 0                 ;       ;
;     -- 32-address deep                                      ; 32                ;       ;
;                                                             ;                   ;       ;
;                                                             ;                   ;       ;
; Dedicated logic registers                                   ; 5,125             ;       ;
;     -- By type:                                             ;                   ;       ;
;         -- LAB logic registers:                             ;                   ;       ;
;             -- Primary logic registers                      ; 5,031 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 62 / 1,866,240    ; < 1 % ;
;         -- Hyper-Registers:                                 ; 32                ;       ;
;                                                             ;                   ;       ;
; Register control circuitry for power estimation             ; 0                 ;       ;
;                                                             ;                   ;       ;
; ALMs adjustment for power estimation                        ; 871               ;       ;
;                                                             ;                   ;       ;
; I/O pins                                                    ; 400 / 1,272       ; 31 %  ;
;     -- Clock pins                                           ; 32 / 104          ; 31 %  ;
;     -- Dedicated input pins                                 ; 3 / 54            ; 6 %   ;
;                                                             ;                   ;       ;
; Hard processor system peripheral utilization                ;                   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )     ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )     ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )     ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )     ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )     ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )     ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )     ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )     ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )     ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )     ;       ;
;                                                             ;                   ;       ;
; M20K blocks                                                 ; 0 / 11,721        ; 0 %   ;
; Total MLAB memory bits                                      ; 128               ;       ;
; Total block memory bits                                     ; 0 / 240,046,080   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080   ; 0 %   ;
;                                                             ;                   ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 2 / 5,760         ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 2                 ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                 ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                 ;       ;
;                                                             ;                   ;       ;
; IOPLLs                                                      ; 0 / 24            ; 0 %   ;
; Global signals                                              ; 2                 ;       ;
; Impedance control blocks                                    ; 0 / 24            ; 0 %   ;
; Maximum fan-out                                             ; 5159              ;       ;
; Highest non-global fan-out                                  ; 1891              ;       ;
; Total fan-out                                               ; 110120            ;       ;
; Average fan-out                                             ; 4.44              ;       ;
+-------------------------------------------------------------+-------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                                            ; Entity Name              ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
; |                                     ; 14409.4 (0.5)        ; 15286.3 (0.5)                    ; 911.9 (0.0)                                       ; 35.0 (0.0)                       ; 20.0 (0.0)           ; 18436 (1)           ; 5125 (0)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 400  ; 0 (0)  ; |                                                              ; gaussian                 ; altera_work  ;
;    |Buffer_1|                         ; 8.8 (0.0)            ; 8.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 4.9 (4.9)            ; 5.1 (5.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_10|                        ; 4.1 (0.0)            ; 5.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 2.4 (2.4)            ; 3.3 (3.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_11|                        ; 6.8 (0.0)            ; 8.3 (0.0)                        ; 1.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 1.9 (1.9)            ; 2.1 (2.1)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 4.9 (4.9)            ; 6.2 (6.2)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_12|                        ; 2.2 (2.2)            ; 2.6 (2.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12                                                      ; TEHB                     ; altera_work  ;
;    |Buffer_13|                        ; 5.2 (0.0)            ; 7.5 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 2.1 (2.1)            ; 2.9 (2.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 3.0 (3.0)            ; 4.6 (4.6)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_14|                        ; 6.3 (0.0)            ; 7.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 2.1 (2.1)            ; 2.2 (2.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 4.2 (4.2)            ; 5.2 (5.2)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_15|                        ; 6.3 (0.0)            ; 7.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 4.0 (4.0)            ; 5.5 (5.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_15|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_16|                        ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_16                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_16|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_16|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_17|                        ; 2.2 (0.0)            ; 2.4 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_17                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_17|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_17|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_18|                        ; 0.8 (0.0)            ; 2.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_18                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_18|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_18|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_19|                        ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_19                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_19|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_19|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_2|                         ; 26.6 (10.0)          ; 36.5 (10.0)                      ; 9.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 23 (10)             ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                                       ; transpFIFO               ; altera_work  ;
;       |fifo|                          ; 16.6 (16.6)          ; 26.5 (26.5)                      ; 9.9 (9.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|fifo                                                  ; elasticFifoInner         ; altera_work  ;
;    |Buffer_20|                        ; 1.9 (0.0)            ; 2.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_20                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_20|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_20|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_21|                        ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_21                                                      ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_21|oehb1                                                ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_21|tehb1                                                ; TEHB                     ; altera_work  ;
;    |Buffer_3|                         ; 49.9 (14.5)          ; 62.0 (21.7)                      ; 12.4 (7.2)                                        ; 0.3 (0.0)                        ; 20.0 (0.0)           ; 44 (33)             ; 77 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                                       ; transpFIFO               ; altera_work  ;
;       |fifo|                          ; 35.4 (15.3)          ; 40.3 (19.8)                      ; 5.3 (4.8)                                         ; 0.3 (0.3)                        ; 20.0 (0.0)           ; 11 (11)             ; 77 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|fifo                                                  ; elasticFifoInner         ; altera_work  ;
;          |Memory_rtl_0|               ; 20.0 (0.0)           ; 20.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|fifo|Memory_rtl_0                                     ; altera_syncram           ; work         ;
;             |auto_generated|          ; 20.0 (0.0)           ; 20.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|fifo|Memory_rtl_0|auto_generated                      ; altera_syncram_tff1      ; work         ;
;                |altera_syncram_impl1| ; 20.0 (20.0)          ; 20.5 (20.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|fifo|Memory_rtl_0|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_6md4 ; altera_work  ;
;    |Buffer_4|                         ; 9.2 (0.0)            ; 9.8 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 4.3 (4.3)            ; 4.9 (4.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 4.9 (4.9)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_5|                         ; 7.5 (0.0)            ; 9.2 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 2.3 (2.3)            ; 3.2 (3.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 5.2 (5.2)            ; 6.1 (6.1)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_6|                         ; 7.3 (0.0)            ; 8.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 3.5 (3.5)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 3.7 (3.7)            ; 5.1 (5.1)                        ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_7|                         ; 6.8 (0.0)            ; 8.8 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 3.3 (3.3)            ; 3.8 (3.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 3.4 (3.4)            ; 5.1 (5.1)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_8|                         ; 7.3 (0.0)            ; 8.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 3.8 (3.8)            ; 5.1 (5.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |Buffer_9|                         ; 10.1 (0.0)           ; 10.7 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9                                                       ; elasticBuffer            ; altera_work  ;
;       |oehb1|                         ; 4.9 (4.9)            ; 5.4 (5.4)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|oehb1                                                 ; OEHB                     ; altera_work  ;
;       |tehb1|                         ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|tehb1                                                 ; TEHB                     ; altera_work  ;
;    |MC_c|                             ; 11.0 (0.0)           ; 12.2 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_c                                                           ; MemCont                  ; altera_work  ;
;       |read_arbiter|                  ; 11.0 (0.0)           ; 12.2 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_c|read_arbiter                                              ; read_memory_arbiter      ; altera_work  ;
;          |addressing|                 ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_c|read_arbiter|addressing                                   ; read_address_mux         ; altera_work  ;
;          |data|                       ; 8.4 (8.4)            ; 9.2 (9.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_c|read_arbiter|data                                         ; read_data_signals        ; altera_work  ;
;          |priority|                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_c|read_arbiter|priority                                     ; read_priority            ; altera_work  ;
;    |add_2|                            ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_2                                                          ; add_op                   ; altera_work  ;
;    |add_28|                           ; 2.1 (2.1)            ; 2.5 (2.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_28                                                         ; add_op                   ; altera_work  ;
;    |add_31|                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_31                                                         ; add_op                   ; altera_work  ;
;    |branchC_15|                       ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_15                                                     ; branch                   ; altera_work  ;
;       |j|                             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_15|j                                                   ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_15|j|allPValidAndGate                                  ; andN                     ; altera_work  ;
;    |branchC_16|                       ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_16                                                     ; branch                   ; altera_work  ;
;       |j|                             ; 0.5 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_16|j                                                   ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_16|j|allPValidAndGate                                  ; andN                     ; altera_work  ;
;    |branchC_18|                       ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_18                                                     ; branch                   ; altera_work  ;
;       |j|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_18|j                                                   ; join                     ; altera_work  ;
;    |branchC_19|                       ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_19                                                     ; branch                   ; altera_work  ;
;       |j|                             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_19|j                                                   ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_19|j|allPValidAndGate                                  ; andN                     ; altera_work  ;
;    |branchC_20|                       ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_20                                                     ; branch                   ; altera_work  ;
;       |br|                            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_20|br                                                  ; branchSimple             ; altera_work  ;
;    |branch_10|                        ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_10                                                      ; branch                   ; altera_work  ;
;       |br|                            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_10|br                                                   ; branchSimple             ; altera_work  ;
;    |branch_11|                        ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_11                                                      ; branch                   ; altera_work  ;
;       |br|                            ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_11|br                                                   ; branchSimple             ; altera_work  ;
;    |branch_12|                        ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12                                                      ; branch                   ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12|br                                                   ; branchSimple             ; altera_work  ;
;       |j|                             ; 1.3 (0.8)            ; 1.5 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12|j                                                    ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_12|j|allPValidAndGate                                   ; andN                     ; altera_work  ;
;    |branch_13|                        ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_13                                                      ; branch                   ; altera_work  ;
;       |br|                            ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_13|br                                                   ; branchSimple             ; altera_work  ;
;    |branch_6|                         ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_6                                                       ; branch                   ; altera_work  ;
;       |j|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_6|j                                                     ; join                     ; altera_work  ;
;    |branch_8|                         ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8|br                                                    ; branchSimple             ; altera_work  ;
;    |branch_9|                         ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9                                                       ; branch                   ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9|br                                                    ; branchSimple             ; altera_work  ;
;       |j|                             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9|j                                                     ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9|j|allPValidAndGate                                    ; andN                     ; altera_work  ;
;    |c_LSQ_A|                          ; 13959.4 (0.0)        ; 14748.9 (0.0)                    ; 822.9 (0.0)                                       ; 33.4 (0.0)                       ; 0.0 (0.0)            ; 17719 (0)           ; 4541 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A                                                        ; LSQ_A                    ; altera_work  ;
;       |GA|                            ; 17.7 (17.7)          ; 20.1 (20.1)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|GA                                                     ; GROUP_ALLOCATOR_LSQ_A    ; altera_work  ;
;       |LOAD_PORT_LSQ_A|               ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|LOAD_PORT_LSQ_A                                        ; LOAD_PORT_LSQ_A          ; altera_work  ;
;       |LOAD_PORT_LSQ_A_1|             ; 7.3 (7.3)            ; 9.0 (9.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|LOAD_PORT_LSQ_A_1                                      ; LOAD_PORT_LSQ_A          ; altera_work  ;
;       |STORE_ADDR_PORT_LSQ_A|         ; 7.5 (7.5)            ; 8.5 (8.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|STORE_ADDR_PORT_LSQ_A                                  ; STORE_DATA_PORT_LSQ_A    ; altera_work  ;
;       |STORE_DATA_PORT_LSQ_A|         ; 5.7 (5.7)            ; 7.3 (7.3)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|STORE_DATA_PORT_LSQ_A                                  ; STORE_DATA_PORT_LSQ_A    ; altera_work  ;
;       |loadQ|                         ; 12938.9 (12938.9)    ; 13541.3 (13541.3)                ; 629.3 (629.3)                                     ; 27.0 (27.0)                      ; 0.0 (0.0)            ; 16566 (16566)       ; 3693 (3693)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|loadQ                                                  ; LOAD_QUEUE_LSQ_A         ; altera_work  ;
;       |storeQ|                        ; 974.3 (974.3)        ; 1155.2 (1155.2)                  ; 187.4 (187.4)                                     ; 6.4 (6.4)                        ; 0.0 (0.0)            ; 1073 (1073)         ; 828 (828)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_A|storeQ                                                 ; STORE_QUEUE_LSQ_A        ; altera_work  ;
;    |end_0|                            ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0                                                          ; end_node                 ; altera_work  ;
;       |j|                             ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j                                                        ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j|allPValidAndGate                                       ; andN                     ; altera_work  ;
;    |forkC_17|                         ; 2.3 (0.0)            ; 2.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17|generateBlocks[2].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17|genericOr                                             ; orN                      ; altera_work  ;
;    |forkC_20|                         ; 1.5 (0.0)            ; 2.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_20                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_20|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_20|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;    |forkC_21|                         ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21|generateBlocks[2].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_21|genericOr                                             ; orN                      ; altera_work  ;
;    |forkC_22|                         ; 3.0 (0.0)            ; 3.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_22                                                       ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_22|generateBlocks[0].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_22|generateBlocks[1].regblock                            ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_0|                           ; 2.8 (0.0)            ; 3.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|genericOr                                               ; orN                      ; altera_work  ;
;    |fork_1|                           ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_10|                          ; 4.3 (0.0)            ; 4.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[2].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_11|                          ; 4.1 (0.0)            ; 4.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[2].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_12|                          ; 7.7 (0.0)            ; 8.1 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[2].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 1.7 (1.7)            ; 2.1 (2.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|generateBlocks[3].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_12|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_13|                          ; 5.5 (0.0)            ; 5.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[2].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|generateBlocks[3].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_13|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_14|                          ; 3.6 (0.0)            ; 4.8 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|generateBlocks[2].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_14|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_18|                          ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_18|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_2|                           ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[3].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|genericOr                                               ; orN                      ; altera_work  ;
;    |fork_25|                          ; 2.9 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_25                                                        ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.6 (1.6)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_25|generateBlocks[0].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_25|generateBlocks[1].regblock                             ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_25|genericOr                                              ; orN                      ; altera_work  ;
;    |fork_3|                           ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_4|                           ; 2.5 (0.0)            ; 2.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |genericOr|                     ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|genericOr                                               ; orN                      ; altera_work  ;
;    |fork_5|                           ; 1.3 (0.0)            ; 1.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_5|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_7|                           ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_7|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |fork_8|                           ; 3.1 (1.0)            ; 4.0 (1.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8                                                         ; fork                     ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[0].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[1].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[2].regblock                              ; eagerFork_RegisterBLock  ; altera_work  ;
;    |getelementptr_11|                 ; 2.2 (2.0)            ; 2.2 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; getelementptr_11                                               ; getelementptr_op         ; altera_work  ;
;       |join_write_temp|               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; getelementptr_11|join_write_temp                               ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; getelementptr_11|join_write_temp|allPValidAndGate              ; andN                     ; altera_work  ;
;    |getelementptr_18|                 ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; getelementptr_18                                               ; getelementptr_op         ; altera_work  ;
;    |getelementptr_24|                 ; 3.6 (3.6)            ; 4.2 (4.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; getelementptr_24                                               ; getelementptr_op         ; altera_work  ;
;    |icmp_26|                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_26                                                        ; icmp_ult_op              ; altera_work  ;
;    |icmp_29|                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_29                                                        ; icmp_slt_op              ; altera_work  ;
;    |icmp_32|                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_32                                                        ; icmp_ult_op              ; altera_work  ;
;    |load_15|                          ; 30.2 (0.0)           ; 38.5 (0.0)                       ; 8.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_15                                                        ; mc_load_op               ; altera_work  ;
;       |Buffer_1|                      ; 5.4 (5.4)            ; 8.0 (8.0)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_15|Buffer_1                                               ; TEHB                     ; altera_work  ;
;       |Buffer_2|                      ; 24.8 (24.8)          ; 30.5 (30.5)                      ; 6.2 (6.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 67 (67)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_15|Buffer_2                                               ; TEHB                     ; altera_work  ;
;    |mul_20|                           ; 18.7 (0.0)           ; 30.5 (0.0)                       ; 11.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 68 (0)                    ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_20                                                         ; mul_op                   ; altera_work  ;
;       |buff|                          ; 2.2 (2.2)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_20|buff                                                    ; delay_buffer             ; altera_work  ;
;       |join|                          ; 0.5 (0.3)            ; 0.8 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_20|join                                                    ; join                     ; altera_work  ;
;          |allPValidAndGate|           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_20|join|allPValidAndGate                                   ; andN                     ; altera_work  ;
;       |multiply_unit|                 ; 14.4 (14.4)          ; 25.3 (25.3)                      ; 11.0 (11.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0 (0)  ; mul_20|multiply_unit                                           ; mul_4_stage              ; altera_work  ;
;       |oehb|                          ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_20|oehb                                                    ; OEHB                     ; altera_work  ;
;    |phiC_10|                          ; 6.1 (0.0)            ; 6.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10                                                        ; cntrlMerge               ; altera_work  ;
;       |fork_C1|                       ; 4.6 (0.0)            ; 4.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10|fork_C1                                                ; fork                     ; altera_work  ;
;          |generateBlocks[0].regblock| ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10|fork_C1|generateBlocks[0].regblock                     ; eagerFork_RegisterBLock  ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10|fork_C1|generateBlocks[1].regblock                     ; eagerFork_RegisterBLock  ; altera_work  ;
;          |genericOr|                  ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10|fork_C1|genericOr                                      ; orN                      ; altera_work  ;
;       |oehb1|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_10|oehb1                                                  ; TEHB                     ; altera_work  ;
;    |phiC_11|                          ; 8.3 (0.0)            ; 10.7 (0.0)                       ; 2.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11                                                        ; cntrlMerge               ; altera_work  ;
;       |fork_C1|                       ; 2.7 (0.0)            ; 3.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|fork_C1                                                ; fork                     ; altera_work  ;
;          |generateBlocks[0].regblock| ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|fork_C1|generateBlocks[0].regblock                     ; eagerFork_RegisterBLock  ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|fork_C1|generateBlocks[1].regblock                     ; eagerFork_RegisterBLock  ; altera_work  ;
;       |oehb1|                         ; 4.9 (4.9)            ; 5.8 (5.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|oehb1                                                  ; TEHB                     ; altera_work  ;
;       |phi_C1|                        ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_11|phi_C1                                                 ; merge_notehb             ; altera_work  ;
;    |phiC_12|                          ; 2.2 (0.0)            ; 2.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_12                                                        ; merge                    ; altera_work  ;
;       |tehb1|                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_12|tehb1                                                  ; TEHB                     ; altera_work  ;
;    |phiC_13|                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13                                                        ; merge                    ; altera_work  ;
;       |tehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_13|tehb1                                                  ; TEHB                     ; altera_work  ;
;    |phiC_14|                          ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_14                                                        ; merge                    ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_14|tehb1                                                  ; TEHB                     ; altera_work  ;
;    |phiC_8|                           ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8                                                         ; cntrlMerge               ; altera_work  ;
;       |fork_C1|                       ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1                                                 ; fork                     ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|generateBlocks[0].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|generateBlocks[1].regblock                      ; eagerFork_RegisterBLock  ; altera_work  ;
;          |genericOr|                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|genericOr                                       ; orN                      ; altera_work  ;
;       |oehb1|                         ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|oehb1                                                   ; TEHB                     ; altera_work  ;
;    |phiC_9|                           ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_9                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_9|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_1|                            ; 7.4 (3.1)            ; 7.4 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (8)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1                                                          ; mux                      ; altera_work  ;
;       |tehb1|                         ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1|tehb1                                                    ; TEHB                     ; altera_work  ;
;    |phi_6|                            ; 9.8 (6.7)            ; 9.8 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (12)             ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_6                                                          ; mux                      ; altera_work  ;
;       |tehb1|                         ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_6|tehb1                                                    ; TEHB                     ; altera_work  ;
;    |phi_8|                            ; 13.1 (8.7)           ; 14.5 (8.9)                       ; 1.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (17)             ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_8                                                          ; mux                      ; altera_work  ;
;       |tehb1|                         ; 4.4 (4.4)            ; 5.6 (5.6)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_8|tehb1                                                    ; TEHB                     ; altera_work  ;
;    |phi_n0|                           ; 9.0 (0.0)            ; 10.5 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 9.0 (9.0)            ; 10.5 (10.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n1|                           ; 4.4 (0.0)            ; 6.3 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 4.4 (4.4)            ; 6.3 (6.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n2|                           ; 3.3 (0.0)            ; 4.7 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 3.3 (3.3)            ; 4.7 (4.7)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n3|                           ; 5.9 (3.2)            ; 8.0 (4.2)                        ; 2.1 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (7)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 2.7 (2.7)            ; 3.8 (3.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n4|                           ; 4.4 (0.0)            ; 5.2 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 4.4 (4.4)            ; 5.2 (5.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n5|                           ; 3.9 (0.0)            ; 6.3 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n5                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 3.9 (3.9)            ; 6.3 (6.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n5|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n6|                           ; 14.1 (8.0)           ; 16.2 (10.0)                      ; 2.1 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (18)             ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n6                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 6.1 (6.1)            ; 6.2 (6.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n6|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |phi_n7|                           ; 6.8 (3.4)            ; 8.1 (3.8)                        ; 1.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (7)              ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n7                                                         ; merge                    ; altera_work  ;
;       |tehb1|                         ; 3.4 (3.4)            ; 4.2 (4.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n7|tehb1                                                   ; TEHB                     ; altera_work  ;
;    |ret_0|                            ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                                          ; ret_op                   ; altera_work  ;
;       |tehb|                          ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                                     ; TEHB                     ; altera_work  ;
;    |start_0|                          ; 2.1 (0.4)            ; 2.7 (1.0)                        ; 0.6 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                                        ; start_node               ; altera_work  ;
;       |startBuff|                     ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                                              ; elasticBuffer            ; altera_work  ;
;          |oehb1|                      ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                                        ; OEHB                     ; altera_work  ;
;          |tehb1|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                                        ; TEHB                     ; altera_work  ;
;    |sub_21|                           ; 8.5 (7.5)            ; 10.7 (9.7)                       ; 2.2 (2.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 34 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; sub_21                                                         ; sub_op                   ; altera_work  ;
;       |join_write_temp|               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; sub_21|join_write_temp                                         ; join                     ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+----------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Global & Other Fast Signals Summary                  ;
+------+----------+---------+--------------------------+
; Name ; Location ; Fan-Out ; Clock Region             ;
+------+----------+---------+--------------------------+
; clk  ; PIN_BN40 ; 5394    ; Sectors (3, 2) to (5, 4) ;
; rst  ; PIN_V44  ; 362     ; Sectors (3, 2) to (5, 4) ;
+------+----------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 5394                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (3, 2) to (5, 4)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 3 x 3 (9 total)                              ;
;     -- Clock Region Bounding Box                  ; (96, 73) to (198, 180)                       ;
;     -- Clock Region Constraint                    ; SX3 SY2 SX5 SY4                              ;
;     -- Terminating Spine Index                    ; 14                                           ;
;     -- Path Length                                ; 6.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 4.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 362                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (3, 2) to (5, 4)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 3 x 3 (9 total)                              ;
;     -- Clock Region Bounding Box                  ; (96, 73) to (198, 180)                       ;
;     -- Clock Region Constraint                    ; SX3 SY2 SX5 SY4                              ;
;     -- Terminating Spine Index                    ; 17                                           ;
;     -- Path Length                                ; 7.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 5.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                          ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; Node Name              ; Candidate Reason   ; Duplication Status                 ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; c_LSQ_A|storeQ|head[1] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1837          ; 1                    ; 1837.00                   ;
; c_LSQ_A|storeQ|head[0] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1854          ; 1                    ; 1854.00                   ;
; c_LSQ_A|storeQ|head[2] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1833          ; 1                    ; 1833.00                   ;
; c_LSQ_A|storeQ|head[3] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1909          ; 1                    ; 1909.00                   ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+


+------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                  ;
+-------------------------------------+---------+------------------+
; Name                                ; Fan-Out ; Physical Fan-Out ;
+-------------------------------------+---------+------------------+
; c_LSQ_A|storeQ|head[3]              ; 1891    ; 1891             ;
; c_LSQ_A|storeQ|head[0]              ; 1836    ; 1836             ;
; c_LSQ_A|storeQ|head[1]              ; 1819    ; 1819             ;
; c_LSQ_A|storeQ|head[2]              ; 1815    ; 1815             ;
; rst~input                           ; 1776    ; 466              ;
; c_LSQ_A|loadQ|shift_left_0~3        ; 945     ; 945              ;
; c_LSQ_A|loadQ|shift_left_0~8        ; 928     ; 928              ;
; c_LSQ_A|storeQ|reduce_nor_256~1xsyn ; 922     ; 922              ;
; c_LSQ_A|loadQ|shift_left_0~4        ; 913     ; 913              ;
; c_LSQ_A|loadQ|shift_left_0~2        ; 908     ; 908              ;
; c_LSQ_A|loadQ|shift_left_0~5        ; 890     ; 890              ;
; c_LSQ_A|storeQ|reduce_nor_256~4     ; 878     ; 878              ;
; c_LSQ_A|storeQ|reduce_nor_256~5     ; 845     ; 845              ;
+-------------------------------------+---------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                           ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
; Buffer_3|fifo|Memory_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 32           ; 4            ; 32           ; yes                    ; no                      ; no                     ; no                      ; 128  ; 4                           ; 32                          ; 4                           ; 32                          ; 128                 ; 0           ; 2     ; None ; LAB_X109_Y122_N0, LAB_X109_Y121_N0 ; Don't care          ;                 ;                 ;          ;                        ;               ;
+-------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of Two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Thu Apr 27 19:21:12 2023
    Info: System process ID: 123722
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off gaussian -c gaussian
Info: qfit2_default_script.tcl version: #1
Info: Project  = gaussian
Info: Revision = gaussian
Info (11165): Fitter preparation operations ending: elapsed time is 00:02:01
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:24
Info (11888): Total time spent on timing analysis during Global Placement is 3.69 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:10
Info (11178): Promoted 2 clocks 
    Info (18386): rst (362 fanout) drives clock sectors (3, 2) to (5, 4)
    Info (18386): clk (5394 fanout) drives clock sectors (3, 2) to (5, 4)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:21
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:10
Info (11888): Total time spent on timing analysis during Global Placement is 3.12 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


