 1 
應用於寬頻無線個人區域網路之低電壓低功率接收機晶片設計 
Chip Design of Low-voltage Low-power Receiver for Ultra-wideband Wireless 
Personal Area Networks 
計畫編號：99-2221-E-507-005- 
執行期限：99年 8月 1日至 99年 10月 31日 
主持人：陳俊達  國立金門大學電子工程系 助理教授 
        參與人員：王松豪 郭冠麟 徐翊哲 張傑 國立金門大學電子工程系 
 
一、中文摘要 
通信積體電路在近年來、低功率、低成本、高
積體化已成為一種趨勢，在這研究計劃中，射頻
前端電路是採用直轉式架構。完成的電路元件包
括低雜訊放大器、混波器、電壓控制振盪器，我
們利用電流重複使用技術為基本架構來設計一個
低雜訊放大器，再者也使用了新的技術來設計混
頻器降低功率消耗並且增加現有的頻寬。一個並
串聯設計的開關吉伯爾混頻器技術可以操作在低
於 1 伏特的供應電壓。本研究設計之低功率
LC-tank 振盪器，有高的調諧範圍和低相位雜訊，
皆可運用於高頻應用。 
關鍵詞: 吉伯爾混頻器、低雜訊放大器、電壓控
振盪器 
 
Abstract 
In recent years, low-power, low-cost, and high 
integration have become a trend for communication 
ICs. In this study, the RF front-end circuit is used in 
a direct-conversion architecture. The design is to 
implement LNAs, mixers, and VCO. We adopt a 
current-reused technique to design a low noise 
amplifier. In addition, we employ a new topology to 
design the mixer and greatly reduce power 
consumption and extend the available bandwidth. A 
series-parallel switched Gilber-cell (SwGm) mixer 
topology can be operated in the supply voltage 
which is below 1 V. In the proposed topology, the 
LO series-parallel switched will be applied to reduce 
supply voltage and dc power consumption. The 
low-power LC-tank oscillator which has the high 
tuning range and low phase noise can be used in 
high frequency applications. 
Keywords: Gilber Cell mixer, LNA,VCO 
 
二、緣由與目的 
最新無線個人網路 (WPANs)，超寬頻系統
(Ultra-wideband,UWB)，在美國聯邦通訊委員會
(FCC) 的規劃下，產生新的通訊規格  IEEE 
802.15.3a，UWB 具有低成本、低耗電、高速度
的特性，有兩種主要技術分別為脈衝無線電
(Impulse Radio) 與 多 頻 帶 系 統 (multi-band 
system)。多頻帶系統調變技術主要分為直接序列
分碼多工存取(DS-CDMA)及多頻帶正交分頻多
工(MB-OFDM)兩種架構。多頻帶正交分頻多工
(MB-OFDM)架構從 3.168 GHz~10.560 GHz 的頻
譜分成 13 個不同的頻帶[1]，主要可以劃分成
Group A、B、C 和 D，其中每一個頻帶是由 128
子載波通道組成，每一通道的頻寬是 4.125 MHz 
[2]。近年來，射頻 IC 設計已經成為晶片發展中的
最重要的項目之一，UWB 在運作時將橫跨許多已
被分配的頻譜資源。整個基頻系統單晶片技術涵
蓋包括射頻、基頻信號處理、通信協定軟體三方
面，缺一不可，因為 MOS 具有製程較為簡單、電
路密度高、成本低以及低消耗功率的特性，因此，
利用 MOS 製程實現射頻積體電路對於 IC 設計者
而言，為一個極具魅力的挑戰。 SiGe BiCMOS
製程具有優異的高頻特性以及高電流特性，易與
CMOS 整合，而且可涵蓋到更高頻的 MMICs，以
及高速類比/數位混合式 ICs，射頻收發系統大致
可分為直接升降頻架構和超外差升降頻架構，直
接升降頻架構所需元件較少，但是會有直流偏
移、偶次階失真、相位與振幅不平衡、顫動雜訊
等問題，而超外差式接收機比較沒有，但超外差
式架構整合於晶片會有面積過大，高成本、低整
合度、及高功率消耗的問題，圖一、直轉式前端
接收器架構圖。 
Quad -VCOLNA
180
0
90
270
RF
I-channel 
mixer
LO
LO
LO
LO
Q-channel 
mixer
Q(+) Q(-)
Balun
Balun
 
圖一、圖直轉式前端接收器架構圖 
 3 
圖七 、目前使用 SiGe BiCMOS 0.18 μm 設計
UWB 混頻器，目前設計雙平衡吉伯爾串並聯開關
轉導混頻器，在轉換增益、低雜訊的表現多超越
CMOS 0.18 μm ， BiCMOS 結 合 雙 載 子 與
CMOS 兩種結構的半導體元件結構，雖然
CMOS 的製程成本較低，但是雜訊表現不如 SiGe 
BiCMOS，在混頻器電路設計中轉導級需要
高 增 益 與 低 雜 訊 的 部 份 以 雙 載 子 元 件
(NPN)來製作，需要低耗能的開關級部份
就以 CMOS 來製作。圖七、操作在 1 伏特
低 電 壓 混 波 器 ， 將 傳 統 吉 伯 爾 混 波 器
RF、LO 對調，它包含了 RF 輸入轉導級電晶體
(Q1-Q4) ，LO 本地開關級電晶體(M1-M8)以及負載
電路，在 RF 偏壓電壓以及電晶體(Q1-Q4)之設計，
使得輸入轉導級可以操作在工作區，RF 訊號可以
正常的放大，LO 偏壓電壓及電晶體(M1-M8)之設
計，使得開關級可以操作在線性區，並且選擇大
尺寸的 M5-M8 電晶體，將會產生大寄生電容，由
於選擇大尺寸的 M5-M8 長寬比，當輸入電壓在負
半週期時，由於電容效應，電路將會產生負電流，
因此將會產生四倍於傳統 (SwGm)混波器的電
流。圖八、顯示了轉換增益，可以觀察出在頻率
為 3.1~10.6 GHz 時，其轉換增益介於 13.1~14.3 dB
之間，圖九、顯示了當 RF 訊號為 10.032 GHz 之
三階輸入截止點 IIP3為-4 dBm，圖十、顯示了DSB
雜訊指數，可以觀察出在頻率為 3.1~10.6 GHz
時，其 DSB 雜訊指數介於 10.5~11.5 dB 之間，而
在圖十一、顯示了晶片佈局圖面積為 0.89*0.86 
mm
2。表四、 UWB 下轉混頻器文獻比較，
FOM 說明這混頻器性能，由文獻中比較目前由
BiCMOS 設計混頻性能，由表中得知，所設計之
轉換增益、線性度、雜訊指數以及消耗功率上皆
有不錯的性能，有最佳 FOM 值。其中電壓增益(G)
和雜訊指數(NF)的單位以 dB 來表示，線性度(IIP3)
的單位以 dBm 來表示，消耗功率(P)的單位以 W
表示。 
/ 20 ( 3-10)/20
NF/10
10 10
10log( )
10
G IIP
FOM
P

  
RF+
VDD
R1 R2
IF+
CMFB MIXER CORE
RF-
V3
IF-
BUFFER
LO+
LO-
V3
M1
Q1 Q2 Q3 Q4
M10
M11
M12 M13
M14 M15
M9
L2
R3
R4
M2 M3 M4
M5 M6 M7 M8
Vload VcontVa Vb
L1
Match circuit Match circuit
M16 M17
M18 M19
V1
V1
V2
V2
C1
C2
C3
C4
R5
R6
R7
R8
C5L3
C6
L4 C7
C8
R9
R10
R11
R12
圖七、 BiCMOS UWB 雙平衡吉伯爾串並聯開關轉導混頻器 
14.5
14
13.5
2 4 6 8 10 12
13
C
o
n
v
er
si
o
n
 G
ai
n
 (
d
B
)
RF Frequency (GHz)
 
圖 八、UWB 轉換增益(Post-Sim TT) 
Input Power (dBm)
-40 -30 -20 -10 0 10
O
u
tp
u
t 
P
o
w
er
 (
d
B
m
)
20
0
-20
-40
-60
-80
-100
           Fundamental
           IMD3
-120
-50
 
圖九、UWB IIP3(Post-Sim TT) @10.032 GHz 
12
11.5
11
2 4 6 8 10 12
10.5
RF Frequency (GHz)
D
S
B
 N
o
is
e 
F
ig
u
re
 (
d
B
)
 
圖十、DSB 雜訊指數(Post-Sim TT) 
 
圖十一、UWB mixer 佈局圖 
 
 5 
圖十六、目前設計  SiGe BiCMOS UWB 
VCO，Mp1 和 Mp2 及 NPN1,NPN2 為互補式交叉
耦合對，Mp3、Mp4 及 Mn3、Mn4 組成反相緩衝
器。Mn1、Mn2、R1-R4 電阻是增加調頻範圍，降
低寄生電容、電路耗損並提升電路的線性度，圖
十七、模擬寬頻調變範圍，圖十八、模擬相位雜
訊在∆f=1M，由表六、比較目前由 BiCMOS 設
計振盪器，可明顯的得知有最高 FOM 性能指數，
也可直接由表中得知，所設計之 VCO、在調變範
圍、相位雜訊以及消耗功率上皆有不錯的性能。
在圖十九、顯示了晶片佈局圖面積為 0.6257 * 
0.786 mm
2
 (含 pad 面積)。 
Vdd
Vtune
B0
B1
Mp1 Mp2
Var1 Var2
L1 L2
Cb
NPN1 NPN2
Mn1
Mn2
C1 C2
C3 C4
R1 R2
R3 R4
Vb Vb
Mp3 Mp4
Mn3Mn4
R5 R6
C5 C6
Vplus Vminus
 
圖十六、SiGe BiCMOS UWB VCO 
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8
5.6
5.8
6.0
6.2
6.4
6.6
6.8
7.0
7.2
7.4
7.6
7.8
O
s
c
il
la
ti
o
n
 f
re
q
u
e
n
c
y
(G
H
z
)
Vtune
 B0 B1=00
 B0 B1=01
 B0 B1=11
 
圖十七、CMOS UWB VCO Tuning  Range (Post-Sim TT) 
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8
-113.5
-113.0
-112.5
-112.0
-111.5
-111.0
-110.5
-110.0
-109.5
P
h
a
s
e
 n
o
is
e
 (
d
B
c
/H
z
)
Vtune
B0 B1=00
B0 B1=01
B0 B1=11 
 
圖十八、CMOS UWB VCO phase Noise@∆f=1M (Post-Sim TT) 
表六、 SiGe BiCMOS VCO 文獻比較 
規格 [14] [15] [16]  [17] [18] 
This Work 
(Post- Sim) 
Technology 
0.18µm 
CMOS 
0.18µm 
CMOS 
0.18µm 
CMOS  
0.18µm 
CMOS 
0.35µm 
SiGe 
0.18µm 
SiGe 
VDD (V) 1.5 0.6 1.8 0.8 2 1.5 
Frequency 
(GHz) 
2.7~ 
5.4 
4.7~ 
5.9 
4.39~ 
5.26 
4.567~ 
5.832 
3.8~ 
5.2 
5.68~ 
7.54 
Tuning 
Range 
66% 22% 18% 24.32% 30% 28.1% 
Phase Noise 
@∆f=1M 
-95@ 
1M 
-105@
1M 
-113@
1M  
-116.70
8@1M 
-110@ 
1M 
-112@ 
1M 
Kvco 
(MHz/Volt) 
1687 1200 543 - 700 557 
PDC(core) 
(mW) 
18.4 1.2 6.3 3.92 6.4 1 
FOM -159 -180 -180 -183.97 171 -189.55 
 
 
圖十九、SiGe BiCMOS UWB CMOS VCO 佈局圖 
 
四、結論與討論 
本計劃設計完成的電路元件包括低雜訊放大
器、混波器、電壓控制振盪器設計，本計劃的相
關研究結果，UWB 混頻器已兩篇投稿刊登在
Microelectronics Journal 與 International Journal of 
Electronics 期刊，本計劃晶片已下線製作，待量
測完成投稿至期刊論文。 
 
五、參考文獻 
[1].IEEE Draft Std 802.11n-D2.0, Part11: Wireless LAN 
Medium Access Control (MAC) and Physical Layer (PHY) 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/01/05
國科會補助計畫
計畫名稱: 應用於寬頻無線個人區域網路之低電壓低功率接收機晶片設計
計畫主持人: 陳俊達
計畫編號: 99-2221-E-507-005- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
