TimeQuest Timing Analyzer report for audio2
Tue Dec 10 00:47:36 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'LCD_Display:u1|CLK_400HZ'
 12. Slow Model Setup: 'keyPressed~0'
 13. Slow Model Setup: 'Clock'
 14. Slow Model Setup: 'audio_clock:u4|LRCK_1X'
 15. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 16. Slow Model Setup: 'CLOCK_50'
 17. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 18. Slow Model Setup: 'audio_clock:u4|oAUD_BCK'
 19. Slow Model Hold: 'CLOCK_50'
 20. Slow Model Hold: 'audio_clock:u4|LRCK_1X'
 21. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 22. Slow Model Hold: 'Clock'
 23. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 24. Slow Model Hold: 'LCD_Display:u1|CLK_400HZ'
 25. Slow Model Hold: 'audio_clock:u4|oAUD_BCK'
 26. Slow Model Hold: 'keyPressed~0'
 27. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 28. Slow Model Recovery: 'CLOCK_50'
 29. Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'
 30. Slow Model Recovery: 'LCD_Display:u1|CLK_400HZ'
 31. Slow Model Removal: 'LCD_Display:u1|CLK_400HZ'
 32. Slow Model Removal: 'CLOCK_50'
 33. Slow Model Removal: 'audio_clock:u4|oAUD_BCK'
 34. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 35. Slow Model Minimum Pulse Width: 'CLOCK_50'
 36. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 37. Slow Model Minimum Pulse Width: 'LCD_Display:u1|CLK_400HZ'
 38. Slow Model Minimum Pulse Width: 'Clock'
 39. Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 40. Slow Model Minimum Pulse Width: 'keyPressed~0'
 41. Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 42. Slow Model Minimum Pulse Width: 'CLOCK_27'
 43. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Fast Model Setup Summary
 51. Fast Model Hold Summary
 52. Fast Model Recovery Summary
 53. Fast Model Removal Summary
 54. Fast Model Minimum Pulse Width Summary
 55. Fast Model Setup: 'LCD_Display:u1|CLK_400HZ'
 56. Fast Model Setup: 'keyPressed~0'
 57. Fast Model Setup: 'Clock'
 58. Fast Model Setup: 'audio_clock:u4|LRCK_1X'
 59. Fast Model Setup: 'CLOCK_50'
 60. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 61. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 62. Fast Model Setup: 'audio_clock:u4|oAUD_BCK'
 63. Fast Model Hold: 'CLOCK_50'
 64. Fast Model Hold: 'audio_clock:u4|LRCK_1X'
 65. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 66. Fast Model Hold: 'Clock'
 67. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 68. Fast Model Hold: 'LCD_Display:u1|CLK_400HZ'
 69. Fast Model Hold: 'audio_clock:u4|oAUD_BCK'
 70. Fast Model Hold: 'keyPressed~0'
 71. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 72. Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'
 73. Fast Model Recovery: 'CLOCK_50'
 74. Fast Model Recovery: 'LCD_Display:u1|CLK_400HZ'
 75. Fast Model Removal: 'LCD_Display:u1|CLK_400HZ'
 76. Fast Model Removal: 'CLOCK_50'
 77. Fast Model Removal: 'audio_clock:u4|oAUD_BCK'
 78. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
 79. Fast Model Minimum Pulse Width: 'CLOCK_50'
 80. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 81. Fast Model Minimum Pulse Width: 'LCD_Display:u1|CLK_400HZ'
 82. Fast Model Minimum Pulse Width: 'Clock'
 83. Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 84. Fast Model Minimum Pulse Width: 'keyPressed~0'
 85. Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 86. Fast Model Minimum Pulse Width: 'CLOCK_27'
 87. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Propagation Delay
 93. Minimum Propagation Delay
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Progagation Delay
100. Minimum Progagation Delay
101. Setup Transfers
102. Hold Transfers
103. Recovery Transfers
104. Removal Transfers
105. Report TCCS
106. Report RSKM
107. Unconstrained Paths
108. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; audio2                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; audio_clock:u4|LRCK_1X         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|LRCK_1X }         ;
; audio_clock:u4|oAUD_BCK        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|oAUD_BCK }        ;
; Clock                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { Clock }                          ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK } ;
; keyPressed~0                   ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { keyPressed~0 }                   ;
; LCD_Display:u1|CLK_400HZ       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { LCD_Display:u1|CLK_400HZ }       ;
; p1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                 ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
; 153.99 MHz ; 153.99 MHz      ; keyPressed~0                   ;                                                      ;
; 159.82 MHz ; 159.82 MHz      ; LCD_Display:u1|CLK_400HZ       ;                                                      ;
; 192.6 MHz  ; 192.6 MHz       ; Clock                          ;                                                      ;
; 273.3 MHz  ; 273.3 MHz       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;                                                      ;
; 278.4 MHz  ; 278.4 MHz       ; CLOCK_50                       ;                                                      ;
; 286.29 MHz ; 286.29 MHz      ; audio_clock:u4|LRCK_1X         ;                                                      ;
; 393.08 MHz ; 393.08 MHz      ; p1|altpll_component|pll|clk[1] ;                                                      ;
; 924.21 MHz ; 500.0 MHz       ; audio_clock:u4|oAUD_BCK        ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+--------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; LCD_Display:u1|CLK_400HZ       ; -6.268 ; -76.818       ;
; keyPressed~0                   ; -5.494 ; -32.964       ;
; Clock                          ; -4.192 ; -50.668       ;
; audio_clock:u4|LRCK_1X         ; -3.981 ; -31.848       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.659 ; -106.279      ;
; CLOCK_50                       ; -2.592 ; -123.458      ;
; p1|altpll_component|pll|clk[1] ; -0.120 ; -0.239        ;
; audio_clock:u4|oAUD_BCK        ; -0.082 ; -0.123        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.541 ; -5.078        ;
; audio_clock:u4|LRCK_1X         ; -0.982 ; -7.856        ;
; p1|altpll_component|pll|clk[1] ; -0.106 ; -0.211        ;
; Clock                          ; 0.391  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; LCD_Display:u1|CLK_400HZ       ; 0.391  ; 0.000         ;
; audio_clock:u4|oAUD_BCK        ; 0.391  ; 0.000         ;
; keyPressed~0                   ; 0.901  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -3.893 ; -54.309       ;
; CLOCK_50                       ; -0.749 ; -10.693       ;
; audio_clock:u4|oAUD_BCK        ; -0.689 ; -2.756        ;
; LCD_Display:u1|CLK_400HZ       ; 0.057  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; LCD_Display:u1|CLK_400HZ       ; 0.694 ; 0.000         ;
; CLOCK_50                       ; 1.040 ; 0.000         ;
; audio_clock:u4|oAUD_BCK        ; 1.459 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.475 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -60.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; LCD_Display:u1|CLK_400HZ       ; -0.500 ; -38.000       ;
; Clock                          ; -0.500 ; -24.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -8.000        ;
; keyPressed~0                   ; -0.500 ; -6.000        ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -4.000        ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LCD_Display:u1|CLK_400HZ'                                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -6.268 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.714      ; 8.018      ;
; -6.229 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.714      ; 7.979      ;
; -6.162 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.714      ; 7.912      ;
; -6.135 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.710      ; 7.881      ;
; -6.096 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.710      ; 7.842      ;
; -6.082 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.835      ;
; -6.071 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.710      ; 7.817      ;
; -6.043 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.714      ; 7.793      ;
; -6.034 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.714      ; 7.784      ;
; -6.017 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.770      ;
; -6.015 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.768      ;
; -5.934 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.714      ; 7.684      ;
; -5.917 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.710      ; 7.663      ;
; -5.910 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.710      ; 7.656      ;
; -5.901 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.710      ; 7.647      ;
; -5.872 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.625      ;
; -5.863 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.616      ;
; -5.861 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.614      ;
; -5.811 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.564      ;
; -5.794 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.518      ;
; -5.789 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.513      ;
; -5.784 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.537      ;
; -5.782 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.535      ;
; -5.766 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.519      ;
; -5.764 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.517      ;
; -5.738 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.491      ;
; -5.640 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.364      ;
; -5.635 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.359      ;
; -5.586 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.339      ;
; -5.584 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.337      ;
; -5.561 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.285      ;
; -5.556 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.280      ;
; -5.543 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.267      ;
; -5.541 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.265      ;
; -5.538 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.262      ;
; -5.536 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.260      ;
; -5.532 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.285      ;
; -5.505 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.258      ;
; -5.487 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.240      ;
; -5.307 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.717      ; 7.060      ;
; -5.279 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 7.003      ;
; -5.274 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.688      ; 6.998      ;
; -5.257 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.026      ; 6.319      ;
; -5.244 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.026      ; 6.306      ;
; -5.229 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.026      ; 6.291      ;
; -5.227 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.022      ; 6.285      ;
; -5.173 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 6.238      ;
; -5.171 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 6.236      ;
; -5.170 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.022      ; 6.228      ;
; -5.116 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 6.181      ;
; -5.114 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 6.179      ;
; -5.096 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.022      ; 6.154      ;
; -5.055 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.026      ; 6.117      ;
; -4.970 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 6.035      ;
; -4.968 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 6.033      ;
; -4.950 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.986      ;
; -4.945 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.981      ;
; -4.930 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.026      ; 5.992      ;
; -4.922 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.022      ; 5.980      ;
; -4.894 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.959      ;
; -4.893 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.929      ;
; -4.888 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.924      ;
; -4.837 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.902      ;
; -4.797 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.022      ; 5.855      ;
; -4.747 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.783      ;
; -4.742 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.778      ;
; -4.735 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.800      ;
; -4.733 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.798      ;
; -4.691 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.756      ;
; -4.517 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.582      ;
; -4.515 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.580      ;
; -4.512 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.548      ;
; -4.507 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.543      ;
; -4.456 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.521      ;
; -4.294 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.330      ;
; -4.289 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 5.325      ;
; -4.238 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 5.303      ;
; -2.673 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.697      ;
; -2.664 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.688      ;
; -2.539 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.563      ;
; -2.445 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.469      ;
; -2.430 ; LCD_Display:u1|state.LINE2        ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.478      ;
; -2.428 ; LCD_Display:u1|state.LINE2        ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.476      ;
; -2.415 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.439      ;
; -2.391 ; LCD_Display:u1|state.Print_String ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.439      ;
; -2.389 ; LCD_Display:u1|state.Print_String ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.437      ;
; -2.387 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.411      ;
; -2.314 ; LCD_Display:u1|state.LINE2        ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.041      ; 3.391      ;
; -2.291 ; LCD_Display:u1|state.RETURN_HOME  ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.339      ;
; -2.289 ; LCD_Display:u1|state.RETURN_HOME  ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.337      ;
; -2.266 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.290      ;
; -2.179 ; LCD_Display:u1|state.DROP_LCD_E   ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.041      ; 3.256      ;
; -2.165 ; LCD_Display:u1|state.MODE_SET     ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.213      ;
; -2.163 ; LCD_Display:u1|state.MODE_SET     ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 3.211      ;
; -2.160 ; LCD_Display:u1|state.HOLD         ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.041      ; 3.237      ;
; -2.159 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 3.183      ;
; -2.073 ; LCD_Display:u1|DATA_BUS_VALUE[6]  ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 3.109      ;
; -2.030 ; LCD_Display:u1|state.HOLD         ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.041      ; 3.107      ;
; -1.984 ; LCD_Display:u1|state.HOLD         ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.038      ; 3.058      ;
; -1.966 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|next_command.LINE2        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 2.990      ;
+--------+-----------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'keyPressed~0'                                                                                ;
+--------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; -5.494 ; noteIndex[0]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.530      ;
; -5.494 ; noteIndex[0]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.530      ;
; -5.494 ; noteIndex[0]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.530      ;
; -5.494 ; noteIndex[0]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.530      ;
; -5.494 ; noteIndex[0]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.530      ;
; -5.494 ; noteIndex[0]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.530      ;
; -5.483 ; noteIndex[2]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.519      ;
; -5.483 ; noteIndex[2]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.519      ;
; -5.483 ; noteIndex[2]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.519      ;
; -5.483 ; noteIndex[2]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.519      ;
; -5.483 ; noteIndex[2]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.519      ;
; -5.483 ; noteIndex[2]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.519      ;
; -5.480 ; noteIndex[3]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.516      ;
; -5.480 ; noteIndex[3]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.516      ;
; -5.480 ; noteIndex[3]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.516      ;
; -5.480 ; noteIndex[3]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.516      ;
; -5.480 ; noteIndex[3]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.516      ;
; -5.480 ; noteIndex[3]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.516      ;
; -5.455 ; noteIndex[1]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.491      ;
; -5.455 ; noteIndex[1]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.491      ;
; -5.455 ; noteIndex[1]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.491      ;
; -5.455 ; noteIndex[1]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.491      ;
; -5.455 ; noteIndex[1]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.491      ;
; -5.455 ; noteIndex[1]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.491      ;
; -5.422 ; noteIndex[4]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.458      ;
; -5.422 ; noteIndex[4]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.458      ;
; -5.422 ; noteIndex[4]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.458      ;
; -5.422 ; noteIndex[4]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.458      ;
; -5.422 ; noteIndex[4]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.458      ;
; -5.422 ; noteIndex[4]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.458      ;
; -5.283 ; noteIndex[5]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.319      ;
; -5.283 ; noteIndex[5]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.319      ;
; -5.283 ; noteIndex[5]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.319      ;
; -5.283 ; noteIndex[5]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.319      ;
; -5.283 ; noteIndex[5]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.319      ;
; -5.283 ; noteIndex[5]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 6.319      ;
; -2.434 ; ScanCode[1]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.071      ;
; -2.434 ; ScanCode[1]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.071      ;
; -2.434 ; ScanCode[1]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.071      ;
; -2.434 ; ScanCode[1]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.071      ;
; -2.434 ; ScanCode[1]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.071      ;
; -2.434 ; ScanCode[1]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.071      ;
; -2.393 ; ScanCode[4]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.030      ;
; -2.393 ; ScanCode[4]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.030      ;
; -2.393 ; ScanCode[4]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.030      ;
; -2.393 ; ScanCode[4]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.030      ;
; -2.393 ; ScanCode[4]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.030      ;
; -2.393 ; ScanCode[4]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 3.030      ;
; -2.315 ; ScanCode[3]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.952      ;
; -2.315 ; ScanCode[3]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.952      ;
; -2.315 ; ScanCode[3]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.952      ;
; -2.315 ; ScanCode[3]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.952      ;
; -2.315 ; ScanCode[3]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.952      ;
; -2.315 ; ScanCode[3]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.952      ;
; -2.241 ; ScanCode[2]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.878      ;
; -2.241 ; ScanCode[2]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.878      ;
; -2.241 ; ScanCode[2]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.878      ;
; -2.241 ; ScanCode[2]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.878      ;
; -2.241 ; ScanCode[2]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.878      ;
; -2.241 ; ScanCode[2]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.878      ;
; -2.174 ; ScanCode[0]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.811      ;
; -2.174 ; ScanCode[0]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.811      ;
; -2.174 ; ScanCode[0]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.811      ;
; -2.174 ; ScanCode[0]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.811      ;
; -2.174 ; ScanCode[0]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.811      ;
; -2.174 ; ScanCode[0]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.811      ;
; -1.959 ; ScanCode[5]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.596      ;
; -1.959 ; ScanCode[5]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.596      ;
; -1.959 ; ScanCode[5]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.596      ;
; -1.959 ; ScanCode[5]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.596      ;
; -1.959 ; ScanCode[5]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.596      ;
; -1.959 ; ScanCode[5]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.596      ;
; -1.828 ; ScanCode[7]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.465      ;
; -1.828 ; ScanCode[7]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.465      ;
; -1.828 ; ScanCode[7]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.465      ;
; -1.828 ; ScanCode[7]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.465      ;
; -1.828 ; ScanCode[7]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.465      ;
; -1.828 ; ScanCode[7]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 2.465      ;
; -1.306 ; ScanCode[6]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 1.943      ;
; -1.306 ; ScanCode[6]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 1.943      ;
; -1.306 ; ScanCode[6]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 1.943      ;
; -1.306 ; ScanCode[6]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 1.943      ;
; -1.306 ; ScanCode[6]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 1.943      ;
; -1.306 ; ScanCode[6]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.399     ; 1.943      ;
+--------+------------------+--------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                        ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.192 ; ScanCode[2]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 3.298      ;
; -3.968 ; BitCount[0]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 3.074      ;
; -3.944 ; ScanCode[5]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 3.050      ;
; -3.803 ; ScanCode[3]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.909      ;
; -3.767 ; ScanCode[1]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.873      ;
; -3.756 ; BitCount[3]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.926     ; 2.866      ;
; -3.705 ; BitCount[2]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.811      ;
; -3.695 ; BitCount[1]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.801      ;
; -3.617 ; ScanCode[2]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.656      ;
; -3.545 ; ScanCode[7]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.651      ;
; -3.452 ; ScanCode[5]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.491      ;
; -3.429 ; ScanCode[2]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.467      ;
; -3.429 ; ScanCode[2]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.467      ;
; -3.429 ; ScanCode[2]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.467      ;
; -3.429 ; ScanCode[2]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.467      ;
; -3.412 ; ScanCode[4]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.518      ;
; -3.371 ; ScanCode[6]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.477      ;
; -3.368 ; ScanCode[0]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.930     ; 2.474      ;
; -3.287 ; ScanCode[2]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.325      ;
; -3.278 ; ScanCode[1]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.316      ;
; -3.239 ; ScanCode[2]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.277      ;
; -3.239 ; ScanCode[2]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.277      ;
; -3.222 ; ScanCode[3]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.261      ;
; -3.205 ; BitCount[0]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.243      ;
; -3.205 ; BitCount[0]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.243      ;
; -3.205 ; BitCount[0]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.243      ;
; -3.205 ; BitCount[0]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.243      ;
; -3.186 ; ScanCode[1]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.003      ; 4.225      ;
; -3.178 ; ScanCode[5]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.216      ;
; -3.178 ; ScanCode[5]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.216      ;
; -3.178 ; ScanCode[5]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.216      ;
; -3.178 ; ScanCode[5]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.216      ;
; -3.143 ; ScanCode[1]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.181      ;
; -3.101 ; ScanCode[0]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.139      ;
; -3.074 ; ScanCode[3]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.112      ;
; -3.070 ; ScanCode[3]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.108      ;
; -3.052 ; ScanCode[3]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.090      ;
; -3.051 ; StartBitDetected ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.926     ; 2.161      ;
; -3.035 ; ScanCode[6]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.073      ;
; -3.031 ; ScanCode[3]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.069      ;
; -3.015 ; BitCount[0]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.053      ;
; -3.015 ; BitCount[0]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.053      ;
; -3.015 ; BitCount[0]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.053      ;
; -2.991 ; BitCount[3]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 4.033      ;
; -2.991 ; BitCount[3]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 4.033      ;
; -2.991 ; BitCount[3]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 4.033      ;
; -2.991 ; BitCount[3]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 4.033      ;
; -2.988 ; ScanCode[5]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.026      ;
; -2.988 ; ScanCode[5]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.026      ;
; -2.988 ; ScanCode[5]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.026      ;
; -2.966 ; ScanCode[0]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 4.004      ;
; -2.940 ; StartBitDetected ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.982      ;
; -2.940 ; StartBitDetected ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.982      ;
; -2.940 ; StartBitDetected ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.982      ;
; -2.940 ; StartBitDetected ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.982      ;
; -2.932 ; BitCount[1]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.970      ;
; -2.932 ; BitCount[1]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.970      ;
; -2.932 ; BitCount[1]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.970      ;
; -2.932 ; BitCount[1]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.970      ;
; -2.900 ; ScanCode[6]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.938      ;
; -2.874 ; ScanCode[1]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.912      ;
; -2.874 ; ScanCode[1]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.912      ;
; -2.867 ; ScanCode[3]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.905      ;
; -2.846 ; ScanCode[4]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.884      ;
; -2.825 ; ScanCode[1]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.863      ;
; -2.812 ; BitCount[2]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.850      ;
; -2.812 ; BitCount[2]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.850      ;
; -2.812 ; BitCount[2]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.850      ;
; -2.812 ; BitCount[2]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.850      ;
; -2.801 ; BitCount[3]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.843      ;
; -2.801 ; BitCount[3]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.843      ;
; -2.801 ; BitCount[3]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.843      ;
; -2.785 ; ScanCode[0]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.823      ;
; -2.779 ; ScanCode[7]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.817      ;
; -2.779 ; ScanCode[7]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.817      ;
; -2.779 ; ScanCode[7]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.817      ;
; -2.779 ; ScanCode[7]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.817      ;
; -2.770 ; ScanCode[3]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.808      ;
; -2.750 ; StartBitDetected ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.792      ;
; -2.750 ; StartBitDetected ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.792      ;
; -2.750 ; StartBitDetected ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 3.792      ;
; -2.742 ; BitCount[1]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.780      ;
; -2.742 ; BitCount[1]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.780      ;
; -2.742 ; BitCount[1]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.780      ;
; -2.734 ; ScanCode[1]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.772      ;
; -2.720 ; ScanCode[3]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.758      ;
; -2.720 ; ScanCode[0]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.758      ;
; -2.684 ; ScanCode[1]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.722      ;
; -2.674 ; ScanCode[4]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.003      ; 3.713      ;
; -2.650 ; ScanCode[0]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.688      ;
; -2.646 ; ScanCode[4]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.684      ;
; -2.646 ; ScanCode[4]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.684      ;
; -2.646 ; ScanCode[4]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.684      ;
; -2.622 ; BitCount[2]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.660      ;
; -2.622 ; BitCount[2]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.660      ;
; -2.622 ; BitCount[2]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.660      ;
; -2.613 ; ScanCode[0]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.003      ; 3.652      ;
; -2.589 ; ScanCode[7]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.627      ;
; -2.589 ; ScanCode[7]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.627      ;
; -2.589 ; ScanCode[7]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 3.627      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                    ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; -3.981 ; period[1]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.981 ; period[1]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.981 ; period[1]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.981 ; period[1]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.981 ; period[1]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.981 ; period[1]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.981 ; period[1]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.981 ; period[1]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.336      ;
; -3.870 ; period[2]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.870 ; period[2]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.870 ; period[2]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.870 ; period[2]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.870 ; period[2]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.870 ; period[2]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.870 ; period[2]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.870 ; period[2]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.225      ;
; -3.866 ; period[0]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.866 ; period[0]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.866 ; period[0]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.866 ; period[0]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.866 ; period[0]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.866 ; period[0]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.866 ; period[0]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.866 ; period[0]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.221      ;
; -3.839 ; period[3]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.839 ; period[3]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.839 ; period[3]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.839 ; period[3]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.839 ; period[3]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.839 ; period[3]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.839 ; period[3]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.839 ; period[3]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.194      ;
; -3.766 ; period[4]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.766 ; period[4]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.766 ; period[4]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.766 ; period[4]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.766 ; period[4]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.766 ; period[4]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.766 ; period[4]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.766 ; period[4]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.121      ;
; -3.731 ; period[5]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.731 ; period[5]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.731 ; period[5]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.731 ; period[5]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.731 ; period[5]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.731 ; period[5]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.731 ; period[5]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.731 ; period[5]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 4.086      ;
; -3.324 ; period[7]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -3.324 ; period[7]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -3.324 ; period[7]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -3.324 ; period[7]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -3.324 ; period[7]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -3.324 ; period[7]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -3.324 ; period[7]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -3.324 ; period[7]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.181     ; 3.679      ;
; -2.493 ; index[2]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; index[2]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; index[2]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; index[2]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; index[2]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; index[2]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; index[2]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.493 ; index[2]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.529      ;
; -2.394 ; index[0]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; index[0]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; index[0]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; index[0]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; index[0]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; index[0]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; index[0]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.394 ; index[0]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.430      ;
; -2.389 ; index[3]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.389 ; index[3]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.389 ; index[3]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.389 ; index[3]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.389 ; index[3]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.389 ; index[3]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.389 ; index[3]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.389 ; index[3]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.425      ;
; -2.341 ; index[4]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; index[4]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; index[4]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; index[4]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; index[4]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; index[4]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; index[4]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; index[4]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.377      ;
; -2.327 ; index[1]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; index[1]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; index[1]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; index[1]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; index[1]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; index[1]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; index[1]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; index[1]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.363      ;
; -2.151 ; index[6]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.187      ;
; -2.151 ; index[6]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.187      ;
; -2.151 ; index[6]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.187      ;
; -2.151 ; index[6]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 3.187      ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.659 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.696      ;
; -2.443 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.479      ;
; -2.421 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.458      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.338 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.375      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.327 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.364      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.300 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.337      ;
; -2.208 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.244      ;
; -2.197 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.234      ;
; -2.186 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.224      ;
; -2.186 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.224      ;
; -2.186 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.224      ;
; -2.186 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.224      ;
; -2.184 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.222      ;
; -2.184 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.222      ;
; -2.170 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.207      ;
; -2.155 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.193      ;
; -2.155 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.193      ;
; -2.155 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.193      ;
; -2.136 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.170      ;
; -2.136 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.170      ;
; -2.136 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.170      ;
; -2.136 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.170      ;
; -2.118 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.155      ;
; -2.071 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.109      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.094      ;
; -2.045 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.083      ;
; -2.042 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.080      ;
; -2.042 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.080      ;
; -2.042 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.080      ;
; -2.042 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.080      ;
; -2.042 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.079      ;
; -2.040 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.078      ;
; -2.040 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.078      ;
; -2.011 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.049      ;
; -2.011 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.049      ;
; -2.011 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.049      ;
; -1.992 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.026      ;
; -1.992 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.026      ;
; -1.992 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.026      ;
; -1.992 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.026      ;
; -1.984 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.022      ;
; -1.984 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.022      ;
; -1.984 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.022      ;
; -1.984 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.022      ;
; -1.982 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.020      ;
; -1.966 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.005      ;
; -1.966 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.005      ;
; -1.966 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.005      ;
; -1.966 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.005      ;
; -1.964 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.003      ;
; -1.964 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.003      ;
; -1.953 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.991      ;
; -1.953 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.991      ;
; -1.953 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.991      ;
; -1.944 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.982      ;
; -1.937 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.973      ;
; -1.935 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.974      ;
; -1.935 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.974      ;
; -1.935 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 2.974      ;
; -1.934 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.968      ;
; -1.934 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.968      ;
; -1.934 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.968      ;
; -1.934 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.968      ;
; -1.922 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.956      ;
; -1.917 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.955      ;
; -1.917 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.955      ;
; -1.917 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.955      ;
; -1.917 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.955      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                           ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.592 ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.628      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.573 ; Reset_Delay:r0|Cont[10]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.615      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.596      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.516 ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.558      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.442 ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.478      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.430 ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.471      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.395 ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.436      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.384 ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.426      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.378 ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.420      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.348 ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.389      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.332 ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.368      ;
; -2.322 ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
; -2.322 ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.358      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.120 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.246      ; 0.657      ;
; -0.120 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.246      ; 0.657      ;
; -0.119 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.247      ; 0.657      ;
; -0.119 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.247      ; 0.657      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.011 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.580      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.047 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.544      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.190 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.401      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.319 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.272      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.429 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.162      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.433 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.158      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.568 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.023      ;
; 53.674 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.917      ;
; 53.710 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.881      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.833 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.758      ;
; 53.853 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.738      ;
; 53.982 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.609      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.006 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.585      ;
; 54.092 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.499      ;
; 54.096 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.495      ;
; 54.231 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.360      ;
; 54.348 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.244      ;
; 54.349 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.243      ;
; 54.470 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.121      ;
; 54.502 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.089      ;
; 54.511 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.080      ;
; 54.512 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.079      ;
; 54.541 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.050      ;
; 54.619 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 0.973      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.082 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.118      ;
; -0.041 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.077      ;
; -0.041 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.077      ;
; 0.223  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.813      ;
; 0.225  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.811      ;
; 0.247  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                              ;
+--------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.541 ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ       ; CLOCK_50    ; 0.000        ; 2.682      ; 0.657      ;
; -2.537 ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.678      ; 0.657      ;
; -2.041 ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ       ; CLOCK_50    ; -0.500       ; 2.682      ; 0.657      ;
; -2.037 ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.678      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[0]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; Reset_Delay:r0|Cont[19]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.794  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.800  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[1]             ; Reset_Delay:r0|Cont[1]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; Reset_Delay:r0|Cont[3]             ; Reset_Delay:r0|Cont[3]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; Reset_Delay:r0|Cont[5]             ; Reset_Delay:r0|Cont[5]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; Reset_Delay:r0|Cont[17]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:r0|Cont[7]             ; Reset_Delay:r0|Cont[7]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[8]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[9]             ; Reset_Delay:r0|Cont[9]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.828  ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.830  ; Reset_Delay:r0|Cont[18]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[1]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.840  ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[2]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841  ; Reset_Delay:r0|Cont[4]             ; Reset_Delay:r0|Cont[4]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.844  ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Reset_Delay:r0|Cont[13]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.978  ; Reset_Delay:r0|Cont[6]             ; Reset_Delay:r0|Cont[6]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.986  ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 1.007  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
; 1.009  ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 1.011  ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.277      ;
; 1.177  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.443      ;
; 1.178  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.183  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.449      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; Reset_Delay:r0|Cont[3]             ; Reset_Delay:r0|Cont[4]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; Reset_Delay:r0|Cont[5]             ; Reset_Delay:r0|Cont[6]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.196  ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; Reset_Delay:r0|Cont[7]             ; Reset_Delay:r0|Cont[8]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[9]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.214  ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.480      ;
; 1.216  ; Reset_Delay:r0|Cont[18]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.482      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.226  ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[3]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227  ; Reset_Delay:r0|Cont[4]             ; Reset_Delay:r0|Cont[5]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.230  ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; Reset_Delay:r0|Cont[13]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.499      ;
; 1.248  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.514      ;
; 1.249  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.254  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.520      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263  ; Reset_Delay:r0|Cont[5]             ; Reset_Delay:r0|Cont[7]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
+--------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                     ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; -0.982 ; keyPressed~0   ; index[0] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.982 ; keyPressed~0   ; index[1] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.982 ; keyPressed~0   ; index[2] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.982 ; keyPressed~0   ; index[3] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.982 ; keyPressed~0   ; index[4] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.982 ; keyPressed~0   ; index[5] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.982 ; keyPressed~0   ; index[7] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.982 ; keyPressed~0   ; index[6] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[0] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[1] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[2] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[3] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[4] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[5] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[7] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; -0.482 ; keyPressed~0   ; index[6] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 3.015      ; 2.549      ;
; 0.532  ; index[7]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.798      ;
; 0.806  ; index[5]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.072      ;
; 0.814  ; index[0]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; index[2]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.080      ;
; 0.839  ; index[3]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; index[6]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.107      ;
; 0.846  ; index[1]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; index[4]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.113      ;
; 1.197  ; index[2]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; index[0]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.225  ; index[3]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; index[6]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.493      ;
; 1.232  ; index[1]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; index[4]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.499      ;
; 1.268  ; index[2]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; index[0]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.534      ;
; 1.281  ; index[5]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.547      ;
; 1.296  ; index[3]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.562      ;
; 1.303  ; index[1]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.569      ;
; 1.339  ; index[2]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; index[0]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.605      ;
; 1.352  ; index[5]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.618      ;
; 1.374  ; index[1]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.640      ;
; 1.392  ; index[4]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.658      ;
; 1.410  ; index[0]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.676      ;
; 1.445  ; index[1]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.711      ;
; 1.455  ; index[3]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.721      ;
; 1.463  ; index[4]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.729      ;
; 1.481  ; index[0]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.747      ;
; 1.498  ; index[2]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.764      ;
; 1.526  ; index[3]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.792      ;
; 1.569  ; index[2]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.835      ;
; 1.604  ; index[1]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.870      ;
; 1.640  ; index[0]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.906      ;
; 1.675  ; index[1]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.941      ;
; 1.711  ; index[0]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.977      ;
; 2.333  ; keyPressed~1   ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.333  ; keyPressed~1   ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.333  ; keyPressed~1   ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.333  ; keyPressed~1   ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.333  ; keyPressed~1   ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.333  ; keyPressed~1   ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.333  ; keyPressed~1   ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.333  ; keyPressed~1   ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.751      ; 3.850      ;
; 2.555  ; index[7]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.821      ;
; 2.555  ; index[7]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.821      ;
; 2.555  ; index[7]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.821      ;
; 2.555  ; index[7]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.821      ;
; 2.555  ; index[7]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.821      ;
; 2.555  ; index[7]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.821      ;
; 2.555  ; index[7]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.821      ;
; 2.742  ; index[5]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.008      ;
; 2.742  ; index[5]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.008      ;
; 2.742  ; index[5]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.008      ;
; 2.742  ; index[5]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.008      ;
; 2.742  ; index[5]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.008      ;
; 2.921  ; index[6]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.187      ;
; 2.921  ; index[6]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.187      ;
; 2.921  ; index[6]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.187      ;
; 2.921  ; index[6]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.187      ;
; 2.921  ; index[6]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.187      ;
; 2.921  ; index[6]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.187      ;
; 3.097  ; index[1]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.363      ;
; 3.111  ; index[4]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.377      ;
; 3.111  ; index[4]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.377      ;
; 3.111  ; index[4]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.377      ;
; 3.111  ; index[4]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.377      ;
; 3.159  ; index[3]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.425      ;
; 3.159  ; index[3]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.425      ;
; 3.159  ; index[3]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.425      ;
; 3.263  ; index[2]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.529      ;
; 3.263  ; index[2]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 3.529      ;
; 3.399  ; period[7]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 3.399  ; period[7]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 3.399  ; period[7]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 3.399  ; period[7]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 3.399  ; period[7]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 3.399  ; period[7]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 3.399  ; period[7]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 3.399  ; period[7]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 2.984      ;
; 4.152  ; period[5]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 3.737      ;
; 4.152  ; period[5]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 3.737      ;
; 4.152  ; period[5]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 3.737      ;
; 4.152  ; period[5]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.181     ; 3.737      ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.106 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.247      ; 0.657      ;
; -0.106 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.247      ; 0.657      ;
; -0.105 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.246      ; 0.657      ;
; -0.105 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.246      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.541  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.807      ;
; 0.553  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.819      ;
; 0.554  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.820      ;
; 0.706  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.973      ;
; 0.784  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.050      ;
; 0.810  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.817  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.083      ;
; 0.821  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.823  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.089      ;
; 0.846  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.848  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.849  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.115      ;
; 0.854  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.120      ;
; 0.855  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.121      ;
; 0.976  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.243      ;
; 0.977  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.244      ;
; 1.094  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.360      ;
; 1.193  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.200  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.466      ;
; 1.204  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.470      ;
; 1.229  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.495      ;
; 1.232  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.499      ;
; 1.234  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.500      ;
; 1.235  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.501      ;
; 1.264  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.530      ;
; 1.271  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.537      ;
; 1.285  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.551      ;
; 1.303  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.569      ;
; 1.305  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.306  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.572      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.319  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.585      ;
; 1.335  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.601      ;
; 1.342  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.608      ;
; 1.343  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.609      ;
; 1.356  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.622      ;
; 1.376  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.642      ;
; 1.391  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.657      ;
; 1.427  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.693      ;
; 1.447  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.713      ;
; 1.462  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.728      ;
; 1.462  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.728      ;
; 1.472  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.738      ;
; 1.492  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.758      ;
; 1.492  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.758      ;
; 1.494  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.760      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.533  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.799      ;
; 1.533  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.799      ;
; 1.565  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.831      ;
; 1.569  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.835      ;
; 1.604  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.870      ;
; 1.604  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.870      ;
; 1.615  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.881      ;
; 1.636  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.902      ;
; 1.651  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.917      ;
; 1.675  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.941      ;
; 1.675  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.941      ;
; 1.707  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.973      ;
; 1.746  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.012      ;
; 1.757  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.023      ;
; 1.757  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.023      ;
; 1.757  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.023      ;
; 1.757  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.023      ;
; 1.778  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.044      ;
; 1.892  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.158      ;
; 1.892  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.158      ;
; 1.892  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.158      ;
; 1.892  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.158      ;
; 1.892  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.158      ;
; 1.892  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.158      ;
; 1.896  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.162      ;
; 1.896  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.162      ;
; 1.896  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.162      ;
; 1.896  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.162      ;
; 1.896  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.162      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                          ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; StartBitDetected ; StartBitDetected ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCount[0]      ; BitCount[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCount[1]      ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCount[2]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCount[3]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ScanRdy~reg0     ; ScanRdy~reg0     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; BitCount[0]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; BitCount[0]      ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.809      ;
; 0.688 ; ScanCode[2]~reg0 ; ScanCode[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.693 ; ScanCode[6]~reg0 ; ScanCode[5]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.959      ;
; 0.695 ; ScanCode[4]~reg0 ; ScanCode[3]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.961      ;
; 0.696 ; ScanCode[3]~reg0 ; ScanCode[2]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.962      ;
; 0.697 ; ScanCode[1]~reg0 ; ScanCode[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.963      ;
; 0.802 ; BitCount[1]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.992 ; StartBitDetected ; ScanRdy~reg0     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.258      ;
; 1.094 ; StartBitDetected ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.360      ;
; 1.106 ; ScanCode[5]~reg0 ; ScanCode[4]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.372      ;
; 1.235 ; BitCount[2]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.497      ;
; 1.236 ; BitCount[3]      ; StartBitDetected ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.502      ;
; 1.239 ; BitCount[0]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.501      ;
; 1.239 ; BitCount[3]      ; ScanRdy~reg0     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.505      ;
; 1.304 ; BitCount[3]      ; BitCount[0]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.574      ;
; 1.305 ; BitCount[3]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.575      ;
; 1.308 ; BitCount[3]      ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.578      ;
; 1.515 ; BitCount[1]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.777      ;
; 1.712 ; ScanCode[7]~reg0 ; ScanCode[6]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.978      ;
; 1.720 ; StartBitDetected ; BitCount[0]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.990      ;
; 1.720 ; StartBitDetected ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.990      ;
; 1.720 ; StartBitDetected ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.990      ;
; 1.920 ; StartBitDetected ; ScanCode[3]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.190      ;
; 1.920 ; StartBitDetected ; ScanCode[2]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.190      ;
; 1.920 ; StartBitDetected ; ScanCode[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.190      ;
; 1.920 ; StartBitDetected ; ScanCode[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.190      ;
; 1.920 ; StartBitDetected ; ScanCode[6]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.190      ;
; 1.920 ; StartBitDetected ; ScanCode[5]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.190      ;
; 1.920 ; StartBitDetected ; ScanCode[4]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.190      ;
; 1.968 ; StartBitDetected ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.238      ;
; 2.024 ; ScanCode[6]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.292      ;
; 2.068 ; ScanCode[7]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.003      ; 2.337      ;
; 2.095 ; ScanCode[7]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.363      ;
; 2.096 ; ScanCode[7]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.364      ;
; 2.156 ; ScanCode[5]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.424      ;
; 2.177 ; ScanCode[6]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.445      ;
; 2.195 ; ScanCode[6]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.463      ;
; 2.284 ; ScanCode[2]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.552      ;
; 2.303 ; BitCount[3]      ; ScanCode[3]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.573      ;
; 2.303 ; BitCount[3]      ; ScanCode[2]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.573      ;
; 2.303 ; BitCount[3]      ; ScanCode[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.573      ;
; 2.303 ; BitCount[3]      ; ScanCode[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.573      ;
; 2.303 ; BitCount[3]      ; ScanCode[6]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.573      ;
; 2.303 ; BitCount[3]      ; ScanCode[5]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.573      ;
; 2.303 ; BitCount[3]      ; ScanCode[4]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.573      ;
; 2.323 ; ScanCode[0]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.585      ;
; 2.326 ; ScanCode[6]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.588      ;
; 2.367 ; ScanCode[4]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.629      ;
; 2.380 ; ScanCode[7]~reg0 ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.646      ;
; 2.389 ; ScanCode[1]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.657      ;
; 2.389 ; ScanCode[6]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.003      ; 2.658      ;
; 2.475 ; StartBitDetected ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.741      ;
; 2.482 ; BitCount[3]      ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.752      ;
; 2.500 ; ScanCode[7]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.762      ;
; 2.510 ; skipNextBit~reg0 ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 2.780      ;
; 2.526 ; BitCount[3]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 2.792      ;
; 2.527 ; ScanCode[2]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.795      ;
; 2.557 ; ScanCode[4]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.825      ;
; 2.559 ; ScanCode[2]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.827      ;
; 2.621 ; ScanCode[0]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.889      ;
; 2.639 ; ScanCode[0]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.907      ;
; 2.644 ; ScanCode[7]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.912      ;
; 2.650 ; BitCount[1]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.912      ;
; 2.660 ; BitCount[2]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.922      ;
; 2.682 ; ScanCode[6]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.950      ;
; 2.688 ; ScanCode[6]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.956      ;
; 2.700 ; ScanCode[2]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.968      ;
; 2.704 ; ScanCode[7]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 2.972      ;
; 2.705 ; ScanCode[2]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.003      ; 2.974      ;
; 2.722 ; ScanCode[1]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 2.984      ;
; 2.758 ; ScanCode[3]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 3.020      ;
; 2.778 ; ScanCode[5]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.046      ;
; 2.799 ; ScanCode[0]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.003      ; 3.068      ;
; 2.820 ; StartBitDetected ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.007      ; 3.093      ;
; 2.849 ; ScanCode[1]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.117      ;
; 2.871 ; BitCount[3]      ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.007      ; 3.144      ;
; 2.883 ; ScanCode[4]~reg0 ; period[0]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.151      ;
; 2.899 ; ScanCode[5]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 3.161      ;
; 2.902 ; ScanCode[5]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.003      ; 3.171      ;
; 2.903 ; ScanCode[4]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.171      ;
; 2.908 ; ScanCode[5]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.176      ;
; 2.923 ; BitCount[0]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 3.185      ;
; 2.923 ; ScanCode[2]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.191      ;
; 2.959 ; ScanCode[0]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.227      ;
; 2.989 ; ScanCode[1]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.257      ;
; 3.014 ; ScanCode[4]~reg0 ; period[5]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.282      ;
; 3.033 ; ScanCode[4]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.301      ;
; 3.035 ; ScanCode[7]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.303      ;
; 3.049 ; ScanCode[5]~reg0 ; period[5]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.317      ;
; 3.056 ; ScanCode[1]~reg0 ; period[0]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.324      ;
; 3.061 ; ScanCode[1]~reg0 ; period[5]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.329      ;
; 3.063 ; ScanCode[5]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.331      ;
; 3.083 ; ScanCode[3]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 3.351      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.571 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.837      ;
; 0.588 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.854      ;
; 0.656 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.922      ;
; 0.661 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.927      ;
; 0.677 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.943      ;
; 0.697 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.962      ;
; 0.699 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.965      ;
; 0.713 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.979      ;
; 0.713 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.979      ;
; 0.714 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.980      ;
; 0.715 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.981      ;
; 0.787 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.053      ;
; 0.788 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.054      ;
; 0.810 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.075      ;
; 0.814 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.081      ;
; 0.823 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.089      ;
; 0.826 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.092      ;
; 0.832 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.098      ;
; 0.849 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.117      ;
; 0.860 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.126      ;
; 0.862 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.128      ;
; 0.870 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.136      ;
; 0.875 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.956 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.221      ;
; 0.982 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.244      ;
; 0.988 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.250      ;
; 0.998 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.264      ;
; 1.011 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.277      ;
; 1.032 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.299      ;
; 1.039 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.304      ;
; 1.063 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.330      ;
; 1.064 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.331      ;
; 1.066 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.331      ;
; 1.070 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.336      ;
; 1.071 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.336      ;
; 1.073 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.339      ;
; 1.097 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.362      ;
; 1.099 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.366      ;
; 1.119 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.384      ;
; 1.124 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.390      ;
; 1.126 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.392      ;
; 1.127 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 1.389      ;
; 1.129 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.395      ;
; 1.130 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.393      ;
; 1.131 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.394      ;
; 1.134 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.397      ;
; 1.144 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.407      ;
; 1.172 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.437      ;
; 1.185 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.450      ;
; 1.197 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.465      ;
; 1.206 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.472      ;
; 1.209 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.475      ;
; 1.234 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.500      ;
; 1.240 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.505      ;
; 1.242 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.508      ;
; 1.245 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.511      ;
; 1.257 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.523      ;
; 1.261 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.527      ;
; 1.271 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.537      ;
; 1.275 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.541      ;
; 1.277 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.543      ;
; 1.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.546      ;
; 1.281 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.547      ;
; 1.301 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.566      ;
; 1.316 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.582      ;
; 1.325 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.590      ;
; 1.328 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.594      ;
; 1.332 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.598      ;
; 1.333 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.597      ;
; 1.342 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.608      ;
; 1.342 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.608      ;
; 1.345 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.611      ;
; 1.346 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.612      ;
; 1.347 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.611      ;
; 1.347 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.611      ;
; 1.347 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.611      ;
; 1.347 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.611      ;
; 1.347 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.611      ;
; 1.347 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.611      ;
; 1.348 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.614      ;
; 1.350 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.613      ;
; 1.351 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.617      ;
; 1.368 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.632      ;
; 1.380 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.646      ;
; 1.380 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.646      ;
; 1.380 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.646      ;
; 1.380 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.646      ;
; 1.381 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.645      ;
; 1.382 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.647      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LCD_Display:u1|CLK_400HZ'                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.391 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.MODE_SET      ; LCD_Display:u1|next_command.MODE_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|LCD_RS                     ; LCD_Display:u1|LCD_RS                     ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|DATA_BUS_VALUE[0]          ; LCD_Display:u1|DATA_BUS_VALUE[0]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|state.FUNC_SET             ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.793      ;
; 0.547 ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.813      ;
; 0.551 ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.817      ;
; 0.553 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.819      ;
; 0.598 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.LINE2         ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.653      ;
; 0.598 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.RETURN_HOME   ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.653      ;
; 0.598 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.Print_String  ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.653      ;
; 0.598 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.653      ;
; 0.634 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[0]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.827      ; 1.727      ;
; 0.653 ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|state.RESET2               ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.919      ;
; 0.662 ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.928      ;
; 0.731 ; LCD_Display:u1|state.DISPLAY_ON           ; LCD_Display:u1|next_command.MODE_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.997      ;
; 0.771 ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|state.DISPLAY_OFF          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.037      ;
; 0.781 ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.047      ;
; 0.786 ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.052      ;
; 0.789 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.055      ;
; 0.790 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.056      ;
; 0.792 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.MODE_SET             ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.058      ;
; 0.797 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.063      ;
; 0.806 ; LCD_Display:u1|state.FUNC_SET             ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.072      ;
; 0.816 ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.082      ;
; 0.828 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.094      ;
; 0.835 ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.101      ;
; 0.836 ; LCD_Display:u1|state.DISPLAY_CLEAR        ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.102      ;
; 0.843 ; LCD_Display:u1|state.RESET2               ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.109      ;
; 0.844 ; LCD_Display:u1|state.DISPLAY_OFF          ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.110      ;
; 0.851 ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.117      ;
; 0.851 ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|state.RESET3               ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.117      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.RESET2        ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.RESET3        ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.FUNC_SET      ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.DISPLAY_OFF   ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.DISPLAY_ON    ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.MODE_SET      ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|LCD_RS                     ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.855 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.944      ;
; 0.869 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.135      ;
; 0.905 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[1]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.801      ; 1.972      ;
; 0.905 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[2]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.801      ; 1.972      ;
; 0.905 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[3]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.801      ; 1.972      ;
; 0.905 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[4]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.801      ; 1.972      ;
; 0.905 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[0]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.801      ; 1.972      ;
; 0.967 ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|state.DISPLAY_ON           ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.233      ;
; 1.003 ; LCD_Display:u1|state.RESET3               ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.269      ;
; 1.037 ; LCD_Display:u1|state.DISPLAY_OFF          ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.303      ;
; 1.040 ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.306      ;
; 1.042 ; LCD_Display:u1|state.RESET3               ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.308      ;
; 1.084 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.350      ;
; 1.109 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.375      ;
; 1.113 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.379      ;
; 1.115 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.381      ;
; 1.126 ; LCD_Display:u1|state.FUNC_SET             ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.392      ;
; 1.145 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|LCD_E                      ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 2.200      ;
; 1.150 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[1]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.830      ; 2.246      ;
; 1.150 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[2]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.830      ; 2.246      ;
; 1.150 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[6]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.830      ; 2.246      ;
; 1.219 ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.485      ;
; 1.223 ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; -0.012     ; 1.477      ;
; 1.229 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.495      ;
; 1.236 ; LCD_Display:u1|DATA_BUS_VALUE[1]          ; LCD_Display:u1|DATA_BUS_VALUE[1]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.502      ;
; 1.237 ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.503      ;
; 1.250 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|LCD_RS                     ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.034      ; 1.550      ;
; 1.252 ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.518      ;
; 1.255 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.521      ;
; 1.269 ; LCD_Display:u1|state.RESET1               ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.034      ; 1.569      ;
; 1.283 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.549      ;
; 1.301 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[4]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.801      ; 2.368      ;
; 1.301 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[5]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.801      ; 2.368      ;
; 1.310 ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.576      ;
; 1.326 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.592      ;
; 1.329 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.034      ; 1.629      ;
; 1.331 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.034      ; 1.631      ;
; 1.331 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.034      ; 1.631      ;
; 1.332 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.034      ; 1.632      ;
; 1.342 ; LCD_Display:u1|state.RESET2               ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.608      ;
; 1.347 ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.613      ;
; 1.381 ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.647      ;
; 1.393 ; LCD_Display:u1|next_command.MODE_SET      ; LCD_Display:u1|state.MODE_SET             ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; -0.034     ; 1.625      ;
; 1.423 ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.689      ;
; 1.452 ; LCD_Display:u1|state.MODE_SET             ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.718      ;
; 1.475 ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.741      ;
; 1.482 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.748      ;
; 1.485 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 1.751      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.391 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.789      ;
; 0.545 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.811      ;
; 0.547 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.813      ;
; 0.811 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.077      ;
; 0.811 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.077      ;
; 0.852 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.118      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'keyPressed~0'                                                                                ;
+-------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node        ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; 0.901 ; noteIndex[4]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.167      ;
; 1.033 ; noteIndex[0]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.299      ;
; 1.047 ; noteIndex[5]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.313      ;
; 1.058 ; noteIndex[1]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.324      ;
; 1.254 ; noteIndex[2]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.520      ;
; 1.287 ; noteIndex[4]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.553      ;
; 1.416 ; noteIndex[0]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.682      ;
; 1.444 ; noteIndex[1]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.710      ;
; 1.487 ; noteIndex[0]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.753      ;
; 1.515 ; noteIndex[1]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.781      ;
; 1.558 ; noteIndex[0]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.824      ;
; 1.586 ; noteIndex[1]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.852      ;
; 1.629 ; noteIndex[0]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.895      ;
; 1.637 ; noteIndex[2]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.903      ;
; 1.657 ; noteIndex[1]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.923      ;
; 1.700 ; noteIndex[0]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.966      ;
; 1.708 ; noteIndex[2]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.974      ;
; 1.779 ; noteIndex[2]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.045      ;
; 1.827 ; noteIndex[3]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.093      ;
; 2.076 ; ScanCode[6]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 1.943      ;
; 2.076 ; ScanCode[6]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 1.943      ;
; 2.076 ; ScanCode[6]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 1.943      ;
; 2.076 ; ScanCode[6]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 1.943      ;
; 2.076 ; ScanCode[6]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 1.943      ;
; 2.076 ; ScanCode[6]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 1.943      ;
; 2.210 ; noteIndex[3]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.476      ;
; 2.281 ; noteIndex[3]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.547      ;
; 2.409 ; noteIndex[5]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.675      ;
; 2.409 ; noteIndex[5]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.675      ;
; 2.409 ; noteIndex[5]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.675      ;
; 2.409 ; noteIndex[5]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.675      ;
; 2.409 ; noteIndex[5]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.675      ;
; 2.443 ; noteIndex[3]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.709      ;
; 2.443 ; noteIndex[3]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.709      ;
; 2.443 ; noteIndex[3]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.709      ;
; 2.598 ; ScanCode[7]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.465      ;
; 2.598 ; ScanCode[7]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.465      ;
; 2.598 ; ScanCode[7]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.465      ;
; 2.598 ; ScanCode[7]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.465      ;
; 2.598 ; ScanCode[7]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.465      ;
; 2.598 ; ScanCode[7]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.465      ;
; 2.646 ; noteIndex[4]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.912      ;
; 2.646 ; noteIndex[4]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.912      ;
; 2.646 ; noteIndex[4]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.912      ;
; 2.646 ; noteIndex[4]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 2.912      ;
; 2.729 ; ScanCode[5]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.596      ;
; 2.729 ; ScanCode[5]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.596      ;
; 2.729 ; ScanCode[5]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.596      ;
; 2.729 ; ScanCode[5]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.596      ;
; 2.729 ; ScanCode[5]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.596      ;
; 2.729 ; ScanCode[5]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.596      ;
; 2.944 ; ScanCode[0]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.811      ;
; 2.944 ; ScanCode[0]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.811      ;
; 2.944 ; ScanCode[0]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.811      ;
; 2.944 ; ScanCode[0]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.811      ;
; 2.944 ; ScanCode[0]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.811      ;
; 2.944 ; ScanCode[0]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.811      ;
; 3.011 ; ScanCode[2]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.878      ;
; 3.011 ; ScanCode[2]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.878      ;
; 3.011 ; ScanCode[2]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.878      ;
; 3.011 ; ScanCode[2]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.878      ;
; 3.011 ; ScanCode[2]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.878      ;
; 3.011 ; ScanCode[2]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.878      ;
; 3.085 ; ScanCode[3]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.952      ;
; 3.085 ; ScanCode[3]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.952      ;
; 3.085 ; ScanCode[3]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.952      ;
; 3.085 ; ScanCode[3]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.952      ;
; 3.085 ; ScanCode[3]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.952      ;
; 3.085 ; ScanCode[3]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 2.952      ;
; 3.163 ; ScanCode[4]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.030      ;
; 3.163 ; ScanCode[4]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.030      ;
; 3.163 ; ScanCode[4]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.030      ;
; 3.163 ; ScanCode[4]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.030      ;
; 3.163 ; ScanCode[4]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.030      ;
; 3.163 ; ScanCode[4]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.030      ;
; 3.177 ; noteIndex[2]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 3.443      ;
; 3.177 ; noteIndex[2]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 3.443      ;
; 3.204 ; ScanCode[1]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.071      ;
; 3.204 ; ScanCode[1]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.071      ;
; 3.204 ; ScanCode[1]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.071      ;
; 3.204 ; ScanCode[1]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.071      ;
; 3.204 ; ScanCode[1]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.071      ;
; 3.204 ; ScanCode[1]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.399     ; 3.071      ;
; 3.469 ; noteIndex[1]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 3.735      ;
+-------+------------------+--------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.893 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.498      ;
; -3.700 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.435     ; 1.306      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                                           ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.749 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.790      ;
; -0.503 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_400HZ           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.539      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
; -0.270 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.306      ;
+--------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.689 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.314      ; 1.539      ;
; -0.689 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.314      ; 1.539      ;
; -0.689 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.314      ; 1.539      ;
; -0.689 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.314      ; 1.539      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'LCD_Display:u1|CLK_400HZ'                                                                                                       ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; 0.057 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET2        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.823      ; 1.802      ;
; 0.057 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.FUNC_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.823      ; 1.802      ;
; 0.057 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_OFF   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.823      ; 1.802      ;
; 0.057 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_CLEAR ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.823      ; 1.802      ;
; 0.069 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET3        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.823      ; 1.790      ;
; 0.069 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_ON    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.823      ; 1.790      ;
; 0.076 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DROP_LCD_E    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.789      ; 1.749      ;
; 0.076 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.HOLD          ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.789      ; 1.749      ;
; 0.076 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET1        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.789      ; 1.749      ;
; 0.076 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.LINE2         ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.789      ; 1.749      ;
; 0.076 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RETURN_HOME   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.789      ; 1.749      ;
; 0.076 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.MODE_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.789      ; 1.749      ;
; 0.076 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.Print_String  ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.789      ; 1.749      ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'LCD_Display:u1|CLK_400HZ'                                                                                                        ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; 0.694 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DROP_LCD_E    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.749      ;
; 0.694 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.HOLD          ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.749      ;
; 0.694 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET1        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.749      ;
; 0.694 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.LINE2         ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.749      ;
; 0.694 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RETURN_HOME   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.749      ;
; 0.694 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.MODE_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.749      ;
; 0.694 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.Print_String  ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.789      ; 1.749      ;
; 0.701 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET3        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.790      ;
; 0.701 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_ON    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.790      ;
; 0.713 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET2        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.802      ;
; 0.713 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.FUNC_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.802      ;
; 0.713 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_OFF   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.802      ;
; 0.713 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_CLEAR ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.823      ; 1.802      ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                                           ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.040 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.273 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_400HZ           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.539      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
; 1.519 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 1.790      ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.459 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.314      ; 1.539      ;
; 1.459 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.314      ; 1.539      ;
; 1.459 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.314      ; 1.539      ;
; 1.459 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.314      ; 1.539      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.475 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.435     ; 1.306      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
; 3.668 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.498      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LCD_Display:u1|CLK_400HZ'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_E                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_E                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DROP_LCD_E           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DROP_LCD_E           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.LINE2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.LINE2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.Print_String         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.Print_String         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RETURN_HOME          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[3]|clk                  ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[7]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[7]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanRdy~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanRdy~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; StartBitDetected       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; StartBitDetected       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; skipNextBit~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; skipNextBit~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[0]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[0]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[1]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[1]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[2]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[2]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[3]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[3]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[4]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[4]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[5]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[5]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[6]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[6]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[7]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[7]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanRdy~reg0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanRdy~reg0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; StartBitDetected|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; StartBitDetected|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~1|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~1|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[0]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[0]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[1]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[1]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[2]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[2]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[3]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[3]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[4]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[4]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[5]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[5]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[7]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[7]~reg0|clk     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'keyPressed~0'                                                                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed~0|regout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed~0|regout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[5]|clk            ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Clock                            ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Clock                            ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Clock|clk                        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Clock|clk                        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; PS2_CLK   ; CLOCK_27                       ; 4.384 ; 4.384 ; Rise       ; CLOCK_27                       ;
; KEY[*]    ; Clock                          ; 6.932 ; 6.932 ; Rise       ; Clock                          ;
;  KEY[0]   ; Clock                          ; 6.932 ; 6.932 ; Rise       ; Clock                          ;
; PS2_DAT   ; Clock                          ; 5.335 ; 5.335 ; Rise       ; Clock                          ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.150 ; 5.150 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.899 ; 5.899 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.899 ; 5.899 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; LCD_Display:u1|CLK_400HZ       ; 5.648 ; 5.648 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[0]    ; LCD_Display:u1|CLK_400HZ       ; 5.164 ; 5.164 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[1]    ; LCD_Display:u1|CLK_400HZ       ; 5.648 ; 5.648 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; SW[*]     ; keyPressed~0                   ; 4.196 ; 4.196 ; Rise       ; keyPressed~0                   ;
;  SW[0]    ; keyPressed~0                   ; 4.196 ; 4.196 ; Rise       ; keyPressed~0                   ;
;  SW[1]    ; keyPressed~0                   ; 3.992 ; 3.992 ; Rise       ; keyPressed~0                   ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; PS2_CLK   ; CLOCK_27                       ; -4.154 ; -4.154 ; Rise       ; CLOCK_27                       ;
; KEY[*]    ; Clock                          ; -3.708 ; -3.708 ; Rise       ; Clock                          ;
;  KEY[0]   ; Clock                          ; -3.708 ; -3.708 ; Rise       ; Clock                          ;
; PS2_DAT   ; Clock                          ; -3.858 ; -3.858 ; Rise       ; Clock                          ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.219 ; -4.219 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.862 ; -4.862 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.862 ; -4.862 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; LCD_Display:u1|CLK_400HZ       ; -0.245 ; -0.245 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[0]    ; LCD_Display:u1|CLK_400HZ       ; -0.245 ; -0.245 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[1]    ; LCD_Display:u1|CLK_400HZ       ; -0.954 ; -0.954 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; SW[*]     ; keyPressed~0                   ; -1.209 ; -1.209 ; Rise       ; keyPressed~0                   ;
;  SW[0]    ; keyPressed~0                   ; -1.531 ; -1.531 ; Rise       ; keyPressed~0                   ;
;  SW[1]    ; keyPressed~0                   ; -1.209 ; -1.209 ; Rise       ; keyPressed~0                   ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; ScanCode[*]  ; Clock                          ; 8.605  ; 8.605  ; Rise       ; Clock                          ;
;  ScanCode[0] ; Clock                          ; 8.072  ; 8.072  ; Rise       ; Clock                          ;
;  ScanCode[1] ; Clock                          ; 8.147  ; 8.147  ; Rise       ; Clock                          ;
;  ScanCode[2] ; Clock                          ; 8.107  ; 8.107  ; Rise       ; Clock                          ;
;  ScanCode[3] ; Clock                          ; 8.310  ; 8.310  ; Rise       ; Clock                          ;
;  ScanCode[4] ; Clock                          ; 8.079  ; 8.079  ; Rise       ; Clock                          ;
;  ScanCode[5] ; Clock                          ; 8.128  ; 8.128  ; Rise       ; Clock                          ;
;  ScanCode[6] ; Clock                          ; 8.605  ; 8.605  ; Rise       ; Clock                          ;
;  ScanCode[7] ; Clock                          ; 7.938  ; 7.938  ; Rise       ; Clock                          ;
; ScanRdy      ; Clock                          ; 7.808  ; 7.808  ; Rise       ; Clock                          ;
; period[*]    ; Clock                          ; 7.443  ; 7.443  ; Rise       ; Clock                          ;
;  period[0]   ; Clock                          ; 7.432  ; 7.432  ; Rise       ; Clock                          ;
;  period[1]   ; Clock                          ; 7.443  ; 7.443  ; Rise       ; Clock                          ;
;  period[2]   ; Clock                          ; 7.408  ; 7.408  ; Rise       ; Clock                          ;
;  period[3]   ; Clock                          ; 6.948  ; 6.948  ; Rise       ; Clock                          ;
;  period[4]   ; Clock                          ; 7.187  ; 7.187  ; Rise       ; Clock                          ;
;  period[5]   ; Clock                          ; 6.956  ; 6.956  ; Rise       ; Clock                          ;
;  period[6]   ; Clock                          ; 7.398  ; 7.398  ; Rise       ; Clock                          ;
;  period[7]   ; Clock                          ; 7.418  ; 7.418  ; Rise       ; Clock                          ;
; skipNextBit  ; Clock                          ; 7.823  ; 7.823  ; Rise       ; Clock                          ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 13.003 ; 13.003 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.192 ; 10.192 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.599  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; LCD_DATA[*]  ; LCD_Display:u1|CLK_400HZ       ; 10.287 ; 10.287 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[0] ; LCD_Display:u1|CLK_400HZ       ; 9.209  ; 9.209  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[1] ; LCD_Display:u1|CLK_400HZ       ; 10.287 ; 10.287 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[2] ; LCD_Display:u1|CLK_400HZ       ; 10.029 ; 10.029 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[3] ; LCD_Display:u1|CLK_400HZ       ; 8.399  ; 8.399  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[4] ; LCD_Display:u1|CLK_400HZ       ; 8.874  ; 8.874  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[5] ; LCD_Display:u1|CLK_400HZ       ; 8.757  ; 8.757  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[6] ; LCD_Display:u1|CLK_400HZ       ; 8.893  ; 8.893  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[7] ; LCD_Display:u1|CLK_400HZ       ; 9.104  ; 9.104  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_EN       ; LCD_Display:u1|CLK_400HZ       ; 8.969  ; 8.969  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_RS       ; LCD_Display:u1|CLK_400HZ       ; 8.587  ; 8.587  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ; 6.211  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ;        ; 6.493  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ; 6.211  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ;        ; 6.211  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ; 14.993 ; 14.993 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ;        ; 6.211  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ; 5.188  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ;        ; 5.188  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT   ; audio_clock:u4|oAUD_BCK        ; 14.658 ; 14.658 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK      ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK      ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; ScanCode[*]  ; Clock                          ; 7.938  ; 7.938  ; Rise       ; Clock                          ;
;  ScanCode[0] ; Clock                          ; 8.072  ; 8.072  ; Rise       ; Clock                          ;
;  ScanCode[1] ; Clock                          ; 8.147  ; 8.147  ; Rise       ; Clock                          ;
;  ScanCode[2] ; Clock                          ; 8.107  ; 8.107  ; Rise       ; Clock                          ;
;  ScanCode[3] ; Clock                          ; 8.310  ; 8.310  ; Rise       ; Clock                          ;
;  ScanCode[4] ; Clock                          ; 8.079  ; 8.079  ; Rise       ; Clock                          ;
;  ScanCode[5] ; Clock                          ; 8.128  ; 8.128  ; Rise       ; Clock                          ;
;  ScanCode[6] ; Clock                          ; 8.605  ; 8.605  ; Rise       ; Clock                          ;
;  ScanCode[7] ; Clock                          ; 7.938  ; 7.938  ; Rise       ; Clock                          ;
; ScanRdy      ; Clock                          ; 7.808  ; 7.808  ; Rise       ; Clock                          ;
; period[*]    ; Clock                          ; 6.948  ; 6.948  ; Rise       ; Clock                          ;
;  period[0]   ; Clock                          ; 7.432  ; 7.432  ; Rise       ; Clock                          ;
;  period[1]   ; Clock                          ; 7.443  ; 7.443  ; Rise       ; Clock                          ;
;  period[2]   ; Clock                          ; 7.408  ; 7.408  ; Rise       ; Clock                          ;
;  period[3]   ; Clock                          ; 6.948  ; 6.948  ; Rise       ; Clock                          ;
;  period[4]   ; Clock                          ; 7.187  ; 7.187  ; Rise       ; Clock                          ;
;  period[5]   ; Clock                          ; 6.956  ; 6.956  ; Rise       ; Clock                          ;
;  period[6]   ; Clock                          ; 7.398  ; 7.398  ; Rise       ; Clock                          ;
;  period[7]   ; Clock                          ; 7.418  ; 7.418  ; Rise       ; Clock                          ;
; skipNextBit  ; Clock                          ; 7.823  ; 7.823  ; Rise       ; Clock                          ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 11.378 ; 7.599  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.192 ; 10.192 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.599  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; LCD_DATA[*]  ; LCD_Display:u1|CLK_400HZ       ; 8.399  ; 8.399  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[0] ; LCD_Display:u1|CLK_400HZ       ; 9.209  ; 9.209  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[1] ; LCD_Display:u1|CLK_400HZ       ; 10.287 ; 10.287 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[2] ; LCD_Display:u1|CLK_400HZ       ; 10.029 ; 10.029 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[3] ; LCD_Display:u1|CLK_400HZ       ; 8.399  ; 8.399  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[4] ; LCD_Display:u1|CLK_400HZ       ; 8.874  ; 8.874  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[5] ; LCD_Display:u1|CLK_400HZ       ; 8.757  ; 8.757  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[6] ; LCD_Display:u1|CLK_400HZ       ; 8.893  ; 8.893  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[7] ; LCD_Display:u1|CLK_400HZ       ; 9.104  ; 9.104  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_EN       ; LCD_Display:u1|CLK_400HZ       ; 8.969  ; 8.969  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_RS       ; LCD_Display:u1|CLK_400HZ       ; 8.587  ; 8.587  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ; 6.211  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ;        ; 6.493  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ; 6.211  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ;        ; 6.211  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ; 6.493  ; 8.620  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ;        ; 6.211  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ; 5.188  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ;        ; 5.188  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT   ; audio_clock:u4|oAUD_BCK        ; 10.867 ; 10.867 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK      ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK      ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;    ;    ; 5.611 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;    ;    ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;    ;    ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;    ;    ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;    ;    ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.702 ;    ;    ; 5.702 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;    ;    ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.279 ;    ;    ; 6.279 ;
; SW[8]      ; LEDR[8]     ; 5.868 ;    ;    ; 5.868 ;
; SW[9]      ; LEDR[9]     ; 6.210 ;    ;    ; 6.210 ;
; SW[10]     ; LEDR[10]    ; 5.680 ;    ;    ; 5.680 ;
; SW[11]     ; LEDR[11]    ; 5.638 ;    ;    ; 5.638 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;    ;    ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.601 ;    ;    ; 9.601 ;
; SW[14]     ; LEDR[14]    ; 9.634 ;    ;    ; 9.634 ;
; SW[15]     ; LEDR[15]    ; 9.404 ;    ;    ; 9.404 ;
; SW[16]     ; LEDR[16]    ; 9.765 ;    ;    ; 9.765 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;    ;    ; 9.593 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;    ;    ; 5.611 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;    ;    ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;    ;    ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;    ;    ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;    ;    ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.702 ;    ;    ; 5.702 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;    ;    ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.279 ;    ;    ; 6.279 ;
; SW[8]      ; LEDR[8]     ; 5.868 ;    ;    ; 5.868 ;
; SW[9]      ; LEDR[9]     ; 6.210 ;    ;    ; 6.210 ;
; SW[10]     ; LEDR[10]    ; 5.680 ;    ;    ; 5.680 ;
; SW[11]     ; LEDR[11]    ; 5.638 ;    ;    ; 5.638 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;    ;    ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.601 ;    ;    ; 9.601 ;
; SW[14]     ; LEDR[14]    ; 9.634 ;    ;    ; 9.634 ;
; SW[15]     ; LEDR[15]    ; 9.404 ;    ;    ; 9.404 ;
; SW[16]     ; LEDR[16]    ; 9.765 ;    ;    ; 9.765 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;    ;    ; 9.593 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; LCD_Display:u1|CLK_400HZ       ; -2.078 ; -17.638       ;
; keyPressed~0                   ; -1.952 ; -11.712       ;
; Clock                          ; -1.694 ; -12.572       ;
; audio_clock:u4|LRCK_1X         ; -1.523 ; -12.184       ;
; CLOCK_50                       ; -0.705 ; -26.389       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.604 ; -21.196       ;
; p1|altpll_component|pll|clk[1] ; -0.179 ; -0.358        ;
; audio_clock:u4|oAUD_BCK        ; 0.501  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.582 ; -3.163        ;
; audio_clock:u4|LRCK_1X         ; -0.840 ; -6.720        ;
; p1|altpll_component|pll|clk[1] ; 0.064  ; 0.000         ;
; Clock                          ; 0.215  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; LCD_Display:u1|CLK_400HZ       ; 0.215  ; 0.000         ;
; audio_clock:u4|oAUD_BCK        ; 0.215  ; 0.000         ;
; keyPressed~0                   ; 0.407  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -2.432 ; -33.962       ;
; audio_clock:u4|oAUD_BCK        ; -0.229 ; -0.916        ;
; CLOCK_50                       ; 0.083  ; 0.000         ;
; LCD_Display:u1|CLK_400HZ       ; 0.426  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; LCD_Display:u1|CLK_400HZ       ; 0.438 ; 0.000         ;
; CLOCK_50                       ; 0.585 ; 0.000         ;
; audio_clock:u4|oAUD_BCK        ; 1.109 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.231 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -60.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; LCD_Display:u1|CLK_400HZ       ; -0.500 ; -38.000       ;
; Clock                          ; -0.500 ; -24.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -8.000        ;
; keyPressed~0                   ; -0.500 ; -6.000        ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -4.000        ;
; CLOCK_27                       ; 17.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LCD_Display:u1|CLK_400HZ'                                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.078 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.400      ; 3.510      ;
; -2.064 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.400      ; 3.496      ;
; -2.063 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.400      ; 3.495      ;
; -2.020 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.396      ; 3.448      ;
; -2.006 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.396      ; 3.434      ;
; -2.005 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.396      ; 3.433      ;
; -2.003 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.400      ; 3.435      ;
; -1.986 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.421      ;
; -1.972 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.407      ;
; -1.970 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.405      ;
; -1.959 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.400      ; 3.391      ;
; -1.945 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.396      ; 3.373      ;
; -1.932 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.400      ; 3.364      ;
; -1.928 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.396      ; 3.356      ;
; -1.911 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.346      ;
; -1.909 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.344      ;
; -1.901 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.396      ; 3.329      ;
; -1.900 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.335      ;
; -1.878 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.289      ;
; -1.877 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.312      ;
; -1.875 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.310      ;
; -1.873 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.284      ;
; -1.871 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.306      ;
; -1.867 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.302      ;
; -1.865 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.300      ;
; -1.851 ; noteIndex[1]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.286      ;
; -1.817 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.228      ;
; -1.812 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.223      ;
; -1.790 ; noteIndex[4]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.225      ;
; -1.783 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.194      ;
; -1.778 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.189      ;
; -1.773 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.184      ;
; -1.770 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.205      ;
; -1.768 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.179      ;
; -1.756 ; noteIndex[0]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.191      ;
; -1.755 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.166      ;
; -1.750 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.161      ;
; -1.750 ; noteIndex[2]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.185      ;
; -1.747 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.021      ; 2.800      ;
; -1.746 ; noteIndex[3]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.181      ;
; -1.722 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.021      ; 2.775      ;
; -1.708 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.021      ; 2.761      ;
; -1.704 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.017      ; 2.753      ;
; -1.693 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.017      ; 2.742      ;
; -1.687 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.743      ;
; -1.685 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.741      ;
; -1.676 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.732      ;
; -1.674 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.730      ;
; -1.669 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.021      ; 2.722      ;
; -1.669 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.080      ;
; -1.664 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.017      ; 2.713      ;
; -1.664 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.379      ; 3.075      ;
; -1.642 ; noteIndex[5]                      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; keyPressed~0             ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.403      ; 3.077      ;
; -1.637 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[0]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.021      ; 2.690      ;
; -1.614 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.670      ;
; -1.611 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.017      ; 2.660      ;
; -1.598 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.654      ;
; -1.593 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.625      ;
; -1.588 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.620      ;
; -1.582 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.614      ;
; -1.579 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[3]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.017      ; 2.628      ;
; -1.577 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.609      ;
; -1.566 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.622      ;
; -1.555 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.611      ;
; -1.529 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.585      ;
; -1.519 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.575      ;
; -1.504 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.536      ;
; -1.499 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.531      ;
; -1.477 ; LCD_Display:u1|CHAR_COUNT[3]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.533      ;
; -1.430 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[2]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.486      ;
; -1.428 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[1]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.484      ;
; -1.425 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.457      ;
; -1.420 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.452      ;
; -1.398 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.454      ;
; -1.340 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.372      ;
; -1.335 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 2.367      ;
; -1.309 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.024      ; 2.365      ;
; -0.692 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.712      ;
; -0.682 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.702      ;
; -0.615 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.635      ;
; -0.610 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.630      ;
; -0.577 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.597      ;
; -0.564 ; LCD_Display:u1|state.LINE2        ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.608      ;
; -0.562 ; LCD_Display:u1|state.LINE2        ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.606      ;
; -0.557 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|next_command.RETURN_HOME  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.577      ;
; -0.551 ; LCD_Display:u1|state.Print_String ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.595      ;
; -0.549 ; LCD_Display:u1|state.Print_String ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.593      ;
; -0.510 ; LCD_Display:u1|state.LINE2        ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.036      ; 1.578      ;
; -0.496 ; LCD_Display:u1|CHAR_COUNT[4]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.516      ;
; -0.481 ; LCD_Display:u1|state.RETURN_HOME  ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.525      ;
; -0.479 ; LCD_Display:u1|state.RETURN_HOME  ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.523      ;
; -0.469 ; LCD_Display:u1|state.HOLD         ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.036      ; 1.537      ;
; -0.458 ; LCD_Display:u1|CHAR_COUNT[0]      ; LCD_Display:u1|next_command.Print_String ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.478      ;
; -0.448 ; LCD_Display:u1|state.DROP_LCD_E   ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.036      ; 1.516      ;
; -0.431 ; LCD_Display:u1|state.MODE_SET     ; LCD_Display:u1|DATA_BUS_VALUE[5]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.475      ;
; -0.429 ; LCD_Display:u1|state.MODE_SET     ; LCD_Display:u1|DATA_BUS_VALUE[4]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.012      ; 1.473      ;
; -0.396 ; LCD_Display:u1|DATA_BUS_VALUE[6]  ; LCD_Display:u1|DATA_BUS_VALUE[6]         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 1.428      ;
; -0.386 ; LCD_Display:u1|CHAR_COUNT[2]      ; LCD_Display:u1|next_command.LINE2        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; -0.012     ; 1.406      ;
; -0.381 ; LCD_Display:u1|CHAR_COUNT[1]      ; LCD_Display:u1|CHAR_COUNT[1]             ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.000      ; 1.413      ;
; -0.375 ; LCD_Display:u1|state.HOLD         ; LCD_Display:u1|state.DISPLAY_CLEAR       ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.029      ; 1.436      ;
+--------+-----------------------------------+------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'keyPressed~0'                                                                                ;
+--------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; -1.952 ; noteIndex[2]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.984      ;
; -1.952 ; noteIndex[2]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.984      ;
; -1.952 ; noteIndex[2]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.984      ;
; -1.952 ; noteIndex[2]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.984      ;
; -1.952 ; noteIndex[2]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.984      ;
; -1.952 ; noteIndex[2]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.984      ;
; -1.931 ; noteIndex[3]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.963      ;
; -1.931 ; noteIndex[3]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.963      ;
; -1.931 ; noteIndex[3]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.963      ;
; -1.931 ; noteIndex[3]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.963      ;
; -1.931 ; noteIndex[3]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.963      ;
; -1.931 ; noteIndex[3]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.963      ;
; -1.916 ; noteIndex[4]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.948      ;
; -1.916 ; noteIndex[4]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.948      ;
; -1.916 ; noteIndex[4]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.948      ;
; -1.916 ; noteIndex[4]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.948      ;
; -1.916 ; noteIndex[4]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.948      ;
; -1.916 ; noteIndex[4]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; noteIndex[0]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.944      ;
; -1.912 ; noteIndex[0]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.944      ;
; -1.912 ; noteIndex[0]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.944      ;
; -1.912 ; noteIndex[0]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.944      ;
; -1.912 ; noteIndex[0]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.944      ;
; -1.912 ; noteIndex[0]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.944      ;
; -1.882 ; noteIndex[1]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.914      ;
; -1.882 ; noteIndex[1]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.914      ;
; -1.882 ; noteIndex[1]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.914      ;
; -1.882 ; noteIndex[1]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.914      ;
; -1.882 ; noteIndex[1]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.914      ;
; -1.882 ; noteIndex[1]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.914      ;
; -1.842 ; noteIndex[5]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.874      ;
; -1.842 ; noteIndex[5]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.874      ;
; -1.842 ; noteIndex[5]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.874      ;
; -1.842 ; noteIndex[5]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.874      ;
; -1.842 ; noteIndex[5]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.874      ;
; -1.842 ; noteIndex[5]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 1.000        ; 0.000      ; 2.874      ;
; -0.700 ; ScanCode[1]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.480      ;
; -0.700 ; ScanCode[1]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.480      ;
; -0.700 ; ScanCode[1]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.480      ;
; -0.700 ; ScanCode[1]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.480      ;
; -0.700 ; ScanCode[1]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.480      ;
; -0.700 ; ScanCode[1]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.480      ;
; -0.680 ; ScanCode[4]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.460      ;
; -0.680 ; ScanCode[4]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.460      ;
; -0.680 ; ScanCode[4]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.460      ;
; -0.680 ; ScanCode[4]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.460      ;
; -0.680 ; ScanCode[4]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.460      ;
; -0.680 ; ScanCode[4]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.460      ;
; -0.628 ; ScanCode[2]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.408      ;
; -0.628 ; ScanCode[2]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.408      ;
; -0.628 ; ScanCode[2]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.408      ;
; -0.628 ; ScanCode[2]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.408      ;
; -0.628 ; ScanCode[2]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.408      ;
; -0.628 ; ScanCode[2]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.408      ;
; -0.624 ; ScanCode[3]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.404      ;
; -0.624 ; ScanCode[3]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.404      ;
; -0.624 ; ScanCode[3]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.404      ;
; -0.624 ; ScanCode[3]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.404      ;
; -0.624 ; ScanCode[3]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.404      ;
; -0.624 ; ScanCode[3]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.404      ;
; -0.592 ; ScanCode[0]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.372      ;
; -0.592 ; ScanCode[0]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.372      ;
; -0.592 ; ScanCode[0]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.372      ;
; -0.592 ; ScanCode[0]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.372      ;
; -0.592 ; ScanCode[0]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.372      ;
; -0.592 ; ScanCode[0]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.372      ;
; -0.522 ; ScanCode[5]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.302      ;
; -0.522 ; ScanCode[5]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.302      ;
; -0.522 ; ScanCode[5]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.302      ;
; -0.522 ; ScanCode[5]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.302      ;
; -0.522 ; ScanCode[5]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.302      ;
; -0.522 ; ScanCode[5]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.302      ;
; -0.432 ; ScanCode[7]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.212      ;
; -0.432 ; ScanCode[7]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.212      ;
; -0.432 ; ScanCode[7]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.212      ;
; -0.432 ; ScanCode[7]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.212      ;
; -0.432 ; ScanCode[7]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.212      ;
; -0.432 ; ScanCode[7]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 1.212      ;
; -0.194 ; ScanCode[6]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 0.974      ;
; -0.194 ; ScanCode[6]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 0.974      ;
; -0.194 ; ScanCode[6]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 0.974      ;
; -0.194 ; ScanCode[6]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 0.974      ;
; -0.194 ; ScanCode[6]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 0.974      ;
; -0.194 ; ScanCode[6]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 1.000        ; -0.252     ; 0.974      ;
+--------+------------------+--------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                        ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.694 ; ScanCode[2]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.518      ;
; -1.584 ; BitCount[0]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.408      ;
; -1.566 ; ScanCode[5]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.390      ;
; -1.513 ; ScanCode[3]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.337      ;
; -1.503 ; ScanCode[1]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.327      ;
; -1.465 ; BitCount[3]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.204     ; 1.293      ;
; -1.452 ; BitCount[2]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.276      ;
; -1.446 ; BitCount[1]      ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.270      ;
; -1.381 ; ScanCode[7]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.205      ;
; -1.334 ; ScanCode[0]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.158      ;
; -1.334 ; ScanCode[6]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.158      ;
; -1.330 ; ScanCode[4]~reg0 ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.208     ; 1.154      ;
; -1.265 ; StartBitDetected ; keyPressed~1   ; Clock        ; Clock       ; 1.000        ; -1.205     ; 1.092      ;
; -1.105 ; ScanCode[2]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.139      ;
; -1.105 ; ScanCode[2]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.139      ;
; -1.105 ; ScanCode[2]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.139      ;
; -1.105 ; ScanCode[2]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.139      ;
; -1.082 ; ScanCode[2]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.116      ;
; -1.021 ; ScanCode[2]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.055      ;
; -1.021 ; ScanCode[2]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.055      ;
; -1.021 ; ScanCode[2]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.055      ;
; -0.995 ; BitCount[0]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.029      ;
; -0.995 ; BitCount[0]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.029      ;
; -0.995 ; BitCount[0]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.029      ;
; -0.995 ; BitCount[0]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.029      ;
; -0.993 ; ScanCode[5]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.027      ;
; -0.993 ; ScanCode[5]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.027      ;
; -0.993 ; ScanCode[5]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.027      ;
; -0.993 ; ScanCode[5]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.027      ;
; -0.970 ; ScanCode[5]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.002      ; 2.004      ;
; -0.956 ; ScanCode[1]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.990      ;
; -0.912 ; ScanCode[3]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.946      ;
; -0.911 ; BitCount[0]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.945      ;
; -0.911 ; BitCount[0]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.945      ;
; -0.911 ; BitCount[0]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.945      ;
; -0.909 ; ScanCode[5]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.943      ;
; -0.909 ; ScanCode[5]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.943      ;
; -0.909 ; ScanCode[5]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.943      ;
; -0.908 ; ScanCode[3]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.942      ;
; -0.899 ; ScanCode[3]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.933      ;
; -0.892 ; BitCount[3]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 1.930      ;
; -0.892 ; BitCount[3]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 1.930      ;
; -0.892 ; BitCount[3]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 1.930      ;
; -0.892 ; BitCount[3]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 1.930      ;
; -0.892 ; ScanCode[0]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.926      ;
; -0.892 ; ScanCode[1]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.926      ;
; -0.891 ; ScanCode[3]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.925      ;
; -0.883 ; StartBitDetected ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.005      ; 1.920      ;
; -0.883 ; StartBitDetected ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.005      ; 1.920      ;
; -0.883 ; StartBitDetected ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.005      ; 1.920      ;
; -0.883 ; StartBitDetected ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.005      ; 1.920      ;
; -0.878 ; ScanCode[3]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.912      ;
; -0.858 ; ScanCode[1]~reg0 ; keyPressed~0   ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.892      ;
; -0.857 ; BitCount[1]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.891      ;
; -0.857 ; BitCount[1]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.891      ;
; -0.857 ; BitCount[1]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.891      ;
; -0.857 ; BitCount[1]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.891      ;
; -0.855 ; ScanCode[1]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.889      ;
; -0.855 ; ScanCode[1]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.889      ;
; -0.847 ; ScanCode[6]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.881      ;
; -0.828 ; ScanCode[0]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.862      ;
; -0.808 ; ScanCode[7]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.842      ;
; -0.808 ; ScanCode[7]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.842      ;
; -0.808 ; ScanCode[7]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.842      ;
; -0.808 ; ScanCode[7]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.842      ;
; -0.808 ; BitCount[3]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; BitCount[3]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 1.846      ;
; -0.808 ; BitCount[3]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.006      ; 1.846      ;
; -0.804 ; BitCount[2]      ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.838      ;
; -0.804 ; BitCount[2]      ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.838      ;
; -0.804 ; BitCount[2]      ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.838      ;
; -0.804 ; BitCount[2]      ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.838      ;
; -0.799 ; StartBitDetected ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.005      ; 1.836      ;
; -0.799 ; StartBitDetected ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.005      ; 1.836      ;
; -0.799 ; StartBitDetected ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.005      ; 1.836      ;
; -0.783 ; ScanCode[6]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.817      ;
; -0.781 ; ScanCode[3]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.815      ;
; -0.781 ; ScanCode[3]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.815      ;
; -0.781 ; ScanCode[3]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.815      ;
; -0.773 ; BitCount[1]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.807      ;
; -0.773 ; BitCount[1]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.807      ;
; -0.773 ; BitCount[1]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.807      ;
; -0.771 ; ScanCode[1]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.805      ;
; -0.771 ; ScanCode[1]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.805      ;
; -0.771 ; ScanCode[1]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.805      ;
; -0.767 ; ScanCode[4]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.801      ;
; -0.761 ; ScanCode[0]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.795      ;
; -0.757 ; ScanCode[4]~reg0 ; period[0]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.791      ;
; -0.757 ; ScanCode[4]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.791      ;
; -0.757 ; ScanCode[4]~reg0 ; period[5]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.791      ;
; -0.745 ; ScanCode[0]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.779      ;
; -0.724 ; ScanCode[7]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.758      ;
; -0.724 ; ScanCode[7]~reg0 ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.758      ;
; -0.724 ; ScanCode[7]~reg0 ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.758      ;
; -0.720 ; BitCount[2]      ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.754      ;
; -0.720 ; BitCount[2]      ; period[3]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.754      ;
; -0.720 ; BitCount[2]      ; period[7]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.754      ;
; -0.686 ; ScanCode[6]~reg0 ; period[1]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.720      ;
; -0.686 ; ScanCode[6]~reg0 ; period[4]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.720      ;
; -0.673 ; ScanCode[4]~reg0 ; period[2]~reg0 ; Clock        ; Clock       ; 1.000        ; 0.002      ; 1.707      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                    ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; -1.523 ; period[1]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.523 ; period[1]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.523 ; period[1]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.523 ; period[1]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.523 ; period[1]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.523 ; period[1]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.523 ; period[1]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.523 ; period[1]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.939      ;
; -1.476 ; period[2]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.476 ; period[2]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.476 ; period[2]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.476 ; period[2]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.476 ; period[2]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.476 ; period[2]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.476 ; period[2]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.476 ; period[2]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.892      ;
; -1.474 ; period[0]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.474 ; period[0]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.474 ; period[0]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.474 ; period[0]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.474 ; period[0]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.474 ; period[0]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.474 ; period[0]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.474 ; period[0]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.890      ;
; -1.451 ; period[3]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.451 ; period[3]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.451 ; period[3]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.451 ; period[3]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.451 ; period[3]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.451 ; period[3]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.451 ; period[3]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.451 ; period[3]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.867      ;
; -1.416 ; period[4]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.416 ; period[4]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.416 ; period[4]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.416 ; period[4]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.416 ; period[4]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.416 ; period[4]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.416 ; period[4]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.416 ; period[4]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.832      ;
; -1.393 ; period[5]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.393 ; period[5]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.393 ; period[5]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.393 ; period[5]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.393 ; period[5]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.393 ; period[5]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.393 ; period[5]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.393 ; period[5]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.809      ;
; -1.251 ; period[7]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -1.251 ; period[7]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -1.251 ; period[7]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -1.251 ; period[7]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -1.251 ; period[7]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -1.251 ; period[7]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -1.251 ; period[7]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -1.251 ; period[7]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; 0.500        ; -0.116     ; 1.667      ;
; -0.594 ; index[2]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.594 ; index[2]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.594 ; index[2]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.594 ; index[2]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.594 ; index[2]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.594 ; index[2]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.594 ; index[2]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.594 ; index[2]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.626      ;
; -0.557 ; index[0]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.557 ; index[0]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.557 ; index[0]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.557 ; index[0]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.557 ; index[0]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.557 ; index[0]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.557 ; index[0]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.557 ; index[0]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.589      ;
; -0.550 ; index[3]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; index[3]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; index[3]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; index[3]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; index[3]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; index[3]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; index[3]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; index[3]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.582      ;
; -0.524 ; index[1]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.524 ; index[1]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.524 ; index[1]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.524 ; index[1]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.524 ; index[1]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.524 ; index[1]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.524 ; index[1]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.524 ; index[1]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.556      ;
; -0.517 ; index[4]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; index[4]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; index[4]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; index[4]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; index[4]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; index[4]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; index[4]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.517 ; index[4]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.549      ;
; -0.431 ; index[6]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; index[6]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; index[6]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.463      ;
; -0.431 ; index[6]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.463      ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.705 ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.737      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.702 ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.739      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.680 ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.717      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.643 ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.675      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.627 ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.664      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.659      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.578 ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.615      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.575 ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.607      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.570 ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.602      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.564 ; LCD_Display:u1|CLK_COUNT_400HZ[6] ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.601      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.563 ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.600      ;
; -0.561 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.598      ;
; -0.561 ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 1.598      ;
+--------+-----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.604 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.637      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.600 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.633      ;
; -0.590 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.623      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.585 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.618      ;
; -0.504 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.538      ;
; -0.504 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.538      ;
; -0.504 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.538      ;
; -0.504 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.538      ;
; -0.504 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.537      ;
; -0.503 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.537      ;
; -0.503 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.537      ;
; -0.500 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.532      ;
; -0.485 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.517      ;
; -0.485 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.517      ;
; -0.485 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.510      ;
; -0.481 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.510      ;
; -0.481 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.510      ;
; -0.481 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.510      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.497      ;
; -0.463 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.497      ;
; -0.463 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.497      ;
; -0.463 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.497      ;
; -0.463 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.497      ;
; -0.462 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.496      ;
; -0.462 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.496      ;
; -0.444 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.476      ;
; -0.444 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.478      ;
; -0.444 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.478      ;
; -0.444 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.478      ;
; -0.444 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.478      ;
; -0.443 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.477      ;
; -0.443 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.477      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.469      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.469      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.469      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.469      ;
; -0.425 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.457      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.455      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.455      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.455      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.455      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.450      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.450      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.450      ;
; -0.421 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.450      ;
; -0.420 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.454      ;
; -0.420 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.454      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.410 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.443      ;
; -0.408 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.442      ;
; -0.408 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.442      ;
; -0.408 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.442      ;
; -0.408 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.442      ;
; -0.407 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]            ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.441      ;
; -0.407 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]             ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.441      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.179 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.010      ; 0.367      ;
; -0.179 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.010      ; 0.367      ;
; -0.179 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.010      ; 0.367      ;
; -0.179 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.010      ; 0.367      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.220      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.380 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.207      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.449 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.138      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.476 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.111      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.532 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.599 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.988      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.704 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.883      ;
; 54.718 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.869      ;
; 54.731 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.856      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.769 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
; 54.800 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.787      ;
; 54.827 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.760      ;
; 54.872 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.715      ;
; 54.883 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.704      ;
; 54.950 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.637      ;
; 54.994 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.593      ;
; 54.997 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.590      ;
; 55.051 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.536      ;
; 55.062 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.525      ;
; 55.063 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.524      ;
; 55.065 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.522      ;
; 55.070 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.517      ;
; 55.114 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.473      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                          ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.501 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.531      ;
; 0.515 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.517      ;
; 0.515 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.517      ;
; 0.629 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.402      ;
; 0.642 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.390      ;
; 0.665 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                              ;
+--------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.582 ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ       ; CLOCK_50    ; 0.000        ; 1.656      ; 0.367      ;
; -1.581 ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.655      ; 0.367      ;
; -1.082 ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ           ; LCD_Display:u1|CLK_400HZ       ; CLOCK_50    ; -0.500       ; 1.656      ; 0.367      ;
; -1.081 ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.655      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[0]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; Reset_Delay:r0|Cont[19]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.355  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359  ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; Reset_Delay:r0|Cont[3]             ; Reset_Delay:r0|Cont[3]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; Reset_Delay:r0|Cont[5]             ; Reset_Delay:r0|Cont[5]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; Reset_Delay:r0|Cont[17]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[12]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; Reset_Delay:r0|Cont[1]             ; Reset_Delay:r0|Cont[1]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[7]             ; Reset_Delay:r0|Cont[7]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[8]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Reset_Delay:r0|Cont[9]             ; Reset_Delay:r0|Cont[9]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Reset_Delay:r0|Cont[18]            ; Reset_Delay:r0|Cont[18]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; Reset_Delay:r0|Cont[0]             ; Reset_Delay:r0|Cont[1]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[2]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; Reset_Delay:r0|Cont[4]             ; Reset_Delay:r0|Cont[4]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; Reset_Delay:r0|Cont[13]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[15]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.437  ; Reset_Delay:r0|Cont[6]             ; Reset_Delay:r0|Cont[6]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.440  ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.448  ; Reset_Delay:r0|Cont[14]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.454  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.606      ;
; 0.493  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; Reset_Delay:r0|Cont[3]             ; Reset_Delay:r0|Cont[4]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; Reset_Delay:r0|Cont[5]             ; Reset_Delay:r0|Cont[6]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; Reset_Delay:r0|Cont[12]            ; Reset_Delay:r0|Cont[13]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.505  ; Reset_Delay:r0|Cont[7]             ; Reset_Delay:r0|Cont[8]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:r0|Cont[8]             ; Reset_Delay:r0|Cont[9]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.507  ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; Reset_Delay:r0|Cont[18]            ; Reset_Delay:r0|Cont[19]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.514  ; Reset_Delay:r0|Cont[2]             ; Reset_Delay:r0|Cont[3]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; Reset_Delay:r0|Cont[4]             ; Reset_Delay:r0|Cont[5]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517  ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Reset_Delay:r0|Cont[13]            ; Reset_Delay:r0|Cont[14]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[16]            ; Reset_Delay:r0|Cont[17]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[15]            ; Reset_Delay:r0|Cont[16]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.528  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.528  ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; Reset_Delay:r0|Cont[5]             ; Reset_Delay:r0|Cont[7]             ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
+--------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                     ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+
; -0.840 ; keyPressed~0   ; index[0] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.840 ; keyPressed~0   ; index[1] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.840 ; keyPressed~0   ; index[2] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.840 ; keyPressed~0   ; index[3] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.840 ; keyPressed~0   ; index[4] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.840 ; keyPressed~0   ; index[5] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.840 ; keyPressed~0   ; index[7] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.840 ; keyPressed~0   ; index[6] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; 0.000        ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[0] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[1] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[2] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[3] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[4] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[5] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[7] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; -0.340 ; keyPressed~0   ; index[6] ; keyPressed~0           ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.762      ; 1.215      ;
; 0.244  ; index[7]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.396      ;
; 0.361  ; index[5]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; index[0]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; index[2]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.516      ;
; 0.372  ; index[3]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; index[6]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; index[1]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; index[4]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.527      ;
; 0.501  ; index[0]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; index[2]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.654      ;
; 0.512  ; index[3]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; index[6]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.665      ;
; 0.514  ; index[1]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; index[4]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.667      ;
; 0.536  ; index[0]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; index[2]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.689      ;
; 0.547  ; index[3]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; index[1]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.701      ;
; 0.554  ; index[5]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.706      ;
; 0.571  ; index[0]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; index[2]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.724      ;
; 0.584  ; index[1]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.736      ;
; 0.589  ; index[5]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.741      ;
; 0.606  ; index[0]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.758      ;
; 0.609  ; index[4]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.761      ;
; 0.619  ; index[1]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.771      ;
; 0.641  ; index[3]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.793      ;
; 0.641  ; index[0]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.793      ;
; 0.644  ; index[4]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.796      ;
; 0.666  ; index[2]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.818      ;
; 0.676  ; index[3]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.828      ;
; 0.701  ; index[2]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.853      ;
; 0.713  ; index[1]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.865      ;
; 0.735  ; index[0]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.887      ;
; 0.748  ; index[1]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.900      ;
; 0.770  ; index[0]       ; index[7] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.922      ;
; 1.131  ; keyPressed~1   ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.131  ; keyPressed~1   ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.131  ; keyPressed~1   ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.131  ; keyPressed~1   ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.131  ; keyPressed~1   ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.131  ; keyPressed~1   ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.131  ; keyPressed~1   ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.131  ; keyPressed~1   ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; 1.094      ; 1.877      ;
; 1.177  ; index[7]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.329      ;
; 1.177  ; index[7]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.329      ;
; 1.177  ; index[7]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.329      ;
; 1.177  ; index[7]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.329      ;
; 1.177  ; index[7]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.329      ;
; 1.177  ; index[7]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.329      ;
; 1.177  ; index[7]       ; index[6] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.329      ;
; 1.244  ; index[5]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.396      ;
; 1.244  ; index[5]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.396      ;
; 1.244  ; index[5]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.396      ;
; 1.244  ; index[5]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.396      ;
; 1.244  ; index[5]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.396      ;
; 1.311  ; index[6]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.311  ; index[6]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.311  ; index[6]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.311  ; index[6]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.311  ; index[6]       ; index[4] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.311  ; index[6]       ; index[5] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.463      ;
; 1.397  ; index[4]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.549      ;
; 1.397  ; index[4]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.549      ;
; 1.397  ; index[4]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.549      ;
; 1.397  ; index[4]       ; index[3] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.549      ;
; 1.404  ; index[1]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.556      ;
; 1.430  ; index[3]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.582      ;
; 1.430  ; index[3]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.582      ;
; 1.430  ; index[3]       ; index[2] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.582      ;
; 1.474  ; index[2]       ; index[0] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.626      ;
; 1.474  ; index[2]       ; index[1] ; audio_clock:u4|LRCK_1X ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.626      ;
; 1.861  ; period[7]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 1.861  ; period[7]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 1.861  ; period[7]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 1.861  ; period[7]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 1.861  ; period[7]~reg0 ; index[4] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 1.861  ; period[7]~reg0 ; index[5] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 1.861  ; period[7]~reg0 ; index[7] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 1.861  ; period[7]~reg0 ; index[6] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.397      ;
; 2.156  ; period[5]~reg0 ; index[0] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.692      ;
; 2.156  ; period[5]~reg0 ; index[1] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.692      ;
; 2.156  ; period[5]~reg0 ; index[2] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.692      ;
; 2.156  ; period[5]~reg0 ; index[3] ; Clock                  ; audio_clock:u4|LRCK_1X ; -0.500       ; -0.116     ; 1.692      ;
+--------+----------------+----------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.064 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.367      ;
; 0.064 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.367      ;
; 0.064 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.367      ;
; 0.064 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.258 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.411      ;
; 0.321 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.473      ;
; 0.365 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.536      ;
; 0.438 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.590      ;
; 0.441 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.593      ;
; 0.485 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.637      ;
; 0.504 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.539 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.693      ;
; 0.552 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.710      ;
; 0.563 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.574 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.589 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.745      ;
; 0.608 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.760      ;
; 0.612 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.624 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.780      ;
; 0.635 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.647 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.663 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.815      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.666 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.820      ;
; 0.682 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.834      ;
; 0.698 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.850      ;
; 0.703 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.855      ;
; 0.704 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.856      ;
; 0.717 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.869      ;
; 0.731 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.731 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.883      ;
; 0.738 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.890      ;
; 0.752 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.904      ;
; 0.752 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.904      ;
; 0.773 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.925      ;
; 0.787 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.939      ;
; 0.808 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.960      ;
; 0.836 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.988      ;
; 0.836 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.988      ;
; 0.836 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.988      ;
; 0.836 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.988      ;
; 0.903 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.055      ;
; 0.903 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.055      ;
; 0.903 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.055      ;
; 0.903 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.055      ;
; 0.903 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.055      ;
; 0.914 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                          ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; StartBitDetected ; StartBitDetected ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCount[0]      ; BitCount[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCount[1]      ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCount[2]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCount[3]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ScanRdy~reg0     ; ScanRdy~reg0     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; BitCount[0]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; BitCount[0]      ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.341 ; ScanCode[2]~reg0 ; ScanCode[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.344 ; ScanCode[3]~reg0 ; ScanCode[2]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.344 ; ScanCode[1]~reg0 ; ScanCode[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.345 ; ScanCode[4]~reg0 ; ScanCode[3]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.497      ;
; 0.346 ; ScanCode[6]~reg0 ; ScanCode[5]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.498      ;
; 0.362 ; BitCount[1]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.447 ; StartBitDetected ; ScanRdy~reg0     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.599      ;
; 0.526 ; ScanCode[5]~reg0 ; ScanCode[4]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.678      ;
; 0.553 ; BitCount[3]      ; StartBitDetected ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.706      ;
; 0.555 ; BitCount[2]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; -0.004     ; 0.703      ;
; 0.555 ; BitCount[3]      ; ScanRdy~reg0     ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.708      ;
; 0.576 ; BitCount[0]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; -0.004     ; 0.724      ;
; 0.588 ; StartBitDetected ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.739      ;
; 0.601 ; BitCount[3]      ; BitCount[0]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.757      ;
; 0.602 ; BitCount[3]      ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.758      ;
; 0.605 ; BitCount[3]      ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.004      ; 0.761      ;
; 0.696 ; BitCount[1]      ; BitCount[3]      ; Clock        ; Clock       ; 0.000        ; -0.004     ; 0.844      ;
; 0.810 ; ScanCode[7]~reg0 ; ScanCode[6]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.962      ;
; 0.867 ; StartBitDetected ; BitCount[0]      ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.022      ;
; 0.867 ; StartBitDetected ; BitCount[1]      ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.022      ;
; 0.867 ; StartBitDetected ; BitCount[2]      ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.022      ;
; 0.936 ; ScanCode[6]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.090      ;
; 0.942 ; StartBitDetected ; ScanCode[3]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.097      ;
; 0.942 ; StartBitDetected ; ScanCode[2]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.097      ;
; 0.942 ; StartBitDetected ; ScanCode[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.097      ;
; 0.942 ; StartBitDetected ; ScanCode[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.097      ;
; 0.942 ; StartBitDetected ; ScanCode[6]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.097      ;
; 0.942 ; StartBitDetected ; ScanCode[5]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.097      ;
; 0.942 ; StartBitDetected ; ScanCode[4]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.097      ;
; 0.973 ; ScanCode[7]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.127      ;
; 0.987 ; ScanCode[7]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.141      ;
; 0.990 ; ScanCode[7]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.144      ;
; 0.991 ; StartBitDetected ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.003      ; 1.146      ;
; 1.013 ; ScanCode[6]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.167      ;
; 1.016 ; ScanCode[5]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.170      ;
; 1.019 ; ScanCode[6]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.173      ;
; 1.052 ; ScanCode[2]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.206      ;
; 1.068 ; ScanCode[4]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.216      ;
; 1.072 ; ScanCode[7]~reg0 ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.224      ;
; 1.072 ; ScanCode[6]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.220      ;
; 1.072 ; ScanCode[0]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.220      ;
; 1.095 ; BitCount[3]      ; ScanCode[3]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.251      ;
; 1.095 ; BitCount[3]      ; ScanCode[2]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.251      ;
; 1.095 ; BitCount[3]      ; ScanCode[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.251      ;
; 1.095 ; BitCount[3]      ; ScanCode[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.251      ;
; 1.095 ; BitCount[3]      ; ScanCode[6]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.251      ;
; 1.095 ; BitCount[3]      ; ScanCode[5]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.251      ;
; 1.095 ; BitCount[3]      ; ScanCode[4]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.251      ;
; 1.110 ; ScanCode[6]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.264      ;
; 1.119 ; ScanCode[7]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.267      ;
; 1.121 ; BitCount[3]      ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.277      ;
; 1.136 ; skipNextBit~reg0 ; ScanCode[7]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.004      ; 1.292      ;
; 1.153 ; ScanCode[1]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.307      ;
; 1.162 ; ScanCode[4]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.316      ;
; 1.174 ; ScanCode[2]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.328      ;
; 1.176 ; ScanCode[2]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.330      ;
; 1.184 ; BitCount[1]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.332      ;
; 1.190 ; BitCount[2]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.338      ;
; 1.203 ; BitCount[3]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.355      ;
; 1.219 ; ScanCode[7]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.373      ;
; 1.222 ; StartBitDetected ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.373      ;
; 1.224 ; ScanCode[7]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.378      ;
; 1.229 ; ScanCode[0]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.383      ;
; 1.238 ; ScanCode[0]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.392      ;
; 1.241 ; ScanCode[1]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.389      ;
; 1.242 ; ScanCode[6]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.396      ;
; 1.245 ; ScanCode[6]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.399      ;
; 1.251 ; ScanCode[3]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.399      ;
; 1.254 ; ScanCode[2]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.408      ;
; 1.257 ; ScanCode[2]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.411      ;
; 1.266 ; ScanCode[5]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.420      ;
; 1.304 ; ScanCode[5]~reg0 ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.452      ;
; 1.309 ; ScanCode[5]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.463      ;
; 1.316 ; ScanCode[0]~reg0 ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.470      ;
; 1.317 ; ScanCode[5]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.471      ;
; 1.319 ; ScanCode[4]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.473      ;
; 1.322 ; BitCount[0]      ; skipNextBit~reg0 ; Clock        ; Clock       ; 0.000        ; -0.004     ; 1.470      ;
; 1.324 ; ScanCode[1]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.478      ;
; 1.330 ; ScanCode[4]~reg0 ; period[0]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.484      ;
; 1.340 ; ScanCode[2]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.494      ;
; 1.350 ; ScanCode[0]~reg0 ; period[2]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.504      ;
; 1.370 ; ScanCode[4]~reg0 ; period[3]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.524      ;
; 1.379 ; ScanCode[7]~reg0 ; period[1]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.533      ;
; 1.382 ; ScanCode[1]~reg0 ; period[7]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.536      ;
; 1.388 ; ScanCode[4]~reg0 ; period[5]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.542      ;
; 1.391 ; StartBitDetected ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.005      ; 1.548      ;
; 1.397 ; BitCount[3]      ; keyPressed~0     ; Clock        ; Clock       ; 0.000        ; 0.006      ; 1.555      ;
; 1.408 ; ScanCode[5]~reg0 ; period[5]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.562      ;
; 1.413 ; ScanCode[1]~reg0 ; period[0]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.567      ;
; 1.417 ; ScanCode[1]~reg0 ; period[5]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.571      ;
; 1.421 ; ScanCode[5]~reg0 ; period[0]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.575      ;
; 1.431 ; ScanCode[5]~reg0 ; period[4]~reg0   ; Clock        ; Clock       ; 0.000        ; 0.002      ; 1.585      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.266 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.418      ;
; 0.273 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.425      ;
; 0.302 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.454      ;
; 0.317 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.470      ;
; 0.318 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.469      ;
; 0.322 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.474      ;
; 0.326 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.478      ;
; 0.339 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.491      ;
; 0.339 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.491      ;
; 0.340 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.492      ;
; 0.341 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.493      ;
; 0.368 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.385 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.389 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.543      ;
; 0.399 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.551      ;
; 0.400 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.551      ;
; 0.400 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.435 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.587      ;
; 0.445 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.594      ;
; 0.449 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.598      ;
; 0.451 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.603      ;
; 0.459 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.611      ;
; 0.469 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.621      ;
; 0.488 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.640      ;
; 0.488 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.640      ;
; 0.491 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.643      ;
; 0.491 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.643      ;
; 0.496 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.650      ;
; 0.500 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.654      ;
; 0.503 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.656      ;
; 0.505 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.658      ;
; 0.506 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.660      ;
; 0.517 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.670      ;
; 0.523 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.536 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.685      ;
; 0.537 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.685      ;
; 0.538 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.686      ;
; 0.539 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.004     ; 0.689      ;
; 0.541 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.696      ;
; 0.549 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.703      ;
; 0.564 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.572 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.728      ;
; 0.579 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.583 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.735      ;
; 0.596 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.745      ;
; 0.599 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.751      ;
; 0.604 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.756      ;
; 0.609 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.767      ;
; 0.615 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.769      ;
; 0.617 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.766      ;
; 0.617 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.771      ;
; 0.621 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.773      ;
; 0.625 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.775      ;
; 0.630 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.780      ;
; 0.633 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.786      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LCD_Display:u1|CLK_400HZ'                                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.215 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.MODE_SET      ; LCD_Display:u1|next_command.MODE_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|LCD_RS                     ; LCD_Display:u1|LCD_RS                     ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|DATA_BUS_VALUE[0]          ; LCD_Display:u1|DATA_BUS_VALUE[0]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|state.FUNC_SET             ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.395      ;
; 0.253 ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.409      ;
; 0.317 ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|state.RESET2               ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.469      ;
; 0.323 ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.475      ;
; 0.335 ; LCD_Display:u1|state.DISPLAY_ON           ; LCD_Display:u1|next_command.MODE_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.487      ;
; 0.364 ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|state.DISPLAY_OFF          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; LCD_Display:u1|state.FUNC_SET             ; LCD_Display:u1|next_command.DISPLAY_OFF   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; LCD_Display:u1|state.DISPLAY_CLEAR        ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.MODE_SET             ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; LCD_Display:u1|state.RESET2               ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; LCD_Display:u1|state.DISPLAY_OFF          ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.LINE2         ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.869      ;
; 0.382 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.RETURN_HOME   ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.869      ;
; 0.382 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.Print_String  ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.869      ;
; 0.382 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.869      ;
; 0.385 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[0]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.368      ; 0.905      ;
; 0.388 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.540      ;
; 0.407 ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|state.RESET3               ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.559      ;
; 0.450 ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|state.DISPLAY_ON           ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.602      ;
; 0.468 ; LCD_Display:u1|state.DISPLAY_OFF          ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; LCD_Display:u1|state.RESET3               ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.622      ;
; 0.470 ; LCD_Display:u1|state.RESET3               ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.622      ;
; 0.473 ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.625      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.RESET2        ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.RESET3        ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.FUNC_SET      ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.DISPLAY_OFF   ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.DISPLAY_ON    ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|next_command.MODE_SET      ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|LCD_RS                     ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.482 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.998      ;
; 0.511 ; LCD_Display:u1|state.FUNC_SET             ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[1]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.347      ; 1.020      ;
; 0.521 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[2]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.347      ; 1.020      ;
; 0.521 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[3]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.347      ; 1.020      ;
; 0.521 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[4]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.347      ; 1.020      ;
; 0.521 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|CHAR_COUNT[0]              ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.347      ; 1.020      ;
; 0.528 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.683      ;
; 0.537 ; LCD_Display:u1|DATA_BUS_VALUE[1]          ; LCD_Display:u1|DATA_BUS_VALUE[1]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; LCD_Display:u1|state.LINE2                ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.691      ;
; 0.547 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.702      ;
; 0.555 ; LCD_Display:u1|state.Print_String         ; LCD_Display:u1|LCD_RS                     ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.029      ; 0.736      ;
; 0.560 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|LCD_E                      ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 1.047      ;
; 0.563 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|next_command.LINE2         ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; -0.012     ; 0.706      ;
; 0.571 ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|LCD_E                      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.727      ;
; 0.592 ; LCD_Display:u1|state.RETURN_HOME          ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.744      ;
; 0.595 ; LCD_Display:u1|state.RESET1               ; LCD_Display:u1|next_command.RESET2        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.029      ; 0.776      ;
; 0.595 ; LCD_Display:u1|state.RESET2               ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.747      ;
; 0.606 ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CHAR_COUNT[4]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; LCD_Display:u1|CHAR_COUNT[1]              ; LCD_Display:u1|CHAR_COUNT[2]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.763      ;
; 0.619 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[1]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.371      ; 1.142      ;
; 0.619 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[2]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.371      ; 1.142      ;
; 0.619 ; Reset_Delay:r0|oRESET                     ; LCD_Display:u1|DATA_BUS_VALUE[6]          ; CLOCK_50                 ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.371      ; 1.142      ;
; 0.623 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.DISPLAY_ON    ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.029      ; 0.804      ;
; 0.625 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.RESET3        ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.029      ; 0.806      ;
; 0.626 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.FUNC_SET      ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.029      ; 0.807      ;
; 0.626 ; LCD_Display:u1|state.DROP_LCD_E           ; LCD_Display:u1|next_command.DISPLAY_CLEAR ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.029      ; 0.807      ;
; 0.649 ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.801      ;
; 0.657 ; LCD_Display:u1|CHAR_COUNT[0]              ; LCD_Display:u1|CHAR_COUNT[3]              ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.809      ;
; 0.665 ; LCD_Display:u1|state.MODE_SET             ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.817      ;
; 0.667 ; LCD_Display:u1|state.DISPLAY_ON           ; LCD_Display:u1|DATA_BUS_VALUE[3]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|DATA_BUS_VALUE[7]          ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|next_command.RETURN_HOME   ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.822      ;
; 0.672 ; LCD_Display:u1|state.HOLD                 ; LCD_Display:u1|next_command.Print_String  ; LCD_Display:u1|CLK_400HZ ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.000      ; 0.824      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                           ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[0] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_converter:u5|SEL_Cont[3] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; audio_converter:u5|SEL_Cont[2] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.390      ;
; 0.250 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[1] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.403      ;
; 0.365 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[2] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; audio_converter:u5|SEL_Cont[1] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.517      ;
; 0.379 ; audio_converter:u5|SEL_Cont[0] ; audio_converter:u5|SEL_Cont[3] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.531      ;
+-------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'keyPressed~0'                                                                                ;
+-------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node        ; To Node      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------+--------------+--------------+--------------+------------+------------+
; 0.407 ; noteIndex[4]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.559      ;
; 0.466 ; noteIndex[0]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.618      ;
; 0.468 ; noteIndex[5]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.620      ;
; 0.473 ; noteIndex[1]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.625      ;
; 0.547 ; noteIndex[4]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.699      ;
; 0.561 ; noteIndex[2]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.713      ;
; 0.604 ; noteIndex[0]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.756      ;
; 0.613 ; noteIndex[1]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.765      ;
; 0.639 ; noteIndex[0]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.791      ;
; 0.648 ; noteIndex[1]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.800      ;
; 0.674 ; noteIndex[0]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.826      ;
; 0.683 ; noteIndex[1]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.835      ;
; 0.699 ; noteIndex[2]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.851      ;
; 0.709 ; noteIndex[0]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.861      ;
; 0.718 ; noteIndex[1]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.870      ;
; 0.734 ; noteIndex[2]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.744 ; noteIndex[0]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.896      ;
; 0.769 ; noteIndex[2]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.921      ;
; 0.818 ; noteIndex[3]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 0.970      ;
; 0.956 ; noteIndex[3]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.108      ;
; 0.991 ; noteIndex[3]     ; noteIndex[5] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.143      ;
; 1.074 ; ScanCode[6]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 0.974      ;
; 1.074 ; ScanCode[6]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 0.974      ;
; 1.074 ; ScanCode[6]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 0.974      ;
; 1.074 ; ScanCode[6]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 0.974      ;
; 1.074 ; ScanCode[6]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 0.974      ;
; 1.074 ; ScanCode[6]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 0.974      ;
; 1.154 ; noteIndex[5]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.154 ; noteIndex[5]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.154 ; noteIndex[5]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.154 ; noteIndex[5]     ; noteIndex[4] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.154 ; noteIndex[5]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.168 ; noteIndex[3]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.320      ;
; 1.168 ; noteIndex[3]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.320      ;
; 1.168 ; noteIndex[3]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.320      ;
; 1.242 ; noteIndex[4]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.394      ;
; 1.242 ; noteIndex[4]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.394      ;
; 1.242 ; noteIndex[4]     ; noteIndex[3] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.394      ;
; 1.242 ; noteIndex[4]     ; noteIndex[2] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.394      ;
; 1.312 ; ScanCode[7]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.212      ;
; 1.312 ; ScanCode[7]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.212      ;
; 1.312 ; ScanCode[7]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.212      ;
; 1.312 ; ScanCode[7]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.212      ;
; 1.312 ; ScanCode[7]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.212      ;
; 1.312 ; ScanCode[7]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.212      ;
; 1.402 ; ScanCode[5]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.302      ;
; 1.402 ; ScanCode[5]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.302      ;
; 1.402 ; ScanCode[5]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.302      ;
; 1.402 ; ScanCode[5]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.302      ;
; 1.402 ; ScanCode[5]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.302      ;
; 1.402 ; ScanCode[5]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.302      ;
; 1.468 ; noteIndex[2]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.620      ;
; 1.468 ; noteIndex[2]     ; noteIndex[1] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.620      ;
; 1.472 ; ScanCode[0]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.372      ;
; 1.472 ; ScanCode[0]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.372      ;
; 1.472 ; ScanCode[0]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.372      ;
; 1.472 ; ScanCode[0]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.372      ;
; 1.472 ; ScanCode[0]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.372      ;
; 1.472 ; ScanCode[0]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.372      ;
; 1.504 ; ScanCode[3]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.404      ;
; 1.504 ; ScanCode[3]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.404      ;
; 1.504 ; ScanCode[3]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.404      ;
; 1.504 ; ScanCode[3]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.404      ;
; 1.504 ; ScanCode[3]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.404      ;
; 1.504 ; ScanCode[3]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.404      ;
; 1.508 ; ScanCode[2]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.408      ;
; 1.508 ; ScanCode[2]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.408      ;
; 1.508 ; ScanCode[2]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.408      ;
; 1.508 ; ScanCode[2]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.408      ;
; 1.508 ; ScanCode[2]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.408      ;
; 1.508 ; ScanCode[2]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.408      ;
; 1.560 ; ScanCode[4]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.460      ;
; 1.560 ; ScanCode[4]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.460      ;
; 1.560 ; ScanCode[4]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.460      ;
; 1.560 ; ScanCode[4]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.460      ;
; 1.560 ; ScanCode[4]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.460      ;
; 1.560 ; ScanCode[4]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.460      ;
; 1.580 ; ScanCode[1]~reg0 ; noteIndex[0] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.480      ;
; 1.580 ; ScanCode[1]~reg0 ; noteIndex[1] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.480      ;
; 1.580 ; ScanCode[1]~reg0 ; noteIndex[3] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.480      ;
; 1.580 ; ScanCode[1]~reg0 ; noteIndex[4] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.480      ;
; 1.580 ; ScanCode[1]~reg0 ; noteIndex[2] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.480      ;
; 1.580 ; ScanCode[1]~reg0 ; noteIndex[5] ; Clock        ; keyPressed~0 ; 0.000        ; -0.252     ; 1.480      ;
; 1.595 ; noteIndex[1]     ; noteIndex[0] ; keyPressed~0 ; keyPressed~0 ; 0.000        ; 0.000      ; 1.747      ;
+-------+------------------+--------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.432 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.823      ;
; -2.346 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.646     ; 0.737      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.229 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.088      ; 0.849      ;
; -0.229 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.088      ; 0.849      ;
; -0.229 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.088      ; 0.849      ;
; -0.229 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; 0.088      ; 0.849      ;
+--------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                                          ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.083 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 0.954      ;
; 0.183 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_400HZ           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.849      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 0.737      ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'LCD_Display:u1|CLK_400HZ'                                                                                                       ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; 0.426 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DROP_LCD_E    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.335      ; 0.941      ;
; 0.426 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.HOLD          ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.335      ; 0.941      ;
; 0.426 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET1        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.335      ; 0.941      ;
; 0.426 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.LINE2         ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.335      ; 0.941      ;
; 0.426 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RETURN_HOME   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.335      ; 0.941      ;
; 0.426 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.MODE_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.335      ; 0.941      ;
; 0.426 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.Print_String  ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.335      ; 0.941      ;
; 0.436 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET2        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.364      ; 0.960      ;
; 0.436 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.FUNC_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.364      ; 0.960      ;
; 0.436 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_OFF   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.364      ; 0.960      ;
; 0.436 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_CLEAR ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.364      ; 0.960      ;
; 0.442 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET3        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.364      ; 0.954      ;
; 0.442 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_ON    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 1.000        ; 0.364      ; 0.954      ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'LCD_Display:u1|CLK_400HZ'                                                                                                        ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+
; 0.438 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET3        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.954      ;
; 0.438 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_ON    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.954      ;
; 0.444 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET2        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.960      ;
; 0.444 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.FUNC_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.960      ;
; 0.444 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_OFF   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.960      ;
; 0.444 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DISPLAY_CLEAR ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.364      ; 0.960      ;
; 0.454 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.DROP_LCD_E    ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.941      ;
; 0.454 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.HOLD          ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.941      ;
; 0.454 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RESET1        ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.941      ;
; 0.454 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.LINE2         ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.941      ;
; 0.454 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.RETURN_HOME   ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.941      ;
; 0.454 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.MODE_SET      ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.941      ;
; 0.454 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|state.Print_String  ; CLOCK_50     ; LCD_Display:u1|CLK_400HZ ; 0.000        ; 0.335      ; 0.941      ;
+-------+-----------------------+------------------------------------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                                           ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.697 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_400HZ           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.849      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
; 0.797 ; Reset_Delay:r0|oRESET ; LCD_Display:u1|CLK_COUNT_400HZ[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.005      ; 0.954      ;
+-------+-----------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                    ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                        ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.109 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.088      ; 0.849      ;
; 1.109 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.088      ; 0.849      ;
; 1.109 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.088      ; 0.849      ;
; 1.109 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Cont[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; 0.088      ; 0.849      ;
+-------+-----------------------+--------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.231 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.737      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
; 2.317 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.646     ; 0.823      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_400HZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:u1|CLK_COUNT_400HZ[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LCD_Display:u1|CLK_400HZ'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_E                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_E                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DROP_LCD_E           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.DROP_LCD_E           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.FUNC_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.HOLD                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.LINE2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.LINE2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.MODE_SET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.Print_String         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.Print_String         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET1               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET2               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RESET3               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RETURN_HOME          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; LCD_Display:u1|state.RETURN_HOME          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CHAR_COUNT[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|CLK_400HZ~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD_Display:u1|CLK_400HZ ; Rise       ; u1|DATA_BUS_VALUE[3]|clk                  ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[0]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[1]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[2]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[3]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[4]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[5]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[6]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[7]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[7]~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ScanRdy~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanRdy~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; StartBitDetected       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; StartBitDetected       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[0]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[1]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[2]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[3]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[4]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[5]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; period[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; period[7]~reg0         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; skipNextBit~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; skipNextBit~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; BitCount[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; BitCount[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[0]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[0]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[1]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[1]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[2]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[2]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[3]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[3]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[4]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[4]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[5]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[5]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[6]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[6]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanCode[7]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanCode[7]~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; ScanRdy~reg0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; ScanRdy~reg0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; StartBitDetected|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; StartBitDetected|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~0|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; keyPressed~1|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; keyPressed~1|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[0]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[0]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[1]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[1]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[2]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[2]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[3]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[3]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[4]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[4]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[5]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[5]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; period[7]~reg0|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; period[7]~reg0|clk     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; index[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; index[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; index[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; index[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'keyPressed~0'                                                                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed~0|regout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed~0|regout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; keyPressed~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; keyPressed~0 ; Rise       ; noteIndex[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; keyPressed~0 ; Rise       ; noteIndex[5]|clk            ;
+--------+--------------+----------------+------------------+--------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Cont[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|SEL_Cont[3]|clk             ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Clock                            ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Clock                            ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Clock|clk                        ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Clock|clk                        ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; PS2_CLK   ; CLOCK_27                       ; 2.540 ; 2.540 ; Rise       ; CLOCK_27                       ;
; KEY[*]    ; Clock                          ; 3.948 ; 3.948 ; Rise       ; Clock                          ;
;  KEY[0]   ; Clock                          ; 3.948 ; 3.948 ; Rise       ; Clock                          ;
; PS2_DAT   ; Clock                          ; 2.890 ; 2.890 ; Rise       ; Clock                          ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.751 ; 2.751 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.160 ; 3.160 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.160 ; 3.160 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; LCD_Display:u1|CLK_400HZ       ; 2.154 ; 2.154 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[0]    ; LCD_Display:u1|CLK_400HZ       ; 1.969 ; 1.969 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[1]    ; LCD_Display:u1|CLK_400HZ       ; 2.154 ; 2.154 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; SW[*]     ; keyPressed~0                   ; 1.699 ; 1.699 ; Rise       ; keyPressed~0                   ;
;  SW[0]    ; keyPressed~0                   ; 1.699 ; 1.699 ; Rise       ; keyPressed~0                   ;
;  SW[1]    ; keyPressed~0                   ; 1.620 ; 1.620 ; Rise       ; keyPressed~0                   ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; PS2_CLK   ; CLOCK_27                       ; -2.420 ; -2.420 ; Rise       ; CLOCK_27                       ;
; KEY[*]    ; Clock                          ; -2.144 ; -2.144 ; Rise       ; Clock                          ;
;  KEY[0]   ; Clock                          ; -2.144 ; -2.144 ; Rise       ; Clock                          ;
; PS2_DAT   ; Clock                          ; -2.203 ; -2.203 ; Rise       ; Clock                          ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.345 ; -2.345 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.674 ; -2.674 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.674 ; -2.674 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; LCD_Display:u1|CLK_400HZ       ; 0.193  ; 0.193  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[0]    ; LCD_Display:u1|CLK_400HZ       ; 0.193  ; 0.193  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[1]    ; LCD_Display:u1|CLK_400HZ       ; -0.104 ; -0.104 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; SW[*]     ; keyPressed~0                   ; -0.382 ; -0.382 ; Rise       ; keyPressed~0                   ;
;  SW[0]    ; keyPressed~0                   ; -0.520 ; -0.520 ; Rise       ; keyPressed~0                   ;
;  SW[1]    ; keyPressed~0                   ; -0.382 ; -0.382 ; Rise       ; keyPressed~0                   ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; ScanCode[*]  ; Clock                          ; 4.690 ; 4.690 ; Rise       ; Clock                          ;
;  ScanCode[0] ; Clock                          ; 4.417 ; 4.417 ; Rise       ; Clock                          ;
;  ScanCode[1] ; Clock                          ; 4.467 ; 4.467 ; Rise       ; Clock                          ;
;  ScanCode[2] ; Clock                          ; 4.454 ; 4.454 ; Rise       ; Clock                          ;
;  ScanCode[3] ; Clock                          ; 4.588 ; 4.588 ; Rise       ; Clock                          ;
;  ScanCode[4] ; Clock                          ; 4.419 ; 4.419 ; Rise       ; Clock                          ;
;  ScanCode[5] ; Clock                          ; 4.468 ; 4.468 ; Rise       ; Clock                          ;
;  ScanCode[6] ; Clock                          ; 4.690 ; 4.690 ; Rise       ; Clock                          ;
;  ScanCode[7] ; Clock                          ; 4.390 ; 4.390 ; Rise       ; Clock                          ;
; ScanRdy      ; Clock                          ; 4.315 ; 4.315 ; Rise       ; Clock                          ;
; period[*]    ; Clock                          ; 4.136 ; 4.136 ; Rise       ; Clock                          ;
;  period[0]   ; Clock                          ; 4.136 ; 4.136 ; Rise       ; Clock                          ;
;  period[1]   ; Clock                          ; 4.133 ; 4.133 ; Rise       ; Clock                          ;
;  period[2]   ; Clock                          ; 4.105 ; 4.105 ; Rise       ; Clock                          ;
;  period[3]   ; Clock                          ; 3.909 ; 3.909 ; Rise       ; Clock                          ;
;  period[4]   ; Clock                          ; 4.015 ; 4.015 ; Rise       ; Clock                          ;
;  period[5]   ; Clock                          ; 3.918 ; 3.918 ; Rise       ; Clock                          ;
;  period[6]   ; Clock                          ; 4.104 ; 4.104 ; Rise       ; Clock                          ;
;  period[7]   ; Clock                          ; 4.124 ; 4.124 ; Rise       ; Clock                          ;
; skipNextBit  ; Clock                          ; 4.314 ; 4.314 ; Rise       ; Clock                          ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.740 ; 6.740 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.389 ; 5.389 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.891 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; LCD_DATA[*]  ; LCD_Display:u1|CLK_400HZ       ; 5.627 ; 5.627 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[0] ; LCD_Display:u1|CLK_400HZ       ; 5.018 ; 5.018 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[1] ; LCD_Display:u1|CLK_400HZ       ; 5.627 ; 5.627 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[2] ; LCD_Display:u1|CLK_400HZ       ; 5.474 ; 5.474 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[3] ; LCD_Display:u1|CLK_400HZ       ; 4.573 ; 4.573 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[4] ; LCD_Display:u1|CLK_400HZ       ; 4.776 ; 4.776 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[5] ; LCD_Display:u1|CLK_400HZ       ; 4.734 ; 4.734 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[6] ; LCD_Display:u1|CLK_400HZ       ; 4.795 ; 4.795 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[7] ; LCD_Display:u1|CLK_400HZ       ; 4.847 ; 4.847 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_EN       ; LCD_Display:u1|CLK_400HZ       ; 4.784 ; 4.784 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_RS       ; LCD_Display:u1|CLK_400HZ       ; 4.640 ; 4.640 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ; 3.141 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ;       ; 3.308 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ; 3.141 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ;       ; 3.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ; 7.509 ; 7.509 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ;       ; 3.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ; 2.737 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ;       ; 2.737 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT   ; audio_clock:u4|oAUD_BCK        ; 7.308 ; 7.308 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK      ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK      ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; ScanCode[*]  ; Clock                          ; 4.390 ; 4.390 ; Rise       ; Clock                          ;
;  ScanCode[0] ; Clock                          ; 4.417 ; 4.417 ; Rise       ; Clock                          ;
;  ScanCode[1] ; Clock                          ; 4.467 ; 4.467 ; Rise       ; Clock                          ;
;  ScanCode[2] ; Clock                          ; 4.454 ; 4.454 ; Rise       ; Clock                          ;
;  ScanCode[3] ; Clock                          ; 4.588 ; 4.588 ; Rise       ; Clock                          ;
;  ScanCode[4] ; Clock                          ; 4.419 ; 4.419 ; Rise       ; Clock                          ;
;  ScanCode[5] ; Clock                          ; 4.468 ; 4.468 ; Rise       ; Clock                          ;
;  ScanCode[6] ; Clock                          ; 4.690 ; 4.690 ; Rise       ; Clock                          ;
;  ScanCode[7] ; Clock                          ; 4.390 ; 4.390 ; Rise       ; Clock                          ;
; ScanRdy      ; Clock                          ; 4.315 ; 4.315 ; Rise       ; Clock                          ;
; period[*]    ; Clock                          ; 3.909 ; 3.909 ; Rise       ; Clock                          ;
;  period[0]   ; Clock                          ; 4.136 ; 4.136 ; Rise       ; Clock                          ;
;  period[1]   ; Clock                          ; 4.133 ; 4.133 ; Rise       ; Clock                          ;
;  period[2]   ; Clock                          ; 4.105 ; 4.105 ; Rise       ; Clock                          ;
;  period[3]   ; Clock                          ; 3.909 ; 3.909 ; Rise       ; Clock                          ;
;  period[4]   ; Clock                          ; 4.015 ; 4.015 ; Rise       ; Clock                          ;
;  period[5]   ; Clock                          ; 3.918 ; 3.918 ; Rise       ; Clock                          ;
;  period[6]   ; Clock                          ; 4.104 ; 4.104 ; Rise       ; Clock                          ;
;  period[7]   ; Clock                          ; 4.124 ; 4.124 ; Rise       ; Clock                          ;
; skipNextBit  ; Clock                          ; 4.314 ; 4.314 ; Rise       ; Clock                          ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.043 ; 3.891 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.389 ; 5.389 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.891 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; LCD_DATA[*]  ; LCD_Display:u1|CLK_400HZ       ; 4.573 ; 4.573 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[0] ; LCD_Display:u1|CLK_400HZ       ; 5.018 ; 5.018 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[1] ; LCD_Display:u1|CLK_400HZ       ; 5.627 ; 5.627 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[2] ; LCD_Display:u1|CLK_400HZ       ; 5.474 ; 5.474 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[3] ; LCD_Display:u1|CLK_400HZ       ; 4.573 ; 4.573 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[4] ; LCD_Display:u1|CLK_400HZ       ; 4.776 ; 4.776 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[5] ; LCD_Display:u1|CLK_400HZ       ; 4.734 ; 4.734 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[6] ; LCD_Display:u1|CLK_400HZ       ; 4.795 ; 4.795 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[7] ; LCD_Display:u1|CLK_400HZ       ; 4.847 ; 4.847 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_EN       ; LCD_Display:u1|CLK_400HZ       ; 4.784 ; 4.784 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_RS       ; LCD_Display:u1|CLK_400HZ       ; 4.640 ; 4.640 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ; 3.141 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ;       ; 3.308 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ; 3.141 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ;       ; 3.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ; 3.308 ; 4.676 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ;       ; 3.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ; 2.737 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ;       ; 2.737 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT   ; audio_clock:u4|oAUD_BCK        ; 5.657 ; 5.657 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK      ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK      ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;    ;    ; 2.994 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;    ;    ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;    ;    ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;    ;    ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;    ;    ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.060 ;    ;    ; 3.060 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;    ;    ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.431 ;    ;    ; 3.431 ;
; SW[8]      ; LEDR[8]     ; 3.208 ;    ;    ; 3.208 ;
; SW[9]      ; LEDR[9]     ; 3.381 ;    ;    ; 3.381 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;    ;    ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;    ;    ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;    ;    ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.495 ;    ;    ; 5.495 ;
; SW[14]     ; LEDR[14]    ; 5.528 ;    ;    ; 5.528 ;
; SW[15]     ; LEDR[15]    ; 5.443 ;    ;    ; 5.443 ;
; SW[16]     ; LEDR[16]    ; 5.568 ;    ;    ; 5.568 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;    ;    ; 5.505 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;    ;    ; 2.994 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;    ;    ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;    ;    ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;    ;    ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;    ;    ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.060 ;    ;    ; 3.060 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;    ;    ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.431 ;    ;    ; 3.431 ;
; SW[8]      ; LEDR[8]     ; 3.208 ;    ;    ; 3.208 ;
; SW[9]      ; LEDR[9]     ; 3.381 ;    ;    ; 3.381 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;    ;    ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;    ;    ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;    ;    ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.495 ;    ;    ; 5.495 ;
; SW[14]     ; LEDR[14]    ; 5.528 ;    ;    ; 5.528 ;
; SW[15]     ; LEDR[15]    ; 5.443 ;    ;    ; 5.443 ;
; SW[16]     ; LEDR[16]    ; 5.568 ;    ;    ; 5.568 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;    ;    ; 5.505 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -6.268   ; -2.541  ; -3.893   ; 0.438   ; -1.380              ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 17.518              ;
;  CLOCK_50                       ; -2.592   ; -2.541  ; -0.749   ; 0.585   ; -1.380              ;
;  Clock                          ; -4.192   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.659   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  LCD_Display:u1|CLK_400HZ       ; -6.268   ; 0.215   ; 0.057    ; 0.438   ; -0.500              ;
;  audio_clock:u4|LRCK_1X         ; -3.981   ; -0.982  ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|oAUD_BCK        ; -0.082   ; 0.215   ; -0.689   ; 1.109   ; -0.500              ;
;  keyPressed~0                   ; -5.494   ; 0.407   ; N/A      ; N/A     ; -0.500              ;
;  p1|altpll_component|pll|clk[1] ; -0.179   ; -0.106  ; -3.893   ; 2.231   ; 26.777              ;
; Design-wide TNS                 ; -422.397 ; -13.145 ; -67.758  ; 0.0     ; -196.38             ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -123.458 ; -5.078  ; -10.693  ; 0.000   ; -60.380             ;
;  Clock                          ; -50.668  ; 0.000   ; N/A      ; N/A     ; -24.000             ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -106.279 ; 0.000   ; N/A      ; N/A     ; -56.000             ;
;  LCD_Display:u1|CLK_400HZ       ; -76.818  ; 0.000   ; 0.000    ; 0.000   ; -38.000             ;
;  audio_clock:u4|LRCK_1X         ; -31.848  ; -7.856  ; N/A      ; N/A     ; -8.000              ;
;  audio_clock:u4|oAUD_BCK        ; -0.123   ; 0.000   ; -2.756   ; 0.000   ; -4.000              ;
;  keyPressed~0                   ; -32.964  ; 0.000   ; N/A      ; N/A     ; -6.000              ;
;  p1|altpll_component|pll|clk[1] ; -0.358   ; -0.211  ; -54.309  ; 0.000   ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; PS2_CLK   ; CLOCK_27                       ; 4.384 ; 4.384 ; Rise       ; CLOCK_27                       ;
; KEY[*]    ; Clock                          ; 6.932 ; 6.932 ; Rise       ; Clock                          ;
;  KEY[0]   ; Clock                          ; 6.932 ; 6.932 ; Rise       ; Clock                          ;
; PS2_DAT   ; Clock                          ; 5.335 ; 5.335 ; Rise       ; Clock                          ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.150 ; 5.150 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.899 ; 5.899 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.899 ; 5.899 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; LCD_Display:u1|CLK_400HZ       ; 5.648 ; 5.648 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[0]    ; LCD_Display:u1|CLK_400HZ       ; 5.164 ; 5.164 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[1]    ; LCD_Display:u1|CLK_400HZ       ; 5.648 ; 5.648 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; SW[*]     ; keyPressed~0                   ; 4.196 ; 4.196 ; Rise       ; keyPressed~0                   ;
;  SW[0]    ; keyPressed~0                   ; 4.196 ; 4.196 ; Rise       ; keyPressed~0                   ;
;  SW[1]    ; keyPressed~0                   ; 3.992 ; 3.992 ; Rise       ; keyPressed~0                   ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; PS2_CLK   ; CLOCK_27                       ; -2.420 ; -2.420 ; Rise       ; CLOCK_27                       ;
; KEY[*]    ; Clock                          ; -2.144 ; -2.144 ; Rise       ; Clock                          ;
;  KEY[0]   ; Clock                          ; -2.144 ; -2.144 ; Rise       ; Clock                          ;
; PS2_DAT   ; Clock                          ; -2.203 ; -2.203 ; Rise       ; Clock                          ;
; I2C_SDAT  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.345 ; -2.345 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.674 ; -2.674 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.674 ; -2.674 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; SW[*]     ; LCD_Display:u1|CLK_400HZ       ; 0.193  ; 0.193  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[0]    ; LCD_Display:u1|CLK_400HZ       ; 0.193  ; 0.193  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  SW[1]    ; LCD_Display:u1|CLK_400HZ       ; -0.104 ; -0.104 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; SW[*]     ; keyPressed~0                   ; -0.382 ; -0.382 ; Rise       ; keyPressed~0                   ;
;  SW[0]    ; keyPressed~0                   ; -0.520 ; -0.520 ; Rise       ; keyPressed~0                   ;
;  SW[1]    ; keyPressed~0                   ; -0.382 ; -0.382 ; Rise       ; keyPressed~0                   ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+
; ScanCode[*]  ; Clock                          ; 8.605  ; 8.605  ; Rise       ; Clock                          ;
;  ScanCode[0] ; Clock                          ; 8.072  ; 8.072  ; Rise       ; Clock                          ;
;  ScanCode[1] ; Clock                          ; 8.147  ; 8.147  ; Rise       ; Clock                          ;
;  ScanCode[2] ; Clock                          ; 8.107  ; 8.107  ; Rise       ; Clock                          ;
;  ScanCode[3] ; Clock                          ; 8.310  ; 8.310  ; Rise       ; Clock                          ;
;  ScanCode[4] ; Clock                          ; 8.079  ; 8.079  ; Rise       ; Clock                          ;
;  ScanCode[5] ; Clock                          ; 8.128  ; 8.128  ; Rise       ; Clock                          ;
;  ScanCode[6] ; Clock                          ; 8.605  ; 8.605  ; Rise       ; Clock                          ;
;  ScanCode[7] ; Clock                          ; 7.938  ; 7.938  ; Rise       ; Clock                          ;
; ScanRdy      ; Clock                          ; 7.808  ; 7.808  ; Rise       ; Clock                          ;
; period[*]    ; Clock                          ; 7.443  ; 7.443  ; Rise       ; Clock                          ;
;  period[0]   ; Clock                          ; 7.432  ; 7.432  ; Rise       ; Clock                          ;
;  period[1]   ; Clock                          ; 7.443  ; 7.443  ; Rise       ; Clock                          ;
;  period[2]   ; Clock                          ; 7.408  ; 7.408  ; Rise       ; Clock                          ;
;  period[3]   ; Clock                          ; 6.948  ; 6.948  ; Rise       ; Clock                          ;
;  period[4]   ; Clock                          ; 7.187  ; 7.187  ; Rise       ; Clock                          ;
;  period[5]   ; Clock                          ; 6.956  ; 6.956  ; Rise       ; Clock                          ;
;  period[6]   ; Clock                          ; 7.398  ; 7.398  ; Rise       ; Clock                          ;
;  period[7]   ; Clock                          ; 7.418  ; 7.418  ; Rise       ; Clock                          ;
; skipNextBit  ; Clock                          ; 7.823  ; 7.823  ; Rise       ; Clock                          ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 13.003 ; 13.003 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.192 ; 10.192 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.599  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; LCD_DATA[*]  ; LCD_Display:u1|CLK_400HZ       ; 10.287 ; 10.287 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[0] ; LCD_Display:u1|CLK_400HZ       ; 9.209  ; 9.209  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[1] ; LCD_Display:u1|CLK_400HZ       ; 10.287 ; 10.287 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[2] ; LCD_Display:u1|CLK_400HZ       ; 10.029 ; 10.029 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[3] ; LCD_Display:u1|CLK_400HZ       ; 8.399  ; 8.399  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[4] ; LCD_Display:u1|CLK_400HZ       ; 8.874  ; 8.874  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[5] ; LCD_Display:u1|CLK_400HZ       ; 8.757  ; 8.757  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[6] ; LCD_Display:u1|CLK_400HZ       ; 8.893  ; 8.893  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[7] ; LCD_Display:u1|CLK_400HZ       ; 9.104  ; 9.104  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_EN       ; LCD_Display:u1|CLK_400HZ       ; 8.969  ; 8.969  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_RS       ; LCD_Display:u1|CLK_400HZ       ; 8.587  ; 8.587  ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ; 6.211  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ;        ; 6.493  ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ; 6.211  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ;        ; 6.211  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ; 14.993 ; 14.993 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ;        ; 6.211  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ; 5.188  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ;        ; 5.188  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT   ; audio_clock:u4|oAUD_BCK        ; 14.658 ; 14.658 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK      ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK      ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+--------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+
; ScanCode[*]  ; Clock                          ; 4.390 ; 4.390 ; Rise       ; Clock                          ;
;  ScanCode[0] ; Clock                          ; 4.417 ; 4.417 ; Rise       ; Clock                          ;
;  ScanCode[1] ; Clock                          ; 4.467 ; 4.467 ; Rise       ; Clock                          ;
;  ScanCode[2] ; Clock                          ; 4.454 ; 4.454 ; Rise       ; Clock                          ;
;  ScanCode[3] ; Clock                          ; 4.588 ; 4.588 ; Rise       ; Clock                          ;
;  ScanCode[4] ; Clock                          ; 4.419 ; 4.419 ; Rise       ; Clock                          ;
;  ScanCode[5] ; Clock                          ; 4.468 ; 4.468 ; Rise       ; Clock                          ;
;  ScanCode[6] ; Clock                          ; 4.690 ; 4.690 ; Rise       ; Clock                          ;
;  ScanCode[7] ; Clock                          ; 4.390 ; 4.390 ; Rise       ; Clock                          ;
; ScanRdy      ; Clock                          ; 4.315 ; 4.315 ; Rise       ; Clock                          ;
; period[*]    ; Clock                          ; 3.909 ; 3.909 ; Rise       ; Clock                          ;
;  period[0]   ; Clock                          ; 4.136 ; 4.136 ; Rise       ; Clock                          ;
;  period[1]   ; Clock                          ; 4.133 ; 4.133 ; Rise       ; Clock                          ;
;  period[2]   ; Clock                          ; 4.105 ; 4.105 ; Rise       ; Clock                          ;
;  period[3]   ; Clock                          ; 3.909 ; 3.909 ; Rise       ; Clock                          ;
;  period[4]   ; Clock                          ; 4.015 ; 4.015 ; Rise       ; Clock                          ;
;  period[5]   ; Clock                          ; 3.918 ; 3.918 ; Rise       ; Clock                          ;
;  period[6]   ; Clock                          ; 4.104 ; 4.104 ; Rise       ; Clock                          ;
;  period[7]   ; Clock                          ; 4.124 ; 4.124 ; Rise       ; Clock                          ;
; skipNextBit  ; Clock                          ; 4.314 ; 4.314 ; Rise       ; Clock                          ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.043 ; 3.891 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.389 ; 5.389 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.891 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; LCD_DATA[*]  ; LCD_Display:u1|CLK_400HZ       ; 4.573 ; 4.573 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[0] ; LCD_Display:u1|CLK_400HZ       ; 5.018 ; 5.018 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[1] ; LCD_Display:u1|CLK_400HZ       ; 5.627 ; 5.627 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[2] ; LCD_Display:u1|CLK_400HZ       ; 5.474 ; 5.474 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[3] ; LCD_Display:u1|CLK_400HZ       ; 4.573 ; 4.573 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[4] ; LCD_Display:u1|CLK_400HZ       ; 4.776 ; 4.776 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[5] ; LCD_Display:u1|CLK_400HZ       ; 4.734 ; 4.734 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[6] ; LCD_Display:u1|CLK_400HZ       ; 4.795 ; 4.795 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
;  LCD_DATA[7] ; LCD_Display:u1|CLK_400HZ       ; 4.847 ; 4.847 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_EN       ; LCD_Display:u1|CLK_400HZ       ; 4.784 ; 4.784 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; LCD_RS       ; LCD_Display:u1|CLK_400HZ       ; 4.640 ; 4.640 ; Rise       ; LCD_Display:u1|CLK_400HZ       ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ; 3.141 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ;       ; 3.308 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ; 3.141 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK  ; audio_clock:u4|LRCK_1X         ;       ; 3.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT   ; audio_clock:u4|LRCK_1X         ; 3.308 ; 4.676 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK  ; audio_clock:u4|LRCK_1X         ;       ; 3.141 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ; 2.737 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK     ; audio_clock:u4|oAUD_BCK        ;       ; 2.737 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT   ; audio_clock:u4|oAUD_BCK        ; 5.657 ; 5.657 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK      ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK      ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+--------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;    ;    ; 5.611 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;    ;    ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;    ;    ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;    ;    ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;    ;    ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.702 ;    ;    ; 5.702 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;    ;    ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.279 ;    ;    ; 6.279 ;
; SW[8]      ; LEDR[8]     ; 5.868 ;    ;    ; 5.868 ;
; SW[9]      ; LEDR[9]     ; 6.210 ;    ;    ; 6.210 ;
; SW[10]     ; LEDR[10]    ; 5.680 ;    ;    ; 5.680 ;
; SW[11]     ; LEDR[11]    ; 5.638 ;    ;    ; 5.638 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;    ;    ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.601 ;    ;    ; 9.601 ;
; SW[14]     ; LEDR[14]    ; 9.634 ;    ;    ; 9.634 ;
; SW[15]     ; LEDR[15]    ; 9.404 ;    ;    ; 9.404 ;
; SW[16]     ; LEDR[16]    ; 9.765 ;    ;    ; 9.765 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;    ;    ; 9.593 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;    ;    ; 2.994 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;    ;    ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;    ;    ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;    ;    ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;    ;    ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.060 ;    ;    ; 3.060 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;    ;    ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.431 ;    ;    ; 3.431 ;
; SW[8]      ; LEDR[8]     ; 3.208 ;    ;    ; 3.208 ;
; SW[9]      ; LEDR[9]     ; 3.381 ;    ;    ; 3.381 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;    ;    ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;    ;    ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;    ;    ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.495 ;    ;    ; 5.495 ;
; SW[14]     ; LEDR[14]    ; 5.528 ;    ;    ; 5.528 ;
; SW[15]     ; LEDR[15]    ; 5.443 ;    ;    ; 5.443 ;
; SW[16]     ; LEDR[16]    ; 5.568 ;    ;    ; 5.568 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;    ;    ; 5.505 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 0        ; 100      ;
; Clock                          ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 296      ; 0        ;
; keyPressed~0                   ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 8        ; 8        ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 10       ;
; Clock                          ; Clock                          ; 307      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1592     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; LCD_Display:u1|CLK_400HZ       ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 805      ; 0        ; 0        ; 0        ;
; Clock                          ; keyPressed~0                   ; 48       ; 0        ; 0        ; 0        ;
; keyPressed~0                   ; keyPressed~0                   ; 1605     ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; LCD_Display:u1|CLK_400HZ       ; 25       ; 0        ; 0        ; 0        ;
; keyPressed~0                   ; LCD_Display:u1|CLK_400HZ       ; 7649     ; 0        ; 0        ; 0        ;
; LCD_Display:u1|CLK_400HZ       ; LCD_Display:u1|CLK_400HZ       ; 3072     ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 0        ; 100      ;
; Clock                          ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 296      ; 0        ;
; keyPressed~0                   ; audio_clock:u4|LRCK_1X         ; 0        ; 0        ; 8        ; 8        ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 10       ;
; Clock                          ; Clock                          ; 307      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1592     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; LCD_Display:u1|CLK_400HZ       ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 805      ; 0        ; 0        ; 0        ;
; Clock                          ; keyPressed~0                   ; 48       ; 0        ; 0        ; 0        ;
; keyPressed~0                   ; keyPressed~0                   ; 1605     ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; LCD_Display:u1|CLK_400HZ       ; 25       ; 0        ; 0        ; 0        ;
; keyPressed~0                   ; LCD_Display:u1|CLK_400HZ       ; 7649     ; 0        ; 0        ; 0        ;
; LCD_Display:u1|CLK_400HZ       ; LCD_Display:u1|CLK_400HZ       ; 3072     ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; CLOCK_50                       ; 21       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; LCD_Display:u1|CLK_400HZ       ; 13       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; CLOCK_50                       ; 21       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; LCD_Display:u1|CLK_400HZ       ; 13       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 154   ; 154  ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 10 00:47:27 2013
Info: Command: quartus_sta audio2 -c audio2
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Critical Warning (332012): Synopsys Design Constraints File file not found: 'audio2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|LRCK_1X audio_clock:u4|LRCK_1X
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name LCD_Display:u1|CLK_400HZ LCD_Display:u1|CLK_400HZ
    Info (332105): create_clock -period 1.000 -name keyPressed~0 keyPressed~0
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|oAUD_BCK audio_clock:u4|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.268
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.268       -76.818 LCD_Display:u1|CLK_400HZ 
    Info (332119):    -5.494       -32.964 keyPressed~0 
    Info (332119):    -4.192       -50.668 Clock 
    Info (332119):    -3.981       -31.848 audio_clock:u4|LRCK_1X 
    Info (332119):    -2.659      -106.279 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -2.592      -123.458 CLOCK_50 
    Info (332119):    -0.120        -0.239 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.082        -0.123 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case hold slack is -2.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.541        -5.078 CLOCK_50 
    Info (332119):    -0.982        -7.856 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.106        -0.211 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 Clock 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 LCD_Display:u1|CLK_400HZ 
    Info (332119):     0.391         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.901         0.000 keyPressed~0 
Info (332146): Worst-case recovery slack is -3.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.893       -54.309 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.749       -10.693 CLOCK_50 
    Info (332119):    -0.689        -2.756 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.057         0.000 LCD_Display:u1|CLK_400HZ 
Info (332146): Worst-case removal slack is 0.694
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.694         0.000 LCD_Display:u1|CLK_400HZ 
    Info (332119):     1.040         0.000 CLOCK_50 
    Info (332119):     1.459         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     3.475         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -60.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -38.000 LCD_Display:u1|CLK_400HZ 
    Info (332119):    -0.500       -24.000 Clock 
    Info (332119):    -0.500        -8.000 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.500        -6.000 keyPressed~0 
    Info (332119):    -0.500        -4.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.078
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.078       -17.638 LCD_Display:u1|CLK_400HZ 
    Info (332119):    -1.952       -11.712 keyPressed~0 
    Info (332119):    -1.694       -12.572 Clock 
    Info (332119):    -1.523       -12.184 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.705       -26.389 CLOCK_50 
    Info (332119):    -0.604       -21.196 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.179        -0.358 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.501         0.000 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case hold slack is -1.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.582        -3.163 CLOCK_50 
    Info (332119):    -0.840        -6.720 audio_clock:u4|LRCK_1X 
    Info (332119):     0.064         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 Clock 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 LCD_Display:u1|CLK_400HZ 
    Info (332119):     0.215         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.407         0.000 keyPressed~0 
Info (332146): Worst-case recovery slack is -2.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.432       -33.962 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.229        -0.916 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.083         0.000 CLOCK_50 
    Info (332119):     0.426         0.000 LCD_Display:u1|CLK_400HZ 
Info (332146): Worst-case removal slack is 0.438
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.438         0.000 LCD_Display:u1|CLK_400HZ 
    Info (332119):     0.585         0.000 CLOCK_50 
    Info (332119):     1.109         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     2.231         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -60.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -38.000 LCD_Display:u1|CLK_400HZ 
    Info (332119):    -0.500       -24.000 Clock 
    Info (332119):    -0.500        -8.000 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.500        -6.000 keyPressed~0 
    Info (332119):    -0.500        -4.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    17.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 479 megabytes
    Info: Processing ended: Tue Dec 10 00:47:36 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:05


