--4--
在物理沉積原理分為以下幾個步驟
第一步是 成核 (Nucleation) : 氣體粒子被晶片表面吸附，並和其他吸附原子產生交互作用。可分為均質成核(homogeneous)及異質成核(heterogeneous)。
接下來是 晶粒成長 (Grain Growth) : 成核後 核團吸收更多的吸附原子而成長，以降低總體自由能(小於臨界半徑)。
晶粒聚結 (Coalescence) : 晶粒間彼此交互擴散，以降低表面能, 頸部曲率最大, 藉擴散將頸部填滿
缝道填補 (Filling of Channels) : 填滿晶粒間的縫道
沉積膜成長 (Film Growth) : 增加薄膜厚度

物理沉積我們簡稱PVD, 有兩種類型, 
第一種是蒸鍍Evaporator是利用高溫或電子束升溫的方式將靶材金屬蒸發來對被蒸鍍物進行薄膜的沉積。
第二種是濺鍍Sputter,氣體分子於兩電極間形成離子，離子受到電場加速而獲得能量，電極之原子得到動能脫離金屬表層進入氣體團，濺鍍於晶圓表面。

--5--
針對沉積薄膜在基片表面再產生之階梯的斜率所做的一種. 量測
會有以下幾種量測Sidewall step coverage, Bottom step coverage , Conformity(似型性), Overhang (懸突)

影響step coverage有三種原因
表面結構的形狀和縱橫比: 深寬比(h/w)越大 step coverage越差
前驅物的到達角
所吸附前驅物的表面遷移率: 會依材料特性而有差異，溫度越高, step coverage越好

而這2種因素Arriving angle effect + low surface mobility
overhang  void (keyhole)容易造成孔隙的產生
改善階梯覆蓋的方法:
1.加大底部的到達角度
2.材料的平均自由路徑較大 
   (加高溫度,加大能量,材料本身自由路徑,降低製程壓力)

--6--
在傳統sputtering的step coverage較差, 有以下三種方法可以改善step coverage
1.直管法(Collimated Sputtering): 由數十個六角中空管件組合成似蜂巢狀的管件, 置放於金屬靶與晶座之間, 許多大角度往晶片方向行進的濺擊粒子將被擋住,但會降低洞口洞底沉積速率,也會沉積在準直管上, 為避免脫落產生particle, 須定期更換增加成本, 
2.長投法-將晶圓的濺鍍路徑拉長，使金屬濺鍍的入射角度縮小，減小外觀比值(h/w)對階梯覆蓋的影響。   缺點: 沉積速率低
3.離子化- 在濺鍍室周圍加裝RF線圈, 使被濺擊出的金屬粒子在電漿內滯留時間延長, 使金屬粒子被電漿離子化機會增加, 被離子化的金屬粒子往晶片表面移動將傾向垂直晶片表面的方向
缺點: 價格高, 另外金屬粒子離子化後帶有電量，晶圓被金屬離子轟擊後帶有電荷，因而影響元件之表現特性

--7--
左上角示意圖為step coverage的好壞比較, 右圖為較差的step coverage, 可以觀察到洞口沉積較厚
那我們稱這樣的現象為overhang, 最後有可能發生keyhole或void的issue
這樣的現象在現有製程是能被改善克服的, 以下有兩種改善方法
第一種是高溫法: 利用高溫增加沉積時的表面溫度, 提升遷移率
第二種為高壓法:沉積壓力提升到數百大氣壓, 利用塑性形變，並且在適當的高溫下，而擠入所需填補的洞內

--8--
在PVD材料沉積的應用可分為以下幾種
Al的沉積稱為runner 主要是用為電流傳導
TiN稱為Barrier layer, 主要用途是當作阻擋層, 用來阻擋WF6 防止原子擴散, 也能夠當作抗反射層
Ti 用來降低接觸電阻形成歐姆接觸, 如果是TiN和Si的接觸電阻高

--9--
在沉積Al金屬要特別注意尖峰現象(spiking)和電子遷移(electro-migration, EM)
尖峰現象是只:    矽在高溫400C可擴散進入鋁, 鋁回填矽留下的空隙, 形成尖峰(spike),若尖峰超過汲極與源極的接合深度時, 將產生短路；由於矽在鋁中的飽和溶解度為1%，所以添加1%矽在鋁中可以避免；但添加矽會提高鋁的電阻(現在製程鋁導線不會直接接觸到矽，所以不用做添加)
電子遷移是只:    鋁線大多為多晶，鋁晶粒受電場影響，使導線的晶粒移動，局部變形處承受更嚴重的電子轟擊，造成更嚴重的電致遷移，並引起高電流密度及高電阻導致高溫使金屬線崩潰，甚至是斷線
加入少量原子量比鋁大的元素來抑制,  例如掺雜0.5~4%的Cu,強化AlCu合金膜對EM的抵抗性，但添加銅到鋁線會使蝕刻不易，因以氯蝕刻銅會產生揮發性低的副產物不易清除
 
--10--
阻礙金屬：隔離上下材料相互作用
TiN沉積於元件表面作為ARC(Anti-reflective coating)，以避免產生反射光而有額外的曝光顯影影響。
TiN的沉積方法：
氮化反應法：
使用濺鍍的方式於晶圓表面沉積一定厚度Ti，接著將晶圓置入含有N2或NH3的高溫環境中形成TiN
反應性濺鍍法：(除與矽相接觸的部分，大多使用此方法製成TiN)
使用氬氣及氮氣混和之反應氣體與經離子轟擊濺出之Ti，因解離反應形成TiN沉積於晶圓表面，但TiSi2亦同時進行，因此TiSi2之膜厚難以控制。但此製程方法形成的晶粒成柱狀，因此Al或W原子可能會經晶粒邊界擴散至矽表面與矽反應，因此需要暴露至含氧環境中，於擴散途徑中填滿氧分子以強化TiN的阻障功能，稱為「氧氣填塞(Oxygen stuffing)」或「空氣洩入(Air break)

Salicide:  製程稱為自行對準金屬矽化物製程,Salicide,
1. 先沉積整面的Ti, 並在氮氣環境下加熱,利用Ti只會和Si反應,而不會和Spacer的oxide及nitride反應這個特性,使和矽接觸的部分反應成TiSi2,
2.而沒有和矽反應的Ti則和氮氣反應生成TiN,
3.接著利用濕式蝕刻,將TiN和沒有反應的Ti去除
為了避免gate和S/D生成的TiSi2互相接觸而短路,加熱的步驟分兩次進行,先以700以下的溫度反應產生電阻較高的TiSi2,等TiN去除後,再升溫到700度以上,讓TiSi2轉變成低阻抗的C54相位。
兩段式退火原因:
1.高溫時Ti會與SiO2反應而釋出矽原子(Ti+SiO2→Si+TiO2),使閘極與S/D短路
2.閘極.S/D內的矽原子於高溫時快速擴散進入Spacer上的Ti,形成鈦矽化物造成短路 

--11--
在化學氣象沉積是利用化學反應，將反應物於反應器內生成固態的生成物沉積於晶圓表面。他的過程可以分為以下幾個步驟
1. 反應氣體擴散         
2.分子吸附在晶片表面           
3.化學沉積反應                 
4.反應完成,反應副產物及未參與反應氣體晶擴散至介面邊界層          
5.未參於反應之反應物與生成物進入主氣流,被真空設備抽離

--12--
化學氣象沉積是利用氣體的方式來透過化學反應沉積在晶圓表面,氣體分子以濃度差造成反應氣體擴散至晶圓表面，使氣體獲得自晶圓表面之能量而分解或化合沉積薄膜。
沉積速率會因為一些原因而被限制, 例如表面反應限制, 是只 擴散速率>>化學反應,沉積速率取決於源材料化學反應速率,受溫度影響大
另一種是擴散限制,  擴散速率<<化學反應,     沉積速率取決於源材料擴散速率,由氣體流量控制
低溫表面反應限制：擴散速率>>反應速率                  
高溫擴散限制：反應速率>>擴散速率                            
超高溫氣相結晶：半空中反應形成大量微粒

--13--
APCVD: 由鋼絲編成的輸送帶及一個或數個injector組成,晶片在輸送帶上緩緩進入反應室內, 並藉晶片下方加熱器加熱, 反應室上方的injector 將反應氣體噴出, 並沉積在wafer上, 反應後的廢氣再經由抽氣系統抽離
在接近常壓下進行CVD反應 ; 約6000~10000 Å/min ; 氣體分子間的碰撞頻率很高，沈積速度極快，但易產生微粒(particle) ; 應用在對微粒的忍受能力較大的製程上，如：內層界電層(Inter-layer dielectric), passivation

LPCVD: 在0.1Torr~1 Torr以下進行CVD反應，低壓下階梯覆蓋力佳，氣體分子間的碰撞頻率較低，沉積速率較慢，因為反應溫度較高，不適合用在M1後的DEP，M1後使用PECVD

W比較特別，利用LPCVD製程溫度低於600，那為什麼不用PECVD?  因為PECVD會產生F離子，會損害表面
Low dep. Rate -> 氣體分子間碰撞頻率較低 
製程氣體入口的晶片表面沉積速率較其他部分高，接近入口處溫度較低，再逐步提高，以彌補因氣體濃度下降所導致陳基速率差距 溫差約20~40度


利用電漿存在高能電子將製程氣體分子解離，產生高反應性的自由基，在wafer表面上與其他分子發生化學反應.
溫度低: 450℃, step coverage能力可接受
薄膜的理想配比較LPCVD差 (因不完全以熱能進行反應)，並有較高的氫原子在薄膜內

High Density Plasma Chemical Vapor Deposition
沉積與濺射蝕刻在製程反應室中同時進行
薄膜的理想配比較LPCVD差 (因不完全以熱能進行反應)

--14--
一般的玻璃流動溫度高,且抵抗水氣能力弱,通常都是用有參雜其他元素的矽玻璃做使用
PSG 一般調高磷的含量可以使其熱流所需的溫度就約低,但磷加入太多會對鋁具有腐蝕性,因此一般磷的參雜量約6~8%,而為了降低其熱流溫度,可以加入B來改善,
一般製作MOSFET電晶體,為了避免MOS電性受到影響,都使用純的SIO2,這種矽玻璃的應用主要集中在ILD IMD及最後的護層上,

PSG(磷矽玻璃): 磷濃度高於8%後會吸收濕氣形成磷酸，磷酸會蝕刻金屬膜，因此需要控制磷的濃度

加入硼後BPSG可以再降低熱流動溫度, BPSG+CMP可以更平坦, 當尺寸更小時就只要CMP
PMD = 金屬前沉積

硼晶體,導致類似粒子汙染的元件缺陷
氟含量太高:會吸濃度太高:形成硼酸水造成FSG的介電常數上升

磷濃度越高，再流動效果越好，平坦化越好  參雜磷也可以捕捉鈉離子

--15--
沉積W-plug會分兩部分第一步是以甲矽烷與六氟化鎢反應沉積
第二步是以六氟化鎢與氫氣反應快速沉積W, 

--16--

--17--
在平坦化中SOG是其中一種方法:  利用與旋轉式塗佈法將含SiO2之溶液均勻塗佈於晶圓上，最後使用加熱法將溶劑排除使SiO2沉積於晶圓表面，使其平坦化。
優點:溝填(Gap Fill)能力很好      
缺點:易造成微粒、龜裂或剝離的現象、殘餘溶劑(出氣outgassing)
在製程過程會分以下幾個階段. 第一先以PECVD成長薄膜被當作襯底層或阻擋襯底層
再用旋轉式塗佈SOG,他會流入隙縫中,接著加熱至400~450度使之固化,再回蝕刻,只留下縫隙裡面的SOG,
這是因為他這個矽玻璃的品質不是很好,所以把它蝕刻掉之後
再用第二次的PECVD覆蓋SOG,避免殘餘溶劑出氣或是吸收水氣

--18--
CMP化學機械拋光是現在製程中常用的平坦化方法，利用物理性研磨拋光使晶圓表面平坦化，研磨產生之顆粒則用化學性去除液排除。
製程參數的影響有:  研磨盤轉速、施加的壓力、溫度及研磨液流速
主要應用在SiO2-CMP、W-CMP 應用在0.3um以下製程, 平坦化表現優於SOG
當CMP製程接近終點，研磨襯墊會開始接觸並研磨底層，摩擦力開始改變，為保持固定之襯墊旋轉速度，研磨頭旋轉馬達的電流將會改變，藉監視馬達電流改變可找出CMP製程終端點

