# 模拟集成电路设计
模拟集成电路笔记太难做了, 都是公式, 还是多看书吧. 考试大题都是原题， 可能问的不一样，就把每个作业题吃透， 研究透就好了。
参考书
1.《Analysis and Design of Analog integrated Circuits》  Paul.R  Grey  5th Edition  700-800 pages
2    《Cmos Analog Circuit Design》 2th Edition Phillip E.Allen
3    《CMOS Circuit Design ,Layout, and Simulation》 R.Jacob
4 《HSPICE User’s Manual》
5    《The Art of Analog Layout》
6《Analog Integrated circuits Design》 David A Hohn

## 第一章 导论
数字信号太小的时候，equalization平衡器可以补偿高频 衰减attenuation in a USB cable
当高速率时，模拟equalizer 比ADC更有效
高速时clock可能变形，要用模拟的方法处理寄生现象parasites
顶级会议 ISSCC  大约200篇 150篇模拟IC  9月15号是ddl。 2月7号在旧金山开会。
ISSCC 直到2020年浙大没发过。复旦北大西电                                                                                                                                                                                                                                                                                     VLSI，CICC，DATE 浙大都有发表，                                                                                                                                                                                                                                                                                          
有8*8英寸，很大的芯片，
2020年， 要求不高的话其实65nm工艺用的也很多,7nm流片一次上千万
模拟IC suppliers领先的 Analog Device公司排名第四，买了行业第八， 变成了第二。 很容易兼并的。第一是TI公司，德州仪器。
TI毛利率逐年上升，2017年达到   64%
#### 模拟集成电路行业的特点 
 1. 重经验
 2.   与数字制造工艺不同，不追逐摩尔定律和高端制程, 依赖人工设计、难以利用自动设计工具
 3.  重视经验积累、“一年数字，十年模拟”
 4.   小团队作战，研发周期长  ，产品多，没有固定模式，比较分散。
 5.   产业主流模式仍为IDM(Integrated Device Manufacture)模式
 6. 较集中 , 品种繁多，产品应用广泛 , 产品周期长，价格偏低 ,市场竞争格局较为集中
 7. 弱周期  市场波动较小  汽车&工业应用成为未来主要增长动力

(2) Features of Analog IC Design Anlaog IC vs. Digital IC
电路的不同 : 模拟信号 – 数字信号； 不规则的形状 – 规则的形状
 设计层次  电路级 – 系统级
 设计方法  全定制 – 标准单元
 器件参数的影响
  器件参数的连续性 – 固定；精确的模型 – 时序模型  设计优化（trade-off/ robusting）--软件编程 
 动态范围（Dynamic range）受电源/噪声限制 – 没有限制
 CAD  难以利用自动设计工具 hand-calculation

#### 模拟设计的复杂性 
 设计参数多： 
 • 速度、功耗、增益、精度、电源电压、线性度等参数 经常会面对trade off 的问题。 设计难度大 
• Crucial device size  
• 噪声、串扰、电源电压下降、温度对性能的影响大 
• Sensitive to systems in series ……
 • Circuit level: SPICE Higher-level: MATLAB 
 • Inconspicuous （不明显的）level 
 • Emerging topology structure 新兴拓扑结构
器件二级效应对性能的影响大 
• 模拟电路二级效应的建模和仿真存在难题 
• 仿真不能发现所有设计问题
 解决方法： 直观和经验设计

## 第二章 工艺
9。21制造封装硅片流程
Si ->cut ->Wafer ->patterned Wafer ->test -> Wafer Slicing ->Package-> test ->to customers

wafer的一些重要过程：
photolithography 光刻
oxidation：氧化
etching：蚀刻
99.99% - 99.99999999% 
Wafer are polished and chemically etched
 remove damages on the surface that are created during slicing (cutting ) 

硅的原料丰富，常温下单质和化合物稳定。二氧化硅和硅溶解不同，有导电特性。
生长温度 700－1100℃，  干法： 薄氧， 湿氧：厚氧，快，没有干法好。

两种diffusion
特征尺寸  feature size 2021年1月考到了。问你特征尺寸变小max voltage gain会怎么变？ 
衬底 =bulk =body 2021年1月考到了。连在一个高电压上，Vth会怎么变？ 
横向扩散   Leff = L drawn － 2LD（side diffusion） 
## 第三章 MOS器件
### 3.1  MOS I－V 特性
#### 3.1.1 阈值电压 
基极Vg大于Vth，才能开启
VG小于0 ，多子积累，然后Vg变大，多子耗尽， 大于Vth，产生反型层。

理想阈值电压 = 功函数差 + 2*费米电势 +  
费米势 和掺杂浓度有关。
宽长比就写成 0.3/0.15，不用约分成2 。因为后面版图会用到。
**Von  过驱动电压 Overdrive voltage  Von = Vgs -Vth**    非常重要!!!!!! 
#### 3.1.3   跨导
### 3.2  second order effects
#### 3.2.1 体效应  body effect （back －bias effect）也叫背栅效应
Vs 不等于 0时要考虑体效应。 源和衬底的电位差会影响Vth阈值电压。 
N well工艺 NMOS 衬底接最低电位，源极可能不接最低电位，造成体效应。
与或门 或非门会出现体效应。
#### 3。2。2 channel－length modulation 沟道长度调制
Vds＞Von时，pitch－off（夹断区） 从漏级向源极移动，有效沟道长度减少，电流增加，
减少的长度/总长$L = λ*Vds$ 
$λ * Ve* L = 1$early voltage Ve 
当L 变成两倍， Id 随Vds上升速度/4
#### 3。2。3   亚阈值电导
MOSFET 不会abruptly turn off when Vgs ＜ Vth
特性类似于bipolar
Vgs －Vth 一般设置在 0.15V ~ 0.2V   ，不让他进入亚阈值区
### 3.3  MOS devices models
第1个要求会计算C~db~C~sb~C~gd~C~gs~ 
第2个要求通过输出电阻确定W/L
第3个要求通过版图确定W/L
第4个要求会计算drain junction电容 
第5个要求会通过CMOS原理来看版图 来看沟道的宽长比W/L.
#### 3.3.1  寄生电容
不同版图寄生电容会有差别 会影响频率特性.
**习题2-1**
Cj 和Cj0有关, 和Vr,$\phi F$,mj有关, 
Cjsw 和Cjsw0有关, 和Vr,$\phi F$,mjsw有关, 
mjsw,Cjsw0,Vr,$\phi F$可以查表得到.
Leff = Ldrawn -2Ld      一般给的都是Leff, 这里通过Ldrawn要单独算.
E = S/D region的最小尺寸
Cdb 和Cj,Cjsw有关
栅漏电容, CGD = WCov =WCgdo查表可以得到
饱和区
Cgs 和W, Leff,Cox,有关,再加上Cgd

**习题2-2**
ro 取最小值可以算W/L，根据确定宽长比, 算出Leff, 然后可以算出W,  
习题2-3
确认这是串联还是并联, 看看电流的方向, 
习题2-4
$Cdb  = drain的面积*Cj+Cjsw*drain的周长$
4个方向流入
习题2-5 
首先可以画两个矩形, 把每个部分标上字母, 画出电流的方向，然后确定哪些是连着的, 确定他的拓扑结构, 先画出上面的, 下面是对称的.可以参考书例2.5
2021年1月考到了。
C2 = WLCox
C5 = （CGBO）Leff
C1 =C3 =（LD）（Weff）Cox
=（CGXO）Weff     CGXO 是overlap capacitance per unit width （单位F/m）
Triode region
Cgs = Cgd = C1 +C2/2 
Cgb = 2*C5
Saturation region
Cgs =C1+C2*2/3   经验公式
Cgd = C3   只有交叠电容的存在
Cgb = 2C5  

#### 3.3.2  MOS小信号模型
**跨导gm   = 2Id /（Vgs －Vth） =2Id/Veff** 非常重要!!!! 用到成百上千遍. 模拟集成电路中的地位类似于 编程中的int.
衬底跨导gmb  ，直流分析去掉电容。 gamma= 0 不存在体效应去掉gmb
**输出电阻ro**
由于沟道调制效应,漏电流也随着 漏-源电压变化. 这个电流源有一个线性阻抗, 连接于D和S之间的电阻可由电压/电流的偏导得到, 
一般也用这个公式  ro = 1/λ

注意Vb一般为0 ,所以Vsb =Vs. 算体效应的时候会问你Vsb.
小信号模型的图是期中考的重点. 好几次叫你画图.
2021年1月考到了。
#### 3。4。1比例缩小scaling theory
 （1） lateral and vertial dimensions 缩小
 （2）  减少Vth, Vdd
 (3)  增加 doping level 掺杂浓度 n+  p+
gm不变， gm*ro本征增益不变 
#### 3。4。2 carrier  mobility degradation
温度150度以上，要用宽带隙材料，如锗，砷化镓。
电场对迁移率有影响，  电场很大时， 速度饱和， 载流子速度reaches a constant level
电路设计师注意不要让器件进入大电流或饱和区。
never enter high－current or velocity saturation region
90nm，0.13um，22nm工艺， 7nm工艺，一般会取3－5倍防止进入饱和状态。安全值。
strong inversion  Ids 和VGS是平方关系
weak inversion  Ids和VGS是指数关系
#### 3。4。3
hot carrier effect
EDA软件
70年代UCB伯克利的是起源origin。
现在有这些：
HSPICE
PSPICE
Spectre:Cadence
Smart-Spice:Silvaco
APLS：华大九天
但是国内的实验室还是用国外的license，虽然很贵，但是精度高。
#### 3。5。2
几十年MOS管模型发生了很大的变化， biopolar 模型变化不大
设计者有仿真工具，还是需要foundary 提供参数
Process  Corners 
基于 NMOS和 PMOS的speed
两三个月的时间来做一个芯片。      

## 书第三章 单级放大器single stage  amplifier 
trade off总是存在， 论文中优化一个参数，很可能是以其他参数为代价的。
**怎么增大gain？**
1   增大W/L  ；器件电容增大
2    增大VRD； 输出摆幅减小
3   减小Id，  Rd  增加，输出节点的时间常数增加。
gain ，bandwidth和摆幅swing的权衡利弊 tradeoff
增益的非线性：
增益和跨导、输出阻抗成正比。
Av = －gm（ro||Rd）   如果不考虑沟道长度调制， ro看做无穷。就用$Av = －gm *Rd$
gm随Vin线性上升，因此增益是非线性的。
Rout 简单的方法就是往上看，和往下看并联的阻值。
 gm*ro本征增益  intrinsic gain ：  最大的增益。
二极管接法： use the mos in saturation region as resistor  ,非常重要, 常用!
并联一个电流源, 可以提高输出摆幅,变大增益.2021年1月考到了。
电流源负载：Av   = -gm1(rO1||ro2)  常用
#### 带源极负反馈的共源级CS stage  with source  degeneration
M1  源端和地 加上电阻，
 1）  大信号分析
输出阻抗
2）
先算出跨导， 然后算Gm
小信号电压增益：Av = －GmRd
一个作用是 增大输出电阻。
计算Av  书上也有公式,
根据电流和电压关系, 可能要解一个二次方程,得到一个解Vgs<Vth,要舍去.
然后就可以算出gm, 你会发现很多题目都是必算gm. 跨导是模电之本,是根本基石.
2021年1月考到了。 叫你画小信号模型和计算小信号输出电阻
#### 源跟随器Source  Follower
也叫共漏极放大器， 可以起到电压缓冲器的作用。

drawback1 ：非线性 nonlinearity
PFET  低mobility 可以yield产生比 NMOS counterpart（抵消） 更高的的输出阻抗，  
drawback 2 
电压 headroom净空间 limitation
 ### 3.4 common gate  stage 共栅结构
输入信号加在源端，栅极接直流电压。
大信号 。
Vin变小，  M1 饱和， 
Vin   decreases further,   M1 the triode region 
我们关于饱和区， 整个工作情况
Vout 与Vin关系，就是把平方律方程 ，以Vin为变量微分。
小信号模型
Gain
跨导 + 体效应 + 沟道长度
 Av  
#### 共栅极
大电流分析
增大gain
 1. 增加跨导
 2. 增大负载电阻

小信号分析
input impedance 输入阻抗转换的能力
输出阻抗

习题3-1
求小信号电阻
先算出Vt的表达式, 考虑体效应, 然后 用ron的表达式,  计算一下.
你会发现Vs变大, Ron逐渐变大, 最后device cut off, Ron 无穷大
注意线性区的电阻不是输出电阻ro, 输出电阻ro是饱和区沟道长度调制造成的.

习题3-2
计算输入电压, 根据电流, 算出Von, Vgs就是输入电压. 
计算 跨导, 就根据Von和Id算就好了.    跨导几乎是每题都要算.
计算小信号增益, 那就计算gm之差.
习题3-3
计算triode region edge,那可以用饱和公式计算.书例子3.2.2 M2起到一个小信号电阻的作用, 总是饱和.

**上下晶体管的Id相等是隐含条件, 非常常用**
Av书上有公式, 要能一眼看出这是一个二极管接法的CS, 然后找到书.
习题3-4 
类似书上例3.3 ,并联一个电流源, 可以提高输出摆幅,变大增益
先把所有式子都列出来, 化简后再代入数据.
习题3-5
源级负反馈的电路,
计算Av  书上也有公式,
根据电流和电压关系, 可能要解一个二次方程,得到一个解Vgs<Vth,要舍去.
然后就可以算出gm, 你会发现很多题目都是必算gm. 跨导是模电之本,是根本基石.
## 第四章 
#### 4。5。1 cascode stage 共源共栅
CS+CG stage
单词注意： cascade是级联
套筒式 telescopic cascode
小信号模型
output impedance
$R_{out}  = [1+(g_{m2}+g_{mb2}r_{o2})]r_{o1}+r_{o2}$
三级cascode共源共栅
$R_{out}  = g_m^2r_{o}^3$
利用电流源作为负载  $R_{out}  = (g_{m2}+g_{mb2})r_{o2}r_{o1}$
高输出阻抗， 高增益。
但是电压空间headroom小
高输出阻抗， 高增益。
但是电源电压可能不够。
代价是 Vov增加， swing减小。

### 4。5。1 折叠式folded cascode         
                                                                       
### summary
讨论了单级放大器
源极跟随器
共源共栅
怎么推导小信号和大信号？
提高增益： 跨导和输出阻抗
怎么提高输出阻抗？除了电阻变大，还有加晶体管。
可以记忆简单的几个阻抗模型。



##  chapter 5 电流镜
 5。1 电流源和sinks
希望在更宽的范围内保持恒定的电流。

5。2  
怎么让MOSFET 作为一个恒定的电流源？
一个精确的参考电流可以产生模拟电路中所有的电流偏置。

#### 5。2。2电流镜mismatches
 1. 沟道长度调制
 2. 工艺加工误差
 3. 版图设计 imperfect

在整个工艺的加工中，W有误差。
版图绘制应该要同心质 common－centroid
应用unit 单元晶体管并联。

1。5比1 怎么做？就是3：2  两个管子并联 1管两个并联， 2管3个并联。
为什么中间这么多通孔？ 并联可以减小电阻，防止一个通孔接触不良。
为什么不是2：5？ 1管比2管就是2：3 

#### 共源共栅电流镜
可以抑制λ的影响. 

考点: 求输出电阻和最小输出电压.
一般所有都是饱和的. 
最小输出电压,如果是在NMOS上方, Vout 最小就是Vg -Vth, 因为Vds min = Vgs-Vth,两边约去Vs即可得到. 这个公式也是模电的基石.
输出电阻就是共源共栅放大器的计算公式.他没说gamma = 0 那就算一下gmb,


习题4-2
共源共栅电流源, 输出特性一样
那么**输出电流一样，Voutmin一样**，  Vout 最小就是Vg -Vth, 因为Vds min = Vgs-Vth,两边约去Vs即可得到.所以**Vg-Vth 一样。**

电流之比 =  W/L 之比
电流相等， 宽长比知道， 那么，可以求出Von之比，Von4和Von1之比。
Vg4 = Vt+Von4 = Vg2.   
电流之比知道， Von之比知道，就 可以求出两个管子尺寸之比。 这三者的关系也是重中之重。

习题4-3
求参考电压的表达式
用每个管子的Vgs 表示出来. 再加上Vth,因为 Vgs-Vth与Id有关. 用Id表示 Vgs-Vth .
再利用两边电流相等. 
电压的值 = Von2 
这个是可以约掉的。 两边电流相等。宽长比不同，Von的关系可以知道， 然后可以计算压降。 

习题4-4 
计算共源共栅电流源的Vb，以及Vb变化后Iout的变化
解法：
Vb就通过电流关系计算压降。
沟道长度缩短一半，lambda 翻倍。 会影响电流。 
Vb减小100mV ，默认电流几乎不变=》V~gs2~ = V~gs3~ =V~gs1~ 不变， Vy下降100mV     - 》V~ds2~下降100mV。

习题4-5
输出结点看过去的阻抗就是输出电阻, 电流源为无穷.

### reference
带隙基准
12月 7日 ISSCC 还是每年研究band-gap reference能发一两篇，
集成电路中所有量都和温度有关
你可以把正温度的reference和负温度的reference结合起来 选择一个恰好的系数 让参考电压的偏导等于0,就可以算出需要的宽长比.




## 课程chapter 7，书第四章差动放大器

差分对的好处：
simpler biasing
higher 线性度
增加输出swing，是Vx－Vy的两倍。
缺点：  面积更大
### 基本差分对 
定性分析 ：   
特性 ， 
1 Voutswing确定， 是Vdd 和Vdd-RdIss,  和输入共模电平无关。
2  小信号增益Av， 在Vin1= Vin2时达到最大，称为平衡状态。 随着Vin1和Vin2差值变大而逐渐减小为0。

非理想因素 
1. Vss存在Rss
2. Vx != Vy != constant
3. Rd1 != Rd2    负载电阻失配

考点: 版图上提高对称性, 版图上怎么解决.

#### 4.2.2定量分析：

Iss变大或者W/L变小的时候 电路会更加的线性
等效跨导Gm = 电流特性的斜率. 

小信号分析
双端输入双端输出： Av = gmRd
单端输入双端输出： Av = gmRd
双端输入单端输出： Av = gmRd/2 

半边电路法。
如果不是完全差分的话 你也可以把输入看作是差模和共模的叠加 然后这个差模也可以应用半边电路的概念.
### 4.3 共模响应
1. Iss 有 output impedance Rss
2.  Rd2 ！= Rd1 ， 电路不是完全对称，两边有mismatch
3. 晶体管mismatch， gm1 ！= gm2   =》  Id1 ！= Id2 ，CMRR和两个gm的平均值有关。

影响输出CM level
影响输出的差分 components

#### Layout Issue  ： 对称
1. 栅极阴影
离子注入有一个角度， 一个区域接收的注入较少， 
两个MOS管的栅极 在同一直线上更好
2.  两个栅极平行可能导致左右结构不一致。 不过可以通过左右加两个dummy MOS管来改进， 让两边环境几乎相同。但是更复杂的电路中不能轻易加dummy
3. 如果MOS管旁边有一条无关的金属线， 会降低对称性， 可以另一边加一条相同的金属线，最好是去掉引起不对称的金属线
4. 版图绘制应该要同心质 common－centroid，防止离子浓度梯度变化导致的失配。 但是这样布线非常困难。
5. 也可以通过**一维交叉耦合**的办法抑制离子浓度梯度变化， 中间两个相连， 第一个和最后一个相连。 这样误差较小， 不过要加dummy来保证环境相同。
6. 两个电容8比1 ， 就是在周围围一圈，外面再围起来16个dummy，这样误差小。

####  MOS loads的差分对
二极管接法 
电流源负载 cascode也可以提高增益 但是这样的话电压的余度更小.


## 书第九章 运算放大器OTA 
operational transconductance Amplifier 
在瞬态输入大信号工作时，表征运放的速度：
 •转换速率 SR (Slew Rate) SR= output voltage rate limit of the op amp
•建立时间 TS (Settling time)
测试转换速率时，输入阶跃信号可使输出达到最大输出摆幅。同时正向 和反向的SR是不同的。
建立时间测试输出的稳定时间，和负载电容等参数有关。
•ICMR (Input Common Mode Range)
 ICMR= the voltage range over which the input common-mode signal can vary without influence the differential performance
•Linearity: input-pair exhibit a nonlinear relation between its differential drain current and its input voltage 
•PSRR (Power Supply Rejection Ration) V
•Noise 
•Offset: the minimum signal level that can be processed with reasonable quality
•Open-loop gain: DC条件下，在输入加一小信号，得到输出电压 Ad=10到10的五次方 (20dB~100dB) 
High gain: Ad ~80dB - 100dB
•Common-mode Gain: 在输入加共模小信号，得到输出电压 ACM ~ 20dB - 40dB
•CMRR共模抑制比( Common-mode Rejection Ratio) CMRR ~ 40dB - 80dB 
共模增益越小越好、CMRR越大越好

单极点更稳定。
级联cascade 套筒式CSCG运放 telescopic
好处就是高增益大概可以到20倍到40倍 
它的代价是就是有更小的输出swing
然后会增加一个极点
 而且不能让输出接在输入上 否则的话输出范围会小于Vth.
 

Low voltage single-ended output
 M7 is biased at the edge of triode Could M5 always in saturation?
 Left implementation wastes one threshold voltage  Still, single-ended output is unfavorable due to half output swing and a mirror pole  Note that almost all the differential output circuits need a CMFB


### 9.2.3 Folded Cascode Op Amps
折叠式共源共栅运放
•Not “stack(层叠)” the cascode transistor on the input device 
优点: 
1. Output Voltage Swing更大输出摆幅: VDD -4Von 
2. Output and input could short together 能让输出接在输入上
3. 输入共模更好选取
缺点:
4. 电压gain小, 为1/2 到1/3 
5. 极点频率低
6. 较高的噪声
7. Consume higher power

Effect Capacitance on Non-dominant Pole  电容对次极点的影响：
要加上CGD5 和CDB5， large capacitance due to a large current device M5 would be added to the total capacitance.

#### Properties of Folded Cascode
 1. Slighter Higher **Output Swing** than telescopic 
 2. Higher Power dissipation（损耗）, lower voltage gain,电压增益 two or three times lower than a telescopic topology
 3.  lower pole frequency and higher noise 
 4. Input and output can be shorted短接: 2overdrive from bound 
 5. A better input CM range 输入共模电压可以等于VDD，PMOS作为输入对， 输入共模电压可以等于0；

习题6:
1. 求input 电压range , 根据饱和条件, 让每个晶体管都饱和. 从地往上加. Vin min 从Vdd往下减.
2.  求差分跨导gmd , gmd =gm1 =|Gm|, Iss->Im1电流- > gm ->Gm ->Av   ro -> Rout 
3. 求差分增益, rout = ro2//ro4 = 1/(λId2+λId4) 
4. 电流源分流, 

## two stage Op Amps 二阶运放
Stage 1: High Gain -- Output swing could be small -- OTA
Stage 2: High Swing 
增益更高，但是开始有稳定性问题。很少用大于两级的运放。

### Compeansation of 2-Stage Op Amps
Closed-loop transfer function
• Barkhausen’s Criteria: , the closed-loop “gain” goes to infinity -> oscillate 

$GBW  =Av *BW = g_m/2\pi C_L$
$单个极点  \omega_{out} = 1/R_DC_L$   输出电容*输出阻抗的倒数
#### 波特图
• Negative feedback itself provides 180 phase shift 
• Loop transmission determines the stability issue
The slope of the magnitude at zero frequency: +20dB/dec at pole frequency: -20dB/dec.
• Zero 0.1ω: begin to change, ω: +45°, 10ω: +90° 
Pole 0.1ω: begin to change, ω: -45°, 10ω: -90°
• The key point is that phase changes faster than magnitude. 
• The phase is much more significantly affected by high-frequency poles and zeros than the magnitude is .
－ GX增益交点 (Gain Crossover Point): |gain|=1
 • PX 相位交点(Phase Crossover Point): phase= –180 °
 稳定系统， 两个极点要关注次和主极点位置
三个极点，PX大于 GX。
#### 稳定和不稳定的波特图
Phase shift changes the negative feedback to positive Oscillate: when phase=– 180°, gain>1
 Stable: when gain=1,
Phase Margin 37 PM 180  phase<– 180°
• In a stable system, PX must be behind GX (GX<PX), and GX is equal to unity-gain bandwidth in the open-loop system
### 相位裕量  
Phase margin PM：离180度距离的远近

• A “well-behaved” closed-loop response concludes a greater spacing between GX and PX  好的闭环响应GX和PX应该有较大的距离
• The unity-gain bandwidth cannot exceed the second pole frequency增益为1时 PX没到180°就可以， 如果超出180°就不稳定。
• For large-signal application, time-domain simulation of closed-loop system more relevant and useful than small signal as computations
For less PM, exhibits more ringing 
• For greater PM, the system is more stable, but the time response slows down
 • Generally, PM>45 ° and the optimum value: PM=60 ° 最合适, 没有peak
一般设计为70度
PM过大，响应时间会慢。
第一个极点出现， 有45度相移， 10倍极点时到达90度相移。
GBW 也就是增益=1时频率的值。
合理设计非主极点 fp2= 2－4GBW
fp2= 2GBW， PM = 63.4度


#### 米勒补偿电容。
极点分离(pole splitting)：如果电路中某个参数改变引起系数a的变化，两个极点都会受到影响， 朝着相反的方向移动，如主极点减少，非主极点必然增加。
主极点变小 － 》带宽变小。
非主极点 fp2可以通过Cc来设置， 
#### 消除零点
调零电阻Rz，英文叫 nulling resistor
刚好消除零点很难，电阻误差很大， 20%。 gm受其他因素干扰也很大。
更多的方法，不eliminate，而是 把RHP zero 变成左半平面零点LHP zero 正90度相移。
稳定性分析：
加一个电压buffer， 让电流单向流动。
### 输入范围
Input common-mode level may need to vary over a wide range, e.g. ADC input comparator.
• Input swing limits the total range sometimes. 
最好的是轨到轨，Vdd－Vss
输入rail to rail 更难。
解决方法： nmos和pmos 并联
问题：跨导不均衡，
解决方法：增加尾电流。Removing the Nonlinearity in gm (~ ICMR): 3X Current Mirrors Increase the bias current in the differential amplifier that is on when the other differential amplifier is off.
### 压摆率slew rate
也就是Vout的上升速度。
Linear feedback system with real op amp 
- With large input steps, the output displays a linear ramp having a constant slope. The slope of ramp is the “slew rate”. 
- It seems that the maximum current to charge the load capacitance is limited. 
- Nonlinear behaviors reduce speed and increase distortion. 
- Increase SR would consume power and wider device

**slew rate： Iss/CL**  
When M1 experiences a large step, M2 turns off.
- CL: a constant current I ISS= gmΔV 
- Feedback is broken but after M2 turns on, the circuit returns to a linear operation.
•  Slew rate be independent of the input !!!

套筒和折叠的slew rate
-- Slew Rate of Telescopic and Folded op amp
• Telescopic op amp 
-- The ramp slope in each side: Iss/2L
-- The slew rate for Vout1－Vout2 = Iss/L
作业7-1
 Vinmax <- VD+Vth <-Vg-Vgs  < -  Vg - Von3-Vth3 可以从电流求出Von3
 电流 -> 过驱动电压 注意PMOS kp' != kn' 尺寸一样, 都是NMOS, 电流也一样, 那么Vgs也一样.  
 问你Vb2的范围, 就从上走到Vdd, 从下走到GND. 保证每个管子饱和. 
作业7-2
Vmax  -> Von7+Von5  = > 尺寸和Id,Von的关系
Av怎么算?  Av  = gm2 Rout.

注意Pmos 上面输入的不是源跟随器, 是Common  source  . 
源跟随器是Nmos 上面输入 ,一般gain  =1 ;
作业7-3
通过低频的增益和频率相乘, 可以得到增益带宽积GBW ,也就是增益交点所对应的频率. 

作业7-4
C*s = 1/R   电容*s =阻抗的倒数导纳, 这样把电容等效为阻抗相关的.




## layout版图
目录
模拟IC依赖版图，线长度都会有影响。
10.1 General Layout Considerations
 10.1.1 Design Rules
  10.1.2 Antenna Effect 
  10.2 Analog Layout Techniques 
  10.3 Substrate Coupling 10.4 Packaging (略) 10.5 General Layout Technique (略)
### 10.1 General Layout Considerations 
#### 10.1.1 Design Rules 
1. 最小宽度,  几何图形的 宽度和长度必须大于一个minimum.否则制造时可能断开或者局部大电阻,
2. 最小间距, 同一层mask上, 图形间距必须大于minimum spacing
3. 最小包围 minimum enclosure.
4. 最小延伸 minimum extension在其他图形边缘还应该延长一个最小长度.
最小宽度指封闭几何图形的内边之间的距离最小间距指各几何图形外边界之间的距离最小交叠指一几何图形内边界到另一几何图形的内边界长度或者是一几何图形的外边界到另一图形的内边界长度
这么多规则怎么办? 记不住, 可能忽略.
所以有DRC,设计规则检查, LVS, layout vs. schematics.

#### 10.1.2 Antenna Effect
限制总面积,和栅极连接的大片导电材料,包括多晶硅本身,可能产生天线效应, 导致栅氧化层 击穿. 


### 10.2 Analog Layout Techniques 
#### multi-finger transistors 叉指晶体管

#### 对称性

#### 无源器件Passive Devices-电阻
n-well的方块电阻会大一些.
比如带隙电路 , R2/R1 = 5.34 ,是不能实现的,应该写成16/3 ,然后设计版图.
对于大数值电阻, 通常分成较短的电阻单位, 平行放置并串联在一起. 
2021年1月考到了。 问你电阻哪个图好？ 可以怎么改进。
#### Passive Devices -Capacitor
Parasitic Capacitance
Linear capacitors are designed using sandwiches made of the available conductive layer.
• Topology is determined by two factors: 
- the area occupied by the capacitor
-  Cp/C
可能要根据寄生参数不停地调整尺寸.

#### interconnection 互连线
**The parallel-plate平板 and fringe边缘 capacitance of wires**
• The clock signal distributed over long wires experiences significant line capacitance.
• Capacitance between lines introduces substantial coupling of signals. E.g., even though the coupling cap may be small, the voltage swing is big on clock or digital input
--Differential signaling 差分来抑制共模信号.
--Shielding sensitive signals 把模拟和数字部分距离拉大.

**Interconnect Resistance**
• The sheet resistances may introduce substantial thermal noise for low-noise applications.
• The contacts and vias also suffer from high R.

**长导线Distributed RC in Long Interconnection**
significant delay and “dispersion" in signals. 
e.g. If the delay from left to right is unequal, the levels sampled are distorted. Or if CK is no longer rectangular, the signals are also distorted
插入反相器来改善边沿.

**Pads and ESD Protection**
Large “pads” are placed on the perimeter of the chip 
• Pad dimensions and structure are dictated by the reliability issues and margin for manufacturing tolerances
70μm×70μm~100μm×100μm
• Pad dimensions must be minimized so as to reduce both the capacitance of the pad to the substrate and the total die area
• A simple pad would consist of only a square made of the top metal layer. However, such a structure may “lift-off”(起皮).
• A modified structure is formed by the two topmost metal layers, connected to each other by many small vias. Yet it suffers from a larger capacitance.
ESD: Electrostatic Discharge 电路可能静电放电就坏了.
When an external object having a high potential touches one of the connections to the circuit, the ESD produces a large voltage to the devices. 
 E.g., If ICs are handled by human beings (C: hundreds of pF + R: thousands of Ω) 
  ESD may occur even without actual contact
• MOS devices sustain two types of permanent damage as a result of ESD. 
 The gate oxide may break down -> a very low resistance between the gate and the channel
 The S/D junction diodes may melt -> a short to bulk
• Devices clamp the external discharge to ground or VDD, limiting the potential applied to the circuit.
• Resistor: avoid damaging D1,D2 due to large currents 
• ESD protection issues: - Introduce substantial capacitance, degrading speed and impedance matching, or noise figure 
- Parasitic capacitance of the ESD may couple noise 
- May lead to latch up in the circuit design
### 10.3 Substrate Coupling衬底耦合
Increasing physical spacing between sensitive blocks and digital sections • Minimize the effect of substrate noise 
- Use differential operation 
-  Digital signals and clocks should be distributed in complementary form - Critical operations, e.g., sampling or charge transfer, should be performed after clock transition 
-  Minimize the bond wire inductance 
-  Use PMOS differential input (N-well)
保护环 guard rings 
在外面加重掺杂的半导体,
On lightly-doped substrates, “guard rings” can be employed to isolate the sensitive sections from the substrate noise
• Substrate ties or n-well with its large depth _> stop the noise currents flowing near the surface

Using separate power and ground pins  用单独的数字地和模拟地。
Most circuits have a digital ground and an analog ground to avoid corrupting the analog section by the large transient noise produced by the digital section.


思考题：
1. What is the antenna effect in layout? How to avoid it in layout design? 
一个小尺寸MOS管的栅极和具有很大面积的第一层金属连线接在一起，在刻蚀第一层金属时，这片金属就像一根天线，收集离子，让电位升高。 因此，在制造工艺中，这个mos管的栅极电压可以增大到让栅极氧化层击穿，而且不能恢复。
avoid：
亚微米级cmos工艺通常限制了这种几何图形的总面积，减小击穿可能，或者断开第一层金属， 让大部分面积不和栅极连接。 或者增大栅极的面积.

2. 了解CMOS 集成电路中常用的有源器件和无源器件的基本构成及其特点。
有源器件: BJT、HBT、PMOS、NMOS、MESFET、和HEMT
无源器件, 特点是消耗能量不产生能量.
1。大电阻，分成短的电阻，平行放置串联在一起。
2。 电容， 普遍用多晶硅覆盖扩散区，特点是结构简单，线性度低。
3。二极管，有两种，p衬底和n well， 前者必须反向偏压，作为可变电容器，后者也很难正偏，反向偏压可以作为可变电容器。

4. 简述 MOS 器件一些重要的二级效应如体效应、沟道长度调制效应、亚阈值电导对器件和 电路特性的影响，及在设计中对此采取的应对措施。


|   二级效应 |  体效应|    沟道长度调制效应   |   亚阈值电导   |
| ---- | ---- | ---- | ---- |
|      |      |      |      |
|   原因   | VGS上升，栅极吸引衬底内部的电子向衬底表面运动，并在衬底表面产生了耗尽层,影响阈值电压     | 沟道预夹断后、若继续增大Vds，夹断点到源极之间的沟道长度略有减小，使Id增大| 即使在VGS<Vth时,也有电流    |
|   影响   | 模拟电路设计复杂化     |      |    功率损耗, 模拟信息丢失  |
|  应对措施    |   源极和衬底短接起来,但是这需要电路和器件结构以及制造工艺的支持，并不是在任何情况下都能够做得到的。   | 采用共源共栅电流镜     |      |
|      |   改进电路结构,例如，对于CMOS中的负载管，若采用有源负载来代替之，即可降低影响   |      |      |
|      |      |      |      |
|      |      |      |      |

5. 试根据你对集成电路工艺的理解，借助剖面图分别对标准 CMOS 的工艺过程加以描述和 说明。若要在 CMOS 工艺中实现 Bipolar 三极管，如何兼容实现？ 

![输入图片描述](%E6%A8%A1%E6%8B%9F%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF_md_files/P%20%E9%98%B1cmos_20210118221313.png?v=1&type=image&token=V1:HvjUL0G_xF6DvZuDnQchHh8MEJwCqvWS3ee_SSaqTzQ)
BiCMOS是继CMOS后的新一代高性能VLSI工艺。以CMOS工艺为基础，增加少量的工艺步骤而成。
CMOS以低功耗、高密度成为80年VLSI的主流工艺。随着尺寸的逐步缩小，电路性能不断得到提高，但是当尺寸降到1um以下时，由于载流子速度饱和等原因，它的潜力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，发挥各自的优势，克服缺点，可以使电路达到高速度、低功耗。BiCMOS工艺一般以CMOS工艺为基础，增加少量的工艺步骤而成.
BiCMOS（Bipolar CMOS）是CMOS和双极器件同时集成在同一块芯片上的技术，其基本思想是以CMOS器件为主要单元电路，而在要求驱动大电容负载之处加入双极器件或电路。因此BiCMOS电路既具有CMOS电路高集成度、低功耗的优点，又获得了双极电路高速、强电流驱动能力的优势。


6. 图（a）是两个比值为 16 的电容版图设计方案，请对该方案的可实现性加以评说。

7. 
8. What is so called analog GND and digital GND in mixed signal integrated circuits? Please explain the reason to lay out them separately in mixed signal chips.
混合信号集成电路中所谓的模拟GND和数字GND是什么？请说明将它们分开放置在混合信号芯片中的原因
答 : 模拟地连模拟部分，数字地接数字部分
避免数字模块产生的大的瞬态噪声干扰模拟模块的正常工作。数字模块常常会在电源线和地线上产生脉冲干扰，模块放大器对此干扰较为敏感，导致两者之间产生耦合。
9. Describe the main principles of the mixed signal chip floorplaning and give your reasons.
描述混合信号芯片布局的主要原理并说明原因。


10. 图2列举了数种实现电阻分割的方法。选择达到2:1比例的最好版图。并说明其他选择为 什么不合适。
a 没有平行放置，f 长宽比例严格定义的电阻必须由相同的单位电阻通过串联或并联构成。否则误差太大。

12. 下图绿框中的版图与右面电路图中Q9-Q11 对应，请对此设计方案加以分析与评说。




