+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u5_ddr2_test                                                                                                                                                                                                                                                                                                       ; 35    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|mmc                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|cs_n_clk_pipe_2x                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|write_clk_pipe                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|resync_clk_pipe                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|mem_clk_pipe                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|measure_clk_pipe                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|ac_clk_pipe_2x                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|mem_pipe                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|reset_rdp_phy_clk_pipe                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_n|auto_generated                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_p|auto_generated                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep|cmpr14                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter|cmpr12                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le5                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le4                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le2                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated                                                                                                                                        ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk|pll                                                                                                                                                                        ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|clk                                                                                                                                                                            ; 11    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|rdv_pipe|altsyncram_component|auto_generated                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|rdv_pipe                                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|ctrl                                                                                                                                                      ; 108   ; 157            ; 0            ; 157            ; 114    ; 157             ; 157           ; 157             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgwb                                                                                                                                                      ; 145   ; 197            ; 21           ; 197            ; 173    ; 197             ; 197           ; 197             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|dgrb                                                                                                                                                      ; 173   ; 226            ; 3            ; 226            ; 186    ; 226             ; 226           ; 226             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|seq_wrapper|seq_inst|admin                                                                                                                                                     ; 86    ; 154            ; 8            ; 154            ; 138    ; 154             ; 154           ; 154             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|seq_wrapper|seq_inst                                                                                                                                                           ; 100   ; 72             ; 52           ; 72             ; 181    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|seq_wrapper                                                                                                                                                                    ; 100   ; 9              ; 0            ; 9              ; 144    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct|full_rate.addr_pin|auto_generated                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|we_n_struct                                                                                                                                              ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct|full_rate.addr_pin|auto_generated                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ras_n_struct                                                                                                                                             ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct|full_rate.addr_pin|auto_generated                                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|gen_odt.odt[0].odt_struct                                                                                                                                ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cs_n[0].cs_n_struct                                                                                                                                      ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct|full_rate.addr_pin|auto_generated                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cke[0].cke_struct                                                                                                                                        ; 12    ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct|full_rate.addr_pin|auto_generated                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|cas_n_struct                                                                                                                                             ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct|full_rate.addr_pin|auto_generated                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[1].ba_struct                                                                                                                                          ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct|full_rate.addr_pin|auto_generated                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|ba[0].ba_struct                                                                                                                                          ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct|full_rate.addr_pin|auto_generated                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[12].addr_struct                                                                                                                                     ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct|full_rate.addr_pin|auto_generated                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[11].addr_struct                                                                                                                                     ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct|full_rate.addr_pin|auto_generated                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[10].addr_struct                                                                                                                                     ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[9].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[8].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[7].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[6].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[5].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[4].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[3].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[2].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[1].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct|full_rate.addr_pin|auto_generated                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc|addr[0].addr_struct                                                                                                                                      ; 12    ; 1              ; 3            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_adc_gen.adc                                                                                                                                                          ; 52    ; 1              ; 1            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|full_rate_wdp_gen.wdp                                                                                                                                                          ; 87    ; 0              ; 6            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|rdp|full_rate_ram_gen.altsyncram_component|auto_generated                                                                                                                      ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|rdp                                                                                                                                                                            ; 39    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dqi|auto_generated                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst|dpio                                                                                                                                                                           ; 60    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 18    ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst|ddr2_controller_phy_alt_mem_phy_inst                                                                                                                                                                                ; 121   ; 0              ; 1            ; 0              ; 108    ; 0               ; 0             ; 0               ; 22    ; 0              ; 2            ; 0                ; 2                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_phy_inst                                                                                                                                                                                                                     ; 121   ; 48             ; 0            ; 48             ; 107    ; 48              ; 48            ; 48              ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|timing_param_inst                                                                                                                                           ; 191   ; 0              ; 7            ; 0              ; 184    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rank_timer_inst                                                                                                                                             ; 104   ; 0              ; 12           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|sideband_inst                                                                                                                                               ; 110   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                            ; 197   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                                           ; 51    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                               ; 53    ; 0              ; 2            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                             ; 24    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                     ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                            ; 17    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                              ; 16    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                                             ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                           ; 48    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                   ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                          ; 43    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                            ; 42    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                         ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                   ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                               ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 56    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                    ; 49    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                           ; 49    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                             ; 48    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdata_path_inst                                                                                                                                             ; 175   ; 0              ; 1            ; 0              ; 163    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                            ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                         ; 60    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                 ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                        ; 55    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                          ; 54    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                  ; 88    ; 1              ; 37           ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|wdata_path_inst                                                                                                                                             ; 167   ; 0              ; 6            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                          ; 63    ; 4              ; 7            ; 4              ; 120    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                 ; 30    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 64    ; 2              ; 0            ; 2              ; 21     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                 ; 30    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 64    ; 2              ; 0            ; 2              ; 21     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                          ; 150   ; 23             ; 20           ; 23             ; 22     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|burst_gen_inst                                                                                                                                              ; 118   ; 1              ; 4            ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|arbiter_inst                                                                                                                                                ; 270   ; 9              ; 12           ; 9              ; 140    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|tbp_inst                                                                                                                                                    ; 193   ; 64             ; 46           ; 64             ; 317    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|cmd_gen_inst                                                                                                                                                ; 309   ; 2              ; 4            ; 2              ; 112    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst|input_if_inst                                                                                                                                               ; 162   ; 0              ; 6            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst|controller_inst                                                                                                                                                             ; 390   ; 253            ; 1            ; 253            ; 207    ; 253             ; 253           ; 253             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                                             ; 204   ; 41             ; 65           ; 41             ; 157    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst|mm_st_converter_inst                                                                                                                                                                        ; 123   ; 19             ; 13           ; 19             ; 126    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst|ddr2_controller_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                             ; 183   ; 59             ; 0            ; 59             ; 145    ; 59              ; 59            ; 59              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller|ddr2_controller_controller_phy_inst                                                                                                                                                                                                                                              ; 174   ; 101            ; 0            ; 101            ; 64     ; 101             ; 101           ; 101             ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_ddr2_controller                                                                                                                                                                                                                                                                                  ; 73    ; 90             ; 0            ; 90             ; 60     ; 90              ; 90            ; 90              ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe8                                                                                                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|ws_bwp                                                                                                                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|ws_brp                                                                                                                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe5                                                                                                                                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                           ; 58    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst|dcfifo_component|auto_generated                                                                                                                                                                                                                                    ; 37    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|rd_fifo_inst                                                                                                                                                                                                                                                                    ; 37    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                                                     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                                                    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                                                                                                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                                                                                                                                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rs_bwp                                                                                                                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rs_brp                                                                                                                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                                                           ; 58    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst|dcfifo_component|auto_generated                                                                                                                                                                                                                                    ; 37    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl|wr_fifo_inst                                                                                                                                                                                                                                                                    ; 37    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top|u_hsc_ddr2_fifoctl                                                                                                                                                                                                                                                                                 ; 178   ; 85             ; 0            ; 85             ; 90     ; 85              ; 85            ; 85              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u4_hsc_ddr2_top                                                                                                                                                                                                                                                                                                    ; 143   ; 103            ; 0            ; 103            ; 57     ; 103             ; 103           ; 103             ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; u2_led_controller                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1_sys_ctrl|pll_controller_inst|altpll_component|auto_generated                                                                                                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1_sys_ctrl|pll_controller_inst                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1_sys_ctrl                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
