<?xml version="1.0" ?>
<rvx>
	<dec_ip>
    <name>dca_matrix_mac</name>
		<hdl_name>DCA_MATRIX_MAC</hdl_name>
		<def_parameter>
			<name>BW_ADDR</name>
			<value>32</value>
    </def_parameter>

    <def_parameter>
			<name>MA_BW_DATA</name>
			<value>32</value>
    </def_parameter>
    <def_parameter>
			<name>MA_HAS_BURDEN</name>
			<value>1</value>
		</def_parameter>
    <def_parameter>
			<name>MA_BW_BURDEN</name>
			<value>1</value>
    </def_parameter>

    <def_parameter>
			<name>MB_BW_DATA</name>
			<value>32</value>
    </def_parameter>
    <def_parameter>
			<name>MB_HAS_BURDEN</name>
			<value>1</value>
		</def_parameter>
    <def_parameter>
			<name>MB_BW_BURDEN</name>
			<value>1</value>
    </def_parameter>

    <def_parameter>
			<name>MC_BW_DATA</name>
			<value>32</value>
    </def_parameter>
    <def_parameter>
			<name>MC_HAS_BURDEN</name>
			<value>1</value>
		</def_parameter>
    <def_parameter>
			<name>MC_BW_BURDEN</name>
			<value>1</value>
    </def_parameter>

    <def_parameter>
			<name>CONTROL_MEMORYMAP</name>
			<value>0x1000</value>
		</def_parameter>
    <def_parameter>
			<name>CONTROL_BW_DATA</name>
			<value>32</value>
    </def_parameter>

    <def_parameter>
			<name>MATRIX_SIZE_CONFIG</name>
			<value>8</value>
    </def_parameter>
    <def_parameter>
			<name>TENSOR_CONFIG</name>
			<value>32</value>
		</def_parameter>

		<signal>
			<name>clk_core</name>
			<width>1</width>
			<port>input</port>
			<comm_type>clk_dca_core</comm_type>
		</signal>

		<signal>
			<name>rstnn_core</name>
			<width>1</width>
			<port>input</port>
		</signal>

		<reset_property>
			<id>rstnn_core</id>
			<type>asynch</type>
			<type>negative</type>
			<group>3</group>
		</reset_property>

		<core>
			<sync>clk_core</sync>
			<init>rstnn_core</init>
		</core>

		<signal>
			<name>clk_mmio</name>
			<width>1</width>
			<port>input</port>
			<comm_type>gclk_system</comm_type>
		</signal>

		<signal>
			<name>rstnn_mmio</name>
			<width>1</width>
			<port>input</port>
			<comm_type>rstnn_noc</comm_type>
		</signal>

		<interface>
			<name>control</name>
			<library_name>apb</library_name>
			<role>receiver</role>
			<comm_type>memory:all</comm_type>
			<memorymap>
				<size>CONTROL_MEMORYMAP</size>
			</memorymap>
			<parameter>
				<id>bw_addr</id>
				<value>BW_ADDR</value>
			</parameter>
			<parameter>
				<id>bw_data</id>
				<value>CONTROL_BW_DATA</value>
			</parameter>
			<sync>clk_mmio</sync>
			<init>rstnn_mmio</init>
    </interface>

    <interface>
			<name>ma</name>
			<library_name>xmi</library_name>
			<role>sender</role>
			<comm_type>memory:data</comm_type>
			<parameter>
				<id>bw_addr</id>
				<value>BW_ADDR</value>
			</parameter>
			<parameter>
				<id>bw_data</id>
				<value>MA_BW_DATA</value>
      </parameter>
      <parameter>
				<id>has_burden</id>
				<value>MA_HAS_BURDEN</value>
      </parameter>
      <parameter>
				<id>bw_burden</id>
				<value>MA_BW_BURDEN</value>
      </parameter>
			<sync>clk_core</sync>
			<init>rstnn_core</init>
    </interface>

    <interface>
			<name>mb</name>
			<library_name>xmi</library_name>
			<role>sender</role>
			<comm_type>memory:data</comm_type>
			<parameter>
				<id>bw_addr</id>
				<value>BW_ADDR</value>
			</parameter>
			<parameter>
				<id>bw_data</id>
				<value>MB_BW_DATA</value>
      </parameter>
      <parameter>
				<id>has_burden</id>
				<value>MB_HAS_BURDEN</value>
      </parameter>
      <parameter>
				<id>bw_burden</id>
				<value>MB_BW_BURDEN</value>
      </parameter>
			<sync>clk_core</sync>
			<init>rstnn_core</init>
    </interface>

    <interface>
			<name>mc</name>
			<library_name>xmi</library_name>
			<role>sender</role>
			<comm_type>memory:data</comm_type>
			<parameter>
				<id>bw_addr</id>
				<value>BW_ADDR</value>
			</parameter>
			<parameter>
				<id>bw_data</id>
				<value>MC_BW_DATA</value>
      </parameter>
      <parameter>
				<id>has_burden</id>
				<value>MC_HAS_BURDEN</value>
      </parameter>
      <parameter>
				<id>bw_burden</id>
				<value>MC_BW_BURDEN</value>
      </parameter>
			<sync>clk_core</sync>
			<init>rstnn_core</init>
    </interface>

	</dec_ip>
</rvx>
