/*
 * 		File: set_pinout_udc_v2.0.c
 * 		Project: UDC V2.0
 * 		Date:04/14/2015
 *
 * 		Developer: João Nilton
 * 		Contact:
 *
 * 		Description: this file discribe the low level hardware abstraction
 *
 *
 */

#include "inc/hw_ints.h"
#include "inc/hw_nvic.h"
#include "inc/hw_gpio.h"
#include "inc/hw_memmap.h"
#include "inc/hw_types.h"
#include "inc/hw_can.h"
#include "inc/hw_epi.h"
#include "inc/hw_ssi.h"
#include "inc/hw_ethernet.h"
#include "inc/hw_udma.h"
#include "inc/hw_sysctl.h"
#include "driverlib/debug.h"
#include "driverlib/epi.h"
#include "driverlib/gpio.h"
#include "driverlib/i2c.h"
#include "driverlib/can.h"
#include "driverlib/rom.h"
#include "driverlib/sysctl.h"
#include "driverlib/ethernet.h"
#include "driverlib/uart.h"
#include "driverlib/usb.h"
#include "driverlib/ethernet.h"
#include "driverlib/udma.h"
#include "driverlib/interrupt.h"
#include "driverlib/timer.h"


#include "set_pinout_ctrl_card.h"

//*****************************************************************************
//
//! \addtogroup set_pinout_api
//! @{
//
//*****************************************************************************

void
EnablePeripherals(void)
{

	// Disable clock supply for the watchdog modules
	SysCtlPeripheralDisable(SYSCTL_PERIPH_WDOG1);
	SysCtlPeripheralDisable(SYSCTL_PERIPH_WDOG0);

	//SysCtlPeripheralEnable(SYSCTL_PERIPH_EPI0);

	SysCtlPeripheralEnable(RS485_SYSCTL);
	SysCtlPeripheralEnable(DISPLAY_SYSCTL);
	//SysCtlPeripheralEnable(RS485_BKP_SYSCTL);


	// Setup USB clock tree for 60MHz
	// 20MHz * 12 / 4 = 60
	SysCtlUSBPLLConfigSet(
		(SYSCTL_UPLLIMULT_M & 12) | SYSCTL_UPLLCLKSRC_X1 | SYSCTL_UPLLEN);

	SysCtlPeripheralEnable(SYSCTL_PERIPH_USB0);
	// Enable the UART usb-serial.
	SysCtlPeripheralEnable(SYSCTL_PERIPH_UART1);



	SysCtlPeripheralEnable(SYSCTL_PERIPH_I2C0);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_I2C1);

	SysCtlPeripheralEnable(SYSCTL_PERIPH_SSI0);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_SSI1);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_SSI3);

	SysCtlPeripheralEnable(SYSCTL_PERIPH_CAN0);

	SysCtlPeripheralEnable(SYSCTL_PERIPH_UDMA);

	SysCtlPeripheralEnable(SYSCTL_PERIPH_ETH);



}

//*****************************************************************************
//
// Set the GPIO port control registers appropriately for the hardware.
//
// This function determines the correct port control settings to enable the
// basic peripheral signals for the development board on their respective pins
// and also ensures that all required EPI signals are correctly routed.  The
// EPI signal configuration is determined from the daughter board information
// structure passed via the \e psInfo parameter.
//
//*****************************************************************************
static void
PortControlSet(void)
{

	//
	// To begin with, we set the port control values for all the non-EPI
	// peripherals.
	//


	//UART Setup
	//UART RS485
	GPIOPinTypeUART(RS485_BASE, RS485_PINS);
	GPIOPinConfigure(RS485_RX);
	GPIOPinConfigure(RS485_TX);
	//UART DISPLAY
	GPIOPinTypeUART(DISPLAY_BASE, DISPLAY_PINS);
	GPIOPinConfigure(DISPLAY_RX);
	GPIOPinConfigure(DISPLAY_TX);
	//UART BACKPLANE
	//GPIOPinTypeUART(RS485_BKP_BASE, RS485_BKP_PINS);
	//GPIOPinConfigure(RS485_BKP_RX);
	//GPIOPinConfigure(RS485_BKP_TX);

	//I2C Setup
	//I2C INTERNAL
	//GPIOPinTypeI2C(I2C_ONBOARD_BASE, I2C_ONBOARD_PINS);
	//GPIOPinConfigure(I2C_ONBOARD_SCL);
	//GPIOPinConfigure(I2C_ONBOARD_SDA);
	//I2C BACKPLANE
	//GPIOPinTypeI2C(I2C_OFFBOARD_BASE, I2C_OFFBOARD_PINS);
	//GPIOPinConfigure(I2C_OFFBOARD_SCL);
	//GPIOPinConfigure(I2C_OFFBOARD_SDA);

	//SPI Setup
	//SPI ADCP
	//GPIOPinTypeSSI(ADCP_SPI_BASE, ADCP_SPI_PINS);
	//GPIOPinConfigure(ADCP_SPI_CLK);
	//GPIOPinConfigure(ADCP_SPI_FSS);
	//GPIOPinConfigure(ADCP_SPI_RX);
	//GPIOPinConfigure(ADCP_SPI_TX);
	//SPI FLASH
	//GPIOPinTypeSSI(FLASH_MEM_E_BASE, FLASH_MEM_E_PINS);
	//GPIOPinTypeSSI(FLASH_MEM_F_BASE, FLASH_MEM_F_PINS);
	//GPIOPinConfigure(FLASH_MEM_CLK);
	//GPIOPinConfigure(FLASH_MEM_FSS);
	//GPIOPinConfigure(FLASH_MEM_RX);
	//GPIOPinConfigure(FLASH_MEM_TX);


	//CAN Setup
	//GPIOPinTypeCAN(CAN_BASE, CAN_PINS);
	//GPIOPinConfigure(CAN_RX);
	//GPIOPinConfigure(CAN_TX);


	//SSI SD Card Setup
	GPIOPinTypeSSI(SDC_GPIO_PORT_BASE, SDC_SSI_TX | SDC_SSI_RX | SDC_SSI_CLK);
	GPIOPinTypeGPIOOutput(SDCARD_CS_BASE, SDCARD_CS_PIN);
	GPIOPadConfigSet(SDC_GPIO_PORT_BASE, SDC_SSI_PINS,
					 GPIO_PIN_TYPE_STD_WPU);
	GPIOPadConfigSet(SDCARD_CS_BASE, SDCARD_CS_PIN,
					 GPIO_PIN_TYPE_STD_WPU);
	GPIOPinConfigure(GPIO_PR0_SSI3TX);
	GPIOPinConfigure(GPIO_PR1_SSI3RX);
	GPIOPinConfigure(GPIO_PR2_SSI3CLK);
	GPIOPinWrite(SDCARD_CS_BASE, SDCARD_CS_PIN, SDCARD_CS_PIN);


	// USB Pins
	// USB DEVICE SELF_POWERED
	GPIOPinTypeUSBAnalog(USB_5V_BASE, USB_5V_PIN);
	GPIOPinTypeUSBAnalog(USB_PN_BASE, USB_PN_PINS);


	//Ethernet pin setup
	GPIODirModeSet(GPIO_PORTK_BASE,
				   GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_7,
				   GPIO_DIR_MODE_HW);
	GPIOPadConfigSet(GPIO_PORTK_BASE,
					 GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_7,
					 GPIO_PIN_TYPE_STD);
	GPIOPinConfigure(GPIO_PK4_MIITXEN);
	GPIOPinConfigure(GPIO_PK5_MIITXCK);
	GPIOPinConfigure(GPIO_PK7_MIICRS);


	GPIODirModeSet(GPIO_PORTL_BASE,
				   GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
				   GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7,
				   GPIO_DIR_MODE_HW);
	GPIOPadConfigSet(GPIO_PORTL_BASE,
					 GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
					 GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7,
					 GPIO_PIN_TYPE_STD);
	GPIOPinConfigure(GPIO_PL0_MIIRXD3);
	GPIOPinConfigure(GPIO_PL1_MIIRXD2);
	GPIOPinConfigure(GPIO_PL2_MIIRXD1);
	GPIOPinConfigure(GPIO_PL3_MIIRXD0);
	GPIOPinConfigure(GPIO_PL4_MIICOL);
	GPIOPinConfigure(GPIO_PL5_MIIPHYRSTN);
	GPIOPinConfigure(GPIO_PL6_MIIPHYINTRN);
	GPIOPinConfigure(GPIO_PL7_MIIMDC);

	GPIODirModeSet(GPIO_PORTM_BASE,
				   GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
				   GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7,
				   GPIO_DIR_MODE_HW);
	GPIOPadConfigSet(GPIO_PORTM_BASE,
					 GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
					 GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7,
					 GPIO_PIN_TYPE_STD);
	GPIOPinConfigure(GPIO_PM0_MIIMDIO);
	GPIOPinConfigure(GPIO_PM1_MIITXD3);
	GPIOPinConfigure(GPIO_PM2_MIITXD2);
	GPIOPinConfigure(GPIO_PM3_MIITXD1);
	GPIOPinConfigure(GPIO_PM4_MIITXD0);
	GPIOPinConfigure(GPIO_PM5_MIIRXDV);
	GPIOPinConfigure(GPIO_PM6_MIIRXER);
	GPIOPinConfigure(GPIO_PM7_MIIRXCK);

	/*
	//SDRAM Setup
	//
	// GPIO Port C pins
	//

	HWREG(GPIO_PORTC_BASE + GPIO_O_PCTL) = GPIO_PCTL_PC4_EPI0S2 |
										   GPIO_PCTL_PC5_EPI0S3 |
										   GPIO_PCTL_PC6_EPI0S4 |
										   GPIO_PCTL_PC7_EPI0S5;


	//
	// GPIO Port E pins
	//
	HWREG(GPIO_PORTE_BASE + GPIO_O_PCTL) = GPIO_PCTL_PE0_EPI0S8 |
										   GPIO_PCTL_PE1_EPI0S9;


	//
	// GPIO Port F pins
	//

	HWREG(GPIO_PORTF_BASE + GPIO_O_PCTL) = GPIO_PCTL_PF4_EPI0S12 |
										   GPIO_PCTL_PF5_EPI0S15;

	//
	// GPIO Port G pins
	//
	HWREG(GPIO_PORTG_BASE + GPIO_O_PCTL) = GPIO_PCTL_PG0_EPI0S13 |
										   GPIO_PCTL_PG1_EPI0S14 |
										   GPIO_PCTL_PG7_EPI0S31;

	//
	// GPIO Port H pins
	//
	HWREG(GPIO_PORTH_BASE + GPIO_O_PCTL) = GPIO_PCTL_PH0_EPI0S6 |
										   GPIO_PCTL_PH1_EPI0S7 |
										   GPIO_PCTL_PH2_EPI0S1 |
										   GPIO_PCTL_PH3_EPI0S0 |
										   GPIO_PCTL_PH4_EPI0S10 |
										   GPIO_PCTL_PH5_EPI0S11;
	//
	// GPIO Port J pins
	//
	HWREG(GPIO_PORTJ_BASE + GPIO_O_PCTL) = GPIO_PCTL_PJ0_EPI0S16 |
										   GPIO_PCTL_PJ1_EPI0S17 |
										   GPIO_PCTL_PJ2_EPI0S18 |
										   GPIO_PCTL_PJ3_EPI0S19 |
										   GPIO_PCTL_PJ4_EPI0S28 |
										   GPIO_PCTL_PJ5_EPI0S29 |
										   GPIO_PCTL_PJ6_EPI0S30;

	GPIODirModeSet(GPIO_PORTC_BASE,
				   (GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7),
				   GPIO_DIR_MODE_HW);

	GPIOPadConfigSet(GPIO_PORTC_BASE,
					 (GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7),
					 GPIO_PIN_TYPE_STD_WPU);

	GPIODirModeSet(GPIO_PORTE_BASE,
				   (GPIO_PIN_0 | GPIO_PIN_1),
				   GPIO_DIR_MODE_HW);

	GPIOPadConfigSet(GPIO_PORTE_BASE,
					 (GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3),
					 GPIO_PIN_TYPE_STD_WPU);

	GPIODirModeSet(GPIO_PORTF_BASE,
				   (GPIO_PIN_4 | GPIO_PIN_5),
				   GPIO_DIR_MODE_HW);

	GPIOPadConfigSet(GPIO_PORTF_BASE,
					 (GPIO_PIN_4 | GPIO_PIN_5),
					 GPIO_PIN_TYPE_STD_WPU);

	GPIODirModeSet(GPIO_PORTG_BASE,
				   (GPIO_PIN_0 | GPIO_PIN_1),
				   GPIO_DIR_MODE_HW);

	GPIOPadConfigSet(GPIO_PORTG_BASE,
					 (GPIO_PIN_0 | GPIO_PIN_1),
					 GPIO_PIN_TYPE_STD_WPU);

	GPIODirModeSet(GPIO_PORTG_BASE,
				   GPIO_PIN_7,
				   GPIO_DIR_MODE_HW);

	GPIOPadConfigSet(GPIO_PORTG_BASE,
					 GPIO_PIN_7,
					 GPIO_PIN_TYPE_STD_WPU);

	GPIODirModeSet(GPIO_PORTH_BASE,
				   (GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
				   GPIO_PIN_4 | GPIO_PIN_5),
				   GPIO_DIR_MODE_HW);

	GPIOPadConfigSet(GPIO_PORTH_BASE,
					 (GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
					 GPIO_PIN_4 | GPIO_PIN_5),
					 GPIO_PIN_TYPE_STD_WPU);

	GPIODirModeSet(GPIO_PORTJ_BASE,
				   (GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
				   GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6),
				   GPIO_DIR_MODE_HW);

	GPIOPadConfigSet(GPIO_PORTJ_BASE,
					 (GPIO_PIN_0 | GPIO_PIN_1 | GPIO_PIN_2 | GPIO_PIN_3 |
					 GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6),
					 GPIO_PIN_TYPE_STD_WPU);
	*/


	GPIOPinTypeGPIOOutput(LED_OP_BASE, LED_OP_PIN);
	GPIOPinWrite(LED_OP_BASE, LED_OP_PIN, OFF);

	GPIOPinTypeGPIOOutput(RS485_RD_BASE, RS485_RD_PIN); //RD RS485
	GPIOPinWrite(RS485_RD_BASE, RS485_RD_PIN, OFF);

	GPIOPinTypeGPIOOutput(DEBUG_BASE, DEBUG_PIN);
	GPIOPinWrite(DEBUG_BASE, DEBUG_PIN, OFF);

	//GPIOPinTypeGPIOOutput(RS485_BKP_RD_BASE, RS485_BKP_RD_PIN); //RD RS485 BACKPLANE
	//GPIOPinWrite(RS485_BKP_RD_BASE, RS485_BKP_RD_PIN, OFF);

	//GPIOPinTypeGPIOOutput(EEPROM_WP_BASE, EEPROM_WP_PIN); //WP EEPROM
	//GPIOPinWrite(EEPROM_WP_BASE, EEPROM_WP_PIN, OFF);



	//GPIOPinTypeGPIOInput(INT_ARM_BASE, INT_ARM_PIN); //Int ARM

	//GPIOPinTypeGPIOInput(RTC_TIMER_BASE, RTC_TIMER_PIN); // RTC TIMER


}


//*****************************************************************************
//
//! Configures the device pin for the respective core (ARM or C28).
//!
//!
//! \return None.
//
//*****************************************************************************
void
PinCorSet(void)
{

	// Pinos a serem controlados pelo C28
	GPIOPinConfigureCoreSelect(GPIO_PORTA_BASE, 0xFF, GPIO_PIN_C_CORE_SELECT); //GPIO0 ao GPIO7 são utilizados para os 8 ch de PWM (C28)
																			   //GPIO0 - PA0 é utilizado para o PWM_1A
																			   //GPIO1 - PA1 é utilizado para o PWM_1B
																			   //GPIO2 - PA2 é utilizado para o PWM_2A
																			   //GPIO3 - PA3 é utilizado para o PWM_2B
																			   //GPIO4 - PA4 é utilizado para o PWM_3A
																			   //GPIO5 - PA5 é utilizado para o PWM_3B
																			   //GPIO6 - PA6 é utilizado para o PWM_4A
																			   //GPIO7 - PA7 é utilizado para o PWM_4B

	GPIOPinConfigureCoreSelect(GPIO_PORTB_BASE, 0xFF, GPIO_PIN_C_CORE_SELECT); //GPIO8 ao GPIO15 são utilizados para os 8 ch de PWM (C28)
																			   //GPIO8 - PB0 é utilizado para o PWM_5A
																			   //GPIO9 - PB1 é utilizado para o PWM_5B
																			   //GPIO10 - PB2 é utilizado para o PWM_6A
																			   //GPIO11 - PB3 é utilizado para o PWM_6B
																			   //GPIO12 - PB4 é utilizado para o PWM_7A
																			   //GPIO13 - PB5 é utilizado para o PWM_7B
																			   //GPIO14 - PB6 é utilizado para o PWM_8A
																			   //GPIO15 - PB7 é utilizado para o PWM_8B

	GPIOPinConfigureCoreSelect(GPIO_PORTD_BASE, 0xF0, GPIO_PIN_C_CORE_SELECT); //GPIO20 ao GPIO23 são utilizados para o MCBSP (C28)
																			   //GPIO16 - PD0 é utilizado para o SPI_ADC_MOSI_I (ARM)
																			   //GPIO17 - PD1 é utilizado para o SPI_ADC_MISO_I (ARM)
																			   //GPIO18 - PD2 é utilizado para o SPI_ADC_SCLK_I (ARM)
																			   //GPIO19 - PD3 é utilizado para o SPI_ADC_SPISTE_I (ARM)
																			   //GPIO20 - PD4 é utilizado para o MCBSP_MDX (C28)
																			   //GPIO21 - PD5 é utilizado para o MCBSP_MDR (C28)
																			   //GPIO22 - PD6 é utilizado para o MCBSP_MCLKX (C28)
																			   //GPIO23 - PD7 é utilizado para o MCBSP_MFSX (C28)

	GPIOPinConfigureCoreSelect(GPIO_PORTE_BASE, 0x00, GPIO_PIN_C_CORE_SELECT); //GPIO29 é utilizado para a interrupção externa do C28 (C28)
																			   //GPIO24 - PE0 é utilizado para o SDRAM_AD8 (ARM)
																			   //GPIO25 - PE1 é utilizado para o SDRAM_AD9 (ARM)
																			   //GPIO26 - PE2 é utilizado para o SPI_FLASH_MISO (ARM)
																			   //GPIO27 - PE3 é utilizado para o SPI_FLASH_MOSI (ARM)
																			   //GPIO28 - PE4 é utilizado para o INT_ARM (ARM)
																			   //GPIO29 - PE5 é utilizado para o INT_C28 (C28)
																			   //GPIO30 - PE6 é utilizado para o CAN_RX (ARM)
																			   //GPIO31 - PE7 é utilizado para o CAN_TX (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTF_BASE, 0x87, GPIO_PIN_C_CORE_SELECT); //GPIO32, GPIO33 e GPIO39 são utilizados pelo C28 (C28)
																			   //GPIO32 - PF0 é utilizado para o EPWMSYNCI (C28)
																			   //GPIO33 - PF1 é utilizado para o EPWMSYNCO (C28)
																			   //GPIO34 - PF2 é utilizado para o LED1 (C28)
																			   //GPIO35 - PF3 é utilizado para o SPI_FLASH_CS (ARM)
																			   //GPIO36 - PF4 é utilizado para o SDRAM_AD12 (ARM)
																			   //GPIO37 - PF5 é utilizado para o SDRAM_AD15 (ARM)
																			   //GPIO38 - PF6 é utilizado para o USB0_GPIO38 (ARM)
																			   //GPIO39 - PF7 é utilizado para o HRADC_INT_STS (C28)

	GPIOPinConfigureCoreSelect(GPIO_PORTG_BASE, 0x00, GPIO_PIN_C_CORE_SELECT); //GPIO46 é utilizado pelo C28 (C28)
																			   //GPIO40 - PG0 é utilizado para o SDRAM_BA0D13 (ARM)
																			   //GPIO41 - PG1 é utilizado para o SDRAM_BA1D14 (ARM)
																			   //GPIO42 - PG2 é utilizado para o USB0_GPIO42 (ARM)
																			   //GPIO43 - PG3 é utilizado para o RTC-TIMER (ARM)
																			   //GPIO44 - PG4 é utilizado para o ADC_AD_I (ARM)
																			   //GPIO45 - PG5 é utilizado para o USB0_GPIO45 (ARM)
																			   //GPIO46 - PG6 é utilizado para o GPIO0 (ARM)
																			   //GPIO47 - PG7 é utilizado para o SDRAM_CLK (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTH_BASE, 0x00, GPIO_PIN_C_CORE_SELECT); //Nenhum pino é utilizado pelo C28 (C28)
																			   //GPIO48 - PH0 é utilizado para a SDRAM_AD6 (ARM)
																			   //GPIO49 - PH1 é utilizado para a SDRAM_AD7 (ARM)
																			   //GPIO50 - PH2 é utilizado para o SDRAM_AD1 (ARM)
																			   //GPIO51 - PH3 é utilizado para o SDRAM_AD0 (ARM)
																			   //GPIO52 - PH4 é utilizado para a SDRAM_AD10 (ARM)
																			   //GPIO53 - PH5 é utilizado para a SDRAM_AD11 (ARM)
																			   //GPIO54 - PH6 é utilizado para o MCU_GPIO78_ENET (ARM)
																			   //GPIO55 - PH7 é utilizado para o INT_GENERAL (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTJ_BASE, 0x00, GPIO_PIN_C_CORE_SELECT); //Nenhum pino é utilizado pelo C28 (C28)
																			   //GPIO56 - PJ0 é utilizado para o SDRAM_DQML (ARM)
																			   //GPIO57 - PJ1 é utilizado para o SDRAM_DQMH (ARM)
																			   //GPIO58 - PJ2 é utilizado para o SDRAM_CASn (ARM)
																			   //GPIO59 - PJ3 é utilizado para o SDRAM_RASn (ARM)
																			   //GPIO60 - PJ4 é utilizado para o SDRAM_WEn (ARM)
																			   //GPIO61 - PJ5 é utilizado para o SDRAM_CSn (ARM)
																			   //GPIO62 - PJ6 é utilizado para o SDRAM_CLKE (ARM)
																			   //GPIO63 - PJ7 é utilizado para o VOLT_IN_TRIP (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTC_BASE, 0x0F, GPIO_PIN_C_CORE_SELECT); //GPIO64 ao GPIO67 é utilizado pelo C28 (C28)
																			   //GPIO64 - PC0 é utilizado para o GPDO4 (C28)
																			   //GPIO65 - PC1 é utilizado para o GPDO2 (C28)
																			   //GPIO66 - PC2 é utilizado para o GPDO3 (C28)
																			   //GPIO67 - PC3 é utilizado para o GPDO1 (C28)
																			   //GPIO68 - PC4 é utilizado para o SDRAM_AD2 (ARM)
																			   //GPIO69 - PC5 é utilizado para o SDRAM_AD3 (ARM)
																			   //GPIO70 - PC6 é utilizado para o SDRAM_AD4 (ARM)
																			   //GPIO71 - PC7 é utilizado para o SDRAM_AD5 (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTK_BASE, 0x0F, GPIO_PIN_C_CORE_SELECT); //GPIO72 ao GPIO75 é utilizado pelo C28 (C28)
																			   //GPIO72 - PK0 é utilizado para o SPI_MOSI_C28 (C28)
																			   //GPIO73 - PK1 é utilizado para o SPI_MISO_C28 (C28)
																			   //GPIO74 - PK2 é utilizado para o SPI_CLK_C28 (C28)
																			   //GPIO75 - PK3 é utilizado para o SPI_STE_C28 (C28)
																			   //GPIO76 - PK4 é utilizado para o MCU_GPIO76_ENET (ARM)
																			   //GPIO77 - PK5 é utilizado para o MCU_GPIO77_ENET (ARM)
																			   //GPIO78 - PK6 é utilizado para o MCU_GPIO78_ENET (ARM)
																			   //GPIO79 - PK7 é utilizado para o MCU_GPIO79_ENET (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTL_BASE, 0x00, GPIO_PIN_C_CORE_SELECT); //Nenhum pino é utilizado pelo C28 (C28)
																			   //GPIO80 - PL0 é utilizado para o MCU_GPIO80_ENET (ARM)
																			   //GPIO81 - PL1 é utilizado para o MCU_GPIO81_ENET (ARM)
																			   //GPIO82 - PL2 é utilizado para o MCU_GPIO82_ENET (ARM)
																			   //GPIO83 - PL3 é utilizado para o MCU_GPIO83_ENET (ARM)
																			   //GPIO84 - PL4 é utilizado para o MCU_GPIO84_ENET (ARM)
																			   //GPIO85 - PL5 é utilizado para o MCU_GPIO85_ENET (ARM)
																			   //GPIO86 - PL6 é utilizado para o MCU_GPIO86_ENET (ARM)
																			   //GPIO87 - PL7 é utilizado para o MCU_GPIO87_ENET (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTM_BASE, 0x00, GPIO_PIN_C_CORE_SELECT); //Nenhum pino é utilizado pelo C28 (C28)
																			   //GPIO88 - PM0 é utilizado para o MCU_GPIO88_ENET (ARM)
																			   //GPIO89 - PM1 é utilizado para o MCU_GPIO89_ENET (ARM)
																			   //GPIO90 - PM2 é utilizado para o MCU_GPIO90_ENET (ARM)
																			   //GPIO91 - PM3 é utilizado para o MCU_GPIO91_ENET (ARM)
																			   //GPIO92 - PM4 é utilizado para o MCU_GPIO92_ENET (ARM)
																			   //GPIO93 - PM5 é utilizado para o MCU_GPIO93_ENET (ARM)
																			   //GPIO94 - PM6 é utilizado para o MCU_GPIO94_ENET (ARM)
																			   //GPIO95 - PM7 é utilizado para o MCU_GPIO95_ENET (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTN_BASE, 0x00, GPIO_PIN_C_CORE_SELECT); //Nenhum pino é utilizado pelo C28 (C28)
																			   //GPIO96 - PN0 é utilizado para o I2C_INT-CLK (ARM)
																			   //GPIO97 - PN1 é utilizado para o I2C_INT-SDA (ARM)
																			   //GPIO98 - PN2 é utilizado para o RS-485_RX (ARM)
																			   //GPIO99 - PN3 é utilizado para o RS-485_TX (ARM)
																			   //GPIO100 - PN4 é utilizado para o DISPLAY_TX (ARM)
																			   //GPIO101 - PN5 é utilizado para o DISPLAY_RX (ARM)
																			   //GPIO102 - PN6 é utilizado para o UART_M3_RX (ARM)
																			   //GPIO103 - PN7 é utilizado para o UART_M3_TX (ARM)

	GPIOPinConfigureCoreSelect(GPIO_PORTP_BASE, 0xC0, GPIO_PIN_C_CORE_SELECT); //GPIO110 e GPIO111 é utilizado pelo C28 (C28)
																			   //GPIO104 - PP0 é utilizado para o BP_I2C_SCL (ARM)
																			   //GPIO105 - PP1 é utilizado para o BP_I2C_SDA (ARM)
																			   //GPIO106 - PP2 é utilizado para o RS-485_RD (ARM)
																			   //GPIO107 - PP3 é utilizado para o UART_M3_RD (ARM)
																			   //GPIO108 - PP4 é utilizado para o EEPROM-WP (ARM)
																			   //GPIO109 - PP5 é utilizado para o OperationARM (ARM)
																			   //GPIO110 - PP6 é utilizado para o OperationDSP (C28)
																			   //GPIO111 - PP7 é utilizado para o GPIO1 (C28)

	GPIOPinConfigureCoreSelect(GPIO_PORTQ_BASE, 0xFF, GPIO_PIN_C_CORE_SELECT); //Todo o port é utilizado pelo C28 (C28)
																			   //GPIO112 - PQ0 é utilizado para o GPDI12B (C28)
																			   //GPIO113 - PQ1 é utilizado para o GPDI11B (C28)
																			   //GPIO114 - PQ2 é utilizado para o GPDI10B (C28)
																			   //GPIO115 - PQ3 é utilizado para o GPDI9B (C28)
																			   //GPIO116 - PQ4 é utilizado para o GPDI6B (C28)
																			   //GPIO117 - PQ5 é utilizado para o SCI_RD (C28)
																			   //GPIO118 - PQ6 é utilizado para o SCITXDA (C28)
																			   //GPIO119 - PQ7 é utilizado para o SCIRXDA (C28)

	GPIOPinConfigureCoreSelect(GPIO_PORTR_BASE, 0xF0, GPIO_PIN_C_CORE_SELECT); //GPIO124 ao GPIO127 é utilizado pelo C28 (C28)
																			   //GPIO120 - PR0 é utilizado para o SPI_SD_DI (ARM)
																			   //GPIO121 - PR1 é utilizado para o SPI_SD_DO (ARM)
																			   //GPIO122 - PR2 é utilizado para o SPI_SD_CLK (ARM)
																			   //GPIO123 - PR3 é utilizado para o SPI_SD_CS (ARM)
																			   //GPIO124 - PR4 é utilizado para o GPDI3B (C28)
																			   //GPIO125 - PR5 é utilizado para o GPDI4B (C28)
																			   //GPIO126 - PR6 é utilizado para o GPDI1B (C28)
																			   //GPIO127 - PR7 é utilizado para o GPDI2B (C28)

	GPIOPinConfigureCoreSelect(GPIO_PORTS_BASE, 0xFF, GPIO_PIN_C_CORE_SELECT); //Todo o port é utilizado pelo C28 (C28)
																			   //GPIO128 - PS0 é utilizado para o GPIO_CS1 (C28)
																			   //GPIO129 - PS1 é utilizado para o GPIO_CS2 (C28)
																			   //GPIO130 - PS2 é utilizado para o PWM_SOC (C28)
																			   //GPIO131 - PS3 é utilizado para o GPIO_CONFIG (C28)
																			   //GPIO132 - PS4 é utilizado para o STATUS_ADC0 (C28)
																			   //GPIO133 - PS5 é utilizado para o STATUS_ADC1 (C28)
																			   //GPIO134 - PS6 é utilizado para o STATUS_ADC2 (C28)
																			   //GPIO135 - PS7 é utilizado para o STATUS_ADC3 (C28)

}

//*****************************************************************************
//
//! Configures the device pinout for the development board.
//!
//! This function configures each pin of the device to route the! appropriate
//! peripheral signal as required by the design of the development board.
//!
//! \note This module can be built in two ways.  If the label SIMPLE_PINOUT_SET
//! is not defined, the PinoutSet() function will attempt to read an I2C EEPROM
//! to determine which daughter board is attached to the development kit board
//! and use information from that EEPROM to dynamically configure the EPI
//! appropriately.  In this case, if no EEPROM is found, the EPI configuration
//! will default to that required to use the SDRAM daughter board which is
//! included with the base development kit.
//!
//! If SIMPLE_PINOUT_SET is defined, however, all the dynamic configuration
//! code is replaced with a very simple function which merely sets the pinout
//! and EPI configuration statically.  This is a better representation of how a
//! real-world application would likely initialize the pinout and EPI timing
//! and takes significantly less code space than the dynamic, daughter-board
//! detecting version.  The example offered here sets the pinout and EPI
//! configuration appropriately for the Flash/SRAM/LCD daughter board.
//!
//! \return None.
//
//*****************************************************************************
void
PinoutSet(void)
{

	//

	//
	// Enable all GPIO banks.
	//
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOA);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOB);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOC);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOD);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOE);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOF);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOG);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOH);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOJ);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOK);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOL);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOM);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPION);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOP);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOQ);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOR);
	SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOS);


	PinCorSet();

	//
	// Determine the port control settings required to enable the EPI pins
	// and other peripheral signals for this daughter board and set all the
	// GPIO port control registers.
	//
	PortControlSet();

	EnablePeripherals();

}



//*****************************************************************************
//
// Close the Doxygen group.
//! @}
//
//*****************************************************************************
