[*]
[*] GTKWave Analyzer v3.3.100 (w)1999-2019 BSI
[*] Thu Jun 04 21:10:35 2020
[*]
[dumpfile] "D:\SS20\HSA\Hardware\Praktikum\3\code_final\test.ghw"
[dumpfile_mtime] "Thu Jun 04 19:33:38 2020"
[dumpfile_size] 66964
[savefile] "D:\SS20\HSA\Hardware\Praktikum\3\code_final\test.save"
[timestart] 0
[size] 1531 800
[pos] -1 -1
*-30.219280 2825000000 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] top.
[treeopen] top.viscy_cpu_tb.
[treeopen] top.viscy_cpu_tb.mem_content.
[treeopen] top.viscy_cpu_tb.uut.
[treeopen] top.viscy_cpu_tb.uut.viscy_reg.
[sst_width] 262
[signals_width] 297
[sst_expanded] 1
[sst_vpaned_height] 294
@200
-CPU
@22
#{top.viscy_cpu_tb.wdata[15:0]} top.viscy_cpu_tb.wdata[15] top.viscy_cpu_tb.wdata[14] top.viscy_cpu_tb.wdata[13] top.viscy_cpu_tb.wdata[12] top.viscy_cpu_tb.wdata[11] top.viscy_cpu_tb.wdata[10] top.viscy_cpu_tb.wdata[9] top.viscy_cpu_tb.wdata[8] top.viscy_cpu_tb.wdata[7] top.viscy_cpu_tb.wdata[6] top.viscy_cpu_tb.wdata[5] top.viscy_cpu_tb.wdata[4] top.viscy_cpu_tb.wdata[3] top.viscy_cpu_tb.wdata[2] top.viscy_cpu_tb.wdata[1] top.viscy_cpu_tb.wdata[0]
@28
#{top.viscy_cpu_tb.rdata[15:0]} top.viscy_cpu_tb.rdata[15] top.viscy_cpu_tb.rdata[14] top.viscy_cpu_tb.rdata[13] top.viscy_cpu_tb.rdata[12] top.viscy_cpu_tb.rdata[11] top.viscy_cpu_tb.rdata[10] top.viscy_cpu_tb.rdata[9] top.viscy_cpu_tb.rdata[8] top.viscy_cpu_tb.rdata[7] top.viscy_cpu_tb.rdata[6] top.viscy_cpu_tb.rdata[5] top.viscy_cpu_tb.rdata[4] top.viscy_cpu_tb.rdata[3] top.viscy_cpu_tb.rdata[2] top.viscy_cpu_tb.rdata[1] top.viscy_cpu_tb.rdata[0]
@22
#{top.viscy_cpu_tb.adr[15:0]} top.viscy_cpu_tb.adr[15] top.viscy_cpu_tb.adr[14] top.viscy_cpu_tb.adr[13] top.viscy_cpu_tb.adr[12] top.viscy_cpu_tb.adr[11] top.viscy_cpu_tb.adr[10] top.viscy_cpu_tb.adr[9] top.viscy_cpu_tb.adr[8] top.viscy_cpu_tb.adr[7] top.viscy_cpu_tb.adr[6] top.viscy_cpu_tb.adr[5] top.viscy_cpu_tb.adr[4] top.viscy_cpu_tb.adr[3] top.viscy_cpu_tb.adr[2] top.viscy_cpu_tb.adr[1] top.viscy_cpu_tb.adr[0]
@28
top.viscy_cpu_tb.ready
top.viscy_cpu_tb.reset
top.viscy_cpu_tb.clk
@200
-REGFILE
@28
#{top.viscy_cpu_tb.uut.viscy_reg.out1_sel[2:0]} top.viscy_cpu_tb.uut.viscy_reg.out1_sel[2] top.viscy_cpu_tb.uut.viscy_reg.out1_sel[1] top.viscy_cpu_tb.uut.viscy_reg.out1_sel[0]
top.viscy_cpu_tb.uut.viscy_reg.load_hi
top.viscy_cpu_tb.uut.viscy_reg.load_lo
@22
#{top.viscy_cpu_tb.uut.viscy_reg.in_data[15:0]} top.viscy_cpu_tb.uut.viscy_reg.in_data[15] top.viscy_cpu_tb.uut.viscy_reg.in_data[14] top.viscy_cpu_tb.uut.viscy_reg.in_data[13] top.viscy_cpu_tb.uut.viscy_reg.in_data[12] top.viscy_cpu_tb.uut.viscy_reg.in_data[11] top.viscy_cpu_tb.uut.viscy_reg.in_data[10] top.viscy_cpu_tb.uut.viscy_reg.in_data[9] top.viscy_cpu_tb.uut.viscy_reg.in_data[8] top.viscy_cpu_tb.uut.viscy_reg.in_data[7] top.viscy_cpu_tb.uut.viscy_reg.in_data[6] top.viscy_cpu_tb.uut.viscy_reg.in_data[5] top.viscy_cpu_tb.uut.viscy_reg.in_data[4] top.viscy_cpu_tb.uut.viscy_reg.in_data[3] top.viscy_cpu_tb.uut.viscy_reg.in_data[2] top.viscy_cpu_tb.uut.viscy_reg.in_data[1] top.viscy_cpu_tb.uut.viscy_reg.in_data[0]
@200
-PC
@28
top.viscy_cpu_tb.uut.viscy_pc.inc
top.viscy_cpu_tb.uut.viscy_pc.load
top.viscy_cpu_tb.uut.viscy_pc.reset
@22
#{top.viscy_cpu_tb.uut.viscy_pc.pc_in[15:0]} top.viscy_cpu_tb.uut.viscy_pc.pc_in[15] top.viscy_cpu_tb.uut.viscy_pc.pc_in[14] top.viscy_cpu_tb.uut.viscy_pc.pc_in[13] top.viscy_cpu_tb.uut.viscy_pc.pc_in[12] top.viscy_cpu_tb.uut.viscy_pc.pc_in[11] top.viscy_cpu_tb.uut.viscy_pc.pc_in[10] top.viscy_cpu_tb.uut.viscy_pc.pc_in[9] top.viscy_cpu_tb.uut.viscy_pc.pc_in[8] top.viscy_cpu_tb.uut.viscy_pc.pc_in[7] top.viscy_cpu_tb.uut.viscy_pc.pc_in[6] top.viscy_cpu_tb.uut.viscy_pc.pc_in[5] top.viscy_cpu_tb.uut.viscy_pc.pc_in[4] top.viscy_cpu_tb.uut.viscy_pc.pc_in[3] top.viscy_cpu_tb.uut.viscy_pc.pc_in[2] top.viscy_cpu_tb.uut.viscy_pc.pc_in[1] top.viscy_cpu_tb.uut.viscy_pc.pc_in[0]
#{top.viscy_cpu_tb.uut.viscy_pc.pc_out[15:0]} top.viscy_cpu_tb.uut.viscy_pc.pc_out[15] top.viscy_cpu_tb.uut.viscy_pc.pc_out[14] top.viscy_cpu_tb.uut.viscy_pc.pc_out[13] top.viscy_cpu_tb.uut.viscy_pc.pc_out[12] top.viscy_cpu_tb.uut.viscy_pc.pc_out[11] top.viscy_cpu_tb.uut.viscy_pc.pc_out[10] top.viscy_cpu_tb.uut.viscy_pc.pc_out[9] top.viscy_cpu_tb.uut.viscy_pc.pc_out[8] top.viscy_cpu_tb.uut.viscy_pc.pc_out[7] top.viscy_cpu_tb.uut.viscy_pc.pc_out[6] top.viscy_cpu_tb.uut.viscy_pc.pc_out[5] top.viscy_cpu_tb.uut.viscy_pc.pc_out[4] top.viscy_cpu_tb.uut.viscy_pc.pc_out[3] top.viscy_cpu_tb.uut.viscy_pc.pc_out[2] top.viscy_cpu_tb.uut.viscy_pc.pc_out[1] top.viscy_cpu_tb.uut.viscy_pc.pc_out[0]
@200
-MEMORY CONTENT
@22
#{top.viscy_cpu_tb.mem_content[256][15:0]} top.viscy_cpu_tb.mem_content[256][15] top.viscy_cpu_tb.mem_content[256][14] top.viscy_cpu_tb.mem_content[256][13] top.viscy_cpu_tb.mem_content[256][12] top.viscy_cpu_tb.mem_content[256][11] top.viscy_cpu_tb.mem_content[256][10] top.viscy_cpu_tb.mem_content[256][9] top.viscy_cpu_tb.mem_content[256][8] top.viscy_cpu_tb.mem_content[256][7] top.viscy_cpu_tb.mem_content[256][6] top.viscy_cpu_tb.mem_content[256][5] top.viscy_cpu_tb.mem_content[256][4] top.viscy_cpu_tb.mem_content[256][3] top.viscy_cpu_tb.mem_content[256][2] top.viscy_cpu_tb.mem_content[256][1] top.viscy_cpu_tb.mem_content[256][0]
#{top.viscy_cpu_tb.mem_content[257][15:0]} top.viscy_cpu_tb.mem_content[257][15] top.viscy_cpu_tb.mem_content[257][14] top.viscy_cpu_tb.mem_content[257][13] top.viscy_cpu_tb.mem_content[257][12] top.viscy_cpu_tb.mem_content[257][11] top.viscy_cpu_tb.mem_content[257][10] top.viscy_cpu_tb.mem_content[257][9] top.viscy_cpu_tb.mem_content[257][8] top.viscy_cpu_tb.mem_content[257][7] top.viscy_cpu_tb.mem_content[257][6] top.viscy_cpu_tb.mem_content[257][5] top.viscy_cpu_tb.mem_content[257][4] top.viscy_cpu_tb.mem_content[257][3] top.viscy_cpu_tb.mem_content[257][2] top.viscy_cpu_tb.mem_content[257][1] top.viscy_cpu_tb.mem_content[257][0]
#{top.viscy_cpu_tb.mem_content[258][15:0]} top.viscy_cpu_tb.mem_content[258][15] top.viscy_cpu_tb.mem_content[258][14] top.viscy_cpu_tb.mem_content[258][13] top.viscy_cpu_tb.mem_content[258][12] top.viscy_cpu_tb.mem_content[258][11] top.viscy_cpu_tb.mem_content[258][10] top.viscy_cpu_tb.mem_content[258][9] top.viscy_cpu_tb.mem_content[258][8] top.viscy_cpu_tb.mem_content[258][7] top.viscy_cpu_tb.mem_content[258][6] top.viscy_cpu_tb.mem_content[258][5] top.viscy_cpu_tb.mem_content[258][4] top.viscy_cpu_tb.mem_content[258][3] top.viscy_cpu_tb.mem_content[258][2] top.viscy_cpu_tb.mem_content[258][1] top.viscy_cpu_tb.mem_content[258][0]
@200
-REGISTER
@24
#{top.viscy_cpu_tb.uut.viscy_reg.reg[0][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[0][15] top.viscy_cpu_tb.uut.viscy_reg.reg[0][14] top.viscy_cpu_tb.uut.viscy_reg.reg[0][13] top.viscy_cpu_tb.uut.viscy_reg.reg[0][12] top.viscy_cpu_tb.uut.viscy_reg.reg[0][11] top.viscy_cpu_tb.uut.viscy_reg.reg[0][10] top.viscy_cpu_tb.uut.viscy_reg.reg[0][9] top.viscy_cpu_tb.uut.viscy_reg.reg[0][8] top.viscy_cpu_tb.uut.viscy_reg.reg[0][7] top.viscy_cpu_tb.uut.viscy_reg.reg[0][6] top.viscy_cpu_tb.uut.viscy_reg.reg[0][5] top.viscy_cpu_tb.uut.viscy_reg.reg[0][4] top.viscy_cpu_tb.uut.viscy_reg.reg[0][3] top.viscy_cpu_tb.uut.viscy_reg.reg[0][2] top.viscy_cpu_tb.uut.viscy_reg.reg[0][1] top.viscy_cpu_tb.uut.viscy_reg.reg[0][0]
@22
#{top.viscy_cpu_tb.uut.viscy_reg.reg[1][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[1][15] top.viscy_cpu_tb.uut.viscy_reg.reg[1][14] top.viscy_cpu_tb.uut.viscy_reg.reg[1][13] top.viscy_cpu_tb.uut.viscy_reg.reg[1][12] top.viscy_cpu_tb.uut.viscy_reg.reg[1][11] top.viscy_cpu_tb.uut.viscy_reg.reg[1][10] top.viscy_cpu_tb.uut.viscy_reg.reg[1][9] top.viscy_cpu_tb.uut.viscy_reg.reg[1][8] top.viscy_cpu_tb.uut.viscy_reg.reg[1][7] top.viscy_cpu_tb.uut.viscy_reg.reg[1][6] top.viscy_cpu_tb.uut.viscy_reg.reg[1][5] top.viscy_cpu_tb.uut.viscy_reg.reg[1][4] top.viscy_cpu_tb.uut.viscy_reg.reg[1][3] top.viscy_cpu_tb.uut.viscy_reg.reg[1][2] top.viscy_cpu_tb.uut.viscy_reg.reg[1][1] top.viscy_cpu_tb.uut.viscy_reg.reg[1][0]
#{top.viscy_cpu_tb.uut.viscy_reg.reg[2][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[2][15] top.viscy_cpu_tb.uut.viscy_reg.reg[2][14] top.viscy_cpu_tb.uut.viscy_reg.reg[2][13] top.viscy_cpu_tb.uut.viscy_reg.reg[2][12] top.viscy_cpu_tb.uut.viscy_reg.reg[2][11] top.viscy_cpu_tb.uut.viscy_reg.reg[2][10] top.viscy_cpu_tb.uut.viscy_reg.reg[2][9] top.viscy_cpu_tb.uut.viscy_reg.reg[2][8] top.viscy_cpu_tb.uut.viscy_reg.reg[2][7] top.viscy_cpu_tb.uut.viscy_reg.reg[2][6] top.viscy_cpu_tb.uut.viscy_reg.reg[2][5] top.viscy_cpu_tb.uut.viscy_reg.reg[2][4] top.viscy_cpu_tb.uut.viscy_reg.reg[2][3] top.viscy_cpu_tb.uut.viscy_reg.reg[2][2] top.viscy_cpu_tb.uut.viscy_reg.reg[2][1] top.viscy_cpu_tb.uut.viscy_reg.reg[2][0]
#{top.viscy_cpu_tb.uut.viscy_reg.reg[3][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[3][15] top.viscy_cpu_tb.uut.viscy_reg.reg[3][14] top.viscy_cpu_tb.uut.viscy_reg.reg[3][13] top.viscy_cpu_tb.uut.viscy_reg.reg[3][12] top.viscy_cpu_tb.uut.viscy_reg.reg[3][11] top.viscy_cpu_tb.uut.viscy_reg.reg[3][10] top.viscy_cpu_tb.uut.viscy_reg.reg[3][9] top.viscy_cpu_tb.uut.viscy_reg.reg[3][8] top.viscy_cpu_tb.uut.viscy_reg.reg[3][7] top.viscy_cpu_tb.uut.viscy_reg.reg[3][6] top.viscy_cpu_tb.uut.viscy_reg.reg[3][5] top.viscy_cpu_tb.uut.viscy_reg.reg[3][4] top.viscy_cpu_tb.uut.viscy_reg.reg[3][3] top.viscy_cpu_tb.uut.viscy_reg.reg[3][2] top.viscy_cpu_tb.uut.viscy_reg.reg[3][1] top.viscy_cpu_tb.uut.viscy_reg.reg[3][0]
#{top.viscy_cpu_tb.uut.viscy_reg.reg[4][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[4][15] top.viscy_cpu_tb.uut.viscy_reg.reg[4][14] top.viscy_cpu_tb.uut.viscy_reg.reg[4][13] top.viscy_cpu_tb.uut.viscy_reg.reg[4][12] top.viscy_cpu_tb.uut.viscy_reg.reg[4][11] top.viscy_cpu_tb.uut.viscy_reg.reg[4][10] top.viscy_cpu_tb.uut.viscy_reg.reg[4][9] top.viscy_cpu_tb.uut.viscy_reg.reg[4][8] top.viscy_cpu_tb.uut.viscy_reg.reg[4][7] top.viscy_cpu_tb.uut.viscy_reg.reg[4][6] top.viscy_cpu_tb.uut.viscy_reg.reg[4][5] top.viscy_cpu_tb.uut.viscy_reg.reg[4][4] top.viscy_cpu_tb.uut.viscy_reg.reg[4][3] top.viscy_cpu_tb.uut.viscy_reg.reg[4][2] top.viscy_cpu_tb.uut.viscy_reg.reg[4][1] top.viscy_cpu_tb.uut.viscy_reg.reg[4][0]
#{top.viscy_cpu_tb.uut.viscy_reg.reg[5][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[5][15] top.viscy_cpu_tb.uut.viscy_reg.reg[5][14] top.viscy_cpu_tb.uut.viscy_reg.reg[5][13] top.viscy_cpu_tb.uut.viscy_reg.reg[5][12] top.viscy_cpu_tb.uut.viscy_reg.reg[5][11] top.viscy_cpu_tb.uut.viscy_reg.reg[5][10] top.viscy_cpu_tb.uut.viscy_reg.reg[5][9] top.viscy_cpu_tb.uut.viscy_reg.reg[5][8] top.viscy_cpu_tb.uut.viscy_reg.reg[5][7] top.viscy_cpu_tb.uut.viscy_reg.reg[5][6] top.viscy_cpu_tb.uut.viscy_reg.reg[5][5] top.viscy_cpu_tb.uut.viscy_reg.reg[5][4] top.viscy_cpu_tb.uut.viscy_reg.reg[5][3] top.viscy_cpu_tb.uut.viscy_reg.reg[5][2] top.viscy_cpu_tb.uut.viscy_reg.reg[5][1] top.viscy_cpu_tb.uut.viscy_reg.reg[5][0]
#{top.viscy_cpu_tb.uut.viscy_reg.reg[6][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[6][15] top.viscy_cpu_tb.uut.viscy_reg.reg[6][14] top.viscy_cpu_tb.uut.viscy_reg.reg[6][13] top.viscy_cpu_tb.uut.viscy_reg.reg[6][12] top.viscy_cpu_tb.uut.viscy_reg.reg[6][11] top.viscy_cpu_tb.uut.viscy_reg.reg[6][10] top.viscy_cpu_tb.uut.viscy_reg.reg[6][9] top.viscy_cpu_tb.uut.viscy_reg.reg[6][8] top.viscy_cpu_tb.uut.viscy_reg.reg[6][7] top.viscy_cpu_tb.uut.viscy_reg.reg[6][6] top.viscy_cpu_tb.uut.viscy_reg.reg[6][5] top.viscy_cpu_tb.uut.viscy_reg.reg[6][4] top.viscy_cpu_tb.uut.viscy_reg.reg[6][3] top.viscy_cpu_tb.uut.viscy_reg.reg[6][2] top.viscy_cpu_tb.uut.viscy_reg.reg[6][1] top.viscy_cpu_tb.uut.viscy_reg.reg[6][0]
#{top.viscy_cpu_tb.uut.viscy_reg.reg[7][15:0]} top.viscy_cpu_tb.uut.viscy_reg.reg[7][15] top.viscy_cpu_tb.uut.viscy_reg.reg[7][14] top.viscy_cpu_tb.uut.viscy_reg.reg[7][13] top.viscy_cpu_tb.uut.viscy_reg.reg[7][12] top.viscy_cpu_tb.uut.viscy_reg.reg[7][11] top.viscy_cpu_tb.uut.viscy_reg.reg[7][10] top.viscy_cpu_tb.uut.viscy_reg.reg[7][9] top.viscy_cpu_tb.uut.viscy_reg.reg[7][8] top.viscy_cpu_tb.uut.viscy_reg.reg[7][7] top.viscy_cpu_tb.uut.viscy_reg.reg[7][6] top.viscy_cpu_tb.uut.viscy_reg.reg[7][5] top.viscy_cpu_tb.uut.viscy_reg.reg[7][4] top.viscy_cpu_tb.uut.viscy_reg.reg[7][3] top.viscy_cpu_tb.uut.viscy_reg.reg[7][2] top.viscy_cpu_tb.uut.viscy_reg.reg[7][1] top.viscy_cpu_tb.uut.viscy_reg.reg[7][0]
@200
-IR
@28
#{top.viscy_cpu_tb.uut.viscy_ir.ir_in[15:0]} top.viscy_cpu_tb.uut.viscy_ir.ir_in[15] top.viscy_cpu_tb.uut.viscy_ir.ir_in[14] top.viscy_cpu_tb.uut.viscy_ir.ir_in[13] top.viscy_cpu_tb.uut.viscy_ir.ir_in[12] top.viscy_cpu_tb.uut.viscy_ir.ir_in[11] top.viscy_cpu_tb.uut.viscy_ir.ir_in[10] top.viscy_cpu_tb.uut.viscy_ir.ir_in[9] top.viscy_cpu_tb.uut.viscy_ir.ir_in[8] top.viscy_cpu_tb.uut.viscy_ir.ir_in[7] top.viscy_cpu_tb.uut.viscy_ir.ir_in[6] top.viscy_cpu_tb.uut.viscy_ir.ir_in[5] top.viscy_cpu_tb.uut.viscy_ir.ir_in[4] top.viscy_cpu_tb.uut.viscy_ir.ir_in[3] top.viscy_cpu_tb.uut.viscy_ir.ir_in[2] top.viscy_cpu_tb.uut.viscy_ir.ir_in[1] top.viscy_cpu_tb.uut.viscy_ir.ir_in[0]
#{top.viscy_cpu_tb.uut.viscy_ir.ir_out[15:0]} top.viscy_cpu_tb.uut.viscy_ir.ir_out[15] top.viscy_cpu_tb.uut.viscy_ir.ir_out[14] top.viscy_cpu_tb.uut.viscy_ir.ir_out[13] top.viscy_cpu_tb.uut.viscy_ir.ir_out[12] top.viscy_cpu_tb.uut.viscy_ir.ir_out[11] top.viscy_cpu_tb.uut.viscy_ir.ir_out[10] top.viscy_cpu_tb.uut.viscy_ir.ir_out[9] top.viscy_cpu_tb.uut.viscy_ir.ir_out[8] top.viscy_cpu_tb.uut.viscy_ir.ir_out[7] top.viscy_cpu_tb.uut.viscy_ir.ir_out[6] top.viscy_cpu_tb.uut.viscy_ir.ir_out[5] top.viscy_cpu_tb.uut.viscy_ir.ir_out[4] top.viscy_cpu_tb.uut.viscy_ir.ir_out[3] top.viscy_cpu_tb.uut.viscy_ir.ir_out[2] top.viscy_cpu_tb.uut.viscy_ir.ir_out[1] top.viscy_cpu_tb.uut.viscy_ir.ir_out[0]
@200
-ALU
@28
top.viscy_cpu_tb.uut.viscy_alu.zero
#{top.viscy_cpu_tb.uut.viscy_alu.sel[2:0]} top.viscy_cpu_tb.uut.viscy_alu.sel[2] top.viscy_cpu_tb.uut.viscy_alu.sel[1] top.viscy_cpu_tb.uut.viscy_alu.sel[0]
@22
#{top.viscy_cpu_tb.uut.viscy_alu.a[15:0]} top.viscy_cpu_tb.uut.viscy_alu.a[15] top.viscy_cpu_tb.uut.viscy_alu.a[14] top.viscy_cpu_tb.uut.viscy_alu.a[13] top.viscy_cpu_tb.uut.viscy_alu.a[12] top.viscy_cpu_tb.uut.viscy_alu.a[11] top.viscy_cpu_tb.uut.viscy_alu.a[10] top.viscy_cpu_tb.uut.viscy_alu.a[9] top.viscy_cpu_tb.uut.viscy_alu.a[8] top.viscy_cpu_tb.uut.viscy_alu.a[7] top.viscy_cpu_tb.uut.viscy_alu.a[6] top.viscy_cpu_tb.uut.viscy_alu.a[5] top.viscy_cpu_tb.uut.viscy_alu.a[4] top.viscy_cpu_tb.uut.viscy_alu.a[3] top.viscy_cpu_tb.uut.viscy_alu.a[2] top.viscy_cpu_tb.uut.viscy_alu.a[1] top.viscy_cpu_tb.uut.viscy_alu.a[0]
#{top.viscy_cpu_tb.uut.viscy_alu.b[15:0]} top.viscy_cpu_tb.uut.viscy_alu.b[15] top.viscy_cpu_tb.uut.viscy_alu.b[14] top.viscy_cpu_tb.uut.viscy_alu.b[13] top.viscy_cpu_tb.uut.viscy_alu.b[12] top.viscy_cpu_tb.uut.viscy_alu.b[11] top.viscy_cpu_tb.uut.viscy_alu.b[10] top.viscy_cpu_tb.uut.viscy_alu.b[9] top.viscy_cpu_tb.uut.viscy_alu.b[8] top.viscy_cpu_tb.uut.viscy_alu.b[7] top.viscy_cpu_tb.uut.viscy_alu.b[6] top.viscy_cpu_tb.uut.viscy_alu.b[5] top.viscy_cpu_tb.uut.viscy_alu.b[4] top.viscy_cpu_tb.uut.viscy_alu.b[3] top.viscy_cpu_tb.uut.viscy_alu.b[2] top.viscy_cpu_tb.uut.viscy_alu.b[1] top.viscy_cpu_tb.uut.viscy_alu.b[0]
#{top.viscy_cpu_tb.uut.viscy_alu.y[15:0]} top.viscy_cpu_tb.uut.viscy_alu.y[15] top.viscy_cpu_tb.uut.viscy_alu.y[14] top.viscy_cpu_tb.uut.viscy_alu.y[13] top.viscy_cpu_tb.uut.viscy_alu.y[12] top.viscy_cpu_tb.uut.viscy_alu.y[11] top.viscy_cpu_tb.uut.viscy_alu.y[10] top.viscy_cpu_tb.uut.viscy_alu.y[9] top.viscy_cpu_tb.uut.viscy_alu.y[8] top.viscy_cpu_tb.uut.viscy_alu.y[7] top.viscy_cpu_tb.uut.viscy_alu.y[6] top.viscy_cpu_tb.uut.viscy_alu.y[5] top.viscy_cpu_tb.uut.viscy_alu.y[4] top.viscy_cpu_tb.uut.viscy_alu.y[3] top.viscy_cpu_tb.uut.viscy_alu.y[2] top.viscy_cpu_tb.uut.viscy_alu.y[1] top.viscy_cpu_tb.uut.viscy_alu.y[0]
@200
-CONTROLLER
@420
top.viscy_cpu_tb.uut.viscy_controller.state
@28
top.viscy_cpu_tb.uut.viscy_controller.c_adr_pc_not_reg
top.viscy_cpu_tb.uut.viscy_controller.c_mem_wr
[color] 6
top.viscy_cpu_tb.uut.viscy_controller.c_mem_rd
top.viscy_cpu_tb.uut.viscy_controller.c_ir_load
top.viscy_cpu_tb.uut.viscy_controller.c_pc_inc
top.viscy_cpu_tb.uut.viscy_controller.c_pc_load
top.viscy_cpu_tb.uut.viscy_controller.c_regfile_load_hi
top.viscy_cpu_tb.uut.viscy_controller.c_regfile_load_lo
top.viscy_cpu_tb.uut.viscy_controller.c_reg_ldi
top.viscy_cpu_tb.uut.viscy_controller.c_reg_ldmem
top.viscy_cpu_tb.uut.viscy_controller.zero
top.viscy_cpu_tb.uut.viscy_controller.ready
top.viscy_cpu_tb.uut.viscy_controller.reset
[pattern_trace] 1
[pattern_trace] 0
