
BatterController.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000640  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000005cc  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000005  00800100  00800100  00000640  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000640  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000670  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a8  00000000  00000000  000006b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000a9d  00000000  00000000  00000758  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008a0  00000000  00000000  000011f5  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000005c9  00000000  00000000  00001a95  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000015c  00000000  00000000  00002060  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000581  00000000  00000000  000021bc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000204  00000000  00000000  0000273d  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000068  00000000  00000000  00002941  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 f7 00 	jmp	0x1ee	; 0x1ee <__vector_1>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 b4 00 	jmp	0x168	; 0x168 <__vector_13>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 7c 00 	jmp	0xf8	; 0xf8 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a5 30       	cpi	r26, 0x05	; 5
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 eb 00 	call	0x1d6	; 0x1d6 <main>
  88:	0c 94 e4 02 	jmp	0x5c8	; 0x5c8 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <_Z22beginCoolingRegulationv>:

static int temp = 0;

void beginCoolingRegulation()
{
	DDRB |= (1 << PORTB1);
  90:	21 9a       	sbi	0x04, 1	; 4
	DDRC &= ~(1 << PORTC3);
  92:	3b 98       	cbi	0x07, 3	; 7
	// timer 1 fast PWM mode 50 Hz
	TCCR1A |= (1 << COM1A1) | (1 << WGM11); //A1 clear on compare match, top = ICR1
  94:	e0 e8       	ldi	r30, 0x80	; 128
  96:	f0 e0       	ldi	r31, 0x00	; 0
  98:	80 81       	ld	r24, Z
  9a:	82 68       	ori	r24, 0x82	; 130
  9c:	80 83       	st	Z, r24
	TCCR1B |= (1 << WGM12) | (1 << WGM13) | (1 << CS11); //Prescaler 8
  9e:	e1 e8       	ldi	r30, 0x81	; 129
  a0:	f0 e0       	ldi	r31, 0x00	; 0
  a2:	80 81       	ld	r24, Z
  a4:	8a 61       	ori	r24, 0x1A	; 26
  a6:	80 83       	st	Z, r24
	ICR1 = 39999; // freq 50 hz
  a8:	8f e3       	ldi	r24, 0x3F	; 63
  aa:	9c e9       	ldi	r25, 0x9C	; 156
  ac:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__DATA_REGION_ORIGIN__+0x27>
  b0:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__DATA_REGION_ORIGIN__+0x26>
	OCR1A = 20000;
  b4:	80 e2       	ldi	r24, 0x20	; 32
  b6:	9e e4       	ldi	r25, 0x4E	; 78
  b8:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__DATA_REGION_ORIGIN__+0x29>
  bc:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__DATA_REGION_ORIGIN__+0x28>
	// timer 0 CTC mode, 100 hz
	TCNT0 = 0;
  c0:	16 bc       	out	0x26, r1	; 38
	TCCR0A |= (1 << WGM01); // Set CTC mode
  c2:	84 b5       	in	r24, 0x24	; 36
  c4:	82 60       	ori	r24, 0x02	; 2
  c6:	84 bd       	out	0x24, r24	; 36
	TCCR0B |= (1 << CS00) | (1 << CS02); // Prescaler 1024
  c8:	85 b5       	in	r24, 0x25	; 37
  ca:	85 60       	ori	r24, 0x05	; 5
  cc:	85 bd       	out	0x25, r24	; 37
	OCR0A = 67; // Compare register
  ce:	83 e4       	ldi	r24, 0x43	; 67
  d0:	87 bd       	out	0x27, r24	; 39
	//TIMSK0 |= (1 << OCIE0A); // Enable interrupt on compare match
	// ADC init
	ADCSRA |= (1 << ADPS1); // Set ADC prescaler to 4
  d2:	ea e7       	ldi	r30, 0x7A	; 122
  d4:	f0 e0       	ldi	r31, 0x00	; 0
  d6:	80 81       	ld	r24, Z
  d8:	82 60       	ori	r24, 0x02	; 2
  da:	80 83       	st	Z, r24
	ADMUX |= (1 << ADLAR) | (1 << MUX0) | (1 << MUX1); // Left shift ADC reg, ADC port 3
  dc:	ac e7       	ldi	r26, 0x7C	; 124
  de:	b0 e0       	ldi	r27, 0x00	; 0
  e0:	8c 91       	ld	r24, X
  e2:	83 62       	ori	r24, 0x23	; 35
  e4:	8c 93       	st	X, r24
	ADCSRA |= (1 << ADEN) | (1 << ADATE) | (1 << ADIE); // ADC enable, autotrigger and interrupt enable
  e6:	80 81       	ld	r24, Z
  e8:	88 6a       	ori	r24, 0xA8	; 168
  ea:	80 83       	st	Z, r24
	ADCSRB |= (1 << ADTS1) | (1 << ADTS0); // set autotrigger to timer0 compare A
  ec:	eb e7       	ldi	r30, 0x7B	; 123
  ee:	f0 e0       	ldi	r31, 0x00	; 0
  f0:	80 81       	ld	r24, Z
  f2:	83 60       	ori	r24, 0x03	; 3
  f4:	80 83       	st	Z, r24
  f6:	08 95       	ret

000000f8 <__vector_21>:
}

ISR(ADC_vect) {
  f8:	1f 92       	push	r1
  fa:	0f 92       	push	r0
  fc:	0f b6       	in	r0, 0x3f	; 63
  fe:	0f 92       	push	r0
 100:	11 24       	eor	r1, r1
 102:	8f 93       	push	r24
 104:	9f 93       	push	r25
 106:	ef 93       	push	r30
 108:	ff 93       	push	r31
	temp = ADC >> 6; // Read ADC
 10a:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__DATA_REGION_ORIGIN__+0x18>
 10e:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__DATA_REGION_ORIGIN__+0x19>
	// Set OCR1A for PWM.
	ADCSRA |= (1 << ADIF); //Clear interrupt
 112:	ea e7       	ldi	r30, 0x7A	; 122
 114:	f0 e0       	ldi	r31, 0x00	; 0
 116:	80 81       	ld	r24, Z
 118:	80 61       	ori	r24, 0x10	; 16
 11a:	80 83       	st	Z, r24
 11c:	ff 91       	pop	r31
 11e:	ef 91       	pop	r30
 120:	9f 91       	pop	r25
 122:	8f 91       	pop	r24
 124:	0f 90       	pop	r0
 126:	0f be       	out	0x3f, r0	; 63
 128:	0f 90       	pop	r0
 12a:	1f 90       	pop	r1
 12c:	18 95       	reti

0000012e <_Z19initBatterDispenserv>:
	TIMSK1 |= (1 << TOIE1); // Enable overflow interrupt for timer 1
}


void addDough()
{
 12e:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <_edata+0x1>
 132:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
 136:	84 b1       	in	r24, 0x04	; 4
 138:	8c 60       	ori	r24, 0x0C	; 12
 13a:	84 b9       	out	0x04, r24	; 4
 13c:	e0 e8       	ldi	r30, 0x80	; 128
 13e:	f0 e0       	ldi	r31, 0x00	; 0
 140:	80 81       	ld	r24, Z
 142:	82 62       	ori	r24, 0x22	; 34
 144:	80 83       	st	Z, r24
 146:	e1 e8       	ldi	r30, 0x81	; 129
 148:	f0 e0       	ldi	r31, 0x00	; 0
 14a:	80 81       	ld	r24, Z
 14c:	8a 61       	ori	r24, 0x1A	; 26
 14e:	80 83       	st	Z, r24
 150:	8f e3       	ldi	r24, 0x3F	; 63
 152:	9c e9       	ldi	r25, 0x9C	; 156
 154:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__DATA_REGION_ORIGIN__+0x27>
 158:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__DATA_REGION_ORIGIN__+0x26>
 15c:	ef e6       	ldi	r30, 0x6F	; 111
 15e:	f0 e0       	ldi	r31, 0x00	; 0
 160:	80 81       	ld	r24, Z
 162:	81 60       	ori	r24, 0x01	; 1
 164:	80 83       	st	Z, r24
 166:	08 95       	ret

00000168 <__vector_13>:
	return;
}

ISR(TIMER1_OVF_vect) {
 168:	1f 92       	push	r1
 16a:	0f 92       	push	r0
 16c:	0f b6       	in	r0, 0x3f	; 63
 16e:	0f 92       	push	r0
 170:	11 24       	eor	r1, r1
 172:	8f 93       	push	r24
 174:	9f 93       	push	r25
	cycle++;
 176:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 17a:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <_edata+0x1>
 17e:	01 96       	adiw	r24, 0x01	; 1
 180:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <_edata+0x1>
 184:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
	if (cycle == 4) {
 188:	84 30       	cpi	r24, 0x04	; 4
 18a:	91 05       	cpc	r25, r1
 18c:	39 f4       	brne	.+14     	; 0x19c <__vector_13+0x34>
		OCR1B = 30000;
 18e:	80 e3       	ldi	r24, 0x30	; 48
 190:	95 e7       	ldi	r25, 0x75	; 117
 192:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__DATA_REGION_ORIGIN__+0x2b>
 196:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__DATA_REGION_ORIGIN__+0x2a>
 19a:	16 c0       	rjmp	.+44     	; 0x1c8 <__vector_13+0x60>
	} else if (cycle == 5) {
 19c:	85 30       	cpi	r24, 0x05	; 5
 19e:	91 05       	cpc	r25, r1
 1a0:	11 f4       	brne	.+4      	; 0x1a6 <__vector_13+0x3e>
		PORTB |= (1 << PORTB3);		
 1a2:	2b 9a       	sbi	0x05, 3	; 5
 1a4:	11 c0       	rjmp	.+34     	; 0x1c8 <__vector_13+0x60>
	} else if (cycle == 9) {
 1a6:	89 30       	cpi	r24, 0x09	; 9
 1a8:	91 05       	cpc	r25, r1
 1aa:	39 f4       	brne	.+14     	; 0x1ba <__vector_13+0x52>
		OCR1B = 10000;		
 1ac:	80 e1       	ldi	r24, 0x10	; 16
 1ae:	97 e2       	ldi	r25, 0x27	; 39
 1b0:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__DATA_REGION_ORIGIN__+0x2b>
 1b4:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__DATA_REGION_ORIGIN__+0x2a>
 1b8:	07 c0       	rjmp	.+14     	; 0x1c8 <__vector_13+0x60>
	} else if (cycle == 10) {
 1ba:	0a 97       	sbiw	r24, 0x0a	; 10
 1bc:	29 f4       	brne	.+10     	; 0x1c8 <__vector_13+0x60>
		cycle = 0;
 1be:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <_edata+0x1>
 1c2:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
		PORTB &= ~(1 << PORTB3);
 1c6:	2b 98       	cbi	0x05, 3	; 5
	}
 1c8:	9f 91       	pop	r25
 1ca:	8f 91       	pop	r24
 1cc:	0f 90       	pop	r0
 1ce:	0f be       	out	0x3f, r0	; 63
 1d0:	0f 90       	pop	r0
 1d2:	1f 90       	pop	r1
 1d4:	18 95       	reti

000001d6 <main>:
#include "PanController/PanController.h"


int main(void)
{
	beginCoolingRegulation();
 1d6:	0e 94 48 00 	call	0x90	; 0x90 <_Z22beginCoolingRegulationv>
	initBatterDispenser();
 1da:	0e 94 97 00 	call	0x12e	; 0x12e <_Z19initBatterDispenserv>
	sei();
 1de:	78 94       	sei
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 1e0:	8f e3       	ldi	r24, 0x3F	; 63
 1e2:	9c e9       	ldi	r25, 0x9C	; 156
 1e4:	01 97       	sbiw	r24, 0x01	; 1
 1e6:	f1 f7       	brne	.-4      	; 0x1e4 <main+0xe>
 1e8:	00 c0       	rjmp	.+0      	; 0x1ea <main+0x14>
 1ea:	00 00       	nop
 1ec:	f9 cf       	rjmp	.-14     	; 0x1e0 <main+0xa>

000001ee <__vector_1>:
#include "UltraSonic.h"

uint16_t batterLevel_ = 0;
bool isEcho_ = false;

ISR(INT0_vect) {
 1ee:	1f 92       	push	r1
 1f0:	0f 92       	push	r0
 1f2:	0f b6       	in	r0, 0x3f	; 63
 1f4:	0f 92       	push	r0
 1f6:	11 24       	eor	r1, r1
 1f8:	2f 93       	push	r18
 1fa:	3f 93       	push	r19
 1fc:	4f 93       	push	r20
 1fe:	5f 93       	push	r21
 200:	6f 93       	push	r22
 202:	7f 93       	push	r23
 204:	8f 93       	push	r24
 206:	9f 93       	push	r25
 208:	af 93       	push	r26
 20a:	bf 93       	push	r27
 20c:	ef 93       	push	r30
 20e:	ff 93       	push	r31
	/* If currently timing PW */
	if (isEcho_)
 210:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <isEcho_>
 214:	88 23       	and	r24, r24
 216:	19 f1       	breq	.+70     	; 0x25e <__vector_1+0x70>
	{
		/* Turn off timer2 */
		TCCR2B = 0;
 218:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__DATA_REGION_ORIGIN__+0x51>
		
		/* Calculate and save distance */
		batterLevel_ = static_cast<uint16_t>(10*REGRESSION(TCNT2)); // Distance in cm
 21c:	60 91 b2 00 	lds	r22, 0x00B2	; 0x8000b2 <__DATA_REGION_ORIGIN__+0x52>
 220:	70 e0       	ldi	r23, 0x00	; 0
 222:	80 e0       	ldi	r24, 0x00	; 0
 224:	90 e0       	ldi	r25, 0x00	; 0
 226:	0e 94 eb 01 	call	0x3d6	; 0x3d6 <__floatsisf>
 22a:	29 ee       	ldi	r18, 0xE9	; 233
 22c:	38 e4       	ldi	r19, 0x48	; 72
 22e:	4e e8       	ldi	r20, 0x8E	; 142
 230:	5e e3       	ldi	r21, 0x3E	; 62
 232:	0e 94 77 02 	call	0x4ee	; 0x4ee <__mulsf3>
 236:	2a ee       	ldi	r18, 0xEA	; 234
 238:	34 e0       	ldi	r19, 0x04	; 4
 23a:	44 e7       	ldi	r20, 0x74	; 116
 23c:	5e e3       	ldi	r21, 0x3E	; 62
 23e:	0e 94 4d 01 	call	0x29a	; 0x29a <__subsf3>
 242:	20 e0       	ldi	r18, 0x00	; 0
 244:	30 e0       	ldi	r19, 0x00	; 0
 246:	40 e2       	ldi	r20, 0x20	; 32
 248:	51 e4       	ldi	r21, 0x41	; 65
 24a:	0e 94 77 02 	call	0x4ee	; 0x4ee <__mulsf3>
 24e:	0e 94 ba 01 	call	0x374	; 0x374 <__fixunssfsi>
 252:	70 93 04 01 	sts	0x0104, r23	; 0x800104 <batterLevel_+0x1>
 256:	60 93 03 01 	sts	0x0103, r22	; 0x800103 <batterLevel_>
		
		/* Turn off external interrupt */
		EIMSK &= ~(1<<INT0);
 25a:	e8 98       	cbi	0x1d, 0	; 29
 25c:	0d c0       	rjmp	.+26     	; 0x278 <__vector_1+0x8a>
	}
	else
	{
		/* Reset and start timer2 */
		TCNT2 = 0;
 25e:	10 92 b2 00 	sts	0x00B2, r1	; 0x8000b2 <__DATA_REGION_ORIGIN__+0x52>
		TCCR2B = 0b00000110;
 262:	86 e0       	ldi	r24, 0x06	; 6
 264:	80 93 b1 00 	sts	0x00B1, r24	; 0x8000b1 <__DATA_REGION_ORIGIN__+0x51>
		
		isEcho_ = true;
 268:	81 e0       	ldi	r24, 0x01	; 1
 26a:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <isEcho_>
		/* Switch to falling edge */
		EICRA &= ~(1<<ISC00);
 26e:	e9 e6       	ldi	r30, 0x69	; 105
 270:	f0 e0       	ldi	r31, 0x00	; 0
 272:	80 81       	ld	r24, Z
 274:	8e 7f       	andi	r24, 0xFE	; 254
 276:	80 83       	st	Z, r24
	}
}
 278:	ff 91       	pop	r31
 27a:	ef 91       	pop	r30
 27c:	bf 91       	pop	r27
 27e:	af 91       	pop	r26
 280:	9f 91       	pop	r25
 282:	8f 91       	pop	r24
 284:	7f 91       	pop	r23
 286:	6f 91       	pop	r22
 288:	5f 91       	pop	r21
 28a:	4f 91       	pop	r20
 28c:	3f 91       	pop	r19
 28e:	2f 91       	pop	r18
 290:	0f 90       	pop	r0
 292:	0f be       	out	0x3f, r0	; 63
 294:	0f 90       	pop	r0
 296:	1f 90       	pop	r1
 298:	18 95       	reti

0000029a <__subsf3>:
 29a:	50 58       	subi	r21, 0x80	; 128

0000029c <__addsf3>:
 29c:	bb 27       	eor	r27, r27
 29e:	aa 27       	eor	r26, r26
 2a0:	0e 94 65 01 	call	0x2ca	; 0x2ca <__addsf3x>
 2a4:	0c 94 3d 02 	jmp	0x47a	; 0x47a <__fp_round>
 2a8:	0e 94 2f 02 	call	0x45e	; 0x45e <__fp_pscA>
 2ac:	38 f0       	brcs	.+14     	; 0x2bc <__addsf3+0x20>
 2ae:	0e 94 36 02 	call	0x46c	; 0x46c <__fp_pscB>
 2b2:	20 f0       	brcs	.+8      	; 0x2bc <__addsf3+0x20>
 2b4:	39 f4       	brne	.+14     	; 0x2c4 <__addsf3+0x28>
 2b6:	9f 3f       	cpi	r25, 0xFF	; 255
 2b8:	19 f4       	brne	.+6      	; 0x2c0 <__addsf3+0x24>
 2ba:	26 f4       	brtc	.+8      	; 0x2c4 <__addsf3+0x28>
 2bc:	0c 94 2c 02 	jmp	0x458	; 0x458 <__fp_nan>
 2c0:	0e f4       	brtc	.+2      	; 0x2c4 <__addsf3+0x28>
 2c2:	e0 95       	com	r30
 2c4:	e7 fb       	bst	r30, 7
 2c6:	0c 94 26 02 	jmp	0x44c	; 0x44c <__fp_inf>

000002ca <__addsf3x>:
 2ca:	e9 2f       	mov	r30, r25
 2cc:	0e 94 4e 02 	call	0x49c	; 0x49c <__fp_split3>
 2d0:	58 f3       	brcs	.-42     	; 0x2a8 <__addsf3+0xc>
 2d2:	ba 17       	cp	r27, r26
 2d4:	62 07       	cpc	r22, r18
 2d6:	73 07       	cpc	r23, r19
 2d8:	84 07       	cpc	r24, r20
 2da:	95 07       	cpc	r25, r21
 2dc:	20 f0       	brcs	.+8      	; 0x2e6 <__addsf3x+0x1c>
 2de:	79 f4       	brne	.+30     	; 0x2fe <__addsf3x+0x34>
 2e0:	a6 f5       	brtc	.+104    	; 0x34a <__addsf3x+0x80>
 2e2:	0c 94 70 02 	jmp	0x4e0	; 0x4e0 <__fp_zero>
 2e6:	0e f4       	brtc	.+2      	; 0x2ea <__addsf3x+0x20>
 2e8:	e0 95       	com	r30
 2ea:	0b 2e       	mov	r0, r27
 2ec:	ba 2f       	mov	r27, r26
 2ee:	a0 2d       	mov	r26, r0
 2f0:	0b 01       	movw	r0, r22
 2f2:	b9 01       	movw	r22, r18
 2f4:	90 01       	movw	r18, r0
 2f6:	0c 01       	movw	r0, r24
 2f8:	ca 01       	movw	r24, r20
 2fa:	a0 01       	movw	r20, r0
 2fc:	11 24       	eor	r1, r1
 2fe:	ff 27       	eor	r31, r31
 300:	59 1b       	sub	r21, r25
 302:	99 f0       	breq	.+38     	; 0x32a <__addsf3x+0x60>
 304:	59 3f       	cpi	r21, 0xF9	; 249
 306:	50 f4       	brcc	.+20     	; 0x31c <__addsf3x+0x52>
 308:	50 3e       	cpi	r21, 0xE0	; 224
 30a:	68 f1       	brcs	.+90     	; 0x366 <__addsf3x+0x9c>
 30c:	1a 16       	cp	r1, r26
 30e:	f0 40       	sbci	r31, 0x00	; 0
 310:	a2 2f       	mov	r26, r18
 312:	23 2f       	mov	r18, r19
 314:	34 2f       	mov	r19, r20
 316:	44 27       	eor	r20, r20
 318:	58 5f       	subi	r21, 0xF8	; 248
 31a:	f3 cf       	rjmp	.-26     	; 0x302 <__addsf3x+0x38>
 31c:	46 95       	lsr	r20
 31e:	37 95       	ror	r19
 320:	27 95       	ror	r18
 322:	a7 95       	ror	r26
 324:	f0 40       	sbci	r31, 0x00	; 0
 326:	53 95       	inc	r21
 328:	c9 f7       	brne	.-14     	; 0x31c <__addsf3x+0x52>
 32a:	7e f4       	brtc	.+30     	; 0x34a <__addsf3x+0x80>
 32c:	1f 16       	cp	r1, r31
 32e:	ba 0b       	sbc	r27, r26
 330:	62 0b       	sbc	r22, r18
 332:	73 0b       	sbc	r23, r19
 334:	84 0b       	sbc	r24, r20
 336:	ba f0       	brmi	.+46     	; 0x366 <__addsf3x+0x9c>
 338:	91 50       	subi	r25, 0x01	; 1
 33a:	a1 f0       	breq	.+40     	; 0x364 <__addsf3x+0x9a>
 33c:	ff 0f       	add	r31, r31
 33e:	bb 1f       	adc	r27, r27
 340:	66 1f       	adc	r22, r22
 342:	77 1f       	adc	r23, r23
 344:	88 1f       	adc	r24, r24
 346:	c2 f7       	brpl	.-16     	; 0x338 <__addsf3x+0x6e>
 348:	0e c0       	rjmp	.+28     	; 0x366 <__addsf3x+0x9c>
 34a:	ba 0f       	add	r27, r26
 34c:	62 1f       	adc	r22, r18
 34e:	73 1f       	adc	r23, r19
 350:	84 1f       	adc	r24, r20
 352:	48 f4       	brcc	.+18     	; 0x366 <__addsf3x+0x9c>
 354:	87 95       	ror	r24
 356:	77 95       	ror	r23
 358:	67 95       	ror	r22
 35a:	b7 95       	ror	r27
 35c:	f7 95       	ror	r31
 35e:	9e 3f       	cpi	r25, 0xFE	; 254
 360:	08 f0       	brcs	.+2      	; 0x364 <__addsf3x+0x9a>
 362:	b0 cf       	rjmp	.-160    	; 0x2c4 <__addsf3+0x28>
 364:	93 95       	inc	r25
 366:	88 0f       	add	r24, r24
 368:	08 f0       	brcs	.+2      	; 0x36c <__addsf3x+0xa2>
 36a:	99 27       	eor	r25, r25
 36c:	ee 0f       	add	r30, r30
 36e:	97 95       	ror	r25
 370:	87 95       	ror	r24
 372:	08 95       	ret

00000374 <__fixunssfsi>:
 374:	0e 94 56 02 	call	0x4ac	; 0x4ac <__fp_splitA>
 378:	88 f0       	brcs	.+34     	; 0x39c <__fixunssfsi+0x28>
 37a:	9f 57       	subi	r25, 0x7F	; 127
 37c:	98 f0       	brcs	.+38     	; 0x3a4 <__fixunssfsi+0x30>
 37e:	b9 2f       	mov	r27, r25
 380:	99 27       	eor	r25, r25
 382:	b7 51       	subi	r27, 0x17	; 23
 384:	b0 f0       	brcs	.+44     	; 0x3b2 <__fixunssfsi+0x3e>
 386:	e1 f0       	breq	.+56     	; 0x3c0 <__fixunssfsi+0x4c>
 388:	66 0f       	add	r22, r22
 38a:	77 1f       	adc	r23, r23
 38c:	88 1f       	adc	r24, r24
 38e:	99 1f       	adc	r25, r25
 390:	1a f0       	brmi	.+6      	; 0x398 <__fixunssfsi+0x24>
 392:	ba 95       	dec	r27
 394:	c9 f7       	brne	.-14     	; 0x388 <__fixunssfsi+0x14>
 396:	14 c0       	rjmp	.+40     	; 0x3c0 <__fixunssfsi+0x4c>
 398:	b1 30       	cpi	r27, 0x01	; 1
 39a:	91 f0       	breq	.+36     	; 0x3c0 <__fixunssfsi+0x4c>
 39c:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__fp_zero>
 3a0:	b1 e0       	ldi	r27, 0x01	; 1
 3a2:	08 95       	ret
 3a4:	0c 94 70 02 	jmp	0x4e0	; 0x4e0 <__fp_zero>
 3a8:	67 2f       	mov	r22, r23
 3aa:	78 2f       	mov	r23, r24
 3ac:	88 27       	eor	r24, r24
 3ae:	b8 5f       	subi	r27, 0xF8	; 248
 3b0:	39 f0       	breq	.+14     	; 0x3c0 <__fixunssfsi+0x4c>
 3b2:	b9 3f       	cpi	r27, 0xF9	; 249
 3b4:	cc f3       	brlt	.-14     	; 0x3a8 <__fixunssfsi+0x34>
 3b6:	86 95       	lsr	r24
 3b8:	77 95       	ror	r23
 3ba:	67 95       	ror	r22
 3bc:	b3 95       	inc	r27
 3be:	d9 f7       	brne	.-10     	; 0x3b6 <__fixunssfsi+0x42>
 3c0:	3e f4       	brtc	.+14     	; 0x3d0 <__fixunssfsi+0x5c>
 3c2:	90 95       	com	r25
 3c4:	80 95       	com	r24
 3c6:	70 95       	com	r23
 3c8:	61 95       	neg	r22
 3ca:	7f 4f       	sbci	r23, 0xFF	; 255
 3cc:	8f 4f       	sbci	r24, 0xFF	; 255
 3ce:	9f 4f       	sbci	r25, 0xFF	; 255
 3d0:	08 95       	ret

000003d2 <__floatunsisf>:
 3d2:	e8 94       	clt
 3d4:	09 c0       	rjmp	.+18     	; 0x3e8 <__floatsisf+0x12>

000003d6 <__floatsisf>:
 3d6:	97 fb       	bst	r25, 7
 3d8:	3e f4       	brtc	.+14     	; 0x3e8 <__floatsisf+0x12>
 3da:	90 95       	com	r25
 3dc:	80 95       	com	r24
 3de:	70 95       	com	r23
 3e0:	61 95       	neg	r22
 3e2:	7f 4f       	sbci	r23, 0xFF	; 255
 3e4:	8f 4f       	sbci	r24, 0xFF	; 255
 3e6:	9f 4f       	sbci	r25, 0xFF	; 255
 3e8:	99 23       	and	r25, r25
 3ea:	a9 f0       	breq	.+42     	; 0x416 <__LOCK_REGION_LENGTH__+0x16>
 3ec:	f9 2f       	mov	r31, r25
 3ee:	96 e9       	ldi	r25, 0x96	; 150
 3f0:	bb 27       	eor	r27, r27
 3f2:	93 95       	inc	r25
 3f4:	f6 95       	lsr	r31
 3f6:	87 95       	ror	r24
 3f8:	77 95       	ror	r23
 3fa:	67 95       	ror	r22
 3fc:	b7 95       	ror	r27
 3fe:	f1 11       	cpse	r31, r1
 400:	f8 cf       	rjmp	.-16     	; 0x3f2 <__floatsisf+0x1c>
 402:	fa f4       	brpl	.+62     	; 0x442 <__LOCK_REGION_LENGTH__+0x42>
 404:	bb 0f       	add	r27, r27
 406:	11 f4       	brne	.+4      	; 0x40c <__LOCK_REGION_LENGTH__+0xc>
 408:	60 ff       	sbrs	r22, 0
 40a:	1b c0       	rjmp	.+54     	; 0x442 <__LOCK_REGION_LENGTH__+0x42>
 40c:	6f 5f       	subi	r22, 0xFF	; 255
 40e:	7f 4f       	sbci	r23, 0xFF	; 255
 410:	8f 4f       	sbci	r24, 0xFF	; 255
 412:	9f 4f       	sbci	r25, 0xFF	; 255
 414:	16 c0       	rjmp	.+44     	; 0x442 <__LOCK_REGION_LENGTH__+0x42>
 416:	88 23       	and	r24, r24
 418:	11 f0       	breq	.+4      	; 0x41e <__LOCK_REGION_LENGTH__+0x1e>
 41a:	96 e9       	ldi	r25, 0x96	; 150
 41c:	11 c0       	rjmp	.+34     	; 0x440 <__LOCK_REGION_LENGTH__+0x40>
 41e:	77 23       	and	r23, r23
 420:	21 f0       	breq	.+8      	; 0x42a <__LOCK_REGION_LENGTH__+0x2a>
 422:	9e e8       	ldi	r25, 0x8E	; 142
 424:	87 2f       	mov	r24, r23
 426:	76 2f       	mov	r23, r22
 428:	05 c0       	rjmp	.+10     	; 0x434 <__LOCK_REGION_LENGTH__+0x34>
 42a:	66 23       	and	r22, r22
 42c:	71 f0       	breq	.+28     	; 0x44a <__LOCK_REGION_LENGTH__+0x4a>
 42e:	96 e8       	ldi	r25, 0x86	; 134
 430:	86 2f       	mov	r24, r22
 432:	70 e0       	ldi	r23, 0x00	; 0
 434:	60 e0       	ldi	r22, 0x00	; 0
 436:	2a f0       	brmi	.+10     	; 0x442 <__LOCK_REGION_LENGTH__+0x42>
 438:	9a 95       	dec	r25
 43a:	66 0f       	add	r22, r22
 43c:	77 1f       	adc	r23, r23
 43e:	88 1f       	adc	r24, r24
 440:	da f7       	brpl	.-10     	; 0x438 <__LOCK_REGION_LENGTH__+0x38>
 442:	88 0f       	add	r24, r24
 444:	96 95       	lsr	r25
 446:	87 95       	ror	r24
 448:	97 f9       	bld	r25, 7
 44a:	08 95       	ret

0000044c <__fp_inf>:
 44c:	97 f9       	bld	r25, 7
 44e:	9f 67       	ori	r25, 0x7F	; 127
 450:	80 e8       	ldi	r24, 0x80	; 128
 452:	70 e0       	ldi	r23, 0x00	; 0
 454:	60 e0       	ldi	r22, 0x00	; 0
 456:	08 95       	ret

00000458 <__fp_nan>:
 458:	9f ef       	ldi	r25, 0xFF	; 255
 45a:	80 ec       	ldi	r24, 0xC0	; 192
 45c:	08 95       	ret

0000045e <__fp_pscA>:
 45e:	00 24       	eor	r0, r0
 460:	0a 94       	dec	r0
 462:	16 16       	cp	r1, r22
 464:	17 06       	cpc	r1, r23
 466:	18 06       	cpc	r1, r24
 468:	09 06       	cpc	r0, r25
 46a:	08 95       	ret

0000046c <__fp_pscB>:
 46c:	00 24       	eor	r0, r0
 46e:	0a 94       	dec	r0
 470:	12 16       	cp	r1, r18
 472:	13 06       	cpc	r1, r19
 474:	14 06       	cpc	r1, r20
 476:	05 06       	cpc	r0, r21
 478:	08 95       	ret

0000047a <__fp_round>:
 47a:	09 2e       	mov	r0, r25
 47c:	03 94       	inc	r0
 47e:	00 0c       	add	r0, r0
 480:	11 f4       	brne	.+4      	; 0x486 <__fp_round+0xc>
 482:	88 23       	and	r24, r24
 484:	52 f0       	brmi	.+20     	; 0x49a <__fp_round+0x20>
 486:	bb 0f       	add	r27, r27
 488:	40 f4       	brcc	.+16     	; 0x49a <__fp_round+0x20>
 48a:	bf 2b       	or	r27, r31
 48c:	11 f4       	brne	.+4      	; 0x492 <__fp_round+0x18>
 48e:	60 ff       	sbrs	r22, 0
 490:	04 c0       	rjmp	.+8      	; 0x49a <__fp_round+0x20>
 492:	6f 5f       	subi	r22, 0xFF	; 255
 494:	7f 4f       	sbci	r23, 0xFF	; 255
 496:	8f 4f       	sbci	r24, 0xFF	; 255
 498:	9f 4f       	sbci	r25, 0xFF	; 255
 49a:	08 95       	ret

0000049c <__fp_split3>:
 49c:	57 fd       	sbrc	r21, 7
 49e:	90 58       	subi	r25, 0x80	; 128
 4a0:	44 0f       	add	r20, r20
 4a2:	55 1f       	adc	r21, r21
 4a4:	59 f0       	breq	.+22     	; 0x4bc <__fp_splitA+0x10>
 4a6:	5f 3f       	cpi	r21, 0xFF	; 255
 4a8:	71 f0       	breq	.+28     	; 0x4c6 <__fp_splitA+0x1a>
 4aa:	47 95       	ror	r20

000004ac <__fp_splitA>:
 4ac:	88 0f       	add	r24, r24
 4ae:	97 fb       	bst	r25, 7
 4b0:	99 1f       	adc	r25, r25
 4b2:	61 f0       	breq	.+24     	; 0x4cc <__fp_splitA+0x20>
 4b4:	9f 3f       	cpi	r25, 0xFF	; 255
 4b6:	79 f0       	breq	.+30     	; 0x4d6 <__fp_splitA+0x2a>
 4b8:	87 95       	ror	r24
 4ba:	08 95       	ret
 4bc:	12 16       	cp	r1, r18
 4be:	13 06       	cpc	r1, r19
 4c0:	14 06       	cpc	r1, r20
 4c2:	55 1f       	adc	r21, r21
 4c4:	f2 cf       	rjmp	.-28     	; 0x4aa <__fp_split3+0xe>
 4c6:	46 95       	lsr	r20
 4c8:	f1 df       	rcall	.-30     	; 0x4ac <__fp_splitA>
 4ca:	08 c0       	rjmp	.+16     	; 0x4dc <__fp_splitA+0x30>
 4cc:	16 16       	cp	r1, r22
 4ce:	17 06       	cpc	r1, r23
 4d0:	18 06       	cpc	r1, r24
 4d2:	99 1f       	adc	r25, r25
 4d4:	f1 cf       	rjmp	.-30     	; 0x4b8 <__fp_splitA+0xc>
 4d6:	86 95       	lsr	r24
 4d8:	71 05       	cpc	r23, r1
 4da:	61 05       	cpc	r22, r1
 4dc:	08 94       	sec
 4de:	08 95       	ret

000004e0 <__fp_zero>:
 4e0:	e8 94       	clt

000004e2 <__fp_szero>:
 4e2:	bb 27       	eor	r27, r27
 4e4:	66 27       	eor	r22, r22
 4e6:	77 27       	eor	r23, r23
 4e8:	cb 01       	movw	r24, r22
 4ea:	97 f9       	bld	r25, 7
 4ec:	08 95       	ret

000004ee <__mulsf3>:
 4ee:	0e 94 8a 02 	call	0x514	; 0x514 <__mulsf3x>
 4f2:	0c 94 3d 02 	jmp	0x47a	; 0x47a <__fp_round>
 4f6:	0e 94 2f 02 	call	0x45e	; 0x45e <__fp_pscA>
 4fa:	38 f0       	brcs	.+14     	; 0x50a <__mulsf3+0x1c>
 4fc:	0e 94 36 02 	call	0x46c	; 0x46c <__fp_pscB>
 500:	20 f0       	brcs	.+8      	; 0x50a <__mulsf3+0x1c>
 502:	95 23       	and	r25, r21
 504:	11 f0       	breq	.+4      	; 0x50a <__mulsf3+0x1c>
 506:	0c 94 26 02 	jmp	0x44c	; 0x44c <__fp_inf>
 50a:	0c 94 2c 02 	jmp	0x458	; 0x458 <__fp_nan>
 50e:	11 24       	eor	r1, r1
 510:	0c 94 71 02 	jmp	0x4e2	; 0x4e2 <__fp_szero>

00000514 <__mulsf3x>:
 514:	0e 94 4e 02 	call	0x49c	; 0x49c <__fp_split3>
 518:	70 f3       	brcs	.-36     	; 0x4f6 <__mulsf3+0x8>

0000051a <__mulsf3_pse>:
 51a:	95 9f       	mul	r25, r21
 51c:	c1 f3       	breq	.-16     	; 0x50e <__mulsf3+0x20>
 51e:	95 0f       	add	r25, r21
 520:	50 e0       	ldi	r21, 0x00	; 0
 522:	55 1f       	adc	r21, r21
 524:	62 9f       	mul	r22, r18
 526:	f0 01       	movw	r30, r0
 528:	72 9f       	mul	r23, r18
 52a:	bb 27       	eor	r27, r27
 52c:	f0 0d       	add	r31, r0
 52e:	b1 1d       	adc	r27, r1
 530:	63 9f       	mul	r22, r19
 532:	aa 27       	eor	r26, r26
 534:	f0 0d       	add	r31, r0
 536:	b1 1d       	adc	r27, r1
 538:	aa 1f       	adc	r26, r26
 53a:	64 9f       	mul	r22, r20
 53c:	66 27       	eor	r22, r22
 53e:	b0 0d       	add	r27, r0
 540:	a1 1d       	adc	r26, r1
 542:	66 1f       	adc	r22, r22
 544:	82 9f       	mul	r24, r18
 546:	22 27       	eor	r18, r18
 548:	b0 0d       	add	r27, r0
 54a:	a1 1d       	adc	r26, r1
 54c:	62 1f       	adc	r22, r18
 54e:	73 9f       	mul	r23, r19
 550:	b0 0d       	add	r27, r0
 552:	a1 1d       	adc	r26, r1
 554:	62 1f       	adc	r22, r18
 556:	83 9f       	mul	r24, r19
 558:	a0 0d       	add	r26, r0
 55a:	61 1d       	adc	r22, r1
 55c:	22 1f       	adc	r18, r18
 55e:	74 9f       	mul	r23, r20
 560:	33 27       	eor	r19, r19
 562:	a0 0d       	add	r26, r0
 564:	61 1d       	adc	r22, r1
 566:	23 1f       	adc	r18, r19
 568:	84 9f       	mul	r24, r20
 56a:	60 0d       	add	r22, r0
 56c:	21 1d       	adc	r18, r1
 56e:	82 2f       	mov	r24, r18
 570:	76 2f       	mov	r23, r22
 572:	6a 2f       	mov	r22, r26
 574:	11 24       	eor	r1, r1
 576:	9f 57       	subi	r25, 0x7F	; 127
 578:	50 40       	sbci	r21, 0x00	; 0
 57a:	9a f0       	brmi	.+38     	; 0x5a2 <__mulsf3_pse+0x88>
 57c:	f1 f0       	breq	.+60     	; 0x5ba <__mulsf3_pse+0xa0>
 57e:	88 23       	and	r24, r24
 580:	4a f0       	brmi	.+18     	; 0x594 <__mulsf3_pse+0x7a>
 582:	ee 0f       	add	r30, r30
 584:	ff 1f       	adc	r31, r31
 586:	bb 1f       	adc	r27, r27
 588:	66 1f       	adc	r22, r22
 58a:	77 1f       	adc	r23, r23
 58c:	88 1f       	adc	r24, r24
 58e:	91 50       	subi	r25, 0x01	; 1
 590:	50 40       	sbci	r21, 0x00	; 0
 592:	a9 f7       	brne	.-22     	; 0x57e <__mulsf3_pse+0x64>
 594:	9e 3f       	cpi	r25, 0xFE	; 254
 596:	51 05       	cpc	r21, r1
 598:	80 f0       	brcs	.+32     	; 0x5ba <__mulsf3_pse+0xa0>
 59a:	0c 94 26 02 	jmp	0x44c	; 0x44c <__fp_inf>
 59e:	0c 94 71 02 	jmp	0x4e2	; 0x4e2 <__fp_szero>
 5a2:	5f 3f       	cpi	r21, 0xFF	; 255
 5a4:	e4 f3       	brlt	.-8      	; 0x59e <__mulsf3_pse+0x84>
 5a6:	98 3e       	cpi	r25, 0xE8	; 232
 5a8:	d4 f3       	brlt	.-12     	; 0x59e <__mulsf3_pse+0x84>
 5aa:	86 95       	lsr	r24
 5ac:	77 95       	ror	r23
 5ae:	67 95       	ror	r22
 5b0:	b7 95       	ror	r27
 5b2:	f7 95       	ror	r31
 5b4:	e7 95       	ror	r30
 5b6:	9f 5f       	subi	r25, 0xFF	; 255
 5b8:	c1 f7       	brne	.-16     	; 0x5aa <__mulsf3_pse+0x90>
 5ba:	fe 2b       	or	r31, r30
 5bc:	88 0f       	add	r24, r24
 5be:	91 1d       	adc	r25, r1
 5c0:	96 95       	lsr	r25
 5c2:	87 95       	ror	r24
 5c4:	97 f9       	bld	r25, 7
 5c6:	08 95       	ret

000005c8 <_exit>:
 5c8:	f8 94       	cli

000005ca <__stop_program>:
 5ca:	ff cf       	rjmp	.-2      	; 0x5ca <__stop_program>
