/*
 * Copyright 2013 Tilera Corporation. All Rights Reserved.
 *
 *   This program is free software; you can redistribute it and/or
 *   modify it under the terms of the GNU General Public License
 *   as published by the Free Software Foundation, version 2.
 *
 *   This program is distributed in the hope that it will be useful, but
 *   WITHOUT ANY WARRANTY; without even the implied warranty of
 *   MERCHANTABILITY OR FITNESS FOR A PARTICULAR PURPOSE, GOOD TITLE or
 *   NON INFRINGEMENT.  See the GNU General Public License for
 *   more details.
 */

#ifndef __ARCH_TRIO_PCIE_INTFC_DEF_H__
#define __ARCH_TRIO_PCIE_INTFC_DEF_H__

#ifdef __ASSEMBLER__
#define _64bit(x) x
#else /* __ASSEMBLER__ */
#ifdef __tile__
#define _64bit(x) x ## UL
#else /* __tile__ */
#define _64bit(x) x ## ULL
#endif /* __tile__ */
#endif /* __ASSEMBLER */





/*
 * Calibration Control.
 * Controls SERDES calibration.  Note that for x8 ports, the CALIB registers
 * are not MUXed.  Thus the registers for the associated x4 port must be used.
 */
#define TRIO_PCIE_INTFC_CALIB_CTL 0x0120

#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VAL_SHIFT 0
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VAL_WIDTH 24
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VAL_RMASK 0xffffff
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VAL_MASK  0xffffff
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VAL_FIELD 0,23

#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VLD_SHIFT 24
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VLD_WIDTH 1
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VLD_RESET_VAL 0
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VLD_RMASK 0x1
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VLD_MASK  0x1000000
#define TRIO_PCIE_INTFC_CALIB_CTL__CALIB_VLD_FIELD 24,24


/*
 * Calibration Status.
 * Provides SERDES calibration status.  Note that for x8 ports, the CALIB
 * registers are not MUXed.  Thus the registers for the associated x4 port
 * must be used.
 */
#define TRIO_PCIE_INTFC_CALIB_STS 0x0128

#define TRIO_PCIE_INTFC_CALIB_STS__CALIB_VAL_SHIFT 0
#define TRIO_PCIE_INTFC_CALIB_STS__CALIB_VAL_WIDTH 24
#define TRIO_PCIE_INTFC_CALIB_STS__CALIB_VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_CALIB_STS__CALIB_VAL_RMASK 0xffffff
#define TRIO_PCIE_INTFC_CALIB_STS__CALIB_VAL_MASK  0xffffff
#define TRIO_PCIE_INTFC_CALIB_STS__CALIB_VAL_FIELD 0,23


/*
 * Pipe Clock Count.
 * Provides relative clock frequency between core (tclk) domain and device
 * (pipe clk) clock domains.
 */
#define TRIO_PCIE_INTFC_CLOCK_COUNT 0x0048

#define TRIO_PCIE_INTFC_CLOCK_COUNT__RUN_SHIFT 0
#define TRIO_PCIE_INTFC_CLOCK_COUNT__RUN_WIDTH 1
#define TRIO_PCIE_INTFC_CLOCK_COUNT__RUN_RESET_VAL 0
#define TRIO_PCIE_INTFC_CLOCK_COUNT__RUN_RMASK 0x1
#define TRIO_PCIE_INTFC_CLOCK_COUNT__RUN_MASK  0x1
#define TRIO_PCIE_INTFC_CLOCK_COUNT__RUN_FIELD 0,0

#define TRIO_PCIE_INTFC_CLOCK_COUNT__COUNT_SHIFT 1
#define TRIO_PCIE_INTFC_CLOCK_COUNT__COUNT_WIDTH 15
#define TRIO_PCIE_INTFC_CLOCK_COUNT__COUNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_CLOCK_COUNT__COUNT_RMASK 0x7fff
#define TRIO_PCIE_INTFC_CLOCK_COUNT__COUNT_MASK  0xfffe
#define TRIO_PCIE_INTFC_CLOCK_COUNT__COUNT_FIELD 1,15


/*
 * Diagnostics Control.
 * Provides control over PCIe diagnostics functions.
 */
#define TRIO_PCIE_INTFC_DIAG_CTL 0x0130

#define TRIO_PCIE_INTFC_DIAG_CTL__LCRC_ERR_SHIFT 0
#define TRIO_PCIE_INTFC_DIAG_CTL__LCRC_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_DIAG_CTL__LCRC_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_DIAG_CTL__LCRC_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_DIAG_CTL__LCRC_ERR_MASK  0x1
#define TRIO_PCIE_INTFC_DIAG_CTL__LCRC_ERR_FIELD 0,0

#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_RSVD_SHIFT 1
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_RSVD_WIDTH 1
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_RSVD_RESET_VAL 0
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_RSVD_RMASK 0x1
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_RSVD_MASK  0x2
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_RSVD_FIELD 1,1

#define TRIO_PCIE_INTFC_DIAG_CTL__FAST_TRAIN_SHIFT 2
#define TRIO_PCIE_INTFC_DIAG_CTL__FAST_TRAIN_WIDTH 1
#define TRIO_PCIE_INTFC_DIAG_CTL__FAST_TRAIN_RESET_VAL 0
#define TRIO_PCIE_INTFC_DIAG_CTL__FAST_TRAIN_RMASK 0x1
#define TRIO_PCIE_INTFC_DIAG_CTL__FAST_TRAIN_MASK  0x4
#define TRIO_PCIE_INTFC_DIAG_CTL__FAST_TRAIN_FIELD 2,2

#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_SEL_SHIFT 4
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_SEL_WIDTH 4
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_SEL_RESET_VAL 0
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_SEL_RMASK 0xf
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_SEL_MASK  0xf0
#define TRIO_PCIE_INTFC_DIAG_CTL__DIAG_SEL_FIELD 4,7


/*
 * Diagnostics Status.
 * Provides PCIe diagnostics information based on DIAG_SEL.
 */
#define TRIO_PCIE_INTFC_DIAG_STS 0x0138

#define TRIO_PCIE_INTFC_DIAG_STS__VAL_SHIFT 0
#define TRIO_PCIE_INTFC_DIAG_STS__VAL_WIDTH 64
#define TRIO_PCIE_INTFC_DIAG_STS__VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_DIAG_STS__VAL_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_DIAG_STS__VAL_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_DIAG_STS__VAL_FIELD 0,63


/*
 * Endpoint Interrupt Generation.
 * Controls dispatch of interrupts to the upstream host when port is
 * operating in endpoint mode.
 */
#define TRIO_PCIE_INTFC_EP_INT_GEN 0x0080

#define TRIO_PCIE_INTFC_EP_INT_GEN__SEND_MSI_SHIFT 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__SEND_MSI_WIDTH 1
#define TRIO_PCIE_INTFC_EP_INT_GEN__SEND_MSI_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__SEND_MSI_RMASK 0x1
#define TRIO_PCIE_INTFC_EP_INT_GEN__SEND_MSI_MASK  0x1
#define TRIO_PCIE_INTFC_EP_INT_GEN__SEND_MSI_FIELD 0,0

#define TRIO_PCIE_INTFC_EP_INT_GEN__LEGACY_INT_SHIFT 1
#define TRIO_PCIE_INTFC_EP_INT_GEN__LEGACY_INT_WIDTH 1
#define TRIO_PCIE_INTFC_EP_INT_GEN__LEGACY_INT_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__LEGACY_INT_RMASK 0x1
#define TRIO_PCIE_INTFC_EP_INT_GEN__LEGACY_INT_MASK  0x2
#define TRIO_PCIE_INTFC_EP_INT_GEN__LEGACY_INT_FIELD 1,1

#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_ENA_SHIFT 2
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_ENA_WIDTH 1
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_ENA_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_ENA_RMASK 0x1
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_ENA_MASK  0x4
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_ENA_FIELD 2,2

#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_SEL_SHIFT 3
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_SEL_WIDTH 8
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_SEL_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_SEL_RMASK 0xff
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_SEL_MASK  0x7f8
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_VF_SEL_FIELD 3,10

#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_TC_SHIFT 11
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_TC_WIDTH 3
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_TC_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_TC_RMASK 0x7
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_TC_MASK  0x3800
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_TC_FIELD 11,13

#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_MSG_VEC_SHIFT 14
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_MSG_VEC_WIDTH 5
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_MSG_VEC_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_MSG_VEC_RMASK 0x1f
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_MSG_VEC_MASK  0x7c000
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_MSG_VEC_FIELD 14,18

#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_ENA_SHIFT 19
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_ENA_WIDTH 1
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_ENA_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_ENA_RMASK 0x1
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_ENA_MASK  0x80000
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_ENA_FIELD 19,19

#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_PENDING_SHIFT 32
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_PENDING_WIDTH 32
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_PENDING_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_PENDING_RMASK 0xffffffff
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_PENDING_MASK  _64bit(0xffffffff00000000)
#define TRIO_PCIE_INTFC_EP_INT_GEN__MSI_PENDING_FIELD 32,63


/*
 * Endpoint MSI-X Address.
 * Provides the address when an MSI-X is dispatched.
 */
#define TRIO_PCIE_INTFC_EP_MSIX_ADDR 0x0098

#define TRIO_PCIE_INTFC_EP_MSIX_ADDR__VAL_SHIFT 0
#define TRIO_PCIE_INTFC_EP_MSIX_ADDR__VAL_WIDTH 64
#define TRIO_PCIE_INTFC_EP_MSIX_ADDR__VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_MSIX_ADDR__VAL_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_EP_MSIX_ADDR__VAL_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_EP_MSIX_ADDR__VAL_FIELD 0,63


/*
 * Endpoint MSI-X Data.
 * Provides the data value when an MSI-X is dispatched.
 */
#define TRIO_PCIE_INTFC_EP_MSIX_DATA 0x0090

#define TRIO_PCIE_INTFC_EP_MSIX_DATA__VAL_SHIFT 0
#define TRIO_PCIE_INTFC_EP_MSIX_DATA__VAL_WIDTH 32
#define TRIO_PCIE_INTFC_EP_MSIX_DATA__VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_MSIX_DATA__VAL_RMASK 0xffffffff
#define TRIO_PCIE_INTFC_EP_MSIX_DATA__VAL_MASK  0xffffffff
#define TRIO_PCIE_INTFC_EP_MSIX_DATA__VAL_FIELD 0,31


/*
 * Endpoint Virtual Function MSI Pending.
 * Provides MSI-pending state for each VF.
 */
#define TRIO_PCIE_INTFC_EP_VF_MSI_PENDING 0x0088

#define TRIO_PCIE_INTFC_EP_VF_MSI_PENDING__VAL_SHIFT 0
#define TRIO_PCIE_INTFC_EP_VF_MSI_PENDING__VAL_WIDTH 64
#define TRIO_PCIE_INTFC_EP_VF_MSI_PENDING__VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_EP_VF_MSI_PENDING__VAL_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_EP_VF_MSI_PENDING__VAL_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_EP_VF_MSI_PENDING__VAL_FIELD 0,63


/*
 * MAC Interrupt Status.
 * Provides MAC interrupt status.  Each bit is write-1-to-clear  These
 * bindings for these interrupts are configured in TRIO_CFG_INT_BIND.
 */
#define TRIO_PCIE_INTFC_MAC_INT_STS 0x0000

#define TRIO_PCIE_INTFC_MAC_INT_STS__DL_STATE_SHIFT 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__DL_STATE_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__DL_STATE_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__DL_STATE_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__DL_STATE_MASK  0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__DL_STATE_FIELD 0,0

#define TRIO_PCIE_INTFC_MAC_INT_STS__UNLOCK_SHIFT 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__UNLOCK_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__UNLOCK_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__UNLOCK_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__UNLOCK_MASK  0x2
#define TRIO_PCIE_INTFC_MAC_INT_STS__UNLOCK_FIELD 1,1

#define TRIO_PCIE_INTFC_MAC_INT_STS__VEN_MSG_SHIFT 2
#define TRIO_PCIE_INTFC_MAC_INT_STS__VEN_MSG_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__VEN_MSG_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__VEN_MSG_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__VEN_MSG_MASK  0x4
#define TRIO_PCIE_INTFC_MAC_INT_STS__VEN_MSG_FIELD 2,2

#define TRIO_PCIE_INTFC_MAC_INT_STS__WAKE_SHIFT 3
#define TRIO_PCIE_INTFC_MAC_INT_STS__WAKE_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__WAKE_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__WAKE_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__WAKE_MASK  0x8
#define TRIO_PCIE_INTFC_MAC_INT_STS__WAKE_FIELD 3,3

#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_ASSERT_SHIFT 4
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_ASSERT_WIDTH 4
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_ASSERT_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_ASSERT_RMASK 0xf
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_ASSERT_MASK  0xf0
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_ASSERT_FIELD 4,7

#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_DEASSERT_SHIFT 8
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_DEASSERT_WIDTH 4
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_DEASSERT_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_DEASSERT_RMASK 0xf
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_DEASSERT_MASK  0xf00
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_DEASSERT_FIELD 8,11

#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_LEVEL_SHIFT 12
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_LEVEL_WIDTH 4
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_LEVEL_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_LEVEL_RMASK 0xf
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_LEVEL_MASK  0xf000
#define TRIO_PCIE_INTFC_MAC_INT_STS__INT_LEVEL_FIELD 12,15

#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_COR_ERR_SHIFT 16
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_COR_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_COR_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_COR_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_COR_ERR_MASK  0x10000
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_COR_ERR_FIELD 16,16

#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_NF_ERR_SHIFT 17
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_NF_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_NF_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_NF_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_NF_ERR_MASK  0x20000
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_NF_ERR_FIELD 17,17

#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_FATAL_ERR_SHIFT 18
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_FATAL_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_FATAL_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_FATAL_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_FATAL_ERR_MASK  0x40000
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_FATAL_ERR_FIELD 18,18

#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_SHIFT 19
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_MASK  0x80000
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_FIELD 19,19

#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_TO_ACK_SHIFT 20
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_TO_ACK_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_TO_ACK_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_TO_ACK_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_TO_ACK_MASK  0x100000
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PME_TO_ACK_FIELD 20,20

#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PM_TURNOFF_SHIFT 21
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PM_TURNOFF_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PM_TURNOFF_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PM_TURNOFF_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PM_TURNOFF_MASK  0x200000
#define TRIO_PCIE_INTFC_MAC_INT_STS__RCVD_PM_TURNOFF_FIELD 21,21

#define TRIO_PCIE_INTFC_MAC_INT_STS__STREAM_IO_ERROR_SHIFT 22
#define TRIO_PCIE_INTFC_MAC_INT_STS__STREAM_IO_ERROR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__STREAM_IO_ERROR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__STREAM_IO_ERROR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__STREAM_IO_ERROR_MASK  0x400000
#define TRIO_PCIE_INTFC_MAC_INT_STS__STREAM_IO_ERROR_FIELD 22,22

#define TRIO_PCIE_INTFC_MAC_INT_STS__TX_UNDERRUN_ERROR_SHIFT 23
#define TRIO_PCIE_INTFC_MAC_INT_STS__TX_UNDERRUN_ERROR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__TX_UNDERRUN_ERROR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__TX_UNDERRUN_ERROR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__TX_UNDERRUN_ERROR_MASK  0x800000
#define TRIO_PCIE_INTFC_MAC_INT_STS__TX_UNDERRUN_ERROR_FIELD 23,23

#define TRIO_PCIE_INTFC_MAC_INT_STS__MAC_CFG_TIMEOUT_SHIFT 24
#define TRIO_PCIE_INTFC_MAC_INT_STS__MAC_CFG_TIMEOUT_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__MAC_CFG_TIMEOUT_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__MAC_CFG_TIMEOUT_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__MAC_CFG_TIMEOUT_MASK  0x1000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__MAC_CFG_TIMEOUT_FIELD 24,24

#define TRIO_PCIE_INTFC_MAC_INT_STS__VF_FLR_SHIFT 25
#define TRIO_PCIE_INTFC_MAC_INT_STS__VF_FLR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__VF_FLR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__VF_FLR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__VF_FLR_MASK  0x2000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__VF_FLR_FIELD 25,25

#define TRIO_PCIE_INTFC_MAC_INT_STS__PF_FLR_SHIFT 26
#define TRIO_PCIE_INTFC_MAC_INT_STS__PF_FLR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__PF_FLR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__PF_FLR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__PF_FLR_MASK  0x4000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__PF_FLR_FIELD 26,26

#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_PME_SHIFT 27
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_PME_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_PME_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_PME_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_PME_MASK  0x8000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_PME_FIELD 27,27

#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_INT_SHIFT 28
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_INT_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_INT_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_INT_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_INT_MASK  0x10000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_INT_FIELD 28,28

#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_MSI_SHIFT 29
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_MSI_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_MSI_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_MSI_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_MSI_MASK  0x20000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__HP_MSI_FIELD 29,29

#define TRIO_PCIE_INTFC_MAC_INT_STS__PM_STATE_CHG_SHIFT 30
#define TRIO_PCIE_INTFC_MAC_INT_STS__PM_STATE_CHG_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__PM_STATE_CHG_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__PM_STATE_CHG_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__PM_STATE_CHG_MASK  0x40000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__PM_STATE_CHG_FIELD 30,30

#define TRIO_PCIE_INTFC_MAC_INT_STS__SYS_ERR_SHIFT 31
#define TRIO_PCIE_INTFC_MAC_INT_STS__SYS_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_INT_STS__SYS_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_INT_STS__SYS_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_INT_STS__SYS_ERR_MASK  0x80000000
#define TRIO_PCIE_INTFC_MAC_INT_STS__SYS_ERR_FIELD 31,31


/*
 * MAC Semaphore.
 * Semaphore
 */
#define TRIO_PCIE_INTFC_MAC_SEMAPHORE 0x0008

#define TRIO_PCIE_INTFC_MAC_SEMAPHORE__VAL_SHIFT 0
#define TRIO_PCIE_INTFC_MAC_SEMAPHORE__VAL_WIDTH 1
#define TRIO_PCIE_INTFC_MAC_SEMAPHORE__VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_MAC_SEMAPHORE__VAL_RMASK 0x1
#define TRIO_PCIE_INTFC_MAC_SEMAPHORE__VAL_MASK  0x1
#define TRIO_PCIE_INTFC_MAC_SEMAPHORE__VAL_FIELD 0,0


/*
 * PF Function-Level-Reset.
 * Controls function level reset handshake for physical function zero.
 */
#define TRIO_PCIE_INTFC_PF_FLR_CTL 0x00c0

#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_BUSY_SHIFT 0
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_BUSY_WIDTH 1
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_BUSY_RESET_VAL 0
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_BUSY_RMASK 0x1
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_BUSY_MASK  0x1
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_BUSY_FIELD 0,0

#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_PENDING_SHIFT 32
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_PENDING_WIDTH 1
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_PENDING_RESET_VAL 0
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_PENDING_RMASK 0x1
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_PENDING_MASK  _64bit(0x100000000)
#define TRIO_PCIE_INTFC_PF_FLR_CTL__FLR_PENDING_FIELD 32,32


/*
 * Power Management Interface Control.
 * Provides control and status related to power management and
 * electromechanical interface.
 */
#define TRIO_PCIE_INTFC_PM_INTFC_CTL 0x00b0

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_TURNOFF_SHIFT 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_TURNOFF_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_TURNOFF_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_TURNOFF_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_TURNOFF_MASK  0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_TURNOFF_FIELD 0,0

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_PME_SHIFT 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_PME_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_PME_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_PME_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_PME_MASK  0x2
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__XMT_PME_FIELD 1,1

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__READY_L23_SHIFT 2
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__READY_L23_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__READY_L23_RESET_VAL 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__READY_L23_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__READY_L23_MASK  0x4
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__READY_L23_FIELD 2,2

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_UP_SHIFT 3
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_UP_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_UP_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_UP_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_UP_MASK  0x8
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_UP_FIELD 3,3

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__AUX_PWR_DET_SHIFT 4
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__AUX_PWR_DET_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__AUX_PWR_DET_RESET_VAL 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__AUX_PWR_DET_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__AUX_PWR_DET_MASK  0x10
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__AUX_PWR_DET_FIELD 4,4

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_ENTER_L1_SHIFT 5
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_ENTER_L1_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_ENTER_L1_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_ENTER_L1_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_ENTER_L1_MASK  0x20
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_ENTER_L1_FIELD 5,5

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_EXIT_L1_SHIFT 6
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_EXIT_L1_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_EXIT_L1_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_EXIT_L1_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_EXIT_L1_MASK  0x40
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_EXIT_L1_FIELD 6,6

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__HOT_RESET_SHIFT 8
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__HOT_RESET_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__HOT_RESET_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__HOT_RESET_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__HOT_RESET_MASK  0x100
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__HOT_RESET_FIELD 8,8

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_RETRY_SHIFT 9
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_RETRY_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_RETRY_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_RETRY_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_RETRY_MASK  0x200
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__REQ_RETRY_FIELD 9,9

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__UNLOCK_SHIFT 16
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__UNLOCK_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__UNLOCK_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__UNLOCK_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__UNLOCK_MASK  0x10000
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__UNLOCK_FIELD 16,16

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__ATTN_PRESSED_SHIFT 32
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__ATTN_PRESSED_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__ATTN_PRESSED_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__ATTN_PRESSED_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__ATTN_PRESSED_MASK  _64bit(0x100000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__ATTN_PRESSED_FIELD 32,32

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_SHIFT 33
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_MASK  _64bit(0x200000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_FIELD 33,33

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_STATE_SHIFT 34
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_STATE_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_STATE_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_STATE_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_STATE_MASK  _64bit(0x400000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_STATE_FIELD 34,34

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_FAULT_DET_SHIFT 35
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_FAULT_DET_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_FAULT_DET_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_FAULT_DET_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_FAULT_DET_MASK  _64bit(0x800000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PWR_FAULT_DET_FIELD 35,35

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_CHANGED_SHIFT 36
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_CHANGED_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_CHANGED_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_CHANGED_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_CHANGED_MASK  _64bit(0x1000000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__MRL_CHANGED_FIELD 36,36

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_CHANGED_SHIFT 37
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_CHANGED_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_CHANGED_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_CHANGED_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_CHANGED_MASK  _64bit(0x2000000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__PRES_DET_CHANGED_FIELD 37,37

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__CMD_COMP_INT_SHIFT 38
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__CMD_COMP_INT_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__CMD_COMP_INT_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__CMD_COMP_INT_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__CMD_COMP_INT_MASK  _64bit(0x4000000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__CMD_COMP_INT_FIELD 38,38

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__INTERLOCK_SHIFT 39
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__INTERLOCK_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__INTERLOCK_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__INTERLOCK_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__INTERLOCK_MASK  _64bit(0x8000000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__INTERLOCK_FIELD 39,39

#define TRIO_PCIE_INTFC_PM_INTFC_CTL__LINK_RESTART_SHIFT 40
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__LINK_RESTART_WIDTH 1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__LINK_RESTART_RESET_VAL 0
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__LINK_RESTART_RMASK 0x1
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__LINK_RESTART_MASK  _64bit(0x10000000000)
#define TRIO_PCIE_INTFC_PM_INTFC_CTL__LINK_RESTART_FIELD 40,40


/*
 * Port Configuration.
 * Configuration of the PCIe Port
 */
#define TRIO_PCIE_INTFC_PORT_CONFIG 0x0018

#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_SHIFT 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_WIDTH 3
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_RMASK 0x7
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_MASK  0x7
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_FIELD 0,2
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_DISABLED 0x0
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_ENDPOINT 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_RC 0x2
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_ENDPOINT_G1 0x3
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_CONFIG_RC_G1 0x4
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_AUTO_XLINK 0x5
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_STREAM_X1 0x6
#define TRIO_PCIE_INTFC_PORT_CONFIG__STRAP_STATE_VAL_STREAM_X4 0x7

#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_SHIFT 4
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_WIDTH 1
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_RMASK 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_MASK  0x10
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_FIELD 4,4

#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_SHIFT 5
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_WIDTH 4
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_RMASK 0xf
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_MASK  0x1e0
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_FIELD 5,8
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_VAL_EP 0x0
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_VAL_LEGACY_EP 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_VAL_RC 0x4
#define TRIO_PCIE_INTFC_PORT_CONFIG__OVD_DEV_TYPE_VAL_VAL_STREAM 0x6

#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_SHIFT 9
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_WIDTH 2
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_RMASK 0x3
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_MASK  0x600
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_FIELD 9,10
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_VAL_STRAP 0x0
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_VAL_TRAIN_DIS 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__TRAIN_MODE_VAL_TRAIN_ENA 0x2

#define TRIO_PCIE_INTFC_PORT_CONFIG__RX_LANE_FLIP_SHIFT 12
#define TRIO_PCIE_INTFC_PORT_CONFIG__RX_LANE_FLIP_WIDTH 1
#define TRIO_PCIE_INTFC_PORT_CONFIG__RX_LANE_FLIP_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__RX_LANE_FLIP_RMASK 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__RX_LANE_FLIP_MASK  0x1000
#define TRIO_PCIE_INTFC_PORT_CONFIG__RX_LANE_FLIP_FIELD 12,12

#define TRIO_PCIE_INTFC_PORT_CONFIG__TX_LANE_FLIP_SHIFT 13
#define TRIO_PCIE_INTFC_PORT_CONFIG__TX_LANE_FLIP_WIDTH 1
#define TRIO_PCIE_INTFC_PORT_CONFIG__TX_LANE_FLIP_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__TX_LANE_FLIP_RMASK 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__TX_LANE_FLIP_MASK  0x2000
#define TRIO_PCIE_INTFC_PORT_CONFIG__TX_LANE_FLIP_FIELD 13,13

#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_SHIFT 14
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_WIDTH 2
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_RMASK 0x3
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_MASK  0xc000
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_FIELD 14,15
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_VAL_X1 0x0
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_VAL_X2 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_WIDTH_VAL_X4 0x2

#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_SHIFT 16
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_WIDTH 2
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_RMASK 0x3
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_MASK  0x30000
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_FIELD 16,17
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_VAL_R2500 0x0
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_VAL_R3125 0x1
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_VAL_R5000 0x2
#define TRIO_PCIE_INTFC_PORT_CONFIG__STREAM_RATE_VAL_R6250 0x3


/*
 * Port Credit.
 * TX Credit information for the PCIe Port.  This is generally for debug only
 * as credits may be consumed by hardware functions at any time.
 */
#define TRIO_PCIE_INTFC_PORT_CREDIT 0x0028

#define TRIO_PCIE_INTFC_PORT_CREDIT__PH_SHIFT 0
#define TRIO_PCIE_INTFC_PORT_CREDIT__PH_WIDTH 8
#define TRIO_PCIE_INTFC_PORT_CREDIT__PH_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CREDIT__PH_RMASK 0xff
#define TRIO_PCIE_INTFC_PORT_CREDIT__PH_MASK  0xff
#define TRIO_PCIE_INTFC_PORT_CREDIT__PH_FIELD 0,7

#define TRIO_PCIE_INTFC_PORT_CREDIT__PD_SHIFT 8
#define TRIO_PCIE_INTFC_PORT_CREDIT__PD_WIDTH 12
#define TRIO_PCIE_INTFC_PORT_CREDIT__PD_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CREDIT__PD_RMASK 0xfff
#define TRIO_PCIE_INTFC_PORT_CREDIT__PD_MASK  0xfff00
#define TRIO_PCIE_INTFC_PORT_CREDIT__PD_FIELD 8,19

#define TRIO_PCIE_INTFC_PORT_CREDIT__NPH_SHIFT 20
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPH_WIDTH 8
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPH_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPH_RMASK 0xff
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPH_MASK  0xff00000
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPH_FIELD 20,27

#define TRIO_PCIE_INTFC_PORT_CREDIT__NPD_SHIFT 28
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPD_WIDTH 12
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPD_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPD_RMASK 0xfff
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPD_MASK  _64bit(0xfff0000000)
#define TRIO_PCIE_INTFC_PORT_CREDIT__NPD_FIELD 28,39

#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLH_SHIFT 40
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLH_WIDTH 8
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLH_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLH_RMASK 0xff
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLH_MASK  _64bit(0xff0000000000)
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLH_FIELD 40,47

#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLD_SHIFT 48
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLD_WIDTH 12
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLD_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLD_RMASK 0xfff
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLD_MASK  _64bit(0xfff000000000000)
#define TRIO_PCIE_INTFC_PORT_CREDIT__CPLD_FIELD 48,59


/*
 * Port Status.
 * Status of the PCIe Port.  This register applies to the StreamIO port when
 * StreamIO is enabled.
 */
#define TRIO_PCIE_INTFC_PORT_STATUS 0x0020

#define TRIO_PCIE_INTFC_PORT_STATUS__DL_UP_SHIFT 0
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_UP_WIDTH 1
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_UP_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_UP_RMASK 0x1
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_UP_MASK  0x1
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_UP_FIELD 0,0

#define TRIO_PCIE_INTFC_PORT_STATUS__DL_DOWN_CNT_SHIFT 1
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_DOWN_CNT_WIDTH 7
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_DOWN_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_DOWN_CNT_RMASK 0x7f
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_DOWN_CNT_MASK  0xfe
#define TRIO_PCIE_INTFC_PORT_STATUS__DL_DOWN_CNT_FIELD 1,7

#define TRIO_PCIE_INTFC_PORT_STATUS__CLOCK_READY_SHIFT 8
#define TRIO_PCIE_INTFC_PORT_STATUS__CLOCK_READY_WIDTH 1
#define TRIO_PCIE_INTFC_PORT_STATUS__CLOCK_READY_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_STATUS__CLOCK_READY_RMASK 0x1
#define TRIO_PCIE_INTFC_PORT_STATUS__CLOCK_READY_MASK  0x100
#define TRIO_PCIE_INTFC_PORT_STATUS__CLOCK_READY_FIELD 8,8

#define TRIO_PCIE_INTFC_PORT_STATUS__DEVICE_REV_SHIFT 16
#define TRIO_PCIE_INTFC_PORT_STATUS__DEVICE_REV_WIDTH 8
#define TRIO_PCIE_INTFC_PORT_STATUS__DEVICE_REV_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_STATUS__DEVICE_REV_RMASK 0xff
#define TRIO_PCIE_INTFC_PORT_STATUS__DEVICE_REV_MASK  0xff0000
#define TRIO_PCIE_INTFC_PORT_STATUS__DEVICE_REV_FIELD 16,23

#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_SHIFT 24
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_WIDTH 6
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_RMASK 0x3f
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_MASK  0x3f000000
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_FIELD 24,29
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_DETECT_QUIET 0x0
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_DETECT_ACT 0x1
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_POLL_ACTIVE 0x2
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_POLL_COMPLIANCE 0x3
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_POLL_CONFIG 0x4
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_PRE_DETECT_QUIET 0x5
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_DETECT_WAIT 0x6
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_CFG_LINKWD_START 0x7
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_CFG_LINKWD_ACEPT 0x8
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_CFG_LANENUM_WAIT 0x9
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_CFG_LANENUM_ACEPT 0xa
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_CFG_COMPLETE 0xb
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_CFG_IDLE 0xc
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_LOCK 0xd
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_SPEED 0xe
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_RCVRCFG 0xf
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_IDLE 0x10
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_EQ0 0x20
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_EQ1 0x21
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_EQ2 0x22
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_RCVRY_EQ3 0x23
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_L0 0x11
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_L0S 0x12
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_L123_SEND_EIDLE 0x13
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_L1_IDLE 0x14
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_L2_IDLE 0x15
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_L2_WAKE 0x16
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_DISABLED_ENTRY 0x17
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_DISABLED_IDLE 0x18
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_DISABLED 0x19
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_LPBK_ENTRY 0x1a
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_LPBK_ACTIVE 0x1b
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_LPBK_EXIT 0x1c
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_LPBK_EXIT_TIMEOUT 0x1d
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_HOT_RESET_ENTRY 0x1e
#define TRIO_PCIE_INTFC_PORT_STATUS__LTSSM_STATE_VAL_HOT_RESET 0x1f

#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_SHIFT 30
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_WIDTH 3
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_RESET_VAL 0
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_RMASK 0x7
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_MASK  _64bit(0x1c0000000)
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_FIELD 30,32
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_VAL_L1 0x2
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_VAL_L23RDY_AUX 0x3
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_VAL_L23RDY 0x4
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_VAL_L0S 0x1
#define TRIO_PCIE_INTFC_PORT_STATUS__PM_STATE_VAL_L0 0x0


/*
 * Reset Control.
 * Controls reset functions for the PCIe interface
 */
#define TRIO_PCIE_INTFC_RESET_CTL 0x00c8

#define TRIO_PCIE_INTFC_RESET_CTL__AUTO_MODE_SHIFT 0
#define TRIO_PCIE_INTFC_RESET_CTL__AUTO_MODE_WIDTH 1
#define TRIO_PCIE_INTFC_RESET_CTL__AUTO_MODE_RESET_VAL 1
#define TRIO_PCIE_INTFC_RESET_CTL__AUTO_MODE_RMASK 0x1
#define TRIO_PCIE_INTFC_RESET_CTL__AUTO_MODE_MASK  0x1
#define TRIO_PCIE_INTFC_RESET_CTL__AUTO_MODE_FIELD 0,0

#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PHY_SHIFT 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PHY_WIDTH 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PHY_RESET_VAL 0
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PHY_RMASK 0x1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PHY_MASK  0x2
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PHY_FIELD 1,1

#define TRIO_PCIE_INTFC_RESET_CTL__RESET_MAC_SHIFT 2
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_MAC_WIDTH 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_MAC_RESET_VAL 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_MAC_RMASK 0x1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_MAC_MASK  0x4
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_MAC_FIELD 2,2

#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PMC_SHIFT 3
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PMC_WIDTH 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PMC_RESET_VAL 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PMC_RMASK 0x1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PMC_MASK  0x8
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_PMC_FIELD 3,3

#define TRIO_PCIE_INTFC_RESET_CTL__RESET_STICKY_SHIFT 4
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_STICKY_WIDTH 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_STICKY_RESET_VAL 0
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_STICKY_RMASK 0x1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_STICKY_MASK  0x10
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_STICKY_FIELD 4,4

#define TRIO_PCIE_INTFC_RESET_CTL__RESET_NON_STICKY_SHIFT 5
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_NON_STICKY_WIDTH 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_NON_STICKY_RESET_VAL 1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_NON_STICKY_RMASK 0x1
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_NON_STICKY_MASK  0x20
#define TRIO_PCIE_INTFC_RESET_CTL__RESET_NON_STICKY_FIELD 5,5


/*
 * RX BAR0 Address Mask.
 * Contains the mask applied to incoming requests that target BAR0/1 in
 * endpoint mode.  This mask is ignored in root complex mode.  This register
 * must be updated if the BAR size is reprogrammed in the MAC.  This register
 * resets to the default BAR0 size to allow the rshim region in TRIO to be
 * accessible regardless of the value programmed into the BAR by the BIOS.
 */
#define TRIO_PCIE_INTFC_RX_BAR0_ADDR_MASK 0x0060

#define TRIO_PCIE_INTFC_RX_BAR0_ADDR_MASK__MASK_SHIFT 12
#define TRIO_PCIE_INTFC_RX_BAR0_ADDR_MASK__MASK_WIDTH 52
#define TRIO_PCIE_INTFC_RX_BAR0_ADDR_MASK__MASK_RESET_VAL 2047
#define TRIO_PCIE_INTFC_RX_BAR0_ADDR_MASK__MASK_RMASK _64bit(0xfffffffffffff)
#define TRIO_PCIE_INTFC_RX_BAR0_ADDR_MASK__MASK_MASK  _64bit(0xfffffffffffff000)
#define TRIO_PCIE_INTFC_RX_BAR0_ADDR_MASK__MASK_FIELD 12,63


/*
 * RX BAR2 Address Mask.
 * Contains the mask applied to incoming requests that target BAR2/3 in
 * endpoint mode.  This mask is used on all IO addresses in root complex
 * mode.  This register is typically left as zero but may be used to remove
 * upper offset bits if desired.
 */
#define TRIO_PCIE_INTFC_RX_BAR2_ADDR_MASK 0x0068

#define TRIO_PCIE_INTFC_RX_BAR2_ADDR_MASK__MASK_SHIFT 12
#define TRIO_PCIE_INTFC_RX_BAR2_ADDR_MASK__MASK_WIDTH 52
#define TRIO_PCIE_INTFC_RX_BAR2_ADDR_MASK__MASK_RESET_VAL 4503599627370495
#define TRIO_PCIE_INTFC_RX_BAR2_ADDR_MASK__MASK_RMASK _64bit(0xfffffffffffff)
#define TRIO_PCIE_INTFC_RX_BAR2_ADDR_MASK__MASK_MASK  _64bit(0xfffffffffffff000)
#define TRIO_PCIE_INTFC_RX_BAR2_ADDR_MASK__MASK_FIELD 12,63


/*
 * Receive FIFO Control.
 * Contains RX FIFO threshold.  This register is for diagnostics purposes
 * only.  Changing this values causes undefined behavior.
 */
#define TRIO_PCIE_INTFC_RX_FIFO_CTL 0x0058

#define TRIO_PCIE_INTFC_RX_FIFO_CTL__RX_DATA_AE_LVL_SHIFT 0
#define TRIO_PCIE_INTFC_RX_FIFO_CTL__RX_DATA_AE_LVL_WIDTH 7
#define TRIO_PCIE_INTFC_RX_FIFO_CTL__RX_DATA_AE_LVL_RESET_VAL 63
#define TRIO_PCIE_INTFC_RX_FIFO_CTL__RX_DATA_AE_LVL_RMASK 0x7f
#define TRIO_PCIE_INTFC_RX_FIFO_CTL__RX_DATA_AE_LVL_MASK  0x7f
#define TRIO_PCIE_INTFC_RX_FIFO_CTL__RX_DATA_AE_LVL_FIELD 0,6


/*
 * SERDES Config.
 * Access to SERDES register interface.  See SERDES documentation for
 * detailed descriptions of registers.
 */
#define TRIO_PCIE_INTFC_SERDES_CONFIG 0x0010

#define TRIO_PCIE_INTFC_SERDES_CONFIG__SEND_SHIFT 0
#define TRIO_PCIE_INTFC_SERDES_CONFIG__SEND_WIDTH 1
#define TRIO_PCIE_INTFC_SERDES_CONFIG__SEND_RESET_VAL 0
#define TRIO_PCIE_INTFC_SERDES_CONFIG__SEND_RMASK 0x1
#define TRIO_PCIE_INTFC_SERDES_CONFIG__SEND_MASK  0x1
#define TRIO_PCIE_INTFC_SERDES_CONFIG__SEND_FIELD 0,0

#define TRIO_PCIE_INTFC_SERDES_CONFIG__READ_SHIFT 1
#define TRIO_PCIE_INTFC_SERDES_CONFIG__READ_WIDTH 1
#define TRIO_PCIE_INTFC_SERDES_CONFIG__READ_RESET_VAL 0
#define TRIO_PCIE_INTFC_SERDES_CONFIG__READ_RMASK 0x1
#define TRIO_PCIE_INTFC_SERDES_CONFIG__READ_MASK  0x2
#define TRIO_PCIE_INTFC_SERDES_CONFIG__READ_FIELD 1,1

#define TRIO_PCIE_INTFC_SERDES_CONFIG__LANE_SEL_SHIFT 8
#define TRIO_PCIE_INTFC_SERDES_CONFIG__LANE_SEL_WIDTH 8
#define TRIO_PCIE_INTFC_SERDES_CONFIG__LANE_SEL_RESET_VAL 0
#define TRIO_PCIE_INTFC_SERDES_CONFIG__LANE_SEL_RMASK 0xff
#define TRIO_PCIE_INTFC_SERDES_CONFIG__LANE_SEL_MASK  0xff00
#define TRIO_PCIE_INTFC_SERDES_CONFIG__LANE_SEL_FIELD 8,15

#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_ADDR_SHIFT 16
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_ADDR_WIDTH 8
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_ADDR_RESET_VAL 0
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_ADDR_RMASK 0xff
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_ADDR_MASK  0xff0000
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_ADDR_FIELD 16,23

#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_DATA_SHIFT 24
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_DATA_WIDTH 8
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_DATA_RESET_VAL 0
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_DATA_RMASK 0xff
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_DATA_MASK  0xff000000
#define TRIO_PCIE_INTFC_SERDES_CONFIG__REG_DATA_FIELD 24,31


/*
 * Stream Config.
 * Configuration of the StreamIO Port
 */
#define TRIO_PCIE_INTFC_STREAM_CONFIG 0x0108

#define TRIO_PCIE_INTFC_STREAM_CONFIG__ERR_THRESH_SHIFT 0
#define TRIO_PCIE_INTFC_STREAM_CONFIG__ERR_THRESH_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_CONFIG__ERR_THRESH_RESET_VAL 255
#define TRIO_PCIE_INTFC_STREAM_CONFIG__ERR_THRESH_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_CONFIG__ERR_THRESH_MASK  0xff
#define TRIO_PCIE_INTFC_STREAM_CONFIG__ERR_THRESH_FIELD 0,7

#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_CMD_CRED_SHIFT 8
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_CMD_CRED_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_CMD_CRED_RESET_VAL 37
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_CMD_CRED_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_CMD_CRED_MASK  0xff00
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_CMD_CRED_FIELD 8,15

#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_DAT_CRED_SHIFT 16
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_DAT_CRED_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_DAT_CRED_RESET_VAL 43
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_DAT_CRED_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_DAT_CRED_MASK  0xff0000
#define TRIO_PCIE_INTFC_STREAM_CONFIG__RX_DAT_CRED_FIELD 16,23

#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_THRESH_SHIFT 24
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_THRESH_WIDTH 12
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_THRESH_RESET_VAL 150
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_THRESH_RMASK 0xfff
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_THRESH_MASK  _64bit(0xfff000000)
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_THRESH_FIELD 24,35

#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_SHIFT 40
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_WIDTH 3
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_RMASK 0x7
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_MASK  _64bit(0x70000000000)
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_FIELD 40,42
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_VAL_AUTO 0x0
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_VAL_TX_1_VC 0x1
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_VAL_TX_2_VC 0x2
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_VAL_TX_4_VC 0x3
#define TRIO_PCIE_INTFC_STREAM_CONFIG__TX_BUF_SIZE_VAL_TX_8_VC 0x4

#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_SHIFT 48
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_WIDTH 2
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_RMASK 0x3
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_MASK  _64bit(0x3000000000000)
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_FIELD 48,49
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_VAL_AUTO 0x0
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_VAL_IDLE_ONLY 0x1
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CDR_MODE_VAL_ALWAYS 0x2

#define TRIO_PCIE_INTFC_STREAM_CONFIG__CRC_ENA_SHIFT 50
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CRC_ENA_WIDTH 1
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CRC_ENA_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CRC_ENA_RMASK 0x1
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CRC_ENA_MASK  _64bit(0x4000000000000)
#define TRIO_PCIE_INTFC_STREAM_CONFIG__CRC_ENA_FIELD 50,50


/*
 * Stream Status.
 * Status of the StreamIO Port
 */
#define TRIO_PCIE_INTFC_STREAM_STATUS 0x0100

#define TRIO_PCIE_INTFC_STREAM_STATUS__UP_SHIFT 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__UP_WIDTH 1
#define TRIO_PCIE_INTFC_STREAM_STATUS__UP_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__UP_RMASK 0x1
#define TRIO_PCIE_INTFC_STREAM_STATUS__UP_MASK  0x1
#define TRIO_PCIE_INTFC_STREAM_STATUS__UP_FIELD 0,0

#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_SHIFT 1
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_WIDTH 3
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_RMASK 0x7
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_MASK  0xe
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_FIELD 1,3
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_VAL_DISABLED 0x0
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_VAL_LS0_WAIT 0x1
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_VAL_LS0_ALIGN 0x2
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_VAL_LS1_SYNC 0x3
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_VAL_LS1_WAIT 0x4
#define TRIO_PCIE_INTFC_STREAM_STATUS__FSM_STATE_VAL_UP 0x5

#define TRIO_PCIE_INTFC_STREAM_STATUS__TX_VC_ENA_SHIFT 8
#define TRIO_PCIE_INTFC_STREAM_STATUS__TX_VC_ENA_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_STATUS__TX_VC_ENA_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__TX_VC_ENA_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_STATUS__TX_VC_ENA_MASK  0xff00
#define TRIO_PCIE_INTFC_STREAM_STATUS__TX_VC_ENA_FIELD 8,15

#define TRIO_PCIE_INTFC_STREAM_STATUS__FRAMING_ERR_SHIFT 16
#define TRIO_PCIE_INTFC_STREAM_STATUS__FRAMING_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_STREAM_STATUS__FRAMING_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__FRAMING_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_STREAM_STATUS__FRAMING_ERR_MASK  0x10000
#define TRIO_PCIE_INTFC_STREAM_STATUS__FRAMING_ERR_FIELD 16,16

#define TRIO_PCIE_INTFC_STREAM_STATUS__CRC_ERR_SHIFT 17
#define TRIO_PCIE_INTFC_STREAM_STATUS__CRC_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_STREAM_STATUS__CRC_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__CRC_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_STREAM_STATUS__CRC_ERR_MASK  0x20000
#define TRIO_PCIE_INTFC_STREAM_STATUS__CRC_ERR_FIELD 17,17

#define TRIO_PCIE_INTFC_STREAM_STATUS__FIFO_ERR_SHIFT 18
#define TRIO_PCIE_INTFC_STREAM_STATUS__FIFO_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_STREAM_STATUS__FIFO_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__FIFO_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_STREAM_STATUS__FIFO_ERR_MASK  0x40000
#define TRIO_PCIE_INTFC_STREAM_STATUS__FIFO_ERR_FIELD 18,18

#define TRIO_PCIE_INTFC_STREAM_STATUS__DEC_ERR_SHIFT 19
#define TRIO_PCIE_INTFC_STREAM_STATUS__DEC_ERR_WIDTH 1
#define TRIO_PCIE_INTFC_STREAM_STATUS__DEC_ERR_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__DEC_ERR_RMASK 0x1
#define TRIO_PCIE_INTFC_STREAM_STATUS__DEC_ERR_MASK  0x80000
#define TRIO_PCIE_INTFC_STREAM_STATUS__DEC_ERR_FIELD 19,19

#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_SENT_CNT_SHIFT 20
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_SENT_CNT_WIDTH 6
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_SENT_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_SENT_CNT_RMASK 0x3f
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_SENT_CNT_MASK  0x3f00000
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_SENT_CNT_FIELD 20,25

#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_RCVD_CNT_SHIFT 26
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_RCVD_CNT_WIDTH 6
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_RCVD_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_RCVD_CNT_RMASK 0x3f
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_RCVD_CNT_MASK  0xfc000000
#define TRIO_PCIE_INTFC_STREAM_STATUS__READ_RCVD_CNT_FIELD 26,31


/*
 * Stream TX Command Credit.
 * Indicates command credits available for each VC
 */
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED 0x0110

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC0_SHIFT 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC0_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC0_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC0_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC0_MASK  0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC0_FIELD 0,7

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC1_SHIFT 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC1_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC1_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC1_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC1_MASK  0xff00
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC1_FIELD 8,15

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC2_SHIFT 16
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC2_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC2_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC2_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC2_MASK  0xff0000
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC2_FIELD 16,23

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC3_SHIFT 24
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC3_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC3_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC3_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC3_MASK  0xff000000
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC3_FIELD 24,31

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC4_SHIFT 32
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC4_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC4_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC4_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC4_MASK  _64bit(0xff00000000)
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC4_FIELD 32,39

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC5_SHIFT 40
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC5_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC5_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC5_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC5_MASK  _64bit(0xff0000000000)
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC5_FIELD 40,47

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC6_SHIFT 48
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC6_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC6_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC6_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC6_MASK  _64bit(0xff000000000000)
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC6_FIELD 48,55

#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC7_SHIFT 56
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC7_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC7_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC7_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC7_MASK  _64bit(0xff00000000000000)
#define TRIO_PCIE_INTFC_STREAM_TX_CMD_CRED__VC7_FIELD 56,63


/*
 * Stream TX Data Credit.
 * Indicates data credits available for each VC
 */
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED 0x0118

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC0_SHIFT 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC0_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC0_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC0_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC0_MASK  0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC0_FIELD 0,7

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC1_SHIFT 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC1_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC1_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC1_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC1_MASK  0xff00
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC1_FIELD 8,15

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC2_SHIFT 16
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC2_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC2_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC2_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC2_MASK  0xff0000
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC2_FIELD 16,23

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC3_SHIFT 24
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC3_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC3_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC3_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC3_MASK  0xff000000
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC3_FIELD 24,31

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC4_SHIFT 32
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC4_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC4_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC4_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC4_MASK  _64bit(0xff00000000)
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC4_FIELD 32,39

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC5_SHIFT 40
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC5_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC5_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC5_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC5_MASK  _64bit(0xff0000000000)
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC5_FIELD 40,47

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC6_SHIFT 48
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC6_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC6_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC6_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC6_MASK  _64bit(0xff000000000000)
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC6_FIELD 48,55

#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC7_SHIFT 56
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC7_WIDTH 8
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC7_RESET_VAL 0
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC7_RMASK 0xff
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC7_MASK  _64bit(0xff00000000000000)
#define TRIO_PCIE_INTFC_STREAM_TX_DAT_CRED__VC7_FIELD 56,63


/*
 * Transmit Completion Statistics.
 * Contains TX completion header and data counters for performance
 * measurements and diagnostics.
 */
#define TRIO_PCIE_INTFC_TX_CPL_STATS 0x0040

#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_HDR_CNT_SHIFT 0
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_HDR_CNT_WIDTH 27
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_HDR_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_HDR_CNT_RMASK 0x7ffffff
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_HDR_CNT_MASK  0x7ffffff
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_HDR_CNT_FIELD 0,26

#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_BYTE_CNT_SHIFT 27
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_BYTE_CNT_WIDTH 37
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_BYTE_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_BYTE_CNT_RMASK _64bit(0x1fffffffff)
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_BYTE_CNT_MASK  _64bit(0xfffffffff8000000)
#define TRIO_PCIE_INTFC_TX_CPL_STATS__CPL_BYTE_CNT_FIELD 27,63


/*
 * Transmit FIFO Control.
 * Contains TX FIFO thresholds.  These registers are for diagnostics purposes
 * only.  Changing these values causes undefined behavior.
 */
#define TRIO_PCIE_INTFC_TX_FIFO_CTL 0x0050

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AE_LVL_SHIFT 0
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AE_LVL_WIDTH 7
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AE_LVL_RESET_VAL 20
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AE_LVL_RMASK 0x7f
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AE_LVL_MASK  0x7f
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AE_LVL_FIELD 0,6

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AE_LVL_SHIFT 8
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AE_LVL_WIDTH 7
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AE_LVL_RESET_VAL 20
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AE_LVL_RMASK 0x7f
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AE_LVL_MASK  0x7f00
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AE_LVL_FIELD 8,14

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AF_LVL_SHIFT 16
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AF_LVL_WIDTH 7
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AF_LVL_RESET_VAL 28
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AF_LVL_RMASK 0x7f
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AF_LVL_MASK  0x7f0000
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_DATA_AF_LVL_FIELD 16,22

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AF_LVL_SHIFT 24
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AF_LVL_WIDTH 7
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AF_LVL_RESET_VAL 29
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AF_LVL_RMASK 0x7f
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AF_LVL_MASK  0x7f000000
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_DATA_AF_LVL_FIELD 24,30

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_INFO_AF_LVL_SHIFT 32
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_INFO_AF_LVL_WIDTH 5
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_INFO_AF_LVL_RESET_VAL 29
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_INFO_AF_LVL_RMASK 0x1f
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_INFO_AF_LVL_MASK  _64bit(0x1f00000000)
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX0_INFO_AF_LVL_FIELD 32,36

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_INFO_AF_LVL_SHIFT 40
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_INFO_AF_LVL_WIDTH 5
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_INFO_AF_LVL_RESET_VAL 29
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_INFO_AF_LVL_RMASK 0x1f
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_INFO_AF_LVL_MASK  _64bit(0x1f0000000000)
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__TX1_INFO_AF_LVL_FIELD 40,44

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_NP_CREDITS_SHIFT 48
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_NP_CREDITS_WIDTH 8
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_NP_CREDITS_RESET_VAL 12
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_NP_CREDITS_RMASK 0xff
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_NP_CREDITS_MASK  _64bit(0xff000000000000)
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_NP_CREDITS_FIELD 48,55

#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_P_CREDITS_SHIFT 56
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_P_CREDITS_WIDTH 8
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_P_CREDITS_RESET_VAL 4
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_P_CREDITS_RMASK 0xff
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_P_CREDITS_MASK  _64bit(0xff00000000000000)
#define TRIO_PCIE_INTFC_TX_FIFO_CTL__MIN_P_CREDITS_FIELD 56,63


/*
 * Transmit Posted Data Statistics.
 * Contains TX posted data counter for performance measurements and
 * diagnostics.
 */
#define TRIO_PCIE_INTFC_TX_PDAT_STATS 0x0038

#define TRIO_PCIE_INTFC_TX_PDAT_STATS__P_BYTE_CNT_SHIFT 0
#define TRIO_PCIE_INTFC_TX_PDAT_STATS__P_BYTE_CNT_WIDTH 42
#define TRIO_PCIE_INTFC_TX_PDAT_STATS__P_BYTE_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_TX_PDAT_STATS__P_BYTE_CNT_RMASK _64bit(0x3ffffffffff)
#define TRIO_PCIE_INTFC_TX_PDAT_STATS__P_BYTE_CNT_MASK  _64bit(0x3ffffffffff)
#define TRIO_PCIE_INTFC_TX_PDAT_STATS__P_BYTE_CNT_FIELD 0,41


/*
 * Transmit Request Header Statistics.
 * Contains TX header counters for performance measurements and diagnostics.
 */
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS 0x0030

#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__NP_HDR_CNT_SHIFT 0
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__NP_HDR_CNT_WIDTH 32
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__NP_HDR_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__NP_HDR_CNT_RMASK 0xffffffff
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__NP_HDR_CNT_MASK  0xffffffff
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__NP_HDR_CNT_FIELD 0,31

#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__P_HDR_CNT_SHIFT 32
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__P_HDR_CNT_WIDTH 32
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__P_HDR_CNT_RESET_VAL 0
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__P_HDR_CNT_RMASK 0xffffffff
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__P_HDR_CNT_MASK  _64bit(0xffffffff00000000)
#define TRIO_PCIE_INTFC_TX_REQ_HDR_STATS__P_HDR_CNT_FIELD 32,63


/*
 * Vendor Message.
 * Captures vendor message information (root complex mode)
 */
#define TRIO_PCIE_INTFC_VEND_MSG 0x0078

#define TRIO_PCIE_INTFC_VEND_MSG__PAYLOAD_SHIFT 0
#define TRIO_PCIE_INTFC_VEND_MSG__PAYLOAD_WIDTH 32
#define TRIO_PCIE_INTFC_VEND_MSG__PAYLOAD_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEND_MSG__PAYLOAD_RMASK 0xffffffff
#define TRIO_PCIE_INTFC_VEND_MSG__PAYLOAD_MASK  0xffffffff
#define TRIO_PCIE_INTFC_VEND_MSG__PAYLOAD_FIELD 0,31

#define TRIO_PCIE_INTFC_VEND_MSG__REQID_SHIFT 32
#define TRIO_PCIE_INTFC_VEND_MSG__REQID_WIDTH 16
#define TRIO_PCIE_INTFC_VEND_MSG__REQID_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEND_MSG__REQID_RMASK 0xffff
#define TRIO_PCIE_INTFC_VEND_MSG__REQID_MASK  _64bit(0xffff00000000)
#define TRIO_PCIE_INTFC_VEND_MSG__REQID_FIELD 32,47


/*
 * Vendor Message Data.
 * Data field for vendor-defined messages.
 */
#define TRIO_PCIE_INTFC_VEN_MSG_DAT 0x00a8

#define TRIO_PCIE_INTFC_VEN_MSG_DAT__DATA_SHIFT 0
#define TRIO_PCIE_INTFC_VEN_MSG_DAT__DATA_WIDTH 64
#define TRIO_PCIE_INTFC_VEN_MSG_DAT__DATA_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_DAT__DATA_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_VEN_MSG_DAT__DATA_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_INTFC_VEN_MSG_DAT__DATA_FIELD 0,63


/*
 * Vendor Message Generation.
 * Controls dispatch of vendor-defined messages.
 */
#define TRIO_PCIE_INTFC_VEN_MSG_GEN 0x00a0

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__SEND_MSG_SHIFT 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__SEND_MSG_WIDTH 1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__SEND_MSG_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__SEND_MSG_RMASK 0x1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__SEND_MSG_MASK  0x1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__SEND_MSG_FIELD 0,0

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__FMT_SHIFT 1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__FMT_WIDTH 2
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__FMT_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__FMT_RMASK 0x3
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__FMT_MASK  0x6
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__FMT_FIELD 1,2

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TYPE_SHIFT 3
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TYPE_WIDTH 5
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TYPE_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TYPE_RMASK 0x1f
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TYPE_MASK  0xf8
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TYPE_FIELD 3,7

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TC_SHIFT 8
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TC_WIDTH 3
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TC_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TC_RMASK 0x7
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TC_MASK  0x700
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TC_FIELD 8,10

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TD_SHIFT 12
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TD_WIDTH 1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TD_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TD_RMASK 0x1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TD_MASK  0x1000
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TD_FIELD 12,12

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__EP_SHIFT 13
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__EP_WIDTH 1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__EP_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__EP_RMASK 0x1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__EP_MASK  0x2000
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__EP_FIELD 13,13

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__ATTR_SHIFT 14
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__ATTR_WIDTH 2
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__ATTR_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__ATTR_RMASK 0x3
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__ATTR_MASK  0xc000
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__ATTR_FIELD 14,15

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__LEN_SHIFT 16
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__LEN_WIDTH 10
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__LEN_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__LEN_RMASK 0x3ff
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__LEN_MASK  0x3ff0000
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__LEN_FIELD 16,25

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_SHIFT 26
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_WIDTH 8
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_RMASK 0xff
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_MASK  _64bit(0x3fc000000)
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_FIELD 26,33

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_ENA_SHIFT 34
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_ENA_WIDTH 1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_ENA_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_ENA_RMASK 0x1
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_ENA_MASK  _64bit(0x400000000)
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__VF_ENA_FIELD 34,34

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__CODE_SHIFT 35
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__CODE_WIDTH 8
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__CODE_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__CODE_RMASK 0xff
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__CODE_MASK  _64bit(0x7f800000000)
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__CODE_FIELD 35,42

#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TAG_SHIFT 43
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TAG_WIDTH 8
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TAG_RESET_VAL 0
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TAG_RMASK 0xff
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TAG_MASK  _64bit(0x7f80000000000)
#define TRIO_PCIE_INTFC_VEN_MSG_GEN__TAG_FIELD 43,50


/*
 * Virtual Function Access.
 * Allows access to virtual function register spaces in endpoint mode.
 */
#define TRIO_PCIE_INTFC_VF_ACCESS 0x0070

#define TRIO_PCIE_INTFC_VF_ACCESS__VF_SEL_SHIFT 0
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_SEL_WIDTH 8
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_SEL_RESET_VAL 0
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_SEL_RMASK 0xff
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_SEL_MASK  0xff
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_SEL_FIELD 0,7

#define TRIO_PCIE_INTFC_VF_ACCESS__VF_ENA_SHIFT 8
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_ENA_WIDTH 1
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_ENA_RESET_VAL 0
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_ENA_RMASK 0x1
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_ENA_MASK  0x100
#define TRIO_PCIE_INTFC_VF_ACCESS__VF_ENA_FIELD 8,8


/*
 * VF Function-Level-Reset.
 * Controls function level reset handshake for virtual functions.
 */
#define TRIO_PCIE_INTFC_VF_FLR_CTL 0x00b8

#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_BUSY_SHIFT 0
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_BUSY_WIDTH 32
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_BUSY_RESET_VAL 0
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_BUSY_RMASK 0xffffffff
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_BUSY_MASK  0xffffffff
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_BUSY_FIELD 0,31

#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_PENDING_SHIFT 32
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_PENDING_WIDTH 32
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_PENDING_RESET_VAL 0
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_PENDING_RMASK 0xffffffff
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_PENDING_MASK  _64bit(0xffffffff00000000)
#define TRIO_PCIE_INTFC_VF_FLR_CTL__FLR_PENDING_FIELD 32,63



#endif /* !defined(__ARCH_TRIO_PCIE_INTFC_DEF_H__) */
