---
title: 'RISC-V Çekirdek Tasarımı 1: Program Sayacı'
description: RISC-V Mimarisine giriş ve program sayacının Verilog ile modellenmesi
author: melihguclu
date: 2025-02-18 00:00:00 +0800
categories: [Electronics, RISCV]
tags: [electronics, riscv, processor, core, computers]
toc: true
lang: tr
mermaid: true
---

*This page is also in English*

## Giriş

Bilgisayar mimarilerine küçük bir giriş niteliğinde olan bu yazıda RISC-V için bir Program Sayacı modellendi ve simüle edildi. Donanım Tanımlama Dili olarak Verilog seçildi. Bunun yanında entegre devre tasarımı ve simülasyonu için kullanılabilecek bazı ücretsiz programlardan ve faydalı olabilecek bilgilerden bahsedildi. Devrenin davranışı Zamanlama Diyagramı ve şematik üzerinde incelendi. 


### Program Sayacı

**Program Sayacı** komut hafızasında bir sonraki komutu işaret eden işlemci bileşenidir. 

Bilgisayarlar önceden belirlenmiş komutları yürüten makinelerdir. Bu yürütmenin gerçekleşebilmesi için komutun hafızadan okunması gerekir. Program Sayacı bu işlemi kontrol eden önemli parçalardan biridir.

**Program Sayacı** ya da ***Program Counter*** hatta Intel terminolojisindeki adıyla ***Instruction Pointer***, işlemcinin yürüteceği komutun adresini kaydetmekten sorumlu bir bileşendir. 

Aşağıdaki diyagramda Program Sayacı, **Komut Belleğinde(Instruction Memory)** *0x0008 adresine* işaret ediyor ve Komut Belleği de bu adresteki *0xDEDE komutunu* yürütülmesi için çıkışa yazıyor. 

![Program Counter and Instruction Memory](/assets/img/point.svg)


### RISC-V Program Sayacı

**RISC-V** mimarisinde komutlar **32bit** yani 4 byte uzunluğunda olduğundan tasarlayacağımız Program Sayacının her saat vuruşunda hafızada 4 byte uzunluğunda veriyi işaret etmesi gerekiyor.

<kbd>PC = PC + 4</kbd>

Yukarıdaki denklemden de anlaşılacağı üzere tasarımda bir *toplayıcı(adder)*, adresi hatırlaması için de bir *kaydedici(register)* gerekiyor. Bu donanımları ileride daha detaylı inceleyeceğiz. 

![RV Fetch](/assets/img/arch1.svg)

## Tasarım

Tasarlayacağımız Program Sayacı modülü **rstn_i** reset sinyali, **clk_i** saat sinyali girişlerinden ve 32 bit genişliğindeki **addr_o** çıkışından oluşuyor. 

**rstn_i** yani reset sinyalini, güç tasarrufu ve gürültü önleme gibi avantajları sebebiyle ***aktif düşük(active low)*** olarak tercih ettik.

Giriş ve çıkışları isimlendirirken, **_i, _o** biçiminde son ekler eklemek, karmaşık projeler ve *testbenchler* ile çalışırken kolaylık sağlayacaktır.

![PC Module](/assets/img/pc_module.svg){: width="500" height="500" }


### Verilog İle Modelleme



```verilog

module pc(

    // Saat sinyali ve reset girişi
    input   clk_i,
    input   rstn_i,
    
    output  reg [31:0] addr_o
);

    // Yükselen kenarda tetikle
    always @(posedge clk_i) begin
        //Eğer reset sinyali aşağıya çekilmişse çıkışa 0 yaz
        if (~rstn_i) begin
            inst_o <= 0;
        end
        //Diğer durumda çıkışı 4 arttır
        else begin
            inst_o <= inst_o + 4;
        end
    end
endmodule

```

## Simülasyon

Şimdi bir **test ortamı(testbench)** yazarak yukarıda tanımladığımız devrenin davranışını test edelim. 

![Testbench](/assets/img/pc_tb.svg){: .normal}


### Testbench


```verilog

module test (
);

  // Sinyalleri tanımla
  reg clk;
  reg rstn;
  wire [31:0] addr;


  // Program Sayacı modülünü testbench içinde çağır
  pc pc1(
      .clk_i(clk),
      .rstn_i(rstn),
      .addr_o(addr)
  );

  // Simülasyonun başlangıç durumunu belirle
  initial begin
      clk = 0;
      rstn = 1;
      // 10 birimde bir saat sinyalini değiştir ve sonsuza kadar devam et
      forever begin
      #10 clk = !clk;
      end
  end

  initial begin
      // test modülü içindeki değişkenleri pc_tb.vcd dosyasına yaz
      $dumpfile("pc_tb.vcd");
      $dumpvars(0, test);
      //10 birim zaman bekle ve devreyi resetle
      #10;
      rstn = 0;
      #20;
      rstn = 1;
      #1000;
      $finish;
  end
endmodule

```

Simülasyon için önce *pc_tb.v ve pc.v* kaynak dosyalarını derlememiz gerekiyor. Bunun için **iverilog** programını kullanacağız.

`iverilog -o pc_sim pc_tb.v pc.v`

Daha sonra dalga formlarını görüntüleyebilmek için derlenen programı *vcd* formatına çeviriyoruz.

`vvp pc_sim`

Artık **GtkWave** ile dalga formlarını inceleyebiliriz.

`gtkwave pc_tb.vcd &`

### Zamanlama ve Dalga Formları

*Zamanlama Diyagramları ve Dalga Formları ile ilgili yazıma [**buradan**](/posts/tr/wave)
ulaşabilirsiniz.*

<!--- Start of waveform script-->
<script src="/assets/js/wavedrom/wavedrom.min.js" type="text/javascript"></script>
<script src="/assets/js/wavedrom/skins/default.js" type="text/javascript"></script>

<script type="WaveDrom">
{ signal: [
  { name: 'clk_i', wave: '01010101010',  node: '.......' },
  { name: 'rstn_i', wave: '10.1.......'},
  { name: 'addr_o', wave:'x=.=.=.=.=.', data: "0x00 0x04 0x08 0x0C 0x10"} 
],

  foot: {text:
  ['tspan', 'Figure: Timing Diagram for Program Counter',
  ],tock:0

}

}
</script>

GtkWave programı yukarıdakine benzer dalga formları gösterecektir. Fakat yukarıdaki diyagramı daha detaylı inceleyecek olursak; **addr_o** sinyalindeki taralı alan başlangıçtaki **belirsizlik(x)** durumunu ifade ediyor. Dijital devrelerdeki belirsizlik birçok istenmeyen duruma sebep olabilir. Bu yüzden hemen her dijital sistemde bir **reset devresi** bulunur ve sistem başlatıldığında bir **reset rutini** çalıştırılır.


Devreye güç verildiğinde sırasıyla şunlar olacak:

1. **rstn_i** sinyali **lojik sıfır** seviyesine çekilir.
2. Başlangıçta **belirsiz(x)** olan **addr_o** değerinin **0x0** adresini işaret etmesi sağlanır.
3. **rstn_i** tekrar **lojik bir** seviyesine çekilir.
4. **Program Sayacı** her saat vuruşunda **4 artacak** şekilde saymaya başlar.
5. Program Sayacı **2^32** değerine kadar **sayar** ve başa döner.

HDL Simülasyonu sonucunda tasarladığımız devrenin sorunsuz çalıştığını gözlemledik. 

## Şematik

Yazının son bölümünde davranışını modellediğimiz bir devrenin gerçekte nasıl görünebileceğine bakalım. 

Bunun için **yosys** adlı sentez aracını kullanacağız.

`yosys -p "prep -top pc -flatten; write_json pc_top.json" pc.v`

Yosys yazdığımız Verilog kodunun *davranışını* analiz etti ve üzerinde bazı optimizasyonlar yaparak bir şematiğe dönüştürdü.  Fakat bu şematiğin daha anlaşılır görünmesi için **netlistsvg** aracını kullandım. 

`netlistsvg pc_top.json`


![Schematic](/assets/img/pc.svg){: width="1000" height="1000"}


Gördüğümüz üzere reset durumunun koşullu olması, multiplexer tarafından kontrol edilen bir devreye çevirildi. Girişlere 0 ve toplayıcı devresi bağlandı. Sonuç 32 bitlik bir kaydedicide tutuluyor ve *clk_i* sinyaline bağlı olarak *addr_o* çıkışına yazılıyor. Bu çıkış ileride komut hafızasında bir adresi işaret etmek için kullanılacak.


## Sonuç

Bir sonraki aşamada davranışını modellediğimiz devrenin sentezlenerek **Kapı Seviyesinde** bir **netlist** ile ifade edilmesi gerekiyor. Bu sayede sentezleyicimiz yosys, gerçek bir üretim teknolojisi kullanarak sentezi bitirebilecek.

Burada büyük bir problem karşımıza çıkıyor. Şu ana kadar yaptıklarımız, devrenin davranışının *ideal şartlar altında* incelenmesinden ibaretti. Fakat gerçekte entegre devre tasarımı bundan çok daha karmaşık. CMOS Transistör modelleri ve kullanılan teknolojiler değişkenlik gösteriyorlar ve ne yazık ki bu teknolojilerin neredeyse tamamı kapalı kaynaklı.

İlerleyen bölümlerde bazı açık kaynaklı teknolojileri kullanarak sentez aşamasını tamamlayacağız ve **SPICE** ile gerçeğe daha yakın simülasyonlar yapacağız.

Ayrıca Program Sayacını RISC-V mimarisindeki dallanma durumlarına yanıt verecek şekilde güncelleyeceğiz.


## Notlar

- Terimlerin karşılıklarını bulurken ciddi sıkıntı yaşadığım için bir sözlük bölümü eklemeye karar verdim. [Terimler](/glossary)

- İşletim sistemi olarak Linux kullandım fakat araçların çoğu diğer sistemlerde de mevcut.



## Referanslar

- <https://github.com/YosysHQ/yosys>
- <https://github.com/nturley/netlistsvg>
- <https://github.com/steveicarus/iverilog>

<!--- End of waveform script-->
<body onload="WaveDrom.ProcessAll()">
