---
layout : single
title: "A 6F2 Buried Wordline DRAM Cell for 40nm and Beyond"
categories: 
  - Device Paper Review
tags:
  - BCAT
  - DRAM
toc: true
toc_sticky: true
use_math: true
---

40 nm 및 그 이후를 위한 6F² Buried Word Line DRAM Cell    

[논문 링크](https://ieeexplore.ieee.org/document/4796820)     

- [IEEE International Electron Devices Meeting](https://www.ieee-iedm.org/)     
  - **Date of Conference: 15-17 December 2008**   
  - **Date Added to IEEE Xplore: 27 February 2009**   
  - **Conference Location: San Francisco, CA, USA**    
  - **DOI: 10.1109/IEDM.2008.4796820**     
  - **Print ISBN:978-1-4244-2377-4, CD:978-1-4244-2378-1**      
  - **Print ISSN: 0163-1918, Electronic ISSN: 2156-017X**   
- **Qimonda A.G., Munich, Germany**     
  - [T. Schloesser](https://ieeexplore.ieee.org/author/37427502500), [F. Jakubowski](https://ieeexplore.ieee.org/author/37088615804), [J. v. Kluge](https://ieeexplore.ieee.org/author/37088615769), [A. Graham](https://ieeexplore.ieee.org/author/37275394800), [S. Slesazeck](https://ieeexplore.ieee.org/author/37427502300), [M. Popp](https://ieeexplore.ieee.org/author/37729249400), [P. Baars](https://ieeexplore.ieee.org/author/38189095600), [K. Muemmler](https://ieeexplore.ieee.org/author/37088615736), [P. Moll](https://ieeexplore.ieee.org/author/37998291600), [K. Wilson](https://ieeexplore.ieee.org/author/37325399300), [A. Buerke](https://ieeexplore.ieee.org/author/38189104200), [D. Koehler](https://ieeexplore.ieee.org/author/37428994100), [Joerg Radecker](https://ieeexplore.ieee.org/author/37694969500), [Eike Erben](https://ieeexplore.ieee.org/author/38185982900), [U. Zimmermann](https://ieeexplore.ieee.org/author/37718939400), [T. Vorrath](https://ieeexplore.ieee.org/author/37088615922), [B. Fischer](https://ieeexplore.ieee.org/author/37421043100), [G. Aichmayr](https://ieeexplore.ieee.org/author/37311646900), [Rimoon Agaiby](https://ieeexplore.ieee.org/author/37628399800), [W. Pamler](https://ieeexplore.ieee.org/author/37284621200), [T. Schuster](https://ieeexplore.ieee.org/author/38184834000), [Wolfgang Bergner](https://ieeexplore.ieee.org/author/37330868400), [W. Mueller](https://ieeexplore.ieee.org/author/37288231000)    


## 0. Abstract    

&nbsp;

- **bWL DRAM 기술**    
  - 46nm 6$$F^2$$ Buried Word Line DRAM 기술로, 당시 발표된 DRAM 소자 중에서 가장 작은 0.013$$μm^2$$의 Cell size를 구현    
  - **TiN/W Buried Word Line을 Silicon 표면 아래에 형성함으로써 Array Transistor의 Low resistive Interconnect/Metal Gate를 형성함**       
  - High On-current, Small Parameter variability, High Reliability 그리고 Small Parasitic Capacitance를 달성함으로써 우수한 Array 성능을 보여줌   
    - 성능을 타협하지 않더라도 Array Device는 30nm까지 Scale Down이 가능함    

&nbsp;

## 1. Introduction    

&nbsp;

- **DRAM의 저전압 표준**    
  - DRAM의 전력 소비를 줄이기 위해 외부 전압을 1.5V(DDR3)에서 1.2V(DDR4)로 낮추는 등 **저전압 표준**이 등장하고 있음     
    - 이에 발맞추어 40nm대의 DRAM에서는 약 1.0V의 Array Voltage를 만족해야 함    
  - 본 논문에서 제시한 Buried Word Line Cell Architecture는 기존 6$$F^2$$ Stack Capacitor Cell 대비 Small BL/WL Capacitance를 달성함   
    - 이를 통해 Array에서의 낮은 소비 전력 소모는 물론, Array에서의 저전압 구동에서도 넓은 Signal Margin을 확보하면서 **더 짧은 Array Acess Time을 가능케 함**     

&nbsp;

> **Short Access Time**   
>   - Array Access Time은 DRAM에서 data를 Read/Write하는 과정에서 걸리는 Delay를 의미   
>   - 당연히 Access Time이 짧을수록 Total Latency가 감소하므로, Memory의 응답 속도가 빨라짐    
>   - 또한 빠르게 Access가 완료되면 불필요한 동작 시간을 줄일 수 있어, 소비 전력 또한 감소함    


&nbsp;

## 2. Key Technolgoies   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/12.png" width="40%" height="40%" alt=""/>
  <p><em>46nm bWL Technology Features</em></p>
</div>

&nbsp;

- **bWL Cell의 주요 기술적 특징**    
  - Lithography 기술에 친화적인 Cell Layout 덕분에 ArF(193nm) Immersion Lithography는 다섯 번의 가장 중요한 level에서만 사용    
  - Gate Oxide THK는 4nm    
  - TiN/W Gate를 사용하는 3D EUD(Extended U-shape Device) Array Device Structure를 적용    

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/14.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/13.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)3D simulation of the 6F2 buried wordline (bWL) cell</strong></p>
  <p><strong>(Right)Layout of the 6F2 buried wordline (bWL) cell</strong></p>
</div>

&nbsp;

- **bWL DRAM Cell 구조**   
  - 두 개의 Cell이 하나의 BLC(Bit Line Contact)을 공유    
  - 인접한 두 개의 Capacitor Node Junction은 bWL에 의해 분리됨    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/15.png" width="40%" height="40%" alt=""/>
  <p><em>Process flow</em></p>
</div>

&nbsp;

- **bWL DRAM Process Flow**   
  - bWL은 STI(Shallow Trench Isolation)와 함께 Active region을 정의한 후에 형성   
  - BLC 형성 후, Patterning을 통해 Bit Line을 형성  
    - Bit Line level은 Periphery Transistor의 Gate level과 함께 진행됨   
  - Cell Capacitor(CC)와의 Contact을 구현 후, W local Interconnec(M0)을 형성하여 Periphery Transistor와의 S/D region과 contact시킴    
  - 이후, Stack Capacitor를 제작 후, Metal Interconnect를 형성    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/16.png" width="60%" height="60%" alt=""/>
  <p><em>Cross sections of bWL Cell Device</em></p>
  <p><em>a) CC Contacts</em></p>
  <p><em>b) Parallel bWL</em></p>
  <p><em>c) Perpendicular bWL</em></p>
</div>

&nbsp;
&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/17.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/18.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)Transfer characteristics for 46nm vs 30nm</strong></p>
  <p><strong>(Right)Output characteristics 46nm vs 30nm</strong></p>
</div>

&nbsp;

- **bWL Device의 IV 특성**   
  - 왼쪽은 46nm와 30nm 각각의 Array Device의 전달 특성의 Log-scale Plot으로 소자가 30nm까지 Scaling down되더라도 SS가 약 110mV/dec까지 유지됨을 확인 가능함   
  - 오른쪽은 46nm와 30nm Device에서의 출력 특성으로 모두 10μA 이상의 On-current를 보여줌     

&nbsp;

<div align="center">
  <img src="/assets/images/AND/19.png" width="40%" height="40%" alt=""/>
  <p><em>Statistical $$V_{th}$$ variation for Metal & Poly-Si bWL</em></p>
</div>

&nbsp;

- **Poly-Si vs Metal의 $$V_{th}$$ 변동성**   
  - n+ Poly-Si Gate와 비교했을 때, TiN Metal bWL은 TiN 자체의 높은 Work Function 덕분에 Channel Doping Concentration이 낮더라도 동일한 $$V_{th}$$를 얻을 수 있음   
  - 또한, bWL Device는 Gate Depletion effect가 나타나지 않으므로 EOT(Electrical Oxide Thickness)가 더 작음    
  - 위 자료에서는 상술한 두가지 효과로 인해 bWL Device에서 $$V_{th}$$의 Variation이 Poly-Si Gate 대비 더 작게 나타남을 보여줌   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/20.png" width="40%" height="40%" alt=""/>
  <p><em>bWL resistance for 65 ~ 46nm</em></p>
</div>

&nbsp;

- **bWL의 Low Resistance**   
  - 위 자료에서 확인할 수 있듯이 65nm에서 46nm로 Scale down되었을 때, bWL의 Resistance 증가율은 10% 미만     
  - 또한 30nm에서도 bWL resistance은 다른 Device와 비교해도 낮기 때문에 Cell 구동 효율이 우수한 Chip Architecture 운용에 유리함   

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/21.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/22.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)Time to breakdown</strong></p>
  <p><strong>(Right)bWL gate oxide lifetime prediction</strong></p>
</div>

&nbsp;

- **bWL의 수명**   
  - 위 자료에서 bWL Metal Gate Dielectric의 신뢰성(reliability)은 75nm Planar Array Device와 비교됨   
  - 동작 조건에 대해 Extrapolation(외삽법)을 수행한 결과, 약 10년을 훨씬 초과하는 lifetime을 보여줌    

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/23.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/24.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)Doping profiles for Blanket vs LCI</strong></p>
  <p><strong>(Right)Retention characteristics for Blanket vs LCI</strong></p>
</div>

&nbsp;

- **Local Channel Implantation**   
  - bWL Cell Technology는 65nm 1GB DDR2 제품에서 검증을 수행    
  - 위 자료를 보면, **Local Channel Implantation(LCI)**을 도입함으로써 $$E_{max}$$가 9% 감소하면서도, **Blanket Implantation** 방식 대비 Retention Fail bit가 4배 감소함    

&nbsp;

> **Blanket Implantation**   
>   - 일반적으로 우리가 흔히 알고 있는 도핑 방식으로 Wafer 전체에 균일하게 도핑을 수행   
>   - 공정 난이도는 낮을지언정 GIDL과 같이 누설 전류 특성에 취약함   


&nbsp;

> **Local Channel Implantation(LCI)**   
>   - Channel에서 필요한 부분에 대해서만 국부적으로 Dopant를 주입    
>   - Row Hammer Effect를 야기할 수 있는 bWL 하부의 높은 도핑 농도를 차단할 수 있기 때문에 Retention 특성이 우수함   


&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/25.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/26.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)Retention fail count vs VNWLL</strong></p>
  <p><strong>(Right)sub-Vth performance of Iso WL</strong></p>
</div>

&nbsp;

- **Retention Fail Performance**   
  - 위 자료들을 보면, LCI를 적용했을 때, GIDL에 의한 Retention Fail Bit가 감소하는 것을 알 수 있음    
  - 또한, Active WL(Bit Line을 Cell node와 격리)과 Isolation WL(인접한 두 Cell node를 격리)의 경우를 각각 분석하였는데 이는 다음과 같음   
    - 양의 $$V_{WL}$$에서는 두 경우 모두 절연 성능이 동일   
    - 반면, 음의 $$V_{WL}$$에서는 Isolation WL에서 더 낮은 Retention Fail을 보임   

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/27.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/28.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)Bit Line capacitance</strong></p>
  <p><strong>(Right)Word Line capacitance</strong></p>
</div>

&nbsp;

- **Capacitance**   
  - 위 자료는 Standard 6$$F^2$$ Cell과 BL/WL Capacitance를 비교   
  - bWL Cell은 기존 Cell보다 BL Capacitance과 WL Capacitance가 각각 2배, 3배 작음   
    - **이는 bWL 구조에서 Bit Line과 Word Line의 Capacitive Coupling이 더 낮기 때문**   
    - 덕분에 Cell Access Delay를 줄이면서도, 낮은 소비 전력과 향상된 Signal Margin을 달성할 수 있음    

&nbsp;

<div style="display: flex; justify-content: center; gap: 20px;">
  <img src="/assets/images/AND/29.png" alt="Left" width="60%" height="60%" />
  <img src="/assets/images/AND/30.png" alt="Right" width="60%" height="60%" />
</div>

<div style="text-align: center; margin-top: 10px;">
  <p><strong>(Left)Signal margin for 58nm EUD trench vs 65nm bWL</strong></p>
  <p><strong>(Right)Operating current for 58nm EUD trench vs 65nm bWL</strong></p>
</div>

&nbsp;

- **Signal Margin & Low Poewr Consumption**   
  - 위 자료들에서는 58nm의 EUD 8$$F^2$$ Folded Bit Line Cell과 65nm bWL Cell을 비교   
  - 6$$F^2$$ bWL이 8$$F^2$$ Folded BL Cell 대비 120mV 더 높은 Signal Margin을 보임   
  - 또한, 우측 좌료를 보면 8$$F^2$$ Trench 기술과 비교했을 때, Self Refresh 동작에서 25%의 전력 절감 효과를 보임  

&nbsp;

