<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>INTEL FPGA/CPLD设计 高级篇[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="INTEL FPGA/CPLD设计 高级篇"/><meta name="description" content="INTEL FPGA/CPLD设计 高级篇pdf下载文件大小为58MB,PDF页数为331页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">INTEL FPGA/CPLD设计 高级篇PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/42/30493395.jpg" alt="INTEL FPGA/CPLD设计 高级篇"></div><div class="b-info"><ul><li>王江宏著 著</li><li>出版社： 人民邮电出版社</li><li>ISBN：7115466785</li><li>出版时间：2017</li><li>标注页数：318页</li><li>文件大小：58MB</li><li>文件页数：331页</li><li>主题词：可编程序逻辑阵列－系统设计</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/434007.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/01/30493395.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/01/30493395.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/10/30493395.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('b128b462fc0cca50126783ea3c1c6f5e')">点击复制MD5值：b128b462fc0cca50126783ea3c1c6f5e</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>INTEL FPGA/CPLD设计 高级篇PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 可编程逻辑设计指导原则1</p><p>1.1 可编程逻辑基本设计原则1</p><p>1.1.1 面积和速度的平衡与互换原则1</p><p>1.1.2 硬件原则11</p><p>1.1.3 系统原则13</p><p>1.1.4 同步设计原则16</p><p>1.2 可编程逻辑常用设计思想与技巧19</p><p>1.2.1 乒乓操作19</p><p>1.2.2 串并转换21</p><p>1.2.3 流水线操作21</p><p>1.2.4 异步时钟域数据同步22</p><p>1.3 Altera推荐的Coding Style26</p><p>1.3.1 Coding Style的含义27</p><p>1.3.2 结构层次化编码（Hierarchical Coding）27</p><p>1.3.3 模块划分的技巧（Design Partitioning）28</p><p>1.3.4 组合逻辑的注意事项29</p><p>1.3.5 时钟设计的注意事项32</p><p>1.3.6 全局异步复位资源38</p><p>1.3.7 判断比较语句case和if...else的优先级39</p><p>1.3.8 使用Pipelining技术优化时序39</p><p>1.3.9 模块复用与Resource Sharing39</p><p>1.3.10 逻辑复制41</p><p>1.3.11 香农扩展运算43</p><p>1.3.12 信号敏感表45</p><p>1.3.13 状态机设计的一般原则46</p><p>1.3.14 Altera Megafunction资源的使用48</p><p>1.3.15 三态信号的设计48</p><p>1.3.16 加法树的设计49</p><p>1.4 小结51</p><p>1.5 问题与思考52</p><p>第2章 Altera器件高级特性与应用53</p><p>2.1 时钟管理53</p><p>2.1.1 时序问题53</p><p>2.1.2 锁相环应用60</p><p>2.2 Arria 10硬浮点数字信号处理模块69</p><p>2.2.1 硬浮点DSP块介绍69</p><p>2.2.2 Altera FPGA中浮点DSP实现的演进69</p><p>2.2.3 硬浮点DSP的优势70</p><p>2.2.4 Xilinx Ultrascale DSP48E274</p><p>2.3 片外高速存储器74</p><p>2.3.1 外部存储接口方案的关键特性74</p><p>2.3.2 支持的存储标准75</p><p>2.3.3 存储接口宽度75</p><p>2.3.4 I/O管脚76</p><p>2.3.5 外部存储接口IP支持类型76</p><p>2.3.6 Arria10 外部存储接口架构78</p><p>2.4 Hybrid Memory Cube83</p><p>2.4.1 存储带宽面临的挑战83</p><p>2.4.2 HMC的优势84</p><p>2.4.3 Altera HMC交互操作平台85</p><p>2.4.4 Altera HMC路标87</p><p>2.4.5 网络系统应用案例88</p><p>2.5 Altera JESD204B Megacore90</p><p>2.5.1 基本介绍90</p><p>2.5.2 功能描述94</p><p>2.5.3 Debug指导97</p><p>2.6 高速串行收发器100</p><p>2.6.1 Arria10 Transceiver概述100</p><p>2.6.2 Transceiver设计流程104</p><p>2.6.3 PLL和时钟网络107</p><p>2.6.4 复位Transceiver通道112</p><p>2.6.5 重配接口和动态重配115</p><p>2.6.6 校准118</p><p>2.7 小结119</p><p>2.8 问题与思考119</p><p>第3章 SoC FPGA嵌入式设计基础120</p><p>3.1 SoC FPGA简介120</p><p>3.1.1 SoC FPGA系列器件组合120</p><p>3.1.2 SoC FPGA的工具和软件124</p><p>3.1.3 SoC FPGA的生态系统124</p><p>3.2 基于ARM Coretex A9 MPCore的硬件处理系统126</p><p>3.2.1 硬核处理器系统框图与系统集成127</p><p>3.2.2 Endian支持129</p><p>3.2.3 HPS-FPGA桥接129</p><p>3.2.4 HPS地址映射130</p><p>3.3 Qsys系统集成工具131</p><p>3.3.1 Qsys简介131</p><p>3.3.2 在Qsys中例化硬核处理器系统组件132</p><p>3.4 SoC嵌入式设计套装（Embedded Design Suite）140</p><p>3.4.1 SoC EDS介绍140</p><p>3.4.2 Embedded Command Shell143</p><p>3.4.3 ARM DS-5AE143</p><p>3.4.4 启动工具使用指南144</p><p>3.4.5 硬件库（Hardware Library）145</p><p>3.4.6 HPS Flash编程器146</p><p>3.4.7 裸金属编译器147</p><p>3.4.8 Linux软件开发工具147</p><p>3.5 小结148</p><p>3.6 问题与思考148</p><p>第4章 时序约束与时序分析149</p><p>4.1 时序约束与时序分析基础149</p><p>4.1.1 周期与最高频率150</p><p>4.1.2 利用Quartus Ⅱ工具分析设计152</p><p>4.1.3 时钟建立时间155</p><p>4.1.4 时钟保持时间156</p><p>4.1.5 时钟输出延时156</p><p>4.1.6 引脚到引脚的延迟157</p><p>4.1.7 Slack157</p><p>4.1.8 时钟偏斜158</p><p>4.1.9 Quartus Ⅱ时序分析工具和优化向导158</p><p>4.2 设置时序约束的常用方法159</p><p>4.2.1 指定全局时序约束160</p><p>4.2.2 指定个别时钟约束164</p><p>4.3 高级时序分析172</p><p>4.3.1 时钟偏斜172</p><p>4.3.2 多时钟域174</p><p>4.3.3 多周期约束174</p><p>4.3.4 伪路径181</p><p>4.3.5 修正保持时间违例183</p><p>4.3.6 异步时钟域时序分析184</p><p>4.4 最小化时序分析185</p><p>4.5 使用Tcl工具进行高级时序分析186</p><p>4.6 TimeQuest简介187</p><p>4.7 小结190</p><p>4.8 问题与思考190</p><p>第5章 设计优化191</p><p>5.1 解读设计191</p><p>5.1.1 内部时钟域192</p><p>5.1.2 多周期路径和伪路径193</p><p>5.1.3 I/O接口的时序要求194</p><p>5.1.4 平衡资源的使用194</p><p>5.2 设计优化的基本流程和首次编译195</p><p>5.2.1 设计优化基本流程195</p><p>5.2.2 首次编译的约束和设置196</p><p>5.2.3 查看编译报告198</p><p>5.3 资源利用优化200</p><p>5.3.1 设计代码优化201</p><p>5.3.2 资源重新分配201</p><p>5.3.3 解决互连资源紧张的问题203</p><p>5.3.4 逻辑综合面积优化203</p><p>5.3.5 网表面积优化207</p><p>5.3.6 寄存器打包209</p><p>5.3.7 Quartus Ⅱ中的资源优化顾问211</p><p>5.4 I/O时序优化211</p><p>5.4.1 执行时序驱动的编译211</p><p>5.4.2 使用IOE中的触发器212</p><p>5.4.3 可编程输入/输出延时215</p><p>5.4.4 使用锁相环对时钟移相217</p><p>5.4.5 其他I/O时序优化方法218</p><p>5.5 最高时钟频率优化219</p><p>5.5.1 设计代码优化219</p><p>5.5.2 逻辑综合速度优化225</p><p>5.5.3 布局布线器设置227</p><p>5.5.4 网表优化和物理综合228</p><p>5.5.5 使用LogicLock对局部进行优化233</p><p>5.5.6 位置约束、手动布局和反标注234</p><p>5.5.7 Quartus Ⅱ中的时序优化顾问235</p><p>5.6 使用DSE工具优化设计236</p><p>5.6.1 为什么需要DSE236</p><p>5.6.2 什么是DSE，如何使用236</p><p>5.7 如何减少编译时间238</p><p>5.8 设计优化实例239</p><p>5.9 小结242</p><p>5.10 问题与思考243</p><p>第6章 Altera OpenCL开发套件和其他高级工具244</p><p>6.1 命令行与Tcl脚本244</p><p>6.1.1 命令行脚本245</p><p>6.1.2 Tcl脚本249</p><p>6.1.3 使用命令行和Tcl脚本253</p><p>6.2 DSP Builder工具254</p><p>6.2.1 DSP Builder设计流程254</p><p>6.2.2 与SOPC Builder一起构建系统258</p><p>6.3 Altera OpenCL软件开发套件259</p><p>6.3.1 OpenCL基本介绍259</p><p>6.3.2 OpenCL架构260</p><p>6.3.3 AOCL的安装和应用264</p><p>6.3.4 AOCL FPGA编程267</p><p>6.4 小结272</p><p>6.5 问题与思考272</p><p>第7章 FPGA系统级设计技术273</p><p>7.1 信号完整性及常用I/O电平标准273</p><p>7.1.1 信号完整性273</p><p>7.1.2 单端标准278</p><p>7.1.3 差分标准282</p><p>7.1.4 伪差分标准285</p><p>7.1.5 片上终端电阻285</p><p>7.2 电源完整性设计286</p><p>7.2.1 电源完整性286</p><p>7.2.2 同步翻转噪声287</p><p>7.2.3 非理想回路290</p><p>7.2.4 低阻抗电源分配系统293</p><p>7.3 功耗分析和热设计297</p><p>7.3.1 功耗的挑战297</p><p>7.3.2 FPGA的功耗297</p><p>7.3.3 热设计299</p><p>7.4 SERDES与高速系统设计301</p><p>7.4.1 SERDES的基本概念302</p><p>7.4.2 Altera Stratix IV GX中SERDES的基本结构305</p><p>7.4.3 典型高速系统应用框图举例311</p><p>7.4.4 高速PCB设计注意事项315</p><p>7.5 小结317</p><p>7.6 问题与思考318</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/379836.html">379836.html</a></li><li><a href="/book/2943582.html">2943582.html</a></li><li><a href="/book/3272324.html">3272324.html</a></li><li><a href="/book/346088.html">346088.html</a></li><li><a href="/book/1897621.html">1897621.html</a></li><li><a href="/book/3260024.html">3260024.html</a></li><li><a href="/book/3273885.html">3273885.html</a></li><li><a href="/book/849739.html">849739.html</a></li><li><a href="/book/1900922.html">1900922.html</a></li><li><a href="/book/1333203.html">1333203.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>