{"path":"临时/课程/数字逻辑与计算机组成/课件/第2章 数字逻辑基础（1）.pdf","text":"本课程教学内容安排 主要内容 二进制编码 数字逻辑电路 硬件描述语言（实验课） 运算功能部件 指令集体系结构 中央处理器（CPU） 存储器层次结构（ICS） 系统互连与输入/出（ICS） CPU MM I/O 第一章：冯诺依曼结构，计算机的功能（执行指令，对数据进 行处理），二进制（数据和指令) 第2章 数字逻辑基础 第一讲 逻辑门和数字抽象 第二讲 布尔代数 第三讲 逻辑关系描述 第四讲 逻辑函数化简 第一讲 逻辑门和数字抽象  逻辑门 • 逻辑关系、真值表、逻辑门符号  数字抽象 • 模拟信号与数字信号 • 直流噪声容限  CMOS晶体管 • PMOS和NMOS • 常用CMOS门电路  CMOS电路电气特性 1.1 逻辑门  逻辑门电路(logic gate)是最基础的数字电路， 具有允许或禁止信号传输的功能，也称为门电路。 • 一个或多个输入信号 • 一个输出信号：表明输入信号间的逻辑关系  逻辑门都有自己特有的图形符号 • 左边：输入信号 • 右边：输出信号 • 使用标识符来命名输入和输出信号 如X、Y、Z、INPUT 等  输入信号、输出信号称为逻辑变量  输入信号的取值是0或1  逻辑运算的结果也是0或1 4 Z XYZ都是逻辑符号 （逻辑变量） 1.1 逻辑门  输入信号和输出信号之间的逻辑关系使用真值 表或者逻辑表达式来描述。  逻辑表达式就是用逻辑运算符来连接逻辑变量  真值表是一个二维表 • 表头左侧是输入信号，右侧是输出信号； • 按顺序列出所有可能的输入组合和该输入 组合对应的输出信号值。  最基本的逻辑运算是与、或、非三种运算 • 这三种运算可以表示任意组合逻辑关系。 • 逻辑门分别称为与门、或门和非门，统称 为基本逻辑门。 5 1.1 逻辑门 基本逻辑门 • 与门AND：当且仅当所有输入信号为1时，输出信号才为1，运算 符用乘点号“·”表示，称为与运算或者逻辑乘运算。 • 或门OR：只要有一个输入信号为1时，输出信号就为1。运算符用 加号“ +”表示，称为或运算或者逻辑加运算。 • 非门NOT ：输出信号是输入信号的相反值，也称反相器。运算符用 上横线“—”表示，称为非运算或者取反运算。 6 反相圈 1.1 逻辑门 与非门 NAND • 只要有一个输入信号为0，输出信号就为1。逻辑表达式用与运 算加上横线来表示。 或非门 NOR • 当且仅当所有输入信号为0时，输信号出才为1。逻辑表达式用 或运算加上横线来表示。 7 𝑋𝑋 + 𝑌𝑌𝑋𝑋𝑌𝑌 1.1 逻辑门 异或门XOR • 当两个输入不同时，输出为1。运算符用“⊕”表示，逻辑 表达式： 同或门NXOR • 当两个输入相同时，输出为1。也称为异或非门或等价关系 门。运算符用“⊙”表示。 8 𝑿𝑿 ⊕ 𝒀𝒀 = 𝑿𝑿 ⋅ 𝒀𝒀 + 𝑿𝑿 ⋅ 𝒀𝒀 𝑿𝑿 ⊙ 𝒀𝒀 = 𝑿𝑿 ⋅ 𝒀𝒀 + 𝑿𝑿 ⋅ 𝒀𝒀 关于逻辑门符号 教材和 PPT中 都使用 国际流 行符号 有些出 版社的 教材使 用国标 1.2 数字抽象  数字抽象（逻辑采样）：将某个物理量的实际值集映射为两个子集， 对应于两个状态或两个逻辑值0和1  0和1不表示数值的大小，而表示两种相反的状态。如电平高与低、 电路导通与截止、灯亮与灭，开关的开与关，等  在数字系统中，将一定范围内的电压映射到两个状态：高态 （high）和低态（low），并用0和1来表示 • 设定阈值范围/未定义区。 10 逻辑值 正逻辑 Postitive Logic 负逻辑 Negative Logic 0 低电平L 高电平H 1 高电平H 低电平L 1.2 数字抽象 11 1.5 3.5 5.0 VIN VOU T 1.5 3.5 5.0 0 低 高未定义 低 高 未 定 义 非门典型的输入- 输出传输特性图  由于受到负载及噪声的影响，输出电压可能不能保持稳 定，但它必须能被其他逻辑门的输入端准确识别。 当输入电压在2.4 ～2.6V之间时， 输出处于不确定 （未定义）状态 1.2 数字抽象  输入电压主要由晶体管（CMOS）的开关阈值电压决定，而输出电压则主要 由晶体管导通时的电阻决定。 • VIHmin：确保能被识别为高态的最小输入电压值。 • VILmax：确保能被识别为低态的最大输入电压值。 • VOHmin：输出为高态时的最小输出电压值。 • VOLmax：输出为低态时的最大输出电压值。  供电轨道 • VCC/VDD称为电源电压，典型值为5.0V±10% • GND称为地线，0V  电平参数的典型数值如下： • VOHmin：VCC减0.1V，VCC最小值是4.5V，减去0.1V，得到4.4V。 • VOLmax：地线GND（0V）+0.1V。 • VIHmin：VCC的70%，约为3.15V。 • VILmax：VCC的30%，约为1.35V。 12 高 低 0 0.3VCC 0.7VCC VCC VOHmin VIHmin VILmax VOLmax 未定义 1.2 数字抽象  直流噪声容限DC noise margin是一种对噪声程度的度量，表示 多大的噪声会使输出电压被破坏，成为不可被输入端识别的值。 • 高态直流噪声容限NMH=VOHmin-VIHmin 约为4.4-3.15=1.25V • 低态直流噪声容限NML=VILmax- VOLmax 约为1.35-0.1=1.25V 13 输出高电平 范围 输出低电平 范围 输入高电平 范围 输入低电平 范围 不确定状态或 未定义区 高 低 0 0.3VCC 0.7VCC VCC VOHmin VIHmin VILmax VOLmax 未定义 高 低 0 0.3VCC 0.7VCC VCC VOHmin VIHmin VILmax VOLmax 未定义 1.3 CMOS晶体管——MOS  金属氧化物半导体场效应晶体管（MOS晶体管）  也称三极晶体管 • 栅极gate • 源极source • 漏极drain  MOS晶体管分为： • n沟道型NMOS，杂质有磷或锑等(Negative) • p沟道型PMOS，杂质有硼或铟等(Positive)  MOS晶体管可被模型化为一种3端子压控电阻导体， 将电压加到一个端子，来控制其他两个端子间的电阻。 14 1.3 CMOS晶体管——NMOS和PMOS 栅极和源极之间电压Vgs控制源极和漏极间电阻Rds的大小 15 NMOS：当Vgs≤0，Rds很大； 随着Vgs的增大 ，Rds逐步下降 通常 Vgs ≥ 0 PMOS：当Vgs ≥0，Rds很大； 随着Vgs的降低，Rds逐步下降 通常 Vgs ≤ 0 晶体管状态：电阻很小时为导通状态；电阻很大时为截止状态 Vgs等于栅、源极电位之差。若栅、源极电位分别为0、+5V，则Vgs=-5V 1.3 CMOS晶体管  CMOS（Complementary Metal-Oxide Semiconductor）晶体管以互补的形式共用 一对NMOS 和PMOS 晶体管  栅极和漏极共用，分别连接输入和输出 • NMOS 晶体管的源极连接地线GND • PMOS 晶体管的源极连接电源电压VDD • 通过改变栅极的输入电压值，从而改变 漏极的输出电压值 • 可以看成电压控制开关 • 输入电压由CMOS开关阈值电压决定， 输出电压由晶体管导通时的电阻决定  常用CMOS门电路 • 反相器/与非门/或非门 16 源极接地0V 漏极共用 接输出 源极接电源电压 栅极共用， 接输入信号 1.3 CMOS晶体管——实现非门 17 VIN=L Vgs1 = 0 Vgs2 =-5V VIN=H Vgs1 =5V Vgs2 = 0 0V Vgs1>0，导通 Vgs2<0，导通 开关模型原理图 电源电压 栅极  非门使用一对CMOS 晶体管实现 漏极 1.3 CMOS晶体管——实现非门 18 功能表 图形符号 N P 1.3 CMOS晶体管——实现与非门 19 原理图 开关模型 PMOS并联 NMOS串联  2输入与非门使用两对CMOS晶体管实现  NMOS管串联（Q2、Q4）  PMOS管并联（Q1、Q3） 1.3 CMOS晶体管——实现与非门 20 A B Z 0 0 1 0 1 1 1 0 1 1 1 0 功能表 图形符号 2输入与非门真值表 1.3 CMOS晶体管——实现或非门 21 CMOS的与门和或门如何得到？ 原理图 功能表 图形符号  2输入或非门使用两对CMOS晶体管实现  NMOS管并联  PMOS管串联 1.3 CMOS晶体管——k输入 223 输入与非门  使用k对NMOS和PMOS晶体管通过串-并联结构构造一个k输入 CMOS与非门/或非门  3输入与非门包含3对CMOS晶体管 1.3 CMOS晶体管——级联 23 8 输入与非门  受电气特性的限制，输入端不能无限制增加。  一般输入端数目小于等于5，不超过8 个。  输入端较多的门电路可用输入端较少的门电路级联而构成，速度 更快、体积更小 8对MOS 2对MOS 1对MOS 8对MOS 1.3 CMOS晶体管——级联实现与门 24 2 输入与门  通过与非门级联非门实现与门。  2输入与门使用了3对CMOS晶体管。 与非门 非门 1.3 CMOS晶体管——级联实现缓冲器 25 缓冲器  两级非门实现缓冲器，将一个“弱”信号转换为具有相同逻辑值 的“强”信号 1.3 CMOS晶体管——实现传输门  传输门（transmission gate）由一对CMOS 晶体管以及控制信 号EN构成。 • 信号EN（使能端）用于控制晶体管的导通与截止, 其功能相当 于一个逻辑控制开关。 • 当EN为高态时，若传输的是低态信号，则NMOS管导通；否 则是PMOS管导通。若EN为低态时，两个MOS管都截止。  传输门的传播延迟非常短、电路简单，可双向传输。 26 0V VDD 1.4 CMOS电路电气特性  转换时间transition time ：逻辑电路的输入信号（或输出信号） 从一种状态转换到另一种状态所需的时间 • 上升时间rise time tr：从低态到高态。 • 下降时间fall time tf ：从高态到低态。 27 转换时间 (a)理想状态 (b)近似状态 (c)实际状态 1.4 CMOS电路电气特性  传播延迟(tp，propagation delay)是指从输入信号变化到引起输 出信号变化所需的时间。  信号通路signal path：是指一个特定输入信号到逻辑元件的特定 输出信号所经历的电气通路。  tpHL：输入变化引起相应输出从高到低变化的时间。  tpLH：输入变化引起相应输出低到高变化的时间。 28 1.4 CMOS电路电气特性  数字电路在输出信号保持不变时的功率损耗称为静态功耗，通常 CMOS电路的静态功耗很低，常忽略。  在输出信号高低状态转换时的功率损耗称为动态功耗。主要来源： • 输出端上的电容性负载CL • CMOS电路内部的功耗电容CPD  在CMOS电路的应用中， 动态功耗是总功率的主要成分 29  逻辑门 • 门符号、逻辑运算符、真值表、逻辑表达式 • 与、或、非、与非、或非、异或、同或（等价）  数字抽象 • 物理量的数字化 • 电平参数的典型数值  CMOS晶体管 • PMOS和NMOS • 常用CMOS门电路 • 非、与非、或非 • 与 (与非-非）、或 • 缓冲器、传输门  CMOS电路电气特性 • 传播延迟 • 动态功耗 第一讲小结 30 高 低 0 0.3VCC 0.7VCC VCC VOHmin VIHmin VILmax VOLmax 未定义 4.4V 3.15V 1.35V 0.1V 高态直流 噪声容限 低态直流 噪声容限 第二讲 布尔代数 公理系统 定理 对偶定律 反演定律 2 布尔代数  乔治·布尔George Boole（1815–1864），英国数学家，1854年发明 了一种二值代数系统，称为开关代数或布尔代数  1938年美国科学家香农提出用布尔代数分析并描述继电器电路的特性， 用0、1表示继电器接触状况（打开/闭合），奠定了数字电路的理论基础  逻辑量：逻辑变量和逻辑常量{0,1}  逻辑变量：在数字系统中表示某个状态 • 通常用字母或字符串来表示； • 只有两种取值：“真”或“假” - “真”记作“1”，数字电路中表示为高电平 - “假”记作“0”，数字电路中表示为低电平 • 0和1不表示数值的大小，只表示完全相反的两种状态  逻辑表达式：用逻辑运算符将逻辑量连接起来的代数式。其运算结果是一 个逻辑值（不强调输入和输出）  逻辑函数：表明输入和输出变量之间的逻辑关系 32 2 布尔代数 逻辑运算：在布尔代数中，有与、或、非三种基本逻辑运算。 33 与运算：合取、逻辑乘，符号“·”、“∧”,Verilog：“&” 或运算：析取、逻辑加，符号“+”、“∨” ,Verilog：“|” 非运算：否定、取反，符号“ ¯ ”、“¯/~/¬” ,Verilog：“~” 运算优先顺序： （1）圆括号 （2）非运算：一元运算 （3）与运算：二元运算 （4）或运算：二元运算 逻辑乘的符号在单符号变量中可 省略“”，不建议省略。 2.1 公理系统  用符号X、Y、Z表示逻辑变量的状态。  公理1： • (A1)如果x≠1，则x=0； (A1D)如果x≠0，则x=1  公理2： • (A2)如果x=0，则�x =1； (A2D)如果x=1，则�x =0  常量运算公理 • 0·0 = 0 (A3) 1+1=1 (A3D) • 1·1 = 1 (A4) 0+0=0 (A4D) • 0·1 =1·0=0 (A5) 1+0=0+1=1 (A5D) 34 布尔代数的公理和定理基本上成对出现 只要将与、或运算符以及0和1互换即可 2.2 对偶定律  对于任何一个逻辑表达式Y，若将其中的“·”与“+”互换，“0” 和“1”互换，则得到Y的对偶式YD，称Y与YD互为对偶式。  对偶定律：若两个逻辑表达式相等，则它们的对偶式也相等。 • 在保持运算优先次序不变的前提下 35 X+X·Y=X X·(X+Y)=X对偶式 2.3 定理  单变量定理 • 一致性 (T1) X+0 = X (T1D)X·1 = X • 空元素 (T2) X+1 = 1 (T2D) X·0 = 0 • 同一律 (T3) X+X = X (T3D) X·X= X • 还原律 (T4) �𝐗𝐗 = X • 互补律 (T5) X+�𝐗𝐗= 1 (T5D) X·�𝐗𝐗= 0 可用完备归纳法证明 36 2.3 定理  二变量和三变量定理 • 交换律 (T6) X+Y=Y+X (T6D) X·Y=Y·X • 结合律 (T7) (X+Y)+Z=X+(Y+Z) (T7D) (X·Y) ·Z=X·(Y·Z) • 分配律 (T8) X·Y+X·Z=X·(Y+Z) (T8D) (X+Y)·(X+Z)=X+Y·Z • 吸收律 (T9) X+ X·Y =X (T9D) X·(X+Y)=X • 组合律 (T10) X·Y + X·�𝒀𝒀 =X (T10D) (X+Y) ·( X+�𝐘𝐘) =X • 一致律 (T11) X·Y+�𝐗𝐗 · Z+Y · Z =X · Y+�𝐗𝐗 · Z (T11D) (X+Y) ·(�𝐗𝐗 +Z) ·(Y+Z)=(X+Y) ·(�𝐗𝐗 +Z) 37 与算术运算 规则不同！ 2.3 定理  证明定理（吸收律）T9（方法有多种） X+X · Y = X · 1+X · Y = X · (1+Y) = X · 1 =X  证明T9D X · (X+ Y) = X · X+X · Y = X+ X ·Y = X 38 请证明以下公式： (a) X + �X·Y= X+Y (b) X·(�X+ Y) = X·Y = X + X·Y + X·Y T9 = X + (X+X) ·Y T8 = X + Y = X · (X+Y) ·(X+Y) T9D = X · (X · X +Y ) T8D = X · Y 2.3 定理  二变量和三变量定理 • 交换律 (T6) X+Y=Y+X (T6D) X·Y=Y·X • 结合律 (T7) (X+Y)+Z=X+(Y+Z) (T7D) (X·Y) ·Z=X·(Y·Z) • 分配律 (T8) X·Y+X·Z=X·(Y+Z) (T8D) (X+Y)·(X+Z)=X+Y·Z • 吸收律 (T9) X+ X·Y =X (T9D) X·(X+Y)=X • 组合律 (T10) X·Y + X·�𝒀𝒀 =X (T10D) (X+Y) ·( X+�𝐘𝐘) =X • 一致律 (T11) X·Y+�𝐗𝐗 · Z+Y · Z =X · Y+�𝐗𝐗 · Z (T11D) (X+Y) ·(�𝐗𝐗 +Z) ·(Y+Z)=(X+Y) ·(�𝐗𝐗 +Z) 39 与算术运算 规则不同！ 在组合电路中用来消除时序冒险。 Y·Z称为一致项/冗余项，若Y·Z为 1，则X·Y和�𝐗𝐗·Z必有一个为1 同理：Y+Z 为冗余项 2.3 定理  n变量定理 • 广义同一律 (T12) X+X+…+X=X (T12D) X ·X · …·X = X • 德·摩根定理De Morgan’s Theorem (T13) X1� X2� ⋯ � Xn = X1+ X2+ ⋯ + Xn (T13D) X1+ X2+ ⋯ + Xn = X1� X2� ⋯ � Xn • 广义德•摩根定理 (T14) F(X1, X2, ⋯ , Xn， + ， � ） =F(X1, X2, ⋯ , Xn, ,+) • 香农定理 (T15) F(X1,X2,⋯ , Xn)=X1 • F(1,X2, …,Xn)+X1• F(0,X2, …,Xn) (T15D) F(X1,X2,⋯ , Xn)=[X1 + F(0,X2, …,Xn)] •[X1+ F(1,X2, …,Xn)] 40 用于多变量函数的实现 n个变量 n-1个变量 2.3 定理  德·摩根定理的应用 41 根据T13的等效电路，a) 与-非 b) 非-或 c) 与非门逻辑符号 d)与非门等效电路 根据T13D的等效电路，a) 或-非 b) 非-与 c) 或非门逻辑符号 d)或非门等效电路 这里表达式中的’表示取反 等效电路具有相同的功能 实现与非逻辑时，可用与门接 非门，也可以用非门接或门， 也可以直接用与非门实现 2.3 定理  德·摩根定理的应用例（注：这里省略了很多“与”运算符） 42 T9的应用","libVersion":"0.2.4","langs":""}