TimeQuest Timing Analyzer report for A3
Thu Nov 23 16:20:50 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'outclock'
 13. Slow 1200mV 85C Model Setup: 'inclock'
 14. Slow 1200mV 85C Model Hold: 'inclock'
 15. Slow 1200mV 85C Model Hold: 'outclock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'outclock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'inclock'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'outclock'
 33. Slow 1200mV 0C Model Setup: 'inclock'
 34. Slow 1200mV 0C Model Hold: 'inclock'
 35. Slow 1200mV 0C Model Hold: 'outclock'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'outclock'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'inclock'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'outclock'
 52. Fast 1200mV 0C Model Setup: 'inclock'
 53. Fast 1200mV 0C Model Hold: 'inclock'
 54. Fast 1200mV 0C Model Hold: 'outclock'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'outclock'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'inclock'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Propagation Delay
 63. Minimum Propagation Delay
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Progagation Delay
 71. Minimum Progagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; A3                                                                 ;
; Device Family      ; Cyclone IV GX                                                      ;
; Device Name        ; EP4CGX22CF19C6                                                     ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }      ;
; inclock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { inclock }  ;
; outclock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { outclock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; outclock ; -1.837 ; -29.392         ;
; inclock  ; 0.176  ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; inclock  ; 0.240 ; 0.000           ;
; outclock ; 2.256 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; outclock ; -3.000 ; -37.784                       ;
; CLK      ; -3.000 ; -27.000                       ;
; inclock  ; -3.000 ; -9.522                        ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'outclock'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
; -1.837 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; inclock      ; outclock    ; 1.000        ; -0.130     ; 2.616      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inclock'                                                                                                                                                                                   ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; A274273m:inst|74273:inst2|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 1.048      ;
; 0.178 ; A274273m:inst|74273:inst1|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 1.046      ;
; 0.180 ; A274273m:inst|74273:inst1|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 1.044      ;
; 0.187 ; A274273m:inst|74273:inst1|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 1.037      ;
; 0.211 ; A374273_8:inst7|74273:inst|12 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 1.004      ;
; 0.211 ; A274273m:inst|74273:inst2|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 1.013      ;
; 0.217 ; A374273_8:inst7|74273:inst|16 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 0.998      ;
; 0.217 ; A374273_8:inst7|74273:inst|14 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 0.998      ;
; 0.219 ; A374273_8:inst7|74273:inst|15 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 0.996      ;
; 0.222 ; A374273_8:inst7|74273:inst|19 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 0.993      ;
; 0.222 ; A374273_8:inst7|74273:inst|13 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 0.993      ;
; 0.231 ; A274273m:inst|74273:inst2|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 0.993      ;
; 0.235 ; A274273m:inst|74273:inst2|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.985      ;
; 0.236 ; A274273m:inst|74273:inst2|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.984      ;
; 0.239 ; A274273m:inst|74273:inst2|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.981      ;
; 0.239 ; A274273m:inst|74273:inst2|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 0.985      ;
; 0.241 ; A274273m:inst|74273:inst1|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.979      ;
; 0.242 ; A274273m:inst|74273:inst1|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.216      ; 0.982      ;
; 0.245 ; A374273_8:inst7|74273:inst|18 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 0.970      ;
; 0.245 ; A274273m:inst|74273:inst1|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.975      ;
; 0.248 ; A374273_8:inst7|74273:inst|17 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.207      ; 0.967      ;
; 0.248 ; A274273m:inst|74273:inst1|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.972      ;
; 0.249 ; A274273m:inst|74273:inst2|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.971      ;
; 0.252 ; A274273m:inst|74273:inst1|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.212      ; 0.968      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inclock'                                                                                                                                                                                    ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; A374273_8:inst7|74273:inst|17 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.869      ;
; 0.243 ; A374273_8:inst7|74273:inst|18 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.872      ;
; 0.243 ; A274273m:inst|74273:inst1|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.876      ;
; 0.245 ; A274273m:inst|74273:inst1|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.878      ;
; 0.250 ; A274273m:inst|74273:inst1|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.883      ;
; 0.250 ; A274273m:inst|74273:inst2|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.883      ;
; 0.251 ; A274273m:inst|74273:inst2|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.884      ;
; 0.252 ; A274273m:inst|74273:inst1|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.889      ;
; 0.252 ; A274273m:inst|74273:inst1|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.885      ;
; 0.252 ; A274273m:inst|74273:inst2|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.885      ;
; 0.254 ; A274273m:inst|74273:inst2|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.406      ; 0.887      ;
; 0.256 ; A274273m:inst|74273:inst2|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.893      ;
; 0.262 ; A374273_8:inst7|74273:inst|15 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.891      ;
; 0.263 ; A374273_8:inst7|74273:inst|13 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.892      ;
; 0.265 ; A274273m:inst|74273:inst2|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.902      ;
; 0.270 ; A374273_8:inst7|74273:inst|19 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.899      ;
; 0.270 ; A374273_8:inst7|74273:inst|16 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.899      ;
; 0.270 ; A374273_8:inst7|74273:inst|14 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.899      ;
; 0.271 ; A374273_8:inst7|74273:inst|12 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.402      ; 0.900      ;
; 0.288 ; A274273m:inst|74273:inst2|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.925      ;
; 0.307 ; A274273m:inst|74273:inst1|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.944      ;
; 0.314 ; A274273m:inst|74273:inst1|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.951      ;
; 0.317 ; A274273m:inst|74273:inst1|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.954      ;
; 0.317 ; A274273m:inst|74273:inst2|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.410      ; 0.954      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'outclock'                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
; 2.256 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; inclock      ; outclock    ; 0.000        ; 0.059      ; 2.514      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'outclock'                                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; outclock ; Rise       ; outclock                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~input|o                                                                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~inputclkctrl|inclk[0]                                                     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~inputclkctrl|outclk                                                       ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                        ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~input|i                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~input|i                                                                   ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                        ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~inputclkctrl|inclk[0]                                                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~inputclkctrl|outclk                                                       ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~input|o                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk       ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|12|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|13|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|14|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|15|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|16|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|17|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|18|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|19|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|12|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|13|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|14|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|15|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|16|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|17|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|18|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|19|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|12|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|13|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|14|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|15|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|16|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|17|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|18|clk             ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|19|clk             ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inclock'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; inclock ; Rise       ; inclock                                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.109  ; 0.339        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.109  ; 0.339        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.109  ; 0.339        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~input|o                                                                                            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~inputclkctrl|inclk[0]                                                                              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~inputclkctrl|outclk                                                                                ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.415  ; 0.645        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.417  ; 0.647        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.417  ; 0.647        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~input|i                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~input|i                                                                                            ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~inputclkctrl|inclk[0]                                                                              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~inputclkctrl|outclk                                                                                ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~input|o                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; CLK        ; 2.043 ; 2.521 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; 1.838 ; 2.309 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; 1.893 ; 2.321 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; 1.908 ; 2.335 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; 1.527 ; 1.964 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; 1.743 ; 2.200 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; 1.882 ; 2.319 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; 1.856 ; 2.348 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; 2.043 ; 2.521 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; 2.075 ; 2.578 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; 2.011 ; 2.495 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; 2.009 ; 2.507 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; 1.909 ; 2.389 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; 1.883 ; 2.320 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; 1.859 ; 2.306 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; 2.006 ; 2.464 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; 1.529 ; 1.971 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; 2.075 ; 2.578 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; 1.899 ; 2.374 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; 1.981 ; 2.434 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; 1.541 ; 1.983 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; 1.913 ; 2.356 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; 2.067 ; 2.570 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; 2.066 ; 2.565 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; 1.510 ; 1.944 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; 1.882 ; 2.315 ; Rise       ; CLK             ;
; wren        ; inclock    ; 1.597 ; 1.992 ; Rise       ; inclock         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; addr[*]     ; CLK        ; -1.130 ; -1.546 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; -1.428 ; -1.877 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; -1.493 ; -1.910 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; -1.500 ; -1.904 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; -1.130 ; -1.546 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; -1.336 ; -1.772 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; -1.471 ; -1.887 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; -1.444 ; -1.913 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; -1.635 ; -2.100 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; -1.112 ; -1.525 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; -1.605 ; -2.076 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; -1.591 ; -2.066 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; -1.496 ; -1.953 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; -1.475 ; -1.889 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; -1.449 ; -1.874 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; -1.594 ; -2.028 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; -1.131 ; -1.551 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; -1.667 ; -2.156 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; -1.487 ; -1.939 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; -1.576 ; -2.018 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; -1.144 ; -1.565 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; -1.504 ; -1.923 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; -1.648 ; -2.128 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; -1.658 ; -2.143 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; -1.112 ; -1.525 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; -1.482 ; -1.904 ; Rise       ; CLK             ;
; wren        ; inclock    ; -1.182 ; -1.569 ; Rise       ; inclock         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 7.866 ; 7.855 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 7.473 ; 7.458 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 7.150 ; 7.078 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 6.649 ; 6.565 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 7.241 ; 7.211 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 7.044 ; 6.948 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 7.866 ; 7.855 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 7.351 ; 7.327 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 7.185 ; 7.116 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 6.851 ; 6.768 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 6.549 ; 6.452 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 7.215 ; 7.188 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 7.237 ; 7.176 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 6.848 ; 6.776 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 7.065 ; 6.985 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 7.020 ; 6.900 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 6.849 ; 6.738 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 6.355 ; 6.257 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 7.242 ; 7.223 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 6.924 ; 6.849 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 6.452 ; 6.366 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 7.021 ; 6.987 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 6.831 ; 6.734 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 7.618 ; 7.604 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 7.126 ; 7.098 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 6.956 ; 6.885 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 6.645 ; 6.561 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 6.355 ; 6.257 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 6.994 ; 6.963 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 7.013 ; 6.952 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 6.642 ; 6.567 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 6.852 ; 6.770 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 6.803 ; 6.683 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 6.639 ; 6.528 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 4.503 ; 4.346 ; 4.684 ; 4.527 ;
; GN         ; dataOut[1]  ; 4.781 ; 4.623 ; 4.870 ; 4.712 ;
; GN         ; dataOut[2]  ; 4.924 ; 4.767 ; 5.040 ; 4.883 ;
; GN         ; dataOut[3]  ; 4.261 ; 4.104 ; 4.434 ; 4.277 ;
; GN         ; dataOut[4]  ; 4.722 ; 4.565 ; 4.836 ; 4.679 ;
; GN         ; dataOut[5]  ; 4.892 ; 4.770 ; 4.986 ; 4.864 ;
; GN         ; dataOut[6]  ; 4.261 ; 4.104 ; 4.434 ; 4.277 ;
; GN         ; dataOut[7]  ; 4.781 ; 4.623 ; 4.870 ; 4.712 ;
; GN         ; dataOut[8]  ; 4.676 ; 4.519 ; 4.796 ; 4.639 ;
; GN         ; dataOut[9]  ; 4.924 ; 4.767 ; 5.040 ; 4.883 ;
; GN         ; dataOut[10] ; 4.503 ; 4.346 ; 4.684 ; 4.527 ;
; GN         ; dataOut[11] ; 4.765 ; 4.643 ; 4.885 ; 4.763 ;
; GN         ; dataOut[12] ; 4.676 ; 4.519 ; 4.796 ; 4.639 ;
; GN         ; dataOut[13] ; 4.685 ; 4.528 ; 4.806 ; 4.649 ;
; GN         ; dataOut[14] ; 4.637 ; 4.489 ; 4.751 ; 4.603 ;
; GN         ; dataOut[15] ; 4.746 ; 4.598 ; 4.833 ; 4.685 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 4.334 ; 4.177 ; 4.514 ; 4.357 ;
; GN         ; dataOut[1]  ; 4.629 ; 4.471 ; 4.721 ; 4.563 ;
; GN         ; dataOut[2]  ; 4.738 ; 4.581 ; 4.855 ; 4.698 ;
; GN         ; dataOut[3]  ; 4.101 ; 3.944 ; 4.274 ; 4.117 ;
; GN         ; dataOut[4]  ; 4.544 ; 4.387 ; 4.660 ; 4.503 ;
; GN         ; dataOut[5]  ; 4.742 ; 4.620 ; 4.839 ; 4.717 ;
; GN         ; dataOut[6]  ; 4.101 ; 3.944 ; 4.274 ; 4.117 ;
; GN         ; dataOut[7]  ; 4.629 ; 4.471 ; 4.721 ; 4.563 ;
; GN         ; dataOut[8]  ; 4.499 ; 4.342 ; 4.621 ; 4.464 ;
; GN         ; dataOut[9]  ; 4.738 ; 4.581 ; 4.855 ; 4.698 ;
; GN         ; dataOut[10] ; 4.334 ; 4.177 ; 4.514 ; 4.357 ;
; GN         ; dataOut[11] ; 4.620 ; 4.498 ; 4.742 ; 4.620 ;
; GN         ; dataOut[12] ; 4.499 ; 4.342 ; 4.621 ; 4.464 ;
; GN         ; dataOut[13] ; 4.508 ; 4.351 ; 4.631 ; 4.474 ;
; GN         ; dataOut[14] ; 4.459 ; 4.311 ; 4.574 ; 4.426 ;
; GN         ; dataOut[15] ; 4.563 ; 4.415 ; 4.653 ; 4.505 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; outclock ; -1.552 ; -24.832        ;
; inclock  ; 0.240  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; inclock  ; 0.238 ; 0.000          ;
; outclock ; 2.021 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; outclock ; -3.000 ; -37.784                      ;
; CLK      ; -3.000 ; -27.000                      ;
; inclock  ; -3.000 ; -9.522                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'outclock'                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
; -1.552 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; inclock      ; outclock    ; 1.000        ; -0.117     ; 2.353      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inclock'                                                                                                                                                                                    ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; A274273m:inst|74273:inst2|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.949      ;
; 0.243 ; A274273m:inst|74273:inst1|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.946      ;
; 0.244 ; A274273m:inst|74273:inst1|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.945      ;
; 0.251 ; A274273m:inst|74273:inst1|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.938      ;
; 0.273 ; A274273m:inst|74273:inst2|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.916      ;
; 0.276 ; A374273_8:inst7|74273:inst|12 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.905      ;
; 0.280 ; A374273_8:inst7|74273:inst|16 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.901      ;
; 0.280 ; A374273_8:inst7|74273:inst|14 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.901      ;
; 0.284 ; A374273_8:inst7|74273:inst|15 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.897      ;
; 0.284 ; A374273_8:inst7|74273:inst|13 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.897      ;
; 0.286 ; A374273_8:inst7|74273:inst|19 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.895      ;
; 0.291 ; A274273m:inst|74273:inst2|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.898      ;
; 0.297 ; A274273m:inst|74273:inst2|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.888      ;
; 0.298 ; A274273m:inst|74273:inst2|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.887      ;
; 0.298 ; A274273m:inst|74273:inst2|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.891      ;
; 0.300 ; A274273m:inst|74273:inst1|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.189      ; 0.889      ;
; 0.301 ; A274273m:inst|74273:inst1|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.884      ;
; 0.301 ; A274273m:inst|74273:inst2|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.884      ;
; 0.306 ; A374273_8:inst7|74273:inst|18 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.875      ;
; 0.307 ; A274273m:inst|74273:inst1|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.878      ;
; 0.307 ; A274273m:inst|74273:inst1|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.878      ;
; 0.308 ; A374273_8:inst7|74273:inst|17 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.181      ; 0.873      ;
; 0.310 ; A274273m:inst|74273:inst1|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.875      ;
; 0.310 ; A274273m:inst|74273:inst2|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.185      ; 0.875      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inclock'                                                                                                                                                                                     ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; A374273_8:inst7|74273:inst|17 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.807      ;
; 0.240 ; A274273m:inst|74273:inst1|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.813      ;
; 0.241 ; A374273_8:inst7|74273:inst|18 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.810      ;
; 0.244 ; A274273m:inst|74273:inst1|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.817      ;
; 0.245 ; A274273m:inst|74273:inst1|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.822      ;
; 0.246 ; A274273m:inst|74273:inst2|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.819      ;
; 0.247 ; A274273m:inst|74273:inst2|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.820      ;
; 0.248 ; A274273m:inst|74273:inst1|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.821      ;
; 0.248 ; A274273m:inst|74273:inst2|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.821      ;
; 0.248 ; A274273m:inst|74273:inst2|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.825      ;
; 0.250 ; A274273m:inst|74273:inst1|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.823      ;
; 0.250 ; A274273m:inst|74273:inst2|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.364      ; 0.823      ;
; 0.256 ; A274273m:inst|74273:inst2|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.833      ;
; 0.258 ; A374273_8:inst7|74273:inst|15 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.827      ;
; 0.260 ; A374273_8:inst7|74273:inst|13 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.829      ;
; 0.265 ; A374273_8:inst7|74273:inst|19 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.834      ;
; 0.265 ; A374273_8:inst7|74273:inst|16 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.834      ;
; 0.265 ; A374273_8:inst7|74273:inst|12 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.834      ;
; 0.266 ; A374273_8:inst7|74273:inst|14 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.360      ; 0.835      ;
; 0.275 ; A274273m:inst|74273:inst2|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.852      ;
; 0.293 ; A274273m:inst|74273:inst1|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.870      ;
; 0.299 ; A274273m:inst|74273:inst1|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.876      ;
; 0.302 ; A274273m:inst|74273:inst1|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.879      ;
; 0.302 ; A274273m:inst|74273:inst2|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.368      ; 0.879      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'outclock'                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
; 2.021 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; inclock      ; outclock    ; 0.000        ; 0.057      ; 2.260      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'outclock'                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; outclock ; Rise       ; outclock                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.124  ; 0.354        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~input|o                                                                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~inputclkctrl|inclk[0]                                                     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~inputclkctrl|outclk                                                       ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                        ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.413  ; 0.643        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~input|i                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~input|i                                                                   ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                        ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~inputclkctrl|inclk[0]                                                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~inputclkctrl|outclk                                                       ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~input|o                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk       ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|12|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|13|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|14|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|15|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|16|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|17|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|18|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|19|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|12|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|13|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|14|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|15|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|16|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|17|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|18|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|19|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|12|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|13|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|14|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|15|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|16|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|17|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|18|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|19|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inclock'                                                                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; inclock ; Rise       ; inclock                                                                                                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.116  ; 0.346        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.118  ; 0.348        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~input|o                                                                                            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~inputclkctrl|inclk[0]                                                                              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~inputclkctrl|outclk                                                                                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.418  ; 0.648        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.420  ; 0.650        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.420  ; 0.650        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~input|i                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~input|i                                                                                            ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~inputclkctrl|inclk[0]                                                                              ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~inputclkctrl|outclk                                                                                ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~input|o                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; CLK        ; 1.764 ; 2.145 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; 1.584 ; 1.945 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; 1.629 ; 1.965 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; 1.643 ; 1.968 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; 1.301 ; 1.636 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; 1.497 ; 1.846 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; 1.626 ; 1.958 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; 1.601 ; 1.978 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; 1.764 ; 2.145 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; 1.802 ; 2.195 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; 1.741 ; 2.118 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; 1.741 ; 2.126 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; 1.652 ; 2.018 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; 1.632 ; 1.959 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; 1.600 ; 1.947 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; 1.744 ; 2.092 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; 1.297 ; 1.640 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; 1.802 ; 2.195 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; 1.643 ; 2.008 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; 1.703 ; 2.067 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; 1.317 ; 1.656 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; 1.653 ; 1.990 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; 1.799 ; 2.187 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; 1.789 ; 2.181 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; 1.280 ; 1.616 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; 1.621 ; 1.959 ; Rise       ; CLK             ;
; wren        ; inclock    ; 1.372 ; 1.694 ; Rise       ; inclock         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; addr[*]     ; CLK        ; -0.948 ; -1.270 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; -1.219 ; -1.566 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; -1.273 ; -1.601 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; -1.277 ; -1.589 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; -0.948 ; -1.270 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; -1.135 ; -1.471 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; -1.260 ; -1.579 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; -1.234 ; -1.596 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; -1.402 ; -1.772 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; -0.926 ; -1.249 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; -1.380 ; -1.747 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; -1.370 ; -1.739 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; -1.283 ; -1.635 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; -1.266 ; -1.581 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; -1.235 ; -1.568 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; -1.375 ; -1.709 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; -0.943 ; -1.273 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; -1.440 ; -1.822 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; -1.276 ; -1.626 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; -1.343 ; -1.698 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; -0.964 ; -1.289 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; -1.287 ; -1.610 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; -1.426 ; -1.799 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; -1.426 ; -1.808 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; -0.926 ; -1.249 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; -1.266 ; -1.596 ; Rise       ; CLK             ;
; wren        ; inclock    ; -0.995 ; -1.308 ; Rise       ; inclock         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 7.080 ; 7.011 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 6.720 ; 6.641 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 6.396 ; 6.313 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 5.965 ; 5.848 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 6.518 ; 6.424 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 6.326 ; 6.195 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 7.080 ; 7.011 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 6.610 ; 6.534 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 6.425 ; 6.353 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 6.141 ; 6.032 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 5.865 ; 5.745 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 6.484 ; 6.399 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 6.499 ; 6.384 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 6.146 ; 6.035 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 6.347 ; 6.225 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 6.283 ; 6.145 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 6.124 ; 5.998 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 5.689 ; 5.569 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 6.509 ; 6.429 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 6.192 ; 6.111 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 5.785 ; 5.668 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 6.316 ; 6.223 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 6.132 ; 6.003 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 6.857 ; 6.788 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 6.405 ; 6.329 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 6.220 ; 6.148 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 5.954 ; 5.845 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 5.689 ; 5.569 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 6.283 ; 6.197 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 6.299 ; 6.185 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 5.958 ; 5.848 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 6.153 ; 6.031 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 6.085 ; 5.950 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 5.933 ; 5.809 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 4.035 ; 3.875 ; 4.225 ; 4.065 ;
; GN         ; dataOut[1]  ; 4.252 ; 4.137 ; 4.365 ; 4.250 ;
; GN         ; dataOut[2]  ; 4.410 ; 4.250 ; 4.555 ; 4.395 ;
; GN         ; dataOut[3]  ; 3.816 ; 3.656 ; 3.990 ; 3.830 ;
; GN         ; dataOut[4]  ; 4.233 ; 4.073 ; 4.368 ; 4.208 ;
; GN         ; dataOut[5]  ; 4.380 ; 4.244 ; 4.497 ; 4.361 ;
; GN         ; dataOut[6]  ; 3.816 ; 3.656 ; 3.990 ; 3.830 ;
; GN         ; dataOut[7]  ; 4.252 ; 4.137 ; 4.365 ; 4.250 ;
; GN         ; dataOut[8]  ; 4.192 ; 4.032 ; 4.328 ; 4.168 ;
; GN         ; dataOut[9]  ; 4.410 ; 4.250 ; 4.555 ; 4.395 ;
; GN         ; dataOut[10] ; 4.035 ; 3.875 ; 4.225 ; 4.065 ;
; GN         ; dataOut[11] ; 4.266 ; 4.130 ; 4.411 ; 4.275 ;
; GN         ; dataOut[12] ; 4.192 ; 4.032 ; 4.328 ; 4.168 ;
; GN         ; dataOut[13] ; 4.201 ; 4.041 ; 4.338 ; 4.178 ;
; GN         ; dataOut[14] ; 4.128 ; 4.018 ; 4.263 ; 4.153 ;
; GN         ; dataOut[15] ; 4.226 ; 4.116 ; 4.342 ; 4.232 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 3.873 ; 3.713 ; 4.062 ; 3.902 ;
; GN         ; dataOut[1]  ; 4.111 ; 3.996 ; 4.225 ; 4.110 ;
; GN         ; dataOut[2]  ; 4.233 ; 4.073 ; 4.379 ; 4.219 ;
; GN         ; dataOut[3]  ; 3.663 ; 3.503 ; 3.837 ; 3.677 ;
; GN         ; dataOut[4]  ; 4.064 ; 3.904 ; 4.199 ; 4.039 ;
; GN         ; dataOut[5]  ; 4.240 ; 4.104 ; 4.359 ; 4.223 ;
; GN         ; dataOut[6]  ; 3.663 ; 3.503 ; 3.837 ; 3.677 ;
; GN         ; dataOut[7]  ; 4.111 ; 3.996 ; 4.225 ; 4.110 ;
; GN         ; dataOut[8]  ; 4.024 ; 3.864 ; 4.161 ; 4.001 ;
; GN         ; dataOut[9]  ; 4.233 ; 4.073 ; 4.379 ; 4.219 ;
; GN         ; dataOut[10] ; 3.873 ; 3.713 ; 4.062 ; 3.902 ;
; GN         ; dataOut[11] ; 4.130 ; 3.994 ; 4.276 ; 4.140 ;
; GN         ; dataOut[12] ; 4.024 ; 3.864 ; 4.161 ; 4.001 ;
; GN         ; dataOut[13] ; 4.032 ; 3.872 ; 4.170 ; 4.010 ;
; GN         ; dataOut[14] ; 3.959 ; 3.849 ; 4.094 ; 3.984 ;
; GN         ; dataOut[15] ; 4.053 ; 3.943 ; 4.170 ; 4.060 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; outclock ; -0.367 ; -5.872         ;
; inclock  ; 0.490  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; inclock  ; 0.093 ; 0.000          ;
; outclock ; 0.967 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLK      ; -3.000 ; -27.640                      ;
; outclock ; -3.000 ; -20.360                      ;
; inclock  ; -3.000 ; -6.265                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'outclock'                                                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
; -0.367 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; inclock      ; outclock    ; 1.000        ; -0.070     ; 1.232      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inclock'                                                                                                                                                                                    ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.490 ; A274273m:inst|74273:inst2|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.615      ;
; 0.491 ; A274273m:inst|74273:inst1|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.614      ;
; 0.493 ; A274273m:inst|74273:inst1|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.612      ;
; 0.498 ; A274273m:inst|74273:inst1|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.607      ;
; 0.510 ; A374273_8:inst7|74273:inst|12 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.589      ;
; 0.511 ; A374273_8:inst7|74273:inst|16 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.588      ;
; 0.511 ; A374273_8:inst7|74273:inst|14 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.588      ;
; 0.513 ; A274273m:inst|74273:inst2|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.592      ;
; 0.514 ; A374273_8:inst7|74273:inst|13 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.585      ;
; 0.518 ; A374273_8:inst7|74273:inst|15 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.581      ;
; 0.522 ; A374273_8:inst7|74273:inst|19 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.577      ;
; 0.522 ; A274273m:inst|74273:inst2|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.583      ;
; 0.528 ; A274273m:inst|74273:inst2|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.577      ;
; 0.530 ; A374273_8:inst7|74273:inst|18 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.569      ;
; 0.530 ; A274273m:inst|74273:inst1|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.116      ; 0.575      ;
; 0.530 ; A274273m:inst|74273:inst2|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.572      ;
; 0.531 ; A374273_8:inst7|74273:inst|17 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 1.000        ; 0.110      ; 0.568      ;
; 0.531 ; A274273m:inst|74273:inst1|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.571      ;
; 0.531 ; A274273m:inst|74273:inst2|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.571      ;
; 0.533 ; A274273m:inst|74273:inst2|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.569      ;
; 0.535 ; A274273m:inst|74273:inst1|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.567      ;
; 0.538 ; A274273m:inst|74273:inst1|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.564      ;
; 0.541 ; A274273m:inst|74273:inst1|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.561      ;
; 0.543 ; A274273m:inst|74273:inst2|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 1.000        ; 0.113      ; 0.559      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inclock'                                                                                                                                                                                     ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.093 ; A274273m:inst|74273:inst1|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.475      ;
; 0.095 ; A274273m:inst|74273:inst1|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.477      ;
; 0.096 ; A374273_8:inst7|74273:inst|17 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.476      ;
; 0.096 ; A274273m:inst|74273:inst2|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.478      ;
; 0.096 ; A274273m:inst|74273:inst2|16  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.478      ;
; 0.097 ; A374273_8:inst7|74273:inst|18 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.477      ;
; 0.098 ; A274273m:inst|74273:inst2|19  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.480      ;
; 0.098 ; A274273m:inst|74273:inst2|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.480      ;
; 0.099 ; A274273m:inst|74273:inst1|14  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.481      ;
; 0.099 ; A274273m:inst|74273:inst1|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.238      ; 0.481      ;
; 0.103 ; A274273m:inst|74273:inst1|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.488      ;
; 0.105 ; A374273_8:inst7|74273:inst|15 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.485      ;
; 0.105 ; A274273m:inst|74273:inst2|12  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.490      ;
; 0.106 ; A374273_8:inst7|74273:inst|13 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.486      ;
; 0.108 ; A374273_8:inst7|74273:inst|12 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.488      ;
; 0.109 ; A374273_8:inst7|74273:inst|19 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.489      ;
; 0.109 ; A374273_8:inst7|74273:inst|16 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.489      ;
; 0.109 ; A374273_8:inst7|74273:inst|14 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; inclock     ; 0.000        ; 0.236      ; 0.489      ;
; 0.110 ; A274273m:inst|74273:inst2|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.495      ;
; 0.123 ; A274273m:inst|74273:inst2|15  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.508      ;
; 0.133 ; A274273m:inst|74273:inst1|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.518      ;
; 0.137 ; A274273m:inst|74273:inst1|13  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.522      ;
; 0.139 ; A274273m:inst|74273:inst1|17  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.524      ;
; 0.140 ; A274273m:inst|74273:inst2|18  ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK          ; inclock     ; 0.000        ; 0.241      ; 0.525      ;
+-------+-------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'outclock'                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
; 0.967 ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; inclock      ; outclock    ; 0.000        ; 0.054      ; 1.151      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|18 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|19 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk       ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|12|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|13|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|14|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|15|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|16|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|17|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|18|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst|19|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|12|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|14|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|16|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|19|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|14|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|16|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|17|clk             ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|19|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|13|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|15|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|17|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst1|18|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|12|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|13|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|15|clk             ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|inst2|18|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                   ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|13  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|15  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|17  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|18  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|12  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|13  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|15  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|18  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|12  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|14  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|16  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst1|19  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|14  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|16  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|17  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A274273m:inst|74273:inst2|19  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|12 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|13 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|14 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|15 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|16 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; A374273_8:inst7|74273:inst|17 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'outclock'                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; outclock ; Rise       ; outclock                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -0.085 ; 0.145        ; 0.230          ; Low Pulse Width  ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~input|o                                                                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~inputclkctrl|inclk[0]                                                     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~inputclkctrl|outclk                                                       ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~input|i                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; outclock ; Rise       ; outclock~input|i                                                                   ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.621  ; 0.851        ; 0.230          ; High Pulse Width ; outclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                        ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~inputclkctrl|inclk[0]                                                     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~inputclkctrl|outclk                                                       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; outclock ; Rise       ; outclock~input|o                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inclock'                                                                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; inclock ; Rise       ; inclock                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.089 ; 0.141        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.089 ; 0.141        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.087 ; 0.143        ; 0.230          ; Low Pulse Width  ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~input|o                                                                                            ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~inputclkctrl|inclk[0]                                                                              ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~inputclkctrl|outclk                                                                                ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~input|i                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; inclock ; Rise       ; inclock~input|i                                                                                            ;
; 0.624  ; 0.854        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.624  ; 0.854        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.624  ; 0.854        ; 0.230          ; High Pulse Width ; inclock ; Rise       ; RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~inputclkctrl|inclk[0]                                                                              ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~inputclkctrl|outclk                                                                                ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; inclock ; Rise       ; inclock~input|o                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; CLK        ; 1.136 ; 1.751 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; 1.017 ; 1.637 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; 1.046 ; 1.622 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; 1.040 ; 1.640 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; 0.848 ; 1.426 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; 0.955 ; 1.567 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; 1.056 ; 1.659 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; 1.031 ; 1.658 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; 1.136 ; 1.751 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; 1.184 ; 1.836 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; 1.103 ; 1.720 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; 1.126 ; 1.774 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; 1.059 ; 1.692 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; 1.044 ; 1.645 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; 1.038 ; 1.648 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; 1.125 ; 1.740 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; 0.832 ; 1.418 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; 1.162 ; 1.792 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; 1.071 ; 1.693 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; 1.079 ; 1.683 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; 0.858 ; 1.443 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; 1.051 ; 1.659 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; 1.184 ; 1.836 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; 1.144 ; 1.775 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; 0.817 ; 1.399 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; 1.035 ; 1.619 ; Rise       ; CLK             ;
; wren        ; inclock    ; 0.915 ; 1.468 ; Rise       ; inclock         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; addr[*]     ; CLK        ; -0.623 ; -1.186 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; -0.785 ; -1.389 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; -0.818 ; -1.387 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; -0.808 ; -1.392 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; -0.623 ; -1.186 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; -0.725 ; -1.321 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; -0.823 ; -1.411 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; -0.797 ; -1.408 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; -0.903 ; -1.509 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; -0.592 ; -1.159 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; -0.872 ; -1.480 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; -0.889 ; -1.521 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; -0.825 ; -1.441 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; -0.811 ; -1.396 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; -0.806 ; -1.400 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; -0.889 ; -1.488 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; -0.607 ; -1.178 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; -0.929 ; -1.549 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; -0.837 ; -1.443 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; -0.848 ; -1.444 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; -0.633 ; -1.204 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; -0.817 ; -1.410 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; -0.946 ; -1.580 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; -0.911 ; -1.533 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; -0.592 ; -1.159 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; -0.808 ; -1.383 ; Rise       ; CLK             ;
; wren        ; inclock    ; -0.667 ; -1.216 ; Rise       ; inclock         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 4.719 ; 4.838 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 4.389 ; 4.525 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 4.202 ; 4.281 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 3.924 ; 3.975 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 4.272 ; 4.389 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 4.154 ; 4.223 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 4.719 ; 4.838 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 4.333 ; 4.464 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 4.225 ; 4.321 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 4.037 ; 4.109 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 3.861 ; 3.905 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 4.255 ; 4.371 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 4.314 ; 4.359 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 4.034 ; 4.109 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 4.166 ; 4.248 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 4.100 ; 4.150 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 4.008 ; 4.053 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 3.741 ; 3.783 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 4.247 ; 4.378 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 4.063 ; 4.138 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 3.801 ; 3.850 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 4.137 ; 4.248 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 4.022 ; 4.089 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 4.567 ; 4.680 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 4.195 ; 4.320 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 4.085 ; 4.176 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 3.909 ; 3.978 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 3.741 ; 3.783 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 4.118 ; 4.229 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 4.178 ; 4.220 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 3.906 ; 3.978 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 4.035 ; 4.113 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 3.967 ; 4.015 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 3.879 ; 3.921 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 2.713 ; 2.673 ; 3.025 ; 2.985 ;
; GN         ; dataOut[1]  ; 2.904 ; 2.861 ; 3.164 ; 3.121 ;
; GN         ; dataOut[2]  ; 2.976 ; 2.936 ; 3.240 ; 3.200 ;
; GN         ; dataOut[3]  ; 2.561 ; 2.521 ; 2.896 ; 2.856 ;
; GN         ; dataOut[4]  ; 2.861 ; 2.821 ; 3.143 ; 3.103 ;
; GN         ; dataOut[5]  ; 3.036 ; 2.954 ; 3.303 ; 3.221 ;
; GN         ; dataOut[6]  ; 2.561 ; 2.521 ; 2.896 ; 2.856 ;
; GN         ; dataOut[7]  ; 2.904 ; 2.861 ; 3.164 ; 3.121 ;
; GN         ; dataOut[8]  ; 2.825 ; 2.785 ; 3.110 ; 3.070 ;
; GN         ; dataOut[9]  ; 2.976 ; 2.936 ; 3.240 ; 3.200 ;
; GN         ; dataOut[10] ; 2.713 ; 2.673 ; 3.025 ; 2.985 ;
; GN         ; dataOut[11] ; 2.952 ; 2.870 ; 3.232 ; 3.150 ;
; GN         ; dataOut[12] ; 2.825 ; 2.785 ; 3.110 ; 3.070 ;
; GN         ; dataOut[13] ; 2.829 ; 2.789 ; 3.115 ; 3.075 ;
; GN         ; dataOut[14] ; 2.810 ; 2.765 ; 3.091 ; 3.046 ;
; GN         ; dataOut[15] ; 2.880 ; 2.835 ; 3.149 ; 3.104 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 2.620 ; 2.580 ; 2.935 ; 2.895 ;
; GN         ; dataOut[1]  ; 2.816 ; 2.773 ; 3.080 ; 3.037 ;
; GN         ; dataOut[2]  ; 2.872 ; 2.832 ; 3.141 ; 3.101 ;
; GN         ; dataOut[3]  ; 2.475 ; 2.435 ; 2.810 ; 2.770 ;
; GN         ; dataOut[4]  ; 2.762 ; 2.722 ; 3.048 ; 3.008 ;
; GN         ; dataOut[5]  ; 2.948 ; 2.866 ; 3.220 ; 3.138 ;
; GN         ; dataOut[6]  ; 2.475 ; 2.435 ; 2.810 ; 2.770 ;
; GN         ; dataOut[7]  ; 2.816 ; 2.773 ; 3.080 ; 3.037 ;
; GN         ; dataOut[8]  ; 2.727 ; 2.687 ; 3.016 ; 2.976 ;
; GN         ; dataOut[9]  ; 2.872 ; 2.832 ; 3.141 ; 3.101 ;
; GN         ; dataOut[10] ; 2.620 ; 2.580 ; 2.935 ; 2.895 ;
; GN         ; dataOut[11] ; 2.867 ; 2.785 ; 3.152 ; 3.070 ;
; GN         ; dataOut[12] ; 2.727 ; 2.687 ; 3.016 ; 2.976 ;
; GN         ; dataOut[13] ; 2.731 ; 2.691 ; 3.021 ; 2.981 ;
; GN         ; dataOut[14] ; 2.711 ; 2.666 ; 2.996 ; 2.951 ;
; GN         ; dataOut[15] ; 2.778 ; 2.733 ; 3.051 ; 3.006 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.837  ; 0.093 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  inclock         ; 0.176   ; 0.093 ; N/A      ; N/A     ; -3.000              ;
;  outclock        ; -1.837  ; 0.967 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -29.392 ; 0.0   ; 0.0      ; 0.0     ; -74.306             ;
;  CLK             ; N/A     ; N/A   ; N/A      ; N/A     ; -27.640             ;
;  inclock         ; 0.000   ; 0.000 ; N/A      ; N/A     ; -9.522              ;
;  outclock        ; -29.392 ; 0.000 ; N/A      ; N/A     ; -37.784             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; addr[*]     ; CLK        ; 2.043 ; 2.521 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; 1.838 ; 2.309 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; 1.893 ; 2.321 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; 1.908 ; 2.335 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; 1.527 ; 1.964 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; 1.743 ; 2.200 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; 1.882 ; 2.319 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; 1.856 ; 2.348 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; 2.043 ; 2.521 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; 2.075 ; 2.578 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; 2.011 ; 2.495 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; 2.009 ; 2.507 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; 1.909 ; 2.389 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; 1.883 ; 2.320 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; 1.859 ; 2.306 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; 2.006 ; 2.464 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; 1.529 ; 1.971 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; 2.075 ; 2.578 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; 1.899 ; 2.374 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; 1.981 ; 2.434 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; 1.541 ; 1.983 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; 1.913 ; 2.356 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; 2.067 ; 2.570 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; 2.066 ; 2.565 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; 1.510 ; 1.944 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; 1.882 ; 2.315 ; Rise       ; CLK             ;
; wren        ; inclock    ; 1.597 ; 1.992 ; Rise       ; inclock         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; addr[*]     ; CLK        ; -0.623 ; -1.186 ; Rise       ; CLK             ;
;  addr[0]    ; CLK        ; -0.785 ; -1.389 ; Rise       ; CLK             ;
;  addr[1]    ; CLK        ; -0.818 ; -1.387 ; Rise       ; CLK             ;
;  addr[2]    ; CLK        ; -0.808 ; -1.392 ; Rise       ; CLK             ;
;  addr[3]    ; CLK        ; -0.623 ; -1.186 ; Rise       ; CLK             ;
;  addr[4]    ; CLK        ; -0.725 ; -1.321 ; Rise       ; CLK             ;
;  addr[5]    ; CLK        ; -0.823 ; -1.411 ; Rise       ; CLK             ;
;  addr[6]    ; CLK        ; -0.797 ; -1.408 ; Rise       ; CLK             ;
;  addr[7]    ; CLK        ; -0.903 ; -1.509 ; Rise       ; CLK             ;
; dataIn[*]   ; CLK        ; -0.592 ; -1.159 ; Rise       ; CLK             ;
;  dataIn[0]  ; CLK        ; -0.872 ; -1.480 ; Rise       ; CLK             ;
;  dataIn[1]  ; CLK        ; -0.889 ; -1.521 ; Rise       ; CLK             ;
;  dataIn[2]  ; CLK        ; -0.825 ; -1.441 ; Rise       ; CLK             ;
;  dataIn[3]  ; CLK        ; -0.811 ; -1.396 ; Rise       ; CLK             ;
;  dataIn[4]  ; CLK        ; -0.806 ; -1.400 ; Rise       ; CLK             ;
;  dataIn[5]  ; CLK        ; -0.889 ; -1.488 ; Rise       ; CLK             ;
;  dataIn[6]  ; CLK        ; -0.607 ; -1.178 ; Rise       ; CLK             ;
;  dataIn[7]  ; CLK        ; -0.929 ; -1.549 ; Rise       ; CLK             ;
;  dataIn[8]  ; CLK        ; -0.837 ; -1.443 ; Rise       ; CLK             ;
;  dataIn[9]  ; CLK        ; -0.848 ; -1.444 ; Rise       ; CLK             ;
;  dataIn[10] ; CLK        ; -0.633 ; -1.204 ; Rise       ; CLK             ;
;  dataIn[11] ; CLK        ; -0.817 ; -1.410 ; Rise       ; CLK             ;
;  dataIn[12] ; CLK        ; -0.946 ; -1.580 ; Rise       ; CLK             ;
;  dataIn[13] ; CLK        ; -0.911 ; -1.533 ; Rise       ; CLK             ;
;  dataIn[14] ; CLK        ; -0.592 ; -1.159 ; Rise       ; CLK             ;
;  dataIn[15] ; CLK        ; -0.808 ; -1.383 ; Rise       ; CLK             ;
; wren        ; inclock    ; -0.667 ; -1.216 ; Rise       ; inclock         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 7.866 ; 7.855 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 7.473 ; 7.458 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 7.150 ; 7.078 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 6.649 ; 6.565 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 7.241 ; 7.211 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 7.044 ; 6.948 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 7.866 ; 7.855 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 7.351 ; 7.327 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 7.185 ; 7.116 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 6.851 ; 6.768 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 6.549 ; 6.452 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 7.215 ; 7.188 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 7.237 ; 7.176 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 6.848 ; 6.776 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 7.065 ; 6.985 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 7.020 ; 6.900 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 6.849 ; 6.738 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataOut[*]   ; outclock   ; 3.741 ; 3.783 ; Rise       ; outclock        ;
;  dataOut[0]  ; outclock   ; 4.247 ; 4.378 ; Rise       ; outclock        ;
;  dataOut[1]  ; outclock   ; 4.063 ; 4.138 ; Rise       ; outclock        ;
;  dataOut[2]  ; outclock   ; 3.801 ; 3.850 ; Rise       ; outclock        ;
;  dataOut[3]  ; outclock   ; 4.137 ; 4.248 ; Rise       ; outclock        ;
;  dataOut[4]  ; outclock   ; 4.022 ; 4.089 ; Rise       ; outclock        ;
;  dataOut[5]  ; outclock   ; 4.567 ; 4.680 ; Rise       ; outclock        ;
;  dataOut[6]  ; outclock   ; 4.195 ; 4.320 ; Rise       ; outclock        ;
;  dataOut[7]  ; outclock   ; 4.085 ; 4.176 ; Rise       ; outclock        ;
;  dataOut[8]  ; outclock   ; 3.909 ; 3.978 ; Rise       ; outclock        ;
;  dataOut[9]  ; outclock   ; 3.741 ; 3.783 ; Rise       ; outclock        ;
;  dataOut[10] ; outclock   ; 4.118 ; 4.229 ; Rise       ; outclock        ;
;  dataOut[11] ; outclock   ; 4.178 ; 4.220 ; Rise       ; outclock        ;
;  dataOut[12] ; outclock   ; 3.906 ; 3.978 ; Rise       ; outclock        ;
;  dataOut[13] ; outclock   ; 4.035 ; 4.113 ; Rise       ; outclock        ;
;  dataOut[14] ; outclock   ; 3.967 ; 4.015 ; Rise       ; outclock        ;
;  dataOut[15] ; outclock   ; 3.879 ; 3.921 ; Rise       ; outclock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 4.503 ; 4.346 ; 4.684 ; 4.527 ;
; GN         ; dataOut[1]  ; 4.781 ; 4.623 ; 4.870 ; 4.712 ;
; GN         ; dataOut[2]  ; 4.924 ; 4.767 ; 5.040 ; 4.883 ;
; GN         ; dataOut[3]  ; 4.261 ; 4.104 ; 4.434 ; 4.277 ;
; GN         ; dataOut[4]  ; 4.722 ; 4.565 ; 4.836 ; 4.679 ;
; GN         ; dataOut[5]  ; 4.892 ; 4.770 ; 4.986 ; 4.864 ;
; GN         ; dataOut[6]  ; 4.261 ; 4.104 ; 4.434 ; 4.277 ;
; GN         ; dataOut[7]  ; 4.781 ; 4.623 ; 4.870 ; 4.712 ;
; GN         ; dataOut[8]  ; 4.676 ; 4.519 ; 4.796 ; 4.639 ;
; GN         ; dataOut[9]  ; 4.924 ; 4.767 ; 5.040 ; 4.883 ;
; GN         ; dataOut[10] ; 4.503 ; 4.346 ; 4.684 ; 4.527 ;
; GN         ; dataOut[11] ; 4.765 ; 4.643 ; 4.885 ; 4.763 ;
; GN         ; dataOut[12] ; 4.676 ; 4.519 ; 4.796 ; 4.639 ;
; GN         ; dataOut[13] ; 4.685 ; 4.528 ; 4.806 ; 4.649 ;
; GN         ; dataOut[14] ; 4.637 ; 4.489 ; 4.751 ; 4.603 ;
; GN         ; dataOut[15] ; 4.746 ; 4.598 ; 4.833 ; 4.685 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; GN         ; dataOut[0]  ; 2.620 ; 2.580 ; 2.935 ; 2.895 ;
; GN         ; dataOut[1]  ; 2.816 ; 2.773 ; 3.080 ; 3.037 ;
; GN         ; dataOut[2]  ; 2.872 ; 2.832 ; 3.141 ; 3.101 ;
; GN         ; dataOut[3]  ; 2.475 ; 2.435 ; 2.810 ; 2.770 ;
; GN         ; dataOut[4]  ; 2.762 ; 2.722 ; 3.048 ; 3.008 ;
; GN         ; dataOut[5]  ; 2.948 ; 2.866 ; 3.220 ; 3.138 ;
; GN         ; dataOut[6]  ; 2.475 ; 2.435 ; 2.810 ; 2.770 ;
; GN         ; dataOut[7]  ; 2.816 ; 2.773 ; 3.080 ; 3.037 ;
; GN         ; dataOut[8]  ; 2.727 ; 2.687 ; 3.016 ; 2.976 ;
; GN         ; dataOut[9]  ; 2.872 ; 2.832 ; 3.141 ; 3.101 ;
; GN         ; dataOut[10] ; 2.620 ; 2.580 ; 2.935 ; 2.895 ;
; GN         ; dataOut[11] ; 2.867 ; 2.785 ; 3.152 ; 3.070 ;
; GN         ; dataOut[12] ; 2.727 ; 2.687 ; 3.016 ; 2.976 ;
; GN         ; dataOut[13] ; 2.731 ; 2.691 ; 3.021 ; 2.981 ;
; GN         ; dataOut[14] ; 2.711 ; 2.666 ; 2.996 ; 2.951 ;
; GN         ; dataOut[15] ; 2.778 ; 2.733 ; 3.051 ; 3.006 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dataOut[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataOut[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; GN             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wren           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; inclock        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; outclock       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[15]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[14]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[13]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[12]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[11]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[10]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[9]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[8]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[7]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[6]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[5]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dataOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; dataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; dataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; dataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; dataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dataOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; dataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; dataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataOut[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dataOut[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; dataOut[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; dataOut[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dataOut[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; inclock  ; 24       ; 0        ; 0        ; 0        ;
; inclock    ; outclock ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; inclock  ; 24       ; 0        ; 0        ; 0        ;
; inclock    ; outclock ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File RAM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE RAM.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 23 16:20:47 2017
Info: Command: quartus_sta A3 -c A3
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name outclock outclock
    Info (332105): create_clock -period 1.000 -name inclock inclock
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.837
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.837       -29.392 outclock 
    Info (332119):     0.176         0.000 inclock 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 inclock 
    Info (332119):     2.256         0.000 outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.784 outclock 
    Info (332119):    -3.000       -27.000 CLK 
    Info (332119):    -3.000        -9.522 inclock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.552       -24.832 outclock 
    Info (332119):     0.240         0.000 inclock 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 inclock 
    Info (332119):     2.021         0.000 outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.784 outclock 
    Info (332119):    -3.000       -27.000 CLK 
    Info (332119):    -3.000        -9.522 inclock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.367
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.367        -5.872 outclock 
    Info (332119):     0.490         0.000 inclock 
Info (332146): Worst-case hold slack is 0.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.093         0.000 inclock 
    Info (332119):     0.967         0.000 outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.640 CLK 
    Info (332119):    -3.000       -20.360 outclock 
    Info (332119):    -3.000        -6.265 inclock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 518 megabytes
    Info: Processing ended: Thu Nov 23 16:20:50 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


