## This file is a general .xdc for the ARTY Z7-20 Rev.B
## To use it in a project:
## - uncomment the lines corresponding to used pins
## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## Clock Signal
set_property -dict {PACKAGE_PIN H16 IOSTANDARD LVCMOS33} [get_ports clk]
create_clock -period 8.000 -name sys_clk_pin -waveform {0.000 4.000} -add [get_ports clk]

## Switches
set_property -dict { PACKAGE_PIN M20    IOSTANDARD LVCMOS33 } [get_ports { sw0 }]; #IO_L7N_T1_AD2N_35 Sch=SW0
#set_property -dict { PACKAGE_PIN M19    IOSTANDARD LVCMOS33 } [get_ports { sw[1] }]; #IO_L7P_T1_AD2P_35 Sch=SW1

## RGB LEDs
#set_property -dict { PACKAGE_PIN L15    IOSTANDARD LVCMOS33 } [get_ports { led4_b }]; #IO_L22N_T3_AD7P_35 Sch=LED4_B
#set_property -dict { PACKAGE_PIN G17    IOSTANDARD LVCMOS33 } [get_ports { led4_g }]; #IO_L16P_T2_35 Sch=LED4_G
#set_property -dict { PACKAGE_PIN N15    IOSTANDARD LVCMOS33 } [get_ports { led4_r }]; #IO_L21P_T3_DQS_AD14P_35 Sch=LED4_R
#set_property -dict { PACKAGE_PIN G14    IOSTANDARD LVCMOS33 } [get_ports { led5_b }]; #IO_0_35 Sch=LED5_B
#set_property -dict { PACKAGE_PIN L14    IOSTANDARD LVCMOS33 } [get_ports { led5_g }]; #IO_L22P_T3_AD7P_35 Sch=LED5_G
#set_property -dict { PACKAGE_PIN M15    IOSTANDARD LVCMOS33 } [get_ports { led5_r }]; #IO_L23N_T3_35 Sch=LED5_R

# LEDs
set_property -dict {PACKAGE_PIN R14 IOSTANDARD LVCMOS33} [get_ports led0]
set_property -dict {PACKAGE_PIN P14 IOSTANDARD LVCMOS33} [get_ports led1]
set_property -dict {PACKAGE_PIN N16 IOSTANDARD LVCMOS33} [get_ports led2]
set_property -dict {PACKAGE_PIN M14 IOSTANDARD LVCMOS33} [get_ports led3]

## Buttons
set_property -dict { PACKAGE_PIN D19    IOSTANDARD LVCMOS33 } [get_ports { btn0 }]; #IO_L4P_T0_35 Sch=BTN0
#set_property -dict { PACKAGE_PIN D20    IOSTANDARD LVCMOS33 } [get_ports { btn[1] }]; #IO_L4N_T0_35 Sch=BTN1
#set_property -dict { PACKAGE_PIN L20    IOSTANDARD LVCMOS33 } [get_ports { btn[2] }]; #IO_L9N_T1_DQS_AD3N_35 Sch=BTN2
#set_property -dict { PACKAGE_PIN L19    IOSTANDARD LVCMOS33 } [get_ports { btn[3] }]; #IO_L9P_T1_DQS_AD3P_35 Sch=BTN3

## Pmod Header JA
set_property -dict { PACKAGE_PIN Y18   IOSTANDARD LVCMOS33 } [get_ports { ja_1 }]; #IO_L17P_T2_34 Sch=JA1_P (Pin 1)
set_property -dict { PACKAGE_PIN Y19   IOSTANDARD LVCMOS33 } [get_ports { ja_2 }]; #IO_L17N_T2_34 Sch=JA1_N (Pin 2)
#set_property -dict { PACKAGE_PIN Y16   IOSTANDARD LVCMOS33 } [get_ports { ja_p[2] }]; #IO_L7P_T1_34 Sch=JA2_P (Pin 3)
#set_property -dict { PACKAGE_PIN Y17   IOSTANDARD LVCMOS33 } [get_ports { ja_n[2] }]; #IO_L7N_T1_34 Sch=JA2_N (Pin 4)
#set_property -dict { PACKAGE_PIN U18   IOSTANDARD LVCMOS33 } [get_ports { ja_p[3] }]; #IO_L12P_T1_MRCC_34 Sch=JA3_P (Pin 7)
#set_property -dict { PACKAGE_PIN U19   IOSTANDARD LVCMOS33 } [get_ports { ja_n[3] }]; #IO_L12N_T1_MRCC_34 Sch=JA3_N (Pin 8)
#set_property -dict { PACKAGE_PIN W18   IOSTANDARD LVCMOS33 } [get_ports { ja_p[4] }]; #IO_L22P_T3_34 Sch=JA4_P (Pin 9)
#set_property -dict { PACKAGE_PIN W19   IOSTANDARD LVCMOS33 } [get_ports { ja_n[4] }]; #IO_L22N_T3_34 Sch=JA4_N (Pin 10)

## Pmod Header JB
#set_property -dict { PACKAGE_PIN W14   IOSTANDARD LVCMOS33 } [get_ports { jb_p[1] }]; #IO_L8P_T1_34 Sch=JB1_P (Pin 1)
#set_property -dict { PACKAGE_PIN Y14   IOSTANDARD LVCMOS33 } [get_ports { jb_n[1] }]; #IO_L8N_T1_34 Sch=JB1_N (Pin 2)
#set_property -dict { PACKAGE_PIN T11   IOSTANDARD LVCMOS33 } [get_ports { jb_p[2] }]; #IO_L1P_T0_34 Sch=JB2_P (Pin 3)
#set_property -dict { PACKAGE_PIN T10   IOSTANDARD LVCMOS33 } [get_ports { jb_n[2] }]; #IO_L1N_T0_34 Sch=JB2_N (Pin 4)
#set_property -dict { PACKAGE_PIN V16   IOSTANDARD LVCMOS33 } [get_ports { jb_p[3] }]; #IO_L18P_T2_34 Sch=JB3_P (Pin 7)
#set_property -dict { PACKAGE_PIN W16   IOSTANDARD LVCMOS33 } [get_ports { jb_n[3] }]; #IO_L18N_T2_34 Sch=JB3_N (Pin 8)
#set_property -dict { PACKAGE_PIN V12   IOSTANDARD LVCMOS33 } [get_ports { jb_p[4] }]; #IO_L4P_T0_34 Sch=JB4_P (Pin 9)
#set_property -dict { PACKAGE_PIN W13   IOSTANDARD LVCMOS33 } [get_ports { jb_n[4] }]; #IO_L4N_T0_34 Sch=JB4_N (Pin 10)

## Audio Out
#set_property -dict { PACKAGE_PIN R18   IOSTANDARD LVCMOS33 } [get_ports { aud_pwm }]; #IO_L20N_T3_34 Sch=AUD_PWM
#set_property -dict { PACKAGE_PIN T17   IOSTANDARD LVCMOS33 } [get_ports { aud_sd }]; #IO_L20P_T3_34 Sch=AUD_SD

## Crypto SDA
#set_property -dict { PACKAGE_PIN J15   IOSTANDARD LVCMOS33 } [get_ports { crypto_sda }]; #IO_25_35 Sch=CRYPTO_SDA

## HDMI RX Signals
#set_property -dict { PACKAGE_PIN H17   IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_cec }]; #IO_L13N_T2_MRCC_35 Sch=HDMI_RX_CEC
#set_property -dict { PACKAGE_PIN P19   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_clk_n }]; #IO_L13N_T2_MRCC_34 Sch=HDMI_RX_CLK_N
#set_property -dict { PACKAGE_PIN N18   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_clk_p }]; #IO_L13P_T2_MRCC_34 Sch=HDMI_RX_CLK_P
#set_property -dict { PACKAGE_PIN W20   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_d_n[0] }]; #IO_L16N_T2_34 Sch=HDMI_RX_D0_N
#set_property -dict { PACKAGE_PIN V20   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_d_p[0] }]; #IO_L16P_T2_34 Sch=HDMI_RX_D0_P
#set_property -dict { PACKAGE_PIN U20   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_d_n[1] }]; #IO_L15N_T2_DQS_34 Sch=HDMI_RX_D1_N
#set_property -dict { PACKAGE_PIN T20   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_d_p[1] }]; #IO_L15P_T2_DQS_34 Sch=HDMI_RX_D1_P
#set_property -dict { PACKAGE_PIN P20   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_d_n[2] }]; #IO_L14N_T2_SRCC_34 Sch=HDMI_RX_D2_N
#set_property -dict { PACKAGE_PIN N20   IOSTANDARD TMDS_33  } [get_ports { hdmi_rx_d_p[2] }]; #IO_L14P_T2_SRCC_34 Sch=HDMI_RX_D2_P
#set_property -dict { PACKAGE_PIN T19   IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_hpd }]; #IO_25_34 Sch=HDMI_RX_HPD
#set_property -dict { PACKAGE_PIN U14   IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_scl }]; #IO_L11P_T1_SRCC_34 Sch=HDMI_RX_SCL
#set_property -dict { PACKAGE_PIN U15   IOSTANDARD LVCMOS33 } [get_ports { hdmi_rx_sda }]; #IO_L11N_T1_SRCC_34 Sch=HDMI_RX_SDA

## HDMI TX Signals
#set_property -dict { PACKAGE_PIN G15   IOSTANDARD LVCMOS33 } [get_ports { hdmi_tx_cec }]; #IO_L19N_T3_VREF_35 Sch=HDMI_TX_CEC
#set_property -dict { PACKAGE_PIN L17   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_clk_n }]; #IO_L11N_T1_SRCC_35 Sch=HDMI_TX_CLK_N
#set_property -dict { PACKAGE_PIN L16   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_clk_p }]; #IO_L11P_T1_SRCC_35 Sch=HDMI_TX_CLK_P
#set_property -dict { PACKAGE_PIN K18   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_d_n[0] }]; #IO_L12N_T1_MRCC_35 Sch=HDMI_TX_D0_N
#set_property -dict { PACKAGE_PIN K17   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_d_p[0] }]; #IO_L12P_T1_MRCC_35 Sch=HDMI_TX_D0_P
#set_property -dict { PACKAGE_PIN J19   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_d_n[1] }]; #IO_L10N_T1_AD11N_35 Sch=HDMI_TX_D1_N
#set_property -dict { PACKAGE_PIN K19   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_d_p[1] }]; #IO_L10P_T1_AD11P_35 Sch=HDMI_TX_D1_P
#set_property -dict { PACKAGE_PIN H18   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_d_n[2] }]; #IO_L14N_T2_AD4N_SRCC_35 Sch=HDMI_TX_D2_N
#set_property -dict { PACKAGE_PIN J18   IOSTANDARD TMDS_33  } [get_ports { hdmi_tx_d_p[2] }]; #IO_L14P_T2_AD4P_SRCC_35 Sch=HDMI_TX_D2_P
#set_property -dict { PACKAGE_PIN R19   IOSTANDARD LVCMOS33 } [get_ports { hdmi_tx_hpdn }]; #IO_0_34 Sch=HDMI_TX_HDPN
#set_property -dict { PACKAGE_PIN M17   IOSTANDARD LVCMOS33 } [get_ports { hdmi_tx_scl }]; #IO_L8P_T1_AD10P_35 Sch=HDMI_TX_SCL
#set_property -dict { PACKAGE_PIN M18   IOSTANDARD LVCMOS33 } [get_ports { hdmi_tx_sda }]; #IO_L8N_T1_AD10N_35 Sch=HDMI_TX_SDA

## ChipKit Outer Digital Header
set_property -dict { PACKAGE_PIN T14   IOSTANDARD LVCMOS33 } [get_ports { col_0  }]; #IO_L5P_T0_34            Sch=CK_IO0
set_property -dict { PACKAGE_PIN U12   IOSTANDARD LVCMOS33 } [get_ports { col_2  }]; #IO_L2N_T0_34            Sch=CK_IO1
set_property -dict { PACKAGE_PIN U13   IOSTANDARD LVCMOS33 } [get_ports { col_4  }]; #IO_L3P_T0_DQS_PUDC_B_34 Sch=CK_IO2
set_property -dict { PACKAGE_PIN V13   IOSTANDARD LVCMOS33 } [get_ports { row_0  }]; #IO_L3N_T0_DQS_34        Sch=CK_IO3
set_property -dict { PACKAGE_PIN V15   IOSTANDARD LVCMOS33 } [get_ports { row_2  }]; #IO_L10P_T1_34           Sch=CK_IO4
set_property -dict { PACKAGE_PIN T15   IOSTANDARD LVCMOS33 } [get_ports { row_4  }]; #IO_L5N_T0_34            Sch=CK_IO5
set_property -dict {PACKAGE_PIN R16 IOSTANDARD LVCMOS33} [get_ports re2a]
set_property -dict {PACKAGE_PIN U17 IOSTANDARD LVCMOS33} [get_ports re1a]
#set_property -dict { PACKAGE_PIN V17   IOSTANDARD LVCMOS33 } [get_ports { ck_io8  }]; #IO_L21P_T3_DQS_34       Sch=CK_IO8
#set_property -dict { PACKAGE_PIN V18   IOSTANDARD LVCMOS33 } [get_ports { ck_io9  }]; #IO_L21N_T3_DQS_34       Sch=CK_IO9
#set_property -dict { PACKAGE_PIN T16   IOSTANDARD LVCMOS33 } [get_ports { ck_io10 }]; #IO_L9P_T1_DQS_34        Sch=CK_IO10
#set_property -dict { PACKAGE_PIN R17   IOSTANDARD LVCMOS33 } [get_ports { ck_io11 }]; #IO_L19N_T3_VREF_34      Sch=CK_IO11
#set_property -dict { PACKAGE_PIN P18   IOSTANDARD LVCMOS33 } [get_ports { ck_io12 }]; #IO_L23N_T3_34           Sch=CK_IO12
#set_property -dict { PACKAGE_PIN N17   IOSTANDARD LVCMOS33 } [get_ports { ck_io13 }]; #IO_L23P_T3_34           Sch=CK_IO13

## ChipKit Inner Digital Header
set_property -dict { PACKAGE_PIN U5    IOSTANDARD LVCMOS33 } [get_ports { col_1 }]; #IO_L19N_T3_VREF_13  Sch=CK_IO26
set_property -dict { PACKAGE_PIN V5    IOSTANDARD LVCMOS33 } [get_ports { col_3 }]; #IO_L6N_T0_VREF_13   Sch=CK_IO27
set_property -dict {PACKAGE_PIN V6 IOSTANDARD LVCMOS33} [get_ports re_menue_a]
set_property -dict { PACKAGE_PIN U7    IOSTANDARD LVCMOS33 } [get_ports { row_1 }]; #IO_L11P_T1_SRCC_13  Sch=CK_IO29
set_property -dict { PACKAGE_PIN V7    IOSTANDARD LVCMOS33 } [get_ports { row_3 }]; #IO_L11N_T1_SRCC_13  Sch=CK_IO30
set_property -dict {PACKAGE_PIN U8 IOSTANDARD LVCMOS33} [get_ports re_menue_b]
set_property -dict {PACKAGE_PIN V8 IOSTANDARD LVCMOS33} [get_ports re2b]
set_property -dict {PACKAGE_PIN V10 IOSTANDARD LVCMOS33} [get_ports re1b]
#set_property -dict { PACKAGE_PIN W10   IOSTANDARD LVCMOS33 } [get_ports { ck_io34 }]; #IO_L16P_T2_13       Sch=CK_IO34
#set_property -dict { PACKAGE_PIN W6    IOSTANDARD LVCMOS33 } [get_ports { ck_io35 }]; #IO_L22N_T3_13       Sch=CK_IO35
#set_property -dict { PACKAGE_PIN Y6    IOSTANDARD LVCMOS33 } [get_ports { ck_io36 }]; #IO_L13N_T2_MRCC_13  Sch=CK_IO36
#set_property -dict { PACKAGE_PIN Y7    IOSTANDARD LVCMOS33 } [get_ports { ck_io37 }]; #IO_L13P_T2_MRCC_13  Sch=cCK_IO37
#set_property -dict { PACKAGE_PIN W8    IOSTANDARD LVCMOS33 } [get_ports { ck_io38 }]; #IO_L15N_T2_DQS_13   Sch=CK_IO38
#set_property -dict { PACKAGE_PIN Y8    IOSTANDARD LVCMOS33 } [get_ports { ck_io39 }]; #IO_L14N_T2_SRCC_13  Sch=CK_IO39
#set_property -dict { PACKAGE_PIN W9    IOSTANDARD LVCMOS33 } [get_ports { ck_io40 }]; #IO_L16N_T2_13       Sch=CK_IO40
#set_property -dict { PACKAGE_PIN Y9    IOSTANDARD LVCMOS33 } [get_ports { ck_io41 }]; #IO_L14P_T2_SRCC_13  Sch=CK_IO41

## ChipKit Outer Analog Header - as Single-Ended Analog Inputs
## NOTE: These ports can be used as single-ended analog inputs with voltages from 0-3.3V (ChipKit analog pins A0-A5) or as digital I/O.
## WARNING: Do not use both sets of constraints at the same time!
## NOTE: The following constraints should be used with the XADC IP core when using these ports as analog inputs.
#set_property -dict { PACKAGE_PIN D18   IOSTANDARD LVCMOS33 } [get_ports { vaux1_n  }]; #IO_L3N_T0_DQS_AD1N_35 Sch=CK_AN0_N   ChipKit pin=A0
#set_property -dict { PACKAGE_PIN E17   IOSTANDARD LVCMOS33 } [get_ports { vaux1_p  }]; #IO_L3P_T0_DQS_AD1P_35 Sch=CK_AN0_P   ChipKit pin=A0
#set_property -dict { PACKAGE_PIN E19   IOSTANDARD LVCMOS33 } [get_ports { vaux9_n  }]; #IO_L5N_T0_AD9N_35     Sch=CK_AN1_N   ChipKit pin=A1
#set_property -dict { PACKAGE_PIN E18   IOSTANDARD LVCMOS33 } [get_ports { vaux9_p  }]; #IO_L5P_T0_AD9P_35     Sch=CK_AN1_P   ChipKit pin=A1
#set_property -dict { PACKAGE_PIN J14   IOSTANDARD LVCMOS33 } [get_ports { vaux6_n  }]; #IO_L20N_T3_AD6N_35    Sch=CK_AN2_N   ChipKit pin=A2
#set_property -dict { PACKAGE_PIN K14   IOSTANDARD LVCMOS33 } [get_ports { vaux6_p  }]; #IO_L20P_T3_AD6P_35    Sch=CK_AN2_P   ChipKit pin=A2
#set_property -dict { PACKAGE_PIN J16   IOSTANDARD LVCMOS33 } [get_ports { vaux15_n }]; #IO_L24N_T3_AD15N_35   Sch=CK_AN3_N   ChipKit pin=A3
#set_property -dict { PACKAGE_PIN K16   IOSTANDARD LVCMOS33 } [get_ports { vaux15_p }]; #IO_L24P_T3_AD15P_35   Sch=CK_AN3_P   ChipKit pin=A3
#set_property -dict { PACKAGE_PIN H20   IOSTANDARD LVCMOS33 } [get_ports { vaux5_n  }]; #IO_L17N_T2_AD5N_35    Sch=CK_AN4_N   ChipKit pin=A4
#set_property -dict { PACKAGE_PIN J20   IOSTANDARD LVCMOS33 } [get_ports { vaux5_p  }]; #IO_L17P_T2_AD5P_35    Sch=CK_AN4_P   ChipKit pin=A4
#set_property -dict { PACKAGE_PIN G20   IOSTANDARD LVCMOS33 } [get_ports { vaux13_n }]; #IO_L18N_T2_AD13N_35   Sch=CK_AN5_N   ChipKit pin=A5
#set_property -dict { PACKAGE_PIN G19   IOSTANDARD LVCMOS33 } [get_ports { vaux13_p }]; #IO_L18P_T2_AD13P_35   Sch=CK_AN5_P   ChipKit pin=A5
## ChipKit Outer Analog Header - as Digital I/O
## NOTE: The following constraints should be used when using these ports as digital I/O.
#set_property -dict { PACKAGE_PIN Y11   IOSTANDARD LVCMOS33 } [get_ports { ck_a0 }]; #IO_L18N_T2_13      Sch=CK_A0
#set_property -dict { PACKAGE_PIN Y12   IOSTANDARD LVCMOS33 } [get_ports { ck_a1 }]; #IO_L20P_T3_13      Sch=CK_A1
#set_property -dict { PACKAGE_PIN W11   IOSTANDARD LVCMOS33 } [get_ports { ck_a2 }]; #IO_L18P_T2_13      Sch=CK_A2
#set_property -dict { PACKAGE_PIN V11   IOSTANDARD LVCMOS33 } [get_ports { ck_a3 }]; #IO_L21P_T3_DQS_13  Sch=CK_A3
#set_property -dict { PACKAGE_PIN T5    IOSTANDARD LVCMOS33 } [get_ports { ck_a4 }]; #IO_L19P_T3_13      Sch=CK_A4
#set_property -dict { PACKAGE_PIN U10   IOSTANDARD LVCMOS33 } [get_ports { ck_a5 }]; #IO_L12N_T1_MRCC_13 Sch=CK_A5

## ChipKit Inner Analog Header - as Differential Analog Inputs
## NOTE: These ports can be used as differential analog inputs with voltages from 0-1.0V (ChipKit analog pins A6-A11) or as digital I/O.
## WARNING: Do not use both sets of constraints at the same time!
## NOTE: The following constraints should be used with the XADC core when using these ports as analog inputs.
#set_property -dict { PACKAGE_PIN F19   IOSTANDARD LVCMOS33 } [get_ports { vaux12_p }]; #IO_L15P_T2_DQS_AD12P_35 Sch=AD12_P   ChipKit pin=A6
#set_property -dict { PACKAGE_PIN F20   IOSTANDARD LVCMOS33 } [get_ports { vaux12_n }]; #IO_L15N_T2_DQS_AD12N_35 Sch=AD12_N   ChipKit pin=A7
#set_property -dict { PACKAGE_PIN C20   IOSTANDARD LVCMOS33 } [get_ports { vaux0_p  }]; #IO_L1P_T0_AD0P_35       Sch=AD0_P    ChipKit pin=A8
#set_property -dict { PACKAGE_PIN B20   IOSTANDARD LVCMOS33 } [get_ports { vaux0_n  }]; #IO_L1N_T0_AD0N_35       Sch=AD0_N    ChipKit pin=A9
#set_property -dict { PACKAGE_PIN B19   IOSTANDARD LVCMOS33 } [get_ports { vaux8_p  }]; #IO_L2P_T0_AD8P_35       Sch=AD8_P    ChipKit pin=A10
#set_property -dict { PACKAGE_PIN A20   IOSTANDARD LVCMOS33 } [get_ports { vaux8_n  }]; #IO_L2N_T0_AD8N_35       Sch=AD8_N    ChipKit pin=A11
## ChipKit Inner Analog Header - as Digital I/O
## NOTE: The following constraints should be used when using the inner analog header ports as digital I/O.
#set_property -dict { PACKAGE_PIN F19   IOSTANDARD LVCMOS33 } [get_ports { ck_a6  }]; #IO_L15P_T2_DQS_AD12P_35 Sch=AD12_P
#set_property -dict { PACKAGE_PIN F20   IOSTANDARD LVCMOS33 } [get_ports { ck_a7  }]; #IO_L15N_T2_DQS_AD12N_35 Sch=AD12_N
#set_property -dict { PACKAGE_PIN C20   IOSTANDARD LVCMOS33 } [get_ports { ck_a8  }]; #IO_L1P_T0_AD0P_35       Sch=AD0_P
#set_property -dict { PACKAGE_PIN B20   IOSTANDARD LVCMOS33 } [get_ports { ck_a9  }]; #IO_L1N_T0_AD0N_35       Sch=AD0_N
#set_property -dict { PACKAGE_PIN B19   IOSTANDARD LVCMOS33 } [get_ports { ck_a10 }]; #IO_L2P_T0_AD8P_35       Sch=AD8_P
#set_property -dict { PACKAGE_PIN A20   IOSTANDARD LVCMOS33 } [get_ports { ck_a11 }]; #IO_L2N_T0_AD8N_35       Sch=AD8_N

## ChipKit SPI
## NOTE: The ChipKit SPI header ports can also be used as digital I/O
#set_property -dict { PACKAGE_PIN W15   IOSTANDARD LVCMOS33 } [get_ports { ck_miso }]; #IO_L10N_T1_34 Sch=CK_MISO
#set_property -dict { PACKAGE_PIN T12   IOSTANDARD LVCMOS33 } [get_ports { ck_mosi }]; #IO_L2P_T0_34 Sch=CK_MOSI
#set_property -dict { PACKAGE_PIN H15   IOSTANDARD LVCMOS33 } [get_ports { ck_sck  }]; #IO_L19P_T3_35 Sch=CK_SCK
#set_property -dict { PACKAGE_PIN F16   IOSTANDARD LVCMOS33 } [get_ports { ck_ss   }]; #IO_L6P_T0_35 Sch=CK_SS

## ChipKit I2C
#set_property -dict { PACKAGE_PIN P16   IOSTANDARD LVCMOS33 } [get_ports { ck_scl }]; #IO_L24N_T3_34 Sch=CK_SCL
#set_property -dict { PACKAGE_PIN P15   IOSTANDARD LVCMOS33 } [get_ports { ck_sda }]; #IO_L24P_T3_34 Sch=CK_SDA

## Misc. ChipKit Ports
#set_property -dict { PACKAGE_PIN Y13   IOSTANDARD LVCMOS33 } [get_ports { ck_ioa }]; #IO_L20N_T3_13 Sch=CK_IOA

## Not Connected Pins
#set_property PACKAGE_PIN F17 [get_ports {netic20_f17}]; #IO_L6N_T0_VREF_35
#set_property PACKAGE_PIN G18 [get_ports {netic20_g18}]; #IO_L16N_T2_35
#set_property PACKAGE_PIN T9 [get_ports {netic20_t9}]; #IO_L12P_T1_MRCC_13
#set_property PACKAGE_PIN U9 [get_ports {netic20_u9}]; #IO_L17P_T2_13

set_property MARK_DEBUG true [get_nets {output_regs_rot[0][42]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][23]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][7]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][13]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][28]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][8]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][21]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][13]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][19]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][33]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][37]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][37]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][4]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][39]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][14]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][36]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][5]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][35]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][12]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][17]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][37]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][45]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][20]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][16]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][10]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][21]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][42]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][46]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][3]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][19]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][38]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][24]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][26]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][0]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][2]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][36]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][7]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][25]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][21]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][8]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][32]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][5]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][22]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][25]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][30]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][34]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][17]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][24]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][2]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][45]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][0]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][11]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][40]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][38]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][1]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][11]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][8]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][30]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][28]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][42]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][46]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][47]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][7]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][3]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][9]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][11]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][15]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][43]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][26]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][29]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][45]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][4]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][42]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][10]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][34]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][11]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][38]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][41]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][21]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][30]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][32]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][43]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][4]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][17]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][45]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][41]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][23]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][46]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][38]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][19]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][35]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][2]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][28]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][44]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][3]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][18]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][5]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][14]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][36]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][12]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][40]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][8]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][13]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][9]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][13]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][33]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][39]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][29]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][1]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][27]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][31]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][39]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][20]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][44]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][1]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][25]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][27]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][38]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][39]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][3]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][9]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][32]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][6]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][16]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][18]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][39]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][40]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][7]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][34]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][37]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][17]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][0]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][9]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][44]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][43]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][6]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][43]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][15]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][20]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][22]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][27]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][41]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][25]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][12]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][43]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][24]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][15]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][33]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][29]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][42]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][15]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][31]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][30]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][46]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][9]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][18]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][32]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][33]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][16]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][23]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][35]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][4]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][14]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][32]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][19]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][40]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][44]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][8]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][29]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][33]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][10]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][23]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][20]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][1]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][41]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][0]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][22]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][31]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][7]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][14]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][19]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][11]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][47]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][12]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][20]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][47]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][23]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][22]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][28]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][18]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][27]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][35]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][16]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][46]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][17]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][27]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][2]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][44]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][40]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][16]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][37]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][6]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][6]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][47]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][14]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][35]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][5]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][30]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][10]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][24]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][24]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][31]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][31]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][34]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][36]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][2]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][1]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][18]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][26]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][13]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][29]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][34]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][47]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][36]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][28]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][5]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][0]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][41]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][45]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][15]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[1][26]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][10]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][22]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][12]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[0][6]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][25]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][3]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[4][21]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[3][26]}]
set_property MARK_DEBUG true [get_nets {output_regs_rot[2][4]}]

set_property MARK_DEBUG true [get_nets re_menue_b_IBUF]
set_property MARK_DEBUG true [get_nets re_menue_a_IBUF]
set_property MARK_DEBUG true [get_nets re1b_IBUF]
set_property MARK_DEBUG true [get_nets re1a_IBUF]
set_property MARK_DEBUG true [get_nets re2b_IBUF]
set_property MARK_DEBUG true [get_nets re2a_IBUF]
create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 1024 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list clk_IBUF_BUFG]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 48 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {output_regs_rot[3][0]} {output_regs_rot[3][1]} {output_regs_rot[3][2]} {output_regs_rot[3][3]} {output_regs_rot[3][4]} {output_regs_rot[3][5]} {output_regs_rot[3][6]} {output_regs_rot[3][7]} {output_regs_rot[3][8]} {output_regs_rot[3][9]} {output_regs_rot[3][10]} {output_regs_rot[3][11]} {output_regs_rot[3][12]} {output_regs_rot[3][13]} {output_regs_rot[3][14]} {output_regs_rot[3][15]} {output_regs_rot[3][16]} {output_regs_rot[3][17]} {output_regs_rot[3][18]} {output_regs_rot[3][19]} {output_regs_rot[3][20]} {output_regs_rot[3][21]} {output_regs_rot[3][22]} {output_regs_rot[3][23]} {output_regs_rot[3][24]} {output_regs_rot[3][25]} {output_regs_rot[3][26]} {output_regs_rot[3][27]} {output_regs_rot[3][28]} {output_regs_rot[3][29]} {output_regs_rot[3][30]} {output_regs_rot[3][31]} {output_regs_rot[3][32]} {output_regs_rot[3][33]} {output_regs_rot[3][34]} {output_regs_rot[3][35]} {output_regs_rot[3][36]} {output_regs_rot[3][37]} {output_regs_rot[3][38]} {output_regs_rot[3][39]} {output_regs_rot[3][40]} {output_regs_rot[3][41]} {output_regs_rot[3][42]} {output_regs_rot[3][43]} {output_regs_rot[3][44]} {output_regs_rot[3][45]} {output_regs_rot[3][46]} {output_regs_rot[3][47]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 48 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {output_regs_rot[4][0]} {output_regs_rot[4][1]} {output_regs_rot[4][2]} {output_regs_rot[4][3]} {output_regs_rot[4][4]} {output_regs_rot[4][5]} {output_regs_rot[4][6]} {output_regs_rot[4][7]} {output_regs_rot[4][8]} {output_regs_rot[4][9]} {output_regs_rot[4][10]} {output_regs_rot[4][11]} {output_regs_rot[4][12]} {output_regs_rot[4][13]} {output_regs_rot[4][14]} {output_regs_rot[4][15]} {output_regs_rot[4][16]} {output_regs_rot[4][17]} {output_regs_rot[4][18]} {output_regs_rot[4][19]} {output_regs_rot[4][20]} {output_regs_rot[4][21]} {output_regs_rot[4][22]} {output_regs_rot[4][23]} {output_regs_rot[4][24]} {output_regs_rot[4][25]} {output_regs_rot[4][26]} {output_regs_rot[4][27]} {output_regs_rot[4][28]} {output_regs_rot[4][29]} {output_regs_rot[4][30]} {output_regs_rot[4][31]} {output_regs_rot[4][32]} {output_regs_rot[4][33]} {output_regs_rot[4][34]} {output_regs_rot[4][35]} {output_regs_rot[4][36]} {output_regs_rot[4][37]} {output_regs_rot[4][38]} {output_regs_rot[4][39]} {output_regs_rot[4][40]} {output_regs_rot[4][41]} {output_regs_rot[4][42]} {output_regs_rot[4][43]} {output_regs_rot[4][44]} {output_regs_rot[4][45]} {output_regs_rot[4][46]} {output_regs_rot[4][47]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 48 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {output_regs_rot[0][0]} {output_regs_rot[0][1]} {output_regs_rot[0][2]} {output_regs_rot[0][3]} {output_regs_rot[0][4]} {output_regs_rot[0][5]} {output_regs_rot[0][6]} {output_regs_rot[0][7]} {output_regs_rot[0][8]} {output_regs_rot[0][9]} {output_regs_rot[0][10]} {output_regs_rot[0][11]} {output_regs_rot[0][12]} {output_regs_rot[0][13]} {output_regs_rot[0][14]} {output_regs_rot[0][15]} {output_regs_rot[0][16]} {output_regs_rot[0][17]} {output_regs_rot[0][18]} {output_regs_rot[0][19]} {output_regs_rot[0][20]} {output_regs_rot[0][21]} {output_regs_rot[0][22]} {output_regs_rot[0][23]} {output_regs_rot[0][24]} {output_regs_rot[0][25]} {output_regs_rot[0][26]} {output_regs_rot[0][27]} {output_regs_rot[0][28]} {output_regs_rot[0][29]} {output_regs_rot[0][30]} {output_regs_rot[0][31]} {output_regs_rot[0][32]} {output_regs_rot[0][33]} {output_regs_rot[0][34]} {output_regs_rot[0][35]} {output_regs_rot[0][36]} {output_regs_rot[0][37]} {output_regs_rot[0][38]} {output_regs_rot[0][39]} {output_regs_rot[0][40]} {output_regs_rot[0][41]} {output_regs_rot[0][42]} {output_regs_rot[0][43]} {output_regs_rot[0][44]} {output_regs_rot[0][45]} {output_regs_rot[0][46]} {output_regs_rot[0][47]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 48 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {output_regs_rot[1][0]} {output_regs_rot[1][1]} {output_regs_rot[1][2]} {output_regs_rot[1][3]} {output_regs_rot[1][4]} {output_regs_rot[1][5]} {output_regs_rot[1][6]} {output_regs_rot[1][7]} {output_regs_rot[1][8]} {output_regs_rot[1][9]} {output_regs_rot[1][10]} {output_regs_rot[1][11]} {output_regs_rot[1][12]} {output_regs_rot[1][13]} {output_regs_rot[1][14]} {output_regs_rot[1][15]} {output_regs_rot[1][16]} {output_regs_rot[1][17]} {output_regs_rot[1][18]} {output_regs_rot[1][19]} {output_regs_rot[1][20]} {output_regs_rot[1][21]} {output_regs_rot[1][22]} {output_regs_rot[1][23]} {output_regs_rot[1][24]} {output_regs_rot[1][25]} {output_regs_rot[1][26]} {output_regs_rot[1][27]} {output_regs_rot[1][28]} {output_regs_rot[1][29]} {output_regs_rot[1][30]} {output_regs_rot[1][31]} {output_regs_rot[1][32]} {output_regs_rot[1][33]} {output_regs_rot[1][34]} {output_regs_rot[1][35]} {output_regs_rot[1][36]} {output_regs_rot[1][37]} {output_regs_rot[1][38]} {output_regs_rot[1][39]} {output_regs_rot[1][40]} {output_regs_rot[1][41]} {output_regs_rot[1][42]} {output_regs_rot[1][43]} {output_regs_rot[1][44]} {output_regs_rot[1][45]} {output_regs_rot[1][46]} {output_regs_rot[1][47]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 48 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {output_regs_rot[2][0]} {output_regs_rot[2][1]} {output_regs_rot[2][2]} {output_regs_rot[2][3]} {output_regs_rot[2][4]} {output_regs_rot[2][5]} {output_regs_rot[2][6]} {output_regs_rot[2][7]} {output_regs_rot[2][8]} {output_regs_rot[2][9]} {output_regs_rot[2][10]} {output_regs_rot[2][11]} {output_regs_rot[2][12]} {output_regs_rot[2][13]} {output_regs_rot[2][14]} {output_regs_rot[2][15]} {output_regs_rot[2][16]} {output_regs_rot[2][17]} {output_regs_rot[2][18]} {output_regs_rot[2][19]} {output_regs_rot[2][20]} {output_regs_rot[2][21]} {output_regs_rot[2][22]} {output_regs_rot[2][23]} {output_regs_rot[2][24]} {output_regs_rot[2][25]} {output_regs_rot[2][26]} {output_regs_rot[2][27]} {output_regs_rot[2][28]} {output_regs_rot[2][29]} {output_regs_rot[2][30]} {output_regs_rot[2][31]} {output_regs_rot[2][32]} {output_regs_rot[2][33]} {output_regs_rot[2][34]} {output_regs_rot[2][35]} {output_regs_rot[2][36]} {output_regs_rot[2][37]} {output_regs_rot[2][38]} {output_regs_rot[2][39]} {output_regs_rot[2][40]} {output_regs_rot[2][41]} {output_regs_rot[2][42]} {output_regs_rot[2][43]} {output_regs_rot[2][44]} {output_regs_rot[2][45]} {output_regs_rot[2][46]} {output_regs_rot[2][47]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 1 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list re1a_IBUF]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
set_property port_width 1 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list re1b_IBUF]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
set_property port_width 1 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list re2a_IBUF]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 1 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list re2b_IBUF]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 1 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list re_menue_a_IBUF]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 1 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list re_menue_b_IBUF]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets clk_IBUF_BUFG]
